説明

共組み込み型MEMSセンサおよびその方法

【課題】一体化されたMEMSおよび半導体電気回路センサを提供すること。
【解決手段】MEMSセンサであって、第一の層と、基層と、該第一の層と該基層との間に配置された第一の絶縁層と、該第一の層と該基層と該第一の絶縁層のうちの任意の層に形成された空洞であって、該第一の層は半導体電気回路の基板であり、アクティブなMEMS要素として存在する、空洞とを備えている、MEMSセンサ。本発明の一実施形態において、上記第一の層内にインプラントエリアがさらに備えられ得る。

【発明の詳細な説明】
【技術分野】
【0001】
(発明の分野)
本発明は、概して、一体型機械および電気半導体回路デバイスを有するデバイスに関する。このようなデバイスの例は、MEMSデバイスである。
【背景技術】
【0002】
(発明の背景)
MEMSおよび半導体電気回路デバイスの両方を含むセンサは、当該分野で周知である。現在、MEMSと半導体電気回路とが同時に作成されるように、センサは製造され、ここで、半導体電気回路インプラントのインプラントエリアは、アクティブなMEMS要素に隣接するハンドルウエハ上に位置する。半導体電気回路をMEMS構造と一体化させるために、SOIウエハのMEMSウエハへの強い結合が起こり、明確に画定されたチャネルがMEMSデバイスの酸化物層に形成され得るように、約1000℃の温度が使用される。
【発明の概要】
【課題を解決するための手段】
【0003】
(好適な実施形態の要旨)
本発明の好適な実施形態において、MEMSセンサアセンブリが提供され、該MEMSセンサアセンブリは、第一の層(好適な実施形態においてはアクティブなMEMS要素を形成する)と、絶縁層(この絶縁層の中に空洞が形成される)と、基層またはハンドル層とを有する。このアセンブリは、さらに、少なくとも1つの半導体電気回路を備え、該少なくとも1つの半導体電気回路は、第一の層を基層基板として利用し、ここで半導体電気回路のインプラントエリアが第一の層内に形成される。
【0004】
本発明の好適な方法において、絶縁材料の第一の薄い層が、厚い基層基板上に配置される。少なくとも1つの空洞が、該絶縁材料の第一の薄い層内に形成される。薄い上部ケイ素層と第二の薄い絶縁層と厚い窒素層とを有するSOIウエハは、絶縁材料の第一の層に結合され、その結果、薄い上部ケイ素層は、絶縁材料の第一の層と境界を接する。
【0005】
本発明の好適な方法において、第二のウエハアセンブリの厚いケイ素層は除去され、第二のウエハアセンブリの絶縁層の少なくとも一部が除去される。薄い上部ケイ素層は、半導体電気回路の基板およびアクティブなMEMS要素の両方として作用する。半導体電気回路の残りの構成要素は、次いで、薄い上部ケイ素層の上に直接的に製造される。
【0006】
例えば、本発明は、以下の項目を提供する。
(項目1)
MEMSセンサであって、
第一の層と、
基層と、
該第一の層と該基層との間に配置された第一の絶縁層と、
該第一の層と該基層と該第一の絶縁層のうちの任意の層に形成された空洞であって、該第一の層は半導体電気回路の基板であり、アクティブなMEMS要素として存在する、空洞と
を備えている、MEMSセンサ。
(項目2)
上記第一の層内にインプラントエリアをさらに備えている、上記項目に記載のMEMSセンサ。
(項目3)
上記空洞が周囲に対して密閉されているか、または開放されている、上記項目のいずれかに記載のMEMSセンサ。
(項目4)
上記第一の層の上に第二の絶縁層をさらに備えている、上記項目のいずれかに記載のMEMSセンサ。
(項目5)
上記絶縁層は酸化物の薄い層である、上記項目のいずれかに記載のMEMSセンサ。
(項目6)
MEMSセンサを製造する方法であって、
ハンドルウエハの上部の上に絶縁層を形成するステップと、
該複数の絶縁層の任意の層に少なくとも1つの凹部を作成するステップと、
薄い半導体層を該絶縁層に結合するステップと、
該薄い半導体層に複数のインプラントエリアを形成するステップと、
該複数のインプラントエリアの間に、半導体電気回路のゲートまたは電気的にアクティブなエリアを形成するステップと
を包含する、方法。
(項目7)
上記薄い半導体層は、SOIウエハの一部であり、上記方法は、該薄い半導体層が上記絶縁層に結合された後で、かつ上記インプラントエリアが形成される前に、ケイ素基層と該SOIウエハの該絶縁層とを除去するステップをさらに包含する、上記項目に記載の方法。
(項目8)
上記薄い半導体層は、薄くされたSIウエハの一部であり、上記方法は、該薄い半導体層が上記絶縁層に結合された後で、かつ上記インプラントエリアが形成される前に、該SIウエハの該絶縁層を除去するステップをさらに包含する、上記項目のいずれかに記載の方法。
(項目9)
上記薄い半導体層は、SOIウエハの一部であり、上記方法は、該薄い半導体層が上記絶縁層に結合された後で、かつ上記インプラントエリアが形成される前に、該SOIウエハのケイ素基層を除去するステップをさらに包含し、上記ゲートは、該SOIウエハの該絶縁層の上部の上に形成される、上記項目のいずれかに記載の方法。
(項目10)
MEMSセンサを製造する方法であって、
ハンドルウエハの上部の上に絶縁層を形成するステップと、
少なくとも1つの空洞を作成するステップと、
SOIウエハを該絶縁層に結合するステップであって、該SOIのケイ素上部層は、該絶縁層に結合される該SOIの層である、ステップと、
該ケイ素上部層に複数のインプラントエリアを形成するステップと、
該複数のインプラントエリアの間に電気接続を形成するステップと
を包含する、方法。
(項目11)
上記薄い半導体層が上記絶縁層に結合された後で、かつ上記インプラントエリアが上記ケイ素上部層に形成される前に、上記SOIウエハの上記ケイ素基層を除去するステップをさらに包含する、上記項目に記載の方法。
(項目12)
環境変数を感知する方法であって、
半導体電気回路を、その中に空洞を有するMEMSデバイスと一体化させることであって、アクティブなMEMS要素は、ダイアフラムとして作用し、該変数の環境的な変化に応答して移動し、該半導体電気回路は、該ダイアフラム上での環境的な変化によって引き起こされる電流の変化を測定する、方法。
【0007】
(摘要)
より複雑な信号処理、オンチップ較正およびRF技術への組み込みを提供するために、MEMSをCMOSなどのサブミクロン半導体電気回路と一体化させる方法が、本明細書において説明される。MEMSセンサであって、上部層と、空洞が中に形成される絶縁層と、ハンドル層とを有する、MEMSセンサが提供される。上部層は、半導体電気回路の基板およびアクティブなMEMS要素の両方として作用する。回路の残りは、上部層の中に、または上部層の上のいずれかに製造される。本発明の好適な方法において、MEMSセンサおよび少なくとも1つの半導体電気回路の基板が形成されるように、第一のウエハアセンブリおよび第二のウエハアセンブリは製造される。
【0008】
本発明は、添付の図面を参照することにより、より容易に理解され得る。
【図面の簡単な説明】
【0009】
【図1】図1は、本発明の好適な実施形態の断面平面図である。
【図2】図2は、本発明の好適な方法の複数のステップのうちの1つの断面図である。
【発明を実施するための形態】
【0010】
同様の番号は、複数の図面のいくつかの図にわたり、同様の部分を示す。
【0011】
(好適な実施形態の詳細な説明)
本発明の以下の説明において、例えば、「前部」、「後部」、「上部」、「底部」、「側部」、「上側」および「下側」などの用語は、本明細書において、単に説明を簡単にするために使用され、図に示されるような構成要素の方向付けをいう。
【0012】
概して、本発明は、以下のように簡単に説明され得る。最初に、図1を参照すると、本発明の一体化されたMEMSおよび半導体電気回路センサ100の好適な実施形態が示される。
【0013】
MEMSセンサ100は、上部またはデバイス層102と、中位層104と、底部またはハンドル層106とを備えている。上部層102は、薄い半導体層から構成され、薄い半導体層は、好適な実施形態においてはケイ素ウエハである。底部層106は、センサ100に支持構造を提供し、好適な実施形態において、ケイ素で構成されるハンドルウエハである。好適な実施形態において、中位層104は、酸化ケイ素で構成される。しかしながら、非伝導性材料および/または絶縁材料として作用する任意の材料が使用され得る。
【0014】
好適な実施形態において、空洞108は、層104をエッチングまたはマスキングをすることによって、中位層104に形成される。しかしながら、空洞108を作成する任意の適切な方法が使用され得る。代替の実施形態において、空洞は、デバイス100の適切な修正によって、基層106または上部層102に形成され得る。
【0015】
本発明において、上部層102は、半導体電気回路の基板およびアクティブなメカニカル要素の両方として作用する。具体的には、好適な実施形態において、半導体電気回路は、薄い上部ケイ素層102上に製造される。例として、そして限定することなしに、図1の半導体電気回路は、複数のCMOSデバイスを備え、この複数のCMOSデバイスにおいて、インプラントエリア116aおよび116bが示され、インプラントエリア116aおよび116bの上にCMOSデバイスのゲート118が配置される。追加の電子部品もまた、層102上に、または層102中に配置され得る。
【0016】
代替の実施形態(図示せず)において、上部層102を部分的に覆う絶縁材料の追加の層があり、その層の上に、追加の半導体電気回路(例えば、ゲートまたは他の電子部品)が配置され得る。
【0017】
次に、図1および図2を参照すると、本発明の好適な方法において、MEMSセンサ100は、ケイ素ウエハ106を得ることと、層104を形成するために、ケイ素ウエハ106の上部の上に酸化ケイ素または別の絶縁材料を成長させることとによって形成される。本発明の好適な方法において、空洞108は、層104においてエッチングされる。しかしながら、複数の層の任意の層に明確に画定された空洞を作成する任意の方法が使用され得る。
【0018】
好適な方法において、薄いケイ素層102と、絶縁層114と、ハンドル層116とを備えているSOIウエハ110が、次いで、層104上に配置され、その結果、薄いケイ素層102は、層104の全体にわたり静置される。しかしながら、薄くされた固体のSIウエハは、SOIウエハの代わりに使用され得る。
【0019】
その後、本発明の好適な方法において、複数の層が、高温融解によって共に結合される。温度融解方法において、約1000℃の温度が使用される。しかしながら、温度融解の代わりに、任意の共晶結合またはアノード結合(anodic bonding)が、また、適切な修正と共に使用され得る。しかしながら、強力な結合を提供し、複数の層のうちの任意の層の中に制御された良好に画定され良好に密封された空洞を生成する任意の処理が使用され得る。
【0020】
その後、SOIウエハが使用された場合には、SOIウエハ110のハンドル層116は、上部の薄いケイ素層102および絶縁層114を残して、除去される。意図的なセンサの使用に依存して、SOIウエハ110の絶縁層114の全てまたは一部が除去され得る。
【0021】
本発明の好適な方法において、半導体電気回路の残りの部分は、次いで、薄い上部ケイ素層102上に製造される。具体的には、ソースパッドとドレインパッドとを備えているインプラントエリア(例えば、エリア116aおよび116b)が、薄い上部ケイ素層102に形成される。代替の実施形態(図示せず)において、絶縁層114の一部が薄いケイ素層102の上部に残っている場合には、ケイ素層102から絶縁される必要がある追加の回路またはコンポーネントが、絶縁層114の上部の上に配置され得る。同様に、なおさらなる実施形態において、半導体電気回路は、基層106中に、または基層106上に製造され得る。
【0022】
本発明の好適な方法において、半導体電気回路およびインプラントエリアは、MEMS構造の製造後に作成される。従って、MEMS構造と同時に作製され、それにより、MEMS構造結合処理の間に高温に曝露されるときに作成されるインプラントエリアの統合および/または拡散に関する問題がより少ない。さらに、半導体電気回路が薄い上部層102上に、または薄い上部層102中に位置決定される、好適な実施形態においては、半導体電気回路のコンポーネントをMEMSから絶縁する必要はもはや存在しない。結果として、センサは、かなり小さくなり得、従って、多くの異なる用途において使用され得る。
【0023】
本発明は、サブミクロン半導体電気回路にセンサを統合することを可能にし、このことは、ワイヤレスセンサネットワークの発展のために、より複雑な信号処理、オンチップ較正およびRF技術の組み込みを可能にすることが理解される。本発明は、また、半導体電気回路処理の全てが完了する最終ステップにおいて解放され得る、懸垂構造の作成を可能にする。
【0024】
当業者は、このタイプの製品が、圧力センサ、加速計、力センサ、湿度センサ、およびTPMS、MAPにおいて使用されるスイッチにおいて、ならびに、自動車用途、医療用途、航空用途、加熱用途、換気用途、空調システム(HVAC)用途、さらに他の産業用途ならびに消費者用途において使用され得ることを理解する。
【0025】
上記の実施形態および方法は、本発明の例示の実施形態および方法である。当業者は、ここで、本明細書において開示された本発明の概念から逸脱することなしに、上記の実施形態の多くの使用を行い、上記の実施形態から新たな試みを行い得る。従って、本明細書で開示された実施形態の構造およびその方法の使用は、本発明を限定するものではない。従って、本発明は、添付の特許請求の範囲によってのみ定義されるべきである。
【符号の説明】
【0026】
100 MEMSセンサ
102 上部層、デバイス層
104 中位層
106 底部層、ハンドル層
108 空洞

【特許請求の範囲】
【請求項1】
MEMSセンサを製造する方法であって、
ハンドルウエハの上部の上に絶縁層を形成するステップと、
該複数の絶縁層の任意の層に少なくとも1つの凹部を作成するステップと、
薄い半導体層を該絶縁層に結合するステップと、
該薄い半導体層に複数のインプラントエリアを形成するステップと、
該複数のインプラントエリアの間に、半導体電気回路のゲートまたは電気的にアクティブなエリアを形成するステップと
を包含する、方法。
【請求項2】
前記薄い半導体層は、SOIウエハの一部であり、前記方法は、該薄い半導体層が前記絶縁層に結合された後で、かつ前記インプラントエリアが形成される前に、ケイ素基層と該SOIウエハの該絶縁層とを除去するステップをさらに包含する、請求項1に記載の方法。
【請求項3】
前記薄い半導体層は、薄くされたSIウエハの一部であり、前記方法は、該薄い半導体層が前記絶縁層に結合された後で、かつ前記インプラントエリアが形成される前に、該SIウエハの該絶縁層を除去するステップをさらに包含する、請求項1に記載の方法。
【請求項4】
前記薄い半導体層は、SOIウエハの一部であり、前記方法は、該薄い半導体層が前記絶縁層に結合された後で、かつ前記インプラントエリアが形成される前に、該SOIウエハのケイ素基層を除去するステップをさらに包含し、前記ゲートは、該SOIウエハの該絶縁層の上部の上に形成される、請求項1に記載の方法。

【図1】
image rotate

【図2】
image rotate


【公開番号】特開2013−56415(P2013−56415A)
【公開日】平成25年3月28日(2013.3.28)
【国際特許分類】
【出願番号】特願2012−253121(P2012−253121)
【出願日】平成24年11月19日(2012.11.19)
【分割の表示】特願2010−60022(P2010−60022)の分割
【原出願日】平成22年3月16日(2010.3.16)
【出願人】(508212048)カブリコ コーポレイション (5)
【Fターム(参考)】