分周回路、分周装置及び電子機器
【課題】位相同期した出力信号及びその反転信号を生成・出力できる分周回路の実現。
【解決手段】分周回路１は、クロック信号生成部１０と、分周信号生成部２０と、出力信号生成部３０とから構成される。出力信号生成部３０からは、共通のクロック信号ＣＬＯＣＫによって動作／不動作が切り替えられるクロックドインバーターＸ１５，Ｘ１９によって、位相がほぼ完全に一致した出力信号ＯＵＴ，ＸＯＵＴが生成・出力される。
【解決手段】分周回路１は、クロック信号生成部１０と、分周信号生成部２０と、出力信号生成部３０とから構成される。出力信号生成部３０からは、共通のクロック信号ＣＬＯＣＫによって動作／不動作が切り替えられるクロックドインバーターＸ１５，Ｘ１９によって、位相がほぼ完全に一致した出力信号ＯＵＴ，ＸＯＵＴが生成・出力される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力信号を分周して出力する分周回路等に関する。
【背景技術】
【０００２】
ＧＰＳ受信装置等の電子機器では、内部発振器による発振信号を分周して所望の周波数の信号を得るための分周回路が用いられる（例えば、特許文献１参照）。この分周回路としては、一般的には、回路構成が容易なことから、入力信号を１／２分周する複数の分周回路を縦続接続することで構成される。
【０００３】
図４は、従来の分周回路１Ｂの回路構成の一例である。図４に示すように、従来の分周回路１Ｂは、入力信号ＣＬを１／２分周した出力信号ＯＵＴ、及び、その反転信号ＸＯＵＴを出力する回路であり、（１）クロック信号生成部１０と、（２）分周信号生成部２０と、（３）出力信号生成部３０Ｂとから構成される。
【０００４】
クロック信号生成部１０は、入力信号ＣＬをもとに、この入力信号ＣＬと周波数が同一であり、互いに逆相のクロック信号ＣＬＯＣＫ，ＸＣＬＯＣＫを生成する。分周信号生成部２０は、クロック信号ＣＬＯＣＫ，ＸＣＬＯＣＫをもとに、周波数が入力信号ＣＬの１／２の反転分周信号ＸＱを生成する。出力信号生成部３０Ｂは、反転分周信号ＸＱをもとに、周波数が入力信号ＣＬの１／２であって、互いに逆相の出力信号ＯＵＴ，ＸＯＵＴを生成する。
【０００５】
また、図５は、従来の分周回路１Ｂにおける信号波形である。図５では、横軸を時刻ｔ、縦軸を信号レベルとして、上から順に、入力信号ＣＬ、クロック信号ＣＬＯＣＫ，ＸＣＬＣＫ、クロックドインバーターＸ６の出力信号ＸＭ、インバーターＸ７の出力信号Ｍ、反転分周信号ＸＱ、インバーターＸ９の出力信号Ｑ、出力信号ＯＵＴ，ＸＯＵＴそれぞれの信号波形を示している。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−１８７５５６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、図４に示した従来の分周回路１Ｂでは、入力信号ＣＬを１／２分周した反転分周信号ＸＱを、インバーターＸ１２が反転増幅した信号を出力信号ＯＵＴとしている。また、反転分周信号ＸＱを、縦続接続されたインバーターＸ１３，Ｘ１４それぞれが反転増幅した信号を反転出力信号ＸＯＵＴとして出力している。つまり、反転分周信号ＸＱに対して、１つのインバーターＸ１２を介した信号を出力信号ＯＵＴとし、２つのインバーターＸ１３，Ｘ１４を介した信号を反転出力信号ＸＯＵＴとしている。このため、図５に示すように、出力信号ＯＵＴ，ＸＯＵＴの位相がずれる。
【０００８】
分周回路を複数段接続して使用する場合、回路全体の素子数を減らすため、出力信号ＯＵＴ，ＸＯＵＴを、それぞれ、次段のクロック信号ＣＬＯＣＫ、ＸＣＬＯＣＫとして入力する。このとき、出力信号ＯＵＴ，ＸＯＵＴの位相がずれていると、次段の分周回路におけるクロック信号ＣＬＯＣＫ，ＸＣＬＯＣＫが同時に「Ｈ」レベルとなる期間が生じ、誤動作の要因となり得る。
【０００９】
本発明は、上記事情に鑑みてなされたものであり、位相同期した出力信号及びその反転信号を生成・出力できる分周回路を実現することを目的としている。
【課題を解決するための手段】
【００１０】
上記課題を解決するための第１の形態は、入力信号をもとに生成された、前記入力信号と同一周波数であって互いに同期し且つ反転した位相を有するクロック信号、及び、反転クロック信号をもとに、前記入力信号を分周した分周信号を生成する分周部と、前記分周信号をもとに、前記クロック信号及び前記反転クロック信号を用いて、前記分周信号と同一周波数であって互いに同期し且つ反転した位相を有する出力信号、及び、反転出力信号を生成する出力信号生成部とを備えた分周回路である。
【００１１】
この第１の形態によれば、分周信号と同一周波数であって、互いに同期し且つ反転した位相を有する出力信号及びその反転出力信号を生成・出力する分周回路が実現される。
【００１２】
第２の形態として、第１の形態の分周回路であって、前記出力信号生成部は、前記出力信号の位相と前記反転出力信号の位相とを同期させるために、前記クロック信号に応じて動作するクロックドインバーター部を有する分周回路を構成しても良い。
【００１３】
この第２の形態によれば、クロック信号に応じて動作するクロックドインバーター部によって、位相同期された出力信号及び反転出力信号が生成される。
【００１４】
この場合、第３の形態として、前記出力信号生成部は、前記クロックドインバーター部の出力レベルを保持するレベル保持部を有する分周回路を構成しても良い。
【００１５】
この第３の形態によれば、クロックドインバーター部が動作してないときにも、クロックドインバーター部の直前の出力レベルが保持される。
【００１６】
更にこの場合、第４の形態として、前記レベル保持部は、前記レベル保持部が有するトランジスターのゲート容量、或いは、配線容量で前記出力レベルを保持するように構成しても良い。
【００１７】
また、第５の形態として、Ｎ段（Ｎは２以上の整数）の分周器が縦続接続されて構成された分周装置であって、第１段の分周器は、入力信号をもとに、前記クロック信号及び前記反転クロック信号を生成するクロック信号生成部と、第１〜第４の何れかの形態の分周回路とを備え、第ｎ段（ｎ＝２，３，・・・，Ｎ）の分周器は、第（ｎ−１）段の分周器から出力される出力信号が前記クロック信号として入力され、前記反転出力信号が前記反転クロック信号として入力される第１〜第４の何れかの形態の分周回路を備えて構成された分周装置を構成しても良い。
【００１８】
この第５の形態によれば、複数の分周器が縦続接続されて構成された分周装置において、分周器から出力される出力信号及び反転出力信号を、それぞれ、次段の分周器のクロック信号及び反転クロック信号として入力することができる。
【００１９】
更に、第６の形態として、第１〜第４の何れかの形態の分周回路、又は、第５の形態の分周装置を備えた電子機器を構成しても良い。
【図面の簡単な説明】
【００２０】
【図１】分周回路の回路構成図。
【図２】分周回路における信号波形図。
【図３】Ｓｅｔ／Ｒｅｓｅｔ回路を付加した分周回路の回路構成図。
【図４】従来の分周回路の回路構成図。
【図５】従来の分周回路における信号波形図。
【発明を実施するための形態】
【００２１】
以下、図面を参照して、本発明の実施形態を説明する。
【００２２】
［構成］
図１は、本実施形態における分周回路１の回路構成図である。なお、図１において、図４に示した従来の分周回路１Ｂと同一の構成要素については同符号を付している。この分周回路１は、入力信号ＣＬの周波数を１／２倍（１／２分周）した出力信号ＯＵＴ、及び、この出力信号ＯＵＴと同一周波数であり且つ位相が逆相の反転信号ＸＯＵＴ（出力信号ＯＵＴ，ＸＯＵＴ）を生成・出力する。また、分周回路１は、（１）クロック信号生成部１０と、（２）分周信号生成部２０（分周部）と、（３）出力信号生成部３０とから構成される。
【００２３】
クロック信号生成部１０は、入力信号ＣＬをもとに、入力信号ＣＬと周波数が同一であり、互いに位相同期したクロック信号ＣＬＯＣＫ、及び、このクロック信号ＣＬＯＣＫと同一周波数であり且つ位相が逆相の反転信号ＸＣＬＯＣＫ（クロック信号ＣＬＯＣＫ，ＸＣＬＯＣＫ）を生成する。このクロック信号生成部１０は、インバーターＸ１，Ｘ２，Ｘ３，Ｘ４，Ｘ５と、トランジスターＴｒ１，Ｔｒ２とを有する。
【００２４】
分周信号生成部２０は、クロック信号生成部１０にて生成されたクロック信号ＣＬＯＣＫ，ＸＣＬＯＣＫをもとに、入力信号ＣＬを１／２分周した反転分周信号ＸＱを生成する。この分周信号生成部２０は、クロックドインバーターＸ６，Ｘ８，Ｘ１０，Ｘ１１と、インバーターＸ７，Ｘ９とを有する。
【００２５】
クロックドインバーターＸ６は、制御信号としてクロック信号ＣＬＯＣＫが入力され、反転分周信号ＸＱを反転増幅して信号ＸＭとして出力する。この信号ＸＭは、インバーターＸ７により反転増幅されて信号Ｍとされる。クロックドインバーターＸ１０は、制御信号として反転クロック信号ＸＣＬＯＣＫが入力され、信号Ｍを反転増幅して信号ＸＭとして出力する。
【００２６】
また、クロックドインバーターＸ１０は、信号ＸＭのレベル保持回路として機能する。すなわち、クロックドインバーターＸ６の動作時には、クロックドインバーターＸ１０は不動作であり、クロックドインバーターＸ６によって、反転分周信号ＸＱの反転信号が信号ＸＭとなる。一方、クロックドインバーターＸ６の不動作時には、クロックドインバーターＸ１０が動作し、このクロックドインバーターＸ１０によって、信号Ｍの反転信号が信号ＸＭとなる。つまり、クロックドインバーターＸ６の不動作時には、クロックドインバーターＸ１０によって、クロックドインバーターＸ６が不動作となる直前の信号ＸＭのレベルが保持される。
【００２７】
クロックドインバーターＸ８は、制御信号としてクロック信号ＸＣＬＯＣＫが入力され、信号Ｍを反転増幅して反転分周信号ＸＱとして出力する。この反転分周信号ＸＱは、インバーターＸ９により反転増幅されて分周信号Ｑとされる。クロックドインバーターＸ１１は、制御信号として信号ＣＬＯＣＫが入力され、分周信号Ｑを反転増幅して反転分周信号ＸＱとして出力する。
【００２８】
また、クロックドインバーターＸ１１は、反転分周信号ＸＱのレベル保持回路として機能する。すなわち、クロックドインバーターＸ８の動作時には、クロックドインバーターＸ１１は不動作であり、クロックドインバーターＸ８によって、信号Ｍの反転信号が反転分周信号ＸＱとなる。一方、クロックドインバーターＸ８の不動作時には、クロックドインバーターＸ１１が動作し、このクロックドインバーターＸ１１によって、分周信号Ｑの反転信号が反転分周信号ＸＱとなる。つまり、クロックドインバーターＸ８の不動作時には、クロックドインバーターＸ１１によって、クロックドインバーターＸ８が不動作となる直前の反転分周信号ＸＱのレベルが保持される。
【００２９】
出力信号生成部３０は、分周信号生成部２０にて生成された反転分周信号ＸＱをもとに、反転分周信号ＸＱと周波数が同一であり、互いに位相同期した出力信号ＯＵＴ、及び、その反転信号ＸＯＵＴ（出力信号ＯＵＴ，ＸＯＵＴ）を生成する。この出力信号生成部３０は、クロックドインバーターＸ１５，Ｘ１９（クロックドインバーター部）と、インバーターＸ１６，Ｘ１７，Ｘ１８，Ｘ２０，Ｘ２１とを有する。
【００３０】
クロックドインバーターＸ１５は、制御信号としてクロック信号ＣＬＯＣＫが入力され、反転分周信号ＸＱを反転増幅して信号Ｍｈｏｌｄとして出力する。インバーターＸ１８は、反転分周信号ＸＱを反転増幅して出力する。クロックドインバーターＸ１９は、制御信号として信号ＣＬＯＣＫが入力され、インバーターＸ１８の出力信号（すなわち、反転分周信号ＸＱの反転信号）を反転増幅して信号ＸＭｈｏｌｄとして出力する。
【００３１】
つまり、反転分周信号ＸＱは、クロックドインバーターＸ１５によって反転増幅されて信号Ｍｈｏｌｄとなるとともに、インバーターＸ１８、及び、クロックドインバーターＸ１９それぞれによって反転増幅されて信号ＸＭｈｏｌｄとなる。従って、信号Ｍｈｏｌｄ，ＸＭｈｏｌｄは、互いに逆相の信号となっている。
【００３２】
また、クロックドインバーターＸ１５，Ｘ１９それぞれには、制御信号として共通の信号ＣＬＯＣＫが入力されている。つまり、クロックドインバーターＸ１５，Ｘ１９それぞれの動作／不動作の切替タイミングは一致しており、従って、信号Ｍｈｏｌｄ，ＸＭｈｏｌｄそれぞれの変化タイミングは一致する。
【００３３】
そして、信号Ｍｈｏｌｄは、インバーターＸ１６，Ｘ１７それぞれによって反転増幅されて、出力信号ＯＵＴとして出力される。信号ＸＭｈｏｌｄは、インバーターＸ２０，Ｘ２１それぞれによって反転増幅されて、反転出力信号ＸＯＵＴとして出力される。
【００３４】
また、インバーターＸ１６，Ｘ１７は、信号Ｍｈｏｌｄのレベル保持回路（レベル保持部）として機能する。すなわち、クロックドインバーターＸ１５の不動作時に、インバーターＸ１６，Ｘ１７それぞれを構成するトランジスターのゲート容量や配線容量等によって、クロックドインバーターＸ１５が不動作となる直前の信号Ｍｈｏｌｄの出力レベルが保持される。
【００３５】
また、インバーターＸ２０，Ｘ２１は、信号ＸＭｈｏｌｄのレベル保持回路（レベル保持部）として機能する。すなわち、クロックドインバーターＸ１９の不動作時に、インバーターＸ２０，Ｘ２１を構成するトランジスターのゲート容量や配線容量等によって、クロックドインバーターＸ１９が不動作となる直前の信号ＸＭｈｏｌｄの出力レベルが保持される。
【００３６】
［動作］
次に、信号波形を参照して、この分周回路１の動作を説明する。図２は、分周回路１における信号波形図である。図２では、横軸を時刻ｔ、縦軸を信号レベルとして、上から順に、入力信号ＣＬ、クロック信号ＣＬＯＣＫ及び反転クロック信号ＸＣＬＯＣＫ、信号ＸＭ、信号Ｍ、反転分周信号ＸＱ、分周信号Ｑ、出力信号ＯＵＴ，ＸＯＵＴのそれぞれの信号波形を示している。また、クロック信号ＣＬＯＣＫ、及び、出力信号ＸＯＵＴは実線で示し、反転クロック信号ＸＣＬＯＣＫ、及び、出力信号ＯＵＴは破線で示している。
【００３７】
先ず、時刻ｔ０において、クロック信号ＣＬＯＣＫが「Ｈ」レベル、反転クロック信号ＸＣＬＯＣＫが「Ｌ」レベル、反転分周信号ＸＱが「Ｈ」レベルである。
【００３８】
このとき、クロックドインバーターＸ６は「動作」し、クロックドインバーターＸ１０は「不動作」である。つまり、クロックドインバーターＸ６によって、反転分周信号ＸＱの反転信号が信号ＸＭとなり、信号ＸＭは「Ｌ」レベルとなる。そして、インバーターＸ７によって、信号ＸＭの反転信号が信号Ｍとなり、信号Ｍは「Ｈ」レベルとなる。
【００３９】
また、クロックドインバーターＸ８は「不動作」であり、クロックドインバーターＸ１１は「動作」している。つまり、インバーターＸ９によって、反転分周信号ＸＱの反転信号が分周信号Ｑとなり、分周信号Ｑは「Ｌ」レベルとなる。そして、クロックドインバーターＸ１１によって、分周信号Ｑの反転信号が反転分周信号ＸＱとなり、反転分周信号ＸＱは「Ｈ」レベルが保持される。
【００４０】
また、クロックドインバーターＸ１５は「動作」しており、このクロックドインバーターＸ１５によって、反転分周信号ＸＱの反転信号が信号Ｍｈｏｌｄとなる。つまり、出力信号ＸＯＵＴは「Ｌ」レベルとなる。また、クロックドインバーターＸ１９は「動作」しており、このクロックドインバーターＸ１９によって、インバーターＸ１８の出力信号（反転分周信号ＸＱの反転信号）の反転信号が信号ＸＭｈｏｌｄとなる。つまり、反転出力信号ＸＯＵＴは「Ｈ」レベルとなる。
【００４１】
次いで、時刻ｔ１において、クロック信号ＣＬＯＣＫが「Ｈ」レベルから「Ｌ」レベルに変化し、反転クロック信号ＸＣＬＯＣＫが「Ｌ」レベルから「Ｈ」レベルに変化すると、クロックドインバーターＸ６が「不動作」となるとともに、クロックドインバーターＸ１０が「動作」する。つまり、クロックドインバーターＸ１０によって、信号Ｍの反転信号が信号ＸＭとなり、信号ＸＭは「Ｌ」レベルが保持され、信号Ｍは「Ｈ」レベルが保持される。
【００４２】
また、クロックドインバーターＸ８が「動作」するとともに、クロックドインバーターＸ１１が「不動作」となる。つまり、クロックドインバーターＸ８によって、信号Ｍの反転信号が反転分周信号ＸＱとなり、反転分周信号ＸＱが「Ｈ」レベルから「Ｌ」レベルに変化する。そして、インバーターＸ９によって、反転分周信号ＸＱの反転信号が分周信号Ｑとなり、分周信号Ｑが「Ｌ」レベルから「Ｈ」にレベルに変化する。このとき、インバーターＸ９を通過しているため、分周信号Ｑは、反転信号ＸＱに遅れて変化する。
【００４３】
また、クロックドインバーターＸ１５，Ｘ１９が「不動作」となる。従って、クロックドインバーターＸ１５が「不動作」となる直前の信号Ｍｈｏｌｄのレベルが、インバーターＸ１６，Ｘ１７によって保持され、出力信号ＸＯＵＴは「Ｌ」レベルが保持される。また、クロックドインバーターＸ１９が「不動作」となる直前の信号ＸＭｈｏｌｄのレベルが、インバーターＸ２０，Ｘ２１によって保持され、反転出力信号ＸＯＵＴは「Ｈ」レベルが保持される。
【００４４】
続いて、時刻ｔ２において、クロック信号ＣＬＯＣＫが「Ｌ」レベルから「Ｈ」レベルに変化し、反転クロック信号ＸＣＬＯＣＫが「Ｈ」レベルから「Ｌ」レベルに変化すると、クロックドインバーターＸ６が「動作」するとともに、クロックドインバーターＸ１０が「不動作」となる。つまり、クロックドインバーターＸ６によって、反転分周信号ＸＱの反転信号が信号ＸＭとなり、信号ＸＭが「Ｌ」レベルから「Ｈ」レベルに変化する。そして、インバーターＸ７によって、信号Ｍが「Ｈ」レベルから「Ｌ」レベルに変化する。このとき、インバーターＸ７を通過しているため、信号Ｍは、信号ＸＭに遅れて変化する。
【００４５】
また、クロックドインバーターＸ８が「不動作」となり、クロックドインバーターＸ１１が「動作」する。つまり、クロックドインバーターＸ１１によって、分周信号Ｑの反転信号が反転分周信号ＸＱとなり、クロックドインバーターＸ８が不動作となる直前の反転分周信号ＸＱのレベルが保持される。すなわち、反転分周信号ＸＱは「Ｌ」レベルが保持され、分周信号Ｑは「Ｈ」レベルが保持される。
【００４６】
また、クロックドインバーターＸ１５，Ｘ１９が「動作」する。つまり、クロックドインバーターＸ１５により、反転分周信号ＸＱの反転信号が信号Ｍｈｏｌｄとなる。従って、信号Ｍｈｏｌｄは「Ｌ」レベルから「Ｈ」レベルに変化し、出力信号ＯＵＴは「Ｌ」レベルから「Ｈ」レベルに変化する。また、クロックドインバーターＸ１９により、インバーターＸ１８の出力信号の反転信号が、信号ＸＭｈｏｌｄとなる。従って、信号ＸＭｈｏｌｄは「Ｈ」レベルから「Ｌ」レベルに変化し、反転出力信号ＸＯＵＴは「Ｈ」レベルから「Ｌ」レベルに変化する。
【００４７】
ここで、クロックドインバーターＸ１５，Ｘ１９は、共通のクロック信号ＣＬＯＣＫによって動作／不動作が切り替わる。つまり、クロックドインバーターＸ１５，Ｘ１９それぞれの出力信号である信号Ｍｈｏｌｄ，ＸＭｈｏｌｄの変化タイミングはほぼ一致し、従って、出力信号ＯＵＴ，ＸＯＵＴの変化タイミングもほぼ一致する。
【００４８】
以降も同様に、クロック信号ＣＬＯＣＫ，ＸＣＬＯＣＫのレベル変化に応じて、各信号のレベルが変化する。
【００４９】
［作用・効果］
このように、本実施形態の分周回路１によれば、共通のクロック信号ＣＬＯＣＫによって動作／不動作が切り替えられるクロックドインバーターＸ１５，Ｘ１９によって、位相がほぼ完全に互いに逆位相となる出力信号ＯＵＴ，ＸＯＵＴが出力される。
【００５０】
［変形例］
なお、本発明の適用可能な実施形態は、上述の実施形態に限定されることなく、本発明の趣旨を逸脱しない範囲で適宜変更可能なのは勿論である。
【００５１】
（Ａ）分周回路１を複数段接続
例えば、分周回路１（分周器）を複数段（Ｎ段。「Ｎ」は２以上の整数）縦続接続して分周装置を構成する場合、（ｎ−１）段目の分周回路１の出力信号ＯＵＴを、次段（ｎ段目）の分周回路１のクロック信号ＣＬＯＣＫとして入力するとともに、（ｎ−１）段目の分周回路１の出力信号ＸＯＵＴを、次段（ｎ段目）の分周回路１の反転クロック信号ＸＣＬＯＣＫとして入力することができる。但し、ｎ＝２，３，・・・，Ｎ、である。つまり、この場合、１段目の分周回路１は、クロック信号生成部１０（クロック信号生成部）を含むが、２段目以降（ｎ＞２）の分周回路１は、クロック信号生成部１０（クロック信号）は含まなくとも良い。
【００５２】
（Ｂ）Ｓｅｔ／Ｒｅｓｅｔ回路を付加
また、分周回路１に、信号Ｍ、及び、分周信号Ｑをセット／リセットする回路を付加しても良い。図３は、セット／リセット回路を付加した分周回路１Ａの回路構成図である。この分周回路１Ａは、図１に示した分周回路１において、インバーターＸ７に替えて、ＯＲゲートＯＲ１及びＮＡＮＤゲートＮＡＮＤ１を設けるとともに、インバーターＸ９に替えて、ＯＲゲートＯＲ２及びＮＡＮＤゲートＮＡＮＤ２を設けた構成となっている。なお、図１に示した分周回路１と同一の構成要素については同符号を付し、その説明を省略する。
【００５３】
ＯＲゲートＯＲ１には、信号ＸＭと、リセット信号Ｒｅｓｅｔが入力される。ＮＡＮＤゲートＮＡＮＤ１には、ＯＲゲートＯＲ１の出力信号と、インバーターＸ２０の出力信号、すなわちセット信号Ｓｅｔの反転信号とが入力される。このＮＡＮＤゲートＮＡＮＤ１の出力信号が信号Ｍとなる。ＯＲゲートＯＲ２には、反転分周信号ＸＱと、リセット信号Ｒｅｓｅｔが入力される。ＮＡＮＤゲートＮＡＮＤ２には、ＯＲゲートＯＲ２の出力信号と、インバーターＸ２０の出力信号、すなわちセット信号Ｓｅｔの反転信号とが入力される。このＮＡＮＤゲートＮＡＮＤ２の出力信号が分周信号Ｑとなる。
【００５４】
セット信号Ｓｅｔ、及び、リセット信号Ｒｅｓｅｔがともに「Ｌ」レベルの場合、ＯＲゲートＯＲ１の出力信号は、信号ＸＭに等しい。そして、ＮＡＮＤゲートＮＡＮＤ１の出力信号は、ＯＲゲートＯＲ１の出力信号の反転信号となる。つまり、ＯＲゲートＯＲ１及びＮＡＮＤゲートＮＡＮＤ１は、インバーターＸ７と同様の動作となる。また、ＯＲゲートＯＲ２の出力信号は、分周信号Ｑに等しい。そして、ＮＡＮＤゲートＮＡＮＤ２の出力信号は、ＯＲゲートＯＲ２の出力信号の反転信号となる。つまり、ＯＲゲートＯＲ２及びＮＡＮＤゲートＮＡＮＤ２は、インバーターＸ９と同様の動作となる。
【００５５】
そして、リセット信号Ｒｅｓｅｔが「Ｌ」レベルのまま、セット信号Ｓｅｔが「Ｈ」レベルとなると、ＮＡＮＤゲートＮＡＮＤ１，ＮＡＮＤ２の出力信号は、それぞれ、ＯＲゲートＯＲ１，ＯＲ２の出力信号に関わらず「Ｈ」レベルとなる。つまり、信号Ｍ、及び、分周信号Ｑは、それぞれ、「Ｈ」レベルにセットされる。
【００５６】
また、セット信号Ｓｅｔが「Ｌ」レベルのまま、リセット信号Ｒｅｓｅｔが「Ｈ」レベルとなると、ＯＲゲートＯＲ１，ＯＲ２の出力信号が、それぞれ、信号ＸＭ、及び、反転分周信号ＸＱに関わらず「Ｈ」レベルとなる。そして、ＮＡＮＤゲートＮＡＮＤ１，ＮＡＮＤ２の出力信号は、それぞれ、「Ｈ」レベルとなる。つまり、信号Ｍ、及び、分周信号Ｑは、それぞれ、「Ｌ」レベルにリセットされる。
【００５７】
（Ｃ）レベル保持部
また、上述の実施形態における分周回路１では、信号Ｍｈｏｌｄ，ＸＭｈｏｌｄのレベルを保持するレベル保持部として、インバーターＸ１６，Ｘ１７，Ｘ２０，Ｘ２１が有するトランジスターのゲート容量等によって実現したが、入力信号ＣＬが低周波数の信号の場合には、これに替えてコンデンサーによって実現しても良い。
【符号の説明】
【００５８】
１（１Ａ，１Ｂ） 分周回路、１０ クロック信号生成部、
２０（２０Ａ） 分周信号生成部、３０（３０Ｂ） 出力信号生成部
【技術分野】
【０００１】
本発明は、入力信号を分周して出力する分周回路等に関する。
【背景技術】
【０００２】
ＧＰＳ受信装置等の電子機器では、内部発振器による発振信号を分周して所望の周波数の信号を得るための分周回路が用いられる（例えば、特許文献１参照）。この分周回路としては、一般的には、回路構成が容易なことから、入力信号を１／２分周する複数の分周回路を縦続接続することで構成される。
【０００３】
図４は、従来の分周回路１Ｂの回路構成の一例である。図４に示すように、従来の分周回路１Ｂは、入力信号ＣＬを１／２分周した出力信号ＯＵＴ、及び、その反転信号ＸＯＵＴを出力する回路であり、（１）クロック信号生成部１０と、（２）分周信号生成部２０と、（３）出力信号生成部３０Ｂとから構成される。
【０００４】
クロック信号生成部１０は、入力信号ＣＬをもとに、この入力信号ＣＬと周波数が同一であり、互いに逆相のクロック信号ＣＬＯＣＫ，ＸＣＬＯＣＫを生成する。分周信号生成部２０は、クロック信号ＣＬＯＣＫ，ＸＣＬＯＣＫをもとに、周波数が入力信号ＣＬの１／２の反転分周信号ＸＱを生成する。出力信号生成部３０Ｂは、反転分周信号ＸＱをもとに、周波数が入力信号ＣＬの１／２であって、互いに逆相の出力信号ＯＵＴ，ＸＯＵＴを生成する。
【０００５】
また、図５は、従来の分周回路１Ｂにおける信号波形である。図５では、横軸を時刻ｔ、縦軸を信号レベルとして、上から順に、入力信号ＣＬ、クロック信号ＣＬＯＣＫ，ＸＣＬＣＫ、クロックドインバーターＸ６の出力信号ＸＭ、インバーターＸ７の出力信号Ｍ、反転分周信号ＸＱ、インバーターＸ９の出力信号Ｑ、出力信号ＯＵＴ，ＸＯＵＴそれぞれの信号波形を示している。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−１８７５５６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、図４に示した従来の分周回路１Ｂでは、入力信号ＣＬを１／２分周した反転分周信号ＸＱを、インバーターＸ１２が反転増幅した信号を出力信号ＯＵＴとしている。また、反転分周信号ＸＱを、縦続接続されたインバーターＸ１３，Ｘ１４それぞれが反転増幅した信号を反転出力信号ＸＯＵＴとして出力している。つまり、反転分周信号ＸＱに対して、１つのインバーターＸ１２を介した信号を出力信号ＯＵＴとし、２つのインバーターＸ１３，Ｘ１４を介した信号を反転出力信号ＸＯＵＴとしている。このため、図５に示すように、出力信号ＯＵＴ，ＸＯＵＴの位相がずれる。
【０００８】
分周回路を複数段接続して使用する場合、回路全体の素子数を減らすため、出力信号ＯＵＴ，ＸＯＵＴを、それぞれ、次段のクロック信号ＣＬＯＣＫ、ＸＣＬＯＣＫとして入力する。このとき、出力信号ＯＵＴ，ＸＯＵＴの位相がずれていると、次段の分周回路におけるクロック信号ＣＬＯＣＫ，ＸＣＬＯＣＫが同時に「Ｈ」レベルとなる期間が生じ、誤動作の要因となり得る。
【０００９】
本発明は、上記事情に鑑みてなされたものであり、位相同期した出力信号及びその反転信号を生成・出力できる分周回路を実現することを目的としている。
【課題を解決するための手段】
【００１０】
上記課題を解決するための第１の形態は、入力信号をもとに生成された、前記入力信号と同一周波数であって互いに同期し且つ反転した位相を有するクロック信号、及び、反転クロック信号をもとに、前記入力信号を分周した分周信号を生成する分周部と、前記分周信号をもとに、前記クロック信号及び前記反転クロック信号を用いて、前記分周信号と同一周波数であって互いに同期し且つ反転した位相を有する出力信号、及び、反転出力信号を生成する出力信号生成部とを備えた分周回路である。
【００１１】
この第１の形態によれば、分周信号と同一周波数であって、互いに同期し且つ反転した位相を有する出力信号及びその反転出力信号を生成・出力する分周回路が実現される。
【００１２】
第２の形態として、第１の形態の分周回路であって、前記出力信号生成部は、前記出力信号の位相と前記反転出力信号の位相とを同期させるために、前記クロック信号に応じて動作するクロックドインバーター部を有する分周回路を構成しても良い。
【００１３】
この第２の形態によれば、クロック信号に応じて動作するクロックドインバーター部によって、位相同期された出力信号及び反転出力信号が生成される。
【００１４】
この場合、第３の形態として、前記出力信号生成部は、前記クロックドインバーター部の出力レベルを保持するレベル保持部を有する分周回路を構成しても良い。
【００１５】
この第３の形態によれば、クロックドインバーター部が動作してないときにも、クロックドインバーター部の直前の出力レベルが保持される。
【００１６】
更にこの場合、第４の形態として、前記レベル保持部は、前記レベル保持部が有するトランジスターのゲート容量、或いは、配線容量で前記出力レベルを保持するように構成しても良い。
【００１７】
また、第５の形態として、Ｎ段（Ｎは２以上の整数）の分周器が縦続接続されて構成された分周装置であって、第１段の分周器は、入力信号をもとに、前記クロック信号及び前記反転クロック信号を生成するクロック信号生成部と、第１〜第４の何れかの形態の分周回路とを備え、第ｎ段（ｎ＝２，３，・・・，Ｎ）の分周器は、第（ｎ−１）段の分周器から出力される出力信号が前記クロック信号として入力され、前記反転出力信号が前記反転クロック信号として入力される第１〜第４の何れかの形態の分周回路を備えて構成された分周装置を構成しても良い。
【００１８】
この第５の形態によれば、複数の分周器が縦続接続されて構成された分周装置において、分周器から出力される出力信号及び反転出力信号を、それぞれ、次段の分周器のクロック信号及び反転クロック信号として入力することができる。
【００１９】
更に、第６の形態として、第１〜第４の何れかの形態の分周回路、又は、第５の形態の分周装置を備えた電子機器を構成しても良い。
【図面の簡単な説明】
【００２０】
【図１】分周回路の回路構成図。
【図２】分周回路における信号波形図。
【図３】Ｓｅｔ／Ｒｅｓｅｔ回路を付加した分周回路の回路構成図。
【図４】従来の分周回路の回路構成図。
【図５】従来の分周回路における信号波形図。
【発明を実施するための形態】
【００２１】
以下、図面を参照して、本発明の実施形態を説明する。
【００２２】
［構成］
図１は、本実施形態における分周回路１の回路構成図である。なお、図１において、図４に示した従来の分周回路１Ｂと同一の構成要素については同符号を付している。この分周回路１は、入力信号ＣＬの周波数を１／２倍（１／２分周）した出力信号ＯＵＴ、及び、この出力信号ＯＵＴと同一周波数であり且つ位相が逆相の反転信号ＸＯＵＴ（出力信号ＯＵＴ，ＸＯＵＴ）を生成・出力する。また、分周回路１は、（１）クロック信号生成部１０と、（２）分周信号生成部２０（分周部）と、（３）出力信号生成部３０とから構成される。
【００２３】
クロック信号生成部１０は、入力信号ＣＬをもとに、入力信号ＣＬと周波数が同一であり、互いに位相同期したクロック信号ＣＬＯＣＫ、及び、このクロック信号ＣＬＯＣＫと同一周波数であり且つ位相が逆相の反転信号ＸＣＬＯＣＫ（クロック信号ＣＬＯＣＫ，ＸＣＬＯＣＫ）を生成する。このクロック信号生成部１０は、インバーターＸ１，Ｘ２，Ｘ３，Ｘ４，Ｘ５と、トランジスターＴｒ１，Ｔｒ２とを有する。
【００２４】
分周信号生成部２０は、クロック信号生成部１０にて生成されたクロック信号ＣＬＯＣＫ，ＸＣＬＯＣＫをもとに、入力信号ＣＬを１／２分周した反転分周信号ＸＱを生成する。この分周信号生成部２０は、クロックドインバーターＸ６，Ｘ８，Ｘ１０，Ｘ１１と、インバーターＸ７，Ｘ９とを有する。
【００２５】
クロックドインバーターＸ６は、制御信号としてクロック信号ＣＬＯＣＫが入力され、反転分周信号ＸＱを反転増幅して信号ＸＭとして出力する。この信号ＸＭは、インバーターＸ７により反転増幅されて信号Ｍとされる。クロックドインバーターＸ１０は、制御信号として反転クロック信号ＸＣＬＯＣＫが入力され、信号Ｍを反転増幅して信号ＸＭとして出力する。
【００２６】
また、クロックドインバーターＸ１０は、信号ＸＭのレベル保持回路として機能する。すなわち、クロックドインバーターＸ６の動作時には、クロックドインバーターＸ１０は不動作であり、クロックドインバーターＸ６によって、反転分周信号ＸＱの反転信号が信号ＸＭとなる。一方、クロックドインバーターＸ６の不動作時には、クロックドインバーターＸ１０が動作し、このクロックドインバーターＸ１０によって、信号Ｍの反転信号が信号ＸＭとなる。つまり、クロックドインバーターＸ６の不動作時には、クロックドインバーターＸ１０によって、クロックドインバーターＸ６が不動作となる直前の信号ＸＭのレベルが保持される。
【００２７】
クロックドインバーターＸ８は、制御信号としてクロック信号ＸＣＬＯＣＫが入力され、信号Ｍを反転増幅して反転分周信号ＸＱとして出力する。この反転分周信号ＸＱは、インバーターＸ９により反転増幅されて分周信号Ｑとされる。クロックドインバーターＸ１１は、制御信号として信号ＣＬＯＣＫが入力され、分周信号Ｑを反転増幅して反転分周信号ＸＱとして出力する。
【００２８】
また、クロックドインバーターＸ１１は、反転分周信号ＸＱのレベル保持回路として機能する。すなわち、クロックドインバーターＸ８の動作時には、クロックドインバーターＸ１１は不動作であり、クロックドインバーターＸ８によって、信号Ｍの反転信号が反転分周信号ＸＱとなる。一方、クロックドインバーターＸ８の不動作時には、クロックドインバーターＸ１１が動作し、このクロックドインバーターＸ１１によって、分周信号Ｑの反転信号が反転分周信号ＸＱとなる。つまり、クロックドインバーターＸ８の不動作時には、クロックドインバーターＸ１１によって、クロックドインバーターＸ８が不動作となる直前の反転分周信号ＸＱのレベルが保持される。
【００２９】
出力信号生成部３０は、分周信号生成部２０にて生成された反転分周信号ＸＱをもとに、反転分周信号ＸＱと周波数が同一であり、互いに位相同期した出力信号ＯＵＴ、及び、その反転信号ＸＯＵＴ（出力信号ＯＵＴ，ＸＯＵＴ）を生成する。この出力信号生成部３０は、クロックドインバーターＸ１５，Ｘ１９（クロックドインバーター部）と、インバーターＸ１６，Ｘ１７，Ｘ１８，Ｘ２０，Ｘ２１とを有する。
【００３０】
クロックドインバーターＸ１５は、制御信号としてクロック信号ＣＬＯＣＫが入力され、反転分周信号ＸＱを反転増幅して信号Ｍｈｏｌｄとして出力する。インバーターＸ１８は、反転分周信号ＸＱを反転増幅して出力する。クロックドインバーターＸ１９は、制御信号として信号ＣＬＯＣＫが入力され、インバーターＸ１８の出力信号（すなわち、反転分周信号ＸＱの反転信号）を反転増幅して信号ＸＭｈｏｌｄとして出力する。
【００３１】
つまり、反転分周信号ＸＱは、クロックドインバーターＸ１５によって反転増幅されて信号Ｍｈｏｌｄとなるとともに、インバーターＸ１８、及び、クロックドインバーターＸ１９それぞれによって反転増幅されて信号ＸＭｈｏｌｄとなる。従って、信号Ｍｈｏｌｄ，ＸＭｈｏｌｄは、互いに逆相の信号となっている。
【００３２】
また、クロックドインバーターＸ１５，Ｘ１９それぞれには、制御信号として共通の信号ＣＬＯＣＫが入力されている。つまり、クロックドインバーターＸ１５，Ｘ１９それぞれの動作／不動作の切替タイミングは一致しており、従って、信号Ｍｈｏｌｄ，ＸＭｈｏｌｄそれぞれの変化タイミングは一致する。
【００３３】
そして、信号Ｍｈｏｌｄは、インバーターＸ１６，Ｘ１７それぞれによって反転増幅されて、出力信号ＯＵＴとして出力される。信号ＸＭｈｏｌｄは、インバーターＸ２０，Ｘ２１それぞれによって反転増幅されて、反転出力信号ＸＯＵＴとして出力される。
【００３４】
また、インバーターＸ１６，Ｘ１７は、信号Ｍｈｏｌｄのレベル保持回路（レベル保持部）として機能する。すなわち、クロックドインバーターＸ１５の不動作時に、インバーターＸ１６，Ｘ１７それぞれを構成するトランジスターのゲート容量や配線容量等によって、クロックドインバーターＸ１５が不動作となる直前の信号Ｍｈｏｌｄの出力レベルが保持される。
【００３５】
また、インバーターＸ２０，Ｘ２１は、信号ＸＭｈｏｌｄのレベル保持回路（レベル保持部）として機能する。すなわち、クロックドインバーターＸ１９の不動作時に、インバーターＸ２０，Ｘ２１を構成するトランジスターのゲート容量や配線容量等によって、クロックドインバーターＸ１９が不動作となる直前の信号ＸＭｈｏｌｄの出力レベルが保持される。
【００３６】
［動作］
次に、信号波形を参照して、この分周回路１の動作を説明する。図２は、分周回路１における信号波形図である。図２では、横軸を時刻ｔ、縦軸を信号レベルとして、上から順に、入力信号ＣＬ、クロック信号ＣＬＯＣＫ及び反転クロック信号ＸＣＬＯＣＫ、信号ＸＭ、信号Ｍ、反転分周信号ＸＱ、分周信号Ｑ、出力信号ＯＵＴ，ＸＯＵＴのそれぞれの信号波形を示している。また、クロック信号ＣＬＯＣＫ、及び、出力信号ＸＯＵＴは実線で示し、反転クロック信号ＸＣＬＯＣＫ、及び、出力信号ＯＵＴは破線で示している。
【００３７】
先ず、時刻ｔ０において、クロック信号ＣＬＯＣＫが「Ｈ」レベル、反転クロック信号ＸＣＬＯＣＫが「Ｌ」レベル、反転分周信号ＸＱが「Ｈ」レベルである。
【００３８】
このとき、クロックドインバーターＸ６は「動作」し、クロックドインバーターＸ１０は「不動作」である。つまり、クロックドインバーターＸ６によって、反転分周信号ＸＱの反転信号が信号ＸＭとなり、信号ＸＭは「Ｌ」レベルとなる。そして、インバーターＸ７によって、信号ＸＭの反転信号が信号Ｍとなり、信号Ｍは「Ｈ」レベルとなる。
【００３９】
また、クロックドインバーターＸ８は「不動作」であり、クロックドインバーターＸ１１は「動作」している。つまり、インバーターＸ９によって、反転分周信号ＸＱの反転信号が分周信号Ｑとなり、分周信号Ｑは「Ｌ」レベルとなる。そして、クロックドインバーターＸ１１によって、分周信号Ｑの反転信号が反転分周信号ＸＱとなり、反転分周信号ＸＱは「Ｈ」レベルが保持される。
【００４０】
また、クロックドインバーターＸ１５は「動作」しており、このクロックドインバーターＸ１５によって、反転分周信号ＸＱの反転信号が信号Ｍｈｏｌｄとなる。つまり、出力信号ＸＯＵＴは「Ｌ」レベルとなる。また、クロックドインバーターＸ１９は「動作」しており、このクロックドインバーターＸ１９によって、インバーターＸ１８の出力信号（反転分周信号ＸＱの反転信号）の反転信号が信号ＸＭｈｏｌｄとなる。つまり、反転出力信号ＸＯＵＴは「Ｈ」レベルとなる。
【００４１】
次いで、時刻ｔ１において、クロック信号ＣＬＯＣＫが「Ｈ」レベルから「Ｌ」レベルに変化し、反転クロック信号ＸＣＬＯＣＫが「Ｌ」レベルから「Ｈ」レベルに変化すると、クロックドインバーターＸ６が「不動作」となるとともに、クロックドインバーターＸ１０が「動作」する。つまり、クロックドインバーターＸ１０によって、信号Ｍの反転信号が信号ＸＭとなり、信号ＸＭは「Ｌ」レベルが保持され、信号Ｍは「Ｈ」レベルが保持される。
【００４２】
また、クロックドインバーターＸ８が「動作」するとともに、クロックドインバーターＸ１１が「不動作」となる。つまり、クロックドインバーターＸ８によって、信号Ｍの反転信号が反転分周信号ＸＱとなり、反転分周信号ＸＱが「Ｈ」レベルから「Ｌ」レベルに変化する。そして、インバーターＸ９によって、反転分周信号ＸＱの反転信号が分周信号Ｑとなり、分周信号Ｑが「Ｌ」レベルから「Ｈ」にレベルに変化する。このとき、インバーターＸ９を通過しているため、分周信号Ｑは、反転信号ＸＱに遅れて変化する。
【００４３】
また、クロックドインバーターＸ１５，Ｘ１９が「不動作」となる。従って、クロックドインバーターＸ１５が「不動作」となる直前の信号Ｍｈｏｌｄのレベルが、インバーターＸ１６，Ｘ１７によって保持され、出力信号ＸＯＵＴは「Ｌ」レベルが保持される。また、クロックドインバーターＸ１９が「不動作」となる直前の信号ＸＭｈｏｌｄのレベルが、インバーターＸ２０，Ｘ２１によって保持され、反転出力信号ＸＯＵＴは「Ｈ」レベルが保持される。
【００４４】
続いて、時刻ｔ２において、クロック信号ＣＬＯＣＫが「Ｌ」レベルから「Ｈ」レベルに変化し、反転クロック信号ＸＣＬＯＣＫが「Ｈ」レベルから「Ｌ」レベルに変化すると、クロックドインバーターＸ６が「動作」するとともに、クロックドインバーターＸ１０が「不動作」となる。つまり、クロックドインバーターＸ６によって、反転分周信号ＸＱの反転信号が信号ＸＭとなり、信号ＸＭが「Ｌ」レベルから「Ｈ」レベルに変化する。そして、インバーターＸ７によって、信号Ｍが「Ｈ」レベルから「Ｌ」レベルに変化する。このとき、インバーターＸ７を通過しているため、信号Ｍは、信号ＸＭに遅れて変化する。
【００４５】
また、クロックドインバーターＸ８が「不動作」となり、クロックドインバーターＸ１１が「動作」する。つまり、クロックドインバーターＸ１１によって、分周信号Ｑの反転信号が反転分周信号ＸＱとなり、クロックドインバーターＸ８が不動作となる直前の反転分周信号ＸＱのレベルが保持される。すなわち、反転分周信号ＸＱは「Ｌ」レベルが保持され、分周信号Ｑは「Ｈ」レベルが保持される。
【００４６】
また、クロックドインバーターＸ１５，Ｘ１９が「動作」する。つまり、クロックドインバーターＸ１５により、反転分周信号ＸＱの反転信号が信号Ｍｈｏｌｄとなる。従って、信号Ｍｈｏｌｄは「Ｌ」レベルから「Ｈ」レベルに変化し、出力信号ＯＵＴは「Ｌ」レベルから「Ｈ」レベルに変化する。また、クロックドインバーターＸ１９により、インバーターＸ１８の出力信号の反転信号が、信号ＸＭｈｏｌｄとなる。従って、信号ＸＭｈｏｌｄは「Ｈ」レベルから「Ｌ」レベルに変化し、反転出力信号ＸＯＵＴは「Ｈ」レベルから「Ｌ」レベルに変化する。
【００４７】
ここで、クロックドインバーターＸ１５，Ｘ１９は、共通のクロック信号ＣＬＯＣＫによって動作／不動作が切り替わる。つまり、クロックドインバーターＸ１５，Ｘ１９それぞれの出力信号である信号Ｍｈｏｌｄ，ＸＭｈｏｌｄの変化タイミングはほぼ一致し、従って、出力信号ＯＵＴ，ＸＯＵＴの変化タイミングもほぼ一致する。
【００４８】
以降も同様に、クロック信号ＣＬＯＣＫ，ＸＣＬＯＣＫのレベル変化に応じて、各信号のレベルが変化する。
【００４９】
［作用・効果］
このように、本実施形態の分周回路１によれば、共通のクロック信号ＣＬＯＣＫによって動作／不動作が切り替えられるクロックドインバーターＸ１５，Ｘ１９によって、位相がほぼ完全に互いに逆位相となる出力信号ＯＵＴ，ＸＯＵＴが出力される。
【００５０】
［変形例］
なお、本発明の適用可能な実施形態は、上述の実施形態に限定されることなく、本発明の趣旨を逸脱しない範囲で適宜変更可能なのは勿論である。
【００５１】
（Ａ）分周回路１を複数段接続
例えば、分周回路１（分周器）を複数段（Ｎ段。「Ｎ」は２以上の整数）縦続接続して分周装置を構成する場合、（ｎ−１）段目の分周回路１の出力信号ＯＵＴを、次段（ｎ段目）の分周回路１のクロック信号ＣＬＯＣＫとして入力するとともに、（ｎ−１）段目の分周回路１の出力信号ＸＯＵＴを、次段（ｎ段目）の分周回路１の反転クロック信号ＸＣＬＯＣＫとして入力することができる。但し、ｎ＝２，３，・・・，Ｎ、である。つまり、この場合、１段目の分周回路１は、クロック信号生成部１０（クロック信号生成部）を含むが、２段目以降（ｎ＞２）の分周回路１は、クロック信号生成部１０（クロック信号）は含まなくとも良い。
【００５２】
（Ｂ）Ｓｅｔ／Ｒｅｓｅｔ回路を付加
また、分周回路１に、信号Ｍ、及び、分周信号Ｑをセット／リセットする回路を付加しても良い。図３は、セット／リセット回路を付加した分周回路１Ａの回路構成図である。この分周回路１Ａは、図１に示した分周回路１において、インバーターＸ７に替えて、ＯＲゲートＯＲ１及びＮＡＮＤゲートＮＡＮＤ１を設けるとともに、インバーターＸ９に替えて、ＯＲゲートＯＲ２及びＮＡＮＤゲートＮＡＮＤ２を設けた構成となっている。なお、図１に示した分周回路１と同一の構成要素については同符号を付し、その説明を省略する。
【００５３】
ＯＲゲートＯＲ１には、信号ＸＭと、リセット信号Ｒｅｓｅｔが入力される。ＮＡＮＤゲートＮＡＮＤ１には、ＯＲゲートＯＲ１の出力信号と、インバーターＸ２０の出力信号、すなわちセット信号Ｓｅｔの反転信号とが入力される。このＮＡＮＤゲートＮＡＮＤ１の出力信号が信号Ｍとなる。ＯＲゲートＯＲ２には、反転分周信号ＸＱと、リセット信号Ｒｅｓｅｔが入力される。ＮＡＮＤゲートＮＡＮＤ２には、ＯＲゲートＯＲ２の出力信号と、インバーターＸ２０の出力信号、すなわちセット信号Ｓｅｔの反転信号とが入力される。このＮＡＮＤゲートＮＡＮＤ２の出力信号が分周信号Ｑとなる。
【００５４】
セット信号Ｓｅｔ、及び、リセット信号Ｒｅｓｅｔがともに「Ｌ」レベルの場合、ＯＲゲートＯＲ１の出力信号は、信号ＸＭに等しい。そして、ＮＡＮＤゲートＮＡＮＤ１の出力信号は、ＯＲゲートＯＲ１の出力信号の反転信号となる。つまり、ＯＲゲートＯＲ１及びＮＡＮＤゲートＮＡＮＤ１は、インバーターＸ７と同様の動作となる。また、ＯＲゲートＯＲ２の出力信号は、分周信号Ｑに等しい。そして、ＮＡＮＤゲートＮＡＮＤ２の出力信号は、ＯＲゲートＯＲ２の出力信号の反転信号となる。つまり、ＯＲゲートＯＲ２及びＮＡＮＤゲートＮＡＮＤ２は、インバーターＸ９と同様の動作となる。
【００５５】
そして、リセット信号Ｒｅｓｅｔが「Ｌ」レベルのまま、セット信号Ｓｅｔが「Ｈ」レベルとなると、ＮＡＮＤゲートＮＡＮＤ１，ＮＡＮＤ２の出力信号は、それぞれ、ＯＲゲートＯＲ１，ＯＲ２の出力信号に関わらず「Ｈ」レベルとなる。つまり、信号Ｍ、及び、分周信号Ｑは、それぞれ、「Ｈ」レベルにセットされる。
【００５６】
また、セット信号Ｓｅｔが「Ｌ」レベルのまま、リセット信号Ｒｅｓｅｔが「Ｈ」レベルとなると、ＯＲゲートＯＲ１，ＯＲ２の出力信号が、それぞれ、信号ＸＭ、及び、反転分周信号ＸＱに関わらず「Ｈ」レベルとなる。そして、ＮＡＮＤゲートＮＡＮＤ１，ＮＡＮＤ２の出力信号は、それぞれ、「Ｈ」レベルとなる。つまり、信号Ｍ、及び、分周信号Ｑは、それぞれ、「Ｌ」レベルにリセットされる。
【００５７】
（Ｃ）レベル保持部
また、上述の実施形態における分周回路１では、信号Ｍｈｏｌｄ，ＸＭｈｏｌｄのレベルを保持するレベル保持部として、インバーターＸ１６，Ｘ１７，Ｘ２０，Ｘ２１が有するトランジスターのゲート容量等によって実現したが、入力信号ＣＬが低周波数の信号の場合には、これに替えてコンデンサーによって実現しても良い。
【符号の説明】
【００５８】
１（１Ａ，１Ｂ） 分周回路、１０ クロック信号生成部、
２０（２０Ａ） 分周信号生成部、３０（３０Ｂ） 出力信号生成部
【特許請求の範囲】
【請求項１】
入力信号をもとに生成された、前記入力信号と同一周波数であって互いに同期し且つ反転した位相を有するクロック信号、及び、反転クロック信号をもとに、前記入力信号を分周した分周信号を生成する分周部と、
前記分周信号をもとに、前記クロック信号及び前記反転クロック信号を用いて、前記分周信号と同一周波数であって互いに同期し且つ反転した位相を有する出力信号、及び、反転出力信号を生成する出力信号生成部と、
を備えた分周回路。
【請求項２】
前記出力信号生成部は、
前記出力信号の位相と前記反転出力信号の位相とを同期させるために、前記クロック信号に応じて動作するクロックドインバーター部、
を有する、
請求項１に記載の分周回路。
【請求項３】
前記出力信号生成部は、
前記クロックドインバーター部の出力レベルを保持するレベル保持部、
を有する、
請求項２に記載の分周回路。
【請求項４】
前記レベル保持部は、
前記レベル保持部が有するトランジスターのゲート容量、或いは、配線容量で前記出力レベルを保持する、
請求項３に記載の分周回路。
【請求項５】
Ｎ段（Ｎは２以上の整数）の分周器が縦続接続されて構成された分周装置であって、
第１段の分周器は、
入力信号をもとに、前記クロック信号及び前記反転クロック信号を生成するクロック信号生成部と、
請求項１〜４の何れか一項に記載の分周回路と、
を備え、
第ｎ段（ｎ＝２，３，・・・，Ｎ）の分周器は、
第（ｎ−１）段の分周器から出力される出力信号が前記クロック信号として入力され、前記反転出力信号が前記反転クロック信号として入力される請求項１〜４の何れか一項に記載の分周回路、
を備えて構成された分周装置。
【請求項６】
請求項１〜４の何れか一項に記載の分周回路、又は、請求項５に記載の分周装置を備えた電子機器。
【請求項１】
入力信号をもとに生成された、前記入力信号と同一周波数であって互いに同期し且つ反転した位相を有するクロック信号、及び、反転クロック信号をもとに、前記入力信号を分周した分周信号を生成する分周部と、
前記分周信号をもとに、前記クロック信号及び前記反転クロック信号を用いて、前記分周信号と同一周波数であって互いに同期し且つ反転した位相を有する出力信号、及び、反転出力信号を生成する出力信号生成部と、
を備えた分周回路。
【請求項２】
前記出力信号生成部は、
前記出力信号の位相と前記反転出力信号の位相とを同期させるために、前記クロック信号に応じて動作するクロックドインバーター部、
を有する、
請求項１に記載の分周回路。
【請求項３】
前記出力信号生成部は、
前記クロックドインバーター部の出力レベルを保持するレベル保持部、
を有する、
請求項２に記載の分周回路。
【請求項４】
前記レベル保持部は、
前記レベル保持部が有するトランジスターのゲート容量、或いは、配線容量で前記出力レベルを保持する、
請求項３に記載の分周回路。
【請求項５】
Ｎ段（Ｎは２以上の整数）の分周器が縦続接続されて構成された分周装置であって、
第１段の分周器は、
入力信号をもとに、前記クロック信号及び前記反転クロック信号を生成するクロック信号生成部と、
請求項１〜４の何れか一項に記載の分周回路と、
を備え、
第ｎ段（ｎ＝２，３，・・・，Ｎ）の分周器は、
第（ｎ−１）段の分周器から出力される出力信号が前記クロック信号として入力され、前記反転出力信号が前記反転クロック信号として入力される請求項１〜４の何れか一項に記載の分周回路、
を備えて構成された分周装置。
【請求項６】
請求項１〜４の何れか一項に記載の分周回路、又は、請求項５に記載の分周装置を備えた電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２０１１−２５００５７（Ｐ２０１１−２５００５７Ａ）
【公開日】平成２３年１２月８日（２０１１．１２．８）
【国際特許分類】
【出願番号】特願２０１０−１２０１７８（Ｐ２０１０−１２０１７８）
【出願日】平成２２年５月２６日（２０１０．５．２６）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成２３年１２月８日（２０１１．１２．８）
【国際特許分類】
【出願日】平成２２年５月２６日（２０１０．５．２６）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]