切替可能なキャパシタアレイ
切替可能なキャパシタアレイ（２２）は、制御可能な静電容量を得るために、入力（３０）と出力（３２）との間に並列に配置された複数のセルを有する。切替式キャパシタは、容量型ＭＥＭＳスイッチ（３８）により実現される。低静電容量値セルは、直列接続された１より多いＭＥＭＳスイッチを含み、それによって、各々の低静電容量値ＭＥＭＳスイッチにかかる電圧を低減する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、切替可能なキャパシタアレイに関し、特定的には、微小電気機械システム（Micro Electromechanical System：ＭＥＭＳ）を用いた切替可能なキャパシタアレイに関する。
【背景技術】
【０００２】
国際公開ＷＯ２００６／０５４２４６号パンフレットは、たとえば、携帯電話の用途において、電力増幅段がアンテナ段とマッチングされるように、複数の段をマッチングするための制御マッチング段を含む装置について記載されている。この制御マッチング段は、切替式ＭＥＭＳ素子を含む。制御マッチング段は、ＭＥＭＳ素子によって切替えられるキャパシタを含む場合もある。このＭＥＭＳ素子は、比較的高電圧で駆動される必要があるが、この高電圧での駆動は、特に素子の寿命の観点から問題となりうる。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
本発明によれば、請求項１に記載の切替可能なキャパシタアレイが提供される。
無線周波数（Radio Frequency：ＲＦ）信号を切替えるために、ＭＥＭＳキャパシタが用いられる、国際公開ＷＯ２００６／０５４２４６号パンフレットにおいて開示されたような回路において、特に高出力電力かつ低容量の状態において、大きな信号がＭＥＭＳキャパシタに現れることを発明者は見出した。これらの状態においては、ＭＥＭＳ素子の自己作動（self-actuation）が起こりうる。
【０００４】
発明者は、２つの異なった種類の自己作動が可能であることを発見した。
第１には、「自動プルイン（auto pull-in）」が発生するが、この場合には、たとえ制御信号がなくとも、ＭＥＭＳ素子がプルインされ素子が切替えられる。これは、切替られている信号のＲＭＳ（root mean square）電圧がプルイン電圧より大きいときに特に問題になる。第２には、非開放（non-release）が発生するが、この場合には、ＭＥＭＳ素子は開放できなくなる。これは、ＲＭＳ電圧が素子のプルアウト電圧より大きいときに発生する。したがって、いずれの場合においても、信号が高出力の場合に問題となる。
【０００５】
これらの問題を防ぐために、比較的高いプルアウト電圧およびプルイン電圧、すなわち比較的高い自己作動電圧を有するＭＥＭＳ素子を用いることが必要となる。
【０００６】
しかしながら、ＭＥＭＳ素子の他の課題としては、素子の寿命の問題がある。ＭＥＭＳ素子の寿命は、誘電体充電（dielectric charging）によって制限される。これは比較的低い作動電圧を用いることによって最小化することができる。
【０００７】
したがって、長寿命化の要求に関しては、切替の信頼性との調整が困難である。
【課題を解決するための手段】
【０００８】
本発明によれば、各素子にかかるＲＦ電圧降下を低減し、素子を通過するＲＦ信号の影響を低減するために、キャパシタセルのうちの少なくともいくつかは、直列接続された複数のＭＥＭＳ素子を含む。
【０００９】
より好ましい構成では、切替可能なキャパシタアレイを駆動するための駆動回路がさらに備えられる。予め決められた所定の高出力状態が発生した場合に、そのような状況における自己作動の可能性を減少させるために、駆動回路は、回路の静電容量（キャパシタン
ス）を切替えるように構成される。
【００１０】
本発明をよく理解するために、添付の図面を参照して実施の形態を説明する。
【図面の簡単な説明】
【００１１】
【図１】本発明の第１の実施の形態におけるキャパシタアレイを示す図である。
【図２】本発明の第２の実施の形態におけるキャパシタアレイを示す図である。
【図３】本発明の第３の実施の形態におけるキャパシタアレイを示す図である。
【図４】図１〜３のいずれかに示されるキャパシタアレイを用いた回路図である。
【図５】キャパシタアレイを駆動するドライバを示す図である。
【図６】遷移期間を表わすタイミングチャートである。
【図７ａ】本発明の実施の形態において、ＭＥＭＳ素子を駆動するために用いられる駆動電圧を示す図である。
【図７ｂ】本発明の実施の形態において、ＭＥＭＳ素子を駆動するために用いられる駆動電圧を示す図である。
【図８】駆動回路を制御するために実施の形態で用いられる信号のタイミングチャートである。
【図９】本発明の実施の形態のパッケージを示す図である。
【図１０】本発明の実施の形態における容量補償回路を示す図である。
【図１１】本発明のさらに他の実施の形態における容量補償回路を示す図である。
【図１２】本発明のさらに他の実施の形態における追加回路を示す図である。
【図１３】本発明のさらに他の実施の形態を示す図である。
【００１２】
図は、概略図であり、縮尺通りではない。また、異なる図において、同じまたは同様の構成要素については、同じ参照番号が付される。
【発明を実施するための形態】
【００１３】
本発明の第１の実施の形態による、切替可能なキャパシタアレイを図１に示す。これは、たとえば携帯電話や類似の装置において、ＲＦ信号切替を行なう場合の使用を意図したものである。このアレイは、その他の用途においても使用可能である。
【００１４】
キャパシタアレイ２２についての実施の形態は、キャパシタのタイプとして２端子ＲＦ−ＭＥＭＳスイッチ３８を用いる。ＲＦ−ＭＥＭＳスイッチは、活性化されると所定の静電容量が得られる。スイッチが非活性の状態では、静電容量も非活性状態でずっと小さくなる。
【００１５】
アレイは、入力ノード３０と出力ノード３２との間に並列に設けられた、複数のキャパシタセル３４を含む。各セル３４は、切替えられると、所与の静電容量が得られるように構成される。本実施の形態においては、０．５ｐＦ、１ｐＦ、２ｐＦ、４ｐＦおよび８ｐＦの静電容量が与えられる５つのセルがあり、８ｐＦのセルは並列に２つの分岐により構成される。したがって、各セルは、最小０．５ｐＦ単位で１５．５ｐＦまでを示す、デジタルキャパシタアレイ２２の連続ビットに対応する静電容量を表わしている。たとえば、「１００００」は８ｐＦを表わし、「０００１１」は１．５ｐＦを表わす。制御入力４２は、各々のセルに対して１つずつ備えられ、最下位ビットから最上位ビットまでをそれぞれ表わす符合ｂ０からｂ４が付される。制御入力４２は、バイアス抵抗４３を経由してＭＥＭＳスイッチ３８に各々接続される。
【００１６】
本アレイは、複数のＲＦ−ＭＥＭＳスイッチ３８から成り、各々が直流阻止キャパシタ４０と直列接続されて用いられる。
【００１７】
本アレイでは、４ｐＦのセルについては、単独のＲＦ−ＭＥＭＳスイッチ３８が、直列接続された直流阻止キャパシタ４０と伴に用いられる。８ｐＦのセルは、共通に駆動される２つの４ｐＦのセルが単純に並列に接続されたものである。しかしながら、より下位ビット（２ｐＦ、１ｐＦおよび０．５ｐＦ）においては、各々のセル３４は直列接続された２つのＲＦ−ＭＥＭＳスイッチ３８を含み、各々のスイッチは直流阻止キャパシタと直列接続されている。
【００１８】
２つのスイッチを直列接続して用いることにより、使用時には、入力および出力ノード３０，３２間のＲＦ電圧の１／２が、下位ビットのＲＦ−ＭＥＭＳスイッチ３８の各々に印加される。このことは、非開放の問題、すなわち、それぞれの制御入力４２の制御電圧がＲＦ−ＭＥＭＳ素子をオフとする電圧まで低下された場合に、キャパシタにかかるＲＦ電圧がＲＦ−ＭＥＭＳ素子をオン状態のままにするリスクを大幅に減少する。
【００１９】
制御装置２４（図４参照）は、駆動されるべき電圧を決定するために用いられる。これは、ドライバ４４（図５参照）を制御する。しかし、本発明の目的のために、制御装置は追加機能を有することが注目される。具体的には、自己作動がとても発生しやすい状態において、最小静電容量値が用いられる。本実施の形態においては、不一致にも関らず、最下位ビットのセルをオンすることによって実現される。
【００２０】
自己作動が発生しやすい状態は、具体的には、最大のＲＦ電力が用いられた最高出力状態を含み、ここで表わされる電力は、モードおよび周波数帯域に依存する。制御装置２４は、これらの状態の存在を検出するとともに、最下位ビットをオンとする。
【００２１】
このようにして、最下位ビットのキャパシタが図らずもオンされるリスクが減少される。
【００２２】
なお、図１において、回路はコモンバイアス入力６８をさらに含むことが注目される。このバイアス入力６８は、入力４２とは反対側のＲＦ−ＭＥＭＳスイッチ３８を、適切な直流電圧で駆動するために用いられる。以下、詳細を説明する。
【００２３】
高出力時に、最下位ビットのセルをオンとする代わりとして、高出力時の最小静電容量を確保するために、高出力時にオンされる追加のキャパシタが設けられる。この手法では、最下位ビットが利用可能となるので、高出力時においても静電容量の微調整が可能なままであるという利点がある。この追加のキャパシタは、追加のセルとして考えることができる。追加キャパシタは、静電容量を有しているが、この静電容量は最下位ビットの静電容量と同じである必要はない。したがって、全てのセルにおいて、１：２：４：…２ｎの関係が成立しなくてもよい。
【００２４】
他の実施の形態を、図２を参照して説明する。図１における２端子の容量型ＲＦ−ＭＥＭＳスイッチ３８のかわりに、３端子の容量型ＲＦ−ＭＥＭＳスイッチ３８が用いられる。このようなスイッチは、国際公開ＷＯ２００６／１１７７０９号パンフレットに開示されており、この特許文献で説明されているように、個別の直流阻止キャパシタ４０は必要とされない。
【００２５】
図２に示される構成においては、直列接続された２つの３端子ＲＦ−ＭＥＭＳスイッチ３８が、０．５ｐＦおよび１ｐＦのセルにおいて用いられており、単独の３端子ＲＦ−ＭＥＭＳスイッチ３８が、２ｐＦ、４ｐＦおよび８ｐＦのセルに用いられる。
【００２６】
図１の構成のように、最下位ビットのセルに直列接続した複数のスイッチ３８を用いることにより、素子にかかる電圧が減少し、これによって、非開放の問題を引き起こす、入
力および出力端子３０，３２の間を通過するＲＦ電力信号の電圧のリスクが減少される。
【００２７】
さらに、モードおよび周波数帯域の関数として決定される高出力時に、最下位ビットがオンとされる駆動方法も適用される。
【００２８】
図２の構成には、さらになる利点がある。図２の構成においては、１ｐＦ、２ｐＦ、４ｐＦおよび８ｐＦのセルに使用されるキャパシタは、２ｐＦのセルと同じデザインである。４ｐＦのセルは２つの２ｐＦのキャパシタを並列接続することにより得られる。また、８ｐＦのセルは、４つの２ｐＦのセルを並列接続することにより得られる。１ｐＦのセルは、２つのキャパシタを直列接続して使用する。この単独デザインの使用は、１：２：４：８：１６となる静電容量値の正確さ、特に同じデザインを使用するこれらの静電容量値の正確さを増加する。
【００２９】
なお、３端子の容量型ＲＦ−ＭＥＭＳ素子には、さらに多くの有利な点がある。３端子型ＭＥＭＳ素子は、２つのキャパシタが直列接続されるように効果的に構成されているので、ＭＥＭＳ基板（plates）に印加する有効ＲＦ電圧は、与えられる電力レベルおよび静電容量値について、２の倍数だけ小さくなる。このことは、自動プルインおよび非開放の要求をさらに減少させる。これは、ＭＥＭＳスイッチを、ずっと低い電圧で駆動でき、誘電体充電を減少させるとともに寿命を改善するように設計できることを意味している。
【００３０】
図３は、その他のアプローチを示す図である。このアプローチでは、下位ビットのセル３４は、２つのＭＥＭＳ素子３８と、１つの直流阻止キャパシタ４０とを含む。したがって、この構成は、図１の構成のセルと同じように、直列接続された２つのキャパシタの各々の１／２の静電容量を有する。この構成は、チップエリアを節約し、図１の２つのバイアス抵抗４３のうちの１つを不要とする。これにより、特に最下位ビットのみを使用する場合に、回路の損失を低下させることができる。
【００３１】
図１、図２または図３に示すキャパシタアレイ２２は、以下、図４〜図１４を参照して説明するように、適応マッチング（adaptive matching）のために用いることができる。
【００３２】
図４を参照して、携帯装置の一部の高レベルな機能ブロック図が示される。
携帯装置は、複数の出力段１０を含み、各々の出力段１０は、異なった携帯電話標準によって送受信できるように構成される。具体的には、第１の出力段１２は、ＵＭＴＳ標準により送受信するように構成され、第２の出力段１４は、ＧＳＭ標準により送受信するように構成される。
【００３３】
アンテナ切替部１６は、出力段の間を切替えるための複数のＦＥＴスイッチ１８を含む。ＦＥＴスイッチ１８は、たとえばＧＳＭ出力段において、送信と受信とを切替える必要がある場合に、送信と受信とを切替えるために用いられる。
【００３４】
アンテナ切替部１６は、制御されたインピーダンス段２１を経由して、アンテナ２０に接続される。制御されたインピーダンス段２１により、以下で詳細を説明するように、切替可能な、可変インピーダンスが得られる。
【００３５】
したがって、さまざまな出力段１０が、制御されたインピーダンス段２１およびアンテナ切替部１６を経由して、アンテナ２０と接続される。
【００３６】
制御装置２４は、制御されたインピーダンス段２１を制御する。
制御されたインピーダンス段２１は、上述の図１〜３の構成のいずれかによる複数のＲＦ−ＭＥＭＳスイッチセルを含む、切替式キャパシタアレイ２２を含む。
【００３７】
図５は、制御インピーダンス段２１内のドライバ４４の詳細を示した図である。ドライバは、シリコン基板上で実現され、多くのことが考慮されて設計される。特に、設計に必要となるシリコンの領域を減少させることが望まれる。
【００３８】
特に、以下で述べるように、本実施の形態は、ＭＥＭＳ素子を高速で、かつ、スプリアス放出（spurious emission）を減少させる態様でオン／オフすることができる必要性を考慮して、誘電体充電を減少させるように、双方の極性で、および１つまたはより多くの特定の駆動信号で、複数のＭＥＭＳ素子を駆動するドライバを提供する。
【００３９】
ドライバは、切替式キャパシタアレイ２２の制御入力４２を駆動するために用いられる。ドライバ４４は、信号入力４６，４８を含む。第１の信号入力４６は、遷移期間信号ＴＰを受信し、第２の信号入力４８は、作動／保持信号を受信する。なお、遷移期間信号ＴＰは、遷移期間の全ての事象を示し、作動／保持信号は高電圧出力（６０Ｖ）と低電圧出力（３０Ｖ）とを選択するために用いられる。
【００４０】
ドライバは、また、さらなる信号入力、すなわち、電圧選択入力４９およびブリッジ入力４７を含む。これらの重要性は以下で説明する。
【００４１】
ドライバ４４は、６０Ｖの出力を供給するためにキャパシタ５２と協同するチャージポンプ５０を含む。
【００４２】
制御スイッチ５４は、このキャパシタとノード５６とを選択可能に接続するために用いられる。このノード５６は、並列に設けられ、かつ各々がプッシュプル回路５８を含む複数のＨＶ駆動回路のＨｉｇｈ側に順に接続される。各プッシュプル回路のＬｏｗ側は接地される。
【００４３】
複数のＨＶ駆動回路７０は、複数のＭＥＭＳスイッチを駆動するために並列に設けられる。各ＨＶ駆動回路７０は、プッシュプル回路５８を駆動するためのスイッチ制御部６０を含む。各回路は、ノード５６と接地との間に並列に接続される。（図示されているような）第１のＨＶ駆動回路７０は、第１のビットのキャパシタを駆動するための第１の制御入力４２（ｂ０）に接続される。スイッチ制御部６０およびプッシュプル回路５８を含む他の４つのＨＶ駆動回路７０は、その他の制御入力（ｂ１〜ｂ４）を駆動するために設けられる。さらなるＨＶ駆動回路７０は、後述するように、フルブリッジのためのコモンバイアス入力６８を駆動するために用いられる。また、他のさらなるＨＶ駆動回路７０は、後述するバンド切替入力６９（図１０参照）を駆動するために用いられる。したがって、単独の駆動回路４４は、切替式ＭＥＭＳの全てを駆動するために用いられる。
【００４４】
電圧制御は、ノード５６と、第１の信号入力４６に接続される高電圧検出部６２との接続によって行なわれる。第１の信号入力４６は、３０Ｖモードおよび６０Ｖモードを切替えるＴＰ信号を受信する。高電圧検出部６２のＬｏｗ出力およびＨｉｇｈ出力は、出力がノード５６に接続された低電圧制御部６４と、ＡＮＤゲート回路６７を経由してポンプ５０を駆動する発信器６６とに接続される。ＡＮＤゲート回路６７は、ＴＰ信号がＨｉｇｈのときのみポンプを駆動するための第１の信号入力４６と接続される。低電圧制御部６４は、一対のチャージポンプでキャパシタを駆動するウインドウ比較器により実現される。チャージポンプのうちの１つは、電圧が低ウインドウ値（たとえば、２９Ｖ）より低くなるとキャパシタを正に充電し、もう１つのチャージポンプは、電圧が高ウインドウ値（たとえば、３１Ｖ）より高くなるとキャパシタを放電するように構成される。電圧を制御するために、フリップフロップ回路を用いてもよい。
【００４５】
チャージポンプ５０、キャパシタ５２、高電圧検出部６２、および発信器６６は、６０Ｖを発生するための高電圧（６０Ｖ）制御ループを形成する。そして、高電圧検出部６２および３０Ｖ制御部６４は、３０Ｖを発生するための低電圧（３０Ｖ）制御ループを形成する。
【００４６】
なお、キャパシタ５２は、高電圧ループには設けられるが、低電圧ループには設けられない。これは、高電圧はＭＥＭＳキャパシタスイッチを作動（スイッチオン）させるために用いられ、低電圧はＭＥＭＳキャパシタスイッチのオン状態を保持するために用いられるためである。したがって、キャパシタ５２は、極端に大きなチャージポンプ５０を使用することなく、高速にスイッチを切替えるために、適切な充電が行なわれる必要がある。
【００４７】
図６は、ＵＭＴＳ段１２における、レベル間で５０μｓの遷移期間を示すＷ−ＣＤＭＡ信号を示す図である。遷移期間信号ＴＰは、この５０μｓの遷移期間中はＨｉｇｈとなる。なお、ＧＳＭ／ＥＤＧＥ信号が用いられる場合は、遷移期間信号ＴＰは、アイドルスロット中にＨｉｇｈとなることに注目すべきである。
【００４８】
ドライバ４４によって行なわれるいくつかの駆動パターンを図７に示す。
図７ａに示す駆動パターンは、遷移期間中のみＭＥＭＳスイッチが切替えられるように構成される。第１の所定期間において、遷移期間の開始の時点でより高い電圧（例においては６０Ｖ）でスイッチが駆動される。遷移期間はより長い時間を任意で選択してもよい。その後、駆動電圧が、ＭＥＭＳスイッチをスイッチングせず保持する電圧である３０Ｖに低下する。この所定期間は、たとえば５０〜５００μｓとすることができる。
【００４９】
この所定期間経過後、第２の所定期間に渡って、より低い電圧に低下されてもよい。第２の所定期間は、たとえば１５０〜５００μｓとすることができる。第１および第２の所定期間は、同じとする必要はない。実際、第２の所定期間は制御される必要はないが、単純に、低電圧制御部６４が高電圧から低電圧へ電圧を低下する時間としてもよい。過渡影響を避けるために、高電圧から低電圧への変化は滑らかにすべきである。この理由から、電流源を放電することが好ましい。
【００５０】
本構成のさらなる特徴は、ＭＥＭＳ素子の整定時間を５０μｓ近くにできることである。これが遷移期間の長さとなるので、ＭＥＭＳ素子は遷移期間の開始時、好ましくは最初の５μｓにおいてオンされるべきである。
【００５１】
バッファキャパシタ５２を用いずにこれを実施するためには、半導体基板上に必要なチャージポンプの領域は非常に大きくなる。その代わりに、１〜２ｎＦのバッファキャパシタ５２を使用することによって、遷移期間の終了時までオン状態が無理なく安定的に達成できるために、２００ｐＦのＭＥＭＳ素子を５μｓで充電することができる。
【００５２】
なお図５に示されるように、高電圧ループとは対照的に、低電圧の３０Ｖでノード５６を保持するための同様のバッファキャパシタは設けられない。この電圧への急速な変更は必要ないからである。このことは、駆動回路４４によって占められるシリコンの領域を減少させる。それに代わって、低電圧制御ループはほぼ正しい電圧を保持する。このことは、電圧が低すぎるときには電流源をオンし、電圧が高すぎるときには電流シンクをオンするウインドウ比較器によって達成される。漏洩電流はおよそ５ｎＡ（典型的には１０ｎＡ未満）に過ぎないので、電流源は大電流を生成することができる必要はない。
【００５３】
なお、電流シンクを通って放電される電流量は、高電圧が低電圧まで低下されるまでの時間を設定する。これが非常に短い場合には、個別選択放電を行なうことができる。
【００５４】
なお、電圧が高電圧で保持されている時間、および低電圧に変化するための時間は、いずれも遷移期間よりもずっと長い。たとえば、ＭＥＭＳ素子は５０μｓ後には安定しているが、５０μｓの後にスイッチＡＨが低電圧を供給する必要は特になく、スイッチングはたとえば２００μｓ後に実行される。高電圧の開始のタイミングが重要であって、終了のタイミングは重要ではない。
【００５５】
この３０Ｖの保持用低電圧を使用することで、このパターンを使用しない場合と比べて、ＭＥＭＳスイッチの寿命が増加する。
【００５６】
なお、ここで述べたタイプのＭＥＭＳスイッチは、素子の両側に同じ電圧が印加されることによってオフにされ得る。すなわち、図２の構成において、同じ電圧（接地電圧、または高／低電圧）を、コモンバイアス端子６８とそれぞれの制御入力４２とに供給する。同様に、これらのＭＥＭＳスイッチをオンさせるには、高電圧を、一方のコモンバイアス端子に、接地を他方のコモンバイアス端子とそれぞれの制御入力４２に印加する。
【００５７】
図８は、図７の結果を得るために、図５に記載のドライバに与えられる信号を示す図である。入力４５に与えられるＴＰ信号は、遷移期間であることを示す。そして、入力４８に与えられるＡＨ信号は、ドライバ４４が、ＡＨがＨｉｇｈのときには高電圧を生成し、ＡＨがＬｏｗのときには低電圧を生成することを、効果的に示している。
【００５８】
第１に、ＡＨ、ＴＰおよびＶＳ信号が、どのように高電圧または低電圧を供給するのかを考える。
【００５９】
入力４９に与えられるＶＳ信号は、単に、高電圧の電圧値（たとえば、６０Ｖ）、および、本実施の形態においては高電圧の半分である低電圧の電圧値を決定する。
【００６０】
図８の最初のＴＰパルスは、ＡＨ信号との組み合わせにより、選択されたプッシュプル回路５８をオンとするとともに、図７ａおよび図７ｂに示されるように、選択可能なキャパシタアレイ２２の、選択された制御入力４２およびコモンバイアス入力６８を駆動する。
【００６１】
なお、ＴＰ信号がＬｏｗになった後（遷移期間の終了後）であって、ＡＨがまだＨｉｇｈの状態では、低電圧制御ループは、高電圧の６０Ｖを保持するように機能する。ＡＨがＬｏｗとなったときのみ、例においては遷移期間開始から２００μｓ後に、ＨＶ検出回路６２が低電圧を検出するように動作し、そして低電圧制御部６４がノード５６の電圧を低電圧に制御するように切替えられる。
【００６２】
このことは、スイッチングが行なわれない期間中に、キャパシタ５２を再充電するために用いられる。たとえば、ＴＰは０．００５秒毎に（すなわち、周波数２００Ｈｚで）Ｈｉｇｈとなり、キャパシタ５２が再充電されるとともに、高い電圧で充電された状態が維持される。ＡＨは、ＭＥＭＳ素子を切替えるために、０．１秒毎にしかＨｉｇｈにならない。
【００６３】
ＴＰが再びＬｏｗとなったときには、スイッチ７１が閉じられ、ＨＶ検出回路６２および低電圧制御器６４の低電圧制御ループが、再びノード５６を低電圧で駆動する。なお、このループにおいてキャパシタが３０Ｖを保持することを防止することによって、キャパシタ５２の充電動作期間中に、キャパシタを切離すための追加のスイッチは不要となる。
【００６４】
第２に、ブリッジ信号ＢＲの影響について考える。図７ａの駆動パターンを実現するために、ブリッジ信号ＢＲがブリッジ入力４７に与えられ、遷移期間の開始時、すなわち、
実質的にＡＨおよびＴＰ信号と同じタイミングで切替えられる。図８に示されるように、ブリッジ信号ＢＲはＬｏｗからＨｉｇｈ，またはＨｉｇｈからＬｏｗに切替えられる。
【００６５】
オンしているＭＥＭＳ素子の制御入力４２が接地状態に保持され、かつコモンバイアス６８がドライバ４４によって生成された駆動電圧である状態を開始ポイントとする。駆動電圧は、サイクルのこのポイントにおいては低電圧３０Ｖである。オフしているＭＥＭＳ素子は、制御入力およびコモンバイアス入力とも同じ電圧であり、サイクルのこのポイントにおいては低電圧３０Ｖである。
【００６６】
ＢＲ信号の切替後、コモンバイアス６８は接地状態が保持され、オンとなっている素子の制御入力はドライバ４４によって生成された駆動電圧に接続される。この駆動電圧は、ＡＨ信号の同時変化によって、高電圧６０Ｖとなる。この高電圧は２００μｓ後に低下し始め、図示される実施の形態においては、さらに２００μｓ経過後に低電圧３０Ｖに到達する。
【００６７】
オフになっているＭＥＭＳ素子は、制御入力およびバイアス入力とも同じ電圧であり、サイクルのこのポイントにおいては接地電圧の０Ｖである。
【００６８】
次のスイッチング、すなわち次の遷移期間の開始においては、ＡＨ、ＢＲおよびＴＰは、再び同時に切り替えられる。コモンバイアス６８は、高電圧６０Ｖに保持されており、オンしている素子の制御入力は接地状態である。
【００６９】
オフになっているＭＥＭＳ素子は、制御入力およびバイアス入力とも同じ電圧であり、サイクルのこのポイントにおいては高電圧６０Ｖである。
【００７０】
この高電圧は２００μｓ後に低下し始め、図示される実施の形態においては、さらに２００μｓ経過後に低電圧３０Ｖに到達する。これにより開始ポイントに戻る。
【００７１】
したがって、上述のような回路を使用することで、サイクル毎に電圧の極性が反転し、これによって素子の寿命が増加する。
【００７２】
さらに、図８において、制御入力についても、各遷移期間の開始においてオンに保持されているＭＥＭＳ素子を変化させるスイッチＡＨ、ＢＲおよびＴＰと同じタイミングで切替えることができる。
【００７３】
なお、制御入力４２およびコモンバイアス入力６８の識別は、ＭＥＭＳ素子のタイプによって決まる。２端子素子の場合は、これらの２つの入力がそのまま２つの端子に対応する。３端子素子の場合は、中央の入力が制御入力であり、残りの両端子をコモンバイアス入力６８として使用することができる。
【００７４】
上記の説明では、ＭＥＭＳスイッチがオンに切替えられる場合について述べた。ＭＥＭＳスイッチは、サイクル中の同じポイント、すなわち遷移期間の開始のとき（たとえば、この期間の最初の５μｓの間）に、適当な電圧で駆動されることによってオフに切替えられる。オフ状態においては誘電体充電がなされないので、素子にかかる電圧を０Ｖに切替え、そして、その状態で電圧を保持すればよい。
【００７５】
切替式キャパシタアレイを遷移期間中に限ってオフおよびオンに切替えることによって、高電圧過渡現象による影響が大幅に減少される。そうでなければ、ＭＥＭＳスイッチが切替えられるときに発生する過渡現象は、容易にスプリアス放出を起こしうる。
【００７６】
スプリアス放出を引き起こすその他の影響としては、リプルを生成する発信器６６の高電圧クロック出力の影響がある。このリプルはＲＦ搬送波（キャリア）に混合されてスプリアス放出の原因となり得る。
【００７７】
本実施の形態においては、チャージポンプ５０を駆動する発信器６６は、遷移期間中にのみ切替えられる（すなわち、オンからオフ、またはその逆）。遷移期間中にのみチャージポンプを活性化することによって、チャージポンプからのスプリアス放出を最小限に抑えることができる。具体的には、ポンプを駆動する発信器６６は、ＴＰ信号がＨｉｇｈのときのみ活性化される。遷移期間の残りの期間は、キャパシタ５２は６０Ｖ一定を維持し、クロック信号は、遷移期間中以外は作動されない。なお、クロック信号が、たとえば２００μｓのフルタイムより短い時間だけ活性化されると、自身で過渡現象を引き起こすような電圧の突然の変化を防止するために、キャパシタ５２は、その２００μｓ間は６０Ｖを供給し、それに引き続く次の２００μｓでは、電圧が６０Ｖから３０Ｖに低下される。
【００７８】
本実施の形態のさらなる有利な効果は、本実施の形態を用いなければ、切替式キャパシタアレイ２２を切替えることによる、適応中の伝達関数の変化が、出力信号の歪を引き起こしうるということである。
【００７９】
したがって、本実施の形態では、クロックからのスプリアス放出を減少させるために、遷移期間中のみクロックを作動させること、および、作動バイアス電圧のリプルを減少させ、それによってＲＦ搬送波に混合されるリプルからのスプリアス放出を減少させるために、より長い期間高電圧でＭＥＭＳ素子を駆動することを組み合わせて実行する。
【００８０】
さらに、ＭＥＭＳ素子が作動された状態を保持するための低駆動電圧（３０Ｖ）を供給することにより、ＭＥＭＳ素子の寿命を増加させる。
【００８１】
上記の実施の形態においては、高電圧を６０Ｖとし、低電圧を３０Ｖとして説明した。しかし、この電圧選択は特定のＭＥＭＳ素子を使用した場合に基づいており、この選択は変更してもよい。
【００８２】
ＭＥＭＳ素子は、一般的に多少のヒステリシスを有しており、スイッチを活性化するために必要な電圧であるプルイン電圧と、スイッチを非活性化するために必要な低い電圧であるプルアウト電圧とがある。ドライバはプルイン電圧よりも十分に高い電圧、およびプルイン電圧とプルアウト電圧との間の低い電圧を生成する必要がある。
【００８３】
なお、駆動回路４４は、高電圧を特定する電圧入力を供給するための電圧選択入力４９を有する。好都合なことに、この電圧は比例的な電圧（scaled voltage）であり、たとえば、６０Ｖ出力用として電圧選択入力４９に２．８Ｖの電圧が供給され、３０Ｖ出力用として１．４Ｖが入力される。このようにして、駆動回路は単にこの電圧を調整することによって、異なる電圧を生成することができる。しかしながら、この入力は任意であって、製造装置（production device）においては、この電圧選択入力４９は省略してもよい。
【００８４】
切替式キャパシタアレイ２２のＲＦ−ＭＥＭＳスイッチ３８は密閉される。これは、典型的には、図９に示されるように、共通基板８４上をキャップ８２で覆い、密閉リングとして機能するはんだリングを用いて密閉することによって実現される。
【００８５】
バイアス抵抗４３およびＭＥＭＳスイッチ３８（図２参照）は、共通基板８４上で集積される。また、検出インダクタも同様に集積してもよい。
【００８６】
これらすべては、密閉用はんだリング８６と交差する配線の数を減少させ、素子の性能
に対するはんだリング８６の影響を最小化する。
【００８７】
入力３０および出力３２は、自己インダクタンスを最小化するために近接して配置される。さらに、上位ビットにおける最大キャパシタについても、自己インダクタンスを最小化するために、入力３０および出力３２に近接して配置される。
【００８８】
任意的に、回路は、はんだリング８６により構成された接地に対する大きな静電容量に対処するための追加要素を含んでもよい。なお、これは、０．３〜０．５ｐＦのオーダであるので、最下位ビットと同程度である。一般的に、回路は大きく異なった周波数で動作することが必要とされる場合があり、はんだリングの接地に対する静電容量を補償するためのどのようなマッチングも、いずれの周波数帯域でも機能する必要がある。そのために、回路は、切替式キャパシタアレイ２２（図３参照）の端子６９へのバンド信号入力に基づいて切替えられる要素を用いてもよい。
【００８９】
１つの手法としては、切替キャパシタと直列にインダクタを用いることが可能であるが、この場合、たとえば、１．５ｍｍ2くらいの非常に広い領域を有する切替式キャパシタのような、大きなＲＦ−ＭＥＭＳキャパシタスイッチが必要である。さらに、大きなＲＦ−ＭＥＭＳキャパシタスイッチは、動作の高帯域に不適切に近接した自己共振周波数を有する。
【００９０】
したがって、好ましい実施の形態は、不要な寄生周波数（parasitics）を共振により除去するために、切替可能な並列ＬＣ回路を用いる。図１０は、２つの切替式ＬＣ補償回路９０を備えた構成例を示す図であり、一方は出力ノード３２と接地間に配置され、他方は入力信号経路（input signal chain）と接地間に配置される。
【００９１】
複数の周波数帯域におけるインピーダンス補償範囲を拡大するために、切替可能なインピーダンスを得るためのマルチスイッチを用いた切替式並列ＬＣ配列９２が備えられる。
【００９２】
図１１には、図８の切替式並列ＬＣ配列９２を、入力信号経路にインダクタとキャパシタを並列接続した非切替式並列ＬＣ配列９４に置き換えた、他の構成例が示される。非切替式並列ＬＣ配列９４は、低い帯域ではインダクタとして動作し、高い帯域ではキャパシタとして動作するように、低い帯域および高い帯域の間で自己共振を起こすように構成される。これによって、図１０に示されるＬＣ配列９２に用いられる複数のスイッチを追加することなく、低い帯域および高い帯域での両方の動作が可能となる。
【００９３】
さらに他の実施の形態の概略図を図１２に示す。明確にするために、全素子のうちのいくつかの構成要素は省略されている。省略された構成要素は前述の実施の形態と同じである。
【００９４】
この実施の形態においては、スイッチングの過渡現象の影響を減少させるために、追加のフィルタ機能が備えられる。
【００９５】
第１の追加フィルタは、キャパシタ５２とプッシュプル回路５８との間の抵抗７１によって構成される。このフィルタは、キャパシタ５２と協同することにより、プッシュプル回路がオンされたときに、バイアスパルスの傾きを減少させる。
【００９６】
第２には、実施の形態においてＲＣフィルタとして示されているような、直列ローパスフィルタ７２が、プッシュプル回路５８と切替式キャパシタアレイ２２との間に設けられる。
【００９７】
第３には、プッシュプルアレイのトランジスタについて、その大きさを小さくして、トランジスタの抵抗を増加させる。これもまた、ローパスフィルタの効果を有する。
【００９８】
第４には、過渡現象を減少させるために、ＲＦ経路に沿って、接地されたシャントインダクタ７４，７６が設けられる。これはまた、アンテナ２０と駆動回路のインピーダンスを適合させるための、インピーダンスマッチングに不可欠な経路となる。さらに、アンテナ２０と切替式キャパシタアレイ２２との間のシャントインダクタ７４は、アンテナ２０から切替式キャパシタアレイ２２およびドライバ回路に戻ってくる、静電放電現象の伝達を減少させる。これによって、これらの回路要素のこの点における要件を緩和できる。
【００９９】
第５には、アンテナスイッチ１６と切替式キャパシタアレイ２２との間に、直流阻止キャパシタ８０と組み合わされて接地されたシャント抵抗７８によって、ハイパスフィルタが形成される。
【０１００】
これらの追加のフィルタ技術の一部またはすべてを用いることによって、ネットワークを伝播する過渡現象の原因となる高電圧スイッチングの影響を減少することができる。
【０１０１】
これは、およそ２．５Ｖの電圧で切替えできるｐ型高電子移動度トランジスタ（High Electron Mobility Transistor：ＨＥＭＴ）によって簡便に実現されるアンテナスイッチ１６を用いた場合の特定の問題点であるが、切替式キャパシタアレイ２２のＭＥＭＳキャパシタを切替えるための６０Ｖ切替信号は、これらＨＥＭＴと容易に干渉し、スプリアス効果の原因となり得る。
【０１０２】
図１２の実施の形態においては、抵抗７１によるローパスフィルタ、ローパスフィルタ７２およびプッシュプル回路５８の高抵抗トランジスタによって、バイアスパルスの傾きが低下させられる。ＲＦ信号ラインにハイパスフィルタを備えることにより、更なる改善を行なうことができる。
【０１０３】
ＭＥＭＳ素子を駆動するために、３０Ｖや６０Ｖのような固定の高電圧および低電圧を用いる必要はないが、その代替として、具体的に決められた電圧を用いることができ、同じ電圧を各素子に並列に用いてもよいし、または各素子ごとに異なった電圧を用いてもよい。
【０１０４】
上述の実施の形態においては、高電圧（６０Ｖ）は、電圧選択入力４９における入力であり、電圧選択入力４９は正しい電圧を選択する。
【０１０５】
さらに他の実施の形態においては、ドライバは、図１３に示されるようにスイッチの静電容量を測定しながらＭＥＭＳスイッチに印加される電圧を徐々に増加する、特別な較正（キャリブレーション）モードを有する。これには、制御装置２４（図２参照）によって駆動される電圧選択入力４９、および静電容量測定部８０が用いられる。スイッチが切替えられ、静電容量が増加する電圧が測定される。その後、スイッチがオフするまで、電圧を徐々に低下する。そして、スイッチが切替えられる電圧が高電圧として用いられ、スイッチがオフされる電圧よりも少し高い電圧が低電圧として用いられる。
【０１０６】
特別な較正モードは、起動時、あるいは、その代替としてまたはそれに追加して特定の時間間隔で、あるいは、ある使用量経過後に実行される。
【０１０７】
なお、上述の実施の形態はすべてを網羅したものではなく、この分野の技術に精通した当業者であれば、必要とされる他の要素や構成を用いることができるであろう。本実施の形態または回路図の説明において、特定の要素を特定の機能のために使用することを提言
している場合であっても、この分野の技術に精通した当業者であれば、他の代替要素が使用可能であることに気づくであろう。
【０１０８】
図１〜３の切替可能なキャパシタアレイは、携帯電話に関する特定の用途において上記のように説明したが、上述した切替可能なキャパシタアレイは、その他の負荷（load-line）に対して適用される用途、およびその他の構成可能なＲＦネットワークにおいて使用してもよい。
【技術分野】
【０００１】
本発明は、切替可能なキャパシタアレイに関し、特定的には、微小電気機械システム（Micro Electromechanical System：ＭＥＭＳ）を用いた切替可能なキャパシタアレイに関する。
【背景技術】
【０００２】
国際公開ＷＯ２００６／０５４２４６号パンフレットは、たとえば、携帯電話の用途において、電力増幅段がアンテナ段とマッチングされるように、複数の段をマッチングするための制御マッチング段を含む装置について記載されている。この制御マッチング段は、切替式ＭＥＭＳ素子を含む。制御マッチング段は、ＭＥＭＳ素子によって切替えられるキャパシタを含む場合もある。このＭＥＭＳ素子は、比較的高電圧で駆動される必要があるが、この高電圧での駆動は、特に素子の寿命の観点から問題となりうる。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
本発明によれば、請求項１に記載の切替可能なキャパシタアレイが提供される。
無線周波数（Radio Frequency：ＲＦ）信号を切替えるために、ＭＥＭＳキャパシタが用いられる、国際公開ＷＯ２００６／０５４２４６号パンフレットにおいて開示されたような回路において、特に高出力電力かつ低容量の状態において、大きな信号がＭＥＭＳキャパシタに現れることを発明者は見出した。これらの状態においては、ＭＥＭＳ素子の自己作動（self-actuation）が起こりうる。
【０００４】
発明者は、２つの異なった種類の自己作動が可能であることを発見した。
第１には、「自動プルイン（auto pull-in）」が発生するが、この場合には、たとえ制御信号がなくとも、ＭＥＭＳ素子がプルインされ素子が切替えられる。これは、切替られている信号のＲＭＳ（root mean square）電圧がプルイン電圧より大きいときに特に問題になる。第２には、非開放（non-release）が発生するが、この場合には、ＭＥＭＳ素子は開放できなくなる。これは、ＲＭＳ電圧が素子のプルアウト電圧より大きいときに発生する。したがって、いずれの場合においても、信号が高出力の場合に問題となる。
【０００５】
これらの問題を防ぐために、比較的高いプルアウト電圧およびプルイン電圧、すなわち比較的高い自己作動電圧を有するＭＥＭＳ素子を用いることが必要となる。
【０００６】
しかしながら、ＭＥＭＳ素子の他の課題としては、素子の寿命の問題がある。ＭＥＭＳ素子の寿命は、誘電体充電（dielectric charging）によって制限される。これは比較的低い作動電圧を用いることによって最小化することができる。
【０００７】
したがって、長寿命化の要求に関しては、切替の信頼性との調整が困難である。
【課題を解決するための手段】
【０００８】
本発明によれば、各素子にかかるＲＦ電圧降下を低減し、素子を通過するＲＦ信号の影響を低減するために、キャパシタセルのうちの少なくともいくつかは、直列接続された複数のＭＥＭＳ素子を含む。
【０００９】
より好ましい構成では、切替可能なキャパシタアレイを駆動するための駆動回路がさらに備えられる。予め決められた所定の高出力状態が発生した場合に、そのような状況における自己作動の可能性を減少させるために、駆動回路は、回路の静電容量（キャパシタン
ス）を切替えるように構成される。
【００１０】
本発明をよく理解するために、添付の図面を参照して実施の形態を説明する。
【図面の簡単な説明】
【００１１】
【図１】本発明の第１の実施の形態におけるキャパシタアレイを示す図である。
【図２】本発明の第２の実施の形態におけるキャパシタアレイを示す図である。
【図３】本発明の第３の実施の形態におけるキャパシタアレイを示す図である。
【図４】図１〜３のいずれかに示されるキャパシタアレイを用いた回路図である。
【図５】キャパシタアレイを駆動するドライバを示す図である。
【図６】遷移期間を表わすタイミングチャートである。
【図７ａ】本発明の実施の形態において、ＭＥＭＳ素子を駆動するために用いられる駆動電圧を示す図である。
【図７ｂ】本発明の実施の形態において、ＭＥＭＳ素子を駆動するために用いられる駆動電圧を示す図である。
【図８】駆動回路を制御するために実施の形態で用いられる信号のタイミングチャートである。
【図９】本発明の実施の形態のパッケージを示す図である。
【図１０】本発明の実施の形態における容量補償回路を示す図である。
【図１１】本発明のさらに他の実施の形態における容量補償回路を示す図である。
【図１２】本発明のさらに他の実施の形態における追加回路を示す図である。
【図１３】本発明のさらに他の実施の形態を示す図である。
【００１２】
図は、概略図であり、縮尺通りではない。また、異なる図において、同じまたは同様の構成要素については、同じ参照番号が付される。
【発明を実施するための形態】
【００１３】
本発明の第１の実施の形態による、切替可能なキャパシタアレイを図１に示す。これは、たとえば携帯電話や類似の装置において、ＲＦ信号切替を行なう場合の使用を意図したものである。このアレイは、その他の用途においても使用可能である。
【００１４】
キャパシタアレイ２２についての実施の形態は、キャパシタのタイプとして２端子ＲＦ−ＭＥＭＳスイッチ３８を用いる。ＲＦ−ＭＥＭＳスイッチは、活性化されると所定の静電容量が得られる。スイッチが非活性の状態では、静電容量も非活性状態でずっと小さくなる。
【００１５】
アレイは、入力ノード３０と出力ノード３２との間に並列に設けられた、複数のキャパシタセル３４を含む。各セル３４は、切替えられると、所与の静電容量が得られるように構成される。本実施の形態においては、０．５ｐＦ、１ｐＦ、２ｐＦ、４ｐＦおよび８ｐＦの静電容量が与えられる５つのセルがあり、８ｐＦのセルは並列に２つの分岐により構成される。したがって、各セルは、最小０．５ｐＦ単位で１５．５ｐＦまでを示す、デジタルキャパシタアレイ２２の連続ビットに対応する静電容量を表わしている。たとえば、「１００００」は８ｐＦを表わし、「０００１１」は１．５ｐＦを表わす。制御入力４２は、各々のセルに対して１つずつ備えられ、最下位ビットから最上位ビットまでをそれぞれ表わす符合ｂ０からｂ４が付される。制御入力４２は、バイアス抵抗４３を経由してＭＥＭＳスイッチ３８に各々接続される。
【００１６】
本アレイは、複数のＲＦ−ＭＥＭＳスイッチ３８から成り、各々が直流阻止キャパシタ４０と直列接続されて用いられる。
【００１７】
本アレイでは、４ｐＦのセルについては、単独のＲＦ−ＭＥＭＳスイッチ３８が、直列接続された直流阻止キャパシタ４０と伴に用いられる。８ｐＦのセルは、共通に駆動される２つの４ｐＦのセルが単純に並列に接続されたものである。しかしながら、より下位ビット（２ｐＦ、１ｐＦおよび０．５ｐＦ）においては、各々のセル３４は直列接続された２つのＲＦ−ＭＥＭＳスイッチ３８を含み、各々のスイッチは直流阻止キャパシタと直列接続されている。
【００１８】
２つのスイッチを直列接続して用いることにより、使用時には、入力および出力ノード３０，３２間のＲＦ電圧の１／２が、下位ビットのＲＦ−ＭＥＭＳスイッチ３８の各々に印加される。このことは、非開放の問題、すなわち、それぞれの制御入力４２の制御電圧がＲＦ−ＭＥＭＳ素子をオフとする電圧まで低下された場合に、キャパシタにかかるＲＦ電圧がＲＦ−ＭＥＭＳ素子をオン状態のままにするリスクを大幅に減少する。
【００１９】
制御装置２４（図４参照）は、駆動されるべき電圧を決定するために用いられる。これは、ドライバ４４（図５参照）を制御する。しかし、本発明の目的のために、制御装置は追加機能を有することが注目される。具体的には、自己作動がとても発生しやすい状態において、最小静電容量値が用いられる。本実施の形態においては、不一致にも関らず、最下位ビットのセルをオンすることによって実現される。
【００２０】
自己作動が発生しやすい状態は、具体的には、最大のＲＦ電力が用いられた最高出力状態を含み、ここで表わされる電力は、モードおよび周波数帯域に依存する。制御装置２４は、これらの状態の存在を検出するとともに、最下位ビットをオンとする。
【００２１】
このようにして、最下位ビットのキャパシタが図らずもオンされるリスクが減少される。
【００２２】
なお、図１において、回路はコモンバイアス入力６８をさらに含むことが注目される。このバイアス入力６８は、入力４２とは反対側のＲＦ−ＭＥＭＳスイッチ３８を、適切な直流電圧で駆動するために用いられる。以下、詳細を説明する。
【００２３】
高出力時に、最下位ビットのセルをオンとする代わりとして、高出力時の最小静電容量を確保するために、高出力時にオンされる追加のキャパシタが設けられる。この手法では、最下位ビットが利用可能となるので、高出力時においても静電容量の微調整が可能なままであるという利点がある。この追加のキャパシタは、追加のセルとして考えることができる。追加キャパシタは、静電容量を有しているが、この静電容量は最下位ビットの静電容量と同じである必要はない。したがって、全てのセルにおいて、１：２：４：…２ｎの関係が成立しなくてもよい。
【００２４】
他の実施の形態を、図２を参照して説明する。図１における２端子の容量型ＲＦ−ＭＥＭＳスイッチ３８のかわりに、３端子の容量型ＲＦ−ＭＥＭＳスイッチ３８が用いられる。このようなスイッチは、国際公開ＷＯ２００６／１１７７０９号パンフレットに開示されており、この特許文献で説明されているように、個別の直流阻止キャパシタ４０は必要とされない。
【００２５】
図２に示される構成においては、直列接続された２つの３端子ＲＦ−ＭＥＭＳスイッチ３８が、０．５ｐＦおよび１ｐＦのセルにおいて用いられており、単独の３端子ＲＦ−ＭＥＭＳスイッチ３８が、２ｐＦ、４ｐＦおよび８ｐＦのセルに用いられる。
【００２６】
図１の構成のように、最下位ビットのセルに直列接続した複数のスイッチ３８を用いることにより、素子にかかる電圧が減少し、これによって、非開放の問題を引き起こす、入
力および出力端子３０，３２の間を通過するＲＦ電力信号の電圧のリスクが減少される。
【００２７】
さらに、モードおよび周波数帯域の関数として決定される高出力時に、最下位ビットがオンとされる駆動方法も適用される。
【００２８】
図２の構成には、さらになる利点がある。図２の構成においては、１ｐＦ、２ｐＦ、４ｐＦおよび８ｐＦのセルに使用されるキャパシタは、２ｐＦのセルと同じデザインである。４ｐＦのセルは２つの２ｐＦのキャパシタを並列接続することにより得られる。また、８ｐＦのセルは、４つの２ｐＦのセルを並列接続することにより得られる。１ｐＦのセルは、２つのキャパシタを直列接続して使用する。この単独デザインの使用は、１：２：４：８：１６となる静電容量値の正確さ、特に同じデザインを使用するこれらの静電容量値の正確さを増加する。
【００２９】
なお、３端子の容量型ＲＦ−ＭＥＭＳ素子には、さらに多くの有利な点がある。３端子型ＭＥＭＳ素子は、２つのキャパシタが直列接続されるように効果的に構成されているので、ＭＥＭＳ基板（plates）に印加する有効ＲＦ電圧は、与えられる電力レベルおよび静電容量値について、２の倍数だけ小さくなる。このことは、自動プルインおよび非開放の要求をさらに減少させる。これは、ＭＥＭＳスイッチを、ずっと低い電圧で駆動でき、誘電体充電を減少させるとともに寿命を改善するように設計できることを意味している。
【００３０】
図３は、その他のアプローチを示す図である。このアプローチでは、下位ビットのセル３４は、２つのＭＥＭＳ素子３８と、１つの直流阻止キャパシタ４０とを含む。したがって、この構成は、図１の構成のセルと同じように、直列接続された２つのキャパシタの各々の１／２の静電容量を有する。この構成は、チップエリアを節約し、図１の２つのバイアス抵抗４３のうちの１つを不要とする。これにより、特に最下位ビットのみを使用する場合に、回路の損失を低下させることができる。
【００３１】
図１、図２または図３に示すキャパシタアレイ２２は、以下、図４〜図１４を参照して説明するように、適応マッチング（adaptive matching）のために用いることができる。
【００３２】
図４を参照して、携帯装置の一部の高レベルな機能ブロック図が示される。
携帯装置は、複数の出力段１０を含み、各々の出力段１０は、異なった携帯電話標準によって送受信できるように構成される。具体的には、第１の出力段１２は、ＵＭＴＳ標準により送受信するように構成され、第２の出力段１４は、ＧＳＭ標準により送受信するように構成される。
【００３３】
アンテナ切替部１６は、出力段の間を切替えるための複数のＦＥＴスイッチ１８を含む。ＦＥＴスイッチ１８は、たとえばＧＳＭ出力段において、送信と受信とを切替える必要がある場合に、送信と受信とを切替えるために用いられる。
【００３４】
アンテナ切替部１６は、制御されたインピーダンス段２１を経由して、アンテナ２０に接続される。制御されたインピーダンス段２１により、以下で詳細を説明するように、切替可能な、可変インピーダンスが得られる。
【００３５】
したがって、さまざまな出力段１０が、制御されたインピーダンス段２１およびアンテナ切替部１６を経由して、アンテナ２０と接続される。
【００３６】
制御装置２４は、制御されたインピーダンス段２１を制御する。
制御されたインピーダンス段２１は、上述の図１〜３の構成のいずれかによる複数のＲＦ−ＭＥＭＳスイッチセルを含む、切替式キャパシタアレイ２２を含む。
【００３７】
図５は、制御インピーダンス段２１内のドライバ４４の詳細を示した図である。ドライバは、シリコン基板上で実現され、多くのことが考慮されて設計される。特に、設計に必要となるシリコンの領域を減少させることが望まれる。
【００３８】
特に、以下で述べるように、本実施の形態は、ＭＥＭＳ素子を高速で、かつ、スプリアス放出（spurious emission）を減少させる態様でオン／オフすることができる必要性を考慮して、誘電体充電を減少させるように、双方の極性で、および１つまたはより多くの特定の駆動信号で、複数のＭＥＭＳ素子を駆動するドライバを提供する。
【００３９】
ドライバは、切替式キャパシタアレイ２２の制御入力４２を駆動するために用いられる。ドライバ４４は、信号入力４６，４８を含む。第１の信号入力４６は、遷移期間信号ＴＰを受信し、第２の信号入力４８は、作動／保持信号を受信する。なお、遷移期間信号ＴＰは、遷移期間の全ての事象を示し、作動／保持信号は高電圧出力（６０Ｖ）と低電圧出力（３０Ｖ）とを選択するために用いられる。
【００４０】
ドライバは、また、さらなる信号入力、すなわち、電圧選択入力４９およびブリッジ入力４７を含む。これらの重要性は以下で説明する。
【００４１】
ドライバ４４は、６０Ｖの出力を供給するためにキャパシタ５２と協同するチャージポンプ５０を含む。
【００４２】
制御スイッチ５４は、このキャパシタとノード５６とを選択可能に接続するために用いられる。このノード５６は、並列に設けられ、かつ各々がプッシュプル回路５８を含む複数のＨＶ駆動回路のＨｉｇｈ側に順に接続される。各プッシュプル回路のＬｏｗ側は接地される。
【００４３】
複数のＨＶ駆動回路７０は、複数のＭＥＭＳスイッチを駆動するために並列に設けられる。各ＨＶ駆動回路７０は、プッシュプル回路５８を駆動するためのスイッチ制御部６０を含む。各回路は、ノード５６と接地との間に並列に接続される。（図示されているような）第１のＨＶ駆動回路７０は、第１のビットのキャパシタを駆動するための第１の制御入力４２（ｂ０）に接続される。スイッチ制御部６０およびプッシュプル回路５８を含む他の４つのＨＶ駆動回路７０は、その他の制御入力（ｂ１〜ｂ４）を駆動するために設けられる。さらなるＨＶ駆動回路７０は、後述するように、フルブリッジのためのコモンバイアス入力６８を駆動するために用いられる。また、他のさらなるＨＶ駆動回路７０は、後述するバンド切替入力６９（図１０参照）を駆動するために用いられる。したがって、単独の駆動回路４４は、切替式ＭＥＭＳの全てを駆動するために用いられる。
【００４４】
電圧制御は、ノード５６と、第１の信号入力４６に接続される高電圧検出部６２との接続によって行なわれる。第１の信号入力４６は、３０Ｖモードおよび６０Ｖモードを切替えるＴＰ信号を受信する。高電圧検出部６２のＬｏｗ出力およびＨｉｇｈ出力は、出力がノード５６に接続された低電圧制御部６４と、ＡＮＤゲート回路６７を経由してポンプ５０を駆動する発信器６６とに接続される。ＡＮＤゲート回路６７は、ＴＰ信号がＨｉｇｈのときのみポンプを駆動するための第１の信号入力４６と接続される。低電圧制御部６４は、一対のチャージポンプでキャパシタを駆動するウインドウ比較器により実現される。チャージポンプのうちの１つは、電圧が低ウインドウ値（たとえば、２９Ｖ）より低くなるとキャパシタを正に充電し、もう１つのチャージポンプは、電圧が高ウインドウ値（たとえば、３１Ｖ）より高くなるとキャパシタを放電するように構成される。電圧を制御するために、フリップフロップ回路を用いてもよい。
【００４５】
チャージポンプ５０、キャパシタ５２、高電圧検出部６２、および発信器６６は、６０Ｖを発生するための高電圧（６０Ｖ）制御ループを形成する。そして、高電圧検出部６２および３０Ｖ制御部６４は、３０Ｖを発生するための低電圧（３０Ｖ）制御ループを形成する。
【００４６】
なお、キャパシタ５２は、高電圧ループには設けられるが、低電圧ループには設けられない。これは、高電圧はＭＥＭＳキャパシタスイッチを作動（スイッチオン）させるために用いられ、低電圧はＭＥＭＳキャパシタスイッチのオン状態を保持するために用いられるためである。したがって、キャパシタ５２は、極端に大きなチャージポンプ５０を使用することなく、高速にスイッチを切替えるために、適切な充電が行なわれる必要がある。
【００４７】
図６は、ＵＭＴＳ段１２における、レベル間で５０μｓの遷移期間を示すＷ−ＣＤＭＡ信号を示す図である。遷移期間信号ＴＰは、この５０μｓの遷移期間中はＨｉｇｈとなる。なお、ＧＳＭ／ＥＤＧＥ信号が用いられる場合は、遷移期間信号ＴＰは、アイドルスロット中にＨｉｇｈとなることに注目すべきである。
【００４８】
ドライバ４４によって行なわれるいくつかの駆動パターンを図７に示す。
図７ａに示す駆動パターンは、遷移期間中のみＭＥＭＳスイッチが切替えられるように構成される。第１の所定期間において、遷移期間の開始の時点でより高い電圧（例においては６０Ｖ）でスイッチが駆動される。遷移期間はより長い時間を任意で選択してもよい。その後、駆動電圧が、ＭＥＭＳスイッチをスイッチングせず保持する電圧である３０Ｖに低下する。この所定期間は、たとえば５０〜５００μｓとすることができる。
【００４９】
この所定期間経過後、第２の所定期間に渡って、より低い電圧に低下されてもよい。第２の所定期間は、たとえば１５０〜５００μｓとすることができる。第１および第２の所定期間は、同じとする必要はない。実際、第２の所定期間は制御される必要はないが、単純に、低電圧制御部６４が高電圧から低電圧へ電圧を低下する時間としてもよい。過渡影響を避けるために、高電圧から低電圧への変化は滑らかにすべきである。この理由から、電流源を放電することが好ましい。
【００５０】
本構成のさらなる特徴は、ＭＥＭＳ素子の整定時間を５０μｓ近くにできることである。これが遷移期間の長さとなるので、ＭＥＭＳ素子は遷移期間の開始時、好ましくは最初の５μｓにおいてオンされるべきである。
【００５１】
バッファキャパシタ５２を用いずにこれを実施するためには、半導体基板上に必要なチャージポンプの領域は非常に大きくなる。その代わりに、１〜２ｎＦのバッファキャパシタ５２を使用することによって、遷移期間の終了時までオン状態が無理なく安定的に達成できるために、２００ｐＦのＭＥＭＳ素子を５μｓで充電することができる。
【００５２】
なお図５に示されるように、高電圧ループとは対照的に、低電圧の３０Ｖでノード５６を保持するための同様のバッファキャパシタは設けられない。この電圧への急速な変更は必要ないからである。このことは、駆動回路４４によって占められるシリコンの領域を減少させる。それに代わって、低電圧制御ループはほぼ正しい電圧を保持する。このことは、電圧が低すぎるときには電流源をオンし、電圧が高すぎるときには電流シンクをオンするウインドウ比較器によって達成される。漏洩電流はおよそ５ｎＡ（典型的には１０ｎＡ未満）に過ぎないので、電流源は大電流を生成することができる必要はない。
【００５３】
なお、電流シンクを通って放電される電流量は、高電圧が低電圧まで低下されるまでの時間を設定する。これが非常に短い場合には、個別選択放電を行なうことができる。
【００５４】
なお、電圧が高電圧で保持されている時間、および低電圧に変化するための時間は、いずれも遷移期間よりもずっと長い。たとえば、ＭＥＭＳ素子は５０μｓ後には安定しているが、５０μｓの後にスイッチＡＨが低電圧を供給する必要は特になく、スイッチングはたとえば２００μｓ後に実行される。高電圧の開始のタイミングが重要であって、終了のタイミングは重要ではない。
【００５５】
この３０Ｖの保持用低電圧を使用することで、このパターンを使用しない場合と比べて、ＭＥＭＳスイッチの寿命が増加する。
【００５６】
なお、ここで述べたタイプのＭＥＭＳスイッチは、素子の両側に同じ電圧が印加されることによってオフにされ得る。すなわち、図２の構成において、同じ電圧（接地電圧、または高／低電圧）を、コモンバイアス端子６８とそれぞれの制御入力４２とに供給する。同様に、これらのＭＥＭＳスイッチをオンさせるには、高電圧を、一方のコモンバイアス端子に、接地を他方のコモンバイアス端子とそれぞれの制御入力４２に印加する。
【００５７】
図８は、図７の結果を得るために、図５に記載のドライバに与えられる信号を示す図である。入力４５に与えられるＴＰ信号は、遷移期間であることを示す。そして、入力４８に与えられるＡＨ信号は、ドライバ４４が、ＡＨがＨｉｇｈのときには高電圧を生成し、ＡＨがＬｏｗのときには低電圧を生成することを、効果的に示している。
【００５８】
第１に、ＡＨ、ＴＰおよびＶＳ信号が、どのように高電圧または低電圧を供給するのかを考える。
【００５９】
入力４９に与えられるＶＳ信号は、単に、高電圧の電圧値（たとえば、６０Ｖ）、および、本実施の形態においては高電圧の半分である低電圧の電圧値を決定する。
【００６０】
図８の最初のＴＰパルスは、ＡＨ信号との組み合わせにより、選択されたプッシュプル回路５８をオンとするとともに、図７ａおよび図７ｂに示されるように、選択可能なキャパシタアレイ２２の、選択された制御入力４２およびコモンバイアス入力６８を駆動する。
【００６１】
なお、ＴＰ信号がＬｏｗになった後（遷移期間の終了後）であって、ＡＨがまだＨｉｇｈの状態では、低電圧制御ループは、高電圧の６０Ｖを保持するように機能する。ＡＨがＬｏｗとなったときのみ、例においては遷移期間開始から２００μｓ後に、ＨＶ検出回路６２が低電圧を検出するように動作し、そして低電圧制御部６４がノード５６の電圧を低電圧に制御するように切替えられる。
【００６２】
このことは、スイッチングが行なわれない期間中に、キャパシタ５２を再充電するために用いられる。たとえば、ＴＰは０．００５秒毎に（すなわち、周波数２００Ｈｚで）Ｈｉｇｈとなり、キャパシタ５２が再充電されるとともに、高い電圧で充電された状態が維持される。ＡＨは、ＭＥＭＳ素子を切替えるために、０．１秒毎にしかＨｉｇｈにならない。
【００６３】
ＴＰが再びＬｏｗとなったときには、スイッチ７１が閉じられ、ＨＶ検出回路６２および低電圧制御器６４の低電圧制御ループが、再びノード５６を低電圧で駆動する。なお、このループにおいてキャパシタが３０Ｖを保持することを防止することによって、キャパシタ５２の充電動作期間中に、キャパシタを切離すための追加のスイッチは不要となる。
【００６４】
第２に、ブリッジ信号ＢＲの影響について考える。図７ａの駆動パターンを実現するために、ブリッジ信号ＢＲがブリッジ入力４７に与えられ、遷移期間の開始時、すなわち、
実質的にＡＨおよびＴＰ信号と同じタイミングで切替えられる。図８に示されるように、ブリッジ信号ＢＲはＬｏｗからＨｉｇｈ，またはＨｉｇｈからＬｏｗに切替えられる。
【００６５】
オンしているＭＥＭＳ素子の制御入力４２が接地状態に保持され、かつコモンバイアス６８がドライバ４４によって生成された駆動電圧である状態を開始ポイントとする。駆動電圧は、サイクルのこのポイントにおいては低電圧３０Ｖである。オフしているＭＥＭＳ素子は、制御入力およびコモンバイアス入力とも同じ電圧であり、サイクルのこのポイントにおいては低電圧３０Ｖである。
【００６６】
ＢＲ信号の切替後、コモンバイアス６８は接地状態が保持され、オンとなっている素子の制御入力はドライバ４４によって生成された駆動電圧に接続される。この駆動電圧は、ＡＨ信号の同時変化によって、高電圧６０Ｖとなる。この高電圧は２００μｓ後に低下し始め、図示される実施の形態においては、さらに２００μｓ経過後に低電圧３０Ｖに到達する。
【００６７】
オフになっているＭＥＭＳ素子は、制御入力およびバイアス入力とも同じ電圧であり、サイクルのこのポイントにおいては接地電圧の０Ｖである。
【００６８】
次のスイッチング、すなわち次の遷移期間の開始においては、ＡＨ、ＢＲおよびＴＰは、再び同時に切り替えられる。コモンバイアス６８は、高電圧６０Ｖに保持されており、オンしている素子の制御入力は接地状態である。
【００６９】
オフになっているＭＥＭＳ素子は、制御入力およびバイアス入力とも同じ電圧であり、サイクルのこのポイントにおいては高電圧６０Ｖである。
【００７０】
この高電圧は２００μｓ後に低下し始め、図示される実施の形態においては、さらに２００μｓ経過後に低電圧３０Ｖに到達する。これにより開始ポイントに戻る。
【００７１】
したがって、上述のような回路を使用することで、サイクル毎に電圧の極性が反転し、これによって素子の寿命が増加する。
【００７２】
さらに、図８において、制御入力についても、各遷移期間の開始においてオンに保持されているＭＥＭＳ素子を変化させるスイッチＡＨ、ＢＲおよびＴＰと同じタイミングで切替えることができる。
【００７３】
なお、制御入力４２およびコモンバイアス入力６８の識別は、ＭＥＭＳ素子のタイプによって決まる。２端子素子の場合は、これらの２つの入力がそのまま２つの端子に対応する。３端子素子の場合は、中央の入力が制御入力であり、残りの両端子をコモンバイアス入力６８として使用することができる。
【００７４】
上記の説明では、ＭＥＭＳスイッチがオンに切替えられる場合について述べた。ＭＥＭＳスイッチは、サイクル中の同じポイント、すなわち遷移期間の開始のとき（たとえば、この期間の最初の５μｓの間）に、適当な電圧で駆動されることによってオフに切替えられる。オフ状態においては誘電体充電がなされないので、素子にかかる電圧を０Ｖに切替え、そして、その状態で電圧を保持すればよい。
【００７５】
切替式キャパシタアレイを遷移期間中に限ってオフおよびオンに切替えることによって、高電圧過渡現象による影響が大幅に減少される。そうでなければ、ＭＥＭＳスイッチが切替えられるときに発生する過渡現象は、容易にスプリアス放出を起こしうる。
【００７６】
スプリアス放出を引き起こすその他の影響としては、リプルを生成する発信器６６の高電圧クロック出力の影響がある。このリプルはＲＦ搬送波（キャリア）に混合されてスプリアス放出の原因となり得る。
【００７７】
本実施の形態においては、チャージポンプ５０を駆動する発信器６６は、遷移期間中にのみ切替えられる（すなわち、オンからオフ、またはその逆）。遷移期間中にのみチャージポンプを活性化することによって、チャージポンプからのスプリアス放出を最小限に抑えることができる。具体的には、ポンプを駆動する発信器６６は、ＴＰ信号がＨｉｇｈのときのみ活性化される。遷移期間の残りの期間は、キャパシタ５２は６０Ｖ一定を維持し、クロック信号は、遷移期間中以外は作動されない。なお、クロック信号が、たとえば２００μｓのフルタイムより短い時間だけ活性化されると、自身で過渡現象を引き起こすような電圧の突然の変化を防止するために、キャパシタ５２は、その２００μｓ間は６０Ｖを供給し、それに引き続く次の２００μｓでは、電圧が６０Ｖから３０Ｖに低下される。
【００７８】
本実施の形態のさらなる有利な効果は、本実施の形態を用いなければ、切替式キャパシタアレイ２２を切替えることによる、適応中の伝達関数の変化が、出力信号の歪を引き起こしうるということである。
【００７９】
したがって、本実施の形態では、クロックからのスプリアス放出を減少させるために、遷移期間中のみクロックを作動させること、および、作動バイアス電圧のリプルを減少させ、それによってＲＦ搬送波に混合されるリプルからのスプリアス放出を減少させるために、より長い期間高電圧でＭＥＭＳ素子を駆動することを組み合わせて実行する。
【００８０】
さらに、ＭＥＭＳ素子が作動された状態を保持するための低駆動電圧（３０Ｖ）を供給することにより、ＭＥＭＳ素子の寿命を増加させる。
【００８１】
上記の実施の形態においては、高電圧を６０Ｖとし、低電圧を３０Ｖとして説明した。しかし、この電圧選択は特定のＭＥＭＳ素子を使用した場合に基づいており、この選択は変更してもよい。
【００８２】
ＭＥＭＳ素子は、一般的に多少のヒステリシスを有しており、スイッチを活性化するために必要な電圧であるプルイン電圧と、スイッチを非活性化するために必要な低い電圧であるプルアウト電圧とがある。ドライバはプルイン電圧よりも十分に高い電圧、およびプルイン電圧とプルアウト電圧との間の低い電圧を生成する必要がある。
【００８３】
なお、駆動回路４４は、高電圧を特定する電圧入力を供給するための電圧選択入力４９を有する。好都合なことに、この電圧は比例的な電圧（scaled voltage）であり、たとえば、６０Ｖ出力用として電圧選択入力４９に２．８Ｖの電圧が供給され、３０Ｖ出力用として１．４Ｖが入力される。このようにして、駆動回路は単にこの電圧を調整することによって、異なる電圧を生成することができる。しかしながら、この入力は任意であって、製造装置（production device）においては、この電圧選択入力４９は省略してもよい。
【００８４】
切替式キャパシタアレイ２２のＲＦ−ＭＥＭＳスイッチ３８は密閉される。これは、典型的には、図９に示されるように、共通基板８４上をキャップ８２で覆い、密閉リングとして機能するはんだリングを用いて密閉することによって実現される。
【００８５】
バイアス抵抗４３およびＭＥＭＳスイッチ３８（図２参照）は、共通基板８４上で集積される。また、検出インダクタも同様に集積してもよい。
【００８６】
これらすべては、密閉用はんだリング８６と交差する配線の数を減少させ、素子の性能
に対するはんだリング８６の影響を最小化する。
【００８７】
入力３０および出力３２は、自己インダクタンスを最小化するために近接して配置される。さらに、上位ビットにおける最大キャパシタについても、自己インダクタンスを最小化するために、入力３０および出力３２に近接して配置される。
【００８８】
任意的に、回路は、はんだリング８６により構成された接地に対する大きな静電容量に対処するための追加要素を含んでもよい。なお、これは、０．３〜０．５ｐＦのオーダであるので、最下位ビットと同程度である。一般的に、回路は大きく異なった周波数で動作することが必要とされる場合があり、はんだリングの接地に対する静電容量を補償するためのどのようなマッチングも、いずれの周波数帯域でも機能する必要がある。そのために、回路は、切替式キャパシタアレイ２２（図３参照）の端子６９へのバンド信号入力に基づいて切替えられる要素を用いてもよい。
【００８９】
１つの手法としては、切替キャパシタと直列にインダクタを用いることが可能であるが、この場合、たとえば、１．５ｍｍ2くらいの非常に広い領域を有する切替式キャパシタのような、大きなＲＦ−ＭＥＭＳキャパシタスイッチが必要である。さらに、大きなＲＦ−ＭＥＭＳキャパシタスイッチは、動作の高帯域に不適切に近接した自己共振周波数を有する。
【００９０】
したがって、好ましい実施の形態は、不要な寄生周波数（parasitics）を共振により除去するために、切替可能な並列ＬＣ回路を用いる。図１０は、２つの切替式ＬＣ補償回路９０を備えた構成例を示す図であり、一方は出力ノード３２と接地間に配置され、他方は入力信号経路（input signal chain）と接地間に配置される。
【００９１】
複数の周波数帯域におけるインピーダンス補償範囲を拡大するために、切替可能なインピーダンスを得るためのマルチスイッチを用いた切替式並列ＬＣ配列９２が備えられる。
【００９２】
図１１には、図８の切替式並列ＬＣ配列９２を、入力信号経路にインダクタとキャパシタを並列接続した非切替式並列ＬＣ配列９４に置き換えた、他の構成例が示される。非切替式並列ＬＣ配列９４は、低い帯域ではインダクタとして動作し、高い帯域ではキャパシタとして動作するように、低い帯域および高い帯域の間で自己共振を起こすように構成される。これによって、図１０に示されるＬＣ配列９２に用いられる複数のスイッチを追加することなく、低い帯域および高い帯域での両方の動作が可能となる。
【００９３】
さらに他の実施の形態の概略図を図１２に示す。明確にするために、全素子のうちのいくつかの構成要素は省略されている。省略された構成要素は前述の実施の形態と同じである。
【００９４】
この実施の形態においては、スイッチングの過渡現象の影響を減少させるために、追加のフィルタ機能が備えられる。
【００９５】
第１の追加フィルタは、キャパシタ５２とプッシュプル回路５８との間の抵抗７１によって構成される。このフィルタは、キャパシタ５２と協同することにより、プッシュプル回路がオンされたときに、バイアスパルスの傾きを減少させる。
【００９６】
第２には、実施の形態においてＲＣフィルタとして示されているような、直列ローパスフィルタ７２が、プッシュプル回路５８と切替式キャパシタアレイ２２との間に設けられる。
【００９７】
第３には、プッシュプルアレイのトランジスタについて、その大きさを小さくして、トランジスタの抵抗を増加させる。これもまた、ローパスフィルタの効果を有する。
【００９８】
第４には、過渡現象を減少させるために、ＲＦ経路に沿って、接地されたシャントインダクタ７４，７６が設けられる。これはまた、アンテナ２０と駆動回路のインピーダンスを適合させるための、インピーダンスマッチングに不可欠な経路となる。さらに、アンテナ２０と切替式キャパシタアレイ２２との間のシャントインダクタ７４は、アンテナ２０から切替式キャパシタアレイ２２およびドライバ回路に戻ってくる、静電放電現象の伝達を減少させる。これによって、これらの回路要素のこの点における要件を緩和できる。
【００９９】
第５には、アンテナスイッチ１６と切替式キャパシタアレイ２２との間に、直流阻止キャパシタ８０と組み合わされて接地されたシャント抵抗７８によって、ハイパスフィルタが形成される。
【０１００】
これらの追加のフィルタ技術の一部またはすべてを用いることによって、ネットワークを伝播する過渡現象の原因となる高電圧スイッチングの影響を減少することができる。
【０１０１】
これは、およそ２．５Ｖの電圧で切替えできるｐ型高電子移動度トランジスタ（High Electron Mobility Transistor：ＨＥＭＴ）によって簡便に実現されるアンテナスイッチ１６を用いた場合の特定の問題点であるが、切替式キャパシタアレイ２２のＭＥＭＳキャパシタを切替えるための６０Ｖ切替信号は、これらＨＥＭＴと容易に干渉し、スプリアス効果の原因となり得る。
【０１０２】
図１２の実施の形態においては、抵抗７１によるローパスフィルタ、ローパスフィルタ７２およびプッシュプル回路５８の高抵抗トランジスタによって、バイアスパルスの傾きが低下させられる。ＲＦ信号ラインにハイパスフィルタを備えることにより、更なる改善を行なうことができる。
【０１０３】
ＭＥＭＳ素子を駆動するために、３０Ｖや６０Ｖのような固定の高電圧および低電圧を用いる必要はないが、その代替として、具体的に決められた電圧を用いることができ、同じ電圧を各素子に並列に用いてもよいし、または各素子ごとに異なった電圧を用いてもよい。
【０１０４】
上述の実施の形態においては、高電圧（６０Ｖ）は、電圧選択入力４９における入力であり、電圧選択入力４９は正しい電圧を選択する。
【０１０５】
さらに他の実施の形態においては、ドライバは、図１３に示されるようにスイッチの静電容量を測定しながらＭＥＭＳスイッチに印加される電圧を徐々に増加する、特別な較正（キャリブレーション）モードを有する。これには、制御装置２４（図２参照）によって駆動される電圧選択入力４９、および静電容量測定部８０が用いられる。スイッチが切替えられ、静電容量が増加する電圧が測定される。その後、スイッチがオフするまで、電圧を徐々に低下する。そして、スイッチが切替えられる電圧が高電圧として用いられ、スイッチがオフされる電圧よりも少し高い電圧が低電圧として用いられる。
【０１０６】
特別な較正モードは、起動時、あるいは、その代替としてまたはそれに追加して特定の時間間隔で、あるいは、ある使用量経過後に実行される。
【０１０７】
なお、上述の実施の形態はすべてを網羅したものではなく、この分野の技術に精通した当業者であれば、必要とされる他の要素や構成を用いることができるであろう。本実施の形態または回路図の説明において、特定の要素を特定の機能のために使用することを提言
している場合であっても、この分野の技術に精通した当業者であれば、他の代替要素が使用可能であることに気づくであろう。
【０１０８】
図１〜３の切替可能なキャパシタアレイは、携帯電話に関する特定の用途において上記のように説明したが、上述した切替可能なキャパシタアレイは、その他の負荷（load-line）に対して適用される用途、およびその他の構成可能なＲＦネットワークにおいて使用してもよい。
【特許請求の範囲】
【請求項１】
切替可能なキャパシタアレイ（２２）であって、
入力（３０）と出力（３２）との間に並列接続された複数のキャパシタセル（３４）を備え、
各前記キャパシタセルは、
前記キャパシタセルを切替えるための少なくとも１つのＭＥＭＳスイッチ（３８）と、
前記または各ＭＥＭＳスイッチを切替えるための制御信号を受けるための少なくとも１つの制御入力とを含み、
各前記セル（３４）は、セルが活性化されたときのセルの静電容量値であるそれぞれの静電容量値を有し、
前記静電容量値は、少なくとも１つのセルが低静電容量値を有し、かつ少なくとも１つのセルが高容量値を有するように変化し、
低静電容量値の各セルは、予め決められた値よりも低い静電容量値を有し、
高静電容量値の各セルは、前記予め決められた値よりも高い静電容量値を有し、
前記または各低静電容量値のキャパシタセル（３４）は、
直列接続された少なくとも２つのＭＥＭＳスイッチを含む、切替可能なキャパシタアレイ。
【請求項２】
最低値から最高値まで静電容量値が増加する複数のキャパシタセル（３４）を含み、
前記予め決められた値までの静電容量値の各キャパシタセルは、直列接続された２つのＭＥＭＳスイッチ（３８）を使用し、
前記予め決められた値より大きい静電容量値の各キャパシタセルは、単独のＭＥＭＳスイッチ（３８）を使用する、請求項１に記載の切替可能なキャパシタアレイ。
【請求項３】
最低静電容量値から最高静電容量値までの比が、実質的に１：２：…：２ｍ−１となるｍ個のキャパシタセル（３４）を含む、先行するいずれかの請求項に記載の切替可能なキャパシタアレイ。
【請求項４】
各前記ＭＥＭＳスイッチ（３８）は、３端子容量型ＲＦ−ＭＥＭＳスイッチである、請求項１〜３のいずれか１項に記載の切替可能なキャパシタアレイ。
【請求項５】
各前記ＭＥＭＳスイッチ（３８）は、２端子容量型ＲＦ−ＭＥＭＳスイッチである、請求項１〜３のいずれか１項に記載の切替可能なキャパシタアレイ。
【請求項６】
先行するいずれかの請求項に記載の切替可能なキャパシタアレイ（２２）と、
前記キャパシタセル（３８）の前記制御入力に接続され、可変容量を選択するために前記キャパシタセルを制御するように構成されたドライバ（４４）とを含む、可変インピーダンス回路。
【請求項７】
前記ドライバ（４４）は、前記切替可能なキャパシタアレイ（２２）の前記入力（３０）および前記出力（３２）の間を通過する信号の所定の高出力状態であることを決定するとともに、前記所定の高出力状態であることが決定されたときには入出力間の所定のキャパシタを切替える、請求項６に記載の可変インピーダンス回路。
【請求項８】
前記所定の高出力状態は、ＲＦ出力があるレベル以上であり、
前記レベルは、使用されるモードおよび／または周波数帯域の関数である、請求項７に記載の可変インピーダンス回路。
【請求項９】
前記所定のキャパシタは、前記所定の高出力状態が決定されたときにオンに切替えられ
る最低静電容量値のセル（３４）である、請求項７または８に記載の可変インピーダンス回路。
【請求項１０】
切替式キャパシタアレイ（２２）の作動方法であって、
前記切替式キャパシタアレイは、
入力（３０）と出力（３２）の間に並列接続された、異なる容量の複数のキャパシタセル（３４）を含み、
各前記キャパシタセルは、
それぞれの静電容量値と、
前記キャパシタセルを切替えるための、少なくとも１つのＭＥＭＳスイッチとを含み、
低静電容量の前記キャパシタセルのうちの少なくとも１つは、直列接続された少なくとも２つのＭＥＭＳスイッチを有し、
前記作動方法は、
前記切替可能なキャパシタアレイ（２２）の前記入力（３０）および前記出力（３２）の間を通過する信号の所定の高出力状態を決定するステップと、
前記所定の高出力状態が決定されたときには入出力間の所定のキャパシタ（３４）を切替えるステップとを備える、切替式キャパシタアレイの作動方法。
【請求項１】
切替可能なキャパシタアレイ（２２）であって、
入力（３０）と出力（３２）との間に並列接続された複数のキャパシタセル（３４）を備え、
各前記キャパシタセルは、
前記キャパシタセルを切替えるための少なくとも１つのＭＥＭＳスイッチ（３８）と、
前記または各ＭＥＭＳスイッチを切替えるための制御信号を受けるための少なくとも１つの制御入力とを含み、
各前記セル（３４）は、セルが活性化されたときのセルの静電容量値であるそれぞれの静電容量値を有し、
前記静電容量値は、少なくとも１つのセルが低静電容量値を有し、かつ少なくとも１つのセルが高容量値を有するように変化し、
低静電容量値の各セルは、予め決められた値よりも低い静電容量値を有し、
高静電容量値の各セルは、前記予め決められた値よりも高い静電容量値を有し、
前記または各低静電容量値のキャパシタセル（３４）は、
直列接続された少なくとも２つのＭＥＭＳスイッチを含む、切替可能なキャパシタアレイ。
【請求項２】
最低値から最高値まで静電容量値が増加する複数のキャパシタセル（３４）を含み、
前記予め決められた値までの静電容量値の各キャパシタセルは、直列接続された２つのＭＥＭＳスイッチ（３８）を使用し、
前記予め決められた値より大きい静電容量値の各キャパシタセルは、単独のＭＥＭＳスイッチ（３８）を使用する、請求項１に記載の切替可能なキャパシタアレイ。
【請求項３】
最低静電容量値から最高静電容量値までの比が、実質的に１：２：…：２ｍ−１となるｍ個のキャパシタセル（３４）を含む、先行するいずれかの請求項に記載の切替可能なキャパシタアレイ。
【請求項４】
各前記ＭＥＭＳスイッチ（３８）は、３端子容量型ＲＦ−ＭＥＭＳスイッチである、請求項１〜３のいずれか１項に記載の切替可能なキャパシタアレイ。
【請求項５】
各前記ＭＥＭＳスイッチ（３８）は、２端子容量型ＲＦ−ＭＥＭＳスイッチである、請求項１〜３のいずれか１項に記載の切替可能なキャパシタアレイ。
【請求項６】
先行するいずれかの請求項に記載の切替可能なキャパシタアレイ（２２）と、
前記キャパシタセル（３８）の前記制御入力に接続され、可変容量を選択するために前記キャパシタセルを制御するように構成されたドライバ（４４）とを含む、可変インピーダンス回路。
【請求項７】
前記ドライバ（４４）は、前記切替可能なキャパシタアレイ（２２）の前記入力（３０）および前記出力（３２）の間を通過する信号の所定の高出力状態であることを決定するとともに、前記所定の高出力状態であることが決定されたときには入出力間の所定のキャパシタを切替える、請求項６に記載の可変インピーダンス回路。
【請求項８】
前記所定の高出力状態は、ＲＦ出力があるレベル以上であり、
前記レベルは、使用されるモードおよび／または周波数帯域の関数である、請求項７に記載の可変インピーダンス回路。
【請求項９】
前記所定のキャパシタは、前記所定の高出力状態が決定されたときにオンに切替えられ
る最低静電容量値のセル（３４）である、請求項７または８に記載の可変インピーダンス回路。
【請求項１０】
切替式キャパシタアレイ（２２）の作動方法であって、
前記切替式キャパシタアレイは、
入力（３０）と出力（３２）の間に並列接続された、異なる容量の複数のキャパシタセル（３４）を含み、
各前記キャパシタセルは、
それぞれの静電容量値と、
前記キャパシタセルを切替えるための、少なくとも１つのＭＥＭＳスイッチとを含み、
低静電容量の前記キャパシタセルのうちの少なくとも１つは、直列接続された少なくとも２つのＭＥＭＳスイッチを有し、
前記作動方法は、
前記切替可能なキャパシタアレイ（２２）の前記入力（３０）および前記出力（３２）の間を通過する信号の所定の高出力状態を決定するステップと、
前記所定の高出力状態が決定されたときには入出力間の所定のキャパシタ（３４）を切替えるステップとを備える、切替式キャパシタアレイの作動方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７ａ】
【図７ｂ】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７ａ】
【図７ｂ】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【公表番号】特表２０１０−５１７３５４（Ｐ２０１０−５１７３５４Ａ）
【公表日】平成２２年５月２０日（２０１０．５．２０）
【国際特許分類】
【出願番号】特願２００９−５４６０３６（Ｐ２００９−５４６０３６）
【出願日】平成２０年１月１５日（２００８．１．１５）
【国際出願番号】ＰＣＴ／ＩＢ２００８／０５０１２２
【国際公開番号】ＷＯ２００８／０８７５８３
【国際公開日】平成２０年７月２４日（２００８．７．２４）
【公序良俗違反の表示】
（特許庁注：以下のものは登録商標）
１．ＧＳＭ
【出願人】（５０７２１９４９１）エヌエックスピー ビー ヴィ (657)
【氏名又は名称原語表記】ＮＸＰ Ｂ．Ｖ．
【住所又は居所原語表記】Ｈｉｇｈ Ｔｅｃｈ Ｃａｍｐｕｓ ６０， ＮＬ−５６５６ ＡＧ Ｅｉｎｄｈｏｖｅｎ， Ｎｅｔｈｅｒｌａｎｄｓ
【Ｆターム（参考）】
【公表日】平成２２年５月２０日（２０１０．５．２０）
【国際特許分類】
【出願日】平成２０年１月１５日（２００８．１．１５）
【国際出願番号】ＰＣＴ／ＩＢ２００８／０５０１２２
【国際公開番号】ＷＯ２００８／０８７５８３
【国際公開日】平成２０年７月２４日（２００８．７．２４）
【公序良俗違反の表示】
（特許庁注：以下のものは登録商標）
１．ＧＳＭ
【出願人】（５０７２１９４９１）エヌエックスピー ビー ヴィ (657)
【氏名又は名称原語表記】ＮＸＰ Ｂ．Ｖ．
【住所又は居所原語表記】Ｈｉｇｈ Ｔｅｃｈ Ｃａｍｐｕｓ ６０， ＮＬ−５６５６ ＡＧ Ｅｉｎｄｈｏｖｅｎ， Ｎｅｔｈｅｒｌａｎｄｓ
【Ｆターム（参考）】
[ Back to top ]