制御回路を有するＬＥＤディスプレイ
【課題】本発明は改良された性能を提供しつつ簡単な制御構造を有するＯＬＥＤ制御装置を提供することを目的とする。
【解決手段】制御信号に応答してフレーム期間内で蓄積回路に輝度値を蓄積する制御回路を含む、ＬＥＤ表示画素を制御するためのアクティブマトリクス回路。駆動回路が蓄積回路に応答してＬＥＤの電流を制御して輝度値により決定される輝度レベルで発光させる。蓄積回路に接続された輝度値減少回路がフレーム期間における蓄積回路に蓄積された輝度値の制御された減少をもたらす。
【解決手段】制御信号に応答してフレーム期間内で蓄積回路に輝度値を蓄積する制御回路を含む、ＬＥＤ表示画素を制御するためのアクティブマトリクス回路。駆動回路が蓄積回路に応答してＬＥＤの電流を制御して輝度値により決定される輝度レベルで発光させる。蓄積回路に接続された輝度値減少回路がフレーム期間における蓄積回路に蓄積された輝度値の制御された減少をもたらす。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ソリッドステート表示デバイスおよび画素値と画像を記憶し表示する手段に関する。
【背景技術】
【０００２】
発光画素を利用するソリッドステート画像表示デバイスは周知であり広く用いられている。例えば、ＯＬＥＤデバイスがパッシブおよびアクティブマトリクスの双方の形で、およびトップエミッタおよびボトムエミッタの双方の方式でフラットパネルディスプレイにおいて用いられている。ＯＬＥＤディスプレイの制御回路もまた周知の技術であり、電圧制御および電流制御の双方の機構を含んでいる。
【０００３】
従来のパッシブマトリクスＯＬＥＤディスプレイは、ＯＬＥＤ発光素子が特定の輝度で発光する（フレームまたはフレーム期間としても知られている）固定的な期間においてＯＬＥＤ素子に電流を流すドライバを採用している。ＯＬＥＤ素子の行または列に順次エネルギが与えられ、フリッカの発現を回避するに充分な速度でＯＬＥＤディスプレイ全体がリフレッシュされる。例えば２００３年８月２４日に公開された名称「ＯＬＥＤ素子ドライバにパルス振幅変調を与えるシステムと方法」のＷＯ２００３／０３４３８９には、有機発光ダイオードディスプレイのためのパルス幅変調ドライバが記載されている。ビデオディスプレイの一実施形態は、ビデオディスプレイの有機発光ダイオードを駆動する選択された電圧を提供するための電圧ドライバを備えている。電圧ドライバは、経年変化、行抵抗、列抵抗、および他のダイオード特性を考慮した補正テーブルから電圧情報を受け取る。
【０００４】
これに対して、アクティブマトリクス回路は、ディスプレイの各発光素子に対して設けられた回路の２次元アレイを採用する。アクティブマトリクス回路は、（代表的にはコンデンサへの電荷としての）値を記憶させる制御機構を提供し、この値は駆動回路を制御して（画素またはサブ画素としても知られる）発光素子に流れる電流をもたらすために使用される。ここで使われているように、各発光素子は色によらず、または他の発光素子とのグループ化にかかわらず画素であると考えられる。例えば、図１２を参照すると、ＬＥＤ１０を駆動するためのアクティブマトリクス画素回路は選択信号１４およびデータ信号１６のような制御信号に応答する制御トランジスタ１２を含んでいる。選択信号１４がアクティブになると、制御トランジスタ１２がターンオンし、データ信号がコンデンサ２０への電荷をもたらす。制御トランジスタ１２はその後選択信号１４がアクティブでなくなることでターンオフする。コンデンサ２０に蓄えられた電荷は駆動トランジスタ２２をターンオンしてコンデンサ２０に蓄えられた電荷に比例した電流をＬＥＤ１０にもたらす。図１３Ａを参照すると、画素は第１のフレーム期間Ｔ1において輝度レベルＬ1で発光し、第２のフレーム期間Ｔ2において第２の輝度Ｌ2で発光する。輝度の変化は、観察者により、画像の変化、例えば或る場面における動きとして知覚される。
【０００５】
従来のフラットパネルディスプレイにおいて、表示信号は、代表的には、映像ストリームの連続するフレームにおいて滑らかな動きの発現をもたらすに充分な速度で周期的にリフレッシュされる。リフレッシュ速度は代表的にはモニタで１秒あたり３０，６０，７０，７５，８０，９０または１００フレームであり、テレビで１秒あたり５０または６０フレームである。そのため、従来のフラットパネルディスプレイにおいては、コンデンサ２０の電荷は用途に応じて選択されたリフレッシュ速度で更新される。
【０００６】
各画素の輝度値は代表的にはフレーム期間を定める（例えば３０Ｈｚまたは６０Ｈｚの）リフレッシュ速度でリフレッシュされる。フレーム期間は、画素の輝度値が変化するときに動性錯覚をもたらすように充分に短く選ばれる。知られているように、このようなアクティブマトリクス回路は、観察者の目がディスプレイを横切って画像が網膜の異なる部分に映されると、画像がフレーム期間中静止しているため、観察者に残像（モーションブラー）を引き起こす。この残像はリフレッシュ期間を短くする、すなわち高い周波数でリフレッシュすることで減らすことができる。しかしながら、そのような解決策は、高い周波数が採用されるとドライバのコストが上昇し各画素位置に電荷を蓄積するために用いられる制御線における伝送線の影響を悪化させるという点で問題がある。或いはまた、例えばフレーム期間の一部だけより明るく発光させて、各フレームで画素が発光する時間を短くすることもできる。フレーム期間が充分に短いとフリッカは感じられなくなる。図１３Ｂを参照すると、第１のフレーム期間Ｔ1では期間Ｔ1の半分の期間で２倍の光２Ｌ1を発し、同様に、期間Ｔ2の半分の期間で２倍の輝度レベル２Ｌ2で発光するよう画素が制御される。関連する解決策において、ディスプレイの複数の部分がディスプレイを横切ってスクロールする黒いバーを表示する。しかしながら、これらの解決策はコストを上昇させる高周波制御を必要とし、より長い制御線を有する大規模なディスプレイに対しては問題がある。
【０００７】
図１３Ｂに示されたような表示画素を制御するためには公知のパルス幅変調技術を採用することができる。さらに、アクティブマトリクスにおいて採用される薄膜駆動トランジスタの閾値スイッチング特性のバラツキがＯＬＥＤディスプレイの不均一性の１つの原因であるから、アクティブマトリクスＯＬＥＤディスプレイの不均一性を改善する１つのアプローチは電荷蓄積制御技術とは対照的なパルス幅変調技術を採用することである。これらパルス幅変調技術は、１つのフレーム期間内で、特定の第１の時間において最大電流および輝度でＯＬＥＤを駆動し、次に第２の時間においてＯＬＥＤをターンオフすることで機能する。第１および第２の時間の合計が充分に小さければＯＬＥＤを周期的にオンオフすることによるフリッカは観察者に感じられない。ＯＬＥＤ素子の輝度は、ＯＬＥＤがオフになっている時間に対するＯＬＥＤがオンになっている時間の比を変えることで制御される。
【０００８】
パルス幅変調を使ってＯＬＥＤディスプレイを制御する様々な方法が知られている。例えば２００４年１０月２６日に付与された「電子ディスプレイのグレースケール画素ドライバおよびそのための動作方法」という名称の米国特許第６，８０９，７１０号はグラフィックディスプレイにおいてＯＬＥＤを駆動する回路を開示している。その回路はスイッチングモードで動作するＯＬＥＤの端子に接続された電流源を採用している。電流源は選択的に設定された周期的な電圧信号と周期的な可変振幅電圧信号の組み合わせに応答する。電流源はオンであるときＬＥＤが最大輝度を達成するのに必要な電流をＯＬＥＤに供給するよう設計され最適化されている。オフになると、電流源はＯＬＥＤへの電流の供給を阻止してＯＬＥＤディスプレイに均一な黒レベルをもたらす。ＯＬＥＤのみかけ上の輝度はＯＬＥＤに供給される電流のパルス幅を変調して電流がＯＬＥＤに供給される時間を変えることにより制御される。
【０００９】
電流源のスイッチングの動作モードを使用することで回路は電流駆動ＯＬＥＤディスプレイの輝度値を制御するための広い範囲の電圧を採用することが可能になる。しかしながら、電流駆動回路は複雑であり表示装置の各画素に対して広いスペースを必要とする。
【００１０】
単一の回路でパルス幅制御と可変電荷蓄積制御の双方を提供する方法もまた知られている。「アクティブマトリクス発光装置の駆動回路」という名称の米国特許６，６７０，７７３がＯＬＥＤ素子と並列なトランジスタを示唆している。しかしながら、記述された技術はＯＬＥＤからの駆動電流を分岐して回路の動作効率を低下させるものである。その他の設計では、ＯＬＥＤ素子の性能を制御または測定する、ＯＬＥＤ素子に直列な回路素子が採用される。例えば、２００４年４月２９日に公開された「アクティブマトリクス有機ＥＬ表示装置」という名称のＷＯ２００４／０３６５３６はＯＬＥＤ素子に直列に付加された素子を有する回路を開示する。しかしながら、ＯＬＥＤ素子に直列に置かれると、トランジスタはＯＬＥＤ素子を駆動するのに必要な全電圧を増大させるか、ＯＬＥＤ素子が使用する全電力を増加させるか、或いは、ＯＬＥＤ素子に利用可能な電流の範囲を減少させる。
【００１１】
２００６年８月８日に発行されたＣｏｋによる米国特許７，０８８，０５１号においては、可変制御を伴うパルス幅変調機構が開示され、これを参照することによりその全体がここに組み入れられる。この開示はフレーム期間の画素の輝度を制御する手段を記述するが、外部的な制御が必要であり、そのためコストを増大させ装置の開口率を減少させる。
【発明の概要】
【発明が解決しようとする課題】
【００１２】
したがって、簡潔で柔軟な設計のアクティブマトリクスＯＬＥＤ装置の改善された制御回路に対するニーズが存在する。本発明は改良された性能を提供しつつ簡単な制御構造を有するＯＬＥＤ制御装置を提供する。
【課題を解決するための手段】
【００１３】
一実施形態において、本発明は、ａ）制御信号に応答してフレーム期間において蓄積回路に輝度値を蓄積する制御回路と、ｂ）蓄積回路に応答してＬＥＤの電流を制御して輝度値により決定される輝度レベルで発光させる駆動回路と、ｃ）蓄積回路に接続されフレーム期間において蓄積回路に蓄積される輝度値の減少を制御する輝度値減少回路とを具備する、ＬＥＤ表示画素を制御するためのアクティブマトリクス回路を提供することを特徴とする。
【図面の簡単な説明】
【００１４】
【図１】本発明の構成要素を示すブロック図である。
【図２】本発明の一実施形態を示す回路図である。
【図３】本発明の他の実施形態を示す回路図である。
【図４】本発明のさらに他の実施形態を示す回路図である。
【図５】本発明の代替的な実施形態を示す回路図である。
【図６】本発明の一実施形態に係る画素の輝度を示すタイミング図である。
【図７】本発明の他の実施形態に係る画素の輝度を示すタイミング図である。
【図８】本発明の一実施形態に係る画素の輝度を図示しディジタル制御信号を含むより詳細なタイミング図である。
【図９】本発明の一実施形態に係る画素の輝度を図示しディジタル制御信号を含むより詳細なタイミング図である。
【図１０】本発明の一実施形態に係る画素の輝度を図示しアナログ制御信号を含むより詳細なタイミング図である。
【図１１】本発明の一実施形態に係る回路素子を図示する回路図とブロック図である。
【図１２】先行技術のアクティブマトリクス画素の回路図である。
【図１３Ａ】先行技術において知られている制御方法に従う画素輝度を示すタイミング図である。
【図１３Ｂ】先行技術において知られている制御方法に従う画素輝度を示すタイミング図である。
【図１４】本発明の一実施形態に係る表示システムを示すブロック図である。
【図１５】本発明の一実施形態に係る方法を示すフロー図である。
【発明を実施するための形態】
【００１５】
図１を参照すると、本発明の一実施形態によれば、ＬＥＤ表示画素を制御するためのアクティブマトリクス回路８は、制御信号１５に応答してフレームの期間において蓄積回路３２に輝度値を蓄積する制御回路３０と、蓄積回路３２に応答してＬＥＤ１０の電流を制御して輝度値により決定される輝度レベルで発光させる駆動回路３４と、蓄積回路３２に接続されフレーム期間において蓄積回路３２に蓄積される輝度値の減少を制御する輝度値減少回路３６とを具備する。輝度値の制御された減少はアナログ的またはディジタル的であり連続的または不連続である。しかしながら、ここで採用されるように、制御された減少は好ましくはオンとオフのような少なくとも２つの状態を有している。そのような２状態制御は本発明において包含されないパルス幅変調機構において採用されている。ここで採用されるように、蓄積回路における輝度値の制御された減少は、輝度値を第１の非ゼロ値から第２のより小さい値へ、そして第２の値より小さい第３の値へ変える。第３の値はゼロでも良いがそれは必須ではない。
【００１６】
図２を参照すると、本発明の１つの例示的な実施形態において、（図１の）制御回路３０または駆動回路３４は、例えば低温ポリシリコン、結晶シリコンまたはアモルファスシリコンにより基板上に形成された、それぞれトランジスタ１２または２２として図示されている。蓄積回路３２は輝度値を表わす電荷を蓄積するコンデンサ２０であってもよい。この場合に、輝度値減少回路３６はコンデンサ２０に蓄積された電荷を時間とともに減少させてもよい。さらなる具体例において、図２に示すように、輝度値減少回路３６はコンデンサ２０に並列に接続された抵抗２４である。図１のＶｄｄは電圧供給源であり回路は接地電圧を基準として描かれているが、様々な回路要素に対して他の基準電圧を採用し得る。図１１を参照すると、（破線で描かれた）図示の要素が図２の要素との関係において示されている。
【００１７】
図３に示される代替的で例示的な実施形態において、輝度値減少回路３６は、コンデンサ２０に並列に接続され減少制御信号４０に応答してコンデンサ２０の電荷が時間とともに減少する速度を制御するトランジスタ２６である。
【００１８】
図４に示された本発明のさらなる例示的な実施形態において、減少制御信号４０に応答する減少制御回路３８が輝度値減少回路３６に接続されて輝度値減少回路３６が輝度値を減少させる速度を制御する。図４に示されるように、減少制御回路３８は、（輝度値減少回路３６を具備する）抵抗２４と直列の減少制御トランジスタ２８を具備して減少制御信号４０に応答して抵抗２４に流れる電流を制御する。（図示されないが）減少制御信号４０は、減少制御トランジスタ２８を直接制御するか、または（破線で示すように）減少制御信号４０がインバータ４２を介して選択信号１４から導出されて選択信号１４がアクティブでないときのみ輝度値が減少される。図５を参照すると、そのようなインバータ４２は反転トランジスタ４４を具備しても良い。したがって、図２または図５に示すように、制御された輝度値の減少を引き起こすためには外部からの制御は必須ではない。
【００１９】
動作において、図１２を参照して上記に記述したように、画素回路は蓄積回路に電荷を蓄積する。コンデンサ２０が充電されると、駆動トランジスタ２２は比例的にターンオンされて電力信号Ｖｄｄから駆動トランジスタ２２およびＬＥＤ１０を経て陰極接地電圧への電流を提供し、それによってコンデンサ１６の電荷に相当する量の光をＬＥＤに発光させる。しかしながら本発明によれば、輝度値が蓄積回路に蓄積され駆動回路がＬＥＤを発光させると、輝度値は例えば（図２に示すような）抵抗を経て、または（図３に示すような）トランジスタを経て減少する。減少が起こる速度は（図２に示すように）抵抗と容量の値の選択、または(図３に示すように)採用される制御機構に依存する。放電は連続的かつ指数関数的または何らかの他の減少曲線を持ち得る。図６を参照すると、その結果は、ＬＥＤの輝度がリフレッシュ期間Ｔ1内で輝度レベルＬ3からゼロへ時間とともに減少し、第２のリフレッシュ期間Ｔ2において輝度レベルＬ4からゼロへ減少するものであり得る。（図１３Ａに示すような）従来技術のアクティブマトリクス回路と同様に見える明るさを維持するためには、輝度曲線の下側の面積が好ましくは同じでなければならないことに留意すべきである。ＬＥＤデバイスの平均的な明るさはリフレッシュ期間における全発光量であると知覚される。そのため、Ｔ3は図１３ＢにおけるＴ2と同様にＴ1よりも大きい。図６に示されるように、輝度値の制御された減少は、実質的な遅延なく蓄積サイクルが完了すると同時に、すなわち選択信号がアクティブでなくなった時に始まる。実質的な遅延がないということは、選択信号がアクティブでなくなるとき、そして何らかの制御信号４０があるとすればそれがアクティブになったときに制御された減少が始まることを意味する。
【００２０】
図７に示されるように、蓄積回路に電荷を蓄積する画素回路の選択に対して輝度減少のタイミングを制御する外部的な減少制御信号４０を採用することにより、発光のプロファイルが、例えばリフレッシュ期間の一部Ｔsにおいて輝度減少を妨げることで制御される。前述したように、一定の輝度の知覚を維持するためには、曲線の下側の全面積が好ましくは一定であるべきである。そのため、（第１のリフレッシュ期間Ｔ1については）初期輝度レベルＬ5はＬ3よりも小さく、（第２のリフレッシュ期間Ｔ2については）初期輝度レベルＬ6はＬ4よりも小さい。この場合において、輝度値の制御された減少は選択信号がアクティブでなくなった後の或る時まで遅延される。
【００２１】
図６および図７には蓄積回路に輝度値を蓄積するのに必要なリフレッシュ期間が含まれていない。蓄積回路は、（それが代表的であるが必ずしもそれが必須なことではないが）電荷を蓄積するコンデンサであるため、いずれかの放電機構（例えば抵抗）は抵抗によるインピーダンスの増加およびその結果としての伝送線ロスのために電荷が蓄積される速度を低下させる。そのため、リフレッシュ期間の電荷蓄積部分においてアクティブにならないトランジスタを採用することで、そのような伝送線ロスが減少するか回避され、各画素回路に輝度値が蓄積される速度を改善する。
【００２２】
図８を参照すると、リフレッシュ期間Ｔ1またはＴ2の一部Ｔcにおいて蓄積回路に電荷が蓄積される。部分Ｔcは、図示されているような選択信号が有効の状態に相当する。減少制御信号Ａは選択信号の反転したタイミングを示す。より複雑な制御が必要であれば、例えば輝度減少を遅延させることにより図９の減少制御タイミングＢを採用し得る。図８も図９もディジタルの減少制御信号を採用する。しかしながら、本発明は図１０に示すようなアナログ制御も採用し得る。輝度値減少過程を制御することにより、広く多様な輝度減少プロファイルが達成される。
【００２３】
本発明の様々な実施形態によれば、（ＬＥＤを駆動するのに必要な電圧（Ｖｄｄ）を増加させてシステムの効率を低下させることになる）ＬＥＤ素子に直列な制御トランジスタまたは（電流を分岐させてシステムの効率を低下させる）ＬＥＤに並列の分流トランジスタは必須ではなく、それでもなお、単一の期間内で輝度レベルを低下させてアクティブマトリクスＬＥＤ素子を駆動する手段を提供する。
【００２４】
知られているように、従来のアクティブマトリクスＯＬＥＤディスプレイ装置にみられるような蓄積および保持回路は、観察者の目がディスプレイ装置のスクリーンを横切って動く対象物を追おうとすると残像の知覚を引き起こす。蓄積回路内の輝度値を変調してＯＬＥＤが発光する時間を短くすることでこの残像効果を減らすことができる。本発明に係る画素が出力する輝度は従来のアクティブマトリクス制御機構におけるよりも早く減衰するので観察者の目が視野を横切って動く間一定の輝度に保つことの残像効果は減少する。本発明はそのようなディスプレイ装置における動きアーチファクトをより簡単に減らすべく採用され得る。
【００２５】
フラットパネルディスプレイにおいて基板上に形成されるトランジスタは多様な性能、特に多様な閾値電圧を持ち得る。本発明は（例えばＴsという）リフレッシュ期間の一部において駆動トランジスタは飽和駆動状態にある、という付加的な利点を有する。（トランジスタが動作し得る最大値である）そのような飽和状態は装置のバラツキにさらされることが少なく、ディスプレイはリフレッシュサイクルのこの部分においてより均一な外観を提供し得る。そのため、本発明の付加的な実施形態において、駆動トランジスタは蓄積回路の輝度値に応答してリフレッシュサイクルの一部であるがすべてではない期間、飽和状態にある。
【００２６】
従来技術の代表的なパルス幅変調機構においては、ＬＥＤは、一周期の、データに依存する可変の部分において一定の高い輝度で駆動される。この機構においては、ＬＥＤをオンにし再度オフするために各周期においてデータが２回書き込まれる。この機構は大きいＬＥＤ駆動電流をも必要として材料の寿命を縮め、可変パルス幅を制御するために複雑で非常に高速の制御信号を採用する必要がある。可変パルス幅は８ビットのグレースケール表示をサポートするためには一周期の少なくとも２５６分の１内で制御される。これは達成することが困難である。したがって、本発明の他の利点は制御が簡単化されていることである。例えば、データは１回だけ書き込まれる。
【００２７】
本発明はＯＬＥＤ素子の動作特性の変化を補償するためにも採用され得る。ＯＬＥＤが使用されるにつれ、効率が低下し抵抗が増加する。リフレッシュ期間の第２の部分に関してリフレッシュ期間の第１の部分内での輝度減少を制御することにより多くの光がデバイスから放射され、それによってＯＬＥＤ素子の光出力効率の低下を補償する。したがって、本発明のさらに他の例示的な実施形態において、減少制御信号はＯＬＥＤ材料の経年変化を補償するために採用される。
【００２８】
減少制御信号を個々に調節してリフレッシュ期間の画素からの全発光量を変えることにより不均一な変化を補償するためにも採用することができる。
【００２９】
図１４を参照すると、本発明は、多数の発光画素１０８を有し、各画素が発光する目的で電流に応答する発光素子を含むディスプレイ１００と、（例えば図１に相当する）相当の発光素子を制御するためのアクティブマトリクス画素駆動回路において採用され得る。これら発光素子１０８は行と列に組織化されそれらに供給される制御信号が多数の行および列を一度に駆動する。各画素駆動回路は輝度値を蓄積回路に蓄積するための制御信号に応答する制御回路を具備している。蓄積回路に応答してＬＥＤに流れる電流を制御して輝度値によって決定される輝度レベルで発光させるための駆動回路もまた含まれている。さらに、輝度値減少回路が蓄積回路に接続され蓄積回路に蓄積される輝度値を時間とともに減少させる。ディスプレイ１００は、入力信号１０４に応答してコントローラ１０２によって供給される（電源および制御信号を含む）信号１０６で駆動され得る。
【００３０】
減少制御信号は単一の制御構造がすべての変調回路を動作させるようにＬＥＤ素子のすべてに共通に接続されても良い。或いはまた、ＯＬＥＤのグループに対して別々の減少制御信号が採用される。これらのグループは例えば、カラーディスプレイにおける特定の量の光を発するすべてのＬＥＤ素子を具備している。カラーディスプレイにおいて異なるＬＥＤ材料が異なる色を発光するために採用され経年変化も異なるのでＬＥＤ素子の各グループを別々に制御することは有利である。代表的には、データおよび選択制御信号はディスプレイのラインまたは列を一度にリフレッシュする。行または列を循環する同じ手法が変調信号を制御するためにも採用され、変調信号に共通に接続された各ＬＥＤが一行または一列について一度に更新され同じ時間だけＬＥＤを発光させる。
【００３１】
本発明とともに使用されるのに適したＬＥＤコントローラは通常のディジタル論理制御の手法を用いて構成され得る。通常の設計を用いて回路制御信号が適用される。図１５を参照すると、そのようなコントローラは、ステップ２００において、輝度値を蓄積回路に蓄積して輝度値により決定される輝度レベルで発光すべくＬＥＤに流れる電流を制御し、ステップ２０２において、蓄積回路に接続された輝度値減少回路を採用することでフレーム期間内での輝度値の減少を制御して蓄積回路に蓄積される輝度値を減少させるべく、ＬＥＤ画素制御信号を採用することでフレーム期間内の表示装置の輝度を減少する方法を実現する。
【００３２】
好ましい実施形態において、Ｔａｎｇ ｅｔ ａｌ．に対して１９８８年９月６日に発行された「修正された薄膜発光ゾーンを有するデバイス」という名称の米国特許第４，７６９，２９２号、およびＶａｎＳｌｙｋｅ ｅｔ ａｌ．に対して１９９１年１０月２９日に発行された「有機電子発光媒体を有するエレクトロルミネッセンスデバイス」という名称の米国特許第５，０６１，５６９号において開示されるような、しかしそれに限定されない低分子または高分子ＯＬＥＤからなる有機発光ダイオード（ＯＬＥＤ）を含む発光ディスプレイにおいて本発明は採用される。ＯＬＥＤ材料および技術の多くの組み合わせおよび変形が当業者に利用可能であり、本発明に係るＯＬＥＤ表示装置の製造に使用され得る。代替的な実施形態において、本発明は、例えば多結晶半導体マトリクス内の燐光結晶または量子ドットのような無機発光材料と共に採用される。
【符号の説明】
【００３３】
８ アクティブマトリクス制御回路
１０ 発光ダイオード
１２ 制御トランジスタ
１４ 選択信号
１５ 制御信号
１６ データ信号
２０ コンデンサ
２２ 駆動トランジスタ
２４ 抵抗
２６ 輝度値減少トランジスタ
２８ 減少制御トランジスタ
３０ 制御回路
３２ 蓄積回路
３４ 駆動回路
３６ 輝度値減少回路
３８ 減少制御回路
４０ 減少制御信号
４２ インバータ
４４ インバータトランジスタ
１００ ディスプレイ
１０２ コントローラ
１０４ 信号
１０６ 信号
１０８ 発光素子
２００ 輝度値蓄積ステップ
２０２ 輝度値減少ステップ
【技術分野】
【０００１】
本発明は、ソリッドステート表示デバイスおよび画素値と画像を記憶し表示する手段に関する。
【背景技術】
【０００２】
発光画素を利用するソリッドステート画像表示デバイスは周知であり広く用いられている。例えば、ＯＬＥＤデバイスがパッシブおよびアクティブマトリクスの双方の形で、およびトップエミッタおよびボトムエミッタの双方の方式でフラットパネルディスプレイにおいて用いられている。ＯＬＥＤディスプレイの制御回路もまた周知の技術であり、電圧制御および電流制御の双方の機構を含んでいる。
【０００３】
従来のパッシブマトリクスＯＬＥＤディスプレイは、ＯＬＥＤ発光素子が特定の輝度で発光する（フレームまたはフレーム期間としても知られている）固定的な期間においてＯＬＥＤ素子に電流を流すドライバを採用している。ＯＬＥＤ素子の行または列に順次エネルギが与えられ、フリッカの発現を回避するに充分な速度でＯＬＥＤディスプレイ全体がリフレッシュされる。例えば２００３年８月２４日に公開された名称「ＯＬＥＤ素子ドライバにパルス振幅変調を与えるシステムと方法」のＷＯ２００３／０３４３８９には、有機発光ダイオードディスプレイのためのパルス幅変調ドライバが記載されている。ビデオディスプレイの一実施形態は、ビデオディスプレイの有機発光ダイオードを駆動する選択された電圧を提供するための電圧ドライバを備えている。電圧ドライバは、経年変化、行抵抗、列抵抗、および他のダイオード特性を考慮した補正テーブルから電圧情報を受け取る。
【０００４】
これに対して、アクティブマトリクス回路は、ディスプレイの各発光素子に対して設けられた回路の２次元アレイを採用する。アクティブマトリクス回路は、（代表的にはコンデンサへの電荷としての）値を記憶させる制御機構を提供し、この値は駆動回路を制御して（画素またはサブ画素としても知られる）発光素子に流れる電流をもたらすために使用される。ここで使われているように、各発光素子は色によらず、または他の発光素子とのグループ化にかかわらず画素であると考えられる。例えば、図１２を参照すると、ＬＥＤ１０を駆動するためのアクティブマトリクス画素回路は選択信号１４およびデータ信号１６のような制御信号に応答する制御トランジスタ１２を含んでいる。選択信号１４がアクティブになると、制御トランジスタ１２がターンオンし、データ信号がコンデンサ２０への電荷をもたらす。制御トランジスタ１２はその後選択信号１４がアクティブでなくなることでターンオフする。コンデンサ２０に蓄えられた電荷は駆動トランジスタ２２をターンオンしてコンデンサ２０に蓄えられた電荷に比例した電流をＬＥＤ１０にもたらす。図１３Ａを参照すると、画素は第１のフレーム期間Ｔ1において輝度レベルＬ1で発光し、第２のフレーム期間Ｔ2において第２の輝度Ｌ2で発光する。輝度の変化は、観察者により、画像の変化、例えば或る場面における動きとして知覚される。
【０００５】
従来のフラットパネルディスプレイにおいて、表示信号は、代表的には、映像ストリームの連続するフレームにおいて滑らかな動きの発現をもたらすに充分な速度で周期的にリフレッシュされる。リフレッシュ速度は代表的にはモニタで１秒あたり３０，６０，７０，７５，８０，９０または１００フレームであり、テレビで１秒あたり５０または６０フレームである。そのため、従来のフラットパネルディスプレイにおいては、コンデンサ２０の電荷は用途に応じて選択されたリフレッシュ速度で更新される。
【０００６】
各画素の輝度値は代表的にはフレーム期間を定める（例えば３０Ｈｚまたは６０Ｈｚの）リフレッシュ速度でリフレッシュされる。フレーム期間は、画素の輝度値が変化するときに動性錯覚をもたらすように充分に短く選ばれる。知られているように、このようなアクティブマトリクス回路は、観察者の目がディスプレイを横切って画像が網膜の異なる部分に映されると、画像がフレーム期間中静止しているため、観察者に残像（モーションブラー）を引き起こす。この残像はリフレッシュ期間を短くする、すなわち高い周波数でリフレッシュすることで減らすことができる。しかしながら、そのような解決策は、高い周波数が採用されるとドライバのコストが上昇し各画素位置に電荷を蓄積するために用いられる制御線における伝送線の影響を悪化させるという点で問題がある。或いはまた、例えばフレーム期間の一部だけより明るく発光させて、各フレームで画素が発光する時間を短くすることもできる。フレーム期間が充分に短いとフリッカは感じられなくなる。図１３Ｂを参照すると、第１のフレーム期間Ｔ1では期間Ｔ1の半分の期間で２倍の光２Ｌ1を発し、同様に、期間Ｔ2の半分の期間で２倍の輝度レベル２Ｌ2で発光するよう画素が制御される。関連する解決策において、ディスプレイの複数の部分がディスプレイを横切ってスクロールする黒いバーを表示する。しかしながら、これらの解決策はコストを上昇させる高周波制御を必要とし、より長い制御線を有する大規模なディスプレイに対しては問題がある。
【０００７】
図１３Ｂに示されたような表示画素を制御するためには公知のパルス幅変調技術を採用することができる。さらに、アクティブマトリクスにおいて採用される薄膜駆動トランジスタの閾値スイッチング特性のバラツキがＯＬＥＤディスプレイの不均一性の１つの原因であるから、アクティブマトリクスＯＬＥＤディスプレイの不均一性を改善する１つのアプローチは電荷蓄積制御技術とは対照的なパルス幅変調技術を採用することである。これらパルス幅変調技術は、１つのフレーム期間内で、特定の第１の時間において最大電流および輝度でＯＬＥＤを駆動し、次に第２の時間においてＯＬＥＤをターンオフすることで機能する。第１および第２の時間の合計が充分に小さければＯＬＥＤを周期的にオンオフすることによるフリッカは観察者に感じられない。ＯＬＥＤ素子の輝度は、ＯＬＥＤがオフになっている時間に対するＯＬＥＤがオンになっている時間の比を変えることで制御される。
【０００８】
パルス幅変調を使ってＯＬＥＤディスプレイを制御する様々な方法が知られている。例えば２００４年１０月２６日に付与された「電子ディスプレイのグレースケール画素ドライバおよびそのための動作方法」という名称の米国特許第６，８０９，７１０号はグラフィックディスプレイにおいてＯＬＥＤを駆動する回路を開示している。その回路はスイッチングモードで動作するＯＬＥＤの端子に接続された電流源を採用している。電流源は選択的に設定された周期的な電圧信号と周期的な可変振幅電圧信号の組み合わせに応答する。電流源はオンであるときＬＥＤが最大輝度を達成するのに必要な電流をＯＬＥＤに供給するよう設計され最適化されている。オフになると、電流源はＯＬＥＤへの電流の供給を阻止してＯＬＥＤディスプレイに均一な黒レベルをもたらす。ＯＬＥＤのみかけ上の輝度はＯＬＥＤに供給される電流のパルス幅を変調して電流がＯＬＥＤに供給される時間を変えることにより制御される。
【０００９】
電流源のスイッチングの動作モードを使用することで回路は電流駆動ＯＬＥＤディスプレイの輝度値を制御するための広い範囲の電圧を採用することが可能になる。しかしながら、電流駆動回路は複雑であり表示装置の各画素に対して広いスペースを必要とする。
【００１０】
単一の回路でパルス幅制御と可変電荷蓄積制御の双方を提供する方法もまた知られている。「アクティブマトリクス発光装置の駆動回路」という名称の米国特許６，６７０，７７３がＯＬＥＤ素子と並列なトランジスタを示唆している。しかしながら、記述された技術はＯＬＥＤからの駆動電流を分岐して回路の動作効率を低下させるものである。その他の設計では、ＯＬＥＤ素子の性能を制御または測定する、ＯＬＥＤ素子に直列な回路素子が採用される。例えば、２００４年４月２９日に公開された「アクティブマトリクス有機ＥＬ表示装置」という名称のＷＯ２００４／０３６５３６はＯＬＥＤ素子に直列に付加された素子を有する回路を開示する。しかしながら、ＯＬＥＤ素子に直列に置かれると、トランジスタはＯＬＥＤ素子を駆動するのに必要な全電圧を増大させるか、ＯＬＥＤ素子が使用する全電力を増加させるか、或いは、ＯＬＥＤ素子に利用可能な電流の範囲を減少させる。
【００１１】
２００６年８月８日に発行されたＣｏｋによる米国特許７，０８８，０５１号においては、可変制御を伴うパルス幅変調機構が開示され、これを参照することによりその全体がここに組み入れられる。この開示はフレーム期間の画素の輝度を制御する手段を記述するが、外部的な制御が必要であり、そのためコストを増大させ装置の開口率を減少させる。
【発明の概要】
【発明が解決しようとする課題】
【００１２】
したがって、簡潔で柔軟な設計のアクティブマトリクスＯＬＥＤ装置の改善された制御回路に対するニーズが存在する。本発明は改良された性能を提供しつつ簡単な制御構造を有するＯＬＥＤ制御装置を提供する。
【課題を解決するための手段】
【００１３】
一実施形態において、本発明は、ａ）制御信号に応答してフレーム期間において蓄積回路に輝度値を蓄積する制御回路と、ｂ）蓄積回路に応答してＬＥＤの電流を制御して輝度値により決定される輝度レベルで発光させる駆動回路と、ｃ）蓄積回路に接続されフレーム期間において蓄積回路に蓄積される輝度値の減少を制御する輝度値減少回路とを具備する、ＬＥＤ表示画素を制御するためのアクティブマトリクス回路を提供することを特徴とする。
【図面の簡単な説明】
【００１４】
【図１】本発明の構成要素を示すブロック図である。
【図２】本発明の一実施形態を示す回路図である。
【図３】本発明の他の実施形態を示す回路図である。
【図４】本発明のさらに他の実施形態を示す回路図である。
【図５】本発明の代替的な実施形態を示す回路図である。
【図６】本発明の一実施形態に係る画素の輝度を示すタイミング図である。
【図７】本発明の他の実施形態に係る画素の輝度を示すタイミング図である。
【図８】本発明の一実施形態に係る画素の輝度を図示しディジタル制御信号を含むより詳細なタイミング図である。
【図９】本発明の一実施形態に係る画素の輝度を図示しディジタル制御信号を含むより詳細なタイミング図である。
【図１０】本発明の一実施形態に係る画素の輝度を図示しアナログ制御信号を含むより詳細なタイミング図である。
【図１１】本発明の一実施形態に係る回路素子を図示する回路図とブロック図である。
【図１２】先行技術のアクティブマトリクス画素の回路図である。
【図１３Ａ】先行技術において知られている制御方法に従う画素輝度を示すタイミング図である。
【図１３Ｂ】先行技術において知られている制御方法に従う画素輝度を示すタイミング図である。
【図１４】本発明の一実施形態に係る表示システムを示すブロック図である。
【図１５】本発明の一実施形態に係る方法を示すフロー図である。
【発明を実施するための形態】
【００１５】
図１を参照すると、本発明の一実施形態によれば、ＬＥＤ表示画素を制御するためのアクティブマトリクス回路８は、制御信号１５に応答してフレームの期間において蓄積回路３２に輝度値を蓄積する制御回路３０と、蓄積回路３２に応答してＬＥＤ１０の電流を制御して輝度値により決定される輝度レベルで発光させる駆動回路３４と、蓄積回路３２に接続されフレーム期間において蓄積回路３２に蓄積される輝度値の減少を制御する輝度値減少回路３６とを具備する。輝度値の制御された減少はアナログ的またはディジタル的であり連続的または不連続である。しかしながら、ここで採用されるように、制御された減少は好ましくはオンとオフのような少なくとも２つの状態を有している。そのような２状態制御は本発明において包含されないパルス幅変調機構において採用されている。ここで採用されるように、蓄積回路における輝度値の制御された減少は、輝度値を第１の非ゼロ値から第２のより小さい値へ、そして第２の値より小さい第３の値へ変える。第３の値はゼロでも良いがそれは必須ではない。
【００１６】
図２を参照すると、本発明の１つの例示的な実施形態において、（図１の）制御回路３０または駆動回路３４は、例えば低温ポリシリコン、結晶シリコンまたはアモルファスシリコンにより基板上に形成された、それぞれトランジスタ１２または２２として図示されている。蓄積回路３２は輝度値を表わす電荷を蓄積するコンデンサ２０であってもよい。この場合に、輝度値減少回路３６はコンデンサ２０に蓄積された電荷を時間とともに減少させてもよい。さらなる具体例において、図２に示すように、輝度値減少回路３６はコンデンサ２０に並列に接続された抵抗２４である。図１のＶｄｄは電圧供給源であり回路は接地電圧を基準として描かれているが、様々な回路要素に対して他の基準電圧を採用し得る。図１１を参照すると、（破線で描かれた）図示の要素が図２の要素との関係において示されている。
【００１７】
図３に示される代替的で例示的な実施形態において、輝度値減少回路３６は、コンデンサ２０に並列に接続され減少制御信号４０に応答してコンデンサ２０の電荷が時間とともに減少する速度を制御するトランジスタ２６である。
【００１８】
図４に示された本発明のさらなる例示的な実施形態において、減少制御信号４０に応答する減少制御回路３８が輝度値減少回路３６に接続されて輝度値減少回路３６が輝度値を減少させる速度を制御する。図４に示されるように、減少制御回路３８は、（輝度値減少回路３６を具備する）抵抗２４と直列の減少制御トランジスタ２８を具備して減少制御信号４０に応答して抵抗２４に流れる電流を制御する。（図示されないが）減少制御信号４０は、減少制御トランジスタ２８を直接制御するか、または（破線で示すように）減少制御信号４０がインバータ４２を介して選択信号１４から導出されて選択信号１４がアクティブでないときのみ輝度値が減少される。図５を参照すると、そのようなインバータ４２は反転トランジスタ４４を具備しても良い。したがって、図２または図５に示すように、制御された輝度値の減少を引き起こすためには外部からの制御は必須ではない。
【００１９】
動作において、図１２を参照して上記に記述したように、画素回路は蓄積回路に電荷を蓄積する。コンデンサ２０が充電されると、駆動トランジスタ２２は比例的にターンオンされて電力信号Ｖｄｄから駆動トランジスタ２２およびＬＥＤ１０を経て陰極接地電圧への電流を提供し、それによってコンデンサ１６の電荷に相当する量の光をＬＥＤに発光させる。しかしながら本発明によれば、輝度値が蓄積回路に蓄積され駆動回路がＬＥＤを発光させると、輝度値は例えば（図２に示すような）抵抗を経て、または（図３に示すような）トランジスタを経て減少する。減少が起こる速度は（図２に示すように）抵抗と容量の値の選択、または(図３に示すように)採用される制御機構に依存する。放電は連続的かつ指数関数的または何らかの他の減少曲線を持ち得る。図６を参照すると、その結果は、ＬＥＤの輝度がリフレッシュ期間Ｔ1内で輝度レベルＬ3からゼロへ時間とともに減少し、第２のリフレッシュ期間Ｔ2において輝度レベルＬ4からゼロへ減少するものであり得る。（図１３Ａに示すような）従来技術のアクティブマトリクス回路と同様に見える明るさを維持するためには、輝度曲線の下側の面積が好ましくは同じでなければならないことに留意すべきである。ＬＥＤデバイスの平均的な明るさはリフレッシュ期間における全発光量であると知覚される。そのため、Ｔ3は図１３ＢにおけるＴ2と同様にＴ1よりも大きい。図６に示されるように、輝度値の制御された減少は、実質的な遅延なく蓄積サイクルが完了すると同時に、すなわち選択信号がアクティブでなくなった時に始まる。実質的な遅延がないということは、選択信号がアクティブでなくなるとき、そして何らかの制御信号４０があるとすればそれがアクティブになったときに制御された減少が始まることを意味する。
【００２０】
図７に示されるように、蓄積回路に電荷を蓄積する画素回路の選択に対して輝度減少のタイミングを制御する外部的な減少制御信号４０を採用することにより、発光のプロファイルが、例えばリフレッシュ期間の一部Ｔsにおいて輝度減少を妨げることで制御される。前述したように、一定の輝度の知覚を維持するためには、曲線の下側の全面積が好ましくは一定であるべきである。そのため、（第１のリフレッシュ期間Ｔ1については）初期輝度レベルＬ5はＬ3よりも小さく、（第２のリフレッシュ期間Ｔ2については）初期輝度レベルＬ6はＬ4よりも小さい。この場合において、輝度値の制御された減少は選択信号がアクティブでなくなった後の或る時まで遅延される。
【００２１】
図６および図７には蓄積回路に輝度値を蓄積するのに必要なリフレッシュ期間が含まれていない。蓄積回路は、（それが代表的であるが必ずしもそれが必須なことではないが）電荷を蓄積するコンデンサであるため、いずれかの放電機構（例えば抵抗）は抵抗によるインピーダンスの増加およびその結果としての伝送線ロスのために電荷が蓄積される速度を低下させる。そのため、リフレッシュ期間の電荷蓄積部分においてアクティブにならないトランジスタを採用することで、そのような伝送線ロスが減少するか回避され、各画素回路に輝度値が蓄積される速度を改善する。
【００２２】
図８を参照すると、リフレッシュ期間Ｔ1またはＴ2の一部Ｔcにおいて蓄積回路に電荷が蓄積される。部分Ｔcは、図示されているような選択信号が有効の状態に相当する。減少制御信号Ａは選択信号の反転したタイミングを示す。より複雑な制御が必要であれば、例えば輝度減少を遅延させることにより図９の減少制御タイミングＢを採用し得る。図８も図９もディジタルの減少制御信号を採用する。しかしながら、本発明は図１０に示すようなアナログ制御も採用し得る。輝度値減少過程を制御することにより、広く多様な輝度減少プロファイルが達成される。
【００２３】
本発明の様々な実施形態によれば、（ＬＥＤを駆動するのに必要な電圧（Ｖｄｄ）を増加させてシステムの効率を低下させることになる）ＬＥＤ素子に直列な制御トランジスタまたは（電流を分岐させてシステムの効率を低下させる）ＬＥＤに並列の分流トランジスタは必須ではなく、それでもなお、単一の期間内で輝度レベルを低下させてアクティブマトリクスＬＥＤ素子を駆動する手段を提供する。
【００２４】
知られているように、従来のアクティブマトリクスＯＬＥＤディスプレイ装置にみられるような蓄積および保持回路は、観察者の目がディスプレイ装置のスクリーンを横切って動く対象物を追おうとすると残像の知覚を引き起こす。蓄積回路内の輝度値を変調してＯＬＥＤが発光する時間を短くすることでこの残像効果を減らすことができる。本発明に係る画素が出力する輝度は従来のアクティブマトリクス制御機構におけるよりも早く減衰するので観察者の目が視野を横切って動く間一定の輝度に保つことの残像効果は減少する。本発明はそのようなディスプレイ装置における動きアーチファクトをより簡単に減らすべく採用され得る。
【００２５】
フラットパネルディスプレイにおいて基板上に形成されるトランジスタは多様な性能、特に多様な閾値電圧を持ち得る。本発明は（例えばＴsという）リフレッシュ期間の一部において駆動トランジスタは飽和駆動状態にある、という付加的な利点を有する。（トランジスタが動作し得る最大値である）そのような飽和状態は装置のバラツキにさらされることが少なく、ディスプレイはリフレッシュサイクルのこの部分においてより均一な外観を提供し得る。そのため、本発明の付加的な実施形態において、駆動トランジスタは蓄積回路の輝度値に応答してリフレッシュサイクルの一部であるがすべてではない期間、飽和状態にある。
【００２６】
従来技術の代表的なパルス幅変調機構においては、ＬＥＤは、一周期の、データに依存する可変の部分において一定の高い輝度で駆動される。この機構においては、ＬＥＤをオンにし再度オフするために各周期においてデータが２回書き込まれる。この機構は大きいＬＥＤ駆動電流をも必要として材料の寿命を縮め、可変パルス幅を制御するために複雑で非常に高速の制御信号を採用する必要がある。可変パルス幅は８ビットのグレースケール表示をサポートするためには一周期の少なくとも２５６分の１内で制御される。これは達成することが困難である。したがって、本発明の他の利点は制御が簡単化されていることである。例えば、データは１回だけ書き込まれる。
【００２７】
本発明はＯＬＥＤ素子の動作特性の変化を補償するためにも採用され得る。ＯＬＥＤが使用されるにつれ、効率が低下し抵抗が増加する。リフレッシュ期間の第２の部分に関してリフレッシュ期間の第１の部分内での輝度減少を制御することにより多くの光がデバイスから放射され、それによってＯＬＥＤ素子の光出力効率の低下を補償する。したがって、本発明のさらに他の例示的な実施形態において、減少制御信号はＯＬＥＤ材料の経年変化を補償するために採用される。
【００２８】
減少制御信号を個々に調節してリフレッシュ期間の画素からの全発光量を変えることにより不均一な変化を補償するためにも採用することができる。
【００２９】
図１４を参照すると、本発明は、多数の発光画素１０８を有し、各画素が発光する目的で電流に応答する発光素子を含むディスプレイ１００と、（例えば図１に相当する）相当の発光素子を制御するためのアクティブマトリクス画素駆動回路において採用され得る。これら発光素子１０８は行と列に組織化されそれらに供給される制御信号が多数の行および列を一度に駆動する。各画素駆動回路は輝度値を蓄積回路に蓄積するための制御信号に応答する制御回路を具備している。蓄積回路に応答してＬＥＤに流れる電流を制御して輝度値によって決定される輝度レベルで発光させるための駆動回路もまた含まれている。さらに、輝度値減少回路が蓄積回路に接続され蓄積回路に蓄積される輝度値を時間とともに減少させる。ディスプレイ１００は、入力信号１０４に応答してコントローラ１０２によって供給される（電源および制御信号を含む）信号１０６で駆動され得る。
【００３０】
減少制御信号は単一の制御構造がすべての変調回路を動作させるようにＬＥＤ素子のすべてに共通に接続されても良い。或いはまた、ＯＬＥＤのグループに対して別々の減少制御信号が採用される。これらのグループは例えば、カラーディスプレイにおける特定の量の光を発するすべてのＬＥＤ素子を具備している。カラーディスプレイにおいて異なるＬＥＤ材料が異なる色を発光するために採用され経年変化も異なるのでＬＥＤ素子の各グループを別々に制御することは有利である。代表的には、データおよび選択制御信号はディスプレイのラインまたは列を一度にリフレッシュする。行または列を循環する同じ手法が変調信号を制御するためにも採用され、変調信号に共通に接続された各ＬＥＤが一行または一列について一度に更新され同じ時間だけＬＥＤを発光させる。
【００３１】
本発明とともに使用されるのに適したＬＥＤコントローラは通常のディジタル論理制御の手法を用いて構成され得る。通常の設計を用いて回路制御信号が適用される。図１５を参照すると、そのようなコントローラは、ステップ２００において、輝度値を蓄積回路に蓄積して輝度値により決定される輝度レベルで発光すべくＬＥＤに流れる電流を制御し、ステップ２０２において、蓄積回路に接続された輝度値減少回路を採用することでフレーム期間内での輝度値の減少を制御して蓄積回路に蓄積される輝度値を減少させるべく、ＬＥＤ画素制御信号を採用することでフレーム期間内の表示装置の輝度を減少する方法を実現する。
【００３２】
好ましい実施形態において、Ｔａｎｇ ｅｔ ａｌ．に対して１９８８年９月６日に発行された「修正された薄膜発光ゾーンを有するデバイス」という名称の米国特許第４，７６９，２９２号、およびＶａｎＳｌｙｋｅ ｅｔ ａｌ．に対して１９９１年１０月２９日に発行された「有機電子発光媒体を有するエレクトロルミネッセンスデバイス」という名称の米国特許第５，０６１，５６９号において開示されるような、しかしそれに限定されない低分子または高分子ＯＬＥＤからなる有機発光ダイオード（ＯＬＥＤ）を含む発光ディスプレイにおいて本発明は採用される。ＯＬＥＤ材料および技術の多くの組み合わせおよび変形が当業者に利用可能であり、本発明に係るＯＬＥＤ表示装置の製造に使用され得る。代替的な実施形態において、本発明は、例えば多結晶半導体マトリクス内の燐光結晶または量子ドットのような無機発光材料と共に採用される。
【符号の説明】
【００３３】
８ アクティブマトリクス制御回路
１０ 発光ダイオード
１２ 制御トランジスタ
１４ 選択信号
１５ 制御信号
１６ データ信号
２０ コンデンサ
２２ 駆動トランジスタ
２４ 抵抗
２６ 輝度値減少トランジスタ
２８ 減少制御トランジスタ
３０ 制御回路
３２ 蓄積回路
３４ 駆動回路
３６ 輝度値減少回路
３８ 減少制御回路
４０ 減少制御信号
４２ インバータ
４４ インバータトランジスタ
１００ ディスプレイ
１０２ コントローラ
１０４ 信号
１０６ 信号
１０８ 発光素子
２００ 輝度値蓄積ステップ
２０２ 輝度値減少ステップ
【特許請求の範囲】
【請求項１】
ａ）制御信号に応答してフレーム期間において蓄積回路に輝度値を蓄積する制御回路と；
ｂ）前記蓄積回路に応答してＬＥＤの電流を制御して前記輝度値により決定される輝度レベルで発光させる駆動回路と；
ｃ）前記蓄積回路に接続され前記フレーム期間において前記蓄積回路に蓄積される前記輝度値の減少を制御する輝度値減少回路とを具備する、ＬＥＤ表示画素を制御するためのアクティブマトリクス回路。
【請求項２】
前記制御回路または駆動回路は基板上に形成されたトランジスタである請求項１記載のアクティブマトリクス回路。
【請求項３】
前記蓄積回路は前記輝度値を表現する電荷を蓄積するコンデンサである請求項１記載のアクティブマトリクス回路。
【請求項４】
前記輝度値減少回路は前記コンデンサに蓄積される前記電荷を時間とともに減少させる請求項３記載のアクティブマトリクス回路。
【請求項５】
前記輝度値減少回路は前記コンデンサに並列に接続された抵抗である請求項４記載のアクティブマトリクス回路。
【請求項６】
前記輝度値減少回路は前記コンデンサに並列に接続されたトランジスタであり制御信号に応答して前記コンデンサの前記電荷が時間とともに減少する速度を制御する請求項４記載のアクティブマトリクス回路。
【請求項７】
前記輝度値減少回路に接続され減少制御信号に応答して輝度値減少回路が輝度値を減少させる速度を制御する減少制御回路をさらに具備する請求項１記載のアクティブマトリクス回路。
【請求項８】
前記減少制御回路はトランジスタである請求項７記載のアクティブマトリクス回路。
【請求項９】
前記蓄積回路は前記輝度値を表現する電荷を蓄積するコンデンサであり、前記輝度値減少回路は前記コンデンサに並列に接続された抵抗であり、前記減少制御トランジスタは前記抵抗に直列に接続されて前記減少制御信号に応答して前記抵抗に流れる電流を制御する請求項８記載のアクティブマトリクス回路。
【請求項１０】
前記制御信号は前記制御回路を制御する選択信号を含み、前記減少制御信号は前記選択信号の反転信号である請求項７記載のアクティブマトリクス回路。
【請求項１１】
前記減少制御回路はインバータである請求項１０記載のアクティブマトリクス回路。
【請求項１２】
前記インバータはトランジスタである請求項１１記載のアクティブマトリクス回路。
【請求項１３】
前記制御された減少は前記輝度値が前記蓄積回路に蓄積された後、実質的な遅延なく始まる請求項１記載のアクティブマトリクス回路。
【請求項１４】
前記輝度値は、前記輝度値が前記蓄積回路に蓄積された後前記フレーム期間よりも短い第１の期間において一定値に保たれ前記第１の期間の終わりに減少される請求項１記載のアクティブマトリクス回路。
【請求項１５】
前記輝度値は前記輝度値が前記蓄積回路に蓄積された後連続的に減少する請求項１記載のアクティブマトリクス回路。
【請求項１６】
ａ）基板上に形成された複数の発光画素であって、各画素は電流に応答して発光する発光ダイオード（ＬＥＤ）と該ＬＥＤに電流を提供する画素駆動回路とを含む複数の発光画素を具備し、各画素駆動回路はさらに、
ｉ）制御信号に応答して蓄積回路に輝度値を蓄積する制御回路と；
ｉｉ）前記蓄積回路に応答してＬＥＤの電流を制御して前記輝度値により決定される輝度レベルで発光させる駆動回路と；
ｉｉｉ）前記蓄積回路に接続され前記蓄積回路に蓄積される前記輝度値を時間とともに減少させる輝度値減少回路とを具備する、表示装置。
【請求項１７】
前記ＬＥＤは有機発光ダイオードである請求項１６記載の表示装置。
【請求項１８】
前記ＬＥＤは無機発光ダイオードである請求項１６記載の表示装置。
【請求項１９】
前記無機ＬＥＤは多結晶半導体マトリクスにおける量子ドットである請求項１６記載の表示装置。
【請求項２０】
フレーム期間内で表示装置の輝度を減少させる方法であって、
ａ）ＬＥＤ画素制御信号を使用して輝度値を蓄積回路に蓄積してＬＥＤの電流を制御して前記輝度値により決定される輝度レベルで発光させ；
ｂ）前記蓄積回路に接続された輝度値減少回路を使用することによってフレーム期間内で前記輝度値の減少を制御して前記蓄積回路に蓄積される前記輝度値を減少させるステップを具備する方法。
【請求項１】
ａ）制御信号に応答してフレーム期間において蓄積回路に輝度値を蓄積する制御回路と；
ｂ）前記蓄積回路に応答してＬＥＤの電流を制御して前記輝度値により決定される輝度レベルで発光させる駆動回路と；
ｃ）前記蓄積回路に接続され前記フレーム期間において前記蓄積回路に蓄積される前記輝度値の減少を制御する輝度値減少回路とを具備する、ＬＥＤ表示画素を制御するためのアクティブマトリクス回路。
【請求項２】
前記制御回路または駆動回路は基板上に形成されたトランジスタである請求項１記載のアクティブマトリクス回路。
【請求項３】
前記蓄積回路は前記輝度値を表現する電荷を蓄積するコンデンサである請求項１記載のアクティブマトリクス回路。
【請求項４】
前記輝度値減少回路は前記コンデンサに蓄積される前記電荷を時間とともに減少させる請求項３記載のアクティブマトリクス回路。
【請求項５】
前記輝度値減少回路は前記コンデンサに並列に接続された抵抗である請求項４記載のアクティブマトリクス回路。
【請求項６】
前記輝度値減少回路は前記コンデンサに並列に接続されたトランジスタであり制御信号に応答して前記コンデンサの前記電荷が時間とともに減少する速度を制御する請求項４記載のアクティブマトリクス回路。
【請求項７】
前記輝度値減少回路に接続され減少制御信号に応答して輝度値減少回路が輝度値を減少させる速度を制御する減少制御回路をさらに具備する請求項１記載のアクティブマトリクス回路。
【請求項８】
前記減少制御回路はトランジスタである請求項７記載のアクティブマトリクス回路。
【請求項９】
前記蓄積回路は前記輝度値を表現する電荷を蓄積するコンデンサであり、前記輝度値減少回路は前記コンデンサに並列に接続された抵抗であり、前記減少制御トランジスタは前記抵抗に直列に接続されて前記減少制御信号に応答して前記抵抗に流れる電流を制御する請求項８記載のアクティブマトリクス回路。
【請求項１０】
前記制御信号は前記制御回路を制御する選択信号を含み、前記減少制御信号は前記選択信号の反転信号である請求項７記載のアクティブマトリクス回路。
【請求項１１】
前記減少制御回路はインバータである請求項１０記載のアクティブマトリクス回路。
【請求項１２】
前記インバータはトランジスタである請求項１１記載のアクティブマトリクス回路。
【請求項１３】
前記制御された減少は前記輝度値が前記蓄積回路に蓄積された後、実質的な遅延なく始まる請求項１記載のアクティブマトリクス回路。
【請求項１４】
前記輝度値は、前記輝度値が前記蓄積回路に蓄積された後前記フレーム期間よりも短い第１の期間において一定値に保たれ前記第１の期間の終わりに減少される請求項１記載のアクティブマトリクス回路。
【請求項１５】
前記輝度値は前記輝度値が前記蓄積回路に蓄積された後連続的に減少する請求項１記載のアクティブマトリクス回路。
【請求項１６】
ａ）基板上に形成された複数の発光画素であって、各画素は電流に応答して発光する発光ダイオード（ＬＥＤ）と該ＬＥＤに電流を提供する画素駆動回路とを含む複数の発光画素を具備し、各画素駆動回路はさらに、
ｉ）制御信号に応答して蓄積回路に輝度値を蓄積する制御回路と；
ｉｉ）前記蓄積回路に応答してＬＥＤの電流を制御して前記輝度値により決定される輝度レベルで発光させる駆動回路と；
ｉｉｉ）前記蓄積回路に接続され前記蓄積回路に蓄積される前記輝度値を時間とともに減少させる輝度値減少回路とを具備する、表示装置。
【請求項１７】
前記ＬＥＤは有機発光ダイオードである請求項１６記載の表示装置。
【請求項１８】
前記ＬＥＤは無機発光ダイオードである請求項１６記載の表示装置。
【請求項１９】
前記無機ＬＥＤは多結晶半導体マトリクスにおける量子ドットである請求項１６記載の表示装置。
【請求項２０】
フレーム期間内で表示装置の輝度を減少させる方法であって、
ａ）ＬＥＤ画素制御信号を使用して輝度値を蓄積回路に蓄積してＬＥＤの電流を制御して前記輝度値により決定される輝度レベルで発光させ；
ｂ）前記蓄積回路に接続された輝度値減少回路を使用することによってフレーム期間内で前記輝度値の減少を制御して前記蓄積回路に蓄積される前記輝度値を減少させるステップを具備する方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３Ａ】
【図１３Ｂ】
【図１４】
【図１５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３Ａ】
【図１３Ｂ】
【図１４】
【図１５】
【公開番号】特開２０１３−１０１３５１（Ｐ２０１３−１０１３５１Ａ）
【公開日】平成２５年５月２３日（２０１３．５．２３）
【国際特許分類】
【出願番号】特願２０１２−２６５４６３（Ｐ２０１２−２６５４６３）
【出願日】平成２４年１２月４日（２０１２．１２．４）
【分割の表示】特願２０１０−５３２０７０（Ｐ２０１０−５３２０７０）の分割
【原出願日】平成２０年１１月３日（２００８．１１．３）
【出願人】（５１００５９９０７）グローバル オーエルイーディー テクノロジー リミティド ライアビリティ カンパニー (45)
【Ｆターム（参考）】
【公開日】平成２５年５月２３日（２０１３．５．２３）
【国際特許分類】
【出願日】平成２４年１２月４日（２０１２．１２．４）
【分割の表示】特願２０１０−５３２０７０（Ｐ２０１０−５３２０７０）の分割
【原出願日】平成２０年１１月３日（２００８．１１．３）
【出願人】（５１００５９９０７）グローバル オーエルイーディー テクノロジー リミティド ライアビリティ カンパニー (45)
【Ｆターム（参考）】
[ Back to top ]