動的ＥＣＣ符号化率調節方法、装置、およびシステム
【課題】誤り制御符号化（ＥＣＣ）の符号化率の動的調節方法、装置、およびシステムを提供する。
【解決手段】ビット誤り率モニタ１０６は、ＥＣＣエンジン１０４から受信した訂正不能コードワード信号に少なくとも部分的に基づいて、ビット誤り率を動的に決定する。ビット誤り率に基づいて、符号化率変更トリガがＥＣＣエンジン１０４へ送られ、所定の所望の範囲内に出力誤り率を維持するには符号化率を増減させる。ビット誤り率の変更に呼応して、誤り制御符号化の符号化率（ＥＣＣ符号化率）を、第１の符号化率から第２の符号化率へ変更する段階を備える。
【解決手段】ビット誤り率モニタ１０６は、ＥＣＣエンジン１０４から受信した訂正不能コードワード信号に少なくとも部分的に基づいて、ビット誤り率を動的に決定する。ビット誤り率に基づいて、符号化率変更トリガがＥＣＣエンジン１０４へ送られ、所定の所望の範囲内に出力誤り率を維持するには符号化率を増減させる。ビット誤り率の変更に呼応して、誤り制御符号化の符号化率（ＥＣＣ符号化率）を、第１の符号化率から第２の符号化率へ変更する段階を備える。
【発明の詳細な説明】
【背景技術】
【０００１】
メモリデバイスがデータを記憶および正確に保持する能力は重要である。プロセス技術の縮小化（scaling）によりメモリデバイスの小型化が進むにつれて、記憶データのインテグリティを危険に曝すビット誤りが益々問題になってきている。１を超えるビットが単一のメモリセルに記憶されるマルチレベルセル（ＭＬＣ）メモリにおいても、ビット誤りは問題を呈することがある。
【０００２】
メモリデバイスのビット誤り率（ＢＥＲ）は静的ではなく、メモリが利用されていくうちにメモリセルの電荷保持機能が低下するにつれ、経時的に変化しうる。
【図面の簡単な説明】
【０００３】
本発明の実施形態は、以下の詳細な記載を、以下の図面とともに読むことでよりよく理解される。
【図１】幾らかの実施形態による、誤り訂正装置を示すブロック図である。
【図２】メモリデバイスの出力誤り率対符号化率を表すグラフである。
【図３】幾らかの実施形態による、訂正不能なコードワード信号の生成を示すフロー図である。
【図４】幾らかの実施形態による、符号化率調節を示すフロー図である。
【図５】幾らかの実施形態による、符号化率調節を示すフロー図である。
【図６】幾らかの実施形態によるシステムを示す。
【発明を実施するための形態】
【０００４】
以下の記載においては、多数の特定の詳細を述べる。しかし、本発明の実施形態は、これら特定の詳細なく実施可能であることを理解されたい。他の場合には、公知の回路および技術は詳細には示さないことで記載の理解を曖昧にしないよう努めている。
【０００５】
「１実施形態」「１つの実施形態」「例示的実施形態」「様々な実施形態」等の用語は、本発明の記載される実施形態（１以上）が特定のフィーチャ、構造、または特性を含みうるが、全ての実施形態がこれら特定のフィーチャ、構造、または特性を含む必要はないことを示す。さらに、幾らかの実施形態は、他の実施形態で記載したフィーチャの幾らか、または全てを含んでもよく、または１つも含まなくてもよい。
【０００６】
以下の記載および請求項では、「連結」、「接続」、およびその派生語を利用している場合がある。これら用語は、互いに同義語であることを意図していない。特定の実施形態においては、「接続」とは、２以上の部材が互いに直接物理的または電気的接触関係にあることを示している。「連結」とは、２つ以上の部材が、互いに協働、または相互作用するが、必ずしも直接的な物理的または電気的接触関係になくてもよい。
【０００７】
請求項では、そうではないと明記していない限り、共通の部材を示す「第１」「第２」「第３」といった序数形容詞の利用は、単に、同様の部材の異なるインスタンスであることを示しており、これら記載される部材が、時間的、空間的、順位付け、または他の如何なる様態でもこの順序になければならないことを示しているわけではない。
【０００８】
本発明の様々な実施形態は、ハードウェア、ファームウェア、およびソフトウェアのうち１つ、またはこれらの任意の組み合わせにより実装可能である。本発明はさらに、１以上のプロセッサにより読み取りおよび実行されることでここで記載する動作を実行することのできる、機械読み取り可能な媒体に含まれる命令として実装されてよい。機械読み取り可能な媒体は、機械（例えばコンピュータ）読み取り可能な形式で情報を記憶、送信、および/または受信する任意の機構を含みうる。例えば、機械読み取り可能な媒体は、読み取り専用メモリ（ＲＯＭ）、ランダムアクセスメモリ（ＲＡＭ）、磁気ディスク記憶媒体、光学記憶媒体、フラッシュメモリデバイス等を含むがそれらに限定されない記憶媒体を含みうる。機械読み取り可能な媒体はさらに、電磁、光学、または音響搬送波信号等であるが、それらに限定されない、命令を符号化すべく変調された伝播信号も含む。
【０００９】
「無線」およびその派生語を利用して、非固体媒体による変調電磁放射を利用してデータを通信する回路、デバイス、システム、方法、技術、通信チャネル等を表している場合がある。しかしこの用語は、関連デバイスがワイヤを全く含まないことを示唆しているわけではないが、幾らかの実施形態では全く含まない場合もあってもよい。「携帯無線デバイス」という用語は、通信中に動いている可能性のある無線デバイスのことを表すのに利用される。
【００１０】
図１は、幾らかの実施形態による、誤り訂正装置を示すブロック図である。誤り訂正装置は、メモリアレイ（１０２）、メモリアレイ（１０２）に連結された誤り制御符号化（ＥＣＣ）エンジン（１０４）、および、ＥＣＣエンジン（１０４）に連結されたビット誤り率モニタ（１０６）を含む。幾らかの実施形態においては、メモリアレイ（１０２）、ＥＣＣエンジン（１０４）、およびビット誤り率モニタ（１０６）は、例えばメモリデバイス上などの、単一のダイ上に配置されてもよい。他の実施形態においては、これらコンポーネントが、単一のパッケージ内の異なるダイ上に配置されてよい。また他の実施形態においては、メモリアレイがメモリデバイスの一部であり、ＥＣＣエンジンおよびビット誤り率モニタが、メモリデバイスとは別個のメモリコントローラデバイスの一部であってもよい。他の構成もまた可能であってよい。
【００１１】
メモリアレイ（１０２）は、例えば不揮発性フラッシュメモリセルのようなメモリセルアレイであってよい。幾らかの実施形態においては、不揮発性メモリセルは、セル毎に１を超える数のビットを記憶することができてよい。例えば、メモリセルは、セル毎に２以上のビットを記憶することのできるマルチレベルフラッシュメモリセル（ＭＬＣ）であってよい。幾らかの実施形態においては、アレイは、ＮＡＮＤフラッシュメモリセルのアレイであってよい。しかし、実施形態は、ＮＯＲフラッシュメモリ、相変化メモリ、またはＥＣＣを利用して誤り訂正を行うのに適した任意の他の種類のメモリを含むがそれらに限定されない、他の種類のメモリに対しても適用可能であることを理解されたい。
【００１２】
メモリアレイは、情報データとＥＣＣパリティデータとを記憶する。このデータは、情報およびパリティデータ両方を含むコードワード形式で記憶されていてよい。ここでは、メモリアレイ（１０２）から読み取られるデータは、出力データ（１１０）と称することにする。メモリアレイ（１０２）に書き込まれるデータは、プログラミングされたデータ（１１２）と称することにする。
【００１３】
データがメモリアレイに書き込まれるとき、ＥＣＣエンジン（１０４）は、メモリアレイにデータをコードワードとして書き込む前に、パリティデータを計算して、情報およびパリティデータ両方を含むコードワードを形成する。ＥＣＣエンジンはさらに、前にコードワードとしてプログラミングされた出力データに、誤り訂正を施す。
【００１４】
ＥＣＣエンジン（１０４）は、多数の誤り制御符号のうちいずれかを利用して、コードワードを形成し、誤り訂正を行う。例えば、ＥＣＣエンジンは、ＢＣＨ符号またはリード・ソロモン符号を利用してよく、または、別の誤り制御符号を利用してよい。
【００１５】
概して一クラスのブロック符号については、一定範囲の符号化率については（つまり、コードワード内における、情報ビットの数ｋの全ビット数ｎに対する割合）、ＥＣＣエンジン（１０４）は、所定の数の誤りｔまでの訂正が可能である。ｔ以下の誤りを含むコードワードについては、誤りはＥＣＣエンジン（１０４）による訂正が可能であり、ポストＥＣＣデータ（１１４）を生成する。ポストＥＣＣデータ（１１４）は、情報とパリティビットと、誤り情報とを含みうる。訂正可能なコードワードについては、ポストＥＣＣ情報およびパリティビットには誤りがなく、誤り訂正数に関する情報は、もしあれば、ＥＣＣエンジン（１０４）により生成される。例えば、ＢＣＨ符号においては、誤り訂正数の決定は、誤り位置多項式の次数と等価である。各コードワードの誤り訂正数は、ビット誤り率モニタ（１０６）がビット誤り率を推定するのに利用されてよい。
【００１６】
１つのコードワードがｔ個を超える数の誤りを含むとき、コードワードは訂正不能であり、ＥＣＣエンジン（１０４）は、訂正不能コードワード信号（１１６）をビット誤り率モニタ（１０６）へ送る。訂正不能なコードワードについては、情報およびパリティビットは、少なくとも１つの誤りを含む。ＥＣＣエンジンは、正確な誤り訂正数は提供できないが、この数はｔより大きいと仮定される。
【００１７】
幾らかの実施形態においては、ＥＣＣエンジン（１０４）の符号化率を、コードワード長を増減することで変更することができる。例えば、コードワードが、（ｎ）から（ｎ−ｌ）に短くされてよい（ここでｌは、コードワード毎の低減ビット数である）。コードワードをｌビット分短くすることで、符号化率は、（ｋ／ｎ）から（ｋ−ｌ）／（ｎ−ｌ）に変更される。故に、ＥＣＣエンジンの符号化率を、ＥＣＣエンジンの符号化復号化機能を修正することなく変更することができる。
【００１８】
ビット誤り率モニタ（１０６）は、ＥＣＣエンジン（１０４）から受信した訂正不能コードワード信号に少なくとも部分的に基づいて、ビット誤り率を動的に決定する。ビット誤り率が所望のビット誤り率から所定の閾値分ずれている場合、ビット誤りモニタ（１０６）は、信号（１２０）をＥＣＣエンジンに送り、符号化率を調節する必要があることを示す。所望のビット誤り率および所定の閾値は両方とも、ユーザ設定可能な値であってよい。
【００１９】
ビット誤り率モニタが決定したビット誤り率が、所望のビット誤り率よりも所定の閾値分大きい場合、符号化率変更信号（１２０）は、ＥＣＣエンジンの符号化率を低減すべきであることを示す。ビット誤り率モニタが決定したビット誤り率が、所望のビット誤り率よりも所定の閾値分小さい場合、符号化率変更信号（１２０）は、ＥＣＣエンジンの符号化率を増加すべきであることを示す。
【００２０】
符号化率は、ＥＣＣエンジンの様々なパラメータの変更（コードワード長の変更または最大訂正数の変更を含むが、それらに限定されない）により変更されてよい。幾らかの実施形態においては、ＥＣＣエンジンの符号化率は、ビット誤りモニタが決定したビット誤り率の変更に呼応してコードワード長を変更することにより、第１の符号化率から第２の符号化率への動的な変更が可能である。
【００２１】
幾らかの実施形態においては、ビット誤り率モニタ（１０６）は、出力誤り率を決定する。出力誤り率は、訂正不能なコードワードに遭遇する前に読み取られた平均ビット数の逆数として定義される。訂正不能なコードワードに遭遇する前に読み取られた平均ビット数は、所定のパラメータで計算することができる。例えば、出力誤り率（ＥＲ）は、以下の計算により推定可能であるが、この式においてＢｉは次の訂正不能コードワードに遭遇する前に読み取られるビット数である。
【数１】
【００２２】
この計算において、ｊは採られたサンプル数であり、これは符号化率に対する反応レベルを変更するべく調節が可能である。符号化率を頻繁に変更しすぎることが望ましくない場合、ｊを大きくしておくことが考えられる。同様に、符号化率を迅速に調節して所望の出力誤り率に迅速に達することが望ましい場合には、ｊを小さくしておいてよい。幾らかの実施形態においては、Ｂｉの値をカウンタを利用して保存してよい。例えば、出力誤り率１０−１２においては、Ｂｉは４０ビットカウンタに収まる。他の実施形態においては、出力誤り率の逆数を計算して、これを符号化率変更のトリガとして利用することができる。この場合には、計算は、ｊを２の累乗として選択する場合、右にシフトしたＢｉの値の合計として実装されてよい。
【００２３】
他の実施形態においては、ビット誤り率モニタ（１０６）は、入力ビット誤り率を決定してよい。入力ビット誤り率は以下のように計算できる。
【数２】
【００２４】
この数式においては、Ｔｂはｔ個未満のビット誤りを有する全てのコードワードについての全ビット誤り数であり、Ｔｃは、ｊ個の読み取られたコードワード内の訂正不能なコードワードの総数であり、ｔは、ＥＣＣを利用して訂正可能な、コードワード内のビット誤りの最大数であり、（ｎ−ｌ）は、１コードワード内の全ビット数である。短くされていないコードワードの場合、ｌはゼロである。
【００２５】
入力ビット誤り率を利用して、符号化率の変更をトリガすることができる（１２０）。入力ビット誤り率に基づいて、出力誤り率を、ランダムビット誤り率の二項分布に基づいて推定することができる。または、入力ビット誤り率の出力誤り率に対するマッピングを、ルックアップテーブルを用いて実装することができる。実際に利用される符号化率の数は小さい場合もあり（例えば１０未満）、ルックアップテーブルのサイズも小さい。
【００２６】
符号化率変更信号（１２０）をビット誤りモニタ（１０６）から受信すると、ＥＣＣエンジン（１０４）は、メモリアレイ（１０２）にプログラミングされているコードワードをプログラミングしなおす必要がある場合がある。この処理は、コードワードをメモリアレイにプログラミングしなおす前に読み出して、新たな符号化率を利用して符号化しなおすことを必要とする場合がある。この処理は、１以上のアイドル期間中に行われてよい。この処理の中断は、ステートマシンにより、およびメモリアレイ内のプログラミングしなおされたブロックをシステマチックに追跡することにより行われてよい。
【００２７】
以下に示す表１は、メモリアレイが、メモリデバイスの誤り率に応じて、様々なコードワードサイズについて再構成される様子を示す。メモリデバイスの総容量は、許容範囲の原ビット誤り率が増加している間低減しうる。
【表１】
【００２８】
最初にデータは、ビット誤り率レベル１で読み書きが行われていてよい。検知された誤り率が３．４ｅ−５に近づくと、デバイスは、コードワードサイズを変更してビット誤り率レベル２で動作しようと試みてよい。新たなデータはより小さなコードワードを利用して書き込まれ、より強い誤り訂正が行われる。メモリに先に記憶された古いデータを更新して、より小さなコードワードを利用する。この更新は、バックグラウンドのタスクとして実行されうる。データと共に、そのデータがどのレベルに符号化されたかを示す指標を記憶させてもよい。デバイスの所定のパーセンテージに達すると（例えば９７．７％以上）空き容量がなくなるので、ビット誤り率レベルは変更されない。検知された誤り率が６．３ｅ−５に近くなったら、上述の方法同様にビット誤りレベル３で動作するようデバイスが切り替わってよい。
【００２９】
図２は、出力誤り率を、ｎ＝３２７６７、ｋ＝３２６９２、およびｔ＝５の場合の、様々な入力ビット誤り率（２０２、２０４、２０６、２０８、２１０）における、符号化率の関数として示すグラフ（２００）である。グラフからは、符号化率が低くなると出力誤り率も低くなることが分かる。これは、入力ビット誤り率が固定されている場合には、コードワードサイズが小さくなると、ｔ個を超える数の誤りを有するコードワードがある確率が低くなるからである。故に、固定符号化復号化回路においては、図１を参照して上述したように符号化率を動的に変更することで、入力ビット誤り率が固定されているときの出力誤り率を調節することができる。
【００３０】
グラフ（２００）からは、さらに、入力ビット誤り率が変化しても、符号化率を変更することで出力誤り率が維持される場合があることが分かる。例えば、入力ビット誤り率が５Ｅ−０６（２０８）から１Ｅ−０５（２０６）へと増加した場合でも、符号化率を０．９９５から０．９９０へ低減させることで、出力誤り率は１Ｅ−１３に維持することができる。
【００３１】
図３は、幾らかの実施形態による、訂正不能なコードワード信号の生成を示すフロー図である。読み取りコマンドがプロセッサまたはメモリコントローラから発行されると、１以上のコードワードがメモリセルアレイから読み出されてよい。アレイから読み出された各コードワードについて、ＥＣＣエンジンは、該コードワードがＥＣＣを利用して訂正可能であるか否かを判断する（ブロック３０２）。訂正可能である場合、該コードワードに対して誤り訂正を行う（ブロック３０４）。訂正不能である場合、つまり、ＥＣＣ方式で訂正可能な誤り数ｔを超える誤りを含む場合、訂正不能コードワード信号をビット誤り率モニタに送る（ブロック３０６）。この処理は、メモリアレイから読み出される全てのコードワードについて繰り返される（ブロック３０８）。訂正不能コードワード信号は、後にビット誤り率モニタがビット誤り率を決定する際に利用されうる。
【００３２】
図４は、幾らかの実施形態による、出力誤り率を利用した符号化率調節を示すフロー図である。出力誤り率は、少なくとも１以上の受信された訂正不能コードワード信号に基づいて決定される（ブロック４０２）。幾らかの実施形態においては、出力誤り率は、図１に関して上述した方法でビット誤り率モニタにより計算されてよい。出力誤り率が所定の閾値を超える場合、または、所望の率よりも所定値ずれている場合（ブロック４０４）、ＥＣＣエンジンの符号化率を調節する（ブロック４０６）。幾らかの実施形態においては、ＥＣＣエンジンに符号化率変更信号を送ることでＥＣＣエンジンの符号化率を上下に調節してよい。出力誤り率が閾値を超えない場合、または、所定の率からずれていない場合、ＥＣＣエンジンの符号化率は修正されない。この場合、信号もＥＣＣエンジンに送らなくてよい。全ての出力データが処理されるまで、引き続き出力誤り率を算出してビット誤り率を調節する（ブロック４０８）。
【００３３】
図５は、幾らかの実施形態による、入力ビット誤り率を利用した符号化率調節を示すフロー図である。入力ビット誤り率は、各コードワードの訂正ビット数に少なくとも基づいて決定される（ブロック５０２）。幾らかの実施形態においては、入力ビット誤り率は、図１に関して上述した方法でビット誤り率モニタブロックにより計算されてよい。その後、この入力ビット誤り率に基づいて出力誤り率を決定してよい（ブロック５０４）。幾らかの実施形態においては、出力誤り率は、ビット誤り率の二項分布に基づいて推定することができる。他の実施形態においては、出力誤り率は、ルックアップテーブルを用いて入力ビット誤り率にマッピングすることができる。決定された出力誤り率が所定の閾値を超える場合、または、所望の率よりも所定値ずれている場合（ブロック５０６）、ＥＣＣエンジンの符号化率を調節する（ブロック５０８）。幾らかの実施形態においては、ＥＣＣエンジンに符号化率変更信号を送ることでＥＣＣエンジンの符号化率を上下に調節してよい。出力誤り率が閾値を超えない場合、または、所定の率からずれていない場合、ＥＣＣエンジンの符号化率は修正されない。この場合、信号もＥＣＣエンジンに送らなくてよい。全ての出力データが処理されるまで、引き続き出力誤り率を算出してビット誤り率を調節する（ブロック５１０）。
【００３４】
別の実施形態においては（不図示）、ＥＣＣエンジンの符号化率の調節は、入力ビット誤り率のみに基づいて行われてよい。この場合、出力誤り率の決定は必要なくなろう。
【００３５】
図６は、１実施形態によるシステムのブロック図である。幾らかの実施形態においては、システムは携帯無線デバイスであってよい。
【００３６】
システムは、インターコネクト（６０６）経由で通信するコントローラ（６０２）を含みうる。コントローラ（６０２）は、マイクロコントローラ、１以上のマイクロプロセッサであってよく、これら各々が１以上のコア、デジタル信号プロセッサ（ＤＳＰ）、または別の種類のコントローラを含みうる。システムはバッテリ（６０４）により電力供給されてよく、または、ＡＣ電源のような別の電源により電力供給されてもよい。
【００３７】
様々な入出力（Ｉ／Ｏ）デバイス（６１４）を、インターコネクト（６０６）に連結してよい。Ｉ／Ｏデバイスは、ディスプレイ、キーボード、マウス、タッチスクリーン、または他のＩ／Ｏデバイスなどのアイテムを含みうる。さらにアンテナ（６１０）を含む無線ネットワークインタフェース（６０８）が、インターコネクト（６０６）に連結されてよい。無線インタフェース（６０８）は、セルラー式または他の無線通信を、システムと他のデバイスとの間で可能としてよい。１実施形態においては、アンテナ（６１０）はダイポールアンテナ（dipole antenna）であってよい。
【００３８】
システムはさらに、ＥＣＣをサポートする機能を有する不揮発性メモリデバイス（６４０）も含む（ＮＡＮＤフラッシュメモリデバイス等であるがそれに限られない）。メモリデバイスはシステムに組み込まれていてもよいし、または、オプションのフラッシュカードインタフェース（６１２）または他の種類のインタフェースに挿入されうる取り外し可能な記憶媒体（例えばカード形式の部材（card form factor））の一部であってもよい。
【００３９】
メモリデバイス（６４０）は、メモリアレイ（１０２）、アレイに連結されたＥＣＣエンジン（１０４）、および、ＥＣＣエンジンに連結されたビット誤り率モニタ（１０６）を含む、図１を参照して上述した各ブロックを含みうる。メモリデバイス（６４０）は他の部材も含んでよいが、それらは理解を促進する観点からここでは示さない。
【００４０】
幾らかの実施形態においては、ＥＣＣエンジン（１０４）およびビット誤り率モニタ（１０６）は、例えばシステムのメモリデバイス（６４０）に連結されたメモリコントローラデバイス内のメモリデバイスとは分離されていてよい。
【００４１】
ＥＣＣエンジン（１０４）は、パリティデータを計算して、メモリアレイ（１１２）にプログラミングされるデータのコードワードを形成してよい。出力データがメモリアレイ（１１０）から読み出されるとき、ＥＣＣエンジンは誤り訂正を行ってよい。ＥＣＣ訂正されたデータ（１１４）は、ビット誤り率モニタ（１０６）へ送られてよい。ＥＣＣエンジンがコードワードを訂正できない場合、訂正不能コードワード信号（１１６）をビット誤り率モニタ（１０６）へ送る。
【００４２】
図１を参照して上述したように、ビット誤り率モニタ（１０６）は、ＥＣＣエンジン（１０４）から受信した訂正不能コードワード信号に少なくとも部分的に基づいて、ビット誤り率を動的に決定する。ビット誤り率に基づいて、符号化率変更トリガがＥＣＣエンジン（１０４）へ送られ、所定の所望の範囲内に出力誤り率を維持するには符号化率を増減させる必要があることを示してよい。
【００４３】
符号化率の動的調節方法、装置、およびシステムが様々な実施形態で開示された。上述の記載において、多数の特定の詳細が述べられた。しかし、本発明の実施形態は、これら特定の詳細なく実施可能であることを理解されたい。他の場合には、公知の回路および技術は詳細には示さないことで記載の理解を曖昧にしないよう努めている。実施形態は、特定の例示的実施形態に関して記載されてきた。しかし、本開示を読んだ当業者には明らかなように、ここに記載された実施形態の幅広い精神および範囲から逸脱することなく、これら実施形態に様々な変形例および変更例を加えることが可能である。故に、明細書および図面は、限定的ではなく例示的に捉えられるべきである。
【背景技術】
【０００１】
メモリデバイスがデータを記憶および正確に保持する能力は重要である。プロセス技術の縮小化（scaling）によりメモリデバイスの小型化が進むにつれて、記憶データのインテグリティを危険に曝すビット誤りが益々問題になってきている。１を超えるビットが単一のメモリセルに記憶されるマルチレベルセル（ＭＬＣ）メモリにおいても、ビット誤りは問題を呈することがある。
【０００２】
メモリデバイスのビット誤り率（ＢＥＲ）は静的ではなく、メモリが利用されていくうちにメモリセルの電荷保持機能が低下するにつれ、経時的に変化しうる。
【図面の簡単な説明】
【０００３】
本発明の実施形態は、以下の詳細な記載を、以下の図面とともに読むことでよりよく理解される。
【図１】幾らかの実施形態による、誤り訂正装置を示すブロック図である。
【図２】メモリデバイスの出力誤り率対符号化率を表すグラフである。
【図３】幾らかの実施形態による、訂正不能なコードワード信号の生成を示すフロー図である。
【図４】幾らかの実施形態による、符号化率調節を示すフロー図である。
【図５】幾らかの実施形態による、符号化率調節を示すフロー図である。
【図６】幾らかの実施形態によるシステムを示す。
【発明を実施するための形態】
【０００４】
以下の記載においては、多数の特定の詳細を述べる。しかし、本発明の実施形態は、これら特定の詳細なく実施可能であることを理解されたい。他の場合には、公知の回路および技術は詳細には示さないことで記載の理解を曖昧にしないよう努めている。
【０００５】
「１実施形態」「１つの実施形態」「例示的実施形態」「様々な実施形態」等の用語は、本発明の記載される実施形態（１以上）が特定のフィーチャ、構造、または特性を含みうるが、全ての実施形態がこれら特定のフィーチャ、構造、または特性を含む必要はないことを示す。さらに、幾らかの実施形態は、他の実施形態で記載したフィーチャの幾らか、または全てを含んでもよく、または１つも含まなくてもよい。
【０００６】
以下の記載および請求項では、「連結」、「接続」、およびその派生語を利用している場合がある。これら用語は、互いに同義語であることを意図していない。特定の実施形態においては、「接続」とは、２以上の部材が互いに直接物理的または電気的接触関係にあることを示している。「連結」とは、２つ以上の部材が、互いに協働、または相互作用するが、必ずしも直接的な物理的または電気的接触関係になくてもよい。
【０００７】
請求項では、そうではないと明記していない限り、共通の部材を示す「第１」「第２」「第３」といった序数形容詞の利用は、単に、同様の部材の異なるインスタンスであることを示しており、これら記載される部材が、時間的、空間的、順位付け、または他の如何なる様態でもこの順序になければならないことを示しているわけではない。
【０００８】
本発明の様々な実施形態は、ハードウェア、ファームウェア、およびソフトウェアのうち１つ、またはこれらの任意の組み合わせにより実装可能である。本発明はさらに、１以上のプロセッサにより読み取りおよび実行されることでここで記載する動作を実行することのできる、機械読み取り可能な媒体に含まれる命令として実装されてよい。機械読み取り可能な媒体は、機械（例えばコンピュータ）読み取り可能な形式で情報を記憶、送信、および/または受信する任意の機構を含みうる。例えば、機械読み取り可能な媒体は、読み取り専用メモリ（ＲＯＭ）、ランダムアクセスメモリ（ＲＡＭ）、磁気ディスク記憶媒体、光学記憶媒体、フラッシュメモリデバイス等を含むがそれらに限定されない記憶媒体を含みうる。機械読み取り可能な媒体はさらに、電磁、光学、または音響搬送波信号等であるが、それらに限定されない、命令を符号化すべく変調された伝播信号も含む。
【０００９】
「無線」およびその派生語を利用して、非固体媒体による変調電磁放射を利用してデータを通信する回路、デバイス、システム、方法、技術、通信チャネル等を表している場合がある。しかしこの用語は、関連デバイスがワイヤを全く含まないことを示唆しているわけではないが、幾らかの実施形態では全く含まない場合もあってもよい。「携帯無線デバイス」という用語は、通信中に動いている可能性のある無線デバイスのことを表すのに利用される。
【００１０】
図１は、幾らかの実施形態による、誤り訂正装置を示すブロック図である。誤り訂正装置は、メモリアレイ（１０２）、メモリアレイ（１０２）に連結された誤り制御符号化（ＥＣＣ）エンジン（１０４）、および、ＥＣＣエンジン（１０４）に連結されたビット誤り率モニタ（１０６）を含む。幾らかの実施形態においては、メモリアレイ（１０２）、ＥＣＣエンジン（１０４）、およびビット誤り率モニタ（１０６）は、例えばメモリデバイス上などの、単一のダイ上に配置されてもよい。他の実施形態においては、これらコンポーネントが、単一のパッケージ内の異なるダイ上に配置されてよい。また他の実施形態においては、メモリアレイがメモリデバイスの一部であり、ＥＣＣエンジンおよびビット誤り率モニタが、メモリデバイスとは別個のメモリコントローラデバイスの一部であってもよい。他の構成もまた可能であってよい。
【００１１】
メモリアレイ（１０２）は、例えば不揮発性フラッシュメモリセルのようなメモリセルアレイであってよい。幾らかの実施形態においては、不揮発性メモリセルは、セル毎に１を超える数のビットを記憶することができてよい。例えば、メモリセルは、セル毎に２以上のビットを記憶することのできるマルチレベルフラッシュメモリセル（ＭＬＣ）であってよい。幾らかの実施形態においては、アレイは、ＮＡＮＤフラッシュメモリセルのアレイであってよい。しかし、実施形態は、ＮＯＲフラッシュメモリ、相変化メモリ、またはＥＣＣを利用して誤り訂正を行うのに適した任意の他の種類のメモリを含むがそれらに限定されない、他の種類のメモリに対しても適用可能であることを理解されたい。
【００１２】
メモリアレイは、情報データとＥＣＣパリティデータとを記憶する。このデータは、情報およびパリティデータ両方を含むコードワード形式で記憶されていてよい。ここでは、メモリアレイ（１０２）から読み取られるデータは、出力データ（１１０）と称することにする。メモリアレイ（１０２）に書き込まれるデータは、プログラミングされたデータ（１１２）と称することにする。
【００１３】
データがメモリアレイに書き込まれるとき、ＥＣＣエンジン（１０４）は、メモリアレイにデータをコードワードとして書き込む前に、パリティデータを計算して、情報およびパリティデータ両方を含むコードワードを形成する。ＥＣＣエンジンはさらに、前にコードワードとしてプログラミングされた出力データに、誤り訂正を施す。
【００１４】
ＥＣＣエンジン（１０４）は、多数の誤り制御符号のうちいずれかを利用して、コードワードを形成し、誤り訂正を行う。例えば、ＥＣＣエンジンは、ＢＣＨ符号またはリード・ソロモン符号を利用してよく、または、別の誤り制御符号を利用してよい。
【００１５】
概して一クラスのブロック符号については、一定範囲の符号化率については（つまり、コードワード内における、情報ビットの数ｋの全ビット数ｎに対する割合）、ＥＣＣエンジン（１０４）は、所定の数の誤りｔまでの訂正が可能である。ｔ以下の誤りを含むコードワードについては、誤りはＥＣＣエンジン（１０４）による訂正が可能であり、ポストＥＣＣデータ（１１４）を生成する。ポストＥＣＣデータ（１１４）は、情報とパリティビットと、誤り情報とを含みうる。訂正可能なコードワードについては、ポストＥＣＣ情報およびパリティビットには誤りがなく、誤り訂正数に関する情報は、もしあれば、ＥＣＣエンジン（１０４）により生成される。例えば、ＢＣＨ符号においては、誤り訂正数の決定は、誤り位置多項式の次数と等価である。各コードワードの誤り訂正数は、ビット誤り率モニタ（１０６）がビット誤り率を推定するのに利用されてよい。
【００１６】
１つのコードワードがｔ個を超える数の誤りを含むとき、コードワードは訂正不能であり、ＥＣＣエンジン（１０４）は、訂正不能コードワード信号（１１６）をビット誤り率モニタ（１０６）へ送る。訂正不能なコードワードについては、情報およびパリティビットは、少なくとも１つの誤りを含む。ＥＣＣエンジンは、正確な誤り訂正数は提供できないが、この数はｔより大きいと仮定される。
【００１７】
幾らかの実施形態においては、ＥＣＣエンジン（１０４）の符号化率を、コードワード長を増減することで変更することができる。例えば、コードワードが、（ｎ）から（ｎ−ｌ）に短くされてよい（ここでｌは、コードワード毎の低減ビット数である）。コードワードをｌビット分短くすることで、符号化率は、（ｋ／ｎ）から（ｋ−ｌ）／（ｎ−ｌ）に変更される。故に、ＥＣＣエンジンの符号化率を、ＥＣＣエンジンの符号化復号化機能を修正することなく変更することができる。
【００１８】
ビット誤り率モニタ（１０６）は、ＥＣＣエンジン（１０４）から受信した訂正不能コードワード信号に少なくとも部分的に基づいて、ビット誤り率を動的に決定する。ビット誤り率が所望のビット誤り率から所定の閾値分ずれている場合、ビット誤りモニタ（１０６）は、信号（１２０）をＥＣＣエンジンに送り、符号化率を調節する必要があることを示す。所望のビット誤り率および所定の閾値は両方とも、ユーザ設定可能な値であってよい。
【００１９】
ビット誤り率モニタが決定したビット誤り率が、所望のビット誤り率よりも所定の閾値分大きい場合、符号化率変更信号（１２０）は、ＥＣＣエンジンの符号化率を低減すべきであることを示す。ビット誤り率モニタが決定したビット誤り率が、所望のビット誤り率よりも所定の閾値分小さい場合、符号化率変更信号（１２０）は、ＥＣＣエンジンの符号化率を増加すべきであることを示す。
【００２０】
符号化率は、ＥＣＣエンジンの様々なパラメータの変更（コードワード長の変更または最大訂正数の変更を含むが、それらに限定されない）により変更されてよい。幾らかの実施形態においては、ＥＣＣエンジンの符号化率は、ビット誤りモニタが決定したビット誤り率の変更に呼応してコードワード長を変更することにより、第１の符号化率から第２の符号化率への動的な変更が可能である。
【００２１】
幾らかの実施形態においては、ビット誤り率モニタ（１０６）は、出力誤り率を決定する。出力誤り率は、訂正不能なコードワードに遭遇する前に読み取られた平均ビット数の逆数として定義される。訂正不能なコードワードに遭遇する前に読み取られた平均ビット数は、所定のパラメータで計算することができる。例えば、出力誤り率（ＥＲ）は、以下の計算により推定可能であるが、この式においてＢｉは次の訂正不能コードワードに遭遇する前に読み取られるビット数である。
【数１】
【００２２】
この計算において、ｊは採られたサンプル数であり、これは符号化率に対する反応レベルを変更するべく調節が可能である。符号化率を頻繁に変更しすぎることが望ましくない場合、ｊを大きくしておくことが考えられる。同様に、符号化率を迅速に調節して所望の出力誤り率に迅速に達することが望ましい場合には、ｊを小さくしておいてよい。幾らかの実施形態においては、Ｂｉの値をカウンタを利用して保存してよい。例えば、出力誤り率１０−１２においては、Ｂｉは４０ビットカウンタに収まる。他の実施形態においては、出力誤り率の逆数を計算して、これを符号化率変更のトリガとして利用することができる。この場合には、計算は、ｊを２の累乗として選択する場合、右にシフトしたＢｉの値の合計として実装されてよい。
【００２３】
他の実施形態においては、ビット誤り率モニタ（１０６）は、入力ビット誤り率を決定してよい。入力ビット誤り率は以下のように計算できる。
【数２】
【００２４】
この数式においては、Ｔｂはｔ個未満のビット誤りを有する全てのコードワードについての全ビット誤り数であり、Ｔｃは、ｊ個の読み取られたコードワード内の訂正不能なコードワードの総数であり、ｔは、ＥＣＣを利用して訂正可能な、コードワード内のビット誤りの最大数であり、（ｎ−ｌ）は、１コードワード内の全ビット数である。短くされていないコードワードの場合、ｌはゼロである。
【００２５】
入力ビット誤り率を利用して、符号化率の変更をトリガすることができる（１２０）。入力ビット誤り率に基づいて、出力誤り率を、ランダムビット誤り率の二項分布に基づいて推定することができる。または、入力ビット誤り率の出力誤り率に対するマッピングを、ルックアップテーブルを用いて実装することができる。実際に利用される符号化率の数は小さい場合もあり（例えば１０未満）、ルックアップテーブルのサイズも小さい。
【００２６】
符号化率変更信号（１２０）をビット誤りモニタ（１０６）から受信すると、ＥＣＣエンジン（１０４）は、メモリアレイ（１０２）にプログラミングされているコードワードをプログラミングしなおす必要がある場合がある。この処理は、コードワードをメモリアレイにプログラミングしなおす前に読み出して、新たな符号化率を利用して符号化しなおすことを必要とする場合がある。この処理は、１以上のアイドル期間中に行われてよい。この処理の中断は、ステートマシンにより、およびメモリアレイ内のプログラミングしなおされたブロックをシステマチックに追跡することにより行われてよい。
【００２７】
以下に示す表１は、メモリアレイが、メモリデバイスの誤り率に応じて、様々なコードワードサイズについて再構成される様子を示す。メモリデバイスの総容量は、許容範囲の原ビット誤り率が増加している間低減しうる。
【表１】
【００２８】
最初にデータは、ビット誤り率レベル１で読み書きが行われていてよい。検知された誤り率が３．４ｅ−５に近づくと、デバイスは、コードワードサイズを変更してビット誤り率レベル２で動作しようと試みてよい。新たなデータはより小さなコードワードを利用して書き込まれ、より強い誤り訂正が行われる。メモリに先に記憶された古いデータを更新して、より小さなコードワードを利用する。この更新は、バックグラウンドのタスクとして実行されうる。データと共に、そのデータがどのレベルに符号化されたかを示す指標を記憶させてもよい。デバイスの所定のパーセンテージに達すると（例えば９７．７％以上）空き容量がなくなるので、ビット誤り率レベルは変更されない。検知された誤り率が６．３ｅ−５に近くなったら、上述の方法同様にビット誤りレベル３で動作するようデバイスが切り替わってよい。
【００２９】
図２は、出力誤り率を、ｎ＝３２７６７、ｋ＝３２６９２、およびｔ＝５の場合の、様々な入力ビット誤り率（２０２、２０４、２０６、２０８、２１０）における、符号化率の関数として示すグラフ（２００）である。グラフからは、符号化率が低くなると出力誤り率も低くなることが分かる。これは、入力ビット誤り率が固定されている場合には、コードワードサイズが小さくなると、ｔ個を超える数の誤りを有するコードワードがある確率が低くなるからである。故に、固定符号化復号化回路においては、図１を参照して上述したように符号化率を動的に変更することで、入力ビット誤り率が固定されているときの出力誤り率を調節することができる。
【００３０】
グラフ（２００）からは、さらに、入力ビット誤り率が変化しても、符号化率を変更することで出力誤り率が維持される場合があることが分かる。例えば、入力ビット誤り率が５Ｅ−０６（２０８）から１Ｅ−０５（２０６）へと増加した場合でも、符号化率を０．９９５から０．９９０へ低減させることで、出力誤り率は１Ｅ−１３に維持することができる。
【００３１】
図３は、幾らかの実施形態による、訂正不能なコードワード信号の生成を示すフロー図である。読み取りコマンドがプロセッサまたはメモリコントローラから発行されると、１以上のコードワードがメモリセルアレイから読み出されてよい。アレイから読み出された各コードワードについて、ＥＣＣエンジンは、該コードワードがＥＣＣを利用して訂正可能であるか否かを判断する（ブロック３０２）。訂正可能である場合、該コードワードに対して誤り訂正を行う（ブロック３０４）。訂正不能である場合、つまり、ＥＣＣ方式で訂正可能な誤り数ｔを超える誤りを含む場合、訂正不能コードワード信号をビット誤り率モニタに送る（ブロック３０６）。この処理は、メモリアレイから読み出される全てのコードワードについて繰り返される（ブロック３０８）。訂正不能コードワード信号は、後にビット誤り率モニタがビット誤り率を決定する際に利用されうる。
【００３２】
図４は、幾らかの実施形態による、出力誤り率を利用した符号化率調節を示すフロー図である。出力誤り率は、少なくとも１以上の受信された訂正不能コードワード信号に基づいて決定される（ブロック４０２）。幾らかの実施形態においては、出力誤り率は、図１に関して上述した方法でビット誤り率モニタにより計算されてよい。出力誤り率が所定の閾値を超える場合、または、所望の率よりも所定値ずれている場合（ブロック４０４）、ＥＣＣエンジンの符号化率を調節する（ブロック４０６）。幾らかの実施形態においては、ＥＣＣエンジンに符号化率変更信号を送ることでＥＣＣエンジンの符号化率を上下に調節してよい。出力誤り率が閾値を超えない場合、または、所定の率からずれていない場合、ＥＣＣエンジンの符号化率は修正されない。この場合、信号もＥＣＣエンジンに送らなくてよい。全ての出力データが処理されるまで、引き続き出力誤り率を算出してビット誤り率を調節する（ブロック４０８）。
【００３３】
図５は、幾らかの実施形態による、入力ビット誤り率を利用した符号化率調節を示すフロー図である。入力ビット誤り率は、各コードワードの訂正ビット数に少なくとも基づいて決定される（ブロック５０２）。幾らかの実施形態においては、入力ビット誤り率は、図１に関して上述した方法でビット誤り率モニタブロックにより計算されてよい。その後、この入力ビット誤り率に基づいて出力誤り率を決定してよい（ブロック５０４）。幾らかの実施形態においては、出力誤り率は、ビット誤り率の二項分布に基づいて推定することができる。他の実施形態においては、出力誤り率は、ルックアップテーブルを用いて入力ビット誤り率にマッピングすることができる。決定された出力誤り率が所定の閾値を超える場合、または、所望の率よりも所定値ずれている場合（ブロック５０６）、ＥＣＣエンジンの符号化率を調節する（ブロック５０８）。幾らかの実施形態においては、ＥＣＣエンジンに符号化率変更信号を送ることでＥＣＣエンジンの符号化率を上下に調節してよい。出力誤り率が閾値を超えない場合、または、所定の率からずれていない場合、ＥＣＣエンジンの符号化率は修正されない。この場合、信号もＥＣＣエンジンに送らなくてよい。全ての出力データが処理されるまで、引き続き出力誤り率を算出してビット誤り率を調節する（ブロック５１０）。
【００３４】
別の実施形態においては（不図示）、ＥＣＣエンジンの符号化率の調節は、入力ビット誤り率のみに基づいて行われてよい。この場合、出力誤り率の決定は必要なくなろう。
【００３５】
図６は、１実施形態によるシステムのブロック図である。幾らかの実施形態においては、システムは携帯無線デバイスであってよい。
【００３６】
システムは、インターコネクト（６０６）経由で通信するコントローラ（６０２）を含みうる。コントローラ（６０２）は、マイクロコントローラ、１以上のマイクロプロセッサであってよく、これら各々が１以上のコア、デジタル信号プロセッサ（ＤＳＰ）、または別の種類のコントローラを含みうる。システムはバッテリ（６０４）により電力供給されてよく、または、ＡＣ電源のような別の電源により電力供給されてもよい。
【００３７】
様々な入出力（Ｉ／Ｏ）デバイス（６１４）を、インターコネクト（６０６）に連結してよい。Ｉ／Ｏデバイスは、ディスプレイ、キーボード、マウス、タッチスクリーン、または他のＩ／Ｏデバイスなどのアイテムを含みうる。さらにアンテナ（６１０）を含む無線ネットワークインタフェース（６０８）が、インターコネクト（６０６）に連結されてよい。無線インタフェース（６０８）は、セルラー式または他の無線通信を、システムと他のデバイスとの間で可能としてよい。１実施形態においては、アンテナ（６１０）はダイポールアンテナ（dipole antenna）であってよい。
【００３８】
システムはさらに、ＥＣＣをサポートする機能を有する不揮発性メモリデバイス（６４０）も含む（ＮＡＮＤフラッシュメモリデバイス等であるがそれに限られない）。メモリデバイスはシステムに組み込まれていてもよいし、または、オプションのフラッシュカードインタフェース（６１２）または他の種類のインタフェースに挿入されうる取り外し可能な記憶媒体（例えばカード形式の部材（card form factor））の一部であってもよい。
【００３９】
メモリデバイス（６４０）は、メモリアレイ（１０２）、アレイに連結されたＥＣＣエンジン（１０４）、および、ＥＣＣエンジンに連結されたビット誤り率モニタ（１０６）を含む、図１を参照して上述した各ブロックを含みうる。メモリデバイス（６４０）は他の部材も含んでよいが、それらは理解を促進する観点からここでは示さない。
【００４０】
幾らかの実施形態においては、ＥＣＣエンジン（１０４）およびビット誤り率モニタ（１０６）は、例えばシステムのメモリデバイス（６４０）に連結されたメモリコントローラデバイス内のメモリデバイスとは分離されていてよい。
【００４１】
ＥＣＣエンジン（１０４）は、パリティデータを計算して、メモリアレイ（１１２）にプログラミングされるデータのコードワードを形成してよい。出力データがメモリアレイ（１１０）から読み出されるとき、ＥＣＣエンジンは誤り訂正を行ってよい。ＥＣＣ訂正されたデータ（１１４）は、ビット誤り率モニタ（１０６）へ送られてよい。ＥＣＣエンジンがコードワードを訂正できない場合、訂正不能コードワード信号（１１６）をビット誤り率モニタ（１０６）へ送る。
【００４２】
図１を参照して上述したように、ビット誤り率モニタ（１０６）は、ＥＣＣエンジン（１０４）から受信した訂正不能コードワード信号に少なくとも部分的に基づいて、ビット誤り率を動的に決定する。ビット誤り率に基づいて、符号化率変更トリガがＥＣＣエンジン（１０４）へ送られ、所定の所望の範囲内に出力誤り率を維持するには符号化率を増減させる必要があることを示してよい。
【００４３】
符号化率の動的調節方法、装置、およびシステムが様々な実施形態で開示された。上述の記載において、多数の特定の詳細が述べられた。しかし、本発明の実施形態は、これら特定の詳細なく実施可能であることを理解されたい。他の場合には、公知の回路および技術は詳細には示さないことで記載の理解を曖昧にしないよう努めている。実施形態は、特定の例示的実施形態に関して記載されてきた。しかし、本開示を読んだ当業者には明らかなように、ここに記載された実施形態の幅広い精神および範囲から逸脱することなく、これら実施形態に様々な変形例および変更例を加えることが可能である。故に、明細書および図面は、限定的ではなく例示的に捉えられるべきである。
【特許請求の範囲】
【請求項１】
ビット誤り率の変更に呼応して、誤り制御符号化の符号化率（ＥＣＣ符号化率）を、第１の符号化率から第２の符号化率へ変更する段階
を備える、方法。
【請求項２】
前記ＥＣＣ符号化率を前記第１の符号化率から前記第２の符号化率へ変更する段階は、
コードワードを短くする段階
を有する、請求項１に記載の方法。
【請求項３】
前記ビット誤り率は、出力誤り率である、請求項１に記載の方法。
【請求項４】
１から所定の整定数についての訂正不能コードワード信号が受信される前に読み取られたビットの数の合計で、前記所定の整定数を除算することにより、前記出力誤り率を決定する段階
をさらに備える、請求項３に記載の方法。
【請求項５】
前記ビット誤り率は、入力ビット誤り率である、請求項１に記載の方法。
【請求項６】
前記ＥＣＣ符号化率を変更する段階は、
前記ビット誤り率が所定値より大きい場合に前記ＥＣＣ符号化率を低減する段階
を有する、請求項１に記載の方法。
【請求項７】
前記ＥＣＣ符号化率を変更する段階は、
前記ビット誤り率が所定値より小さい場合に前記ＥＣＣ符号化率を増加する段階
を有する、請求項１に記載の方法。
【請求項８】
メモリアレイ内に既に存在する複数のコードワードを前記第２の符号化率を利用してプログラミングしなおす段階
をさらに備える、請求項１に記載の方法。
【請求項９】
プログラミングしなおす段階は、
前記メモリアレイから前記複数のコードワードを読み取る段階と、
前記第２の符号化率を利用して前記複数のコードワードを符号化する段階と、
前記複数のコードワードを前記メモリアレイに書き戻す段階と
を有する、請求項８に記載の方法。
【請求項１０】
プログラミングしなおす段階は、少なくとも１つのアイドル期間に行われる、請求項９に記載の方法。
【請求項１１】
メモリアレイと、
前記メモリアレイに連結された誤り制御符号化エンジン（ＥＣＣエンジン）と、
前記ＥＣＣエンジンに連結されたビット誤りモニタと
を備え、
前記ＥＣＣエンジンは、各訂正不能なコードワードについて前記ビット誤りモニタに対して信号を提供し、
前記ビット誤りモニタは、ビット誤り率に基づいて前記ＥＣＣエンジンに対する符号化率変更をトリガする、装置。
【請求項１２】
前記ＥＣＣエンジンは、さらに、訂正可能なコードワードのビット誤りを訂正し、各訂正可能なコードワードの訂正ビット数を決定し、各訂正可能なコードワードの前記訂正ビット数を前記ビット誤りモニタに提供する、請求項１１に記載の装置。
【請求項１３】
前記ビット誤り率は、出力誤り率である、請求項１１に記載の装置。
【請求項１４】
前記ビット誤り率は、入力ビット誤り率である、請求項１１に記載の装置。
【請求項１５】
前記メモリアレイ、前記ＥＣＣエンジン、および前記ビット誤りモニタは、メモリデバイスの一部である、請求項１１に記載の装置。
【請求項１６】
前記メモリデバイスは、ＮＡＮＤフラッシュメモリデバイスである、請求項１５に記載の装置。
【請求項１７】
前記ＥＣＣエンジンおよび前記ビット誤りモニタは、メモリコントローラデバイスの一部であり、
前記メモリアレイは、フラッシュメモリデバイスの一部である、請求項１１に記載の装置。
【請求項１８】
インターコネクトと、
前記インターコネクトに連結されたコントローラと、
前記インターコネクトに連結された無線インタフェースと、
前記インターコネクトに連結されたメモリデバイスと
を備え、
前記メモリデバイスは、メモリアレイ、前記メモリアレイに連結された誤り制御符号化エンジン（ＥＣＣエンジン）、および前記ＥＣＣエンジンに連結されたビット誤りモニタを有し、
前記ＥＣＣエンジンは、各訂正不能なコードワードについて前記ビット誤りモニタに対して信号を提供し、
前記ビット誤りモニタは、ビット誤り率に基づいて前記ＥＣＣエンジンに対する符号化率変更をトリガする、システム。
【請求項１９】
前記メモリデバイスはＮＡＮＤフラッシュメモリデバイスである、請求項１８に記載のシステム。
【請求項２０】
前記メモリアレイは、複数のメモリセルを含み、
各メモリセルは、セル毎に少なくとも２ビットを記憶する機能を有する、請求項１９に記載のシステム。
【請求項２１】
前記ビット誤り率は、出力誤り率である、請求項１８に記載のシステム。
【請求項２２】
メモリアレイから読み取ったコードワードを誤り制御符号化（ＥＣＣ）を利用して第１の符号化率で訂正可能であるか否かを判断して、前記コードワードが訂正可能である場合に誤り訂正を行う段階と、
前記コードワードが訂正不能である場合、訂正不能コードワード信号を提供する段階と、
前記訂正不能コードワード信号を利用して出力誤り率を決定する段階と、
前記出力誤り率が所定の閾値を超える場合、前記第１の符号化率を第２の符号化率に変更する段階と
を備える、方法。
【請求項２３】
前記メモリアレイから、前記第１の符号化率で符号化された複数のコードワードを読み取る段階と、
前記第２の符号化率を利用して前記複数のコードワードを符号化する段階と、
前記第２の符号化率で符号化された前記複数のコードワードを前記メモリアレイに書き戻す段階と
をさらに備える、請求項２２に記載の方法。
【請求項２４】
前記メモリアレイは、ＮＡＮＤフラッシュメモリセルのアレイである、請求項２２に記載の方法。
【請求項１】
ビット誤り率の変更に呼応して、誤り制御符号化の符号化率（ＥＣＣ符号化率）を、第１の符号化率から第２の符号化率へ変更する段階
を備える、方法。
【請求項２】
前記ＥＣＣ符号化率を前記第１の符号化率から前記第２の符号化率へ変更する段階は、
コードワードを短くする段階
を有する、請求項１に記載の方法。
【請求項３】
前記ビット誤り率は、出力誤り率である、請求項１に記載の方法。
【請求項４】
１から所定の整定数についての訂正不能コードワード信号が受信される前に読み取られたビットの数の合計で、前記所定の整定数を除算することにより、前記出力誤り率を決定する段階
をさらに備える、請求項３に記載の方法。
【請求項５】
前記ビット誤り率は、入力ビット誤り率である、請求項１に記載の方法。
【請求項６】
前記ＥＣＣ符号化率を変更する段階は、
前記ビット誤り率が所定値より大きい場合に前記ＥＣＣ符号化率を低減する段階
を有する、請求項１に記載の方法。
【請求項７】
前記ＥＣＣ符号化率を変更する段階は、
前記ビット誤り率が所定値より小さい場合に前記ＥＣＣ符号化率を増加する段階
を有する、請求項１に記載の方法。
【請求項８】
メモリアレイ内に既に存在する複数のコードワードを前記第２の符号化率を利用してプログラミングしなおす段階
をさらに備える、請求項１に記載の方法。
【請求項９】
プログラミングしなおす段階は、
前記メモリアレイから前記複数のコードワードを読み取る段階と、
前記第２の符号化率を利用して前記複数のコードワードを符号化する段階と、
前記複数のコードワードを前記メモリアレイに書き戻す段階と
を有する、請求項８に記載の方法。
【請求項１０】
プログラミングしなおす段階は、少なくとも１つのアイドル期間に行われる、請求項９に記載の方法。
【請求項１１】
メモリアレイと、
前記メモリアレイに連結された誤り制御符号化エンジン（ＥＣＣエンジン）と、
前記ＥＣＣエンジンに連結されたビット誤りモニタと
を備え、
前記ＥＣＣエンジンは、各訂正不能なコードワードについて前記ビット誤りモニタに対して信号を提供し、
前記ビット誤りモニタは、ビット誤り率に基づいて前記ＥＣＣエンジンに対する符号化率変更をトリガする、装置。
【請求項１２】
前記ＥＣＣエンジンは、さらに、訂正可能なコードワードのビット誤りを訂正し、各訂正可能なコードワードの訂正ビット数を決定し、各訂正可能なコードワードの前記訂正ビット数を前記ビット誤りモニタに提供する、請求項１１に記載の装置。
【請求項１３】
前記ビット誤り率は、出力誤り率である、請求項１１に記載の装置。
【請求項１４】
前記ビット誤り率は、入力ビット誤り率である、請求項１１に記載の装置。
【請求項１５】
前記メモリアレイ、前記ＥＣＣエンジン、および前記ビット誤りモニタは、メモリデバイスの一部である、請求項１１に記載の装置。
【請求項１６】
前記メモリデバイスは、ＮＡＮＤフラッシュメモリデバイスである、請求項１５に記載の装置。
【請求項１７】
前記ＥＣＣエンジンおよび前記ビット誤りモニタは、メモリコントローラデバイスの一部であり、
前記メモリアレイは、フラッシュメモリデバイスの一部である、請求項１１に記載の装置。
【請求項１８】
インターコネクトと、
前記インターコネクトに連結されたコントローラと、
前記インターコネクトに連結された無線インタフェースと、
前記インターコネクトに連結されたメモリデバイスと
を備え、
前記メモリデバイスは、メモリアレイ、前記メモリアレイに連結された誤り制御符号化エンジン（ＥＣＣエンジン）、および前記ＥＣＣエンジンに連結されたビット誤りモニタを有し、
前記ＥＣＣエンジンは、各訂正不能なコードワードについて前記ビット誤りモニタに対して信号を提供し、
前記ビット誤りモニタは、ビット誤り率に基づいて前記ＥＣＣエンジンに対する符号化率変更をトリガする、システム。
【請求項１９】
前記メモリデバイスはＮＡＮＤフラッシュメモリデバイスである、請求項１８に記載のシステム。
【請求項２０】
前記メモリアレイは、複数のメモリセルを含み、
各メモリセルは、セル毎に少なくとも２ビットを記憶する機能を有する、請求項１９に記載のシステム。
【請求項２１】
前記ビット誤り率は、出力誤り率である、請求項１８に記載のシステム。
【請求項２２】
メモリアレイから読み取ったコードワードを誤り制御符号化（ＥＣＣ）を利用して第１の符号化率で訂正可能であるか否かを判断して、前記コードワードが訂正可能である場合に誤り訂正を行う段階と、
前記コードワードが訂正不能である場合、訂正不能コードワード信号を提供する段階と、
前記訂正不能コードワード信号を利用して出力誤り率を決定する段階と、
前記出力誤り率が所定の閾値を超える場合、前記第１の符号化率を第２の符号化率に変更する段階と
を備える、方法。
【請求項２３】
前記メモリアレイから、前記第１の符号化率で符号化された複数のコードワードを読み取る段階と、
前記第２の符号化率を利用して前記複数のコードワードを符号化する段階と、
前記第２の符号化率で符号化された前記複数のコードワードを前記メモリアレイに書き戻す段階と
をさらに備える、請求項２２に記載の方法。
【請求項２４】
前記メモリアレイは、ＮＡＮＤフラッシュメモリセルのアレイである、請求項２２に記載の方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１２−１５５７３７（Ｐ２０１２−１５５７３７Ａ）
【公開日】平成２４年８月１６日（２０１２．８．１６）
【国際特許分類】
【外国語出願】
【出願番号】特願２０１２−８４２２６（Ｐ２０１２−８４２２６）
【出願日】平成２４年４月２日（２０１２．４．２）
【分割の表示】特願２００９−５４９３０９（Ｐ２００９−５４９３０９）の分割
【原出願日】平成２０年３月４日（２００８．３．４）
【出願人】（５９１００３９４３）インテル・コーポレーション (1,101)
【Ｆターム（参考）】
【公開日】平成２４年８月１６日（２０１２．８．１６）
【国際特許分類】
【出願番号】特願２０１２−８４２２６（Ｐ２０１２−８４２２６）
【出願日】平成２４年４月２日（２０１２．４．２）
【分割の表示】特願２００９−５４９３０９（Ｐ２００９−５４９３０９）の分割
【原出願日】平成２０年３月４日（２００８．３．４）
【出願人】（５９１００３９４３）インテル・コーポレーション (1,101)
【Ｆターム（参考）】
[ Back to top ]