説明

化合物半導体装置及びその製造方法

【課題】動作電圧の高電圧化を図るも、デバイス特性の劣化(化学的・物理的変化)を確実に抑止し、高耐圧及び高出力を実現する信頼性の高い化合物半導体装置を得る。
【解決手段】本発明による化合物半導体装置では、化合物半導体層2上を均質な同一材料(ここではSiN)からなり誘電率が一様な第1の保護膜6が覆い、第1の保護膜6の開口6aの一端部分に酸素を含有する保護部、ここでは当該一端部分を覆う酸化膜である第2の保護膜7aが形成されており、開口6aを埋め込み第2の保護膜7aを包含するオーバーハング形状のゲート電極8が形成される。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、化合物半導体装置及びその製造方法に関する。
【背景技術】
【0002】
窒化物半導体装置は、高い飽和電子速度及びワイドバンドギャップ等の特徴を利用し、高耐圧及び高出力の半導体デバイスとしての開発が活発に行われている。窒化物半導体デバイスとしては、電界効果トランジスタ、特に高電子移動度トランジスタ(High Electron Mobility Transistor:HEMT)についての報告が数多くなされている。特に、GaNを電子走行層として、AlGaNを電子供給層として用いたAlGaN/GaN・HEMTが注目されている。AlGaN/GaN・HEMTでは、GaNとAlGaNとの格子定数差に起因した歪みがAlGaNに生じる。これにより発生したピエゾ分極及びAlGaNの自発分極により、高濃度の2次元電子ガス(2DEG)が得られる。そのため、高耐圧及び高出力が実現できる。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開2010−251456号公報
【特許文献2】特表2009−524242号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
AlGaN/GaN・HEMT等の高出力高周波用の窒化物半導体装置では、高い出力を得るために動作電圧の高電圧化が必要である。しかしながら、動作電圧の増大を図れば、ゲート電極の周辺における電界強度が増大し、デバイス特性の劣化(化学的・物理的変化)を引き起こすという問題がある。高出力の窒化物半導体装置における信頼性を向上させるには、ゲート電極の周辺における高電界によるデバイス特性の劣化を抑制することが必須である。
【0005】
本発明は、上記の課題に鑑みてなされたものであり、動作電圧の高電圧化を図るも、デバイス特性の劣化(化学的・物理的変化)を確実に抑止し、高耐圧及び高出力を実現する信頼性の高い化合物半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【0006】
化合物半導体装置の一態様は、化合物半導体層と、開口を有し、前記化合物半導体層上を均質な同一材料で連続的に覆う絶縁膜と、前記開口を埋め込むように前記化合物半導体層上に形成されたゲートとを含み、前記絶縁膜の前記開口の一端部分に、酸素を含有する保護部が形成されている。
【0007】
化合物半導体装置の製造方法の一態様は、化合物半導体層上を均質な同一材料で連続的に覆うように、開口を有する絶縁膜を形成する工程と、前記絶縁膜の前記開口の一端部分に、酸素を含有する保護部を形成する工程と、前記開口を埋め込むように前記化合物半導体層上にゲートを形成する工程とを含む。
【発明の効果】
【0008】
上記の諸態様によれば、動作電圧の高電圧化を図るも、デバイス特性の劣化(化学的・物理的変化)を確実に抑止し、高耐圧及び高出力を実現する信頼性の高い化合物半導体装置を得ることができる。
【図面の簡単な説明】
【0009】
【図1】第1の実施形態によるショットキー型のAlGaN/GaN・HEMTの製造方法を工程順に示す概略断面図である。
【図2】図1に引き続き、第1の実施形態によるショットキー型のAlGaN/GaN・HEMTの製造方法を工程順に示す概略断面図である。
【図3】図2に引き続き、第1の実施形態によるショットキー型のAlGaN/GaN・HEMTの製造方法を工程順に示す概略断面図である。
【図4】図3に引き続き、第1の実施形態によるショットキー型のAlGaN/GaN・HEMTの製造方法を工程順に示す概略断面図である。
【図5】第1の実施形態によるショットキー型のAlGaN/GaN・HEMTを示す概略断面図である。
【図6】第1の実施形態の比較例として、従来のAlGaN/GaN・HEMTを示す概略断面図である。
【図7】第1の実施形態によるAlGaN/GaN・HEMTについて、高温通電時におけるゲートリーク電流量の変化を示す特性図である。
【図8】第1の実施形態の変形例によるショットキー型のAlGaN/GaN・HEMTの製造方法における主要工程を示す概略断面図である。
【図9】第2の実施形態によるショットキー型のAlGaN/GaN・HEMTの製造方法における主要工程を示す概略断面図である。
【図10】図9に引き続き、第2の実施形態によるショットキー型のAlGaN/GaN・HEMTの製造方法における主要工程を示す概略断面図である。
【図11】第3の実施形態による電源装置の概略構成を示す結線図である。
【図12】第4の実施形態による高周波増幅器の概略構成を示す結線図である。
【発明を実施するための形態】
【0010】
以下、諸実施形態について図面を参照して詳細に説明する。以下の諸実施形態では、化合物半導体装置の構成について、その製造方法と共に説明する。
なお、以下の図面において、図示の便宜上、相対的に正確な大きさ及び厚みに示していない構成部材がある。
【0011】
(第1の実施形態)
本実施形態では、化合物半導体装置としてショットキー型のAlGaN/GaN・HEMTを開示する。
図1〜図4は、第1の実施形態によるショットキー型のAlGaN/GaN・HEMTの製造方法を工程順に示す概略断面図である。
【0012】
先ず、図1(a)に示すように、成長用基板として例えば半絶縁性のSiC基板1上に、化合物半導体の積層構造である化合物半導体層2を形成する。化合物半導体層2は、バッファ層2a、電子走行層2b、中間層2c、電子供給層2d、及びキャップ層2eを有して構成される。AlGaN/GaN・HEMTでは、電子走行層2bの電子供給層2d(正確には中間層2c)との界面近傍に2次元電子ガス(2DEG)が生成される。
【0013】
詳細には、SiC基板1上に、例えば有機金属気相成長(MOVPE:Metal Organic Vapor Phase Epitaxy)法により、以下の各化合物半導体を成長する。MOVPE法の代わりに、分子線エピタキシー(MBE:Molecular Beam Epitaxy)法等を用いても良い。
【0014】
SiC基板1上に、AlN、i(インテンショナリ・アンドープ)−GaN、i−AlGaN、n−AlGaN,及びn−GaNを順次堆積し、バッファ層2a、電子走行層2b、中間層2c、電子供給層2d、及びキャップ層2eを積層形成する。AlN、GaN、AlGaN、及びGaNの成長条件としては、原料ガスとしてトリメチルアルミニウムガス、トリメチルガリウムガス、及びアンモニアガスの混合ガスを用いる。成長する化合物半導体層に応じて、Al源であるトリメチルアルミニウムガス、Ga源であるトリメチルガリウムガスの供給の有無及び流量を適宜設定する。共通原料であるアンモニアガスの流量は、100sccm〜10LM程度とする。また、成長圧力は50Torr〜300Torr程度、成長温度は1000℃〜1200℃程度とする。
【0015】
GaN、AlGaNをn型として成長する際には、n型不純物として例えばSiを含む例えばSiH4ガスを所定の流量で原料ガスに添加し、GaN及びAlGaNにSiをドーピングする。Siのドーピング濃度は、1×1018/cm3程度〜1×1020/cm3程度、例えば5×1018/cm3程度とする。
ここで、バッファ層2aは膜厚0.1μm程度、電子走行層2bは膜厚3μm程度、中間層2cは膜厚5nm程度、電子供給層2dは膜厚20nm程度で例えばAl比率0.2〜0.3程度、表面層2eは膜厚10nm程度に形成する。
【0016】
続いて、図1(b)に示すように、素子分離構造3を形成する。
詳細には、化合物半導体層2の素子分離領域に例えばアルゴン(Ar)を注入する。これにより、化合物半導体層2及びSiC基板1の表層部分に素子分離構造3が形成される。素子分離構造3により、化合物半導体層2上で活性領域が画定される。
なお、素子分離は、上記の注入法の代わりに、例えばSTI(Shallow Trench Isolation)法を用いて行っても良い。
【0017】
続いて、図1(c)に示すように、ソース電極4及びドレイン電極5を形成する。
詳細には、先ず、化合物半導体層2の表面におけるソース電極及びドレイン電極の形成予定位置のキャップ層2eに、電極溝2A,2Bを形成する。
化合物半導体層2の表面におけるソース電極及びドレイン電極の形成予定位置を開口するレジストマスクを形成する。このレジストマスクを用いて、キャップ層2eをドライエッチングして除去する。これにより、電極溝2A,2Bが形成される。ドライエッチングには、Ar等の不活性ガス及びCl2等の塩素系ガスをエッチングガスとして用いる。ここで、キャップ層2eを貫通して電子供給層2dの表層部分までドライエッチングして電極溝を形成しても良い。
【0018】
電極材料として例えばTi/Alを用いる。電極形成には、蒸着法及びリフトオフ法に適した例えば庇構造2層レジストを用いる。このレジストを化合物半導体層2上に塗布し、電極溝2A,2Bを開口するレジストマスクを形成する。このレジストマスクを用いて、Ti/Alを堆積する。Tiの厚みは20nm程度、Alの厚みは200nm程度とする。リフトオフ法により、庇構造のレジストマスク及びその上に堆積したTi/Alを除去する。その後、SiC基板1を、例えば窒素雰囲気中において550℃程度で熱処理し、残存したTi/Alを電子供給層2dとオーミックコンタクトさせる。以上により、電極溝2A,2BをTi/Alの下部で埋め込むソース電極4及びドレイン電極5が形成される。
【0019】
続いて、図2(a)に示すように、第1の保護膜6を形成する。
詳細には、化合物半導体層2の全面に絶縁物、例えばシリコン窒化物(SiN)を、プラズマCVD法等により例えば50nm程度の厚みに堆積する。これにより、第1の保護膜6が形成される。化合物半導体層2上を覆う第1の保護膜6は、均質な同一材料(ここではSiN)で形成される。
【0020】
第1の保護膜の材料としては、SiNの代わりにアルミナ(Al23)、シリコン酸化物(SiO2)、シリコン酸化窒化物(SiON)等を用いることもできる。
第1の保護膜の材料にSiO2を用いる場合、SiO2はダングリングボンドが少ない材料であるが、第1の保護膜に開口を形成するためのドライエッチングにより、開口端部においてSiO2の結合が破壊され、ダングリングボンドが増加する。本実施形態では、後述するように、第2の保護膜により開口端部が保護されることになる。
【0021】
続いて、図2(b)に示すように、第1の保護膜6に開口6aを形成する。
詳細には、先ず、第1の保護膜6の全面にレジストを塗布する。レジストに紫外線法により例えば600nm幅の開口用露光を行い、レジストを現像する。これにより、開口10aを有するレジストマスク10が形成される。
【0022】
次に、レジストマスク10を用いて、第1の保護膜6をSF6をエッチングガスとして用いてドライエッチングする。これにより、第1の保護膜6の開口10aから露出する部位がエッチングされ、第1の保護膜6には開口6aが形成される。
レジストマスク10は、酸素プラズマを用いたアッシング処理又は薬液を用いたウェット処理により除去される。
【0023】
続いて、図2(c)に示すように、酸化膜7を形成する。
詳細には、第1の保護膜6上に所定の酸化物を堆積する。酸化物としては、シリコン酸化物(SiO2)、シリコン酸窒化物(SiON)、SOG等の炭素含有シリコン酸化物(SiOC)、アルミナ(Al23)、ハフニウム酸化物(HfO2)等が好ましい。本実施形態では、例えばSiO2を用いる。具体的に、開口6a内を含む第1の保護膜6の全面に、例えば電子線感光型SOD膜(ネガ型)をスピンコーティング法により成膜する。これにより、酸化膜7が形成される。
【0024】
続いて、図3(a)に示すように、第2の保護膜7aを形成する。
詳細には、電子線描画法により酸化膜7に対して、開口6aの一端部位上に位置する部分に電子線を照射する。ここでは、酸化膜7の、開口6aのドレイン形成部位側の端部から、ドレイン形成部位側に100nm程度後退した位置と、開口6a内に50nm程度進入した位置との間の領域に、所定の電子線をドーズする。その後、酸化膜7を現像及びキュアする。以上により、上記の領域のみに酸化膜7が残存し、第2の保護膜7aが形成される。第2の保護膜7aは、第1の保護膜6の表面上から、開口6aの側面を覆い、化合物半導体層2の表面である開口6aの底面の一部にかけて形成される。
【0025】
なお、上記の電子線描画法を行う代わりに、酸化膜7上に、上記の領域のみをマスクするレジストマスクを形成し、このレジストマスクを用いて酸化膜7をドライエッチングして、第2の保護膜7aを形成するようにしても良い。
【0026】
続いて、図3(b)に示すように、ゲート形成用のレジストマスク13を形成する。
詳細には、先ず、下層レジスト11(例えば、商品名PMGI:米国マイクロケム社製)及び上層レジスト12(例えば、商品名PFI32-A8:住友化学社製)をそれぞれ例えばスピンコート法により全面に塗布形成する。紫外線露光により例えば1.5μm径程度の開口12aを上層レジスト12に形成する。次に、上層レジスト12をマスクとして、下層レジスト11をアルカリ現像液でウェットエッチングし、下層レジスト11に開口11aを形成する。以上により、開口11aを有する下層レジスト11と、開口12aを有する上層レジスト12とからなるレジストマスク13が形成される。レジストマスク13において、開口11a及び開口12aが連通する開口を13aとする。
【0027】
続いて、図4(a)に示すように、ゲート電極8を形成する。
詳細には、レジストマスク13をマスクとして、開口13a内を含む全面にゲートメタル(Ni:膜厚10nm程度/Au:膜厚300nm程度)を蒸着する。これにより、第1の保護膜6の開口6a内をゲートメタルで埋め込み化合物半導体層2の表面とショットキー接触する、ゲート電極8が形成される。
【0028】
続いて、図4(b)に示すように、レジストマスク13を除去する。
詳細には、SiC基板1を80℃に加温したN-メチル-ピロリジノン中に浸潤し、レジストマスク13及び不要なゲートメタルをリフトオフ法により除去する。ゲート電極8は、下部が開口6aで化合物半導体層2の表面とショットキー接触し、上部が開口6aよりも幅広のオーバーハング形状に形成される。第2の保護膜7aは、ゲート電極8の上部下に位置し、ゲート電極8の上部で覆われて包含される。
【0029】
しかる後、ソース電極4及びドレイン電極5、ゲート電極8の電気的接続等の諸工程を経て、ショットキー型のAlGaN/GaN・HEMTが形成される。
【0030】
以下、本実施形態によるショットキー型のAlGaN/GaN・HEMTの奏する諸効果について、比較例との比較に基づいて説明する。
図5は、第1の実施形態によるショットキー型のAlGaN/GaN・HEMTを示す概略断面図であり、図4(b)に対応する図である。図6は、本実施形態の比較例として、従来のAlGaN/GaN・HEMTを示す概略断面図である。
【0031】
本実施形態によるAlGaN/GaN・HEMTでは、図5に示すように、化合物半導体層2上を第1の保護膜6が覆う。第1の保護膜6の開口6aの一端部分に第2の保護膜7aが形成されており、開口6aを埋め込み第2の保護膜7aを包含するオーバーハング形状のゲート電極8が形成される。
【0032】
第2の保護膜7aを有しない比較例のAlGaN/GaN・HEMTでは、図6に示すように、第1の保護膜6の開口6aの側壁にゲート電極8が直接的に接触する。第1の保護膜6は、プラズマCVD法により形成されることが多く、この製法で形成された絶縁膜は多くの不対電子対(ダングリングボンド)を有する。このダングリングボンド(水素結合基を含む)は、GaN−HEMTに特有の電流コラプスを抑制するために非常に効果的である。しかしながら、このような絶縁膜にゲート電極が接触した状態で強い電界が印加されると、ダングリングボンドのように、正常な結合がなされていない状態(以下、この状態を、「ダングリングボンド(水素結合基を含む)」で代表して記す。)とゲート電極のゲートメタルとが反応してシリサイドが生じ易い。このシリサイドは、当該シリサイドが例えば窒化物半導体層2と接触した場合、ゲート電流のリークパスとして作用すると考えられる。また、このシリサイド化が生じる箇所では、拡散してきたゲートメタルと化合物半導体自体との反応も進み易いと考えられる。即ち、第1の保護膜6の開口6aの一端部分に存する多量のダングリングボンドにより、化合物半導体層2、第1の保護膜6及びゲート電極8の三者における所定の反応によりゲート電流のリークパスが形成され、デバイス特性の劣化(化学的・物理的変化)が惹起される。
【0033】
本実施形態では、先ず、化合物半導体層2上を第1の保護膜6が覆う、即ち化合物半導体層2上を、ゲート電極8のショットキー接触部位を除き、均質な同一材料(ここではSiN)からなり誘電率が一様な第1の保護膜6が連続的に覆う。この構成では、第1の保護膜6には誘電率の不連続部分が存在せず、当該不連続部分に起因する電界集中の発生の懸念はない。
【0034】
そして、第1の保護膜6の開口6aの一端部分に局所的に保護部が形成される。ここでは、ドレイン電極5側の開口6aの一端部分を覆うように、酸素を含みダングリングボンド(水素結合基を含む)の少ない絶縁材料からなる第2の保護膜7aが形成される。開口6aのドレイン電極5側の一端部分は、当該一端部分で第1の保護膜6の化合物半導体層2との間に段差が生じること、ドレイン電極5側に近いことに起因して、最も電界集中が発生し易い箇所である。本実施形態では、この一端部分を含む領域をダングリングボンドの少ない第2の保護膜7aで被覆する。これにより、ダングリングボンドの多い、即ち反応性に富んだ第1の保護膜6と、ゲート電極8との接触が遮断され、シリサイド化等の反応が防止される。また、第2の保護膜7aに含まれる酸素は、例えばゲート電極8の構成元素であるNiとの間で不動体を形成し、より一層のシリサイド化等の防止機能を発揮する。更に、第2の保護膜7aの存在により、ゲート電極8と化合物半導体層2との直接的な反応も防止される。
【0035】
即ち本実施形態では、第1の保護膜6により誘電率の不連続部分の存在に起因する電界集中の防止効果を保持しつつも、第2の保護膜7aにより化合物半導体層2、第1の保護膜6及びゲート電極8の三者の反応を抑止してデバイス特性の劣化が防止される。
【0036】
第2の保護膜7aは、その配置、例えば第1の絶縁膜6上における端部位置を制御することにより、電界集中点を任意の位置に分割することができる。第2の保護膜7aの当該端部位置をゲート電極8の直近から遠ざければ、電界集中点の一部がゲート電極8から離間し、デバイス特性の劣化の更なる確実な防止が実現する。
【0037】
本実施形態によるAlGaN/GaN・HEMTについて、高温通電時におけるゲートリーク電流量の変化について調べた。その結果を図7に示す。
図7に示すように、本実施形態によるAlGaN/GaN・HEMTでは、200℃におけるピンチオフ通電において、長時間にわたってゲートリーク電流の増大が抑制されることが確認された、この結果は、本実施形態によるAlGaN/GaN・HEMTがデバイス特性に優れ、高い信頼性を有していることを示している。
【0038】
以上説明したように、本実施形態によれば、動作電圧の高電圧化を図るも、デバイス特性の劣化(化学的・物理的変化)を確実に抑止し、高耐圧及び高出力を実現する信頼性の高いAlGaN/GaN・HEMTを得ることができる。
【0039】
(変形例)
以下、第1の実施形態によるショットキー型のAlGaN/GaN・HEMTの変形例について説明する。本例では、第2の保護膜の形状が異なる点で第1の実施形態と相違する。なお、第1の実施形態によるAlGaN/GaN・HEMTと同様の構成部材等については、同符号を付して詳しい説明を省略する。
図8は、第1の実施形態の変形例によるショットキー型のAlGaN/GaN・HEMTの製造方法における主要工程を示す概略断面図である。
【0040】
先ず、第1の実施形態の図1(a)〜図2(c)の諸工程を経て、第1の保護膜6上に酸化膜7を形成する。このときの様子を図8(a)に示す。
【0041】
続いて、図8(b)に示すように、第2の保護膜7bを形成する。
詳細には、電子線描画法により酸化膜7に対して、開口6aの一端部位上に位置する部分に電子線を照射する。ここでは、酸化膜7の、開口6aのドレイン形成部位側の端部から、ドレイン形成部位側に100nm程度後退した位置と、開口6a内に50nm程度進入した位置との間の領域に、所定の電子線をドーズする。このとき、電子線のドーズ量を、中央部分の領域では一定値とし、各端部の近傍領域では、各端部に向かうほど上記の一定値から減少する低値となるように調節する。その後、酸化膜7を現像及びキュアする。以上により、上記の領域のみに酸化膜7が残存し、第2の保護膜7bが形成される。第2の保護膜7bは、図8(b)の下図にも拡大して示すように、中央部の領域7baでは一定の膜厚であり、各端部の近傍領域7bbでは、各端部に向かって徐々に膜厚が薄くなるテーパ形状とされる。
【0042】
なお、上記の電子線描画法を行う代わりに、酸化膜7上に、上記の領域のみを開口するレジストマスクを形成し、このレジストマスクを用いて酸化膜7をウェットエッチングするようにしても良い。このウェットエッチングにより、各端部の近傍領域7bbで各端部に向かって徐々に膜厚が薄くなるテーパ形状に第2の保護膜が形成される。
【0043】
続いて、第1の実施形態の図3(b)〜図4(b)の諸工程を実行する。図4(b)に対応する状態を図8(c)に示す。
しかる後、ソース電極4及びドレイン電極5、ゲート電極8の電気的接続等の諸工程を経て、ショットキー型のAlGaN/GaN・HEMTが形成される。
【0044】
本例では、第1の実施形態と同様に、第1の保護膜6により誘電率の不連続部分の存在に起因する電界集中の防止効果を保持しつつも、第2の保護膜7bにより化合物半導体層2、第1の保護膜6及びゲート電極8の三者の反応を抑止してデバイス特性の劣化が防止される。
【0045】
更に本例では、第2の保護膜7bは、中央部の領域7baでは一定の膜厚であり、各端部の近傍領域7bbでは、各端部に向かって徐々に膜厚が薄くなる形状に形成される。
本実施形態における第2の保護膜7aでは、その各端部で第1の保護膜6との間に段差が生じる。そのため、各端部(特にドレイン電極5側の端部)で電界強度が増大する可能性がある。本例における第2の保護膜7bでは、各端部の近傍領域7bbにおいて各端部に向かって徐々に膜厚が薄くなる形状とされ、上記の段差が解消されている。これにより、第2の保護膜7bの各端部における電界集中が緩和し、ゲート電極8の近傍における第1の保護膜6及び第2の保護膜7b、及び化合物半導体層2の変質が防止され、デバイス特性の劣化の更なる確実な防止が実現する。
【0046】
以上説明したように、本例によれば、動作電圧の高電圧化を図るも、デバイス特性の劣化(化学的・物理的変化)をより確実に抑止し、高耐圧及び高出力を実現する信頼性の高いAlGaN/GaN・HEMTを得ることができる。
【0047】
(第2の実施形態)
以下、第2の実施形態によるショットキー型のAlGaN/GaN・HEMTについて説明する。本実施形態では、第1の実施形態における第2の保護膜に相当する保護部の態様が異なる点で第1の実施形態と相違する。なお、第1の実施形態によるAlGaN/GaN・HEMTと同様の構成部材等については、同符号を付して詳しい説明を省略する。
図9及び図10は、第2の実施形態によるショットキー型のAlGaN/GaN・HEMTの製造方法における主要工程を示す概略断面図である。
【0048】
先ず、第1の実施形態の図1(a)〜図2(a)の諸工程を経て、化合物半導体層2の全面に第1の保護膜6を形成する。このときの様子を図9(a)に示す。
【0049】
続いて、図9(b)に示すように、第1の保護膜6に保護領域6bを形成する。
詳細には、先ず、第1の保護膜6の全面にレジストを塗布する。レジストに電子描画法により、例えばソース電極4とドレイン電極5との間におけるドレイン電極5寄りの200nm幅の所定領域に電子照射を行い、レジストを現像する。これにより、開口11aを有するレジストマスク11が形成される。
【0050】
次に、レジストマスク11を用いて第1の保護膜6に酸素注入を行う。酸素は、第1の保護膜6の開口11aから露出する所定領域に注入される。ここでは、所定領域の表層部分のみに酸素注入を行う。即ち、所定領域における厚み方向の表層部分のみに酸素が達し、厚み方向の全体には達しない条件(加速エネルギーの調節)で酸素注入を行う。これにより、所定領域の表層部分が酸素リッチの状態に変質し、保護領域6bが形成される。第1の保護膜6は、保護領域6bが形成されても、所定領域の表層部分以外の箇所は変質しておらず、均質な同一材料(ここではSiN)の連続的な状態が保持される。
レジストマスク11は、酸素プラズマを用いたアッシング処理又は薬液を用いたウェット処理により除去される。
【0051】
続いて、図9(c)に示すように、レジストマスク12を形成する。
詳細には、第1の保護膜6の全面にレジストを塗布する。レジストに紫外線法により例えば600nm幅の開口用露光を行い、レジストを現像する。これにより、開口12aを有するレジストマスク12が形成される。開口12aから、保護領域6bのソース電極4側の一部を含む第1の保護膜6の表面の一部が露出する。
【0052】
続いて、図10(a)に示すように、第1の保護膜6に開口6aを形成する。
詳細には、レジストマスク12を用いて、第1の保護膜6をSF6をエッチングガスとして用いてドライエッチングする。これにより、第1の保護膜6の開口12aから露出する部位がエッチングされ、第1の保護膜6には開口6aが形成される。開口6aの形成により、保護領域6bは、開口6aのドレイン電極5側の一端部からドレイン電極5側に100nm程度後退した位置まで残存する。
レジストマスク12は、酸素プラズマを用いたアッシング処理又は薬液を用いたウェット処理により除去される。
【0053】
続いて、第1の実施形態の図3(b)〜図4(b)の諸工程を実行する。図4(b)に対応する状態を図10(b)に示す。
しかる後、ソース電極4及びドレイン電極5、ゲート電極8の電気的接続等の諸工程を経て、ショットキー型のAlGaN/GaN・HEMTが形成される。
【0054】
本実施形態によるAlGaN/GaN・HEMTでは、先ず、化合物半導体層2上を第1の保護膜6が覆う、即ち化合物半導体層2上を、ゲート電極8のショットキー接触部位を除き、均質な同一材料(ここではSiN)からなり誘電率が一様な第1の保護膜6が連続的に覆う。この構成では、第1の保護膜6には誘電率の不連続部分が存在せず、当該不連続部分に起因する電界集中の発生の懸念はない。
【0055】
そして、第1の保護膜6の開口6aの一端部分に局所的に保護部が形成される。ここでは、第1の保護膜6のドレイン電極5側の開口6aの一端領域における表層部分に酸素注入され、ダングリングボンド(水素結合基を含む)の少ない保護領域6bが形成される。開口6aのドレイン電極5側の一端部分は、当該一端部分で第1の保護膜6の化合物半導体層2との間に段差が生じること、ドレイン電極5側に近いことに起因して、最も電界集中が発生し易い箇所である。本実施形態では、第1の保護膜6の一端部分を含む領域を酸素注入で変質させ、ダングリングボンドの少ない保護領域6bを形成する。これにより、ダングリングボンドの多い、即ち反応性に富んだ第1の保護膜6と、ゲート電極8との接触が遮断され、シリサイド化等の反応が防止される。また、保護領域6bに含まれる酸素は、例えばゲート電極8の構成元素であるNiとの間で不動体を形成し、より一層のシリサイド化等の防止機能を発揮する。更に、保護領域6bの存在により、ゲート電極8と化合物半導体層2との直接的な反応も防止される。
【0056】
即ち本実施形態では、第1の保護膜6により誘電率の不連続部分の存在に起因する電界集中の防止効果を保持しつつも、保護領域6bにより化合物半導体層2、第1の保護膜6及びゲート電極8の三者の反応を抑止してデバイス特性の劣化が防止される。
【0057】
保護領域6bは、第1の保護膜6への酸素注入による局所的な変質部位であるため、第1の保護膜6の面内において保護領域6bとの境界近傍に段差は形成されず、平坦である。そのため、当該境界近傍で電界集中が抑制され、デバイス特性の劣化の更なる確実な防止が実現する。
【0058】
以上説明したように、本実施形態によれば、動作電圧の高電圧化を図るも、デバイス特性の劣化(化学的・物理的変化)を確実に抑止し、高耐圧及び高出力を実現する信頼性の高いAlGaN/GaN・HEMTを得ることができる。
【0059】
(第3の実施形態)
本実施形態では、第1の実施形態及び変形例、第2の実施形態から選ばれた1種のAlGaN/GaN・HEMTを備えた電源装置を開示する。
図11は、第3の実施形態による電源装置の概略構成を示す結線図である。
【0060】
本実施形態による電源装置は、高圧の一次側回路21及び低圧の二次側回路22と、一次側回路21と二次側回路22との間に配設されるトランス23とを備えて構成される。
一次側回路21は、交流電源24と、いわゆるブリッジ整流回路25と、複数(ここでは4つ)のスイッチング素子26a,26b,26c,26dとを備えて構成される。また、ブリッジ整流回路25は、スイッチング素子26eを有している。
二次側回路32は、複数(ここでは3つ)のスイッチング素子27a,27b,27cを備えて構成される。
【0061】
本実施形態では、一次側回路21のスイッチング素子26a,26b,26c,26d,26eが、第1の実施形態及び変形例、第2の実施形態から選ばれた1種のAlGaN/GaN・HEMTとされている。一方、二次側回路22のスイッチング素子27a,27b,27cは、シリコンを用いた通常のMIS・FETとされている。
【0062】
本実施形態では、動作電圧の高電圧化を図るも、デバイス特性の劣化(化学的・物理的変化)を確実に抑止し、高耐圧及び高出力を実現する信頼性の高いAlGaN/GaN・HEMTを高圧回路に適用する。これにより、信頼性の高い大電力の電源回路が実現する。
【0063】
(第4の実施形態)
本実施形態では、第1の実施形態及び変形例、第2の実施形態から選ばれた1種のAlGaN/GaN・HEMTを備えた高周波増幅器を開示する。
図12は、第4の実施形態による高周波増幅器の概略構成を示す結線図である。
【0064】
本実施形態による高周波増幅器は、ディジタル・プレディストーション回路31と、ミキサー32a,32bと、パワーアンプ33とを備えて構成される。
ディジタル・プレディストーション回路31は、入力信号の非線形歪みを補償するものである。ミキサー32aは、非線形歪みが補償された入力信号と交流信号をミキシングするものである。パワーアンプ33は、交流信号とミキシングされた入力信号を増幅するものであり、第1の実施形態及び変形例、第2の実施形態から選ばれた1種のAlGaN/GaN・HEMTを有している。なお図12では、例えばスイッチの切り替えにより、出力側の信号をミキサー32bで交流信号とミキシングしてディジタル・プレディストーション回路31に送出できる構成とされている。
【0065】
本実施形態では、動作電圧の高電圧化を図るも、デバイス特性の劣化(化学的・物理的変化)を確実に抑止し、高耐圧及び高出力を実現する信頼性の高いAlGaN/GaN・HEMTを高周波増幅器に適用する。これにより、信頼性の高い高耐圧の高周波増幅器が実現する。
【0066】
(他の実施形態)
第1〜第4の実施形態では、化合物半導体装置としてAlGaN/GaN・HEMTを例示した。化合物半導体装置としては、AlGaN/GaN・HEMT以外にも、以下のようなHEMTに適用できる。
【0067】
・その他のHEMT例1
本例では、化合物半導体装置として、InAlN/GaN・HEMTを開示する。
InAlNとGaNは、組成によって格子定数を近くすることが可能な化合物半導体である。この場合、上述した第1の実施形態及び変形例、第2〜第4の実施形態では、電子走行層がi−GaN、中間層がAlN、電子供給層がn−InAlN、キャップ層がn−GaNで形成される。また、この場合のピエゾ分極がほとんど発生しないため、2次元電子ガスは主にInAlNの自発分極により発生する。
【0068】
本例によれば、上述したAlGaN/GaN・HEMTと同様に、動作電圧の高電圧化を図るも、デバイス特性の劣化(化学的・物理的変化)を確実に抑止し、高耐圧及び高出力を実現する信頼性の高いInAlN/GaN・HEMTが実現する。
【0069】
・その他のHEMT例2
本例では、化合物半導体装置として、InAlGaN/GaN・HEMTを開示する。
GaNとInAlGaNは、後者の方が前者よりも格子定数が小さい化合物半導体である。この場合、上述した第1の実施形態及び変形例、第2〜第4の実施形態では、電子走行層がi−GaN、中間層がi−InAlGaN、電子供給層がn−InAlGaN、キャップ層がn+−GaNで形成される。
【0070】
本例によれば、上述したAlGaN/GaN・HEMTと同様に、動作電圧の高電圧化を図るも、デバイス特性の劣化(化学的・物理的変化)を確実に抑止し、高耐圧及び高出力を実現する信頼性の高いInAlGaN/GaN・HEMTが実現する。
【0071】
以下、化合物半導体装置及びその製造方法の諸態様を付記としてまとめて記載する。
【0072】
(付記1)化合物半導体層と、
開口を有し、前記化合物半導体層上を均質な同一材料で連続的に覆う絶縁膜と、
前記開口を埋め込むように前記化合物半導体層上に形成されたゲートと
を含み、
前記絶縁膜の前記開口の一端部分に、酸素を含有する保護部が形成されていることを特徴とする化合物半導体装置。
【0073】
(付記2)前記保護部は、前記ゲートと前記絶縁膜との間で前記開口の一端を覆う酸化膜であることを特徴とする付記1に記載の化合物半導体装置。
【0074】
(付記3)前記酸化膜は、その端部に近づくにつれて徐々に薄くなるテーパ構造を有することを特徴とする付記2に記載の化合物半導体装置。
【0075】
(付記4)前記酸化膜は、前記絶縁膜の表面上から、前記開口の側面を覆い、前記化合物半導体層の表面である前記開口の底面の一部にかけて形成されていることを特徴とする付記2又は3に記載の化合物半導体装置。
【0076】
(付記5)前記保護部は、前記絶縁膜の局所的な表層部分であることを特徴とする付記1に記載の化合物半導体装置。
【0077】
(付記6)前記絶縁膜は、前記開口の幅が前記ゲートの幅よりも狭く形成されており、
前記保護部は、前記ゲート下に位置することを特徴とする付記1〜5のいずれか1項に記載の化合物半導体装置。
【0078】
(付記7)化合物半導体層上を均質な同一材料で連続的に覆うように、開口を有する絶縁膜を形成する工程と、
前記絶縁膜の前記開口の一端部分に、酸素を含有する保護部を形成する工程と、
前記開口を埋め込むように前記化合物半導体層上にゲートを形成する工程と
を含むことを特徴とする化合物半導体装置の製造方法。
【0079】
(付記8)前記保護部を形成する工程では、前記開口の一端を覆う酸化膜を形成して前記保護部とすることを特徴とする付記7に記載の化合物半導体装置の製造方法。
【0080】
(付記9)前記酸化膜を、その端部に近づくにつれて徐々に薄くなるように形成することを特徴とする付記8に記載の化合物半導体装置の製造方法。
【0081】
(付記10)前記酸化膜を、前記絶縁膜の表面上から、前記開口の側面を覆い、前記化合物半導体層の表面である前記開口の底面の一部にかけて形成することを特徴とする付記8又は9に記載の化合物半導体装置の製造方法。
【0082】
(付記11)前記保護部を形成する工程では、前記絶縁膜の前記開口の一端部の表層部分のみに酸素を導入し、前記表層部分を前記保護部とすることを特徴とする付記7に記載の化合物半導体装置の製造方法。
【0083】
(付記12)前記絶縁膜を、前記開口の幅が前記ゲートの幅よりも狭くなるように形成し、
前記保護部を、前記ゲート下に位置するように形成することを特徴とする付記7〜11のいずれか1項に記載の化合物半導体装置の製造方法。
【0084】
(付記13)変圧器と、前記変圧器を挟んで高圧回路及び低圧回路とを備えた電源回路であって、
前記高圧回路はトランジスタを有しており、
前記トランジスタは
化合物半導体層と、
開口を有し、前記化合物半導体層上を均質な同一材料で連続的に覆う絶縁膜と、
前記開口を埋め込むように前記化合物半導体層上に形成されたゲートと
を含み、
前記絶縁膜の前記開口の一端部分に、酸素を含有する保護部が形成されていることを特徴とする電源回路。
【0085】
(付記14)入力した高周波電圧を増幅して出力する高周波増幅器であって、
トランジスタを有しており、
前記トランジスタは、
化合物半導体層と、
開口を有し、前記化合物半導体層上を均質な同一材料で連続的に覆う絶縁膜と、
前記開口を埋め込むように前記化合物半導体層上に形成されたゲートと
を含み、
前記絶縁膜の前記開口の一端部分に、酸素を含有する保護部が形成されていることを特徴とする高周波増幅器。
【符号の説明】
【0086】
1 SiC基板
2 化合物半導体層
2a バッファ層
2b 電子走行層
2c 中間層
2d 電子供給層
2e キャップ層
3 素子分離構造
2A,2B 電極溝
4 ソース電極
5 ドレイン電極
6 第1の保護膜
6a,10a,11a,12a 開口
6b 保護領域
7 酸化膜
7a,7b 第2の保護膜
7ba 中央部の領域
7bb 端部の近傍領域7bb
8 ゲート電極
10,11,12 レジストマスク
21 一次側回路
22 二次側回路
23 トランス
24 交流電源
25 ブリッジ整流回路
26a,26b,26c,26d,26e,27a,27b,27c スイッチング素子
31 ディジタル・プレディストーション回路
32a,32b ミキサー
33 パワーアンプ

【特許請求の範囲】
【請求項1】
化合物半導体層と、
開口を有し、前記化合物半導体層上を均質な同一材料で連続的に覆う絶縁膜と、
前記開口を埋め込むように前記化合物半導体層上に形成されたゲートと
を含み、
前記絶縁膜の前記開口の一端部分に、酸素を含有する保護部が形成されていることを特徴とする化合物半導体装置。
【請求項2】
前記保護部は、前記ゲートと前記絶縁膜との間で前記開口の一端を覆う酸化膜であることを特徴とする請求項1に記載の化合物半導体装置。
【請求項3】
前記酸化膜は、その端部に近づくにつれて徐々に薄くなるテーパ構造を有することを特徴とする請求項2に記載の化合物半導体装置。
【請求項4】
前記酸化膜は、前記絶縁膜の表面上から、前記開口の側面を覆い、前記化合物半導体層の表面である前記開口の底面の一部にかけて形成されていることを特徴とする請求項2又は3に記載の化合物半導体装置。
【請求項5】
前記保護部は、前記絶縁膜の局所的な表層部分であることを特徴とする請求項1に記載の化合物半導体装置。
【請求項6】
化合物半導体層上を均質な同一材料で連続的に覆うように、開口を有する絶縁膜を形成する工程と、
前記絶縁膜の前記開口の一端部分に、酸素を含有する保護部を形成する工程と、
前記開口を埋め込むように前記化合物半導体層上にゲートを形成する工程と
を含むことを特徴とする化合物半導体装置の製造方法。
【請求項7】
前記保護部を形成する工程では、前記開口の一端を覆う酸化膜を形成して前記保護部とすることを特徴とする請求項6に記載の化合物半導体装置の製造方法。
【請求項8】
前記酸化膜を、その端部に近づくにつれて徐々に薄くなるように形成することを特徴とする請求項7に記載の化合物半導体装置の製造方法。
【請求項9】
前記酸化膜を、前記絶縁膜の表面上から、前記開口の側面を覆い、前記化合物半導体層の表面である前記開口の底面の一部にかけて形成することを特徴とする請求項7又は8に記載の化合物半導体装置の製造方法。
【請求項10】
前記保護部を形成する工程では、前記絶縁膜の前記開口の一端部の表層部分のみに酸素を導入し、前記表層部分を前記保護部とすることを特徴とする請求項6に記載の化合物半導体装置の製造方法。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate

【図6】
image rotate

【図7】
image rotate

【図8】
image rotate

【図9】
image rotate

【図10】
image rotate

【図11】
image rotate

【図12】
image rotate


【公開番号】特開2013−69810(P2013−69810A)
【公開日】平成25年4月18日(2013.4.18)
【国際特許分類】
【出願番号】特願2011−206553(P2011−206553)
【出願日】平成23年9月21日(2011.9.21)
【出願人】(000005223)富士通株式会社 (25,993)
【Fターム(参考)】