半導体ウエハ及び半導体装置並びに半導体装置の製造方法
【課題】ダイシング工程におけるチッピング不良を低減させる。
【解決手段】一面側に複数の回路素子３が形成され、この回路素子が形成された領域間に第一スクライブライン領域Ｒ１が設けられたウエハ状の半導体基板２と、この半導体基板の他面２ｂから半導体基板の一面２ａまで貫通する貫通孔７と、この貫通孔の内面及び半導体基板の他面側に形成された絶縁膜５と、この絶縁膜上に形成された配線６とを備えた半導体ウエハにおいて、半導体基板の他面側に形成された絶縁膜に、第一スクライブライン領域に沿って絶縁膜が離間した領域である第二スクライブライン領域Ｒ２が設けられている半導体ウエハを提供する。
【解決手段】一面側に複数の回路素子３が形成され、この回路素子が形成された領域間に第一スクライブライン領域Ｒ１が設けられたウエハ状の半導体基板２と、この半導体基板の他面２ｂから半導体基板の一面２ａまで貫通する貫通孔７と、この貫通孔の内面及び半導体基板の他面側に形成された絶縁膜５と、この絶縁膜上に形成された配線６とを備えた半導体ウエハにおいて、半導体基板の他面側に形成された絶縁膜に、第一スクライブライン領域に沿って絶縁膜が離間した領域である第二スクライブライン領域Ｒ２が設けられている半導体ウエハを提供する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁膜で被覆された半導体基板を用いた半導体ウエハ及び半導体装置並びに半導体装置の製造方法に係り、特に、ダイシング工程における絶縁膜の剥がれを防ぐ半導体ウエハ及び半導体装置並びに半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来、半導体パッケージ、例えば、シリコンチップを樹脂により封止した、いわゆるデュアル・インライン・パッケージ（Dual Inline Package、ＤＩＰ）やクァド・フラット・パッケージ（Quad Flat Package、ＱＦＰ）では、樹脂パッケージの側面部や周辺部に金属リードを配置した周辺端子配置型が主流であった。
【０００３】
これに対し、近年広く普及している半導体パッケージ構造として、たとえばボールグリットアレイ（Ball Grid Array、ＢＧＡ）がある。これは、パッケージの平坦な表面に半田バンプと呼ばれる電極を二次元的に配置した構造を有しているため、ＤＩＰやＱＦＰと比較して高密度な実装が可能となる。このため、ＢＧＡはコンピュータのＣＰＵやメモリなどのパッケージとして使われている。従来のＢＧＡタイプの半導体パッケージは、パッケージサイズがチップサイズよりも大きいが、なかでもパッケージをほとんどチップサイズに近い大きさにまで小型化したパッケージはチップスケールパッケージ（Chip Scale Package、ＣＳＰ）と呼ばれ、電子機器の小型軽量化に大きく貢献している。
【０００４】
ＢＧＡタイプの半導体パッケージは、回路を形成したウエハ基板を切断し、その半導体チップをインターポーザと呼ばれる基板に搭載してパッケージを完成させるもので、パターニングされたインターポーザが必要である上に、個々に半導体チップを個別にインターポーザに実装する工程が必要である。このため、専用の材料や製造装置を用いなければならず、コストが高くなるという欠点があった。
【０００５】
これに対し、ＣＳＰ、特に「ウエハレベルＣＳＰ」と呼ばれる製法においては、このウエハ基板上に、絶縁樹脂層、再配線層、封止樹脂層、はんだバンプ等を形成し、最終工程において半導体ウエハを所定のチップ寸法に切断することでパッケージ構造を具備した半導体装置を得ることができる（例えば、特許文献１参照）。したがって、パッケージ構造をウエハ状の半導体基板上に一括形成するため、従来のようにインターポーザを必要とせず、またウエハ状態で加工するので専用の装置を必要としない。このため製造効率が高く、コスト面の不利は低減している。
【０００６】
ウエハレベルＣＳＰによる半導体ウエハより得られる半導体装置は、ウエハ全面にパッケージ加工を施した後にダイシングして個片化することから、個片化したチップそのものの大きさが、パッケージの施された半導体装置となり、実装基板に対して最小投影面積を有する半導体装置を得ることが可能となる。また、配線距離が従来のパッケージよりも短く、配線の寄生容量も小さい。
【０００７】
上記ウエハレベルＣＳＰを採用した半導体装置の製造工程のうち、半導体ウエハを個片かするダイシング工程は、ダイシングブレードを用いて、スクライブライン領域を切削することにより行う。ダイシング時は、回路素子内部に機械的欠陥が生じるのを防ぐために、ダイシングブレードの回転速度や、ダイシング速度（ウエハとダイシングブレードの相対速度）等を調整するなどの制御が行われる。
【０００８】
また、半導体装置のさらなる小型化を実現する技術として、貫通電極（Through-Silicon Via、ＴＳＶ）を用いたウエハレベルＣＳＰが提案されてきている。貫通電極は従来のワイヤーボンディングに代わるものであり、半導体装置の内部に垂直に形成した貫通孔を導電性を有する金属で充填することによって電極として利用するものである。貫通電極の技術は、ワイヤーボンディングによって接続する従来の手法と比較して、配線距離を大幅に短縮できるため、半導体装置の高速化、省電力化、小型化に寄与する。
これら優れた特徴は、現在急速に進んでいる実装の高密度化や、情報処理速度の高速化が実現できるという点において非常に優位である。
【０００９】
従来の貫通電極を用いた半導体ウエハとしては、例えば特許文献２に記載されたものがある。図７（ａ）は、従来の半導体ウエハ１００の断面を示す図である。
従来の半導体ウエハ１００は、Ｓｉ（シリコン）からなるウエハ状の半導体基板１０２の一面側１０２ａに回路素子１０３が設けられているとともに、半導体基板１０２の他面１０２ｂから一面１０２ａに貫通する貫通孔１０７が設けられている。貫通孔１０７の内面及び半導体基板１０２少なくとも他面側１０２ｂには、絶縁膜１０５が形成されている。絶縁膜１０５上には配線１０６が形成されており、これにより貫通電極１２０を構成している。
【００１０】
符号１０４は、前記貫通電極１２０と電気的に接続される電極パッドであり、パッシベーション層１０８によって被覆されている。符号１０９は、半導体基板１０２の他面側１０２ｂにおいて、回路素子領域を被覆する保護層である。以上の半導体素子が、接着層１１１によってガラスからなる支持基板１１０に接合されている。
符号１５は、ダイシング工程において、半導体装置１００を保持するためのダイシングテープである。
【００１１】
半導体基板１０２の一面側１０２ａには、第一スクライブライン領域Ｒ１０が設けられており、他面側１０２ｂには、ダイシング工程において、保護層１０９を巻き込むのを防ぐため、第二スクライブライン領域Ｒ１１が設けられている。第二スクライブライン領域Ｒ１１においては、前記保護層１０９がスクライブラインＬに沿って除去されているとともに、予めスクライブラインＬに沿った溝１３０が形成されており、これにより、ダイシングを容易にし、ダイシング工程における回路素子１０３の破損を防ぐ構成となっている。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００２−２８０４７６号公報
【特許文献２】特開平５−１５２４３５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
図７（ｂ）は、上記構成の半導体ウエハ１００のダイシング工程の際、ダイシングブレードＢが挿入された状態を示す断面図である。
この図に示すように、従来の半導体ウエハ１００に対してダイシングを行う場合、第二スクライブライン領域Ｒ１１に絶縁膜１０５が存在しているため、ダイシングブレードＢが絶縁膜１０５に接触した際、絶縁膜１０５の剥がれ（符号Ｃ１で示す）が生じる不具合があった。
図８は、従来の半導体ウエハ１００をダイシングブレードＢによってダイシングした後の、ダイシングライン付近の上面図である。絶縁膜１０５の剥がれは、ダイシングラインＬから、貫通電極１２０や回路素子が形成されている方向へ生じており、これらが回路素子の領域に達することで、半導体装置１００に不良が発生する原因となる。
【００１４】
この発明は、このような事情を考慮してなされたもので、その目的は、ダイシング工程における半導体ウエハを構成する絶縁膜の剥がれを防ぐことを可能にする半導体ウエハ及び半導体装置並びに半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【００１５】
上記課題に対し、本発明の以下の手段により解決を図る。
すなわち、本発明の請求項１に係る発明は、一面側に複数の回路素子が形成され、該回路素子が形成された領域間に第一スクライブライン領域が設けられたウエハ状の半導体基板と、前記半導体基板の他面から前記半導体基板の一面まで貫通する貫通孔と、前記貫通孔の内面及び前記半導体基板の他面側に形成された絶縁膜と、前記絶縁膜上に形成された配線とを備えた半導体ウエハであって、前記半導体基板の他面側に形成された前記絶縁膜には、前記第一スクライブライン領域に沿って該絶縁膜が離間した領域である第二スクライブライン領域が設けられていることを特徴とする半導体ウエハである。
また、本発明の請求項２に係る発明は、前記第一スクライブライン領域の幅をＲ１、前記第二スクライブライン領域の幅をＲ２とすると、Ｒ１＞Ｒ２なる関係を満たすことを特徴とする請求項１に記載の半導体ウエハである。
また、本発明の請求項３に係る発明は、前記第二スクライブライン領域に沿って前記半導体基板に凹部が形成されていることを特徴とする請求項１または２に記載の半導体ウエハである。
【００１６】
また、本発明の請求項４に係る発明は、半導体ウエハをスクライブラインにそって切削し個片化された半導体装置であって、一面側に回路素子が形成された半導体基板と、前記半導体基板の他面から前記半導体基板の一面まで貫通する貫通孔と、前記貫通孔の内面及び前記半導体基板の他面側に形成された絶縁膜と、前記絶縁膜上に形成された配線とを備え、前記絶縁膜は、個片化において形成された切削面より内側に位置していることを特徴とする半導体装置である。
【００１７】
また、本発明の請求項５に係る発明は、一面側に複数の回路素子が形成され、該回路素子が形成された領域間に第一スクライブライン領域が設けられたウエハ状の半導体基板を準備する工程と、前記半導体基板の他面から前記半導体基板の一面まで貫通する貫通孔を形成する貫通孔形成工程と、前記貫通孔の内面及び前記半導体基板の他面側に絶縁膜を形成する絶縁膜形成工程と、前記絶縁膜上に配線を形成する配線形成工程と、前記半導体基板の他面側に、前記回路素子が形成された領域を個々に被覆する保護層を形成し、前記保護層間に第二スクライブライン領域を設ける保護層形成工程と、前記保護層形成後に、前記第二スクライブライン領域に露呈した前記絶縁膜を除去する絶縁膜除去工程と、前記半導体ウエハをスクライブラインに沿って他面側から切削し個片化するダイシング工程と、を備える半導体装置の製造方法である。
また、本発明の請求項６に係る発明は、前記第一スクライブライン領域の幅をＲ１、前記第二スクライブライン領域の幅をＲ２とすると、Ｒ１＞Ｒ２なる関係を満たすことを特徴とする請求項５に記載の半導体装置の製造方法である。
さらに、本発明の請求項７に係る発明は、前記絶縁膜除去工程を行うとともに、前記第二スクライブライン領域に沿って前記半導体基板に凹部を形成することを特徴とする請求項５または６に記載の半導体装置の製造方法である。
【発明の効果】
【００１８】
本発明における半導体ウエハによれば、半導体ウエハを構成する半導体基板の一面側に第一スクライブライン領域を設け、半導体基板の他面側に形成された絶縁膜に、第一スクライブライン領域に沿って絶縁膜が離間した領域である第二スクライブライン領域を設けた。ゆえに、ダイシング工程における絶縁膜の剥がれを防ぐことができるという効果が得られる。
【００１９】
本発明における半導体装置によれば、半導体基板の一面側及び他面側それぞれの絶縁膜端部が、半導体装置の端部より離間した構成となっているため、絶縁膜がダイシングによって半導体基板の端部に生じた応力の影響を受けず、よって、絶縁膜が剥れる不良を低減できる。また、半導体装置の端部に外部応力が生じた際も、絶縁膜にその影響が及ぶことを防ぐことができる。
【００２０】
本発明における半導体装置の製造方法は、半導体基板の他面側に回路素子が形成された領域を個々に被覆する保護層を形成し、保護層間に第二スクライブライン領域を設ける保護層形成工程と、保護層形成後に、第二スクライブライン領域に露呈した絶縁膜を除去する絶縁膜除去工程と備えている。ゆえに、ダイシング工程における絶縁膜の剥がれを防ぐことができるという効果が得られる。
【図面の簡単な説明】
【００２１】
【図１】本発明の第一実施形態に係る半導体ウエハの平面図である。
【図２】図１のＡ−Ａ線に沿う断面図である。
【図３】本発明に係る半導体ウエハのダイシング工程を示す断面図であり、（ａ）は、ダイシング前、（ｂ）はダイシング中を示す図である。
【図４】ダイシングによって個片化された半導体装置の断面図である。
【図５】絶縁膜の除去工程を順に説明する図である。
【図６】本発明の第二実施形態に係る半導体ウエハの部分断面図である。
【図７】従来の半導体ウエハのダイシング工程を示す断面図であり、（ａ）は、ダイシング前、（ｂ）はダイシング中を示す図である。
【図８】従来の半導体ウエハをダイシングした際の上面図である。
【発明を実施するための形態】
【００２２】
＜第一実施形態＞
以下、本発明の実施の形態を図面を参照して詳細に説明する。
図１は、本発明の半導体ウエハの実施形態を示す平面図であり、半導体装置に個片化される前の半導体ウエハ１を示すものである。図２は、図１のＡ−Ａ線に沿う断面図であり、スクライブラインＬ周辺を示すものである。
図１に示すように、本発明の半導体ウエハ１は、所定のスクライブラインＬに沿って切断されることで、複数の半導体装置へと個片化される。半導体ウエハ１上のスクライブラインＬによって画定された領域に、回路素子１１が形成されている。また、符号２０は回路素子領域に形成された貫通電極である。
【００２３】
図２において、符号１は半導体ウエハ、２は半導体基板、３は回路素子、４は電極パッド、５は絶縁膜、６は配線、７は貫通孔、８はパッシベーション層、９は保護層、１０は支持基板、１１は接着層を示している。貫通電極２０は、絶縁膜５、配線６、及び貫通孔７から構成されている。
【００２４】
この半導体ウエハ１では、図２に示すように、貫通電極２０等が設けられてなる半導体基板２が、接着層１１によって支持基板１０に接合されている。
半導体基板２の一面側２ａには電極パッド４が設けられている。半導体基板２には、電極パッド４が設けられた部分に、他面２ｂから一面２ａにわたって貫通孔７が形成されている。また、電極パッド４が設けられている面は、パッシベーション層８によって保護されている。
【００２５】
また、半導体基板２の両面および貫通孔７の内面には絶縁膜５が設けられている。絶縁膜は、例えばＳｉＯ２、ＳｉＮ、又は樹脂膜である。さらに、絶縁膜５上であって、貫通孔７内面及び半導体基板２の他面２ｂ側には、配線６が形成されている。この配線６は、電極パッド４と電気的に接続されている。
そして、半導体ウエハ２の他面２ｂは、保護層９で被覆されている。なお、保護層９は必ずしも必要ではなく、貫通電極２０や配線６を露出する形態としてもよい。
【００２６】
半導体基板２は、例えば、シリコンやＧａＡｓ等の半導体基板である。
支持基板１０は、熱膨張率が半導体基板２に近い材料が望ましい。
接着層１１をなす接着剤としては、電気絶縁性を有する材料からなるものが用いられる。接着層１０５をなす接着剤としては、例えばポリイミド樹脂、エポキシ樹脂、ベンゾシクロブタン（ＢＣＢ）樹脂などが望ましい。
【００２７】
回路素子３は、例えばメモリ、ＩＣ、撮像素子、ＭＥＭＳ素子などの半導体機能素子などである。前記配線は、Ｃｕ、Ａｌ、Ｎｉ、Ａｇ、Ｐｂ、Ｓｎ、Ａｕ、Ｃｏ、Ｃｒ、Ｔｉ、ＴｉＷ等の導体（各種の金属や合金等）から形成された配線層である。配線層としての回路素子３の形成方法は、特に限定されるものではなく、例えばスパッタリング法、蒸着法、めっき法等、あるいはこれらの２つ以上の方法の組み合わせが挙げられる。また、配線層としての回路素子３は、単層の導体層でも、多層の導体層を積層したものでもよい。また、配線層のパターニングには、フォトリソグラフィ技術が好適に用いられる。
【００２８】
符号Ｌは、半導体ウエハ１をダイシング加工する際の参照されるスクライブラインである。
半導体基板２の一面側２ａには、第一スクライブライン領域Ｒ１が設けられている。スクライブライン領域とは、この領域をダイシングブレードで切削することによって、個々の半導体装置に分離するためのものである。図２おいて符号Ｒ１は、第一スクライブライン領域の幅を示すものである。半導体基板２の一面側２ａにおいて、絶縁膜５は、スクライブラインＬに沿って第一スクライブライン領域Ｒ１の幅だけ離間した領域を有している。つまり、一面側２ａにおいて、第一スクライブライン領域Ｒ１には絶縁膜５が設けられていない。また、第一スクライブライン領域Ｒ１の中心線は、スクライブラインＬと一致している。
【００２９】
半導体基板２の他面側２ｂには、第一スクライブライン領域Ｒ１と比較して、やや大なる幅を有する第二スクライブライン領域Ｒ２が設けられている。第二スクライブライン領域Ｒ２においては、スクライブラインＬに沿って保護層９は形成されていない。
本発明の半導体ウエハ１は、半導体基板２の他面側２ｂに形成されている絶縁膜５に関しても、スクライブラインＬに沿って離間した領域を備えている。離間幅は第二スクライブライン領域Ｒ２と同一である。つまり、他面側２ｂにおいて、第二スクライブライン領域Ｒ２には絶縁膜５が設けられていない。
また、第二スクライブライン領域Ｒ２の中心線は、スクライブライン領域Ｌと一致している。すなわち、第一スクライブライン領域Ｒ１の中心線と、第二スクライブライン領域Ｒ２の中心線は、一致している。
【００３０】
さらに、第二スクライブライン領域Ｒ２においては、半導体基板２に凹部１３が設けられている。凹部１３は、半導体基板２の他面２ｂに対して、所定深さに亘って半導体基板２の表面が削られた部位である。つまり、第二スクライブライン領域Ｒ２においては、半導体基板２には他面２ｂに対して段差が設けられており、半導体基板２は他の領域と比較して、基板厚さが薄くなっている。
段差の高さが大きくなるほど、切削する領域における半導体基板厚さが薄くなるので、容易にダイシングすることができる。ひいては、ダイシング時におけるチッピング不良を低減することができる。
【００３１】
次に、図３を参照して、半導体ウエハ２をスクライブラインＬに沿って切断し個片化するダイシング工程について説明する。
半導体ウエハ１のダイシング工程においては、半導体ウエハの他面側の前面にダイシングテープ１５に貼り付け、半導体ウエハ１全体をフレーム（図示せず）に固定して行う。ダイシングテープ１５としては、例えば、紫外線を照射することによって粘性が変化するＵＶテープを使用することができる。
【００３２】
次に、ダイシングブレードＢを用いて、スクライブラインＬに沿って半導体ウエハ１を切削する。
半導体ウエハ１を切断することによって、半導体ウエハ１は個々の半導体装置に分離される。ダイシングテープ１５は、紫外線を照射するなどして粘着力を失わせた上で、半導体装置をダイシングテープ１５から取り外す。
図３（ｂ）からも明らかなように、第二スクライブライン領域Ｒ２は、ダイシングブレードＢの幅に対して、やや大なる幅を有している。つまり、ダイシングブレードＢの端面に対して、保護層９及び絶縁膜５は、所定寸法離間している。具体的には、ダイシングブレードＢの幅７０μｍに対して、スクライブライン領域Ｒ２の幅を１４０μｍ程度とすることが好ましい。
また、第一スクライブライン領域Ｒ１に関しては、幅を１００μｍとすることが好ましい。
【００３３】
以上の工程を経て、図４に示すような、半導体装置５０を製作することができる。図４からも明らかなように、半導体装置を構成する半導体基板の両面に形成されている絶縁膜の端部は、半導体装置の端部５０ａに対して、所定距離を隔てて離間している。
具体的には、半導体基板２の一面側２ａに形成されている絶縁膜５の端部と半導体装置５０の端面５０ａとの距離Ｄ１は１５μｍである。また、半導体基板２の他面側２ｂに形成されている絶縁膜５の端部と半導体装置５０の端面５０ａとの距離Ｄ２は３５μｍである。
【００３４】
次に、図５を参照して、本発明の第二スクライブライン領域Ｒ２の形成方法について説明する。図５は、本発明の半導体ウエハ１の部分断面図であり、特に、第二スクライブライン領域Ｒ２が設けられている箇所を拡大した図である。
【００３５】
第二スクライブライン領域Ｒ２の形成にあたっては、まず、厚さＴ１を有する保護層９ａを形成する（図５（ａ））。保護層９ａの厚さＴ１は、最終的に所望する保護層９の厚みに応じて適宜決定される。このような形状の保護層９ａは、感光性樹脂を用いたフォトリソグラフィ技術で製作できる。又は非感光性樹脂をパターンエッチングすることでも製作できる。
【００３６】
次に、図５（ｂ）に示すように、半導体ウエハ１の他面側に対してエッチングを行う。このエッチングは、反応ガスとしてＣＦ系のエッチングガスを導入してプラズマを発生させて行う。この工程は、前記保護層９ａの形成の際に発生したスカムを除去すると共に、保護層９ａ、絶縁膜５、及び半導体基板２をエッチングにより所定厚さに亘って削るものである。図５（ｂ）の二点差線がエッチング前の保護層９ａの表面を示すものである。
このエッチングによって、図５（ａ）に示した工程によって形成された保護層９ａがエッチングされると同時に、絶縁膜５及び半導体基板２がエッチングされる。
【００３７】
最終的に、図５（ｃ）に示すように、スクライブライン領域Ｒ２が形成される。スクライブライン領域Ｒ２においては、スクライブライン領域Ｌに沿って保護層９及び絶縁膜５が形成されておらず、かつ、半導体基板２に対して段差部が設けられた凹部１３が形成される。
【００３８】
本発明の第一実施形態に係る半導体ウエハ２は、上記したような構成の第二スクライブライン領域Ｒ２を設けたことが特徴である。第二スクライブライン領域Ｒ２において、絶縁膜５を設けない構成としたことによって、ダイシング工程において、絶縁膜５剥がれる不具合を低減することができる。
さらに、本発明の第一実施形態に係る半導体ウエハ１によれば、第二スクライブライン領域Ｒ２に凹部１３を設けたことによって、第二スクライブライン領域Ｒ２における半導体基板２の厚さが薄くなるため、ダイシング工程における半導体基板２のチッピング不良を低減することができる。
【００３９】
＜第二実施形態＞
図６は、本発明の第二実施形態に係る半導体ウエハを示す部分断面図であり、第一実施形態の図２に対応する図である。
第二実施形態は、第一実施形態と比較して、第一スクライブライン領域、及び第二スクライブライン領域の幅が異なっている。
【００４０】
第二実施形態に係る半導体ウエハ１ｂは、第一実施形態に係る半導体ウエハ１と略同様の製造方法で製作することができる。
第二実施形態に係る半導体ウエハ１ｂは、ダイシング工程において、他面側２ｂに設けられたスクライブライン領域Ｒ２ｂに沿って切削を行う。これにより、ダイシングブレードの位置決めが容易になり、ダイシングの際、ダイシングブレードが一面側２ａのスクライブライン領域Ｒ１ｂから外れて、絶縁膜５と接触する不具合を回避することができる。
【産業上の利用可能性】
【００４１】
本発明は、基板上に絶縁膜を備え、ダイシング工程によって分離される貫通電極を備えた半導体装置に広く適用可能である。
【符号の説明】
【００４２】
１…半導体ウエハ、２…半導体基板、３…回路素子、４…電極パッド、５…絶縁膜、６…配線、７…貫通孔、８…パッシベーション層、９…保護層、１０…支持基板、１１…接着層、１３…凹部、１５…ダイシングテープ、２０…貫通電極、５０…半導体装置。
【技術分野】
【０００１】
本発明は、絶縁膜で被覆された半導体基板を用いた半導体ウエハ及び半導体装置並びに半導体装置の製造方法に係り、特に、ダイシング工程における絶縁膜の剥がれを防ぐ半導体ウエハ及び半導体装置並びに半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来、半導体パッケージ、例えば、シリコンチップを樹脂により封止した、いわゆるデュアル・インライン・パッケージ（Dual Inline Package、ＤＩＰ）やクァド・フラット・パッケージ（Quad Flat Package、ＱＦＰ）では、樹脂パッケージの側面部や周辺部に金属リードを配置した周辺端子配置型が主流であった。
【０００３】
これに対し、近年広く普及している半導体パッケージ構造として、たとえばボールグリットアレイ（Ball Grid Array、ＢＧＡ）がある。これは、パッケージの平坦な表面に半田バンプと呼ばれる電極を二次元的に配置した構造を有しているため、ＤＩＰやＱＦＰと比較して高密度な実装が可能となる。このため、ＢＧＡはコンピュータのＣＰＵやメモリなどのパッケージとして使われている。従来のＢＧＡタイプの半導体パッケージは、パッケージサイズがチップサイズよりも大きいが、なかでもパッケージをほとんどチップサイズに近い大きさにまで小型化したパッケージはチップスケールパッケージ（Chip Scale Package、ＣＳＰ）と呼ばれ、電子機器の小型軽量化に大きく貢献している。
【０００４】
ＢＧＡタイプの半導体パッケージは、回路を形成したウエハ基板を切断し、その半導体チップをインターポーザと呼ばれる基板に搭載してパッケージを完成させるもので、パターニングされたインターポーザが必要である上に、個々に半導体チップを個別にインターポーザに実装する工程が必要である。このため、専用の材料や製造装置を用いなければならず、コストが高くなるという欠点があった。
【０００５】
これに対し、ＣＳＰ、特に「ウエハレベルＣＳＰ」と呼ばれる製法においては、このウエハ基板上に、絶縁樹脂層、再配線層、封止樹脂層、はんだバンプ等を形成し、最終工程において半導体ウエハを所定のチップ寸法に切断することでパッケージ構造を具備した半導体装置を得ることができる（例えば、特許文献１参照）。したがって、パッケージ構造をウエハ状の半導体基板上に一括形成するため、従来のようにインターポーザを必要とせず、またウエハ状態で加工するので専用の装置を必要としない。このため製造効率が高く、コスト面の不利は低減している。
【０００６】
ウエハレベルＣＳＰによる半導体ウエハより得られる半導体装置は、ウエハ全面にパッケージ加工を施した後にダイシングして個片化することから、個片化したチップそのものの大きさが、パッケージの施された半導体装置となり、実装基板に対して最小投影面積を有する半導体装置を得ることが可能となる。また、配線距離が従来のパッケージよりも短く、配線の寄生容量も小さい。
【０００７】
上記ウエハレベルＣＳＰを採用した半導体装置の製造工程のうち、半導体ウエハを個片かするダイシング工程は、ダイシングブレードを用いて、スクライブライン領域を切削することにより行う。ダイシング時は、回路素子内部に機械的欠陥が生じるのを防ぐために、ダイシングブレードの回転速度や、ダイシング速度（ウエハとダイシングブレードの相対速度）等を調整するなどの制御が行われる。
【０００８】
また、半導体装置のさらなる小型化を実現する技術として、貫通電極（Through-Silicon Via、ＴＳＶ）を用いたウエハレベルＣＳＰが提案されてきている。貫通電極は従来のワイヤーボンディングに代わるものであり、半導体装置の内部に垂直に形成した貫通孔を導電性を有する金属で充填することによって電極として利用するものである。貫通電極の技術は、ワイヤーボンディングによって接続する従来の手法と比較して、配線距離を大幅に短縮できるため、半導体装置の高速化、省電力化、小型化に寄与する。
これら優れた特徴は、現在急速に進んでいる実装の高密度化や、情報処理速度の高速化が実現できるという点において非常に優位である。
【０００９】
従来の貫通電極を用いた半導体ウエハとしては、例えば特許文献２に記載されたものがある。図７（ａ）は、従来の半導体ウエハ１００の断面を示す図である。
従来の半導体ウエハ１００は、Ｓｉ（シリコン）からなるウエハ状の半導体基板１０２の一面側１０２ａに回路素子１０３が設けられているとともに、半導体基板１０２の他面１０２ｂから一面１０２ａに貫通する貫通孔１０７が設けられている。貫通孔１０７の内面及び半導体基板１０２少なくとも他面側１０２ｂには、絶縁膜１０５が形成されている。絶縁膜１０５上には配線１０６が形成されており、これにより貫通電極１２０を構成している。
【００１０】
符号１０４は、前記貫通電極１２０と電気的に接続される電極パッドであり、パッシベーション層１０８によって被覆されている。符号１０９は、半導体基板１０２の他面側１０２ｂにおいて、回路素子領域を被覆する保護層である。以上の半導体素子が、接着層１１１によってガラスからなる支持基板１１０に接合されている。
符号１５は、ダイシング工程において、半導体装置１００を保持するためのダイシングテープである。
【００１１】
半導体基板１０２の一面側１０２ａには、第一スクライブライン領域Ｒ１０が設けられており、他面側１０２ｂには、ダイシング工程において、保護層１０９を巻き込むのを防ぐため、第二スクライブライン領域Ｒ１１が設けられている。第二スクライブライン領域Ｒ１１においては、前記保護層１０９がスクライブラインＬに沿って除去されているとともに、予めスクライブラインＬに沿った溝１３０が形成されており、これにより、ダイシングを容易にし、ダイシング工程における回路素子１０３の破損を防ぐ構成となっている。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００２−２８０４７６号公報
【特許文献２】特開平５−１５２４３５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
図７（ｂ）は、上記構成の半導体ウエハ１００のダイシング工程の際、ダイシングブレードＢが挿入された状態を示す断面図である。
この図に示すように、従来の半導体ウエハ１００に対してダイシングを行う場合、第二スクライブライン領域Ｒ１１に絶縁膜１０５が存在しているため、ダイシングブレードＢが絶縁膜１０５に接触した際、絶縁膜１０５の剥がれ（符号Ｃ１で示す）が生じる不具合があった。
図８は、従来の半導体ウエハ１００をダイシングブレードＢによってダイシングした後の、ダイシングライン付近の上面図である。絶縁膜１０５の剥がれは、ダイシングラインＬから、貫通電極１２０や回路素子が形成されている方向へ生じており、これらが回路素子の領域に達することで、半導体装置１００に不良が発生する原因となる。
【００１４】
この発明は、このような事情を考慮してなされたもので、その目的は、ダイシング工程における半導体ウエハを構成する絶縁膜の剥がれを防ぐことを可能にする半導体ウエハ及び半導体装置並びに半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【００１５】
上記課題に対し、本発明の以下の手段により解決を図る。
すなわち、本発明の請求項１に係る発明は、一面側に複数の回路素子が形成され、該回路素子が形成された領域間に第一スクライブライン領域が設けられたウエハ状の半導体基板と、前記半導体基板の他面から前記半導体基板の一面まで貫通する貫通孔と、前記貫通孔の内面及び前記半導体基板の他面側に形成された絶縁膜と、前記絶縁膜上に形成された配線とを備えた半導体ウエハであって、前記半導体基板の他面側に形成された前記絶縁膜には、前記第一スクライブライン領域に沿って該絶縁膜が離間した領域である第二スクライブライン領域が設けられていることを特徴とする半導体ウエハである。
また、本発明の請求項２に係る発明は、前記第一スクライブライン領域の幅をＲ１、前記第二スクライブライン領域の幅をＲ２とすると、Ｒ１＞Ｒ２なる関係を満たすことを特徴とする請求項１に記載の半導体ウエハである。
また、本発明の請求項３に係る発明は、前記第二スクライブライン領域に沿って前記半導体基板に凹部が形成されていることを特徴とする請求項１または２に記載の半導体ウエハである。
【００１６】
また、本発明の請求項４に係る発明は、半導体ウエハをスクライブラインにそって切削し個片化された半導体装置であって、一面側に回路素子が形成された半導体基板と、前記半導体基板の他面から前記半導体基板の一面まで貫通する貫通孔と、前記貫通孔の内面及び前記半導体基板の他面側に形成された絶縁膜と、前記絶縁膜上に形成された配線とを備え、前記絶縁膜は、個片化において形成された切削面より内側に位置していることを特徴とする半導体装置である。
【００１７】
また、本発明の請求項５に係る発明は、一面側に複数の回路素子が形成され、該回路素子が形成された領域間に第一スクライブライン領域が設けられたウエハ状の半導体基板を準備する工程と、前記半導体基板の他面から前記半導体基板の一面まで貫通する貫通孔を形成する貫通孔形成工程と、前記貫通孔の内面及び前記半導体基板の他面側に絶縁膜を形成する絶縁膜形成工程と、前記絶縁膜上に配線を形成する配線形成工程と、前記半導体基板の他面側に、前記回路素子が形成された領域を個々に被覆する保護層を形成し、前記保護層間に第二スクライブライン領域を設ける保護層形成工程と、前記保護層形成後に、前記第二スクライブライン領域に露呈した前記絶縁膜を除去する絶縁膜除去工程と、前記半導体ウエハをスクライブラインに沿って他面側から切削し個片化するダイシング工程と、を備える半導体装置の製造方法である。
また、本発明の請求項６に係る発明は、前記第一スクライブライン領域の幅をＲ１、前記第二スクライブライン領域の幅をＲ２とすると、Ｒ１＞Ｒ２なる関係を満たすことを特徴とする請求項５に記載の半導体装置の製造方法である。
さらに、本発明の請求項７に係る発明は、前記絶縁膜除去工程を行うとともに、前記第二スクライブライン領域に沿って前記半導体基板に凹部を形成することを特徴とする請求項５または６に記載の半導体装置の製造方法である。
【発明の効果】
【００１８】
本発明における半導体ウエハによれば、半導体ウエハを構成する半導体基板の一面側に第一スクライブライン領域を設け、半導体基板の他面側に形成された絶縁膜に、第一スクライブライン領域に沿って絶縁膜が離間した領域である第二スクライブライン領域を設けた。ゆえに、ダイシング工程における絶縁膜の剥がれを防ぐことができるという効果が得られる。
【００１９】
本発明における半導体装置によれば、半導体基板の一面側及び他面側それぞれの絶縁膜端部が、半導体装置の端部より離間した構成となっているため、絶縁膜がダイシングによって半導体基板の端部に生じた応力の影響を受けず、よって、絶縁膜が剥れる不良を低減できる。また、半導体装置の端部に外部応力が生じた際も、絶縁膜にその影響が及ぶことを防ぐことができる。
【００２０】
本発明における半導体装置の製造方法は、半導体基板の他面側に回路素子が形成された領域を個々に被覆する保護層を形成し、保護層間に第二スクライブライン領域を設ける保護層形成工程と、保護層形成後に、第二スクライブライン領域に露呈した絶縁膜を除去する絶縁膜除去工程と備えている。ゆえに、ダイシング工程における絶縁膜の剥がれを防ぐことができるという効果が得られる。
【図面の簡単な説明】
【００２１】
【図１】本発明の第一実施形態に係る半導体ウエハの平面図である。
【図２】図１のＡ−Ａ線に沿う断面図である。
【図３】本発明に係る半導体ウエハのダイシング工程を示す断面図であり、（ａ）は、ダイシング前、（ｂ）はダイシング中を示す図である。
【図４】ダイシングによって個片化された半導体装置の断面図である。
【図５】絶縁膜の除去工程を順に説明する図である。
【図６】本発明の第二実施形態に係る半導体ウエハの部分断面図である。
【図７】従来の半導体ウエハのダイシング工程を示す断面図であり、（ａ）は、ダイシング前、（ｂ）はダイシング中を示す図である。
【図８】従来の半導体ウエハをダイシングした際の上面図である。
【発明を実施するための形態】
【００２２】
＜第一実施形態＞
以下、本発明の実施の形態を図面を参照して詳細に説明する。
図１は、本発明の半導体ウエハの実施形態を示す平面図であり、半導体装置に個片化される前の半導体ウエハ１を示すものである。図２は、図１のＡ−Ａ線に沿う断面図であり、スクライブラインＬ周辺を示すものである。
図１に示すように、本発明の半導体ウエハ１は、所定のスクライブラインＬに沿って切断されることで、複数の半導体装置へと個片化される。半導体ウエハ１上のスクライブラインＬによって画定された領域に、回路素子１１が形成されている。また、符号２０は回路素子領域に形成された貫通電極である。
【００２３】
図２において、符号１は半導体ウエハ、２は半導体基板、３は回路素子、４は電極パッド、５は絶縁膜、６は配線、７は貫通孔、８はパッシベーション層、９は保護層、１０は支持基板、１１は接着層を示している。貫通電極２０は、絶縁膜５、配線６、及び貫通孔７から構成されている。
【００２４】
この半導体ウエハ１では、図２に示すように、貫通電極２０等が設けられてなる半導体基板２が、接着層１１によって支持基板１０に接合されている。
半導体基板２の一面側２ａには電極パッド４が設けられている。半導体基板２には、電極パッド４が設けられた部分に、他面２ｂから一面２ａにわたって貫通孔７が形成されている。また、電極パッド４が設けられている面は、パッシベーション層８によって保護されている。
【００２５】
また、半導体基板２の両面および貫通孔７の内面には絶縁膜５が設けられている。絶縁膜は、例えばＳｉＯ２、ＳｉＮ、又は樹脂膜である。さらに、絶縁膜５上であって、貫通孔７内面及び半導体基板２の他面２ｂ側には、配線６が形成されている。この配線６は、電極パッド４と電気的に接続されている。
そして、半導体ウエハ２の他面２ｂは、保護層９で被覆されている。なお、保護層９は必ずしも必要ではなく、貫通電極２０や配線６を露出する形態としてもよい。
【００２６】
半導体基板２は、例えば、シリコンやＧａＡｓ等の半導体基板である。
支持基板１０は、熱膨張率が半導体基板２に近い材料が望ましい。
接着層１１をなす接着剤としては、電気絶縁性を有する材料からなるものが用いられる。接着層１０５をなす接着剤としては、例えばポリイミド樹脂、エポキシ樹脂、ベンゾシクロブタン（ＢＣＢ）樹脂などが望ましい。
【００２７】
回路素子３は、例えばメモリ、ＩＣ、撮像素子、ＭＥＭＳ素子などの半導体機能素子などである。前記配線は、Ｃｕ、Ａｌ、Ｎｉ、Ａｇ、Ｐｂ、Ｓｎ、Ａｕ、Ｃｏ、Ｃｒ、Ｔｉ、ＴｉＷ等の導体（各種の金属や合金等）から形成された配線層である。配線層としての回路素子３の形成方法は、特に限定されるものではなく、例えばスパッタリング法、蒸着法、めっき法等、あるいはこれらの２つ以上の方法の組み合わせが挙げられる。また、配線層としての回路素子３は、単層の導体層でも、多層の導体層を積層したものでもよい。また、配線層のパターニングには、フォトリソグラフィ技術が好適に用いられる。
【００２８】
符号Ｌは、半導体ウエハ１をダイシング加工する際の参照されるスクライブラインである。
半導体基板２の一面側２ａには、第一スクライブライン領域Ｒ１が設けられている。スクライブライン領域とは、この領域をダイシングブレードで切削することによって、個々の半導体装置に分離するためのものである。図２おいて符号Ｒ１は、第一スクライブライン領域の幅を示すものである。半導体基板２の一面側２ａにおいて、絶縁膜５は、スクライブラインＬに沿って第一スクライブライン領域Ｒ１の幅だけ離間した領域を有している。つまり、一面側２ａにおいて、第一スクライブライン領域Ｒ１には絶縁膜５が設けられていない。また、第一スクライブライン領域Ｒ１の中心線は、スクライブラインＬと一致している。
【００２９】
半導体基板２の他面側２ｂには、第一スクライブライン領域Ｒ１と比較して、やや大なる幅を有する第二スクライブライン領域Ｒ２が設けられている。第二スクライブライン領域Ｒ２においては、スクライブラインＬに沿って保護層９は形成されていない。
本発明の半導体ウエハ１は、半導体基板２の他面側２ｂに形成されている絶縁膜５に関しても、スクライブラインＬに沿って離間した領域を備えている。離間幅は第二スクライブライン領域Ｒ２と同一である。つまり、他面側２ｂにおいて、第二スクライブライン領域Ｒ２には絶縁膜５が設けられていない。
また、第二スクライブライン領域Ｒ２の中心線は、スクライブライン領域Ｌと一致している。すなわち、第一スクライブライン領域Ｒ１の中心線と、第二スクライブライン領域Ｒ２の中心線は、一致している。
【００３０】
さらに、第二スクライブライン領域Ｒ２においては、半導体基板２に凹部１３が設けられている。凹部１３は、半導体基板２の他面２ｂに対して、所定深さに亘って半導体基板２の表面が削られた部位である。つまり、第二スクライブライン領域Ｒ２においては、半導体基板２には他面２ｂに対して段差が設けられており、半導体基板２は他の領域と比較して、基板厚さが薄くなっている。
段差の高さが大きくなるほど、切削する領域における半導体基板厚さが薄くなるので、容易にダイシングすることができる。ひいては、ダイシング時におけるチッピング不良を低減することができる。
【００３１】
次に、図３を参照して、半導体ウエハ２をスクライブラインＬに沿って切断し個片化するダイシング工程について説明する。
半導体ウエハ１のダイシング工程においては、半導体ウエハの他面側の前面にダイシングテープ１５に貼り付け、半導体ウエハ１全体をフレーム（図示せず）に固定して行う。ダイシングテープ１５としては、例えば、紫外線を照射することによって粘性が変化するＵＶテープを使用することができる。
【００３２】
次に、ダイシングブレードＢを用いて、スクライブラインＬに沿って半導体ウエハ１を切削する。
半導体ウエハ１を切断することによって、半導体ウエハ１は個々の半導体装置に分離される。ダイシングテープ１５は、紫外線を照射するなどして粘着力を失わせた上で、半導体装置をダイシングテープ１５から取り外す。
図３（ｂ）からも明らかなように、第二スクライブライン領域Ｒ２は、ダイシングブレードＢの幅に対して、やや大なる幅を有している。つまり、ダイシングブレードＢの端面に対して、保護層９及び絶縁膜５は、所定寸法離間している。具体的には、ダイシングブレードＢの幅７０μｍに対して、スクライブライン領域Ｒ２の幅を１４０μｍ程度とすることが好ましい。
また、第一スクライブライン領域Ｒ１に関しては、幅を１００μｍとすることが好ましい。
【００３３】
以上の工程を経て、図４に示すような、半導体装置５０を製作することができる。図４からも明らかなように、半導体装置を構成する半導体基板の両面に形成されている絶縁膜の端部は、半導体装置の端部５０ａに対して、所定距離を隔てて離間している。
具体的には、半導体基板２の一面側２ａに形成されている絶縁膜５の端部と半導体装置５０の端面５０ａとの距離Ｄ１は１５μｍである。また、半導体基板２の他面側２ｂに形成されている絶縁膜５の端部と半導体装置５０の端面５０ａとの距離Ｄ２は３５μｍである。
【００３４】
次に、図５を参照して、本発明の第二スクライブライン領域Ｒ２の形成方法について説明する。図５は、本発明の半導体ウエハ１の部分断面図であり、特に、第二スクライブライン領域Ｒ２が設けられている箇所を拡大した図である。
【００３５】
第二スクライブライン領域Ｒ２の形成にあたっては、まず、厚さＴ１を有する保護層９ａを形成する（図５（ａ））。保護層９ａの厚さＴ１は、最終的に所望する保護層９の厚みに応じて適宜決定される。このような形状の保護層９ａは、感光性樹脂を用いたフォトリソグラフィ技術で製作できる。又は非感光性樹脂をパターンエッチングすることでも製作できる。
【００３６】
次に、図５（ｂ）に示すように、半導体ウエハ１の他面側に対してエッチングを行う。このエッチングは、反応ガスとしてＣＦ系のエッチングガスを導入してプラズマを発生させて行う。この工程は、前記保護層９ａの形成の際に発生したスカムを除去すると共に、保護層９ａ、絶縁膜５、及び半導体基板２をエッチングにより所定厚さに亘って削るものである。図５（ｂ）の二点差線がエッチング前の保護層９ａの表面を示すものである。
このエッチングによって、図５（ａ）に示した工程によって形成された保護層９ａがエッチングされると同時に、絶縁膜５及び半導体基板２がエッチングされる。
【００３７】
最終的に、図５（ｃ）に示すように、スクライブライン領域Ｒ２が形成される。スクライブライン領域Ｒ２においては、スクライブライン領域Ｌに沿って保護層９及び絶縁膜５が形成されておらず、かつ、半導体基板２に対して段差部が設けられた凹部１３が形成される。
【００３８】
本発明の第一実施形態に係る半導体ウエハ２は、上記したような構成の第二スクライブライン領域Ｒ２を設けたことが特徴である。第二スクライブライン領域Ｒ２において、絶縁膜５を設けない構成としたことによって、ダイシング工程において、絶縁膜５剥がれる不具合を低減することができる。
さらに、本発明の第一実施形態に係る半導体ウエハ１によれば、第二スクライブライン領域Ｒ２に凹部１３を設けたことによって、第二スクライブライン領域Ｒ２における半導体基板２の厚さが薄くなるため、ダイシング工程における半導体基板２のチッピング不良を低減することができる。
【００３９】
＜第二実施形態＞
図６は、本発明の第二実施形態に係る半導体ウエハを示す部分断面図であり、第一実施形態の図２に対応する図である。
第二実施形態は、第一実施形態と比較して、第一スクライブライン領域、及び第二スクライブライン領域の幅が異なっている。
【００４０】
第二実施形態に係る半導体ウエハ１ｂは、第一実施形態に係る半導体ウエハ１と略同様の製造方法で製作することができる。
第二実施形態に係る半導体ウエハ１ｂは、ダイシング工程において、他面側２ｂに設けられたスクライブライン領域Ｒ２ｂに沿って切削を行う。これにより、ダイシングブレードの位置決めが容易になり、ダイシングの際、ダイシングブレードが一面側２ａのスクライブライン領域Ｒ１ｂから外れて、絶縁膜５と接触する不具合を回避することができる。
【産業上の利用可能性】
【００４１】
本発明は、基板上に絶縁膜を備え、ダイシング工程によって分離される貫通電極を備えた半導体装置に広く適用可能である。
【符号の説明】
【００４２】
１…半導体ウエハ、２…半導体基板、３…回路素子、４…電極パッド、５…絶縁膜、６…配線、７…貫通孔、８…パッシベーション層、９…保護層、１０…支持基板、１１…接着層、１３…凹部、１５…ダイシングテープ、２０…貫通電極、５０…半導体装置。
【特許請求の範囲】
【請求項１】
一面側に複数の回路素子が形成され、該回路素子が形成された領域間に第一スクライブライン領域が設けられたウエハ状の半導体基板と、
前記半導体基板の他面から前記半導体基板の一面まで貫通する貫通孔と、
前記貫通孔の内面及び前記半導体基板の他面側に形成された絶縁膜と、
前記絶縁膜上に形成された配線とを備えた半導体ウエハであって、
前記半導体基板の他面側に形成された前記絶縁膜には、前記第一スクライブライン領域に沿って該絶縁膜が離間した領域である第二スクライブライン領域が設けられていることを特徴とする半導体ウエハ。
【請求項２】
前記第一スクライブライン領域の幅をＲ１、
前記第二スクライブライン領域の幅をＲ２とすると、
Ｒ１＞Ｒ２なる関係を満たすことを特徴とする請求項１に記載の半導体ウエハ。
【請求項３】
前記第二スクライブライン領域に沿って前記半導体基板に凹部が形成されていることを特徴とする請求項１または２に記載の半導体ウエハ。
【請求項４】
半導体ウエハをスクライブラインに沿って切削し個片化された半導体装置であって、
一面側に回路素子が形成された半導体基板と、
前記半導体基板の他面から前記半導体基板の一面まで貫通する貫通孔と、
前記貫通孔の内面及び前記半導体基板の他面側に形成された絶縁膜と、
前記絶縁膜上に形成された配線とを備え、
前記絶縁膜は、個片化において形成された切削面より内側に位置していることを特徴とする半導体装置。
【請求項５】
一面側に複数の回路素子が形成され、該回路素子が形成された領域間に第一スクライブライン領域が設けられたウエハ状の半導体基板を準備する工程と、
前記半導体基板の他面から前記半導体基板の一面まで貫通する貫通孔を形成する貫通孔形成工程と、
前記貫通孔の内面及び前記半導体基板の他面側に絶縁膜を形成する絶縁膜形成工程と、
前記絶縁膜上に配線を形成する配線形成工程と、
前記半導体基板の他面側に、前記回路素子が形成された領域を個々に被覆する保護層を形成し、前記保護層間に第二スクライブライン領域を設ける保護層形成工程と、
前記保護層形成後に、前記第二スクライブライン領域に露呈した前記絶縁膜を除去する絶縁膜除去工程と、
前記半導体ウエハをスクライブラインに沿って他面側から切削し個片化するダイシング工程と、
を備える半導体装置の製造方法。
【請求項６】
前記第一スクライブライン領域の幅をＲ１、
前記第二スクライブライン領域の幅をＲ２とすると、
Ｒ１＞Ｒ２なる関係を満たすことを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
前記絶縁膜除去工程を行うとともに、前記第二スクライブライン領域に沿って前記半導体基板に凹部を形成することを特徴とする請求項５または６に記載の半導体装置の製造方法。
【請求項１】
一面側に複数の回路素子が形成され、該回路素子が形成された領域間に第一スクライブライン領域が設けられたウエハ状の半導体基板と、
前記半導体基板の他面から前記半導体基板の一面まで貫通する貫通孔と、
前記貫通孔の内面及び前記半導体基板の他面側に形成された絶縁膜と、
前記絶縁膜上に形成された配線とを備えた半導体ウエハであって、
前記半導体基板の他面側に形成された前記絶縁膜には、前記第一スクライブライン領域に沿って該絶縁膜が離間した領域である第二スクライブライン領域が設けられていることを特徴とする半導体ウエハ。
【請求項２】
前記第一スクライブライン領域の幅をＲ１、
前記第二スクライブライン領域の幅をＲ２とすると、
Ｒ１＞Ｒ２なる関係を満たすことを特徴とする請求項１に記載の半導体ウエハ。
【請求項３】
前記第二スクライブライン領域に沿って前記半導体基板に凹部が形成されていることを特徴とする請求項１または２に記載の半導体ウエハ。
【請求項４】
半導体ウエハをスクライブラインに沿って切削し個片化された半導体装置であって、
一面側に回路素子が形成された半導体基板と、
前記半導体基板の他面から前記半導体基板の一面まで貫通する貫通孔と、
前記貫通孔の内面及び前記半導体基板の他面側に形成された絶縁膜と、
前記絶縁膜上に形成された配線とを備え、
前記絶縁膜は、個片化において形成された切削面より内側に位置していることを特徴とする半導体装置。
【請求項５】
一面側に複数の回路素子が形成され、該回路素子が形成された領域間に第一スクライブライン領域が設けられたウエハ状の半導体基板を準備する工程と、
前記半導体基板の他面から前記半導体基板の一面まで貫通する貫通孔を形成する貫通孔形成工程と、
前記貫通孔の内面及び前記半導体基板の他面側に絶縁膜を形成する絶縁膜形成工程と、
前記絶縁膜上に配線を形成する配線形成工程と、
前記半導体基板の他面側に、前記回路素子が形成された領域を個々に被覆する保護層を形成し、前記保護層間に第二スクライブライン領域を設ける保護層形成工程と、
前記保護層形成後に、前記第二スクライブライン領域に露呈した前記絶縁膜を除去する絶縁膜除去工程と、
前記半導体ウエハをスクライブラインに沿って他面側から切削し個片化するダイシング工程と、
を備える半導体装置の製造方法。
【請求項６】
前記第一スクライブライン領域の幅をＲ１、
前記第二スクライブライン領域の幅をＲ２とすると、
Ｒ１＞Ｒ２なる関係を満たすことを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
前記絶縁膜除去工程を行うとともに、前記第二スクライブライン領域に沿って前記半導体基板に凹部を形成することを特徴とする請求項５または６に記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２０１３−６５５８２（Ｐ２０１３−６５５８２Ａ）
【公開日】平成２５年４月１１日（２０１３．４．１１）
【国際特許分類】
【出願番号】特願２００９−２９６８８０（Ｐ２００９−２９６８８０）
【出願日】平成２１年１２月２８日（２００９．１２．２８）
【出願人】（０００００５１８６）株式会社フジクラ (4,463)
【Ｆターム（参考）】
【公開日】平成２５年４月１１日（２０１３．４．１１）
【国際特許分類】
【出願日】平成２１年１２月２８日（２００９．１２．２８）
【出願人】（０００００５１８６）株式会社フジクラ (4,463)
【Ｆターム（参考）】
[ Back to top ]