半導体スイッチング素子の駆動回路
【課題】駆動電圧の印加に制限がある半導体スイッチング素子を高い周波数で高速にスイッチングできる駆動回路を提供する。
【解決手段】通電制御回路４が４つのスイッチＳ１〜Ｓ４とスイッチＳａ１及びＳａ２とを併せて制御することで、インダクタＬ１に電流を双方向に通電し、インダクタＬ１を介して流れる電流によりＮチャネルＦＥＴ１のゲートを充電し、また前記ゲートから放電させる。具体的にはダイオードＤａ１のカソードとダイオードＤａ２のアノードとの間に接続されるスイッチＳ１及びＳ２の直列回路と、コンデンサＣ１とコンデンサＣ２との間に接続され、共通接続点がＮチャネルＦＥＴ１のゲートに接続されるスイッチＳ３及びＳ４の直列回路とで構成し、インダクタＬ１を、スイッチＳ１及びＳ２の共通接続点と、スイッチＳ３及びＳ４の共通接続点との間に接続する。
【解決手段】通電制御回路４が４つのスイッチＳ１〜Ｓ４とスイッチＳａ１及びＳａ２とを併せて制御することで、インダクタＬ１に電流を双方向に通電し、インダクタＬ１を介して流れる電流によりＮチャネルＦＥＴ１のゲートを充電し、また前記ゲートから放電させる。具体的にはダイオードＤａ１のカソードとダイオードＤａ２のアノードとの間に接続されるスイッチＳ１及びＳ２の直列回路と、コンデンサＣ１とコンデンサＣ２との間に接続され、共通接続点がＮチャネルＦＥＴ１のゲートに接続されるスイッチＳ３及びＳ４の直列回路とで構成し、インダクタＬ１を、スイッチＳ１及びＳ２の共通接続点と、スイッチＳ３及びＳ４の共通接続点との間に接続する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、制御端子に印加する駆動電圧に制限がある駆動対象スイッチング素子を駆動するための駆動回路に関する。
【背景技術】
【０００２】
例えばパワーＭＯＳＦＥＴ等のパワー系スイッチング素子については、動作時の安全性を確保するためノーマリーオフとなるように駆動制御することが求められている。シリコン系のＭＯＳＦＥＴに比較すると大幅に低損失化が可能な次世代デバイスである、ＳｉＣ（炭化ケイ素）−Ｊ（ジャンクション）ＦＥＴやＧａＮ（窒化ガリウム）−ＦＥＴではノーマリーオフを実現することができる。しかしながら、これらのＦＥＴはＳｉのパワーＭＯＳＦＥＴがゲートに１０〜２０Ｖの電圧を印加できるのに対し、数Ｖ（例えば、２〜３Ｖ程度）しか電圧をかけられないものが多い。そのようなデバイスでは高い電圧で駆動することができず、その結果高速にスイッチングさせることが難しい。
【０００３】
ゲート電圧を制限する技術として、例えば特許文献１では、ゲート駆動用のトランジスタのエミッタとグランドとの間にゲート抵抗及びツェナーダイオードの直列回路を接続し、両者の共通接続点に静電誘導トランジスタのゲートを接続することで、ツェナー電圧によりゲート電圧をクランプしている。この構成では、静電誘導トランジスタをオンさせている間はツェナーダイオードを介して電流が流れ続けるので、駆動回路における損失が大きく、高周波数帯でのスイッチングに対応できない。
【０００４】
また、特許文献２では、ゲート駆動回路として４つのスイッチング素子を用いてＨブリッジと同様の回路を構成し、そのブリッジ回路によりインダクタを介してゲート電流を流す構成となっている。これにより、ゲート電圧に依存することなくＭＯＳＦＥＴを高速にスイッチングすることが可能となり、駆動回路で発生する損失も小さくなる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第３６５５０４９号公報（図１１等参照）
【特許文献２】特許第４３２１３３０号公報（図１４等参照）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献２の構成でも、インダクタの通電電流を増加させるのに時間がかかるため、やはり高い周波数で行うスイッチングに対応できない。
本発明は上記事情に鑑みてなされたものであり、その目的は、駆動電圧の印加に制限があるスイッチング素子を高い周波数で高速にスイッチングできる半導体スイッチング素子の駆動回路を提供することにある。
【課題を解決するための手段】
【０００７】
請求項１記載の半導体スイッチング素子の駆動回路によれば、通電制御回路が４つの通電用スイッチング素子と正側及び負側スイッチング素子とを併せて制御することで、インダクタに電流を双方向に通電し、インダクタを介して流れる電流により駆動対象スイッチング素子の制御端子を充電し、また前記制御端子から放電させる。そのために、通電制御回路は、（１）〜（８）の通電経路を形成可能に構成される。
すなわち、駆動対象スイッチング素子をターンオンする場合には、（１）で正側コンデンサを充電し、（２）で駆動用電源と正側コンデンサとを直列に接続して、駆動対象スイッチング素子の制御端子を充電する方向でインダクタに通電すると、（３）でインダクタに蓄積された電磁エネルギーによって駆動対象スイッチング素子の制御端子を充電する。これにより駆動対象スイッチング素子はターンオンする。そして、充電により制御端子の電位が駆動用電源の電圧よりも上昇すると（４）で駆動用電源側に還流電流を流す。
【０００８】
一方、駆動対象スイッチング素子をターンオフする場合には、（５）で負側コンデンサを充電し、（６）で駆動用電源と負側コンデンサとを直列に接続し、駆動対象スイッチング素子の制御端子を放電させる方向でインダクタに通電すると、（７）でインダクタに蓄積された電磁エネルギーにより駆動対象スイッチング素子の制御端子から放電させる。これにより駆動対象スイッチング素子はターンオフする。そして、放電により制御端子の電位が駆動用電源の負側端子の電位よりも低下すると（８）で駆動用電源側に還流電流を流す。
【０００９】
したがって、駆動対象スイッチング素子をターンオンする場合に、制御端子に過電圧を印加することを回避した上で、駆動用電源と充電した正側コンデンサとを直列に接続して得られる昇圧電圧に応じて流れる電流により、駆動対象スイッチング素子の制御端子を急速に充電して短時間でターンオンさせることができる。また、駆動対象スイッチング素子をターンオフする場合も、駆動用電源と充電した負側コンデンサとを直列に接続して、同様に制御端子から急速に放電させて短時間でターンオフさせることができる。
【００１０】
請求項２記載の半導体スイッチング素子の駆動回路によれば、通電制御回路を、正側ダイオードのカソードと負側ダイオードのアノードとの間に接続される第１及び第２スイッチング素子の直列回路と、正側コンデンサと負側コンデンサとの間に接続され、共通接続点が駆動対象スイッチング素子の制御端子に接続される第３及び第４スイッチング素子の直列回路とで構成し、インダクタを、第１及び第２スイッチング素子の共通接続点と、第３及び第４スイッチング素子の共通接続点との間に接続する。このように構成すれば、正側及び負側スイッチング素子と、インダクタに対してＨブリッジ状に接続される第１〜第４スイッチング素子のオンオフを制御することで、（１）〜（８）の通電経路を形成できる。
【００１１】
請求項３記載の半導体スイッチング素子の駆動回路によれば、通電制御回路は、正側及び負側スイッチング素子，並びに第１ないし第４スイッチング素子を以下のように切り替えることで（１）〜（８）の通電経路を形成する。（０）初期状態を、正側及び負側スイッチング素子がオン，第４スイッチング素子がオンである駆動対象スイッチング素子のターンオフ状態とすると、（１）正側スイッチング素子をターンオフしてから、第３スイッチング素子をターンオンする。これにより、駆動用電源（＋），正側ダイオード，正側コンデンサ，第３及び第４スイッチング素子，負側スイッチング素子，駆動用電源（−）の経路で、正側コンデンサが（ＶＧ−Ｖｆ）に充電される。尚、ＶＧは駆動用電源の電圧，Ｖｆはダイオードの順方向電圧とする。
【００１２】
次に、（２）第３スイッチング素子をターンオフしてから、正側スイッチング素子をターンオンし、更に第１スイッチング素子をターンオンすると、駆動用電源（＋），正側スイッチング素子，正側コンデンサ，第１スイッチング素子，インダクタ，第４スイッチング素子，負側スイッチング素子，駆動用電源（−）の経路が形成される。これにより、インダクタには（２ＶＧ−Ｖｆ）の電圧で通電が行われる。
【００１３】
この状態から、（３）第４スイッチング素子をターンオフすると、駆動用電源（＋），正側スイッチング素子，正側コンデンサ，第１スイッチング素子，インダクタ，駆動対象スイッチング素子の制御端子及び電位基準側出力端子，負側スイッチング素子，駆動用電源（−）の経路が形成される（尚、電位基準側出力端子は、駆動対象スイッチング素子の電圧型によっては駆動用電源の正側端子に接続されることがある）。これにより、駆動対象スイッチング素子の制御端子が、インダクタを介して流れる電流によって充電されて制御端子の電位が上昇し、駆動対象スイッチング素子はターンオン状態に移行する。
【００１４】
制御端子の電位Ｖgsが上昇して（Ｖgs＞ＶＧ）になると、インダクタ，第３スイッチング素子の還流ダイオード，正側コンデンサ，第１スイッチング素子，インダクタの経路で還流電流が流れる。したがって、制御端子の電位Ｖgsは、電源電圧ＶＧによってクランプされる。その状態で、（４）第１スイッチング素子をターンオフ，第３スイッチング素子をターンオンすると、インダクタ，第３スイッチング素子，正側スイッチング素子，駆動用電源，負側スイッチング素子，負側コンデンサ，第２スイッチング素子の還流ダイオード，インダクタの経路が形成される。これにより、還流電流は駆動用電源に回生され、インダクタを介して流れる電流がゼロになると、駆動対象スイッチング素子のターンオン動作が完了する。
【００１５】
一方、駆動対象スイッチング素子をターンオフさせる場合は、（５）負側スイッチング素子をターンオフしてから、第４スイッチング素子をターンオンする。これにより、駆動用電源（＋），正側スイッチング素子，第３及び第４スイッチング素子，負側コンデンサ，負側ダイオード，駆動用電源（−）の経路で、負側コンデンサが（ＶＧ−Ｖｆ）に充電される。
次に、（６）第４スイッチング素子をターンオフしてから、負側スイッチング素子をターンオンし、更に第２スイッチング素子をターンオンすると、駆動用電源（＋），正側スイッチング素子，第３スイッチング素子，インダクタ，第２スイッチング素子，負側コンデンサ，負側スイッチング素子，駆動用電源（−）の経路が形成される。これにより、インダクタには（２ＶＧ−Ｖｆ）の電圧で、（２）とは逆方向に通電が行われる。
【００１６】
この状態から、（７）第３スイッチング素子をターンオフすると、駆動対象スイッチング素子の制御端子，インダクタ，第２スイッチング素子，負側コンデンサ，駆動対象スイッチング素子の電位基準側出力端子となる経路が形成される。これにより、駆動対象スイッチング素子の制御端子が、インダクタを介して流れる電流により放電されて制御端子の電位が低下し、駆動対象スイッチング素子はターンオフ状態に移行する。
【００１７】
制御端子の電位Ｖgsが低下して（Ｖgs＜（駆動用電源（−）の電位）になると、インダクタ，第２スイッチング素子，負側コンデンサ，第４スイッチング素子の還流ダイオード，インダクタとなる経路で還流電流が流れる。したがって、制御端子の電位Ｖgsは、駆動用電源（−）の電位によってクランプされる。その状態で、（８）第２スイッチング素子をターンオフし、第４スイッチング素子をターンオンすると、インダクタ，第１スイッチング素子の還流ダイオード，正側コンデンサ，正側スイッチング素子，駆動用電源，負側スイッチング素子，第４スイッチング素子，インダクタとなる経路が形成される。これにより、還流電流は駆動用電源に回生され、インダクタを介して流れる電流がゼロになると、駆動対象スイッチング素子のターンオフ動作が完了する。
【００１８】
請求項４記載の半導体スイッチング素子の駆動回路によれば、通電制御回路は、正側及び負側スイッチング素子，並びに第１ないし第４スイッチング素子を切り替えることで（１）〜（８）の通電経路を形成するが、請求項３と異なる部分を説明する。請求項４では、駆動対象スイッチング素子をターンオンさせる場合、（３）で第１及び第４スイッチング素子をターンオフする。これにより、インダクタ，駆動対象スイッチング素子の制御端子及び電位基準側出力端子，負側コンデンサ，第２スイッチング素子の還流ダイオード，インダクタとなる経路が形成され、駆動対象スイッチング素子はターンオン状態に移行する。この時、負側コンデンサには充電電流が流れるので、その端子電圧は電源電圧ＶＧを超えて上昇する。
【００１９】
そして、制御端子の電位Ｖgsが上昇して（Ｖgs＞ＶＧ）になると、インダクタ，第３スイッチング素子の還流ダイオード，正側スイッチング素子，駆動用電源，負側スイッチング素子，負側コンデンサ，第２スイッチング素子の還流ダイオード，インダクタの経路が形成される。これにより、還流電流は駆動用電源に回生され、制御端子の電位Ｖgsは電源電圧ＶＧによってクランプされる。この時も、負側コンデンサには充電電流が流れるので、端子電圧は上昇を続ける。また、続く（４）では第３スイッチング素子だけをターンオンするので、これにより、請求項３の（４）と同じ通電経路が形成される。この時も、負側コンデンサは充電されて端子電圧は上昇を続ける。
【００２０】
一方、駆動対象スイッチング素子をターンオフさせる場合は、（７）で第２及び第３スイッチング素子をターンオフする。すると、駆動対象スイッチング素子の制御端子，インダクタ，第１スイッチング素子の還流ダイオード，正側コンデンサ，正側スイッチング素子，駆動用電源，負側スイッチング素子，駆動対象スイッチング素子の電位基準側出力端子となる経路が形成される。これにより、駆動対象スイッチング素子はターンオフ状態に移行し、還流電流は駆動電源側に回生される。この時、正側コンデンサには充電電流が流れるので、その端子電圧は電源電圧ＶＧを超えて上昇する。
【００２１】
そして、制御端子の電位Ｖgsが＜（駆動用電源（−）の電位）になると、インダクタ，第１スイッチング素子の還流ダイオード，正側コンデンサ，正側スイッチング素子，駆動用電源，負側スイッチング素子，第３スイッチング素子の還流ダイオード，インダクタとなる経路で還流電流が流れる。したがって、制御端子の電位Ｖgsは、駆動用電源（−）の電位によってクランプされる。この時も、正側コンデンサには充電電流が流れるので端子電圧は上昇を続ける。その状態で（８）第４スイッチング素子をターンオンすると、請求項３の（８）と同じ通電経路が形成される。この時も、正側コンデンサは充電されて端子電圧は上昇を続ける。
すなわち、請求項４によれば、正側及び負側コンデンサが充電される期間が請求項３より長くなるので、それらの端子電圧を電源電圧ＶＧよりも高くすることができ、それにより駆動対象スイッチング素子のターンオン，ターンオフをより高速に行うことができる。
【００２２】
請求項５記載の半導体スイッチング素子の駆動回路によれば、請求項３において（１）〜（８）の通電経路を形成するパターンと、それらのうち（３），（４），（７），（８）の通電経路を（３）’，（４）’，（７）’，（８）’の通電経路に置き換えて形成するパターンとを切り替える。ここで、（３）’，（４）’，（７）’，（８）’の通電経路は、それぞれ請求項４における（３），（４），（７），（８）の通電経路に等しい。すなわち、請求項５では、請求項３における（１）〜（８）の通電経路の形成パターンと、請求項４における（１）〜（８）の通電経路の形成パターンとを切り替えて行う。尚、ここでのパターンの切替えは、前者と後者とを１回以上ずつ交互に実行することを言う。また、必ずしも両者の連続実行回数が等しくなくても良い。これにより、請求項３の放電期間がより長いパターンと、請求項４の充電期間がより長いパターンとを適宜組み合わせて実行することで、必要に応じて正側及び負側コンデンサの端子電圧を駆動電源電圧よりも高くしたり、或いは、前記端子電圧が一定となるように調整できる。
【００２３】
請求項６記載の半導体スイッチング素子の駆動回路によれば、通電制御回路は、正側及び負側スイッチング素子，並びに第１ないし第４スイッチング素子を切り替えることで（１）〜（８）の通電経路を形成するが、やはり請求項３と異なる部分を説明する。請求項５では、（４）で第１スイッチング素子をターンオフしてから，第３スイッチング素子をターンオンする。また、（８）では、第２スイッチング素子をターンオフしてから、第４スイッチング素子をターンオンする。
これにより、駆動対象スイッチング素子をターンオンさせる場合の第１スイッチング素子のオン期間，並びに駆動対象スイッチング素子をターンオフさせる場合の第２スイッチング素子のオン期間は、請求項３のケースと、請求項４のケースとの中間となる。したがって、正側及び負側コンデンサが充電される期間が両者の中間になる。
【００２４】
そして、請求項７記載の半導体スイッチング素子の駆動回路によれば、通電制御回路は、（３）の通電経路を形成してから（４）の通電経路において第１スイッチング素子をターンオフさせるまでの期間長と、（７）の通電経路を形成してから（８）の通電経路において第２スイッチング素子をターンオフさせるまでの期間長とを調整することで、正側及び負側コンデンサの端子電圧を調整する。したがって、必要に応じて正側及び負側コンデンサの端子電圧を駆動電源電圧よりも高くしたり、或いは、前記端子電圧が一定となるように調整できる。
【００２５】
請求項８記載の半導体スイッチング素子の駆動回路によれば、正側コンデンサと負側コンデンサとを直列に接続する構成とし、通電制御回路は、正側及び負側コンデンサと並列に接続される、第１及び第２スイッチング素子の直列回路と、駆動用電源と並列に接続される第３及び第４スイッチング素子の直列回路とで構成して、インダクタを、第１及び第２スイッチング素子の共通接続点と、第３及び第４スイッチング素子の共通接続点との間に接続する。このように構成すれば、正側及び負側スイッチング素子と、インダクタに対してＨブリッジ状に接続された第１〜第４スイッチング素子（但し、第１及び第２スイッチング素子は、それぞれ正側及び負側ダイオードを介して駆動用電源に接続される）のオンオフを制御することで、（１）〜（８）の通電経路を形成できる。
【００２６】
請求項９記載の半導体スイッチング素子の駆動回路によれば、通電制御回路は、（２）の通電経路を形成する前にも（５）の通電経路を形成し、（６）の通電経路を形成する前にも（２）の通電経路を形成する。これにより、駆動対象スイッチング素子のターンオン動作を開始させる場合と、駆動対象スイッチング素子のターンオフ動作を開始させる場合とのそれぞれについて、予め正側及び負側コンデンサを充電することができる。
【００２７】
請求項１０記載の半導体スイッチング素子の駆動回路によれば、通電制御回路は、正側及び負側スイッチング素子，並びに前記第１ないし第４スイッチング素子を以下のように切り替えることで（１）〜（８）の通電経路を形成する。（０）初期状態を、第４スイッチング素子がオンである駆動対象スイッチング素子のターンオフ状態とすると、先ず（１）負側スイッチング素子をオンすることで、駆動用電源（＋），正側ダイオード，正側コンデンサ，負側スイッチング素子，駆動用電源（−）となる経路が形成され、正側コンデンサが（ＶＧ−Ｖｆ）に充電される。
【００２８】
次に（５）負側スイッチング素子をターンオフしてから、正側スイッチング素子をターンオンすると、今度は駆動用電源（＋），正側スイッチング素子，負側コンデンサ，負側ダイオード，駆動用電源（−）となる経路が形成され、負側コンデンサが（ＶＧ−Ｖｆ）に充電される。（２）で第１スイッチング素子をターンオンすると、駆動用電源（＋），正側スイッチング素子，正側コンデンサ，第１スイッチング素子，インダクタ，第４スイッチング素子，駆動用電源（−）となる経路が形成され、これにより、インダクタには（２ＶＧ−Ｖｆ）の電圧で通電が行われる。
【００２９】
この状態から、（３）第４スイッチング素子をターンオフすると、駆動用電源（＋），正側スイッチング素子，正側コンデンサ，第１スイッチング素子，インダクタ，駆動対象スイッチング素子の制御端子及び電位基準側出力端子，駆動用電源（−）の経路が形成される。これにより、駆動対象スイッチング素子の制御端子が、インダクタを介して流れる電流によって充電されて制御端子の電位が上昇し、駆動対象スイッチング素子はターンオン状態に移行する。
制御端子の電位Ｖgsが上昇して（Ｖgs＞ＶＧ）になると、インダクタ，第３スイッチング素子の還流ダイオード，正側スイッチング素子，正側コンデンサ，第１スイッチング素子，インダクタの経路で還流電流が流れる。したがって、制御端子の電位Ｖgsは、電源電圧ＶＧによってクランプされる。
【００３０】
その状態で、（４）正側スイッチング素子及び第１スイッチング素子をターンオフ，第３スイッチング素子をターンオンすると、インダクタ，第３スイッチング素子，駆動用電源，負側ダイオード，負側コンデンサ，第２スイッチング素子の還流ダイオード，インダクタとなる経路が形成される。これにより、還流電流は駆動用電源に回生され、インダクタを介して流れる電流がゼロになると、駆動対象スイッチング素子のターンオン動作が完了する。
【００３１】
一方、駆動対象スイッチング素子をターンオフさせる場合は、（５）正側スイッチング素子をターンオンして負側コンデンサを充電し、次に（２）正側スイッチング素子をターンオフしてから、負側スイッチング素子をターンオンして正側コンデンサを充電する。それから、（６）第２スイッチング素子をターンオンすると、駆動用電源（＋），第３スイッチング素子，インダクタ，第２スイッチング素子，負側コンデンサ，負側スイッチング素子，駆動用電源（−）の経路が形成される。これにより、インダクタには（２ＶＧ−Ｖｆ）の電圧で、（２）とは逆方向に通電が行われる。
この状態から、（７）第３スイッチング素子をターンオフすると、駆動対象スイッチング素子の制御端子，インダクタ，第２スイッチング素子，負側コンデンサ，負側スイッチング素子，駆動対象スイッチング素子の電位基準側出力端子となる経路が形成される。これにより、駆動対象スイッチング素子の制御端子が、インダクタを介して流れる電流により放電されて制御端子の電位が低下し、駆動対象スイッチング素子はターンオフ状態に移行する。
【００３２】
制御端子の電位Ｖgsが低下して（Ｖgs＜（駆動用電源（−）の電位）になると、インダクタ，第２スイッチング素子，負側コンデンサ，負側スイッチング素子，第４スイッチング素子の還流ダイオード，インダクタとなる経路で還流電流が流れる。したがって、制御端子の電位Ｖgsは、駆動用電源（−）の電位によってクランプされる。その状態で、（８）負側スイッチング素子及び第２スイッチング素子をターンオフ，第４スイッチング素子をターンオンすると、インダクタ，第１スイッチング素子の還流ダイオード，正側コンデンサ，正側ダイオード，駆動用電源，第４スイッチング素子，インダクタとなる経路が形成される。これにより、還流電流は駆動用電源に回生され、インダクタを介して流れる電流がゼロになると、駆動対象スイッチング素子のターンオフ動作が完了する。
【００３３】
請求項１１記載の半導体スイッチング素子の駆動回路によれば、通電制御回路は、正側及び負側スイッチング素子，並びに第１ないし第４スイッチング素子を切り替えることで（１）〜（８）の通電経路を形成するが、請求項１０と異なる部分を説明する。請求項１１では、（３）で第１及び第４スイッチング素子をターンオフさせる。すると、駆動用電源（＋），正側スイッチング素子，負側コンデンサ，第２スイッチング素子の還流ダイオード，インダクタ，駆動対象スイッチング素子の制御端子及び電位基準側出力端子，駆動用電源（−）の経路が形成される。これにより、駆動対象スイッチング素子の制御端子が、インダクタを介して流れる電流によって充電されて制御端子の電位が上昇し、駆動対象スイッチング素子はターンオン状態に移行する。
【００３４】
制御端子の電位Ｖgsが上昇して（Ｖgs＞ＶＧ）になると、インダクタ，第３スイッチング素子の還流ダイオード，正側スイッチング素子，負側コンデンサ，第２スイッチング素子の還流ダイオード，インダクタの経路で還流電流が流れる。したがって、制御端子の電位Ｖgsは、電源電圧ＶＧによってクランプされる。そして、（４）で正側スイッチング素子をターンオフ，第３スイッチング素子をターンオンさせると、請求項９の（４）と同様の経路が形成される。
【００３５】
また、（７）では第２及び第３スイッチング素子をターンオフさせる。すると、駆動対象スイッチング素子の制御端子，インダクタ，第１スイッチング素子の還流ダイオード，正側コンデンサ，負側スイッチング素子，駆動対象スイッチング素子の電位基準側出力端子となる経路が形成される。これにより、駆動対象スイッチング素子の制御端子が、インダクタを介して流れる電流により放電されて制御端子の電位が低下し、駆動対象スイッチング素子はターンオフ状態に移行する。
【００３６】
制御端子の電位Ｖgsが低下して（Ｖgs＜（駆動用電源（−）の電位）になると、インダクタ，第１スイッチング素子の還流ダイオード，正側コンデンサ，負側スイッチング素子，第４スイッチング素子の還流ダイオード，インダクタとなる経路で還流電流が流れる。したがって、制御端子の電位Ｖgsは、駆動用電源（−）の電位によってクランプされる。その状態で、（８）負側スイッチング素子をターンオフ，第４スイッチング素子をターンオンすると、請求項９の（８）と同様の経路が形成される。
【００３７】
請求項１２記載の半導体スイッチング素子の駆動回路によれば、通電制御回路は、（４）の通電経路の形成した後、インダクタを介して流れる電流がゼロになる時間が経過する以前に（５）の通電経路を形成する。これにより、負側コンデンサを充電する時間がより長くなる。また、（８）の通電経路の形成した後、インダクタを介して流れる電流がゼロになる時間が経過する以前に負側スイッチング素子をターンオンする。これにより、正側コンデンサを充電する時間が請求項１１よりも長くなる。したがって、正側及び負側コンデンサの端子電圧をより高くすることができる。
【００３８】
請求項１３記載の半導体スイッチング素子の駆動回路によれば、通電制御回路は、（４）の通電経路において正側スイッチング素子をターンオフしてから（５）の通電経路において正側スイッチング素子をターンオンするまでの期間長と、（８）の通電経路において負側スイッチング素子をターンオフしてから次回に行う（１）の通電経路において負側スイッチング素子をターンオンするまでの期間長とを調整することで、正側及び負側コンデンサの端子電圧を調整する。したがって、正側及び負側コンデンサの端子電圧をより高くしたり、一定に維持する等の制御が可能となる。
【００３９】
請求項１４記載の半導体スイッチング素子の駆動回路によれば、請求項１０において（１）〜（８）の通電経路を形成するパターンと、それらのうち（３），（４），（７），（８）の通電経路を（３）’，（４）’，（７）’，（８）’の通電経路に置き換えて形成するパターンとを切り替える。ここで、（３）’，（４）’，（７）’，（８）’の通電経路は、それぞれ請求項１１における（３），（４），（７），（８）の通電経路に等しい。すなわち、請求項１４では、請求項１０における（１）〜（８）の通電経路の形成パターンと、請求項１１における（１）〜（８）の通電経路の形成パターンとを切り替えて行う。尚、ここでのパターンの切替えは、前者と後者とを１回以上ずつ交互に実行することを言う。また、必ずしも両者の連続実行回数が等しくなくても良い。これにより、請求項１０の放電期間がより長いパターンと、請求項１１の充電期間がより長いパターンとを適宜組み合わせて実行することで、必要に応じて正側及び負側コンデンサの端子電圧を駆動電源電圧よりも高くしたり、或いは、前記端子電圧が一定となるように調整できる。
【００４０】
請求項１５記載の半導体スイッチング素子の駆動回路によれば、通電制御回路は、正側及び負側スイッチング素子，並びに第１ないし第４スイッチング素子を切り替えることで（１）〜（８）の通電経路を形成するが、請求項９と異なる部分を説明する。請求項１３では、（４）で第１スイッチング素子をターンオフ，第３スイッチング素子をターンオンする。すると、インダクタ，第３スイッチング素子の，正側スイッチング素子，負側コンデンサ，第２スイッチング素子の還流ダイオード，インダクタの経路で還流電流が流れる。したがって、負側コンデンサが充電される。
【００４１】
そして、次の（５）では、正側スイッチング素子をターンオフしてから正側スイッチング素子をターンオンする。正側スイッチング素子をターンオフすると、インダクタ，第３スイッチング素子，駆動用電源，負側ダイオード，負側コンデンサ，第２スイッチング素子の還流ダイオード，インダクタの経路で還流電流が流れる。したがって、この時も負側コンデンサが充電される。その後、コンデンサを介して流れる電流がゼロになった後に正側スイッチング素子をターンオンすれば、続く（２）の経路を形成するために備えることができる。
【００４２】
また、（８）では、第２スイッチング素子をターンオフ，第４スイッチング素子をターンオンしてから、負側スイッチング素子をターンオフする。第２スイッチング素子をターンオフ，第４スイッチング素子をターンオンすると、インダクタ，第１スイッチング素子の還流ダイオード，正側コンデンサ，負側スイッチング素子，第４スイッチング素子の経路で還流電流が流れ、正側コンデンサが充電される。その後、負側スイッチング素子をターンオフすると、インダクタ，第１スイッチング素子の還流ダイオード，正側コンデンサ，正側ダイオード，駆動用電源，第４スイッチング素子、インダクタの経路で還流電流が流れ、この時も正側コンデンサが充電される。したがって、正側及び負側コンデンサの端子電圧をより上昇させることができる。
【００４３】
請求項１６記載の半導体スイッチング素子の駆動回路によれば、通電制御回路は、（５）の通電経路において正側スイッチング素子をターンオフしてから正側スイッチング素子をターンオンするまでの期間長と、（８）の通電経路において負側スイッチング素子をターンオフしてから、次回に行う（１）の通電経路において負側スイッチング素子をターンオンするまでの期間長とを調整することで、正側及び負側コンデンサの端子電圧を調整する。したがって、正側及び負側コンデンサの端子電圧をより上昇させたり一定に維持する等の制御が可能となる。
【図面の簡単な説明】
【００４４】
【図１】第１実施例であり、駆動回路の電気的構成を示す図
【図２】タイミングチャート
【図３】ＮチャネルＦＥＴのターンオン時における通電経路の遷移状態を示す図
【図４】同ターンオフ時における図３相当図
【図５】第２実施例を示す図２相当図
【図６】図３の一部相当図
【図７】図４の一部相当図
【図８】インダクタに流れる電流とコンデンサＣ１，Ｃ２の充電電荷．放電電荷との関係を示す図
【図９】第３実施例を示す図２相当図
【図１０】図８相当図
【図１１】第４実施例を示す図１相当図
【図１２】図２相当図
【図１３】図３相当図
【図１４】図４相当図
【図１５】第５実施例を示す図１２相当図
【図１６】図１３の一部相当図
【図１７】図１４の一部相当図
【図１８】第６実施例を示す図１２相当図
【図１９】図１３の一部相当図
【図２０】図１４の一部相当図
【図２１】図８相当図
【図２２】第７実施例を示す図１２相当図
【図２３】図１３の一部相当図
【図２４】図１４の一部相当図
【図２５】図８相当図
【発明を実施するための形態】
【００４５】
（第１実施例）
以下、第１実施例について図１ないし図４を参照して説明する。図１は、例えばＮチャネルＦＥＴを駆動するための駆動回路を示す。ＮチャネルＦＥＴ１（駆動対象スイッチング素子）は、ドレイン側に図示しない負荷が接続されており、駆動回路２は、ＮチャネルＦＥＴ１のゲート−ソース間に接続されている（ローサイド駆動方式）。尚、ＮチャネルＦＥＴ１については、ＦＥＴをＭＯＳ構造に限定する意図ではないが、図中では便宜上ＭＯＳＦＥＴのシンボルで図示している。駆動回路２は、ゲート駆動用電源３により供給される電源ＶＧに基づいて、ＮチャネルＭＯＳＦＥＴ２のゲート（制御端子）に対して充放電電流Ｉｇを供給する。尚、図１に示すスイッチのシンボルとダイオードとの並列回路は、実体としては例えばＮチャネルＭＯＳＦＥＴ（ダイオードは寄生ダイオード）であるが、説明を簡単にするため上記のシンボルで示している。
【００４６】
ゲート駆動用電源３の正側端子は、スイッチＳａ１（正側スイッチング素子）とダイオードＤａ１（正側ダイオード）との直列回路の共通接続点（アノード）に接続されており、負側端子は、スイッチＳａ２（負側スイッチング素子）とダイオードＤａ２（負側ダイオード）との直列回路の共通接続点（カソード）に接続されている。ダイオードＤａ１のカソードと、ダイオードＤａ２のアノードとの間には、スイッチＳ１及びＳ２（通電用スイッチング素子）の直列回路と、コンデンサＣ１（正側コンデンサ），スイッチＳ３及びＳ４（通電用スイッチング素子），コンデンサＣ２（負側コンデンサ）の直列回路とが接続されている。
【００４７】
そして、スイッチＳ１及びＳ２の共通接続点と、スイッチＳ３及びＳ４の共通接続点との間には、インダクタＬ１が接続されている。また、スイッチＳ３及びＳ４の共通接続点は、ＮチャネルＦＥＴ１のゲートに接続されており、ＮチャネルＦＥＴ１のソース（電位基準側出力端子）はゲート駆動用電源３の負側端子に接続されている。スイッチＳ１〜Ｓ４には、それぞれについて並列に、ゲート駆動用電源３の極性に対して逆方向となるダイオード（還流ダイオード）が接続されている。スイッチＳａ１，Ｓａ２，Ｓ１〜Ｓ４のオンオフ制御は、図示しない制御回路によって行われる。ここで、スイッチＳ１〜Ｓ４と前記制御回路とが通電制御回路４を構成している。
【００４８】
次に、本実施例の作用について図２ないし図４も参照して説明する。図２は、制御回路によって行われるスイッチＳａ１，Ｓａ２，Ｓ１〜Ｓ４のオンオフ切替えと、各部の電圧，電流波形を示すタイミングチャートである。また、図３は、ＮチャネルＦＥＴ１をターンオンさせる場合のスイッチＳａ１，Ｓａ２，Ｓ１〜Ｓ４の切替え順序と、それに伴う電流の流れを示したものである。
【００４９】
＜ＮチャネルＦＥＴ１のターンオン＞
図３において、先ず（１）（図２〜図４中の丸数字を、括弧付き数字で示す）初期状態として、スイッチＳａ１及びＳａ２，Ｓ４がオンしてＮチャネルＦＥＴ１のゲートはゲート駆動用電源３の負側端子の電位（例えば０Ｖ，グランド電位）となっており、ターンオフ状態にあるとする。ここから、（２）スイッチＳａ１をターンオフし、続いて（３）スイッチＳ３をターンオンすると、ゲート駆動用電源３の正側端子，ダイオードＤａ１,コンデンサＣ１，スイッチＳ３及びＳ４，スイッチＳａ２，ゲート駆動用電源３の負側端子となる通電経路が形成され、コンデンサＣ１が駆動電圧（ＶＧ−Ｖｆ）に充電される。
【００５０】
次に、（４）スイッチＳ３をターンオフした後、スイッチＳａ１をターンオンし、（５）更にスイッチＳ１をターンオンすると、ゲート駆動用電源３の正側端子，スイッチＳａ１，コンデンサＣ１，スイッチＳ１及びＳ４，スイッチＳａ２，ゲート駆動用電源３の負側端子となる通電経路が形成され、コンデンサＣ１がゲート駆動用電源３と直列に接続される。これにより、インダクタＬ１には電圧（２ＶＧ−Ｖｆ）が印加され、電流Ｉ＿Ｌ１が増加する。この状態から、（６）スイッチＳ４をターンオフすると、インダクタンスＬ１に蓄積された電磁エネルギーも含む電流Ｉ＿Ｌ１がＮチャネルＦＥＴ１のゲートに電流Ｉｇとして流れ、当該ゲートを充電する。
【００５１】
すると、ＮチャネルＦＥＴ１のゲート−ソース間電圧Ｖgsが上昇し、電圧Ｖgsが電圧ＶＧよりも上昇すると、（７）電流Ｉ＿Ｌ１はスイッチＳ３の還流ダイオード，コンデンサＣ１，スイッチＳ１を介して流れる。これにより、電圧Ｖgsは、電圧ＶＧにクランプされる。この状態から、（８）スイッチＳ１をターンオフし、スイッチＳ３をターンオンすると、電流Ｉ＿Ｌ１は、スイッチＳ３及びＳａ１，ゲート駆動電源３，スイッチＳａ２，コンデンサＣ２，スイッチＳ２の還流ダイオード，インダクタＬ１の経路で流れ、ゲート駆動電源３側に回生される。そして、（９）電流Ｉ＿Ｌ１がゼロになれば、ＮチャネルＦＥＴ１のターンオンが完了する。
【００５２】
＜ＮチャネルＦＥＴ１のターンオフ＞
（１）上記のようにＮチャネルＦＥＴ１がターンオンしている状態から、（２）スイッチＳａ２をターンオフし、（３）更にスイッチＳ４をターンオンすると、ゲート駆動用電源３の正側端子，スイッチＳａ１，スイッチＳ３及びＳ４，コンデンサＣ２，ダイオードＤａ２,ゲート駆動用電源３の負側端子となる通電経路が形成され、コンデンサＣ２が駆動電圧（ＶＧ−Ｖｆ）に充電される。
【００５３】
次に、（４）スイッチＳ４をターンオフした後、スイッチＳａ２をターンオンし、（５）更にスイッチＳ２をターンオンすると、ゲート駆動用電源３の正側端子，スイッチＳａ１，スイッチＳ３及びＳ２，コンデンサＣ２，スイッチＳａ２，ゲート駆動用電源３の負側端子となる通電経路が形成され、コンデンサＣ２がゲート駆動用電源３と直列に接続される。これにより、インダクタＬ１には電圧（２ＶＧ−Ｖｆ）が印加され、ＮチャネルＦＥＴ１のターンオン時とは逆の方向に電流Ｉ＿Ｌ１が増加する。この状態から、（６）スイッチＳ３をターンオフすると、電流Ｉ＿Ｌ１がＮチャネルＦＥＴ１のゲートから電流Ｉｇとして流れ、当該ゲートを放電させる。
【００５４】
すると、ＮチャネルＦＥＴ１のゲート−ソース間電圧Ｖgsが低下し、電圧Ｖgs＜０Ｖになると、（７）電流Ｉ＿Ｌ１はスイッチＳ２，コンデンサＣ２，スイッチＳ４の還流ダイオードを介して流れる。これにより、電圧Ｖgsは０Ｖにクランプされる。この状態から、（８）スイッチＳ２をターンオフし、スイッチＳ４をターンオンすると、電流Ｉ＿Ｌ１は、スイッチＳ１の還流ダイオード，コンデンサＣ１，スイッチＳａ１，ゲート駆動電源３，スイッチＳａ２，スイッチＳ４，インダクタＬ１の経路で流れ、ゲート駆動電源３側に回生される。そして、（９）電流Ｉ＿Ｌ１がゼロになれば、ＮチャネルＦＥＴ１のターンオフが完了する。
【００５５】
以上のように本実施例によれば、通電制御回路４が４つのスイッチＳ１〜Ｓ４とスイッチＳａ１及びＳａ２とを併せて制御することで、インダクタＬ１に電流を双方向に通電し、インダクタＬ１を介して流れる電流によりＮチャネルＦＥＴ１のゲートを充電し、また前記ゲートから放電させるようにした。より具体的には、通電制御回路４を、ダイオードＤａ１のカソードとダイオードＤａ２のアノードとの間に接続されるスイッチＳ１及びＳ２の直列回路と、コンデンサＣ１とコンデンサＣ２との間に接続され、共通接続点がＮチャネルＦＥＴ１のゲートに接続されるスイッチＳ３及びＳ４の直列回路とで構成し、インダクタＬ１を、スイッチＳ１及びＳ２の共通接続点と、スイッチＳ３及びＳ４の共通接続点との間に接続する。したがって、スイッチＳａ１及びＳａ２と、インダクタＬ１に対してＨブリッジ状に接続されたスイッチＳ１〜Ｓ４のオンオフを制御することで、上述したように請求項１における（１）〜（８）に対応した通電経路を形成できる。
【００５６】
（第２実施例）
図５ないし図８は第２実施例を示すものであり、第１実施例と同一部分には同一符号を付して説明を省略し、以下異なる部分について説明する。第２実施例の構成は第１実施例と同様であり、スイッチの一部のオンオフタイミングが異なっている。図５は図２相当図であり、図６，図７は図３，図４の一部相当図である。
【００５７】
＜ＮチャネルＦＥＴ１のターンオン＞
図６に示す（６），（８）のスイッチングパターンが第１実施例と相違している。また、（６）のスイッチングパターンが相違することで（７）の通電経路も変化している。（６）では、スイッチＳ４と共にスイッチＳ１もターンオフさせている。この時、電流Ｉ＿Ｌ１，ＮチャネルＦＥＴ１のゲートを充電する電流Ｉｇは、インダクタンスＬ１，ＮチャネルＦＥＴ１のゲート−ソース，コンデンサＣ２，スイッチＳ２の還流ダイオードの経路で流れる。これにより、コンデンサＣ２が充電される。ここで、（１）〜（５）の期間ではコンデンサＣ２は放電されないため、前記期間のコンデンサＣ２の端子電圧がＶＧであれば、（６）において当該端子電圧はＶＧを超えて上昇する。
【００５８】
そして、ゲート−ソース間電圧Ｖgsが電圧ＶＧよりも上昇すると、（７）電流Ｉ＿Ｌ１はスイッチＳ３の還流ダイオード，スイッチＳａ１,ゲート駆動用電源３，スイッチＳａ２，コンデンサＣ２，スイッチＳ２の還流ダイオードを介して流れるので、この時もコンデンサＣ２が充電される。その結果、図５に示すように、コンデンサＣ２の電位Ｖ＿Ｃ２は、（７）の期間も上昇を続ける。この状態からスイッチＳ３をターンオンすれば、図３に示す（８）と同じ状態になる。
【００５９】
＜ＮチャネルＦＥＴ１のターンオフ＞
この場合も、図７に示す（６），（８）のスイッチングパターンが第１実施例と相違している。（６）では、スイッチＳ３と共にスイッチＳ２もターンオフさせている。この時、電流Ｉ＿Ｌ１，ＮチャネルＦＥＴ１のゲートを放電させる電流Ｉｇは、インダクタンスＬ１，スイッチＳ１の還流ダイオード，コンデンサＣ１，スイッチＳａ１,ゲート駆動用電源３，スイッチＳａ２，ＮチャネルＦＥＴ１のソース−ゲートの経路で流れる。これにより、コンデンサＣ１が充電される。
【００６０】
そして、ゲート−ソース間電圧Ｖgsが０Ｖよりも低下すると、（７）電流Ｉ＿Ｌ１はスイッチＳ１の還流ダイオード，コンデンサＣ１，スイッチＳａ１,ゲート駆動用電源３，スイッチＳａ２，スイッチＳ４の還流ダイオードを介して流れる。したがって、この時もコンデンサＣ１が充電される。その結果、図５に示すように、コンデンサＣ１の電位Ｖ＿Ｃ１は電源電圧ＶＧよりも上昇する。この状態からスイッチＳ４をターンオンすれば、図４に示す（８）と同じ状態になる。
【００６１】
ここで、第１実施例と第２実施例との相違について、図８を参照して説明する。図８（ａ）は図２に示す電流Ｉ＿Ｌ１の波形であり、図８（ｂ）は図５に示す電流Ｉ＿Ｌ１の波形である。第１実施例の場合、ターンオン時における電流Ｉ＿Ｌ１の上昇期間が長く、下降期間が短い。前者（波形で規定される面積，積分量が対応）はコンデンサＣ１の放電電荷量を規定し、後者はコンデンサＣ２の充電電荷量を規定する。
一方、ターンオフ時については、負極性の電流Ｉ＿Ｌ１の上昇期間が長く、下降期間が短いが、前者はコンデンサＣ２の放電電荷量を規定し、後者はコンデンサＣ１の充電電荷量を規定する。結果として、コンデンサＣ１，Ｃ２の何れについても（放電電荷量）＞（充電電荷量）となっており、第１実施例のスイッチングパターンでは、コンデンサＣ１，Ｃ２の端子電圧Ｖ＿Ｃ１，Ｖ＿Ｃ２は低下することになる。
【００６２】
第２実施例の場合、ターンオン時における電流Ｉ＿Ｌ１の上昇期間が短く、下降期間が長い。また、ターンオフ時については、負極性の電流Ｉ＿Ｌ１の上昇期間が短く、下降期間が長い。その結果、コンデンサＣ１，Ｃ２の何れについても（放電電荷量）＜（充電電荷量）となっており、第２実施例のスイッチングパターンでは、コンデンサＣ１，Ｃ２の端子電圧Ｖ＿Ｃ１，Ｖ＿Ｃ２は上昇することになる。したがって、コンデンサＣ１，Ｃ２の端子電圧Ｖ＿Ｃ１，Ｖ＿Ｃ２を例えば一定に維持する等のように調整するには、第１実施例の制御パターンと第２実施例の制御パターンとを組み合わせる必要がある。それについて、次の第３実施例で説明する。
【００６３】
（第３実施例）
図９及び図１０は第３実施例を示すものである。図９に示すように、第３実施例では、スイッチＳ１がターンオフするタイミングが、（６）においてスイッチＳ４がターンオフするタイミングと、（８）においてスイッチＳ３がターンオンするタイミングとの間に位置しており、これは、第１実施例よりも長く、第２実施例よりも短くなっている。すなわち、第１実施例では、スイッチＳ１のターンオフタイミングが（８）に一致しており、第２実施例では同タイミングが（６）に一致している。
これにより、図１０に示すように、コンデンサＣ１、Ｃ２の充放電電荷量を調整し、（放電電荷量）≒（充電電荷量）とすることで端子電圧Ｖ＿Ｃ１，Ｖ＿Ｃ２を一定に維持することができる。或いは、例えばある制御周期では、コンデンサＣ１，Ｃ２の充電電荷量をより多くして端子電圧Ｖ＿Ｃ１，Ｖ＿Ｃ２を電源電圧ＶＧよりも上昇させ、ＮチャネルＦＥＴ１のターンオン，ターンオフを高速に実行させることも可能となる。
【００６４】
また、第３実施例とは異なり、例えば、第１実施例において、ＮチャネルＦＥＴ１のターンオン，ターンオフ時に（１）〜（８）の通電経路を形成するパターンと、それらのうちターンオン，ターンオフ時それぞれの（６），（８）の通電経路を、第２実施例の（６），（８）の通電経路に置き換えて形成するパターンとを切り替えて実行しても良い。すなわち、第１実施例における通電経路の形成パターンと、第２実施例における通電経路の形成パターンとを切り替えて行う。尚、ここでのパターンの切替えは、前者と後者とを１回以上ずつ交互に実行することを言う。また、必ずしも両者の連続実行回数が等しくなくても良い。
【００６５】
これにより、第１実施例の放電期間がより長いパターンと、第２実施例の充電期間がより長いパターンとを適宜組み合わせて実行することで、必要に応じて端子電圧Ｖ＿Ｃ１，Ｖ＿Ｃ２を電源電圧ＶＧよりも上昇させ、ＮチャネルＦＥＴ１のターンオン，ターンオフを高速に実行させたり、或いは端子電圧Ｖ＿Ｃ１，Ｖ＿Ｃ２を一定に維持するように調整することができる。尚、必要であれば、図示しない制御回路に、端子電圧Ｖ＿Ｃ１，Ｖ＿Ｃ２をＡ／Ｄ変換してモニタするような電圧計測手段を設ければ良い。
【００６６】
（第４実施例）
図１１ないし図１４は第４実施例であり、第１実施例と異なる部分について説明する。図１１に示す駆動回路１１は、駆動回路２と同じ回路素子で構成されているが、それらの接続形態が一部相違している。スイッチＳ３及びＳ４の直列回路は、ゲート駆動用電源３の両端に直結されている。また、スイッチＳａ１及びＳａ２も直列に接続されており、ダイオードＤａ１のカソードと、ダイオードＤａ２のアノードとの間には、コンデンサＣ１及びＣ２の直列回路と、スイッチＳ１及びＳ２の直列回路とが並列に接続されている。そして、スイッチＳ１〜Ｓ４と図示しない制御回路とが通電制御回路１２を構成している。
【００６７】
次に、第４実施例の作用について図１２ないし図１４を参照して説明する。
＜ＮチャネルＦＥＴ１のターンオン＞
図１３において、先ず（１）初期状態として、スイッチＳａ２，Ｓ４がオンしてＮチャネルＦＥＴ１のゲートはグランド電位となっており、ターンオフ状態にあるとする。この状態で、コンデンサＣ１は電圧（ＶＧ−Ｖｆ）に充電される。ここから、（２）スイッチＳａ２をターンオフし、スイッチＳａ１をターンオンすると、コンデンサＣ２が電圧（ＶＧ−Ｖｆ）に充電される。
【００６８】
次に、（３）スイッチＳ１をターンオンすると、ゲート駆動用電源３の正側端子，スイッチＳａ１,コンデンサＣ１，スイッチＳ１及びＳ４，スイッチＳａ２，ゲート駆動用電源３の負側端子となる通電経路が形成され、コンデンサＣ１がゲート駆動用電源３と直列に接続される。これにより、インダクタＬ１には電圧（２ＶＧ−Ｖｆ）が印加され、電流Ｉ＿Ｌ１が増加する。この状態から、（４）スイッチＳ４をターンオフすると、インダクタンスＬ１に蓄積された電磁エネルギーも含む電流Ｉ＿Ｌ１がＮチャネルＦＥＴ１のゲートに電流Ｉｇとして流れ、当該ゲートを充電する。
【００６９】
すると、ＮチャネルＦＥＴ１のゲート−ソース間電圧Ｖgsが上昇し、電圧Ｖgsが電圧ＶＧよりも上昇すると、（５）電流Ｉ＿Ｌ１はスイッチＳ３の還流ダイオード，スイッチＳａ１,コンデンサＣ１，スイッチＳ１を介して流れる。これにより、電圧Ｖgsは、電圧ＶＧにクランプされる。この状態から、（６）スイッチＳａ１及びＳ１をターンオフし、スイッチＳ３をターンオンすると、電流Ｉ＿Ｌ１は、スイッチＳ３，ゲート駆動電源３，スイッチＳａ２の還流ダイオード，コンデンサＣ２，スイッチＳ２の還流ダイオード，インダクタＬ１の経路で流れ、ゲート駆動電源３側に回生される。そして、（７）電流Ｉ＿Ｌ１がゼロになればＮチャネルＦＥＴ１のターンオンが完了し、（８）スイッチＳａ１をターンオンすれば、コンデンサＣ２が充電される。
【００７０】
＜ＮチャネルＦＥＴ１のターンオフ＞
（１）上記のようにＮチャネルＦＥＴ１がターンオンしてコンデンサＣ２が充電されている状態から、（２）スイッチＳａ１をターンオフし、スイッチＳａ２をターンオフすればコンデンサＣ１が充電される。それから、（３）更にスイッチＳ２をターンオンすると、ゲート駆動用電源３の正側端子，スイッチＳ３及びＳ２，コンデンサＣ２，スイッチＳａ２,ゲート駆動用電源３の負側端子となる通電経路が形成され、コンデンサＣ２がゲート駆動用電源３と直列に接続される。これにより、インダクタＬ１には電圧（２ＶＧ−Ｖｆ）が印加され、ＮチャネルＦＥＴ１のターンオン時とは逆の方向に電流Ｉ＿Ｌ１が増加する。この状態から（４）スイッチＳ３をターンオフすると、電流Ｉ＿Ｌ１がＮチャネルＦＥＴ１のゲートから電流Ｉｇとして流れ、当該ゲートを放電させる。
【００７１】
ＮチャネルＦＥＴ１のゲート−ソース間電圧Ｖgsが低下し、電圧Ｖgs＜０になると、（５）電流Ｉ＿Ｌ１はスイッチＳ２，コンデンサＣ２，スイッチＳａ２,スイッチＳ４の還流ダイオードを介して流れる。これにより、電圧Ｖgsは０Ｖにクランプされる。この状態から（６）スイッチＳａ２及びＳ２をターンオフし、スイッチＳ４をターンオンすると、電流Ｉ＿Ｌ１は、スイッチＳ１の還流ダイオード，コンデンサＣ１，スイッチＳａ１の還流ダイオード，ゲート駆動電源３，スイッチＳ４，インダクタＬ１の経路で流れ、ゲート駆動電源３側に回生される。そして、（７）電流Ｉ＿Ｌ１がゼロになれば、ＮチャネルＦＥＴ１のターンオフが完了し、（８）スイッチＳａ２をターンオンすれば、コンデンサＣ１が充電状態となる。
【００７２】
以上のように第４実施例によれば、コンデンサＣ１とコンデンサＣ２とを直列に接続し、通電制御回路１２は、コンデンサＣ１及びＣ２と並列に接続されるスイッチＳａ１及びＳａ２の直列回路と、ゲート駆動用電源３と並列に接続されるスイッチＳ３及びＳ４の直列回路とで構成し、インダクタＬ１を、スイッチＳ１及びＳ２の共通接続点と、スイッチＳ３及びＳ４の共通接続点との間に接続する。このように構成すれば、スイッチＳａ１及びＳａ２，Ｓ１〜Ｓ４のオンオフを制御することで、上述したように請求項１における（１）〜（８）に対応した通電経路を形成できる。
【００７３】
（第５実施例）
図１５ないし図１７は第５実施例を示すものであり、第４実施例と異なる部分のみ説明する。第５実施例の構成は第４実施例と同様であり、スイッチの一部のオンオフタイミングが異なっている。図１５は図１２相当図であり、図１６，図１７は図１３，図１４の一部相当図である。尚、第４実施例の制御パターンは第１実施例に対応し、第５実施例の制御パターンは第２実施例に対応している。
【００７４】
＜ＮチャネルＦＥＴ１のターンオン＞
図１６に示す（４），（６）のスイッチングパターンが第４実施例と相違している。（４）では、スイッチＳ４と共にスイッチＳ１もターンオフさせている。この時、電流Ｉ＿Ｌ１，すなわちＮチャネルＦＥＴ１のゲートを充電する電流Ｉｇは、インダクタンスＬ１，ＮチャネルＦＥＴ１のゲート−ソース，ゲート駆動用電源３，スイッチＳａ１，コンデンサＣ２，スイッチＳ３の還流ダイオードの経路で流れる。これにより、コンデンサＣ２が充電される。
【００７５】
そして、ゲート−ソース間電圧Ｖgsが電圧ＶＧよりも上昇すると、（５）電流Ｉ＿Ｌ１はスイッチＳ３の還流ダイオード，スイッチＳａ１，コンデンサＣ２，スイッチＳ２の還流ダイオードを介して流れる。したがって、この時もコンデンサＣ２が充電される。その結果、図１５に示すように、コンデンサＣ２の電位Ｖ＿Ｃ２は、電源電圧ＶＧよりも上昇する。この状態から、（６）スイッチＳ３をターンオンし、スイッチＳａ１をターンオフすると、図１３の（６）と同じ状態になる。
【００７６】
＜ＮチャネルＦＥＴ１のターンオフ＞
この場合も、図１７に示す（４），（６）のスイッチングパターンが第４実施例と相違している。（４）では、スイッチＳ３と共にスイッチＳ２もターンオフさせている。この時、電流Ｉ＿Ｌ１，すなわちＮチャネルＦＥＴ１のゲートを放電させる電流Ｉｇは、インダクタンスＬ１，スイッチＳ１の還流ダイオード，コンデンサＣ１，スイッチＳａ２,ＮチャネルＦＥＴ１のソース−ゲートの経路で流れる。これにより、コンデンサＣ１が充電される。
【００７７】
そして、ゲート−ソース間電圧Ｖgsが０Ｖよりも低下すると、（５）電流Ｉ＿Ｌ１は、スイッチＳ１の還流ダイオード，コンデンサＣ１，スイッチＳａ２,スイッチＳ４の還流ダイオードを介して流れる。したがって、この時もコンデンサＣ１が充電される。その結果、図１５に示すように、コンデンサＣ１の電位Ｖ＿Ｃ１は、電源電圧ＶＧよりも上昇する。この状態から、（６）スイッチＳ４をターンオンし、スイッチＳａ２をターンオフすると、図１４の（６）と同じ状態になる。
すなわち、駆動回路１１についても、コンデンサＣ１，Ｃ２の端子電圧Ｖ＿Ｃ１，Ｖ＿Ｃ２を一定に維持するには、第３実施例と同様に、第４実施例の制御パターンと第５実施例の制御パターンとを組み合わせる必要がある。それについて、次の第６実施例で説明する。
【００７８】
（第６実施例）
図１８ないし図２１は第６実施例を示すものである。第４実施例の図１２では、ＮチャネルＦＥＴ１のターンオン時に（６）の状態を維持したまま（７）で電流Ｉ＿Ｌ１がゼロになった後に、（８）でスイッチＳａ１をターンオンしている。これに対して第６実施例では、（６）の状態から（８）で電流Ｉ＿Ｌ１がゼロの状態になる前に、（７）でスイッチＳａ１をターンオンする。
この場合図１９に示すように、（７）では、インダクタＬ１，スイッチＳ３，スイッチＳａ１，コンデンサＣ２，スイッチＳ２の還流ダイオード，インダクタＬ１の経路で還流電流が流れ、第４実施例の（６）に引き続いて（７）でもコンデンサＣ２が充電される。したがって、第４実施例よりもコンデンサＣ２の端子電圧Ｖ＿Ｃ２を上昇させることができる。
【００７９】
また、ＮチャネルＦＥＴ１のターンオフ時も、（６）の状態から（８）で逆極性の電流Ｉ＿Ｌ１がゼロの状態になる前に、（７）でスイッチＳａ２をターンオンする。したがって、図２０に示すように、インダクタＬ１，スイッチＳ１の還流ダイオード，コンデンサＣ１，スイッチＳａ２，スイッチＳ４，インダクタＬ１の経路で還流電流が流れ、第４実施例の（６）に引き続いて（７）でもコンデンサＣ１が充電される。これにより、第４実施例では、コンデンサＣ１及びＣ２の充電電荷量と放電電荷量との関係が、（充電電荷量）＜（放電電荷量）となっていたが、第６実施例では充電電荷量を増加させて両者をほぼ等しくすることが可能となる。
【００８０】
すなわち、図２１に示すように、ＮチャネルＦＥＴ１のターンオン時はスイッチＳ１をターンオンしてからターンオフするまでの期間長でコンデンサＣ１の放電電荷量が規定され、上記ターンオフに続いてスイッチＳａ１をターンオンするまでの期間でコンデンサＣ２の充電電荷量が規定される。また、ＮチャネルＦＥＴ１のターンオフ時はスイッチＳ２をターンオンしてからターンオフするまでの期間長でコンデンサＣ２の放電電荷量が規定され、上記ターンオフに続いてスイッチＳａ２をターンオンするまでの期間でコンデンサＣ１の充電電荷量が規定される。
【００８１】
したがって、例えばスイッチＳ１，Ｓ２のオン期間を固定して、スイッチＳａ１，Ｓａ２のターンオンタイミングを調整すれば、例えばある制御周期では、コンデンサＣ１，Ｃ２の充電電荷量をより多くして端子電圧Ｖ＿Ｃ１，Ｖ＿Ｃ２を電源電圧ＶＧよりも上昇させ、ＮチャネルＦＥＴ１のターンオン，ターンオフを高速に実行させたり、その状態から放電電荷量をより多くして、端子電圧Ｖ＿Ｃ１，Ｖ＿Ｃ２が電源電圧ＶＧを維持するように調整することができる。
【００８２】
また、第６実施例とは異なり、例えば、第４実施例において、ＮチャネルＦＥＴ１のターンオン，ターンオフ時に（１）〜（８）の通電経路を形成するパターンと、それらのうちターンオン，ターンオフ時それぞれの（４），（６）の通電経路を、第５実施例の（４），（６）の通電経路に置き換えて形成するパターンとを切り替えて実行しても良い。すなわち、第４実施例における通電経路の形成パターンと、第５実施例における通電経路の形成パターンとを切り替えて行う。尚、ここでのパターンの切替えは、前者と後者とを１回以上ずつ交互に実行することを言う。また、必ずしも両者の連続実行回数が等しくなくても良い。
【００８３】
これにより、第４実施例の放電期間がより長いパターンと、第５実施例の充電期間がより長いパターンとを適宜組み合わせて実行することで、必要に応じて端子電圧Ｖ＿Ｃ１，Ｖ＿Ｃ２を電源電圧ＶＧよりも上昇させ、ＮチャネルＦＥＴ１のターンオン，ターンオフを高速に実行させたり、或いは端子電圧Ｖ＿Ｃ１，Ｖ＿Ｃ２を一定に維持するように調整することができる。
【００８４】
（第７実施例）
図２２ないし図２５は第７実施例であり、第４実施例と異なる部分について説明する。第４実施例では、ＮチャネルＦＥＴ１のターンオン時において、（６）でスイッチＳ１をターンオフ，スイッチＳ３をターンオンすると同時にスイッチＳａ１をターンオフしているが、第７実施例では、スイッチＳａ１のオン状態を維持するように期間を延長している。その結果、図２３に示すように、（６）の経路はインダクタＬ１，スイッチＳ３，スイッチＳａ１，コンデンサＣ２，スイッチＳ２の還流ダイオード，インダクタＬ１の経路となり、同様にコンデンサＣ２を充電する経路となる。その後、（７）でスイッチＳａ１をターンオフさせれば、第４実施例の（６）と同じ経路になる。
【００８５】
また、第４実施例では、ＮチャネルＦＥＴ１のターンオフ時において、（６）でスイッチＳ２をターンオフ，スイッチＳ４をターンオンすると同時にスイッチＳａ２をターンオフしているが、第７実施例では、スイッチＳａ２のオン状態を維持するように期間を延長している。その結果、図２４に示すように、（６）の経路はインダクタＬ１，スイッチＳ１の還流ダイオード，コンデンサＣ１，スイッチＳａ２，スイッチＳ４，インダクタＬ１の経路となり、同様にコンデンサＣ１を充電する経路となる。その後、（７）でスイッチＳａ２をターンオフさせれば、第４実施例の（６）と同じ経路になる。
【００８６】
すなわち、第７実施例では、図２５に示すように、ＮチャネルＦＥＴ１のターンオン時はスイッチＳ１をターンオンしてからターンオフするまでの期間長でコンデンサＣ１の放電電荷量が規定され、上記ターンオフに続いてスイッチＳａ１をターンオフするまでの期間でコンデンサＣ２の充電電荷量が規定される。また、ＮチャネルＦＥＴ１のターンオフ時はスイッチＳ２をターンオンしてからターンオフするまでの期間長でコンデンサＣ２の放電電荷量が規定され、上記ターンオフに続いてスイッチＳａ２をターンオフするまでの期間でコンデンサＣ１の充電電荷量が規定される。
【００８７】
したがって、第６実施例と同様に例えばスイッチＳ１，Ｓ２のオン期間を固定して、スイッチＳａ１，Ｓａ２のターンオフタイミングを調整すれば、例えばある制御周期では、コンデンサＣ１，Ｃ２の充電電荷量をより多くして端子電圧Ｖ＿Ｃ１，Ｖ＿Ｃ２を電源電圧ＶＧよりも上昇させ、ＮチャネルＦＥＴ１のターンオン，ターンオフを高速に実行させたり、その状態から放電電荷量をより多くして、端子電圧Ｖ＿Ｃ１，Ｖ＿Ｃ２が電源電圧ＶＧを維持するように調整することができる。
【００８８】
本発明は上記し又は図面に記載した実施例にのみ限定されるものではなく、以下のような変型又は拡張が可能である。
ゲート駆動用電源３の負側端子の電位は０Ｖに限らず、正側端子よりも低い電位であれば良い。
スイッチＳａ１，Ｓａ２，Ｓ１〜Ｓ４を構成するスイッチング素子については、ＭＯＳＦＥＴや、バイポーラトランジスタ、その他どのような半導体スイッチング素子であっても良い。
【００８９】
駆動対象スイッチング素子については、電圧駆動型のスイッチング素子であれば良い。また、ＭＯＳＦＥＴやＭＩＳＦＥＴ，ＪＦＥＴやＨＥＭＴ（High Electron Mobility Transistor）などであっても良い。
また、駆動回路２を構成する場合、スイッチＳａ１，Ｓａ２については、還流ダイオードを備える必要はない。
【符号の説明】
【００９０】
図面中、１はＮチャネルＦＥＴ１（駆動対象スイッチング素子）、２は駆動回路、３はゲート駆動用電源、４は通電制御回路、１１は駆動回路、１２は通電制御回路、Ｓａ１はスイッチ（正側スイッチング素子）、Ｓａ２はスイッチ（負側スイッチング素子）、Ｄａ１はダイオード（正側ダイオード）、Ｄａ２はダイオード（負側ダイオード）、Ｓ１〜Ｓ４はスイッチ（通電用スイッチング素子）、Ｃ１はコンデンサ（正側コンデンサ）、Ｃ２はコンデンサ（負側コンデンサ）、Ｌ１はインダクタを示す。
【技術分野】
【０００１】
本発明は、制御端子に印加する駆動電圧に制限がある駆動対象スイッチング素子を駆動するための駆動回路に関する。
【背景技術】
【０００２】
例えばパワーＭＯＳＦＥＴ等のパワー系スイッチング素子については、動作時の安全性を確保するためノーマリーオフとなるように駆動制御することが求められている。シリコン系のＭＯＳＦＥＴに比較すると大幅に低損失化が可能な次世代デバイスである、ＳｉＣ（炭化ケイ素）−Ｊ（ジャンクション）ＦＥＴやＧａＮ（窒化ガリウム）−ＦＥＴではノーマリーオフを実現することができる。しかしながら、これらのＦＥＴはＳｉのパワーＭＯＳＦＥＴがゲートに１０〜２０Ｖの電圧を印加できるのに対し、数Ｖ（例えば、２〜３Ｖ程度）しか電圧をかけられないものが多い。そのようなデバイスでは高い電圧で駆動することができず、その結果高速にスイッチングさせることが難しい。
【０００３】
ゲート電圧を制限する技術として、例えば特許文献１では、ゲート駆動用のトランジスタのエミッタとグランドとの間にゲート抵抗及びツェナーダイオードの直列回路を接続し、両者の共通接続点に静電誘導トランジスタのゲートを接続することで、ツェナー電圧によりゲート電圧をクランプしている。この構成では、静電誘導トランジスタをオンさせている間はツェナーダイオードを介して電流が流れ続けるので、駆動回路における損失が大きく、高周波数帯でのスイッチングに対応できない。
【０００４】
また、特許文献２では、ゲート駆動回路として４つのスイッチング素子を用いてＨブリッジと同様の回路を構成し、そのブリッジ回路によりインダクタを介してゲート電流を流す構成となっている。これにより、ゲート電圧に依存することなくＭＯＳＦＥＴを高速にスイッチングすることが可能となり、駆動回路で発生する損失も小さくなる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第３６５５０４９号公報（図１１等参照）
【特許文献２】特許第４３２１３３０号公報（図１４等参照）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献２の構成でも、インダクタの通電電流を増加させるのに時間がかかるため、やはり高い周波数で行うスイッチングに対応できない。
本発明は上記事情に鑑みてなされたものであり、その目的は、駆動電圧の印加に制限があるスイッチング素子を高い周波数で高速にスイッチングできる半導体スイッチング素子の駆動回路を提供することにある。
【課題を解決するための手段】
【０００７】
請求項１記載の半導体スイッチング素子の駆動回路によれば、通電制御回路が４つの通電用スイッチング素子と正側及び負側スイッチング素子とを併せて制御することで、インダクタに電流を双方向に通電し、インダクタを介して流れる電流により駆動対象スイッチング素子の制御端子を充電し、また前記制御端子から放電させる。そのために、通電制御回路は、（１）〜（８）の通電経路を形成可能に構成される。
すなわち、駆動対象スイッチング素子をターンオンする場合には、（１）で正側コンデンサを充電し、（２）で駆動用電源と正側コンデンサとを直列に接続して、駆動対象スイッチング素子の制御端子を充電する方向でインダクタに通電すると、（３）でインダクタに蓄積された電磁エネルギーによって駆動対象スイッチング素子の制御端子を充電する。これにより駆動対象スイッチング素子はターンオンする。そして、充電により制御端子の電位が駆動用電源の電圧よりも上昇すると（４）で駆動用電源側に還流電流を流す。
【０００８】
一方、駆動対象スイッチング素子をターンオフする場合には、（５）で負側コンデンサを充電し、（６）で駆動用電源と負側コンデンサとを直列に接続し、駆動対象スイッチング素子の制御端子を放電させる方向でインダクタに通電すると、（７）でインダクタに蓄積された電磁エネルギーにより駆動対象スイッチング素子の制御端子から放電させる。これにより駆動対象スイッチング素子はターンオフする。そして、放電により制御端子の電位が駆動用電源の負側端子の電位よりも低下すると（８）で駆動用電源側に還流電流を流す。
【０００９】
したがって、駆動対象スイッチング素子をターンオンする場合に、制御端子に過電圧を印加することを回避した上で、駆動用電源と充電した正側コンデンサとを直列に接続して得られる昇圧電圧に応じて流れる電流により、駆動対象スイッチング素子の制御端子を急速に充電して短時間でターンオンさせることができる。また、駆動対象スイッチング素子をターンオフする場合も、駆動用電源と充電した負側コンデンサとを直列に接続して、同様に制御端子から急速に放電させて短時間でターンオフさせることができる。
【００１０】
請求項２記載の半導体スイッチング素子の駆動回路によれば、通電制御回路を、正側ダイオードのカソードと負側ダイオードのアノードとの間に接続される第１及び第２スイッチング素子の直列回路と、正側コンデンサと負側コンデンサとの間に接続され、共通接続点が駆動対象スイッチング素子の制御端子に接続される第３及び第４スイッチング素子の直列回路とで構成し、インダクタを、第１及び第２スイッチング素子の共通接続点と、第３及び第４スイッチング素子の共通接続点との間に接続する。このように構成すれば、正側及び負側スイッチング素子と、インダクタに対してＨブリッジ状に接続される第１〜第４スイッチング素子のオンオフを制御することで、（１）〜（８）の通電経路を形成できる。
【００１１】
請求項３記載の半導体スイッチング素子の駆動回路によれば、通電制御回路は、正側及び負側スイッチング素子，並びに第１ないし第４スイッチング素子を以下のように切り替えることで（１）〜（８）の通電経路を形成する。（０）初期状態を、正側及び負側スイッチング素子がオン，第４スイッチング素子がオンである駆動対象スイッチング素子のターンオフ状態とすると、（１）正側スイッチング素子をターンオフしてから、第３スイッチング素子をターンオンする。これにより、駆動用電源（＋），正側ダイオード，正側コンデンサ，第３及び第４スイッチング素子，負側スイッチング素子，駆動用電源（−）の経路で、正側コンデンサが（ＶＧ−Ｖｆ）に充電される。尚、ＶＧは駆動用電源の電圧，Ｖｆはダイオードの順方向電圧とする。
【００１２】
次に、（２）第３スイッチング素子をターンオフしてから、正側スイッチング素子をターンオンし、更に第１スイッチング素子をターンオンすると、駆動用電源（＋），正側スイッチング素子，正側コンデンサ，第１スイッチング素子，インダクタ，第４スイッチング素子，負側スイッチング素子，駆動用電源（−）の経路が形成される。これにより、インダクタには（２ＶＧ−Ｖｆ）の電圧で通電が行われる。
【００１３】
この状態から、（３）第４スイッチング素子をターンオフすると、駆動用電源（＋），正側スイッチング素子，正側コンデンサ，第１スイッチング素子，インダクタ，駆動対象スイッチング素子の制御端子及び電位基準側出力端子，負側スイッチング素子，駆動用電源（−）の経路が形成される（尚、電位基準側出力端子は、駆動対象スイッチング素子の電圧型によっては駆動用電源の正側端子に接続されることがある）。これにより、駆動対象スイッチング素子の制御端子が、インダクタを介して流れる電流によって充電されて制御端子の電位が上昇し、駆動対象スイッチング素子はターンオン状態に移行する。
【００１４】
制御端子の電位Ｖgsが上昇して（Ｖgs＞ＶＧ）になると、インダクタ，第３スイッチング素子の還流ダイオード，正側コンデンサ，第１スイッチング素子，インダクタの経路で還流電流が流れる。したがって、制御端子の電位Ｖgsは、電源電圧ＶＧによってクランプされる。その状態で、（４）第１スイッチング素子をターンオフ，第３スイッチング素子をターンオンすると、インダクタ，第３スイッチング素子，正側スイッチング素子，駆動用電源，負側スイッチング素子，負側コンデンサ，第２スイッチング素子の還流ダイオード，インダクタの経路が形成される。これにより、還流電流は駆動用電源に回生され、インダクタを介して流れる電流がゼロになると、駆動対象スイッチング素子のターンオン動作が完了する。
【００１５】
一方、駆動対象スイッチング素子をターンオフさせる場合は、（５）負側スイッチング素子をターンオフしてから、第４スイッチング素子をターンオンする。これにより、駆動用電源（＋），正側スイッチング素子，第３及び第４スイッチング素子，負側コンデンサ，負側ダイオード，駆動用電源（−）の経路で、負側コンデンサが（ＶＧ−Ｖｆ）に充電される。
次に、（６）第４スイッチング素子をターンオフしてから、負側スイッチング素子をターンオンし、更に第２スイッチング素子をターンオンすると、駆動用電源（＋），正側スイッチング素子，第３スイッチング素子，インダクタ，第２スイッチング素子，負側コンデンサ，負側スイッチング素子，駆動用電源（−）の経路が形成される。これにより、インダクタには（２ＶＧ−Ｖｆ）の電圧で、（２）とは逆方向に通電が行われる。
【００１６】
この状態から、（７）第３スイッチング素子をターンオフすると、駆動対象スイッチング素子の制御端子，インダクタ，第２スイッチング素子，負側コンデンサ，駆動対象スイッチング素子の電位基準側出力端子となる経路が形成される。これにより、駆動対象スイッチング素子の制御端子が、インダクタを介して流れる電流により放電されて制御端子の電位が低下し、駆動対象スイッチング素子はターンオフ状態に移行する。
【００１７】
制御端子の電位Ｖgsが低下して（Ｖgs＜（駆動用電源（−）の電位）になると、インダクタ，第２スイッチング素子，負側コンデンサ，第４スイッチング素子の還流ダイオード，インダクタとなる経路で還流電流が流れる。したがって、制御端子の電位Ｖgsは、駆動用電源（−）の電位によってクランプされる。その状態で、（８）第２スイッチング素子をターンオフし、第４スイッチング素子をターンオンすると、インダクタ，第１スイッチング素子の還流ダイオード，正側コンデンサ，正側スイッチング素子，駆動用電源，負側スイッチング素子，第４スイッチング素子，インダクタとなる経路が形成される。これにより、還流電流は駆動用電源に回生され、インダクタを介して流れる電流がゼロになると、駆動対象スイッチング素子のターンオフ動作が完了する。
【００１８】
請求項４記載の半導体スイッチング素子の駆動回路によれば、通電制御回路は、正側及び負側スイッチング素子，並びに第１ないし第４スイッチング素子を切り替えることで（１）〜（８）の通電経路を形成するが、請求項３と異なる部分を説明する。請求項４では、駆動対象スイッチング素子をターンオンさせる場合、（３）で第１及び第４スイッチング素子をターンオフする。これにより、インダクタ，駆動対象スイッチング素子の制御端子及び電位基準側出力端子，負側コンデンサ，第２スイッチング素子の還流ダイオード，インダクタとなる経路が形成され、駆動対象スイッチング素子はターンオン状態に移行する。この時、負側コンデンサには充電電流が流れるので、その端子電圧は電源電圧ＶＧを超えて上昇する。
【００１９】
そして、制御端子の電位Ｖgsが上昇して（Ｖgs＞ＶＧ）になると、インダクタ，第３スイッチング素子の還流ダイオード，正側スイッチング素子，駆動用電源，負側スイッチング素子，負側コンデンサ，第２スイッチング素子の還流ダイオード，インダクタの経路が形成される。これにより、還流電流は駆動用電源に回生され、制御端子の電位Ｖgsは電源電圧ＶＧによってクランプされる。この時も、負側コンデンサには充電電流が流れるので、端子電圧は上昇を続ける。また、続く（４）では第３スイッチング素子だけをターンオンするので、これにより、請求項３の（４）と同じ通電経路が形成される。この時も、負側コンデンサは充電されて端子電圧は上昇を続ける。
【００２０】
一方、駆動対象スイッチング素子をターンオフさせる場合は、（７）で第２及び第３スイッチング素子をターンオフする。すると、駆動対象スイッチング素子の制御端子，インダクタ，第１スイッチング素子の還流ダイオード，正側コンデンサ，正側スイッチング素子，駆動用電源，負側スイッチング素子，駆動対象スイッチング素子の電位基準側出力端子となる経路が形成される。これにより、駆動対象スイッチング素子はターンオフ状態に移行し、還流電流は駆動電源側に回生される。この時、正側コンデンサには充電電流が流れるので、その端子電圧は電源電圧ＶＧを超えて上昇する。
【００２１】
そして、制御端子の電位Ｖgsが＜（駆動用電源（−）の電位）になると、インダクタ，第１スイッチング素子の還流ダイオード，正側コンデンサ，正側スイッチング素子，駆動用電源，負側スイッチング素子，第３スイッチング素子の還流ダイオード，インダクタとなる経路で還流電流が流れる。したがって、制御端子の電位Ｖgsは、駆動用電源（−）の電位によってクランプされる。この時も、正側コンデンサには充電電流が流れるので端子電圧は上昇を続ける。その状態で（８）第４スイッチング素子をターンオンすると、請求項３の（８）と同じ通電経路が形成される。この時も、正側コンデンサは充電されて端子電圧は上昇を続ける。
すなわち、請求項４によれば、正側及び負側コンデンサが充電される期間が請求項３より長くなるので、それらの端子電圧を電源電圧ＶＧよりも高くすることができ、それにより駆動対象スイッチング素子のターンオン，ターンオフをより高速に行うことができる。
【００２２】
請求項５記載の半導体スイッチング素子の駆動回路によれば、請求項３において（１）〜（８）の通電経路を形成するパターンと、それらのうち（３），（４），（７），（８）の通電経路を（３）’，（４）’，（７）’，（８）’の通電経路に置き換えて形成するパターンとを切り替える。ここで、（３）’，（４）’，（７）’，（８）’の通電経路は、それぞれ請求項４における（３），（４），（７），（８）の通電経路に等しい。すなわち、請求項５では、請求項３における（１）〜（８）の通電経路の形成パターンと、請求項４における（１）〜（８）の通電経路の形成パターンとを切り替えて行う。尚、ここでのパターンの切替えは、前者と後者とを１回以上ずつ交互に実行することを言う。また、必ずしも両者の連続実行回数が等しくなくても良い。これにより、請求項３の放電期間がより長いパターンと、請求項４の充電期間がより長いパターンとを適宜組み合わせて実行することで、必要に応じて正側及び負側コンデンサの端子電圧を駆動電源電圧よりも高くしたり、或いは、前記端子電圧が一定となるように調整できる。
【００２３】
請求項６記載の半導体スイッチング素子の駆動回路によれば、通電制御回路は、正側及び負側スイッチング素子，並びに第１ないし第４スイッチング素子を切り替えることで（１）〜（８）の通電経路を形成するが、やはり請求項３と異なる部分を説明する。請求項５では、（４）で第１スイッチング素子をターンオフしてから，第３スイッチング素子をターンオンする。また、（８）では、第２スイッチング素子をターンオフしてから、第４スイッチング素子をターンオンする。
これにより、駆動対象スイッチング素子をターンオンさせる場合の第１スイッチング素子のオン期間，並びに駆動対象スイッチング素子をターンオフさせる場合の第２スイッチング素子のオン期間は、請求項３のケースと、請求項４のケースとの中間となる。したがって、正側及び負側コンデンサが充電される期間が両者の中間になる。
【００２４】
そして、請求項７記載の半導体スイッチング素子の駆動回路によれば、通電制御回路は、（３）の通電経路を形成してから（４）の通電経路において第１スイッチング素子をターンオフさせるまでの期間長と、（７）の通電経路を形成してから（８）の通電経路において第２スイッチング素子をターンオフさせるまでの期間長とを調整することで、正側及び負側コンデンサの端子電圧を調整する。したがって、必要に応じて正側及び負側コンデンサの端子電圧を駆動電源電圧よりも高くしたり、或いは、前記端子電圧が一定となるように調整できる。
【００２５】
請求項８記載の半導体スイッチング素子の駆動回路によれば、正側コンデンサと負側コンデンサとを直列に接続する構成とし、通電制御回路は、正側及び負側コンデンサと並列に接続される、第１及び第２スイッチング素子の直列回路と、駆動用電源と並列に接続される第３及び第４スイッチング素子の直列回路とで構成して、インダクタを、第１及び第２スイッチング素子の共通接続点と、第３及び第４スイッチング素子の共通接続点との間に接続する。このように構成すれば、正側及び負側スイッチング素子と、インダクタに対してＨブリッジ状に接続された第１〜第４スイッチング素子（但し、第１及び第２スイッチング素子は、それぞれ正側及び負側ダイオードを介して駆動用電源に接続される）のオンオフを制御することで、（１）〜（８）の通電経路を形成できる。
【００２６】
請求項９記載の半導体スイッチング素子の駆動回路によれば、通電制御回路は、（２）の通電経路を形成する前にも（５）の通電経路を形成し、（６）の通電経路を形成する前にも（２）の通電経路を形成する。これにより、駆動対象スイッチング素子のターンオン動作を開始させる場合と、駆動対象スイッチング素子のターンオフ動作を開始させる場合とのそれぞれについて、予め正側及び負側コンデンサを充電することができる。
【００２７】
請求項１０記載の半導体スイッチング素子の駆動回路によれば、通電制御回路は、正側及び負側スイッチング素子，並びに前記第１ないし第４スイッチング素子を以下のように切り替えることで（１）〜（８）の通電経路を形成する。（０）初期状態を、第４スイッチング素子がオンである駆動対象スイッチング素子のターンオフ状態とすると、先ず（１）負側スイッチング素子をオンすることで、駆動用電源（＋），正側ダイオード，正側コンデンサ，負側スイッチング素子，駆動用電源（−）となる経路が形成され、正側コンデンサが（ＶＧ−Ｖｆ）に充電される。
【００２８】
次に（５）負側スイッチング素子をターンオフしてから、正側スイッチング素子をターンオンすると、今度は駆動用電源（＋），正側スイッチング素子，負側コンデンサ，負側ダイオード，駆動用電源（−）となる経路が形成され、負側コンデンサが（ＶＧ−Ｖｆ）に充電される。（２）で第１スイッチング素子をターンオンすると、駆動用電源（＋），正側スイッチング素子，正側コンデンサ，第１スイッチング素子，インダクタ，第４スイッチング素子，駆動用電源（−）となる経路が形成され、これにより、インダクタには（２ＶＧ−Ｖｆ）の電圧で通電が行われる。
【００２９】
この状態から、（３）第４スイッチング素子をターンオフすると、駆動用電源（＋），正側スイッチング素子，正側コンデンサ，第１スイッチング素子，インダクタ，駆動対象スイッチング素子の制御端子及び電位基準側出力端子，駆動用電源（−）の経路が形成される。これにより、駆動対象スイッチング素子の制御端子が、インダクタを介して流れる電流によって充電されて制御端子の電位が上昇し、駆動対象スイッチング素子はターンオン状態に移行する。
制御端子の電位Ｖgsが上昇して（Ｖgs＞ＶＧ）になると、インダクタ，第３スイッチング素子の還流ダイオード，正側スイッチング素子，正側コンデンサ，第１スイッチング素子，インダクタの経路で還流電流が流れる。したがって、制御端子の電位Ｖgsは、電源電圧ＶＧによってクランプされる。
【００３０】
その状態で、（４）正側スイッチング素子及び第１スイッチング素子をターンオフ，第３スイッチング素子をターンオンすると、インダクタ，第３スイッチング素子，駆動用電源，負側ダイオード，負側コンデンサ，第２スイッチング素子の還流ダイオード，インダクタとなる経路が形成される。これにより、還流電流は駆動用電源に回生され、インダクタを介して流れる電流がゼロになると、駆動対象スイッチング素子のターンオン動作が完了する。
【００３１】
一方、駆動対象スイッチング素子をターンオフさせる場合は、（５）正側スイッチング素子をターンオンして負側コンデンサを充電し、次に（２）正側スイッチング素子をターンオフしてから、負側スイッチング素子をターンオンして正側コンデンサを充電する。それから、（６）第２スイッチング素子をターンオンすると、駆動用電源（＋），第３スイッチング素子，インダクタ，第２スイッチング素子，負側コンデンサ，負側スイッチング素子，駆動用電源（−）の経路が形成される。これにより、インダクタには（２ＶＧ−Ｖｆ）の電圧で、（２）とは逆方向に通電が行われる。
この状態から、（７）第３スイッチング素子をターンオフすると、駆動対象スイッチング素子の制御端子，インダクタ，第２スイッチング素子，負側コンデンサ，負側スイッチング素子，駆動対象スイッチング素子の電位基準側出力端子となる経路が形成される。これにより、駆動対象スイッチング素子の制御端子が、インダクタを介して流れる電流により放電されて制御端子の電位が低下し、駆動対象スイッチング素子はターンオフ状態に移行する。
【００３２】
制御端子の電位Ｖgsが低下して（Ｖgs＜（駆動用電源（−）の電位）になると、インダクタ，第２スイッチング素子，負側コンデンサ，負側スイッチング素子，第４スイッチング素子の還流ダイオード，インダクタとなる経路で還流電流が流れる。したがって、制御端子の電位Ｖgsは、駆動用電源（−）の電位によってクランプされる。その状態で、（８）負側スイッチング素子及び第２スイッチング素子をターンオフ，第４スイッチング素子をターンオンすると、インダクタ，第１スイッチング素子の還流ダイオード，正側コンデンサ，正側ダイオード，駆動用電源，第４スイッチング素子，インダクタとなる経路が形成される。これにより、還流電流は駆動用電源に回生され、インダクタを介して流れる電流がゼロになると、駆動対象スイッチング素子のターンオフ動作が完了する。
【００３３】
請求項１１記載の半導体スイッチング素子の駆動回路によれば、通電制御回路は、正側及び負側スイッチング素子，並びに第１ないし第４スイッチング素子を切り替えることで（１）〜（８）の通電経路を形成するが、請求項１０と異なる部分を説明する。請求項１１では、（３）で第１及び第４スイッチング素子をターンオフさせる。すると、駆動用電源（＋），正側スイッチング素子，負側コンデンサ，第２スイッチング素子の還流ダイオード，インダクタ，駆動対象スイッチング素子の制御端子及び電位基準側出力端子，駆動用電源（−）の経路が形成される。これにより、駆動対象スイッチング素子の制御端子が、インダクタを介して流れる電流によって充電されて制御端子の電位が上昇し、駆動対象スイッチング素子はターンオン状態に移行する。
【００３４】
制御端子の電位Ｖgsが上昇して（Ｖgs＞ＶＧ）になると、インダクタ，第３スイッチング素子の還流ダイオード，正側スイッチング素子，負側コンデンサ，第２スイッチング素子の還流ダイオード，インダクタの経路で還流電流が流れる。したがって、制御端子の電位Ｖgsは、電源電圧ＶＧによってクランプされる。そして、（４）で正側スイッチング素子をターンオフ，第３スイッチング素子をターンオンさせると、請求項９の（４）と同様の経路が形成される。
【００３５】
また、（７）では第２及び第３スイッチング素子をターンオフさせる。すると、駆動対象スイッチング素子の制御端子，インダクタ，第１スイッチング素子の還流ダイオード，正側コンデンサ，負側スイッチング素子，駆動対象スイッチング素子の電位基準側出力端子となる経路が形成される。これにより、駆動対象スイッチング素子の制御端子が、インダクタを介して流れる電流により放電されて制御端子の電位が低下し、駆動対象スイッチング素子はターンオフ状態に移行する。
【００３６】
制御端子の電位Ｖgsが低下して（Ｖgs＜（駆動用電源（−）の電位）になると、インダクタ，第１スイッチング素子の還流ダイオード，正側コンデンサ，負側スイッチング素子，第４スイッチング素子の還流ダイオード，インダクタとなる経路で還流電流が流れる。したがって、制御端子の電位Ｖgsは、駆動用電源（−）の電位によってクランプされる。その状態で、（８）負側スイッチング素子をターンオフ，第４スイッチング素子をターンオンすると、請求項９の（８）と同様の経路が形成される。
【００３７】
請求項１２記載の半導体スイッチング素子の駆動回路によれば、通電制御回路は、（４）の通電経路の形成した後、インダクタを介して流れる電流がゼロになる時間が経過する以前に（５）の通電経路を形成する。これにより、負側コンデンサを充電する時間がより長くなる。また、（８）の通電経路の形成した後、インダクタを介して流れる電流がゼロになる時間が経過する以前に負側スイッチング素子をターンオンする。これにより、正側コンデンサを充電する時間が請求項１１よりも長くなる。したがって、正側及び負側コンデンサの端子電圧をより高くすることができる。
【００３８】
請求項１３記載の半導体スイッチング素子の駆動回路によれば、通電制御回路は、（４）の通電経路において正側スイッチング素子をターンオフしてから（５）の通電経路において正側スイッチング素子をターンオンするまでの期間長と、（８）の通電経路において負側スイッチング素子をターンオフしてから次回に行う（１）の通電経路において負側スイッチング素子をターンオンするまでの期間長とを調整することで、正側及び負側コンデンサの端子電圧を調整する。したがって、正側及び負側コンデンサの端子電圧をより高くしたり、一定に維持する等の制御が可能となる。
【００３９】
請求項１４記載の半導体スイッチング素子の駆動回路によれば、請求項１０において（１）〜（８）の通電経路を形成するパターンと、それらのうち（３），（４），（７），（８）の通電経路を（３）’，（４）’，（７）’，（８）’の通電経路に置き換えて形成するパターンとを切り替える。ここで、（３）’，（４）’，（７）’，（８）’の通電経路は、それぞれ請求項１１における（３），（４），（７），（８）の通電経路に等しい。すなわち、請求項１４では、請求項１０における（１）〜（８）の通電経路の形成パターンと、請求項１１における（１）〜（８）の通電経路の形成パターンとを切り替えて行う。尚、ここでのパターンの切替えは、前者と後者とを１回以上ずつ交互に実行することを言う。また、必ずしも両者の連続実行回数が等しくなくても良い。これにより、請求項１０の放電期間がより長いパターンと、請求項１１の充電期間がより長いパターンとを適宜組み合わせて実行することで、必要に応じて正側及び負側コンデンサの端子電圧を駆動電源電圧よりも高くしたり、或いは、前記端子電圧が一定となるように調整できる。
【００４０】
請求項１５記載の半導体スイッチング素子の駆動回路によれば、通電制御回路は、正側及び負側スイッチング素子，並びに第１ないし第４スイッチング素子を切り替えることで（１）〜（８）の通電経路を形成するが、請求項９と異なる部分を説明する。請求項１３では、（４）で第１スイッチング素子をターンオフ，第３スイッチング素子をターンオンする。すると、インダクタ，第３スイッチング素子の，正側スイッチング素子，負側コンデンサ，第２スイッチング素子の還流ダイオード，インダクタの経路で還流電流が流れる。したがって、負側コンデンサが充電される。
【００４１】
そして、次の（５）では、正側スイッチング素子をターンオフしてから正側スイッチング素子をターンオンする。正側スイッチング素子をターンオフすると、インダクタ，第３スイッチング素子，駆動用電源，負側ダイオード，負側コンデンサ，第２スイッチング素子の還流ダイオード，インダクタの経路で還流電流が流れる。したがって、この時も負側コンデンサが充電される。その後、コンデンサを介して流れる電流がゼロになった後に正側スイッチング素子をターンオンすれば、続く（２）の経路を形成するために備えることができる。
【００４２】
また、（８）では、第２スイッチング素子をターンオフ，第４スイッチング素子をターンオンしてから、負側スイッチング素子をターンオフする。第２スイッチング素子をターンオフ，第４スイッチング素子をターンオンすると、インダクタ，第１スイッチング素子の還流ダイオード，正側コンデンサ，負側スイッチング素子，第４スイッチング素子の経路で還流電流が流れ、正側コンデンサが充電される。その後、負側スイッチング素子をターンオフすると、インダクタ，第１スイッチング素子の還流ダイオード，正側コンデンサ，正側ダイオード，駆動用電源，第４スイッチング素子、インダクタの経路で還流電流が流れ、この時も正側コンデンサが充電される。したがって、正側及び負側コンデンサの端子電圧をより上昇させることができる。
【００４３】
請求項１６記載の半導体スイッチング素子の駆動回路によれば、通電制御回路は、（５）の通電経路において正側スイッチング素子をターンオフしてから正側スイッチング素子をターンオンするまでの期間長と、（８）の通電経路において負側スイッチング素子をターンオフしてから、次回に行う（１）の通電経路において負側スイッチング素子をターンオンするまでの期間長とを調整することで、正側及び負側コンデンサの端子電圧を調整する。したがって、正側及び負側コンデンサの端子電圧をより上昇させたり一定に維持する等の制御が可能となる。
【図面の簡単な説明】
【００４４】
【図１】第１実施例であり、駆動回路の電気的構成を示す図
【図２】タイミングチャート
【図３】ＮチャネルＦＥＴのターンオン時における通電経路の遷移状態を示す図
【図４】同ターンオフ時における図３相当図
【図５】第２実施例を示す図２相当図
【図６】図３の一部相当図
【図７】図４の一部相当図
【図８】インダクタに流れる電流とコンデンサＣ１，Ｃ２の充電電荷．放電電荷との関係を示す図
【図９】第３実施例を示す図２相当図
【図１０】図８相当図
【図１１】第４実施例を示す図１相当図
【図１２】図２相当図
【図１３】図３相当図
【図１４】図４相当図
【図１５】第５実施例を示す図１２相当図
【図１６】図１３の一部相当図
【図１７】図１４の一部相当図
【図１８】第６実施例を示す図１２相当図
【図１９】図１３の一部相当図
【図２０】図１４の一部相当図
【図２１】図８相当図
【図２２】第７実施例を示す図１２相当図
【図２３】図１３の一部相当図
【図２４】図１４の一部相当図
【図２５】図８相当図
【発明を実施するための形態】
【００４５】
（第１実施例）
以下、第１実施例について図１ないし図４を参照して説明する。図１は、例えばＮチャネルＦＥＴを駆動するための駆動回路を示す。ＮチャネルＦＥＴ１（駆動対象スイッチング素子）は、ドレイン側に図示しない負荷が接続されており、駆動回路２は、ＮチャネルＦＥＴ１のゲート−ソース間に接続されている（ローサイド駆動方式）。尚、ＮチャネルＦＥＴ１については、ＦＥＴをＭＯＳ構造に限定する意図ではないが、図中では便宜上ＭＯＳＦＥＴのシンボルで図示している。駆動回路２は、ゲート駆動用電源３により供給される電源ＶＧに基づいて、ＮチャネルＭＯＳＦＥＴ２のゲート（制御端子）に対して充放電電流Ｉｇを供給する。尚、図１に示すスイッチのシンボルとダイオードとの並列回路は、実体としては例えばＮチャネルＭＯＳＦＥＴ（ダイオードは寄生ダイオード）であるが、説明を簡単にするため上記のシンボルで示している。
【００４６】
ゲート駆動用電源３の正側端子は、スイッチＳａ１（正側スイッチング素子）とダイオードＤａ１（正側ダイオード）との直列回路の共通接続点（アノード）に接続されており、負側端子は、スイッチＳａ２（負側スイッチング素子）とダイオードＤａ２（負側ダイオード）との直列回路の共通接続点（カソード）に接続されている。ダイオードＤａ１のカソードと、ダイオードＤａ２のアノードとの間には、スイッチＳ１及びＳ２（通電用スイッチング素子）の直列回路と、コンデンサＣ１（正側コンデンサ），スイッチＳ３及びＳ４（通電用スイッチング素子），コンデンサＣ２（負側コンデンサ）の直列回路とが接続されている。
【００４７】
そして、スイッチＳ１及びＳ２の共通接続点と、スイッチＳ３及びＳ４の共通接続点との間には、インダクタＬ１が接続されている。また、スイッチＳ３及びＳ４の共通接続点は、ＮチャネルＦＥＴ１のゲートに接続されており、ＮチャネルＦＥＴ１のソース（電位基準側出力端子）はゲート駆動用電源３の負側端子に接続されている。スイッチＳ１〜Ｓ４には、それぞれについて並列に、ゲート駆動用電源３の極性に対して逆方向となるダイオード（還流ダイオード）が接続されている。スイッチＳａ１，Ｓａ２，Ｓ１〜Ｓ４のオンオフ制御は、図示しない制御回路によって行われる。ここで、スイッチＳ１〜Ｓ４と前記制御回路とが通電制御回路４を構成している。
【００４８】
次に、本実施例の作用について図２ないし図４も参照して説明する。図２は、制御回路によって行われるスイッチＳａ１，Ｓａ２，Ｓ１〜Ｓ４のオンオフ切替えと、各部の電圧，電流波形を示すタイミングチャートである。また、図３は、ＮチャネルＦＥＴ１をターンオンさせる場合のスイッチＳａ１，Ｓａ２，Ｓ１〜Ｓ４の切替え順序と、それに伴う電流の流れを示したものである。
【００４９】
＜ＮチャネルＦＥＴ１のターンオン＞
図３において、先ず（１）（図２〜図４中の丸数字を、括弧付き数字で示す）初期状態として、スイッチＳａ１及びＳａ２，Ｓ４がオンしてＮチャネルＦＥＴ１のゲートはゲート駆動用電源３の負側端子の電位（例えば０Ｖ，グランド電位）となっており、ターンオフ状態にあるとする。ここから、（２）スイッチＳａ１をターンオフし、続いて（３）スイッチＳ３をターンオンすると、ゲート駆動用電源３の正側端子，ダイオードＤａ１,コンデンサＣ１，スイッチＳ３及びＳ４，スイッチＳａ２，ゲート駆動用電源３の負側端子となる通電経路が形成され、コンデンサＣ１が駆動電圧（ＶＧ−Ｖｆ）に充電される。
【００５０】
次に、（４）スイッチＳ３をターンオフした後、スイッチＳａ１をターンオンし、（５）更にスイッチＳ１をターンオンすると、ゲート駆動用電源３の正側端子，スイッチＳａ１，コンデンサＣ１，スイッチＳ１及びＳ４，スイッチＳａ２，ゲート駆動用電源３の負側端子となる通電経路が形成され、コンデンサＣ１がゲート駆動用電源３と直列に接続される。これにより、インダクタＬ１には電圧（２ＶＧ−Ｖｆ）が印加され、電流Ｉ＿Ｌ１が増加する。この状態から、（６）スイッチＳ４をターンオフすると、インダクタンスＬ１に蓄積された電磁エネルギーも含む電流Ｉ＿Ｌ１がＮチャネルＦＥＴ１のゲートに電流Ｉｇとして流れ、当該ゲートを充電する。
【００５１】
すると、ＮチャネルＦＥＴ１のゲート−ソース間電圧Ｖgsが上昇し、電圧Ｖgsが電圧ＶＧよりも上昇すると、（７）電流Ｉ＿Ｌ１はスイッチＳ３の還流ダイオード，コンデンサＣ１，スイッチＳ１を介して流れる。これにより、電圧Ｖgsは、電圧ＶＧにクランプされる。この状態から、（８）スイッチＳ１をターンオフし、スイッチＳ３をターンオンすると、電流Ｉ＿Ｌ１は、スイッチＳ３及びＳａ１，ゲート駆動電源３，スイッチＳａ２，コンデンサＣ２，スイッチＳ２の還流ダイオード，インダクタＬ１の経路で流れ、ゲート駆動電源３側に回生される。そして、（９）電流Ｉ＿Ｌ１がゼロになれば、ＮチャネルＦＥＴ１のターンオンが完了する。
【００５２】
＜ＮチャネルＦＥＴ１のターンオフ＞
（１）上記のようにＮチャネルＦＥＴ１がターンオンしている状態から、（２）スイッチＳａ２をターンオフし、（３）更にスイッチＳ４をターンオンすると、ゲート駆動用電源３の正側端子，スイッチＳａ１，スイッチＳ３及びＳ４，コンデンサＣ２，ダイオードＤａ２,ゲート駆動用電源３の負側端子となる通電経路が形成され、コンデンサＣ２が駆動電圧（ＶＧ−Ｖｆ）に充電される。
【００５３】
次に、（４）スイッチＳ４をターンオフした後、スイッチＳａ２をターンオンし、（５）更にスイッチＳ２をターンオンすると、ゲート駆動用電源３の正側端子，スイッチＳａ１，スイッチＳ３及びＳ２，コンデンサＣ２，スイッチＳａ２，ゲート駆動用電源３の負側端子となる通電経路が形成され、コンデンサＣ２がゲート駆動用電源３と直列に接続される。これにより、インダクタＬ１には電圧（２ＶＧ−Ｖｆ）が印加され、ＮチャネルＦＥＴ１のターンオン時とは逆の方向に電流Ｉ＿Ｌ１が増加する。この状態から、（６）スイッチＳ３をターンオフすると、電流Ｉ＿Ｌ１がＮチャネルＦＥＴ１のゲートから電流Ｉｇとして流れ、当該ゲートを放電させる。
【００５４】
すると、ＮチャネルＦＥＴ１のゲート−ソース間電圧Ｖgsが低下し、電圧Ｖgs＜０Ｖになると、（７）電流Ｉ＿Ｌ１はスイッチＳ２，コンデンサＣ２，スイッチＳ４の還流ダイオードを介して流れる。これにより、電圧Ｖgsは０Ｖにクランプされる。この状態から、（８）スイッチＳ２をターンオフし、スイッチＳ４をターンオンすると、電流Ｉ＿Ｌ１は、スイッチＳ１の還流ダイオード，コンデンサＣ１，スイッチＳａ１，ゲート駆動電源３，スイッチＳａ２，スイッチＳ４，インダクタＬ１の経路で流れ、ゲート駆動電源３側に回生される。そして、（９）電流Ｉ＿Ｌ１がゼロになれば、ＮチャネルＦＥＴ１のターンオフが完了する。
【００５５】
以上のように本実施例によれば、通電制御回路４が４つのスイッチＳ１〜Ｓ４とスイッチＳａ１及びＳａ２とを併せて制御することで、インダクタＬ１に電流を双方向に通電し、インダクタＬ１を介して流れる電流によりＮチャネルＦＥＴ１のゲートを充電し、また前記ゲートから放電させるようにした。より具体的には、通電制御回路４を、ダイオードＤａ１のカソードとダイオードＤａ２のアノードとの間に接続されるスイッチＳ１及びＳ２の直列回路と、コンデンサＣ１とコンデンサＣ２との間に接続され、共通接続点がＮチャネルＦＥＴ１のゲートに接続されるスイッチＳ３及びＳ４の直列回路とで構成し、インダクタＬ１を、スイッチＳ１及びＳ２の共通接続点と、スイッチＳ３及びＳ４の共通接続点との間に接続する。したがって、スイッチＳａ１及びＳａ２と、インダクタＬ１に対してＨブリッジ状に接続されたスイッチＳ１〜Ｓ４のオンオフを制御することで、上述したように請求項１における（１）〜（８）に対応した通電経路を形成できる。
【００５６】
（第２実施例）
図５ないし図８は第２実施例を示すものであり、第１実施例と同一部分には同一符号を付して説明を省略し、以下異なる部分について説明する。第２実施例の構成は第１実施例と同様であり、スイッチの一部のオンオフタイミングが異なっている。図５は図２相当図であり、図６，図７は図３，図４の一部相当図である。
【００５７】
＜ＮチャネルＦＥＴ１のターンオン＞
図６に示す（６），（８）のスイッチングパターンが第１実施例と相違している。また、（６）のスイッチングパターンが相違することで（７）の通電経路も変化している。（６）では、スイッチＳ４と共にスイッチＳ１もターンオフさせている。この時、電流Ｉ＿Ｌ１，ＮチャネルＦＥＴ１のゲートを充電する電流Ｉｇは、インダクタンスＬ１，ＮチャネルＦＥＴ１のゲート−ソース，コンデンサＣ２，スイッチＳ２の還流ダイオードの経路で流れる。これにより、コンデンサＣ２が充電される。ここで、（１）〜（５）の期間ではコンデンサＣ２は放電されないため、前記期間のコンデンサＣ２の端子電圧がＶＧであれば、（６）において当該端子電圧はＶＧを超えて上昇する。
【００５８】
そして、ゲート−ソース間電圧Ｖgsが電圧ＶＧよりも上昇すると、（７）電流Ｉ＿Ｌ１はスイッチＳ３の還流ダイオード，スイッチＳａ１,ゲート駆動用電源３，スイッチＳａ２，コンデンサＣ２，スイッチＳ２の還流ダイオードを介して流れるので、この時もコンデンサＣ２が充電される。その結果、図５に示すように、コンデンサＣ２の電位Ｖ＿Ｃ２は、（７）の期間も上昇を続ける。この状態からスイッチＳ３をターンオンすれば、図３に示す（８）と同じ状態になる。
【００５９】
＜ＮチャネルＦＥＴ１のターンオフ＞
この場合も、図７に示す（６），（８）のスイッチングパターンが第１実施例と相違している。（６）では、スイッチＳ３と共にスイッチＳ２もターンオフさせている。この時、電流Ｉ＿Ｌ１，ＮチャネルＦＥＴ１のゲートを放電させる電流Ｉｇは、インダクタンスＬ１，スイッチＳ１の還流ダイオード，コンデンサＣ１，スイッチＳａ１,ゲート駆動用電源３，スイッチＳａ２，ＮチャネルＦＥＴ１のソース−ゲートの経路で流れる。これにより、コンデンサＣ１が充電される。
【００６０】
そして、ゲート−ソース間電圧Ｖgsが０Ｖよりも低下すると、（７）電流Ｉ＿Ｌ１はスイッチＳ１の還流ダイオード，コンデンサＣ１，スイッチＳａ１,ゲート駆動用電源３，スイッチＳａ２，スイッチＳ４の還流ダイオードを介して流れる。したがって、この時もコンデンサＣ１が充電される。その結果、図５に示すように、コンデンサＣ１の電位Ｖ＿Ｃ１は電源電圧ＶＧよりも上昇する。この状態からスイッチＳ４をターンオンすれば、図４に示す（８）と同じ状態になる。
【００６１】
ここで、第１実施例と第２実施例との相違について、図８を参照して説明する。図８（ａ）は図２に示す電流Ｉ＿Ｌ１の波形であり、図８（ｂ）は図５に示す電流Ｉ＿Ｌ１の波形である。第１実施例の場合、ターンオン時における電流Ｉ＿Ｌ１の上昇期間が長く、下降期間が短い。前者（波形で規定される面積，積分量が対応）はコンデンサＣ１の放電電荷量を規定し、後者はコンデンサＣ２の充電電荷量を規定する。
一方、ターンオフ時については、負極性の電流Ｉ＿Ｌ１の上昇期間が長く、下降期間が短いが、前者はコンデンサＣ２の放電電荷量を規定し、後者はコンデンサＣ１の充電電荷量を規定する。結果として、コンデンサＣ１，Ｃ２の何れについても（放電電荷量）＞（充電電荷量）となっており、第１実施例のスイッチングパターンでは、コンデンサＣ１，Ｃ２の端子電圧Ｖ＿Ｃ１，Ｖ＿Ｃ２は低下することになる。
【００６２】
第２実施例の場合、ターンオン時における電流Ｉ＿Ｌ１の上昇期間が短く、下降期間が長い。また、ターンオフ時については、負極性の電流Ｉ＿Ｌ１の上昇期間が短く、下降期間が長い。その結果、コンデンサＣ１，Ｃ２の何れについても（放電電荷量）＜（充電電荷量）となっており、第２実施例のスイッチングパターンでは、コンデンサＣ１，Ｃ２の端子電圧Ｖ＿Ｃ１，Ｖ＿Ｃ２は上昇することになる。したがって、コンデンサＣ１，Ｃ２の端子電圧Ｖ＿Ｃ１，Ｖ＿Ｃ２を例えば一定に維持する等のように調整するには、第１実施例の制御パターンと第２実施例の制御パターンとを組み合わせる必要がある。それについて、次の第３実施例で説明する。
【００６３】
（第３実施例）
図９及び図１０は第３実施例を示すものである。図９に示すように、第３実施例では、スイッチＳ１がターンオフするタイミングが、（６）においてスイッチＳ４がターンオフするタイミングと、（８）においてスイッチＳ３がターンオンするタイミングとの間に位置しており、これは、第１実施例よりも長く、第２実施例よりも短くなっている。すなわち、第１実施例では、スイッチＳ１のターンオフタイミングが（８）に一致しており、第２実施例では同タイミングが（６）に一致している。
これにより、図１０に示すように、コンデンサＣ１、Ｃ２の充放電電荷量を調整し、（放電電荷量）≒（充電電荷量）とすることで端子電圧Ｖ＿Ｃ１，Ｖ＿Ｃ２を一定に維持することができる。或いは、例えばある制御周期では、コンデンサＣ１，Ｃ２の充電電荷量をより多くして端子電圧Ｖ＿Ｃ１，Ｖ＿Ｃ２を電源電圧ＶＧよりも上昇させ、ＮチャネルＦＥＴ１のターンオン，ターンオフを高速に実行させることも可能となる。
【００６４】
また、第３実施例とは異なり、例えば、第１実施例において、ＮチャネルＦＥＴ１のターンオン，ターンオフ時に（１）〜（８）の通電経路を形成するパターンと、それらのうちターンオン，ターンオフ時それぞれの（６），（８）の通電経路を、第２実施例の（６），（８）の通電経路に置き換えて形成するパターンとを切り替えて実行しても良い。すなわち、第１実施例における通電経路の形成パターンと、第２実施例における通電経路の形成パターンとを切り替えて行う。尚、ここでのパターンの切替えは、前者と後者とを１回以上ずつ交互に実行することを言う。また、必ずしも両者の連続実行回数が等しくなくても良い。
【００６５】
これにより、第１実施例の放電期間がより長いパターンと、第２実施例の充電期間がより長いパターンとを適宜組み合わせて実行することで、必要に応じて端子電圧Ｖ＿Ｃ１，Ｖ＿Ｃ２を電源電圧ＶＧよりも上昇させ、ＮチャネルＦＥＴ１のターンオン，ターンオフを高速に実行させたり、或いは端子電圧Ｖ＿Ｃ１，Ｖ＿Ｃ２を一定に維持するように調整することができる。尚、必要であれば、図示しない制御回路に、端子電圧Ｖ＿Ｃ１，Ｖ＿Ｃ２をＡ／Ｄ変換してモニタするような電圧計測手段を設ければ良い。
【００６６】
（第４実施例）
図１１ないし図１４は第４実施例であり、第１実施例と異なる部分について説明する。図１１に示す駆動回路１１は、駆動回路２と同じ回路素子で構成されているが、それらの接続形態が一部相違している。スイッチＳ３及びＳ４の直列回路は、ゲート駆動用電源３の両端に直結されている。また、スイッチＳａ１及びＳａ２も直列に接続されており、ダイオードＤａ１のカソードと、ダイオードＤａ２のアノードとの間には、コンデンサＣ１及びＣ２の直列回路と、スイッチＳ１及びＳ２の直列回路とが並列に接続されている。そして、スイッチＳ１〜Ｓ４と図示しない制御回路とが通電制御回路１２を構成している。
【００６７】
次に、第４実施例の作用について図１２ないし図１４を参照して説明する。
＜ＮチャネルＦＥＴ１のターンオン＞
図１３において、先ず（１）初期状態として、スイッチＳａ２，Ｓ４がオンしてＮチャネルＦＥＴ１のゲートはグランド電位となっており、ターンオフ状態にあるとする。この状態で、コンデンサＣ１は電圧（ＶＧ−Ｖｆ）に充電される。ここから、（２）スイッチＳａ２をターンオフし、スイッチＳａ１をターンオンすると、コンデンサＣ２が電圧（ＶＧ−Ｖｆ）に充電される。
【００６８】
次に、（３）スイッチＳ１をターンオンすると、ゲート駆動用電源３の正側端子，スイッチＳａ１,コンデンサＣ１，スイッチＳ１及びＳ４，スイッチＳａ２，ゲート駆動用電源３の負側端子となる通電経路が形成され、コンデンサＣ１がゲート駆動用電源３と直列に接続される。これにより、インダクタＬ１には電圧（２ＶＧ−Ｖｆ）が印加され、電流Ｉ＿Ｌ１が増加する。この状態から、（４）スイッチＳ４をターンオフすると、インダクタンスＬ１に蓄積された電磁エネルギーも含む電流Ｉ＿Ｌ１がＮチャネルＦＥＴ１のゲートに電流Ｉｇとして流れ、当該ゲートを充電する。
【００６９】
すると、ＮチャネルＦＥＴ１のゲート−ソース間電圧Ｖgsが上昇し、電圧Ｖgsが電圧ＶＧよりも上昇すると、（５）電流Ｉ＿Ｌ１はスイッチＳ３の還流ダイオード，スイッチＳａ１,コンデンサＣ１，スイッチＳ１を介して流れる。これにより、電圧Ｖgsは、電圧ＶＧにクランプされる。この状態から、（６）スイッチＳａ１及びＳ１をターンオフし、スイッチＳ３をターンオンすると、電流Ｉ＿Ｌ１は、スイッチＳ３，ゲート駆動電源３，スイッチＳａ２の還流ダイオード，コンデンサＣ２，スイッチＳ２の還流ダイオード，インダクタＬ１の経路で流れ、ゲート駆動電源３側に回生される。そして、（７）電流Ｉ＿Ｌ１がゼロになればＮチャネルＦＥＴ１のターンオンが完了し、（８）スイッチＳａ１をターンオンすれば、コンデンサＣ２が充電される。
【００７０】
＜ＮチャネルＦＥＴ１のターンオフ＞
（１）上記のようにＮチャネルＦＥＴ１がターンオンしてコンデンサＣ２が充電されている状態から、（２）スイッチＳａ１をターンオフし、スイッチＳａ２をターンオフすればコンデンサＣ１が充電される。それから、（３）更にスイッチＳ２をターンオンすると、ゲート駆動用電源３の正側端子，スイッチＳ３及びＳ２，コンデンサＣ２，スイッチＳａ２,ゲート駆動用電源３の負側端子となる通電経路が形成され、コンデンサＣ２がゲート駆動用電源３と直列に接続される。これにより、インダクタＬ１には電圧（２ＶＧ−Ｖｆ）が印加され、ＮチャネルＦＥＴ１のターンオン時とは逆の方向に電流Ｉ＿Ｌ１が増加する。この状態から（４）スイッチＳ３をターンオフすると、電流Ｉ＿Ｌ１がＮチャネルＦＥＴ１のゲートから電流Ｉｇとして流れ、当該ゲートを放電させる。
【００７１】
ＮチャネルＦＥＴ１のゲート−ソース間電圧Ｖgsが低下し、電圧Ｖgs＜０になると、（５）電流Ｉ＿Ｌ１はスイッチＳ２，コンデンサＣ２，スイッチＳａ２,スイッチＳ４の還流ダイオードを介して流れる。これにより、電圧Ｖgsは０Ｖにクランプされる。この状態から（６）スイッチＳａ２及びＳ２をターンオフし、スイッチＳ４をターンオンすると、電流Ｉ＿Ｌ１は、スイッチＳ１の還流ダイオード，コンデンサＣ１，スイッチＳａ１の還流ダイオード，ゲート駆動電源３，スイッチＳ４，インダクタＬ１の経路で流れ、ゲート駆動電源３側に回生される。そして、（７）電流Ｉ＿Ｌ１がゼロになれば、ＮチャネルＦＥＴ１のターンオフが完了し、（８）スイッチＳａ２をターンオンすれば、コンデンサＣ１が充電状態となる。
【００７２】
以上のように第４実施例によれば、コンデンサＣ１とコンデンサＣ２とを直列に接続し、通電制御回路１２は、コンデンサＣ１及びＣ２と並列に接続されるスイッチＳａ１及びＳａ２の直列回路と、ゲート駆動用電源３と並列に接続されるスイッチＳ３及びＳ４の直列回路とで構成し、インダクタＬ１を、スイッチＳ１及びＳ２の共通接続点と、スイッチＳ３及びＳ４の共通接続点との間に接続する。このように構成すれば、スイッチＳａ１及びＳａ２，Ｓ１〜Ｓ４のオンオフを制御することで、上述したように請求項１における（１）〜（８）に対応した通電経路を形成できる。
【００７３】
（第５実施例）
図１５ないし図１７は第５実施例を示すものであり、第４実施例と異なる部分のみ説明する。第５実施例の構成は第４実施例と同様であり、スイッチの一部のオンオフタイミングが異なっている。図１５は図１２相当図であり、図１６，図１７は図１３，図１４の一部相当図である。尚、第４実施例の制御パターンは第１実施例に対応し、第５実施例の制御パターンは第２実施例に対応している。
【００７４】
＜ＮチャネルＦＥＴ１のターンオン＞
図１６に示す（４），（６）のスイッチングパターンが第４実施例と相違している。（４）では、スイッチＳ４と共にスイッチＳ１もターンオフさせている。この時、電流Ｉ＿Ｌ１，すなわちＮチャネルＦＥＴ１のゲートを充電する電流Ｉｇは、インダクタンスＬ１，ＮチャネルＦＥＴ１のゲート−ソース，ゲート駆動用電源３，スイッチＳａ１，コンデンサＣ２，スイッチＳ３の還流ダイオードの経路で流れる。これにより、コンデンサＣ２が充電される。
【００７５】
そして、ゲート−ソース間電圧Ｖgsが電圧ＶＧよりも上昇すると、（５）電流Ｉ＿Ｌ１はスイッチＳ３の還流ダイオード，スイッチＳａ１，コンデンサＣ２，スイッチＳ２の還流ダイオードを介して流れる。したがって、この時もコンデンサＣ２が充電される。その結果、図１５に示すように、コンデンサＣ２の電位Ｖ＿Ｃ２は、電源電圧ＶＧよりも上昇する。この状態から、（６）スイッチＳ３をターンオンし、スイッチＳａ１をターンオフすると、図１３の（６）と同じ状態になる。
【００７６】
＜ＮチャネルＦＥＴ１のターンオフ＞
この場合も、図１７に示す（４），（６）のスイッチングパターンが第４実施例と相違している。（４）では、スイッチＳ３と共にスイッチＳ２もターンオフさせている。この時、電流Ｉ＿Ｌ１，すなわちＮチャネルＦＥＴ１のゲートを放電させる電流Ｉｇは、インダクタンスＬ１，スイッチＳ１の還流ダイオード，コンデンサＣ１，スイッチＳａ２,ＮチャネルＦＥＴ１のソース−ゲートの経路で流れる。これにより、コンデンサＣ１が充電される。
【００７７】
そして、ゲート−ソース間電圧Ｖgsが０Ｖよりも低下すると、（５）電流Ｉ＿Ｌ１は、スイッチＳ１の還流ダイオード，コンデンサＣ１，スイッチＳａ２,スイッチＳ４の還流ダイオードを介して流れる。したがって、この時もコンデンサＣ１が充電される。その結果、図１５に示すように、コンデンサＣ１の電位Ｖ＿Ｃ１は、電源電圧ＶＧよりも上昇する。この状態から、（６）スイッチＳ４をターンオンし、スイッチＳａ２をターンオフすると、図１４の（６）と同じ状態になる。
すなわち、駆動回路１１についても、コンデンサＣ１，Ｃ２の端子電圧Ｖ＿Ｃ１，Ｖ＿Ｃ２を一定に維持するには、第３実施例と同様に、第４実施例の制御パターンと第５実施例の制御パターンとを組み合わせる必要がある。それについて、次の第６実施例で説明する。
【００７８】
（第６実施例）
図１８ないし図２１は第６実施例を示すものである。第４実施例の図１２では、ＮチャネルＦＥＴ１のターンオン時に（６）の状態を維持したまま（７）で電流Ｉ＿Ｌ１がゼロになった後に、（８）でスイッチＳａ１をターンオンしている。これに対して第６実施例では、（６）の状態から（８）で電流Ｉ＿Ｌ１がゼロの状態になる前に、（７）でスイッチＳａ１をターンオンする。
この場合図１９に示すように、（７）では、インダクタＬ１，スイッチＳ３，スイッチＳａ１，コンデンサＣ２，スイッチＳ２の還流ダイオード，インダクタＬ１の経路で還流電流が流れ、第４実施例の（６）に引き続いて（７）でもコンデンサＣ２が充電される。したがって、第４実施例よりもコンデンサＣ２の端子電圧Ｖ＿Ｃ２を上昇させることができる。
【００７９】
また、ＮチャネルＦＥＴ１のターンオフ時も、（６）の状態から（８）で逆極性の電流Ｉ＿Ｌ１がゼロの状態になる前に、（７）でスイッチＳａ２をターンオンする。したがって、図２０に示すように、インダクタＬ１，スイッチＳ１の還流ダイオード，コンデンサＣ１，スイッチＳａ２，スイッチＳ４，インダクタＬ１の経路で還流電流が流れ、第４実施例の（６）に引き続いて（７）でもコンデンサＣ１が充電される。これにより、第４実施例では、コンデンサＣ１及びＣ２の充電電荷量と放電電荷量との関係が、（充電電荷量）＜（放電電荷量）となっていたが、第６実施例では充電電荷量を増加させて両者をほぼ等しくすることが可能となる。
【００８０】
すなわち、図２１に示すように、ＮチャネルＦＥＴ１のターンオン時はスイッチＳ１をターンオンしてからターンオフするまでの期間長でコンデンサＣ１の放電電荷量が規定され、上記ターンオフに続いてスイッチＳａ１をターンオンするまでの期間でコンデンサＣ２の充電電荷量が規定される。また、ＮチャネルＦＥＴ１のターンオフ時はスイッチＳ２をターンオンしてからターンオフするまでの期間長でコンデンサＣ２の放電電荷量が規定され、上記ターンオフに続いてスイッチＳａ２をターンオンするまでの期間でコンデンサＣ１の充電電荷量が規定される。
【００８１】
したがって、例えばスイッチＳ１，Ｓ２のオン期間を固定して、スイッチＳａ１，Ｓａ２のターンオンタイミングを調整すれば、例えばある制御周期では、コンデンサＣ１，Ｃ２の充電電荷量をより多くして端子電圧Ｖ＿Ｃ１，Ｖ＿Ｃ２を電源電圧ＶＧよりも上昇させ、ＮチャネルＦＥＴ１のターンオン，ターンオフを高速に実行させたり、その状態から放電電荷量をより多くして、端子電圧Ｖ＿Ｃ１，Ｖ＿Ｃ２が電源電圧ＶＧを維持するように調整することができる。
【００８２】
また、第６実施例とは異なり、例えば、第４実施例において、ＮチャネルＦＥＴ１のターンオン，ターンオフ時に（１）〜（８）の通電経路を形成するパターンと、それらのうちターンオン，ターンオフ時それぞれの（４），（６）の通電経路を、第５実施例の（４），（６）の通電経路に置き換えて形成するパターンとを切り替えて実行しても良い。すなわち、第４実施例における通電経路の形成パターンと、第５実施例における通電経路の形成パターンとを切り替えて行う。尚、ここでのパターンの切替えは、前者と後者とを１回以上ずつ交互に実行することを言う。また、必ずしも両者の連続実行回数が等しくなくても良い。
【００８３】
これにより、第４実施例の放電期間がより長いパターンと、第５実施例の充電期間がより長いパターンとを適宜組み合わせて実行することで、必要に応じて端子電圧Ｖ＿Ｃ１，Ｖ＿Ｃ２を電源電圧ＶＧよりも上昇させ、ＮチャネルＦＥＴ１のターンオン，ターンオフを高速に実行させたり、或いは端子電圧Ｖ＿Ｃ１，Ｖ＿Ｃ２を一定に維持するように調整することができる。
【００８４】
（第７実施例）
図２２ないし図２５は第７実施例であり、第４実施例と異なる部分について説明する。第４実施例では、ＮチャネルＦＥＴ１のターンオン時において、（６）でスイッチＳ１をターンオフ，スイッチＳ３をターンオンすると同時にスイッチＳａ１をターンオフしているが、第７実施例では、スイッチＳａ１のオン状態を維持するように期間を延長している。その結果、図２３に示すように、（６）の経路はインダクタＬ１，スイッチＳ３，スイッチＳａ１，コンデンサＣ２，スイッチＳ２の還流ダイオード，インダクタＬ１の経路となり、同様にコンデンサＣ２を充電する経路となる。その後、（７）でスイッチＳａ１をターンオフさせれば、第４実施例の（６）と同じ経路になる。
【００８５】
また、第４実施例では、ＮチャネルＦＥＴ１のターンオフ時において、（６）でスイッチＳ２をターンオフ，スイッチＳ４をターンオンすると同時にスイッチＳａ２をターンオフしているが、第７実施例では、スイッチＳａ２のオン状態を維持するように期間を延長している。その結果、図２４に示すように、（６）の経路はインダクタＬ１，スイッチＳ１の還流ダイオード，コンデンサＣ１，スイッチＳａ２，スイッチＳ４，インダクタＬ１の経路となり、同様にコンデンサＣ１を充電する経路となる。その後、（７）でスイッチＳａ２をターンオフさせれば、第４実施例の（６）と同じ経路になる。
【００８６】
すなわち、第７実施例では、図２５に示すように、ＮチャネルＦＥＴ１のターンオン時はスイッチＳ１をターンオンしてからターンオフするまでの期間長でコンデンサＣ１の放電電荷量が規定され、上記ターンオフに続いてスイッチＳａ１をターンオフするまでの期間でコンデンサＣ２の充電電荷量が規定される。また、ＮチャネルＦＥＴ１のターンオフ時はスイッチＳ２をターンオンしてからターンオフするまでの期間長でコンデンサＣ２の放電電荷量が規定され、上記ターンオフに続いてスイッチＳａ２をターンオフするまでの期間でコンデンサＣ１の充電電荷量が規定される。
【００８７】
したがって、第６実施例と同様に例えばスイッチＳ１，Ｓ２のオン期間を固定して、スイッチＳａ１，Ｓａ２のターンオフタイミングを調整すれば、例えばある制御周期では、コンデンサＣ１，Ｃ２の充電電荷量をより多くして端子電圧Ｖ＿Ｃ１，Ｖ＿Ｃ２を電源電圧ＶＧよりも上昇させ、ＮチャネルＦＥＴ１のターンオン，ターンオフを高速に実行させたり、その状態から放電電荷量をより多くして、端子電圧Ｖ＿Ｃ１，Ｖ＿Ｃ２が電源電圧ＶＧを維持するように調整することができる。
【００８８】
本発明は上記し又は図面に記載した実施例にのみ限定されるものではなく、以下のような変型又は拡張が可能である。
ゲート駆動用電源３の負側端子の電位は０Ｖに限らず、正側端子よりも低い電位であれば良い。
スイッチＳａ１，Ｓａ２，Ｓ１〜Ｓ４を構成するスイッチング素子については、ＭＯＳＦＥＴや、バイポーラトランジスタ、その他どのような半導体スイッチング素子であっても良い。
【００８９】
駆動対象スイッチング素子については、電圧駆動型のスイッチング素子であれば良い。また、ＭＯＳＦＥＴやＭＩＳＦＥＴ，ＪＦＥＴやＨＥＭＴ（High Electron Mobility Transistor）などであっても良い。
また、駆動回路２を構成する場合、スイッチＳａ１，Ｓａ２については、還流ダイオードを備える必要はない。
【符号の説明】
【００９０】
図面中、１はＮチャネルＦＥＴ１（駆動対象スイッチング素子）、２は駆動回路、３はゲート駆動用電源、４は通電制御回路、１１は駆動回路、１２は通電制御回路、Ｓａ１はスイッチ（正側スイッチング素子）、Ｓａ２はスイッチ（負側スイッチング素子）、Ｄａ１はダイオード（正側ダイオード）、Ｄａ２はダイオード（負側ダイオード）、Ｓ１〜Ｓ４はスイッチ（通電用スイッチング素子）、Ｃ１はコンデンサ（正側コンデンサ）、Ｃ２はコンデンサ（負側コンデンサ）、Ｌ１はインダクタを示す。
【特許請求の範囲】
【請求項１】
駆動対象スイッチング素子の電位基準側出力端子と制御端子との間に印加する駆動電圧を供給する駆動用電源と、
共通接続点となるアノードが前記駆動用電源の正側端子に接続される、正側ダイオード及び正側スイッチング素子からなる正側直列回路と、
共通接続点となるカソードが前記駆動用電源の負側端子に接続される、負側ダイオード及び負側スイッチング素子からなる負側直列回路と、
前記正側直列回路に並列に接続される正側コンデンサと、
前記負側直列回路に並列に接続される負側コンデンサと、
前記駆動対象スイッチング素子の制御端子に接続されるインダクタと、
一端が前記インダクタに接続され、前記駆動用電源の極性に対して逆方向となる還流ダイオードが並列に接続されている４つの通電用スイッチング素子により構成され、前記正側及び負側スイッチング素子と併せて制御することで、以下に示す（１）〜（８）の通電経路を形成可能に構成される通電制御回路とを備えたことを特徴とする半導体スイッチング素子の駆動回路。
（１）前記正側コンデンサを充電する経路。
（２）前記駆動用電源と、前記正側コンデンサとを直列に接続し、前記駆動対象スイッチング素子の制御端子を充電する方向で、前記インダクタに通電する経路。
（３）前記インダクタに蓄積された電磁エネルギーにより、前記駆動対象スイッチング素子の制御端子を充電する経路。
（４）前記制御端子の電位が前記駆動用電源の電圧よりも上昇した場合に、前記駆動用電源側に還流電流を流す経路。
（５）前記負側コンデンサを充電する経路。
（６）前記駆動用電源と、前記負側コンデンサとを直列に接続し、前記駆動対象スイッチング素子の制御端子を放電させる方向で、前記インダクタに通電する経路。
（７）前記インダクタに蓄積された電磁エネルギーにより、前記駆動対象スイッチング素子の制御端子を放電させる経路。
（８）前記制御端子の電位が前記駆動用電源の負側端子の電位よりも低下した場合に、前記駆動用電源側に還流電流を流す経路。
【請求項２】
前記通電制御回路は、
前記正側ダイオードのカソードと、前記負側ダイオードのアノードとの間に接続される、第１及び第２スイッチング素子の直列回路と、
前記正側コンデンサと前記負側コンデンサとの間に接続され、共通接続点が前記駆動対象スイッチング素子の制御端子に接続される前記第３及び第４スイッチング素子の直列回路とで構成され、
前記インダクタは、前記第１及び第２スイッチング素子の共通接続点と、前記第３及び第４スイッチング素子の共通接続点との間に接続されることを特徴とする請求項１記載の半導体スイッチング素子の駆動回路。
【請求項３】
前記通電制御回路は、前記正側及び負側スイッチング素子，並びに前記第１ないし第４スイッチング素子を以下のように切り替えることで（但し、オンと記載したもの以外はオフとし、ターンオフ，ターンオンと記載したもの以外は以前のオンオフ状態を維持するものとする）、前記（１）〜（８）の通電経路を形成することを特徴とする請求項２記載の半導体スイッチング素子の駆動回路。
（０）初期状態を、前記正側及び負側スイッチング素子がオン，前記第４スイッチング素子がオンである前記駆動対象スイッチング素子のターンオフ状態とする。
（１）前記正側スイッチング素子をターンオフしてから、前記第３スイッチング素子をターンオン。
（２）前記第３スイッチング素子をターンオフしてから、前記正側スイッチング素子をターンオンし、更に前記第１スイッチング素子をターンオン。
（３）前記第４スイッチング素子をターンオフ。
（４）前記第１スイッチング素子をターンオフ，前記第３スイッチング素子をターンオン。
（５）前記負側スイッチング素子をターンオフしてから、前記第４スイッチング素子をターンオン。
（６）前記第４スイッチング素子をターンオフしてから、前記負側スイッチング素子をターンオンし、更に前記第２スイッチング素子をターンオン。
（７）前記第３スイッチング素子をターンオフ。
（８）前記第２スイッチング素子をターンオフし、前記第４スイッチング素子をターンオン。
【請求項４】
前記通電制御回路は、前記正側及び負側スイッチング素子，並びに前記第１ないし第４スイッチング素子を以下のように切り替えることで（但し、オンと記載したもの以外はオフとし、ターンオフ，ターンオンと記載したもの以外は以前のオンオフ状態を維持するものとする）、前記（１）〜（８）の通電経路を形成することを特徴とする請求項２記載の半導体スイッチング素子の駆動回路。
（０）初期状態を、前記正側及び負側スイッチング素子がオン，前記第４スイッチング素子がオンである前記駆動対象スイッチング素子のターンオフ状態とする。
（１）前記正側スイッチング素子をターンオフしてから、前記第３スイッチング素子をターンオン。
（２）前記第３スイッチング素子をターンオフしてから、前記正側スイッチング素子をターンオンし、更に前記第１スイッチング素子をターンオン。
（３）前記第１及び第４スイッチング素子をターンオフ。
（４）前記第３スイッチング素子をターンオン。
（５）前記負側スイッチング素子をターンオフしてから、前記第４スイッチング素子をターンオン。
（６）前記第４スイッチング素子をターンオフしてから、前記負側スイッチング素子をターンオンし、更に前記第２スイッチング素子をターンオン。
（７）前記第２及び第３スイッチング素子をターンオフ。
（８）前記第４スイッチング素子をターンオン。
【請求項５】
前記（１）〜（８）の通電経路を形成するパターンと、それらのうち前記（３），（４），（７），（８）の通電経路を以下の（３）’，（４）’，（７）’，（８）’の通電経路に置き換えて形成するパターンとを切り替えることで、前記正側及び負側コンデンサの端子電圧を調整することを特徴とする請求項３記載の半導体スイッチング素子の駆動回路。
（３）’前記第１及び第４スイッチング素子をターンオフ。
（４）’前記第３スイッチング素子をターンオン。
（７）’前記第２及び第３スイッチング素子をターンオフ。
（８）’前記第４スイッチング素子をターンオン。
【請求項６】
前記通電制御回路は、前記正側及び負側スイッチング素子，並びに前記第１ないし第４スイッチング素子を以下のように切り替えることで（但し、オンと記載したもの以外はオフとし、ターンオフ，ターンオンと記載したもの以外は以前のオンオフ状態を維持するものとする）、前記（１）〜（８）の通電経路を形成することを特徴とする請求項２記載の半導体スイッチング素子の駆動回路。
（０）初期状態を、前記正側及び負側スイッチング素子がオン，前記第４スイッチング素子がオンである前記駆動対象スイッチング素子のターンオフ状態とする。
（１）前記正側スイッチング素子をターンオフしてから、前記第３スイッチング素子をターンオン。
（２）前記第３スイッチング素子をターンオフしてから、前記正側スイッチング素子をターンオンし、更に前記第１スイッチング素子をターンオン。
（３）前記第４スイッチング素子をターンオフ。
（４）前記第１スイッチング素子をターンオフしてから，前記第３スイッチング素子をターンオン。
（５）前記負側スイッチング素子をターンオフしてから、前記第４スイッチング素子をターンオン。
（６）前記第４スイッチング素子をターンオフしてから、前記負側スイッチング素子をターンオンし、更に前記第２スイッチング素子をターンオン。
（７）前記第３スイッチング素子をターンオフ。
（８）前記第２スイッチング素子をターンオフしてから、前記第４スイッチング素子をターンオン。
【請求項７】
前記通電制御回路は、前記（３）の通電経路を形成してから、前記（４）の通電経路において前記第１スイッチング素子をターンオフさせるまでの期間長と、前記（７）の通電経路を形成してから、前記（８）の通電経路において前記第２スイッチング素子をターンオフさせるまでの期間長とを調整することで、前記正側及び負側コンデンサの端子電圧を調整することを特徴とする請求項６記載の半導体スイッチング素子の駆動回路。
【請求項８】
前記正側コンデンサと前記負側コンデンサとが直列に接続されており、
前記通電制御回路は、
前記正側及び負側コンデンサと並列に接続される、第１及び第２スイッチング素子の直列回路と、
前記駆動用電源と並列に接続される、第３及び第４スイッチング素子の直列回路とで構成され、
前記インダクタは、前記第１及び第２スイッチング素子の共通接続点と、前記第３及び第４スイッチング素子の共通接続点との間に接続されることを特徴とする請求項１記載の半導体スイッチング素子の駆動回路。
【請求項９】
前記通電制御回路は、前記（２）の通電経路を形成する前にも前記（５）の通電経路を形成し、前記（６）の通電経路を形成する前にも前記（２）の通電経路を形成することを特徴とする請求項８記載の半導体スイッチング素子の駆動回路。
【請求項１０】
前記通電制御回路は、前記正側及び負側スイッチング素子，並びに前記第１ないし第４スイッチング素子を以下のように切り替えることで（但し、オンと記載したもの以外はオフとし、ターンオフ，ターンオンと記載したもの以外は以前のオンオフ状態を維持するものとする）、前記（１）〜（８）の通電経路を形成することを特徴とする請求項９記載の半導体スイッチング素子の駆動回路。
（０）初期状態を、前記第４スイッチング素子がオンである前記駆動対象スイッチング素子のターンオフ状態とする。
（１）前記負側スイッチング素子をオン。
（５）前記負側スイッチング素子をターンオフしてから、前記正側スイッチング素子をターンオン。
（２）前記第１スイッチング素子をターンオン。
（３）前記第４スイッチング素子をターンオフ。
（４）前記正側スイッチング素子及び前記第１スイッチング素子をターンオフ，前記第３スイッチング素子をターンオン。
（５）前記正側スイッチング素子をターンオン。
（２）前記正側スイッチング素子をターンオフしてから、前記負側スイッチング素子をターンオン。
（６）前記第２スイッチング素子をターンオン。
（７）前記第３スイッチング素子をターンオフ。
（８）前記負側スイッチング素子及び前記第２スイッチング素子をターンオフ，前記第４スイッチング素子をターンオン。
【請求項１１】
前記通電制御回路は、前記正側及び負側スイッチング素子，並びに前記第１ないし第４スイッチング素子を以下のように切り替えることで（但し、オンと記載したもの以外はオフとし、ターンオフ，ターンオンと記載したもの以外は以前のオンオフ状態を維持するものとする）、前記（１）〜（８）の通電経路を形成することを特徴とする請求項９記載の半導体スイッチング素子の駆動回路。
（０）初期状態を、前記第４スイッチング素子がオンである前記駆動対象スイッチング素子のターンオフ状態とする。
（１）前記負側スイッチング素子をオン。
（５）前記負側スイッチング素子をターンオフしてから、前記正側スイッチング素子をターンオン。
（２）前記第１スイッチング素子をターンオン。
（３）前記第１及び第４スイッチング素子をターンオフ。
（４）前記正側スイッチング素子をターンオフ，前記第３スイッチング素子をターンオン。
（５）前記正側スイッチング素子をターンオン。
（２）前記正側スイッチング素子をターンオフしてから、前記負側スイッチング素子をターンオン。
（６）前記第２スイッチング素子をターンオン。
（７）前記第２及び第３スイッチング素子をターンオフ。
（８）前記負側スイッチング素子をターンオフ，前記第４スイッチング素子をターンオン。
【請求項１２】
前記通電制御回路は、前記（４）の通電経路の形成した後、前記インダクタを介して流れる電流がゼロになる時間が経過する以前に（５）の通電経路を形成し、
前記（８）の通電経路の形成した後、前記インダクタを介して流れる電流がゼロになる時間が経過する以前に前記負側スイッチング素子をターンオンすることを特徴とする請求項１１記載の半導体スイッチング素子の駆動回路。
【請求項１３】
前記通電制御回路は、前記（４）の通電経路において前記正側スイッチング素子をターンオフしてから、前記（５）の通電経路において前記正側スイッチング素子をターンオンするまでの期間長と、前記（８）の通電経路において前記負側スイッチング素子をターンオフしてから、次回に行う前記（１）の通電経路において前記負側スイッチング素子をターンオンするまでの期間長とを調整することで、前記正側及び負側コンデンサの端子電圧を調整することを特徴とする請求項９ないし１２の何れかに記載の半導体スイッチング素子の駆動回路。
【請求項１４】
前記（１）〜（８）の通電経路を形成するパターンと、それらのうち前記（３），（４），（７），（８）の通電経路を以下の（３）’，（４）’，（７）’，（８）’の通電経路に置き換えて形成するパターンとを切り替えることで、前記正側及び負側コンデンサの端子電圧を調整することを特徴とする請求項１０記載の半導体スイッチング素子の駆動回路。
（３）’前記第１及び第４スイッチング素子をターンオフ。
（４）’前記正側スイッチング素子をターンオフ，前記第３スイッチング素子をターンオン。
（７）’前記第２及び第３スイッチング素子をターンオフ。
（８）’前記負側スイッチング素子をターンオフ，前記第４スイッチング素子をターンオン。
【請求項１５】
前記通電制御回路は、前記正側及び負側スイッチング素子，並びに前記第１ないし第４スイッチング素子を以下のように切り替えることで（但し、オンと記載したもの以外はオフとし、ターンオフ，ターンオンと記載したもの以外は以前のオンオフ状態を維持するものとする）、前記（１）〜（８）の通電経路を形成することを特徴とする請求項９記載の半導体スイッチング素子の駆動回路。
（０）初期状態を、前記第４スイッチング素子がオンである前記駆動対象スイッチング素子のターンオフ状態とする。
（１）前記負側スイッチング素子をオン。
（５）前記負側スイッチング素子をターンオフしてから、前記正側スイッチング素子をターンオン。
（２）前記第１スイッチング素子をターンオン。
（３）前記第４スイッチング素子をターンオフ。
（４）前記第１スイッチング素子をターンオフ，前記第３スイッチング素子をターンオン。
（５）前記正側スイッチング素子をターンオフしてから前記正側スイッチング素子をターンオン。
（２）前記正側スイッチング素子をターンオフしてから、前記負側スイッチング素子をターンオン。
（６）前記第２スイッチング素子をターンオン。
（７）前記第３スイッチング素子をターンオフ。
（８）前記第２スイッチング素子をターンオフ，前記第４スイッチング素子をターンオンしてから、前記負側スイッチング素子をターンオフ。
【請求項１６】
前記通電制御回路は、前記（５）の通電経路において前記正側スイッチング素子をターンオフしてから前記正側スイッチング素子をターンオンするまでの期間長と、前記（８）の通電経路において前記負側スイッチング素子をターンオフしてから、次回に行う前記（１）の通電経路において前記負側スイッチング素子をターンオンするまでの期間長とを調整することで、前記正側及び負側コンデンサの端子電圧を調整することを特徴とする請求項１５記載の半導体スイッチング素子の駆動回路。
【請求項１】
駆動対象スイッチング素子の電位基準側出力端子と制御端子との間に印加する駆動電圧を供給する駆動用電源と、
共通接続点となるアノードが前記駆動用電源の正側端子に接続される、正側ダイオード及び正側スイッチング素子からなる正側直列回路と、
共通接続点となるカソードが前記駆動用電源の負側端子に接続される、負側ダイオード及び負側スイッチング素子からなる負側直列回路と、
前記正側直列回路に並列に接続される正側コンデンサと、
前記負側直列回路に並列に接続される負側コンデンサと、
前記駆動対象スイッチング素子の制御端子に接続されるインダクタと、
一端が前記インダクタに接続され、前記駆動用電源の極性に対して逆方向となる還流ダイオードが並列に接続されている４つの通電用スイッチング素子により構成され、前記正側及び負側スイッチング素子と併せて制御することで、以下に示す（１）〜（８）の通電経路を形成可能に構成される通電制御回路とを備えたことを特徴とする半導体スイッチング素子の駆動回路。
（１）前記正側コンデンサを充電する経路。
（２）前記駆動用電源と、前記正側コンデンサとを直列に接続し、前記駆動対象スイッチング素子の制御端子を充電する方向で、前記インダクタに通電する経路。
（３）前記インダクタに蓄積された電磁エネルギーにより、前記駆動対象スイッチング素子の制御端子を充電する経路。
（４）前記制御端子の電位が前記駆動用電源の電圧よりも上昇した場合に、前記駆動用電源側に還流電流を流す経路。
（５）前記負側コンデンサを充電する経路。
（６）前記駆動用電源と、前記負側コンデンサとを直列に接続し、前記駆動対象スイッチング素子の制御端子を放電させる方向で、前記インダクタに通電する経路。
（７）前記インダクタに蓄積された電磁エネルギーにより、前記駆動対象スイッチング素子の制御端子を放電させる経路。
（８）前記制御端子の電位が前記駆動用電源の負側端子の電位よりも低下した場合に、前記駆動用電源側に還流電流を流す経路。
【請求項２】
前記通電制御回路は、
前記正側ダイオードのカソードと、前記負側ダイオードのアノードとの間に接続される、第１及び第２スイッチング素子の直列回路と、
前記正側コンデンサと前記負側コンデンサとの間に接続され、共通接続点が前記駆動対象スイッチング素子の制御端子に接続される前記第３及び第４スイッチング素子の直列回路とで構成され、
前記インダクタは、前記第１及び第２スイッチング素子の共通接続点と、前記第３及び第４スイッチング素子の共通接続点との間に接続されることを特徴とする請求項１記載の半導体スイッチング素子の駆動回路。
【請求項３】
前記通電制御回路は、前記正側及び負側スイッチング素子，並びに前記第１ないし第４スイッチング素子を以下のように切り替えることで（但し、オンと記載したもの以外はオフとし、ターンオフ，ターンオンと記載したもの以外は以前のオンオフ状態を維持するものとする）、前記（１）〜（８）の通電経路を形成することを特徴とする請求項２記載の半導体スイッチング素子の駆動回路。
（０）初期状態を、前記正側及び負側スイッチング素子がオン，前記第４スイッチング素子がオンである前記駆動対象スイッチング素子のターンオフ状態とする。
（１）前記正側スイッチング素子をターンオフしてから、前記第３スイッチング素子をターンオン。
（２）前記第３スイッチング素子をターンオフしてから、前記正側スイッチング素子をターンオンし、更に前記第１スイッチング素子をターンオン。
（３）前記第４スイッチング素子をターンオフ。
（４）前記第１スイッチング素子をターンオフ，前記第３スイッチング素子をターンオン。
（５）前記負側スイッチング素子をターンオフしてから、前記第４スイッチング素子をターンオン。
（６）前記第４スイッチング素子をターンオフしてから、前記負側スイッチング素子をターンオンし、更に前記第２スイッチング素子をターンオン。
（７）前記第３スイッチング素子をターンオフ。
（８）前記第２スイッチング素子をターンオフし、前記第４スイッチング素子をターンオン。
【請求項４】
前記通電制御回路は、前記正側及び負側スイッチング素子，並びに前記第１ないし第４スイッチング素子を以下のように切り替えることで（但し、オンと記載したもの以外はオフとし、ターンオフ，ターンオンと記載したもの以外は以前のオンオフ状態を維持するものとする）、前記（１）〜（８）の通電経路を形成することを特徴とする請求項２記載の半導体スイッチング素子の駆動回路。
（０）初期状態を、前記正側及び負側スイッチング素子がオン，前記第４スイッチング素子がオンである前記駆動対象スイッチング素子のターンオフ状態とする。
（１）前記正側スイッチング素子をターンオフしてから、前記第３スイッチング素子をターンオン。
（２）前記第３スイッチング素子をターンオフしてから、前記正側スイッチング素子をターンオンし、更に前記第１スイッチング素子をターンオン。
（３）前記第１及び第４スイッチング素子をターンオフ。
（４）前記第３スイッチング素子をターンオン。
（５）前記負側スイッチング素子をターンオフしてから、前記第４スイッチング素子をターンオン。
（６）前記第４スイッチング素子をターンオフしてから、前記負側スイッチング素子をターンオンし、更に前記第２スイッチング素子をターンオン。
（７）前記第２及び第３スイッチング素子をターンオフ。
（８）前記第４スイッチング素子をターンオン。
【請求項５】
前記（１）〜（８）の通電経路を形成するパターンと、それらのうち前記（３），（４），（７），（８）の通電経路を以下の（３）’，（４）’，（７）’，（８）’の通電経路に置き換えて形成するパターンとを切り替えることで、前記正側及び負側コンデンサの端子電圧を調整することを特徴とする請求項３記載の半導体スイッチング素子の駆動回路。
（３）’前記第１及び第４スイッチング素子をターンオフ。
（４）’前記第３スイッチング素子をターンオン。
（７）’前記第２及び第３スイッチング素子をターンオフ。
（８）’前記第４スイッチング素子をターンオン。
【請求項６】
前記通電制御回路は、前記正側及び負側スイッチング素子，並びに前記第１ないし第４スイッチング素子を以下のように切り替えることで（但し、オンと記載したもの以外はオフとし、ターンオフ，ターンオンと記載したもの以外は以前のオンオフ状態を維持するものとする）、前記（１）〜（８）の通電経路を形成することを特徴とする請求項２記載の半導体スイッチング素子の駆動回路。
（０）初期状態を、前記正側及び負側スイッチング素子がオン，前記第４スイッチング素子がオンである前記駆動対象スイッチング素子のターンオフ状態とする。
（１）前記正側スイッチング素子をターンオフしてから、前記第３スイッチング素子をターンオン。
（２）前記第３スイッチング素子をターンオフしてから、前記正側スイッチング素子をターンオンし、更に前記第１スイッチング素子をターンオン。
（３）前記第４スイッチング素子をターンオフ。
（４）前記第１スイッチング素子をターンオフしてから，前記第３スイッチング素子をターンオン。
（５）前記負側スイッチング素子をターンオフしてから、前記第４スイッチング素子をターンオン。
（６）前記第４スイッチング素子をターンオフしてから、前記負側スイッチング素子をターンオンし、更に前記第２スイッチング素子をターンオン。
（７）前記第３スイッチング素子をターンオフ。
（８）前記第２スイッチング素子をターンオフしてから、前記第４スイッチング素子をターンオン。
【請求項７】
前記通電制御回路は、前記（３）の通電経路を形成してから、前記（４）の通電経路において前記第１スイッチング素子をターンオフさせるまでの期間長と、前記（７）の通電経路を形成してから、前記（８）の通電経路において前記第２スイッチング素子をターンオフさせるまでの期間長とを調整することで、前記正側及び負側コンデンサの端子電圧を調整することを特徴とする請求項６記載の半導体スイッチング素子の駆動回路。
【請求項８】
前記正側コンデンサと前記負側コンデンサとが直列に接続されており、
前記通電制御回路は、
前記正側及び負側コンデンサと並列に接続される、第１及び第２スイッチング素子の直列回路と、
前記駆動用電源と並列に接続される、第３及び第４スイッチング素子の直列回路とで構成され、
前記インダクタは、前記第１及び第２スイッチング素子の共通接続点と、前記第３及び第４スイッチング素子の共通接続点との間に接続されることを特徴とする請求項１記載の半導体スイッチング素子の駆動回路。
【請求項９】
前記通電制御回路は、前記（２）の通電経路を形成する前にも前記（５）の通電経路を形成し、前記（６）の通電経路を形成する前にも前記（２）の通電経路を形成することを特徴とする請求項８記載の半導体スイッチング素子の駆動回路。
【請求項１０】
前記通電制御回路は、前記正側及び負側スイッチング素子，並びに前記第１ないし第４スイッチング素子を以下のように切り替えることで（但し、オンと記載したもの以外はオフとし、ターンオフ，ターンオンと記載したもの以外は以前のオンオフ状態を維持するものとする）、前記（１）〜（８）の通電経路を形成することを特徴とする請求項９記載の半導体スイッチング素子の駆動回路。
（０）初期状態を、前記第４スイッチング素子がオンである前記駆動対象スイッチング素子のターンオフ状態とする。
（１）前記負側スイッチング素子をオン。
（５）前記負側スイッチング素子をターンオフしてから、前記正側スイッチング素子をターンオン。
（２）前記第１スイッチング素子をターンオン。
（３）前記第４スイッチング素子をターンオフ。
（４）前記正側スイッチング素子及び前記第１スイッチング素子をターンオフ，前記第３スイッチング素子をターンオン。
（５）前記正側スイッチング素子をターンオン。
（２）前記正側スイッチング素子をターンオフしてから、前記負側スイッチング素子をターンオン。
（６）前記第２スイッチング素子をターンオン。
（７）前記第３スイッチング素子をターンオフ。
（８）前記負側スイッチング素子及び前記第２スイッチング素子をターンオフ，前記第４スイッチング素子をターンオン。
【請求項１１】
前記通電制御回路は、前記正側及び負側スイッチング素子，並びに前記第１ないし第４スイッチング素子を以下のように切り替えることで（但し、オンと記載したもの以外はオフとし、ターンオフ，ターンオンと記載したもの以外は以前のオンオフ状態を維持するものとする）、前記（１）〜（８）の通電経路を形成することを特徴とする請求項９記載の半導体スイッチング素子の駆動回路。
（０）初期状態を、前記第４スイッチング素子がオンである前記駆動対象スイッチング素子のターンオフ状態とする。
（１）前記負側スイッチング素子をオン。
（５）前記負側スイッチング素子をターンオフしてから、前記正側スイッチング素子をターンオン。
（２）前記第１スイッチング素子をターンオン。
（３）前記第１及び第４スイッチング素子をターンオフ。
（４）前記正側スイッチング素子をターンオフ，前記第３スイッチング素子をターンオン。
（５）前記正側スイッチング素子をターンオン。
（２）前記正側スイッチング素子をターンオフしてから、前記負側スイッチング素子をターンオン。
（６）前記第２スイッチング素子をターンオン。
（７）前記第２及び第３スイッチング素子をターンオフ。
（８）前記負側スイッチング素子をターンオフ，前記第４スイッチング素子をターンオン。
【請求項１２】
前記通電制御回路は、前記（４）の通電経路の形成した後、前記インダクタを介して流れる電流がゼロになる時間が経過する以前に（５）の通電経路を形成し、
前記（８）の通電経路の形成した後、前記インダクタを介して流れる電流がゼロになる時間が経過する以前に前記負側スイッチング素子をターンオンすることを特徴とする請求項１１記載の半導体スイッチング素子の駆動回路。
【請求項１３】
前記通電制御回路は、前記（４）の通電経路において前記正側スイッチング素子をターンオフしてから、前記（５）の通電経路において前記正側スイッチング素子をターンオンするまでの期間長と、前記（８）の通電経路において前記負側スイッチング素子をターンオフしてから、次回に行う前記（１）の通電経路において前記負側スイッチング素子をターンオンするまでの期間長とを調整することで、前記正側及び負側コンデンサの端子電圧を調整することを特徴とする請求項９ないし１２の何れかに記載の半導体スイッチング素子の駆動回路。
【請求項１４】
前記（１）〜（８）の通電経路を形成するパターンと、それらのうち前記（３），（４），（７），（８）の通電経路を以下の（３）’，（４）’，（７）’，（８）’の通電経路に置き換えて形成するパターンとを切り替えることで、前記正側及び負側コンデンサの端子電圧を調整することを特徴とする請求項１０記載の半導体スイッチング素子の駆動回路。
（３）’前記第１及び第４スイッチング素子をターンオフ。
（４）’前記正側スイッチング素子をターンオフ，前記第３スイッチング素子をターンオン。
（７）’前記第２及び第３スイッチング素子をターンオフ。
（８）’前記負側スイッチング素子をターンオフ，前記第４スイッチング素子をターンオン。
【請求項１５】
前記通電制御回路は、前記正側及び負側スイッチング素子，並びに前記第１ないし第４スイッチング素子を以下のように切り替えることで（但し、オンと記載したもの以外はオフとし、ターンオフ，ターンオンと記載したもの以外は以前のオンオフ状態を維持するものとする）、前記（１）〜（８）の通電経路を形成することを特徴とする請求項９記載の半導体スイッチング素子の駆動回路。
（０）初期状態を、前記第４スイッチング素子がオンである前記駆動対象スイッチング素子のターンオフ状態とする。
（１）前記負側スイッチング素子をオン。
（５）前記負側スイッチング素子をターンオフしてから、前記正側スイッチング素子をターンオン。
（２）前記第１スイッチング素子をターンオン。
（３）前記第４スイッチング素子をターンオフ。
（４）前記第１スイッチング素子をターンオフ，前記第３スイッチング素子をターンオン。
（５）前記正側スイッチング素子をターンオフしてから前記正側スイッチング素子をターンオン。
（２）前記正側スイッチング素子をターンオフしてから、前記負側スイッチング素子をターンオン。
（６）前記第２スイッチング素子をターンオン。
（７）前記第３スイッチング素子をターンオフ。
（８）前記第２スイッチング素子をターンオフ，前記第４スイッチング素子をターンオンしてから、前記負側スイッチング素子をターンオフ。
【請求項１６】
前記通電制御回路は、前記（５）の通電経路において前記正側スイッチング素子をターンオフしてから前記正側スイッチング素子をターンオンするまでの期間長と、前記（８）の通電経路において前記負側スイッチング素子をターンオフしてから、次回に行う前記（１）の通電経路において前記負側スイッチング素子をターンオンするまでの期間長とを調整することで、前記正側及び負側コンデンサの端子電圧を調整することを特徴とする請求項１５記載の半導体スイッチング素子の駆動回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【公開番号】特開２０１２−１６９９０４（Ｐ２０１２−１６９９０４Ａ）
【公開日】平成２４年９月６日（２０１２．９．６）
【国際特許分類】
【出願番号】特願２０１１−２９７３１（Ｐ２０１１−２９７３１）
【出願日】平成２３年２月１５日（２０１１．２．１５）
【出願人】（０００００４２６０）株式会社デンソー (27,639)
【Ｆターム（参考）】
【公開日】平成２４年９月６日（２０１２．９．６）
【国際特許分類】
【出願日】平成２３年２月１５日（２０１１．２．１５）
【出願人】（０００００４２６０）株式会社デンソー (27,639)
【Ｆターム（参考）】
[ Back to top ]