半導体デバイス及びその製造方法
【課題】衛星放送用の送受信用増幅素子や高速データ転送用素子としての高電子移動度トランジスタや磁気センサなどの半導体デバイス及びその製造方法を提供すること。
【解決手段】基板１と、この基板１上に設けられた第１のＡｌyＧａ1-yＡｓzＳｂ1-z層（０≦ｙ≦１、０≦ｚ＜１）２と、この第１のＡｌyＧａ1-yＡｓzＳｂ1-z層２の上に設けられた電子走行層としてのＩｎxＧａ1-xＡｓ層（０≦ｘ≦１）３と、このＩｎxＧａ1-xＡｓ層３の上に設けられた第２のＡｌyＧａ1-yＡｓzＳｂ1-z層（０≦ｙ≦１、０≦ｚ＜１）４とを備えている。第１のＡｌyＧａ1-yＡｓzＳｂ1-z層２、第２のＡｌyＧａ1-yＡｓzＳｂ1-z層４のいずれか一方、若しくは両方にはＳｎがドープされており、ＩｎxＧａ1-xＡｓ電子走行層３への電子供給層となっている。
【解決手段】基板１と、この基板１上に設けられた第１のＡｌyＧａ1-yＡｓzＳｂ1-z層（０≦ｙ≦１、０≦ｚ＜１）２と、この第１のＡｌyＧａ1-yＡｓzＳｂ1-z層２の上に設けられた電子走行層としてのＩｎxＧａ1-xＡｓ層（０≦ｘ≦１）３と、このＩｎxＧａ1-xＡｓ層３の上に設けられた第２のＡｌyＧａ1-yＡｓzＳｂ1-z層（０≦ｙ≦１、０≦ｚ＜１）４とを備えている。第１のＡｌyＧａ1-yＡｓzＳｂ1-z層２、第２のＡｌyＧａ1-yＡｓzＳｂ1-z層４のいずれか一方、若しくは両方にはＳｎがドープされており、ＩｎxＧａ1-xＡｓ電子走行層３への電子供給層となっている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体デバイス及びその製造方法に関し、より詳細には、衛星放送用の送受信用増幅素子や高速データ転送用素子として好適な高電子移動度トランジスタ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ；以下、ＨＥＭＴと略記する）や高感度な磁気センサなどの半導体デバイス及びその製造方法に関する。
【背景技術】
【０００２】
衛星放送の送受信用増幅素子等に代表されるＧＨｚ帯の高周波素子として、ＨＥＭＴが知られている。代表的なものには、ＧａＡｓ基板上のＧａＡｓ層やＩｎＰ基板上のＩｎ0.53Ｇａ0.47Ａｓ層を電子走行層として用いたものなどがあり、これらはいずれも、ＧａＡｓとＡｌＧａＡｓ、ＩｎＧａＡｓとＩｎＡｌＡｓのヘテロ構造界面に蓄積する２次元電子ガス層を利用したものである。
【０００３】
しかし、これらの素子によって、十数ＧＨｚ帯の電波の送受信が可能な素子を得るためには、０．２μｍ以下の極めて短いゲート長を有するＨＥＭＴが必要になる。このような長さのゲート電極を形成するには、光リソグラフイーが用いられることもあるが、高度の技術が必要になり、安定的に生産するのは容易ではない。しかもゲート長を短くすると、ゲート抵抗の増大によるノイズの増大、さらにはゲインの低下などの原因にもなるなどトランジスタの特性としても問題が生じてくる。
【０００４】
このため、微細化技術が容易で、量産性があり、かつ、従来以上に高い周波数帯に対応できる新しい構造の高周波素子が求められている。つまり、電子走行層の電子の走行速度が速く、比較的長いゲート長でも高い周波数帯に対応できる高周波素子が好ましい。さらに、このような高周波素子において、ゲート長の０．２μｍ以下、あるいは０．１μｍ以下までの一層の微細化を行なえば、更に高周波帯であるミリ波帯などへの応用も期待できるため、幅広い分野への応用が可能になる。
【０００５】
これらの要求に応えるため、ＧａＡｓやＩｎ0.53Ｇａ0.47Ａｓに対して、電子移動度と飽和速度が圧倒的に大きいＩｎＡｓや高Ｉｎ濃度のＩｎxＧａ1-xＡｓの良質な薄膜を、ＨＥＭＴの電子走行層に用いる研究が行なわれている。電子移動度が高いという特徴は、ホール素子、磁気抵抗素子といった磁気センサにおいては高感度のセンサを実現するために重要な特性であり、磁気センサへの応用の点でも同様である。ＩｎＡｓや高Ｉｎ濃度のＩｎxＧａ1-xＡｓの高い電子移動度と飽和速度は、ＧａＡｓやＩｎ0.53Ｇａ0.47Ａｓを電子走行層として用いたＨＥＭＴに比べて長いゲート長を有するＨＥＭＴでも、十数ＧＨｚ帯あるいは、さらに高い周波数帯に対応する高周波素子を実現できる可能性を有している。
【０００６】
しかし、ＩｎＡｓや高Ｉｎ濃度のＩｎxＧａ1-xＡｓ系ＨＥＭＴを実現する上では、電子供給層が如何なる材料であるかが重要な問題である。すなわち、電子供給層の伝導帯とチャネルの伝導帯との不連続の値が電子走行層へ電子を閉じ込めるために十分な大きさを持ち、電子濃度の値も適切で、かつ電子走行層であるＩｎＡｓや高Ｉｎ濃度のＩｎxＧａ1-xＡｓと結晶的にうまく整合がとれる材料である必要がある。
【０００７】
例えば、特許文献１によると、ＩｎＡｓと異なる格子定数をもつ汎用性のＧａＡｓ基板上に、ＩｎＡｓと実質的に格子整合するＡｌＧａＡｓＳｂ層、電子走行層としてのＩｎＡｓ層、さらにＩｎＡｓと実質的に格子整合するＡｌＧａＡｓＳｂ層を順次積層する構造をとることで、優れた高周波特性を有する電界効果トランジスタ（Ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ；以下、ＦＥＴと略記する）を実現している。
【０００８】
ここでは、層中で発生した電子のみをキャリアとするＩｎＡｓ層が電子走行層として用いられており、意図的なドーピングによる電子供給は行われていない。これらのキャリアは意図せずにドープされたＡｌＧａＡｓＳｂ中のドナー不純物や、ＡｌＧａＡｓＳｂとＩｎＡｓとの界面から供給されているものである。更に低いオン抵抗（大きい相互コンダクタンス）のＨＥＭＴを得るためには、ＩｎＡｓ層のシート抵抗を下げなければならず、更に電子濃度を大きくする必要がある。つまり、ＩｎＡｓ電子走行層の電子移動度を低下させずに、電子濃度を大きくする技術が必須となっている。このような技術の確立は、高感度で温度特性が良好な磁気センサを作成する上でも極めて重要な課題となっている。
【０００９】
まず、ＩｎＡｓや高Ｉｎ濃度のＩｎxＧａ1-xＡｓ電子走行層の電子濃度を大きくする方法として、ＩｎＡｓや高Ｉｎ濃度のＩｎxＧａ1-xＡｓ電子走行層に直接ドナー不純物をドープする方法がある。ドナー不純物は、ドナー原子として作用するものなら何でも良く、例えば、Ｔｅ、Ｓｅ、Ｓ、Ｓｉ、Ｓｎなどが挙げられる。しかし、この場合、ドナー不純物は、ＩｎＡｓや高Ｉｎ濃度のＩｎxＧａ1-xＡｓ層中で不純物散乱源となり、電子移動度は低下してしまう。
【００１０】
ＩｎＡｓや高Ｉｎ濃度のＩｎxＧａ1-xＡｓ電子走行層の電子濃度を大きくするもう一つの方法として、変調ドープを用いる方法がある。この構造ではＩｎＡｓや高Ｉｎ濃度のＩｎxＧａ1-xＡｓ電子走行層にはドナー不純物はドープされておらず、ＡｌＧａＡｓＳｂ層のみにドナー不純物がドープされている。このときＩｎＡｓや高Ｉｎ濃度のＩｎxＧａ1-xＡｓとＡｌＧａＡｓＳｂとの伝導帯の不連続性のためにヘテロ界面のＩｎＡｓや高Ｉｎ濃度のＩｎxＧａ1-xＡｓ側に電子の蓄積が起こる。
【００１１】
すなわち、ＩｎＡｓや高Ｉｎ濃度のＩｎxＧａ1-xＡｓの電子親和度が大きいためＡｌＧａＡｓＳｂ層内のドナー不純物により供給された電子がＩｎＡｓや高Ｉｎ濃度のＩｎxＧａ1-xＡｓ側に引きつけられて２次元電子ガス層を形成する。ＩｎＡｓや高Ｉｎ濃度のＩｎxＧａ1-xＡｓ層にはドナー不純物はドープされていないため、不純物散乱の影響もなく高い電子移動度を得ることができる。ここでドナー不純物がドープされる位置は、ＡｌＧａＡｓＳｂ層の厚さ方向に均一でも良く、分布があっても良い。例えば、ＡｌＧａＡｓＳｂ層にドナー不純物がデルタドープされていても良い。
【００１２】
III−Ｖ族化合物半導体のｎ型ドーパントとしては、一般にＴｅ、Ｓｅ、Ｓ、Ｓｎ、Ｓｉなどが知られているが、なかでもIＶ族元素Ｓｉが最も広く使われている。Ｓｉは蒸気圧が低いので、標準の分子線エピタキシー（以下、ＭＢＥと略記する）プロセスにおいて使用されるフラックスソースの温度範囲において、その制御が容易なためである。
【００１３】
しかしながら、ＡｌＳｂやＧａＳｂなどのアンチモン化合物中においては、Ｓｉはアクセプタ不純物として働く（例えば、非特許文献１参照）ことが明らかになってきている。更に、ＡｌＳｂとＧａＳｂとの混晶であるＡｌＧａＳｂや、ＩｎＡｓあるいは高Ｉｎ濃度のＩｎxＧａ1-xＡｓと格子定数の近いＡｌＧａＡｓＳｂにおいても、Ｓｉはアクセプタ不純物であり、ＡｌＧａＡｓＳｂの電子供給層を形成することができない。
【００１４】
そのため、ＡｌＧａＡｓＳｂ層へのドナー不純物としては、ＡｌＳｂやＧａＳｂなどのアンチモン化合物中においても、ドナー不純物として十分に働くＶI族元素であるＴｅなどが用いられる（例えば、非特許文献１参照）。しかしながら、Ｔｅは蒸気圧が非常に高いため、標準のＭＢＥプロセスにおいて使用されるフラックスソースの温度範囲が非常に低く、ドーピング量を急激に変えることが難しく、その制御が容易ではない。更に、Ｔｅは蒸気圧が非常に高いため、ＭＢＥ装置内に非常に残留しやすくなる。この残留物はＭＢＥ装置を汚染し、そして、同装置を用いた後プロセスのｐ型プロセスの妨げにもなり、工業上好ましくない。
【００１５】
従って、ＡｌＧａＡｓＳｂ層へのドナー不純物としては、取り扱いが容易なIＶ族元素を用いることが好ましい。Ｓｉと同じくIＶ族元素であるＳｎも比較的蒸気圧が低く、取り扱いやすいドーパント材料である。非特許文献１によると、ＳｎもＡｌＳｂやＧａＳｂなどのアンチモン化合物中においてアクセプタ不純物として働く旨の記述がある。しかし、実際にＡｌＧａＡｓＳｂ層にＳｎをドープした場合、ＩｎＡｓ電子走行層への電子供給層として働くかは明らかではなかった。このため、ＩｎＡｓや高Ｉｎ濃度のＩｎxＧａ1-xＡｓ電子走行層に対し、電子供給層として機能するＡｌＧａＡｓＳｂ層を用いたＨＥＭＴ、もしくは磁気センサは実現できなかった。
【００１６】
【特許文献１】特開平５−９０３０１号公報（特許３２００１４２号公報）
【非特許文献１】Ｐｈｙｓｉｃａ Ｅ２０ （２００４） １９６−２０３， Ｈｅｒｂｅｒｔ Ｋｒｏｅｍｅｒ， ＵＣＳＢ
【発明の開示】
【発明が解決しようとする課題】
【００１７】
上述したように、蒸気圧が低いIＶ族元素をドナー不純物として用いることで、ＩｎＡｓや高Ｉｎ濃度のＩｎxＧａ1-xＡｓ電子走行層の電子濃度を、ＭＢＥ装置を汚染することなく精度良く容易に制御し、かつＩｎＡｓや高Ｉｎ濃度のＩｎxＧａ1-xＡｓ電子走行層の電子移動度を低下させずに、電子濃度を大きくする技術は確立されていなかった。
【００１８】
本発明は、このような状況に鑑みてなされたもので、その目的とするところは、蒸気圧が低いIＶ族元素Ｓｎをドナー不純物として用いることで、ＩｎＡｓや高Ｉｎ濃度のＩｎxＧａ1-xＡｓチャネル層の電子濃度を、ＭＢＥ装置を汚染することなく精度良く容易に制御し、かつＩｎＡｓや高Ｉｎ濃度のＩｎxＧａ1-xＡｓ電子走行層の電子移動度を低下させずに、電子濃度を大きくする技術を確立することで、優れた高周波特性を有するＨＥＭＴや高感度な磁気センサなどの半導体デバイス及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１９】
本発明は、このような目的を達成するために、請求項１に記載の発明は、ＩｎxＧａ1-xＡｓ層（０≦ｘ≦１）とＡｌyＧａ1-yＡｓzＳｂ1-z層（０≦ｙ≦１、０≦ｚ＜１）とのヘテロ接合を少なくとも一つ有する半導体デバイスであって、少なくとも１層以上の前記ＡｌyＧａ1-yＡｓzＳｂ1-z層にはＳｎがドープされており、電子走行層である前記ＩｎxＧａ1-xＡｓ層への電子供給層となっていることを特徴とする。
【００２０】
また、請求項２に記載の発明は、請求項１に記載の発明において、前記ＡｌyＧａ1-yＡｓzＳｂ1-z層中には、ＳｎがドープされたＡｌyＧａ1-yＡｓzＳｂ1-z層（０≦ｙ≦１、０≦ｚ＜１）が設けられていることを特徴とする。
【００２１】
また、請求項３に記載の発明は、請求項１に記載の発明において、前記ＡｌyＧａ1-yＡｓzＳｂ1-z層中には、Ｓｎのデルタドープ層が設けられていることを特徴とする。
【００２２】
また、請求項４に記載の発明は、ＩｎxＧａ1-xＡｓ層（０≦ｘ≦１）とＡｌyＧａ1-yＡｓzＳｂ1-z層（０≦ｙ≦１、０≦ｚ＜１）とのヘテロ接合を少なくとも一つ有する半導体デバイスであって、基板と、該基板上に設けられた第１のＡｌyＧａ1-yＡｓzＳｂ1-z層（０≦ｙ≦１、０≦ｚ＜１）と、該第１のＡｌyＧａ1-yＡｓzＳｂ1-z層の上に設けられた電子走行層としてのＩｎxＧａ1-xＡｓ層（０≦ｘ≦１）と、該ＩｎxＧａ1-xＡｓ層の上に設けられた第２のＡｌyＧａ1-yＡｓzＳｂ1-z層（０≦ｙ≦１、０≦ｚ＜１）とを備え、前記第１又は第２のＡｌyＧａ1-yＡｓzＳｂ1-z層のうち、少なくとも一方のＡｌyＧａ1-yＡｓzＳｂ1-z層にはＳｎがドープされており、前記ＩｎxＧａ1-xＡｓ層への電子供給層となっていることを特徴とする。
【００２３】
また、請求項５に記載の発明は、請求項４に記載の発明において、前記ＡｌyＧａ1-yＡｓzＳｂ1-z層中には、ＳｎがドープされたＡｌyＧａ1-yＡｓzＳｂ1-z層（０≦ｙ≦１、０≦ｚ＜１）が設けられていることを特徴とする。
【００２４】
また、請求項６に記載の発明は、請求項４に記載の発明において、前記ＡｌyＧａ1-yＡｓzＳｂ1-z層中には、Ｓｎのデルタドープ層が設けられていることを特徴とする。
【００２５】
また、請求項７に記載の発明は、請求項２又は５に記載の発明において、前記ＩｎxＧａ1-xＡｓと前記ＳｎがドープされたＡｌyＧａ1-yＡｓzＳｂ1-z層との間にある、Ｓｎがドープされていない前記ＡｌyＧａ1-yＡｓzＳｂ1-z層の膜厚は、２．５ｎｍ以上２０ｎｍ以下であることを特徴とする。
【００２６】
また、請求項８に記載の発明は、請求項３又は６に記載の発明において、前記ＩｎxＧａ1-xＡｓと前記デルタドープ層との間にある、Ｓｎがドープされていない前記ＡｌyＧａ1-yＡｓzＳｂ1-z層の膜厚は、２．５ｎｍ以上２０ｎｍ以下であることを特徴とする。
【００２７】
また、請求項９に記載の発明は、ＩｎxＧａ1-xＡｓ層（０≦ｘ≦１）とＡｌyＧａ1-yＡｓzＳｂ1-z層（０≦ｙ≦１、０≦ｚ＜１）とのヘテロ接合を少なくとも一つ有する半導体デバイスの製造方法であって、基板上に、アンドープの第１のＡｌyＧａ1-yＡｓzＳｂ1-z（０≦ｙ≦１、０≦ｚ＜１）層を形成する工程と、該第１のＡｌyＧａ1-yＡｓzＳｂ1-z層の上に、電子走行層としてのＩｎxＧａ1-xＡｓ層（０≦ｘ≦１）を形成する工程と、該ＩｎxＧａ1-xＡｓ層の上に、アンドープの第２のＡｌyＧａ1-yＡｓzＳｂ1-z層（０≦ｙ≦１、０≦ｚ＜１）を形成する工程と、該ＡｌyＧａ1-yＡｓzＳｂ1-z層の上にＳｎのデルタドープ層を形成する工程と、該Ｓｎのデルタドープ層の上にアンドープの第３のＡｌyＧａ1-yＡｓzＳｂ1-z層（０≦ｙ≦１、０≦ｚ＜１）を形成する工程とを有することを特徴とする。
【００２８】
また、請求項１０に記載の発明は、請求項９に記載の発明において、前記デルタドープ層を形成する工程は、分子線エピタキシー法によりＳｎとＳｂとを同時に、若しくはＳｎとＡｓとＳｂとを同時に照射することを特徴とする。
【００２９】
また、請求項１１に記載の発明は、請求項１乃至８のいずれかに記載の半導体デバイスと、前記半導体デバイス上にオーミック接合されたソース電極及びドレイン電極と、前記半導体デバイス上に設けられたゲート電極とを備えることを特徴とする高電子移動度トランジスタである。
【００３０】
また、請求項１２に記載の発明は、請求項１乃至８のいずれかに記載の半導体デバイスと、前記半導体デバイス上に形成されたオーミック電極とを備えることを特徴とする磁気センサである。
【発明の効果】
【００３１】
本発明によれば、ＡｌＧａＡｓＳｂ電子供給層のドナー不純物として、蒸気圧が低く、取り扱いが容易なIＶ族元素Ｓｎを用いることにより、ＭＢＥ装置を汚染することなく、容易にＩｎxＧａ1-xＡｓチャネル層の電子濃度を制御することができる。従って、高い電子濃度と高い電子移動度をもつＩｎxＧａ1-xＡｓチャネル層を工業的に安定して製造することができるため、衛星放送の送受信用増幅素子や高速データ転送用素子として、優れた高周波特性を有するＨＥＭＴや高感度な磁気センサなどの半導体デバイス及びその製造方法を提供することができる。
【発明を実施するための最良の形態】
【００３２】
以下、図面を参照して本発明の実施形態について説明する。
図１は、本発明による高電子移動度トランジスタ（ＨＥＭＴ）の一実施形態を説明するための断面図で、符号１は基板、２は第１のＡｌyＧａ1-yＡｓzＳｂ1-z層、３はＩｎxＧａ1-xＡｓ電子走行層、４は第２のＡｌyＧａ1-yＡｓzＳｂ1-z層を示している。５と７は１対のオーミック電極であり、５はソース電極、７はドレイン電極である。６はソース電極５とドレイン電極７の間に設けられたゲート電極である。
【００３３】
本発明の高電子移動度トランジスタ（ＨＥＭＴ）は、ＩｎxＧａ1-xＡｓ層（０≦ｘ≦１）とＡｌyＧａ1-yＡｓzＳｂ1-z層（０≦ｙ≦１、０≦ｚ＜１）とのヘテロ接合を少なくとも一つ有する半導体デバイスである。具体的には、基板１と、この基板１上に設けられた第１のＡｌyＧａ1-yＡｓzＳｂ1-z層（０≦ｙ≦１、０≦ｚ＜１）２と、この第１のＡｌyＧａ1-yＡｓzＳｂ1-z層２の上に設けられた電子走行層としてのＩｎxＧａ1-xＡｓ層（０≦ｘ≦１）３と、このＩｎxＧａ1-xＡｓ層３の上に設けられた第２のＡｌyＧａ1-yＡｓzＳｂ1-z層（０≦ｙ≦１、０≦ｚ＜１）４とを備えている。
【００３４】
ここで、第１のＡｌyＧａ1-yＡｓzＳｂ1-z層２、第２のＡｌyＧａ1-yＡｓzＳｂ1-z層４のいずれか一方、若しくは両方にはＳｎがドープされており、ＩｎxＧａ1-xＡｓ電子走行層３への電子供給層となっている。また、第１のＡｌyＧａ1-yＡｓzＳｂ1-z層２、第２のＡｌyＧａ1-yＡｓzＳｂ1-z層４のいずれか一方が存在しないか、若しくは他の半導体材料となっている場合でも、ＳｎがドープされたＡｌyＧａ1-yＡｓzＳｂ1-z層とＩｎxＧａ1-xＡｓ電子走行層３とのヘテロ接合を、少なくとも一つ有している薄膜構造となっていれば、本発明の技術的範囲内である。以下、各構成要素について説明する。
【００３５】
本発明に用いられる基板１は、基板であれば何でも良いが、ＧａＡｓ基板、もしくはＧａＰ基板、表面に単結晶のＧａＡｓを成長させたＳｉ基板、サファイア基板などが好適である。なかでも半絶縁性で良質の単結晶基板が得られるＧａＡｓ基板は、特に好ましい。ここで言う半絶縁性とは、抵抗率が１０7Ω・ｃｍ以上のものを指す。単結晶基板を用いる場合、基板の面方位は（１００）、（１１１）、（１１０）等が好ましい。これらの面方位から１°から５°ずらした面方位を用いることもある。中でも（１００）は良質の薄膜を成長させる上で最適である。通常行われるように、基板表面を平坦化させ、清浄化させる目的で、基板と同じ材質の半導体を成長させたものを本発明の基板として使用しても良い。ＧａＡｓ基板上にＧａＡｓを成長させるのは、この最も代表的な１例である。
【００３６】
本発明に用いられる第１のＡｌyＧａ1-yＡｓzＳｂ1-z層２は、（ａ）ＩｎxＧａ1-xＡｓ電子走行層３との格子定数が近く、（ｂ）ＩｎxＧａ1-xＡｓ電子走行層３と比べて抵抗率が十分高く、（ｃ）ＩｎxＧａ1-xＡｓ電子走行層３と大きく格子定数の異なるＧａＡｓ等の基板上に直接積層した場合でも、欠陥の少ない平坦な表面を有していることが好ましい。第１のＡｌyＧａ1-yＡｓzＳｂ1-z層２とＩｎxＧａ1‐xＡｓ電子走行層３の格子定数は、ＩｎxＧａ1‐xＡｓ電子走行層３の膜厚が臨界膜厚を超えない程度に近ければ良い。例えば、ＩｎxＧａ1-xＡｓ電子走行層３の膜厚が１５ｎｍの場合、第１のＡｌyＧａ1-yＡｓzＳｂ1-z層２とＩｎxＧａ1-xＡｓ電子走行層３の格子定数は１．３％以内で一致していることが好ましい。
【００３７】
ＩｎxＧａ1-xＡｓ（０≦ｘ≦１）電子走行層３のＩｎ組成ｘが０．５３以上１以下の場合、第１のＡｌyＧａ1-yＡｓzＳｂ1-z（０≦ｙ≦１、０≦ｚ＜１）層２のＡｓ組成ｚは０以上０．７以下であることが好ましい。第１のＡｌyＧａ1-yＡｓzＳｂ1-z層２の抵抗率は、Ａｌ組成ｙが大きいほど高くなる一方、素子化プロセス中に酸化しやすいという懸念があり、Ａｌ組成ｙは０．５以上０．８以下の範囲であることが好ましい。
【００３８】
第１のＡｌyＧａ1-yＡｓzＳｂ1-z層２の表面の平坦性は、膜厚が厚いほど良好であるが、工業上はなるべく薄くすることが望ましい。すなわち、膜厚は５ｎｍ以上３０００ｎｍ以下の範囲が好ましく、より好ましくは１０ｎｍ以上１０００ｎｍである。第１のＡｌyＧａ1-yＡｓzＳｂ1-z層２をＩｎxＧａ1‐xＡｓ電子走行層３への電子供給層として用いる場合、Ｓｎは厚さ方向に均一にドープされていても、分布があっても良く、デルタドープされていても良い。特にＩｎxＧａ1-xＡｓ電子走行層３との界面近傍の第１のＡｌyＧａ1-yＡｓzＳｂ1-z層２にはＳｎをドープしない構造にすることによって、不純物散乱の影響を低減でき、高い電子移動度を得ることができるため好ましい。
【００３９】
ここでデルタドープとは、分子線エピタキシー法を用いたIII−Ｖ族化合物半導体の薄膜成長において、ドーパントとＶ族元素を同時に照射して行なうドーピングの手法である。III族元素を照射しないため、薄膜の成長は進行しない状態でのドーピングとなる。その結果、デルタドープ層の膜厚は限りなくゼロに近く、厳密には数原子層程度の膜厚である。デルタドープは所望の場所に、所望の量のドーピングが可能であり好ましい。
【００４０】
本発明に用いられるＩｎxＧａ1-xＡｓ（０≦ｘ≦１）電子走行層３は、制御電極にかかる電圧によって電気伝導を制御する都合上、膜厚は２０００ｎｍ以下が好ましい。より好ましくは、５ｎｍ以上１００ｎｍ以下である。また、ＩｎxＧａ1-xＡｓ電子走行層３の電子濃度は、３×１０17ｃｍ-3以上２×１０18ｃｍ-3以下のとき、高い電子移動度を有し、好ましい。ＩｎxＧａ1-xＡｓ（０≦ｘ≦１）電子走行層３は、Ｉｎ組成ｘが大きいほど高い電子移動度が得られるので好ましく、特にＩｎ組成ｘは０．５３以上１以下であることが好ましい。
【００４１】
本発明に用いられる第２のＡｌyＧａ1-yＡｓzＳｂ1-z層４は、（ａ）ＩｎxＧａ1-xＡｓ電子走行層３との格子定数が近く、（ｂ）ＩｎxＧａ1-xＡｓ電子走行層３と比べて抵抗率が十分高いことが好ましい。第２のＡｌyＧａ1-yＡｓzＳｂ1-z層４とＩｎxＧａ1‐xＡｓ電子走行層３の格子定数は、ＩｎxＧａ1‐xＡｓ電子走行層３の膜厚が臨界膜厚を超えない程度に近ければ良い。例えば、ＩｎxＧａ1-xＡｓ電子走行層３の膜厚が１５ｎｍの場合、第２のＡｌyＧａ1-yＡｓzＳｂ1-z層４とＩｎxＧａ1-xＡｓ電子走行層３の格子定数は１．３％以内で一致していることが好ましい。ＩｎxＧａ1-xＡｓ（０≦ｘ≦１）電子走行層３のＩｎ組成ｘが０．５３以上１以下の場合、第２のＡｌyＧａ1-yＡｓzＳｂ1-z（０≦ｙ≦１、０≦ｚ＜１）層４のＡｓ組成ｚは０以上０．７以下であることが好ましい。
【００４２】
第２のＡｌyＧａ1-yＡｓzＳｂ1-z層４の抵抗率は、Ａｌ組成ｙが大きいほど高くなる一方、素子化プロセス中に酸化しやすいという懸念があり、Ａｌ組成ｙは０．５以上０．８以下の範囲であることが好ましい。第２のＡｌyＧａ1-yＡｓzＳｂ1-z層４の膜厚は、５ｎｍ以上１００ｎｍの範囲が好ましい。第２のＡｌyＧａ1-yＡｓzＳｂ1-z層４をＩｎxＧａ1‐xＡｓチャネル層３への電子供給層として用いる場合、Ｓｎは厚さ方向に均一にドープされていても、分布があっても良く、デルタドープされていても良い。特に、ゲート電極６が形成される側の界面近傍のみ、Ｓｎをドープしない構造にすると、ゲート耐圧が低下せず良好である。
【００４３】
また、ＩｎxＧａ1-xＡｓ電子走行層３との界面近傍の第２のＡｌyＧａ1-yＡｓzＳｂ1-z層４には、Ｓｎをドープしない構造にすることによって、不純物散乱の影響を低減でき、高い電子移動度を得ることができるため好ましい。第１のＡｌyＧａ1-yＡｓzＳｂ1-z層２と第２のＡｌyＧａ1-yＡｓzＳｂ1-z層４は、同じ組成である方が製造工程を簡略化できるため好ましいが、異なる組成であっても良く、必要に応じて適宜実施される。
【００４４】
本発明に用いられるソース電極５、及びドレイン電極７は、その下部のＩｎxＧａ1-xＡｓ電子走行層３とオーミック接合をとる必要がある。オーミック接合には、各種の構造があるが、図１では、ＩｎxＧａ1-xＡｓ電子走行層３に直接接合する構造をとっている。ＩｎxＧａ1-xＡｓ電子走行層３はバンドギャップが狭く、電極をコンタクトしただけで、接触抵抗の低いオーミック接合が得られる。このためオーミック電極５、７の下部のみ、第２のＡｌyＧａ1-yＡｓzＳｂ1-z層４をエッチングして、ＩｎxＧａ1-xＡｓチャネル層３に直接電極を形成することができる。この場合、電極５、７とＩｎxＧａ1-xＡｓチャネル層３の間の接触抵抗を低減するために、合金化過程を行っても良いが、蒸着しただけでも良好なオーミック接合が得られる。このため、電極金属はＡｕＧｅ／Ｎｉ／Ａｕの３層構造をはじめとする公知の積層電極構造でも良いが、Ａｌ、Ｔｉ、Ａｕ、Ｗなどの単層の金属でも良く、極めて多くの組み合わせが可能である。
【００４５】
本発明に用いられるゲート電極６は、その下部に空乏層を形成できるものであれば良く、ショットキー接合を用いる方法のほか、ゲート電極とＩｎxＧａ1-xＡｓ電子走行層３の間に、絶縁物を挟んだＭＩＳ（ＭＥＴＡＬ−ＩＮＳＵＬＡＴＯＲ−ＳＥＭＩＣＯＮＤＵＣＴＯＲ）構造や、ＰＮ接合を利用することもできる。特に、第２のＡｌyＧａ1-yＡｓzＳｂ1-z層４とショットキー接合を形成する材料としては、Ａｌ、Ｔｉ、Ｗ、Ｐｔ、ＷＳｉ、Ａｕなどが好ましく、これらを積層構造にしたものも良い。
【００４６】
図１０は、本発明による高電子移動度トランジスタの製造方法を説明するためのフローチャートを示す図である。
本発明の高電子移動度トランジスタは、ＩｎxＧａ1-xＡｓ層（０≦ｘ≦１）とＡｌyＧａ1-yＡｓzＳｂ1-z層（０≦ｙ≦１、０≦ｚ＜１）とのヘテロ接合を少なくとも一つ有する半導体デバイスの製造方法である。
【００４７】
まず、ステップ１（Ｓ１）において、基板上に、アンドープの第１のＡｌyＧａ1-yＡｓzＳｂ1-z（０≦ｙ≦１、０≦ｚ＜１）層を形成する。次に、ステップ２（Ｓ２）において、第１のＡｌyＧａ1-yＡｓzＳｂ1-z層の上に、電子走行層としてのＩｎxＧａ1-xＡｓ層（０≦ｘ≦１）を形成する。次に、ステップ３（Ｓ３）において、ＩｎxＧａ1-xＡｓ層の上に、アンドープの第２のＡｌyＧａ1-yＡｓzＳｂ1-z層（０≦ｙ≦１、０≦ｚ＜１）を形成する。次に、ステップ４（Ｓ４）において、ＡｌyＧａ1-yＡｓzＳｂ1-z層の上にＳｎのデルタドープ層を形成する。最後に、ステップ５（Ｓ５）において、Ｓｎのデルタドープ層の上にアンドープの第３のＡｌyＧａ1-yＡｓzＳｂ1-z層（０≦ｙ≦１、０≦ｚ＜１）を形成する。また、デルタドープ層を設けるステップ４は、分子線エピタキシー法によりＳｎとＳｂとを同時に、若しくはＳｎとＡｓとＳｂとを同時に照射する。
【００４８】
以下に本発明の具体的な実施例について述べるが、本発明はこれらの実施例のみに限定されるものではない。
［実施例１］
薄膜形成方法の一例として、分子線エピタキシー法（ＭＢＥ法）を用いた場合について以下に説明する。まず、半絶縁性のＧａＡｓ（１００）基板にＡｓを照射しながら６３０℃で加熱して表面酸素を脱離させる。そのまま基板温度を５８０℃まで下げた後、膜厚７０ｎｍのＧａＡｓバッファ層を成長し、更に基板温度を５３０℃に下げながら膜厚３５ｎｍのＧａＡｓバッファ層を成長する。次に、基板温度を４６０℃に下げながら膜厚６００ｎｍのアンドープＡｌ0.53Ｇａ0.47Ｓｂ層を成長した後、基板温度を４６０℃に保持しながら膜厚１５ｎｍのＩｎＡｓ層を成長し、更に膜厚５ｎｍのアンドープＡｌ0.53Ｇａ0.47Ｓｂ層を、その上にはＳｎのセル温度を９５０℃に加熱した状態で、ＳｎとＳｂを同時に５６秒間照射することでＳｎのデルタドープ層を形成し、その上には膜厚３０ｎｍのアンドープＡｌ0.53Ｇａ0.47Ｓｂ層を成長した。また、本実施例では、Ａｌ0.53Ｇａ0.47Ｓｂ層の最表面の酸化等を防止する目的で、半導体保護層としてＧａＡｓキャップ層をアンドープＡｌ0.53Ｇａ0.47Ｓｂ層上に成長した。
【００４９】
この薄膜積層体の電気的特性をファンデルポー法、ホール測定により評価した結果、電子移動度は３０３００ｃｍ2／Ｖｓ、シート電子濃度１．６０×１０12ｃｍ-2であった。ここで、電子移動度は単位電界あたりの電子の動く速度、シート電子濃度は、１ｃｍ2当たりの電子の数である。Ｓｎのデルタドープ層がない場合の薄膜積層体では、電子移動度は２５３００ｃｍ2／Ｖｓ、シート電子濃度５．９×１０11ｃｍ-2であるので、本実施例では、電子移動度、電子濃度ともに高い値を有し、Ｓｎデルタドープ層の効果は非常に大きいことがわかった。この結果から、従来アクセプタとして働くといわれていたIＶ族元素Ｓｎは、ドナーとして働くことが明らかとなった。ＴｅなどのＶI族元素に比べて、蒸気圧が低く、取り扱いが容易で、チャンバの汚染の恐れがないIＶ族元素Ｓｎで、電子走行層の電子濃度を制御できることは、工業上極めて好ましい。
【００５０】
これらの薄膜積層体において、メサエッチ工程を経た後、ソース電極、ドレイン電極を形成する箇所をエッチングすることでＩｎＡｓ表面を露出させ、ＩｎＡｓ上に直接ソース電極、ドレイン電極を形成し、さらにＧａＡｓキャップ層上にゲート電極を形成することで、高電子移動度トランジスタＨＥＭＴを作製した。
【００５１】
本実施例においては、Ｓｎデルタドープ層をＩｎＡｓとＡｌ0.53Ｇａ0.47Ｓｂ層との界面から５ｎｍ離れた部位に、Ｓｎセル温度を９５０℃に加熱した状態で、５６秒間照射することで形成している。
【００５２】
ここで、Ｓｎデルタドープ層の位置（ＩｎＡｓとＡｌ0.53Ｇａ0.47Ｓｂ層との界面からの距離）、Ｓｎを照射する時間をそれぞれ変化させたときの、薄膜積層体のシート電子濃度の値を図２及び図３に示す。
【００５３】
図２は、Ｓｎデルタドープ層の位置（ＩｎＡｓとＡｌ0.53Ｇａ0.47Ｓｂ層との界面からの距離）と薄膜積層体のシート電子濃度の関係をグラフに示した図で、図３は、Ｓｎを照射した時間と薄膜積層体のシート電子濃度の関係をグラフに示した図である。
【００５４】
このときのＳｎセル温度は９５０℃である。図２からドープ位置が近いとシート電子濃度が高く、ドープ位置が遠いとシート電子濃度が低いことがわかった。ＡｌＧａＡｓＳｂ電子供給層中の電子が、ＩｎＡｓ電子走行層に落ち込む電子の確率が、ドープ位置が遠くなるに従って減少するためと考えられる。図３からは、Ｓｎの照射する時間を長くするほど、シート電子濃度は単調に増加することがわかった。これらの結果から、Ｓｎデルタドープ層の位置（ＩｎＡｓとＡｌ0.53Ｇａ0.47Ｓｂ層との界面からの距離）、Ｓｎを照射する時間を制御するだけで、薄膜積層体のシート電子濃度を容易に制御することができることを見出した。
【００５５】
図４は、薄膜積層体のシート電子濃度と電子移動度の関係をグラフに示した図である。ここにはＳｎのドープ位置を２．５ｎｍから２０ｎｍ、Ｓｎセル温度を９３０℃から９７０℃、Ｓｎ照射時間を０秒から９４秒まで変化させた、全データをプロットした。この図４からシート電子濃度が５×１０11ｃｍ-2以上３×１０12ｃｍ-3以下、すなわち、電子濃度３×１０17ｃｍ-3以上２×１０18ｃｍ-3以下で高い電子移動度を有していることがわかる。特に１．２×１０12ｃｍ-2以上１．６×１０12ｃｍ-2以下、すなわち、電子濃度８×１０17ｃｍ-3以上１．１×１０18ｃｍ-3以下では電子移動度は３００００ｃｍ2／Ｖｓ以上であり好ましい。
【００５６】
図５は、薄膜積層体のＳｎデルタドープ層の位置（ＩｎＡｓとＡｌ0.53Ｇａ0.47Ｓｂ層との界面からの距離）と電子移動度の関係をグラフに示した図である。このときのＳｎセル温度は９５０℃、Ｓｎの照射時間は５６秒としている。ドープする位置を近づけすぎると、ＩｎＡｓがＳｎの不純物散乱の影響を受けてしまうので電子移動度は低下してしまう。逆にドープする位置が遠いと、シート電子濃度は低くなってしまうため、電子移動度は低下する。電子移動度は２７０００（ｃｍ2／Ｖｓ）以上であることが好ましく、図５の結果から、Ｓｎデルタドープ層の位置（ＩｎＡｓとＡｌ0.53Ｇａ0.47Ｓｂ層との界面からの距離）は、２．５ｎｍ以上２０ｎｍ以下であることが好ましい。
【００５７】
［実施例２］
上述した薄膜積層体をメサエッチ工程により、十字型に成形した後、電極を形成する箇所のみエッチングすることでＩｎＡｓ表面を露出させ、ＩｎＡｓ上に電極を形成することで、磁気センサであるホール素子を作製した。
【００５８】
図６は、作製したホール素子の構造を示す断面図で、図７は、作製したホール素子の構造を示す上面図である。なお、符号９はオーミック電極を示している。
【００５９】
このとき用いた薄膜積層体の電気的特性は、電子移動度３０３００ｃｍ2／Ｖｓ、シート抵抗１５８Ω、シート電子濃度１．３０×１０12ｃｍ-2である。本例のホール素子で得られた特性は、入力抵抗値が３００Ω、定電圧１Ｖで駆動したとき、５０ｍＴの磁束密度の印加でホール電圧が７５ｍＶであった。すなわち、磁界での感度は、７５ｍＶ／Ｖ・５０ｍＴの高感度を示した。
【００６０】
［実施例３］
上述した実施例１の薄膜積層体を用いて、磁気センサである磁気抵抗素子を作製した。このとき用いた薄膜積層体の電気的特性は、電子移動度３０７００ｃｍ2／Ｖｓ、シート抵抗１４４Ω、シート電子濃度１．４２×１０12ｃｍ-2である。
【００６１】
図８は、作製した磁気抵抗素子の構造を示す断面図で、図９は、作製した磁気抵抗素子の構造を示す上面図である。
メサエッチ工程により、短冊状に成形した後、電極を形成する箇所のみエッチングすることでＩｎＡｓ表面を露出させ、ＩｎＡｓ上にオーミック電極９、短絡電極１０を形成することで磁気抵抗素子を作製した。端子電極部を除いてＩｎＡｓの薄膜からなる磁気抵抗素子部の長さが１４５０μｍ、ＩｎＡｓ薄膜の幅が１２０μｍ、幅１２０μｍのＩｎＡｓ磁気抵抗素子部を跨いで形成されたＣｕ／Ｎｉ／Ａｕ／Ｎｉの４層からなる短絡電極は長さ１２０μｍでその幅は９μｍであり、等間隔でＩｎＡｓ薄膜に直接接触して形成した。電極間の抵抗値は磁界の印加がない場合は１２００Ωであった。
【００６２】
磁気抵抗素子を磁気センサとして使うときに加えられる磁束密度領域、すなわち、磁気抵抗変化が磁束密度に直線的に変化する磁束密度の領域でもあり、かつ、高感度で微弱な磁界変化を検出するためのバイアス磁束密度の領域でもある０．４５Ｔの磁束密度のときの絶対的な抵抗変化率は１６０％であり、極めて大きな磁気抵抗変化示した。
【００６３】
［実施例４］
薄膜形成方法の一例として、分子線エピタキシー法（ＭＢＥ法）を用いた場合について以下に説明する。まず、半絶縁性のＧａＡｓ（１００）基板にＡｓを照射しながら６３０℃で加熱して表面酸素を脱離させる。そのまま基板温度を５８０℃まで下げた後、膜厚７０ｎｍのＧａＡｓバッファ層を成長し、更に基板温度を５３０℃に下げながら膜厚３５ｎｍのＧａＡｓバッファ層を成長する。次に、基板温度を４６０℃に下げながら膜厚６００ｎｍのアンドープＡｌ0.53Ｇａ0.47Ｓｂ層を成長した後、基板温度を４６０℃に保持しながら膜厚１５ｎｍのＩｎＡｓ層を成長し、更に膜厚５ｎｍのアンドープＡｌ0.53Ｇａ0.47Ｓｂ層を、その上にはＳｎのセル温度を９５０℃に加熱した状態で、ＳｎとＳｂを同時に７５秒間照射することでＳｎのデルタドープ層を形成し、その上には膜厚３０ｎｍ のアンドープＡｌ0.53Ｇａ0.47Ｓｂ層を成長した。また、今回の実施例ではＡｌ0.53Ｇａ0.47Ｓｂ層の最表面の酸化等を防止する目的で、半導体保護層としてＧａＡｓキャップ層をアンドープＡｌ0.53Ｇａ0.47Ｓｂ層上に成長した。
【００６４】
この薄膜積層体の電子移動度は２８０００ｃｍ2／Ｖｓ、シート電子濃度２．１６×１０12ｃｍ-2であった。Ｓｎのデルタドープ層がない場合の薄膜積層体では、電子移動度は２５３００ｃｍ2／Ｖｓ、シート電子濃度５．９×１０11ｃｍ-2であるので、本実施例では、電子移動度、電子濃度ともに高い値を有し、Ｓｎデルタドープ層の効果は非常に大きいことがわかった。実施例１と比較して、電子移動度はやや低下するものの、Ｓｎの照射時間を長くすることで、より高いシート電子濃度の特性を得ることができる。
【００６５】
［実施例５］
薄膜形成方法の一例として、分子線エピタキシー法（ＭＢＥ法）を用いた場合について以下に説明する。まず、半絶縁性のＧａＡｓ（１００）基板にＡｓを照射しながら６３０℃で加熱して表面酸素を脱離させる。そのまま基板温度を５８０℃まで下げた後、膜厚７０ｎｍのＧａＡｓバッファ層を成長し、更に基板温度を５３０℃に下げながら膜厚３５ｎｍのＧａＡｓバッファ層を成長する。次に、基板温度を４６０℃に下げながら膜厚６００ｎｍのアンドープＡｌ0.53Ｇａ0.47Ｓｂ層を成長した後、基板温度を４６０℃に保持しながら膜厚１５ｎｍのＩｎＡｓ層を成長し、更に膜厚３５ｎｍのＳｎをドープしたＡｌ0.53Ｇａ0.47Ｓｂ層を成長した。また、本実施例ではＡｌ0.53Ｇａ0.47Ｓｂ層の最表面の酸化等を防止する目的で、半導体保護層としてＧａＡｓキャップ層をＳｎドープＡｌ0.53Ｇａ0.47Ｓｂ層上に成長した。
【００６６】
この薄膜積層体の電子移動度は２４３００ｃｍ2／Ｖｓ、シート電子濃度２．１１×１０12ｃｍ-2であった。Ｓｎのドープ層がない場合の薄膜積層体では、電子移動度は２５３００ｃｍ2／Ｖｓ、シート電子濃度５．９×１０11ｃｍ-2であるので、本実施例では、電子移動度、電子濃度ともに高い値を有し、Ｓｎドープ層の効果は非常に大きいことがわかった。
【００６７】
［実施例６］
薄膜形成方法の一例として、分子線エピタキシー法（ＭＢＥ法）を用いた場合について以下に説明する。まず、半絶縁性のＧａＡｓ（１００）基板にＡｓを照射しながら６３０℃で加熱して表面酸素を脱離させる。そのまま基板温度を５８０℃まで下げた後、膜厚７０ｎｍのＧａＡｓバッファ層を成長し、更に基板温度を５３０℃に下げながら膜厚３５ｎｍのＧａＡｓバッファ層を成長する。次に、基板温度を４６０℃に下げながら膜厚６００ｎｍのアンドープＡｌ0.53Ｇａ0.47Ｓｂ層を成長した後、基板温度を４６０℃に保持しながら膜厚１５ｎｍのＩｎＡｓ層を成長し、更に膜厚２０ｎｍのＳｎをドープしたＡｌ0.53Ｇａ0.47Ｓｂ層を成長した後、膜厚１５ｎｍのアンドープのＡｌ0.53Ｇａ0.47Ｓｂ層を成長した。また、本実施例ではＡｌ0.53Ｇａ0.47Ｓｂ層の最表面の酸化等を防止する目的で、半導体保護層としてＧａＡｓキャップ層をＳｎドープＡｌ0.53Ｇａ0.47Ｓｂ層上に成長した。
【００６８】
この薄膜積層体の電子移動度は２５１００ｃｍ2／Ｖｓ、シート電子濃度１．８８×１０12ｃｍ-2であった。Ｓｎのドープ層がない場合の薄膜積層体では、電子移動度は２５３００ｃｍ2／Ｖｓ、シート電子濃度５．９×１０11ｃｍ-2であるので、本実施例では、電子移動度、電子濃度ともに高い値を有し、Ｓｎドープ層の効果は非常に大きいことがわかった。
【００６９】
［実施例７］
薄膜形成方法の一例として、分子線エピタキシー法（ＭＢＥ法）を用いた場合について以下に説明する。まず、半絶縁性のＧａＡｓ（１００）基板にＡｓを照射しながら６３０℃で加熱して表面酸素を脱離させる。そのまま基板温度を５８０℃まで下げた後、膜厚７０ｎｍのＧａＡｓバッファ層を成長し、更に基板温度を５３０℃に下げながら膜厚３５ｎｍのＧａＡｓバッファ層を成長する。次に、基板温度を４６０℃に下げながら膜厚６００ｎｍのアンドープＡｌ0.53Ｇａ0.47Ｓｂ層を成長した後、基板温度を４６０℃に保持しながら膜厚１５ｎｍのＩｎＡｓ層を成長し、更に膜厚５ｎｍのアンドープのＡｌ0.53Ｇａ0.47Ｓｂ層を成長した後、膜厚３０ｎｍのＳｎをドープしたＡｌ0.53Ｇａ0.47Ｓｂ層を成長した。また、本実施例ではＡｌ0.53Ｇａ0.47Ｓｂ層の最表面の酸化等を防止する目的で、半導体保護層としてＧａＡｓキャップ層をＳｎドープＡｌ0.53Ｇａ0.47Ｓｂ層上に成長した。
【００７０】
この薄膜積層体の電子移動度は２９５００ｃｍ2／Ｖｓ、シート電子濃度１．３６×１０12ｃｍ-2であった。Ｓｎのドープ層がない場合の薄膜積層体では、電子移動度は２５３００ｃｍ2／Ｖｓ、シート電子濃度５．９×１０11ｃｍ-2であるので、本実施例では、電子移動度、電子濃度ともに高い値を有し、Ｓｎドープ層の効果は非常に大きいことがわかった。
【００７１】
［実施例８］
薄膜形成方法の一例として、分子線エピタキシー法（ＭＢＥ法）を用いた場合について以下に説明する。まず、半絶縁性のＧａＡｓ（１００）基板にＡｓを照射しながら６３０℃で加熱して表面酸素を脱離させる。そのまま基板温度を５８０℃まで下げた後、膜厚７０ｎｍのＧａＡｓバッファ層を成長し、更に基板温度を５３０℃に下げながら膜厚３５ｎｍのＧａＡｓバッファ層を成長する。次に、基板温度を４６０℃に下げながら膜厚６００ｎｍのアンドープＡｌ0.53Ｇａ0.47Ｓｂ層を成長した後、基板温度を４６０℃に保持しながら膜厚１５ｎｍのＩｎＡｓ層を成長し、更にその上に膜厚５ｎｍのアンドープのＡｌ0.53Ｇａ0.47Ｓｂ層、膜厚１５ｎｍのＳｎをドープしたＡｌ0.53Ｇａ0.47Ｓｂ層、膜厚１５ｎｍのアンドープのＡｌ0.53Ｇａ0.47Ｓｂ層を順次成長した。また、本実施例ではＡｌ0.53Ｇａ0.47Ｓｂ層の最表面の酸化等を防止する目的で、半導体保護層としてＧａＡｓキャップ層をＳｎドープＡｌ0.53Ｇａ0.47Ｓｂ層上に成長した。
【００７２】
この薄膜積層体の電子移動度は３０１００ｃｍ2／Ｖｓ、シート電子濃度１．３１×１０12ｃｍ-2であった。Ｓｎのドープ層がない場合の薄膜積層体では、電子移動度は２５３００ｃｍ2／Ｖｓ、シート電子濃度５．９×１０11ｃｍ-2であるので、本実施例では、電子移動度、電子濃度ともに高い値を有し、Ｓｎドープ層の効果は非常に大きいことがわかった。
【００７３】
［実施例９］
薄膜形成方法の一例として、分子線エピタキシー法（ＭＢＥ法）を用いた場合について以下に説明する。まず、半絶縁性のＧａＡｓ（１００）基板にＡｓを照射しながら６３０℃で加熱して表面酸素を脱離させる。そのまま基板温度を５８０℃まで下げた後、膜厚７０ｎｍのＧａＡｓバッファ層を成長し、更に基板温度を５３０℃に下げながら膜厚３５ｎｍのＧａＡｓバッファ層を成長する。次に、基板温度を４６０℃に下げながら膜厚５９５ｎｍのアンドープＡｌ0.53Ｇａ0.47Ｓｂ層を成長した後、Ｓｎのセル温度を９５０℃に加熱した状態で、ＳｎとＳｂを同時に５６秒間照射することでＳｎのデルタドープ層を形成し、その上には膜厚５ｎｍのアンドープＡｌ0.53Ｇａ0.47Ｓｂ層を成長した。更に、基板温度を４６０℃に保持しながら膜厚１５ｎｍのＩｎＡｓ層を成長した後、膜厚３５ｎｍのアンドープＡｌ0.53Ｇａ0.47Ｓｂ層を成長した。また、本実施例ではＡｌ0.53Ｇａ0.47Ｓｂ層の最表面の酸化等を防止する目的で、半導体保護層としてＧａＡｓキャップ層をアンドープＡｌ0.53Ｇａ0.47Ｓｂ層上に成長した。
【００７４】
この薄膜積層体の電子移動度は３０５００ｃｍ2／Ｖｓ、シート電子濃度１．４９×１０12ｃｍ-2であった。Ｓｎのデルタドープ層がない場合の薄膜積層体では、電子移動度は２５３００ｃｍ2／Ｖｓ、シート電子濃度５．９×１０11ｃｍ-2であるので、本実施例では、電子移動度、電子濃度ともに高い値を有し、Ｓｎデルタドープ層の効果は非常に大きいことがわかった。また、実施例１と比較しても、同等の特性が得られており、ＩｎＡｓ電子走行層の下層のＡｌＧａＡｓＳｂ層も、Ｓｎをドープすることで電子供給層として働くことが明らかとなった。
【００７５】
［実施例１０］
薄膜形成方法の一例として分子線エピタキシー法（ＭＢＥ法）を用いた場合について詳細に述べる。まず、半絶縁性のＧａＡｓ（１００）基板にＡｓを照射しながら６３０℃で加熱し表面酸素を脱離させる。そのまま基板温度を５８０℃まで下げた後、膜厚７０ｎｍのＧａＡｓバッファ層を成長し、更に基板温度を５３０℃に下げながら膜厚３５ｎｍのＧａＡｓバッファ層を成長する。次に、基板温度を４６０℃に下げながら膜厚６００ｎｍのアンドープＡｌ0.53Ｇａ0.47Ｓｂ層を成長した後、基板温度を４６０℃に保持しながら膜厚１５ｎｍのＩｎＡｓ層を成長し、更に膜厚５ｎｍのアンドープＡｌ0.53Ｇａ0.47Ｓｂ層を、その上にはＳｎのセル温度を９５０℃に加熱した状態で、ＳｎとＳｂを同時に５６秒間照射することでＳｎのデルタドープ層を形成し、その上には膜厚３０ｎｍのアンドープＡｌ0.53Ｇａ0.47Ｓｂ層を成長した。また、本実施例ではＡｌ0.53Ｇａ0.47Ｓｂ層の最表面の酸化等を防止する目的で、半導体保護層としてＩｎＡｓキャップ層をアンドープＡｌ0.53Ｇａ0.47Ｓｂ層上に成長した。
【００７６】
この薄膜積層体の電子移動度は２９５００ｃｍ2／Ｖｓ、シート電子濃度１．２６×１０12ｃｍ-2であった。Ｓｎのデルタドープ層がない場合の薄膜積層体では、電子移動度は２３３００ｃｍ2／Ｖｓ、シート電子濃度５．４×１０11ｃｍ-2であるので、本実施例では、電子移動度、電子濃度ともに高い値を有し、Ｓｎデルタドープ層の効果は非常に大きいことがわかった。また、実施例１と比較して同等の特性が得られており、キャップ層をＩｎＡｓにした場合でも、Ｓｎデルタドープ層の効果は非常に大きい。
【００７７】
［実施例１１］
薄膜形成方法の一例として、分子線エピタキシー法（ＭＢＥ法）を用いた場合について以下に説明する。まず、半絶縁性のＧａＡｓ（１００）基板にＡｓを照射しながら６３０℃で加熱して表面酸素を脱離させる。そのまま基板温度を５８０℃まで下げた後、膜厚７０ｎｍのＧａＡｓバッファ層を成長し、更に基板温度を５３０℃に下げながら膜厚３５ｎｍのＧａＡｓバッファ層を成長する。次に、基板温度を４６０℃に下げながら膜厚６００ｎｍのアンドープＡｌ0.65Ｇａ0.35Ｓｂ層を成長した後、基板温度を４６０℃に保持しながら膜厚１５ｎｍのＩｎＡｓ層を成長し、更に膜厚５ｎｍのアンドープＡｌ0.65Ｇａ0.35Ｓｂ層を、その上にはＳｎのセル温度を９５０℃に加熱した状態で、ＳｎとＳｂを同時に５６秒間照射することでＳｎのデルタドープ層を形成し、その上には膜厚３０ｎｍのアンドープＡｌ0.65Ｇａ0.35Ｓｂ層を成長した。また、本実施例ではＡｌ0.65Ｇａ0.35Ｓｂ層の最表面の酸化等を防止する目的で、半導体保護層としてＧａＡｓキャップ層をアンドープＡｌ0.65Ｇａ0.35Ｓｂ層上に成長した。
【００７８】
この薄膜積層体の電子移動度は２８７００ｃｍ2／Ｖｓ、シート電子濃度１．３９×１０12ｃｍ-2であった。Ｓｎのデルタドープ層がない場合の薄膜積層体では、電子移動度は２１５００ｃｍ2／Ｖｓ、シート電子濃度５．１×１０11ｃｍ-2であるので、本実施例では、電子移動度、電子濃度ともに高い値を有し、Ｓｎデルタドープ層の効果は非常に大きいことがわかった。また、実施例１と比較して、電子移動度はやや低下するものの、Ｓｎデルタドープ層の効果は非常に大きい。
【００７９】
［実施例１２］
薄膜形成方法の一例として、分子線エピタキシー法（ＭＢＥ法）を用いた場合について以下に説明する。まず、半絶縁性のＧａＡｓ（１００）基板にＡｓを照射しながら６３０℃で加熱して表面酸素を脱離させる。そのまま基板温度を５８０℃まで下げた後、膜厚７０ｎｍのＧａＡｓバッファ層を成長し、更に基板温度を５３０℃に下げながら膜厚３５ｎｍのＧａＡｓバッファ層を成長する。次に、基板温度を４６０℃に下げながら膜厚６００ｎｍのアンドープＡｌ0.8Ｇａ0.2Ｓｂ層を成長した後、基板温度を４６０℃に保持しながら膜厚１５ｎｍのＩｎＡｓ層を成長し、更に膜厚５ｎｍのアンドープＡｌ0.8Ｇａ0.2Ｓｂ層を、その上にはＳｎのセル温度を９５０℃に加熱した状態で、ＳｎとＳｂを同時に５６秒間照射することでＳｎのデルタドープ層を形成し、その上には膜厚３０ｎｍのアンドープＡｌ0.8Ｇａ0.2Ｓｂ層を成長した。また、本実施例ではＡｌ0.8Ｇａ0.2Ｓｂ層の最表面の酸化等を防止する目的で、半導体保護層としてＧａＡｓキャップ層をアンドープＡｌ0.8Ｇａ0.2Ｓｂ層上に成長した。
【００８０】
この薄膜積層体の電子移動度は２５７００ｃｍ2／Ｖｓ、シート電子濃度１．４１×１０12ｃｍ-2であった。Ｓｎのデルタドープ層がない場合の薄膜積層体では、電子移動度は１７１００ｃｍ2／Ｖｓ、シート電子濃度４．１×１０11ｃｍ-2であるので、本実施例では、電子移動度、電子濃度ともに高い値を有し、Ｓｎデルタドープ層の効果は非常に大きいことがわかった。また、実施例１と比較して、電子移動度はやや低下するものの、Ｓｎデルタドープ層の効果は非常に大きい。
【００８１】
［実施例１３］
薄膜形成方法の一例として、分子線エピタキシー法（ＭＢＥ法）を用いた場合について以下に説明する。まず、半絶縁性のＧａＡｓ（１００）基板にＡｓを照射しながら６３０℃で加熱して表面酸素を脱離させる。そのまま基板温度を５８０℃まで下げた後、膜厚７０ｎｍのＧａＡｓバッファ層を成長し、更に基板温度を５３０℃に下げながら膜厚３５ｎｍのＧａＡｓバッファ層を成長する。次に、基板温度を４６０℃に下げながら膜厚６００ｎｍのアンドープＡｌ0.53Ｇａ0.47Ａｓ0.13Ｓｂ0.87層を成長した後、基板温度を４６０℃に保持しながら膜厚１５ｎｍのＩｎＡｓ層を成長し、更に膜厚５ｎｍのアンドープＡｌ0.53Ｇａ0.47Ａｓ0.13Ｓｂ0.87層を、その上にはＳｎのセル温度を９５０℃に加熱した状態で、ＳｎとＳｂを同時に５６秒間照射することでＳｎのデルタドープ層を形成し、その上には膜厚３０ｎｍのアンドープＡｌ0.53Ｇａ0.47Ａｓ0.13Ｓｂ0.87層を成長した。また、本実施例ではＡｌ0.53Ｇａ0.47Ａｓ0.13Ｓｂ0.87層の最表面の酸化等を防止する目的で、半導体保護層としてＧａＡｓキャップ層をアンドープＡｌ0.53Ｇａ0.47Ａｓ0.13Ｓｂ0.87層上に成長した。
【００８２】
この薄膜積層体の電子移動度は２３０００ｃｍ2／Ｖｓ、シート電子濃度１．６７×１０12ｃｍ-2であった。Ｓｎのデルタドープ層がない場合の薄膜積層体では、電子移動度は１５８００ｃｍ2／Ｖｓ、シート電子濃度３．２×１０11ｃｍ-2であるので、本実施例では、電子移動度、電子濃度ともに高い値を有し、Ｓｎデルタドープ層の効果は非常に大きいことがわかった。また、実施例１と比較して、電子移動度はやや低下するものの、Ｓｎデルタドープ層の効果は非常に大きい。
【００８３】
［実施例１４］
薄膜形成方法の一例として、分子線エピタキシー法（ＭＢＥ法）を用いた場合について以下に説明する。まず、半絶縁性のＧａＡｓ（１００）基板にＡｓを照射しながら６３０℃で加熱して表面酸素を脱離させる。そのまま基板温度を５８０℃まで下げた後、膜厚７０ｎｍのＧａＡｓバッファ層を成長し、更に基板温度を５３０℃に下げながら膜厚３５ｎｍのＧａＡｓバッファ層を成長する。次に、基板温度を４６０℃に下げながら膜厚６００ｎｍのアンドープＡｌ0.53Ｇａ0.47Ａｓ0.13Ｓｂ0.87層を成長した後、基板温度を４６０℃に保持しながら膜厚３０ｎｍのＩｎＡｓ層を成長し、更に膜厚５ｎｍのアンドープＡｌ0.53Ｇａ0.47Ａｓ0.13Ｓｂ0.87層を、その上にはＳｎのセル温度を９５０℃に加熱した状態で、ＳｎとＳｂを同時に５６秒間照射することでＳｎのデルタドープ層を形成し、その上には膜厚３０ｎｍ のアンドープＡｌ0.53Ｇａ0.47Ａｓ0.13Ｓｂ0.87層を成長した。また、本実施例ではＡｌ0.53Ｇａ0.47Ａｓ0.13Ｓｂ0.87層の最表面の酸化等を防止する目的で、半導体保護層としてＧａＡｓキャップ層をアンドープＡｌ0.53Ｇａ0.47Ａｓ0.13Ｓｂ0.87層上に成長した。
【００８４】
この薄膜積層体の電子移動度は２４７００ｃｍ2／Ｖｓ、シート電子濃度１．８６×１０12ｃｍ-2であった。Ｓｎのデルタドープ層がない場合の薄膜積層体では、電子移動度は２１３００ｃｍ2／Ｖｓ、シート電子濃度５．６×１０11ｃｍ-2であるので、本実施例では、電子移動度、電子濃度ともに高い値を有し、Ｓｎデルタドープ層の効果は非常に大きいことがわかった。また、実施例１３と比較して、より高い電子移動度、シート電子濃度を得ることができる。
【００８５】
［実施例１５］
薄膜形成方法の一例として、分子線エピタキシー法（ＭＢＥ法）を用いた場合について以下に説明する。まず、半絶縁性のＧａＡｓ（１００）基板にＡｓを照射しながら６３０℃で加熱して表面酸素を脱離させる。そのまま基板温度を５８０℃まで下げた後、膜厚７０ｎｍのＧａＡｓバッファ層を成長し、更に基板温度を５３０℃に下げながら膜厚３５ｎｍのＧａＡｓバッファ層を成長する。次に、基板温度を４６０℃に下げながら膜厚６００ｎｍのアンドープＡｌ0.53Ｇａ0.47Ａｓ0.3Ｓｂ0.7層を成長した後、基板温度を４６０℃に保持しながら膜厚１５ｎｍのＩｎ0.8Ｇａ0.2Ａｓ層を成長し、更に膜厚５ｎｍのアンドープＡｌ0.53Ｇａ0.47Ａｓ0.3Ｓｂ0.7層を、その上にはＳｎのセル温度を９５０℃に加熱した状態で、ＳｎとＳｂを同時に５６秒間照射することでＳｎのデルタドープ層を形成し、その上には膜厚３０ｎｍのアンドープＡｌ0.53Ｇａ0.47Ａｓ0.3Ｓｂ0.7層を成長した。また、本実施例ではＡｌ0.53Ｇａ0.47Ａｓ0.3Ｓｂ0.7層の最表面の酸化等を防止する目的で、半導体保護層としてＧａＡｓキャップ層をアンドープＡｌ0.53Ｇａ0.47Ａｓ0.3Ｓｂ0.7層上に成長した。
【００８６】
この薄膜積層体の電子移動度は１１３００ｃｍ2／Ｖｓ、シート電子濃度１．４２×１０12ｃｍ-2であった。Ｓｎのデルタドープ層がない場合の薄膜積層体では、電子移動度は５６００ｃｍ2／Ｖｓ、シート電子濃度５×１０10ｃｍ-2であるので、本実施例では、電子移動度、電子濃度ともに高い値を有し、Ｓｎデルタドープ層の効果は非常に大きいことがわかった。また、実施例１と比較して、電子移動度は低下するものの、Ｓｎデルタドープ層の効果は非常に大きい。
【００８７】
［実施例１６］
薄膜形成方法の一例として、分子線エピタキシー法（ＭＢＥ法）を用いた場合について以下に説明する。まず、半絶縁性のＧａＡｓ（１００）基板にＡｓを照射しながら６３０℃で加熱して表面酸素を脱離させる。そのまま基板温度を５８０℃まで下げた後、膜厚７０ｎｍのＧａＡｓバッファ層を成長し、更に基板温度を５３０℃に下げながら膜厚３５ｎｍのＧａＡｓバッファ層を成長する。次に、基板温度を４６０℃に下げながら膜厚６００ｎｍのアンドープＡｌ0.53Ｇａ0.47Ａｓ0.2Ｓｂ0.8層を成長した後、基板温度を４６０℃に保持しながら膜厚１５ｎｍのＩｎ0.8Ｇａ0.2Ａｓ層を成長し、更に膜厚５ｎｍのアンドープＡｌ0.53Ｇａ0.47Ａｓ0.2Ｓｂ0.8層を、その上にはＳｎのセル温度を９５０℃に加熱した状態で、ＳｎとＳｂを同時に５６秒間照射することでＳｎのデルタドープ層を形成し、その上には膜厚３０ｎｍ のアンドープＡｌ0.53Ｇａ0.47Ａｓ0.2Ｓｂ0.8層を成長した。また、本実施例ではＡｌ0.53Ｇａ0.47Ａｓ0.2Ｓｂ0.8層の最表面の酸化等を防止する目的で、半導体保護層としてＧａＡｓキャップ層をアンドープＡｌ0.53Ｇａ0.47Ａｓ0.2Ｓｂ0.8層上に成長した。
【００８８】
この薄膜積層体の電子移動度は１１７００ｃｍ2／Ｖｓ、シート電子濃度１．２９×１０12ｃｍ-2であった。Ｓｎのデルタドープ層がない場合の薄膜積層体では、電子移動度は８１００ｃｍ2／Ｖｓ、シート電子濃度２．４×１０11ｃｍ-2であるので、本実施例では、電子移動度、電子濃度ともに高い値を有し、Ｓｎデルタドープ層の効果は非常に大きいことがわかった。また、実施例１と比較して、電子移動度はやや低下するものの、Ｓｎデルタドープ層の効果は非常に大きい。
【図面の簡単な説明】
【００８９】
【図１】本発明による高電子移動度トランジスタ（ＨＥＭＴ）の一実施形態を説明するための断面図である。
【図２】Ｓｎデルタドープ層の位置（ＩｎＡｓとＡｌ0.53Ｇａ0.47Ｓｂ層との界面からの距離）と薄膜積層体のシート電子濃度の関係をグラフに示した図である。
【図３】Ｓｎを照射した時間と薄膜積層体のシート電子濃度の関係をグラフに示した図である。
【図４】薄膜積層体のシート電子濃度と電子移動度の関係をグラフに示した図である。
【図５】薄膜積層体のＳｎデルタドープ層の位置（ＩｎＡｓとＡｌ0.53Ｇａ0.47Ｓｂ層との界面からの距離）と電子移動度の関係をグラフに示した図である。
【図６】作製したホール素子の構造を示す断面図である。
【図７】作製したホール素子の構造を示す上面図である。
【図８】作製した磁気抵抗素子の構造を示す断面図である。
【図９】作製した磁気抵抗素子の構造を示す上面図である。
【図１０】本発明による高電子移動度トランジスタ（ＨＥＭＴ）の製造方法を説明するためのフローチャートを示す図である。
【符号の説明】
【００９０】
１ 基板
２ 第１のＡｌyＧａ1-yＡｓzＳｂ1-z層
３ ＩｎxＧａ1-xＡｓ電子走行層
４ 第２のＡｌyＧａ1-yＡｓzＳｂ1-z層
５ ソース電極、
６ ソース電極５とドレイン電極７の間に設けられたゲート電極
７ ドレイン電極
８ 薄膜積層体
９ オーミック電極
１０ 短絡電極
【技術分野】
【０００１】
本発明は、半導体デバイス及びその製造方法に関し、より詳細には、衛星放送用の送受信用増幅素子や高速データ転送用素子として好適な高電子移動度トランジスタ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ；以下、ＨＥＭＴと略記する）や高感度な磁気センサなどの半導体デバイス及びその製造方法に関する。
【背景技術】
【０００２】
衛星放送の送受信用増幅素子等に代表されるＧＨｚ帯の高周波素子として、ＨＥＭＴが知られている。代表的なものには、ＧａＡｓ基板上のＧａＡｓ層やＩｎＰ基板上のＩｎ0.53Ｇａ0.47Ａｓ層を電子走行層として用いたものなどがあり、これらはいずれも、ＧａＡｓとＡｌＧａＡｓ、ＩｎＧａＡｓとＩｎＡｌＡｓのヘテロ構造界面に蓄積する２次元電子ガス層を利用したものである。
【０００３】
しかし、これらの素子によって、十数ＧＨｚ帯の電波の送受信が可能な素子を得るためには、０．２μｍ以下の極めて短いゲート長を有するＨＥＭＴが必要になる。このような長さのゲート電極を形成するには、光リソグラフイーが用いられることもあるが、高度の技術が必要になり、安定的に生産するのは容易ではない。しかもゲート長を短くすると、ゲート抵抗の増大によるノイズの増大、さらにはゲインの低下などの原因にもなるなどトランジスタの特性としても問題が生じてくる。
【０００４】
このため、微細化技術が容易で、量産性があり、かつ、従来以上に高い周波数帯に対応できる新しい構造の高周波素子が求められている。つまり、電子走行層の電子の走行速度が速く、比較的長いゲート長でも高い周波数帯に対応できる高周波素子が好ましい。さらに、このような高周波素子において、ゲート長の０．２μｍ以下、あるいは０．１μｍ以下までの一層の微細化を行なえば、更に高周波帯であるミリ波帯などへの応用も期待できるため、幅広い分野への応用が可能になる。
【０００５】
これらの要求に応えるため、ＧａＡｓやＩｎ0.53Ｇａ0.47Ａｓに対して、電子移動度と飽和速度が圧倒的に大きいＩｎＡｓや高Ｉｎ濃度のＩｎxＧａ1-xＡｓの良質な薄膜を、ＨＥＭＴの電子走行層に用いる研究が行なわれている。電子移動度が高いという特徴は、ホール素子、磁気抵抗素子といった磁気センサにおいては高感度のセンサを実現するために重要な特性であり、磁気センサへの応用の点でも同様である。ＩｎＡｓや高Ｉｎ濃度のＩｎxＧａ1-xＡｓの高い電子移動度と飽和速度は、ＧａＡｓやＩｎ0.53Ｇａ0.47Ａｓを電子走行層として用いたＨＥＭＴに比べて長いゲート長を有するＨＥＭＴでも、十数ＧＨｚ帯あるいは、さらに高い周波数帯に対応する高周波素子を実現できる可能性を有している。
【０００６】
しかし、ＩｎＡｓや高Ｉｎ濃度のＩｎxＧａ1-xＡｓ系ＨＥＭＴを実現する上では、電子供給層が如何なる材料であるかが重要な問題である。すなわち、電子供給層の伝導帯とチャネルの伝導帯との不連続の値が電子走行層へ電子を閉じ込めるために十分な大きさを持ち、電子濃度の値も適切で、かつ電子走行層であるＩｎＡｓや高Ｉｎ濃度のＩｎxＧａ1-xＡｓと結晶的にうまく整合がとれる材料である必要がある。
【０００７】
例えば、特許文献１によると、ＩｎＡｓと異なる格子定数をもつ汎用性のＧａＡｓ基板上に、ＩｎＡｓと実質的に格子整合するＡｌＧａＡｓＳｂ層、電子走行層としてのＩｎＡｓ層、さらにＩｎＡｓと実質的に格子整合するＡｌＧａＡｓＳｂ層を順次積層する構造をとることで、優れた高周波特性を有する電界効果トランジスタ（Ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ；以下、ＦＥＴと略記する）を実現している。
【０００８】
ここでは、層中で発生した電子のみをキャリアとするＩｎＡｓ層が電子走行層として用いられており、意図的なドーピングによる電子供給は行われていない。これらのキャリアは意図せずにドープされたＡｌＧａＡｓＳｂ中のドナー不純物や、ＡｌＧａＡｓＳｂとＩｎＡｓとの界面から供給されているものである。更に低いオン抵抗（大きい相互コンダクタンス）のＨＥＭＴを得るためには、ＩｎＡｓ層のシート抵抗を下げなければならず、更に電子濃度を大きくする必要がある。つまり、ＩｎＡｓ電子走行層の電子移動度を低下させずに、電子濃度を大きくする技術が必須となっている。このような技術の確立は、高感度で温度特性が良好な磁気センサを作成する上でも極めて重要な課題となっている。
【０００９】
まず、ＩｎＡｓや高Ｉｎ濃度のＩｎxＧａ1-xＡｓ電子走行層の電子濃度を大きくする方法として、ＩｎＡｓや高Ｉｎ濃度のＩｎxＧａ1-xＡｓ電子走行層に直接ドナー不純物をドープする方法がある。ドナー不純物は、ドナー原子として作用するものなら何でも良く、例えば、Ｔｅ、Ｓｅ、Ｓ、Ｓｉ、Ｓｎなどが挙げられる。しかし、この場合、ドナー不純物は、ＩｎＡｓや高Ｉｎ濃度のＩｎxＧａ1-xＡｓ層中で不純物散乱源となり、電子移動度は低下してしまう。
【００１０】
ＩｎＡｓや高Ｉｎ濃度のＩｎxＧａ1-xＡｓ電子走行層の電子濃度を大きくするもう一つの方法として、変調ドープを用いる方法がある。この構造ではＩｎＡｓや高Ｉｎ濃度のＩｎxＧａ1-xＡｓ電子走行層にはドナー不純物はドープされておらず、ＡｌＧａＡｓＳｂ層のみにドナー不純物がドープされている。このときＩｎＡｓや高Ｉｎ濃度のＩｎxＧａ1-xＡｓとＡｌＧａＡｓＳｂとの伝導帯の不連続性のためにヘテロ界面のＩｎＡｓや高Ｉｎ濃度のＩｎxＧａ1-xＡｓ側に電子の蓄積が起こる。
【００１１】
すなわち、ＩｎＡｓや高Ｉｎ濃度のＩｎxＧａ1-xＡｓの電子親和度が大きいためＡｌＧａＡｓＳｂ層内のドナー不純物により供給された電子がＩｎＡｓや高Ｉｎ濃度のＩｎxＧａ1-xＡｓ側に引きつけられて２次元電子ガス層を形成する。ＩｎＡｓや高Ｉｎ濃度のＩｎxＧａ1-xＡｓ層にはドナー不純物はドープされていないため、不純物散乱の影響もなく高い電子移動度を得ることができる。ここでドナー不純物がドープされる位置は、ＡｌＧａＡｓＳｂ層の厚さ方向に均一でも良く、分布があっても良い。例えば、ＡｌＧａＡｓＳｂ層にドナー不純物がデルタドープされていても良い。
【００１２】
III−Ｖ族化合物半導体のｎ型ドーパントとしては、一般にＴｅ、Ｓｅ、Ｓ、Ｓｎ、Ｓｉなどが知られているが、なかでもIＶ族元素Ｓｉが最も広く使われている。Ｓｉは蒸気圧が低いので、標準の分子線エピタキシー（以下、ＭＢＥと略記する）プロセスにおいて使用されるフラックスソースの温度範囲において、その制御が容易なためである。
【００１３】
しかしながら、ＡｌＳｂやＧａＳｂなどのアンチモン化合物中においては、Ｓｉはアクセプタ不純物として働く（例えば、非特許文献１参照）ことが明らかになってきている。更に、ＡｌＳｂとＧａＳｂとの混晶であるＡｌＧａＳｂや、ＩｎＡｓあるいは高Ｉｎ濃度のＩｎxＧａ1-xＡｓと格子定数の近いＡｌＧａＡｓＳｂにおいても、Ｓｉはアクセプタ不純物であり、ＡｌＧａＡｓＳｂの電子供給層を形成することができない。
【００１４】
そのため、ＡｌＧａＡｓＳｂ層へのドナー不純物としては、ＡｌＳｂやＧａＳｂなどのアンチモン化合物中においても、ドナー不純物として十分に働くＶI族元素であるＴｅなどが用いられる（例えば、非特許文献１参照）。しかしながら、Ｔｅは蒸気圧が非常に高いため、標準のＭＢＥプロセスにおいて使用されるフラックスソースの温度範囲が非常に低く、ドーピング量を急激に変えることが難しく、その制御が容易ではない。更に、Ｔｅは蒸気圧が非常に高いため、ＭＢＥ装置内に非常に残留しやすくなる。この残留物はＭＢＥ装置を汚染し、そして、同装置を用いた後プロセスのｐ型プロセスの妨げにもなり、工業上好ましくない。
【００１５】
従って、ＡｌＧａＡｓＳｂ層へのドナー不純物としては、取り扱いが容易なIＶ族元素を用いることが好ましい。Ｓｉと同じくIＶ族元素であるＳｎも比較的蒸気圧が低く、取り扱いやすいドーパント材料である。非特許文献１によると、ＳｎもＡｌＳｂやＧａＳｂなどのアンチモン化合物中においてアクセプタ不純物として働く旨の記述がある。しかし、実際にＡｌＧａＡｓＳｂ層にＳｎをドープした場合、ＩｎＡｓ電子走行層への電子供給層として働くかは明らかではなかった。このため、ＩｎＡｓや高Ｉｎ濃度のＩｎxＧａ1-xＡｓ電子走行層に対し、電子供給層として機能するＡｌＧａＡｓＳｂ層を用いたＨＥＭＴ、もしくは磁気センサは実現できなかった。
【００１６】
【特許文献１】特開平５−９０３０１号公報（特許３２００１４２号公報）
【非特許文献１】Ｐｈｙｓｉｃａ Ｅ２０ （２００４） １９６−２０３， Ｈｅｒｂｅｒｔ Ｋｒｏｅｍｅｒ， ＵＣＳＢ
【発明の開示】
【発明が解決しようとする課題】
【００１７】
上述したように、蒸気圧が低いIＶ族元素をドナー不純物として用いることで、ＩｎＡｓや高Ｉｎ濃度のＩｎxＧａ1-xＡｓ電子走行層の電子濃度を、ＭＢＥ装置を汚染することなく精度良く容易に制御し、かつＩｎＡｓや高Ｉｎ濃度のＩｎxＧａ1-xＡｓ電子走行層の電子移動度を低下させずに、電子濃度を大きくする技術は確立されていなかった。
【００１８】
本発明は、このような状況に鑑みてなされたもので、その目的とするところは、蒸気圧が低いIＶ族元素Ｓｎをドナー不純物として用いることで、ＩｎＡｓや高Ｉｎ濃度のＩｎxＧａ1-xＡｓチャネル層の電子濃度を、ＭＢＥ装置を汚染することなく精度良く容易に制御し、かつＩｎＡｓや高Ｉｎ濃度のＩｎxＧａ1-xＡｓ電子走行層の電子移動度を低下させずに、電子濃度を大きくする技術を確立することで、優れた高周波特性を有するＨＥＭＴや高感度な磁気センサなどの半導体デバイス及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１９】
本発明は、このような目的を達成するために、請求項１に記載の発明は、ＩｎxＧａ1-xＡｓ層（０≦ｘ≦１）とＡｌyＧａ1-yＡｓzＳｂ1-z層（０≦ｙ≦１、０≦ｚ＜１）とのヘテロ接合を少なくとも一つ有する半導体デバイスであって、少なくとも１層以上の前記ＡｌyＧａ1-yＡｓzＳｂ1-z層にはＳｎがドープされており、電子走行層である前記ＩｎxＧａ1-xＡｓ層への電子供給層となっていることを特徴とする。
【００２０】
また、請求項２に記載の発明は、請求項１に記載の発明において、前記ＡｌyＧａ1-yＡｓzＳｂ1-z層中には、ＳｎがドープされたＡｌyＧａ1-yＡｓzＳｂ1-z層（０≦ｙ≦１、０≦ｚ＜１）が設けられていることを特徴とする。
【００２１】
また、請求項３に記載の発明は、請求項１に記載の発明において、前記ＡｌyＧａ1-yＡｓzＳｂ1-z層中には、Ｓｎのデルタドープ層が設けられていることを特徴とする。
【００２２】
また、請求項４に記載の発明は、ＩｎxＧａ1-xＡｓ層（０≦ｘ≦１）とＡｌyＧａ1-yＡｓzＳｂ1-z層（０≦ｙ≦１、０≦ｚ＜１）とのヘテロ接合を少なくとも一つ有する半導体デバイスであって、基板と、該基板上に設けられた第１のＡｌyＧａ1-yＡｓzＳｂ1-z層（０≦ｙ≦１、０≦ｚ＜１）と、該第１のＡｌyＧａ1-yＡｓzＳｂ1-z層の上に設けられた電子走行層としてのＩｎxＧａ1-xＡｓ層（０≦ｘ≦１）と、該ＩｎxＧａ1-xＡｓ層の上に設けられた第２のＡｌyＧａ1-yＡｓzＳｂ1-z層（０≦ｙ≦１、０≦ｚ＜１）とを備え、前記第１又は第２のＡｌyＧａ1-yＡｓzＳｂ1-z層のうち、少なくとも一方のＡｌyＧａ1-yＡｓzＳｂ1-z層にはＳｎがドープされており、前記ＩｎxＧａ1-xＡｓ層への電子供給層となっていることを特徴とする。
【００２３】
また、請求項５に記載の発明は、請求項４に記載の発明において、前記ＡｌyＧａ1-yＡｓzＳｂ1-z層中には、ＳｎがドープされたＡｌyＧａ1-yＡｓzＳｂ1-z層（０≦ｙ≦１、０≦ｚ＜１）が設けられていることを特徴とする。
【００２４】
また、請求項６に記載の発明は、請求項４に記載の発明において、前記ＡｌyＧａ1-yＡｓzＳｂ1-z層中には、Ｓｎのデルタドープ層が設けられていることを特徴とする。
【００２５】
また、請求項７に記載の発明は、請求項２又は５に記載の発明において、前記ＩｎxＧａ1-xＡｓと前記ＳｎがドープされたＡｌyＧａ1-yＡｓzＳｂ1-z層との間にある、Ｓｎがドープされていない前記ＡｌyＧａ1-yＡｓzＳｂ1-z層の膜厚は、２．５ｎｍ以上２０ｎｍ以下であることを特徴とする。
【００２６】
また、請求項８に記載の発明は、請求項３又は６に記載の発明において、前記ＩｎxＧａ1-xＡｓと前記デルタドープ層との間にある、Ｓｎがドープされていない前記ＡｌyＧａ1-yＡｓzＳｂ1-z層の膜厚は、２．５ｎｍ以上２０ｎｍ以下であることを特徴とする。
【００２７】
また、請求項９に記載の発明は、ＩｎxＧａ1-xＡｓ層（０≦ｘ≦１）とＡｌyＧａ1-yＡｓzＳｂ1-z層（０≦ｙ≦１、０≦ｚ＜１）とのヘテロ接合を少なくとも一つ有する半導体デバイスの製造方法であって、基板上に、アンドープの第１のＡｌyＧａ1-yＡｓzＳｂ1-z（０≦ｙ≦１、０≦ｚ＜１）層を形成する工程と、該第１のＡｌyＧａ1-yＡｓzＳｂ1-z層の上に、電子走行層としてのＩｎxＧａ1-xＡｓ層（０≦ｘ≦１）を形成する工程と、該ＩｎxＧａ1-xＡｓ層の上に、アンドープの第２のＡｌyＧａ1-yＡｓzＳｂ1-z層（０≦ｙ≦１、０≦ｚ＜１）を形成する工程と、該ＡｌyＧａ1-yＡｓzＳｂ1-z層の上にＳｎのデルタドープ層を形成する工程と、該Ｓｎのデルタドープ層の上にアンドープの第３のＡｌyＧａ1-yＡｓzＳｂ1-z層（０≦ｙ≦１、０≦ｚ＜１）を形成する工程とを有することを特徴とする。
【００２８】
また、請求項１０に記載の発明は、請求項９に記載の発明において、前記デルタドープ層を形成する工程は、分子線エピタキシー法によりＳｎとＳｂとを同時に、若しくはＳｎとＡｓとＳｂとを同時に照射することを特徴とする。
【００２９】
また、請求項１１に記載の発明は、請求項１乃至８のいずれかに記載の半導体デバイスと、前記半導体デバイス上にオーミック接合されたソース電極及びドレイン電極と、前記半導体デバイス上に設けられたゲート電極とを備えることを特徴とする高電子移動度トランジスタである。
【００３０】
また、請求項１２に記載の発明は、請求項１乃至８のいずれかに記載の半導体デバイスと、前記半導体デバイス上に形成されたオーミック電極とを備えることを特徴とする磁気センサである。
【発明の効果】
【００３１】
本発明によれば、ＡｌＧａＡｓＳｂ電子供給層のドナー不純物として、蒸気圧が低く、取り扱いが容易なIＶ族元素Ｓｎを用いることにより、ＭＢＥ装置を汚染することなく、容易にＩｎxＧａ1-xＡｓチャネル層の電子濃度を制御することができる。従って、高い電子濃度と高い電子移動度をもつＩｎxＧａ1-xＡｓチャネル層を工業的に安定して製造することができるため、衛星放送の送受信用増幅素子や高速データ転送用素子として、優れた高周波特性を有するＨＥＭＴや高感度な磁気センサなどの半導体デバイス及びその製造方法を提供することができる。
【発明を実施するための最良の形態】
【００３２】
以下、図面を参照して本発明の実施形態について説明する。
図１は、本発明による高電子移動度トランジスタ（ＨＥＭＴ）の一実施形態を説明するための断面図で、符号１は基板、２は第１のＡｌyＧａ1-yＡｓzＳｂ1-z層、３はＩｎxＧａ1-xＡｓ電子走行層、４は第２のＡｌyＧａ1-yＡｓzＳｂ1-z層を示している。５と７は１対のオーミック電極であり、５はソース電極、７はドレイン電極である。６はソース電極５とドレイン電極７の間に設けられたゲート電極である。
【００３３】
本発明の高電子移動度トランジスタ（ＨＥＭＴ）は、ＩｎxＧａ1-xＡｓ層（０≦ｘ≦１）とＡｌyＧａ1-yＡｓzＳｂ1-z層（０≦ｙ≦１、０≦ｚ＜１）とのヘテロ接合を少なくとも一つ有する半導体デバイスである。具体的には、基板１と、この基板１上に設けられた第１のＡｌyＧａ1-yＡｓzＳｂ1-z層（０≦ｙ≦１、０≦ｚ＜１）２と、この第１のＡｌyＧａ1-yＡｓzＳｂ1-z層２の上に設けられた電子走行層としてのＩｎxＧａ1-xＡｓ層（０≦ｘ≦１）３と、このＩｎxＧａ1-xＡｓ層３の上に設けられた第２のＡｌyＧａ1-yＡｓzＳｂ1-z層（０≦ｙ≦１、０≦ｚ＜１）４とを備えている。
【００３４】
ここで、第１のＡｌyＧａ1-yＡｓzＳｂ1-z層２、第２のＡｌyＧａ1-yＡｓzＳｂ1-z層４のいずれか一方、若しくは両方にはＳｎがドープされており、ＩｎxＧａ1-xＡｓ電子走行層３への電子供給層となっている。また、第１のＡｌyＧａ1-yＡｓzＳｂ1-z層２、第２のＡｌyＧａ1-yＡｓzＳｂ1-z層４のいずれか一方が存在しないか、若しくは他の半導体材料となっている場合でも、ＳｎがドープされたＡｌyＧａ1-yＡｓzＳｂ1-z層とＩｎxＧａ1-xＡｓ電子走行層３とのヘテロ接合を、少なくとも一つ有している薄膜構造となっていれば、本発明の技術的範囲内である。以下、各構成要素について説明する。
【００３５】
本発明に用いられる基板１は、基板であれば何でも良いが、ＧａＡｓ基板、もしくはＧａＰ基板、表面に単結晶のＧａＡｓを成長させたＳｉ基板、サファイア基板などが好適である。なかでも半絶縁性で良質の単結晶基板が得られるＧａＡｓ基板は、特に好ましい。ここで言う半絶縁性とは、抵抗率が１０7Ω・ｃｍ以上のものを指す。単結晶基板を用いる場合、基板の面方位は（１００）、（１１１）、（１１０）等が好ましい。これらの面方位から１°から５°ずらした面方位を用いることもある。中でも（１００）は良質の薄膜を成長させる上で最適である。通常行われるように、基板表面を平坦化させ、清浄化させる目的で、基板と同じ材質の半導体を成長させたものを本発明の基板として使用しても良い。ＧａＡｓ基板上にＧａＡｓを成長させるのは、この最も代表的な１例である。
【００３６】
本発明に用いられる第１のＡｌyＧａ1-yＡｓzＳｂ1-z層２は、（ａ）ＩｎxＧａ1-xＡｓ電子走行層３との格子定数が近く、（ｂ）ＩｎxＧａ1-xＡｓ電子走行層３と比べて抵抗率が十分高く、（ｃ）ＩｎxＧａ1-xＡｓ電子走行層３と大きく格子定数の異なるＧａＡｓ等の基板上に直接積層した場合でも、欠陥の少ない平坦な表面を有していることが好ましい。第１のＡｌyＧａ1-yＡｓzＳｂ1-z層２とＩｎxＧａ1‐xＡｓ電子走行層３の格子定数は、ＩｎxＧａ1‐xＡｓ電子走行層３の膜厚が臨界膜厚を超えない程度に近ければ良い。例えば、ＩｎxＧａ1-xＡｓ電子走行層３の膜厚が１５ｎｍの場合、第１のＡｌyＧａ1-yＡｓzＳｂ1-z層２とＩｎxＧａ1-xＡｓ電子走行層３の格子定数は１．３％以内で一致していることが好ましい。
【００３７】
ＩｎxＧａ1-xＡｓ（０≦ｘ≦１）電子走行層３のＩｎ組成ｘが０．５３以上１以下の場合、第１のＡｌyＧａ1-yＡｓzＳｂ1-z（０≦ｙ≦１、０≦ｚ＜１）層２のＡｓ組成ｚは０以上０．７以下であることが好ましい。第１のＡｌyＧａ1-yＡｓzＳｂ1-z層２の抵抗率は、Ａｌ組成ｙが大きいほど高くなる一方、素子化プロセス中に酸化しやすいという懸念があり、Ａｌ組成ｙは０．５以上０．８以下の範囲であることが好ましい。
【００３８】
第１のＡｌyＧａ1-yＡｓzＳｂ1-z層２の表面の平坦性は、膜厚が厚いほど良好であるが、工業上はなるべく薄くすることが望ましい。すなわち、膜厚は５ｎｍ以上３０００ｎｍ以下の範囲が好ましく、より好ましくは１０ｎｍ以上１０００ｎｍである。第１のＡｌyＧａ1-yＡｓzＳｂ1-z層２をＩｎxＧａ1‐xＡｓ電子走行層３への電子供給層として用いる場合、Ｓｎは厚さ方向に均一にドープされていても、分布があっても良く、デルタドープされていても良い。特にＩｎxＧａ1-xＡｓ電子走行層３との界面近傍の第１のＡｌyＧａ1-yＡｓzＳｂ1-z層２にはＳｎをドープしない構造にすることによって、不純物散乱の影響を低減でき、高い電子移動度を得ることができるため好ましい。
【００３９】
ここでデルタドープとは、分子線エピタキシー法を用いたIII−Ｖ族化合物半導体の薄膜成長において、ドーパントとＶ族元素を同時に照射して行なうドーピングの手法である。III族元素を照射しないため、薄膜の成長は進行しない状態でのドーピングとなる。その結果、デルタドープ層の膜厚は限りなくゼロに近く、厳密には数原子層程度の膜厚である。デルタドープは所望の場所に、所望の量のドーピングが可能であり好ましい。
【００４０】
本発明に用いられるＩｎxＧａ1-xＡｓ（０≦ｘ≦１）電子走行層３は、制御電極にかかる電圧によって電気伝導を制御する都合上、膜厚は２０００ｎｍ以下が好ましい。より好ましくは、５ｎｍ以上１００ｎｍ以下である。また、ＩｎxＧａ1-xＡｓ電子走行層３の電子濃度は、３×１０17ｃｍ-3以上２×１０18ｃｍ-3以下のとき、高い電子移動度を有し、好ましい。ＩｎxＧａ1-xＡｓ（０≦ｘ≦１）電子走行層３は、Ｉｎ組成ｘが大きいほど高い電子移動度が得られるので好ましく、特にＩｎ組成ｘは０．５３以上１以下であることが好ましい。
【００４１】
本発明に用いられる第２のＡｌyＧａ1-yＡｓzＳｂ1-z層４は、（ａ）ＩｎxＧａ1-xＡｓ電子走行層３との格子定数が近く、（ｂ）ＩｎxＧａ1-xＡｓ電子走行層３と比べて抵抗率が十分高いことが好ましい。第２のＡｌyＧａ1-yＡｓzＳｂ1-z層４とＩｎxＧａ1‐xＡｓ電子走行層３の格子定数は、ＩｎxＧａ1‐xＡｓ電子走行層３の膜厚が臨界膜厚を超えない程度に近ければ良い。例えば、ＩｎxＧａ1-xＡｓ電子走行層３の膜厚が１５ｎｍの場合、第２のＡｌyＧａ1-yＡｓzＳｂ1-z層４とＩｎxＧａ1-xＡｓ電子走行層３の格子定数は１．３％以内で一致していることが好ましい。ＩｎxＧａ1-xＡｓ（０≦ｘ≦１）電子走行層３のＩｎ組成ｘが０．５３以上１以下の場合、第２のＡｌyＧａ1-yＡｓzＳｂ1-z（０≦ｙ≦１、０≦ｚ＜１）層４のＡｓ組成ｚは０以上０．７以下であることが好ましい。
【００４２】
第２のＡｌyＧａ1-yＡｓzＳｂ1-z層４の抵抗率は、Ａｌ組成ｙが大きいほど高くなる一方、素子化プロセス中に酸化しやすいという懸念があり、Ａｌ組成ｙは０．５以上０．８以下の範囲であることが好ましい。第２のＡｌyＧａ1-yＡｓzＳｂ1-z層４の膜厚は、５ｎｍ以上１００ｎｍの範囲が好ましい。第２のＡｌyＧａ1-yＡｓzＳｂ1-z層４をＩｎxＧａ1‐xＡｓチャネル層３への電子供給層として用いる場合、Ｓｎは厚さ方向に均一にドープされていても、分布があっても良く、デルタドープされていても良い。特に、ゲート電極６が形成される側の界面近傍のみ、Ｓｎをドープしない構造にすると、ゲート耐圧が低下せず良好である。
【００４３】
また、ＩｎxＧａ1-xＡｓ電子走行層３との界面近傍の第２のＡｌyＧａ1-yＡｓzＳｂ1-z層４には、Ｓｎをドープしない構造にすることによって、不純物散乱の影響を低減でき、高い電子移動度を得ることができるため好ましい。第１のＡｌyＧａ1-yＡｓzＳｂ1-z層２と第２のＡｌyＧａ1-yＡｓzＳｂ1-z層４は、同じ組成である方が製造工程を簡略化できるため好ましいが、異なる組成であっても良く、必要に応じて適宜実施される。
【００４４】
本発明に用いられるソース電極５、及びドレイン電極７は、その下部のＩｎxＧａ1-xＡｓ電子走行層３とオーミック接合をとる必要がある。オーミック接合には、各種の構造があるが、図１では、ＩｎxＧａ1-xＡｓ電子走行層３に直接接合する構造をとっている。ＩｎxＧａ1-xＡｓ電子走行層３はバンドギャップが狭く、電極をコンタクトしただけで、接触抵抗の低いオーミック接合が得られる。このためオーミック電極５、７の下部のみ、第２のＡｌyＧａ1-yＡｓzＳｂ1-z層４をエッチングして、ＩｎxＧａ1-xＡｓチャネル層３に直接電極を形成することができる。この場合、電極５、７とＩｎxＧａ1-xＡｓチャネル層３の間の接触抵抗を低減するために、合金化過程を行っても良いが、蒸着しただけでも良好なオーミック接合が得られる。このため、電極金属はＡｕＧｅ／Ｎｉ／Ａｕの３層構造をはじめとする公知の積層電極構造でも良いが、Ａｌ、Ｔｉ、Ａｕ、Ｗなどの単層の金属でも良く、極めて多くの組み合わせが可能である。
【００４５】
本発明に用いられるゲート電極６は、その下部に空乏層を形成できるものであれば良く、ショットキー接合を用いる方法のほか、ゲート電極とＩｎxＧａ1-xＡｓ電子走行層３の間に、絶縁物を挟んだＭＩＳ（ＭＥＴＡＬ−ＩＮＳＵＬＡＴＯＲ−ＳＥＭＩＣＯＮＤＵＣＴＯＲ）構造や、ＰＮ接合を利用することもできる。特に、第２のＡｌyＧａ1-yＡｓzＳｂ1-z層４とショットキー接合を形成する材料としては、Ａｌ、Ｔｉ、Ｗ、Ｐｔ、ＷＳｉ、Ａｕなどが好ましく、これらを積層構造にしたものも良い。
【００４６】
図１０は、本発明による高電子移動度トランジスタの製造方法を説明するためのフローチャートを示す図である。
本発明の高電子移動度トランジスタは、ＩｎxＧａ1-xＡｓ層（０≦ｘ≦１）とＡｌyＧａ1-yＡｓzＳｂ1-z層（０≦ｙ≦１、０≦ｚ＜１）とのヘテロ接合を少なくとも一つ有する半導体デバイスの製造方法である。
【００４７】
まず、ステップ１（Ｓ１）において、基板上に、アンドープの第１のＡｌyＧａ1-yＡｓzＳｂ1-z（０≦ｙ≦１、０≦ｚ＜１）層を形成する。次に、ステップ２（Ｓ２）において、第１のＡｌyＧａ1-yＡｓzＳｂ1-z層の上に、電子走行層としてのＩｎxＧａ1-xＡｓ層（０≦ｘ≦１）を形成する。次に、ステップ３（Ｓ３）において、ＩｎxＧａ1-xＡｓ層の上に、アンドープの第２のＡｌyＧａ1-yＡｓzＳｂ1-z層（０≦ｙ≦１、０≦ｚ＜１）を形成する。次に、ステップ４（Ｓ４）において、ＡｌyＧａ1-yＡｓzＳｂ1-z層の上にＳｎのデルタドープ層を形成する。最後に、ステップ５（Ｓ５）において、Ｓｎのデルタドープ層の上にアンドープの第３のＡｌyＧａ1-yＡｓzＳｂ1-z層（０≦ｙ≦１、０≦ｚ＜１）を形成する。また、デルタドープ層を設けるステップ４は、分子線エピタキシー法によりＳｎとＳｂとを同時に、若しくはＳｎとＡｓとＳｂとを同時に照射する。
【００４８】
以下に本発明の具体的な実施例について述べるが、本発明はこれらの実施例のみに限定されるものではない。
［実施例１］
薄膜形成方法の一例として、分子線エピタキシー法（ＭＢＥ法）を用いた場合について以下に説明する。まず、半絶縁性のＧａＡｓ（１００）基板にＡｓを照射しながら６３０℃で加熱して表面酸素を脱離させる。そのまま基板温度を５８０℃まで下げた後、膜厚７０ｎｍのＧａＡｓバッファ層を成長し、更に基板温度を５３０℃に下げながら膜厚３５ｎｍのＧａＡｓバッファ層を成長する。次に、基板温度を４６０℃に下げながら膜厚６００ｎｍのアンドープＡｌ0.53Ｇａ0.47Ｓｂ層を成長した後、基板温度を４６０℃に保持しながら膜厚１５ｎｍのＩｎＡｓ層を成長し、更に膜厚５ｎｍのアンドープＡｌ0.53Ｇａ0.47Ｓｂ層を、その上にはＳｎのセル温度を９５０℃に加熱した状態で、ＳｎとＳｂを同時に５６秒間照射することでＳｎのデルタドープ層を形成し、その上には膜厚３０ｎｍのアンドープＡｌ0.53Ｇａ0.47Ｓｂ層を成長した。また、本実施例では、Ａｌ0.53Ｇａ0.47Ｓｂ層の最表面の酸化等を防止する目的で、半導体保護層としてＧａＡｓキャップ層をアンドープＡｌ0.53Ｇａ0.47Ｓｂ層上に成長した。
【００４９】
この薄膜積層体の電気的特性をファンデルポー法、ホール測定により評価した結果、電子移動度は３０３００ｃｍ2／Ｖｓ、シート電子濃度１．６０×１０12ｃｍ-2であった。ここで、電子移動度は単位電界あたりの電子の動く速度、シート電子濃度は、１ｃｍ2当たりの電子の数である。Ｓｎのデルタドープ層がない場合の薄膜積層体では、電子移動度は２５３００ｃｍ2／Ｖｓ、シート電子濃度５．９×１０11ｃｍ-2であるので、本実施例では、電子移動度、電子濃度ともに高い値を有し、Ｓｎデルタドープ層の効果は非常に大きいことがわかった。この結果から、従来アクセプタとして働くといわれていたIＶ族元素Ｓｎは、ドナーとして働くことが明らかとなった。ＴｅなどのＶI族元素に比べて、蒸気圧が低く、取り扱いが容易で、チャンバの汚染の恐れがないIＶ族元素Ｓｎで、電子走行層の電子濃度を制御できることは、工業上極めて好ましい。
【００５０】
これらの薄膜積層体において、メサエッチ工程を経た後、ソース電極、ドレイン電極を形成する箇所をエッチングすることでＩｎＡｓ表面を露出させ、ＩｎＡｓ上に直接ソース電極、ドレイン電極を形成し、さらにＧａＡｓキャップ層上にゲート電極を形成することで、高電子移動度トランジスタＨＥＭＴを作製した。
【００５１】
本実施例においては、Ｓｎデルタドープ層をＩｎＡｓとＡｌ0.53Ｇａ0.47Ｓｂ層との界面から５ｎｍ離れた部位に、Ｓｎセル温度を９５０℃に加熱した状態で、５６秒間照射することで形成している。
【００５２】
ここで、Ｓｎデルタドープ層の位置（ＩｎＡｓとＡｌ0.53Ｇａ0.47Ｓｂ層との界面からの距離）、Ｓｎを照射する時間をそれぞれ変化させたときの、薄膜積層体のシート電子濃度の値を図２及び図３に示す。
【００５３】
図２は、Ｓｎデルタドープ層の位置（ＩｎＡｓとＡｌ0.53Ｇａ0.47Ｓｂ層との界面からの距離）と薄膜積層体のシート電子濃度の関係をグラフに示した図で、図３は、Ｓｎを照射した時間と薄膜積層体のシート電子濃度の関係をグラフに示した図である。
【００５４】
このときのＳｎセル温度は９５０℃である。図２からドープ位置が近いとシート電子濃度が高く、ドープ位置が遠いとシート電子濃度が低いことがわかった。ＡｌＧａＡｓＳｂ電子供給層中の電子が、ＩｎＡｓ電子走行層に落ち込む電子の確率が、ドープ位置が遠くなるに従って減少するためと考えられる。図３からは、Ｓｎの照射する時間を長くするほど、シート電子濃度は単調に増加することがわかった。これらの結果から、Ｓｎデルタドープ層の位置（ＩｎＡｓとＡｌ0.53Ｇａ0.47Ｓｂ層との界面からの距離）、Ｓｎを照射する時間を制御するだけで、薄膜積層体のシート電子濃度を容易に制御することができることを見出した。
【００５５】
図４は、薄膜積層体のシート電子濃度と電子移動度の関係をグラフに示した図である。ここにはＳｎのドープ位置を２．５ｎｍから２０ｎｍ、Ｓｎセル温度を９３０℃から９７０℃、Ｓｎ照射時間を０秒から９４秒まで変化させた、全データをプロットした。この図４からシート電子濃度が５×１０11ｃｍ-2以上３×１０12ｃｍ-3以下、すなわち、電子濃度３×１０17ｃｍ-3以上２×１０18ｃｍ-3以下で高い電子移動度を有していることがわかる。特に１．２×１０12ｃｍ-2以上１．６×１０12ｃｍ-2以下、すなわち、電子濃度８×１０17ｃｍ-3以上１．１×１０18ｃｍ-3以下では電子移動度は３００００ｃｍ2／Ｖｓ以上であり好ましい。
【００５６】
図５は、薄膜積層体のＳｎデルタドープ層の位置（ＩｎＡｓとＡｌ0.53Ｇａ0.47Ｓｂ層との界面からの距離）と電子移動度の関係をグラフに示した図である。このときのＳｎセル温度は９５０℃、Ｓｎの照射時間は５６秒としている。ドープする位置を近づけすぎると、ＩｎＡｓがＳｎの不純物散乱の影響を受けてしまうので電子移動度は低下してしまう。逆にドープする位置が遠いと、シート電子濃度は低くなってしまうため、電子移動度は低下する。電子移動度は２７０００（ｃｍ2／Ｖｓ）以上であることが好ましく、図５の結果から、Ｓｎデルタドープ層の位置（ＩｎＡｓとＡｌ0.53Ｇａ0.47Ｓｂ層との界面からの距離）は、２．５ｎｍ以上２０ｎｍ以下であることが好ましい。
【００５７】
［実施例２］
上述した薄膜積層体をメサエッチ工程により、十字型に成形した後、電極を形成する箇所のみエッチングすることでＩｎＡｓ表面を露出させ、ＩｎＡｓ上に電極を形成することで、磁気センサであるホール素子を作製した。
【００５８】
図６は、作製したホール素子の構造を示す断面図で、図７は、作製したホール素子の構造を示す上面図である。なお、符号９はオーミック電極を示している。
【００５９】
このとき用いた薄膜積層体の電気的特性は、電子移動度３０３００ｃｍ2／Ｖｓ、シート抵抗１５８Ω、シート電子濃度１．３０×１０12ｃｍ-2である。本例のホール素子で得られた特性は、入力抵抗値が３００Ω、定電圧１Ｖで駆動したとき、５０ｍＴの磁束密度の印加でホール電圧が７５ｍＶであった。すなわち、磁界での感度は、７５ｍＶ／Ｖ・５０ｍＴの高感度を示した。
【００６０】
［実施例３］
上述した実施例１の薄膜積層体を用いて、磁気センサである磁気抵抗素子を作製した。このとき用いた薄膜積層体の電気的特性は、電子移動度３０７００ｃｍ2／Ｖｓ、シート抵抗１４４Ω、シート電子濃度１．４２×１０12ｃｍ-2である。
【００６１】
図８は、作製した磁気抵抗素子の構造を示す断面図で、図９は、作製した磁気抵抗素子の構造を示す上面図である。
メサエッチ工程により、短冊状に成形した後、電極を形成する箇所のみエッチングすることでＩｎＡｓ表面を露出させ、ＩｎＡｓ上にオーミック電極９、短絡電極１０を形成することで磁気抵抗素子を作製した。端子電極部を除いてＩｎＡｓの薄膜からなる磁気抵抗素子部の長さが１４５０μｍ、ＩｎＡｓ薄膜の幅が１２０μｍ、幅１２０μｍのＩｎＡｓ磁気抵抗素子部を跨いで形成されたＣｕ／Ｎｉ／Ａｕ／Ｎｉの４層からなる短絡電極は長さ１２０μｍでその幅は９μｍであり、等間隔でＩｎＡｓ薄膜に直接接触して形成した。電極間の抵抗値は磁界の印加がない場合は１２００Ωであった。
【００６２】
磁気抵抗素子を磁気センサとして使うときに加えられる磁束密度領域、すなわち、磁気抵抗変化が磁束密度に直線的に変化する磁束密度の領域でもあり、かつ、高感度で微弱な磁界変化を検出するためのバイアス磁束密度の領域でもある０．４５Ｔの磁束密度のときの絶対的な抵抗変化率は１６０％であり、極めて大きな磁気抵抗変化示した。
【００６３】
［実施例４］
薄膜形成方法の一例として、分子線エピタキシー法（ＭＢＥ法）を用いた場合について以下に説明する。まず、半絶縁性のＧａＡｓ（１００）基板にＡｓを照射しながら６３０℃で加熱して表面酸素を脱離させる。そのまま基板温度を５８０℃まで下げた後、膜厚７０ｎｍのＧａＡｓバッファ層を成長し、更に基板温度を５３０℃に下げながら膜厚３５ｎｍのＧａＡｓバッファ層を成長する。次に、基板温度を４６０℃に下げながら膜厚６００ｎｍのアンドープＡｌ0.53Ｇａ0.47Ｓｂ層を成長した後、基板温度を４６０℃に保持しながら膜厚１５ｎｍのＩｎＡｓ層を成長し、更に膜厚５ｎｍのアンドープＡｌ0.53Ｇａ0.47Ｓｂ層を、その上にはＳｎのセル温度を９５０℃に加熱した状態で、ＳｎとＳｂを同時に７５秒間照射することでＳｎのデルタドープ層を形成し、その上には膜厚３０ｎｍ のアンドープＡｌ0.53Ｇａ0.47Ｓｂ層を成長した。また、今回の実施例ではＡｌ0.53Ｇａ0.47Ｓｂ層の最表面の酸化等を防止する目的で、半導体保護層としてＧａＡｓキャップ層をアンドープＡｌ0.53Ｇａ0.47Ｓｂ層上に成長した。
【００６４】
この薄膜積層体の電子移動度は２８０００ｃｍ2／Ｖｓ、シート電子濃度２．１６×１０12ｃｍ-2であった。Ｓｎのデルタドープ層がない場合の薄膜積層体では、電子移動度は２５３００ｃｍ2／Ｖｓ、シート電子濃度５．９×１０11ｃｍ-2であるので、本実施例では、電子移動度、電子濃度ともに高い値を有し、Ｓｎデルタドープ層の効果は非常に大きいことがわかった。実施例１と比較して、電子移動度はやや低下するものの、Ｓｎの照射時間を長くすることで、より高いシート電子濃度の特性を得ることができる。
【００６５】
［実施例５］
薄膜形成方法の一例として、分子線エピタキシー法（ＭＢＥ法）を用いた場合について以下に説明する。まず、半絶縁性のＧａＡｓ（１００）基板にＡｓを照射しながら６３０℃で加熱して表面酸素を脱離させる。そのまま基板温度を５８０℃まで下げた後、膜厚７０ｎｍのＧａＡｓバッファ層を成長し、更に基板温度を５３０℃に下げながら膜厚３５ｎｍのＧａＡｓバッファ層を成長する。次に、基板温度を４６０℃に下げながら膜厚６００ｎｍのアンドープＡｌ0.53Ｇａ0.47Ｓｂ層を成長した後、基板温度を４６０℃に保持しながら膜厚１５ｎｍのＩｎＡｓ層を成長し、更に膜厚３５ｎｍのＳｎをドープしたＡｌ0.53Ｇａ0.47Ｓｂ層を成長した。また、本実施例ではＡｌ0.53Ｇａ0.47Ｓｂ層の最表面の酸化等を防止する目的で、半導体保護層としてＧａＡｓキャップ層をＳｎドープＡｌ0.53Ｇａ0.47Ｓｂ層上に成長した。
【００６６】
この薄膜積層体の電子移動度は２４３００ｃｍ2／Ｖｓ、シート電子濃度２．１１×１０12ｃｍ-2であった。Ｓｎのドープ層がない場合の薄膜積層体では、電子移動度は２５３００ｃｍ2／Ｖｓ、シート電子濃度５．９×１０11ｃｍ-2であるので、本実施例では、電子移動度、電子濃度ともに高い値を有し、Ｓｎドープ層の効果は非常に大きいことがわかった。
【００６７】
［実施例６］
薄膜形成方法の一例として、分子線エピタキシー法（ＭＢＥ法）を用いた場合について以下に説明する。まず、半絶縁性のＧａＡｓ（１００）基板にＡｓを照射しながら６３０℃で加熱して表面酸素を脱離させる。そのまま基板温度を５８０℃まで下げた後、膜厚７０ｎｍのＧａＡｓバッファ層を成長し、更に基板温度を５３０℃に下げながら膜厚３５ｎｍのＧａＡｓバッファ層を成長する。次に、基板温度を４６０℃に下げながら膜厚６００ｎｍのアンドープＡｌ0.53Ｇａ0.47Ｓｂ層を成長した後、基板温度を４６０℃に保持しながら膜厚１５ｎｍのＩｎＡｓ層を成長し、更に膜厚２０ｎｍのＳｎをドープしたＡｌ0.53Ｇａ0.47Ｓｂ層を成長した後、膜厚１５ｎｍのアンドープのＡｌ0.53Ｇａ0.47Ｓｂ層を成長した。また、本実施例ではＡｌ0.53Ｇａ0.47Ｓｂ層の最表面の酸化等を防止する目的で、半導体保護層としてＧａＡｓキャップ層をＳｎドープＡｌ0.53Ｇａ0.47Ｓｂ層上に成長した。
【００６８】
この薄膜積層体の電子移動度は２５１００ｃｍ2／Ｖｓ、シート電子濃度１．８８×１０12ｃｍ-2であった。Ｓｎのドープ層がない場合の薄膜積層体では、電子移動度は２５３００ｃｍ2／Ｖｓ、シート電子濃度５．９×１０11ｃｍ-2であるので、本実施例では、電子移動度、電子濃度ともに高い値を有し、Ｓｎドープ層の効果は非常に大きいことがわかった。
【００６９】
［実施例７］
薄膜形成方法の一例として、分子線エピタキシー法（ＭＢＥ法）を用いた場合について以下に説明する。まず、半絶縁性のＧａＡｓ（１００）基板にＡｓを照射しながら６３０℃で加熱して表面酸素を脱離させる。そのまま基板温度を５８０℃まで下げた後、膜厚７０ｎｍのＧａＡｓバッファ層を成長し、更に基板温度を５３０℃に下げながら膜厚３５ｎｍのＧａＡｓバッファ層を成長する。次に、基板温度を４６０℃に下げながら膜厚６００ｎｍのアンドープＡｌ0.53Ｇａ0.47Ｓｂ層を成長した後、基板温度を４６０℃に保持しながら膜厚１５ｎｍのＩｎＡｓ層を成長し、更に膜厚５ｎｍのアンドープのＡｌ0.53Ｇａ0.47Ｓｂ層を成長した後、膜厚３０ｎｍのＳｎをドープしたＡｌ0.53Ｇａ0.47Ｓｂ層を成長した。また、本実施例ではＡｌ0.53Ｇａ0.47Ｓｂ層の最表面の酸化等を防止する目的で、半導体保護層としてＧａＡｓキャップ層をＳｎドープＡｌ0.53Ｇａ0.47Ｓｂ層上に成長した。
【００７０】
この薄膜積層体の電子移動度は２９５００ｃｍ2／Ｖｓ、シート電子濃度１．３６×１０12ｃｍ-2であった。Ｓｎのドープ層がない場合の薄膜積層体では、電子移動度は２５３００ｃｍ2／Ｖｓ、シート電子濃度５．９×１０11ｃｍ-2であるので、本実施例では、電子移動度、電子濃度ともに高い値を有し、Ｓｎドープ層の効果は非常に大きいことがわかった。
【００７１】
［実施例８］
薄膜形成方法の一例として、分子線エピタキシー法（ＭＢＥ法）を用いた場合について以下に説明する。まず、半絶縁性のＧａＡｓ（１００）基板にＡｓを照射しながら６３０℃で加熱して表面酸素を脱離させる。そのまま基板温度を５８０℃まで下げた後、膜厚７０ｎｍのＧａＡｓバッファ層を成長し、更に基板温度を５３０℃に下げながら膜厚３５ｎｍのＧａＡｓバッファ層を成長する。次に、基板温度を４６０℃に下げながら膜厚６００ｎｍのアンドープＡｌ0.53Ｇａ0.47Ｓｂ層を成長した後、基板温度を４６０℃に保持しながら膜厚１５ｎｍのＩｎＡｓ層を成長し、更にその上に膜厚５ｎｍのアンドープのＡｌ0.53Ｇａ0.47Ｓｂ層、膜厚１５ｎｍのＳｎをドープしたＡｌ0.53Ｇａ0.47Ｓｂ層、膜厚１５ｎｍのアンドープのＡｌ0.53Ｇａ0.47Ｓｂ層を順次成長した。また、本実施例ではＡｌ0.53Ｇａ0.47Ｓｂ層の最表面の酸化等を防止する目的で、半導体保護層としてＧａＡｓキャップ層をＳｎドープＡｌ0.53Ｇａ0.47Ｓｂ層上に成長した。
【００７２】
この薄膜積層体の電子移動度は３０１００ｃｍ2／Ｖｓ、シート電子濃度１．３１×１０12ｃｍ-2であった。Ｓｎのドープ層がない場合の薄膜積層体では、電子移動度は２５３００ｃｍ2／Ｖｓ、シート電子濃度５．９×１０11ｃｍ-2であるので、本実施例では、電子移動度、電子濃度ともに高い値を有し、Ｓｎドープ層の効果は非常に大きいことがわかった。
【００７３】
［実施例９］
薄膜形成方法の一例として、分子線エピタキシー法（ＭＢＥ法）を用いた場合について以下に説明する。まず、半絶縁性のＧａＡｓ（１００）基板にＡｓを照射しながら６３０℃で加熱して表面酸素を脱離させる。そのまま基板温度を５８０℃まで下げた後、膜厚７０ｎｍのＧａＡｓバッファ層を成長し、更に基板温度を５３０℃に下げながら膜厚３５ｎｍのＧａＡｓバッファ層を成長する。次に、基板温度を４６０℃に下げながら膜厚５９５ｎｍのアンドープＡｌ0.53Ｇａ0.47Ｓｂ層を成長した後、Ｓｎのセル温度を９５０℃に加熱した状態で、ＳｎとＳｂを同時に５６秒間照射することでＳｎのデルタドープ層を形成し、その上には膜厚５ｎｍのアンドープＡｌ0.53Ｇａ0.47Ｓｂ層を成長した。更に、基板温度を４６０℃に保持しながら膜厚１５ｎｍのＩｎＡｓ層を成長した後、膜厚３５ｎｍのアンドープＡｌ0.53Ｇａ0.47Ｓｂ層を成長した。また、本実施例ではＡｌ0.53Ｇａ0.47Ｓｂ層の最表面の酸化等を防止する目的で、半導体保護層としてＧａＡｓキャップ層をアンドープＡｌ0.53Ｇａ0.47Ｓｂ層上に成長した。
【００７４】
この薄膜積層体の電子移動度は３０５００ｃｍ2／Ｖｓ、シート電子濃度１．４９×１０12ｃｍ-2であった。Ｓｎのデルタドープ層がない場合の薄膜積層体では、電子移動度は２５３００ｃｍ2／Ｖｓ、シート電子濃度５．９×１０11ｃｍ-2であるので、本実施例では、電子移動度、電子濃度ともに高い値を有し、Ｓｎデルタドープ層の効果は非常に大きいことがわかった。また、実施例１と比較しても、同等の特性が得られており、ＩｎＡｓ電子走行層の下層のＡｌＧａＡｓＳｂ層も、Ｓｎをドープすることで電子供給層として働くことが明らかとなった。
【００７５】
［実施例１０］
薄膜形成方法の一例として分子線エピタキシー法（ＭＢＥ法）を用いた場合について詳細に述べる。まず、半絶縁性のＧａＡｓ（１００）基板にＡｓを照射しながら６３０℃で加熱し表面酸素を脱離させる。そのまま基板温度を５８０℃まで下げた後、膜厚７０ｎｍのＧａＡｓバッファ層を成長し、更に基板温度を５３０℃に下げながら膜厚３５ｎｍのＧａＡｓバッファ層を成長する。次に、基板温度を４６０℃に下げながら膜厚６００ｎｍのアンドープＡｌ0.53Ｇａ0.47Ｓｂ層を成長した後、基板温度を４６０℃に保持しながら膜厚１５ｎｍのＩｎＡｓ層を成長し、更に膜厚５ｎｍのアンドープＡｌ0.53Ｇａ0.47Ｓｂ層を、その上にはＳｎのセル温度を９５０℃に加熱した状態で、ＳｎとＳｂを同時に５６秒間照射することでＳｎのデルタドープ層を形成し、その上には膜厚３０ｎｍのアンドープＡｌ0.53Ｇａ0.47Ｓｂ層を成長した。また、本実施例ではＡｌ0.53Ｇａ0.47Ｓｂ層の最表面の酸化等を防止する目的で、半導体保護層としてＩｎＡｓキャップ層をアンドープＡｌ0.53Ｇａ0.47Ｓｂ層上に成長した。
【００７６】
この薄膜積層体の電子移動度は２９５００ｃｍ2／Ｖｓ、シート電子濃度１．２６×１０12ｃｍ-2であった。Ｓｎのデルタドープ層がない場合の薄膜積層体では、電子移動度は２３３００ｃｍ2／Ｖｓ、シート電子濃度５．４×１０11ｃｍ-2であるので、本実施例では、電子移動度、電子濃度ともに高い値を有し、Ｓｎデルタドープ層の効果は非常に大きいことがわかった。また、実施例１と比較して同等の特性が得られており、キャップ層をＩｎＡｓにした場合でも、Ｓｎデルタドープ層の効果は非常に大きい。
【００７７】
［実施例１１］
薄膜形成方法の一例として、分子線エピタキシー法（ＭＢＥ法）を用いた場合について以下に説明する。まず、半絶縁性のＧａＡｓ（１００）基板にＡｓを照射しながら６３０℃で加熱して表面酸素を脱離させる。そのまま基板温度を５８０℃まで下げた後、膜厚７０ｎｍのＧａＡｓバッファ層を成長し、更に基板温度を５３０℃に下げながら膜厚３５ｎｍのＧａＡｓバッファ層を成長する。次に、基板温度を４６０℃に下げながら膜厚６００ｎｍのアンドープＡｌ0.65Ｇａ0.35Ｓｂ層を成長した後、基板温度を４６０℃に保持しながら膜厚１５ｎｍのＩｎＡｓ層を成長し、更に膜厚５ｎｍのアンドープＡｌ0.65Ｇａ0.35Ｓｂ層を、その上にはＳｎのセル温度を９５０℃に加熱した状態で、ＳｎとＳｂを同時に５６秒間照射することでＳｎのデルタドープ層を形成し、その上には膜厚３０ｎｍのアンドープＡｌ0.65Ｇａ0.35Ｓｂ層を成長した。また、本実施例ではＡｌ0.65Ｇａ0.35Ｓｂ層の最表面の酸化等を防止する目的で、半導体保護層としてＧａＡｓキャップ層をアンドープＡｌ0.65Ｇａ0.35Ｓｂ層上に成長した。
【００７８】
この薄膜積層体の電子移動度は２８７００ｃｍ2／Ｖｓ、シート電子濃度１．３９×１０12ｃｍ-2であった。Ｓｎのデルタドープ層がない場合の薄膜積層体では、電子移動度は２１５００ｃｍ2／Ｖｓ、シート電子濃度５．１×１０11ｃｍ-2であるので、本実施例では、電子移動度、電子濃度ともに高い値を有し、Ｓｎデルタドープ層の効果は非常に大きいことがわかった。また、実施例１と比較して、電子移動度はやや低下するものの、Ｓｎデルタドープ層の効果は非常に大きい。
【００７９】
［実施例１２］
薄膜形成方法の一例として、分子線エピタキシー法（ＭＢＥ法）を用いた場合について以下に説明する。まず、半絶縁性のＧａＡｓ（１００）基板にＡｓを照射しながら６３０℃で加熱して表面酸素を脱離させる。そのまま基板温度を５８０℃まで下げた後、膜厚７０ｎｍのＧａＡｓバッファ層を成長し、更に基板温度を５３０℃に下げながら膜厚３５ｎｍのＧａＡｓバッファ層を成長する。次に、基板温度を４６０℃に下げながら膜厚６００ｎｍのアンドープＡｌ0.8Ｇａ0.2Ｓｂ層を成長した後、基板温度を４６０℃に保持しながら膜厚１５ｎｍのＩｎＡｓ層を成長し、更に膜厚５ｎｍのアンドープＡｌ0.8Ｇａ0.2Ｓｂ層を、その上にはＳｎのセル温度を９５０℃に加熱した状態で、ＳｎとＳｂを同時に５６秒間照射することでＳｎのデルタドープ層を形成し、その上には膜厚３０ｎｍのアンドープＡｌ0.8Ｇａ0.2Ｓｂ層を成長した。また、本実施例ではＡｌ0.8Ｇａ0.2Ｓｂ層の最表面の酸化等を防止する目的で、半導体保護層としてＧａＡｓキャップ層をアンドープＡｌ0.8Ｇａ0.2Ｓｂ層上に成長した。
【００８０】
この薄膜積層体の電子移動度は２５７００ｃｍ2／Ｖｓ、シート電子濃度１．４１×１０12ｃｍ-2であった。Ｓｎのデルタドープ層がない場合の薄膜積層体では、電子移動度は１７１００ｃｍ2／Ｖｓ、シート電子濃度４．１×１０11ｃｍ-2であるので、本実施例では、電子移動度、電子濃度ともに高い値を有し、Ｓｎデルタドープ層の効果は非常に大きいことがわかった。また、実施例１と比較して、電子移動度はやや低下するものの、Ｓｎデルタドープ層の効果は非常に大きい。
【００８１】
［実施例１３］
薄膜形成方法の一例として、分子線エピタキシー法（ＭＢＥ法）を用いた場合について以下に説明する。まず、半絶縁性のＧａＡｓ（１００）基板にＡｓを照射しながら６３０℃で加熱して表面酸素を脱離させる。そのまま基板温度を５８０℃まで下げた後、膜厚７０ｎｍのＧａＡｓバッファ層を成長し、更に基板温度を５３０℃に下げながら膜厚３５ｎｍのＧａＡｓバッファ層を成長する。次に、基板温度を４６０℃に下げながら膜厚６００ｎｍのアンドープＡｌ0.53Ｇａ0.47Ａｓ0.13Ｓｂ0.87層を成長した後、基板温度を４６０℃に保持しながら膜厚１５ｎｍのＩｎＡｓ層を成長し、更に膜厚５ｎｍのアンドープＡｌ0.53Ｇａ0.47Ａｓ0.13Ｓｂ0.87層を、その上にはＳｎのセル温度を９５０℃に加熱した状態で、ＳｎとＳｂを同時に５６秒間照射することでＳｎのデルタドープ層を形成し、その上には膜厚３０ｎｍのアンドープＡｌ0.53Ｇａ0.47Ａｓ0.13Ｓｂ0.87層を成長した。また、本実施例ではＡｌ0.53Ｇａ0.47Ａｓ0.13Ｓｂ0.87層の最表面の酸化等を防止する目的で、半導体保護層としてＧａＡｓキャップ層をアンドープＡｌ0.53Ｇａ0.47Ａｓ0.13Ｓｂ0.87層上に成長した。
【００８２】
この薄膜積層体の電子移動度は２３０００ｃｍ2／Ｖｓ、シート電子濃度１．６７×１０12ｃｍ-2であった。Ｓｎのデルタドープ層がない場合の薄膜積層体では、電子移動度は１５８００ｃｍ2／Ｖｓ、シート電子濃度３．２×１０11ｃｍ-2であるので、本実施例では、電子移動度、電子濃度ともに高い値を有し、Ｓｎデルタドープ層の効果は非常に大きいことがわかった。また、実施例１と比較して、電子移動度はやや低下するものの、Ｓｎデルタドープ層の効果は非常に大きい。
【００８３】
［実施例１４］
薄膜形成方法の一例として、分子線エピタキシー法（ＭＢＥ法）を用いた場合について以下に説明する。まず、半絶縁性のＧａＡｓ（１００）基板にＡｓを照射しながら６３０℃で加熱して表面酸素を脱離させる。そのまま基板温度を５８０℃まで下げた後、膜厚７０ｎｍのＧａＡｓバッファ層を成長し、更に基板温度を５３０℃に下げながら膜厚３５ｎｍのＧａＡｓバッファ層を成長する。次に、基板温度を４６０℃に下げながら膜厚６００ｎｍのアンドープＡｌ0.53Ｇａ0.47Ａｓ0.13Ｓｂ0.87層を成長した後、基板温度を４６０℃に保持しながら膜厚３０ｎｍのＩｎＡｓ層を成長し、更に膜厚５ｎｍのアンドープＡｌ0.53Ｇａ0.47Ａｓ0.13Ｓｂ0.87層を、その上にはＳｎのセル温度を９５０℃に加熱した状態で、ＳｎとＳｂを同時に５６秒間照射することでＳｎのデルタドープ層を形成し、その上には膜厚３０ｎｍ のアンドープＡｌ0.53Ｇａ0.47Ａｓ0.13Ｓｂ0.87層を成長した。また、本実施例ではＡｌ0.53Ｇａ0.47Ａｓ0.13Ｓｂ0.87層の最表面の酸化等を防止する目的で、半導体保護層としてＧａＡｓキャップ層をアンドープＡｌ0.53Ｇａ0.47Ａｓ0.13Ｓｂ0.87層上に成長した。
【００８４】
この薄膜積層体の電子移動度は２４７００ｃｍ2／Ｖｓ、シート電子濃度１．８６×１０12ｃｍ-2であった。Ｓｎのデルタドープ層がない場合の薄膜積層体では、電子移動度は２１３００ｃｍ2／Ｖｓ、シート電子濃度５．６×１０11ｃｍ-2であるので、本実施例では、電子移動度、電子濃度ともに高い値を有し、Ｓｎデルタドープ層の効果は非常に大きいことがわかった。また、実施例１３と比較して、より高い電子移動度、シート電子濃度を得ることができる。
【００８５】
［実施例１５］
薄膜形成方法の一例として、分子線エピタキシー法（ＭＢＥ法）を用いた場合について以下に説明する。まず、半絶縁性のＧａＡｓ（１００）基板にＡｓを照射しながら６３０℃で加熱して表面酸素を脱離させる。そのまま基板温度を５８０℃まで下げた後、膜厚７０ｎｍのＧａＡｓバッファ層を成長し、更に基板温度を５３０℃に下げながら膜厚３５ｎｍのＧａＡｓバッファ層を成長する。次に、基板温度を４６０℃に下げながら膜厚６００ｎｍのアンドープＡｌ0.53Ｇａ0.47Ａｓ0.3Ｓｂ0.7層を成長した後、基板温度を４６０℃に保持しながら膜厚１５ｎｍのＩｎ0.8Ｇａ0.2Ａｓ層を成長し、更に膜厚５ｎｍのアンドープＡｌ0.53Ｇａ0.47Ａｓ0.3Ｓｂ0.7層を、その上にはＳｎのセル温度を９５０℃に加熱した状態で、ＳｎとＳｂを同時に５６秒間照射することでＳｎのデルタドープ層を形成し、その上には膜厚３０ｎｍのアンドープＡｌ0.53Ｇａ0.47Ａｓ0.3Ｓｂ0.7層を成長した。また、本実施例ではＡｌ0.53Ｇａ0.47Ａｓ0.3Ｓｂ0.7層の最表面の酸化等を防止する目的で、半導体保護層としてＧａＡｓキャップ層をアンドープＡｌ0.53Ｇａ0.47Ａｓ0.3Ｓｂ0.7層上に成長した。
【００８６】
この薄膜積層体の電子移動度は１１３００ｃｍ2／Ｖｓ、シート電子濃度１．４２×１０12ｃｍ-2であった。Ｓｎのデルタドープ層がない場合の薄膜積層体では、電子移動度は５６００ｃｍ2／Ｖｓ、シート電子濃度５×１０10ｃｍ-2であるので、本実施例では、電子移動度、電子濃度ともに高い値を有し、Ｓｎデルタドープ層の効果は非常に大きいことがわかった。また、実施例１と比較して、電子移動度は低下するものの、Ｓｎデルタドープ層の効果は非常に大きい。
【００８７】
［実施例１６］
薄膜形成方法の一例として、分子線エピタキシー法（ＭＢＥ法）を用いた場合について以下に説明する。まず、半絶縁性のＧａＡｓ（１００）基板にＡｓを照射しながら６３０℃で加熱して表面酸素を脱離させる。そのまま基板温度を５８０℃まで下げた後、膜厚７０ｎｍのＧａＡｓバッファ層を成長し、更に基板温度を５３０℃に下げながら膜厚３５ｎｍのＧａＡｓバッファ層を成長する。次に、基板温度を４６０℃に下げながら膜厚６００ｎｍのアンドープＡｌ0.53Ｇａ0.47Ａｓ0.2Ｓｂ0.8層を成長した後、基板温度を４６０℃に保持しながら膜厚１５ｎｍのＩｎ0.8Ｇａ0.2Ａｓ層を成長し、更に膜厚５ｎｍのアンドープＡｌ0.53Ｇａ0.47Ａｓ0.2Ｓｂ0.8層を、その上にはＳｎのセル温度を９５０℃に加熱した状態で、ＳｎとＳｂを同時に５６秒間照射することでＳｎのデルタドープ層を形成し、その上には膜厚３０ｎｍ のアンドープＡｌ0.53Ｇａ0.47Ａｓ0.2Ｓｂ0.8層を成長した。また、本実施例ではＡｌ0.53Ｇａ0.47Ａｓ0.2Ｓｂ0.8層の最表面の酸化等を防止する目的で、半導体保護層としてＧａＡｓキャップ層をアンドープＡｌ0.53Ｇａ0.47Ａｓ0.2Ｓｂ0.8層上に成長した。
【００８８】
この薄膜積層体の電子移動度は１１７００ｃｍ2／Ｖｓ、シート電子濃度１．２９×１０12ｃｍ-2であった。Ｓｎのデルタドープ層がない場合の薄膜積層体では、電子移動度は８１００ｃｍ2／Ｖｓ、シート電子濃度２．４×１０11ｃｍ-2であるので、本実施例では、電子移動度、電子濃度ともに高い値を有し、Ｓｎデルタドープ層の効果は非常に大きいことがわかった。また、実施例１と比較して、電子移動度はやや低下するものの、Ｓｎデルタドープ層の効果は非常に大きい。
【図面の簡単な説明】
【００８９】
【図１】本発明による高電子移動度トランジスタ（ＨＥＭＴ）の一実施形態を説明するための断面図である。
【図２】Ｓｎデルタドープ層の位置（ＩｎＡｓとＡｌ0.53Ｇａ0.47Ｓｂ層との界面からの距離）と薄膜積層体のシート電子濃度の関係をグラフに示した図である。
【図３】Ｓｎを照射した時間と薄膜積層体のシート電子濃度の関係をグラフに示した図である。
【図４】薄膜積層体のシート電子濃度と電子移動度の関係をグラフに示した図である。
【図５】薄膜積層体のＳｎデルタドープ層の位置（ＩｎＡｓとＡｌ0.53Ｇａ0.47Ｓｂ層との界面からの距離）と電子移動度の関係をグラフに示した図である。
【図６】作製したホール素子の構造を示す断面図である。
【図７】作製したホール素子の構造を示す上面図である。
【図８】作製した磁気抵抗素子の構造を示す断面図である。
【図９】作製した磁気抵抗素子の構造を示す上面図である。
【図１０】本発明による高電子移動度トランジスタ（ＨＥＭＴ）の製造方法を説明するためのフローチャートを示す図である。
【符号の説明】
【００９０】
１ 基板
２ 第１のＡｌyＧａ1-yＡｓzＳｂ1-z層
３ ＩｎxＧａ1-xＡｓ電子走行層
４ 第２のＡｌyＧａ1-yＡｓzＳｂ1-z層
５ ソース電極、
６ ソース電極５とドレイン電極７の間に設けられたゲート電極
７ ドレイン電極
８ 薄膜積層体
９ オーミック電極
１０ 短絡電極
【特許請求の範囲】
【請求項１】
ＩｎxＧａ1-xＡｓ層（０≦ｘ≦１）とＡｌyＧａ1-yＡｓzＳｂ1-z層（０≦ｙ≦１、０≦ｚ＜１）とのヘテロ接合を少なくとも一つ有する半導体デバイスであって、
少なくとも１層以上の前記ＡｌyＧａ1-yＡｓzＳｂ1-z層にはＳｎがドープされており、電子走行層である前記ＩｎxＧａ1-xＡｓ層への電子供給層となっていることを特徴とする半導体デバイス。
【請求項２】
前記ＡｌyＧａ1-yＡｓzＳｂ1-z層中には、ＳｎがドープされたＡｌyＧａ1-yＡｓzＳｂ1-z層（０≦ｙ≦１、０≦ｚ＜１）が設けられていることを特徴とする請求項１に記載の半導体デバイス。
【請求項３】
前記ＡｌyＧａ1-yＡｓzＳｂ1-z層中には、Ｓｎのデルタドープ層が設けられていることを特徴とする請求項１に記載の半導体デバイス。
【請求項４】
ＩｎxＧａ1-xＡｓ層（０≦ｘ≦１）とＡｌyＧａ1-yＡｓzＳｂ1-z層（０≦ｙ≦１、０≦ｚ＜１）とのヘテロ接合を少なくとも一つ有する半導体デバイスであって、
基板と、該基板上に設けられた第１のＡｌyＧａ1-yＡｓzＳｂ1-z層（０≦ｙ≦１、０≦ｚ＜１）と、該第１のＡｌyＧａ1-yＡｓzＳｂ1-z層の上に設けられた電子走行層としてのＩｎxＧａ1-xＡｓ層（０≦ｘ≦１）と、該ＩｎxＧａ1-xＡｓ層の上に設けられた第２のＡｌyＧａ1-yＡｓzＳｂ1-z層（０≦ｙ≦１、０≦ｚ＜１）とを備え、
前記第１又は第２のＡｌyＧａ1-yＡｓzＳｂ1-z層のうち、少なくとも一方のＡｌyＧａ1-yＡｓzＳｂ1-z層にはＳｎがドープされており、前記ＩｎxＧａ1-xＡｓ層への電子供給層となっていることを特徴とする半導体デバイス。
【請求項５】
前記ＡｌyＧａ1-yＡｓzＳｂ1-z層中には、ＳｎがドープされたＡｌyＧａ1-yＡｓzＳｂ1-z層（０≦ｙ≦１、０≦ｚ＜１）が設けられていることを特徴とする請求項４に記載の半導体デバイス。
【請求項６】
前記ＡｌyＧａ1-yＡｓzＳｂ1-z層中には、Ｓｎのデルタドープ層が設けられていることを特徴とする請求項４に記載の半導体デバイス。
【請求項７】
前記ＩｎxＧａ1-xＡｓと前記ＳｎがドープされたＡｌyＧａ1-yＡｓzＳｂ1-z層との間にある、Ｓｎがドープされていない前記ＡｌyＧａ1-yＡｓzＳｂ1-z層の膜厚は、２．５ｎｍ以上２０ｎｍ以下であることを特徴とする請求項２又は５に記載の半導体デバイス。
【請求項８】
前記ＩｎxＧａ1-xＡｓと前記デルタドープ層との間にある、Ｓｎがドープされていない前記ＡｌyＧａ1-yＡｓzＳｂ1-z層の膜厚は、２．５ｎｍ以上２０ｎｍ以下であることを特徴とする請求項３又は６に記載の半導体デバイス。
【請求項９】
ＩｎxＧａ1-xＡｓ層（０≦ｘ≦１）とＡｌyＧａ1-yＡｓzＳｂ1-z層（０≦ｙ≦１、０≦ｚ＜１）とのヘテロ接合を少なくとも一つ有する半導体デバイスの製造方法であって、
基板上に、アンドープの第１のＡｌyＧａ1-yＡｓzＳｂ1-z（０≦ｙ≦１、０≦ｚ＜１）層を形成する工程と、該第１のＡｌyＧａ1-yＡｓzＳｂ1-z層の上に、電子走行層としてのＩｎxＧａ1-xＡｓ層（０≦ｘ≦１）を形成する工程と、該ＩｎxＧａ1-xＡｓ層の上に、アンドープの第２のＡｌyＧａ1-yＡｓzＳｂ1-z層（０≦ｙ≦１、０≦ｚ＜１）を形成する工程と、該ＡｌyＧａ1-yＡｓzＳｂ1-z層の上にＳｎのデルタドープ層を形成する工程と、該Ｓｎのデルタドープ層の上にアンドープの第３のＡｌyＧａ1-yＡｓzＳｂ1-z層（０≦ｙ≦１、０≦ｚ＜１）を形成する工程とを有することを特徴とする半導体デバイスの製造方法。
【請求項１０】
前記デルタドープ層を形成する工程は、分子線エピタキシー法によりＳｎとＳｂとを同時に、若しくはＳｎとＡｓとＳｂとを同時に照射することを特徴とする請求項９に記載の半導体デバイスの製造方法。
【請求項１１】
請求項１乃至８のいずれかに記載の半導体デバイスと、前記半導体デバイス上にオーミック接合されたソース電極及びドレイン電極と、前記半導体デバイス上に設けられたゲート電極とを備えることを特徴とする高電子移動度トランジスタ。
【請求項１２】
請求項１乃至８のいずれかに記載の半導体デバイスと、前記半導体デバイス上に形成されたオーミック電極とを備えることを特徴とする磁気センサ。
【請求項１】
ＩｎxＧａ1-xＡｓ層（０≦ｘ≦１）とＡｌyＧａ1-yＡｓzＳｂ1-z層（０≦ｙ≦１、０≦ｚ＜１）とのヘテロ接合を少なくとも一つ有する半導体デバイスであって、
少なくとも１層以上の前記ＡｌyＧａ1-yＡｓzＳｂ1-z層にはＳｎがドープされており、電子走行層である前記ＩｎxＧａ1-xＡｓ層への電子供給層となっていることを特徴とする半導体デバイス。
【請求項２】
前記ＡｌyＧａ1-yＡｓzＳｂ1-z層中には、ＳｎがドープされたＡｌyＧａ1-yＡｓzＳｂ1-z層（０≦ｙ≦１、０≦ｚ＜１）が設けられていることを特徴とする請求項１に記載の半導体デバイス。
【請求項３】
前記ＡｌyＧａ1-yＡｓzＳｂ1-z層中には、Ｓｎのデルタドープ層が設けられていることを特徴とする請求項１に記載の半導体デバイス。
【請求項４】
ＩｎxＧａ1-xＡｓ層（０≦ｘ≦１）とＡｌyＧａ1-yＡｓzＳｂ1-z層（０≦ｙ≦１、０≦ｚ＜１）とのヘテロ接合を少なくとも一つ有する半導体デバイスであって、
基板と、該基板上に設けられた第１のＡｌyＧａ1-yＡｓzＳｂ1-z層（０≦ｙ≦１、０≦ｚ＜１）と、該第１のＡｌyＧａ1-yＡｓzＳｂ1-z層の上に設けられた電子走行層としてのＩｎxＧａ1-xＡｓ層（０≦ｘ≦１）と、該ＩｎxＧａ1-xＡｓ層の上に設けられた第２のＡｌyＧａ1-yＡｓzＳｂ1-z層（０≦ｙ≦１、０≦ｚ＜１）とを備え、
前記第１又は第２のＡｌyＧａ1-yＡｓzＳｂ1-z層のうち、少なくとも一方のＡｌyＧａ1-yＡｓzＳｂ1-z層にはＳｎがドープされており、前記ＩｎxＧａ1-xＡｓ層への電子供給層となっていることを特徴とする半導体デバイス。
【請求項５】
前記ＡｌyＧａ1-yＡｓzＳｂ1-z層中には、ＳｎがドープされたＡｌyＧａ1-yＡｓzＳｂ1-z層（０≦ｙ≦１、０≦ｚ＜１）が設けられていることを特徴とする請求項４に記載の半導体デバイス。
【請求項６】
前記ＡｌyＧａ1-yＡｓzＳｂ1-z層中には、Ｓｎのデルタドープ層が設けられていることを特徴とする請求項４に記載の半導体デバイス。
【請求項７】
前記ＩｎxＧａ1-xＡｓと前記ＳｎがドープされたＡｌyＧａ1-yＡｓzＳｂ1-z層との間にある、Ｓｎがドープされていない前記ＡｌyＧａ1-yＡｓzＳｂ1-z層の膜厚は、２．５ｎｍ以上２０ｎｍ以下であることを特徴とする請求項２又は５に記載の半導体デバイス。
【請求項８】
前記ＩｎxＧａ1-xＡｓと前記デルタドープ層との間にある、Ｓｎがドープされていない前記ＡｌyＧａ1-yＡｓzＳｂ1-z層の膜厚は、２．５ｎｍ以上２０ｎｍ以下であることを特徴とする請求項３又は６に記載の半導体デバイス。
【請求項９】
ＩｎxＧａ1-xＡｓ層（０≦ｘ≦１）とＡｌyＧａ1-yＡｓzＳｂ1-z層（０≦ｙ≦１、０≦ｚ＜１）とのヘテロ接合を少なくとも一つ有する半導体デバイスの製造方法であって、
基板上に、アンドープの第１のＡｌyＧａ1-yＡｓzＳｂ1-z（０≦ｙ≦１、０≦ｚ＜１）層を形成する工程と、該第１のＡｌyＧａ1-yＡｓzＳｂ1-z層の上に、電子走行層としてのＩｎxＧａ1-xＡｓ層（０≦ｘ≦１）を形成する工程と、該ＩｎxＧａ1-xＡｓ層の上に、アンドープの第２のＡｌyＧａ1-yＡｓzＳｂ1-z層（０≦ｙ≦１、０≦ｚ＜１）を形成する工程と、該ＡｌyＧａ1-yＡｓzＳｂ1-z層の上にＳｎのデルタドープ層を形成する工程と、該Ｓｎのデルタドープ層の上にアンドープの第３のＡｌyＧａ1-yＡｓzＳｂ1-z層（０≦ｙ≦１、０≦ｚ＜１）を形成する工程とを有することを特徴とする半導体デバイスの製造方法。
【請求項１０】
前記デルタドープ層を形成する工程は、分子線エピタキシー法によりＳｎとＳｂとを同時に、若しくはＳｎとＡｓとＳｂとを同時に照射することを特徴とする請求項９に記載の半導体デバイスの製造方法。
【請求項１１】
請求項１乃至８のいずれかに記載の半導体デバイスと、前記半導体デバイス上にオーミック接合されたソース電極及びドレイン電極と、前記半導体デバイス上に設けられたゲート電極とを備えることを特徴とする高電子移動度トランジスタ。
【請求項１２】
請求項１乃至８のいずれかに記載の半導体デバイスと、前記半導体デバイス上に形成されたオーミック電極とを備えることを特徴とする磁気センサ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２００９−３８３０７（Ｐ２００９−３８３０７Ａ）
【公開日】平成２１年２月１９日（２００９．２．１９）
【国際特許分類】
【出願番号】特願２００７−２０３３６９（Ｐ２００７−２０３３６９）
【出願日】平成１９年８月３日（２００７．８．３）
【出願人】（３０３０４６２７７）旭化成エレクトロニクス株式会社 (840)
【Ｆターム（参考）】
【公開日】平成２１年２月１９日（２００９．２．１９）
【国際特許分類】
【出願日】平成１９年８月３日（２００７．８．３）
【出願人】（３０３０４６２７７）旭化成エレクトロニクス株式会社 (840)
【Ｆターム（参考）】
[ Back to top ]