半導体デバイス製造方法
【課題】バリア金属膜とＣＶＤ法によって形成される金属導体膜である銅膜との間の密着性に優れた半導体デバイスの製造方法を提供すること。
【解決手段】基板上に直接にまたは絶縁体膜を介してバリア金属膜を形成する工程と、該バリア金属膜上にＣＶＤ法によって銅膜を形成する工程とを含む半導体デバイス製造方法において、該バリア金属膜を形成する工程と該銅膜を形成する工程との間に、加熱条件下アンモニア、水素、またはシランのうちの少なくともいずれか１つを含む第１の還元性ガスに暴露する工程と、該銅膜を形成する工程の後に、加熱条件下第２の還元性ガスに暴露する工程と、を有することを特徴とする。
【解決手段】基板上に直接にまたは絶縁体膜を介してバリア金属膜を形成する工程と、該バリア金属膜上にＣＶＤ法によって銅膜を形成する工程とを含む半導体デバイス製造方法において、該バリア金属膜を形成する工程と該銅膜を形成する工程との間に、加熱条件下アンモニア、水素、またはシランのうちの少なくともいずれか１つを含む第１の還元性ガスに暴露する工程と、該銅膜を形成する工程の後に、加熱条件下第２の還元性ガスに暴露する工程と、を有することを特徴とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体デバイス製造方法に関し、一層詳細にはバリア金属膜上にＣＶＤ法によって金属導体膜を形成する金属導体膜形成工程を含む半導体デバイス製造方法に関する。
【背景技術】
【０００２】
ウェハプロセス等の半導体デバイス製造プロセスにおいて、Ｓｉウェハやガラスプレート等を材料とする基板上に金属導体膜（パターン）を形成することが行われる。このとき、金属導体膜の金属イオンあるいは原子が絶縁体膜（絶縁膜）中に拡散して絶縁特性を劣化することを防止するため、金属導体膜と絶縁体膜との間にバリア金属膜を形成することが行われている。このバリア金属膜として、例えば、原料として六弗化タングステン（ＷＦ６）とアンモニア（ＮＨ３）を用いた金属ＣＶＤ(Chemical Vapor Deposition)法や金属ＰＶＤ(Physical Vapor Deposition)法によって窒化タングステン（ＷＮ）薄膜を形成することが行われている。また、金属導体膜についても、バリア金属膜の場合と同様に金属ＣＶＤ法や金属ＰＶＤ法により、あるいは、電気メッキ法によって配線（パターン）としての金属導体膜を形成することが行われている。
【０００３】
ところで、近年、大規模集積回路（以下、ＬＳＩという。）の高密度化および端子数の増加に伴って、ＬＳＩ間を接続する基板上の上記金属導体膜からなる配線の細密化と配線数の増加が求められている。この場合、銅（Ｃｕ）等の金属導体膜をＣＶＤ法によって形成する方法については、細密に配線を形成することができて好適であるが、例えば、後述するＣＭＰ法による研磨処理等の際に密着性の低下のために、剥離が起こるなどの問題がある。また、この金属導体膜とバリア金属膜との密着性の低下は、半導体デバイス使用の際に断線や短絡を生じる原因ともなる。なお、これに対して、金属導体膜をＰＶＤ法によって形成する方法については、密着性の問題は顕在化しないものの、配線を細密に形成する点において必ずしも十分な方法ではない。
【０００４】
上記のように金属導体膜の形成方法の違いによって金属導体膜とバリア金属膜との間の密着性に差が生じる原因として、ＰＶＤ法については形成される金属導体膜中の不純物の含有量が微量であるのに対して、ＣＶＤ法については、有機原料中の炭素（Ｃ）や弗素（Ｆ）等が形成される金属導体膜中に不純物として残存することが挙げられる。
【０００５】
一方、絶縁層を多層に設けた多層薄膜配線基板等において絶縁層間の配線を電気的に接続するためにビア（接続用導電体部）が形成され、あるいは、半導体の拡散層に電気的に接続するためにコンタクトが形成される。これらビアやコンタクトに用いる金属導体膜としては、通常、アルミニウム（Ａｌ）あるいは銅（Ｃｕ）が好適に用いられる。しかしながらＬＳＩの高密度化のためには、ビアを形成するためのビア孔やコンタクトを形成するためのコンタクト孔は孔径を微細化するとともに孔の深さを深くすることが必要であり、したがって、アスペクト比（深さ／孔径）が大きくなる傾向にある。このような場合にビア孔等の底部分と側壁部分に均一な膜厚で金属導体膜およびバリア金属膜を形成する方法としては、前記したＣＶＤ法が好適に採用されており、そのＣＶＤ材料として前記したＣｕおよびＷＮあるいは窒化タンタル（ＴａＮ）が好適に用いられている。
【０００６】
しかしながら、この場合も前記した配線（パターン）形成のときと同様に、ビアを被覆するためのバリア金属膜と金属導体膜との密着性が低下する問題を回避することができない。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平９−２３２３１３号公報
【特許文献２】特開２０００−０６８２３２号公報
【特許文献３】特開平１１−０７４３５４号公報
【特許文献４】特開平１１−１８６２６１号公報
【特許文献５】特開平１１−０８７３５３号公報
【特許文献６】特開平８−２８８２４２号公報
【特許文献７】特開平１０−１８９７３４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明は、上記の問題に鑑みてなされたものであり、バリア金属膜とＣＶＤ法によって形成される金属導体膜である銅膜との間の密着性に優れた半導体デバイスの製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明に係る半導体デバイス製造方法は、基板上に直接にまたは絶縁体膜を介してバリア金属膜を形成する工程と、該バリア金属膜上にＣＶＤ法によって銅膜を形成する工程とを含む半導体デバイス製造方法において、
該バリア金属膜を形成する工程と該銅膜を形成する工程との間に、加熱条件下アンモニア、水素、またはシランのうちの少なくともいずれか１つを含む第１の還元性ガスに暴露する工程と、
該銅膜を形成する工程の後に、加熱条件下第２の還元性ガスに暴露する工程と、
を有することを特徴とする。
【００１０】
ここで、基板は、Ｓｉウェハやガラスプレート等を用いることができ、特に限定しない。また、バリア金属膜は、加熱あるいは電気的なストレス過程において銅膜が絶縁体膜あるいは基板と反応して絶縁体膜あるいは基板の機能を劣化させることを防止するための金属薄膜である。また、銅膜は、配線パターンであってもよく、あるいは、コンタクト孔やビア孔に堆積されるビアやコンタクト等の導体層であってもよい。これらは、以下の各発明においても同様である。
【００１１】
上記の発明の構成により、バリア金属膜とＣＶＤ法により形成される銅膜との密着性を向上することができる。
【００１２】
この場合、前記第２の還元性ガスは、アンモニアまたは水素のうちの少なくともいずれか１つであり、また、前記第１の還元性ガスに暴露する工程および前記第２の還元性ガスに暴露する工程は、それぞれ２５０〜５００℃の温度で行うと、より好適に本発明の効果を奏することができる。
【００１３】
ここで、それぞれの温度は、処理を行うチャンバ内の雰囲気温度をいうが、この雰囲気温度は形成されたバリア金属膜や銅膜の温度と実質的に同一である。
【００１４】
また、この場合、バリア金属膜は窒化タングステン（ＷＮ）または窒化タンタル（ＴａＮ）により形成されると、本発明の効果を好適に奏することができる。
【発明の効果】
【００１５】
本発明によれば、バリア金属膜とＣＶＤ法によって形成される金属導体膜である銅膜との間の密着性に優れた半導体デバイスの製造方法が提供される。
【図面の簡単な説明】
【００１６】
【図１】本実施の形態の第１の例に係る半導体デバイスの製造方法の手順を示すフロー図である。
【図２】本実施の形態の第１の例に係る半導体デバイスの製造方法を説明するためのものであり、ビア孔および配線溝形成工程における半導体デバイスの部分断面図である。
【図３】本実施の形態の第１の例に係る半導体デバイスの製造方法を説明するためのものであり、ビア孔および配線溝クリーニング工程における半導体デバイスの部分断面図である。
【図４】本実施の形態の第１の例に係る半導体デバイスの製造方法を説明するためのものであり、バリア金属膜形成工程における半導体デバイスの部分断面図である。
【図５】本実施の形態の第１の例に係る半導体デバイスの製造方法を説明するためのものであり、第１の還元処理工程における半導体デバイスの部分断面図である。
【図６】本実施の形態の第１の例に係る半導体デバイスの製造方法を説明するためのものであり、金属導体膜形成工程における半導体デバイスの部分断面図である。
【図７】本実施の形態の第１の例に係る半導体デバイスの製造方法を説明するためのものであり、金属導体部堆積工程における半導体デバイスの部分断面図である。
【図８】本実施の形態の第１の例に係る半導体デバイスの製造方法を説明するためのものであり、第２の還元処理工程における半導体デバイスの部分断面図である。
【図９】本実施の形態の第１の例に係る半導体デバイスの製造方法を説明するためのものであり、研磨工程における半導体デバイスの部分断面図である。
【図１０】本実施の形態の第２の例に係る半導体デバイスの製造方法の手順を示すフロー図である。
【図１１】本実施の形態の第２の例に係る半導体デバイスの製造方法を説明するためのものであり、ビア孔および配線溝形成工程における半導体デバイスの部分断面図である。
【図１２】本実施の形態の第２の例に係る半導体デバイスの製造方法を説明するためのものであり、ビア孔および配線溝クリーニング工程における半導体デバイスの部分断面図である。
【図１３】本実施の形態の第１の例に係る半導体デバイスの製造方法を説明するためのものであり、バリア金属膜形成工程における半導体デバイスの部分断面図である。
【図１４】本実施の形態の第２の例に係る半導体デバイスの製造方法を説明するためのものであり、プラズマ処理工程における半導体デバイスの部分断面図である。
【図１５】本実施の形態の第２の例に係る半導体デバイスの製造方法を説明するためのものであり、金属導体膜形成工程における半導体デバイスの部分断面図である。
【図１６】本実施の形態の第２の例に係る半導体デバイスの製造方法を説明するためのものであり、熱処理工程における半導体デバイスの部分断面図である。
【図１７】本実施の形態の第２の例に係る半導体デバイスの製造方法を説明するためのものであり、金属導体部堆積工程における半導体デバイスの部分断面図である。
【図１８】本実施の形態の第２の例に係る半導体デバイスの製造方法を説明するためのものであり、研磨工程における半導体デバイスの部分断面図である。
【図１９】本実施の形態例に係る半導体デバイスの製造方法に適用される半導体製造装置の配置の一例を示す図である。
【図２０】本実施の形態例に係る半導体デバイスの製造方法に適用される半導体製造装置の配置の他の一例を示す図である。
【図２１】本実施の形態例に係る半導体デバイスの製造方法に適用される半導体製造装置の配置の他の一例を示す図である。
【図２２】本実施の形態例に係る半導体デバイスの製造方法に適用される半導体製造装置の配置の他の一例を示す図である。
【図２３】本実施の形態例に係る半導体デバイスの製造方法に適用される半導体製造装置の配置の他の一例を示す図である。
【図２４】本実施の形態例に係る半導体デバイスの製造方法に適用される半導体製造装置の配置の他の一例を示す図である。
【発明を実施するための形態】
【００１７】
本発明に係る半導体デバイス製造方法の好適な実施の形態について、ビア孔に金属導体膜を堆積してビアを形成する場合を例に取り、図を参照して、以下に説明する。
【００１８】
本実施の形態の第１の例に係る半導体デバイス製造方法について、図１の処理フロー図および図２〜図９の半導体デバイスの部分断面図を参照して以下説明する。
【００１９】
まず、例えば、Ｓｉウェハからなる基板１０上に複数の絶縁層（絶縁体膜）１２ａ〜１２ｃを積層した後（各図では便宜的に複数の層を一括して単一の模様で表示している。以下、単に絶縁層１２という。）、絶縁層１２に段差状にビア孔１４ａおよび配線溝１４ｂをエッチングにより形成する（Ｓ１、図２）。この場合、基板１０の直上に形成される第１層の絶縁層１２ａには配線パターンとしての金属導体層１６が形成されている。この金属導体層１６は、例えば、Ｃｕを用いてＣＶＤ法により形成される。なお、金属導体層１６と、基板１０および絶縁層１２ａとの間には、例えば、ＴａＮを用いてＰＶＤ法により形成したバリア金属層１８が設けられている。なお、図３以降において基板１０は図示を省く。
【００２０】
ついで、ウエットクリーニング等により、ビア孔１４ａおよび配線溝１４ｂ中に存在するエッチングの際に発生したポリマー等の不純物（図２中、参照符号２０で示す）を除去（クリーニング）する（Ｓ２、図３）。
【００２１】
ついで、ビア孔１４ａおよび配線溝１４ｂの側壁およびビア孔１４の底（金属導体層１６の上端面）にバリア金属膜２２を形成する（バリア金属膜形成工程：Ｓ３、図４）。このバリア金属膜２２は、原料としてタンタル（Ｔａ）またはＷを用い、１〜３０Ｐａ（絶対圧）程度の減圧下、室温〜２００℃程度の温度で真空蒸着等のＰＶＤ法によって成膜される。この場合、原料のＴａやＷは、アンモニア（ＮＨ３）あるいは窒素（Ｎ２）のガスにより窒化され、成膜後のバリア金属膜２２ではＴａＮまたはＷＮに変化している。
【００２２】
ついで、還元性ガス雰囲気下で加熱処理する（第１の還元処理工程：Ｓ４、図５）。すなわち、還元性ガス（第１の還元性ガス）として、水素化ケイ素（ＳｉｎＨ２ｎ＋２）、好適にはモノシラン（ＳｉＨ４）、あるいは、アンモニア（ＮＨ３）、水素（Ｈ２）、窒素（Ｎ２）等を用い、これらいずれかの、還元性ガス雰囲気中において、例えば、４０Ｐａ程度の真空下で、２５０〜５００℃の範囲内の、例えば、４５０℃の温度で、例えば、３分程度処理する。このとき、例えば、ＮＨ３の場合で最大約２００ｃｍ３（標準状態）／分（ｍｉｎ）程度、ＳｉＨ４の場合で最大約５ｃｍ３（標準状態）／分、Ｈ２の場合で最大約５００ｃｍ３（標準状態）／分程度、それぞれの還元性ガスの１種類単独でまたは２種類以上を混合して流通させる。
【００２３】
ついで、バリア金属膜２２上にＣＶＤ法によって金属導体膜２４を形成する（金属導体膜形成工程：Ｓ５、図６）。ここで、原料として、例えば、有機溶液中にＣｕの一価イオンを含有させた有機金属が用いられる。有機溶液は、ヘキサフルオロアセチルアセトネートに、Ｃｕ原子と結合するための配位子として、例えば、トリメチルビニルシラン、アリルトリメチルシラン、２−メチル−１−ヘキセン−３−エン、３−ヘキシン−２，５−ジメトキシ、ヘキサフルオロプロピン若しくはトリエトキシビニルシラン等のうちのいずれかを含むものを用いる。そして、１０〜１０４Ｐａ程度、好適には２７〜１３３Ｐａ程度の真空下で、１４０〜２４０℃程度、好適には１５０〜２１０℃程度の温度で、加熱により発生する原料ガスにキャリアガスとしてＨ２、Ｈｅ、Ｎ２、Ａｒ等を同伴させて成膜する。このときのキャリアガスの流通量は、最大で５００ｃｍ３（標準状態）／分程度である。
【００２４】
ついで、電気メッキ法により金属導体膜２４上にＣｕを堆積し、ビア孔１４ａおよび配線溝１４ｂを完全に閉塞するとともに、さらに絶縁層１２の上面を覆うようにして金属導体部２６を形成する（Ｓ６、図７）。
【００２５】
ついで、還元性ガス雰囲気下で加熱処理する（第２の還元処理工程：Ｓ７、図８）。すなわち、還元性ガス（第２の還元性ガス）として、ＮＨ３、Ｈｅ、Ｈ２、Ｎ２、Ａｒの何れかを用い、少なくとも１０Ｐａ以上、例えば、６７０Ｐａ程度の真空下で、２５０〜５００℃の範囲内の、例えば、３５０℃の温度で、少なくとも０．５分以上程度、例えば、５分間、処理する。なお、処理時間は処理温度に依存する。このときの還元性ガスの流量は、例えば、Ｈ２の場合で４００ｃｍ３（標準状態）／分程度である。
【００２６】
ここで、上記の手順に代えて、ステップ６（Ｓ６）とステップ７（Ｓ７）とは順序を入れ替えて行ってもよい。
【００２７】
最後に、ＣＭＰ（Chemical Mechanical Polish）法により金属導体部２６を研磨して平坦化処理する（Ｓ８、図９）。すなわち、シリカ粒子等を含む研磨液を注ぎながら定盤に貼付した研磨パッドによって金属導体部２６を精密に研磨して、絶縁層１２を露出させ、絶縁層１２の上端面と金属導体部２６の上端面が同一平面を構成するように平滑化して、ビア２８および配線層２９が形成される。
【００２８】
上記した各工程に加えてさらに適宜他の工程を経ることにより、バリア金属膜形成工程と金属導体膜形成工程との間に、加熱条件下第１の還元性ガスに暴露する第１の還元処理工程と、金属導体膜形成工程の後に、加熱条件下第２の還元性ガスに暴露する第２の還元処理工程と、を経て本実施の形態の第１の例に係る製造方法による半導体デバイスが完成する。
【００２９】
つぎに、本実施の形態の第２の例に係る半導体デバイス製造方法について、図１０の処理フロー図および図１１〜図１８の半導体デバイスの部分断面図を参照して以下説明する。なお、本実施の形態の第２の例に係る半導体デバイス製造方法において、上記本実施の形態の第１の例に係る半導体デバイス製造方法と同一の方法およびその方法によって形成される同一の構成要素については説明を省略するとともに、同一の構成要素には第１の例と同じ参照符号を付す。
【００３０】
まず、第１の例と同様の方法により、絶縁層１２に段差状のビア孔１４ａおよび配線溝１４ｂを形成する（Ｓ１１、図１１）。
【００３１】
ついで、第１の例と同様の方法により、ビア孔１４ａおよび配線溝１４ｂをクリーニングする（Ｓ１２、図１２）。
【００３２】
ついで、ビア孔１４ａおよび配線溝１４ｂの側壁およびビア孔１４の底（金属導体層１６の上端面）にバリア金属膜３０を形成する（バリア金属膜形成工程：Ｓ１３、図１３）。このバリア金属膜３０は、原料としてＷＦ６等を用い、ＮＨ３等を同伴させて、１０〜５００Ｐａ程度の減圧下、３００〜５００℃程度の温度でＣＶＤ法によって成膜される。この場合、ＮＨ３等の窒素を含むガスにより窒化され、成膜後のバリア金属膜３０はＷＮに変化している。
【００３３】
ついで、還元性ガスのプラズマにより加熱条件下暴露処理する（プラズマ処理工程：Ｓ１４、図１４）。すなわち、還元性ガスとして、Ｈ２を用い、このＨ２を、例えば、１００〜４５０℃の温度で、水素流量１〜５００ｃｍ３（標準状態）／分程度、１〜５００Ｐａ程度の圧力条件下で、４００ＫＨｚ〜１３．６５ＭＨｚの高周波を印加してプラズマ化して使用する。
【００３４】
ついで、第１の例と同様の方法により、バリア金属膜３０上にＣＶＤ法によって金属導体膜３２を形成する（金属導体膜形成：Ｓ１５、図１５）。
【００３５】
ついで、ビア孔１４ａおよび配線溝１４ｂを完全に閉塞して金属導体部を形成する前に、還元性ガス雰囲気下で加熱処理する（熱処理工程：Ｓ１６、図１６）。すなわち、還元性ガスとして、Ｈ２、またはＮ２を用い、少なくとも１０Ｐａ以上、例えば、６７０Ｐａ程度の真空下で、３００〜３５０℃の温度で、例えば、５分間熱処理する。なお、処理時間は処理温度に依存する。このときの還元性ガスの流量は、例えば、４００ｃｍ３（標準状態）／分程度とされる。
【００３６】
ついで、第１の例と同様の方法により、金属導体膜３２上にＣｕを堆積し、ビア孔１４ａおよび配線溝１４ｂを完全に閉塞するとともに、さらに絶縁層１２の上面を覆うようにして金属導体部３４を形成する（Ｓ１７、図１７）。
【００３７】
最後に、第１の例と同様の方法により、ＣＭＰ法により金属導体部３４を研磨して平坦化処理し、ビア３６および配線層３７が形成される（Ｓ１８、図１８）。
【００３８】
上記した各工程に加えてさらに適宜他の工程を経ることにより、バリア金属膜形成工程と金属導体膜形成工程との間に、加熱条件下還元性ガスのプラズマに暴露するプラズマ処理工程と、金属導体膜形成工程の後に、さらに、加熱条件下還元性ガスに暴露する熱処理工程とを経て本実施の形態の第２の例に係る製造方法による半導体デバイスが完成する。
【００３９】
以上説明した本実施の形態の第１および第２の例に係る半導体デバイスの製造方法により得られた半導体デバイスの密着性評価結果を表１に示す。
【００４０】
【表１】
ここで、バリア金属膜等を形成するベースとなる基板１０はいずれもＳｉウェハであり、金属導体膜は特に断らない限りすべてＣＶＤ法により形成したＣｕ膜である。実施例１〜４は前記本実施の形態の第１の例に対応するものであり、表１中記載のない条件は前記本実施の形態の第１の例の説明で示したとおりである。実施例５は前記本実施の形態の第２の例に対応するものであり、表１中記載のない条件は前記本実施の形態の第２の例の説明で示したとおりである。
【００４１】
また、実施例１〜４に対する比較例として、第１の還元処理と第２の還元処理のうちの少なくとも１つの工程を省略した例を、比較例１〜５に示した。また、バリア金属膜としてＰＶＤ法によりＴａＮ膜を形成し、そのＴａＮ膜上に中間膜としてＰＶＤ法によりＣｕ膜を形成した後、そのＰＶＤ法によるＣｕ膜上に金属導体膜としてＣＶＤ法によりＣｕ膜を形成し、かつ、本発明の第１の還元処理等を行わないものを、参考例として示した。これらの比較例および参考例の記載のない処理条件は本実施の形態の第１または第２の例の条件に準じている。
【００４２】
密着性の評価は、テープテストおよび強度テストにより行った。テープテストは、所定のテープを基板上の金属導体膜の表面に付着させ、テープを急速に上方に引き上げたときに金属導体膜が基板から剥離するか否かを目視で評価し、強度テストは、セバスチャン測定器を使用した引張り試験法により行った。評価結果は、テープテストについては、金属導体膜が剥離せず密着性の良好なものについて○、金属導体膜が剥離して密着性の良好でないものについて×で示した。強度テストについては、金属導体膜とバリア金属膜との接着箇所が剥離するときの垂直方向の引張り強度で評価した。
【００４３】
表１の結果をまとめると、実施例１〜５は、参考例と同様に、いずれも密着性が良好である。これに対して、本発明の還元処理等の処理を省いた比較例１〜５は、いずれも密着性が良くない。なお、参考例のものは、実施例と同様に密着性が確保されているものの、中間のＣｕ層をＰＶＤ法によって形成しているために配線の細密化を図る点において十分でないという不具合がある。
【００４４】
また、バリア金属膜としてＰＶＤ法によって形成したＴａＮ膜を用いた実施例１〜３のうち、強度テストの測定値は第１の還元処理工程の還元性ガスとしてＳｉＨ４を用いた実施例２のものが７４ＭＰａで最も大きく、したがって、密着性が最も良好であることがわかった。
【００４５】
また、特に説明しなかったが、本実施の形態の第２の例に対応する実施例５は、バリア金属膜形成後プラズマ処理に移る前に、一旦、大気中に２４ｈ以上暴露したものであるが、このような条件下であっても良好な密着性が得られている。これに対して、プラズマ処理に代えてＨ２等の還元性ガス雰囲気下のみで熱処理したものについては密着性が好ましくないことがわかっている。
【００４６】
本発明の作用効果については以下のことが考えられる。
【００４７】
まず、本実施の形態の第１の例について、例えば、実施例２のバリア金属膜をＸＰＳ測定した結果、ＴａＮ表層近傍にＳｉが数レイヤー成長していることがわかっている。このＳｉは第１の還元処理工程におけるＳｉＨ４処理の結果生じたものと考えられる。このＳｉが存在することからみて、ＳｉとＴａＮとが反応してＴａＳｉＮを表層に形成し、このＴａＳｉＮの存在が金属導体膜とバリア金属膜との密着性向上に寄与したものと考えられる。また、このような還元処理工程によって界面のＣ、Ｆ等の不純物が減少することがあるが、他の還元性ガスを用いた実施例１、３についても、これと同様にあるいはＦの減少と界面での接着層の形成作用が想定される。
【００４８】
つぎに、本実施の形態の第２の例については、バリア金属膜の表面に存在する炭素、酸素あるいは弗素をプラズマ処理により除去したことが、金属導体膜とバリア金属膜との密着性向上に寄与したものと考えられる。
【００４９】
以上説明した本発明に係る半導体デバイス製造方法に用いる半導体デバイス製造装置について、装置（クラスターツール）の配置例を図１９〜図２４に示す。
【００５０】
図１９では、例えば搬送アーム４１を配置した中央のスペース（搬送室）４０を挟んで三方に前処理室（第１処理室）４２、金属導体膜形成室（第２処理室）４４および後処理室（第３処理室）４６が配置されている。なお、参照符号４３は、ロードロック室を示す。ここで、前処理室とは、本実施の第１または第２の形態例のバリア金属膜形成処理を行うバリア金属膜形成手段を備えるとともに本実施の第１の形態例の第１の還元処理を行う第１の還元処理手段または本実施の第２の形態例のプラズマ処理を行うプラズマ処理手段を備えた室であり、後処理室とは、本実施の第１の形態例の第２の還元処理を行う第２の還元処理手段または本実施の第２の形態例の熱処理を行う熱処理手段を備えた室であり、ロードロック室４３とは、各処理室を大気中に開放しないでウエハの取り入れ、取り出しを行うための真空室である。これらスペース４０、前処理室４２、金属導体膜形成室４４および後処理室４６は、図１９のように、全て一括して機密状態下に設けてもよく、また、スペース４０のみ大気下に開放されうる状態におき、前処理室４２、金属導体膜形成室４４および後処理室４６はそれぞれ機密室とし、扉を介して半導体デバイスをスペース４０との間で搬入、搬出する構造としてもよい。この場合、さらに多数の室を並列的に設ける必要があるときには、スペース４０を中心にして各室をサークル状に配置してもよい。
【００５１】
図２０では、後処理室４６が独立して他の室４２、４４およびスペース４０と離間して配置されている点が図１９と異なる。
【００５２】
図２１では、図１９のものから室を１つ減らして、前処理と後処理とが１つの室４８で行われるように配置されている。
【００５３】
図２２では、図１９のものから室を１つ減らして、前処理と金属導体膜形成とが１つの室５０で行われるように配置され、また、後処理室４６が独立して室５０およびスペース４０と離間して配置されている。
【００５４】
図２３では、図２１あるいは図２２の変形例として、前処理室４２と後処理と金属導体膜形成とを行う室５２とがスペース４０を挟んで対向して配置されている。
【００５５】
図２４では、前処理、金属導体膜形成および後処理をすべて行うための１つのみの室５４がスペース４０に接して配置されている。
【００５６】
上記したそれぞれの装置配置は、以下の点に特徴がある。
【００５７】
まず、各処理室と中央のスペースとを一体的に接続して設けたものは、処理が進行する過程で大気に暴露することなく一貫処理を行うことができる（図１４、図２１、図２３、図２４）。
【００５８】
これに対して、各処理室および中央のスペースと独立に離間して室を設けたものは、種々の理由により、一貫処理するよりも後処理を事後的に行うことが好ましい場合に好適である（図２０、図２２）。例えば、後処理の前に電気メッキ処理を行う場合が該当する。また、各工程のスループットが異なるときにスループットの大きい工程の原材料（中間製品）を予め準備しておいてその工程の処理量の低下を避ける等の生産量調整を行うことができるという観点からも好適である。さらにまた、複数の工程において処理条件が異なることにより、特定の工程において過酷な条件で処理を行うことによりその処理を行う室が早期に損傷しやすいことがあるが、この場合、複数の室が独立して設けられることにより、その損傷した特定の室についてのみ補修、取り替えを行えばよく、好適である。
【００５９】
また、複数の処理を１つの室で行うものは、室を設けるための費用面からみて好ましい。一方、この場合、異なる処理を１つの室で行うためには、温度等の処理条件を変更するために所定の時間を要しスループットの低下を招き、また、このために精密な温度調整を行なうことは必ずしも容易ではないことに配慮する必要がある。
【００６０】
上記したそれぞれの装置配置の特性を総合的に勘案すると、図２０、図１９および図２１に示された装置配置が、この順で、より好ましいと考えられる。
【符号の説明】
【００６１】
１０ 基板
１２、１２ａ〜１２ｃ 絶縁層
１４ａ ビア孔
１４ｂ 配線溝
２２、３０ バリア金属膜
２４、３２ 金属導体膜
２６、３４ 金属導体部
２８、３６ ビア
２９、３７ 配線層
４０ スペース
４１ 搬送アーム
４２ 前処理室
４３ ロードロック室
４４ 金属導体膜形成室
４６ 後処理室
４８、５０、５２、５４ 室
【技術分野】
【０００１】
本発明は、半導体デバイス製造方法に関し、一層詳細にはバリア金属膜上にＣＶＤ法によって金属導体膜を形成する金属導体膜形成工程を含む半導体デバイス製造方法に関する。
【背景技術】
【０００２】
ウェハプロセス等の半導体デバイス製造プロセスにおいて、Ｓｉウェハやガラスプレート等を材料とする基板上に金属導体膜（パターン）を形成することが行われる。このとき、金属導体膜の金属イオンあるいは原子が絶縁体膜（絶縁膜）中に拡散して絶縁特性を劣化することを防止するため、金属導体膜と絶縁体膜との間にバリア金属膜を形成することが行われている。このバリア金属膜として、例えば、原料として六弗化タングステン（ＷＦ６）とアンモニア（ＮＨ３）を用いた金属ＣＶＤ(Chemical Vapor Deposition)法や金属ＰＶＤ(Physical Vapor Deposition)法によって窒化タングステン（ＷＮ）薄膜を形成することが行われている。また、金属導体膜についても、バリア金属膜の場合と同様に金属ＣＶＤ法や金属ＰＶＤ法により、あるいは、電気メッキ法によって配線（パターン）としての金属導体膜を形成することが行われている。
【０００３】
ところで、近年、大規模集積回路（以下、ＬＳＩという。）の高密度化および端子数の増加に伴って、ＬＳＩ間を接続する基板上の上記金属導体膜からなる配線の細密化と配線数の増加が求められている。この場合、銅（Ｃｕ）等の金属導体膜をＣＶＤ法によって形成する方法については、細密に配線を形成することができて好適であるが、例えば、後述するＣＭＰ法による研磨処理等の際に密着性の低下のために、剥離が起こるなどの問題がある。また、この金属導体膜とバリア金属膜との密着性の低下は、半導体デバイス使用の際に断線や短絡を生じる原因ともなる。なお、これに対して、金属導体膜をＰＶＤ法によって形成する方法については、密着性の問題は顕在化しないものの、配線を細密に形成する点において必ずしも十分な方法ではない。
【０００４】
上記のように金属導体膜の形成方法の違いによって金属導体膜とバリア金属膜との間の密着性に差が生じる原因として、ＰＶＤ法については形成される金属導体膜中の不純物の含有量が微量であるのに対して、ＣＶＤ法については、有機原料中の炭素（Ｃ）や弗素（Ｆ）等が形成される金属導体膜中に不純物として残存することが挙げられる。
【０００５】
一方、絶縁層を多層に設けた多層薄膜配線基板等において絶縁層間の配線を電気的に接続するためにビア（接続用導電体部）が形成され、あるいは、半導体の拡散層に電気的に接続するためにコンタクトが形成される。これらビアやコンタクトに用いる金属導体膜としては、通常、アルミニウム（Ａｌ）あるいは銅（Ｃｕ）が好適に用いられる。しかしながらＬＳＩの高密度化のためには、ビアを形成するためのビア孔やコンタクトを形成するためのコンタクト孔は孔径を微細化するとともに孔の深さを深くすることが必要であり、したがって、アスペクト比（深さ／孔径）が大きくなる傾向にある。このような場合にビア孔等の底部分と側壁部分に均一な膜厚で金属導体膜およびバリア金属膜を形成する方法としては、前記したＣＶＤ法が好適に採用されており、そのＣＶＤ材料として前記したＣｕおよびＷＮあるいは窒化タンタル（ＴａＮ）が好適に用いられている。
【０００６】
しかしながら、この場合も前記した配線（パターン）形成のときと同様に、ビアを被覆するためのバリア金属膜と金属導体膜との密着性が低下する問題を回避することができない。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平９−２３２３１３号公報
【特許文献２】特開２０００−０６８２３２号公報
【特許文献３】特開平１１−０７４３５４号公報
【特許文献４】特開平１１−１８６２６１号公報
【特許文献５】特開平１１−０８７３５３号公報
【特許文献６】特開平８−２８８２４２号公報
【特許文献７】特開平１０−１８９７３４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明は、上記の問題に鑑みてなされたものであり、バリア金属膜とＣＶＤ法によって形成される金属導体膜である銅膜との間の密着性に優れた半導体デバイスの製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明に係る半導体デバイス製造方法は、基板上に直接にまたは絶縁体膜を介してバリア金属膜を形成する工程と、該バリア金属膜上にＣＶＤ法によって銅膜を形成する工程とを含む半導体デバイス製造方法において、
該バリア金属膜を形成する工程と該銅膜を形成する工程との間に、加熱条件下アンモニア、水素、またはシランのうちの少なくともいずれか１つを含む第１の還元性ガスに暴露する工程と、
該銅膜を形成する工程の後に、加熱条件下第２の還元性ガスに暴露する工程と、
を有することを特徴とする。
【００１０】
ここで、基板は、Ｓｉウェハやガラスプレート等を用いることができ、特に限定しない。また、バリア金属膜は、加熱あるいは電気的なストレス過程において銅膜が絶縁体膜あるいは基板と反応して絶縁体膜あるいは基板の機能を劣化させることを防止するための金属薄膜である。また、銅膜は、配線パターンであってもよく、あるいは、コンタクト孔やビア孔に堆積されるビアやコンタクト等の導体層であってもよい。これらは、以下の各発明においても同様である。
【００１１】
上記の発明の構成により、バリア金属膜とＣＶＤ法により形成される銅膜との密着性を向上することができる。
【００１２】
この場合、前記第２の還元性ガスは、アンモニアまたは水素のうちの少なくともいずれか１つであり、また、前記第１の還元性ガスに暴露する工程および前記第２の還元性ガスに暴露する工程は、それぞれ２５０〜５００℃の温度で行うと、より好適に本発明の効果を奏することができる。
【００１３】
ここで、それぞれの温度は、処理を行うチャンバ内の雰囲気温度をいうが、この雰囲気温度は形成されたバリア金属膜や銅膜の温度と実質的に同一である。
【００１４】
また、この場合、バリア金属膜は窒化タングステン（ＷＮ）または窒化タンタル（ＴａＮ）により形成されると、本発明の効果を好適に奏することができる。
【発明の効果】
【００１５】
本発明によれば、バリア金属膜とＣＶＤ法によって形成される金属導体膜である銅膜との間の密着性に優れた半導体デバイスの製造方法が提供される。
【図面の簡単な説明】
【００１６】
【図１】本実施の形態の第１の例に係る半導体デバイスの製造方法の手順を示すフロー図である。
【図２】本実施の形態の第１の例に係る半導体デバイスの製造方法を説明するためのものであり、ビア孔および配線溝形成工程における半導体デバイスの部分断面図である。
【図３】本実施の形態の第１の例に係る半導体デバイスの製造方法を説明するためのものであり、ビア孔および配線溝クリーニング工程における半導体デバイスの部分断面図である。
【図４】本実施の形態の第１の例に係る半導体デバイスの製造方法を説明するためのものであり、バリア金属膜形成工程における半導体デバイスの部分断面図である。
【図５】本実施の形態の第１の例に係る半導体デバイスの製造方法を説明するためのものであり、第１の還元処理工程における半導体デバイスの部分断面図である。
【図６】本実施の形態の第１の例に係る半導体デバイスの製造方法を説明するためのものであり、金属導体膜形成工程における半導体デバイスの部分断面図である。
【図７】本実施の形態の第１の例に係る半導体デバイスの製造方法を説明するためのものであり、金属導体部堆積工程における半導体デバイスの部分断面図である。
【図８】本実施の形態の第１の例に係る半導体デバイスの製造方法を説明するためのものであり、第２の還元処理工程における半導体デバイスの部分断面図である。
【図９】本実施の形態の第１の例に係る半導体デバイスの製造方法を説明するためのものであり、研磨工程における半導体デバイスの部分断面図である。
【図１０】本実施の形態の第２の例に係る半導体デバイスの製造方法の手順を示すフロー図である。
【図１１】本実施の形態の第２の例に係る半導体デバイスの製造方法を説明するためのものであり、ビア孔および配線溝形成工程における半導体デバイスの部分断面図である。
【図１２】本実施の形態の第２の例に係る半導体デバイスの製造方法を説明するためのものであり、ビア孔および配線溝クリーニング工程における半導体デバイスの部分断面図である。
【図１３】本実施の形態の第１の例に係る半導体デバイスの製造方法を説明するためのものであり、バリア金属膜形成工程における半導体デバイスの部分断面図である。
【図１４】本実施の形態の第２の例に係る半導体デバイスの製造方法を説明するためのものであり、プラズマ処理工程における半導体デバイスの部分断面図である。
【図１５】本実施の形態の第２の例に係る半導体デバイスの製造方法を説明するためのものであり、金属導体膜形成工程における半導体デバイスの部分断面図である。
【図１６】本実施の形態の第２の例に係る半導体デバイスの製造方法を説明するためのものであり、熱処理工程における半導体デバイスの部分断面図である。
【図１７】本実施の形態の第２の例に係る半導体デバイスの製造方法を説明するためのものであり、金属導体部堆積工程における半導体デバイスの部分断面図である。
【図１８】本実施の形態の第２の例に係る半導体デバイスの製造方法を説明するためのものであり、研磨工程における半導体デバイスの部分断面図である。
【図１９】本実施の形態例に係る半導体デバイスの製造方法に適用される半導体製造装置の配置の一例を示す図である。
【図２０】本実施の形態例に係る半導体デバイスの製造方法に適用される半導体製造装置の配置の他の一例を示す図である。
【図２１】本実施の形態例に係る半導体デバイスの製造方法に適用される半導体製造装置の配置の他の一例を示す図である。
【図２２】本実施の形態例に係る半導体デバイスの製造方法に適用される半導体製造装置の配置の他の一例を示す図である。
【図２３】本実施の形態例に係る半導体デバイスの製造方法に適用される半導体製造装置の配置の他の一例を示す図である。
【図２４】本実施の形態例に係る半導体デバイスの製造方法に適用される半導体製造装置の配置の他の一例を示す図である。
【発明を実施するための形態】
【００１７】
本発明に係る半導体デバイス製造方法の好適な実施の形態について、ビア孔に金属導体膜を堆積してビアを形成する場合を例に取り、図を参照して、以下に説明する。
【００１８】
本実施の形態の第１の例に係る半導体デバイス製造方法について、図１の処理フロー図および図２〜図９の半導体デバイスの部分断面図を参照して以下説明する。
【００１９】
まず、例えば、Ｓｉウェハからなる基板１０上に複数の絶縁層（絶縁体膜）１２ａ〜１２ｃを積層した後（各図では便宜的に複数の層を一括して単一の模様で表示している。以下、単に絶縁層１２という。）、絶縁層１２に段差状にビア孔１４ａおよび配線溝１４ｂをエッチングにより形成する（Ｓ１、図２）。この場合、基板１０の直上に形成される第１層の絶縁層１２ａには配線パターンとしての金属導体層１６が形成されている。この金属導体層１６は、例えば、Ｃｕを用いてＣＶＤ法により形成される。なお、金属導体層１６と、基板１０および絶縁層１２ａとの間には、例えば、ＴａＮを用いてＰＶＤ法により形成したバリア金属層１８が設けられている。なお、図３以降において基板１０は図示を省く。
【００２０】
ついで、ウエットクリーニング等により、ビア孔１４ａおよび配線溝１４ｂ中に存在するエッチングの際に発生したポリマー等の不純物（図２中、参照符号２０で示す）を除去（クリーニング）する（Ｓ２、図３）。
【００２１】
ついで、ビア孔１４ａおよび配線溝１４ｂの側壁およびビア孔１４の底（金属導体層１６の上端面）にバリア金属膜２２を形成する（バリア金属膜形成工程：Ｓ３、図４）。このバリア金属膜２２は、原料としてタンタル（Ｔａ）またはＷを用い、１〜３０Ｐａ（絶対圧）程度の減圧下、室温〜２００℃程度の温度で真空蒸着等のＰＶＤ法によって成膜される。この場合、原料のＴａやＷは、アンモニア（ＮＨ３）あるいは窒素（Ｎ２）のガスにより窒化され、成膜後のバリア金属膜２２ではＴａＮまたはＷＮに変化している。
【００２２】
ついで、還元性ガス雰囲気下で加熱処理する（第１の還元処理工程：Ｓ４、図５）。すなわち、還元性ガス（第１の還元性ガス）として、水素化ケイ素（ＳｉｎＨ２ｎ＋２）、好適にはモノシラン（ＳｉＨ４）、あるいは、アンモニア（ＮＨ３）、水素（Ｈ２）、窒素（Ｎ２）等を用い、これらいずれかの、還元性ガス雰囲気中において、例えば、４０Ｐａ程度の真空下で、２５０〜５００℃の範囲内の、例えば、４５０℃の温度で、例えば、３分程度処理する。このとき、例えば、ＮＨ３の場合で最大約２００ｃｍ３（標準状態）／分（ｍｉｎ）程度、ＳｉＨ４の場合で最大約５ｃｍ３（標準状態）／分、Ｈ２の場合で最大約５００ｃｍ３（標準状態）／分程度、それぞれの還元性ガスの１種類単独でまたは２種類以上を混合して流通させる。
【００２３】
ついで、バリア金属膜２２上にＣＶＤ法によって金属導体膜２４を形成する（金属導体膜形成工程：Ｓ５、図６）。ここで、原料として、例えば、有機溶液中にＣｕの一価イオンを含有させた有機金属が用いられる。有機溶液は、ヘキサフルオロアセチルアセトネートに、Ｃｕ原子と結合するための配位子として、例えば、トリメチルビニルシラン、アリルトリメチルシラン、２−メチル−１−ヘキセン−３−エン、３−ヘキシン−２，５−ジメトキシ、ヘキサフルオロプロピン若しくはトリエトキシビニルシラン等のうちのいずれかを含むものを用いる。そして、１０〜１０４Ｐａ程度、好適には２７〜１３３Ｐａ程度の真空下で、１４０〜２４０℃程度、好適には１５０〜２１０℃程度の温度で、加熱により発生する原料ガスにキャリアガスとしてＨ２、Ｈｅ、Ｎ２、Ａｒ等を同伴させて成膜する。このときのキャリアガスの流通量は、最大で５００ｃｍ３（標準状態）／分程度である。
【００２４】
ついで、電気メッキ法により金属導体膜２４上にＣｕを堆積し、ビア孔１４ａおよび配線溝１４ｂを完全に閉塞するとともに、さらに絶縁層１２の上面を覆うようにして金属導体部２６を形成する（Ｓ６、図７）。
【００２５】
ついで、還元性ガス雰囲気下で加熱処理する（第２の還元処理工程：Ｓ７、図８）。すなわち、還元性ガス（第２の還元性ガス）として、ＮＨ３、Ｈｅ、Ｈ２、Ｎ２、Ａｒの何れかを用い、少なくとも１０Ｐａ以上、例えば、６７０Ｐａ程度の真空下で、２５０〜５００℃の範囲内の、例えば、３５０℃の温度で、少なくとも０．５分以上程度、例えば、５分間、処理する。なお、処理時間は処理温度に依存する。このときの還元性ガスの流量は、例えば、Ｈ２の場合で４００ｃｍ３（標準状態）／分程度である。
【００２６】
ここで、上記の手順に代えて、ステップ６（Ｓ６）とステップ７（Ｓ７）とは順序を入れ替えて行ってもよい。
【００２７】
最後に、ＣＭＰ（Chemical Mechanical Polish）法により金属導体部２６を研磨して平坦化処理する（Ｓ８、図９）。すなわち、シリカ粒子等を含む研磨液を注ぎながら定盤に貼付した研磨パッドによって金属導体部２６を精密に研磨して、絶縁層１２を露出させ、絶縁層１２の上端面と金属導体部２６の上端面が同一平面を構成するように平滑化して、ビア２８および配線層２９が形成される。
【００２８】
上記した各工程に加えてさらに適宜他の工程を経ることにより、バリア金属膜形成工程と金属導体膜形成工程との間に、加熱条件下第１の還元性ガスに暴露する第１の還元処理工程と、金属導体膜形成工程の後に、加熱条件下第２の還元性ガスに暴露する第２の還元処理工程と、を経て本実施の形態の第１の例に係る製造方法による半導体デバイスが完成する。
【００２９】
つぎに、本実施の形態の第２の例に係る半導体デバイス製造方法について、図１０の処理フロー図および図１１〜図１８の半導体デバイスの部分断面図を参照して以下説明する。なお、本実施の形態の第２の例に係る半導体デバイス製造方法において、上記本実施の形態の第１の例に係る半導体デバイス製造方法と同一の方法およびその方法によって形成される同一の構成要素については説明を省略するとともに、同一の構成要素には第１の例と同じ参照符号を付す。
【００３０】
まず、第１の例と同様の方法により、絶縁層１２に段差状のビア孔１４ａおよび配線溝１４ｂを形成する（Ｓ１１、図１１）。
【００３１】
ついで、第１の例と同様の方法により、ビア孔１４ａおよび配線溝１４ｂをクリーニングする（Ｓ１２、図１２）。
【００３２】
ついで、ビア孔１４ａおよび配線溝１４ｂの側壁およびビア孔１４の底（金属導体層１６の上端面）にバリア金属膜３０を形成する（バリア金属膜形成工程：Ｓ１３、図１３）。このバリア金属膜３０は、原料としてＷＦ６等を用い、ＮＨ３等を同伴させて、１０〜５００Ｐａ程度の減圧下、３００〜５００℃程度の温度でＣＶＤ法によって成膜される。この場合、ＮＨ３等の窒素を含むガスにより窒化され、成膜後のバリア金属膜３０はＷＮに変化している。
【００３３】
ついで、還元性ガスのプラズマにより加熱条件下暴露処理する（プラズマ処理工程：Ｓ１４、図１４）。すなわち、還元性ガスとして、Ｈ２を用い、このＨ２を、例えば、１００〜４５０℃の温度で、水素流量１〜５００ｃｍ３（標準状態）／分程度、１〜５００Ｐａ程度の圧力条件下で、４００ＫＨｚ〜１３．６５ＭＨｚの高周波を印加してプラズマ化して使用する。
【００３４】
ついで、第１の例と同様の方法により、バリア金属膜３０上にＣＶＤ法によって金属導体膜３２を形成する（金属導体膜形成：Ｓ１５、図１５）。
【００３５】
ついで、ビア孔１４ａおよび配線溝１４ｂを完全に閉塞して金属導体部を形成する前に、還元性ガス雰囲気下で加熱処理する（熱処理工程：Ｓ１６、図１６）。すなわち、還元性ガスとして、Ｈ２、またはＮ２を用い、少なくとも１０Ｐａ以上、例えば、６７０Ｐａ程度の真空下で、３００〜３５０℃の温度で、例えば、５分間熱処理する。なお、処理時間は処理温度に依存する。このときの還元性ガスの流量は、例えば、４００ｃｍ３（標準状態）／分程度とされる。
【００３６】
ついで、第１の例と同様の方法により、金属導体膜３２上にＣｕを堆積し、ビア孔１４ａおよび配線溝１４ｂを完全に閉塞するとともに、さらに絶縁層１２の上面を覆うようにして金属導体部３４を形成する（Ｓ１７、図１７）。
【００３７】
最後に、第１の例と同様の方法により、ＣＭＰ法により金属導体部３４を研磨して平坦化処理し、ビア３６および配線層３７が形成される（Ｓ１８、図１８）。
【００３８】
上記した各工程に加えてさらに適宜他の工程を経ることにより、バリア金属膜形成工程と金属導体膜形成工程との間に、加熱条件下還元性ガスのプラズマに暴露するプラズマ処理工程と、金属導体膜形成工程の後に、さらに、加熱条件下還元性ガスに暴露する熱処理工程とを経て本実施の形態の第２の例に係る製造方法による半導体デバイスが完成する。
【００３９】
以上説明した本実施の形態の第１および第２の例に係る半導体デバイスの製造方法により得られた半導体デバイスの密着性評価結果を表１に示す。
【００４０】
【表１】
ここで、バリア金属膜等を形成するベースとなる基板１０はいずれもＳｉウェハであり、金属導体膜は特に断らない限りすべてＣＶＤ法により形成したＣｕ膜である。実施例１〜４は前記本実施の形態の第１の例に対応するものであり、表１中記載のない条件は前記本実施の形態の第１の例の説明で示したとおりである。実施例５は前記本実施の形態の第２の例に対応するものであり、表１中記載のない条件は前記本実施の形態の第２の例の説明で示したとおりである。
【００４１】
また、実施例１〜４に対する比較例として、第１の還元処理と第２の還元処理のうちの少なくとも１つの工程を省略した例を、比較例１〜５に示した。また、バリア金属膜としてＰＶＤ法によりＴａＮ膜を形成し、そのＴａＮ膜上に中間膜としてＰＶＤ法によりＣｕ膜を形成した後、そのＰＶＤ法によるＣｕ膜上に金属導体膜としてＣＶＤ法によりＣｕ膜を形成し、かつ、本発明の第１の還元処理等を行わないものを、参考例として示した。これらの比較例および参考例の記載のない処理条件は本実施の形態の第１または第２の例の条件に準じている。
【００４２】
密着性の評価は、テープテストおよび強度テストにより行った。テープテストは、所定のテープを基板上の金属導体膜の表面に付着させ、テープを急速に上方に引き上げたときに金属導体膜が基板から剥離するか否かを目視で評価し、強度テストは、セバスチャン測定器を使用した引張り試験法により行った。評価結果は、テープテストについては、金属導体膜が剥離せず密着性の良好なものについて○、金属導体膜が剥離して密着性の良好でないものについて×で示した。強度テストについては、金属導体膜とバリア金属膜との接着箇所が剥離するときの垂直方向の引張り強度で評価した。
【００４３】
表１の結果をまとめると、実施例１〜５は、参考例と同様に、いずれも密着性が良好である。これに対して、本発明の還元処理等の処理を省いた比較例１〜５は、いずれも密着性が良くない。なお、参考例のものは、実施例と同様に密着性が確保されているものの、中間のＣｕ層をＰＶＤ法によって形成しているために配線の細密化を図る点において十分でないという不具合がある。
【００４４】
また、バリア金属膜としてＰＶＤ法によって形成したＴａＮ膜を用いた実施例１〜３のうち、強度テストの測定値は第１の還元処理工程の還元性ガスとしてＳｉＨ４を用いた実施例２のものが７４ＭＰａで最も大きく、したがって、密着性が最も良好であることがわかった。
【００４５】
また、特に説明しなかったが、本実施の形態の第２の例に対応する実施例５は、バリア金属膜形成後プラズマ処理に移る前に、一旦、大気中に２４ｈ以上暴露したものであるが、このような条件下であっても良好な密着性が得られている。これに対して、プラズマ処理に代えてＨ２等の還元性ガス雰囲気下のみで熱処理したものについては密着性が好ましくないことがわかっている。
【００４６】
本発明の作用効果については以下のことが考えられる。
【００４７】
まず、本実施の形態の第１の例について、例えば、実施例２のバリア金属膜をＸＰＳ測定した結果、ＴａＮ表層近傍にＳｉが数レイヤー成長していることがわかっている。このＳｉは第１の還元処理工程におけるＳｉＨ４処理の結果生じたものと考えられる。このＳｉが存在することからみて、ＳｉとＴａＮとが反応してＴａＳｉＮを表層に形成し、このＴａＳｉＮの存在が金属導体膜とバリア金属膜との密着性向上に寄与したものと考えられる。また、このような還元処理工程によって界面のＣ、Ｆ等の不純物が減少することがあるが、他の還元性ガスを用いた実施例１、３についても、これと同様にあるいはＦの減少と界面での接着層の形成作用が想定される。
【００４８】
つぎに、本実施の形態の第２の例については、バリア金属膜の表面に存在する炭素、酸素あるいは弗素をプラズマ処理により除去したことが、金属導体膜とバリア金属膜との密着性向上に寄与したものと考えられる。
【００４９】
以上説明した本発明に係る半導体デバイス製造方法に用いる半導体デバイス製造装置について、装置（クラスターツール）の配置例を図１９〜図２４に示す。
【００５０】
図１９では、例えば搬送アーム４１を配置した中央のスペース（搬送室）４０を挟んで三方に前処理室（第１処理室）４２、金属導体膜形成室（第２処理室）４４および後処理室（第３処理室）４６が配置されている。なお、参照符号４３は、ロードロック室を示す。ここで、前処理室とは、本実施の第１または第２の形態例のバリア金属膜形成処理を行うバリア金属膜形成手段を備えるとともに本実施の第１の形態例の第１の還元処理を行う第１の還元処理手段または本実施の第２の形態例のプラズマ処理を行うプラズマ処理手段を備えた室であり、後処理室とは、本実施の第１の形態例の第２の還元処理を行う第２の還元処理手段または本実施の第２の形態例の熱処理を行う熱処理手段を備えた室であり、ロードロック室４３とは、各処理室を大気中に開放しないでウエハの取り入れ、取り出しを行うための真空室である。これらスペース４０、前処理室４２、金属導体膜形成室４４および後処理室４６は、図１９のように、全て一括して機密状態下に設けてもよく、また、スペース４０のみ大気下に開放されうる状態におき、前処理室４２、金属導体膜形成室４４および後処理室４６はそれぞれ機密室とし、扉を介して半導体デバイスをスペース４０との間で搬入、搬出する構造としてもよい。この場合、さらに多数の室を並列的に設ける必要があるときには、スペース４０を中心にして各室をサークル状に配置してもよい。
【００５１】
図２０では、後処理室４６が独立して他の室４２、４４およびスペース４０と離間して配置されている点が図１９と異なる。
【００５２】
図２１では、図１９のものから室を１つ減らして、前処理と後処理とが１つの室４８で行われるように配置されている。
【００５３】
図２２では、図１９のものから室を１つ減らして、前処理と金属導体膜形成とが１つの室５０で行われるように配置され、また、後処理室４６が独立して室５０およびスペース４０と離間して配置されている。
【００５４】
図２３では、図２１あるいは図２２の変形例として、前処理室４２と後処理と金属導体膜形成とを行う室５２とがスペース４０を挟んで対向して配置されている。
【００５５】
図２４では、前処理、金属導体膜形成および後処理をすべて行うための１つのみの室５４がスペース４０に接して配置されている。
【００５６】
上記したそれぞれの装置配置は、以下の点に特徴がある。
【００５７】
まず、各処理室と中央のスペースとを一体的に接続して設けたものは、処理が進行する過程で大気に暴露することなく一貫処理を行うことができる（図１４、図２１、図２３、図２４）。
【００５８】
これに対して、各処理室および中央のスペースと独立に離間して室を設けたものは、種々の理由により、一貫処理するよりも後処理を事後的に行うことが好ましい場合に好適である（図２０、図２２）。例えば、後処理の前に電気メッキ処理を行う場合が該当する。また、各工程のスループットが異なるときにスループットの大きい工程の原材料（中間製品）を予め準備しておいてその工程の処理量の低下を避ける等の生産量調整を行うことができるという観点からも好適である。さらにまた、複数の工程において処理条件が異なることにより、特定の工程において過酷な条件で処理を行うことによりその処理を行う室が早期に損傷しやすいことがあるが、この場合、複数の室が独立して設けられることにより、その損傷した特定の室についてのみ補修、取り替えを行えばよく、好適である。
【００５９】
また、複数の処理を１つの室で行うものは、室を設けるための費用面からみて好ましい。一方、この場合、異なる処理を１つの室で行うためには、温度等の処理条件を変更するために所定の時間を要しスループットの低下を招き、また、このために精密な温度調整を行なうことは必ずしも容易ではないことに配慮する必要がある。
【００６０】
上記したそれぞれの装置配置の特性を総合的に勘案すると、図２０、図１９および図２１に示された装置配置が、この順で、より好ましいと考えられる。
【符号の説明】
【００６１】
１０ 基板
１２、１２ａ〜１２ｃ 絶縁層
１４ａ ビア孔
１４ｂ 配線溝
２２、３０ バリア金属膜
２４、３２ 金属導体膜
２６、３４ 金属導体部
２８、３６ ビア
２９、３７ 配線層
４０ スペース
４１ 搬送アーム
４２ 前処理室
４３ ロードロック室
４４ 金属導体膜形成室
４６ 後処理室
４８、５０、５２、５４ 室
【特許請求の範囲】
【請求項１】
基板上に直接にまたは絶縁体膜を介してバリア金属膜を形成する工程と、該バリア金属膜上にＣＶＤ法によって銅膜を形成する工程とを含む半導体デバイス製造方法において、
該バリア金属膜を形成する工程と該銅膜を形成する工程との間に、加熱条件下アンモニア、水素、またはシランのうちの少なくともいずれか１つを含む第１の還元性ガスに暴露する工程と、
該銅膜を形成する工程の後に、加熱条件下第２の還元性ガスに暴露する工程と、
を有することを特徴とする半導体デバイス製造方法。
【請求項２】
前記第２の還元性ガスは、アンモニアまたは水素のうちの少なくともいずれか１つであることを特徴とする請求項１記載の半導体デバイス製造方法。
【請求項３】
前記バリア金属膜は窒化タングステンまたは窒化タンタルにより形成されることを特徴とする請求項１または２に記載の半導体デバイス製造方法。
【請求項４】
前記第１の還元性ガスに暴露する工程は、２５０〜５００℃の温度で行うことを特徴とする請求項１〜３のいずれか１項記載の半導体デバイス製造方法。
【請求項５】
前記第２の還元性ガスに暴露する工程は、２５０〜５００℃の温度で行うことを特徴とする請求項１〜４のいずれか１項記載の半導体デバイス製造方法。
【請求項１】
基板上に直接にまたは絶縁体膜を介してバリア金属膜を形成する工程と、該バリア金属膜上にＣＶＤ法によって銅膜を形成する工程とを含む半導体デバイス製造方法において、
該バリア金属膜を形成する工程と該銅膜を形成する工程との間に、加熱条件下アンモニア、水素、またはシランのうちの少なくともいずれか１つを含む第１の還元性ガスに暴露する工程と、
該銅膜を形成する工程の後に、加熱条件下第２の還元性ガスに暴露する工程と、
を有することを特徴とする半導体デバイス製造方法。
【請求項２】
前記第２の還元性ガスは、アンモニアまたは水素のうちの少なくともいずれか１つであることを特徴とする請求項１記載の半導体デバイス製造方法。
【請求項３】
前記バリア金属膜は窒化タングステンまたは窒化タンタルにより形成されることを特徴とする請求項１または２に記載の半導体デバイス製造方法。
【請求項４】
前記第１の還元性ガスに暴露する工程は、２５０〜５００℃の温度で行うことを特徴とする請求項１〜３のいずれか１項記載の半導体デバイス製造方法。
【請求項５】
前記第２の還元性ガスに暴露する工程は、２５０〜５００℃の温度で行うことを特徴とする請求項１〜４のいずれか１項記載の半導体デバイス製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【公開番号】特開２０１２−３３９６２（Ｐ２０１２−３３９６２Ａ）
【公開日】平成２４年２月１６日（２０１２．２．１６）
【国際特許分類】
【出願番号】特願２０１１−２３６８４８（Ｐ２０１１−２３６８４８）
【出願日】平成２３年１０月２８日（２０１１．１０．２８）
【分割の表示】特願２０００−１１５１８７（Ｐ２０００−１１５１８７）の分割
【原出願日】平成１２年４月１７日（２０００．４．１７）
【出願人】（０００２１９９６７）東京エレクトロン株式会社 (5,184)
【Ｆターム（参考）】
【公開日】平成２４年２月１６日（２０１２．２．１６）
【国際特許分類】
【出願日】平成２３年１０月２８日（２０１１．１０．２８）
【分割の表示】特願２０００−１１５１８７（Ｐ２０００−１１５１８７）の分割
【原出願日】平成１２年４月１７日（２０００．４．１７）
【出願人】（０００２１９９６７）東京エレクトロン株式会社 (5,184)
【Ｆターム（参考）】
[ Back to top ]