半導体パッケージ、半導体パッケージの製造方法及び半導体装置
【課題】反りを低減することができる半導体パッケージ、半導体パッケージの製造方法及び半導体装置を提供する。
【解決手段】半導体パッケージ１は、半導体チップ２と、半導体チップ２を覆うように形成された第１絶縁層１１と、第１絶縁層１１上に積層され、半導体チップ２と電気的に接続された第２〜第５配線層２０，３０，４０，５０と第２〜第４絶縁層２１，３１，４１とが交互に積層されてなる配線構造と、を有する。第１絶縁層１１の面１１Ａとは反対側の最外層の第４絶縁層４１には、その第４絶縁層４１を厚さ方向に貫通する溝部４１Ｘが形成されている。
【解決手段】半導体パッケージ１は、半導体チップ２と、半導体チップ２を覆うように形成された第１絶縁層１１と、第１絶縁層１１上に積層され、半導体チップ２と電気的に接続された第２〜第５配線層２０，３０，４０，５０と第２〜第４絶縁層２１，３１，４１とが交互に積層されてなる配線構造と、を有する。第１絶縁層１１の面１１Ａとは反対側の最外層の第４絶縁層４１には、その第４絶縁層４１を厚さ方向に貫通する溝部４１Ｘが形成されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体パッケージ、半導体パッケージの製造方法及び半導体装置に関するものである。
【背景技術】
【０００２】
従来、半導体チップと、その半導体チップを覆う樹脂層とを有する半導体パッケージが知られている。
このような半導体パッケージの一例としては、半導体チップの能動面（回路形成面）及び側面が絶縁層により覆われており、その絶縁層上に、半導体チップと電気的に接続された配線構造が積層されてなる構造が提案されている（例えば、特許文献１参照）。
【０００３】
このような半導体パッケージの製造方法としては、以下のような方法が知られている。
例えば支持基板を準備し、その支持基板上に、半導体チップの能動面と反対側の面が支持基板の表面に接するように半導体チップを搭載する。続いて、搭載した半導体チップを絶縁層により封止し、絶縁層上に配線層と層間絶縁層とを積層して配線構造を形成する。そして、支持基板を除去することによって、半導体パッケージを製造する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−３００８５４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従来の半導体パッケージの製造工程では、支持基板上に半導体チップを固定し、絶縁層及び配線構造を形成した状態では、支持基板の剛性が高いため、半導体パッケージには反りがほとんど発生しない。しかし、支持基板を除去すると、その除去した部分の応力が解放されるため、その応力解放に伴って半導体パッケージに反りが生じるという問題があった。
【課題を解決するための手段】
【０００６】
本発明の一観点によれば、半導体チップと、前記半導体チップを覆うように形成された第１絶縁層と、前記第１絶縁層上に積層され、前記半導体チップと電気的に接続された配線層と該配線層上に積層された層間絶縁層とが交互に積層されてなる配線構造と、を有し、前記半導体チップの搭載面とは反対側の最外層の前記層間絶縁層には、該層間絶縁層を厚さ方向に貫通する溝部が形成されている。
【発明の効果】
【０００７】
本発明の一観点によれば、反りを低減することができるという効果を奏する。
【図面の簡単な説明】
【０００８】
【図１】（ａ）は、一実施形態の半導体パッケージを示す概略断面図、（ｂ）は、一実施形態の半導体パッケージを示す概略平面図。なお、（ｂ）では、埋込樹脂層の図示を省略している。
【図２】一実施形態の半導体装置を示す概略断面図。
【図３】（ａ）〜（ｅ）は、一実施形態の半導体パッケージの製造方法を示す概略断面図。
【図４】（ａ）〜（ｃ）は、一実施形態の半導体パッケージの製造方法を示す概略断面図。
【図５】（ａ）、（ｂ）は、一実施形態の半導体パッケージの製造方法を示す概略断面図。
【図６】（ａ）、（ｂ）は、一実施形態の半導体パッケージの製造方法を示す概略断面図。
【図７】（ａ）、（ｂ）は、一実施形態の半導体装置の製造方法を示す概略断面図。
【図８】変形例の半導体パッケージを示す概略断面図。
【図９】変形例の半導体パッケージを示す概略断面図。
【図１０】（ａ）、（ｂ）は、変形例の半導体パッケージを示す概略断面図。
【図１１】（ａ）、（ｂ）は、変形例の半導体パッケージを示す概略平面図。なお、（ａ）、（ｂ）では、埋込樹脂層の図示を省略している。
【図１２】変形例の半導体パッケージを示す概略断面図。
【図１３】比較例１の半導体パッケージを示す概略断面図。
【図１４】比較例２の半導体パッケージを示す概略断面図。
【図１５】反りのシミュレーション結果を示すテーブル。
【発明を実施するための形態】
【０００９】
以下、添付図面を参照して各実施形態を説明する。なお、添付図面は、特徴を分かりやすくするために便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、断面図では、各部材の断面構造を分かりやすくするために、一部の樹脂層のハッチングを省略している。
【００１０】
以下、一実施形態を図１〜図７に従って説明する。
（半導体パッケージの構造）
図１（ａ）に示すように、半導体パッケージ１は、半導体チップ２を有している。この半導体チップ２としては、例えばＣＰＵ（Central Processing Unit）チップやＧＰＵ（Graphics Processing Unit）チップなどのロジックチップを用いることができる。また、半導体チップ２としては、例えばＤＲＡＭ（Dynamic Random Access Memory）チップ、ＳＲＡＭ（Static Random Access Memory）チップやフラッシュメモリチップなどのメモリチップを用いることができる。
【００１１】
このような半導体チップ２は、例えば半導体基板からなる。半導体基板の材料としては、例えばシリコン（Ｓｉ）等を用いることができる。また、半導体チップ２は、第１主面２Ａ（図１（ａ）では、上面）側に半導体集積回路（図示略）が形成されている。この半導体集積回路は、図示は省略するが、上記半導体基板に形成された拡散層、半導体基板上に積層された絶縁層、及び積層された絶縁層に設けられたビア及び配線等を有している。そして、この半導体集積回路上には、該半導体集積回路と電気的に接続された電極パッド２Ｐが設けられている。なお、この電極パッド２Ｐの材料としては、例えばアルミニウム（Ａｌ）、銅（Ｃｕ）とＡｌの合金や、ＣｕとＡｌとＳｉの合金を用いることができる。
【００１２】
上記半導体チップ２の大きさは、例えば平面視で９ｍｍ×９ｍｍ程度とすることができる。半導体チップ２の厚さは、例えば５０〜２００μｍ程度とすることができる。また、本実施形態では、半導体チップ２がシリコンからなり、その半導体チップ２の熱膨張係数が約３．４ｐｐｍ／℃になる。なお、以下の説明では、半導体チップ２の第１主面２Ａを回路形成面２Ａと称する場合もある。
【００１３】
また、半導体パッケージ１は、第１配線層１０と、第１絶縁層１１と、第２配線層２０と、第２絶縁層２１と、第３配線層３０と、第３絶縁層３１と、第４配線層４０と、第４絶縁層４１と、第５配線層５０とが順次積層された配線構造を有している。このように、本実施形態の半導体パッケージ１は、一般的なビルドアップ法を用いて作製される配線基板（支持基材としてのコア基板の両面又は片面に所要数のビルドアップ層を順次形成して積層したもの）とは異なり、支持基材を含まない「コアレス構造」の形態を有している。
【００１４】
なお、第２〜第５配線層２０，３０，４０，５０の材料としては、例えば銅や銅合金を用いることができる。
半導体パッケージ１において、第１配線層１０は、最外層（図１では最下層）に形成されている。この第１配線層１０は、第１導電層１０Ａと第２導電層１０Ｂとを有している。第１導電層１０Ａとしては、例えば金（Ａｕ）膜、ニッケル（Ｎｉ）膜を、Ａｕ膜が半導体パッケージ１の外部に露出するように、この順番で順次積層した導電層を用いることができる。また、第２導電層１０Ｂとしては、例えばＣｕ層等を含む導電層を用いることができる。なお、上記Ａｕ膜の厚さは例えば０．１〜１μｍ程度とすることができ、上記Ｎｉ膜の厚さは例えば１〜１０μｍ程度とすることができる。また、第２導電層１０Ｂ（Ｃｕ層）の厚さは例えば１０〜４０μｍ程度とすることができる。
【００１５】
第１配線層１０の第１主面（図１（ａ）では上面）及び側面は第１絶縁層１１によって覆われている。一方、第１配線層１０の第２主面（図１（ａ）では下面）は第１絶縁層１１から露出しており、他の半導体パッケージ４（図２参照）等と電気的に接続される接続パッド１０Ｐとして機能する。第１配線層１０の平面形状は例えば円形であり、その直径は例えば４０〜１２０μｍ程度とすることができる。この第１配線層１０は、半導体チップ２の外周に沿った環状の形態、いわゆるペリフェラル状に形成されている。
【００１６】
第１絶縁層１１は、半導体チップ２の第１主面２Ａ及び側面を覆い、半導体チップ２の第２主面２Ｂ（図中の下面）を露出するように形成されている。また、第１絶縁層１１は、第１配線層１０の第１主面（図１（ａ）では上面）及び側面を覆い、第１配線層１０の第２主面（図１（ａ）では下面）を露出するように形成されている。すなわち、第１絶縁層１１の面１１Ａ（図１（ａ）では下面）、半導体チップ２の第２主面２Ｂ及び第１配線層１０の第２主面は略面一になるように形成されている。換言すると、半導体チップ２と第１配線層１０（接続パッド１０Ｐ）とは同一平面上に形成されている。第１絶縁層１１の材料としては、熱硬化性を有するエポキシ系の絶縁性樹脂を用いることができる。このエポキシ系樹脂の熱膨張係数は、ガラス転移温度Ｔｇ（例えば１５０℃）よりも低い場合には４６ｐｐｍ／℃程度、ガラス転移温度Ｔｇ以上の場合に１２０ｐｐｍ／℃程度となる。なお、上記絶縁性樹脂としては、熱硬化性を有する樹脂に限定されず、感光性を有する絶縁性樹脂を用いることができる。第１絶縁層１１の厚さは、例えば１００〜１８０μｍ程度とすることができる。なお、以下の説明では、第１絶縁層１１の面１１Ａをチップ搭載面１１Ａと称する場合もある。
【００１７】
第１絶縁層１１には、該第１絶縁層１１を貫通して半導体チップ２の電極パッド２Ｐの上面を露出するビアホールＶＨ１が形成されている。また、第１絶縁層１１には、該第１絶縁層１１を貫通して第１配線層１０の第１主面を露出するビアホールＶＨ２が形成されている。
【００１８】
第２配線層２０は、第１絶縁層１１上に形成されている。第２配線層２０は、ビアホールＶＨ１，ＶＨ２内に充填されたビア配線２０Ａと、第１絶縁層上に形成された配線パターン２０Ｂとを有している。ビア配線２０Ａは、ビアホールＶＨ１の底部に露出した電極パッド２Ｐ又はビアホールＶＨ２の底部に露出した第１配線層１０と電気的に接続されるとともに、配線パターン２０Ｂと電気的に接続されている。なお、ビアホールＶＨ１，ＶＨ２及びビア配線２０Ａは、図１（ａ）において下側（接続パッド１０Ｐ側）から上側（第５配線層５０側）に向かうにつれて径が大きくなるテーパ状に形成されている。また、これらビアホールＶＨ１，ＶＨ２及びビア配線２０Ａの平面形状は例えば円形である。ビアホールＶＨ１及びそのビアホールＶＨ１に形成されたビア配線２０Ａの直径は例えば２０〜５０μｍ程度とすることができ、ビアホールＶＨ２及びそのビアホールＶＨ２に形成されたビア配線２０Ａの直径は例えば７５〜１５０μｍ程度とすることができる。第２配線層２０の配線パターン２０Ｂの厚さは、例えば１５〜３５μｍ程度とすることができる。
【００１９】
第２絶縁層２１（層間絶縁層）は、第１絶縁層１１上に、第２配線層２０を覆うように形成されている。第２絶縁層２１の材料としては、例えば第１絶縁層１１と同一組成の絶縁性樹脂を用いることができる。第２絶縁層２１の厚さは、例えば１５〜３５μｍ程度とすることができる。
【００２０】
第３配線層３０は、第２絶縁層２１上に形成されている。第３配線層３０は、第２絶縁層２１を貫通して第２配線層２０の上面を露出するビアホールＶＨ３内に充填されたビア配線３０Ａと、第２絶縁層２１上に形成された配線パターン３０Ｂとを有している。ビア配線３０Ａは、ビアホールＶＨ３の底部に露出した第２配線層２０と電気的に接続されるとともに、配線パターン３０Ｂと電気的に接続されている。なお、ビアホールＶＨ３及びビア配線３０Ａは、図１（ａ）において下側から上側に向かうに連れて径が大きくなるテーパ状に形成されている。また、これらビアホールＶＨ３及びビア配線３０Ａの平面形状は例えば円形であり、その直径は例えば２０〜５０μｍ程度とすることができる。第３配線層３０の配線パターン３０Ｂの厚さは、例えば１５〜３５μｍ程度とすることができる。
【００２１】
第３絶縁層３１（層間絶縁層）は、第２絶縁層２１上に、第３配線層３０を覆うように形成されている。第３絶縁層３１の材料としては、例えば第１絶縁層１１と同一組成の絶縁性樹脂を用いることができる。第３絶縁層３１の厚さは、例えば１５〜３５μｍ程度とすることができる。
【００２２】
第４配線層４０は、第３絶縁層３１上に形成されている。第４配線層４０は、第３絶縁層３１を貫通して第３配線層３０の上面を露出するビアホールＶＨ４内に充填されたビア配線４０Ａと、第３絶縁層３１上に形成された配線パターン４０Ｂとを有している。ビア配線４０Ａは、ビアホールＶＨ４の底部に露出した第３配線層３０と電気的に接続されるとともに、配線パターン４０Ｂと電気的に接続されている。なお、ビアホールＶＨ４及びビア配線４０Ａは、図１（ａ）において下側から上側に向かうに連れて径が大きくなるテーパ状に形成されている。また、これらビアホールＶＨ４及びビア配線４０Ａの平面形状は例えば円形であり、その直径は例えば２０〜５０μｍ程度とすることができる。第４配線層４０の配線パターン４０Ｂの厚さは、例えば１５〜３５μｍ程度とすることができる。
【００２３】
第４絶縁層４１は、第４配線層４０を覆うように第３絶縁層３１上に形成された最上層（最外層）の層間絶縁層である。第４絶縁層４１は、補強材入りの絶縁層であって、その他の第１〜第３絶縁層１１，２１，３１よりも機械的強度（剛性や硬度等）が高い絶縁層である。この第４絶縁層４１の材料としては、例えば熱硬化性樹脂に対し、補強材を入れた絶縁性樹脂を用いることができる。具体的には、第４絶縁層４１の材料としては、ガラス、アラミド、ＬＣＰ（Liquid Crystal Polymer）繊維の織布や不織布に、エポキシ系やポリイミド系の熱硬化性樹脂を含浸させた補強材入りの絶縁性樹脂を用いることができる。また、第４絶縁層４１の材料としては、当該第４絶縁層４１の熱膨張係数が第１〜第３絶縁層１１，２１，３１の熱膨張係数よりも半導体チップ２の熱膨張係数に近づくように調整された絶縁性樹脂であることが好ましい。換言すると、第４絶縁層４１の材料としては、当該第４絶縁層４１の熱膨張係数が第１〜第３絶縁層１１，２１，３１の熱膨張係数よりも低くなるように調整された絶縁性樹脂であることが好ましい。具体的には、第４絶縁層４１の熱膨張係数は、例えば１８〜３０ｐｐｍ／℃程度に設定されている。なお、第４絶縁層４１の厚さは、例えば５０〜１００μｍ程度とすることができる。
【００２４】
第３絶縁層３１及び第４絶縁層４１には、第４絶縁層４１を厚さ方向に貫通する溝部４１Ｘが形成されている。この溝部４１Ｘは、最外層の層間絶縁層である第４絶縁層４１の面４１Ａから、その第４絶縁層４１の下層の絶縁層である第３絶縁層３１の厚さ方向の中途位置まで形成されている。溝部４１Ｘは、配線層（ここでは、第４配線層４０及び第５配線層５０）に干渉しないように形成されている。この溝部４１Ｘは、例えば断面視して略楔状に形成されている。また、図１（ｂ）に示すように、溝部４１Ｘは、半導体チップ２と対向する領域よりも外側の領域に形成されている。具体的には、溝部４１Ｘは、上記外側の領域において、例えば平面視して格子状に形成されている。
【００２５】
図１（ａ）に示すように、第５配線層５０は、第４絶縁層４１上に形成された最上層（最外層）の配線層である。第５配線層５０は、第４絶縁層４１を貫通して第４配線層４０の上面を露出するビアホールＶＨ５内に充填されたビア配線５０Ａと、第４絶縁層４１上に形成された配線パターン５０Ｂとを有している。ビア配線５０Ａは、ビアホールＶＨ５の底部に露出した第４配線層４０と電気的に接続されるとともに、配線パターン５０Ｂと電気的に接続されている。なお、ビアホールＶＨ５及びビア配線５０Ａは、図１（ａ）において下側から上側に向かうに連れて径が大きくなるテーパ状に形成されている。また、これらビアホールＶＨ５及びビア配線５０Ａの平面形状は例えば円形であり、その直径は例えば５０〜７５μｍ程度とすることができる。
【００２６】
第５配線層５０の配線パターン５０Ｂの厚さは、例えば１５〜３５μｍ程度とすることができる。図１（ｂ）に示すように、配線パターン５０Ｂの平面形状は例えば円形である。この配線パターン５０Ｂは、マトリクス状に配置されている。このため、上記溝部４１Ｘは、半導体チップ２と対向する領域よりも外側の領域において、隣接する配線パターン５０Ｂ間を、左右方向及び上下方向に延在するように形成されている。
【００２７】
半導体チップ２が搭載されている面と反対側（図１（ａ）では上側）の最外層の第４絶縁層４１上には、埋込樹脂層５１が積層されている。この埋込樹脂層５１は、上記溝部４１Ｘを充填するように形成されるとともに、配線パターン５０Ｂの一部を覆うように形成されている。埋込樹脂層５１の材料としては、例えば熱硬化性を有するエポキシ系樹脂にシリカやアルミナ等のフィラーを混入した樹脂材を用いることができる。また、埋込樹脂層５１の材料としては、当該埋込樹脂層５１の熱膨張係数が第１〜第３絶縁層１１，２１，３１の熱膨張係数よりも半導体チップ２の熱膨張係数に近づくように、エポキシ樹脂及びフィラーの含有量などが調整された絶縁性樹脂であることが好ましい。換言すると、埋込樹脂層５１の材料としては、当該埋込樹脂層５１の熱膨張係数が第１〜第３絶縁層１１，２１，３１の熱膨張係数よりも低くなるように調整された絶縁性樹脂であることが好ましい。さらに、埋込樹脂層５１の材料としては、当該埋込樹脂層５１のガラス転移温度Ｔｇが第１〜第３絶縁層１１，２１，３１のガラス転移温度Ｔｇ（例えば１５０℃程度）よりも高い温度（例えば２００℃程度）になるように調整された絶縁性樹脂であることが好ましい。具体的には、埋込樹脂層５１の熱膨張係数は、ガラス転移温度Ｔｇ（ここでは、２００℃）よりも低い場合には１２ｐｐｍ／℃程度、ガラス転移温度Ｔｇ以上の場合には４０ｐｐｍ／℃程度になるように設定されている。
【００２８】
上記埋込樹脂層５１には、第５配線層５０の配線パターン５０Ｂの一部を外部接続用パッド５０Ｐとして露出させるための開口部５１Ｘが形成されている。この外部接続用パッド５０Ｐには、当該半導体パッケージ１をマザーボード等に実装する際に使用されるはんだボールやリードピン等の外部接続端子が接続されるようになっている。なお、必要に応じて、上記開口部５１Ｘから露出する配線パターン５０Ｂ上にＯＳＰ（Organic Solderbility Preservative）処理を施してＯＳＰ膜を形成し、そのＯＳＰ膜に上記外部接続端子を接続するようにしてもよい。また、上記開口部５１Ｘから露出する配線パターン５０Ｂ上に金属層を形成し、その金属層に上記外部接続端子を接続するようにしてもよい。金属層の例としては、Ａｕ層、Ｎｉ／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）や、Ｎｉ／パラジウム（Ｐｄ）／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）などを挙げることができる。なお、上記開口部５１Ｘから露出する配線パターン５０Ｂ（あるいは、配線パターン５０Ｂ上にＯＳＰ膜や金属層が形成されている場合には、それらＯＳＰ膜又は金属層）自体を、外部接続端子としてもよい。
【００２９】
このような構造を有する半導体パッケージ１の大きさは、例えば平面視で１２×１２ｍｍ程度とすることができる。また、半導体パッケージ１全体の厚さは、例えば３００〜７００μｍ程度とすることができる。
【００３０】
（半導体装置の構造）
次に、半導体装置３の構造を図２に従って説明する。なお、図２において、半導体パッケージ１は図１（ａ）とは上下を反転して描かれている。
【００３１】
半導体装置３は、上述した半導体パッケージ１と、その半導体パッケージ１に積層接合された半導体パッケージ４とを有している。
半導体パッケージ４は、配線基板６０と、その配線基板６０にフリップチップ実装された第１の半導体チップ７１と、第１の半導体チップ７１の上に接着された第２の半導体チップ７２とを有している。また、半導体パッケージ４は、第１の半導体チップ７１と配線基板６０との隙間を充填するように設けられたアンダーフィル樹脂７３と、第１の半導体チップ７１及び第２の半導体チップ７２等を封止する封止樹脂７４とを有している。なお、第１の半導体チップ７１の平面形状は、第２の半導体チップ７２の平面形状よりも大きく形成されている。
【００３２】
配線基板６０は、基板本体６１と、基板本体６１の上面に形成されたチップ用パッド６２及びボンディング用パッド６３と、基板本体６１の下面に形成された外部接続端子６４とを有している。
【００３３】
基板本体６１は、図示は省略するが、複数の絶縁層と、複数の絶縁層に形成されたビア及び配線等から構成されている。基板本体６１に設けられたビア及び配線は、チップ用パッド６２、ボンディング用パッド６３及び外部接続端子６４を電気的に接続している。基板本体６１としては、例えばコアレス基板や、コア基板を有するコア付きビルドアップ基板等を用いることができる。
【００３４】
チップ用パッド６２には、第１の半導体チップ７１のバンプ７１Ａがフリップチップ接合されている。また、ボンディング用パッド６３は、ボンディングワイヤ７５を介して、第２の半導体チップ７２の上面に形成された電極パッド（図示略）と電気的に接続されている。これらチップ用パッド６２及びボンディング用パッド６３の材料としては、例えば銅又は銅合金を用いることができる。また、チップ用パッド６２及びボンディング用パッド６３は、銅層の表面に金属層（例えば、Ａｕ層、Ｎｉ／Ａｕ層やＮｉ／Ｐｄ／Ａｕ層など）を施して形成するようにしてもよい。
【００３５】
外部接続端子６４は、半導体パッケージ１，４間を接続するための接続端子（例えば、はんだボールやリードピン）である。それぞれの外部接続端子６４は、上記半導体パッケージ１に配設されている接続パッド１０Ｐの各々に対向するように設けられている。
【００３６】
アンダーフィル樹脂７３は、第１の半導体チップ７１のバンプ７１Ａとチップ用パッド６２との接続部分の接続強度を向上させるための樹脂であり、配線基板６０の上面と第１の半導体チップ７１の下面との隙間を充填するように設けられている。なお、アンダーフィル樹脂７３の材料としては、例えばエポキシ系の絶縁性樹脂を用いることができる。
【００３７】
封止樹脂７４は、第１の半導体チップ７１、第２の半導体チップ７２、ボンディングワイヤ７５及びボンディング用パッド６３を封止するように基板本体６１の上面に設けられている。この封止樹脂７４の材料としては、例えばエポキシ系樹脂などの絶縁性樹脂を用いることができる。封止方法としては、例えばトランスファーモールド法を用いることができる。
【００３８】
そして、半導体装置３では、半導体パッケージ４の下面に形成された外部接続端子６４が、半導体パッケージ１の上面に形成された接続パッド１０Ｐに接合されている。これにより、半導体パッケージ１と半導体パッケージ４とが積層接合され、ＰＯＰ（Package on Package）構造の半導体装置３が形成されている。
【００３９】
ここで、従来の半導体パッケージの場合、つまり半導体パッケージ１の溝部４１Ｘが形成されておらず、第４絶縁層４１及び埋込樹脂層５１の代わりに第２絶縁層２１と同一組成の絶縁性樹脂からなる絶縁層が形成された半導体パッケージの反りについて説明する。このような半導体パッケージでは、例えば熱処理後の冷却の際に発生する収縮量は、半導体チップ２側ではその半導体チップ２の熱膨張係数、つまりシリコンの熱膨張係数に依存する。一方、従来の半導体パッケージの配線構造側では、例えば熱処理後の冷却の際に発生する収縮量は、配線構造の熱膨張係数、つまり第２絶縁層２１等の各絶縁層の熱膨張係数に依存する。上述したように、シリコンの熱膨張係数が３．４ｐｐｍ／℃であるのに対し、第２絶縁層２１としてエポキシ系樹脂を用いる場合には、その熱膨張係数は、ガラス転移温度Ｔｇ（１５０℃）よりも低い場合に４６ｐｐｍ／℃、ガラス転移温度Ｔｇ以上で１２０ｐｐｍ／℃となる。このように、従来の半導体パッケージの配線構造側の熱膨張係数は、半導体チップ２側の熱膨張係数と著しく異なる。これに起因して、例えば熱処理後の冷却の際に配線構造側に発生する収縮量が、半導体チップ２側に発生する収縮量と異なるため、半導体パッケージ１に反りが生じやすい。
【００４０】
（作用）
これに対し、本実施形態の半導体パッケージ１では、最外層の層間絶縁層である第４絶縁層４１及びその第４絶縁層４１の下層に形成された第３絶縁層３１に、その第４絶縁層４１を厚さ方向に貫通する溝部４１Ｘを形成するようにした。これにより、第３絶縁層３１及び第４絶縁層４１が溝部４１Ｘによって複数の領域に分断される。このため、溝部４１Ｘが形成されずに第３絶縁層３１及び第４絶縁層４１が広い領域にわたって一体的に形成された場合と比較して、第３絶縁層３１及び第４絶縁層４１が収縮することによって生じる応力を緩和することができる。この結果、半導体パッケージ１に生じる反りを低減することができる。
【００４１】
さらに、半導体パッケージ１では、最外層の層間絶縁層である第４絶縁層４１及び溝部４１Ｘを充填する埋込樹脂層５１の熱膨張係数を、第１〜第３絶縁層１１，２１，３１の熱膨張係数よりも半導体チップ２の熱膨張係数に近くなるように設定した。これにより、半導体パッケージ１の埋込樹脂層５１側、つまり半導体チップ２と反対側の熱膨張係数を、半導体チップ２側の熱膨張係数に近づけることができる。したがって、例えば熱処理後の冷却の際に埋込樹脂層５１側に発生する収縮量を、半導体チップ２側に発生する収縮量に近づけることができる。この結果、半導体パッケージ１に生じる反りを低減することができる。
【００４２】
（半導体パッケージの製造方法）
次に、上記半導体パッケージ１の製造方法を説明する。
まず、半導体パッケージ１を製造するためには、図３（ａ）に示すように、支持基板８０を用意する。この支持基板８０としては、例えば金属板や金属箔を用いることができ、本実施形態では、例えば銅箔を用いる。この支持基板８０の厚さは、例えば３５〜２００μｍ程度である。
【００４３】
次に、図３（ｂ）に示す工程では、支持基板８０の一方の面８０Ａ（図中の上面）に、開口部８１Ｘを有するレジスト層８１を形成する。開口部８１Ｘは、上記第１配線層１０（図１参照）の形成領域に対応する部分の支持基板８０の面８０Ａを露出するように形成される。レジスト層８１の材料としては、感光性のドライフィルムレジスト又は液状のフォトレジスト（例えばノボラック系樹脂やアクリル系樹脂等のドライフィルムレジストや液状レジスト）等を用いることができる。例えば感光性のドライフィルムレジストを用いる場合には、支持基板８０の面８０Ａにドライフィルムを熱圧着によりラミネートし、そのドライフィルムを露光・現像によりパターニングして、上記開口部８１Ｘを持つレジスト層８１を形成する。なお、液状のフォトレジストを用いる場合にも、同様の工程を経て、レジスト層８１を形成することができる。
【００４４】
続いて、図３（ｃ）に示す工程では、上記レジスト層８１をめっきマスクとして、支持基板８０の面８０Ａに、該支持基板８０をめっき給電層に利用する電解めっきを施す。具体的には、レジスト層８１の開口部８１Ｘから露出された支持基板８０の面８０Ａに電解めっき法を施すことにより、開口部８１Ｘ内に第１導電層１０Ａと第２導電層１０Ｂとを順に積層して第１配線層１０を形成する。例えば第１導電層１０ＡがＡｕ膜、Ｎｉ膜をこの順番で順次積層した構造であり、第２導電層１０ＢがＣｕ層である場合には、まず、支持基板８０をめっき給電層に利用する電解めっき法により、Ａｕ膜、Ｎｉ膜を順に積層して第１導電層１０Ａを形成する。次いで、支持基板８０をめっき給電層に利用する電解めっき法により、第１導電層１０Ａ上にＣｕ層を形成して第２導電層１０Ｂを形成する。その後、レジスト層８１を除去する。
【００４５】
次に、図３（ｄ）に示す工程では、支持基板８０の面８０Ａ上に半導体チップ２を固定する。具体的には、半導体チップ２の回路形成面２Ａとは反対側の第２主面２Ｂが支持基板８０の面８０Ａと対向するように、つまりフェイスアップの状態で半導体チップ２を支持基板８０の面８０Ａ上に固定する。例えば半導体チップ２の第２主面２Ｂに予め粘着層（図示略）を形成しておき、フェイスアップの状態で支持基板８０の面８０Ａ上に配置された半導体チップ２を加圧することにより、上記粘着層を介して支持基板８０の面８０Ａ上に半導体チップ２を固定する。
【００４６】
続いて、図３（ｅ）に示す工程では、支持基板８０の面８０Ａ上に、半導体チップ２及び第１配線層１０を覆うように第１絶縁層１１を形成する。なお、第１絶縁層１１は、例えば支持基板８０に樹脂フィルムをラミネートした後に、樹脂フィルムを押圧しながら１３０〜１５０℃程度の温度で熱処理して硬化させることにより形成することができる。
【００４７】
次に、図４（ａ）に示す工程では、半導体チップ２の回路形成面２Ａに形成された電極パッド２Ｐの上面が露出されるように、第１絶縁層１１の所定箇所にビアホールＶＨ１を形成する。また、第１配線層１０の第２導電層１０Ｂの上面が露出されるように、第１絶縁層１１の所定箇所にビアホールＶＨ２を形成する。これらビアホールＶＨ１，ＶＨ２は、例えばＣＯ２レーザ、ＹＡＧレーザ、エキシマレーザ等によるレーザ加工法によって形成することができる。なお、第１絶縁層１１が感光性樹脂を用いて形成されている場合には、例えばフォトリソグラフィ法により所要のビアホールＶＨ１，ＶＨ２を形成するようにしてもよい。
【００４８】
続いて、ビアホールＶＨ１，ＶＨ２をレーザ加工法によって形成した場合には、デスミア処理を行って、ビアホールＶＨ１，ＶＨ２内の樹脂残渣（樹脂スミア）を除去する。このデスミア処理は、例えば過マンガン酸塩法などを用いて行うことができる。
【００４９】
次いで、図４（ｂ）に示す工程では、第１絶縁層１１のビアホールＶＨ１，ＶＨ２にビア導体を充填してビア配線２０Ａを形成するとともに、そのビア配線２０Ａを介して第１配線層１０に電気的に接続される配線パターン２０Ｂを第１絶縁層１１上に形成する。これらビア配線２０Ａ及び配線パターン２０Ｂ、つまり第２配線層２０は、例えばセミアディティブ法やサブトラクティブ法などの各種の配線形成方法を用いて形成することができる。
【００５０】
次に、図３（ｅ）〜図４（ｂ）に示した工程を繰り返すことにより、絶縁層と配線層とを交互に積層する。すなわち、図４（ｃ）に示すように、第１絶縁層１１及び第２配線層２０上に第２絶縁層２１を形成し、この第２絶縁層２１に、配線パターン２０Ｂの上面に達するビアホールＶＨ３を形成する。その後、上記ビアホールＶＨ３にビア配線３０Ａを形成するとともに、そのビア配線３０Ａに電気的に接続される配線パターン３０Ｂを形成する。次に、第２絶縁層２１及び第３配線層３０上に第３絶縁層３１を形成し、この第３絶縁層３１にビアホールＶＨ４を形成した後、そのビアホールＶＨ４にビア配線４０Ａを形成するとともに、そのビア配線４０Ａに接続される配線パターン４０Ｂを形成する。続いて、第３絶縁層３１及び第４配線層４０上に第４絶縁層４１を形成し、この第４絶縁層４１にビアホールＶＨ５を形成した後、そのビアホールＶＨ５にビア配線５０Ａを形成するとともに、そのビア配線５０Ａに接続される配線パターン５０Ｂを形成する。
【００５１】
次に、図５（ａ）に示す工程では、第３絶縁層３１及び第４絶縁層４１に、第４絶縁層４１の面４１Ａ側（図中の上面側）から溝部４１Ｘを形成する。この溝部４１Ｘは、例えば例えばＣＯ２レーザ、ＹＡＧレーザ、エキシマレーザ等によるレーザ加工法、プラズマエッチング（ドライエッチング）や、ブラスト処理などにより形成することができる。この溝部４１Ｘの形成によって内部応力が解放される。このとき、半導体チップ２及び配線構造が支持基板８０上に固定されているため、つまり溝部４１Ｘの形成される面とは反対側に厚い支持基板８０が形成されているため、上記応力解放に伴って生じるおそれのある反りを低減することができる。
【００５２】
次に、図５（ｂ）に示す工程では、溝部４１Ｘを充填するとともに、第５配線層５０を覆うように埋込樹脂層５１を第４絶縁層４１の面４１Ａ上に形成する。この埋込樹脂層５１は、例えば感光性のレジストフィルムをラミネートし、又は液状レジストを塗布することにより形成することができる。
【００５３】
続いて、図６（ａ）に示す工程では、第５配線層５０の配線パターン５０Ｂの上面が露出されるように、埋込樹脂層５１の所要箇所に開口部５１Ｘを形成する。この開口部５１Ｘは、例えばＣＯ２レーザ、ＹＡＧレーザ、エキシマレーザ等によるレーザ加工法によって形成することができる。なお、埋込樹脂層５１が感光性樹脂を用いて形成されている場合には、例えばフォトリソグラフィ法により所要の開口部５１Ｘを形成するようにしてもよい。これにより、埋込樹脂層５１の開口部５１Ｘから第５配線層５０の一部が外部接続用パッド５０Ｐとして露出される。なお、必要に応じて、外部接続用パッド５０Ｐ上に、例えばＮｉ層とＡｕ層をこの順番で積層した金属層を形成するようにしてもよい。この金属層は、例えば無電解めっき法により形成することができる。
【００５４】
次いで、図６（ｂ）に示す工程では、仮基板として用いた支持基板（図６（ａ）参照）を除去する。例えば支持基板８０として銅箔を用いる場合には、塩化第二鉄水溶液、塩化第二銅水溶液、過硫酸アンモニウム水溶液等を用いたウェットエッチングにより、支持基板８０の除去を行うことができる。この際、第１絶縁層１１から露出する半導体チップ２がシリコンからなり、第１配線層１０の最表層がＡｕ膜等であるため、銅箔である支持基板８０のみを選択的にエッチングすることができる。但し、第５配線層５０が銅層である場合には、開口部５１Ｘの底部に露出する第５配線層５０が支持基板８０とともにエッチングされることを防止するため、第５配線層５０をマスクして上記ウェットエッチングを行う必要がある。
【００５５】
このとき、第３絶縁層３１及び第４絶縁層４１に溝部４１Ｘが形成され、その溝部４１Ｘには半導体チップ２の熱膨張係数に近い熱膨張係数を有する埋込樹脂層５１が充填されている。このため、第３絶縁層３１及び第４絶縁層４１が複数の領域に分断されており、埋込樹脂層５１側の熱膨張係数が半導体チップ２側の熱膨張係数に近い値になっている。これにより、支持基板８０の除去に伴う応力解放によって生じうる半導体パッケージ１の反りを低減することができる。したがって、半導体パッケージ１が平坦な状態に保持される。
【００５６】
以上の製造工程により、本実施形態の半導体パッケージ１を製造することができる。
（半導体装置の製造方法）
次に、図７（ａ）に示すように、半導体パッケージ４を用意する。ここでは、図示を省略して詳細な説明を割愛するが、半導体パッケージ４は例えば以下のような方法で製造される。すなわち、チップ用パッド６２、ボンディング用パッド６３及び外部接続端子６４を有する配線基板６０を形成し、その配線基板６０の上面に形成されたチップ用パッド６２に第１の半導体チップ７１のバンプ７１Ａをフリップチップ接合する。続いて、配線基板６０と第１の半導体チップ７１との間にアンダーフィル樹脂７３を形成した後、第１の半導体チップ７１の上に第２の半導体チップ７２を接着剤により接着する。次いで、第２の半導体チップ７２の上面に形成された電極パッド（図示略）と配線基板６０の上面に形成されたボンディング用パッド６３との間をボンディングワイヤ７５によりワイヤボンディング接続した後、第１及び第２の半導体チップ７１，７２及びボンディングワイヤ７５等を封止樹脂７４で樹脂封止する。
【００５７】
続いて、半導体パッケージ１の各接続パッド１０Ｐに、半導体パッケージ４の外部接続端子６４が対向するように、半導体パッケージ１，４を位置合わせする。このとき、半導体パッケージ４の外部接続端子６４には図示しないフラックスが転写されている。
【００５８】
次いで、図７（ｂ）に示す工程では、上述のように位置合わせされて半導体パッケージ４が半導体パッケージ１上に載置されると、その構造体がリフロー炉（図示略）に搬送される。そして、このリフロー炉内では外部接続端子６４（ここでは、はんだボール）がリフローされ、接続パッド１０Ｐ部分で半導体パッケージ１，４が接合される。これにより、ＰＯＰ構造の半導体装置３が製造される。
【００５９】
このとき、半導体パッケージ１が平坦な状態に保持されているため、その半導体パッケージ１に半導体パッケージ４を容易に積層接合させることができる。
以上説明した本実施形態によれば、以下の効果を奏することができる。
【００６０】
（１）最外層の層間絶縁層である第４絶縁層４１及びその第４絶縁層４１の下層に形成された第３絶縁層３１に、その第４絶縁層４１を厚さ方向に貫通する溝部４１Ｘを形成するようにした。これにより、第３絶縁層３１及び第４絶縁層４１が収縮することによって生じる応力を緩和することができ、半導体パッケージ１に生じる反りを低減することができる。この結果、半導体パッケージ１を平坦な状態に保持することができる。
【００６１】
（２）溝部４１Ｘに充填され、半導体チップ２と反対側に形成される埋込樹脂層５１の熱膨張係数を、第１〜第３絶縁層１１，２１，３１の熱膨張係数よりも半導体チップ２の熱膨張係数に近くなるように設定した。これにより、例えば熱処理後の冷却の際に埋込樹脂層５１側に発生する収縮量を、半導体チップ２側に発生する収縮量に近づけることができ、半導体パッケージ１に生じる反りを低減することができる。
【００６２】
（３）最外層の層間絶縁層である第４絶縁層４１の熱膨張係数を、第１〜第３絶縁層１１，２１，３１の熱膨張係数よりも半導体チップ２の熱膨張係数に近くなるように設定した。これにより、例えば熱処理後の冷却の際に埋込樹脂層５１側に発生する収縮量を、半導体チップ２側に発生する収縮量に近づけることができ、半導体パッケージ１に生じる反りを低減することができる。
【００６３】
（４）ところで、図６（ｂ）に示した工程において、支持基板８０を除去すると、埋込樹脂層５１側の熱膨張係数と半導体チップ２側の熱膨張係数の違いに起因して反りが生じうる。このとき、埋込樹脂層５１側の収縮量が半導体チップ２側の収縮量よりも大きくなるため、埋込樹脂層５１側が凹状に反る傾向にある。
【００６４】
これに対し、本実施形態の半導体パッケージ１では、最外層の第４絶縁層４１、つまり反りの生じやすい側に形成された第４絶縁層４１を補強材入りの絶縁層とした。これにより、第４絶縁層４１の剛性を高めることができるため、半導体パッケージ１の反りを効果的に抑制することができる。すなわち、支持基板８０を除去したときに半導体パッケージ１が反った場合に、凹状となる埋込樹脂層５１側に形成された第４絶縁層４１の剛性を高めることにより、半導体パッケージ１を反らす応力に効果的に対抗でき、半導体パッケージ１の反りを低減できる効果が大きい。
【００６５】
（５）溝部４１Ｘを、半導体チップ２と対向する領域よりも外側の領域に形成するようにした。ここで、半導体パッケージ１の外周部に近づくほど反り量は大きくなる傾向にある。このため、上記溝部４１Ｘによって半導体パッケージ１の反りを効果的に低減することができる。
【００６６】
（６）支持基板８０の存在する状態で、溝部４１Ｘを形成するようにした。これにより、溝部４１Ｘの形成による応力解放に伴って生じるおそれのある反りを低減することができる。
【００６７】
（７）溝部４１Ｘの平面形状を、加工の容易な格子状に形成するようにした。このため、溝部４１Ｘを容易に形成することができる。
（８）溝部４１Ｘの断面形状を略楔状に形成するようにした。これにより、第４絶縁層４１及び第３絶縁層３１を複数の領域に確実に分断することができる。このため、第３絶縁層３１及び第４絶縁層４１が収縮することによって生じる応力を効果的に緩和することができ、半導体パッケージ１に生じる反りを低減することができる。
【００６８】
（他の実施形態）
なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・図８に示されるように、上記実施形態における埋込樹脂層５１を省略するようにしてもよい。このような構造であっても、上記実施形態の（１）、（３）〜（８）と同様の効果を奏することができる。
【００６９】
・図９に示されるように、上記実施形態における第４絶縁層４１を、第１〜第３絶縁層１１，２１，３１と同一組成の絶縁性樹脂からなる第４絶縁層４１Ｂに変更するようにしてもよい。
【００７０】
・上記実施形態における溝部４１Ｘの形状（断面形状及び平面形状）は特に限定されない。
例えば上記実施形態では、第３絶縁層３１及び第４絶縁層４１の２層分の層間絶縁層に溝部４１Ｘを形成するようにしたが、図１０（ａ）に示されるように、３層以上の層間絶縁層に溝部４１Ｘを形成するようにしてもよい。図１０（ａ）に示した変形例では、溝部４１Ｘは、第４絶縁層４１の面４１Ａから第４絶縁層４１及び第３絶縁層３１を厚さ方向に貫通して、第２絶縁層２１の厚さ方向の中途位置まで形成されている。このように溝部４１Ｘが深く形成されると、その溝部４１Ｘによって分断される層間絶縁層の数が増加するため、効果的に反りを抑制することができる。
【００７１】
また、上記実施形態では、溝部４１Ｘの断面形状を略楔状に形成するようにしたが、例えば図１０（ｂ）に示されるように、溝部４１Ｘの断面形状を四角形状に形成するようにしてもよい。また、溝部４１Ｘの断面形状を、台形状、Ｕ字状や半円状に形成するようにしてもよい。
【００７２】
また、上記実施形態では、溝部４１Ｘの平面形状を格子状に形成するようにした。これに限らず、例えば図１１（ａ）に示されるように、溝部４１Ｘの平面形状を略枠状に形成するようにしてもよい。なお、図１１（ａ）に示した変形例では、平面視略枠状の溝部４１Ｘが２つ形成されているが、この溝部４１Ｘの数は１つであってもよく、３つ以上であってもよい。
【００７３】
また、図１１（ｂ）に示されるように、溝部４１Ｘの平面形状を略Ｌ字状に形成するようにしてもよい。図１１（ｂ）に示した変形例では、平面視略Ｌ字状の溝部４１Ｘが半導体パッケージ１の四隅に形成されている。なお、図１１（ｂ）に示した変形例では、各角部に２つの溝部４１Ｘが形成されているが、この各角部に形成される溝部４１Ｘの数は１つであってもよく、３つ以上であってもよい。
【００７４】
・上記実施形態では、半導体チップ２と対向する領域よりも外側の領域に溝部４１Ｘを形成するようにした。これに限らず、半導体チップ２と対向する領域にも溝部４１Ｘを形成するようにしてもよい。
【００７５】
・図１２に示されるように、上記実施形態における第１配線層１０（接続パッド１０Ｐ）を省略するようにしてもよい。この場合の半導体パッケージ１Ｂでは、第１配線層１０の上面を露出するビアホールＶＨ２及びそのビアホールＶＨ２に形成されるビア配線２０Ａも省略される。
【００７６】
・上記実施形態では、支持基板８０上に１つの半導体パッケージ１を作製する例を示したが、支持基板８０上に半導体パッケージ１となる部材を作製し、それを個片化して複数の半導体パッケージ１を得るような工程に変更してもよい。
【００７７】
・上記実施形態の半導体パッケージ１の製造方法では、支持基板８０の片側に半導体チップ２を固定するとともに、主にビルドアップ工法により支持基板８０の片側に配線層及び絶縁層を積層し、最後に支持基板８０を除去して半導体パッケージ１を製造するようにした。これに限らず、例えば支持基板８０の両側にそれぞれ半導体チップ２を固定するとともに、主にビルドアップ工法により支持基板８０の両側それぞれに配線層及び絶縁層を積層し、最後に支持基板８０を除去して複数の半導体パッケージ１を製造するようにしてもよい。
【００７８】
・上記実施形態における半導体パッケージ１の層の数や配線の取り回しなどは様々に変形・変更することが可能である。
・上記実施形態における半導体パッケージ４の配線基板６０に実装される半導体チップの数や、その半導体チップの実装の形態（例えばフリップチップ実装、ワイヤボンディングによる実装、又はこれらの組み合わせ）などは様々に変形・変更することが可能である。
【００７９】
［実施例］
次に、実施例及び比較例を挙げて上記実施形態及びその変形例をさらに具体的に説明する。
【００８０】
ここでは、溝部４１Ｘを設けた半導体パッケージ（実施例１，２）と、溝部４１Ｘを設けていない半導体パッケージ（比較例１，２）の各々について反りのシミュレーションを行った。
【００８１】
（実施例１）
実施例１の半導体パッケージは、図１（ａ）に示した半導体パッケージ１である。シミュレーション条件としては、半導体パッケージ１の平面形状を１２ｍｍ×１２ｍｍの正方形状とし、半導体チップ２の平面形状を９ｍｍ×９ｍｍの正方形状とし、半導体チップ２の厚さを１００μｍとした。また、半導体パッケージ１全体の厚さを５５０μｍとした。具体的には、第２〜第５配線層２０，３０，４０，５０の厚さをそれぞれ１５μｍとし、第１絶縁層１１の厚さを１８０μｍ、第２及び第３絶縁層２１，３１の厚さを３０μｍ、第４絶縁層４１の厚さを１００μｍ、埋込樹脂層５１の厚さを５０μｍとした。なお、溝部４１ＸはＣＯ２レーザによるレーザ加工により形成し、その溝部４１Ｘの深さを１２０μｍとした。
【００８２】
（実施例２）
実施例２の半導体パッケージは、図８に示した半導体パッケージ１Ａであり、実施例１の半導体パッケージから埋込樹脂層５１を除去した構造を有している。シミュレーション条件としては、上記半導体パッケージ１Ａを厚さ２００μｍの支持基板８０に固定した状態で反りを測定する点のみが上記実施例１と異なる。
【００８３】
（比較例１）
比較例１の半導体パッケージは、図１３に示される半導体パッケージ５である。この半導体パッケージ５は、溝部４１Ｘ（図１（ａ）参照）が形成されていない点を除き、実施例１の半導体パッケージ１と同一の構造を有する。なお、シミュレーション条件については、実施例１と同一の条件である。
【００８４】
（比較例２）
比較例２の半導体パッケージは、図１４に示される半導体パッケージ６である。この半導体パッケージ６は、溝部４１Ｘ（図８参照）が形成されていない点を除き、実施例２の半導体パッケージ１Ａと同一の構造を有する。なお、シミュレーション条件については、実施例２と同一の条件である。
【００８５】
（測定方法）
各例の半導体パッケージを１９０℃の環境下に置いて応力を解放後、温度を２５℃に下げたときの反りを測定した。反りは、各半導体パッケージの半導体チップ２の搭載されたチップ搭載面１１Ａとは反対側の面の高さを対角線に沿って順次測定し、最も高い点と最も低い点との高さの差を測定した。なお、チップ搭載面１１Ａとは反対側の面が凸状に沿った場合の反り量をプラスとし、チップ搭載面とは反対側の面が凹状に沿った場合の反り量をマイナスとして、図１５にシミュレーション結果を示した。
【００８６】
（シミュレーション結果）
図１５に示すように、実施例１と比較例１、及び、実施例２と比較例２をそれぞれ比較すると、溝部４１Ｘを設けることにより（実施例１，２）、溝部４１Ｘを設けない場合（比較例１，２）に比べ、半導体パッケージの反り量を大幅に低減できることが確認された。すなわち、溝部４１Ｘの形成によって、高い反り改善効果が得られることが確認された。
【符号の説明】
【００８７】
１，１Ａ，１Ｂ 半導体パッケージ（第１半導体パッケージ）
２ 半導体チップ
４ 半導体パッケージ（他の半導体パッケージ又は第２半導体パッケージ）
１０ 第１配線層
１０Ｐ 接続パッド（パッド）
１１ 第１絶縁層
２０，３０，４０，５０ 配線層
２１ 第２絶縁層（層間絶縁層）
３１ 第３絶縁層（層間絶縁層）
４１ 第４絶縁層（最外層の層間絶縁層）
４１Ｘ 溝部
５１ 埋込樹脂層
８０ 支持基板
【技術分野】
【０００１】
本発明は、半導体パッケージ、半導体パッケージの製造方法及び半導体装置に関するものである。
【背景技術】
【０００２】
従来、半導体チップと、その半導体チップを覆う樹脂層とを有する半導体パッケージが知られている。
このような半導体パッケージの一例としては、半導体チップの能動面（回路形成面）及び側面が絶縁層により覆われており、その絶縁層上に、半導体チップと電気的に接続された配線構造が積層されてなる構造が提案されている（例えば、特許文献１参照）。
【０００３】
このような半導体パッケージの製造方法としては、以下のような方法が知られている。
例えば支持基板を準備し、その支持基板上に、半導体チップの能動面と反対側の面が支持基板の表面に接するように半導体チップを搭載する。続いて、搭載した半導体チップを絶縁層により封止し、絶縁層上に配線層と層間絶縁層とを積層して配線構造を形成する。そして、支持基板を除去することによって、半導体パッケージを製造する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−３００８５４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従来の半導体パッケージの製造工程では、支持基板上に半導体チップを固定し、絶縁層及び配線構造を形成した状態では、支持基板の剛性が高いため、半導体パッケージには反りがほとんど発生しない。しかし、支持基板を除去すると、その除去した部分の応力が解放されるため、その応力解放に伴って半導体パッケージに反りが生じるという問題があった。
【課題を解決するための手段】
【０００６】
本発明の一観点によれば、半導体チップと、前記半導体チップを覆うように形成された第１絶縁層と、前記第１絶縁層上に積層され、前記半導体チップと電気的に接続された配線層と該配線層上に積層された層間絶縁層とが交互に積層されてなる配線構造と、を有し、前記半導体チップの搭載面とは反対側の最外層の前記層間絶縁層には、該層間絶縁層を厚さ方向に貫通する溝部が形成されている。
【発明の効果】
【０００７】
本発明の一観点によれば、反りを低減することができるという効果を奏する。
【図面の簡単な説明】
【０００８】
【図１】（ａ）は、一実施形態の半導体パッケージを示す概略断面図、（ｂ）は、一実施形態の半導体パッケージを示す概略平面図。なお、（ｂ）では、埋込樹脂層の図示を省略している。
【図２】一実施形態の半導体装置を示す概略断面図。
【図３】（ａ）〜（ｅ）は、一実施形態の半導体パッケージの製造方法を示す概略断面図。
【図４】（ａ）〜（ｃ）は、一実施形態の半導体パッケージの製造方法を示す概略断面図。
【図５】（ａ）、（ｂ）は、一実施形態の半導体パッケージの製造方法を示す概略断面図。
【図６】（ａ）、（ｂ）は、一実施形態の半導体パッケージの製造方法を示す概略断面図。
【図７】（ａ）、（ｂ）は、一実施形態の半導体装置の製造方法を示す概略断面図。
【図８】変形例の半導体パッケージを示す概略断面図。
【図９】変形例の半導体パッケージを示す概略断面図。
【図１０】（ａ）、（ｂ）は、変形例の半導体パッケージを示す概略断面図。
【図１１】（ａ）、（ｂ）は、変形例の半導体パッケージを示す概略平面図。なお、（ａ）、（ｂ）では、埋込樹脂層の図示を省略している。
【図１２】変形例の半導体パッケージを示す概略断面図。
【図１３】比較例１の半導体パッケージを示す概略断面図。
【図１４】比較例２の半導体パッケージを示す概略断面図。
【図１５】反りのシミュレーション結果を示すテーブル。
【発明を実施するための形態】
【０００９】
以下、添付図面を参照して各実施形態を説明する。なお、添付図面は、特徴を分かりやすくするために便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、断面図では、各部材の断面構造を分かりやすくするために、一部の樹脂層のハッチングを省略している。
【００１０】
以下、一実施形態を図１〜図７に従って説明する。
（半導体パッケージの構造）
図１（ａ）に示すように、半導体パッケージ１は、半導体チップ２を有している。この半導体チップ２としては、例えばＣＰＵ（Central Processing Unit）チップやＧＰＵ（Graphics Processing Unit）チップなどのロジックチップを用いることができる。また、半導体チップ２としては、例えばＤＲＡＭ（Dynamic Random Access Memory）チップ、ＳＲＡＭ（Static Random Access Memory）チップやフラッシュメモリチップなどのメモリチップを用いることができる。
【００１１】
このような半導体チップ２は、例えば半導体基板からなる。半導体基板の材料としては、例えばシリコン（Ｓｉ）等を用いることができる。また、半導体チップ２は、第１主面２Ａ（図１（ａ）では、上面）側に半導体集積回路（図示略）が形成されている。この半導体集積回路は、図示は省略するが、上記半導体基板に形成された拡散層、半導体基板上に積層された絶縁層、及び積層された絶縁層に設けられたビア及び配線等を有している。そして、この半導体集積回路上には、該半導体集積回路と電気的に接続された電極パッド２Ｐが設けられている。なお、この電極パッド２Ｐの材料としては、例えばアルミニウム（Ａｌ）、銅（Ｃｕ）とＡｌの合金や、ＣｕとＡｌとＳｉの合金を用いることができる。
【００１２】
上記半導体チップ２の大きさは、例えば平面視で９ｍｍ×９ｍｍ程度とすることができる。半導体チップ２の厚さは、例えば５０〜２００μｍ程度とすることができる。また、本実施形態では、半導体チップ２がシリコンからなり、その半導体チップ２の熱膨張係数が約３．４ｐｐｍ／℃になる。なお、以下の説明では、半導体チップ２の第１主面２Ａを回路形成面２Ａと称する場合もある。
【００１３】
また、半導体パッケージ１は、第１配線層１０と、第１絶縁層１１と、第２配線層２０と、第２絶縁層２１と、第３配線層３０と、第３絶縁層３１と、第４配線層４０と、第４絶縁層４１と、第５配線層５０とが順次積層された配線構造を有している。このように、本実施形態の半導体パッケージ１は、一般的なビルドアップ法を用いて作製される配線基板（支持基材としてのコア基板の両面又は片面に所要数のビルドアップ層を順次形成して積層したもの）とは異なり、支持基材を含まない「コアレス構造」の形態を有している。
【００１４】
なお、第２〜第５配線層２０，３０，４０，５０の材料としては、例えば銅や銅合金を用いることができる。
半導体パッケージ１において、第１配線層１０は、最外層（図１では最下層）に形成されている。この第１配線層１０は、第１導電層１０Ａと第２導電層１０Ｂとを有している。第１導電層１０Ａとしては、例えば金（Ａｕ）膜、ニッケル（Ｎｉ）膜を、Ａｕ膜が半導体パッケージ１の外部に露出するように、この順番で順次積層した導電層を用いることができる。また、第２導電層１０Ｂとしては、例えばＣｕ層等を含む導電層を用いることができる。なお、上記Ａｕ膜の厚さは例えば０．１〜１μｍ程度とすることができ、上記Ｎｉ膜の厚さは例えば１〜１０μｍ程度とすることができる。また、第２導電層１０Ｂ（Ｃｕ層）の厚さは例えば１０〜４０μｍ程度とすることができる。
【００１５】
第１配線層１０の第１主面（図１（ａ）では上面）及び側面は第１絶縁層１１によって覆われている。一方、第１配線層１０の第２主面（図１（ａ）では下面）は第１絶縁層１１から露出しており、他の半導体パッケージ４（図２参照）等と電気的に接続される接続パッド１０Ｐとして機能する。第１配線層１０の平面形状は例えば円形であり、その直径は例えば４０〜１２０μｍ程度とすることができる。この第１配線層１０は、半導体チップ２の外周に沿った環状の形態、いわゆるペリフェラル状に形成されている。
【００１６】
第１絶縁層１１は、半導体チップ２の第１主面２Ａ及び側面を覆い、半導体チップ２の第２主面２Ｂ（図中の下面）を露出するように形成されている。また、第１絶縁層１１は、第１配線層１０の第１主面（図１（ａ）では上面）及び側面を覆い、第１配線層１０の第２主面（図１（ａ）では下面）を露出するように形成されている。すなわち、第１絶縁層１１の面１１Ａ（図１（ａ）では下面）、半導体チップ２の第２主面２Ｂ及び第１配線層１０の第２主面は略面一になるように形成されている。換言すると、半導体チップ２と第１配線層１０（接続パッド１０Ｐ）とは同一平面上に形成されている。第１絶縁層１１の材料としては、熱硬化性を有するエポキシ系の絶縁性樹脂を用いることができる。このエポキシ系樹脂の熱膨張係数は、ガラス転移温度Ｔｇ（例えば１５０℃）よりも低い場合には４６ｐｐｍ／℃程度、ガラス転移温度Ｔｇ以上の場合に１２０ｐｐｍ／℃程度となる。なお、上記絶縁性樹脂としては、熱硬化性を有する樹脂に限定されず、感光性を有する絶縁性樹脂を用いることができる。第１絶縁層１１の厚さは、例えば１００〜１８０μｍ程度とすることができる。なお、以下の説明では、第１絶縁層１１の面１１Ａをチップ搭載面１１Ａと称する場合もある。
【００１７】
第１絶縁層１１には、該第１絶縁層１１を貫通して半導体チップ２の電極パッド２Ｐの上面を露出するビアホールＶＨ１が形成されている。また、第１絶縁層１１には、該第１絶縁層１１を貫通して第１配線層１０の第１主面を露出するビアホールＶＨ２が形成されている。
【００１８】
第２配線層２０は、第１絶縁層１１上に形成されている。第２配線層２０は、ビアホールＶＨ１，ＶＨ２内に充填されたビア配線２０Ａと、第１絶縁層上に形成された配線パターン２０Ｂとを有している。ビア配線２０Ａは、ビアホールＶＨ１の底部に露出した電極パッド２Ｐ又はビアホールＶＨ２の底部に露出した第１配線層１０と電気的に接続されるとともに、配線パターン２０Ｂと電気的に接続されている。なお、ビアホールＶＨ１，ＶＨ２及びビア配線２０Ａは、図１（ａ）において下側（接続パッド１０Ｐ側）から上側（第５配線層５０側）に向かうにつれて径が大きくなるテーパ状に形成されている。また、これらビアホールＶＨ１，ＶＨ２及びビア配線２０Ａの平面形状は例えば円形である。ビアホールＶＨ１及びそのビアホールＶＨ１に形成されたビア配線２０Ａの直径は例えば２０〜５０μｍ程度とすることができ、ビアホールＶＨ２及びそのビアホールＶＨ２に形成されたビア配線２０Ａの直径は例えば７５〜１５０μｍ程度とすることができる。第２配線層２０の配線パターン２０Ｂの厚さは、例えば１５〜３５μｍ程度とすることができる。
【００１９】
第２絶縁層２１（層間絶縁層）は、第１絶縁層１１上に、第２配線層２０を覆うように形成されている。第２絶縁層２１の材料としては、例えば第１絶縁層１１と同一組成の絶縁性樹脂を用いることができる。第２絶縁層２１の厚さは、例えば１５〜３５μｍ程度とすることができる。
【００２０】
第３配線層３０は、第２絶縁層２１上に形成されている。第３配線層３０は、第２絶縁層２１を貫通して第２配線層２０の上面を露出するビアホールＶＨ３内に充填されたビア配線３０Ａと、第２絶縁層２１上に形成された配線パターン３０Ｂとを有している。ビア配線３０Ａは、ビアホールＶＨ３の底部に露出した第２配線層２０と電気的に接続されるとともに、配線パターン３０Ｂと電気的に接続されている。なお、ビアホールＶＨ３及びビア配線３０Ａは、図１（ａ）において下側から上側に向かうに連れて径が大きくなるテーパ状に形成されている。また、これらビアホールＶＨ３及びビア配線３０Ａの平面形状は例えば円形であり、その直径は例えば２０〜５０μｍ程度とすることができる。第３配線層３０の配線パターン３０Ｂの厚さは、例えば１５〜３５μｍ程度とすることができる。
【００２１】
第３絶縁層３１（層間絶縁層）は、第２絶縁層２１上に、第３配線層３０を覆うように形成されている。第３絶縁層３１の材料としては、例えば第１絶縁層１１と同一組成の絶縁性樹脂を用いることができる。第３絶縁層３１の厚さは、例えば１５〜３５μｍ程度とすることができる。
【００２２】
第４配線層４０は、第３絶縁層３１上に形成されている。第４配線層４０は、第３絶縁層３１を貫通して第３配線層３０の上面を露出するビアホールＶＨ４内に充填されたビア配線４０Ａと、第３絶縁層３１上に形成された配線パターン４０Ｂとを有している。ビア配線４０Ａは、ビアホールＶＨ４の底部に露出した第３配線層３０と電気的に接続されるとともに、配線パターン４０Ｂと電気的に接続されている。なお、ビアホールＶＨ４及びビア配線４０Ａは、図１（ａ）において下側から上側に向かうに連れて径が大きくなるテーパ状に形成されている。また、これらビアホールＶＨ４及びビア配線４０Ａの平面形状は例えば円形であり、その直径は例えば２０〜５０μｍ程度とすることができる。第４配線層４０の配線パターン４０Ｂの厚さは、例えば１５〜３５μｍ程度とすることができる。
【００２３】
第４絶縁層４１は、第４配線層４０を覆うように第３絶縁層３１上に形成された最上層（最外層）の層間絶縁層である。第４絶縁層４１は、補強材入りの絶縁層であって、その他の第１〜第３絶縁層１１，２１，３１よりも機械的強度（剛性や硬度等）が高い絶縁層である。この第４絶縁層４１の材料としては、例えば熱硬化性樹脂に対し、補強材を入れた絶縁性樹脂を用いることができる。具体的には、第４絶縁層４１の材料としては、ガラス、アラミド、ＬＣＰ（Liquid Crystal Polymer）繊維の織布や不織布に、エポキシ系やポリイミド系の熱硬化性樹脂を含浸させた補強材入りの絶縁性樹脂を用いることができる。また、第４絶縁層４１の材料としては、当該第４絶縁層４１の熱膨張係数が第１〜第３絶縁層１１，２１，３１の熱膨張係数よりも半導体チップ２の熱膨張係数に近づくように調整された絶縁性樹脂であることが好ましい。換言すると、第４絶縁層４１の材料としては、当該第４絶縁層４１の熱膨張係数が第１〜第３絶縁層１１，２１，３１の熱膨張係数よりも低くなるように調整された絶縁性樹脂であることが好ましい。具体的には、第４絶縁層４１の熱膨張係数は、例えば１８〜３０ｐｐｍ／℃程度に設定されている。なお、第４絶縁層４１の厚さは、例えば５０〜１００μｍ程度とすることができる。
【００２４】
第３絶縁層３１及び第４絶縁層４１には、第４絶縁層４１を厚さ方向に貫通する溝部４１Ｘが形成されている。この溝部４１Ｘは、最外層の層間絶縁層である第４絶縁層４１の面４１Ａから、その第４絶縁層４１の下層の絶縁層である第３絶縁層３１の厚さ方向の中途位置まで形成されている。溝部４１Ｘは、配線層（ここでは、第４配線層４０及び第５配線層５０）に干渉しないように形成されている。この溝部４１Ｘは、例えば断面視して略楔状に形成されている。また、図１（ｂ）に示すように、溝部４１Ｘは、半導体チップ２と対向する領域よりも外側の領域に形成されている。具体的には、溝部４１Ｘは、上記外側の領域において、例えば平面視して格子状に形成されている。
【００２５】
図１（ａ）に示すように、第５配線層５０は、第４絶縁層４１上に形成された最上層（最外層）の配線層である。第５配線層５０は、第４絶縁層４１を貫通して第４配線層４０の上面を露出するビアホールＶＨ５内に充填されたビア配線５０Ａと、第４絶縁層４１上に形成された配線パターン５０Ｂとを有している。ビア配線５０Ａは、ビアホールＶＨ５の底部に露出した第４配線層４０と電気的に接続されるとともに、配線パターン５０Ｂと電気的に接続されている。なお、ビアホールＶＨ５及びビア配線５０Ａは、図１（ａ）において下側から上側に向かうに連れて径が大きくなるテーパ状に形成されている。また、これらビアホールＶＨ５及びビア配線５０Ａの平面形状は例えば円形であり、その直径は例えば５０〜７５μｍ程度とすることができる。
【００２６】
第５配線層５０の配線パターン５０Ｂの厚さは、例えば１５〜３５μｍ程度とすることができる。図１（ｂ）に示すように、配線パターン５０Ｂの平面形状は例えば円形である。この配線パターン５０Ｂは、マトリクス状に配置されている。このため、上記溝部４１Ｘは、半導体チップ２と対向する領域よりも外側の領域において、隣接する配線パターン５０Ｂ間を、左右方向及び上下方向に延在するように形成されている。
【００２７】
半導体チップ２が搭載されている面と反対側（図１（ａ）では上側）の最外層の第４絶縁層４１上には、埋込樹脂層５１が積層されている。この埋込樹脂層５１は、上記溝部４１Ｘを充填するように形成されるとともに、配線パターン５０Ｂの一部を覆うように形成されている。埋込樹脂層５１の材料としては、例えば熱硬化性を有するエポキシ系樹脂にシリカやアルミナ等のフィラーを混入した樹脂材を用いることができる。また、埋込樹脂層５１の材料としては、当該埋込樹脂層５１の熱膨張係数が第１〜第３絶縁層１１，２１，３１の熱膨張係数よりも半導体チップ２の熱膨張係数に近づくように、エポキシ樹脂及びフィラーの含有量などが調整された絶縁性樹脂であることが好ましい。換言すると、埋込樹脂層５１の材料としては、当該埋込樹脂層５１の熱膨張係数が第１〜第３絶縁層１１，２１，３１の熱膨張係数よりも低くなるように調整された絶縁性樹脂であることが好ましい。さらに、埋込樹脂層５１の材料としては、当該埋込樹脂層５１のガラス転移温度Ｔｇが第１〜第３絶縁層１１，２１，３１のガラス転移温度Ｔｇ（例えば１５０℃程度）よりも高い温度（例えば２００℃程度）になるように調整された絶縁性樹脂であることが好ましい。具体的には、埋込樹脂層５１の熱膨張係数は、ガラス転移温度Ｔｇ（ここでは、２００℃）よりも低い場合には１２ｐｐｍ／℃程度、ガラス転移温度Ｔｇ以上の場合には４０ｐｐｍ／℃程度になるように設定されている。
【００２８】
上記埋込樹脂層５１には、第５配線層５０の配線パターン５０Ｂの一部を外部接続用パッド５０Ｐとして露出させるための開口部５１Ｘが形成されている。この外部接続用パッド５０Ｐには、当該半導体パッケージ１をマザーボード等に実装する際に使用されるはんだボールやリードピン等の外部接続端子が接続されるようになっている。なお、必要に応じて、上記開口部５１Ｘから露出する配線パターン５０Ｂ上にＯＳＰ（Organic Solderbility Preservative）処理を施してＯＳＰ膜を形成し、そのＯＳＰ膜に上記外部接続端子を接続するようにしてもよい。また、上記開口部５１Ｘから露出する配線パターン５０Ｂ上に金属層を形成し、その金属層に上記外部接続端子を接続するようにしてもよい。金属層の例としては、Ａｕ層、Ｎｉ／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）や、Ｎｉ／パラジウム（Ｐｄ）／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）などを挙げることができる。なお、上記開口部５１Ｘから露出する配線パターン５０Ｂ（あるいは、配線パターン５０Ｂ上にＯＳＰ膜や金属層が形成されている場合には、それらＯＳＰ膜又は金属層）自体を、外部接続端子としてもよい。
【００２９】
このような構造を有する半導体パッケージ１の大きさは、例えば平面視で１２×１２ｍｍ程度とすることができる。また、半導体パッケージ１全体の厚さは、例えば３００〜７００μｍ程度とすることができる。
【００３０】
（半導体装置の構造）
次に、半導体装置３の構造を図２に従って説明する。なお、図２において、半導体パッケージ１は図１（ａ）とは上下を反転して描かれている。
【００３１】
半導体装置３は、上述した半導体パッケージ１と、その半導体パッケージ１に積層接合された半導体パッケージ４とを有している。
半導体パッケージ４は、配線基板６０と、その配線基板６０にフリップチップ実装された第１の半導体チップ７１と、第１の半導体チップ７１の上に接着された第２の半導体チップ７２とを有している。また、半導体パッケージ４は、第１の半導体チップ７１と配線基板６０との隙間を充填するように設けられたアンダーフィル樹脂７３と、第１の半導体チップ７１及び第２の半導体チップ７２等を封止する封止樹脂７４とを有している。なお、第１の半導体チップ７１の平面形状は、第２の半導体チップ７２の平面形状よりも大きく形成されている。
【００３２】
配線基板６０は、基板本体６１と、基板本体６１の上面に形成されたチップ用パッド６２及びボンディング用パッド６３と、基板本体６１の下面に形成された外部接続端子６４とを有している。
【００３３】
基板本体６１は、図示は省略するが、複数の絶縁層と、複数の絶縁層に形成されたビア及び配線等から構成されている。基板本体６１に設けられたビア及び配線は、チップ用パッド６２、ボンディング用パッド６３及び外部接続端子６４を電気的に接続している。基板本体６１としては、例えばコアレス基板や、コア基板を有するコア付きビルドアップ基板等を用いることができる。
【００３４】
チップ用パッド６２には、第１の半導体チップ７１のバンプ７１Ａがフリップチップ接合されている。また、ボンディング用パッド６３は、ボンディングワイヤ７５を介して、第２の半導体チップ７２の上面に形成された電極パッド（図示略）と電気的に接続されている。これらチップ用パッド６２及びボンディング用パッド６３の材料としては、例えば銅又は銅合金を用いることができる。また、チップ用パッド６２及びボンディング用パッド６３は、銅層の表面に金属層（例えば、Ａｕ層、Ｎｉ／Ａｕ層やＮｉ／Ｐｄ／Ａｕ層など）を施して形成するようにしてもよい。
【００３５】
外部接続端子６４は、半導体パッケージ１，４間を接続するための接続端子（例えば、はんだボールやリードピン）である。それぞれの外部接続端子６４は、上記半導体パッケージ１に配設されている接続パッド１０Ｐの各々に対向するように設けられている。
【００３６】
アンダーフィル樹脂７３は、第１の半導体チップ７１のバンプ７１Ａとチップ用パッド６２との接続部分の接続強度を向上させるための樹脂であり、配線基板６０の上面と第１の半導体チップ７１の下面との隙間を充填するように設けられている。なお、アンダーフィル樹脂７３の材料としては、例えばエポキシ系の絶縁性樹脂を用いることができる。
【００３７】
封止樹脂７４は、第１の半導体チップ７１、第２の半導体チップ７２、ボンディングワイヤ７５及びボンディング用パッド６３を封止するように基板本体６１の上面に設けられている。この封止樹脂７４の材料としては、例えばエポキシ系樹脂などの絶縁性樹脂を用いることができる。封止方法としては、例えばトランスファーモールド法を用いることができる。
【００３８】
そして、半導体装置３では、半導体パッケージ４の下面に形成された外部接続端子６４が、半導体パッケージ１の上面に形成された接続パッド１０Ｐに接合されている。これにより、半導体パッケージ１と半導体パッケージ４とが積層接合され、ＰＯＰ（Package on Package）構造の半導体装置３が形成されている。
【００３９】
ここで、従来の半導体パッケージの場合、つまり半導体パッケージ１の溝部４１Ｘが形成されておらず、第４絶縁層４１及び埋込樹脂層５１の代わりに第２絶縁層２１と同一組成の絶縁性樹脂からなる絶縁層が形成された半導体パッケージの反りについて説明する。このような半導体パッケージでは、例えば熱処理後の冷却の際に発生する収縮量は、半導体チップ２側ではその半導体チップ２の熱膨張係数、つまりシリコンの熱膨張係数に依存する。一方、従来の半導体パッケージの配線構造側では、例えば熱処理後の冷却の際に発生する収縮量は、配線構造の熱膨張係数、つまり第２絶縁層２１等の各絶縁層の熱膨張係数に依存する。上述したように、シリコンの熱膨張係数が３．４ｐｐｍ／℃であるのに対し、第２絶縁層２１としてエポキシ系樹脂を用いる場合には、その熱膨張係数は、ガラス転移温度Ｔｇ（１５０℃）よりも低い場合に４６ｐｐｍ／℃、ガラス転移温度Ｔｇ以上で１２０ｐｐｍ／℃となる。このように、従来の半導体パッケージの配線構造側の熱膨張係数は、半導体チップ２側の熱膨張係数と著しく異なる。これに起因して、例えば熱処理後の冷却の際に配線構造側に発生する収縮量が、半導体チップ２側に発生する収縮量と異なるため、半導体パッケージ１に反りが生じやすい。
【００４０】
（作用）
これに対し、本実施形態の半導体パッケージ１では、最外層の層間絶縁層である第４絶縁層４１及びその第４絶縁層４１の下層に形成された第３絶縁層３１に、その第４絶縁層４１を厚さ方向に貫通する溝部４１Ｘを形成するようにした。これにより、第３絶縁層３１及び第４絶縁層４１が溝部４１Ｘによって複数の領域に分断される。このため、溝部４１Ｘが形成されずに第３絶縁層３１及び第４絶縁層４１が広い領域にわたって一体的に形成された場合と比較して、第３絶縁層３１及び第４絶縁層４１が収縮することによって生じる応力を緩和することができる。この結果、半導体パッケージ１に生じる反りを低減することができる。
【００４１】
さらに、半導体パッケージ１では、最外層の層間絶縁層である第４絶縁層４１及び溝部４１Ｘを充填する埋込樹脂層５１の熱膨張係数を、第１〜第３絶縁層１１，２１，３１の熱膨張係数よりも半導体チップ２の熱膨張係数に近くなるように設定した。これにより、半導体パッケージ１の埋込樹脂層５１側、つまり半導体チップ２と反対側の熱膨張係数を、半導体チップ２側の熱膨張係数に近づけることができる。したがって、例えば熱処理後の冷却の際に埋込樹脂層５１側に発生する収縮量を、半導体チップ２側に発生する収縮量に近づけることができる。この結果、半導体パッケージ１に生じる反りを低減することができる。
【００４２】
（半導体パッケージの製造方法）
次に、上記半導体パッケージ１の製造方法を説明する。
まず、半導体パッケージ１を製造するためには、図３（ａ）に示すように、支持基板８０を用意する。この支持基板８０としては、例えば金属板や金属箔を用いることができ、本実施形態では、例えば銅箔を用いる。この支持基板８０の厚さは、例えば３５〜２００μｍ程度である。
【００４３】
次に、図３（ｂ）に示す工程では、支持基板８０の一方の面８０Ａ（図中の上面）に、開口部８１Ｘを有するレジスト層８１を形成する。開口部８１Ｘは、上記第１配線層１０（図１参照）の形成領域に対応する部分の支持基板８０の面８０Ａを露出するように形成される。レジスト層８１の材料としては、感光性のドライフィルムレジスト又は液状のフォトレジスト（例えばノボラック系樹脂やアクリル系樹脂等のドライフィルムレジストや液状レジスト）等を用いることができる。例えば感光性のドライフィルムレジストを用いる場合には、支持基板８０の面８０Ａにドライフィルムを熱圧着によりラミネートし、そのドライフィルムを露光・現像によりパターニングして、上記開口部８１Ｘを持つレジスト層８１を形成する。なお、液状のフォトレジストを用いる場合にも、同様の工程を経て、レジスト層８１を形成することができる。
【００４４】
続いて、図３（ｃ）に示す工程では、上記レジスト層８１をめっきマスクとして、支持基板８０の面８０Ａに、該支持基板８０をめっき給電層に利用する電解めっきを施す。具体的には、レジスト層８１の開口部８１Ｘから露出された支持基板８０の面８０Ａに電解めっき法を施すことにより、開口部８１Ｘ内に第１導電層１０Ａと第２導電層１０Ｂとを順に積層して第１配線層１０を形成する。例えば第１導電層１０ＡがＡｕ膜、Ｎｉ膜をこの順番で順次積層した構造であり、第２導電層１０ＢがＣｕ層である場合には、まず、支持基板８０をめっき給電層に利用する電解めっき法により、Ａｕ膜、Ｎｉ膜を順に積層して第１導電層１０Ａを形成する。次いで、支持基板８０をめっき給電層に利用する電解めっき法により、第１導電層１０Ａ上にＣｕ層を形成して第２導電層１０Ｂを形成する。その後、レジスト層８１を除去する。
【００４５】
次に、図３（ｄ）に示す工程では、支持基板８０の面８０Ａ上に半導体チップ２を固定する。具体的には、半導体チップ２の回路形成面２Ａとは反対側の第２主面２Ｂが支持基板８０の面８０Ａと対向するように、つまりフェイスアップの状態で半導体チップ２を支持基板８０の面８０Ａ上に固定する。例えば半導体チップ２の第２主面２Ｂに予め粘着層（図示略）を形成しておき、フェイスアップの状態で支持基板８０の面８０Ａ上に配置された半導体チップ２を加圧することにより、上記粘着層を介して支持基板８０の面８０Ａ上に半導体チップ２を固定する。
【００４６】
続いて、図３（ｅ）に示す工程では、支持基板８０の面８０Ａ上に、半導体チップ２及び第１配線層１０を覆うように第１絶縁層１１を形成する。なお、第１絶縁層１１は、例えば支持基板８０に樹脂フィルムをラミネートした後に、樹脂フィルムを押圧しながら１３０〜１５０℃程度の温度で熱処理して硬化させることにより形成することができる。
【００４７】
次に、図４（ａ）に示す工程では、半導体チップ２の回路形成面２Ａに形成された電極パッド２Ｐの上面が露出されるように、第１絶縁層１１の所定箇所にビアホールＶＨ１を形成する。また、第１配線層１０の第２導電層１０Ｂの上面が露出されるように、第１絶縁層１１の所定箇所にビアホールＶＨ２を形成する。これらビアホールＶＨ１，ＶＨ２は、例えばＣＯ２レーザ、ＹＡＧレーザ、エキシマレーザ等によるレーザ加工法によって形成することができる。なお、第１絶縁層１１が感光性樹脂を用いて形成されている場合には、例えばフォトリソグラフィ法により所要のビアホールＶＨ１，ＶＨ２を形成するようにしてもよい。
【００４８】
続いて、ビアホールＶＨ１，ＶＨ２をレーザ加工法によって形成した場合には、デスミア処理を行って、ビアホールＶＨ１，ＶＨ２内の樹脂残渣（樹脂スミア）を除去する。このデスミア処理は、例えば過マンガン酸塩法などを用いて行うことができる。
【００４９】
次いで、図４（ｂ）に示す工程では、第１絶縁層１１のビアホールＶＨ１，ＶＨ２にビア導体を充填してビア配線２０Ａを形成するとともに、そのビア配線２０Ａを介して第１配線層１０に電気的に接続される配線パターン２０Ｂを第１絶縁層１１上に形成する。これらビア配線２０Ａ及び配線パターン２０Ｂ、つまり第２配線層２０は、例えばセミアディティブ法やサブトラクティブ法などの各種の配線形成方法を用いて形成することができる。
【００５０】
次に、図３（ｅ）〜図４（ｂ）に示した工程を繰り返すことにより、絶縁層と配線層とを交互に積層する。すなわち、図４（ｃ）に示すように、第１絶縁層１１及び第２配線層２０上に第２絶縁層２１を形成し、この第２絶縁層２１に、配線パターン２０Ｂの上面に達するビアホールＶＨ３を形成する。その後、上記ビアホールＶＨ３にビア配線３０Ａを形成するとともに、そのビア配線３０Ａに電気的に接続される配線パターン３０Ｂを形成する。次に、第２絶縁層２１及び第３配線層３０上に第３絶縁層３１を形成し、この第３絶縁層３１にビアホールＶＨ４を形成した後、そのビアホールＶＨ４にビア配線４０Ａを形成するとともに、そのビア配線４０Ａに接続される配線パターン４０Ｂを形成する。続いて、第３絶縁層３１及び第４配線層４０上に第４絶縁層４１を形成し、この第４絶縁層４１にビアホールＶＨ５を形成した後、そのビアホールＶＨ５にビア配線５０Ａを形成するとともに、そのビア配線５０Ａに接続される配線パターン５０Ｂを形成する。
【００５１】
次に、図５（ａ）に示す工程では、第３絶縁層３１及び第４絶縁層４１に、第４絶縁層４１の面４１Ａ側（図中の上面側）から溝部４１Ｘを形成する。この溝部４１Ｘは、例えば例えばＣＯ２レーザ、ＹＡＧレーザ、エキシマレーザ等によるレーザ加工法、プラズマエッチング（ドライエッチング）や、ブラスト処理などにより形成することができる。この溝部４１Ｘの形成によって内部応力が解放される。このとき、半導体チップ２及び配線構造が支持基板８０上に固定されているため、つまり溝部４１Ｘの形成される面とは反対側に厚い支持基板８０が形成されているため、上記応力解放に伴って生じるおそれのある反りを低減することができる。
【００５２】
次に、図５（ｂ）に示す工程では、溝部４１Ｘを充填するとともに、第５配線層５０を覆うように埋込樹脂層５１を第４絶縁層４１の面４１Ａ上に形成する。この埋込樹脂層５１は、例えば感光性のレジストフィルムをラミネートし、又は液状レジストを塗布することにより形成することができる。
【００５３】
続いて、図６（ａ）に示す工程では、第５配線層５０の配線パターン５０Ｂの上面が露出されるように、埋込樹脂層５１の所要箇所に開口部５１Ｘを形成する。この開口部５１Ｘは、例えばＣＯ２レーザ、ＹＡＧレーザ、エキシマレーザ等によるレーザ加工法によって形成することができる。なお、埋込樹脂層５１が感光性樹脂を用いて形成されている場合には、例えばフォトリソグラフィ法により所要の開口部５１Ｘを形成するようにしてもよい。これにより、埋込樹脂層５１の開口部５１Ｘから第５配線層５０の一部が外部接続用パッド５０Ｐとして露出される。なお、必要に応じて、外部接続用パッド５０Ｐ上に、例えばＮｉ層とＡｕ層をこの順番で積層した金属層を形成するようにしてもよい。この金属層は、例えば無電解めっき法により形成することができる。
【００５４】
次いで、図６（ｂ）に示す工程では、仮基板として用いた支持基板（図６（ａ）参照）を除去する。例えば支持基板８０として銅箔を用いる場合には、塩化第二鉄水溶液、塩化第二銅水溶液、過硫酸アンモニウム水溶液等を用いたウェットエッチングにより、支持基板８０の除去を行うことができる。この際、第１絶縁層１１から露出する半導体チップ２がシリコンからなり、第１配線層１０の最表層がＡｕ膜等であるため、銅箔である支持基板８０のみを選択的にエッチングすることができる。但し、第５配線層５０が銅層である場合には、開口部５１Ｘの底部に露出する第５配線層５０が支持基板８０とともにエッチングされることを防止するため、第５配線層５０をマスクして上記ウェットエッチングを行う必要がある。
【００５５】
このとき、第３絶縁層３１及び第４絶縁層４１に溝部４１Ｘが形成され、その溝部４１Ｘには半導体チップ２の熱膨張係数に近い熱膨張係数を有する埋込樹脂層５１が充填されている。このため、第３絶縁層３１及び第４絶縁層４１が複数の領域に分断されており、埋込樹脂層５１側の熱膨張係数が半導体チップ２側の熱膨張係数に近い値になっている。これにより、支持基板８０の除去に伴う応力解放によって生じうる半導体パッケージ１の反りを低減することができる。したがって、半導体パッケージ１が平坦な状態に保持される。
【００５６】
以上の製造工程により、本実施形態の半導体パッケージ１を製造することができる。
（半導体装置の製造方法）
次に、図７（ａ）に示すように、半導体パッケージ４を用意する。ここでは、図示を省略して詳細な説明を割愛するが、半導体パッケージ４は例えば以下のような方法で製造される。すなわち、チップ用パッド６２、ボンディング用パッド６３及び外部接続端子６４を有する配線基板６０を形成し、その配線基板６０の上面に形成されたチップ用パッド６２に第１の半導体チップ７１のバンプ７１Ａをフリップチップ接合する。続いて、配線基板６０と第１の半導体チップ７１との間にアンダーフィル樹脂７３を形成した後、第１の半導体チップ７１の上に第２の半導体チップ７２を接着剤により接着する。次いで、第２の半導体チップ７２の上面に形成された電極パッド（図示略）と配線基板６０の上面に形成されたボンディング用パッド６３との間をボンディングワイヤ７５によりワイヤボンディング接続した後、第１及び第２の半導体チップ７１，７２及びボンディングワイヤ７５等を封止樹脂７４で樹脂封止する。
【００５７】
続いて、半導体パッケージ１の各接続パッド１０Ｐに、半導体パッケージ４の外部接続端子６４が対向するように、半導体パッケージ１，４を位置合わせする。このとき、半導体パッケージ４の外部接続端子６４には図示しないフラックスが転写されている。
【００５８】
次いで、図７（ｂ）に示す工程では、上述のように位置合わせされて半導体パッケージ４が半導体パッケージ１上に載置されると、その構造体がリフロー炉（図示略）に搬送される。そして、このリフロー炉内では外部接続端子６４（ここでは、はんだボール）がリフローされ、接続パッド１０Ｐ部分で半導体パッケージ１，４が接合される。これにより、ＰＯＰ構造の半導体装置３が製造される。
【００５９】
このとき、半導体パッケージ１が平坦な状態に保持されているため、その半導体パッケージ１に半導体パッケージ４を容易に積層接合させることができる。
以上説明した本実施形態によれば、以下の効果を奏することができる。
【００６０】
（１）最外層の層間絶縁層である第４絶縁層４１及びその第４絶縁層４１の下層に形成された第３絶縁層３１に、その第４絶縁層４１を厚さ方向に貫通する溝部４１Ｘを形成するようにした。これにより、第３絶縁層３１及び第４絶縁層４１が収縮することによって生じる応力を緩和することができ、半導体パッケージ１に生じる反りを低減することができる。この結果、半導体パッケージ１を平坦な状態に保持することができる。
【００６１】
（２）溝部４１Ｘに充填され、半導体チップ２と反対側に形成される埋込樹脂層５１の熱膨張係数を、第１〜第３絶縁層１１，２１，３１の熱膨張係数よりも半導体チップ２の熱膨張係数に近くなるように設定した。これにより、例えば熱処理後の冷却の際に埋込樹脂層５１側に発生する収縮量を、半導体チップ２側に発生する収縮量に近づけることができ、半導体パッケージ１に生じる反りを低減することができる。
【００６２】
（３）最外層の層間絶縁層である第４絶縁層４１の熱膨張係数を、第１〜第３絶縁層１１，２１，３１の熱膨張係数よりも半導体チップ２の熱膨張係数に近くなるように設定した。これにより、例えば熱処理後の冷却の際に埋込樹脂層５１側に発生する収縮量を、半導体チップ２側に発生する収縮量に近づけることができ、半導体パッケージ１に生じる反りを低減することができる。
【００６３】
（４）ところで、図６（ｂ）に示した工程において、支持基板８０を除去すると、埋込樹脂層５１側の熱膨張係数と半導体チップ２側の熱膨張係数の違いに起因して反りが生じうる。このとき、埋込樹脂層５１側の収縮量が半導体チップ２側の収縮量よりも大きくなるため、埋込樹脂層５１側が凹状に反る傾向にある。
【００６４】
これに対し、本実施形態の半導体パッケージ１では、最外層の第４絶縁層４１、つまり反りの生じやすい側に形成された第４絶縁層４１を補強材入りの絶縁層とした。これにより、第４絶縁層４１の剛性を高めることができるため、半導体パッケージ１の反りを効果的に抑制することができる。すなわち、支持基板８０を除去したときに半導体パッケージ１が反った場合に、凹状となる埋込樹脂層５１側に形成された第４絶縁層４１の剛性を高めることにより、半導体パッケージ１を反らす応力に効果的に対抗でき、半導体パッケージ１の反りを低減できる効果が大きい。
【００６５】
（５）溝部４１Ｘを、半導体チップ２と対向する領域よりも外側の領域に形成するようにした。ここで、半導体パッケージ１の外周部に近づくほど反り量は大きくなる傾向にある。このため、上記溝部４１Ｘによって半導体パッケージ１の反りを効果的に低減することができる。
【００６６】
（６）支持基板８０の存在する状態で、溝部４１Ｘを形成するようにした。これにより、溝部４１Ｘの形成による応力解放に伴って生じるおそれのある反りを低減することができる。
【００６７】
（７）溝部４１Ｘの平面形状を、加工の容易な格子状に形成するようにした。このため、溝部４１Ｘを容易に形成することができる。
（８）溝部４１Ｘの断面形状を略楔状に形成するようにした。これにより、第４絶縁層４１及び第３絶縁層３１を複数の領域に確実に分断することができる。このため、第３絶縁層３１及び第４絶縁層４１が収縮することによって生じる応力を効果的に緩和することができ、半導体パッケージ１に生じる反りを低減することができる。
【００６８】
（他の実施形態）
なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・図８に示されるように、上記実施形態における埋込樹脂層５１を省略するようにしてもよい。このような構造であっても、上記実施形態の（１）、（３）〜（８）と同様の効果を奏することができる。
【００６９】
・図９に示されるように、上記実施形態における第４絶縁層４１を、第１〜第３絶縁層１１，２１，３１と同一組成の絶縁性樹脂からなる第４絶縁層４１Ｂに変更するようにしてもよい。
【００７０】
・上記実施形態における溝部４１Ｘの形状（断面形状及び平面形状）は特に限定されない。
例えば上記実施形態では、第３絶縁層３１及び第４絶縁層４１の２層分の層間絶縁層に溝部４１Ｘを形成するようにしたが、図１０（ａ）に示されるように、３層以上の層間絶縁層に溝部４１Ｘを形成するようにしてもよい。図１０（ａ）に示した変形例では、溝部４１Ｘは、第４絶縁層４１の面４１Ａから第４絶縁層４１及び第３絶縁層３１を厚さ方向に貫通して、第２絶縁層２１の厚さ方向の中途位置まで形成されている。このように溝部４１Ｘが深く形成されると、その溝部４１Ｘによって分断される層間絶縁層の数が増加するため、効果的に反りを抑制することができる。
【００７１】
また、上記実施形態では、溝部４１Ｘの断面形状を略楔状に形成するようにしたが、例えば図１０（ｂ）に示されるように、溝部４１Ｘの断面形状を四角形状に形成するようにしてもよい。また、溝部４１Ｘの断面形状を、台形状、Ｕ字状や半円状に形成するようにしてもよい。
【００７２】
また、上記実施形態では、溝部４１Ｘの平面形状を格子状に形成するようにした。これに限らず、例えば図１１（ａ）に示されるように、溝部４１Ｘの平面形状を略枠状に形成するようにしてもよい。なお、図１１（ａ）に示した変形例では、平面視略枠状の溝部４１Ｘが２つ形成されているが、この溝部４１Ｘの数は１つであってもよく、３つ以上であってもよい。
【００７３】
また、図１１（ｂ）に示されるように、溝部４１Ｘの平面形状を略Ｌ字状に形成するようにしてもよい。図１１（ｂ）に示した変形例では、平面視略Ｌ字状の溝部４１Ｘが半導体パッケージ１の四隅に形成されている。なお、図１１（ｂ）に示した変形例では、各角部に２つの溝部４１Ｘが形成されているが、この各角部に形成される溝部４１Ｘの数は１つであってもよく、３つ以上であってもよい。
【００７４】
・上記実施形態では、半導体チップ２と対向する領域よりも外側の領域に溝部４１Ｘを形成するようにした。これに限らず、半導体チップ２と対向する領域にも溝部４１Ｘを形成するようにしてもよい。
【００７５】
・図１２に示されるように、上記実施形態における第１配線層１０（接続パッド１０Ｐ）を省略するようにしてもよい。この場合の半導体パッケージ１Ｂでは、第１配線層１０の上面を露出するビアホールＶＨ２及びそのビアホールＶＨ２に形成されるビア配線２０Ａも省略される。
【００７６】
・上記実施形態では、支持基板８０上に１つの半導体パッケージ１を作製する例を示したが、支持基板８０上に半導体パッケージ１となる部材を作製し、それを個片化して複数の半導体パッケージ１を得るような工程に変更してもよい。
【００７７】
・上記実施形態の半導体パッケージ１の製造方法では、支持基板８０の片側に半導体チップ２を固定するとともに、主にビルドアップ工法により支持基板８０の片側に配線層及び絶縁層を積層し、最後に支持基板８０を除去して半導体パッケージ１を製造するようにした。これに限らず、例えば支持基板８０の両側にそれぞれ半導体チップ２を固定するとともに、主にビルドアップ工法により支持基板８０の両側それぞれに配線層及び絶縁層を積層し、最後に支持基板８０を除去して複数の半導体パッケージ１を製造するようにしてもよい。
【００７８】
・上記実施形態における半導体パッケージ１の層の数や配線の取り回しなどは様々に変形・変更することが可能である。
・上記実施形態における半導体パッケージ４の配線基板６０に実装される半導体チップの数や、その半導体チップの実装の形態（例えばフリップチップ実装、ワイヤボンディングによる実装、又はこれらの組み合わせ）などは様々に変形・変更することが可能である。
【００７９】
［実施例］
次に、実施例及び比較例を挙げて上記実施形態及びその変形例をさらに具体的に説明する。
【００８０】
ここでは、溝部４１Ｘを設けた半導体パッケージ（実施例１，２）と、溝部４１Ｘを設けていない半導体パッケージ（比較例１，２）の各々について反りのシミュレーションを行った。
【００８１】
（実施例１）
実施例１の半導体パッケージは、図１（ａ）に示した半導体パッケージ１である。シミュレーション条件としては、半導体パッケージ１の平面形状を１２ｍｍ×１２ｍｍの正方形状とし、半導体チップ２の平面形状を９ｍｍ×９ｍｍの正方形状とし、半導体チップ２の厚さを１００μｍとした。また、半導体パッケージ１全体の厚さを５５０μｍとした。具体的には、第２〜第５配線層２０，３０，４０，５０の厚さをそれぞれ１５μｍとし、第１絶縁層１１の厚さを１８０μｍ、第２及び第３絶縁層２１，３１の厚さを３０μｍ、第４絶縁層４１の厚さを１００μｍ、埋込樹脂層５１の厚さを５０μｍとした。なお、溝部４１ＸはＣＯ２レーザによるレーザ加工により形成し、その溝部４１Ｘの深さを１２０μｍとした。
【００８２】
（実施例２）
実施例２の半導体パッケージは、図８に示した半導体パッケージ１Ａであり、実施例１の半導体パッケージから埋込樹脂層５１を除去した構造を有している。シミュレーション条件としては、上記半導体パッケージ１Ａを厚さ２００μｍの支持基板８０に固定した状態で反りを測定する点のみが上記実施例１と異なる。
【００８３】
（比較例１）
比較例１の半導体パッケージは、図１３に示される半導体パッケージ５である。この半導体パッケージ５は、溝部４１Ｘ（図１（ａ）参照）が形成されていない点を除き、実施例１の半導体パッケージ１と同一の構造を有する。なお、シミュレーション条件については、実施例１と同一の条件である。
【００８４】
（比較例２）
比較例２の半導体パッケージは、図１４に示される半導体パッケージ６である。この半導体パッケージ６は、溝部４１Ｘ（図８参照）が形成されていない点を除き、実施例２の半導体パッケージ１Ａと同一の構造を有する。なお、シミュレーション条件については、実施例２と同一の条件である。
【００８５】
（測定方法）
各例の半導体パッケージを１９０℃の環境下に置いて応力を解放後、温度を２５℃に下げたときの反りを測定した。反りは、各半導体パッケージの半導体チップ２の搭載されたチップ搭載面１１Ａとは反対側の面の高さを対角線に沿って順次測定し、最も高い点と最も低い点との高さの差を測定した。なお、チップ搭載面１１Ａとは反対側の面が凸状に沿った場合の反り量をプラスとし、チップ搭載面とは反対側の面が凹状に沿った場合の反り量をマイナスとして、図１５にシミュレーション結果を示した。
【００８６】
（シミュレーション結果）
図１５に示すように、実施例１と比較例１、及び、実施例２と比較例２をそれぞれ比較すると、溝部４１Ｘを設けることにより（実施例１，２）、溝部４１Ｘを設けない場合（比較例１，２）に比べ、半導体パッケージの反り量を大幅に低減できることが確認された。すなわち、溝部４１Ｘの形成によって、高い反り改善効果が得られることが確認された。
【符号の説明】
【００８７】
１，１Ａ，１Ｂ 半導体パッケージ（第１半導体パッケージ）
２ 半導体チップ
４ 半導体パッケージ（他の半導体パッケージ又は第２半導体パッケージ）
１０ 第１配線層
１０Ｐ 接続パッド（パッド）
１１ 第１絶縁層
２０，３０，４０，５０ 配線層
２１ 第２絶縁層（層間絶縁層）
３１ 第３絶縁層（層間絶縁層）
４１ 第４絶縁層（最外層の層間絶縁層）
４１Ｘ 溝部
５１ 埋込樹脂層
８０ 支持基板
【特許請求の範囲】
【請求項１】
半導体チップと、
前記半導体チップを覆うように形成された第１絶縁層と、
前記第１絶縁層上に積層され、前記半導体チップと電気的に接続された配線層と該配線層上に積層される層間絶縁層とが交互に積層されてなる配線構造と、を有し、
前記半導体チップの搭載面とは反対側の最外層の前記層間絶縁層には、該最外層の層間絶縁層を厚さ方向に貫通する溝部が形成されていることを特徴とする半導体パッケージ。
【請求項２】
前記溝部に充填されるとともに、前記最外層の層間絶縁層上に形成された埋込樹脂層を有し、
前記埋込樹脂層は、前記層間絶縁層の熱膨張係数よりも前記半導体チップの熱膨張係数に近い熱膨張係数を有することを特徴とする請求項１に記載の半導体パッケージ。
【請求項３】
前記溝部は、前記最外層の層間絶縁層の下層に形成された層間絶縁層の厚さ方向の中途位置まで形成されていることを特徴とする請求項１又は２に記載の半導体パッケージ。
【請求項４】
前記溝部は、前記最外層の層間絶縁層の下層に形成された層間絶縁層を厚さ方向に貫通するように形成されていることを特徴とする請求項１又は２に記載の半導体パッケージ。
【請求項５】
前記溝部は、前記半導体チップと対向する領域よりも外側の領域に形成されていることを特徴とする請求項１〜４のいずれか１つに記載の半導体パッケージ。
【請求項６】
前記溝部は、断面視して楔状に形成されていることを特徴とする請求項１〜５のいずれか１つに記載の半導体パッケージ。
【請求項７】
前記最外層の層間絶縁層は、補強材入りの樹脂材からなり、他の前記層間絶縁層の熱膨張係数よりも前記半導体チップの熱膨張係数に近い熱膨張係数を有する絶縁層であることを特徴とする請求項１〜６のいずれか１つに記載の半導体パッケージ。
【請求項８】
前記半導体チップと同一平面上に、他の半導体パッケージと接続されるパッドが形成されていることを特徴とする請求項１〜７のいずれか１つに記載の半導体パッケージ。
【請求項９】
支持基板上に半導体チップを固定する工程と、
前記半導体チップが固定された前記支持基板上に、前記半導体チップを覆うように第１絶縁層を形成する工程と、
前記第１絶縁層上に、前記半導体チップと電気的に接続するように配線層と該配線層上に積層される層間絶縁層とを交互に積層する工程と、
前記層間絶縁層のうち最後に積層した最外層の層間絶縁層に、該最外層の層間絶縁層を厚さ方向に貫通する溝部を形成する工程と、
前記支持基板を除去する工程と、
を有することを特徴とする半導体パッケージの製造方法。
【請求項１０】
前記溝部を形成した後に、前記最外層の層間絶縁層上に、前記溝部を充填するように埋込樹脂層を形成する工程を有し、
前記埋込樹脂層は、前記層間絶縁層の熱膨張係数よりも前記半導体チップの熱膨張係数に近い熱膨張係数を有することを特徴とする請求項９に記載の半導体パッケージの製造方法。
【請求項１１】
前記溝部を形成する工程では、前記最外層の層間絶縁層の下層に形成された層間絶縁層の厚さ方向の中途位置まで前記溝部を形成することを特徴とする請求項９又は１０に記載の半導体パッケージの製造方法。
【請求項１２】
前記支持基板上に前記半導体チップを固定する工程の前に、前記支持基板上に他の半導体パッケージと接続されるパッドを形成する工程を有することを特徴とする請求項９〜１１のいずれか１項に記載の半導体パッケージの製造方法。
【請求項１３】
半導体チップと、
前記半導体チップを覆うように形成された第１絶縁層と、
前記第１絶縁層上に積層され、前記半導体チップと電気的に接続された配線層と該配線層上に積層される層間絶縁層とが交互に積層されてなる配線構造と、
前記半導体チップの搭載面とは反対側の最外層の前記層間絶縁層を厚さ方向に貫通する溝部と、
前記半導体チップと同一平面上に形成されたパッドと、を有する第１半導体パッケージと、
前記パッドと電気的に接続され、前記第１半導体パッケージ上に積層される第２半導体パッケージと、
を有することを特徴とする半導体装置。
【請求項１】
半導体チップと、
前記半導体チップを覆うように形成された第１絶縁層と、
前記第１絶縁層上に積層され、前記半導体チップと電気的に接続された配線層と該配線層上に積層される層間絶縁層とが交互に積層されてなる配線構造と、を有し、
前記半導体チップの搭載面とは反対側の最外層の前記層間絶縁層には、該最外層の層間絶縁層を厚さ方向に貫通する溝部が形成されていることを特徴とする半導体パッケージ。
【請求項２】
前記溝部に充填されるとともに、前記最外層の層間絶縁層上に形成された埋込樹脂層を有し、
前記埋込樹脂層は、前記層間絶縁層の熱膨張係数よりも前記半導体チップの熱膨張係数に近い熱膨張係数を有することを特徴とする請求項１に記載の半導体パッケージ。
【請求項３】
前記溝部は、前記最外層の層間絶縁層の下層に形成された層間絶縁層の厚さ方向の中途位置まで形成されていることを特徴とする請求項１又は２に記載の半導体パッケージ。
【請求項４】
前記溝部は、前記最外層の層間絶縁層の下層に形成された層間絶縁層を厚さ方向に貫通するように形成されていることを特徴とする請求項１又は２に記載の半導体パッケージ。
【請求項５】
前記溝部は、前記半導体チップと対向する領域よりも外側の領域に形成されていることを特徴とする請求項１〜４のいずれか１つに記載の半導体パッケージ。
【請求項６】
前記溝部は、断面視して楔状に形成されていることを特徴とする請求項１〜５のいずれか１つに記載の半導体パッケージ。
【請求項７】
前記最外層の層間絶縁層は、補強材入りの樹脂材からなり、他の前記層間絶縁層の熱膨張係数よりも前記半導体チップの熱膨張係数に近い熱膨張係数を有する絶縁層であることを特徴とする請求項１〜６のいずれか１つに記載の半導体パッケージ。
【請求項８】
前記半導体チップと同一平面上に、他の半導体パッケージと接続されるパッドが形成されていることを特徴とする請求項１〜７のいずれか１つに記載の半導体パッケージ。
【請求項９】
支持基板上に半導体チップを固定する工程と、
前記半導体チップが固定された前記支持基板上に、前記半導体チップを覆うように第１絶縁層を形成する工程と、
前記第１絶縁層上に、前記半導体チップと電気的に接続するように配線層と該配線層上に積層される層間絶縁層とを交互に積層する工程と、
前記層間絶縁層のうち最後に積層した最外層の層間絶縁層に、該最外層の層間絶縁層を厚さ方向に貫通する溝部を形成する工程と、
前記支持基板を除去する工程と、
を有することを特徴とする半導体パッケージの製造方法。
【請求項１０】
前記溝部を形成した後に、前記最外層の層間絶縁層上に、前記溝部を充填するように埋込樹脂層を形成する工程を有し、
前記埋込樹脂層は、前記層間絶縁層の熱膨張係数よりも前記半導体チップの熱膨張係数に近い熱膨張係数を有することを特徴とする請求項９に記載の半導体パッケージの製造方法。
【請求項１１】
前記溝部を形成する工程では、前記最外層の層間絶縁層の下層に形成された層間絶縁層の厚さ方向の中途位置まで前記溝部を形成することを特徴とする請求項９又は１０に記載の半導体パッケージの製造方法。
【請求項１２】
前記支持基板上に前記半導体チップを固定する工程の前に、前記支持基板上に他の半導体パッケージと接続されるパッドを形成する工程を有することを特徴とする請求項９〜１１のいずれか１項に記載の半導体パッケージの製造方法。
【請求項１３】
半導体チップと、
前記半導体チップを覆うように形成された第１絶縁層と、
前記第１絶縁層上に積層され、前記半導体チップと電気的に接続された配線層と該配線層上に積層される層間絶縁層とが交互に積層されてなる配線構造と、
前記半導体チップの搭載面とは反対側の最外層の前記層間絶縁層を厚さ方向に貫通する溝部と、
前記半導体チップと同一平面上に形成されたパッドと、を有する第１半導体パッケージと、
前記パッドと電気的に接続され、前記第１半導体パッケージ上に積層される第２半導体パッケージと、
を有することを特徴とする半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【公開番号】特開２０１３−１０５８４０（Ｐ２０１３−１０５８４０Ａ）
【公開日】平成２５年５月３０日（２０１３．５．３０）
【国際特許分類】
【出願番号】特願２０１１−２４７６６６（Ｐ２０１１−２４７６６６）
【出願日】平成２３年１１月１１日（２０１１．１１．１１）
【出願人】（０００１９０６８８）新光電気工業株式会社 (1,516)
【Ｆターム（参考）】
【公開日】平成２５年５月３０日（２０１３．５．３０）
【国際特許分類】
【出願日】平成２３年１１月１１日（２０１１．１１．１１）
【出願人】（０００１９０６８８）新光電気工業株式会社 (1,516)
【Ｆターム（参考）】
[ Back to top ]