説明

半導体パッケージとその製造方法

【課題】従来の製造方法においてアンダーフィル材料を注入することによる問題を是正することが可能な半導体パッケージ構造とその製造方法とを提供すること。
【解決手段】半導体パッケージ200は、基板206と、該基板上にフリップチップボンディングで配置された半導体素子204とを備える。半導体素子の底部表面の周辺に沿って延び、且つ半導体素子と基板との間に設けられ硬化した接着剤で形成接続構造体212を備えることを特徴とする。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体パッケージとその製造方法とに関する。
【背景技術】
【0002】
図1は、従来の半導体パッケージの概略横断面図である。図1に示すように、半導体パッケージ100は、基板104に(例えば、複数のはんだボール108を介して)フリップチップボンディングされた半導体素子102を有する。また、該半導体素子102と基板104との間の結合機械的強度を高めるとともに、それらの位置を互いに相対的に固定するため、半導体素子102と基板104との間の空間にはアンダーフィル層106が形成されている。これにより半導体パッケージ100が、表面ボンディング工程時に解離や変形を起こす可能性を阻止する。
【発明の開示】
【発明が解決しようとする課題】
【0003】
しかしながら、アンダーフィル層106に含まれた水分や、半導体素子102と基板104との表面上に捕捉された揮発性の汚染物質が加熱された場合、気化して膨張する可能性がある。その結果、アンダーフィル層106内に空隙が形成される。該空隙は、半導体素子102または基板104からのアンダーフィル層106の剥離を発生させてしまう場合がある。さらに、熱によって発生した水分または汚染物質は、熱により蒸発してもアンダーフィル層106により依然として封入されたままとなり、消散することができなくなっている。したがって温度が降下した際、該水分や汚染物質がはんだボール108上に凝縮して、隣接するはんだボール108との間に導電性ブリッジを形成する可能性が出てくる。概して半導体素子102と基板104との間の隙間は比較的小さいため、半導体素子102と基板104との間の空間にアンダーフィル材料を制御して注入することは非常に困難であり、そのためこのような滲出にまつわる問題は頻繁に発生している。
【0004】
従って、本発明の少なくとも一つの目的は、従来の製造方法においてアンダーフィル材料を注入することによる問題を是正することが可能な半導体パッケージ構造を提供することにある。
【課題を解決するための手段】
【0005】
上記及び他の優れた効果を達成するため、且つ本発明の目的によれば、本明細書中で具現化され概略を記述するように、本発明は半導体パッケージを提供するものである。該半導体パッケージは、主として基板と、該基板上にフリップチップボンディングによって配置された半導体素子とを備える。該半導体素子は、チップまたはチップスケールパッケージ等の半導体パッケージ構造とすることができる。本発明は、半導体素子の底部表面の周辺の少なくとも一部分、例えば、該底部周辺の全体、あるいは単一部分、または複数の離間した部分、に沿って存在している、半導体素子と基板との間に設けられた接続構造体を特徴とする。結果として、好ましくは該半導体素子と基板との二つの間に追加的な取付支持体を設けることができる。接続構造体は、好ましくは硬化した接着剤から形成されている。なお、本出願では図から明らかなように、「底部表面の周辺」という文言は、底面周辺部に隣接する半導体素子の周面下端部も含む。
【0006】
接続構造体は、点状の形態または線状の形態を有することができる。さらに、加熱によって半導体素子の内部から放出された何らかの水分または汚染物質が接続構造体の隙間を通って脱出できるように、接続構造体を半導体素子の底部の表面の周辺の少なくとも一部分に沿った特定の部分、例えば、該底部周辺の全体、あるいは単一部分、または複数の離間した部分、に形成してもよい。ただし、接続構造体は連続的な形状として半導体素子の底部表面の周辺の内側をライニングすることによって、半導体パッケージに水分または汚染物質が侵入することを防ぐため半導体素子と基板との間の全空間を密封することができる。
【0007】
さらに、適当な接着剤(例えば、軟質な可塑性材料)を選択して所望の柔軟性の度合いを有する接続構造体を形成することによって、接続構造体が衝撃に対して半導体パッケージを保護するための緩衝材としての機能を果たすようにすることができる。
【0008】
また、本発明は半導体パッケージの製造方法を提供するものである。まず、半導体素子を基板上に配置し、該半導体素子を該基板にフリップチップボンディングする。その後、半導体素子の底部表面の周辺の少なくとも一部分、例えば、該底部周辺の全体、あるいは単一部分、または複数の離間した部分、に沿って接着剤をコーティングして接着構造体を形成する。最後に、該接着構造体を硬化して接続構造体を形成する。
【0009】
本発明の一実施例において、半導体素子を基板にフリップチップボンディングする前に該半導体素子の底部表面に接着剤をコーティングすることができる。本質的にフリップチップボンディングは、高温でのリフロー工程を行うことによって、複数のはんだボールを溶解させ、そして該はんだボールを冷却して半導体パッケージと基板との間に接続部を形成することを含む。該実施例において、はんだボールの融点に近い硬化温度を有する接着剤を選択することによって、接続構造体がリフロー工程の後に形成されるようにすることができる。半導体素子の底部表面に接着剤をコーティングした後、前記高温リフロー工程を用いて、半導体パッケージと基板とを共に結合することと該接着剤を硬化することとを同時に行うことができる。すなわち、処理工程と処理時間とを大幅に削減することができる。
【発明の効果】
【0010】
本発明では半導体素子と基板との間の隙間にアンダーフィル材料を注入する代わりに、半導体素子の底部周辺の少なくとも一部分に沿って接着剤をコーティングすることが必要とされているので、使用する材料は大幅に少ない。また、接続構造体は半導体素子の底部表面の周辺に沿っているため、該接続構造体は半導体パッケージを安定させるとともに該半導体パッケージに追加的な支持を付与するのみならず、半導体素子と基板との間の応力を軽減する。結果として、半導体パッケージは剥離が生じることなく高応力を受けることが可能となる。
従って、本発明の製造方法は接着剤の滲出の発生を減少させることができるだけではなく、接続構造体の生産を促すことができる。
【0011】
前述の一般的記載と以下の詳細な説明とは、共に例示的なものであり、特許請求の範囲で請求された発明にさらに説明を加えることを意図していると理解すべきである。
【0012】
また、添付図面は、本発明の一層の理解を可能とするために含めたものであり、同図面は、本明細書に組み込まれると同時に、本明細書の一部を構成している。そして図面は本発明の実施態様を図示し、発明の詳細な説明と合まって、この発明の原理を説明する役割を果す。
【発明を実施するための最良の形態】
【0013】
以下、本発明を実施するための最良の形態を、本発明を例示する添付図面を参照して詳細に説明する。なお、同一或いは類似する部分を参照する際、図面及び本実施の形態においては可能な限り同一の参照番号を用いる。
【実施例】
【0014】
図2は、本発明の一実施例に係る半導体パッケージの概略横断面図である。図2に示すように、半導体パッケージ200は、主として第1半導体素子202と第2半導体素子204とを備える。該第1半導体素子202と該第2半導体素子204とは、半導体パッケージである。第1半導体素子202は、基板206と、該基板206上に配置されるとともに複数の導線210を介して第1半導体素子202に電気的に接続された半導体チップ208とを備える。第2半導体素子204は、(例えば複数のはんだボール214を介して)基板206にフリップチップボンディングされている。本実施例において、該第2半導体素子204は、例えばチップスケールパッケージ(CSP)である。また、第2半導体素子204と基板206との間には、接続構造体212が設けられている。
【0015】
本実施例において、半導体チップ208は主要な機能チップであり、他方、第2半導体素子204は、補助的な機能を行うチップ204a(例えば、普通のメモリまたはフラッシュメモリ)を有する。半導体パッケージ200は二つの半導体素子202と204とを備えているので、続く表面実装工程(例えば、半導体パッケージ200をプリント基板にボンディングする等)において加熱された場合、該半導体素子202と204との位置がシフトしたり、または基板206から分離したりする場合がある。そのため従来では、第2半導体素子204と基板206との間の隙間には(図1に示すように)アンダーフィル層を形成して、高温においても第2半導体素子が基板206に依然として固定されるようにしている。しかしながら該アンダーフィル層を形成するアンダーフィル材料は、若干量の水分または汚染物質をしばしば含んでいるが、該水分または汚染物質は、加熱された際に気化して気泡となる可能性がある。該気泡はアンダーフィル層の剥離を発生する空隙を形成し、よって該アンダーフィル層を介しての接続や支持力を弱めてしまう。さらに該水分や汚染物質は、温度が降下した際にはんだボール214上に凝縮して、近隣のはんだボール214をショートさせる結合ブリッジを形成してしまう。
【0016】
本発明では、従来のアンダーフィル材料層を置換するため、硬化接着剤から形成された接続構造体212を備える。該接続構造体212は、第2半導体素子204を基板206上に固定するための役割を果たすとともに、熱応力下においても第2半導体素子204と基板206との間に一定間隔を保つための支持材を提供する役割をする。ここで、接続構造体212は、第2半導体素子204と基板206との間の空間を完全に満たすことなく該第2半導体素子204の底部の周辺に沿って延びていることに注目すべきである。例えば、該接続構造体は、該底部の周辺の全体、あるいは単一部分、または複数の離間した部分に沿って存在している。従ってこの接続構造体212は、半導体素子204と基板206との接合域を大幅に減少させ、これによって剥離してしまうことの可能性を低下させる。
【0017】
図3および図4に示すように、接続構造体212は、点状の形態212aまたは線状の形態212bを有してもよい。図3に示すように、接続構造体212は、第2半導体素子204の底部周辺の部分にのみ沿ってもよい。これにより、半導体パッケージが高温に加熱された際、第2半導体素子204と基板206とから気化した水分や汚染物質は接続構造体212の隙間を通って容易に消散することができる。従って、温度が降下した場合、該水分や汚染物質がはんだボール214に再び凝縮して近隣のはんだボール214との間に電気的なブリッジを形成することが防止される。図4に示すように、接続構造体212は第2の半導体素子204の底部周辺に連続的な壁を形成して、第2半導体素子204と基板206との間の空間を囲って外部の水分または汚染物質が封止された該空間に侵入することを防止してもよい。
【0018】
また、接続構造体212は硬化した接着剤を用いて形成される。適当な接着剤(例えば、軟質な可塑性材料)を選択することで、接続構造体212は所望の柔軟性の度合いを有するようになり、該接続構造体212は衝撃に対して半導体素子204を保護するための緩衝材としての機能を果たすことができるようになる。
【0019】
図5に示すように、本発明の接続構造体212は、チップパッケージを別のチップパッケージのパッケージ基板に取付けるために適用することが可能なだけではなく、上方にバンプを有するチップ502と基板504との間に追加的なグリップ力を付与することが可能である。
【0020】
また、本発明は上述の半導体パッケージの形成方法を提供する。図6は、本発明の一実施例に係る半導体パッケージを形成するための工程を示すフローチャートである。まず、工程602において(図2および図5に示すように)、半導体素子204(またはチップ502)を基板206(または基板504)上に配置する。工程604において、半導体素子204(またはチップ502)を、フリップチップボンディングによって機械的且つ電気的に基板206(または基板504)に接続する。工程606において、適当な種類の接着剤を半導体素子204(またはチップ502)の底部周辺にコーティングする。これにより、少なくとも点状または線状の形態を有する接着構造体が、半導体素子204(またはチップ502)と基板206(または基板504)との間に形成される。最後に、工程608において、例えば加熱または紫外線光或いは電子ビームを照射することによって該接着構造体を硬化させて接続構造体212を形成する。
【0021】
本発明の別の実施例において、前記工程604は、はんだボール214をリフロー温度にまで加熱することと、半導体素子204と基板206とを共に接続するために該はんだボール214を用いることとを含むリフロー工程である。また、前記工程606は該工程604の前に行うことが可能である。はんだボールのリフロー温度に近い硬化温度を有する接着剤を選択することで、該接着剤を、まず、半導体素子204(またはチップ502)の底部周辺と基板206(または基板504)との間の領域に適用することができる。その後に続くリフロー工程においては、フリップチップボンディング工程での高温を活用して接着構造体を硬化させることによって、処理工程と多少の処理時間とを削減することができる。
【0022】
本発明は、半導体素子204(またはチップ502)と基板206(または基板504)との間の隙間にアンダーフィル材料を注入する代わりに、半導体素子204(またはチップ502)の底部周辺に沿って接着剤をコーティングすることを必要とする。従って、使用する材料は大幅に少ない。使用する接着剤の量が減少することによって、該接着剤の滲出の発生頻度が低くなる。また、接続構造体の形成の工程が簡略され、これにより該接続構造体の全般的な生産率が向上する。
【0023】
当業者であれば、本発明の範囲または精神から逸脱することなく本発明の構成に対して様々な改良や変更が可能であることは容易に分かることであろう。上記の観点から、本発明はこの発明の改良や変更を包含することを意図しており、そのような改良や変更は、特許請求の範囲及びその均等物の範囲内に含まれる。
【図面の簡単な説明】
【0024】
【図1】従来の半導体パッケージの概略横断面図である。
【図2】本発明の一実施例に係る半導体パッケージの概略横断面図である。
【図3】図2に示す半導体パッケージの上面図である。
【図4】本発明の別の実施例に係る半導体パッケージの上面図である。
【図5】図4に示す半導体パッケージの概略横断面図である。
【図6】本発明の一実施例に係る半導体パッケージを形成するための工程を示すフローチャートである。
【符号の説明】
【0025】
200 半導体パッケージ
202 第1半導体素子
204 第2半導体素子
204a チップ
206 基板
208 半導体チップ
210 導線
212 接続構造体
212a 点状の形態の接続構造体
212b 線状の形態の接続構造体
214 はんだボール
502 チップ
504 基板

【特許請求の範囲】
【請求項1】
半導体素子を基板上に配置する工程と、
前記半導体素子を前記基板にフリップチップボンディングする工程と、
接着剤を前記半導体素子の底部の周辺の少なくとも一部分に沿ってコーティングして前記半導体素子と前記基板との間に少なくとも一つの接着構造体を形成する工程と、
前記接着構造体を硬化して前記半導体素子を前記基板に取付ける工程と、を含む半導体パッケージの製造方法。
【請求項2】
前記接着構造体は、点状の形態を含む、請求項1に記載の方法。
【請求項3】
前記接着構造体は、線状の形態を含む、請求項1または2に記載の方法。
【請求項4】
前記接着構造体は、前記半導体素子の前記底部周辺の周りに連続的な壁を形成して前記半導体素子と前記基板との間の空間を密封する、請求項1乃至3のいずれかに記載の方法。
【請求項5】
前記接着構造体は、前記半導体素子の前記底部周辺に部分的にのみ設けられる、請求項1乃至3のいずれかに記載の方法。
【請求項6】
前記接着剤をコーティングする工程において、前記接着剤は、前記底部周辺の全体、あるいは単一部分、または複数の離間した部分に沿って存在している、請求項1乃至3及び5のいずれかに記載の方法。
【請求項7】
前記フリップチップボンディング工程はリフロー工程を行うことをさらに含み、前記接着剤をコーティングする工程は該フリップチップボンディング工程の前に行われ、前記硬化工程と前記リフロー工程とは並行して行われる、請求項1乃至6のいずれかに記載の方法。
【請求項8】
前記半導体素子は、半導体チップパッケージである、請求項1乃至7のいずれかに記載の方法。
【請求項9】
前記半導体素子は、チップスケールパッケージである、請求項1乃至7のいずれかに記載の方法。
【請求項10】
前記半導体素子は、チップである、請求項1乃至7のいずれかに記載の方法。
【請求項11】
基板と、
前記基板にフリップチップボンディングされた半導体素子と、
前記半導体素子と前記基板との間に設けられ、且つ、前記半導体素子の底部の周辺の少なくとも一部分に沿って延びて前記半導体素子を前記基板に接合する少なくとも一つの接続構造体と、を備える半導体パッケージ構造。
【請求項12】
前記接続構造体は、点状の形態を含む、請求項11に記載の半導体パッケージ構造。
【請求項13】
前記接続構造体は、線状の形態を含む、請求項11または12に記載の半導体パッケージ構造。
【請求項14】
前記接続構造体は、前記半導体素子の前記底部周辺の周りに連続的な壁を形成して前記半導体素子と前記基板との間の空間を密封している、請求項11乃至13のいずれかに記載の半導体パッケージ構造。
【請求項15】
前記接続構造体は、前記半導体素子の前記底部周辺に部分的に設けられている、請求項11乃至13のいずれかに記載の半導体パッケージ構造。
【請求項16】
前記接続構造体は、前記底部周辺の全体、あるいは単一部分、または複数の離間した部分に沿って存在している、請求項11乃至13及び15のいずれかに記載の半導体パッケージ構造。
【請求項17】
前記接続構造体を構成している接着剤は、該接続構造体の柔軟性を高めることが可能な軟質の可塑性材料を含む、請求項11乃至16のいずれかに記載の半導体パッケージ構造。
【請求項18】
前記半導体素子は、半導体チップパッケージである、請求項11乃至17のいずれかに記載の半導体パッケージ構造。
【請求項19】
前記半導体素子は、チップスケールパッケージである、請求項11乃至17のいずれかに記載の半導体パッケージ構造。
【請求項20】
前記半導体素子は、チップである、請求項11乃至17のいずれかに記載の半導体パッケージ構造。
【請求項21】
前記接続構造体は、硬化した接着剤からなる、請求項11乃至20のいずれかに記載の半導体パッケージ構造。
【請求項22】
前記半導体素子は、チップスケールパッケージであってチップスケールパッケージを備える、請求項11乃至21のいずれかに記載の半導体パッケージ構造。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate

【図6】
image rotate


【公開番号】特開2006−186116(P2006−186116A)
【公開日】平成18年7月13日(2006.7.13)
【国際特許分類】
【外国語出願】
【出願番号】特願2004−378445(P2004−378445)
【出願日】平成16年12月28日(2004.12.28)
【出願人】(595015982)日月光半導體製造股▲分▼有限公司 (2)
【Fターム(参考)】