説明

半導体パッケージの製造方法

【課題】銅コアボールをスペーサ部材として用いて上基板と下基板とを接続する際にモールド樹脂内に多量のはんだが閉じこめられない半導体パッケージの製造方法を提供することを課題とする。
【解決手段】上基板20を含みその周囲に延在部40aを有する上基板用基板材40の接合パッドに、スペーサ部材として銅コアボール18を接合するとともに、下基板12を含みその周囲に延在部50aを有する下基板用基板材50を準備する。上基板用基板材40を銅コアボール18を介して下基板用基板材50に接続する。上基板用基板材40と下基板用基板材50との間にモールド樹脂22を充填して固定する。上基板用基板材40延在部40aと下基板用基板50の延在部50aとを含む部分を除去し、半導体パッケージ10を個片化する。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、上下基板の間に半導体素子を配置して形成した半導体パッケージの製造方法に関する。
【背景技術】
【0002】
上下基板の間に半導体素子を配置し、半導体素子の周囲にモールド樹脂を充填して形成した半導体パッケージが提案されている(例えば、特許文献1参照。)。上下基板の間隔を維持するためにスペーサ部材を介して下基板に上基板が固定され、その間にモールド樹脂が充填される。スペーサ部材を介して上基板と下基板とを電気的に接続することができる。外部接続端子は下基板の裏面に設けられ、上基板には電子部品を搭載することができる。
【0003】
以上のような構造の半導体パッケージにおいて、スペーサ部材として銅コアはんだボールを用いることが提案されている。銅コアはんだボールは、銅コアボールの周囲をはんだで覆ったもので、はんだが接合材であり銅コアボールがスペーサとして機能する。すなわち、上基板の接続パッドと下基板の接続パッドとの間に銅コアはんだボールを挟んだ状態ではんだをリフローすることにより、上基板の接続パッドと下基板の接続パッドとをはんだ接合する。はんだが溶けた状態で、はんだの中の銅コアボールが上基板の接続パッドと下基板の接続パッドとの間に挟まれた状態となり、スペーサとして機能する。したがって、上基板と下基板との間の距離は、銅コアボールの大きさで決まり、一定に維持される。
【0004】
銅コアはんだボールを用いて上基板と下基板を接続した後、上基板と下基板の間にはモールド樹脂が充填され、上基板と下基板とが確実に固定される。下基板に実装された半導体素子と銅コアはんだボールは、モールド樹脂の中に埋め込まれた状態となる。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開2008−135781号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
上述のように、銅コアはんだボールで上基板と下基板を接続・固定した場合、モールド樹脂の中に銅コアボールとはんだが閉じこめられた状態となる。このような半導体パッケージを回路基板に実装するために、半導体パッケージの外部接続端子としてのはんだボールのリフローを行なうと、リフローの熱によりモールド樹脂内の銅コアボールの周囲のはんだも溶融する。
【0007】
銅コアボールの周囲においてはんだが溶融する温度まで加熱されると、銅コアボールは熱膨張し、且つ溶融したはんだも熱膨張して体積が大きくなろうとする。ところが、銅コアボールとはんだはモールド樹脂の中に閉じこめられているので、溶融したはんだの圧力が上昇することとなる。そして、モールド樹脂が上基板や下基板と密着している部分において密着が弱い部分があると、溶融したはんだはその密着の弱い部分に進入するおそれがある。
【0008】
例えば、モールド樹脂と基板上のソルダレジストとの間、あるいは、ソルダレジストと配線パターンとの間に密着の弱い部分があると、溶融したはんだはモールド樹脂やソルダレジストを剥離しながら密着の弱い部分に進入していく。このようにはんだがソルダレジストや配線パターンに沿って進入すると、進入したはんだにより隣接した接続パッドが短絡したり、配線パターンが短絡するという問題が発生するおそれがある。
【0009】
そこで、銅コアはんだボールをスペーサ部材として用いて上基板と下基板とを接続しても、モールド樹脂内で溶融したはんだが上述のような問題を引き起こさない技術の開発が要望されている。
【課題を解決するための手段】
【0010】
本発明の一実施態様によれば、スペーサ部材を介し接続された上基板及び下基板と、該上基板と該下基板の間に配置され、前記下基板に実装された半導体素子と、前記上基板と前記下基板との間の空間に充填されたモールド樹脂とを有する半導体パッケージを複数個一括して製造する製造方法であって、前記上基板を含みその周囲に延在部を有する上基板用基板材を準備し、前記上基板に形成された接合パッドに前記スペーサ部材として導電性コアボールを接合し且つ前記延在部に形成された接合パッドにコアボールを接合するとともに、前記下基板を含みその周囲に延在部を有する下基板用基板材を準備し、前記上基板用基板材の前記延在部に形成された接合パッドを前記コアボールを介して前記下基板用基板材の前記延在部に形成された接合パッドに接合し、且つ前記上基板用基板材の前記上基板に相当する領域に形成された接合パッドを前記導電性コアボールを介して前記下基板用基板材の前記下基板に相当する領域に形成された接合パッドに電気的に接続することで、前記上基板用基板材を前記コアボール及び前記導電性コアボールを介して前記下基板用基板材に接続し、前記上基板用基板材と前記下基板用基板材との間にモールド樹脂を充填して固定し、前記上基板用基板の前記延在部と前記下基板用基板の前記延在部とを含む部分を除去し、半導体パッケージを個片化することを特徴とする半導体パッケージの製造方法が提供される。
【発明の効果】
【0011】
上基板及び下基板の延在部の間に配置された銅コアボールの周囲のはんだで上基板と下基板とを接合しておき、当該銅コアボールを含む延在部は個々の半導体パッケージとするときに除去するので、モールド樹脂内には多量のはんだが閉じこめられることは無い。したがって、半導体パッケージが加熱されてもモールド樹脂内のはんだが、モールド樹脂の密着の弱い部分に進入することは無く、配線パターンの短絡を防止することができる。
【図面の簡単な説明】
【0012】
【図1】第1実施形態による半導体パッケージの一部の断面図である。
【図2】上基板基板材を準備する工程を示す図である。
【図3】上基板基板材の接合パッドにフラックスを塗布する工程を示す図である。
【図4】上基板基板材にダミーボールを搭載する工程を示す図である。
【図5】上基板基板材に銅コアはんだボールを搭載する工程を示す図である。
【図6】下基板基板材に半導体素子を実装する工程を示す図である。
【図7】下基板基板材の接合パッドにフラックスを塗布する工程を示す図である。
【図8】下基板基板材の上に上基板基板材を搭載する工程を示す図である。
【図9】モールド樹脂を注入する工程を示す図である。
【図10】外部接続端子を形成する工程を示す図である。
【図11】半導体パッケージを個片化する工程を示す図である。
【図12】上基板基板材を準備する工程を示す図である。
【図13】上基板基板材の接合パッドに導電性ペーストを塗布する工程を示す図である。
【図14】上基板基板材に銅コアボールを搭載する工程を示す図である。
【図15】下基板基板材に半導体素子を実装する工程を示す図である。
【図16】下基板基板材の接合パッドにはんだペーストを塗布する工程を示す図である。
【図17】下基板基板材の上に上基板基板材を搭載する工程を示す図である。
【図18】モールド樹脂を注入する工程を示す図である。
【図19】外部接続端子を形成する工程を示す図である。
【図20】半導体パッケージを個片化する工程を示す図である。
【発明を実施するための形態】
【0013】
本発明の実施形態について図面を参照しながら説明する。
【0014】
本発明の第1実施形態による半導体パッケージの製造方法では、銅コアはんだボールの銅コアボールに設けたはんだ量を少なくし、モールド樹脂内ではんだが溶融しても密着の弱い部分に進入しないか、進入したとしても僅かな量とする。これにより、隣接した接続パッド間の短絡や配線パターンの短絡を防止することができる。銅コアはんだボールのはんだ量を少なくすると、下基板と上基板とをはんだ接合することが難しくなるが、上基板と下基板の間にモールド樹脂を充填して上基板と下基板を強固に固定し、銅コアはんだボールの銅コアボールを接続パッドに密着させることで、電気的導通を確保することができる。
【0015】
ところが、現在提案されている半導体パッケージの製造方法では、銅コアはんだボールのはんだにより上基板と下基板とを接合して一体とした基板組立体を形成してから、基板組立体の上下を金型で挟んだ状態で、上基板と下基板の間にモールド樹脂を充填する。この場合、上基板と下基板との間にはんだを介在させてはんだ接合して一体化するには、ある程度のはんだ量が必要であるが、本実施形態のようにはんだ量を少なくすると、上基板と下基板とをはんだ接合することはできなくなる。
【0016】
そこで、本実施形態では、銅コアはんだボールのはんだは、銅コアボールを上基板の接続パッドに接合するだけの量とし、上基板と下基板との接合・固定のためにダミー銅コアはんだボールを用いることとする。ダミー銅コアはんだボールは、従来と同様に上基板と下基板をはんだ接合するのに十分な量のはんだを銅コアボールの周囲に設けたものであり、以下ダミーボールとも称する。ダミーボールは、半導体パッケージの製造工程においてのみ必要なものであり、半導体パッケージの外側に設けられ、半導体パッケージが完成する前に除去される。すなわち、ダミーボールは半導体パッケージの完成品には含まれない。
【0017】
図1は第1実施形態による製造方法により製造した半導体パッケージの一部の断面図である。
【0018】
半導体パッケージ10は、下基板12と、下基板12に実装された半導体素子14とを含む。半導体素子14は下基板12の実装面にフリップチップ実装され、半導体素子14と下基板12との間にはアンダーフィル材14aが充填されている。下基板12はガラスエポキシ等により形成された多層基板であり、実装面の反対側の裏面に外部接続パッド12aが形成されている。外部接続パッド12aは下基板12内の配線により半導体素子14の電極端子が接合された電極接続パッド12bに電気的に接続されている。外部接続パッド12aには、後述のように外部接続端子としてはんだボールが設けられる。
【0019】
なお、下基板12の表面及び裏面には配線パターンが形成されており、基板を貫通するスルーホールにより表裏の配線パターンは電気的に接続されている。また、上述の外部接続パッド12a、電極接続パッド12b、及び以下に説明する接合パッド12cは、これら配線パターンの一端部に形成されている。
【0020】
下基板12には、スペーサ部材となる導電性コアボールの一例として銅コアボール18を介して上基板20が接続される。銅コアボール18は、外周にはんだ18aが設けられて銅コアはんだボールとして供給される。上基板20も下基板12と同様に例えばガラスエポキシ等により形成された多層基板であり、上基板20の表面には部品接続パッド20aが形成される。部品接続パッド20aは後述のように半導体素子や受動素子等の電子部品を上基板20に搭載するために用いられる電極パッドである。
【0021】
なお、上基板20の表面及び裏面には配線パターンが形成されており、基板を貫通するスルーホールにより表裏の配線パターンは電気的に接続されている。また、上述の部品接続パッド20a及び以下に説明する接合パッド20bは、これら配線パターンの一端部に形成されている。
【0022】
下基板12の実装面(表面)に接合パッド12cが形成され、これに対応した位置で上基板20の裏面に接合パッド20bが形成される。上基板20の裏面に形成された接合パッド20bと銅コアボール18とは、銅コアボール18の外周に設けられたはんだ18aにより接合される。一方、下基板12の実装面に形成された接合パッド12cと銅コアボール18とは、はんだ18aにより接合されるのではなく、銅コアボール18が接合パッド12cに圧着されているだけである。すなわち、銅コアボール18の外周に設けられるはんだ18aの量は、上基板20の裏面に形成された接合パッド20bに銅コアボール18を接合するだけの非常に少ない量となっている。
【0023】
上基板20と下基板12との間にモールド樹脂22が充填され、上基板20は下基板12に対して固定される。上基板20と下基板12との間の距離は銅コアボール18により維持されている。上述のように本実施形態では、モールド樹脂22中に閉じこめられるはんだ18aは少量であり、はんだ18aが溶融して熱膨張しても、モールド樹脂22とソルダレジスト17との間やソルダレジスト17の下面側に溶融したはんだが進入することはないか、あるいは進入してもそのはんだの量は極僅かであり、短絡等の問題を引き起こす程の量ではない。
【0024】
図1では、説明の便宜上、半導体パッケージ10の外側にダミー部30が示されている。ダミー部30は、半導体パッケージ10の製造時に形成される部分であり、最終的には図1の一点鎖線で切断されて半導体パッケージ10から除かれる。ダミー部30は下基板12と上基板20とを外側に延長して形成された部分である。ダミー部30において、下基板12と上基板20との間に、銅コアボール18と比較的多量のはんだ18aからなるダミーボール32(第2のコア入りはんだボール)が配置されている。ダミー部30に配置されるダミーボール32のはんだ18aの量は、下基板12の接合パッド12cと上基板20の接合パッド20bとを接合するのに十分な量である。したがって、ダミーボール32のはんだ量は半導体パッケージ10内に設けられる銅コアはんだボールのはんだ量より多い。製造工程では、ダミー部30においてダミーボール32もモールド樹脂22内に埋め込まれるが、ダミー部30は切断されて除去されるため、半導体パッケージ10のモールド樹脂22内に多量のはんだが閉じこめられることは無い。
【0025】
製造工程においてダミー部30を設ける理由は、下基板12と上基板20との間にモールド樹脂22を注入するまでの間、下基板12と上基板20とをダミーボール32のはんだ18aで接合して固定しておくためである。下基板12と上基板20との間にモールド樹脂22を注入して硬化させると、下基板12と上基板20とはモールド樹脂22の接着力により固定されるので、ダミーボール32のはんだ18aで接合しておく必要はなくなり、ダミー部30は不要となる。したがって、半導体パッケージ10は、最終的にダミー部30を切り落としたものとなる。
【0026】
次に、図1に示す本実施形態による半導体パッケージの製造方法について説明する。
【0027】
まず、図2に示すように、上基板20を形成するための上基板用基板材40(以下、基板材40と称する)を準備する。図2(a)は基板材40の断面図であり、図2(b)は基板材40の裏面を示す平面図である。基板材40は複数枚(本実施形態では4枚)の上基板20を形成するための一枚の基板材である。4枚の上基板に相当する領域40bが基板材40の中央部分に整列し、その周囲にダミー部30を形成するための延在部40aが延在している。すなわち、一枚の基板材40は、点線で示すように4枚の上基板20に相当する領域40bを含み、その周囲に枠状の延在部40aが延在している。基板材40の裏面において、上基板20に相当する領域40bには接合パッド20bが形成されている。一方、延在部40aにはダミーボール32が接合される接合パッド20dが形成されている。基板材40の表面で領域40bには、部品接続パッド20aが形成されている。
【0028】
なお、半導体パッケージ10に設けられることとなる部品接続パッド20a及び接合パッド20bは配線パターンに接続されているが、ダミー部30となる延在部40aに配置されている接合パッド20dは配線パターンに接続されておらず、個々に独立していることが好ましい。すなわち、接合パッド20dは電気的接続を目的とするものではないため、配線パターン等を接続する必要はない。ただし、延在部40aに配置されている接合パッド20dは、接合パッド20b等のように電気的に機能する部分に接続されていないのであれば、接合パッド20d同士が繋がっていてもよい。
【0029】
図2に示す基板材40を準備したら、図3に示すように上基板20の裏面の接合パッド20b及び接合パッド20dの上にフラックス42を塗布する。図3(a)は基板材40の断面図であり、図3(b)は基板材40の裏面を示す平面図である。フラックス42は、はんだ接合を容易にするために設けられる。
【0030】
続いて、図4に示すように、基板材40の延在部40aの裏面の接合パッド20d上にダミーボール32を搭載する。図4(a)は基板材40の断面図であり、図4(b)は基板材40の裏面を示す平面図である。第2のコア入りはんだボールとしてのダミーボール32は、上述のように、銅コアボール18の周囲にはんだ18aを設けたもので、はんだ18aの量は比較的多く、基板材40の接合パッド20dと後述の下基板用基板材の接合パッドとをはんだ接合するのに十分な量である。
【0031】
次に、図5に示すように、基板材40の裏面の領域40bに設けられている接合パッド20b上に銅コアはんだボール34を搭載する。図5(a)は基板材40の断面図であり、図5(b)は基板材40の裏面を示す平面図である。第1のコア入りはんだボールとしての銅コアはんだボール34は、上述のように、銅コアボール18の周囲にはんだ18aを設けたもので、はんだ18aの量は微量であり、基板材40の接合パッド20bに銅コアボール18を接合できればよいだけの量である。
【0032】
以上で、上基板12を形成するための上基板用基板材40の準備が完了する。
【0033】
次に、下基板12を形成するための下基板用基板材50(以下、基板材50と称する)の準備について、図6及び図7を参照しながら説明する。
【0034】
図6(a)は基板材50の断面図であり、図6(b)は基板材50の表面を示す平面図である。基板材50は複数枚の下基板12を形成するための一枚の基板材である。図6では4枚の下基板12に相当する領域50bが基板材50の中央部分に整列し、その周囲にダミー部30を形成するための延在部50aが延在している。4つの領域50bはそれぞれ上述の基板材40の4つの領域40bに対応している。図6では4つの領域50bが形成された部分のみ示されているが、これは基板材50の一部であり、基板材50は帯状に長く続いており、図6(b)に示す4つの領域50bの集合が連続して形成されていることとしてもよい。また、基板材50の延在部50aは、組み合わされる基板材40の延在部40aよりも大きいことが好ましい。基板材50の延在部50aを大きくすることで、延在部50aの外縁部分に、基板搬送時等に用いる位置決め孔等を形成しておくことができる。
【0035】
このように、一枚の基板材50は、図6(b)において点線で示すように4枚の下基板12に相当する領域50bを含み、その周囲に枠状の延在部50aが延在している。基板材50の表面において、上基板12に相当する領域50bには接合パッド12cが形成されている。基板材50の表面で領域50bの中央部分には、半導体素子14の電極端子が接合される電極接続パッド12bが形成されている。一方、延在部50aの表面側には、ダミーボール32が接合される接合パッド12dが形成されている。
【0036】
なお、半導体パッケージ10に設けられることとなる接合パッド12cは配線パターンに接続されているが、ダミー部30となる延在部50aに配置されている接合パッド12dは配線パターンに接続されておらず、個々に独立している。すなわち、接合パッド12dは電気的接続を目的とするものではないため、配線パターン等を接続する必要はない。ただし、延在部50aに配置されている接合パッド12cは、接合パッド12b等のように電気的に機能する部分に接続されていないのであれば、接合パッド12c同士が繋がっていてもよい。
【0037】
以上のような構成の基板材50の表面の領域50bの各々に、図6に示すように半導体素子14をフリップチップ実装する。すなわち、半導体素子14の電極を、基板材50の表面の領域50bの各々に形成された電極接続パッド12bに接合し、半導体素子14と基板材50との間にアンダーフィル材14aを充填して半導体素子14を基板材50に固定する。
【0038】
半導体素子14を基板材50の各領域50bに実装したら、図7に示すように、延在部50aの表面に形成されている接合パッド20d(ダミーボール32が接合されるパッド)にフラックス52を塗布する。図7(a)は基板材50の断面図であり、図7(b)は基板材50の表面を示す平面図である。
【0039】
以上で下基板用基板材50の準備が完了する。
【0040】
次に、図8に示すように、上述のように準備した下基板用基板材50の上に、上述のように準備した上基板用基板材40を搭載する。この際、基板材50の4つの領域50bと基板材40の4つの領域40bがそれぞれ上下に整列する位置に基板材40を配置する。したがって、上基板用基板材40の延在部40aに形成された接合パッド20dに接合されたダミーボール32は、下基板用基板材50の延在部50aに形成された接合パッド12dの上に配置される。この際、上基板用基板材40の領域40bに形成された接合パッド20bに接合された銅コアはんだボール34は、下基板用基板材50の領域50bに形成された接合パッド12cの上に配置されることとなる。なお、図8(a)は基板材40と基板材50の断面図であり、図8(b)は基板材40が載置された基板材50の表面を示す平面図である。なお、図8(b)において基板材40の中には、基板材40の下側にあるダミーボール32と銅コアはんだボール34と半導体素子14とが点線で示されている。
【0041】
図8(a)に示すように、基板材40は、ダミーボール32と銅コアはんだボール34とを間に挟んだ状態で基板材50の上に配置され、基板材50と基板材40との間にはダミーボール32と銅コアはんだボール34とにより間隙が形成される。基板材50の各領域50に搭載された半導体素子14は、この間隙内に収容された状態となる。
【0042】
そして、以上のようにして組み合わされた基板材50と基板材40とをリフロー炉で加熱する。これにより、ダミーボール32のはんだ18aが溶融し、基板材40の接合パッド20dと基板材50の接合パッド12dとがはんだ接合される。この際、銅コアはんだボール34のはんだも溶融するが、はんだの量が少ないため、溶融したはんだは基板材40の接合パッド20bと銅コアボール18との間に付着して保持されたままとなり、基板材50の接合パッド12cには移動しない。したがって、銅コアはんだボール34が介在している部分では、銅コアボール18は接合パッド12cにはんだ接合されず、銅コアボール18が接合パッド12cに圧接した状態となる。一方、ダミーボール32が介在している部分では、はんだの量が多いため、銅コアボールの表面を伝わってはんだが接合パッド12cと接合パッド20bとに接触し、接合パッド12dと接合パッド20bとははんだ接合される。
【0043】
基板材40を基板材50に対して押圧しながらリフローが行なわれるが、ダミーボール32の銅コアボール18と銅コアはんだボール34の銅コアボール18がスペーサ部材として機能し、基板材40と基板材50との間の間隔は所定の距離に維持される。ダミーボール32の銅コアボール18と銅コアはんだボール34の銅コアボール18は同じ銅コアボールであり、その外径は等しい。このため、基板材40の裏面と基板材50表面との間の距離を全体的に一様にすることができる。
【0044】
以上のようにして、基板材40を基板材50に固定する。すなわち、基板材40の延在部40bと基板材50の延在部50aとの間において、接合パッド20dと接合パッド12dとがダミーボール32のはんだ18aによりはんだ接合されるため、基板材40を基板材50に確実に固定することができる。この状態で、基板材40が固定された基板材50を樹脂封止装置まで運ぶ。基板材40は薄くて割れやすいが、基板材50に固定されているため、基板割れ等の問題無く、容易に持ち運ぶことができる。
【0045】
樹脂封止装置において、図9に示すように、基板材40が固定された基板材50を上下金型60A,60Bで挟み込み、基板材40と基板材50との間にモールド樹脂22を注入する。このとき、上金型60Aにより基板材40を基板材50に対して押圧しながらモールド樹脂22を注入し、硬化させる。モールド樹脂22が硬化して封止樹脂部64が形成される。図9に示すように、半導体素子14は封止樹脂部64の中に埋め込まれ、且つダミーボール32及び銅コアはんだボール34も封止樹脂部64の中に埋め込まれた状態となる。封止樹脂部64の接着力により、銅コアはんだボール34の銅コアボール18は、基板材50の接合パッド12cに圧接された状態に維持される。これにより、基板材40の接合パッド20bは銅コアボール18を介して基板材50の接合パッド12cに確実に電気接続される。
【0046】
なお、本実施形態では、銅コアはんだボール34のはんだ18aは、リフローにより溶融しても基板材50側の接合パッド12dまで流れ込まない程度の量としたが、僅かな量であれば接合パッド12dまで流れるようなはんだ量としてもよい。この場合、銅コアボール18は接合パッド12dにもはんだ接合されることになるが、ダミーボール32のはんだ量より少なくすることで封止樹脂部64の中に埋め込まれても問題を引き起こさないようにすることができる。
【0047】
注入したモールド樹脂22が硬化して封止樹脂部64が形成されたら、上下金型60A,60Bを開き、基板材50を取り出す。そして、図10に示すように、基板材50の裏面の外部接続パッド12aにはんだボールを設け、はんだボールをリフローして外部接続端子としてはんだバンプ66を形成する。
【0048】
図10に示す状態において、上基板用基板材40の4つの領域40bと下基板用基板材50の4つの領域50bとで、4つの半導体パッケージが封止樹脂部64により繋がって形成されている。そして、4つの半導体パッケージの周囲にはダミー部30が形成されている。
【0049】
そこで、ダミー部30を切り離し、且つ、これら4つの半導体パッケージ10を分離して個片化する。すなわち、図11に示すように、まずダミー部30と半導体パッケージ10との間のライン(領域40bと延在部40aとの間の境界に相当する)をダンシングにより切断してダミー部30を取り除く。基板材40と基板材50とは、封止樹脂部64により強固に固定されているので、ダミー部30を切断しても離れることはない。そして、4つの半導体パッケージ10の間のライン(4つ領域40bの境界)に沿って同様にダイシングにより切断することで、図11に示すように4つの半導体パッケージ10を個片化する。
【0050】
以上の工程を経て、4つの半導体パッケージ10を一括して製造することができる。一括して製造する半導体パッケージ10の数は4つに限ることはなく、上基板40と下基板50とが準備できる範囲内で、任意の数の半導体パッケージを一括して製造することがきる。
【0051】
以上説明した製造方法により製造した半導体パッケージ10において、上基板20と下基板12との間にモールド樹脂22が充填され、上基板20は下基板12に対して固定される。上基板20と下基板12との間の距離は銅コアボール18により維持されている。上述のように本実施形態では、多量のはんだを有するダミーボール32が設けられたダミー部30は除去され、封止樹脂部64中に閉じこめられるはんだは少量であり、封止樹脂部64中のはんだが溶融して熱膨張しても、封止樹脂部64と配線パターンとの間に溶融したはんだが進入することはないか、進入してもそのはんだの量は極僅かであり、短絡等の問題を引き起こす程の量ではない。
【0052】
なお、本実施形態において、銅により形成された銅コアボール18をスペーサ部材となる導電性コアボールとして用いているが、導電性コアボールの材料は銅に限られず、例えば金やニッケル等の金属により形成した導電性コアボールを用いてもよい。また、ダミーボール32に使用する銅コアボール18は、必ずしも銅コアはんだボール34に使用する銅コアボール18と同じものとする必要はない。ダミーボール32に使用する銅コアボール18は電気的接続を目的としないため、低抵抗である必要はなく、ニッケル等の他の金属により形成した導電性コアボールを用いることができ、あるいは、セラミックス等により形成した非導電性コアボール(単なるコアボール)を用いることもできる。
【0053】
また、本実施形態ではダミーボール32を予め上基板用基板材40の接合パッド20dに接合してから基板材40を基板材50に取り付けることで、ダミーボール32を基板材40と基板材50の間に配置しているが、ダミーボール32を予め下基板用基板材50の接合パッド12dに接合しておくこととしてもよい。
【0054】
次に、本発明の第2実施形態による半導体パッケージの製造方法について説明する。
【0055】
第2実施形態による半導体パッケージでは、第1実施形態におけるダミーボール32及び銅コアはんだボール34の代わりに、はんだ18aを設けない銅コアボール18を用いる。そして、はんだの代わりに、銀ペーストや銅ペースト等の導電性ペースト(接合材)により銅コアボール18を接合パッドに接合する。導電性ペーストは銅コアボール18の周囲に設けずに、接合パッドに塗布しておくことができる。
【0056】
まず、第1実施形態と同様に、図12に示すように、上基板20を形成するための上基板用基板材40(以下、基板材40と称する)を準備する。図12(a)は基板材40の断面図であり、図12(b)は基板材40の裏面を示す平面図である。なお、以下の説明において、上述の第1実施形態における構成部品と同等の構成部品には同じ符号を付し、その説明は省略する。また、上述の第1実施形態における製造工程と同等の製造工程の説明は省略する。
【0057】
図12に示す基板材40を準備したら、図13に示すように上基板20の裏面の接合パッド20b及び接合パッド20dの上に導電性ペースト72を塗布する。図13(a)は基板材40の断面図であり、図13(b)は基板材40の裏面を示す平面図である。導電性ペースト72は、銅コアボール18を接合するために設けられる。
【0058】
続いて、図14に示すように、基板材40接合パッド20d及び接合パッド20b上の導電性ペースト72上に銅コアボール18を配置する。導電性ペースト72を常温又は加熱硬化させることで、銅コアボール18は導電性ペースト72により接合パッド20d及び接合パッド20bに接合される。なお、図14(a)は基板材40の断面図であり、図14(b)は基板材40の裏面を示す平面図である。
【0059】
以上で、上基板20を形成するための上基板用基板材40の準備が完了する。
【0060】
次に、下基板12を形成するための下基板用基板材50(以下、基板材50と称する)の準備について、図15及び図16を参照しながら説明する。
【0061】
図15(a)は基板材50の断面図であり、図15(b)は基板材50の表面を示す平面図である。まず、基板材50の表面の領域50bの各々に、図15に示すように半導体素子14をフリップチップ実装し、半導体素子14と基板材50との間にアンダーフィル材14aを充填して半導体素子14を基板材50に固定する。
【0062】
半導体素子14を基板材50の各領域50bに実装したら、図16に示すように、延在部50aの表面に形成されている接合パッド20dにはんだペースト74を塗布する。図16(a)は基板材50の断面図であり、図16(b)は基板材50の表面を示す平面図である。
【0063】
以上で下基板用基板材50の準備が完了する。
【0064】
次に、図17に示すように、上述のように準備した下基板用基板材50の上に、上述のように準備した上基板用基板材40を搭載する。この際、基板材50の4つの領域50bと基板材40の4つの領域40bがそれぞれ上下に整列する位置に基板材40を配置する。したがって、上基板用基板材40の延在部40bに形成された接合パッド20dに接合された銅コアボール18は、下基板用基板材50の延在部50aに形成された接合パッド12dの上に配置される。この際、上基板用基板材40の領域40bに形成された接合パッド20bに接合された銅コアボール18は、下基板用基板材50の領域50bに形成された接合パッド12cの上に配置されることとなる。なお、図17(a)は基板材40と基板材50の断面図であり、図17(b)は基板材40が載置された基板材50の表面を示す平面図である。なお、図17(b)において基板材40の中には、基板材40の下側にある銅コアボール18と半導体素子14とが点線で示されている。
【0065】
図17(a)に示すように、基板材40は、銅コアボール18を間に挟んだ状態で基板材50の上に配置され、基板材50と基板材40との間には銅コアボール18により間隙が形成される。基板材50の各領域50に搭載された半導体素子14は、この間隙内に収容された状態となる。
【0066】
そして、以上のようにして組み合わされた基板材50と基板材40とをリフロー炉で加熱する。これにより、接合パッド12d上のはんだペースト74が溶融し、基板材50の接合パッド12dと銅コアボール18とがはんだ接合される。接合パッド12dとはんだ接合された銅コアボール18は、基板材40を準備する段階で基板材40の接合パッド20dに導電性ペースト72により接合されているので、基板材40の接合パッド20dと基板材50の接合パッド12dとは銅コアボール18を介して接合される。したがって、基板材40は基板材50に固定される。
【0067】
その後、上述の第1実施形態と同様に、樹脂封止装置において、図18に示すように、基板材40が固定された基板材50を上下金型60A,60Bで挟み込み、基板材40と基板材50との間にモールド樹脂22を注入する。このとき、上金型60Aにより基板材40を基板材50に対して押圧しながらモールド樹脂22を注入し、硬化させる。モールド樹脂22が硬化して封止樹脂部64が形成される。図18に示すように、半導体素子14は封止樹脂部64の中に埋め込まれ、且つ銅コアボール18も封止樹脂部64の中に埋め込まれた状態となる。封止樹脂部64の接着力により、上基板40の接合パッド20bに接合された銅コアボール18は、基板材50の接合パッド12cに圧接された状態に維持される。これにより、基板材40の接合パッド20bは銅コアボール18を介して基板材50の接合パッド12cに確実に電気接続される。
【0068】
注入したモールド樹脂22が硬化して封止樹脂部64が形成されたら、上下金型60A,60Bを開き、基板材50を取り出す。そして、図19に示すように、基板材50の裏面の外部接続パッド12aにはんだボールを設け、はんだボールをリフローして外部接続端子としてはんだバンプ66を形成する。
【0069】
図19に示す状態において、上基板用基板材40の4つの領域40bと下基板用基板材50の4つの領域50bとで、4つの半導体パッケージが封止樹脂部64により繋がって形成されている。そして、4つの半導体パッケージの周囲にはダミー部30が形成されている。
【0070】
そこで、ダミー部30を切り離し、且つ、これら4つの半導体パッケージ10を分離して個片化する。すなわち、図20に示すように、まずダミー部30と半導体パッケージ10との間のライン(領域40bと延在部40aとの間の境界に相当する)をダンシングにより切断してダミー部30を取り除く。基板材40と基板材50とは、封止樹脂部64により強固に固定されているので、ダミー部30を切断しても離れることはない。そして、4つの半導体パッケージ10の間のライン(4つ領域40bの境界)に沿って同様にダイシングにより切断することで、図20に示すように4つの半導体パッケージ80を個片化する。
【0071】
以上の工程を経て、4つの半導体パッケージ80を一括して製造することができる。一括して製造する半導体パッケージ80の数は4つに限ることはなく、上基板40と下基板50とが準備できる範囲内で、任意の数の半導体パッケージを一括して製造することがきる。
【0072】
以上説明した製造方法により製造した半導体パッケージ80において、上基板20と下基板12との間にモールド樹脂22が充填され、上基板20は下基板12に対して固定される。上基板20と下基板12との間の距離は銅コアボール18により維持されている。上述のように本実施形態では、半導体パッケージ80の封止樹脂64の中にはんだが設けられないため、封止樹脂部64と配線パターンとの間に溶融したはんだが進入することは無く、封止樹脂部64内のはんだに起因した問題が生じることは無い。
【0073】
なお、本実施形態においても、銅により形成された銅コアボール18をスペーサ部材として用いているが、スペーサ部材の材料は銅に限られず、例えば金やニッケル等の金属により形成した導電性コアボールを用いてもよい。また、ダミー部30に設けられる銅コアボール18は、必ずしも半導体装置80に使用する銅コアボール18と同じものとする必要はない。ダミー部30に設けられる銅コアボール18は電気的接続を目的としないため、低抵抗である必要はなく、ニッケル等の他の金属で形成した導電性コアボールを用いることができ、あるいは、セラミックス等により形成した非導電性コアボール(単なるコアボール)を用いることもできる。
【符号の説明】
【0074】
10 半導体パッケージ
12 下基板
12a 外部接続パッド
12b 電極接続パッド
12c 接合パッド
14 半導体素子
14a アンダーフィル材
17 ソルダレジスト
18 銅コアボール
18a はんだ
20 上基板
20a 部品接続パッド
20b 接合パッド
20d 接合パッド
22 モールド樹脂
30 ダミー部
32 ダミーボール
34 銅コアはんだボール
40 上基板用基板材
40a 延在部
40b 領域
50 下基板用基板材
50a 延在部
50b 領域
64 封止樹脂部
66 はんだバンプ
72 導電性ペースト
74 はんだペースト

【特許請求の範囲】
【請求項1】
スペーサ部材を介し接続された上基板及び下基板と、
該上基板と該下基板の間に配置され、前記下基板に実装された半導体素子と、
前記上基板と前記下基板との間の空間に充填されたモールド樹脂と
を有する半導体パッケージを複数個一括して製造する製造方法であって、
前記上基板を含みその周囲に延在部を有する上基板用基板材を準備し、前記上基板に形成された接合パッドに前記スペーサ部材として導電性コアボールを接合し且つ前記延在部に形成された接合パッドにコアボールを接合するとともに、前記下基板を含みその周囲に延在部を有する下基板用基板材を準備し、
前記上基板用基板材の前記延在部に形成された接合パッドを前記コアボールを介して前記下基板用基板材の前記延在部に形成された接合パッドに接合し、且つ前記上基板用基板材の前記上基板に相当する領域に形成された接合パッドを前記導電性コアボールを介して前記下基板用基板材の前記下基板に相当する領域に形成された接合パッドに電気的に接続することで、前記上基板用基板材を前記コアボール及び前記導電性コアボールを介して前記下基板用基板材に接続し、
前記上基板用基板材と前記下基板用基板材との間にモールド樹脂を充填して固定し、
前記上基板用基板の前記延在部と前記下基板用基板の前記延在部とを含む部分を除去し、
半導体パッケージを個片化する
ことを特徴とする半導体パッケージの製造方法。
【請求項2】
請求項1記載の半導体パッケージの製造方法であって、
前記上基板用基板材のうち前記上基板に相当する領域に設けられた接合パッドに前記導電性コアボールを接合するためのはんだの量を、前記上基板用基板材の前記延在部に設けられた接合パッドに前記コアボールを接合するためのはんだの量より少なくすることを特徴とする半導体パッケージの製造方法。
【請求項3】
請求項2記載の半導体パッケージの製造方法であって、
前記上基板用基板材のうち前記上基板に相当する領域に設けられた接合パッドに前記導電性コアボールを接合するために、前記導電性コアボールの外周にはんだが設けられた第1のコア入りはんだボールを用い、
前記上基板用基板材の前記延在部に設けられた接合パッドに前記コアボールを接合するために、前記コアボールの外周にはんだが設けられた第2のコア入りはんだボールを用い、
前記第1のコア入りはんだボールのはんだの量は、前記上基板用基板材の接合パッドに前記導電性コアボールをはんだ接合するだけの量とし、
前記第2のコア入りはんだボールのはんだの量は、前記上基板用基板材の接合パッドを前記下基板用基板材の接合パッドにはんだ接合するだけの量とする
ことを特徴とする半導体パッケージの製造方法。
【請求項4】
請求項1記載の半導体パッケージの製造方法であって、
前記上基板用基板材に設けられた接合パッドに前記導電性コアボール及び前記コアボールを接合するために導電性ペーストを用い、且つ前記下基板用基板材の前記延在部に設けられた接合パッドに前記コアボールを接合するためにはんだペーストを用いることを特徴とする半導体パッケージの製造方法。
【請求項5】
請求項1乃至4のうちいずれか一項記載の半導体パッケージの製造方法であって、
前記上基板用基板材の前記上基板に相当する領域に設けられた接合パッドに接合された前記導電性コアボールを、前記下基板基板材の前記下基板に相当する領域に設けられた接合パッドに圧接させた状態で、前記モールド樹脂により前記上基板基板材を前記下基板基板材に固定することを特徴とする半導体パッケージの製造方法。
【請求項6】
請求項1乃至5のうちいずれか一項記載の半導体パッケージの製造方法であって、
前記上基板用基板材の前記延在部と前記下基板用基板材の前記延在部とを含む部分をダイシングにより切断して除去することを特徴とする半導体パッケージの製造方法。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate

【図6】
image rotate

【図7】
image rotate

【図8】
image rotate

【図9】
image rotate

【図10】
image rotate

【図11】
image rotate

【図12】
image rotate

【図13】
image rotate

【図14】
image rotate

【図15】
image rotate

【図16】
image rotate

【図17】
image rotate

【図18】
image rotate

【図19】
image rotate

【図20】
image rotate


【公開番号】特開2012−9782(P2012−9782A)
【公開日】平成24年1月12日(2012.1.12)
【国際特許分類】
【出願番号】特願2010−146769(P2010−146769)
【出願日】平成22年6月28日(2010.6.28)
【出願人】(000190688)新光電気工業株式会社 (1,516)
【Fターム(参考)】