半導体パッケージ基板及び半導体パッケージ基板の製造方法
【課題】本発明は、半導体パッケージ基板及び半導体パッケージ基板の製造方法に関する。
【解決手段】本発明の一実施例によると、パッドが形成されたキャリア基板を準備する段階と、前記パッドの上部に絶縁層を形成する段階と、前記キャリア基板を除去する段階と、前記絶縁層及び前記パッドの上部に回路層を形成する段階と、前記パッドの一部をエッチングし、前記絶縁層の内部に開口部を形成する段階と、を含む半導体パッケージ基板の製造方法が提供される。
【解決手段】本発明の一実施例によると、パッドが形成されたキャリア基板を準備する段階と、前記パッドの上部に絶縁層を形成する段階と、前記キャリア基板を除去する段階と、前記絶縁層及び前記パッドの上部に回路層を形成する段階と、前記パッドの一部をエッチングし、前記絶縁層の内部に開口部を形成する段階と、を含む半導体パッケージ基板の製造方法が提供される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体パッケージ基板及び半導体パッケージ基板の製造方法に関する。
【背景技術】
【０００２】
高密度集積化及び薄型化されている半導体素子の技術進歩に伴い、半導体パッケージを製造するための組み立て技術も大きく発展している。これとともに、全世界的にポータブル電子機器の市場が拡大するに伴い、小型化及び軽量化が急速に推進されている。これにより、ファインピッチ（ｆｉｎｅ ｐｉｔｃｈ）化、小型化及び薄型化を実現するための様々な形態の半導体パッケージング方法が開発された（米国登録特許第６２２５１４４号）。しかし、従来の半導体パッケージング方法は、電子機器の小型化により基板と基板に実装される半導体素子との間の離隔空間が小さくなっている。これにより、半導体素子を基板に実装した後モールドする（ｍｏｌｄｉｎｇ）際、エポキシが半導体素子と基板との間の空間に均一に染み込むことができず、信頼性を有する半導体パッケージングが困難となっている。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
本発明の一側面は、絶縁層の内部をエッチングすることにより、半導体素子と絶縁層との間の離隔空間を安定して形成することができる半導体パッケージ基板及び半導体パッケージ基板の製造方法を提供することをその目的とする。
【０００４】
本発明の他の側面は、パッド及び回路層の厚さを利用して半導体素子と絶縁層との間の離隔空間を確保することにより、半導体パッケージの厚さを増加させることなく半導体素子と絶縁層との間の十分な離隔空間を形成することができる半導体パッケージ基板及び半導体パッケージ基板の製造方法を提供することをその目的とする。
【課題を解決するための手段】
【０００５】
本発明の一側面によると、パッドが形成されたキャリア基板を準備する段階と、パッドの上部に絶縁層を形成する段階と、キャリア基板を除去する段階と、絶縁層及びパッドの上部に回路層を形成する段階と、パッドの一部をエッチングし、絶縁層の内部に開口部を形成する段階と、を含む半導体パッケージ基板の製造方法が提供される。
【０００６】
絶縁層を形成する段階で、パッドは絶縁層に埋め込まれることができる。
キャリア基板を除去する段階の後、絶縁層を貫通するビアホールを形成する段階をさらに含むことができる。
回路層を形成する段階で、ビアホールの内部がメッキされることができる。
【０００７】
開口部を形成する段階は、パッド一部の上部が開口されるように、回路層の上部にエッチングレジストを塗布する段階と、パッドをエッチングする段階と、エッチングレジストを除去する段階と、を含むことができる。
開口部を形成する段階の後、回路層の上部及び開口部の内壁に接合パッドを形成する段階と、接合パッドの上部に半導体素子を実装する段階と、をさらに含むことができる。
【０００８】
本発明の他の側面によると、ベース絶縁層を準備する段階と、ベース絶縁層の一側に、第１のキャリア基板、第１のシード層、第１のパッド、第１のパッドが埋め込まれる第１の絶縁層、第３のシード層、第３の絶縁層及び第５のシード層が積層され形成された第１のビルドアップ層を形成し、ベース絶縁層の他側に、第２のキャリア基板、第２のシード層、第２のパッド、第２のパッドが埋め込まれる第２の絶縁層、第４のシード層、第４の絶縁層及び第６のシード層が積層され形成された第２のビルドアップ層を形成する段階と、第１のキャリア基板及び第２のキャリア基板をベース絶縁層から分離する段階と、第１のビルドアップ層から第１のキャリア基板を除去し、第２のビルドアップ層から第２のキャリア基板を除去する段階と、第１のキャリア基板が除去された第１のビルドアップ層上に第１の回路層を形成し、第２のキャリア基板が除去された第２のビルドアップ層上に第２の回路層を形成する段階と、第１のパッドの一部をエッチングして第１の絶縁層の一部に第１の開口部を形成し、第２のパッドの一部をエッチングして第２の絶縁層の一部に第２の開口部を形成する段階と、を含む半導体パッケージ基板の製造方法が提供される。
【０００９】
第１の絶縁層及び第２の絶縁層を形成する段階で、第１のパッドは第１の絶縁層に埋め込まれることができる。
第１の絶縁層及び第２の絶縁層を形成する段階で、第２のパッドは第２の絶縁層に埋め込まれることができる。
【００１０】
第１のキャリア基板及び第２のキャリア基板をベース絶縁層から分離する段階の後、第１のビルドアップ層を貫通する第１のビアホールを形成する段階をさらに含むことができる。
第１の回路層を形成する段階で、第１のビアホールの内部がメッキされることができる。
【００１１】
第１の回路層を形成する段階で、第１の回路層は、第１のシード層上に形成される上部回路層及び第５のシード層上に形成される下部回路層を含むことができる。
第１のキャリア基板及び第２のキャリア基板をベース絶縁層から分離する段階の後、第２のビルドアップ層を貫通する第２のビアホールを形成する段階をさらに含むことができる。
【００１２】
第２の回路層を形成する段階で、第２のビアホールの内部がメッキされることができる。
第２の回路層を形成する段階で、第２の回路層は、第２のシード層上に形成される上部回路層及び第６のシード層上に形成される下部回路層を含むことができる。
【００１３】
第１の開口部を形成する段階は、第１のパッド一部の上部が開口されるように、第１の回路層の上部にエッチングレジストを塗布する段階と、第１のパッドをエッチングする段階と、エッチングレジストを除去する段階と、を含むことができる。
第２の開口部を形成する段階は、第２のパッド一部の上部が開口されるように、第２の回路層の上部にエッチングレジストを塗布する段階と、第２のパッドをエッチングする段階と、エッチングレジストを除去する段階と、を含むことができる。
【００１４】
本発明のさらに他の側面によると、絶縁層と、絶縁層の内部に埋め込まれ、第１の開口部を有するパッドと、絶縁層及びパッドの上部に形成され、第１の開口部上に形成された第２の開口部を有する上部回路層と、を含む半導体パッケージ基板が提供される。
【００１５】
絶縁層の下部に形成される下部回路層をさらに含むことができる。
絶縁層を貫通するように形成され、上部回路層及び下部回路層を電気的に連結するビアをさらに含むことができる。
上部回路層の上部には半導体素子が実装されることができる。
【００１６】
本発明のさらに他の側面によると、下部絶縁層と、下部絶縁層の上部に形成され、貫通孔を含むようにパターン化されたシード層と、シード層の上部に形成され、シード層が埋め込まれるように形成される上部絶縁層と、上部絶縁層の内部に埋め込まれ、第１の開口部が形成されたパッドと、上部絶縁層及びパッドの上部に形成され、第１の開口部上に形成された第２の開口部を有する上部回路層と、下部絶縁層の下部に形成された下部回路層と、を含む半導体パッケージ基板が提供される。
【００１７】
上部絶縁層、下部絶縁層及びシード層を貫通するように形成され、上部回路層と下部回路層とを電気的に連結するビアをさらに含むことができる。
上部回路層の上部に半導体素子が実装されることができる。
【００１８】
本発明の特徴及び利点は添付図面に基づいた以下の詳細な説明によってさらに明らかになるであろう。
本発明の詳細な説明に先立ち、本明細書及び請求範囲に用いられた用語や単語は通常的かつ辞書的な意味に解釈されてはならず、発明者が自らの発明を最善の方法で説明するために用語の概念を適切に定義することができるという原則にしたがって本発明の技術的思想にかなう意味と概念に解釈されるべきである。
【発明の効果】
【００１９】
本発明の半導体パッケージ基板及び半導体パッケージ基板の製造方法は、パッドを利用して絶縁層の内部をエッチングすることにより、半導体素子と絶縁層との間の離隔空間を安定して形成することができる。
【００２０】
また、本発明の半導体パッケージ基板及び半導体パッケージ基板の製造方法は、パッド及び回路層の厚さを利用して半導体素子と絶縁層との間の離隔空間を確保することにより、半導体パッケージの厚さを増加させることなく半導体素子と絶縁層との間の十分な離隔空間を形成することができる。
【発明を実施するための最良の形態】
【００２１】
本発明の目的、特定の長所及び新規の特徴は添付図面に係る以下の詳細な説明及び実施例によってさらに明らかになるであろう。本明細書において、各図面の構成要素に参照番号を付け加えるに際し、同一の構成要素に限っては、たとえ異なる図面に示されても、できるだけ同一の番号を付けるようにしていることに留意しなければならない。
また、本発明を説明するにあたり、係わる公知技術についての具体的な説明が本発明の要旨を不明瞭にする可能性があると判断される場合には、その詳細な説明は省略する。本明細書において、第１、第２などの用語は一つの構成要素を他の構成要素から区別するために用いられるものであり、構成要素が前記用語によって限定されるものではない。
【００２２】
以下、添付図面を参照して本発明の実施例による半導体パッケージ基板及び半導体パッケージ基板の製造方法について詳細に説明する。
【００２３】
半導体パッケージ基板の製造方法
図１から図９は本発明の一実施例による半導体パッケージ基板の製造方法を工程順に図示した工程断面図である。
【００２４】
図１を参照すると、シード層１２０が形成されたキャリア基板１１０にパッド１３０が形成される。
キャリア基板１１０は、熱可塑性ポリマーまたは金属を利用して形成されることができる。キャリア基板１１０の材料としては、特に限定されるものではないが、熱可塑性ポリマーとしてはＰＶＣ（ｐｏｌｙ ｖｉｎｙｌ ｃｈｌｏｒｉｄｅ）、ＰＥ（ｐｏｌｙ ｅｔｈｙｌｅｎｅ）、ＰＰ（ｐｌｏｙ ｐｒｏｐｙｌｅｎｅ）、ＰＳ（ｐｏｌｙ ｓｔｙｒｅｎｅ）、ＡＢＳ（ａｃｒｙｌｏｎｉｔｒｉｌｅ ｂｕｔａｄｉｅｎｅ ｓｔｙｒｅｎｅ ｃｏｐｏｌｙｍｅｒ）、Ｎｙｌｏｎ（ｐｏｌｙ ａｍｉｄｅ）またはＰＥＴ（ｐｏｌｙ ｅｔｈｙｌｅｎｅ ｔｅｒｅｐｈｔｈａｌａｔｅ）などを含むことができる。また、キャリア基板１１０を形成する金属としては、銅、アルミニウム、ニッケル、亜鉛、クロム、コバルト、タングステン及びこれらの混合物からなる群から選択することができる。
【００２５】
シード層１２０はキャリア基板１１０上に形成される。ここで、シード層１２０はスパッタリングまたは無電解メッキ方式を利用して形成されることができる。
シード層１２０が形成されたキャリア基板１１０の上部にパッド１３０が形成される。
パッド１３０はキャリア基板１１０から突出された形態に形成されることができる。パッド１３０は、後でエッチングされることにより、絶縁層（図９の１４０）と半導体パッケージ基板に実装される半導体素子（図９の１９０）との間の十分な離隔空間のための開口部（図９の３００）を形成するために利用される。キャリア基板１１０から突出されるパッド１３０の高さに応じて、絶縁層（図９の１４０）と半導体素子（図９の１９０）との離隔空間である開口部（図９の３００）の深さが調節されることができる。
【００２６】
パッド１３０は電解メッキ方法を利用してパターニングされ形成されることができる。本発明の実施例におけるパッド１３０は、シード層１２０と同一の材質で形成されることができる。
【００２７】
図２を参照すると、パッド１３０が形成されたキャリア基板１１０に絶縁層１４０が形成される。
絶縁層１４０は、パッド１３０が形成されたキャリア基板１１０の上部に絶縁物質を積層した後、圧力を加えることにより、パッド１３０が絶縁層１４０に埋め込まれる形態に形成されることができる。ここで、絶縁層１４０は、絶縁素材として通常に用いられる複合高分子樹脂で形成されることができる。絶縁層１４０は、例えば、プリプレグ、または ＦＲ−４、ＢＴ（Ｂｉｓｍａｌｅｉｍｉｄｅ Ｔｒｉａｚｉｎｅ）、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ ｕｐ Ｆｉｌｍ）などのエポキシ系樹脂を用いることができる。
図３を参照すると、絶縁層１４０を形成した後、シード層１２０からキャリア基板（図２の１１０）が除去される。
【００２８】
図４を参照すると、キャリア基板（図２の１１０）が除去された後、外部に露出されたシード層１２０に回路層（１５０）を形成するためのフォトレジスト１６０を形成する。この際、フォトレジスト１６０は露光及び現像を施すことにより形成されることができる。このようにフォトレジスト１６０を形成した後、回路層１５０を形成するためにメッキを行うことができる。この際、メッキは電解メッキ方法を利用して行われることができる。本発明の実施例では電解メッキ方法を利用しているが、メッキ方法はこれに限定されず、公知されたメッキ方法により行われることができる。また、メッキは、シード層１２０と同一の物質を用いて行われることができる。本発明の実施例によると、シード層１２０の厚さと回路層１５０の厚さを合わせて５〜２５μｍとなるように回路層１５０のメッキを行うことができる。しかし、このような回路層１５０の厚さは本発明の実施例に過ぎず、これに限定されない。
【００２９】
図５を参考すると、シード層１２０上に形成されたフォトレジスト（図４の１６０）を除去することができる。
図６を参考すると、回路層１５０の上部にエッチングレジスト１７０が形成されることができる。ここで、エッチングレジスト１７０は、絶縁層１４０の内部に離隔空間が形成される領域が開口されるように形成されることができる。
【００３０】
図７を参照すると、絶縁層１４０の内部に離隔空間を形成するために開口された領域をエッチングする。このようなエッチングにより、開口された領域に該当する絶縁層１４０の内部に埋め込まれたパッド１３０がエッチングされる。これにより、絶縁層１４０の内部に後で実装される半導体素子（図９の１９０）との離隔空間である開口部３００が形成される。このように絶縁層１４０の内部に開口部３００を形成した後、回路層１５０の上部に形成されたエッチングレジスト（図６の１７０）を除去する。
【００３１】
図８を参照すると、回路層１５０の上部に形成されたエッチングレジスト（図６の１７０）が除去されることにより露出されたシード層１２０をエッチングする。
図９を参照すると、回路層１５０の上部及び開口部３００の内壁に、半導体素子１９０とボンディングされる接合パッド１８０を形成する。接合パッド１８０は金メッキにより形成されることができる。このように形成された接合パッド１８０に半導体素子１９０を接合させることにより、半導体パッケージ基板に半導体素子１９０を実装することができる。
このような本発明の一実施例による半導体パッケージ基板の製造方法によりパッドの厚さと回路層の厚さを調節して、基板の厚さを増加させることなく基板と半導体素子との間の離隔空間が十分に形成されることができる。
【００３２】
図１０から図１８は本発明の他の実施例による半導体パッケージ基板の製造方法を工程順に図示した工程断面図である。
図１０を参照すると、第１のキャリア基板１１０、第１のシード層１２０、パッド１３０、絶縁層１４０、第２のキャリア基板１１１及び第２のシード層１２１が提供される。第１のキャリア基板１１０上の第１のシード層１２０にパッド１３０が形成され、第２のキャリア基板１１１上に第２のシード層１２１が形成される。
【００３３】
図１１を参照すると、パッド１３０が形成された第１のキャリア基板（図１０の１１０）の上部に絶縁層１４０が積層され、絶縁層１４０の上部に第２のシード層１２１が形成された第２のキャリア基板（図１０の１１１）が積層される。このように積層した後、絶縁層１４０及び第２のキャリア基板（図１０の１１１）に圧力を加えることにより、絶縁層１４０の内部にパッド１３０が埋め込まれ、絶縁層１４０と第２のシード層１２１とが接合される形態になることができる。その後、第１のキャリア基板（図１０の１１０）及び第２のキャリア基板（図１０の１１１）を除去する。
図１２を参照すると、第１のシード層１２０、第２のシード層１２１及び絶縁層１４０を貫通するビアホール１９１を加工する。ビアホール１９１は、レーザー加工またはルータ加工により加工されることができる。
【００３４】
図１３を参照すると、第１のシード層１２０及び第２のシード層１２１に、回路層（１５０、１５１）を形成するための第１のフォトレジスト１６０及び第２のフォトレジスト１６１を形成する。この際、第１のフォトレジスト１６０及び第２のフォトレジスト１６１は、露光及び現像を施すことにより形成されることができる。このように第１のフォトレジスト１６０を形成した後、上部回路層１５０を形成するためのメッキを行うことができる。また、第２のフォトレジスト１６１を形成した後、下部回路層１５１を形成するためのメッキを行うことができる。この際、ビアホール（図１２の１９１）も、メッキにより内部が充填されることができる。ここで、メッキは、第１のシード層１２０及び第２のシード層１２１と同一の物質を用いて行われることができる。
【００３５】
図１４を参照すると、第１のフォトレジスト（図３の１６０）及び第２のフォトレジスト（図３の１６１）を除去する。
図１５を参照すると、第１のフォトレジスト１６０及び第２のフォトレジスト１６１を除去した後、第１のエッチングレジスト１７０及び第２のエッチングレジスト１７１が形成されることができる。ここで、第１のエッチングレジスト１７０は、絶縁層１４０の内部に離隔空間が形成される領域が開口されるように形成されることができる。このような構造に第１のエッチングレジスト１７０を形成した後、開口された領域にエッチングを行うことができる。この際、第１のエッチングレジスト１７０により開口された領域に位置した絶縁層１４０がエッチングされることができる。また、エッチングされた絶縁層１４０の下部に位置したパッド１３０もエッチングされることができる。このようなエッチングにより、絶縁層１４０の内部に後程実装される半導体素子（図１８の１９０）との離隔空間である開口部３００が形成される。
【００３６】
図１６を参考すると、絶縁層１４０の内部に開口部３００を形成した後、第１のエッチングレジスト（図１５の１７０）及び第２のエッチングレジスト（図１５の１７１）を除去する。
図１７を参照すると、第１のエッチングレジスト（図１５の１７０）及び第２のエッチングレジスト（図１５の１７１）が除去されることにより露出された第１のシード層１２０及び第２のシード層１２１をエッチングすることにより、上部回路層１５０及び下部回路層１５１を形成する。
図１８を参照すると、上部回路層１５０の上部及び開口部３００の内壁に、半導体素子１９０とボンディングされる接合パッド１８０を形成する。接合パッド１８０は金メッキにより形成されることができる。このように形成された接合パッド１８０に半導体素子１９０を接合させた後、ソルダーレジスト１９２を塗布することにより、半導体パッケージ基板に半導体素子１９０を実装することができる。
【００３７】
図１９から図２５は本発明のさらに他の実施例による半導体パッケージ基板の製造方法を工程順に図示した工程断面図である。
図１９を参照すると、ベース絶縁層２１０が提供される。ここで、ベース絶縁層２１０はデュアルコアであり、両側面に夫々ビルドアップ層が形成されることができる。デュアルコアであるベース絶縁層２１０の一側に、第１のシード層２１５及び第１のパッド２１６が形成された第１のキャリア基板２１４が形成され、ベース絶縁層２１０の他側に第２のシード層２１２及び第２のパッド２１３が形成された第２のキャリア基板２１１が形成される。
【００３８】
図２０を参照すると、第１のシード層２１５及び第１のパッド２１６の上部に第１の絶縁層２３１が積層され、第２のシード層２１２及び第２のパッド２１３の上部に第２の絶縁層２２１が積層される。このように第１の絶縁層２３１及び第２の絶縁層２２１を積層した後、圧力を加えることにより、第１の絶縁層２３１の内部に第１のパッド２１６が埋め込まれ、第２の絶縁層２２１の内部に第２のパッド２１３が埋め込まれる形態になることができる。その後、第１の絶縁層２３１上には、第１の貫通孔２３７を含むようにパターニングされた第３のシード層２３２が形成される。また、第２の絶縁層２２１上には、第２の貫通孔２２７を含むようにパターニングされた第４のシード層２２２が形成される。
ここで、図面には図示されていないが、第３のシード層２３２及び第４のシード層２２２の上部には内部回路層が形成されることができる。または、第３のシード層２３２及び第４のシード層２２２がパターン化することにより、回路層の役割を遂行することもできる。
【００３９】
図２１を参照すると、第３のシード層２３２上に第３の絶縁層２３３を形成し、第４のシード層２２２上に第４の絶縁層２２３を積層する。この際、第３の絶縁層２３３及び第４の絶縁層２２３が夫々積層された後、圧力を加えることにより、第３の絶縁層２３３は第１の貫通孔（図２０の２３７）を介して第１の絶縁層２３１と接合され、第４の絶縁層２２３は第２の貫通孔（図２０の２２７）を介して第２の絶縁層２２１と接合される。このように第３の絶縁層２３３及び第４の絶縁層２２３を積層した後、第３の絶縁層２３３の上部に第５のシード層２３４が形成され、第４の絶縁層２２３の上部に第６のシード層２２４が形成される。ここで、第１のキャリア基板２１４に形成された第１のシード層２１５、第１の絶縁層２３１、第３のシード層２３２、第３の絶縁層２３３及び第５のシード層２３４を第１のビルドアップ層と称する。また、第２のキャリア基板２１１に形成された第２のシード層２１２、第２の絶縁層２２１、第４のシード層２２２、第４の絶縁層２２３及び第６のシード層２２４を第２のビルドアップ層と称する。
【００４０】
図２２を参照すると、第１のキャリア基板（図２１の２１４）及び第２のキャリア基板（図２１の２１１）を夫々ベース絶縁層（図２１の２１０）から分離する。また、第１のキャリア基板（図２１の２１４）及び第２のキャリア基板（図２１の２１１）を夫々ベース絶縁層（図２１の２１０）から分離した後、第１のキャリア基板（図２１の２１４）及び第２のキャリア基板（図２１の２１１）を除去する。
その後、第１のビルドアップ層２００を貫通する第１のビアホール１９１が形成される。図面に図示されていないが、第２のビルドアップ層にも第２のビアホールが形成される。
【００４１】
図２３を参照すると、第１のシード層２１５及び第５のシード層２３４上に、第１の回路層である上部回路層２３６及び下部回路層２３５をメッキにより形成することができる。即ち、第１のシード層２１５上に上部回路層２３６をメッキにより形成し、第５のシード層２３４上に下部回路層２３５をメッキにより形成することができる。この際、第１のビアホール１９１も、メッキによりその内部が充電されることができる。その後、第１の絶縁層２３１に埋め込まれている第１のパッド２１６をエッチングすることにより、開口部３００を形成する。
【００４２】
図２４を参照すると、メッキ後に露出された第１のシード層２１５及び第５のシード層２３４を除去することにより、上部回路層２３６及び下部回路層２３５を形成する。
図２５を参照すると、上部回路層２３６の上部及び開口部３００の内壁に、半導体素子２５０とボンディングされる接合パッド２４０を形成する。接合パッド２４０は金メッキにより形成されることができる。このように形成された接合パッド２４０に半導体素子２５０を接合させた後、ソルダーレジスト２７０を塗布することにより、半導体パッケージ基板に半導体素子２５０を実装することができる。
ここで、第１のビルドアップ層２００を例にとり説明したが、第２のビルドアップ層も同一の工程順序に従って半導体素子が実装されることができる。
【００４３】
半導体パッケージ基板
図２６は本発明の実施例による半導体パッケージ基板を示した例示図である。
図２６を参照すると、本発明の実施例による半導体パッケージ基板４００は、絶縁層４４０と、パッド４３０と、シード層４２０と、回路層４５０と、及び接合パッド４８０と、を含むことができる。
【００４４】
絶縁層４４０は、絶縁素材として通常用いられる複合高分子樹脂で形成されることができる。絶縁層４４０は、例えば、プリプレグ、またはFR−４、ＢＴ（Ｂｉｓｍａｌｅｉｍｉｄｅ Ｔｒｉａｚｉｎｅ）、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ ｕｐ Ｆｉｌｍ）などのエポキシ系樹脂を用いることができる。
【００４５】
パッド４３０は絶縁層の内部に埋め込まれ、第１の開口部４０１を有することができる。パッド４３０に形成された第１の開口部４０１の深さはパッド４３０の厚さによって変わることができる。例えば、第１の開口部４０１の深さは、パッド４３０の厚さと同一であるか、またはパッド４３０の厚さより小さいことができる。しかし、第１の開口部４０１の深さはこれに限定されず、当業者によって変更されることができる。
シード層４２０は、絶縁層４４０及びパッド４３０の上部に形成されることができる。この際、シード層４２０は第１開口部４０１が露出されるようにパターニングされることができる。
【００４６】
回路層４５０は、絶縁層４４０及びパッド４３０の上部に形成されることができる。即ち、回路層４５０は、絶縁層４４０及びパッド４３０の上部に形成されたシード層４２０上に形成されることができる。また、回路層４５０は、第１開口部４０１上に位置するように形成された第２の開口部４０２を有するように形成されることができる。
接合パッド４８０は、回路層４５０の上部、第１の開口部４０１の内壁及び第２の開口部４０２の内壁に形成されることができる。接合パッド４８０は金メッキにより形成されることができる。このように形成された接合パッド４８０には半導体素子４９０が実装されることができる。
【００４７】
図面には図示されていないが、半導体素子４９０が実装された後、絶縁層４４０及び回路層４５０の上部にソルダーレジストが塗布されることができる。
【００４８】
図２７は本発明の他の実施例による半導体パッケージ基板を示した例示図である。
図２７を参照すると、本発明の実施例による半導体パッケージ基板５００は、絶縁層５４０と、パッド５３０と、第１のシード層５２０と、上部回路層５５０と、接合パッド５８０と、第２のシード層５２１と、下部回路層５５１と、ビア５５２と、ソルダーレジスト５９２と、を含むことができる。
【００４９】
絶縁層５４０は、絶縁素材として通常用いられる複合高分子樹脂で形成されることができる。絶縁層５４０は、例えば、プリプレグ、またはＦＲ-４、ＢＴ（Ｂｉｓｍａｌｅｉｍｉｄｅ Ｔｒｉａｚｉｎｅ）、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ ｕｐ Ｆｉｌｍ）などのエポキシ系樹脂を用いることができる。
パッド５３０は絶縁層５４０の内部に埋め込まれ、第１の開口部５０１を有することができる。パッド５３０に形成された第１の開口部５０１の深さはパッド５３０の厚さによって変わることができる。例えば、第１の開口部５０１の深さは、パッド５３０の厚さと同一であるか、またはパッド５３０の厚さより小さいことができる。しかし、第１の開口部５０１の深さはこれに限定されず、当業者によって変更されることができる。
【００５０】
第１のシード層５２０は、絶縁層５４０及びパッド５３０の上部に形成されることができる。この際、第１のシード層５２０は第１の開口部５０１が露出されるようにパターニングされることができる。
上部回路層５５０は、絶縁層５４０及びパッド５３０の上部に形成されることができる。即ち、上部回路層５５０は、絶縁層５４０及びパッド５３０の上部に形成された第１のシード層５２０上に形成されることができる。また、上部回路層５５０は、第１の開口部５０１上に位置するように形成された第２の開口部５０２を有するように形成されることができる。
【００５１】
接合パッド５８０は、上部回路層５５０、第１の開口部５０１及び第２の開口部５０２上に形成されることができる。接合パッド５８０は金メッキにより形成されることができる。このように形成された接合パッド５８０には半導体素子５９０が実装されることができる。
第２のシード層５２１は絶縁層５４０の下部に形成されることができ、第２のシード層５２１は所定の形態にパターニングされるように形成されることができる。
【００５２】
下部回路層５５１は絶縁層５４０の下部に形成されることができる。即ち、下部回路層５５１は、絶縁層５４０の下部に形成された第２のシード層５２１の下部に形成されることができる。
本発明の実施例によると、上部回路層５５０と下部回路層５５１とはビア５５２により連結されることができる。即ち、絶縁層５４０を貫通するように形成されたビア５５２により、上部回路層５５０と下部回路層５５１とが電気的に連結されるように形成されることができる。
ソルダーレジスト５９２は第１の絶縁層５４０の上部及び下部に形成されることができる。
【００５３】
図２８は本発明のさらに他の実施例による半導体パッケージ基板を示した例示図である。
図２８を参照すると、本発明の実施例による半導体パッケージ基板６００は、上部絶縁層６３１と、下部絶縁層６３３と、シード層６３２と、上部回路層６３６と、下部回路層６３５と、パッド６１６と、接合パッド６４０と、ビア６３７と、ソルダーレジスト６７０と、を含むことができる。
下部絶縁層６３３は、絶縁素材として通常用いられる複合高分子樹脂で形成されることができる。下部絶縁層６３３は、例えば、プリプレグ、またはＦＲ-４、ＢＴ（Ｂｉｓｍａｌｅｉｍｉｄｅ Ｔｒｉａｚｉｎｅ）、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ ｕｐ Ｆｉｌｍ）などのエポキシ系樹脂を用いることができる。
シード層６３２は下部絶縁層６３３の上部に形成されることができる。シード層６３２は、下部絶縁層６３３の上部にパターン化されて形成されることができる。図２８には図示されていないが、シード層６３２の上部には内部回路層が形成されることができる。または、シード層６３２がパターン化されることにより、回路層の役割を遂行することもできる。
【００５４】
上部絶縁層６３１はシード層６３２上に形成されることができる。上部絶縁層６３１は、絶縁素材として通常用いられる複合高分子樹脂で形成されることができる。上部絶縁層６３１は、例えば、プリプレグ、またはＦＲ-４、ＢＴ（Ｂｉｓｍａｌｅｉｍｉｄｅ Ｔｒｉａｚｉｎｅ）、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ ｕｐ Ｆｉｌｍ）などのエポキシ系樹脂を用いることができる。
本発明の実施例よると、上部絶縁層６３１は、シード層６３２を埋め込む形態に形成されることができる。例えば、シード層６３２上に内部回路層（不図示）が形成された場合、上部絶縁層６３１は、シード層６３２及び内部回路層（不図示）を全て埋め込む形態に形成されることができる。
【００５５】
パッド６１６は上部絶縁層６３１の内部に埋め込まれ、第１の開口部６０１を有することができる。パッド６１６に形成された第１の開口部６０１の深さはパッド６１６の厚さによって変わることができる。例えば、第１の開口部６０１の深さは、パッド６１６の厚さと同一であるか、またはパッド６１６の厚さより小さいことができる。
上部回路層６３６は、上部絶縁層６３１及びパッド６１６の上部に形成されることができる。上部回路層６３６は、第１の開口部６０１上に位置するように形成された第２の開口部６０２を有するように形成されることができる。ここで、上部回路層６３６は、上部絶縁層６３１及びパッド６１６上に形成された上部シード層６１５上に形成されるということは、当業者において自明である。
【００５６】
接合パッド６４０は、上部回路層６３６の上部、第１の開口部６０１の内壁及び第２の開口部６０２の内壁に形成されることができる。接合パッド６４０は金メッキにより形成されることができる。このように形成された接合パッド６４０には半導体素子６５０が実装されることができる。
下部回路層６３５は下部絶縁層６３３の下部に形成されることができる。下部回路層６３５は、下部絶縁層６３３の下部に形成された下部シード層６３４上に形成されるということは、当業者において自明である。
【００５７】
ビア６３７は、上部絶縁層６３１及び下部絶縁層６３３を貫通するように形成されることができる。このように上部絶縁層６３１及び下部絶縁層６３３を貫通するように形成されたビア６３７により、上部回路層６３６と下部回路層６３５とが電気的に連結されるように形成されることができる。
ソルダーレジスト６７０は、上部絶縁層６３１及び下部絶縁層６３３に形成されることができる。図２８には、ソルダーレジスト６７０が、上部絶縁層６３１に形成された上部回路層６３６及び下部絶縁層６３３に形成された下部回路層６３５が埋め込まれるように形成されることで図示されているが、これに限定されない。即ち、ソルダーレジスト６７０が形成される程度は当業者によって容易に変更されることができる。
【００５８】
以上、本発明を実施例に基づいて詳細に説明したが、これは本発明を具体的に説明するためのものであり、本発明による半導体パッケージ基板及び半導体パッケージ基板の製造方法はこれに限定されず、該当技術分野において通常の知識を有する者であれば、添付の特許請求範囲に記載された本発明の思想及び領域を外れない範囲内で多様な修正及び変形が可能であることを理解するであろう。
このような本発明の単純な変形乃至変更はいずれも本発明の領域に属するものであり、本発明の具体的な保護範囲は添付の特許請求の範囲により明確になるであろう
【図面の簡単な説明】
【００５９】
【図１】本発明の実施例による半導体パッケージ基板の製造方法の工程順序を説明するための例示図である。
【図２】本発明の実施例による半導体パッケージ基板の製造方法の工程順序を説明するための例示図である。
【図３】本発明の実施例による半導体パッケージ基板の製造方法の工程順序を説明するための例示図である。
【図４】本発明の実施例による半導体パッケージ基板の製造方法の工程順序を説明するための例示図である。
【図５】本発明の実施例による半導体パッケージ基板の製造方法の工程順序を説明するための例示図である。
【図６】本発明の実施例による半導体パッケージ基板の製造方法の工程順序を説明するための例示図である。
【図７】本発明の実施例による半導体パッケージ基板の製造方法の工程順序を説明するための例示図である。
【図８】本発明の実施例による半導体パッケージ基板の製造方法の工程順序を説明するための例示図である。
【図９】本発明の実施例による半導体パッケージ基板の製造方法の工程順序を説明するための例示図である。
【図１０】本発明の他の実施例による半導体パッケージ基板の製造方法の工程順序を説明するための例示図である。
【図１１】本発明の他の実施例による半導体パッケージ基板の製造方法の工程順序を説明するための例示図である。
【図１２】本発明の他の実施例による半導体パッケージ基板の製造方法の工程順序を説明するための例示図である。
【図１３】本発明の他の実施例による半導体パッケージ基板の製造方法の工程順序を説明するための例示図である。
【図１４】本発明の他の実施例による半導体パッケージ基板の製造方法の工程順序を説明するための例示図である。
【図１５】本発明の他の実施例による半導体パッケージ基板の製造方法の工程順序を説明するための例示図である。
【図１６】本発明の他の実施例による半導体パッケージ基板の製造方法の工程順序を説明するための例示図である。
【図１７】本発明の他の実施例による半導体パッケージ基板の製造方法の工程順序を説明するための例示図である。
【図１８】本発明の他の実施例による半導体パッケージ基板の製造方法の工程順序を説明するための例示図である。
【図１９】本発明のさらに他の実施例による半導体パッケージ基板の製造方法の工程順序を説明するための例示図である。
【図２０】本発明のさらに他の実施例による半導体パッケージ基板の製造方法の工程順序を説明するための例示図である。
【図２１】本発明のさらに他の実施例による半導体パッケージ基板の製造方法の工程順序を説明するための例示図である。
【図２２】本発明のさらに他の実施例による半導体パッケージ基板の製造方法の工程順序を説明するための例示図である。
【図２３】本発明のさらに他の実施例による半導体パッケージ基板の製造方法の工程順序を説明するための例示図である。
【図２４】本発明のさらに他の実施例による半導体パッケージ基板の製造方法の工程順序を説明するための例示図である。
【図２５】本発明のさらに他の実施例による半導体パッケージ基板の製造方法の工程順序を説明するための例示図である。
【図２６】本発明の実施例による半導体パッケージ基板を示した例示図である。
【図２７】本発明の他の実施例による半導体パッケージ基板を示した例示図である。
【図２８】本発明のさらに他の実施例による半導体パッケージ基板を示した例示図である。
【符号の説明】
【００６０】
１１０、１１１、２１１、２１４ キャリア基板
１２０、１２１、２１２、２１５、２２２、２２４、２３２、４２０、６３２ シード層
１３０、２１３、２１６、４３０、５３０、６１６ パッド
１４０、２２１、２２３、２３１、２２３、２３３、４４０、５４０ 絶縁層
１５０、２３６、４５０、５５０、６３６ 上部回路層
１５１、２３５、５５１、６３５ 下部回路層
１６０、１６１ フォトレジスト
１７０、１７１ エッチングレジスト
１８０、２４０、４８０、５８０、６４０ 接合パッド
１９０、２５０、４９０、５９０、６５０ 半導体素子
１９１ ビアホール
１９２、５９２、６７０ ソルダーレジスト
２００、２６０ ビルドアップ層
２１０ ベース絶縁層
２２７ 第２の貫通孔
２３７ 第１の貫通孔
３００ 開口部
４００、５００、６００ 半導体パッケージ基板
４０１、５０１、６０１ 第１の開口部
４０２、５０２、６０２ 第２の開口部
５２０ 第１のシード層
５５２、６３７ ビア
６１５ 上部シード層
６３１ 上部絶縁層
６３３ 下部絶縁層
６３４ 下部シード層
【技術分野】
【０００１】
本発明は、半導体パッケージ基板及び半導体パッケージ基板の製造方法に関する。
【背景技術】
【０００２】
高密度集積化及び薄型化されている半導体素子の技術進歩に伴い、半導体パッケージを製造するための組み立て技術も大きく発展している。これとともに、全世界的にポータブル電子機器の市場が拡大するに伴い、小型化及び軽量化が急速に推進されている。これにより、ファインピッチ（ｆｉｎｅ ｐｉｔｃｈ）化、小型化及び薄型化を実現するための様々な形態の半導体パッケージング方法が開発された（米国登録特許第６２２５１４４号）。しかし、従来の半導体パッケージング方法は、電子機器の小型化により基板と基板に実装される半導体素子との間の離隔空間が小さくなっている。これにより、半導体素子を基板に実装した後モールドする（ｍｏｌｄｉｎｇ）際、エポキシが半導体素子と基板との間の空間に均一に染み込むことができず、信頼性を有する半導体パッケージングが困難となっている。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
本発明の一側面は、絶縁層の内部をエッチングすることにより、半導体素子と絶縁層との間の離隔空間を安定して形成することができる半導体パッケージ基板及び半導体パッケージ基板の製造方法を提供することをその目的とする。
【０００４】
本発明の他の側面は、パッド及び回路層の厚さを利用して半導体素子と絶縁層との間の離隔空間を確保することにより、半導体パッケージの厚さを増加させることなく半導体素子と絶縁層との間の十分な離隔空間を形成することができる半導体パッケージ基板及び半導体パッケージ基板の製造方法を提供することをその目的とする。
【課題を解決するための手段】
【０００５】
本発明の一側面によると、パッドが形成されたキャリア基板を準備する段階と、パッドの上部に絶縁層を形成する段階と、キャリア基板を除去する段階と、絶縁層及びパッドの上部に回路層を形成する段階と、パッドの一部をエッチングし、絶縁層の内部に開口部を形成する段階と、を含む半導体パッケージ基板の製造方法が提供される。
【０００６】
絶縁層を形成する段階で、パッドは絶縁層に埋め込まれることができる。
キャリア基板を除去する段階の後、絶縁層を貫通するビアホールを形成する段階をさらに含むことができる。
回路層を形成する段階で、ビアホールの内部がメッキされることができる。
【０００７】
開口部を形成する段階は、パッド一部の上部が開口されるように、回路層の上部にエッチングレジストを塗布する段階と、パッドをエッチングする段階と、エッチングレジストを除去する段階と、を含むことができる。
開口部を形成する段階の後、回路層の上部及び開口部の内壁に接合パッドを形成する段階と、接合パッドの上部に半導体素子を実装する段階と、をさらに含むことができる。
【０００８】
本発明の他の側面によると、ベース絶縁層を準備する段階と、ベース絶縁層の一側に、第１のキャリア基板、第１のシード層、第１のパッド、第１のパッドが埋め込まれる第１の絶縁層、第３のシード層、第３の絶縁層及び第５のシード層が積層され形成された第１のビルドアップ層を形成し、ベース絶縁層の他側に、第２のキャリア基板、第２のシード層、第２のパッド、第２のパッドが埋め込まれる第２の絶縁層、第４のシード層、第４の絶縁層及び第６のシード層が積層され形成された第２のビルドアップ層を形成する段階と、第１のキャリア基板及び第２のキャリア基板をベース絶縁層から分離する段階と、第１のビルドアップ層から第１のキャリア基板を除去し、第２のビルドアップ層から第２のキャリア基板を除去する段階と、第１のキャリア基板が除去された第１のビルドアップ層上に第１の回路層を形成し、第２のキャリア基板が除去された第２のビルドアップ層上に第２の回路層を形成する段階と、第１のパッドの一部をエッチングして第１の絶縁層の一部に第１の開口部を形成し、第２のパッドの一部をエッチングして第２の絶縁層の一部に第２の開口部を形成する段階と、を含む半導体パッケージ基板の製造方法が提供される。
【０００９】
第１の絶縁層及び第２の絶縁層を形成する段階で、第１のパッドは第１の絶縁層に埋め込まれることができる。
第１の絶縁層及び第２の絶縁層を形成する段階で、第２のパッドは第２の絶縁層に埋め込まれることができる。
【００１０】
第１のキャリア基板及び第２のキャリア基板をベース絶縁層から分離する段階の後、第１のビルドアップ層を貫通する第１のビアホールを形成する段階をさらに含むことができる。
第１の回路層を形成する段階で、第１のビアホールの内部がメッキされることができる。
【００１１】
第１の回路層を形成する段階で、第１の回路層は、第１のシード層上に形成される上部回路層及び第５のシード層上に形成される下部回路層を含むことができる。
第１のキャリア基板及び第２のキャリア基板をベース絶縁層から分離する段階の後、第２のビルドアップ層を貫通する第２のビアホールを形成する段階をさらに含むことができる。
【００１２】
第２の回路層を形成する段階で、第２のビアホールの内部がメッキされることができる。
第２の回路層を形成する段階で、第２の回路層は、第２のシード層上に形成される上部回路層及び第６のシード層上に形成される下部回路層を含むことができる。
【００１３】
第１の開口部を形成する段階は、第１のパッド一部の上部が開口されるように、第１の回路層の上部にエッチングレジストを塗布する段階と、第１のパッドをエッチングする段階と、エッチングレジストを除去する段階と、を含むことができる。
第２の開口部を形成する段階は、第２のパッド一部の上部が開口されるように、第２の回路層の上部にエッチングレジストを塗布する段階と、第２のパッドをエッチングする段階と、エッチングレジストを除去する段階と、を含むことができる。
【００１４】
本発明のさらに他の側面によると、絶縁層と、絶縁層の内部に埋め込まれ、第１の開口部を有するパッドと、絶縁層及びパッドの上部に形成され、第１の開口部上に形成された第２の開口部を有する上部回路層と、を含む半導体パッケージ基板が提供される。
【００１５】
絶縁層の下部に形成される下部回路層をさらに含むことができる。
絶縁層を貫通するように形成され、上部回路層及び下部回路層を電気的に連結するビアをさらに含むことができる。
上部回路層の上部には半導体素子が実装されることができる。
【００１６】
本発明のさらに他の側面によると、下部絶縁層と、下部絶縁層の上部に形成され、貫通孔を含むようにパターン化されたシード層と、シード層の上部に形成され、シード層が埋め込まれるように形成される上部絶縁層と、上部絶縁層の内部に埋め込まれ、第１の開口部が形成されたパッドと、上部絶縁層及びパッドの上部に形成され、第１の開口部上に形成された第２の開口部を有する上部回路層と、下部絶縁層の下部に形成された下部回路層と、を含む半導体パッケージ基板が提供される。
【００１７】
上部絶縁層、下部絶縁層及びシード層を貫通するように形成され、上部回路層と下部回路層とを電気的に連結するビアをさらに含むことができる。
上部回路層の上部に半導体素子が実装されることができる。
【００１８】
本発明の特徴及び利点は添付図面に基づいた以下の詳細な説明によってさらに明らかになるであろう。
本発明の詳細な説明に先立ち、本明細書及び請求範囲に用いられた用語や単語は通常的かつ辞書的な意味に解釈されてはならず、発明者が自らの発明を最善の方法で説明するために用語の概念を適切に定義することができるという原則にしたがって本発明の技術的思想にかなう意味と概念に解釈されるべきである。
【発明の効果】
【００１９】
本発明の半導体パッケージ基板及び半導体パッケージ基板の製造方法は、パッドを利用して絶縁層の内部をエッチングすることにより、半導体素子と絶縁層との間の離隔空間を安定して形成することができる。
【００２０】
また、本発明の半導体パッケージ基板及び半導体パッケージ基板の製造方法は、パッド及び回路層の厚さを利用して半導体素子と絶縁層との間の離隔空間を確保することにより、半導体パッケージの厚さを増加させることなく半導体素子と絶縁層との間の十分な離隔空間を形成することができる。
【発明を実施するための最良の形態】
【００２１】
本発明の目的、特定の長所及び新規の特徴は添付図面に係る以下の詳細な説明及び実施例によってさらに明らかになるであろう。本明細書において、各図面の構成要素に参照番号を付け加えるに際し、同一の構成要素に限っては、たとえ異なる図面に示されても、できるだけ同一の番号を付けるようにしていることに留意しなければならない。
また、本発明を説明するにあたり、係わる公知技術についての具体的な説明が本発明の要旨を不明瞭にする可能性があると判断される場合には、その詳細な説明は省略する。本明細書において、第１、第２などの用語は一つの構成要素を他の構成要素から区別するために用いられるものであり、構成要素が前記用語によって限定されるものではない。
【００２２】
以下、添付図面を参照して本発明の実施例による半導体パッケージ基板及び半導体パッケージ基板の製造方法について詳細に説明する。
【００２３】
半導体パッケージ基板の製造方法
図１から図９は本発明の一実施例による半導体パッケージ基板の製造方法を工程順に図示した工程断面図である。
【００２４】
図１を参照すると、シード層１２０が形成されたキャリア基板１１０にパッド１３０が形成される。
キャリア基板１１０は、熱可塑性ポリマーまたは金属を利用して形成されることができる。キャリア基板１１０の材料としては、特に限定されるものではないが、熱可塑性ポリマーとしてはＰＶＣ（ｐｏｌｙ ｖｉｎｙｌ ｃｈｌｏｒｉｄｅ）、ＰＥ（ｐｏｌｙ ｅｔｈｙｌｅｎｅ）、ＰＰ（ｐｌｏｙ ｐｒｏｐｙｌｅｎｅ）、ＰＳ（ｐｏｌｙ ｓｔｙｒｅｎｅ）、ＡＢＳ（ａｃｒｙｌｏｎｉｔｒｉｌｅ ｂｕｔａｄｉｅｎｅ ｓｔｙｒｅｎｅ ｃｏｐｏｌｙｍｅｒ）、Ｎｙｌｏｎ（ｐｏｌｙ ａｍｉｄｅ）またはＰＥＴ（ｐｏｌｙ ｅｔｈｙｌｅｎｅ ｔｅｒｅｐｈｔｈａｌａｔｅ）などを含むことができる。また、キャリア基板１１０を形成する金属としては、銅、アルミニウム、ニッケル、亜鉛、クロム、コバルト、タングステン及びこれらの混合物からなる群から選択することができる。
【００２５】
シード層１２０はキャリア基板１１０上に形成される。ここで、シード層１２０はスパッタリングまたは無電解メッキ方式を利用して形成されることができる。
シード層１２０が形成されたキャリア基板１１０の上部にパッド１３０が形成される。
パッド１３０はキャリア基板１１０から突出された形態に形成されることができる。パッド１３０は、後でエッチングされることにより、絶縁層（図９の１４０）と半導体パッケージ基板に実装される半導体素子（図９の１９０）との間の十分な離隔空間のための開口部（図９の３００）を形成するために利用される。キャリア基板１１０から突出されるパッド１３０の高さに応じて、絶縁層（図９の１４０）と半導体素子（図９の１９０）との離隔空間である開口部（図９の３００）の深さが調節されることができる。
【００２６】
パッド１３０は電解メッキ方法を利用してパターニングされ形成されることができる。本発明の実施例におけるパッド１３０は、シード層１２０と同一の材質で形成されることができる。
【００２７】
図２を参照すると、パッド１３０が形成されたキャリア基板１１０に絶縁層１４０が形成される。
絶縁層１４０は、パッド１３０が形成されたキャリア基板１１０の上部に絶縁物質を積層した後、圧力を加えることにより、パッド１３０が絶縁層１４０に埋め込まれる形態に形成されることができる。ここで、絶縁層１４０は、絶縁素材として通常に用いられる複合高分子樹脂で形成されることができる。絶縁層１４０は、例えば、プリプレグ、または ＦＲ−４、ＢＴ（Ｂｉｓｍａｌｅｉｍｉｄｅ Ｔｒｉａｚｉｎｅ）、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ ｕｐ Ｆｉｌｍ）などのエポキシ系樹脂を用いることができる。
図３を参照すると、絶縁層１４０を形成した後、シード層１２０からキャリア基板（図２の１１０）が除去される。
【００２８】
図４を参照すると、キャリア基板（図２の１１０）が除去された後、外部に露出されたシード層１２０に回路層（１５０）を形成するためのフォトレジスト１６０を形成する。この際、フォトレジスト１６０は露光及び現像を施すことにより形成されることができる。このようにフォトレジスト１６０を形成した後、回路層１５０を形成するためにメッキを行うことができる。この際、メッキは電解メッキ方法を利用して行われることができる。本発明の実施例では電解メッキ方法を利用しているが、メッキ方法はこれに限定されず、公知されたメッキ方法により行われることができる。また、メッキは、シード層１２０と同一の物質を用いて行われることができる。本発明の実施例によると、シード層１２０の厚さと回路層１５０の厚さを合わせて５〜２５μｍとなるように回路層１５０のメッキを行うことができる。しかし、このような回路層１５０の厚さは本発明の実施例に過ぎず、これに限定されない。
【００２９】
図５を参考すると、シード層１２０上に形成されたフォトレジスト（図４の１６０）を除去することができる。
図６を参考すると、回路層１５０の上部にエッチングレジスト１７０が形成されることができる。ここで、エッチングレジスト１７０は、絶縁層１４０の内部に離隔空間が形成される領域が開口されるように形成されることができる。
【００３０】
図７を参照すると、絶縁層１４０の内部に離隔空間を形成するために開口された領域をエッチングする。このようなエッチングにより、開口された領域に該当する絶縁層１４０の内部に埋め込まれたパッド１３０がエッチングされる。これにより、絶縁層１４０の内部に後で実装される半導体素子（図９の１９０）との離隔空間である開口部３００が形成される。このように絶縁層１４０の内部に開口部３００を形成した後、回路層１５０の上部に形成されたエッチングレジスト（図６の１７０）を除去する。
【００３１】
図８を参照すると、回路層１５０の上部に形成されたエッチングレジスト（図６の１７０）が除去されることにより露出されたシード層１２０をエッチングする。
図９を参照すると、回路層１５０の上部及び開口部３００の内壁に、半導体素子１９０とボンディングされる接合パッド１８０を形成する。接合パッド１８０は金メッキにより形成されることができる。このように形成された接合パッド１８０に半導体素子１９０を接合させることにより、半導体パッケージ基板に半導体素子１９０を実装することができる。
このような本発明の一実施例による半導体パッケージ基板の製造方法によりパッドの厚さと回路層の厚さを調節して、基板の厚さを増加させることなく基板と半導体素子との間の離隔空間が十分に形成されることができる。
【００３２】
図１０から図１８は本発明の他の実施例による半導体パッケージ基板の製造方法を工程順に図示した工程断面図である。
図１０を参照すると、第１のキャリア基板１１０、第１のシード層１２０、パッド１３０、絶縁層１４０、第２のキャリア基板１１１及び第２のシード層１２１が提供される。第１のキャリア基板１１０上の第１のシード層１２０にパッド１３０が形成され、第２のキャリア基板１１１上に第２のシード層１２１が形成される。
【００３３】
図１１を参照すると、パッド１３０が形成された第１のキャリア基板（図１０の１１０）の上部に絶縁層１４０が積層され、絶縁層１４０の上部に第２のシード層１２１が形成された第２のキャリア基板（図１０の１１１）が積層される。このように積層した後、絶縁層１４０及び第２のキャリア基板（図１０の１１１）に圧力を加えることにより、絶縁層１４０の内部にパッド１３０が埋め込まれ、絶縁層１４０と第２のシード層１２１とが接合される形態になることができる。その後、第１のキャリア基板（図１０の１１０）及び第２のキャリア基板（図１０の１１１）を除去する。
図１２を参照すると、第１のシード層１２０、第２のシード層１２１及び絶縁層１４０を貫通するビアホール１９１を加工する。ビアホール１９１は、レーザー加工またはルータ加工により加工されることができる。
【００３４】
図１３を参照すると、第１のシード層１２０及び第２のシード層１２１に、回路層（１５０、１５１）を形成するための第１のフォトレジスト１６０及び第２のフォトレジスト１６１を形成する。この際、第１のフォトレジスト１６０及び第２のフォトレジスト１６１は、露光及び現像を施すことにより形成されることができる。このように第１のフォトレジスト１６０を形成した後、上部回路層１５０を形成するためのメッキを行うことができる。また、第２のフォトレジスト１６１を形成した後、下部回路層１５１を形成するためのメッキを行うことができる。この際、ビアホール（図１２の１９１）も、メッキにより内部が充填されることができる。ここで、メッキは、第１のシード層１２０及び第２のシード層１２１と同一の物質を用いて行われることができる。
【００３５】
図１４を参照すると、第１のフォトレジスト（図３の１６０）及び第２のフォトレジスト（図３の１６１）を除去する。
図１５を参照すると、第１のフォトレジスト１６０及び第２のフォトレジスト１６１を除去した後、第１のエッチングレジスト１７０及び第２のエッチングレジスト１７１が形成されることができる。ここで、第１のエッチングレジスト１７０は、絶縁層１４０の内部に離隔空間が形成される領域が開口されるように形成されることができる。このような構造に第１のエッチングレジスト１７０を形成した後、開口された領域にエッチングを行うことができる。この際、第１のエッチングレジスト１７０により開口された領域に位置した絶縁層１４０がエッチングされることができる。また、エッチングされた絶縁層１４０の下部に位置したパッド１３０もエッチングされることができる。このようなエッチングにより、絶縁層１４０の内部に後程実装される半導体素子（図１８の１９０）との離隔空間である開口部３００が形成される。
【００３６】
図１６を参考すると、絶縁層１４０の内部に開口部３００を形成した後、第１のエッチングレジスト（図１５の１７０）及び第２のエッチングレジスト（図１５の１７１）を除去する。
図１７を参照すると、第１のエッチングレジスト（図１５の１７０）及び第２のエッチングレジスト（図１５の１７１）が除去されることにより露出された第１のシード層１２０及び第２のシード層１２１をエッチングすることにより、上部回路層１５０及び下部回路層１５１を形成する。
図１８を参照すると、上部回路層１５０の上部及び開口部３００の内壁に、半導体素子１９０とボンディングされる接合パッド１８０を形成する。接合パッド１８０は金メッキにより形成されることができる。このように形成された接合パッド１８０に半導体素子１９０を接合させた後、ソルダーレジスト１９２を塗布することにより、半導体パッケージ基板に半導体素子１９０を実装することができる。
【００３７】
図１９から図２５は本発明のさらに他の実施例による半導体パッケージ基板の製造方法を工程順に図示した工程断面図である。
図１９を参照すると、ベース絶縁層２１０が提供される。ここで、ベース絶縁層２１０はデュアルコアであり、両側面に夫々ビルドアップ層が形成されることができる。デュアルコアであるベース絶縁層２１０の一側に、第１のシード層２１５及び第１のパッド２１６が形成された第１のキャリア基板２１４が形成され、ベース絶縁層２１０の他側に第２のシード層２１２及び第２のパッド２１３が形成された第２のキャリア基板２１１が形成される。
【００３８】
図２０を参照すると、第１のシード層２１５及び第１のパッド２１６の上部に第１の絶縁層２３１が積層され、第２のシード層２１２及び第２のパッド２１３の上部に第２の絶縁層２２１が積層される。このように第１の絶縁層２３１及び第２の絶縁層２２１を積層した後、圧力を加えることにより、第１の絶縁層２３１の内部に第１のパッド２１６が埋め込まれ、第２の絶縁層２２１の内部に第２のパッド２１３が埋め込まれる形態になることができる。その後、第１の絶縁層２３１上には、第１の貫通孔２３７を含むようにパターニングされた第３のシード層２３２が形成される。また、第２の絶縁層２２１上には、第２の貫通孔２２７を含むようにパターニングされた第４のシード層２２２が形成される。
ここで、図面には図示されていないが、第３のシード層２３２及び第４のシード層２２２の上部には内部回路層が形成されることができる。または、第３のシード層２３２及び第４のシード層２２２がパターン化することにより、回路層の役割を遂行することもできる。
【００３９】
図２１を参照すると、第３のシード層２３２上に第３の絶縁層２３３を形成し、第４のシード層２２２上に第４の絶縁層２２３を積層する。この際、第３の絶縁層２３３及び第４の絶縁層２２３が夫々積層された後、圧力を加えることにより、第３の絶縁層２３３は第１の貫通孔（図２０の２３７）を介して第１の絶縁層２３１と接合され、第４の絶縁層２２３は第２の貫通孔（図２０の２２７）を介して第２の絶縁層２２１と接合される。このように第３の絶縁層２３３及び第４の絶縁層２２３を積層した後、第３の絶縁層２３３の上部に第５のシード層２３４が形成され、第４の絶縁層２２３の上部に第６のシード層２２４が形成される。ここで、第１のキャリア基板２１４に形成された第１のシード層２１５、第１の絶縁層２３１、第３のシード層２３２、第３の絶縁層２３３及び第５のシード層２３４を第１のビルドアップ層と称する。また、第２のキャリア基板２１１に形成された第２のシード層２１２、第２の絶縁層２２１、第４のシード層２２２、第４の絶縁層２２３及び第６のシード層２２４を第２のビルドアップ層と称する。
【００４０】
図２２を参照すると、第１のキャリア基板（図２１の２１４）及び第２のキャリア基板（図２１の２１１）を夫々ベース絶縁層（図２１の２１０）から分離する。また、第１のキャリア基板（図２１の２１４）及び第２のキャリア基板（図２１の２１１）を夫々ベース絶縁層（図２１の２１０）から分離した後、第１のキャリア基板（図２１の２１４）及び第２のキャリア基板（図２１の２１１）を除去する。
その後、第１のビルドアップ層２００を貫通する第１のビアホール１９１が形成される。図面に図示されていないが、第２のビルドアップ層にも第２のビアホールが形成される。
【００４１】
図２３を参照すると、第１のシード層２１５及び第５のシード層２３４上に、第１の回路層である上部回路層２３６及び下部回路層２３５をメッキにより形成することができる。即ち、第１のシード層２１５上に上部回路層２３６をメッキにより形成し、第５のシード層２３４上に下部回路層２３５をメッキにより形成することができる。この際、第１のビアホール１９１も、メッキによりその内部が充電されることができる。その後、第１の絶縁層２３１に埋め込まれている第１のパッド２１６をエッチングすることにより、開口部３００を形成する。
【００４２】
図２４を参照すると、メッキ後に露出された第１のシード層２１５及び第５のシード層２３４を除去することにより、上部回路層２３６及び下部回路層２３５を形成する。
図２５を参照すると、上部回路層２３６の上部及び開口部３００の内壁に、半導体素子２５０とボンディングされる接合パッド２４０を形成する。接合パッド２４０は金メッキにより形成されることができる。このように形成された接合パッド２４０に半導体素子２５０を接合させた後、ソルダーレジスト２７０を塗布することにより、半導体パッケージ基板に半導体素子２５０を実装することができる。
ここで、第１のビルドアップ層２００を例にとり説明したが、第２のビルドアップ層も同一の工程順序に従って半導体素子が実装されることができる。
【００４３】
半導体パッケージ基板
図２６は本発明の実施例による半導体パッケージ基板を示した例示図である。
図２６を参照すると、本発明の実施例による半導体パッケージ基板４００は、絶縁層４４０と、パッド４３０と、シード層４２０と、回路層４５０と、及び接合パッド４８０と、を含むことができる。
【００４４】
絶縁層４４０は、絶縁素材として通常用いられる複合高分子樹脂で形成されることができる。絶縁層４４０は、例えば、プリプレグ、またはFR−４、ＢＴ（Ｂｉｓｍａｌｅｉｍｉｄｅ Ｔｒｉａｚｉｎｅ）、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ ｕｐ Ｆｉｌｍ）などのエポキシ系樹脂を用いることができる。
【００４５】
パッド４３０は絶縁層の内部に埋め込まれ、第１の開口部４０１を有することができる。パッド４３０に形成された第１の開口部４０１の深さはパッド４３０の厚さによって変わることができる。例えば、第１の開口部４０１の深さは、パッド４３０の厚さと同一であるか、またはパッド４３０の厚さより小さいことができる。しかし、第１の開口部４０１の深さはこれに限定されず、当業者によって変更されることができる。
シード層４２０は、絶縁層４４０及びパッド４３０の上部に形成されることができる。この際、シード層４２０は第１開口部４０１が露出されるようにパターニングされることができる。
【００４６】
回路層４５０は、絶縁層４４０及びパッド４３０の上部に形成されることができる。即ち、回路層４５０は、絶縁層４４０及びパッド４３０の上部に形成されたシード層４２０上に形成されることができる。また、回路層４５０は、第１開口部４０１上に位置するように形成された第２の開口部４０２を有するように形成されることができる。
接合パッド４８０は、回路層４５０の上部、第１の開口部４０１の内壁及び第２の開口部４０２の内壁に形成されることができる。接合パッド４８０は金メッキにより形成されることができる。このように形成された接合パッド４８０には半導体素子４９０が実装されることができる。
【００４７】
図面には図示されていないが、半導体素子４９０が実装された後、絶縁層４４０及び回路層４５０の上部にソルダーレジストが塗布されることができる。
【００４８】
図２７は本発明の他の実施例による半導体パッケージ基板を示した例示図である。
図２７を参照すると、本発明の実施例による半導体パッケージ基板５００は、絶縁層５４０と、パッド５３０と、第１のシード層５２０と、上部回路層５５０と、接合パッド５８０と、第２のシード層５２１と、下部回路層５５１と、ビア５５２と、ソルダーレジスト５９２と、を含むことができる。
【００４９】
絶縁層５４０は、絶縁素材として通常用いられる複合高分子樹脂で形成されることができる。絶縁層５４０は、例えば、プリプレグ、またはＦＲ-４、ＢＴ（Ｂｉｓｍａｌｅｉｍｉｄｅ Ｔｒｉａｚｉｎｅ）、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ ｕｐ Ｆｉｌｍ）などのエポキシ系樹脂を用いることができる。
パッド５３０は絶縁層５４０の内部に埋め込まれ、第１の開口部５０１を有することができる。パッド５３０に形成された第１の開口部５０１の深さはパッド５３０の厚さによって変わることができる。例えば、第１の開口部５０１の深さは、パッド５３０の厚さと同一であるか、またはパッド５３０の厚さより小さいことができる。しかし、第１の開口部５０１の深さはこれに限定されず、当業者によって変更されることができる。
【００５０】
第１のシード層５２０は、絶縁層５４０及びパッド５３０の上部に形成されることができる。この際、第１のシード層５２０は第１の開口部５０１が露出されるようにパターニングされることができる。
上部回路層５５０は、絶縁層５４０及びパッド５３０の上部に形成されることができる。即ち、上部回路層５５０は、絶縁層５４０及びパッド５３０の上部に形成された第１のシード層５２０上に形成されることができる。また、上部回路層５５０は、第１の開口部５０１上に位置するように形成された第２の開口部５０２を有するように形成されることができる。
【００５１】
接合パッド５８０は、上部回路層５５０、第１の開口部５０１及び第２の開口部５０２上に形成されることができる。接合パッド５８０は金メッキにより形成されることができる。このように形成された接合パッド５８０には半導体素子５９０が実装されることができる。
第２のシード層５２１は絶縁層５４０の下部に形成されることができ、第２のシード層５２１は所定の形態にパターニングされるように形成されることができる。
【００５２】
下部回路層５５１は絶縁層５４０の下部に形成されることができる。即ち、下部回路層５５１は、絶縁層５４０の下部に形成された第２のシード層５２１の下部に形成されることができる。
本発明の実施例によると、上部回路層５５０と下部回路層５５１とはビア５５２により連結されることができる。即ち、絶縁層５４０を貫通するように形成されたビア５５２により、上部回路層５５０と下部回路層５５１とが電気的に連結されるように形成されることができる。
ソルダーレジスト５９２は第１の絶縁層５４０の上部及び下部に形成されることができる。
【００５３】
図２８は本発明のさらに他の実施例による半導体パッケージ基板を示した例示図である。
図２８を参照すると、本発明の実施例による半導体パッケージ基板６００は、上部絶縁層６３１と、下部絶縁層６３３と、シード層６３２と、上部回路層６３６と、下部回路層６３５と、パッド６１６と、接合パッド６４０と、ビア６３７と、ソルダーレジスト６７０と、を含むことができる。
下部絶縁層６３３は、絶縁素材として通常用いられる複合高分子樹脂で形成されることができる。下部絶縁層６３３は、例えば、プリプレグ、またはＦＲ-４、ＢＴ（Ｂｉｓｍａｌｅｉｍｉｄｅ Ｔｒｉａｚｉｎｅ）、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ ｕｐ Ｆｉｌｍ）などのエポキシ系樹脂を用いることができる。
シード層６３２は下部絶縁層６３３の上部に形成されることができる。シード層６３２は、下部絶縁層６３３の上部にパターン化されて形成されることができる。図２８には図示されていないが、シード層６３２の上部には内部回路層が形成されることができる。または、シード層６３２がパターン化されることにより、回路層の役割を遂行することもできる。
【００５４】
上部絶縁層６３１はシード層６３２上に形成されることができる。上部絶縁層６３１は、絶縁素材として通常用いられる複合高分子樹脂で形成されることができる。上部絶縁層６３１は、例えば、プリプレグ、またはＦＲ-４、ＢＴ（Ｂｉｓｍａｌｅｉｍｉｄｅ Ｔｒｉａｚｉｎｅ）、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ ｕｐ Ｆｉｌｍ）などのエポキシ系樹脂を用いることができる。
本発明の実施例よると、上部絶縁層６３１は、シード層６３２を埋め込む形態に形成されることができる。例えば、シード層６３２上に内部回路層（不図示）が形成された場合、上部絶縁層６３１は、シード層６３２及び内部回路層（不図示）を全て埋め込む形態に形成されることができる。
【００５５】
パッド６１６は上部絶縁層６３１の内部に埋め込まれ、第１の開口部６０１を有することができる。パッド６１６に形成された第１の開口部６０１の深さはパッド６１６の厚さによって変わることができる。例えば、第１の開口部６０１の深さは、パッド６１６の厚さと同一であるか、またはパッド６１６の厚さより小さいことができる。
上部回路層６３６は、上部絶縁層６３１及びパッド６１６の上部に形成されることができる。上部回路層６３６は、第１の開口部６０１上に位置するように形成された第２の開口部６０２を有するように形成されることができる。ここで、上部回路層６３６は、上部絶縁層６３１及びパッド６１６上に形成された上部シード層６１５上に形成されるということは、当業者において自明である。
【００５６】
接合パッド６４０は、上部回路層６３６の上部、第１の開口部６０１の内壁及び第２の開口部６０２の内壁に形成されることができる。接合パッド６４０は金メッキにより形成されることができる。このように形成された接合パッド６４０には半導体素子６５０が実装されることができる。
下部回路層６３５は下部絶縁層６３３の下部に形成されることができる。下部回路層６３５は、下部絶縁層６３３の下部に形成された下部シード層６３４上に形成されるということは、当業者において自明である。
【００５７】
ビア６３７は、上部絶縁層６３１及び下部絶縁層６３３を貫通するように形成されることができる。このように上部絶縁層６３１及び下部絶縁層６３３を貫通するように形成されたビア６３７により、上部回路層６３６と下部回路層６３５とが電気的に連結されるように形成されることができる。
ソルダーレジスト６７０は、上部絶縁層６３１及び下部絶縁層６３３に形成されることができる。図２８には、ソルダーレジスト６７０が、上部絶縁層６３１に形成された上部回路層６３６及び下部絶縁層６３３に形成された下部回路層６３５が埋め込まれるように形成されることで図示されているが、これに限定されない。即ち、ソルダーレジスト６７０が形成される程度は当業者によって容易に変更されることができる。
【００５８】
以上、本発明を実施例に基づいて詳細に説明したが、これは本発明を具体的に説明するためのものであり、本発明による半導体パッケージ基板及び半導体パッケージ基板の製造方法はこれに限定されず、該当技術分野において通常の知識を有する者であれば、添付の特許請求範囲に記載された本発明の思想及び領域を外れない範囲内で多様な修正及び変形が可能であることを理解するであろう。
このような本発明の単純な変形乃至変更はいずれも本発明の領域に属するものであり、本発明の具体的な保護範囲は添付の特許請求の範囲により明確になるであろう
【図面の簡単な説明】
【００５９】
【図１】本発明の実施例による半導体パッケージ基板の製造方法の工程順序を説明するための例示図である。
【図２】本発明の実施例による半導体パッケージ基板の製造方法の工程順序を説明するための例示図である。
【図３】本発明の実施例による半導体パッケージ基板の製造方法の工程順序を説明するための例示図である。
【図４】本発明の実施例による半導体パッケージ基板の製造方法の工程順序を説明するための例示図である。
【図５】本発明の実施例による半導体パッケージ基板の製造方法の工程順序を説明するための例示図である。
【図６】本発明の実施例による半導体パッケージ基板の製造方法の工程順序を説明するための例示図である。
【図７】本発明の実施例による半導体パッケージ基板の製造方法の工程順序を説明するための例示図である。
【図８】本発明の実施例による半導体パッケージ基板の製造方法の工程順序を説明するための例示図である。
【図９】本発明の実施例による半導体パッケージ基板の製造方法の工程順序を説明するための例示図である。
【図１０】本発明の他の実施例による半導体パッケージ基板の製造方法の工程順序を説明するための例示図である。
【図１１】本発明の他の実施例による半導体パッケージ基板の製造方法の工程順序を説明するための例示図である。
【図１２】本発明の他の実施例による半導体パッケージ基板の製造方法の工程順序を説明するための例示図である。
【図１３】本発明の他の実施例による半導体パッケージ基板の製造方法の工程順序を説明するための例示図である。
【図１４】本発明の他の実施例による半導体パッケージ基板の製造方法の工程順序を説明するための例示図である。
【図１５】本発明の他の実施例による半導体パッケージ基板の製造方法の工程順序を説明するための例示図である。
【図１６】本発明の他の実施例による半導体パッケージ基板の製造方法の工程順序を説明するための例示図である。
【図１７】本発明の他の実施例による半導体パッケージ基板の製造方法の工程順序を説明するための例示図である。
【図１８】本発明の他の実施例による半導体パッケージ基板の製造方法の工程順序を説明するための例示図である。
【図１９】本発明のさらに他の実施例による半導体パッケージ基板の製造方法の工程順序を説明するための例示図である。
【図２０】本発明のさらに他の実施例による半導体パッケージ基板の製造方法の工程順序を説明するための例示図である。
【図２１】本発明のさらに他の実施例による半導体パッケージ基板の製造方法の工程順序を説明するための例示図である。
【図２２】本発明のさらに他の実施例による半導体パッケージ基板の製造方法の工程順序を説明するための例示図である。
【図２３】本発明のさらに他の実施例による半導体パッケージ基板の製造方法の工程順序を説明するための例示図である。
【図２４】本発明のさらに他の実施例による半導体パッケージ基板の製造方法の工程順序を説明するための例示図である。
【図２５】本発明のさらに他の実施例による半導体パッケージ基板の製造方法の工程順序を説明するための例示図である。
【図２６】本発明の実施例による半導体パッケージ基板を示した例示図である。
【図２７】本発明の他の実施例による半導体パッケージ基板を示した例示図である。
【図２８】本発明のさらに他の実施例による半導体パッケージ基板を示した例示図である。
【符号の説明】
【００６０】
１１０、１１１、２１１、２１４ キャリア基板
１２０、１２１、２１２、２１５、２２２、２２４、２３２、４２０、６３２ シード層
１３０、２１３、２１６、４３０、５３０、６１６ パッド
１４０、２２１、２２３、２３１、２２３、２３３、４４０、５４０ 絶縁層
１５０、２３６、４５０、５５０、６３６ 上部回路層
１５１、２３５、５５１、６３５ 下部回路層
１６０、１６１ フォトレジスト
１７０、１７１ エッチングレジスト
１８０、２４０、４８０、５８０、６４０ 接合パッド
１９０、２５０、４９０、５９０、６５０ 半導体素子
１９１ ビアホール
１９２、５９２、６７０ ソルダーレジスト
２００、２６０ ビルドアップ層
２１０ ベース絶縁層
２２７ 第２の貫通孔
２３７ 第１の貫通孔
３００ 開口部
４００、５００、６００ 半導体パッケージ基板
４０１、５０１、６０１ 第１の開口部
４０２、５０２、６０２ 第２の開口部
５２０ 第１のシード層
５５２、６３７ ビア
６１５ 上部シード層
６３１ 上部絶縁層
６３３ 下部絶縁層
６３４ 下部シード層
【特許請求の範囲】
【請求項１】
パッドが形成されたキャリア基板を準備する段階と、
前記パッドの上部に絶縁層を形成する段階と、
前記キャリア基板を除去する段階と、
前記絶縁層及び前記パッドの上部に回路層を形成する段階と、
前記パッドの一部をエッチングし、前記絶縁層の内部に開口部を形成する段階と、を含む半導体パッケージ基板の製造方法。
【請求項２】
前記絶縁層を形成する段階で、前記パッドは前記絶縁層に埋め込まれることを特徴とする請求項１に記載の半導体パッケージ基板の製造方法。
【請求項３】
前記キャリア基板を除去する段階の後、
前記絶縁層を貫通するビアホールを形成する段階をさらに含むことを特徴とする請求項１に記載の半導体パッケージ基板の製造方法。
【請求項４】
前記回路層を形成する段階で、前記ビアホールの内部がメッキされることを特徴とする請求項３に記載の半導体パッケージ基板の製造方法。
【請求項５】
前記開口部を形成する段階は、
前記パッド一部の上部が開口されるように、前記 回路層の上部にエッチングレジストを塗布する段階と、
前記パッドをエッチングする段階と、
前記エッチングレジストを除去する段階と、を含むことを特徴とする請求項１に記載の半導体パッケージ基板の製造方法。
【請求項６】
前記開口部を形成する段階の後、
前記回路層の上部及び開口部の内壁に接合パッドを形成する段階と、
前記接合パッドの上部に前記半導体素子を実装する段階と、をさらに含むことを特徴とする請求項１に記載の半導体パッケージ基板の製造方法。
【請求項７】
ベース絶縁層を準備する段階と、
前記ベース絶縁層の一側に、第１のキャリア基板、第１のシード層、第１のパッド、前記第１のパッドが埋め込まれる第１の絶縁層、第３のシード層、第３の絶縁層及び第５のシード層が積層され形成された第１のビルドアップ層を形成し、前記ベース絶縁層の他側に、第２のキャリア基板、第２のシード層、第２のパッド、前記第２のパッドが埋め込まれる第２の絶縁層、第４のシード層、第４の絶縁層及び第６のシード層が積層され形成された第２のビルドアップ層を形成する段階と、
前記第１のキャリア基板及び第２のキャリア基板を前記ベース絶縁層から分離する段階と、
前記第１のビルドアップ層から前記第１のキャリア基板を除去し、前記第２のビルドアップ層から前記第２のキャリア基板を除去する段階と、
前記第１のキャリア基板が除去された前記第１のビルドアップ層上に第１の回路層を形成し、前記第２のキャリア基板が除去された前記第２のビルドアップ層上に第２の回路層を形成する段階と、
前記第１のパッドの一部をエッチングして前記第１の絶縁層の一部に第１の開口部を形成し、前記第２のパッドの一部をエッチングして前記第２の絶縁層の一部に第２の開口部を形成する段階と、を含むことを特徴とする半導体パッケージ基板の製造方法。
【請求項８】
前記第１の絶縁層及び前記第２の絶縁層を形成する段階で、前記第１のパッドは前記第１の絶縁層に埋め込まれることを特徴とする請求項７に記載の半導体パッケージ基板の製造方法。
【請求項９】
前記第１の絶縁層及び前記第２の絶縁層を形成する段階で、前記第２のパッドは前記第２の絶縁層に埋め込まれることを特徴とする請求項７に記載の半導体パッケージ基板の製造方法。
【請求項１０】
前記第１のキャリア基板及び前記第２のキャリア基板を前記ベース絶縁層から分離する段階の後、
前記第１のビルドアップ層を貫通する第１のビアホールを形成する段階をさらに含むことを特徴とする請求項７に記載の半導体パッケージ基板の製造方法。
【請求項１１】
前記第１の回路層を形成する段階で、前記第１のビアホールの内部がメッキされることを特徴とする請求項１０に記載の半導体パッケージ基板の製造方法。
【請求項１２】
前記第１の回路層を形成する段階で、前記第１の回路層は、前記第１のシード層上に形成される上部回路層及び前記第５のシード層上に形成される下部回路層を含むことを特徴とする請求項７に記載の半導体パッケージ基板の製造方法。
【請求項１３】
前記第１のキャリア基板及び前記第２のキャリア基板を前記ベース絶縁層から分離する段階の後、
前記第２のビルドアップ層を貫通する第２のビアホールを形成する段階をさらに含むことを特徴とする請求項７に記載の半導体パッケージ基板の製造方法。
【請求項１４】
前記第２の回路層を形成する段階で、前記第２のビアホールの内部がメッキされることを特徴とする請求項１３に記載の半導体パッケージ基板の製造方法。
【請求項１５】
前記第２の回路層を形成する段階で、前記第２の回路層は、前記第２のシード層上に形成される上部回路層及び前記第６のシード層上に形成される下部回路層を含むことを特徴とする請求項７に記載の半導体パッケージ基板の製造方法。
【請求項１６】
前記第１の開口部を形成する段階は、
前記第１のパッド一部の上部が開口されるように、前記第１の回路層の上部にエッチングレジストを塗布する段階と、
前記第１のパッドをエッチングする段階と、
前記エッチングレジストを除去する段階と、を含むことを特徴とする請求項７に記載の半導体パッケージ基板の製造方法。
【請求項１７】
前記第２の開口部を形成する段階は、
前記第２のパッド一部の上部が開口されるように、前記第２の回路層の上部にエッチングレジストを塗布する段階と、
前記第２のパッドをエッチングする段階と、
前記エッチングレジストを除去する段階と、を含むことを特徴とする請求項７に記載の半導体パッケージ基板の製造方法。
【請求項１８】
絶縁層と、
前記絶縁層の内部に埋め込まれ、第１の開口部を有するパッドと、
前記絶縁層及び前記パッドの上部に形成され、前記第１の開口部上に形成された第２の開口部を有する上部回路層と、を含むことを特徴とする半導体パッケージ基板。
【請求項１９】
前記絶縁層の下部に形成される下部回路層をさらに含むことを特徴とする請求項１８に記載の半導体パッケージ基板。
【請求項２０】
前記絶縁層を貫通するように形成され、前記上部回路層及び前記下部回路層を電気的に連結するビアをさらに含むことを特徴とする請求項１９に記載の半導体パッケージ基板。
【請求項２１】
前記上部回路層の上部には半導体素子が実装されることを特徴とする請求項１８に記載の半導体パッケージ基板。
【請求項２２】
下部絶縁層と、
前記下部絶縁層の上部に形成され、貫通孔を含むようにパターン化されたシード層と、
前記シード層の上部に形成され、前記シード層が埋め込まれるように形成される上部絶縁層と、
前記上部絶縁層の内部に埋め込まれ、第１の開口部が形成されたパッドと、
前記上部絶縁層及び前記パッドの上部に形成され、前記第１の開口部上に形成された第２の開口部を有する上部回路層と、
前記下部絶縁層の下部に形成された下部回路層と、
を含む半導体パッケージ基板。
【請求項２３】
前記上部絶縁層、前記下部絶縁層及び前記シード層を貫通するように形成され、前記上部回路層と前記下部回路層とを電気的に連結するビアをさらに含むことを特徴とする請求項２２に記載の半導体パッケージ基板。
【請求項２４】
前記上部回路層の上部に半導体素子が実装されることを特徴とする請求項２２に記載の半導体パッケージ基板。
【請求項１】
パッドが形成されたキャリア基板を準備する段階と、
前記パッドの上部に絶縁層を形成する段階と、
前記キャリア基板を除去する段階と、
前記絶縁層及び前記パッドの上部に回路層を形成する段階と、
前記パッドの一部をエッチングし、前記絶縁層の内部に開口部を形成する段階と、を含む半導体パッケージ基板の製造方法。
【請求項２】
前記絶縁層を形成する段階で、前記パッドは前記絶縁層に埋め込まれることを特徴とする請求項１に記載の半導体パッケージ基板の製造方法。
【請求項３】
前記キャリア基板を除去する段階の後、
前記絶縁層を貫通するビアホールを形成する段階をさらに含むことを特徴とする請求項１に記載の半導体パッケージ基板の製造方法。
【請求項４】
前記回路層を形成する段階で、前記ビアホールの内部がメッキされることを特徴とする請求項３に記載の半導体パッケージ基板の製造方法。
【請求項５】
前記開口部を形成する段階は、
前記パッド一部の上部が開口されるように、前記 回路層の上部にエッチングレジストを塗布する段階と、
前記パッドをエッチングする段階と、
前記エッチングレジストを除去する段階と、を含むことを特徴とする請求項１に記載の半導体パッケージ基板の製造方法。
【請求項６】
前記開口部を形成する段階の後、
前記回路層の上部及び開口部の内壁に接合パッドを形成する段階と、
前記接合パッドの上部に前記半導体素子を実装する段階と、をさらに含むことを特徴とする請求項１に記載の半導体パッケージ基板の製造方法。
【請求項７】
ベース絶縁層を準備する段階と、
前記ベース絶縁層の一側に、第１のキャリア基板、第１のシード層、第１のパッド、前記第１のパッドが埋め込まれる第１の絶縁層、第３のシード層、第３の絶縁層及び第５のシード層が積層され形成された第１のビルドアップ層を形成し、前記ベース絶縁層の他側に、第２のキャリア基板、第２のシード層、第２のパッド、前記第２のパッドが埋め込まれる第２の絶縁層、第４のシード層、第４の絶縁層及び第６のシード層が積層され形成された第２のビルドアップ層を形成する段階と、
前記第１のキャリア基板及び第２のキャリア基板を前記ベース絶縁層から分離する段階と、
前記第１のビルドアップ層から前記第１のキャリア基板を除去し、前記第２のビルドアップ層から前記第２のキャリア基板を除去する段階と、
前記第１のキャリア基板が除去された前記第１のビルドアップ層上に第１の回路層を形成し、前記第２のキャリア基板が除去された前記第２のビルドアップ層上に第２の回路層を形成する段階と、
前記第１のパッドの一部をエッチングして前記第１の絶縁層の一部に第１の開口部を形成し、前記第２のパッドの一部をエッチングして前記第２の絶縁層の一部に第２の開口部を形成する段階と、を含むことを特徴とする半導体パッケージ基板の製造方法。
【請求項８】
前記第１の絶縁層及び前記第２の絶縁層を形成する段階で、前記第１のパッドは前記第１の絶縁層に埋め込まれることを特徴とする請求項７に記載の半導体パッケージ基板の製造方法。
【請求項９】
前記第１の絶縁層及び前記第２の絶縁層を形成する段階で、前記第２のパッドは前記第２の絶縁層に埋め込まれることを特徴とする請求項７に記載の半導体パッケージ基板の製造方法。
【請求項１０】
前記第１のキャリア基板及び前記第２のキャリア基板を前記ベース絶縁層から分離する段階の後、
前記第１のビルドアップ層を貫通する第１のビアホールを形成する段階をさらに含むことを特徴とする請求項７に記載の半導体パッケージ基板の製造方法。
【請求項１１】
前記第１の回路層を形成する段階で、前記第１のビアホールの内部がメッキされることを特徴とする請求項１０に記載の半導体パッケージ基板の製造方法。
【請求項１２】
前記第１の回路層を形成する段階で、前記第１の回路層は、前記第１のシード層上に形成される上部回路層及び前記第５のシード層上に形成される下部回路層を含むことを特徴とする請求項７に記載の半導体パッケージ基板の製造方法。
【請求項１３】
前記第１のキャリア基板及び前記第２のキャリア基板を前記ベース絶縁層から分離する段階の後、
前記第２のビルドアップ層を貫通する第２のビアホールを形成する段階をさらに含むことを特徴とする請求項７に記載の半導体パッケージ基板の製造方法。
【請求項１４】
前記第２の回路層を形成する段階で、前記第２のビアホールの内部がメッキされることを特徴とする請求項１３に記載の半導体パッケージ基板の製造方法。
【請求項１５】
前記第２の回路層を形成する段階で、前記第２の回路層は、前記第２のシード層上に形成される上部回路層及び前記第６のシード層上に形成される下部回路層を含むことを特徴とする請求項７に記載の半導体パッケージ基板の製造方法。
【請求項１６】
前記第１の開口部を形成する段階は、
前記第１のパッド一部の上部が開口されるように、前記第１の回路層の上部にエッチングレジストを塗布する段階と、
前記第１のパッドをエッチングする段階と、
前記エッチングレジストを除去する段階と、を含むことを特徴とする請求項７に記載の半導体パッケージ基板の製造方法。
【請求項１７】
前記第２の開口部を形成する段階は、
前記第２のパッド一部の上部が開口されるように、前記第２の回路層の上部にエッチングレジストを塗布する段階と、
前記第２のパッドをエッチングする段階と、
前記エッチングレジストを除去する段階と、を含むことを特徴とする請求項７に記載の半導体パッケージ基板の製造方法。
【請求項１８】
絶縁層と、
前記絶縁層の内部に埋め込まれ、第１の開口部を有するパッドと、
前記絶縁層及び前記パッドの上部に形成され、前記第１の開口部上に形成された第２の開口部を有する上部回路層と、を含むことを特徴とする半導体パッケージ基板。
【請求項１９】
前記絶縁層の下部に形成される下部回路層をさらに含むことを特徴とする請求項１８に記載の半導体パッケージ基板。
【請求項２０】
前記絶縁層を貫通するように形成され、前記上部回路層及び前記下部回路層を電気的に連結するビアをさらに含むことを特徴とする請求項１９に記載の半導体パッケージ基板。
【請求項２１】
前記上部回路層の上部には半導体素子が実装されることを特徴とする請求項１８に記載の半導体パッケージ基板。
【請求項２２】
下部絶縁層と、
前記下部絶縁層の上部に形成され、貫通孔を含むようにパターン化されたシード層と、
前記シード層の上部に形成され、前記シード層が埋め込まれるように形成される上部絶縁層と、
前記上部絶縁層の内部に埋め込まれ、第１の開口部が形成されたパッドと、
前記上部絶縁層及び前記パッドの上部に形成され、前記第１の開口部上に形成された第２の開口部を有する上部回路層と、
前記下部絶縁層の下部に形成された下部回路層と、
を含む半導体パッケージ基板。
【請求項２３】
前記上部絶縁層、前記下部絶縁層及び前記シード層を貫通するように形成され、前記上部回路層と前記下部回路層とを電気的に連結するビアをさらに含むことを特徴とする請求項２２に記載の半導体パッケージ基板。
【請求項２４】
前記上部回路層の上部に半導体素子が実装されることを特徴とする請求項２２に記載の半導体パッケージ基板。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【公開番号】特開２０１３−４６０５４（Ｐ２０１３−４６０５４Ａ）
【公開日】平成２５年３月４日（２０１３．３．４）
【国際特許分類】
【出願番号】特願２０１２−１１８３９０（Ｐ２０１２−１１８３９０）
【出願日】平成２４年５月２４日（２０１２．５．２４）
【出願人】（５９４０２３７２２）サムソン エレクトロ−メカニックス カンパニーリミテッド． (1,585)
【Ｆターム（参考）】
【公開日】平成２５年３月４日（２０１３．３．４）
【国際特許分類】
【出願日】平成２４年５月２４日（２０１２．５．２４）
【出願人】（５９４０２３７２２）サムソン エレクトロ−メカニックス カンパニーリミテッド． (1,585)
【Ｆターム（参考）】
[ Back to top ]