半導体パッケージ製造装置及び半導体パッケージの製造方法
【課題】半導体パッケージの製造プロセスにおける静電破壊を防止することが必要とされている。
【解決手段】半導体パッケージ製造装置は、半導体チップを搭載した基板５０を吸引固定する金型２０と、金型１０とを具備する。基板５０は、半導体チップの内部回路と導通する導通部分を備える。金型２０は、電気的に接地された導電性端子３１を備える。金型１０及び金型２０に基板５０が挟まれた状態で、半導体チップを封入するモールド樹脂７０が金型１０により成型される。金型１０及び金型２０を相対的に遠ざけてモールド樹脂７０を金型１０から離型する間、導電性端子３１は基板５０の導通部分に接触し続ける。
【解決手段】半導体パッケージ製造装置は、半導体チップを搭載した基板５０を吸引固定する金型２０と、金型１０とを具備する。基板５０は、半導体チップの内部回路と導通する導通部分を備える。金型２０は、電気的に接地された導電性端子３１を備える。金型１０及び金型２０に基板５０が挟まれた状態で、半導体チップを封入するモールド樹脂７０が金型１０により成型される。金型１０及び金型２０を相対的に遠ざけてモールド樹脂７０を金型１０から離型する間、導電性端子３１は基板５０の導通部分に接触し続ける。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体パッケージに関する。
【背景技術】
【０００２】
半導体パッケージの製造プロセスにおいて、半導体チップが基板に搭載され、半導体チップがモールド樹脂で封入される。モールド樹脂を成型する金型からモールド樹脂が容易に離型されるように、モールド樹脂と金型との間にリリースフィルムが配置される。リリースフィルムをモールド樹脂から剥がすとき、又は金型からリリースフィルムを剥がすときの剥離帯電に起因して半導体チップが静電破壊される場合がある。
【０００３】
特開２００７−２８７９４４号公報、特開２０００−２４３８７１号公報、特開２０００−１３３６６６号公報、特開平１１−３１２６９８号公報は、静電破壊を防止するための技術を開示している。
【０００４】
例えば、特開２００７−２８７９４４号公報に記載された半導体製造装置は、半導体チップを上側に搭載した基板を下側から支持する下部金型と、可撓性フィルムを介して半導体チップに供給された樹脂を成型する上部金型とを備える。下部金型は、電気的絶縁領域を含み、電気的絶縁領域を介して基板を支持する。下部金型が電気的絶縁領域を介して基板を支持するため、可撓性フィルムに帯電した電荷が基板を通じて下部金型へ導通するのが阻止され、基板上の半導体チップの静電破壊が抑制される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７‐２８７９４４号公報
【特許文献２】特開２０００−２４３８７１号公報
【特許文献３】特開２０００−１３３６６６号公報
【特許文献４】特開平１１−３１２６９８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特開２００７−２８７９４４号公報によれば、モールド樹脂を成形するプロセスでの半導体チップの静電破壊の抑制には効果があるが、成形後の基板は帯電したままの状態のため、金型から成形済みの基板を取り出す際のハンドリングなどにおいて放電が起こり、半導体チップが破壊される恐れがある。このため、半導体パッケージの製造プロセスにおける静電破壊を防止することが必要とされている。
【課題を解決するための手段】
【０００７】
以下に、（発明を実施するための形態）で使用される番号を用いて、課題を解決するための手段を説明する。これらの番号は、（特許請求の範囲）の記載と（発明を実施するための形態）との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、（特許請求の範囲）に記載されている発明の技術的範囲の解釈に用いてはならない。
【０００８】
半導体パッケージ製造装置は、半導体チップ（６０）を搭載した基板（５０）を吸引固定する第１金型（２０、２１０）と、第２金型（１０、２２０）とを具備する。前記基板は、前記半導体チップの内部回路（６１）と導通する導通部分（５２ａ、５４ａ）を備える。前記第１金型又は前記第２金型は、電気的に接地された導電性端子（３１、３２、３３）を備える。前記第１金型及び前記第２金型に前記基板が挟まれた状態で、前記半導体チップを封入するモールド樹脂（７０）が前記第２金型により成型される。前記第１金型及び前記第２金型を相対的に遠ざけて前記モールド樹脂を前記第２金型から離型する間、前記導電性端子は前記導通部分に接触し続ける。
【０００９】
半導体パッケージの製造方法は、半導体チップ（６０）を搭載した基板（５０）を第１金型（２０、２１０）に吸引固定することと、前記第１金型及び第２金型（１０、２２０）の間に前記基板を挟むことと、前記半導体チップを封入するモールド樹脂（７０）を前記第２金型により成型することと、前記半導体チップの内部回路（６１）が電気的に接地した状態を維持しながら前記第１金型及び前記第２金型を相対的に遠ざけて前記モールド樹脂を前記第２金型から離型することとを具備する。前記基板は、前記内部回路と導通する導通部分（５２ａ、５４ａ）を備える。前記第１金型又は前記第２金型は、電気的に接地された導電性端子（３１、３２、３３）を備える。前記導電性端子が前記導通部分に接触することで前記内部回路が電気的に接地する。
【発明の効果】
【００１０】
本発明によれば、半導体パッケージの製造プロセスにおける静電破壊が防止される。
【図面の簡単な説明】
【００１１】
【図１】図１は、本発明の第１の実施形態に係る半導体パッケージ製造装置の断面図である。
【図２】図２は、半導体チップ組立体の側面図である。
【図３】図３は、半導体チップ組立体の下面図である。
【図４】図４は、半導体チップ組立体の断面図である。
【図５】図５は、半導体パッケージ製造装置の下金型に半導体チップ組立体を固定した状態を示す断面図である。
【図６】図６は、半導体チップ組立体の基板を半導体パッケージ製造装置の上金型と下金型とで挟んだ状態を示す断面図である。
【図７】図７は、半導体チップ組立体の半導体チップをモールド樹脂で封入した状態を示す断面図である。
【図８】図８は、モールド樹脂が上金型から離型された状態を示す断面図である。
【図９】図９は、本発明の比較例に係る半導体パッケージ製造装置の下金型に半導体チップ組立体を固定した状態を示す断面図である。
【図１０】図１０は、本発明の第２の実施形態に係る下金型に半導体チップ組立体を固定した状態を示す断面図である。
【図１１】図１１は、本発明の第３の実施形態に係る上金型と半導体チップ組立体との電気的接続状態を示す断面図である。
【図１２】図１２は、第１乃至第３の実施形態の変形例に係る半導体パッケージ製造装置の断面図である。
【発明を実施するための形態】
【００１２】
添付図面を参照して、本発明による半導体パッケージ製造装置及び半導体パッケージの製造方法を実施するための形態を以下に説明する。
【００１３】
（第１の実施形態）
図１を参照して、本発明の第１の実施形態に係る半導体パッケージ製造装置１を説明する。半導体パッケージ製造装置１は、上金型１０と、下金型２０と、リリースフィルム支持装置４０を備える。上金型１０は、上金型本体１１を備える。上金型本体１１は、下金型２０の方向を向く平面１１ａを備える。上金型本体１１に、平面１１ａに開口する凹部１１ｂが形成されている。凹部１１ｂは、キャビティを形成する。下金型２０は、下金型本体２１と、導電性端子３１を備える。下金型本体２１は、上金型１０の方向を向く平面２１ａと、平面２１ａから上金型１０に向かって突き出た位置決めピン２２を備える。下金型本体２１に、平面２１ａに開口する導電性端子配置穴２１ｂと、平面２１ａに開口する排気通路２１ｃとが形成されている。排気通路２１ｃは、図示されない真空ポンプに接続されている。導電性端子３１は、平面２１ａから上金型１０に向かって突き出すように導電性端子配置穴２１ｂに配置され、下金型本体２１に脱着可能に固定され、下金型本体２１を介して電気的に接地されている。リリースフィルム支持装置４０は、リリースフィルム４１を凹部１１ｂと平面２１ａとの間に支持する。後述するモールド樹脂の成型時において、リリースフィルム４１は、図１に二点鎖線で示されるように、上金型１０に吸着されて平面１１ａ及び凹部１１ｂに密着する。
【００１４】
図２は、半導体パッケージ製造装置１によって処理される半導体チップ組立体５を示す。半導体チップ組立体５は、多層配線基板のような基板５０と、基板５０に搭載された複数の半導体チップ６０を備える。半導体チップ６０は、例えば、半導体ウエハを個片化することで提供される。複数の半導体チップ６０は、基板５０の搭載側５０ａに搭載される。基板５０の非搭載側５０ｂは、搭載側５０ａの反対側である。各半導体チップ６０は、内部回路６１を備える。内部回路６１は、ワイヤー６２を介して基板５０に接続される。
【００１５】
図２において半導体チップ６０の上に別の半導体チップが搭載されているが、この別の半導体チップは無くてもよい。また、半導体チップ６０は基板５０にフリップチップマウントされてもよい。半導体チップ６０が基板５０にフリップチップマウントされる場合、内部回路６１はワイヤー６２を介さずに例えばはんだバンプなどを介して基板５０に接続される。
【００１６】
図３は、基板５０の非搭載側５０ｂを示している。基板５０は、複数の半導体チップ６０が搭載される搭載部分５０ｘと、基板５０の縁に位置する縁部分５０ｙとを備える。縁部分５０ｙは、搭載部分５０ｘの周囲を囲んでいる。基板５０は、非搭載側５０ｂに表面保護層５５を備える。表面保護層５５に溝５０ｄが形成されている。溝５０ｄは、搭載部分５０ｘと縁部分５０ｙの間の境界に沿って形成されている。縁部分５０ｙには、基板５０を貫通するように位置決め孔５０ｃが形成されている。縁部分５０ｙは、非搭載側５０ｂに露出した導通部分５４ａを含む。
【００１７】
図４は、基板５０の断面図を示す。基板５０は、表面保護層５３と、導電層５２と、中間絶縁層５１と、導電層５４と、表面保護層５５を備える。表面保護層５３と、導電層５２と、中間絶縁層５１と、導電層５４と、表面保護層５５は、搭載側５０ａから非搭載側５０ｂに向かって順番に配置される。導電層５２及び５４は、例えば銅のような金属により形成される。表面保護層５３及び５５は、ソルダーレジストのような絶縁層である。導電層５２及び５４の各々は、複数の半導体チップ６０のそれぞれの内部回路６１とワイヤー（６２）を介して導通している。例えば、導電層５２及び５４の各々は、複数の半導体チップ６０のそれぞれのグランド配線と導通している。導電層５２は表面保護層５３によって部分的に覆われており、導電層５２の一部としての導通部分５２ａは表面保護層５３に覆われずに搭載側５０ａに露出している。導通部分５２ａは縁部分５０ｙに含まれる。導電層５４は表面保護層５５によって部分的に覆われており、導電層５４の一部としての導通部分５４ａは表面保護層５５に覆われずに非搭載側５０ｂに露出している。導通部分５４ａは縁部分５０ｙに含まれる。ここで、導通部分５２ａ及び５４ａの表面に金メッキ層が形成されていることが好ましい。このようにすることで、後述する導通部分５２ａ及び５４ａの接地が確実になる。なお、中間絶縁層５１は、一又は複数の導電層を含んでもよい。
【００１８】
以下、図５乃至図８を用いて本実施形態に係る半導体パッケージ製造装置１及び半導体パッケージの製造方法を説明する。
【００１９】
図５を参照して、位置決めピン２２が位置決め孔５０ｃに配置されるように、非搭載側５０ｂが平面２１ａと向かい合う姿勢で半導体チップ組立体５を下金型本体２１に載せる。このとき、排気通路２１ｃは溝５０ｄに接続され、導通部分５４ａは導電性端子３１と向かい合う。
【００２０】
図示されない真空ポンプが排気通路２１ｃを介して溝５０ｄから空気を排気することで、下金型２０は基板５０を吸引固定する。このとき、平面２１ａが表面保護層５５に密着し、導電性端子３１は平面２１ａから突き出た状態（導電性端子配置穴２１ｂから突き出た状態）で導通部分５４ａに接触する。導電性端子３１が平面２１ａ（導電性端子配置穴２１ｂ）から突き出ているため、半導体チップ６０の内部回路６１が確実に電気的に接地される。ここで、導電性端子３１の平面２１ａ（導電性端子配置穴２１ｂ）から突き出ている部分の高さは、内部回路６１の接地を確保し、且つ、基板５０を破壊しないために、表面保護層５５の厚さより僅かに大きいことが好ましい。
【００２１】
図６を参照して、上金型１０と下金型２０とを相対的に近づけて、上金型１０及び下金型２０で基板５０を挟む。このとき、複数の半導体チップ６０が凹部１１ｂに配置され、平面１１ａ及び凹部１１ｂがリリースフィルム４１に密着し、リリースフィルム４１が表面保護層５３に密着し、平面２１ａが表面保護層５５に密着する。
【００２２】
図７を参照して、上金型１０及び下金型２０に基板５０が挟まれた状態で、凹部１１ｂに樹脂材料を注入して複数の半導体チップ６０を封入するモールド樹脂７０を形成する。モールド樹脂７０は、上金型本体１１により、凹部１１ｂの形状に対応する形状に成型される。ここで、リリースフィルム４１はモールド樹脂７０と凹部１１ｂの間に配置される。
【００２３】
図８を参照して、上金型１０及び下金型２０を相対的に遠ざけてモールド樹脂７０を上金型本体１１から離型する。このとき、リリースフィルム４１がモールド樹脂７０と上金型本体１１とから剥がれる。モールド樹脂７０を離型する間、導電性端子３１は導通部分５４ａに接触し続け、半導体チップ６０の内部回路６１が電気的に接地した状態が維持される。
【００２４】
したがって、リリースフィルム４１がモールド樹脂７０から剥がれるとき、又はリリースフィルム４１が上金型本体１１から剥がれるときの剥離帯電による電荷が下金型本体２１を介してグランドに逃がされるため、内部回路６１が静電破壊されることが防止される。
【００２５】
更に、下金型２０による基板５０の吸引固定を解除してモールド樹脂７０が形成された半導体チップ組立体５を下金型２０から取り外した後、縁部分５５ｙを搭載部分５５ｘから切り離す。つまり、縁部分５０ｙは製品に含まれない。したがって、導電性端子３１が導通部分５４ａに強く押し付けられたために縁部分５０ｙに損傷が発生しても、内部回路６１の電気的接地が確保されれば問題ない。
【００２６】
導電性端子３１が下金型本体２１に脱着可能に固定されるため、導電性端子３１の交換が容易である。したがって、本実施形態に係る半導体パッケージ製造装置１はメンテナンス性が優れている。
【００２７】
上述した本実施形態による効果は、図９に示す本発明の比較例についての説明から更に明らかになる。この比較例においては、下金型本体２１のかわりに下金型本体１２１が用いられる。下金型本体１２１には導電性端子３１が設けられていないため、下金型本体１２１が備える平面１２１ａは、基板５０が下金型本体１２１に吸引固定されたときに基板５０の表面保護層５５に密着するが、導通部分５４ａに接触しない。したがって、下金型本体１２１が電気的に接地されている場合であっても、半導体チップ６０の内部回路６１は電気的に接地されない。なお、基板５０を間に挟んで上金型１０及び下金型２０を互いに押し付けあうことで平面１２１ａが導通部分５４ａに接触する可能性もあるが、モールド樹脂７０を上金型本体１１から離型する際には上金型１０及び下金型２０を互いに押し付けあう力が作用しなくなって平面１２１ａが導通部分５４ａから離れてしまうので、剥離帯電による静電破壊を防止することができない。
【００２８】
位置決め孔５０ｃが基板５０の両側（図３の左右の２辺）に設けられ、両側に設けられた位置決め孔５０ｃに対応して位置決めピン２２が２列に設けられる場合を図に示したが、位置決め孔５０ｃが基板５０の片側だけに設けられ、片側だけに設けられた位置決め孔５０ｃに対応して位置決めピン２２が１列に設けられても良い。
【００２９】
半導体パッケージ製造装置１によるモールド樹脂７０の成形（成型）は、周囲が真空の状態で実行されてもよく、周囲が大気圧の状態で実行されてもよい。
【００３０】
（第２の実施形態）
図１０を参照して、本発明の第２の実施形態に係る半導体パッケージ製造装置１及び半導体パッケージの製造方法を説明する。本実施形態に係る半導体パッケージ製造装置１及び半導体パッケージの製造方法は、以下に説明する点を除いて第１の実施形態に係る半導体パッケージ製造装置１及び半導体パッケージの製造方法と同様である。本実施形態に係る半導体パッケージ製造装置１は、導電性端子３１のかわりに導電性端子３２を備える。導電性端子３２は、導電性端子配置穴２１ｂに配置され、伸縮機構を備える。導電性端子３２としてポゴピンのようなスプリングコンタクトピンが用いられる。導電性端子３２は、バレル３２ａと、プランジャ３２ｂと、スプリング３２ｃを備える。バレル３２ａは、導電性端子配置穴２１ｂ内に配置されて下金型本体２１に脱着可能に固定され、プランジャ３２ｂが上金型本体１１に向かって進退可能なようにプランジャ３２ｂを支持する。プランジャ３２ｂは、平面２１ａ（導電性端子配置穴２１ｂ）から突き出た部分の高さが表面保護層５５の厚さより大きくなる位置と、平面２１ａ（導電性端子配置穴２１ｂ）から突き出ない位置とをとることが可能である。スプリング３２ｃは、バレル３２ａ及びプランジャ３２ｂに接触し、プランジャ３２ｂを上金型本体１１に向かって付勢する。プランジャ３２ｂは、スプリング３２ｃ、バレル３２ａ、及び下金型本体２１を介して電気的に接地される。
【００３１】
基板５０を下金型本体２１に吸引固定したとき、プランジャ３２ｂは、スプリング３２ｃによって導通部分５４ａに向かって付勢された状態で導通部分５４ａに接触する。プランジャ３２ｂは、平面２１ａ（導電性端子配置穴２１ｂ）から突き出た状態で導通部分５４ａに接触する。ここで、プランジャ３２ｂは導通部分５４ａに接触して導電性端子配置穴２１ｂ内に沈み込むため、導電性端子３２による基板５０の破損が防がれる。モールド樹脂７０を離型する間、プランジャ３２ｂはスプリング３２ｃによって付勢されて導通部分５４ａに接触し続け、半導体チップ６０の内部回路６１が電気的に接地した状態が維持される。
【００３２】
表面保護層５５の厚さは製品ごとに異なるが、本実施形態によれば、導電性端子３２と導通部分５４ａが確実に接触し、且つ、導電性端子３２による基板５０の破損が防がれる。
【００３３】
導電性端子３２が下金型本体２１に脱着可能に固定されるため、導電性端子３２の交換が容易である。したがって、本実施形態に係る半導体パッケージ製造装置１はメンテナンス性が優れている。
【００３４】
第１の実施形態及び第２の実施形態において、半導体パッケージ製造装置１は、リリースフィルム支持装置４０を備えなくても良い。この場合も、モールド樹脂７０が上金型本体１１から剥がれるときの剥離帯電により内部回路６１が静電破壊されることが防止される。
【００３５】
（第３の実施形態）
図１１を参照して、本発明の第３の実施形態に係る半導体パッケージ製造装置１及び半導体パッケージの製造方法を説明する。本実施形態に係る半導体パッケージ製造装置１及び半導体パッケージの製造方法は、以下に説明する点を除いて第１の実施形態に係る半導体パッケージ製造装置１及び半導体パッケージの製造方法と同様である。本実施形態において、リリースフィルム支持装置４０は用いられない。本実施形態に係る半導体パッケージ製造装置１の上金型１０は導電性端子３３を備え、本実施形態に係る半導体パッケージ製造装置１の下金型２０は導電性端子３１を備えない。本実施形態においては、上金型本体１１は電気的に接地され、上金型本体１１に導電性端子配置穴１１ｃが形成される。導電性端子配置穴１１ｃは平面１１ａに開口する。導電性端子３３は、導電性端子配置穴１１ｃに配置され、伸縮機構を備える。導電性端子３３としてポゴピンのようなスプリングコンタクトピンが用いられる。導電性端子３３は、バレル３３ａと、プランジャ３３ｂと、スプリング３３ｃを備える。バレル３３ａは、導電性端子配置穴１１ｃ内に配置されて上金型本体１１に脱着可能に固定され、プランジャ３３ｂが下金型本体２１に向かって進退可能なようにプランジャ３３ｂを支持する。プランジャ３３ｂは、平面１１ａ（導電性端子配置穴１１ｃ）から突き出た部分の高さが表面保護層５３の厚さより大きくなる位置と、平面１１ａ（導電性端子配置穴１１ｃ）から突き出ない位置とをとることが可能である。スプリング３３ｃは、バレル３３ａ及びプランジャ３３ｂに接触し、プランジャ３３ｂを下金型本体２１に向かって付勢する。プランジャ３３ｂは、スプリング３３ｃ、バレル３３ａ、及び上金型本体１１を介して電気的に接地される。
【００３６】
上金型１０及び下金型２０の間に基板５０が挟まれたとき、平面１１ａは表面保護層５３に密着し、プランジャ３３ｂはスプリング３３ｃによって導通部分５２ａに向かって付勢された状態で導通部分５２ａに接触する。プランジャ３３ｂは、平面１１ａ（導電性端子配置穴１１ｃ）から突き出た状態で導通部分５２ａに接触する。ここで、プランジャ３３ｂは導通部分５２ａに接触して導電性端子配置穴１１ｃ内に沈み込むため、導電性端子３３による基板５０の破損が防がれる。モールド樹脂７０を離型する間、導通部分５２ａは上金型本体１１から遠ざかるが、プランジャ３３ｂはスプリング３３ｃによって付勢されているために導通部分５２ａに接触し続け、半導体チップ６０の内部回路６１が電気的に接地した状態が維持される。
【００３７】
表面保護層５３の厚さは製品ごとに異なるが、本実施形態によれば、導電性端子３３と導通部分５２ａが確実に接触し、且つ、導電性端子３３による基板５０の破損が防がれる。
【００３８】
導電性端子３３が上金型本体１１に脱着可能に固定されるため、導電性端子３３の交換が容易である。したがって、本実施形態に係る半導体パッケージ製造装置１はメンテナンス性が優れている。
【００３９】
上記各実施形態に様々な変更を加えることが可能である。例えば、第３の実施形態に係る下金型２０は、導電性端子３１又は３２を備えることが可能である。基板５０は半導体チップ６０を一つだけ搭載してもよい。導通部分５４ａは、搭載部分５０ｘに配置されてもよい。基板５０は、導通部分５２ａ及び５４ａの一方だけを備えてもよい。
【００４０】
また、上記実施形態に係る導電性端子３１乃至３３を図１２に示す半導体パッケージ製造装置２０１に適用することが可能である。半導体パッケージ製造装置２０１は、モールド樹脂７０の圧縮成形を行う。半導体パッケージ製造装置２０１は、上金型２１０と、下金型２２０と、リリースフィルム支持装置２４０を備える。上金型２１０は、上金型本体２１１を備える。上金型本体２１１は半導体チップ組立体５の基板５０を吸引固定する。下金型２２０は、下金型本体２２１を備える。下金型本体２２１は、上金型１１０の方向を向く平面２２１ａを備える。下金型本体２２１に平面２２１ａに開口する凹部２２１ｂが形成されている。リリースフィルム支持装置２４０は、リリースフィルム２４１を上金型２１０と下金型２２０の間に支持する。リリースフィルム２４１は、平面２２１ａ及び凹部２２１ｂに密着する。凹部２２１ｂにおいてモールド樹脂７０が溶かされる。上金型２１０と下金型２２０とが接近し、基板５０上の半導体チップ６０が溶けた状態のモールド樹脂７０に浸かる。モールド樹脂７０が固まったら、上金型２１０及び下金型２２０を相対的に遠ざけてモールド樹脂７０を下金型２２０から離型する。半導体パッケージ製造装置２０１によるモールド樹脂７０の成形（成型）は、周囲が真空の状態で実行される。上金型２１０は、導電性端子３１又は３２を備えることが可能である。下金型２２０は、導電性端子３３を備えることが可能である。
【符号の説明】
【００４１】
１…半導体パッケージ製造装置
１０…上金型
１１…上金型本体
１１ａ…平面
１１ｂ…凹部
１１ｃ…導電性端子配置穴
２０…下金型
２１…下金型本体
２１ａ…平面
２１ｂ…導電性端子配置穴
２１ｃ…排気通路
２２…位置決めピン
３１、３２、３３…導電性端子
３２ａ、３３ａ…バレル
３２ｂ、３３ｂ…プランジャー
３２ｃ、３３ｃ…スプリング
４０…リリースフィルム支持装置
４１…リリースフィルム
５…半導体チップ組立体
５０…基板
５０ａ…搭載側
５０ｂ…非搭載側
５０ｃ…位置決め孔
５０ｄ…溝
５０ｘ…搭載部分
５０ｙ…縁部分
５１…中間絶縁層
５２、５４…導電層
５２ａ、５４ａ…導通部分
５３、５５…表面保護層
６０…半導体チップ
６１…内部回路
６２…ワイヤー
７０…モールド樹脂
１２１…下金型本体
１２１ａ…平面
２０１…半導体パッケージ製造装置
２１０…上金型
２１１…上金型本体
２２０…下金型
２２１…下金型本体
２２１ａ…平面
２２１ｂ…凹部
２４０…リリースフィルム支持装置
２４１…リリースフィルム
【技術分野】
【０００１】
本発明は半導体パッケージに関する。
【背景技術】
【０００２】
半導体パッケージの製造プロセスにおいて、半導体チップが基板に搭載され、半導体チップがモールド樹脂で封入される。モールド樹脂を成型する金型からモールド樹脂が容易に離型されるように、モールド樹脂と金型との間にリリースフィルムが配置される。リリースフィルムをモールド樹脂から剥がすとき、又は金型からリリースフィルムを剥がすときの剥離帯電に起因して半導体チップが静電破壊される場合がある。
【０００３】
特開２００７−２８７９４４号公報、特開２０００−２４３８７１号公報、特開２０００−１３３６６６号公報、特開平１１−３１２６９８号公報は、静電破壊を防止するための技術を開示している。
【０００４】
例えば、特開２００７−２８７９４４号公報に記載された半導体製造装置は、半導体チップを上側に搭載した基板を下側から支持する下部金型と、可撓性フィルムを介して半導体チップに供給された樹脂を成型する上部金型とを備える。下部金型は、電気的絶縁領域を含み、電気的絶縁領域を介して基板を支持する。下部金型が電気的絶縁領域を介して基板を支持するため、可撓性フィルムに帯電した電荷が基板を通じて下部金型へ導通するのが阻止され、基板上の半導体チップの静電破壊が抑制される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７‐２８７９４４号公報
【特許文献２】特開２０００−２４３８７１号公報
【特許文献３】特開２０００−１３３６６６号公報
【特許文献４】特開平１１−３１２６９８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特開２００７−２８７９４４号公報によれば、モールド樹脂を成形するプロセスでの半導体チップの静電破壊の抑制には効果があるが、成形後の基板は帯電したままの状態のため、金型から成形済みの基板を取り出す際のハンドリングなどにおいて放電が起こり、半導体チップが破壊される恐れがある。このため、半導体パッケージの製造プロセスにおける静電破壊を防止することが必要とされている。
【課題を解決するための手段】
【０００７】
以下に、（発明を実施するための形態）で使用される番号を用いて、課題を解決するための手段を説明する。これらの番号は、（特許請求の範囲）の記載と（発明を実施するための形態）との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、（特許請求の範囲）に記載されている発明の技術的範囲の解釈に用いてはならない。
【０００８】
半導体パッケージ製造装置は、半導体チップ（６０）を搭載した基板（５０）を吸引固定する第１金型（２０、２１０）と、第２金型（１０、２２０）とを具備する。前記基板は、前記半導体チップの内部回路（６１）と導通する導通部分（５２ａ、５４ａ）を備える。前記第１金型又は前記第２金型は、電気的に接地された導電性端子（３１、３２、３３）を備える。前記第１金型及び前記第２金型に前記基板が挟まれた状態で、前記半導体チップを封入するモールド樹脂（７０）が前記第２金型により成型される。前記第１金型及び前記第２金型を相対的に遠ざけて前記モールド樹脂を前記第２金型から離型する間、前記導電性端子は前記導通部分に接触し続ける。
【０００９】
半導体パッケージの製造方法は、半導体チップ（６０）を搭載した基板（５０）を第１金型（２０、２１０）に吸引固定することと、前記第１金型及び第２金型（１０、２２０）の間に前記基板を挟むことと、前記半導体チップを封入するモールド樹脂（７０）を前記第２金型により成型することと、前記半導体チップの内部回路（６１）が電気的に接地した状態を維持しながら前記第１金型及び前記第２金型を相対的に遠ざけて前記モールド樹脂を前記第２金型から離型することとを具備する。前記基板は、前記内部回路と導通する導通部分（５２ａ、５４ａ）を備える。前記第１金型又は前記第２金型は、電気的に接地された導電性端子（３１、３２、３３）を備える。前記導電性端子が前記導通部分に接触することで前記内部回路が電気的に接地する。
【発明の効果】
【００１０】
本発明によれば、半導体パッケージの製造プロセスにおける静電破壊が防止される。
【図面の簡単な説明】
【００１１】
【図１】図１は、本発明の第１の実施形態に係る半導体パッケージ製造装置の断面図である。
【図２】図２は、半導体チップ組立体の側面図である。
【図３】図３は、半導体チップ組立体の下面図である。
【図４】図４は、半導体チップ組立体の断面図である。
【図５】図５は、半導体パッケージ製造装置の下金型に半導体チップ組立体を固定した状態を示す断面図である。
【図６】図６は、半導体チップ組立体の基板を半導体パッケージ製造装置の上金型と下金型とで挟んだ状態を示す断面図である。
【図７】図７は、半導体チップ組立体の半導体チップをモールド樹脂で封入した状態を示す断面図である。
【図８】図８は、モールド樹脂が上金型から離型された状態を示す断面図である。
【図９】図９は、本発明の比較例に係る半導体パッケージ製造装置の下金型に半導体チップ組立体を固定した状態を示す断面図である。
【図１０】図１０は、本発明の第２の実施形態に係る下金型に半導体チップ組立体を固定した状態を示す断面図である。
【図１１】図１１は、本発明の第３の実施形態に係る上金型と半導体チップ組立体との電気的接続状態を示す断面図である。
【図１２】図１２は、第１乃至第３の実施形態の変形例に係る半導体パッケージ製造装置の断面図である。
【発明を実施するための形態】
【００１２】
添付図面を参照して、本発明による半導体パッケージ製造装置及び半導体パッケージの製造方法を実施するための形態を以下に説明する。
【００１３】
（第１の実施形態）
図１を参照して、本発明の第１の実施形態に係る半導体パッケージ製造装置１を説明する。半導体パッケージ製造装置１は、上金型１０と、下金型２０と、リリースフィルム支持装置４０を備える。上金型１０は、上金型本体１１を備える。上金型本体１１は、下金型２０の方向を向く平面１１ａを備える。上金型本体１１に、平面１１ａに開口する凹部１１ｂが形成されている。凹部１１ｂは、キャビティを形成する。下金型２０は、下金型本体２１と、導電性端子３１を備える。下金型本体２１は、上金型１０の方向を向く平面２１ａと、平面２１ａから上金型１０に向かって突き出た位置決めピン２２を備える。下金型本体２１に、平面２１ａに開口する導電性端子配置穴２１ｂと、平面２１ａに開口する排気通路２１ｃとが形成されている。排気通路２１ｃは、図示されない真空ポンプに接続されている。導電性端子３１は、平面２１ａから上金型１０に向かって突き出すように導電性端子配置穴２１ｂに配置され、下金型本体２１に脱着可能に固定され、下金型本体２１を介して電気的に接地されている。リリースフィルム支持装置４０は、リリースフィルム４１を凹部１１ｂと平面２１ａとの間に支持する。後述するモールド樹脂の成型時において、リリースフィルム４１は、図１に二点鎖線で示されるように、上金型１０に吸着されて平面１１ａ及び凹部１１ｂに密着する。
【００１４】
図２は、半導体パッケージ製造装置１によって処理される半導体チップ組立体５を示す。半導体チップ組立体５は、多層配線基板のような基板５０と、基板５０に搭載された複数の半導体チップ６０を備える。半導体チップ６０は、例えば、半導体ウエハを個片化することで提供される。複数の半導体チップ６０は、基板５０の搭載側５０ａに搭載される。基板５０の非搭載側５０ｂは、搭載側５０ａの反対側である。各半導体チップ６０は、内部回路６１を備える。内部回路６１は、ワイヤー６２を介して基板５０に接続される。
【００１５】
図２において半導体チップ６０の上に別の半導体チップが搭載されているが、この別の半導体チップは無くてもよい。また、半導体チップ６０は基板５０にフリップチップマウントされてもよい。半導体チップ６０が基板５０にフリップチップマウントされる場合、内部回路６１はワイヤー６２を介さずに例えばはんだバンプなどを介して基板５０に接続される。
【００１６】
図３は、基板５０の非搭載側５０ｂを示している。基板５０は、複数の半導体チップ６０が搭載される搭載部分５０ｘと、基板５０の縁に位置する縁部分５０ｙとを備える。縁部分５０ｙは、搭載部分５０ｘの周囲を囲んでいる。基板５０は、非搭載側５０ｂに表面保護層５５を備える。表面保護層５５に溝５０ｄが形成されている。溝５０ｄは、搭載部分５０ｘと縁部分５０ｙの間の境界に沿って形成されている。縁部分５０ｙには、基板５０を貫通するように位置決め孔５０ｃが形成されている。縁部分５０ｙは、非搭載側５０ｂに露出した導通部分５４ａを含む。
【００１７】
図４は、基板５０の断面図を示す。基板５０は、表面保護層５３と、導電層５２と、中間絶縁層５１と、導電層５４と、表面保護層５５を備える。表面保護層５３と、導電層５２と、中間絶縁層５１と、導電層５４と、表面保護層５５は、搭載側５０ａから非搭載側５０ｂに向かって順番に配置される。導電層５２及び５４は、例えば銅のような金属により形成される。表面保護層５３及び５５は、ソルダーレジストのような絶縁層である。導電層５２及び５４の各々は、複数の半導体チップ６０のそれぞれの内部回路６１とワイヤー（６２）を介して導通している。例えば、導電層５２及び５４の各々は、複数の半導体チップ６０のそれぞれのグランド配線と導通している。導電層５２は表面保護層５３によって部分的に覆われており、導電層５２の一部としての導通部分５２ａは表面保護層５３に覆われずに搭載側５０ａに露出している。導通部分５２ａは縁部分５０ｙに含まれる。導電層５４は表面保護層５５によって部分的に覆われており、導電層５４の一部としての導通部分５４ａは表面保護層５５に覆われずに非搭載側５０ｂに露出している。導通部分５４ａは縁部分５０ｙに含まれる。ここで、導通部分５２ａ及び５４ａの表面に金メッキ層が形成されていることが好ましい。このようにすることで、後述する導通部分５２ａ及び５４ａの接地が確実になる。なお、中間絶縁層５１は、一又は複数の導電層を含んでもよい。
【００１８】
以下、図５乃至図８を用いて本実施形態に係る半導体パッケージ製造装置１及び半導体パッケージの製造方法を説明する。
【００１９】
図５を参照して、位置決めピン２２が位置決め孔５０ｃに配置されるように、非搭載側５０ｂが平面２１ａと向かい合う姿勢で半導体チップ組立体５を下金型本体２１に載せる。このとき、排気通路２１ｃは溝５０ｄに接続され、導通部分５４ａは導電性端子３１と向かい合う。
【００２０】
図示されない真空ポンプが排気通路２１ｃを介して溝５０ｄから空気を排気することで、下金型２０は基板５０を吸引固定する。このとき、平面２１ａが表面保護層５５に密着し、導電性端子３１は平面２１ａから突き出た状態（導電性端子配置穴２１ｂから突き出た状態）で導通部分５４ａに接触する。導電性端子３１が平面２１ａ（導電性端子配置穴２１ｂ）から突き出ているため、半導体チップ６０の内部回路６１が確実に電気的に接地される。ここで、導電性端子３１の平面２１ａ（導電性端子配置穴２１ｂ）から突き出ている部分の高さは、内部回路６１の接地を確保し、且つ、基板５０を破壊しないために、表面保護層５５の厚さより僅かに大きいことが好ましい。
【００２１】
図６を参照して、上金型１０と下金型２０とを相対的に近づけて、上金型１０及び下金型２０で基板５０を挟む。このとき、複数の半導体チップ６０が凹部１１ｂに配置され、平面１１ａ及び凹部１１ｂがリリースフィルム４１に密着し、リリースフィルム４１が表面保護層５３に密着し、平面２１ａが表面保護層５５に密着する。
【００２２】
図７を参照して、上金型１０及び下金型２０に基板５０が挟まれた状態で、凹部１１ｂに樹脂材料を注入して複数の半導体チップ６０を封入するモールド樹脂７０を形成する。モールド樹脂７０は、上金型本体１１により、凹部１１ｂの形状に対応する形状に成型される。ここで、リリースフィルム４１はモールド樹脂７０と凹部１１ｂの間に配置される。
【００２３】
図８を参照して、上金型１０及び下金型２０を相対的に遠ざけてモールド樹脂７０を上金型本体１１から離型する。このとき、リリースフィルム４１がモールド樹脂７０と上金型本体１１とから剥がれる。モールド樹脂７０を離型する間、導電性端子３１は導通部分５４ａに接触し続け、半導体チップ６０の内部回路６１が電気的に接地した状態が維持される。
【００２４】
したがって、リリースフィルム４１がモールド樹脂７０から剥がれるとき、又はリリースフィルム４１が上金型本体１１から剥がれるときの剥離帯電による電荷が下金型本体２１を介してグランドに逃がされるため、内部回路６１が静電破壊されることが防止される。
【００２５】
更に、下金型２０による基板５０の吸引固定を解除してモールド樹脂７０が形成された半導体チップ組立体５を下金型２０から取り外した後、縁部分５５ｙを搭載部分５５ｘから切り離す。つまり、縁部分５０ｙは製品に含まれない。したがって、導電性端子３１が導通部分５４ａに強く押し付けられたために縁部分５０ｙに損傷が発生しても、内部回路６１の電気的接地が確保されれば問題ない。
【００２６】
導電性端子３１が下金型本体２１に脱着可能に固定されるため、導電性端子３１の交換が容易である。したがって、本実施形態に係る半導体パッケージ製造装置１はメンテナンス性が優れている。
【００２７】
上述した本実施形態による効果は、図９に示す本発明の比較例についての説明から更に明らかになる。この比較例においては、下金型本体２１のかわりに下金型本体１２１が用いられる。下金型本体１２１には導電性端子３１が設けられていないため、下金型本体１２１が備える平面１２１ａは、基板５０が下金型本体１２１に吸引固定されたときに基板５０の表面保護層５５に密着するが、導通部分５４ａに接触しない。したがって、下金型本体１２１が電気的に接地されている場合であっても、半導体チップ６０の内部回路６１は電気的に接地されない。なお、基板５０を間に挟んで上金型１０及び下金型２０を互いに押し付けあうことで平面１２１ａが導通部分５４ａに接触する可能性もあるが、モールド樹脂７０を上金型本体１１から離型する際には上金型１０及び下金型２０を互いに押し付けあう力が作用しなくなって平面１２１ａが導通部分５４ａから離れてしまうので、剥離帯電による静電破壊を防止することができない。
【００２８】
位置決め孔５０ｃが基板５０の両側（図３の左右の２辺）に設けられ、両側に設けられた位置決め孔５０ｃに対応して位置決めピン２２が２列に設けられる場合を図に示したが、位置決め孔５０ｃが基板５０の片側だけに設けられ、片側だけに設けられた位置決め孔５０ｃに対応して位置決めピン２２が１列に設けられても良い。
【００２９】
半導体パッケージ製造装置１によるモールド樹脂７０の成形（成型）は、周囲が真空の状態で実行されてもよく、周囲が大気圧の状態で実行されてもよい。
【００３０】
（第２の実施形態）
図１０を参照して、本発明の第２の実施形態に係る半導体パッケージ製造装置１及び半導体パッケージの製造方法を説明する。本実施形態に係る半導体パッケージ製造装置１及び半導体パッケージの製造方法は、以下に説明する点を除いて第１の実施形態に係る半導体パッケージ製造装置１及び半導体パッケージの製造方法と同様である。本実施形態に係る半導体パッケージ製造装置１は、導電性端子３１のかわりに導電性端子３２を備える。導電性端子３２は、導電性端子配置穴２１ｂに配置され、伸縮機構を備える。導電性端子３２としてポゴピンのようなスプリングコンタクトピンが用いられる。導電性端子３２は、バレル３２ａと、プランジャ３２ｂと、スプリング３２ｃを備える。バレル３２ａは、導電性端子配置穴２１ｂ内に配置されて下金型本体２１に脱着可能に固定され、プランジャ３２ｂが上金型本体１１に向かって進退可能なようにプランジャ３２ｂを支持する。プランジャ３２ｂは、平面２１ａ（導電性端子配置穴２１ｂ）から突き出た部分の高さが表面保護層５５の厚さより大きくなる位置と、平面２１ａ（導電性端子配置穴２１ｂ）から突き出ない位置とをとることが可能である。スプリング３２ｃは、バレル３２ａ及びプランジャ３２ｂに接触し、プランジャ３２ｂを上金型本体１１に向かって付勢する。プランジャ３２ｂは、スプリング３２ｃ、バレル３２ａ、及び下金型本体２１を介して電気的に接地される。
【００３１】
基板５０を下金型本体２１に吸引固定したとき、プランジャ３２ｂは、スプリング３２ｃによって導通部分５４ａに向かって付勢された状態で導通部分５４ａに接触する。プランジャ３２ｂは、平面２１ａ（導電性端子配置穴２１ｂ）から突き出た状態で導通部分５４ａに接触する。ここで、プランジャ３２ｂは導通部分５４ａに接触して導電性端子配置穴２１ｂ内に沈み込むため、導電性端子３２による基板５０の破損が防がれる。モールド樹脂７０を離型する間、プランジャ３２ｂはスプリング３２ｃによって付勢されて導通部分５４ａに接触し続け、半導体チップ６０の内部回路６１が電気的に接地した状態が維持される。
【００３２】
表面保護層５５の厚さは製品ごとに異なるが、本実施形態によれば、導電性端子３２と導通部分５４ａが確実に接触し、且つ、導電性端子３２による基板５０の破損が防がれる。
【００３３】
導電性端子３２が下金型本体２１に脱着可能に固定されるため、導電性端子３２の交換が容易である。したがって、本実施形態に係る半導体パッケージ製造装置１はメンテナンス性が優れている。
【００３４】
第１の実施形態及び第２の実施形態において、半導体パッケージ製造装置１は、リリースフィルム支持装置４０を備えなくても良い。この場合も、モールド樹脂７０が上金型本体１１から剥がれるときの剥離帯電により内部回路６１が静電破壊されることが防止される。
【００３５】
（第３の実施形態）
図１１を参照して、本発明の第３の実施形態に係る半導体パッケージ製造装置１及び半導体パッケージの製造方法を説明する。本実施形態に係る半導体パッケージ製造装置１及び半導体パッケージの製造方法は、以下に説明する点を除いて第１の実施形態に係る半導体パッケージ製造装置１及び半導体パッケージの製造方法と同様である。本実施形態において、リリースフィルム支持装置４０は用いられない。本実施形態に係る半導体パッケージ製造装置１の上金型１０は導電性端子３３を備え、本実施形態に係る半導体パッケージ製造装置１の下金型２０は導電性端子３１を備えない。本実施形態においては、上金型本体１１は電気的に接地され、上金型本体１１に導電性端子配置穴１１ｃが形成される。導電性端子配置穴１１ｃは平面１１ａに開口する。導電性端子３３は、導電性端子配置穴１１ｃに配置され、伸縮機構を備える。導電性端子３３としてポゴピンのようなスプリングコンタクトピンが用いられる。導電性端子３３は、バレル３３ａと、プランジャ３３ｂと、スプリング３３ｃを備える。バレル３３ａは、導電性端子配置穴１１ｃ内に配置されて上金型本体１１に脱着可能に固定され、プランジャ３３ｂが下金型本体２１に向かって進退可能なようにプランジャ３３ｂを支持する。プランジャ３３ｂは、平面１１ａ（導電性端子配置穴１１ｃ）から突き出た部分の高さが表面保護層５３の厚さより大きくなる位置と、平面１１ａ（導電性端子配置穴１１ｃ）から突き出ない位置とをとることが可能である。スプリング３３ｃは、バレル３３ａ及びプランジャ３３ｂに接触し、プランジャ３３ｂを下金型本体２１に向かって付勢する。プランジャ３３ｂは、スプリング３３ｃ、バレル３３ａ、及び上金型本体１１を介して電気的に接地される。
【００３６】
上金型１０及び下金型２０の間に基板５０が挟まれたとき、平面１１ａは表面保護層５３に密着し、プランジャ３３ｂはスプリング３３ｃによって導通部分５２ａに向かって付勢された状態で導通部分５２ａに接触する。プランジャ３３ｂは、平面１１ａ（導電性端子配置穴１１ｃ）から突き出た状態で導通部分５２ａに接触する。ここで、プランジャ３３ｂは導通部分５２ａに接触して導電性端子配置穴１１ｃ内に沈み込むため、導電性端子３３による基板５０の破損が防がれる。モールド樹脂７０を離型する間、導通部分５２ａは上金型本体１１から遠ざかるが、プランジャ３３ｂはスプリング３３ｃによって付勢されているために導通部分５２ａに接触し続け、半導体チップ６０の内部回路６１が電気的に接地した状態が維持される。
【００３７】
表面保護層５３の厚さは製品ごとに異なるが、本実施形態によれば、導電性端子３３と導通部分５２ａが確実に接触し、且つ、導電性端子３３による基板５０の破損が防がれる。
【００３８】
導電性端子３３が上金型本体１１に脱着可能に固定されるため、導電性端子３３の交換が容易である。したがって、本実施形態に係る半導体パッケージ製造装置１はメンテナンス性が優れている。
【００３９】
上記各実施形態に様々な変更を加えることが可能である。例えば、第３の実施形態に係る下金型２０は、導電性端子３１又は３２を備えることが可能である。基板５０は半導体チップ６０を一つだけ搭載してもよい。導通部分５４ａは、搭載部分５０ｘに配置されてもよい。基板５０は、導通部分５２ａ及び５４ａの一方だけを備えてもよい。
【００４０】
また、上記実施形態に係る導電性端子３１乃至３３を図１２に示す半導体パッケージ製造装置２０１に適用することが可能である。半導体パッケージ製造装置２０１は、モールド樹脂７０の圧縮成形を行う。半導体パッケージ製造装置２０１は、上金型２１０と、下金型２２０と、リリースフィルム支持装置２４０を備える。上金型２１０は、上金型本体２１１を備える。上金型本体２１１は半導体チップ組立体５の基板５０を吸引固定する。下金型２２０は、下金型本体２２１を備える。下金型本体２２１は、上金型１１０の方向を向く平面２２１ａを備える。下金型本体２２１に平面２２１ａに開口する凹部２２１ｂが形成されている。リリースフィルム支持装置２４０は、リリースフィルム２４１を上金型２１０と下金型２２０の間に支持する。リリースフィルム２４１は、平面２２１ａ及び凹部２２１ｂに密着する。凹部２２１ｂにおいてモールド樹脂７０が溶かされる。上金型２１０と下金型２２０とが接近し、基板５０上の半導体チップ６０が溶けた状態のモールド樹脂７０に浸かる。モールド樹脂７０が固まったら、上金型２１０及び下金型２２０を相対的に遠ざけてモールド樹脂７０を下金型２２０から離型する。半導体パッケージ製造装置２０１によるモールド樹脂７０の成形（成型）は、周囲が真空の状態で実行される。上金型２１０は、導電性端子３１又は３２を備えることが可能である。下金型２２０は、導電性端子３３を備えることが可能である。
【符号の説明】
【００４１】
１…半導体パッケージ製造装置
１０…上金型
１１…上金型本体
１１ａ…平面
１１ｂ…凹部
１１ｃ…導電性端子配置穴
２０…下金型
２１…下金型本体
２１ａ…平面
２１ｂ…導電性端子配置穴
２１ｃ…排気通路
２２…位置決めピン
３１、３２、３３…導電性端子
３２ａ、３３ａ…バレル
３２ｂ、３３ｂ…プランジャー
３２ｃ、３３ｃ…スプリング
４０…リリースフィルム支持装置
４１…リリースフィルム
５…半導体チップ組立体
５０…基板
５０ａ…搭載側
５０ｂ…非搭載側
５０ｃ…位置決め孔
５０ｄ…溝
５０ｘ…搭載部分
５０ｙ…縁部分
５１…中間絶縁層
５２、５４…導電層
５２ａ、５４ａ…導通部分
５３、５５…表面保護層
６０…半導体チップ
６１…内部回路
６２…ワイヤー
７０…モールド樹脂
１２１…下金型本体
１２１ａ…平面
２０１…半導体パッケージ製造装置
２１０…上金型
２１１…上金型本体
２２０…下金型
２２１…下金型本体
２２１ａ…平面
２２１ｂ…凹部
２４０…リリースフィルム支持装置
２４１…リリースフィルム
【特許請求の範囲】
【請求項１】
半導体チップを搭載した基板を吸引固定する第１金型と、
第２金型と
を具備し、
前記基板は、前記半導体チップの内部回路と導通する導通部分を備え、
前記第１金型又は前記第２金型は、電気的に接地された導電性端子を備え、
前記第１金型及び前記第２金型に前記基板が挟まれた状態で、前記半導体チップを封入するモールド樹脂が前記第２金型により成型され、
前記第１金型及び前記第２金型を相対的に遠ざけて前記モールド樹脂を前記第２金型から離型する間、前記導電性端子は前記導通部分に接触し続ける
半導体パッケージ製造装置。
【請求項２】
前記基板は、
前記内部回路と導通する導電層と、
前記導電層を部分的に覆う表面保護層と
を備え、
前記導通部分は前記導電層の前記表面保護層に覆われない部分であり、
前記第１金型は、
前記基板を吸引固定したときに前記表面保護層に密着する平面と、
前記導電性端子と
を備え、
前記導電性端子は前記平面に開口する穴に配置され、
前記導電性端子は、前記平面から突き出た状態で前記導通部分に接触する
請求項１の半導体パッケージ製造装置。
【請求項３】
前記第２金型に密着するリリースフィルムを支持するリリースフィルム支持装置を更に具備する
請求項１又は２の半導体パッケージ製造装置。
【請求項４】
前記基板は、
前記内部回路と導通する導電層と、
前記導電層を部分的に覆う表面保護層と
を備え、
前記導通部分は前記導電層の前記表面保護層に覆われない部分であり、
前記第２金型は、
前記第１金型及び前記第２金型に前記基板が挟まれたときに前記表面保護層に密着する平面と、
前記導電性端子と
を備え、
前記導電性端子は前記平面に開口する穴に配置され、
前記導電性端子は、前記平面から突き出た状態で前記導通部分に接触する
請求項１の半導体パッケージ製造装置。
【請求項５】
前記導電性端子は、
前記導通部分に接触するプランジャと、
前記プランジャを前記導通部分に向かって付勢するスプリングと
を備える
請求項１から４のいずれか一項に記載の半導体パッケージ製造装置。
【請求項６】
前記プランジャは、前記平面から突き出た状態で前記導通部分に接触する
請求項５の半導体パッケージ製造装置。
【請求項７】
半導体チップを搭載し、前記半導体チップの内部回路と導通する導通部分を備えた基板に対して、樹脂封止する半導体パッケージ製造装置において、
前記基板を吸引固定する第１金型と、
前記基板を前記第１金型と共に挟み込むように配置される第２金型と、を具備し、
前記第１金型または前記第２金型は、電気的に接地された導電性端子を備え、
前記第１金型と前記第２金型とに前記基板が挟まれた状態で、前記半導体チップをモールド樹脂により樹脂封止し、
前記第１金型及び前記第２金型を相対的に遠ざけて前記モールド樹脂を前記第２金型から離型する間、前記導電性端子は前記導通部分に接触し続ける、
半導体パッケージ製造装置。
【請求項８】
半導体チップを搭載した基板を第１金型に吸引固定することと、
前記第１金型及び第２金型の間に前記基板を挟むことと、
前記半導体チップを封入するモールド樹脂を前記第２金型により成型することと、
前記半導体チップの内部回路が電気的に接地した状態を維持しながら前記第１金型及び前記第２金型を相対的に遠ざけて前記モールド樹脂を前記第２金型から離型することと
を具備し、
前記基板は、前記内部回路と導通する導通部分を備え、
前記第１金型又は前記第２金型は、電気的に接地された導電性端子を備え、
前記導電性端子が前記導通部分に接触することで前記内部回路が電気的に接地する
半導体パッケージの製造方法。
【請求項９】
前記基板は、
前記内部回路と導通する導電層と、
前記導電層を部分的に覆う表面保護層と
を備え、
前記導通部分は前記導電層の前記表面保護層に覆われない部分であり、
前記第１金型は、
前記基板が前記第１金型に吸引固定されたときに前記表面保護層に密着する平面と、
前記導電性端子と
を備え、
前記導電性端子は前記平面に開口する穴に配置され、
前記基板を前記第１金型に吸引固定することは、前記導電性端子を前記平面より突き出た状態で前記導通部分に接触させることを含む
請求項８の半導体パッケージの製造方法。
【請求項１０】
前記導電性端子は、
前記導通部分に接触するプランジャと、
前記プランジャを前記導通部分に向かって付勢するスプリングと
を備える
請求項９の半導体パッケージの製造方法。
【請求項１１】
前記基板は、
前記内部回路と導通する導電層と、
前記導電層を部分的に覆う表面保護層と
を備え、
前記導通部分は前記導電層の前記表面保護層に覆われない部分であり、
前記第２金型は、
前記第１金型及び前記第２金型の間に前記基板が挟まれたとき前記表面保護層に密着する平面と、
前記導電性端子と
を備え、
前記導電性端子は前記平面に開口する穴に配置され、
前記導電性端子は、
前記導通部分に接触するプランジャと、
前記プランジャを前記導通部分に向かって付勢するスプリングと
を備え、
前記第１金型及び前記第２金型の間に前記基板を挟むことは、前記プランジャを前記導通部分に接触させることを含む
請求項８の半導体パッケージの製造方法。
【請求項１２】
前記基板は、
前記半導体チップを搭載した搭載部分と、
前記基板の縁に位置する縁部分と
を含み、
前記縁部分は前記導通部分を含み、
前記縁部分を前記搭載部分から切り離すことを更に具備する
請求項８乃至１１のいずれかに記載の半導体パッケージの製造方法。
【請求項１】
半導体チップを搭載した基板を吸引固定する第１金型と、
第２金型と
を具備し、
前記基板は、前記半導体チップの内部回路と導通する導通部分を備え、
前記第１金型又は前記第２金型は、電気的に接地された導電性端子を備え、
前記第１金型及び前記第２金型に前記基板が挟まれた状態で、前記半導体チップを封入するモールド樹脂が前記第２金型により成型され、
前記第１金型及び前記第２金型を相対的に遠ざけて前記モールド樹脂を前記第２金型から離型する間、前記導電性端子は前記導通部分に接触し続ける
半導体パッケージ製造装置。
【請求項２】
前記基板は、
前記内部回路と導通する導電層と、
前記導電層を部分的に覆う表面保護層と
を備え、
前記導通部分は前記導電層の前記表面保護層に覆われない部分であり、
前記第１金型は、
前記基板を吸引固定したときに前記表面保護層に密着する平面と、
前記導電性端子と
を備え、
前記導電性端子は前記平面に開口する穴に配置され、
前記導電性端子は、前記平面から突き出た状態で前記導通部分に接触する
請求項１の半導体パッケージ製造装置。
【請求項３】
前記第２金型に密着するリリースフィルムを支持するリリースフィルム支持装置を更に具備する
請求項１又は２の半導体パッケージ製造装置。
【請求項４】
前記基板は、
前記内部回路と導通する導電層と、
前記導電層を部分的に覆う表面保護層と
を備え、
前記導通部分は前記導電層の前記表面保護層に覆われない部分であり、
前記第２金型は、
前記第１金型及び前記第２金型に前記基板が挟まれたときに前記表面保護層に密着する平面と、
前記導電性端子と
を備え、
前記導電性端子は前記平面に開口する穴に配置され、
前記導電性端子は、前記平面から突き出た状態で前記導通部分に接触する
請求項１の半導体パッケージ製造装置。
【請求項５】
前記導電性端子は、
前記導通部分に接触するプランジャと、
前記プランジャを前記導通部分に向かって付勢するスプリングと
を備える
請求項１から４のいずれか一項に記載の半導体パッケージ製造装置。
【請求項６】
前記プランジャは、前記平面から突き出た状態で前記導通部分に接触する
請求項５の半導体パッケージ製造装置。
【請求項７】
半導体チップを搭載し、前記半導体チップの内部回路と導通する導通部分を備えた基板に対して、樹脂封止する半導体パッケージ製造装置において、
前記基板を吸引固定する第１金型と、
前記基板を前記第１金型と共に挟み込むように配置される第２金型と、を具備し、
前記第１金型または前記第２金型は、電気的に接地された導電性端子を備え、
前記第１金型と前記第２金型とに前記基板が挟まれた状態で、前記半導体チップをモールド樹脂により樹脂封止し、
前記第１金型及び前記第２金型を相対的に遠ざけて前記モールド樹脂を前記第２金型から離型する間、前記導電性端子は前記導通部分に接触し続ける、
半導体パッケージ製造装置。
【請求項８】
半導体チップを搭載した基板を第１金型に吸引固定することと、
前記第１金型及び第２金型の間に前記基板を挟むことと、
前記半導体チップを封入するモールド樹脂を前記第２金型により成型することと、
前記半導体チップの内部回路が電気的に接地した状態を維持しながら前記第１金型及び前記第２金型を相対的に遠ざけて前記モールド樹脂を前記第２金型から離型することと
を具備し、
前記基板は、前記内部回路と導通する導通部分を備え、
前記第１金型又は前記第２金型は、電気的に接地された導電性端子を備え、
前記導電性端子が前記導通部分に接触することで前記内部回路が電気的に接地する
半導体パッケージの製造方法。
【請求項９】
前記基板は、
前記内部回路と導通する導電層と、
前記導電層を部分的に覆う表面保護層と
を備え、
前記導通部分は前記導電層の前記表面保護層に覆われない部分であり、
前記第１金型は、
前記基板が前記第１金型に吸引固定されたときに前記表面保護層に密着する平面と、
前記導電性端子と
を備え、
前記導電性端子は前記平面に開口する穴に配置され、
前記基板を前記第１金型に吸引固定することは、前記導電性端子を前記平面より突き出た状態で前記導通部分に接触させることを含む
請求項８の半導体パッケージの製造方法。
【請求項１０】
前記導電性端子は、
前記導通部分に接触するプランジャと、
前記プランジャを前記導通部分に向かって付勢するスプリングと
を備える
請求項９の半導体パッケージの製造方法。
【請求項１１】
前記基板は、
前記内部回路と導通する導電層と、
前記導電層を部分的に覆う表面保護層と
を備え、
前記導通部分は前記導電層の前記表面保護層に覆われない部分であり、
前記第２金型は、
前記第１金型及び前記第２金型の間に前記基板が挟まれたとき前記表面保護層に密着する平面と、
前記導電性端子と
を備え、
前記導電性端子は前記平面に開口する穴に配置され、
前記導電性端子は、
前記導通部分に接触するプランジャと、
前記プランジャを前記導通部分に向かって付勢するスプリングと
を備え、
前記第１金型及び前記第２金型の間に前記基板を挟むことは、前記プランジャを前記導通部分に接触させることを含む
請求項８の半導体パッケージの製造方法。
【請求項１２】
前記基板は、
前記半導体チップを搭載した搭載部分と、
前記基板の縁に位置する縁部分と
を含み、
前記縁部分は前記導通部分を含み、
前記縁部分を前記搭載部分から切り離すことを更に具備する
請求項８乃至１１のいずれかに記載の半導体パッケージの製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２０１１−１２４３１９（Ｐ２０１１−１２４３１９Ａ）
【公開日】平成２３年６月２３日（２０１１．６．２３）
【国際特許分類】
【出願番号】特願２００９−２７９３５４（Ｐ２００９−２７９３５４）
【出願日】平成２１年１２月９日（２００９．１２．９）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２３年６月２３日（２０１１．６．２３）
【国際特許分類】
【出願日】平成２１年１２月９日（２００９．１２．９）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]