半導体モジュール
【課題】半導体スイッチを小さい負担で駆動できるとともに、半導体スイッチに十分なゲート電流を流すことができ、しかも、ゲート配線のインピーダンスによる障害を回避できる半導体モジュール。
【解決手段】ゲートに印加される電圧に応じてオンオフする半導体スイッチＱ１と、半導体スイッチのソース電位に対して正極性を有する正極コンデンサ１１０と、半導体スイッチのソース電位に対して負極性を有する負極コンデンサ１１１と、正極コンデンサを充電する機能を有し、半導体スイッチをターンオンさせる場合は正極コンデンサからの電流を半導体スイッチのゲートに流すターンオン制御部１１２と、負極コンデンサを充電する機能を有し、半導体スイッチをターンオフさせる場合は負極コンデンサからの電流を半導体スイッチのゲートに流すターンオフ制御部１１３を備える。
【解決手段】ゲートに印加される電圧に応じてオンオフする半導体スイッチＱ１と、半導体スイッチのソース電位に対して正極性を有する正極コンデンサ１１０と、半導体スイッチのソース電位に対して負極性を有する負極コンデンサ１１１と、正極コンデンサを充電する機能を有し、半導体スイッチをターンオンさせる場合は正極コンデンサからの電流を半導体スイッチのゲートに流すターンオン制御部１１２と、負極コンデンサを充電する機能を有し、半導体スイッチをターンオフさせる場合は負極コンデンサからの電流を半導体スイッチのゲートに流すターンオフ制御部１１３を備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばインバータ装置のアーム回路に用いられる半導体モジュールに関する。
【背景技術】
【０００２】
近年、半導体デバイスの進歩に伴い、これを組み込んだ半導体モジュールの高速化および大容量化が実現されている。大容量の半導体モジュールにおいては、その内部に組み込まれた半導体デバイスの面積が大きくなるため、入力容量（ゲート−ソース間容量）が大きくなる。
【０００３】
図５はＰＷＭインバータの１アーム分を抜き出して示すアーム回路の回路図である。アーム回路は、ゲート駆動回路１０、ゲートインピーダンス３０および半導体モジュールＳ１を備える。半導体モジュールＳ１は、半導体スイッチおよびその周辺回路をモジュール化したものである。ゲート駆動回路１０は、半導体モジュールＳ１を駆動するための制御信号を生成し、生成された制御信号をゲート配線を経由して半導体モジュールＳ１に出力する。
【０００４】
ゲートインピーダンス３０は、ゲート駆動回路１０の内部インピーダンスおよびゲート駆動回路１０と半導体モジュールＳ１を接続するゲート配線のインピーダンスを含み、インダクタンスを主成分とする。ゲートインピーダンス３０の一端はゲート駆動回路１０に接続され、他端は半導体モジュールＳ１の内部のゲート抵抗２０に接続される。ゲートインピーダンス３０は、１００ｋＷ以上の電力変換器では、配線長が数１０ｃｍ〜１ｍ以上になることもあり、数１００ｎＨになる。
【０００５】
半導体モジュールＳ１は、ゲート抵抗２０、半導体スイッチＱ１、ダイオードＤ１、陽極端子１および陰極端子２を備える。半導体スイッチＱ１のゲートとソースとの間には入力容量１００が形成される。入力容量１００は、半導体スイッチＱ１の内部に存在する寄生容量であり、半導体モジュールＳ１の電流容量に依存して大きくなる。ゲート抵抗２０は、半導体スイッチＱ１における寄生振動防止用であり、一端はゲートインピーダンス３０に接続され、他端は半導体スイッチＱ１のゲート電極Ｇに接続されている。
【０００６】
半導体スイッチＱ１は、ゲートＧ−ソースＳ間電圧が一定値以上になるとドレインＤ−ソースＳ間を通電し、それ以外は遮断する。ゲートＧ−ソースＳ間電圧はデバイス固有の値であり、しきい値と呼ばれる。なお、図５では、半導体スイッチＱ１としてＭＯＳＦＥＴを用いたが、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）でも同様である。
【０００７】
ダイオードＤ１は、半導体スイッチＱ１のドレインとソースとの間に設けられ、カソードはドレインに接続され、アノードはソースに接続される。陽極端子１は、半導体スイッチＱ１のドレインから引き出され、陰極端子２は、半導体スイッチＱ１のソースから引き出されている。陽極端子１および陰極端子２は、それぞれ、図示しない電源または負荷に接続される。
【０００８】
次に、従来のアーム回路のスイッチング動作を図６に示す波形図を参照しながら説明する。ゲート駆動回路１０は、半導体スイッチＱ１をオンオフさせる場合、矩形波電圧Ｖ（ｇｓ０）を出力する。矩形波電圧Ｖ（ｇｓ０）は、ゲートインピーダンス３０およびゲート抵抗２０を経由して半導体スイッチＱ１のゲートに印加され、半導体スイッチＱ１のＧ−Ｓ間電圧Ｖ（ｇｓ）になる。Ｇ−Ｓ間電圧Ｖ（ｇｓ）の変化率ｄｖ／ｄｔは、入力容量１００の充放電によって抑制される。充放電電流の変化率は、ゲートインピーダンス３０によって抑制される。このため、図６（ｂ）に示すように、Ｇ−Ｓ間電圧Ｖ（ｇｓ）の変化に遅れが生じると同時に、半導体スイッチＱ１のスイッチング速度が遅くなる。
【０００９】
このとき、ゲート駆動回路１０の電流は、図６（ａ）のＩ（Ｒ２）で示され、１Ａに近いピークを有する。ピーク電流をゲート駆動回路１０から流す必要があるので、ゲート駆動回路１０の電気的ストレスが大きくなると同時に、ゲート駆動回路１０の小型化の制約になっている。
【００１０】
図７は半導体スイッチＱ２としてＪＦＥＴ（Junction Field-Effect Transistor）を用いた場合のアーム回路の回路図である。ＪＦＥＴは、Ｇ−Ｓ間に順方向電圧を印加すると順方向電流が流れるため、ＪＦＥＴのターンオン時には、ゲートにパルス電流を流す回路が必要になる。ＪＦＥＴを用いた回路の詳細は非特許文献１に説明されている。
【００１１】
なお、特許文献１では、ＪＦＥＴをオンオフさせる回路が説明されているが、Ｇ−Ｓ間に順方向通電特性があるＳＩＴ（Static induction transistor）、ＨＥＭＴ（High Electron Mobility Transistor）またはＢＪＴ（Bipolar junction transistor）についても同様である。
【先行技術文献】
【非特許文献】
【００１２】
【非特許文献１】Robin Kelley, SemiSouth, USA、「Optimized Gate Driver for Enhancement-Mode SiC JFET Used in 480VAV SMPS and 1kV PV-Inverters」PCIM Europe 2009 12 . 14 May 2009, Nuremberg
【発明の概要】
【発明が解決しようとする課題】
【００１３】
半導体スイッチのスイッチング速度は、半導体スイッチのＧ−Ｓ間電圧波形Ｖ（ｇｓ）に関係し、特に、閾値付近におけるＧ−Ｓ間の電圧変化率ｄｖ（ｇｓ）／ｄｔが大きく影響する。半導体スイッチには入力容量が存在するので、高い電圧変化率ｄｖ（ｇｓ）／ｄｔを得るためにはゲート駆動回路からピーク値が大きい電流を流す必要がある。このため、ゲート駆動回路の負担が大きいという問題がある。
【００１４】
また、実際の回路では、ゲート駆動回路と半導体スイッチの間にゲートインピーダンスとゲート抵抗が存在するので、充分なゲート電流を流すことは難しいという問題がある。
【００１５】
さらに、ＪＦＥＴのゲート駆動回路のようにターンオン時に積極的に電流を流す必要がある場合は、ゲート配線のインピーダンスが大きな障害になるとういう問題がある。
【００１６】
本発明の課題は、半導体スイッチを小さい負担で駆動できるとともに、半導体スイッチに十分なゲート電流を流すことができ、しかも、ゲート配線のインピーダンスによる障害を回避できる半導体モジュールを提供することにある。
【課題を解決するための手段】
【００１７】
上記の課題を解決するために、本発明に係る半導体モジュールは、ゲートに印加される電圧に応じてオンオフする半導体スイッチと、半導体スイッチのソース電位に対して正極性を有する正極コンデンサと、半導体スイッチのソース電位に対して負極性を有する負極コンデンサと、正極コンデンサを充電する機能を有し、半導体スイッチをターンオンさせる場合は正極コンデンサからの電流を半導体スイッチのゲートに流すターンオン制御部と、負極コンデンサを充電する機能を有し、半導体スイッチをターンオフさせる場合は半導体スイッチのゲートからの電流を負極コンデンサに流すターンオフ制御部を備えることを特徴とする。
【発明の効果】
【００１８】
本発明によれば、ゲート配線のインピーダンスの影響を回避することができ、半導体スイッチのＧ−Ｓ間の電圧変化率ｄｖ（ｇｓ）／ｄｔを大きくできるので、高速なスイッチング動作が可能になる。また、半導体スイッチのゲートに印加される電圧を生成するゲート駆動回路のピーク電流を小さくできるので負担が小さくなり、ゲート駆動回路を小型にできる。
【図面の簡単な説明】
【００１９】
【図１】本発明の実施例１に係る半導体モジュールを含むアーム回路の回路図である。
【図２】本発明の実施例１に係る半導体モジュールのスイッチング動作のシミュレーション結果を示す波形図である。
【図３】本発明の実施例２に係る半導体モジュールを含むアーム回路の回路図である。
【図４】本発明の実施例２に係る半導体モジュールのスイッチング動作のシミュレーション結果を示す波形図である。
【図５】従来の半導体モジュールを含むＰＷＭインバータの１アーム分を抜き出して示すアーム回路の構成を示す回路図である。
【図６】図５に示すアーム回路のスイッチング動作を説明するため波形図である。
【図７】従来のＪＦＥＴを用いたアーム回路の構成を示す回路図である。
【発明を実施するための形態】
【００２０】
以下、本発明の実施の形態に係る半導体モジュールについて、図面を参照しながら詳細に説明する。
【実施例１】
【００２１】
図１は、本発明の実施例１に係る半導体モジュールを含むアーム回路の回路図である。アーム回路は、ゲート駆動回路１０、ゲートインピーダンス３０および半導体モジュールＳ１を備える。半導体モジュールＳ１は、半導体スイッチおよびその周辺回路をモジュール化したものである。
【００２２】
ゲート駆動回路１０は、半導体モジュールＳ１を駆動するための矩形波電圧Ｖ（ｇｓ０）を制御信号として生成し、生成された制御信号をゲート配線を経由して半導体モジュールＳ１に出力する。
【００２３】
ゲートインピーダンス３０は、ゲート駆動回路１０の内部インピーダンスおよびゲート駆動回路１０と半導体モジュールＳ１とを接続するゲート配線のインピーダンスを含み、インダクタンスを主成分とする。ゲートインピーダンス３０の一端はゲート駆動回路１０に接続され、他端は半導体モジュールＳ１の内部のゲート抵抗１１４に接続される。
【００２４】
半導体モジュールＳ１は、正極コンデンサ１１０、負極コンデンサ１１１、ターンオンを補助するトランジスタ１１２、ターンオフを補助するトランジスタ１１３、ゲート抵抗１１４、半導体スイッチＱ１、ダイオードＤ１、陽極端子１および陰極端子２を備える。半導体スイッチＱ１のゲートとソースとの間には入力容量１００が形成されている。入力容量１００は、半導体スイッチＱ１の内部に存在する寄生容量であり、半導体モジュールＳ１の電流容量に依存して大きくなる。
【００２５】
正極コンデンサ１１０は、一端がトランジスタ１１２のコレクタに接続され、他端が負極コンデンサ１１１の一端に接続されている。負極コンデンサ１１１の他端は、トランジスタ１１３のコレクタに接続される。正極コンデンサ１１０と負極コンデンサ１１１の接続点は、半導体スイッチＱ１のソースに接続される。正極コンデンサ１１０および負極コンデンサ１１１は、入力容量１００よりも充分大きい容量（１０倍以上の容量）を有する。
【００２６】
トランジスタ１１２は、本発明のターンオン制御部に対応する。トランジスタ１１２は、ＮＰＮトランジスタからなり、そのエミッタは半導体スイッチＱ１のゲートとゲート抵抗１１４との接続点に接続され、ベースはゲートインピーダンス３０とゲート抵抗１１４の接続点に接続されている。トランジスタ１１２は、正極コンデンサ１１０からの電流を入力容量１００に流して充電する機能の他に、正極コンデンサ１１０の充電機能をも有する。即ち、正極コンデンサ１１０には、ゲート駆動回路１０から正電圧が送られてきた場合にトランジスタ１１２のベース−コレクタ間のＰＮ接合を介して正電圧が充電される。
【００２７】
トランジスタ１１３は、本発明のターンオフ制御部に対応する。トランジスタ１１３は、ＰＮＰトランジスタからなり、そのエミッタは半導体スイッチＱ１のゲートとゲート抵抗１１４との接続点に接続され、ベースはゲートインピーダンス３０とゲート抵抗１１４との接続点に接続される。トランジスタ１１３は、入力容量１００からの電流を負極コンデンサ１１１に流して充放電する機能の他に、負極コンデンサ１１１の充電機能をも有する。即ち、負極コンデンサ１１１には、ゲート駆動回路１０から負電圧が送られてきているときにトランジスタ１１３のベース−コレクタ間のＮＰ接合を介して負電圧が充電される。
【００２８】
ゲート抵抗１１４は、半導体スイッチＱ１における寄生振動の防止用であり、一端はゲートインピーダンス３０に接続され、他端は半導体スイッチＱ１のゲートに接続される。
【００２９】
半導体スイッチＱ１は、ゲート−ソース間電圧が一定値以上の場合にドレイン−ソース間を通電し、それ以外は遮断する。Ｇ−Ｓ間電圧はデバイス固有の値であり、しきい値と呼ばれている。なお、図１においては、半導体スイッチＱ１としてＭＯＳＦＥＴの記号を用いたが、ＩＧＢＴを用いることもできる。
【００３０】
ダイオードＤ１は、半導体スイッチＱ１のドレイン電極Ｄとソース電極Ｓとの間に設けられ、そのカソードはドレイン電極Ｄに接続され、アノードはソース電極Ｓに接続される。
【００３１】
また、陽極端子１は、半導体スイッチＱ１のドレインから引き出され、陰極端子２は、半導体スイッチＱ１のソースから引き出されている。陽極端子１および陰極端子２は、それぞれ、図示しない電源または負荷に接続される。
【００３２】
次に、このように構成される実施例１に係る半導体モジュールを含むアーム回路のスイッチング動作を、図２に示す波形図を参照しながら説明する。
【００３３】
ゲート駆動回路１０から出力される電圧Ｖ（ｇｓ０）が負の時、入力容量１００の端子電圧も負となる。この状態において、図２（ｂ）に示すように、ゲート駆動回路１０から出力される電圧Ｖ（ｇｓ０）が負から正に変化すると、ゲート抵抗１１４に対して順方向の端子電圧が発生し、これに伴って、トランジスタ１１２のベース−エミッタ間に正電圧が印加され、トランジスタ１１２がオンする。これにより、正極コンデンサ１１０から入力容量１００へ電流が流れて充電が行われる。この充電は、ゲート配線を経由しないため、ゲートインピーダンス３０の影響を受けない。
【００３４】
また、ゲート駆動回路１０の電流は、ゲート抵抗１１４の電流とトランジスタ１１２のベース電流の和であるため、正極コンデンサ１１０の充放電電流に対してピーク値が小さくなっている。
【００３５】
ゲート駆動回路１０から出力される電圧Ｖ（ｇｓ０）が正から負に変化すると、ゲート抵抗１１４に対して逆方向の端子電圧が発生し、これに伴って、トランジスタ１１３のベース−エミッタ間に負電圧が印加され、トランジスタ１１３がオンする。これにより、負極コンデンサ１１１から入力容量１００へ電流が流れて充電が行われる。この充電も、ゲート配線を経由しないため、ゲートインピーダンス３０の影響を受けない。
【００３６】
なお、トランジスタ１１２およびトランジスタ１１３としては、直流電流増幅率（ｈｆｅ）が大きいものが用いられる。これにより、大きい電流を半導体スイッチＱ１に流すことができるので、入力容量１００の充放電時間が短縮され、半導体スイッチＱ１のスイッチング遅れを短縮すると同時にスイッチング速度を高速化できる。その結果、即応性に優れた半導体モジュールを提供できる。
【００３７】
図２は、実施例１に係る半導体モジュールのスイッチング動作のシミュレーション結果を示す波形図である。図２において、Ｉ（Ｒ２）は、入力容量１００の充電電流であり、この電流は例えば７Ａである。Ｉ（Ｌ３０）は、ゲート駆動回路１０の電流であり、この電流は例えば３００ｍＡである。
【００３８】
図２（ａ）に示すように、ゲート駆動回路１０のピーク電流は従来（図６参照）に較べて小さい。また、図２（ｂ）に示すように、半導体スイッチＱ１のゲートに印加される電圧Ｖ（ｇｓ）が負から正になるときに、正極コンデンサ１１０が放電し、その端子電圧Ｖ（ｖｄｃ１）は、図２（ｃ）に示すように、４１μｓ付近で若干低くなる程度である。一方、半導体スイッチＱ１のゲートに印加される電圧Ｖ（ｇｓ）が正から負になるときは、負極コンデンサ１１１が放電し、その端子電圧Ｖ（ｖｄｃ２）は、図２（ｃ）に示すように、５０μｓ付近で若干高くなる。
【００３９】
このように、実施例１に係る半導体モジュールでは、最短経路で入力容量１００に対する充放電が行われるため、従来の波形（図６参照）と比較して、ゲートに印加する電圧Ｖ（ｇｓ）の立ち上がりおよび立ち下がり時間を短縮できる。また、ゲート駆動回路１０が動作してから半導体スイッチＱ１がスイッチング動作するまでの遅れ時間を短縮できる。
【実施例２】
【００４０】
図３は本発明の実施例２に係る半導体モジュールを含むアーム回路の回路図である。アーム回路は、ゲート駆動回路１０、ゲートインピーダンス３０および半導体モジュールＳ１’を備える。半導体モジュールＳ１’は、実施例１に係る半導体モジュールＳ１に、コンデンサ１１５、ダイオード１１６、抵抗１１７、ダイオード１１８および抵抗１１９が追加されるとともに、半導体スイッチＱ２がＪＦＥＴにより構成される。コンデンサ１１５は、本発明の過渡コンデンサに対応する。以下、実施例１と相違する部分を主に説明する。
【００４１】
コンデンサ１１５は、ゲート抵抗１１４とゲートインピーダンス３０との接続点と、トランジスタ１１２のベースとの間に設けられ、トランジスタ１１２を、半導体スイッチＱ２のターンオンの過渡時にのみ導通（オン）させるように動作させる。
【００４２】
抵抗１１９の一端は、ゲート抵抗１１４とゲートインピーダンス３０との接続点に接続され、他端はダイオード１１８のアノードに接続される。ダイオード１１８のカソードは、トランジスタ１１２のコレクタと正極コンデンサ１１０との接続点に接続される。抵抗１１９およびダイオード１１８は、正極コンデンサ１１０を正極に充電する充電回路として機能する。
【００４３】
抵抗１１７の一端は、トランジスタ１１３のコレクタと負極コンデンサ１１１との接続点に接続され、他端はダイオード１１６のアノードに接続される。ダイオード１１６のカソードは、トランジスタ１１２のベースとコンデンサ１１５との接続点に接続される。抵抗１１７およびダイオード１１６は、コンデンサ１１５を放電する放電回路として機能する。
【００４４】
次に、このように構成される実施例２に係る半導体モジュールを含むアーム回路のスイッチング動作を、図４に示す実施例２に係る半導体モジュールのスイッチング動作のシミュレーション結果を示す波形図を参照しながら説明する。図４（ａ）では、Ｉ（Ｒ２）はＪＦＥＴのゲート電流と入力容量１００の充電電流の和であり、Ｉ（Ｌ３０）はゲート駆動回路１０の電流である。
【００４５】
なお、ゲート駆動回路１０から出力される電圧Ｖ（ｇｓ０）を正から負に変化させるターンオフ動作（図４における５０μｓ付近の動作）は、図１および図２を参照して説明した実施例１に係る半導体モジュールの動作と同じであるので、その説明を省略する。
【００４６】
ゲート駆動回路１０から出力される電圧Ｖ（ｇｓ０）が負から正に変化する場合のターンオン動作は、以下のようになる。即ち、図４（ｂ）に示すように、ゲート駆動回路１０から出力される電圧Ｖ（ｇｓ０）が負から正に変化すると、抵抗１１４に順方向の電圧が発生する。
【００４７】
このとき、コンデンサ１１５を介してトランジスタ１１２のベースに電流が流れてトランジスタ１１２が導通し、正極コンデンサ１１０からＪＦＥＴのゲートに対して電流が供給される。コンデンサ１１５が充電され、その端子電圧が一定値以上になると、トランジスタ１１２のベース電流が流れなくなるので、トランジスタ１１２がオフする。トランジスタ１１２から放電した正極コンデンサ１１０は、抵抗１１９とダイオード１１８によって充電される。
【００４８】
コンデンサ１１５の放電は、ゲート駆動回路１０から出力される電圧Ｖ（ｇｓ０）が負の時に、コンデンサ１１５、ダイオード１１６、抵抗１１７、負極コンデンサ１１１およびゲート駆動回路１０を介して行われる。
【００４９】
図４（ａ）に示すように、ゲート駆動回路１０のピーク電流は従来に較べて小さい。また、図４（ｂ）に示すように、半導体スイッチＱ２のゲートに印加される電圧Ｖ（ｇｓ）が負から正になるときに、正極コンデンサ１１０が放電し、その端子電圧Ｖ（ｖｄｃ１）は、図４（ｃ）に示すように、４１μｓ付近で若干低くなる。一方、半導体スイッチＱ２のゲートに印加される電圧Ｖ（ｇｓ）が正から負になるときは、負極コンデンサ１１１が放電し、その端子電圧Ｖ（ｖｄｃ２）は、図４（ｃ）に示すように、５１μｓ付近で若干高くなる。
【００５０】
このように、実施例２に係る半導体モジュールでは、半導体スイッチＱ２のターンオン時においては、図４（ａ）に示すように、そのゲートに、ゲート電流Ｉ（Ｒ２）として充分なパルス電流を流している。また、この時のゲート駆動回路１０のピーク電流Ｉ（Ｌ３０）は非常に小さい。これにより、半導体スイッチＱ２のゲート−ソース間の変化率が改善されている。
【００５１】
以上説明したように本発明によれば、ゲート駆動回路のピーク電流が抑えられるので、ゲート駆動回路の負担を小さくすることができる。その結果、ゲート駆動回路を小型化できる。また、ゲート駆動回路と半導体モジュールとの間に存在するゲート配線のインピーダンスによって発生する電圧降下が小さくなるので、ゲート配線のインピーダンスの影響を受けにくくすることができる。
【００５２】
さらに、半導体スイッチのゲート−ソース間電圧の変化率を高くできるため、半導体スイッチの高速スイッチングを実現できる。
【産業上の利用可能性】
【００５３】
本発明は、インバータ装置などのアーム回路に利用可能である。
【符号の説明】
【００５４】
１ 陽極端子
２ 陰極端子
１０ ゲート駆動回路
３０ ゲートインピーダンス
１１０ 正極コンデンサ
１１１ 負極コンデンサ
１１２，１１３ トランジスタ
１１４ ゲート抵抗
１１５ コンデンサ
１１６，１１８ ダイオード
１１７，１１９ 抵抗
Ｓ１，Ｓ１’ 半導体モジュール
Ｑ１，Ｑ２ 半導体スイッチ
Ｄ１ ダイオード
【技術分野】
【０００１】
本発明は、例えばインバータ装置のアーム回路に用いられる半導体モジュールに関する。
【背景技術】
【０００２】
近年、半導体デバイスの進歩に伴い、これを組み込んだ半導体モジュールの高速化および大容量化が実現されている。大容量の半導体モジュールにおいては、その内部に組み込まれた半導体デバイスの面積が大きくなるため、入力容量（ゲート−ソース間容量）が大きくなる。
【０００３】
図５はＰＷＭインバータの１アーム分を抜き出して示すアーム回路の回路図である。アーム回路は、ゲート駆動回路１０、ゲートインピーダンス３０および半導体モジュールＳ１を備える。半導体モジュールＳ１は、半導体スイッチおよびその周辺回路をモジュール化したものである。ゲート駆動回路１０は、半導体モジュールＳ１を駆動するための制御信号を生成し、生成された制御信号をゲート配線を経由して半導体モジュールＳ１に出力する。
【０００４】
ゲートインピーダンス３０は、ゲート駆動回路１０の内部インピーダンスおよびゲート駆動回路１０と半導体モジュールＳ１を接続するゲート配線のインピーダンスを含み、インダクタンスを主成分とする。ゲートインピーダンス３０の一端はゲート駆動回路１０に接続され、他端は半導体モジュールＳ１の内部のゲート抵抗２０に接続される。ゲートインピーダンス３０は、１００ｋＷ以上の電力変換器では、配線長が数１０ｃｍ〜１ｍ以上になることもあり、数１００ｎＨになる。
【０００５】
半導体モジュールＳ１は、ゲート抵抗２０、半導体スイッチＱ１、ダイオードＤ１、陽極端子１および陰極端子２を備える。半導体スイッチＱ１のゲートとソースとの間には入力容量１００が形成される。入力容量１００は、半導体スイッチＱ１の内部に存在する寄生容量であり、半導体モジュールＳ１の電流容量に依存して大きくなる。ゲート抵抗２０は、半導体スイッチＱ１における寄生振動防止用であり、一端はゲートインピーダンス３０に接続され、他端は半導体スイッチＱ１のゲート電極Ｇに接続されている。
【０００６】
半導体スイッチＱ１は、ゲートＧ−ソースＳ間電圧が一定値以上になるとドレインＤ−ソースＳ間を通電し、それ以外は遮断する。ゲートＧ−ソースＳ間電圧はデバイス固有の値であり、しきい値と呼ばれる。なお、図５では、半導体スイッチＱ１としてＭＯＳＦＥＴを用いたが、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）でも同様である。
【０００７】
ダイオードＤ１は、半導体スイッチＱ１のドレインとソースとの間に設けられ、カソードはドレインに接続され、アノードはソースに接続される。陽極端子１は、半導体スイッチＱ１のドレインから引き出され、陰極端子２は、半導体スイッチＱ１のソースから引き出されている。陽極端子１および陰極端子２は、それぞれ、図示しない電源または負荷に接続される。
【０００８】
次に、従来のアーム回路のスイッチング動作を図６に示す波形図を参照しながら説明する。ゲート駆動回路１０は、半導体スイッチＱ１をオンオフさせる場合、矩形波電圧Ｖ（ｇｓ０）を出力する。矩形波電圧Ｖ（ｇｓ０）は、ゲートインピーダンス３０およびゲート抵抗２０を経由して半導体スイッチＱ１のゲートに印加され、半導体スイッチＱ１のＧ−Ｓ間電圧Ｖ（ｇｓ）になる。Ｇ−Ｓ間電圧Ｖ（ｇｓ）の変化率ｄｖ／ｄｔは、入力容量１００の充放電によって抑制される。充放電電流の変化率は、ゲートインピーダンス３０によって抑制される。このため、図６（ｂ）に示すように、Ｇ−Ｓ間電圧Ｖ（ｇｓ）の変化に遅れが生じると同時に、半導体スイッチＱ１のスイッチング速度が遅くなる。
【０００９】
このとき、ゲート駆動回路１０の電流は、図６（ａ）のＩ（Ｒ２）で示され、１Ａに近いピークを有する。ピーク電流をゲート駆動回路１０から流す必要があるので、ゲート駆動回路１０の電気的ストレスが大きくなると同時に、ゲート駆動回路１０の小型化の制約になっている。
【００１０】
図７は半導体スイッチＱ２としてＪＦＥＴ（Junction Field-Effect Transistor）を用いた場合のアーム回路の回路図である。ＪＦＥＴは、Ｇ−Ｓ間に順方向電圧を印加すると順方向電流が流れるため、ＪＦＥＴのターンオン時には、ゲートにパルス電流を流す回路が必要になる。ＪＦＥＴを用いた回路の詳細は非特許文献１に説明されている。
【００１１】
なお、特許文献１では、ＪＦＥＴをオンオフさせる回路が説明されているが、Ｇ−Ｓ間に順方向通電特性があるＳＩＴ（Static induction transistor）、ＨＥＭＴ（High Electron Mobility Transistor）またはＢＪＴ（Bipolar junction transistor）についても同様である。
【先行技術文献】
【非特許文献】
【００１２】
【非特許文献１】Robin Kelley, SemiSouth, USA、「Optimized Gate Driver for Enhancement-Mode SiC JFET Used in 480VAV SMPS and 1kV PV-Inverters」PCIM Europe 2009 12 . 14 May 2009, Nuremberg
【発明の概要】
【発明が解決しようとする課題】
【００１３】
半導体スイッチのスイッチング速度は、半導体スイッチのＧ−Ｓ間電圧波形Ｖ（ｇｓ）に関係し、特に、閾値付近におけるＧ−Ｓ間の電圧変化率ｄｖ（ｇｓ）／ｄｔが大きく影響する。半導体スイッチには入力容量が存在するので、高い電圧変化率ｄｖ（ｇｓ）／ｄｔを得るためにはゲート駆動回路からピーク値が大きい電流を流す必要がある。このため、ゲート駆動回路の負担が大きいという問題がある。
【００１４】
また、実際の回路では、ゲート駆動回路と半導体スイッチの間にゲートインピーダンスとゲート抵抗が存在するので、充分なゲート電流を流すことは難しいという問題がある。
【００１５】
さらに、ＪＦＥＴのゲート駆動回路のようにターンオン時に積極的に電流を流す必要がある場合は、ゲート配線のインピーダンスが大きな障害になるとういう問題がある。
【００１６】
本発明の課題は、半導体スイッチを小さい負担で駆動できるとともに、半導体スイッチに十分なゲート電流を流すことができ、しかも、ゲート配線のインピーダンスによる障害を回避できる半導体モジュールを提供することにある。
【課題を解決するための手段】
【００１７】
上記の課題を解決するために、本発明に係る半導体モジュールは、ゲートに印加される電圧に応じてオンオフする半導体スイッチと、半導体スイッチのソース電位に対して正極性を有する正極コンデンサと、半導体スイッチのソース電位に対して負極性を有する負極コンデンサと、正極コンデンサを充電する機能を有し、半導体スイッチをターンオンさせる場合は正極コンデンサからの電流を半導体スイッチのゲートに流すターンオン制御部と、負極コンデンサを充電する機能を有し、半導体スイッチをターンオフさせる場合は半導体スイッチのゲートからの電流を負極コンデンサに流すターンオフ制御部を備えることを特徴とする。
【発明の効果】
【００１８】
本発明によれば、ゲート配線のインピーダンスの影響を回避することができ、半導体スイッチのＧ−Ｓ間の電圧変化率ｄｖ（ｇｓ）／ｄｔを大きくできるので、高速なスイッチング動作が可能になる。また、半導体スイッチのゲートに印加される電圧を生成するゲート駆動回路のピーク電流を小さくできるので負担が小さくなり、ゲート駆動回路を小型にできる。
【図面の簡単な説明】
【００１９】
【図１】本発明の実施例１に係る半導体モジュールを含むアーム回路の回路図である。
【図２】本発明の実施例１に係る半導体モジュールのスイッチング動作のシミュレーション結果を示す波形図である。
【図３】本発明の実施例２に係る半導体モジュールを含むアーム回路の回路図である。
【図４】本発明の実施例２に係る半導体モジュールのスイッチング動作のシミュレーション結果を示す波形図である。
【図５】従来の半導体モジュールを含むＰＷＭインバータの１アーム分を抜き出して示すアーム回路の構成を示す回路図である。
【図６】図５に示すアーム回路のスイッチング動作を説明するため波形図である。
【図７】従来のＪＦＥＴを用いたアーム回路の構成を示す回路図である。
【発明を実施するための形態】
【００２０】
以下、本発明の実施の形態に係る半導体モジュールについて、図面を参照しながら詳細に説明する。
【実施例１】
【００２１】
図１は、本発明の実施例１に係る半導体モジュールを含むアーム回路の回路図である。アーム回路は、ゲート駆動回路１０、ゲートインピーダンス３０および半導体モジュールＳ１を備える。半導体モジュールＳ１は、半導体スイッチおよびその周辺回路をモジュール化したものである。
【００２２】
ゲート駆動回路１０は、半導体モジュールＳ１を駆動するための矩形波電圧Ｖ（ｇｓ０）を制御信号として生成し、生成された制御信号をゲート配線を経由して半導体モジュールＳ１に出力する。
【００２３】
ゲートインピーダンス３０は、ゲート駆動回路１０の内部インピーダンスおよびゲート駆動回路１０と半導体モジュールＳ１とを接続するゲート配線のインピーダンスを含み、インダクタンスを主成分とする。ゲートインピーダンス３０の一端はゲート駆動回路１０に接続され、他端は半導体モジュールＳ１の内部のゲート抵抗１１４に接続される。
【００２４】
半導体モジュールＳ１は、正極コンデンサ１１０、負極コンデンサ１１１、ターンオンを補助するトランジスタ１１２、ターンオフを補助するトランジスタ１１３、ゲート抵抗１１４、半導体スイッチＱ１、ダイオードＤ１、陽極端子１および陰極端子２を備える。半導体スイッチＱ１のゲートとソースとの間には入力容量１００が形成されている。入力容量１００は、半導体スイッチＱ１の内部に存在する寄生容量であり、半導体モジュールＳ１の電流容量に依存して大きくなる。
【００２５】
正極コンデンサ１１０は、一端がトランジスタ１１２のコレクタに接続され、他端が負極コンデンサ１１１の一端に接続されている。負極コンデンサ１１１の他端は、トランジスタ１１３のコレクタに接続される。正極コンデンサ１１０と負極コンデンサ１１１の接続点は、半導体スイッチＱ１のソースに接続される。正極コンデンサ１１０および負極コンデンサ１１１は、入力容量１００よりも充分大きい容量（１０倍以上の容量）を有する。
【００２６】
トランジスタ１１２は、本発明のターンオン制御部に対応する。トランジスタ１１２は、ＮＰＮトランジスタからなり、そのエミッタは半導体スイッチＱ１のゲートとゲート抵抗１１４との接続点に接続され、ベースはゲートインピーダンス３０とゲート抵抗１１４の接続点に接続されている。トランジスタ１１２は、正極コンデンサ１１０からの電流を入力容量１００に流して充電する機能の他に、正極コンデンサ１１０の充電機能をも有する。即ち、正極コンデンサ１１０には、ゲート駆動回路１０から正電圧が送られてきた場合にトランジスタ１１２のベース−コレクタ間のＰＮ接合を介して正電圧が充電される。
【００２７】
トランジスタ１１３は、本発明のターンオフ制御部に対応する。トランジスタ１１３は、ＰＮＰトランジスタからなり、そのエミッタは半導体スイッチＱ１のゲートとゲート抵抗１１４との接続点に接続され、ベースはゲートインピーダンス３０とゲート抵抗１１４との接続点に接続される。トランジスタ１１３は、入力容量１００からの電流を負極コンデンサ１１１に流して充放電する機能の他に、負極コンデンサ１１１の充電機能をも有する。即ち、負極コンデンサ１１１には、ゲート駆動回路１０から負電圧が送られてきているときにトランジスタ１１３のベース−コレクタ間のＮＰ接合を介して負電圧が充電される。
【００２８】
ゲート抵抗１１４は、半導体スイッチＱ１における寄生振動の防止用であり、一端はゲートインピーダンス３０に接続され、他端は半導体スイッチＱ１のゲートに接続される。
【００２９】
半導体スイッチＱ１は、ゲート−ソース間電圧が一定値以上の場合にドレイン−ソース間を通電し、それ以外は遮断する。Ｇ−Ｓ間電圧はデバイス固有の値であり、しきい値と呼ばれている。なお、図１においては、半導体スイッチＱ１としてＭＯＳＦＥＴの記号を用いたが、ＩＧＢＴを用いることもできる。
【００３０】
ダイオードＤ１は、半導体スイッチＱ１のドレイン電極Ｄとソース電極Ｓとの間に設けられ、そのカソードはドレイン電極Ｄに接続され、アノードはソース電極Ｓに接続される。
【００３１】
また、陽極端子１は、半導体スイッチＱ１のドレインから引き出され、陰極端子２は、半導体スイッチＱ１のソースから引き出されている。陽極端子１および陰極端子２は、それぞれ、図示しない電源または負荷に接続される。
【００３２】
次に、このように構成される実施例１に係る半導体モジュールを含むアーム回路のスイッチング動作を、図２に示す波形図を参照しながら説明する。
【００３３】
ゲート駆動回路１０から出力される電圧Ｖ（ｇｓ０）が負の時、入力容量１００の端子電圧も負となる。この状態において、図２（ｂ）に示すように、ゲート駆動回路１０から出力される電圧Ｖ（ｇｓ０）が負から正に変化すると、ゲート抵抗１１４に対して順方向の端子電圧が発生し、これに伴って、トランジスタ１１２のベース−エミッタ間に正電圧が印加され、トランジスタ１１２がオンする。これにより、正極コンデンサ１１０から入力容量１００へ電流が流れて充電が行われる。この充電は、ゲート配線を経由しないため、ゲートインピーダンス３０の影響を受けない。
【００３４】
また、ゲート駆動回路１０の電流は、ゲート抵抗１１４の電流とトランジスタ１１２のベース電流の和であるため、正極コンデンサ１１０の充放電電流に対してピーク値が小さくなっている。
【００３５】
ゲート駆動回路１０から出力される電圧Ｖ（ｇｓ０）が正から負に変化すると、ゲート抵抗１１４に対して逆方向の端子電圧が発生し、これに伴って、トランジスタ１１３のベース−エミッタ間に負電圧が印加され、トランジスタ１１３がオンする。これにより、負極コンデンサ１１１から入力容量１００へ電流が流れて充電が行われる。この充電も、ゲート配線を経由しないため、ゲートインピーダンス３０の影響を受けない。
【００３６】
なお、トランジスタ１１２およびトランジスタ１１３としては、直流電流増幅率（ｈｆｅ）が大きいものが用いられる。これにより、大きい電流を半導体スイッチＱ１に流すことができるので、入力容量１００の充放電時間が短縮され、半導体スイッチＱ１のスイッチング遅れを短縮すると同時にスイッチング速度を高速化できる。その結果、即応性に優れた半導体モジュールを提供できる。
【００３７】
図２は、実施例１に係る半導体モジュールのスイッチング動作のシミュレーション結果を示す波形図である。図２において、Ｉ（Ｒ２）は、入力容量１００の充電電流であり、この電流は例えば７Ａである。Ｉ（Ｌ３０）は、ゲート駆動回路１０の電流であり、この電流は例えば３００ｍＡである。
【００３８】
図２（ａ）に示すように、ゲート駆動回路１０のピーク電流は従来（図６参照）に較べて小さい。また、図２（ｂ）に示すように、半導体スイッチＱ１のゲートに印加される電圧Ｖ（ｇｓ）が負から正になるときに、正極コンデンサ１１０が放電し、その端子電圧Ｖ（ｖｄｃ１）は、図２（ｃ）に示すように、４１μｓ付近で若干低くなる程度である。一方、半導体スイッチＱ１のゲートに印加される電圧Ｖ（ｇｓ）が正から負になるときは、負極コンデンサ１１１が放電し、その端子電圧Ｖ（ｖｄｃ２）は、図２（ｃ）に示すように、５０μｓ付近で若干高くなる。
【００３９】
このように、実施例１に係る半導体モジュールでは、最短経路で入力容量１００に対する充放電が行われるため、従来の波形（図６参照）と比較して、ゲートに印加する電圧Ｖ（ｇｓ）の立ち上がりおよび立ち下がり時間を短縮できる。また、ゲート駆動回路１０が動作してから半導体スイッチＱ１がスイッチング動作するまでの遅れ時間を短縮できる。
【実施例２】
【００４０】
図３は本発明の実施例２に係る半導体モジュールを含むアーム回路の回路図である。アーム回路は、ゲート駆動回路１０、ゲートインピーダンス３０および半導体モジュールＳ１’を備える。半導体モジュールＳ１’は、実施例１に係る半導体モジュールＳ１に、コンデンサ１１５、ダイオード１１６、抵抗１１７、ダイオード１１８および抵抗１１９が追加されるとともに、半導体スイッチＱ２がＪＦＥＴにより構成される。コンデンサ１１５は、本発明の過渡コンデンサに対応する。以下、実施例１と相違する部分を主に説明する。
【００４１】
コンデンサ１１５は、ゲート抵抗１１４とゲートインピーダンス３０との接続点と、トランジスタ１１２のベースとの間に設けられ、トランジスタ１１２を、半導体スイッチＱ２のターンオンの過渡時にのみ導通（オン）させるように動作させる。
【００４２】
抵抗１１９の一端は、ゲート抵抗１１４とゲートインピーダンス３０との接続点に接続され、他端はダイオード１１８のアノードに接続される。ダイオード１１８のカソードは、トランジスタ１１２のコレクタと正極コンデンサ１１０との接続点に接続される。抵抗１１９およびダイオード１１８は、正極コンデンサ１１０を正極に充電する充電回路として機能する。
【００４３】
抵抗１１７の一端は、トランジスタ１１３のコレクタと負極コンデンサ１１１との接続点に接続され、他端はダイオード１１６のアノードに接続される。ダイオード１１６のカソードは、トランジスタ１１２のベースとコンデンサ１１５との接続点に接続される。抵抗１１７およびダイオード１１６は、コンデンサ１１５を放電する放電回路として機能する。
【００４４】
次に、このように構成される実施例２に係る半導体モジュールを含むアーム回路のスイッチング動作を、図４に示す実施例２に係る半導体モジュールのスイッチング動作のシミュレーション結果を示す波形図を参照しながら説明する。図４（ａ）では、Ｉ（Ｒ２）はＪＦＥＴのゲート電流と入力容量１００の充電電流の和であり、Ｉ（Ｌ３０）はゲート駆動回路１０の電流である。
【００４５】
なお、ゲート駆動回路１０から出力される電圧Ｖ（ｇｓ０）を正から負に変化させるターンオフ動作（図４における５０μｓ付近の動作）は、図１および図２を参照して説明した実施例１に係る半導体モジュールの動作と同じであるので、その説明を省略する。
【００４６】
ゲート駆動回路１０から出力される電圧Ｖ（ｇｓ０）が負から正に変化する場合のターンオン動作は、以下のようになる。即ち、図４（ｂ）に示すように、ゲート駆動回路１０から出力される電圧Ｖ（ｇｓ０）が負から正に変化すると、抵抗１１４に順方向の電圧が発生する。
【００４７】
このとき、コンデンサ１１５を介してトランジスタ１１２のベースに電流が流れてトランジスタ１１２が導通し、正極コンデンサ１１０からＪＦＥＴのゲートに対して電流が供給される。コンデンサ１１５が充電され、その端子電圧が一定値以上になると、トランジスタ１１２のベース電流が流れなくなるので、トランジスタ１１２がオフする。トランジスタ１１２から放電した正極コンデンサ１１０は、抵抗１１９とダイオード１１８によって充電される。
【００４８】
コンデンサ１１５の放電は、ゲート駆動回路１０から出力される電圧Ｖ（ｇｓ０）が負の時に、コンデンサ１１５、ダイオード１１６、抵抗１１７、負極コンデンサ１１１およびゲート駆動回路１０を介して行われる。
【００４９】
図４（ａ）に示すように、ゲート駆動回路１０のピーク電流は従来に較べて小さい。また、図４（ｂ）に示すように、半導体スイッチＱ２のゲートに印加される電圧Ｖ（ｇｓ）が負から正になるときに、正極コンデンサ１１０が放電し、その端子電圧Ｖ（ｖｄｃ１）は、図４（ｃ）に示すように、４１μｓ付近で若干低くなる。一方、半導体スイッチＱ２のゲートに印加される電圧Ｖ（ｇｓ）が正から負になるときは、負極コンデンサ１１１が放電し、その端子電圧Ｖ（ｖｄｃ２）は、図４（ｃ）に示すように、５１μｓ付近で若干高くなる。
【００５０】
このように、実施例２に係る半導体モジュールでは、半導体スイッチＱ２のターンオン時においては、図４（ａ）に示すように、そのゲートに、ゲート電流Ｉ（Ｒ２）として充分なパルス電流を流している。また、この時のゲート駆動回路１０のピーク電流Ｉ（Ｌ３０）は非常に小さい。これにより、半導体スイッチＱ２のゲート−ソース間の変化率が改善されている。
【００５１】
以上説明したように本発明によれば、ゲート駆動回路のピーク電流が抑えられるので、ゲート駆動回路の負担を小さくすることができる。その結果、ゲート駆動回路を小型化できる。また、ゲート駆動回路と半導体モジュールとの間に存在するゲート配線のインピーダンスによって発生する電圧降下が小さくなるので、ゲート配線のインピーダンスの影響を受けにくくすることができる。
【００５２】
さらに、半導体スイッチのゲート−ソース間電圧の変化率を高くできるため、半導体スイッチの高速スイッチングを実現できる。
【産業上の利用可能性】
【００５３】
本発明は、インバータ装置などのアーム回路に利用可能である。
【符号の説明】
【００５４】
１ 陽極端子
２ 陰極端子
１０ ゲート駆動回路
３０ ゲートインピーダンス
１１０ 正極コンデンサ
１１１ 負極コンデンサ
１１２，１１３ トランジスタ
１１４ ゲート抵抗
１１５ コンデンサ
１１６，１１８ ダイオード
１１７，１１９ 抵抗
Ｓ１，Ｓ１’ 半導体モジュール
Ｑ１，Ｑ２ 半導体スイッチ
Ｄ１ ダイオード
【特許請求の範囲】
【請求項１】
ゲートに印加される電圧に応じてオンオフする半導体スイッチと、
前記半導体スイッチのソース電位に対して正極性を有する正極コンデンサと、
前記半導体スイッチのソース電位に対して負極性を有する負極コンデンサと、
前記正極コンデンサを充電する機能を有し、前記半導体スイッチをターンオンさせる場合には前記正極コンデンサからの電流を前記半導体スイッチのゲートに流すターンオン制御部と、
前記負極コンデンサを充電する機能を有し、前記半導体スイッチをターンオフさせる場合には前記負極コンデンサからの電流を前記半導体スイッチのゲートに流すターンオフ制御部と、
を備えることを特徴とする半導体モジュール。
【請求項２】
前記ターンオン制御部は、前記半導体スイッチのゲートに印加される電圧が負から正に変化する場合にオンして前記正極コンデンサからの電流を前記半導体スイッチのゲートに流すトランジスタからなり、
前記ターンオフ制御部は、前記半導体スイッチのゲートに印加される電圧が正から負に変化する場合にオンして前記半導体スイッチのゲートからの電流を前記負極コンデンサに流すトランジスタからなることを特徴とする請求項１記載の半導体モジュール。
【請求項３】
前記半導体スイッチのターンオンの過渡時にのみ前記ターンオン制御部をオンさせるための過渡コンデンサを備えることを特徴とする請求項１または請求項２記載の半導体モジュール。
【請求項４】
前記正極コンデンサを充電する充電回路および前記過渡コンデンサを放電させる放電回路を備えることを特徴とする請求項３記載の半導体モジュール。
【請求項１】
ゲートに印加される電圧に応じてオンオフする半導体スイッチと、
前記半導体スイッチのソース電位に対して正極性を有する正極コンデンサと、
前記半導体スイッチのソース電位に対して負極性を有する負極コンデンサと、
前記正極コンデンサを充電する機能を有し、前記半導体スイッチをターンオンさせる場合には前記正極コンデンサからの電流を前記半導体スイッチのゲートに流すターンオン制御部と、
前記負極コンデンサを充電する機能を有し、前記半導体スイッチをターンオフさせる場合には前記負極コンデンサからの電流を前記半導体スイッチのゲートに流すターンオフ制御部と、
を備えることを特徴とする半導体モジュール。
【請求項２】
前記ターンオン制御部は、前記半導体スイッチのゲートに印加される電圧が負から正に変化する場合にオンして前記正極コンデンサからの電流を前記半導体スイッチのゲートに流すトランジスタからなり、
前記ターンオフ制御部は、前記半導体スイッチのゲートに印加される電圧が正から負に変化する場合にオンして前記半導体スイッチのゲートからの電流を前記負極コンデンサに流すトランジスタからなることを特徴とする請求項１記載の半導体モジュール。
【請求項３】
前記半導体スイッチのターンオンの過渡時にのみ前記ターンオン制御部をオンさせるための過渡コンデンサを備えることを特徴とする請求項１または請求項２記載の半導体モジュール。
【請求項４】
前記正極コンデンサを充電する充電回路および前記過渡コンデンサを放電させる放電回路を備えることを特徴とする請求項３記載の半導体モジュール。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１３−６２９６５（Ｐ２０１３−６２９６５Ａ）
【公開日】平成２５年４月４日（２０１３．４．４）
【国際特許分類】
【出願番号】特願２０１１−２００３０８（Ｐ２０１１−２００３０８）
【出願日】平成２３年９月１４日（２０１１．９．１４）
【国等の委託研究の成果に係る記載事項】（出願人による申告）平成２１年度、新エネルギー・産業技術総合開発機構からの委託研究「次世代パワーエレクトロニクス技術開発」、産業技術力強化法第１９条の適用を受ける特許出願
【出願人】（０００１０６２７６）サンケン電気株式会社 (982)
【出願人】（０００００３９９７）日産自動車株式会社 (16,386)
【出願人】（０００００５２３４）富士電機株式会社 (3,146)
【Ｆターム（参考）】
【公開日】平成２５年４月４日（２０１３．４．４）
【国際特許分類】
【出願日】平成２３年９月１４日（２０１１．９．１４）
【国等の委託研究の成果に係る記載事項】（出願人による申告）平成２１年度、新エネルギー・産業技術総合開発機構からの委託研究「次世代パワーエレクトロニクス技術開発」、産業技術力強化法第１９条の適用を受ける特許出願
【出願人】（０００１０６２７６）サンケン電気株式会社 (982)
【出願人】（０００００３９９７）日産自動車株式会社 (16,386)
【出願人】（０００００５２３４）富士電機株式会社 (3,146)
【Ｆターム（参考）】
[ Back to top ]