半導体不揮発性メモリ装置
【課題】占有面積を増加することなくトンネル絶縁膜の劣化を抑制して高い信頼性を持った電気的書き換え可能な半導体不揮発性メモリ装置を得る。
【解決手段】トンネル領域を有する半導体不揮発性メモリにおいて、トンネル領域の周囲部分は掘り下げられており、掘り下げられたドレイン領域には、空乏化電極絶縁膜を介して、トンネル領域の一部を空乏化するための電位を自由に与えることが可能な空乏化電極を配置する。
【解決手段】トンネル領域を有する半導体不揮発性メモリにおいて、トンネル領域の周囲部分は掘り下げられており、掘り下げられたドレイン領域には、空乏化電極絶縁膜を介して、トンネル領域の一部を空乏化するための電位を自由に与えることが可能な空乏化電極を配置する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子機器に用いられる電気的書き換え可能な半導体不揮発性メモリ装置に関する。
【背景技術】
【０００２】
電気的書き換え可能な半導体不揮発性メモリセル（以下ＥＥＰＲＯＭセルと略す）は、基本的に以下のような構成を有する。即ち、Ｐ型シリコン基板上にチャネル領域を介してＮ型ソース領域とＮ型ドレイン領域が配置され、Ｎ型ドレイン領域上の一部にトンネル領域を設け、約１００Åあるいはそれ以下の薄いシリコン酸化膜あるはシリコン酸化膜とシリコン窒化膜の複合膜などからなるトンネル絶縁膜を介してフローティングゲート電極が形成され、フローティングゲート電極上には薄い絶縁膜からなるコントロール絶縁膜を介してコントロールゲート電極が形成されており、フローティングゲート電極はコントロールゲート電極と強く容量結合している。フローティングゲート電極は周囲から電気的に絶縁されており、その内部に電荷を長期間蓄えておくことができる。
【０００３】
フローティングゲート電極およびコントロールゲート電極は、チャネル領域上に延設されておりチャネル領域のコンダクタンスはフローティングゲート電極の電位によって変化する。したがって、フローティングゲート電極中の電化量を変えることにより情報を不揮発性で記憶することができる。トンネル領域を兼ねたドレイン領域にコントロールゲートに対して約１５Ｖ以上の電位差を与えることにより、トンネル電流を発生させ、フローティングゲートの電子をトンネル領域のトンネル絶縁膜を介してドレイン領域に放出したり、逆にフローティングゲート電極に電子を注入したりすることができる。
【０００４】
このようにして、フローティングゲートの電荷量を変化させて、不揮発性メモリとして機能させる。このようなＥＥＰＲＯＭセルをマトリクス状に多数配置して、メモリアレイを形成し、大容量の不揮発性メモリ半導体装置を得ることもできる。
【０００５】
ここで、特に電子を通過させるトンネル絶縁膜を有するトンネル領域は重要である。一方で数十万回に及ぶ多数回のメモリセル情報の書き換えを可能にし、他方でメモリ情報の数十年にわたる長期保存（電荷の保持）の要求に対して支配的な役目を果たす。
【０００６】
トンネル領域およびトンネル絶縁膜の信頼性改善策として、ドレイン領域と隣接して不純物濃度の異なるトンネル領域を設けて書き換え特性や保持特性を向上させる例も提案されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平１−１６００５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、改善例のようにドレイン領域と別に専用のトンネル領域を設ける半導体装置においては、占有面積が増大し半導体装置のコストアップに繋がるなどの問題点があった。また、書き換え特性や保持特性に顕著に影響を与えるトンネル領域のエッジへの配慮はなされていなかった。そこで、占有面積を増加することなくトンネル絶縁膜の劣化を抑制して高い信頼性を持った電気的書き換え可能な半導体不揮発性メモリ装置を得ることを課題とする。
【課題を解決するための手段】
【０００９】
本発明は、上記課題を解決するため、第１導電型の半導体表面領域の表面に、互いに間隔を置いて設けられた第２導電型のソース領域とドレイン領域と、前記ソース領域と前記ドレイン領域との間の前記半導体領域表面であるチャネル形成領域と、前記ソース領域と前記ドレイン領域と前記チャネル形成領域の上にゲート絶縁膜を介して設けられたフローティングゲート電極と、前記フローティングゲート電極とコントロール絶縁膜を介して容量結合したコントロールゲート電極とからなる電気的書き換え可能な半導体不揮発性メモリにおいて、前記ドレイン領域内のトンネル領域にはトンネル絶縁膜が設けられており、前記トンネル絶縁膜を介して前記フローティングゲート電極が配置されており、前記ドレイン領域の前記トンネル領域周囲部分は掘り下げられており、掘り下げられた前記ドレイン領域には、空乏化電極絶縁膜を介して、前記トンネル領域の一部を空乏化するための電位を自由に変えることが可能な空乏化電極が配置されている半導体不揮発性メモリ装置を提供する。
【発明の効果】
【００１０】
電気的書き換え可能な半導体不揮発性メモリ装置の書き換え特性や保持特性に顕著に影響を与えるトンネル領域において、欠陥の生じやすいエッジ部への電界集中の防止、カップリングレシオの増大、不良箇所の除外が可能となり、占有面積を増加することなくトンネル絶縁膜の劣化を抑制して高い信頼性を持った電気的書き換え可能な半導体不揮発性メモリ装置を得ることができる。
【図面の簡単な説明】
【００１１】
【図１】半導体不揮発性メモリ装置の第１の実施例を示す模式的断面図である。
【図２】半導体不揮発性メモリ装置の第１の実施例を示す模式的平面図である。
【図３】半導体不揮発性メモリ装置の第１の実施例において、空乏層が形成された状態を示す模式的断面図である。
【図４】半導体不揮発性メモリ装置の第２の実施例を示す模式的断面図である。
【図５】半導体不揮発性メモリ装置の第２の実施例を示す模式的平面図である。
【図６】半導体不揮発性メモリ装置の第２の実施例において、空乏層が形成された状態を示す模式的断面図である。
【図７】半導体不揮発性メモリ装置の第３の実施例を示す模式的断面図である。
【図８】半導体不揮発性メモリ装置の第３の実施例を示す模式的平面図である。
【図９】半導体不揮発性メモリ装置の第３の実施例において、空乏層が形成された状態を示す模式的断面図である。
【発明を実施するための形態】
【００１２】
以下では図面を参考に発明を実施するための様々な形態を実施例に基づいて説明する。
【実施例１】
【００１３】
半導体不揮発性メモリ装置の第１の実施例について、図１から図３を参照して説明する。
【００１４】
図１は、半導体不揮発性メモリ装置の実施例を示す模式的断面図である。第１導電型のＰ型のシリコン基板１０１表面に、互いに間隔を置いて第２導電型のＮ型のソース領域２０１とドレイン領域２０２とが設けられ、ソース領域２０１とドレイン領域２０２との間のＰ型のシリコン基板１０１表面であるチャネル形成領域と、ソース領域２０１とドレイン領域２０２とチャネル形成領域の上には、例えばシリコン酸化膜からなる厚さ４００Åのゲート絶縁膜３０１を介してポリシリコンなどからなるフローティングゲート電極５０１が設けられ、フローティングゲート電極５０１上には、シリコン酸化膜やシリコン窒化膜あるいはそれらの複合膜などからなるコントロール絶縁膜６０１を介して容量結合したポリシリコンなどからなるコントロールゲート電極７０１が形成されている。ここで、ドレイン領域２０２内のトンネル領域８０１の表面は、ドレイン領域２０２の表面よりもドレイン領域２０２内部側へ掘り下げられた位置に来るように設定されており、トンネル領域８０１の表面にはシリコン酸化膜やシリコン窒化膜あるいはそれらの複合膜などからなるトンネル絶縁膜４０１が設けられている。
【００１５】
そして、トンネル領域８０１の周囲部分のドレイン領域２０２は掘り下げられており、掘り下げられたドレイン領域２０２には、ゲート絶縁膜３０１よりも膜厚が厚く、シリコン酸化膜やシリコン窒化膜あるいはそれらの複合膜などからなる空乏化電極絶縁膜３０２を介して、トンネル領域８０１の一部を空乏化するための、電位を自由に変えることが可能なポリシリコンなどからなる空乏化電極９７１が配置されている。
【００１６】
図２は、半導体不揮発性メモリ装置の実施例を示す模式的平面図である。図１に示した実施例を上側から平面的に見た図である。
【００１７】
図２に示すように、空乏化電極９７１は４つに分割されてトンネル領域８０１の周囲に空乏化電極絶縁膜３０２を介して配置されている。図示しないが、４つに分かれた空乏化電極９７１は、それぞれ独立した電圧を印加できるように電気的に接続されており、空乏化電極９７１を所定の電位に設定することにより、空乏化電極９７１側面のトンネル領域８０１を空乏化して空乏層を形成することができ、空乏層は空乏化電極９７１に印加された電圧による電界に応じて、トンネル絶縁膜４０１下面のトンネル領域８０１にも形成される。分割された空乏化電極９７１の印加電圧によって、トンネル絶縁膜４０１下面のトンネル領域８０１に形成された空乏層の幅や深さを自在にコントロールすることができる。図２では、空乏化電極９７１を４つに分割した例を示したが、本発明はこの数に制限されるものではなく、場合によっては、全体を一括した一つの空乏化電極９７１で形成しても良いし、より多くの個数に分割しても良い。
【００１８】
図３は、半導体不揮発性メモリ装置の実施例において、空乏層が形成された状態を示す模式的断面図である。空乏化電極９７１に高い電圧を印加した状態を示したもので、空乏化電極９７１側面のトンネル領域８０１およびドレイン領域２０２には空乏層２５１が形成されている。そして、空乏層２５１は、トンネル絶縁膜４０１の下面にも形成されて、トンネル領域８０１を狭めている。
【００１９】
データ書き換え動作においては、トンネル領域８０１のエッジ部分を空乏層２５１がカバーし、フローティングゲート電極５０１とドレイン領域２０２との間に高い電圧をかけた場合にも、トンネル領域８０１のエッジ部ではフローティングゲート電極５０１とドレイン領域２０２との間に大きな電界が印加されずに済み、実質的なトンネル絶縁膜４０１の厚さが増加したものと等価な構造になるため、最もストレスのかかるトンネル領域のエッジ部での電界集中を防止することができ、トンネル絶縁膜４０１の信頼性を向上させ、より多くのデータ書き換え回数やデータ保持時間を達成することができる。
【００２０】
また、空乏化電極９７１を複数配置し、電位をそれぞれ自由に設定することによって、トンネル領域８０１における空乏層２５１の広がりを自由に制御することが可能となり、実質的にトンネル絶縁膜４０１を介してトンネル領域８０１とフローティングゲート電極５０１との間で電子をやり取りするトンネリング領域を狭めたり、任意の位置に設定したりすることができる。これによって、前述のトンネル領域８０１のエッジ部を回避することをはじめとして、トンネリング面積を縮小することによって、フローティングゲート電極５０１とコントロールゲート電極７０１の間の容量と、フローティングゲート電極５０１とドレイン領域２０２の間の容量との比であるカップリングレシオを増大させることが可能となり、データ書き換えに要する印加電圧を減少させることができる。
【００２１】
さらに、トンネル絶縁膜４０１に欠陥などが生じた際には、その部分をトンネリング領域から外すことも可能であり、メモリセルを修復できる機能を備えることにもなる。
【００２２】
図３の例では、トンネル領域８０１の両側方向から空乏化絶縁膜３０２を介して空乏化電極９７１に高い電圧を印加して空乏層２５１を成長させてトンネリング領域を狭めている例を示したが、片側の空乏化電極９７１にのみ高電圧を印加することでトンネル領域８０１の片側方向からのみ空乏層２５１を成長させることも可能である。
【００２３】
このように、所望のカップリングレシオの確保や、トンネル絶縁膜４０１の欠陥部を避けるなどの目的に応じて、必要な位置の空乏化電極９７１に所定の電圧を印加することによって、空乏層２５１を成長させて、トンネリング領域の面積や位置を自由に規定することができる。
【００２４】
また、空乏化電極９７１とフローティングゲート電極５０１とは、ポリシリコンなどの一般的な半導体装置の製造に広く用いられる同一の材料により形成されているため、製造工程が容易である。また空乏化電極９７１とトンネル領域８０１およびドレイン領域２０２との間に形成された空乏化電極絶縁膜３０２の膜厚は、ゲート絶縁膜３０１の膜厚以上としてあるため、空乏化電極９７１とトンネル領域８０１あるいはドレイン領域２０２との間に最大印加電圧となる電圧が印加された場合にも、空乏化電極絶縁膜３０２が破壊したり劣化したりすることなく良好な特性を保つことが出来る。
【００２５】
さらに、トンネル絶縁膜４０１、あるいはコントロール絶縁膜６０１、あるいは空乏化電極絶縁膜３０２の少なくとも一つは、シリコン酸化膜とシリコン窒化膜の複合膜として信頼性を向上させている。
【００２６】
以上説明したとおり、本発明による実施例によれば、電気的書き換え可能な半導体不揮発性メモリ装置における書き換え特性や保持特性に顕著に影響を与えるトンネル領域８０１をドレイン領域２０２の表面から内部に入った領域に形成して、トンネル領域８０１の表面に形成されるトンネル絶縁膜４０１の膜質を向上させたり、欠陥の生じやすいエッジ部への電界集中を防止したり、カップリングレシオを増大させたり、不良箇所を外したりすることが可能となり、占有面積を増加することなくトンネル絶縁膜の劣化を抑制して高い信頼性を持った電気的書き換え可能な半導体不揮発性メモリ装置を得ることができる。
【００２７】
また、トンネル絶縁膜４０１は、ドレイン領域２０２の表面からドレイン領域２０２の内部へ掘り下げられた面に形成されているため、半導体基板表面の欠陥の多い領域を避けて、半導体基板内部の結晶性が良く、欠陥の少ない領域を用いて形成されることになる。これによって、トンネル絶縁膜の信頼性をさらに向上させ、データ書き換え回数や、データ保持時間を改善することができる。
【実施例２】
【００２８】
半導体不揮発性メモリ装置の第２の実施例について、図４から図６を参照して説明する。
【００２９】
図４は、半導体不揮発性メモリ装置の実施例を示す模式的断面図である。第１導電型のＰ型のシリコン基板１０１表面に、互いに間隔を置いて第２導電型のＮ型のソース領域２０１とドレイン領域２０２とが設けられ、ソース領域２０１とドレイン領域２０２との間のＰ型のシリコン基板１０１表面であるチャネル形成領域と、ソース領域２０１とドレイン領域２０２とチャネル形成領域の上には、例えばシリコン酸化膜からなる厚さ４００Åのゲート絶縁膜３０１を介してポリシリコンなどからなるフローティングゲート電極５０１が設けられ、フローティングゲート電極５０１上には、シリコン酸化膜やシリコン窒化膜あるいはそれらの複合膜などからなるコントロールゲート絶縁膜６０１を介して容量結合したポリシリコンなどからなるコントロールゲート電極７０１が形成されており、ドレイン領域２０２内のトンネル領域８０１上には、シリコン酸化膜やシリコン窒化膜あるいはそれらの複合膜などからなるトンネル絶縁膜４０１が設けられている。
【００３０】
トンネル絶縁膜４０１上にはフローティングゲート電極５０１が配置されており、トンネル絶縁膜４０１の近傍であって、トンネル絶縁膜４０１上のフローティングゲート電極５０１の周囲には、ゲート絶縁膜３０１よりも膜厚が厚く、シリコン酸化膜やシリコン窒化膜あるいはそれらの複合膜などからなる空乏化電極絶縁膜３０２を介して、トンネル領域８０１の一部を空乏化するための電位を自由に変えることが可能なポリシリコンなどからなる空乏化電極９７１が配置されている。
【００３１】
図５は、半導体不揮発性メモリ装置の実施例を示す模式的平面図である。図４に示した実施例を上側から平面的に見た図である。
【００３２】
図５に示すように、空乏化電極９７１は４つに分割されてトンネル絶縁膜４０１上のフローティングゲート電極５０１の周囲にトンネル絶縁膜４０１を囲むように、空乏化電極絶縁膜３０２を介して配置されている。図示しないが、４つに分かれた空乏化電極９７１は、それぞれ独立した電圧を印加できるように電気的に接続されており、空乏化電極９７１を所定の電位に設定することにより、空乏化電極９７１下面のドレイン領域２０２の表面領域を空乏化して空乏層を形成することができ、空乏層は空乏化電極９７１に印加された電圧による電界に応じて、トンネル絶縁膜４０１下面のトンネル領域８０１にも回りこんで形成される。分割された空乏化電極９７１の印加電圧によって、下面に位置するドレイン領域２０２およびトンネル絶縁膜４０１下面のトンネル領域８０１にも回りこんで形成された空乏層の幅や深さを自在にコントロールすることができる。図５では、空乏化電極９７１を４つに分割した例を示したが、本発明はこの数に制限されるものではなく、場合によっては、全体を一括した一つの空乏化電極９７１で形成しても良いし、より多くの個数に分割しても良い。
【００３３】
図６は、半導体不揮発性メモリ装置の実施例において、空乏層が形成された状態を示す模式的断面図である。空乏化電極９７１に高い電圧を印加した状態を示したもので、空乏化電極９７１下面のトンネル絶縁膜４０１近傍のドレイン領域２０２の表面には空乏層２５１が形成されている。そして、空乏層２５１の一部は、トンネル絶縁膜４０１の下面にも回りこみ、トンネル領域８０１を狭めている。
【００３４】
データ書き換え動作においては、トンネル領域８０１のエッジ部分を空乏層２５１がカバーし、フローティングゲート電極５０１とドレイン領域２０２との間に高い電圧をかけた場合にも、トンネル領域８０１のエッジ部ではフローティングゲート電極５０１とドレイン領域２０２との間に大きな電界が印加されずに済み、実質的なトンネル絶縁膜４０１の厚さが増加したものと等価な構造になるため、最もストレスのかかるトンネル領域のエッジ部での電界集中を防止することができ、トンネル絶縁膜４０１の信頼性を向上させ、より多くのデータ書き換え回数やデータ保持時間を達成することができる。
【００３５】
また、空乏化電極９７１を複数配置し、電位をそれぞれ自由に設定することによって、トンネル領域８０１における空乏層２５１の広がりを自由に制御することが可能となり、実質的にトンネル絶縁膜４０１を介してトンネル領域８０１とフローティングゲート電極５０１との間で電子をやり取りするトンネリング領域を狭めたり、任意の位置に設定したりすることができる。
【００３６】
これによって、前述のトンネル領域８０１のエッジ部を回避することをはじめとして、トンネリング面積を縮小することによって、フローティングゲート電極５０１とコントロールゲート電極７０１の間の容量と、フローティングゲート電極５０１とドレイン領域２０２の間の容量との比であるカップリングレシオを増大させることが可能となり、データ書き換えに要する印加電圧を減少させることができる。
【００３７】
さらに、トンネル絶縁膜４０１に欠陥などが生じた際には、その部分をトンネリング領域から外すことも可能であり、メモリセルを修復できる機能を備えることにもなる。
【００３８】
図６の例では、トンネル絶縁膜４０１の両側方向から空乏化電極９７１に高い電圧を印加して空乏層２５１を成長させてトンネリング領域を狭めている例を示したが、片側の空乏化電極９７１にのみ高電圧を印加することでトンネル絶縁膜４０１の片側方向からのみ空乏層２５１を成長させることも可能である。
【００３９】
このように、所望のカップリングレシオの確保や、トンネル絶縁膜４０１の欠陥部を避けるなどの目的に応じて、必要な位置の空乏化電極９７１に所定の電圧を印加することによって、空乏層２５１を成長させて、トンネリング領域の面積や位置を自由に規定することができる。
【００４０】
また、空乏化電極９７１とフローティングゲート電極５０１とは、ポリシリコンなどの一般的な半導体装置の製造に広く用いられる同一の材料により形成されているため、製造工程が容易である。また空乏化電極９７１とフローティングゲート電極５０１との間に形成された空乏化電極絶縁膜３０２の膜厚は、ゲート絶縁膜３０１の膜厚以上としてあるため、空乏化電極９７１とフローティングゲート電極５０１との間に最大印加電圧となる電圧が印加された場合にも、トンネル絶縁膜４０１が破壊したり劣化したりすることなく良好な特性を保つことが出来る。
【００４１】
さらに、トンネル絶縁膜４０１あるいはコントロールゲート絶縁膜６０１あるいは空乏化電極絶縁膜３０２の少なくとも一つは、シリコン酸化膜とシリコン窒化膜の複合膜として、信頼性を向上させている。
【００４２】
以上説明したとおり、本発明による実施例によれば、電気的書き換え可能な半導体不揮発性メモリ装置における書き換え特性や保持特性に顕著に影響を与えるトンネル領域８０１の欠陥の生じやすいエッジ部への電界集中を防止したり、カップリングレシオを増大させたり、不良箇所を外したりすることが可能となり、占有面積を増加することなくトンネル絶縁膜の劣化を抑制して高い信頼性を持った電気的書き換え可能な半導体不揮発性メモリ装置を得ることができる。
【実施例３】
【００４３】
半導体不揮発性メモリ装置の第３の実施例について、図７から図９を参照して説明する。
【００４４】
図７は、半導体不揮発性メモリ装置の実施例を示す模式的断面図である。第１導電型のＰ型のシリコン基板１０１表面に、互いに間隔を置いて第２導電型のＮ型のソース領域２０１とドレイン領域２０２とが設けられ、ソース領域２０１とドレイン領域２０２との間のＰ型のシリコン基板１０１表面であるチャネル形成領域と、ソース領域２０１とドレイン領域２０２とチャネル形成領域の上には、例えばシリコン酸化膜からなる厚さ４００Åのゲート絶縁膜３０１を介してポリシリコンなどからなるフローティングゲート電極５０１が設けられ、フローティングゲート電極５０１上には、シリコン酸化膜やシリコン窒化膜あるいはそれらの複合膜などからなるコントロールゲート絶縁膜６０１を介して容量結合したポリシリコンなどからなるコントロールゲート電極７０１が形成されており、ドレイン領域２０２内のトンネル領域８０１上には、シリコン酸化膜やシリコン窒化膜あるいはそれらの複合膜などからなるトンネル絶縁膜４０１が設けられている。
【００４５】
トンネル絶縁膜４０１上にはフローティングゲート電極５０１が配置されており、トンネル領域８０１の近傍にはドレイン領域２０２およびトンネル領域８０１に空乏層を発生させるための、電位を自在に設定可能であるＰ型の高い不純物濃度領域９２２が形成されている。
【００４６】
図８は、半導体不揮発性メモリ装置の実施例を示す模式的平面図である。図７に示した実施例を上側から平面的に見た図である。トンネル領域８０１の近傍にはＰ型の高い不純物濃度領域９２２が４つに分割されてトンネル絶縁膜４０１周囲を囲むように配置されている。４つに分かれたＰ型の高い不純物濃度領域９２２は、それぞれ独立した電圧を印加できるように電気的に接続されており、Ｐ型の高い不純物濃度領域９２２を所定の電位に設定することにより、Ｐ型の高い不純物濃度領域９２２下面のドレイン領域２０２ならびにトンネル絶縁膜４０１の下面のトンネル領域８０１も空乏化して空乏層を形成することができる。空乏層はＰ型の高い不純物濃度領域９２２に印加された電圧に応じて形成される。
【００４７】
分割されたＰ型の高い不純物濃度領域９２２の印加電圧によって、Ｐ型の高い不純物濃度領域９２２下面のドレイン領域２０２およびトンネル絶縁膜４０１下面にも回りこんで形成された空乏層の幅や深さを自在にコントロールすることができる。
【００４８】
ここで、Ｐ型の高い不純物濃度領域９２２の不純物濃度は１立方センチメートル当たり、１Ｅ１９ａｔｍｓ以上であり、かつ、ドレイン領域２０２のトンネル領域８０１の不純物濃度は１立方センチメートル当たり、１Ｅ１７ａｔｍｓ以下としているため、２桁以上の不純物濃度差があるために空乏層はＰ型の高い不純物濃度領域９２２内には殆ど伸びることなく、その殆どの幅をドレイン領域２０２およびトンネル領域８０１側に占めるように形成される。
【００４９】
したがって、Ｐ型の高い不純物濃度領域９２２に印加された電圧はドレイン領域２０２およびトンネル領域８０１側への空乏層の形成、成長へ有効に作用する。
【００５０】
図８では、Ｐ型の高い不純物濃度領域９２２を４つに分割した例を示したが、本発明はこの数に制限されるものではなく、場合によっては、全体を一括した形状の一つのＰ型の高い不純物濃度領域９２２で形成しても良いし、逆により多くの個数に分割しても良い。
【００５１】
図９は、半導体不揮発性メモリ装置の実施例において、空乏層が形成された状態を示す模式的断面図である。Ｐ型の高い不純物濃度領域９２２に高い電圧を印加した状態を示したもので、Ｐ型の高い不純物濃度領域９２２下面のドレイン領域２０２には空乏層２５１が形成されている。そして同時に、空乏層２５１の一部は、トンネル絶縁膜４０１の下面にも回りこみ、トンネル領域８０１を狭めている。
【００５２】
本発明の実施例によれば、データ書き換え動作においては、トンネル領域８０１のエッジ部分を空乏層２５１がカバーし、フローティングゲート電極５０１とドレイン領域２０２との間に高い電圧をかけた場合にも、トンネル領域８０１のエッジ部ではフローティングゲート電極５０１とドレイン領域２０２との間に大きな電界が印加されずに済み、実質的なトンネル絶縁膜４０１の厚さが増加したものと等価な構造になるため、最もストレスのかかるトンネル領域のエッジ部での電界集中を防止することができ、トンネル絶縁膜４０１の信頼性を向上させ、より多くのデータ書き換え回数やデータ保持時間を達成することができる。
【００５３】
また、Ｐ型の高い不純物濃度領域９２２を複数配置し、電位をそれぞれ自由に設定することによって、トンネル領域８０１における空乏層２５１の広がりを自由に制御することが可能となり、実質的にトンネル絶縁膜４０１を介してトンネル領域８０１とフローティングゲート電極５０１との間で電子をやり取りするトンネリング領域を狭めたり、任意の位置に設定したりすることができる。
【００５４】
これによって、前述のトンネル領域８０１のエッジ部を回避することをはじめとして、トンネリング面積を縮小することによって、フローティングゲート電極５０１とコントロールゲート電極７０１の間の容量と、フローティングゲート電極５０１とドレイン領域２０２の間の容量との比であるカップリングレシオを増大させることが可能となり、データ書き換えに要する印加電圧を減少させることができる。
【００５５】
さらに、トンネル絶縁膜４０１に欠陥などが生じた際には、その部分をトンネリング領域から外すことも可能であり、メモリセルを修復できる機能を備えることにもなる。
【００５６】
図９の例では、トンネル絶縁膜４０１の両側方向からＰ型の高い不純物濃度領域９２２に高い電圧を印加して空乏層２５１を成長させてトンネリング領域を狭めている例を示したが、片側のＰ型の高い不純物濃度領域９２２にのみ高電圧を印加することでトンネル絶縁膜４０１の片側方向からのみ空乏層２５１を成長させることも可能である。
【００５７】
このように、所望のカップリングレシオの確保や、トンネル絶縁膜４０１の欠陥部を避けるなどの目的に応じて、必要な位置のＰ型の高い不純物濃度領域９２２に所定の電圧を印加することによって、空乏層２５１を成長させて、トンネリング領域やその面積を自由に規定することができる。
【００５８】
さらに、トンネル絶縁膜４０１あるいはコントロールゲート絶縁膜６０１の少なくとも一つは、シリコン酸化膜とシリコン窒化膜の複合膜として、信頼性を向上させている。
【００５９】
以上説明したとおり、本発明による実施例によれば、電気的書き換え可能な半導体不揮発性メモリ装置における書き換え特性や保持特性に顕著に影響を与えるトンネル領域８０１の欠陥の生じやすいエッジ部への電界集中を防止したり、カップリングレシオを増大させたり、不良箇所を外したりすることが可能となり、占有面積を増加することなくトンネル絶縁膜の劣化を抑制して高い信頼性を持った電気的書き換え可能な半導体不揮発性メモリ装置を得ることができる。
【符号の説明】
【００６０】
１０１ Ｐ型のシリコン基板
２０１ ソース領域
２０２ ドレイン領域
２５１ 空乏層
３０１ ゲート絶縁膜
３０２ 空乏化電極絶縁膜
４０１ トンネル絶縁膜
５０１ フローティングゲート電極
６０１ コントロール絶縁膜
７０１ コントロールゲート電極
８０１ トンネル領域
９７１ 空乏化電極
【技術分野】
【０００１】
本発明は、電子機器に用いられる電気的書き換え可能な半導体不揮発性メモリ装置に関する。
【背景技術】
【０００２】
電気的書き換え可能な半導体不揮発性メモリセル（以下ＥＥＰＲＯＭセルと略す）は、基本的に以下のような構成を有する。即ち、Ｐ型シリコン基板上にチャネル領域を介してＮ型ソース領域とＮ型ドレイン領域が配置され、Ｎ型ドレイン領域上の一部にトンネル領域を設け、約１００Åあるいはそれ以下の薄いシリコン酸化膜あるはシリコン酸化膜とシリコン窒化膜の複合膜などからなるトンネル絶縁膜を介してフローティングゲート電極が形成され、フローティングゲート電極上には薄い絶縁膜からなるコントロール絶縁膜を介してコントロールゲート電極が形成されており、フローティングゲート電極はコントロールゲート電極と強く容量結合している。フローティングゲート電極は周囲から電気的に絶縁されており、その内部に電荷を長期間蓄えておくことができる。
【０００３】
フローティングゲート電極およびコントロールゲート電極は、チャネル領域上に延設されておりチャネル領域のコンダクタンスはフローティングゲート電極の電位によって変化する。したがって、フローティングゲート電極中の電化量を変えることにより情報を不揮発性で記憶することができる。トンネル領域を兼ねたドレイン領域にコントロールゲートに対して約１５Ｖ以上の電位差を与えることにより、トンネル電流を発生させ、フローティングゲートの電子をトンネル領域のトンネル絶縁膜を介してドレイン領域に放出したり、逆にフローティングゲート電極に電子を注入したりすることができる。
【０００４】
このようにして、フローティングゲートの電荷量を変化させて、不揮発性メモリとして機能させる。このようなＥＥＰＲＯＭセルをマトリクス状に多数配置して、メモリアレイを形成し、大容量の不揮発性メモリ半導体装置を得ることもできる。
【０００５】
ここで、特に電子を通過させるトンネル絶縁膜を有するトンネル領域は重要である。一方で数十万回に及ぶ多数回のメモリセル情報の書き換えを可能にし、他方でメモリ情報の数十年にわたる長期保存（電荷の保持）の要求に対して支配的な役目を果たす。
【０００６】
トンネル領域およびトンネル絶縁膜の信頼性改善策として、ドレイン領域と隣接して不純物濃度の異なるトンネル領域を設けて書き換え特性や保持特性を向上させる例も提案されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平１−１６００５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、改善例のようにドレイン領域と別に専用のトンネル領域を設ける半導体装置においては、占有面積が増大し半導体装置のコストアップに繋がるなどの問題点があった。また、書き換え特性や保持特性に顕著に影響を与えるトンネル領域のエッジへの配慮はなされていなかった。そこで、占有面積を増加することなくトンネル絶縁膜の劣化を抑制して高い信頼性を持った電気的書き換え可能な半導体不揮発性メモリ装置を得ることを課題とする。
【課題を解決するための手段】
【０００９】
本発明は、上記課題を解決するため、第１導電型の半導体表面領域の表面に、互いに間隔を置いて設けられた第２導電型のソース領域とドレイン領域と、前記ソース領域と前記ドレイン領域との間の前記半導体領域表面であるチャネル形成領域と、前記ソース領域と前記ドレイン領域と前記チャネル形成領域の上にゲート絶縁膜を介して設けられたフローティングゲート電極と、前記フローティングゲート電極とコントロール絶縁膜を介して容量結合したコントロールゲート電極とからなる電気的書き換え可能な半導体不揮発性メモリにおいて、前記ドレイン領域内のトンネル領域にはトンネル絶縁膜が設けられており、前記トンネル絶縁膜を介して前記フローティングゲート電極が配置されており、前記ドレイン領域の前記トンネル領域周囲部分は掘り下げられており、掘り下げられた前記ドレイン領域には、空乏化電極絶縁膜を介して、前記トンネル領域の一部を空乏化するための電位を自由に変えることが可能な空乏化電極が配置されている半導体不揮発性メモリ装置を提供する。
【発明の効果】
【００１０】
電気的書き換え可能な半導体不揮発性メモリ装置の書き換え特性や保持特性に顕著に影響を与えるトンネル領域において、欠陥の生じやすいエッジ部への電界集中の防止、カップリングレシオの増大、不良箇所の除外が可能となり、占有面積を増加することなくトンネル絶縁膜の劣化を抑制して高い信頼性を持った電気的書き換え可能な半導体不揮発性メモリ装置を得ることができる。
【図面の簡単な説明】
【００１１】
【図１】半導体不揮発性メモリ装置の第１の実施例を示す模式的断面図である。
【図２】半導体不揮発性メモリ装置の第１の実施例を示す模式的平面図である。
【図３】半導体不揮発性メモリ装置の第１の実施例において、空乏層が形成された状態を示す模式的断面図である。
【図４】半導体不揮発性メモリ装置の第２の実施例を示す模式的断面図である。
【図５】半導体不揮発性メモリ装置の第２の実施例を示す模式的平面図である。
【図６】半導体不揮発性メモリ装置の第２の実施例において、空乏層が形成された状態を示す模式的断面図である。
【図７】半導体不揮発性メモリ装置の第３の実施例を示す模式的断面図である。
【図８】半導体不揮発性メモリ装置の第３の実施例を示す模式的平面図である。
【図９】半導体不揮発性メモリ装置の第３の実施例において、空乏層が形成された状態を示す模式的断面図である。
【発明を実施するための形態】
【００１２】
以下では図面を参考に発明を実施するための様々な形態を実施例に基づいて説明する。
【実施例１】
【００１３】
半導体不揮発性メモリ装置の第１の実施例について、図１から図３を参照して説明する。
【００１４】
図１は、半導体不揮発性メモリ装置の実施例を示す模式的断面図である。第１導電型のＰ型のシリコン基板１０１表面に、互いに間隔を置いて第２導電型のＮ型のソース領域２０１とドレイン領域２０２とが設けられ、ソース領域２０１とドレイン領域２０２との間のＰ型のシリコン基板１０１表面であるチャネル形成領域と、ソース領域２０１とドレイン領域２０２とチャネル形成領域の上には、例えばシリコン酸化膜からなる厚さ４００Åのゲート絶縁膜３０１を介してポリシリコンなどからなるフローティングゲート電極５０１が設けられ、フローティングゲート電極５０１上には、シリコン酸化膜やシリコン窒化膜あるいはそれらの複合膜などからなるコントロール絶縁膜６０１を介して容量結合したポリシリコンなどからなるコントロールゲート電極７０１が形成されている。ここで、ドレイン領域２０２内のトンネル領域８０１の表面は、ドレイン領域２０２の表面よりもドレイン領域２０２内部側へ掘り下げられた位置に来るように設定されており、トンネル領域８０１の表面にはシリコン酸化膜やシリコン窒化膜あるいはそれらの複合膜などからなるトンネル絶縁膜４０１が設けられている。
【００１５】
そして、トンネル領域８０１の周囲部分のドレイン領域２０２は掘り下げられており、掘り下げられたドレイン領域２０２には、ゲート絶縁膜３０１よりも膜厚が厚く、シリコン酸化膜やシリコン窒化膜あるいはそれらの複合膜などからなる空乏化電極絶縁膜３０２を介して、トンネル領域８０１の一部を空乏化するための、電位を自由に変えることが可能なポリシリコンなどからなる空乏化電極９７１が配置されている。
【００１６】
図２は、半導体不揮発性メモリ装置の実施例を示す模式的平面図である。図１に示した実施例を上側から平面的に見た図である。
【００１７】
図２に示すように、空乏化電極９７１は４つに分割されてトンネル領域８０１の周囲に空乏化電極絶縁膜３０２を介して配置されている。図示しないが、４つに分かれた空乏化電極９７１は、それぞれ独立した電圧を印加できるように電気的に接続されており、空乏化電極９７１を所定の電位に設定することにより、空乏化電極９７１側面のトンネル領域８０１を空乏化して空乏層を形成することができ、空乏層は空乏化電極９７１に印加された電圧による電界に応じて、トンネル絶縁膜４０１下面のトンネル領域８０１にも形成される。分割された空乏化電極９７１の印加電圧によって、トンネル絶縁膜４０１下面のトンネル領域８０１に形成された空乏層の幅や深さを自在にコントロールすることができる。図２では、空乏化電極９７１を４つに分割した例を示したが、本発明はこの数に制限されるものではなく、場合によっては、全体を一括した一つの空乏化電極９７１で形成しても良いし、より多くの個数に分割しても良い。
【００１８】
図３は、半導体不揮発性メモリ装置の実施例において、空乏層が形成された状態を示す模式的断面図である。空乏化電極９７１に高い電圧を印加した状態を示したもので、空乏化電極９７１側面のトンネル領域８０１およびドレイン領域２０２には空乏層２５１が形成されている。そして、空乏層２５１は、トンネル絶縁膜４０１の下面にも形成されて、トンネル領域８０１を狭めている。
【００１９】
データ書き換え動作においては、トンネル領域８０１のエッジ部分を空乏層２５１がカバーし、フローティングゲート電極５０１とドレイン領域２０２との間に高い電圧をかけた場合にも、トンネル領域８０１のエッジ部ではフローティングゲート電極５０１とドレイン領域２０２との間に大きな電界が印加されずに済み、実質的なトンネル絶縁膜４０１の厚さが増加したものと等価な構造になるため、最もストレスのかかるトンネル領域のエッジ部での電界集中を防止することができ、トンネル絶縁膜４０１の信頼性を向上させ、より多くのデータ書き換え回数やデータ保持時間を達成することができる。
【００２０】
また、空乏化電極９７１を複数配置し、電位をそれぞれ自由に設定することによって、トンネル領域８０１における空乏層２５１の広がりを自由に制御することが可能となり、実質的にトンネル絶縁膜４０１を介してトンネル領域８０１とフローティングゲート電極５０１との間で電子をやり取りするトンネリング領域を狭めたり、任意の位置に設定したりすることができる。これによって、前述のトンネル領域８０１のエッジ部を回避することをはじめとして、トンネリング面積を縮小することによって、フローティングゲート電極５０１とコントロールゲート電極７０１の間の容量と、フローティングゲート電極５０１とドレイン領域２０２の間の容量との比であるカップリングレシオを増大させることが可能となり、データ書き換えに要する印加電圧を減少させることができる。
【００２１】
さらに、トンネル絶縁膜４０１に欠陥などが生じた際には、その部分をトンネリング領域から外すことも可能であり、メモリセルを修復できる機能を備えることにもなる。
【００２２】
図３の例では、トンネル領域８０１の両側方向から空乏化絶縁膜３０２を介して空乏化電極９７１に高い電圧を印加して空乏層２５１を成長させてトンネリング領域を狭めている例を示したが、片側の空乏化電極９７１にのみ高電圧を印加することでトンネル領域８０１の片側方向からのみ空乏層２５１を成長させることも可能である。
【００２３】
このように、所望のカップリングレシオの確保や、トンネル絶縁膜４０１の欠陥部を避けるなどの目的に応じて、必要な位置の空乏化電極９７１に所定の電圧を印加することによって、空乏層２５１を成長させて、トンネリング領域の面積や位置を自由に規定することができる。
【００２４】
また、空乏化電極９７１とフローティングゲート電極５０１とは、ポリシリコンなどの一般的な半導体装置の製造に広く用いられる同一の材料により形成されているため、製造工程が容易である。また空乏化電極９７１とトンネル領域８０１およびドレイン領域２０２との間に形成された空乏化電極絶縁膜３０２の膜厚は、ゲート絶縁膜３０１の膜厚以上としてあるため、空乏化電極９７１とトンネル領域８０１あるいはドレイン領域２０２との間に最大印加電圧となる電圧が印加された場合にも、空乏化電極絶縁膜３０２が破壊したり劣化したりすることなく良好な特性を保つことが出来る。
【００２５】
さらに、トンネル絶縁膜４０１、あるいはコントロール絶縁膜６０１、あるいは空乏化電極絶縁膜３０２の少なくとも一つは、シリコン酸化膜とシリコン窒化膜の複合膜として信頼性を向上させている。
【００２６】
以上説明したとおり、本発明による実施例によれば、電気的書き換え可能な半導体不揮発性メモリ装置における書き換え特性や保持特性に顕著に影響を与えるトンネル領域８０１をドレイン領域２０２の表面から内部に入った領域に形成して、トンネル領域８０１の表面に形成されるトンネル絶縁膜４０１の膜質を向上させたり、欠陥の生じやすいエッジ部への電界集中を防止したり、カップリングレシオを増大させたり、不良箇所を外したりすることが可能となり、占有面積を増加することなくトンネル絶縁膜の劣化を抑制して高い信頼性を持った電気的書き換え可能な半導体不揮発性メモリ装置を得ることができる。
【００２７】
また、トンネル絶縁膜４０１は、ドレイン領域２０２の表面からドレイン領域２０２の内部へ掘り下げられた面に形成されているため、半導体基板表面の欠陥の多い領域を避けて、半導体基板内部の結晶性が良く、欠陥の少ない領域を用いて形成されることになる。これによって、トンネル絶縁膜の信頼性をさらに向上させ、データ書き換え回数や、データ保持時間を改善することができる。
【実施例２】
【００２８】
半導体不揮発性メモリ装置の第２の実施例について、図４から図６を参照して説明する。
【００２９】
図４は、半導体不揮発性メモリ装置の実施例を示す模式的断面図である。第１導電型のＰ型のシリコン基板１０１表面に、互いに間隔を置いて第２導電型のＮ型のソース領域２０１とドレイン領域２０２とが設けられ、ソース領域２０１とドレイン領域２０２との間のＰ型のシリコン基板１０１表面であるチャネル形成領域と、ソース領域２０１とドレイン領域２０２とチャネル形成領域の上には、例えばシリコン酸化膜からなる厚さ４００Åのゲート絶縁膜３０１を介してポリシリコンなどからなるフローティングゲート電極５０１が設けられ、フローティングゲート電極５０１上には、シリコン酸化膜やシリコン窒化膜あるいはそれらの複合膜などからなるコントロールゲート絶縁膜６０１を介して容量結合したポリシリコンなどからなるコントロールゲート電極７０１が形成されており、ドレイン領域２０２内のトンネル領域８０１上には、シリコン酸化膜やシリコン窒化膜あるいはそれらの複合膜などからなるトンネル絶縁膜４０１が設けられている。
【００３０】
トンネル絶縁膜４０１上にはフローティングゲート電極５０１が配置されており、トンネル絶縁膜４０１の近傍であって、トンネル絶縁膜４０１上のフローティングゲート電極５０１の周囲には、ゲート絶縁膜３０１よりも膜厚が厚く、シリコン酸化膜やシリコン窒化膜あるいはそれらの複合膜などからなる空乏化電極絶縁膜３０２を介して、トンネル領域８０１の一部を空乏化するための電位を自由に変えることが可能なポリシリコンなどからなる空乏化電極９７１が配置されている。
【００３１】
図５は、半導体不揮発性メモリ装置の実施例を示す模式的平面図である。図４に示した実施例を上側から平面的に見た図である。
【００３２】
図５に示すように、空乏化電極９７１は４つに分割されてトンネル絶縁膜４０１上のフローティングゲート電極５０１の周囲にトンネル絶縁膜４０１を囲むように、空乏化電極絶縁膜３０２を介して配置されている。図示しないが、４つに分かれた空乏化電極９７１は、それぞれ独立した電圧を印加できるように電気的に接続されており、空乏化電極９７１を所定の電位に設定することにより、空乏化電極９７１下面のドレイン領域２０２の表面領域を空乏化して空乏層を形成することができ、空乏層は空乏化電極９７１に印加された電圧による電界に応じて、トンネル絶縁膜４０１下面のトンネル領域８０１にも回りこんで形成される。分割された空乏化電極９７１の印加電圧によって、下面に位置するドレイン領域２０２およびトンネル絶縁膜４０１下面のトンネル領域８０１にも回りこんで形成された空乏層の幅や深さを自在にコントロールすることができる。図５では、空乏化電極９７１を４つに分割した例を示したが、本発明はこの数に制限されるものではなく、場合によっては、全体を一括した一つの空乏化電極９７１で形成しても良いし、より多くの個数に分割しても良い。
【００３３】
図６は、半導体不揮発性メモリ装置の実施例において、空乏層が形成された状態を示す模式的断面図である。空乏化電極９７１に高い電圧を印加した状態を示したもので、空乏化電極９７１下面のトンネル絶縁膜４０１近傍のドレイン領域２０２の表面には空乏層２５１が形成されている。そして、空乏層２５１の一部は、トンネル絶縁膜４０１の下面にも回りこみ、トンネル領域８０１を狭めている。
【００３４】
データ書き換え動作においては、トンネル領域８０１のエッジ部分を空乏層２５１がカバーし、フローティングゲート電極５０１とドレイン領域２０２との間に高い電圧をかけた場合にも、トンネル領域８０１のエッジ部ではフローティングゲート電極５０１とドレイン領域２０２との間に大きな電界が印加されずに済み、実質的なトンネル絶縁膜４０１の厚さが増加したものと等価な構造になるため、最もストレスのかかるトンネル領域のエッジ部での電界集中を防止することができ、トンネル絶縁膜４０１の信頼性を向上させ、より多くのデータ書き換え回数やデータ保持時間を達成することができる。
【００３５】
また、空乏化電極９７１を複数配置し、電位をそれぞれ自由に設定することによって、トンネル領域８０１における空乏層２５１の広がりを自由に制御することが可能となり、実質的にトンネル絶縁膜４０１を介してトンネル領域８０１とフローティングゲート電極５０１との間で電子をやり取りするトンネリング領域を狭めたり、任意の位置に設定したりすることができる。
【００３６】
これによって、前述のトンネル領域８０１のエッジ部を回避することをはじめとして、トンネリング面積を縮小することによって、フローティングゲート電極５０１とコントロールゲート電極７０１の間の容量と、フローティングゲート電極５０１とドレイン領域２０２の間の容量との比であるカップリングレシオを増大させることが可能となり、データ書き換えに要する印加電圧を減少させることができる。
【００３７】
さらに、トンネル絶縁膜４０１に欠陥などが生じた際には、その部分をトンネリング領域から外すことも可能であり、メモリセルを修復できる機能を備えることにもなる。
【００３８】
図６の例では、トンネル絶縁膜４０１の両側方向から空乏化電極９７１に高い電圧を印加して空乏層２５１を成長させてトンネリング領域を狭めている例を示したが、片側の空乏化電極９７１にのみ高電圧を印加することでトンネル絶縁膜４０１の片側方向からのみ空乏層２５１を成長させることも可能である。
【００３９】
このように、所望のカップリングレシオの確保や、トンネル絶縁膜４０１の欠陥部を避けるなどの目的に応じて、必要な位置の空乏化電極９７１に所定の電圧を印加することによって、空乏層２５１を成長させて、トンネリング領域の面積や位置を自由に規定することができる。
【００４０】
また、空乏化電極９７１とフローティングゲート電極５０１とは、ポリシリコンなどの一般的な半導体装置の製造に広く用いられる同一の材料により形成されているため、製造工程が容易である。また空乏化電極９７１とフローティングゲート電極５０１との間に形成された空乏化電極絶縁膜３０２の膜厚は、ゲート絶縁膜３０１の膜厚以上としてあるため、空乏化電極９７１とフローティングゲート電極５０１との間に最大印加電圧となる電圧が印加された場合にも、トンネル絶縁膜４０１が破壊したり劣化したりすることなく良好な特性を保つことが出来る。
【００４１】
さらに、トンネル絶縁膜４０１あるいはコントロールゲート絶縁膜６０１あるいは空乏化電極絶縁膜３０２の少なくとも一つは、シリコン酸化膜とシリコン窒化膜の複合膜として、信頼性を向上させている。
【００４２】
以上説明したとおり、本発明による実施例によれば、電気的書き換え可能な半導体不揮発性メモリ装置における書き換え特性や保持特性に顕著に影響を与えるトンネル領域８０１の欠陥の生じやすいエッジ部への電界集中を防止したり、カップリングレシオを増大させたり、不良箇所を外したりすることが可能となり、占有面積を増加することなくトンネル絶縁膜の劣化を抑制して高い信頼性を持った電気的書き換え可能な半導体不揮発性メモリ装置を得ることができる。
【実施例３】
【００４３】
半導体不揮発性メモリ装置の第３の実施例について、図７から図９を参照して説明する。
【００４４】
図７は、半導体不揮発性メモリ装置の実施例を示す模式的断面図である。第１導電型のＰ型のシリコン基板１０１表面に、互いに間隔を置いて第２導電型のＮ型のソース領域２０１とドレイン領域２０２とが設けられ、ソース領域２０１とドレイン領域２０２との間のＰ型のシリコン基板１０１表面であるチャネル形成領域と、ソース領域２０１とドレイン領域２０２とチャネル形成領域の上には、例えばシリコン酸化膜からなる厚さ４００Åのゲート絶縁膜３０１を介してポリシリコンなどからなるフローティングゲート電極５０１が設けられ、フローティングゲート電極５０１上には、シリコン酸化膜やシリコン窒化膜あるいはそれらの複合膜などからなるコントロールゲート絶縁膜６０１を介して容量結合したポリシリコンなどからなるコントロールゲート電極７０１が形成されており、ドレイン領域２０２内のトンネル領域８０１上には、シリコン酸化膜やシリコン窒化膜あるいはそれらの複合膜などからなるトンネル絶縁膜４０１が設けられている。
【００４５】
トンネル絶縁膜４０１上にはフローティングゲート電極５０１が配置されており、トンネル領域８０１の近傍にはドレイン領域２０２およびトンネル領域８０１に空乏層を発生させるための、電位を自在に設定可能であるＰ型の高い不純物濃度領域９２２が形成されている。
【００４６】
図８は、半導体不揮発性メモリ装置の実施例を示す模式的平面図である。図７に示した実施例を上側から平面的に見た図である。トンネル領域８０１の近傍にはＰ型の高い不純物濃度領域９２２が４つに分割されてトンネル絶縁膜４０１周囲を囲むように配置されている。４つに分かれたＰ型の高い不純物濃度領域９２２は、それぞれ独立した電圧を印加できるように電気的に接続されており、Ｐ型の高い不純物濃度領域９２２を所定の電位に設定することにより、Ｐ型の高い不純物濃度領域９２２下面のドレイン領域２０２ならびにトンネル絶縁膜４０１の下面のトンネル領域８０１も空乏化して空乏層を形成することができる。空乏層はＰ型の高い不純物濃度領域９２２に印加された電圧に応じて形成される。
【００４７】
分割されたＰ型の高い不純物濃度領域９２２の印加電圧によって、Ｐ型の高い不純物濃度領域９２２下面のドレイン領域２０２およびトンネル絶縁膜４０１下面にも回りこんで形成された空乏層の幅や深さを自在にコントロールすることができる。
【００４８】
ここで、Ｐ型の高い不純物濃度領域９２２の不純物濃度は１立方センチメートル当たり、１Ｅ１９ａｔｍｓ以上であり、かつ、ドレイン領域２０２のトンネル領域８０１の不純物濃度は１立方センチメートル当たり、１Ｅ１７ａｔｍｓ以下としているため、２桁以上の不純物濃度差があるために空乏層はＰ型の高い不純物濃度領域９２２内には殆ど伸びることなく、その殆どの幅をドレイン領域２０２およびトンネル領域８０１側に占めるように形成される。
【００４９】
したがって、Ｐ型の高い不純物濃度領域９２２に印加された電圧はドレイン領域２０２およびトンネル領域８０１側への空乏層の形成、成長へ有効に作用する。
【００５０】
図８では、Ｐ型の高い不純物濃度領域９２２を４つに分割した例を示したが、本発明はこの数に制限されるものではなく、場合によっては、全体を一括した形状の一つのＰ型の高い不純物濃度領域９２２で形成しても良いし、逆により多くの個数に分割しても良い。
【００５１】
図９は、半導体不揮発性メモリ装置の実施例において、空乏層が形成された状態を示す模式的断面図である。Ｐ型の高い不純物濃度領域９２２に高い電圧を印加した状態を示したもので、Ｐ型の高い不純物濃度領域９２２下面のドレイン領域２０２には空乏層２５１が形成されている。そして同時に、空乏層２５１の一部は、トンネル絶縁膜４０１の下面にも回りこみ、トンネル領域８０１を狭めている。
【００５２】
本発明の実施例によれば、データ書き換え動作においては、トンネル領域８０１のエッジ部分を空乏層２５１がカバーし、フローティングゲート電極５０１とドレイン領域２０２との間に高い電圧をかけた場合にも、トンネル領域８０１のエッジ部ではフローティングゲート電極５０１とドレイン領域２０２との間に大きな電界が印加されずに済み、実質的なトンネル絶縁膜４０１の厚さが増加したものと等価な構造になるため、最もストレスのかかるトンネル領域のエッジ部での電界集中を防止することができ、トンネル絶縁膜４０１の信頼性を向上させ、より多くのデータ書き換え回数やデータ保持時間を達成することができる。
【００５３】
また、Ｐ型の高い不純物濃度領域９２２を複数配置し、電位をそれぞれ自由に設定することによって、トンネル領域８０１における空乏層２５１の広がりを自由に制御することが可能となり、実質的にトンネル絶縁膜４０１を介してトンネル領域８０１とフローティングゲート電極５０１との間で電子をやり取りするトンネリング領域を狭めたり、任意の位置に設定したりすることができる。
【００５４】
これによって、前述のトンネル領域８０１のエッジ部を回避することをはじめとして、トンネリング面積を縮小することによって、フローティングゲート電極５０１とコントロールゲート電極７０１の間の容量と、フローティングゲート電極５０１とドレイン領域２０２の間の容量との比であるカップリングレシオを増大させることが可能となり、データ書き換えに要する印加電圧を減少させることができる。
【００５５】
さらに、トンネル絶縁膜４０１に欠陥などが生じた際には、その部分をトンネリング領域から外すことも可能であり、メモリセルを修復できる機能を備えることにもなる。
【００５６】
図９の例では、トンネル絶縁膜４０１の両側方向からＰ型の高い不純物濃度領域９２２に高い電圧を印加して空乏層２５１を成長させてトンネリング領域を狭めている例を示したが、片側のＰ型の高い不純物濃度領域９２２にのみ高電圧を印加することでトンネル絶縁膜４０１の片側方向からのみ空乏層２５１を成長させることも可能である。
【００５７】
このように、所望のカップリングレシオの確保や、トンネル絶縁膜４０１の欠陥部を避けるなどの目的に応じて、必要な位置のＰ型の高い不純物濃度領域９２２に所定の電圧を印加することによって、空乏層２５１を成長させて、トンネリング領域やその面積を自由に規定することができる。
【００５８】
さらに、トンネル絶縁膜４０１あるいはコントロールゲート絶縁膜６０１の少なくとも一つは、シリコン酸化膜とシリコン窒化膜の複合膜として、信頼性を向上させている。
【００５９】
以上説明したとおり、本発明による実施例によれば、電気的書き換え可能な半導体不揮発性メモリ装置における書き換え特性や保持特性に顕著に影響を与えるトンネル領域８０１の欠陥の生じやすいエッジ部への電界集中を防止したり、カップリングレシオを増大させたり、不良箇所を外したりすることが可能となり、占有面積を増加することなくトンネル絶縁膜の劣化を抑制して高い信頼性を持った電気的書き換え可能な半導体不揮発性メモリ装置を得ることができる。
【符号の説明】
【００６０】
１０１ Ｐ型のシリコン基板
２０１ ソース領域
２０２ ドレイン領域
２５１ 空乏層
３０１ ゲート絶縁膜
３０２ 空乏化電極絶縁膜
４０１ トンネル絶縁膜
５０１ フローティングゲート電極
６０１ コントロール絶縁膜
７０１ コントロールゲート電極
８０１ トンネル領域
９７１ 空乏化電極
【特許請求の範囲】
【請求項１】
第１導電型の半導体領域の表面に、互いに間隔を置いて設けられた第２導電型のソース領域とドレイン領域と、前記ソース領域と前記ドレイン領域との間の前記半導体領域の表面にあるチャネル形成領域と、前記ソース領域と前記ドレイン領域と前記チャネル形成領域の上にゲート絶縁膜を介して設けられたフローティングゲート電極と、前記フローティングゲート電極とコントロール絶縁膜を介して容量結合したコントロールゲート電極とからなる電気的書き換え可能な半導体不揮発性メモリにおいて、
前記ドレイン領域内のトンネル領域にはトンネル絶縁膜が設けられており、前記トンネル絶縁膜を介して前記フローティングゲート電極が配置されており、前記ドレイン領域の前記トンネル領域周囲部分は掘り下げられており、掘り下げられた前記ドレイン領域には、空乏化電極絶縁膜を介して、前記トンネル領域の一部を空乏化するための電位を自由に変えることが可能な空乏化電極が配置されている半導体不揮発性メモリ装置。
【請求項２】
前記トンネル領域の前記トンネル絶縁膜は、前記ドレイン領域の表面から前記ドレイン領域の内部へ掘り下げられた面に形成されている請求項１記載の半導体不揮発性メモリ装置。
【請求項３】
前記空乏化電極は、複数に分割されて前記空乏化電極絶縁膜を介して前記トンネル領域の周囲に配置されている請求項１記載の半導体不揮発性メモリ装置。
【請求項４】
前記空乏化電極と前記フローティングゲート電極とは、同一の材料により形成されている請求項１記載の半導体不揮発性メモリ装置。
【請求項５】
前記空乏化電極と前記トンネル領域との間および、前記空乏化電極と前記ドレイン領域との間に配置された空乏化電極絶縁膜の厚さは、前記ゲート絶縁膜の膜厚以上である請求項１記載の半導体不揮発性メモリ装置。
【請求項６】
第１導電型の半導体領域の表面に、互いに間隔を置いて設けられた第２導電型のソース領域とドレイン領域と、前記ソース領域と前記ドレイン領域との間の前記半導体領域の表面にあるチャネル形成領域と、前記ソース領域と前記ドレイン領域と前記チャネル形成領域の上にゲート絶縁膜を介して設けられたフローティングゲート電極と、前記フローティングゲート電極とコントロールゲート絶縁膜を介して容量結合したコントロールゲート電極とからなる電気的書き換え可能な半導体不揮発性メモリにおいて、
前記ドレイン領域内のトンネル領域にはトンネル絶縁膜が設けられており、前記トンネル絶縁膜を介して前記フローティングゲート電極が配置されており、前記トンネル絶縁膜の近傍であって、前記トンネル絶縁膜上の前記フローティングゲート電極の周囲に空乏化電極絶縁膜を介して、前記トンネル領域の一部を空乏化するための電位を自由に変えることが可能な空乏化電極が配置されている半導体不揮発性メモリ装置。
【請求項７】
前記空乏化電極は、複数に分割されて前記トンネル領域の前記フローティングゲート電極の周囲に前記空乏化電極絶縁膜を介して配置されている請求項６記載の半導体不揮発性メモリ装置。
【請求項８】
前記空乏化電極と前記フローティングゲート電極とは、同一の材料により形成されている請求項６記載の半導体不揮発性メモリ装置。
【請求項９】
前記空乏化電極と前記フローティングゲート電極との間に配置された空乏化電極絶縁膜の厚さは、前記ゲート絶縁膜の膜厚以上である請求項６記載の半導体不揮発性メモリ装置。
【請求項１０】
第１導電型の半導体領域の表面に、互いに間隔を置いて設けられた第２導電型のソース領域とドレイン領域と、前記ソース領域と前記ドレイン領域との間の前記半導体領域の表面にあるチャネル形成領域と、前記ソース領域と前記ドレイン領域と前記チャネル形成領域の上にゲート絶縁膜を介して設けられたフローティングゲート電極と、前記フローティングゲート電極とコントロールゲート絶縁膜を介して容量結合したコントロールゲート電極とからなる電気的書き換え可能な半導体不揮発性メモリにおいて、
前記ドレイン領域内のトンネル領域にはトンネル絶縁膜が設けられており、前記トンネル領域上には、前記トンネル絶縁膜を介して前記フローティングゲート電極が配置されており、前記トンネル領域の近傍には前記ドレイン領域および前記トンネル領域に空乏層を発生させるための第１導電型の高不純物濃度領域が形成されており、前記第１導電型の高不純物濃度領域の電位は自在に設定可能である半導体不揮発性メモリ装置。
【請求項１１】
前記第１導電型の高不純物濃度領域は複数に分割されて、前記トンネル領域の前記フローティングゲート電極の周囲に配置されており、各々の前記第１導電型の高不純物濃度領域には独立した異なる電位を設定できる請求項１０記載の半導体不揮発性メモリ装置。
【請求項１】
第１導電型の半導体領域の表面に、互いに間隔を置いて設けられた第２導電型のソース領域とドレイン領域と、前記ソース領域と前記ドレイン領域との間の前記半導体領域の表面にあるチャネル形成領域と、前記ソース領域と前記ドレイン領域と前記チャネル形成領域の上にゲート絶縁膜を介して設けられたフローティングゲート電極と、前記フローティングゲート電極とコントロール絶縁膜を介して容量結合したコントロールゲート電極とからなる電気的書き換え可能な半導体不揮発性メモリにおいて、
前記ドレイン領域内のトンネル領域にはトンネル絶縁膜が設けられており、前記トンネル絶縁膜を介して前記フローティングゲート電極が配置されており、前記ドレイン領域の前記トンネル領域周囲部分は掘り下げられており、掘り下げられた前記ドレイン領域には、空乏化電極絶縁膜を介して、前記トンネル領域の一部を空乏化するための電位を自由に変えることが可能な空乏化電極が配置されている半導体不揮発性メモリ装置。
【請求項２】
前記トンネル領域の前記トンネル絶縁膜は、前記ドレイン領域の表面から前記ドレイン領域の内部へ掘り下げられた面に形成されている請求項１記載の半導体不揮発性メモリ装置。
【請求項３】
前記空乏化電極は、複数に分割されて前記空乏化電極絶縁膜を介して前記トンネル領域の周囲に配置されている請求項１記載の半導体不揮発性メモリ装置。
【請求項４】
前記空乏化電極と前記フローティングゲート電極とは、同一の材料により形成されている請求項１記載の半導体不揮発性メモリ装置。
【請求項５】
前記空乏化電極と前記トンネル領域との間および、前記空乏化電極と前記ドレイン領域との間に配置された空乏化電極絶縁膜の厚さは、前記ゲート絶縁膜の膜厚以上である請求項１記載の半導体不揮発性メモリ装置。
【請求項６】
第１導電型の半導体領域の表面に、互いに間隔を置いて設けられた第２導電型のソース領域とドレイン領域と、前記ソース領域と前記ドレイン領域との間の前記半導体領域の表面にあるチャネル形成領域と、前記ソース領域と前記ドレイン領域と前記チャネル形成領域の上にゲート絶縁膜を介して設けられたフローティングゲート電極と、前記フローティングゲート電極とコントロールゲート絶縁膜を介して容量結合したコントロールゲート電極とからなる電気的書き換え可能な半導体不揮発性メモリにおいて、
前記ドレイン領域内のトンネル領域にはトンネル絶縁膜が設けられており、前記トンネル絶縁膜を介して前記フローティングゲート電極が配置されており、前記トンネル絶縁膜の近傍であって、前記トンネル絶縁膜上の前記フローティングゲート電極の周囲に空乏化電極絶縁膜を介して、前記トンネル領域の一部を空乏化するための電位を自由に変えることが可能な空乏化電極が配置されている半導体不揮発性メモリ装置。
【請求項７】
前記空乏化電極は、複数に分割されて前記トンネル領域の前記フローティングゲート電極の周囲に前記空乏化電極絶縁膜を介して配置されている請求項６記載の半導体不揮発性メモリ装置。
【請求項８】
前記空乏化電極と前記フローティングゲート電極とは、同一の材料により形成されている請求項６記載の半導体不揮発性メモリ装置。
【請求項９】
前記空乏化電極と前記フローティングゲート電極との間に配置された空乏化電極絶縁膜の厚さは、前記ゲート絶縁膜の膜厚以上である請求項６記載の半導体不揮発性メモリ装置。
【請求項１０】
第１導電型の半導体領域の表面に、互いに間隔を置いて設けられた第２導電型のソース領域とドレイン領域と、前記ソース領域と前記ドレイン領域との間の前記半導体領域の表面にあるチャネル形成領域と、前記ソース領域と前記ドレイン領域と前記チャネル形成領域の上にゲート絶縁膜を介して設けられたフローティングゲート電極と、前記フローティングゲート電極とコントロールゲート絶縁膜を介して容量結合したコントロールゲート電極とからなる電気的書き換え可能な半導体不揮発性メモリにおいて、
前記ドレイン領域内のトンネル領域にはトンネル絶縁膜が設けられており、前記トンネル領域上には、前記トンネル絶縁膜を介して前記フローティングゲート電極が配置されており、前記トンネル領域の近傍には前記ドレイン領域および前記トンネル領域に空乏層を発生させるための第１導電型の高不純物濃度領域が形成されており、前記第１導電型の高不純物濃度領域の電位は自在に設定可能である半導体不揮発性メモリ装置。
【請求項１１】
前記第１導電型の高不純物濃度領域は複数に分割されて、前記トンネル領域の前記フローティングゲート電極の周囲に配置されており、各々の前記第１導電型の高不純物濃度領域には独立した異なる電位を設定できる請求項１０記載の半導体不揮発性メモリ装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１２−１５１４４５（Ｐ２０１２−１５１４４５Ａ）
【公開日】平成２４年８月９日（２０１２．８．９）
【国際特許分類】
【出願番号】特願２０１１−２５４２９０（Ｐ２０１１−２５４２９０）
【出願日】平成２３年１１月２１日（２０１１．１１．２１）
【出願人】（０００００２３２５）セイコーインスツル株式会社 (3,629)
【Ｆターム（参考）】
【公開日】平成２４年８月９日（２０１２．８．９）
【国際特許分類】
【出願日】平成２３年１１月２１日（２０１１．１１．２１）
【出願人】（０００００２３２５）セイコーインスツル株式会社 (3,629)
【Ｆターム（参考）】
[ Back to top ]