半導体回路の作製方法
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、薄膜トランジスタ（ＴＦＴ）、薄膜ダイオード等の薄膜状の半導体素子を複数個有する半導体回路およびその作製方法に関するものである。特に本発明は、結晶性の半導体材料を用いる薄膜トランジスタ素子と、アモルファス状態の半導体材料を用いる薄膜ダイオード素子を組み合わせた半導体回路（例えば、集積化イメージセンサー回路）およびその作製方法に関する。本発明によって作製される半導体回路は、ガラス等の絶縁基板上、単結晶シリコン等の半導体基板上、いずれにも形成される。
【０００２】
【従来の技術】薄膜トランジスタ、薄膜ダイオード等の薄膜半導体素子は、使用されるシリコンの種類によって、アモルファス系素子と結晶系素子に分かれていた。アモルファスシリコンは電界効果移動度や導電率等の物性で結晶性シリコンに劣るので、高い動作特性を得るには結晶系の半導体素子が求められていた。一方、アモルファス半導体は、一般に光導電率の変化が大きいので光センサー等に使用できることが知られていた。そして、最近では、アモルファスシリコンダイオードを用いた光センサーを、高速動作が可能な結晶系シリコンを用いた薄膜トランジスタによって駆動する回路（例えば、集積化イメージセンサー回路）が提唱されている。
【０００３】
【発明が解決しようする課題】従来のアモルファスシリコンダイオードと結晶シリコンＴＦＴを組み合わせた回路の作製手順の例を図４に示す。ガラス基板６０上に下地絶縁膜６１を形成し、その上にアモルファスシリコン膜を形成して、これを６００℃以上の温度で長時間アニールすることにより結晶化させ、パターニングして島状シリコン領域６２を得る。そして、ゲイト絶縁膜６３を形成し、さらに、ゲイト電極６４Ｎ、６４Ｐを形成する。（図４（Ａ））
【０００４】そして、公知のＣＭＯＳ作製技術を使用してＮ型不純物領域６５ＮとＰ型不純物領域６５Ｐを形成する。この不純物導入工程においてはゲイト電極に対して自己整合的に不純物が導入される。不純物注入後は、レーザーアニール、熱アニール等の手段で不純物の活性化がおこなわれる。（図４（Ｂ））
【０００５】次に、第１の層間絶縁物６６を形成して、これにコンタクトホールを形成し、ＴＦＴのソース、ドレインに電極・配線６７ａ、６７ｂ、６７ｃおよびアモルファスシリコンダイオードの電極６７ｄが形成される。（図４（Ｃ））
次に、Ｐ型、Ｉ型（真性）、Ｎ型のアモルファスシリコン膜６８Ｐ、６８Ｉ、６８Ｎを順次積層して、これをパターニングし、ダイオードの接合部を形成する。（図４（Ｄ））
【０００６】最後に、第２の層間絶縁物６９を形成し、これにコンタクトホールを形成して、アモルファスシリコンダイオードの電極７０を形成して、回路が完成する。（図４（Ｅ））
【０００７】このような手順を要する従来の方法では、長時間の成膜が要求される（厚い）Ｉ層シリコン膜および層間絶縁物がそれぞれ２層も必要であるので、スループットが低下するという問題点を抱えていた。しかも、これらの成膜において使用されるプラズマＣＶＤ法、減圧ＣＶＤ法では、メンテナンスのための装置のデッドタイムが大きく、これらの工程が余分に存在することは一層のスループット低下をもたらす。
【０００８】また、結晶シリコンＴＦＴに用いるシリコン膜の結晶化をおこなうにも６００℃以上の温度が必要であり、かつ、その結晶化に２４時間以上の長い時間が必要であったので、実際に量産する場合には、結晶化装置の設備がいくつも必要とされ、巨額の設備投資がコストに跳ね返ってくるという問題を抱えていた。本発明は、結晶シリコンＴＦＴに用いるシリコン膜とアモルファスシリコンダイオードに用いるシリコン膜とを同時に形成し、かつ、層間絶縁物も１層のみとすることによって、上記の問題点を克服し、また、６００℃以下の温度で、かつ、実質的に問題にならない程度の短時間でシリコン膜の結晶化をおこなう技術を提供する。
【０００９】
【課題を解決するための手段】本発明者の研究の結果、実質的にアモルファス状態のシリコン被膜に微量の触媒材料を添加することによって結晶化を促進させ、結晶化温度を低下させ、結晶化時間を短縮できることが明らかになった。触媒材料としては、ニッケル（Ｎｉ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、白金（Ｐｔ）の単体、もしくはそれらの珪化物等の化合物が適している。具体的には、これらの元素を有する膜、粒子、クラスター等をアモルファスシリコン膜の下、もしくは上に密着して形成し、あるいはイオン注入法等の方法によってアモルファスシリコン膜中にこれらの元素を導入し、その後、これを適当な温度、典型的には５８０℃以下の温度で熱アニールすることによって結晶化させることができる。
【００１０】さらに化学的気相成長法（ＣＶＤ法）によってアモルファスシリコン膜を形成する際には原料ガス中に、また、スパッタリング等の物理的気相法でアモルファスシリコン膜を形成する際には、ターゲットや蒸着源等の成膜材料中に、これらの触媒材料を添加しておいてもよい。当然のことであるが、アニール温度が高いほど結晶化時間は短いという関係がある。また、ニッケル、鉄、コバルト、白金の濃度が大きいほど結晶化温度が低く、結晶化時間が短いという関係がある。本発明人の研究では、これらのうちの少なくとも１つの元素の濃度が１×１０17ｃｍ-3以上存在することが望ましいことがわかった。
【００１１】なお、上記触媒材料はいずれもシリコンにとっては好ましくない材料であるので、できるだけその濃度が低いことが望まれる。本発明人の研究では、これらの触媒材料の濃度は合計して１×１０20ｃｍ-3を越えないことが望まれる。
【００１２】さらに、注目すべき事柄は、このような触媒材料の存在しない領域では、全く結晶化を進行させることなく、アモルファス状態を維持できることである。例えば、通常、このような触媒材料を有しないアモルファスシリコンの結晶化は６００℃以上の温度で開始されるが、５８０℃以下では全く進行しない。ただし、３００℃以上の雰囲気ではアモルファスシリコン中のダングリングボンドを中和するのに必要な水素が離脱するので、良好な光感度を得るにはアニールは水素雰囲気でおこなわれることが望まれる。
【００１３】本発明では、上記の触媒材料による結晶化の特徴を生かして、１層のアモルファスシリコン膜を形成して、一部を選択的に結晶化させて、結晶シリコンＴＦＴに用い、アモルファス状態の部分をアモルファスシリコンダイオードとして用いることを特徴とする。この結果、例えば、従来であればＴＦＴのソース、ドレイン電極と同じ層内に存在していたアモルファスシリコンダイオードの下方電極（図４中の６７ｄに対応）を、ＴＦＴのゲイト電極よりも下層の配線で形成することが可能となるので、層間絶縁物も１層のみでよい。以下に実施例を用いて、より詳細に本発明を説明する。
【００１４】
【実施例】〔実施例１〕 図１に本実施例の作製工程の断面図を示す。まず、基板（コーニング７０５９）１０上にスパッタリング法によって厚さ２０００Åの酸化珪素の下地膜１１を形成した。さらに、タンタル、モリブテン、チタン、タングステン等の比較的耐熱性に優れた金属によって、アモルファスシリコンダイオードの電極１２を形成した。そして、厚さ１００〜５００Å、例えば２００Åの燐をドープされたＮ型のアモルファスシリコン膜１３ＮをプラズマＣＶＤ法によって成膜し、これをパターニングした。続いて、プラズマＣＶＤ法によって、厚さ５００〜１５００Å、例えば１５００Åの真性（Ｉ型）のアモルファスシリコン膜１３Ｉを堆積した。連続して、スパッタリング法によって、厚さ５〜２００Å、例えば２０Åの珪化ニッケル膜（化学式ＮｉＳｉx 、０．４≦ｘ≦２．５、例えば、ｘ＝２．０）１４を図に示すように選択的に形成した。（図１（Ａ））
【００１５】そして、これを水素還元雰囲気下（好ましくは、水素の分圧が０．１〜１気圧）、５００℃で４時間アニールして結晶化させた。この結果、珪化ニッケル膜１４の下方のアモルファスシリコン膜は結晶化して結晶シリコン膜１３ａとなった。一方、珪化ニッケル膜の存在しなかった領域のシリコン膜はアモルファス状態のまま（１３ｂ）であった。その後、リフトオフ法によって、選択的に厚さ１００〜５００Å、例えば２００Åのホウ素のドープされたＰ型アモルファスシリコン膜１３Ｐを形成した。（図１（Ｂ））
【００１６】次に得られたシリコン膜をフォトリソグラフィー法によってパターニングし、島状シリコン領域を形成した。さらに、スパッタリング法によって厚さ１０００Åの酸化珪素膜１5 をゲイト絶縁膜として堆積した。スパッタリングには、ターゲットとして酸化珪素を用い、スパッタリング時の基板温度は２００〜４００℃、例えば３５０℃、スパッタリング雰囲気は酸素とアルゴンで、アルゴン／酸素＝０〜０．５、例えば０．１以下とした。引き続いて、減圧ＣＶＤ法によって、厚さ６０００〜８０００Å、例えば６０００Åのシリコン膜（０．１〜２％の燐を含む）を堆積した。なお、この酸化珪素とシリコン膜の成膜工程は連続的におこなうことが望ましい。そして、シリコン膜をパターニングして、ゲイト電極１６Ｎ、１６Ｐを形成した。（図１（Ｃ））
【００１７】次に、プラズマドーピング法によって、シリコン領域にゲイト電極をマスクとして不純物（燐およびホウ素）を注入した。ドーピングガスとして、フォスフィン（ＰＨ3 ）およびジボラン（Ｂ2 Ｈ6 ）を用い、前者の場合は、加速電圧を６０〜９０ｋＶ、例えば８０ｋＶ、後者の場合は、４０〜８０ｋＶ、例えば６５ｋＶとした。ドース量は１×１０15〜８×１０15ｃｍ-2、例えば、燐を２×１０15ｃｍ-2、ホウ素を５×１０15とした。この結果、Ｎ型の不純物領域１７Ｎ、Ｐ型の不純物領域１７Ｐが形成された。なお、この不純物導入の際には、アモルファスシリコンダイオードには不純物が注入されないようにマスクすることが必要である。（図１（Ｄ））
【００１８】その後、水素還元雰囲気中、５００℃で４時間アニールすることによって、不純物を活性化させた。このとき、先に結晶化された領域１４ａ（１７Ｎおよび１７Ｐを含む）にはニッケルが拡散しているので、このアニールによって再結晶化が容易に進行し、不純物領域１７Ｎ、１７Ｐが活性化した。一方、アモルファスシリコンダイオードの領域のシリコン中にはニッケルが存在しないので結晶化しなかった。続いて、厚さ６０００Åの酸化珪素膜１８を層間絶縁物としてプラズマＣＶＤ法によって形成し、これにコンタクトホールを形成して、金属材料、例えば、窒化チタンとアルミニウムの多層膜によってＴＦＴの電極・配線１９ａ、１９ｂ、１９ｃ、ダイオードの電極・配線１９ｄ、１９ｅを形成した。最後に、１気圧の水素雰囲気で３５０℃、３０分のアニールをおこなった。以上の工程によって半導体回路が完成した。（図１（Ｅ））
【００１９】本工程では、図から明らかなようにシリコン膜（ただし、Ｎ型シリコン層、Ｐ型シリコン層を除く）、層間絶縁物を共に１層とすることができた。その結果、成膜プロセスは大きく削減された。また、ＴＦＴの活性領域およびダイオードのＩ層のニッケルの濃度を２次イオン質量分析（ＳＩＭＳ）法によって測定したところ、前者は１×１０18〜５×１０18ｃｍ-3、後者は測定限界（１×１０16ｃｍ-3）以下であった。
【００２０】〔実施例２〕 図２に本実施例の作製工程の断面図を示す。基板（コーニング７０５９）２０上にスパッタリングによって厚さ２０００Åの酸化珪素の下地膜２１を形成した。さらに、厚さ５００〜２０００Å、例えば１０００Åのクロム被膜および厚さ１００〜５００ÅのＮ型のアモルファスシリコン被膜を堆積し、これをパターニングして、ダイオードの電極２２およびＮ層２３Ｎを形成した。さらに、プラズマＣＶＤ法によって、厚さ５００〜１５００Å、例えば１５００Åのアモルファスシリコン膜２４を堆積した。そして、アモルファスシリコン膜２４をフォトレジスト２５でマスクして、イオン注入法によって選択的にニッケルイオンを注入し、ニッケルが１×１０18〜２×１０19ｃｍ-3、例えば、５×１０18ｃｍ-3だけ含まれるような領域２６を作製した。
【００２１】この領域２６の深さは２００〜１５００Åとし、加速エネルギーはそれに合わせて最適なものを選択した。また、ＴＦＴにおいてチャネル形成領域となるべき領域にはニッケルが注入されないようにした。ただし、チャネル長は２０μｍ以下、好ましくは１０μｍ以下とした。それ以上のチャネル長ではチャネル形成領域全体を結晶化させることができなかった。（図２（Ａ））
【００２２】そして、これを０．１〜１気圧の水素雰囲気下、５５０℃で８時間アニールして結晶化させた。この結晶化工程によって、ニッケルの注入された領域はもちろん、その領域に挟まれた領域やその周囲（図２（Ｂ）において２４ａで示す）も結晶化した。５５０℃、８時間のアニールでは横方向に約１０μｍの結晶化が進行した。一方、ニッケルが注入されなかった領域２４ｂはアモルファス状態のままであった。結晶化工程後、リフトオフ法によって、１００〜５００Å、例えば２００ÅのＰ型のアモルファスシリコン膜２３Ｐおよびその上に密着して、厚さ５００〜１０００Å、例えば８００Åのインジウム錫酸化膜（ＩＴＯ）２７を形成した。（図２（Ｂ））
【００２３】その後、このシリコン膜２４をパターニングして、島状シリコン領域２８を形成した。さらに、テトラ・エトキシ・シラン（Ｓｉ（ＯＣ2 Ｈ5 ）4 、ＴＥＯＳ）と酸素を原料として、プラズマＣＶＤ法によってゲイト絶縁膜として、厚さ１０００Åの酸化珪素２９を形成した。原料には、上記ガスに加えて、トリクロロエチレン（Ｃ2 ＨＣｌ3 ）を用いた。成膜前にチャンバーに酸素を４００ＳＣＣＭ流し、基板温度３００℃、全圧５Ｐａ、ＲＦパワー１５０Ｗでプラズマを発生させ、この状態を１０分保った。その後、チャンバーに酸素３００ＳＣＣＭ、ＴＥＯＳを１５ＳＣＣＭ、トリクロロエチレンを２ＳＣＣＭを導入して、酸化珪素膜の成膜をおこなった。基板温度、ＲＦパワー、全圧は、それぞれ３００℃、７５Ｗ、５Ｐａであった。成膜完了後、チャンバーに１００Ｔｏｒｒの水素を導入し、３５０℃で３５分の水素アニールをおこなった。
【００２４】引き続いて、スパッタリング法によって、厚さ６０００〜８０００Å、例えば６０００Åのアルミニウム膜（２％のシリコンを含む）を堆積した。なお、この酸化珪素２９とアルミニウム膜の成膜工程は連続的におこなうことが望ましい。そして、アルミニウム膜をパターニングして、ＴＦＴのゲイト電極３０Ｎ、３０Ｐを形成した。さらに、このアルミニウム配線の表面を陽極酸化して、表面に酸化物層３１Ｎ、３１Ｐを形成した。陽極酸化は、酒石酸の１〜５％エチレングリコール溶液中でおこなった。得られた酸化物層の厚さは２０００Åであった。（図２（Ｃ））
【００２５】次に、プラズマドーピング法によって、シリコン領域に不純物（燐）を注入した。ドーピングガスとして、フォスフィン（ＰＨ3 ）を用い、加速電圧を６０〜９０ｋＶ、例えば８０ｋＶとした。ドース量は１×１０15〜８×１０15ｃｍ-2、例えば、２×１０15ｃｍ-2とした。このようにしてＮ型の不純物領域３３Ｎを形成した。さらに、今度は左側のＴＦＴ（Ｎチャネル型ＴＦＴ）のみをフォトレジストでマスクして、再び、プラズマドーピング法で右側のＴＦＴ（ＰチャネルＴＦＴ）のシリコン領域に不純物（ホウ素）を注入した。ドーピングガスとして、ジボラン（Ｂ2 Ｈ6 ）を用い、加速電圧を５０〜８０ｋＶ、例えば６５ｋＶとした。ドース量は１×１０15〜８×１０15ｃｍ-2、例えば、先に注入された燐より多い５×１０15ｃｍ-2とした。このようにしてＰ型の不純物領域３３Ｐを形成した。実施例１と同様、この不純物ドーピングの際に、ダイオード領域に不純物が注入されることは好ましくないので、マスクしておくことが必要である。
【００２６】その後、レーザーアニール法によって不純物の活性化をおこなった。レーザーとしてはＫｒＦエキシマーレーザー（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を用いたが、その他のレーザー、例えば、ＸｅＦエキシマーレーザー（波長３５３ｎｍ）、ＸｅＣｌエキシマーレーザー（波長３０８ｎｍ）、ＡｒＦエキシマーレーザー（波長１９３ｎｍ）等を用いてもよい。レーザーのエネルギー密度は、２００〜４００ｍＪ／ｃｍ2 、例えば２５０ｍＪ／ｃｍ2 とし、１か所につき２〜１０ショット、例えば２ショット照射した。レーザー照射時に、基板を２００〜４５０℃程度に加熱してもよい。基板を加熱した場合には最適なレーザーエネルギー密度が変わることに注意しなければならない。なお、レーザー照射時にはダイオード領域がレーザーによって結晶化するのを防止するためにフォトレジストのマスク３２によってダイオード領域をマスクした。この結果、不純物領域３３Ｎ、３３Ｐが活性化された。（図２（Ｄ））
【００２７】続いて、層間絶縁物として厚さ２０００Åの酸化珪素膜３４をＴＥＯＳを原料とするプラズマＣＶＤ法によって形成し、これにコンタクトホールを形成して、金属材料、例えば、窒化チタンとアルミニウムの多層膜によってＴＦＴのソース、ドレイン電極・配線３５ａ、３５ｂ、３５ｃおよびダイオードの電極・配線３５ｄを形成した。以上の工程によって半導体回路が完成した。（図２（Ｅ））
【００２８】作製されたＴＦＴの特性は従来の６００℃のアニールによって結晶化する工程によって作製されたものとは何ら劣るところはなかった。例えば、本実施例によって作成したシフトレジスタは、ドレイン電圧１５Ｖで１１ＭＨｚ、１７Ｖで１６ＭＨｚの動作を確認できた。また、信頼性の試験においても従来のものとの差を見出せなかった。
【００２９】〔実施例３〕 図３に本実施例の作製工程の断面図を示す。基板（コーニング７０５９）４０上にスパッタリング法によって厚さ２０００Åの酸化珪素の下地膜４１を形成した。さらに、厚さ５００〜２０００Å、例えば１０００Åのクロム被膜および厚さ１００〜５００ÅのＮ型のアモルファスシリコン被膜によってダイオードの電極４２およびＮ層４３Ｎを形成した。さらに、プラズマＣＶＤ法によって、厚さ５００〜１５００Å、例えば１５００Åの実質的に真性なアモルファスシリコン膜４４を堆積した。そして、アモルファスシリコン膜４４をフォトレジスト４５でマスクして、イオン注入法によって選択的にニッケルイオンを注入し、ニッケルが１×１０18〜２×１０19ｃｍ-3、例えば、５×１０18ｃｍ-3だけ含まれるような領域４６を作製した。（図３R>３（Ａ））
【００３０】そして、これを０．１〜１気圧の水素雰囲気下、５５０℃で８時間アニールして結晶化させた。この結晶化工程によって、ニッケルの注入された領域はもちろん、その領域に挟まれた領域やその周囲も結晶化した（図３（Ｂ）において４４ａで示す）。一方、ニッケルが注入されなかった領域４４ｂはアモルファス状態のままであった。結晶化工程後、リフトオフ法によって、１００〜５００Å、例えば２００ÅのＰ型のアモルファスシリコン膜４３Ｐおよびその上に密着して、厚さ５００〜１０００Å、例えば８００Åのインジウム錫酸化膜（ＩＴＯ）４７を形成した。（図３（Ｂ））
【００３１】その後、このシリコン膜をパターニングして、島状結晶シリコン領域４８ａおよびアモルファスシリコン領域４８ｂを形成した。さらに、ＴＥＯＳと酸素を原料として、プラズマＣＶＤ法によってゲイト絶縁膜として、厚さ１０００Åの酸化珪素４９を形成した。
【００３２】引き続いて、スパッタリング法によって、厚さ６０００〜８０００Å、例えば６０００Åのアルミニウム膜（２％のシリコンを含む）を堆積した。そして、アルミニウム膜をパターニングして、ＴＦＴのゲイト電極５０Ｎ、５０Ｐを形成した。さらに、このアルミニウム配線の表面を陽極酸化して、表面に酸化物層５１Ｎ、５１Ｐを形成した。得られた酸化物層の厚さは２０００Åであった。（図３（Ｃ））
【００３３】次に、実施例２に示したようにプラズマドーピング法によって、シリコン領域に不純物（燐およびホウ素）を注入し、Ｎ型の不純物領域３３ＮとＰ型の不純物領域３３Ｐを形成した。実施例１と同様、この不純物ドーピングの際に、ダイオード領域に不純物が注入されることは好ましくないので、マスクしておくことが必要である。
【００３４】その後、レーザーアニール法によって不純物の活性化をおこなった。実施例２とは異なり裏面からレーザー光を照射した。基板を透過する必要から、レーザーとしてはＸｅＦエキシマーレーザー（波長３５３ｎｍ、パルス幅４０ｎｓｅｃ）を用いたが、基板材料に応じて、その他のレーザー、例えば、ＫｒＦエキシマーレーザー（波長２４８ｎｍ）、ＸｅＣｌエキシマーレーザー（波長３０８ｎｍ）、ＡｒＦエキシマーレーザー（波長１９３ｎｍ）等を用いてもよい。レーザーのエネルギー密度は、２００〜４００ｍＪ／ｃｍ2 、例えば２５０ｍＪ／ｃｍ2 とし、１か所につき２〜１０ショット、例えば２ショット照射した。本実施例のように裏面からレーザーを照射する場合には、電極４２によってレーザー光が遮られるのでダイオード領域はレーザーによって結晶化しない。（図３（Ｄ））
【００３５】続いて、層間絶縁物として厚さ２０００Åの酸化珪素膜５４をＴＥＯＳを原料とするプラズマＣＶＤ法によって形成し、これにコンタクトホールを形成して、金属材料、例えば、窒化チタンとアルミニウムの多層膜によってＴＦＴのソース、ドレイン電極・配線５５ａ、５５ｂ、５５ｃおよびダイオードの電極・配線５５ｄを形成した。最後に０．１〜１気圧の水素雰囲気、３５０℃で３０分の水素化をおこなった。以上の工程によって半導体回路が完成した。（図３（Ｅ））
【００３６】
【発明の効果】本発明によって、結晶性シリコンＴＦＴとアモルファスシリコンダイオードを有する半導体回路を作製するプロセスを削減し、量産性を高めることができた。また、本発明は、例えば、５００℃というような低温、かつ、４時間という短時間でシリコンの結晶化をおこなうことによっても、スループットを向上させることができる。加えて、従来、６００℃以上のプロセスを採用した場合にはガラス基板の縮みやソリが歩留り低下の原因として問題となっていたが、本発明を利用することによってそのような問題点は一気に解消してしまう。
【００３７】このことは、大面積の基板を一度に処理できることを意味するものである。すなわち、大面積基板を処理することによって、１枚の基板から多くの集積回路等を切りだすことによって単価を大幅に低下させることができる。このように本発明は工業上有益な発明である。
【図面の簡単な説明】
【図１】 実施例１の作製工程断面図を示す。
【図２】 実施例２の作製工程断面図を示す。
【図３】 実施例３の作製工程断面図を示す。
【図４】 従来の作製工程例（断面図）を示す。
【符号の説明】
１０・・・基板
１１・・・下地絶縁膜（酸化珪素）
１２・・・アモルファスシリコンダイオードの電極
１３・・・アモルファスシリコン膜
１４・・・珪化ニッケル膜
１５・・・ゲイト絶縁膜（酸化珪素）
１６・・・ゲイト電極（燐ドープされたシリコン）
１７・・・ソース、ドレイン領域
１８・・・層間絶縁物
１９・・・金属配線・電極（窒化チタン／アルミニウム）
【０００１】
【産業上の利用分野】本発明は、薄膜トランジスタ（ＴＦＴ）、薄膜ダイオード等の薄膜状の半導体素子を複数個有する半導体回路およびその作製方法に関するものである。特に本発明は、結晶性の半導体材料を用いる薄膜トランジスタ素子と、アモルファス状態の半導体材料を用いる薄膜ダイオード素子を組み合わせた半導体回路（例えば、集積化イメージセンサー回路）およびその作製方法に関する。本発明によって作製される半導体回路は、ガラス等の絶縁基板上、単結晶シリコン等の半導体基板上、いずれにも形成される。
【０００２】
【従来の技術】薄膜トランジスタ、薄膜ダイオード等の薄膜半導体素子は、使用されるシリコンの種類によって、アモルファス系素子と結晶系素子に分かれていた。アモルファスシリコンは電界効果移動度や導電率等の物性で結晶性シリコンに劣るので、高い動作特性を得るには結晶系の半導体素子が求められていた。一方、アモルファス半導体は、一般に光導電率の変化が大きいので光センサー等に使用できることが知られていた。そして、最近では、アモルファスシリコンダイオードを用いた光センサーを、高速動作が可能な結晶系シリコンを用いた薄膜トランジスタによって駆動する回路（例えば、集積化イメージセンサー回路）が提唱されている。
【０００３】
【発明が解決しようする課題】従来のアモルファスシリコンダイオードと結晶シリコンＴＦＴを組み合わせた回路の作製手順の例を図４に示す。ガラス基板６０上に下地絶縁膜６１を形成し、その上にアモルファスシリコン膜を形成して、これを６００℃以上の温度で長時間アニールすることにより結晶化させ、パターニングして島状シリコン領域６２を得る。そして、ゲイト絶縁膜６３を形成し、さらに、ゲイト電極６４Ｎ、６４Ｐを形成する。（図４（Ａ））
【０００４】そして、公知のＣＭＯＳ作製技術を使用してＮ型不純物領域６５ＮとＰ型不純物領域６５Ｐを形成する。この不純物導入工程においてはゲイト電極に対して自己整合的に不純物が導入される。不純物注入後は、レーザーアニール、熱アニール等の手段で不純物の活性化がおこなわれる。（図４（Ｂ））
【０００５】次に、第１の層間絶縁物６６を形成して、これにコンタクトホールを形成し、ＴＦＴのソース、ドレインに電極・配線６７ａ、６７ｂ、６７ｃおよびアモルファスシリコンダイオードの電極６７ｄが形成される。（図４（Ｃ））
次に、Ｐ型、Ｉ型（真性）、Ｎ型のアモルファスシリコン膜６８Ｐ、６８Ｉ、６８Ｎを順次積層して、これをパターニングし、ダイオードの接合部を形成する。（図４（Ｄ））
【０００６】最後に、第２の層間絶縁物６９を形成し、これにコンタクトホールを形成して、アモルファスシリコンダイオードの電極７０を形成して、回路が完成する。（図４（Ｅ））
【０００７】このような手順を要する従来の方法では、長時間の成膜が要求される（厚い）Ｉ層シリコン膜および層間絶縁物がそれぞれ２層も必要であるので、スループットが低下するという問題点を抱えていた。しかも、これらの成膜において使用されるプラズマＣＶＤ法、減圧ＣＶＤ法では、メンテナンスのための装置のデッドタイムが大きく、これらの工程が余分に存在することは一層のスループット低下をもたらす。
【０００８】また、結晶シリコンＴＦＴに用いるシリコン膜の結晶化をおこなうにも６００℃以上の温度が必要であり、かつ、その結晶化に２４時間以上の長い時間が必要であったので、実際に量産する場合には、結晶化装置の設備がいくつも必要とされ、巨額の設備投資がコストに跳ね返ってくるという問題を抱えていた。本発明は、結晶シリコンＴＦＴに用いるシリコン膜とアモルファスシリコンダイオードに用いるシリコン膜とを同時に形成し、かつ、層間絶縁物も１層のみとすることによって、上記の問題点を克服し、また、６００℃以下の温度で、かつ、実質的に問題にならない程度の短時間でシリコン膜の結晶化をおこなう技術を提供する。
【０００９】
【課題を解決するための手段】本発明者の研究の結果、実質的にアモルファス状態のシリコン被膜に微量の触媒材料を添加することによって結晶化を促進させ、結晶化温度を低下させ、結晶化時間を短縮できることが明らかになった。触媒材料としては、ニッケル（Ｎｉ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、白金（Ｐｔ）の単体、もしくはそれらの珪化物等の化合物が適している。具体的には、これらの元素を有する膜、粒子、クラスター等をアモルファスシリコン膜の下、もしくは上に密着して形成し、あるいはイオン注入法等の方法によってアモルファスシリコン膜中にこれらの元素を導入し、その後、これを適当な温度、典型的には５８０℃以下の温度で熱アニールすることによって結晶化させることができる。
【００１０】さらに化学的気相成長法（ＣＶＤ法）によってアモルファスシリコン膜を形成する際には原料ガス中に、また、スパッタリング等の物理的気相法でアモルファスシリコン膜を形成する際には、ターゲットや蒸着源等の成膜材料中に、これらの触媒材料を添加しておいてもよい。当然のことであるが、アニール温度が高いほど結晶化時間は短いという関係がある。また、ニッケル、鉄、コバルト、白金の濃度が大きいほど結晶化温度が低く、結晶化時間が短いという関係がある。本発明人の研究では、これらのうちの少なくとも１つの元素の濃度が１×１０17ｃｍ-3以上存在することが望ましいことがわかった。
【００１１】なお、上記触媒材料はいずれもシリコンにとっては好ましくない材料であるので、できるだけその濃度が低いことが望まれる。本発明人の研究では、これらの触媒材料の濃度は合計して１×１０20ｃｍ-3を越えないことが望まれる。
【００１２】さらに、注目すべき事柄は、このような触媒材料の存在しない領域では、全く結晶化を進行させることなく、アモルファス状態を維持できることである。例えば、通常、このような触媒材料を有しないアモルファスシリコンの結晶化は６００℃以上の温度で開始されるが、５８０℃以下では全く進行しない。ただし、３００℃以上の雰囲気ではアモルファスシリコン中のダングリングボンドを中和するのに必要な水素が離脱するので、良好な光感度を得るにはアニールは水素雰囲気でおこなわれることが望まれる。
【００１３】本発明では、上記の触媒材料による結晶化の特徴を生かして、１層のアモルファスシリコン膜を形成して、一部を選択的に結晶化させて、結晶シリコンＴＦＴに用い、アモルファス状態の部分をアモルファスシリコンダイオードとして用いることを特徴とする。この結果、例えば、従来であればＴＦＴのソース、ドレイン電極と同じ層内に存在していたアモルファスシリコンダイオードの下方電極（図４中の６７ｄに対応）を、ＴＦＴのゲイト電極よりも下層の配線で形成することが可能となるので、層間絶縁物も１層のみでよい。以下に実施例を用いて、より詳細に本発明を説明する。
【００１４】
【実施例】〔実施例１〕 図１に本実施例の作製工程の断面図を示す。まず、基板（コーニング７０５９）１０上にスパッタリング法によって厚さ２０００Åの酸化珪素の下地膜１１を形成した。さらに、タンタル、モリブテン、チタン、タングステン等の比較的耐熱性に優れた金属によって、アモルファスシリコンダイオードの電極１２を形成した。そして、厚さ１００〜５００Å、例えば２００Åの燐をドープされたＮ型のアモルファスシリコン膜１３ＮをプラズマＣＶＤ法によって成膜し、これをパターニングした。続いて、プラズマＣＶＤ法によって、厚さ５００〜１５００Å、例えば１５００Åの真性（Ｉ型）のアモルファスシリコン膜１３Ｉを堆積した。連続して、スパッタリング法によって、厚さ５〜２００Å、例えば２０Åの珪化ニッケル膜（化学式ＮｉＳｉx 、０．４≦ｘ≦２．５、例えば、ｘ＝２．０）１４を図に示すように選択的に形成した。（図１（Ａ））
【００１５】そして、これを水素還元雰囲気下（好ましくは、水素の分圧が０．１〜１気圧）、５００℃で４時間アニールして結晶化させた。この結果、珪化ニッケル膜１４の下方のアモルファスシリコン膜は結晶化して結晶シリコン膜１３ａとなった。一方、珪化ニッケル膜の存在しなかった領域のシリコン膜はアモルファス状態のまま（１３ｂ）であった。その後、リフトオフ法によって、選択的に厚さ１００〜５００Å、例えば２００Åのホウ素のドープされたＰ型アモルファスシリコン膜１３Ｐを形成した。（図１（Ｂ））
【００１６】次に得られたシリコン膜をフォトリソグラフィー法によってパターニングし、島状シリコン領域を形成した。さらに、スパッタリング法によって厚さ１０００Åの酸化珪素膜１5 をゲイト絶縁膜として堆積した。スパッタリングには、ターゲットとして酸化珪素を用い、スパッタリング時の基板温度は２００〜４００℃、例えば３５０℃、スパッタリング雰囲気は酸素とアルゴンで、アルゴン／酸素＝０〜０．５、例えば０．１以下とした。引き続いて、減圧ＣＶＤ法によって、厚さ６０００〜８０００Å、例えば６０００Åのシリコン膜（０．１〜２％の燐を含む）を堆積した。なお、この酸化珪素とシリコン膜の成膜工程は連続的におこなうことが望ましい。そして、シリコン膜をパターニングして、ゲイト電極１６Ｎ、１６Ｐを形成した。（図１（Ｃ））
【００１７】次に、プラズマドーピング法によって、シリコン領域にゲイト電極をマスクとして不純物（燐およびホウ素）を注入した。ドーピングガスとして、フォスフィン（ＰＨ3 ）およびジボラン（Ｂ2 Ｈ6 ）を用い、前者の場合は、加速電圧を６０〜９０ｋＶ、例えば８０ｋＶ、後者の場合は、４０〜８０ｋＶ、例えば６５ｋＶとした。ドース量は１×１０15〜８×１０15ｃｍ-2、例えば、燐を２×１０15ｃｍ-2、ホウ素を５×１０15とした。この結果、Ｎ型の不純物領域１７Ｎ、Ｐ型の不純物領域１７Ｐが形成された。なお、この不純物導入の際には、アモルファスシリコンダイオードには不純物が注入されないようにマスクすることが必要である。（図１（Ｄ））
【００１８】その後、水素還元雰囲気中、５００℃で４時間アニールすることによって、不純物を活性化させた。このとき、先に結晶化された領域１４ａ（１７Ｎおよび１７Ｐを含む）にはニッケルが拡散しているので、このアニールによって再結晶化が容易に進行し、不純物領域１７Ｎ、１７Ｐが活性化した。一方、アモルファスシリコンダイオードの領域のシリコン中にはニッケルが存在しないので結晶化しなかった。続いて、厚さ６０００Åの酸化珪素膜１８を層間絶縁物としてプラズマＣＶＤ法によって形成し、これにコンタクトホールを形成して、金属材料、例えば、窒化チタンとアルミニウムの多層膜によってＴＦＴの電極・配線１９ａ、１９ｂ、１９ｃ、ダイオードの電極・配線１９ｄ、１９ｅを形成した。最後に、１気圧の水素雰囲気で３５０℃、３０分のアニールをおこなった。以上の工程によって半導体回路が完成した。（図１（Ｅ））
【００１９】本工程では、図から明らかなようにシリコン膜（ただし、Ｎ型シリコン層、Ｐ型シリコン層を除く）、層間絶縁物を共に１層とすることができた。その結果、成膜プロセスは大きく削減された。また、ＴＦＴの活性領域およびダイオードのＩ層のニッケルの濃度を２次イオン質量分析（ＳＩＭＳ）法によって測定したところ、前者は１×１０18〜５×１０18ｃｍ-3、後者は測定限界（１×１０16ｃｍ-3）以下であった。
【００２０】〔実施例２〕 図２に本実施例の作製工程の断面図を示す。基板（コーニング７０５９）２０上にスパッタリングによって厚さ２０００Åの酸化珪素の下地膜２１を形成した。さらに、厚さ５００〜２０００Å、例えば１０００Åのクロム被膜および厚さ１００〜５００ÅのＮ型のアモルファスシリコン被膜を堆積し、これをパターニングして、ダイオードの電極２２およびＮ層２３Ｎを形成した。さらに、プラズマＣＶＤ法によって、厚さ５００〜１５００Å、例えば１５００Åのアモルファスシリコン膜２４を堆積した。そして、アモルファスシリコン膜２４をフォトレジスト２５でマスクして、イオン注入法によって選択的にニッケルイオンを注入し、ニッケルが１×１０18〜２×１０19ｃｍ-3、例えば、５×１０18ｃｍ-3だけ含まれるような領域２６を作製した。
【００２１】この領域２６の深さは２００〜１５００Åとし、加速エネルギーはそれに合わせて最適なものを選択した。また、ＴＦＴにおいてチャネル形成領域となるべき領域にはニッケルが注入されないようにした。ただし、チャネル長は２０μｍ以下、好ましくは１０μｍ以下とした。それ以上のチャネル長ではチャネル形成領域全体を結晶化させることができなかった。（図２（Ａ））
【００２２】そして、これを０．１〜１気圧の水素雰囲気下、５５０℃で８時間アニールして結晶化させた。この結晶化工程によって、ニッケルの注入された領域はもちろん、その領域に挟まれた領域やその周囲（図２（Ｂ）において２４ａで示す）も結晶化した。５５０℃、８時間のアニールでは横方向に約１０μｍの結晶化が進行した。一方、ニッケルが注入されなかった領域２４ｂはアモルファス状態のままであった。結晶化工程後、リフトオフ法によって、１００〜５００Å、例えば２００ÅのＰ型のアモルファスシリコン膜２３Ｐおよびその上に密着して、厚さ５００〜１０００Å、例えば８００Åのインジウム錫酸化膜（ＩＴＯ）２７を形成した。（図２（Ｂ））
【００２３】その後、このシリコン膜２４をパターニングして、島状シリコン領域２８を形成した。さらに、テトラ・エトキシ・シラン（Ｓｉ（ＯＣ2 Ｈ5 ）4 、ＴＥＯＳ）と酸素を原料として、プラズマＣＶＤ法によってゲイト絶縁膜として、厚さ１０００Åの酸化珪素２９を形成した。原料には、上記ガスに加えて、トリクロロエチレン（Ｃ2 ＨＣｌ3 ）を用いた。成膜前にチャンバーに酸素を４００ＳＣＣＭ流し、基板温度３００℃、全圧５Ｐａ、ＲＦパワー１５０Ｗでプラズマを発生させ、この状態を１０分保った。その後、チャンバーに酸素３００ＳＣＣＭ、ＴＥＯＳを１５ＳＣＣＭ、トリクロロエチレンを２ＳＣＣＭを導入して、酸化珪素膜の成膜をおこなった。基板温度、ＲＦパワー、全圧は、それぞれ３００℃、７５Ｗ、５Ｐａであった。成膜完了後、チャンバーに１００Ｔｏｒｒの水素を導入し、３５０℃で３５分の水素アニールをおこなった。
【００２４】引き続いて、スパッタリング法によって、厚さ６０００〜８０００Å、例えば６０００Åのアルミニウム膜（２％のシリコンを含む）を堆積した。なお、この酸化珪素２９とアルミニウム膜の成膜工程は連続的におこなうことが望ましい。そして、アルミニウム膜をパターニングして、ＴＦＴのゲイト電極３０Ｎ、３０Ｐを形成した。さらに、このアルミニウム配線の表面を陽極酸化して、表面に酸化物層３１Ｎ、３１Ｐを形成した。陽極酸化は、酒石酸の１〜５％エチレングリコール溶液中でおこなった。得られた酸化物層の厚さは２０００Åであった。（図２（Ｃ））
【００２５】次に、プラズマドーピング法によって、シリコン領域に不純物（燐）を注入した。ドーピングガスとして、フォスフィン（ＰＨ3 ）を用い、加速電圧を６０〜９０ｋＶ、例えば８０ｋＶとした。ドース量は１×１０15〜８×１０15ｃｍ-2、例えば、２×１０15ｃｍ-2とした。このようにしてＮ型の不純物領域３３Ｎを形成した。さらに、今度は左側のＴＦＴ（Ｎチャネル型ＴＦＴ）のみをフォトレジストでマスクして、再び、プラズマドーピング法で右側のＴＦＴ（ＰチャネルＴＦＴ）のシリコン領域に不純物（ホウ素）を注入した。ドーピングガスとして、ジボラン（Ｂ2 Ｈ6 ）を用い、加速電圧を５０〜８０ｋＶ、例えば６５ｋＶとした。ドース量は１×１０15〜８×１０15ｃｍ-2、例えば、先に注入された燐より多い５×１０15ｃｍ-2とした。このようにしてＰ型の不純物領域３３Ｐを形成した。実施例１と同様、この不純物ドーピングの際に、ダイオード領域に不純物が注入されることは好ましくないので、マスクしておくことが必要である。
【００２６】その後、レーザーアニール法によって不純物の活性化をおこなった。レーザーとしてはＫｒＦエキシマーレーザー（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を用いたが、その他のレーザー、例えば、ＸｅＦエキシマーレーザー（波長３５３ｎｍ）、ＸｅＣｌエキシマーレーザー（波長３０８ｎｍ）、ＡｒＦエキシマーレーザー（波長１９３ｎｍ）等を用いてもよい。レーザーのエネルギー密度は、２００〜４００ｍＪ／ｃｍ2 、例えば２５０ｍＪ／ｃｍ2 とし、１か所につき２〜１０ショット、例えば２ショット照射した。レーザー照射時に、基板を２００〜４５０℃程度に加熱してもよい。基板を加熱した場合には最適なレーザーエネルギー密度が変わることに注意しなければならない。なお、レーザー照射時にはダイオード領域がレーザーによって結晶化するのを防止するためにフォトレジストのマスク３２によってダイオード領域をマスクした。この結果、不純物領域３３Ｎ、３３Ｐが活性化された。（図２（Ｄ））
【００２７】続いて、層間絶縁物として厚さ２０００Åの酸化珪素膜３４をＴＥＯＳを原料とするプラズマＣＶＤ法によって形成し、これにコンタクトホールを形成して、金属材料、例えば、窒化チタンとアルミニウムの多層膜によってＴＦＴのソース、ドレイン電極・配線３５ａ、３５ｂ、３５ｃおよびダイオードの電極・配線３５ｄを形成した。以上の工程によって半導体回路が完成した。（図２（Ｅ））
【００２８】作製されたＴＦＴの特性は従来の６００℃のアニールによって結晶化する工程によって作製されたものとは何ら劣るところはなかった。例えば、本実施例によって作成したシフトレジスタは、ドレイン電圧１５Ｖで１１ＭＨｚ、１７Ｖで１６ＭＨｚの動作を確認できた。また、信頼性の試験においても従来のものとの差を見出せなかった。
【００２９】〔実施例３〕 図３に本実施例の作製工程の断面図を示す。基板（コーニング７０５９）４０上にスパッタリング法によって厚さ２０００Åの酸化珪素の下地膜４１を形成した。さらに、厚さ５００〜２０００Å、例えば１０００Åのクロム被膜および厚さ１００〜５００ÅのＮ型のアモルファスシリコン被膜によってダイオードの電極４２およびＮ層４３Ｎを形成した。さらに、プラズマＣＶＤ法によって、厚さ５００〜１５００Å、例えば１５００Åの実質的に真性なアモルファスシリコン膜４４を堆積した。そして、アモルファスシリコン膜４４をフォトレジスト４５でマスクして、イオン注入法によって選択的にニッケルイオンを注入し、ニッケルが１×１０18〜２×１０19ｃｍ-3、例えば、５×１０18ｃｍ-3だけ含まれるような領域４６を作製した。（図３R>３（Ａ））
【００３０】そして、これを０．１〜１気圧の水素雰囲気下、５５０℃で８時間アニールして結晶化させた。この結晶化工程によって、ニッケルの注入された領域はもちろん、その領域に挟まれた領域やその周囲も結晶化した（図３（Ｂ）において４４ａで示す）。一方、ニッケルが注入されなかった領域４４ｂはアモルファス状態のままであった。結晶化工程後、リフトオフ法によって、１００〜５００Å、例えば２００ÅのＰ型のアモルファスシリコン膜４３Ｐおよびその上に密着して、厚さ５００〜１０００Å、例えば８００Åのインジウム錫酸化膜（ＩＴＯ）４７を形成した。（図３（Ｂ））
【００３１】その後、このシリコン膜をパターニングして、島状結晶シリコン領域４８ａおよびアモルファスシリコン領域４８ｂを形成した。さらに、ＴＥＯＳと酸素を原料として、プラズマＣＶＤ法によってゲイト絶縁膜として、厚さ１０００Åの酸化珪素４９を形成した。
【００３２】引き続いて、スパッタリング法によって、厚さ６０００〜８０００Å、例えば６０００Åのアルミニウム膜（２％のシリコンを含む）を堆積した。そして、アルミニウム膜をパターニングして、ＴＦＴのゲイト電極５０Ｎ、５０Ｐを形成した。さらに、このアルミニウム配線の表面を陽極酸化して、表面に酸化物層５１Ｎ、５１Ｐを形成した。得られた酸化物層の厚さは２０００Åであった。（図３（Ｃ））
【００３３】次に、実施例２に示したようにプラズマドーピング法によって、シリコン領域に不純物（燐およびホウ素）を注入し、Ｎ型の不純物領域３３ＮとＰ型の不純物領域３３Ｐを形成した。実施例１と同様、この不純物ドーピングの際に、ダイオード領域に不純物が注入されることは好ましくないので、マスクしておくことが必要である。
【００３４】その後、レーザーアニール法によって不純物の活性化をおこなった。実施例２とは異なり裏面からレーザー光を照射した。基板を透過する必要から、レーザーとしてはＸｅＦエキシマーレーザー（波長３５３ｎｍ、パルス幅４０ｎｓｅｃ）を用いたが、基板材料に応じて、その他のレーザー、例えば、ＫｒＦエキシマーレーザー（波長２４８ｎｍ）、ＸｅＣｌエキシマーレーザー（波長３０８ｎｍ）、ＡｒＦエキシマーレーザー（波長１９３ｎｍ）等を用いてもよい。レーザーのエネルギー密度は、２００〜４００ｍＪ／ｃｍ2 、例えば２５０ｍＪ／ｃｍ2 とし、１か所につき２〜１０ショット、例えば２ショット照射した。本実施例のように裏面からレーザーを照射する場合には、電極４２によってレーザー光が遮られるのでダイオード領域はレーザーによって結晶化しない。（図３（Ｄ））
【００３５】続いて、層間絶縁物として厚さ２０００Åの酸化珪素膜５４をＴＥＯＳを原料とするプラズマＣＶＤ法によって形成し、これにコンタクトホールを形成して、金属材料、例えば、窒化チタンとアルミニウムの多層膜によってＴＦＴのソース、ドレイン電極・配線５５ａ、５５ｂ、５５ｃおよびダイオードの電極・配線５５ｄを形成した。最後に０．１〜１気圧の水素雰囲気、３５０℃で３０分の水素化をおこなった。以上の工程によって半導体回路が完成した。（図３（Ｅ））
【００３６】
【発明の効果】本発明によって、結晶性シリコンＴＦＴとアモルファスシリコンダイオードを有する半導体回路を作製するプロセスを削減し、量産性を高めることができた。また、本発明は、例えば、５００℃というような低温、かつ、４時間という短時間でシリコンの結晶化をおこなうことによっても、スループットを向上させることができる。加えて、従来、６００℃以上のプロセスを採用した場合にはガラス基板の縮みやソリが歩留り低下の原因として問題となっていたが、本発明を利用することによってそのような問題点は一気に解消してしまう。
【００３７】このことは、大面積の基板を一度に処理できることを意味するものである。すなわち、大面積基板を処理することによって、１枚の基板から多くの集積回路等を切りだすことによって単価を大幅に低下させることができる。このように本発明は工業上有益な発明である。
【図面の簡単な説明】
【図１】 実施例１の作製工程断面図を示す。
【図２】 実施例２の作製工程断面図を示す。
【図３】 実施例３の作製工程断面図を示す。
【図４】 従来の作製工程例（断面図）を示す。
【符号の説明】
１０・・・基板
１１・・・下地絶縁膜（酸化珪素）
１２・・・アモルファスシリコンダイオードの電極
１３・・・アモルファスシリコン膜
１４・・・珪化ニッケル膜
１５・・・ゲイト絶縁膜（酸化珪素）
１６・・・ゲイト電極（燐ドープされたシリコン）
１７・・・ソース、ドレイン領域
１８・・・層間絶縁物
１９・・・金属配線・電極（窒化チタン／アルミニウム）
【特許請求の範囲】
【請求項１】基板上にアモルファス状態のシリコン膜を形成する第１の工程と、前記シリコン膜に選択的にニッケル、鉄、コバルト、白金の少なくとも１つを導入する第２の工程と、前記シリコン膜を５８０℃以下の温度でアニールすることによって、前記ニッケル、鉄、コバルト、白金の少なくとも１つが導入された第１の領域のシリコン膜を選択的に結晶化させる第３の工程と、前記第３の工程において結晶化しなかった第２の領域のシリコン膜上に選択的にＰ型もしくはＮ型のシリコン膜を形成する第４の工程と、前記第１の領域のシリコン膜及び前記第２の領域のシリコン膜上に絶縁被膜と、前記絶縁被膜上に導電性材料によって配線とを形成する第５の工程とを有することを特徴とする半導体回路の作製方法。
【請求項２】基板上にアモルファス状態のシリコン膜と前記シリコン膜に密着して選択的にニッケル、鉄、コバルト、白金の少なくとも１つを有する材料とを形成する第１の工程と、前記シリコン膜を５８０℃以下の温度でアニールすることによって、前記ニッケル、鉄、コバルト、白金の少なくとも１つを有する材料が密着した第１の領域のシリコン膜を中心として選択的に結晶化させる第２の工程と、前記第２の工程において結晶化しなかった第２の領域のシリコン膜上に選択的にＰ型もしくはＮ型のシリコン膜を形成する第３の工程と、前記第１の領域のシリコン膜及び前記第２の領域のシリコン膜上に絶縁被膜と、前記絶縁被膜上に導電性材料によって配線とを形成する第４の工程とを有することを特徴とする半導体回路の作製方法。
【請求項３】請求項１又は２において、前記基板は、ガラス又は単結晶シリコンであることを特徴とする半導体回路の作製方法。
【請求項４】請求項１又は２において、前記基板は、絶縁基板であることを特徴とする半導体回路の作製方法。
【請求項５】請求項１又は２において、前記基板は、半導体基板であることを特徴とする半導体回路の作製方法。
【請求項６】請求項１又は２において、前記絶縁被膜は、ＴＥＯＳを用いて形成されたことを特徴とする半導体回路の作製方法。
【請求項１】基板上にアモルファス状態のシリコン膜を形成する第１の工程と、前記シリコン膜に選択的にニッケル、鉄、コバルト、白金の少なくとも１つを導入する第２の工程と、前記シリコン膜を５８０℃以下の温度でアニールすることによって、前記ニッケル、鉄、コバルト、白金の少なくとも１つが導入された第１の領域のシリコン膜を選択的に結晶化させる第３の工程と、前記第３の工程において結晶化しなかった第２の領域のシリコン膜上に選択的にＰ型もしくはＮ型のシリコン膜を形成する第４の工程と、前記第１の領域のシリコン膜及び前記第２の領域のシリコン膜上に絶縁被膜と、前記絶縁被膜上に導電性材料によって配線とを形成する第５の工程とを有することを特徴とする半導体回路の作製方法。
【請求項２】基板上にアモルファス状態のシリコン膜と前記シリコン膜に密着して選択的にニッケル、鉄、コバルト、白金の少なくとも１つを有する材料とを形成する第１の工程と、前記シリコン膜を５８０℃以下の温度でアニールすることによって、前記ニッケル、鉄、コバルト、白金の少なくとも１つを有する材料が密着した第１の領域のシリコン膜を中心として選択的に結晶化させる第２の工程と、前記第２の工程において結晶化しなかった第２の領域のシリコン膜上に選択的にＰ型もしくはＮ型のシリコン膜を形成する第３の工程と、前記第１の領域のシリコン膜及び前記第２の領域のシリコン膜上に絶縁被膜と、前記絶縁被膜上に導電性材料によって配線とを形成する第４の工程とを有することを特徴とする半導体回路の作製方法。
【請求項３】請求項１又は２において、前記基板は、ガラス又は単結晶シリコンであることを特徴とする半導体回路の作製方法。
【請求項４】請求項１又は２において、前記基板は、絶縁基板であることを特徴とする半導体回路の作製方法。
【請求項５】請求項１又は２において、前記基板は、半導体基板であることを特徴とする半導体回路の作製方法。
【請求項６】請求項１又は２において、前記絶縁被膜は、ＴＥＯＳを用いて形成されたことを特徴とする半導体回路の作製方法。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【特許番号】特許第３４３３９６６号（Ｐ３４３３９６６）
【登録日】平成１５年５月３０日（２００３．５．３０）
【発行日】平成１５年８月４日（２００３．８．４）
【国際特許分類】
【出願番号】特願平５−７９００３
【出願日】平成５年３月１２日（１９９３．３．１２）
【公開番号】特開平６−２６８１８５
【公開日】平成６年９月２２日（１９９４．９．２２）
【審査請求日】平成１２年３月７日（２０００．３．７）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【参考文献】
【文献】特開 平５−４８０６５（ＪＰ，Ａ）
【文献】特開 平１−２１７９６６（ＪＰ，Ａ）
【文献】特開 平５−６３１７２（ＪＰ，Ａ）
【文献】特開 平６−２７５８０７（ＪＰ，Ａ）
【文献】特開 平６−２７５８０５（ＪＰ，Ａ）
【文献】特開 昭６３−１４２８０７（ＪＰ，Ａ）
【登録日】平成１５年５月３０日（２００３．５．３０）
【発行日】平成１５年８月４日（２００３．８．４）
【国際特許分類】
【出願日】平成５年３月１２日（１９９３．３．１２）
【公開番号】特開平６−２６８１８５
【公開日】平成６年９月２２日（１９９４．９．２２）
【審査請求日】平成１２年３月７日（２０００．３．７）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【参考文献】
【文献】特開 平５−４８０６５（ＪＰ，Ａ）
【文献】特開 平１−２１７９６６（ＪＰ，Ａ）
【文献】特開 平５−６３１７２（ＪＰ，Ａ）
【文献】特開 平６−２７５８０７（ＪＰ，Ａ）
【文献】特開 平６−２７５８０５（ＪＰ，Ａ）
【文献】特開 昭６３−１４２８０７（ＪＰ，Ａ）
[ Back to top ]