半導体回路の電流測定装置
【課題】高密度化されている半導体の電流測定対象の配線を切断・変更する必要がなく、回路パラメータに影響を与えずに電流を測定できる電流測定装置を提供する。
【解決手段】測定電流から生じる磁束を検出する磁束検出装置と、磁束検出装置の出力電圧を電流波形に変換する積分装置と、電流波形を視覚化する電流波形観測装置とを有し、磁束検出装置１０は、ベース基板の両面に導電パターンにより形成した一対の表裏対称な形状をした第１コイルＣ１と、測定配線を配置する位置に対して第１コイルＣ１と線対称に第２コイルＣ２を配置し、第１コイルＣ１および第２コイルＣ２のそれぞれの表の巻き終わりの導電パターンと裏の巻き始めの導電パターンの端部間、および第１コイルＣ１の巻き終わりの導電パターンの端部と第２コイルＣ２の巻き始めの導電パターンの端部間とを、それぞれベース基板を貫通するスルーホールにより接続した構造とした電流測定装置。
【解決手段】測定電流から生じる磁束を検出する磁束検出装置と、磁束検出装置の出力電圧を電流波形に変換する積分装置と、電流波形を視覚化する電流波形観測装置とを有し、磁束検出装置１０は、ベース基板の両面に導電パターンにより形成した一対の表裏対称な形状をした第１コイルＣ１と、測定配線を配置する位置に対して第１コイルＣ１と線対称に第２コイルＣ２を配置し、第１コイルＣ１および第２コイルＣ２のそれぞれの表の巻き終わりの導電パターンと裏の巻き始めの導電パターンの端部間、および第１コイルＣ１の巻き終わりの導電パターンの端部と第２コイルＣ２の巻き始めの導電パターンの端部間とを、それぞれベース基板を貫通するスルーホールにより接続した構造とした電流測定装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、小型化・高密度化される半導体回路の電流測定に関するものであり、特に測定回路のパラメータへ影響を与えずに電流を測定できることを特徴とする電流測定装置に関する。
【背景技術】
【０００２】
従来の電流測定装置としては、ＣＴ（Current Transformer）、センス抵抗、ホール素子、ロゴスキーコイルがある（非特許文献１）。これらの電流測定装置の模式図を図１に示す。
【０００３】
図１（ａ）に示すＣＴは、成層鉄心にコイルを巻いたものである。プローブの中心に測定電流が流れる配線を挿入して使用するものである（その他の文献として、例えば、特許文献１）。このため、配線長が長くなり、回路の寄生インダクタンスが増加する。また、ＣＴはコアに磁性材料を使用しており、大電流での磁気飽和防止のため、形状が大きくなる。加えて、外部磁界の影響を受けやすい。
【０００４】
図１（ｂ）に示すセンス抵抗は、測定電流が流れている箇所に抵抗を挿入し、抵抗両端の電圧から電流を測定する方法である。この方法では直流・交流電流ともに測定可能である。しかし、回路に抵抗を挿入するため、特に大電流の測定を行う場合、損失が発生し、効率が悪化する。また、ノイズの影響を受けやすく、高周波での測定においては、寄生インダクタンスの小さい抵抗を使用する必要がある。
【０００５】
図１（ｃ）に示すホール素子は、磁界中に挿入することにより、バイアス電流に対して直交する方向に磁界の強さに比例した電圧が発生するというホール効果を利用したもので、直流・交流電流ともに測定可能である（その他の文献として、例えば、特許文献２）。しかし、周波数帯域が狭く高周波での測定には適していない。また、温度特性も悪い。
【０００６】
図１（ｄ）に示すロゴスキーコイルは、円形の巻型に線材を巻いたものである（その他の文献として、例えば、特許文献３）。ロゴスキーコイルは測定電流を取り囲むように配置して使用する。コイルに誘起される電圧は測定電流の時間微分に比例し、この電圧を積分することで電流が測定できる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平０６−２１３９３７号公報
【特許文献２】特開平０５−２７３２５７号公報
【特許文献３】実登第２５０６５４８号公報
【非特許文献】
【０００８】
【非特許文献１】W. F. Ray and C. R. Hewson, “High Performance Rogowski Current Transducers”, Conference Record of the 2000 IEEE, pp.3083-3090 vol.5, 2000, Fig.2
【発明の概要】
【発明が解決しようとする課題】
【０００９】
半導体回路は、性能の向上に伴い小型化され回路素子が基板上に高密度に実装されている。そのため、回路の電流を測定する際、電流プローブの挿入が困難であり、従来の電流プローブでは回路配線の切断・変更なしに電流測定を行うことは不可能である。したがって、電流を測定する際に配線長が長くなり寄生インダクタンスが増加するため本来の正しい電流測定を行うことができない。
【００１０】
本発明は上記事情を考慮してなされたもので、高密度化されている半導体の電流測定対象の配線を切断・変更する必要がなく、回路パラメータに影響を与えずに電流を測定できる電流測定装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
前記課題を解決するために、本発明の第１の構成は、測定電流から生じる磁束を検出する磁束検出装置と、前記磁束検出装置の出力電圧を電流波形に変換する積分装置と、前記積分装置によって変換された電流波形を視覚化する電流波形観測装置とを有し、前記磁束検出装置は、回路基板の両面に導電パターンにより形成した一対の表裏対称な形状をした第１コイルと、かつ測定配線を配置する位置に対して前記第１コイルと線対称に第２コイルを配置し、前記第１コイルおよび前記第２コイルのそれぞれの表の巻き終わりの導電パターンと裏の巻き始めの導電パターンの端部間、および前記第１コイルの巻き終わりの導電パターンの端部と前記第２コイルの巻き始めの導電パターンの端部間とを、それぞれ前記回路基板を貫通するスルーホールにより接続した構造とした電流測定装置である。
【００１２】
本発明の第１の構成では、磁束検出装置において対称な形状をしたコイルを有しており、測定配線の位置に対して上下対称にコイルを配置した構造とすることにより、測定配線に対して上下対称に配置されたコイルが測定配線の周囲の磁束を検出するため、電流測定の際に回路の配線を切断・変更することなく測定対象に近付けることにより電流を測定できる。
【００１３】
本発明の第２の構成は、第１の構成において、前記第１コイルの巻き終わりの導電パターンの端部と前記第２コイルの巻き始めの導電パターンの端部間とを前記回路基板の裏表間で接続しているスルーホールを、前記第１コイルおよび前記第２コイルの形成領域より外側の位置に配置した構造を有するものである。
この構造により、コイル間の近接距離の調節幅の自由度を確保し、また、コイルを接続している配線により形成されるループによるインダクタンスの影響を最小限に抑えることができる。
【００１４】
本発明の第３の構成は、前記電流波形観測装置において、測定した電流波形にドループが発生していた場合に測定波形のディジタルデータを用いて、測定波形データからオフセット電圧の値を減算することによるオフセット除去処理、オフセット除去処理後の測定波形データの時間積分及び積分回路のフィードバックCR時定数による除算を行う積分処理、オフセット除去処理後の測定データに積分処理後の測定データを加える加算処理、加算処理後の測定波形データを電流波形の大きさと一致させるために定数倍する定数倍処理を経てドループ補償を行う手段を設けたものである。電流波形のディジタルデータを用いてドループ補償を行う手段を有していることにより、本発明の電流測定装置の課題であるドループの問題を解決することができる。
【発明の効果】
【００１５】
本発明によれば、高密度化されている半導体の電流測定対象の配線を切断・変更する必要がなく、回路パラメータに影響を与えずに電流を測定できる電流測定装置が得られる。
【図面の簡単な説明】
【００１６】
【図１】従来の電流測定装置の種類と模式図である。
【図２】本発明の電流測定装置の構成を示す概略図である。
【図３】本発明の実施の形態に係る磁束検出装置の構成を示す分解斜視図である。
【図４】本発明の実施の形態に係る磁束検出装置のベース基板を示す表面図および裏面図である。
【図５】本発明の実施の形態に係る磁束検出コイルＣ１の表面図および裏面図である。
【図６】本発明の実施の形態に係る磁束検出コイルＣ１およびＣ２の表面図および裏面図である。
【図７】本発明の実施の形態に係る磁束検出コイルのスルーホールの位置を示す表面図である。
【図８】本発明の実施の形態において電流を測定する際の磁束検出コイルと測定電流の位置関係を示す説明図である。
【図９】本発明の実施の形態に係る磁束検出装置のカバーレイの表面図および裏面図である。
【図１０】本発明の実施の形態に係る不完全積分回路の構成を示す回路図である。
【図１１】本発明の磁束検出装置を用いてパワー回路に流れる電流を測定する実験の説明図である。
【図１２】図１１の実験結果を示すグラフである。
【図１３】図１２の測定波形の立下り部分の時間軸を拡大したグラフである。
【図１４】本発明の実施の形態に係る磁束検出装置を測定ワイヤーから水平方向および垂直方向に移動させた場合の模式図である。
【図１５】本発明の実施の形態に係る磁束検出装置を測定ワイヤーから水平方向（ｙ軸方向）に移動させた場合の出力の変化を示すグラフである。
【図１６】本発明の実施の形態に係る磁束検出装置を測定ワイヤーから垂直方向（ｚ軸方向）に移動させた場合の出力の変化を示すグラフである。
【図１７】本発明の実施の形態に係る磁束検出装置を用いて半導体チップのボンディングワイヤに流れる電流を測定している状態の斜視図である。
【図１８】本発明の実施の形態に係る８チャンネルの磁束検出装置を用いて複数の半導体チップのボンディングワイヤに流れる電流を測定している状態の斜視図である。
【図１９】パルスジェネレータからパルス幅１０μｓのパルスを入力してＩＧＢＴを動かしたときに積分回路から得られた出力波形図（１〜８ｃｈ）である。
【図２０】本発明の実施の形態に係るディジタルドループ補償の方法を示すブロックク図である。
【図２１】積分回路の出力電圧のディジタルデータを用いてドループ補正を行なった後の電流波形図（１〜８ｃｈ）である。
【図２２】従来のＣＴプローブと本発明の電流プローブ１〜８ｃｈの電流波形の和を示す図である。
【図２３】８ｃｈの磁束検出装置によりＩＧＢＴモジュール内のボンディングワイヤに流れる電流を測定するための実験回路図である。
【図２４】図２３の実験回路におけるゲートの電圧波形とＣＴの電流波形図である。
【図２５】デジタイザーの波形図である。
【図２６】ＬａｂＶＩＥＷでドループ補正した波形図である。
【発明を実施するための形態】
【００１７】
以下、本発明の実施形態について図面を参照しつつ詳細に説明する。図２に本発明による電流測定装置の概略を示す。図２に示すように、この電流測定装置は、磁束検出装置１０、積分装置２０、電流波形観測装置３０により構成されている。
【００１８】
磁束検出装置１０の構成を図３に示す。磁束検出装置１０は、プリント基板作製技術を用いて作製される。磁束検出装置１０は、配線が施されているベース基板１と、絶縁のためのカバーレイ２，３から構成されている。本発明の実施形態の一例として、導電パターン幅７０μｍ以下、導電パターン間隔９０μｍ以下、導電パターン厚３５μｍ以上、基板厚７５μｍ以下（ベース基板１の厚み２５μｍ以下、カバーレイ２，３の厚み各２５μｍ以下）の３層フレキシブル基板で作製する場合について説明する。フレキシブル基板を用いることにより、基板を曲げることや不要な部分を切断して使用することができるため柔軟性に富んだ使い方ができる。基板の厚さを薄くすると、測定スペースが狭い場合にも有効である。また、プリント基板作製技術を用いることにより量産性の向上とコスト低減が期待できる。導電パターンについては幅７０μｍ以下、間隔９０μｍ以下としたことにより、後述する基本コイルの小型化に貢献している。また、導電パターンの厚さを３５μｍ以上にすることで断線を防いでいる。
【００１９】
ベース基板１について説明する。ベース基板１の詳細を図４に示す。図４（ａ）は表面、図4（ｂ）は裏面を示すが、裏面は表面から見た鏡像を示している。ベース基板１には、同軸ケーブル固定用パターンＰ１、同軸ケーブル接続用パターンＰ２、積分回路のＣＲ時定数調整抵抗用パターンＰ３、磁束検出コイルパターンＰ６，Ｐ１０、１６個の基板位置合わせ用パターンＰ５、８個の基板固定用ネジ穴４が施されている。
【００２０】
同軸ケーブル接続用パターンＰ２は、同軸ケーブルの信号線用パターンＰ２Ｂとグランド線用パターンＰ２Ａがある。グランド線用パターンＰ２Ａは、スルーホールにより裏面のパターンＰ７Ａと接続されている。ＣＲ時定数調整抵抗用パターンＰ３は、積分回路のＣＲ時定数調整用抵抗（図示せず）を搭載するためにある。配線Ｐ４とＰ８（Ｐａ１〜Ｐｂ１の間の配線、Ｐａ２〜Ｐｂ２の間の配線）はコイルのパターン幅より太い１５０μｍ以上のパターンで配線する。これによりフレキシブル基板を曲げた場合に導電パターンが断線することを防ぐことができる。同軸ケーブル固定用パターンＰ１は、同軸ケーブル接続用パターンＰ２に負荷が集中して同軸ケーブルが外れることや導電パターンが剥がれるのを防ぐために、接着剤などで同軸ケーブルを基板に固定するためのものである。基板位置合わせ用パターンＰ５は、複数の磁束検出装置を使用する際、互いの基板の位置を合わせるための目印である。基板固定用ネジ穴４は電流測定の際に磁束検出装置１０を固定するために設けてある。
【００２１】
磁束検出コイルＣ１，Ｃ２について説明する。磁束検出コイルＣ１，Ｃ２は、基板表裏の対称な形状をした２個のコイルにより構成されている。図５（ａ），（ｂ）に示すように、磁束検出コイルＣ１の表面と裏面のコイルは、コイルの中心にあるスルーホールＰ１１Ａ、Ｐ１１Ｂにより電気的に接続されている。スルーホールＰ１１Ａ、Ｐ１１Ｂの大きさは、ランド径が５５０μｍ以下、ビア径が３００μｍ以下である。スルーホールＰ１１Ａ、Ｐ１１Ｂの大きさを小型化することによりコイルと鎖交する磁束数が増えるため、コイルの出力電圧増加の点で有効である。また、表面と裏面のコイルは中心線に対して左右対称である。コイルの形状を対称にすることにより表面と裏面のコイルの出力を等しくできる。また、設計をする際の能率の点でも有効である。
【００２２】
磁束検出コイルＣ１，Ｃ２は、図６に示すように上下２個のコイルパターンＰ１３Ａ，Ｐ１３ＢとＰ１４Ａ，Ｐ１４Ｂからなっており、表裏合わせて計４個のコイルパターンで構成されている。コイルパターンＰ１３ＡとＰ１４Ａ、Ｐ１３ＢとＰ１４Ｂはそれぞれ中心線Ｌ１ａ−Ｌ１ｂに対し線対称である。各コイルパターンを対称な形状とし図６のように接続することにより、並行磁束が磁束検出コイルＣ１，Ｃ２と鎖交した場合、上下のコイルＣ１，Ｃ２の出力電圧は大きさが等しく互いに打ち消すように発生するため、外部磁界の影響を受けにくい構造となっている。また、図６のように上下のコイルパターンを接続しているスルーホールＰ１２Ａ−Ｐ１２Ｂをセンター（中心線Ｌ２ａ−Ｌ２ｂ）からずらして配置し、Ａ、Ｂ部分のパターンの近接距離を最小にすることにより、Ａ、Ｂ部分のパターンによって形成されるループによるインダクタンスの影響を最小限にしている。
【００２３】
また、図７のようにスルーホールＰ１２Ａ−Ｐ１２Ｂの位置をコイルの外側に配置した場合、上下の磁束検出コイルＣ１，Ｃ２の近接距離をより短くすることができるため、上下の磁束検出コイルＣ１，Ｃ２の近接距離を調整できる幅が広がる。上下の磁束検出コイルＣ１，Ｃ２の近接距離は磁束検出コイルの出力特性に関係しているため、上下の磁束検出コイルＣ１，Ｃ２の近接距離の調整幅が広がることにより磁束検出コイルＣ１，Ｃ２の出力特性を調整できる幅が広がる利点がある。
【００２４】
電流を測定する際の磁束検出コイルＣ１，Ｃ２と測定電流の位置関係を図８に示す。図８に示すように磁束検出装置１０は、磁束検出コイルＣ１，Ｃ２を測定対象配線Ｗに近接させ、なおかつ測定電流が流れる配線Ｗが上下の磁束検出コイルＣ１，Ｃ２の間に来るように配置して使用する。磁束が図８（ｂ）のように磁束検出コイルＣ１，Ｃ２と鎖交した場合に上下の磁束検出コイルＣ１，Ｃ２の出力電圧は加算されるように接続されている。コイルを小型化するとコイルの出力電圧は小さくなるため、この構造は出力電圧を増加させる点でも有効である。
【００２５】
カバーレイ２の詳細を図９に示す。カバーレイ２，３は、基板強度増加と磁束検出コイルパターンＰ６，Ｐ１０や配線パターンの絶縁のためのものである。カバーレイ２，３はベース基板１の両面に施されており、表面のカバーレイ２には抵抗および同軸ケーブルをはんだ付けすることができるように窓５が開けられている。
【００２６】
以上では磁束検出装置１０を、２層フレキシブル基板を３枚積層して作製する場合について述べたが、２層フレキシブル基板以外にも２層以上の多層プリント基板やＳｉウェハ（半導体プロセス技術を利用）を用いて作製することも考えられる。多層プリント基板を用いることによりコイルの個数を増加させることができるため磁束検出コイルの出力電圧増加の点で有効である。また、Ｓｉウェハを用いることにより微細加工が可能になるため超小型のコイルを作製することができ、より小型の磁束検出装置を作製することが可能になる。
【００２７】
積分装置２０は、磁束検出コイルＣ１，Ｃ２の出力電圧を電流波形に変換するために必要である。一般的にはオペアンプを用いた不完全積分回路を用いる。図１０にオペアンプＯＰ１を用いた不完全積分回路の回路図を示す。入力Ｖｉｎには磁束検出装置１０からの出力信号が同軸ケーブルを通して入力される。出力Ｖｏｕｔからは積分回路の出力信号が出力され、同軸ケーブルを通って電流波形観測装置３０に入力される。入力部の抵抗Ｒ１と出力部の抵抗Ｒ２を５０Ωに設定することで同軸ケーブルとインピーダンスマッチングをとり、信号の反射を防いでいる。フィードバック部分の抵抗Ｒｆは積分回路の出力が飽和するのを防ぐために入れている。積分回路の出力信号の大きさは１／Ｒ１Ｃｆに比例するため、Ｃｆの値はなるべく小さくした方が出力信号の大きさの点では有利である。また、フィードバック部分の抵抗ＲｆとコンデンサＣｆの積ＣｆＲｆの値を大きくした方がフィードバック部分のＲＣ回路の時定数が大きくなるためドループが起こりにくくなる点で有利である。ＣｆとＲｆの値は使用する磁束検出装置１０の磁束検出コイルＣ１、Ｃ２の大きさに応じて最適な値を決定する。ディジタルドループ補償システム３１でドループ補償を行う際にＣｆＲｆの値を使用するため、フィードバック部分の抵抗ＲｆとコンデンサＣｆには精度の高いものを使用し、フィードバック部分の配線の寄生キャパシタンスは小さくした方がドループ補償の点で有効である。特に複数個の磁束検出装置１０を用いて多チャンネルで電流を測定する場合には、フィードバックのＣＲ時定数の精度が揃っていることが精度のよい測定をする点で重要である。また、積分回路２１から出力される波形を実際の測定電流波形と対応させるために図４のＣＲ時定数調整用抵抗用パターンＰ３に搭載されるＣＲ時定数調整用抵抗（図示せず）を用いて調整する。
【００２８】
電流波形観測装置３０は、積分装置２０により得られた電流波形を視覚化するためのものであり、一般的にはオシロスコープやデジタイザを用いる。
【００２９】
本発明の電流測定装置により、図１１のパワー回路４０に流れる電流を測定する実験を行った。パワー回路４０は、ゲートドライブ回路４１、パワー半導体４２、抵抗４３、コンデンサ４４、直流電源４５よりなっており、パワー半導体４２を流れる電流を測定するために、配線Ｗに磁束検出装置１０とＣＴプローブ５１を取り付けた。磁束検出コイルＣ１，Ｃ２のコイル１個の大きさは１．５ｍｍ角、巻数は３ターンである。パルスジェネレータから１ＭＨｚのパルスを入力しパワー回路４０に電流を流した。ＣＴプローブ５１と本発明の電流測定装置の磁束検出装置１０により回路を流れる電流を測定し、両者の測定結果の比較を行った。その結果を図１１に、測定波形の立ち下り部分の拡大図を図１３に示す。図１２および図１３より、本発明の磁束検出装置は従来のＣＴと同等の性能を持っていることがわかる。
【００３０】
次に、本実施の形態の磁束検出装置１０と電流測定対象の配線Ｗとの最適位置を調べるために、図１４のように測定配線Ｗから水平方向（ｙ軸方向）または垂直方向（ｚ軸方向）に移動させた場合の出力電圧特性を測定した。
【００３１】
図１５に示すように、磁束検出装置１０の磁束検出コイルＣ１とＣ２の中間位置に配線Ｗを近接させた状態の出力を１とすると、水平位置が離れるにつれて、出力が急激に低下していることが分かる。
【００３２】
また、図１６に示すように、磁束検出装置１０の磁束検出コイルＣ１とＣ２の中間位置に配線Ｗを近接させた状態の出力を１とすると、垂直位置が離れても１ｍｍ程度までは出力は同程度であり、それから徐々に低下して、１．６ｍｍを過ぎたところで出力が一旦０になり、それから出力が負になり、２．４ｍｍ位まで絶対値が上昇するが、それを越えると出力の絶対値が低下し、−０．１５程度となっていることが分かる。これは、磁束検出コイルＣ１とＣ２に対して配線Ｗが対象位置から外れたことにより、磁束検出Ｃ１とＣ２が別々に配線Ｗによる磁束を検出していることによる。
【００３３】
図１７は、本発明の実施の形態に係る磁束検出装置１０を用いて半導体チップ６１のボンディングワイヤ６２に流れる電流を測定している状態の斜視図である。磁束検出装置１０はフレキシブル基板で作製され、薄いので、複数のボンディングワイヤ６２が密集して配置されている箇所にも、挿入して電流を測定することができる。
【００３４】
また、図１８は、本発明の実施の形態に係る８チャンネルの磁束検出装置１０（１〜８ｃｈ）を用いて複数の半導体チップ６１のボンディングワイヤ６２に流れる電流を測定している状態の斜視図である。上述した磁束検出装置１０を８枚、所定の間隔を開けて積層することにより、８本のボンディングワイヤ６２に流れる電流を同時に測定することができ、いずれかのチャンネルの電流が不均等に流れていないかどうかをチェックすることができる。
【００３５】
ところで、本発明の電流測定装置では、積分装置２０に積分回路２１を用いた場合に測定波形にドループが発生することが問題である。ドループとは、コイルの出力信号が小さい場合に、特に低周波領域では積分回路の出力波形が減衰してしまい、積分動作が不完全の状態で出力される現象をいう。図１９は、パルスジェネレータからパルス幅１０μｓのパルスを入力して半導体チップ（ＩＧＢＴ）を動かしたときに積分回路２１から得られた出力波形図（１〜８ｃｈ）であり、ドループが発生していることが分かる。ドループが発生すると、測定されるべき本来の電流波形が得られないという問題が生じる。
【００３６】
このドループを解消する手法を図２０に示す。図２０において、磁束検出コイルの出力電圧は同軸ケーブルを介して積分回路２１に入力され積分される。積分回路２１の出力波形には、特に低周波の場合、ドループが発生するため測定波形を補償する必要がある。ディジタルドループ補償システム３１では、積分回路２１からの出力をＡ／Ｄ変換器に入力することによりアナログの測定データをディジタルのデータに変換してドループ波形の補償を行う（Ｓ１）。アナログの測定データをディジタルのデータに変換することにより、ドループ補償のデータ処理を行うことが容易になる。次にオフセット電圧の値を検出し測定データからオフセット電圧の値を減算することにより測定データからオフセット電圧を取り去る（Ｓ２）。測定データからオフセット電圧を除去することにより、ドループ補償を行なった際に波形が傾くのを補正している。次にオフセット電圧を取り除いたデータを時間積分して１／ＣＲ倍する（Ｓ３）。ここで、Ｃ、Ｒは積分回路のフィードバックのキャパシタンスと抵抗値である。Ｃ＝Ｃ０＋ΔＣ，Ｒ＝Ｒ０＋ΔＲ（Ｃ０とＲ０はそれぞれキャパシタンスと抵抗値の数値，ΔＣとΔＲはそれぞれキャパシタンスと抵抗値の誤差を補正するための補正値）としてＳ３のデータ処理プログラムを組むことにより、磁束検出装置１０を複数個用いて電流を測定する場合に、各チャンネルごとに積分回路２１のフィードバックのＣＲ定数のばらつきの影響を無くし、全てのチャンネルで精度の揃った測定を行うことができる。さらに、Ｓ２とＳ３で求めたデータを加え（Ｓ４）、定数倍する（Ｓ５）。これにより、ドループ補償した波形が得られる。Ｓ５の定数倍する過程では、ドループ補償波形と測定電流の大きさが１対１に対応するように調整する。ドループが補償されたことは、ディスプレイ３２で確認することができる。
【００３７】
上記のドループ補償方法を実施する例としては、ディジタル・オシロスコープから得た測定波形のデータをコンピュータに取り入れてＥＸＣＥＬ（登録商標）上でＳ２〜Ｓ５の処理を行う方法やデジタイザーから得た測定波形のデータをＬａｂＶＩＥＷ（ビジュアルプログラミング言語）上で組んだプログラム（Ｓ２〜Ｓ５の処理を行うプログラム）によりドループ補償して波形を表示する方法などがある。
【００３８】
ドループの補償を、ディジタルデータを用いて行うことにより、アナログの場合に比べてデータの処理が容易になり、波形のひずみやノイズの影響を受けにくくなる利点がある。また、この方法では、コンピュータ内で組んだプログラムによりデータの処理を行うことができるためコストの面でも有効である。デジタイザーにより得た測定波形のデータをＬａｂＶＩＥＷ上で処理して補償した例を図２１に示す。
【００３９】
図２２は、従来のＣＴプローブと本発明の電流プローブ１〜８ｃｈの電流波形の和を示す図である。この図から、ＣＴプローブと本発明の電流プローブとの電流波形が一致していることが分かる。
【００４０】
図２４は、図２３の実験回路において、半導体チップ（ＩＧＢＴモジュール）６１のゲートにパルス幅５０μｓのパルスを入力し、コレクタ−エミッタ間に２０Ｖの直流電圧を印加して電流を流し、ＩＧＢＴモジュールに流れる電流を測定した実験のゲート電圧波形とＣＴプローブ５１の電流波形を示した図である。この図から、ＩＧＢＴモジュールが動いている間にパワー回路４０に流れる電流の様子が分かる。
【００４１】
図２５は、図２３の実験回路において、パワー回路４０に電流が流れている際に積分回路２１の各チャンネル（１〜８ｃｈ）の出力電圧波形を示したものである。この図から、パワー回路４０に電流が流れＩＧＢＴモジュール内の各ボンディングワイヤ６２に電流が流れるのを磁束検出装置（１〜８ｃｈ）１０が検出し積分回路により電流波形に変換された様子が分かる。ただし、この場合では、積分回路２１の波形にはドループが発生しており、本来の電流波形は示されていない。（ここで、図２５中のｓｌｏｔとは、デジタイザー３３の信号入力部分であり、一つのｓｌｏｔに複数の信号を入力することができる。図２３の実験回路では一つのｓｌｏｔに２ｃｈ分の信号入力し、４ｓｌｏｔを使用して実験を行った。）
【００４２】
図２６は、ＬａｂＶＩＥＷでドループ補正した電流波形の図である。この図から、ＩＧＢＴモジュール内の各ボンディングワイヤに流れている電流の様子が分かる。
【産業上の利用可能性】
【００４３】
本発明は、高密度化されている半導体の電流測定対象の配線を切断・変更する必要がなく、回路パラメータに影響を与えずに電流を測定できる電流測定装置として、小型化・高密度化が進んでいるＩＧＢＴその他のパワー半導体回路の電流測定に好適に利用することができる。
【符号の説明】
【００４４】
１ ベース基板
２，３ カバーレイ
４ 基板固定用ネジ穴
１０ 磁束検出装置
２０ 積分装置
２１ 積分回路
３０ 電流波形観測装置
３１ ディジタルドループ補償システム
３２ ディスプレイ
３３ デジタイザー
４０ パワー回路
４１ ゲートドライブ回路
４２ パワー半導体
４３ 抵抗
４４ コンデンサ
４５ 直流電源
５１ ＣＴプローブ
６１ 半導体チップ
６２ ボンディングワイヤ
Ｐ１１Ａ，Ｐ１１Ｂ，Ｐ１２Ａ，Ｐ１２Ｂ スルーホール
Ｃ１，Ｃ２ 磁束検出コイル
Ｗ 配線
【技術分野】
【０００１】
本発明は、小型化・高密度化される半導体回路の電流測定に関するものであり、特に測定回路のパラメータへ影響を与えずに電流を測定できることを特徴とする電流測定装置に関する。
【背景技術】
【０００２】
従来の電流測定装置としては、ＣＴ（Current Transformer）、センス抵抗、ホール素子、ロゴスキーコイルがある（非特許文献１）。これらの電流測定装置の模式図を図１に示す。
【０００３】
図１（ａ）に示すＣＴは、成層鉄心にコイルを巻いたものである。プローブの中心に測定電流が流れる配線を挿入して使用するものである（その他の文献として、例えば、特許文献１）。このため、配線長が長くなり、回路の寄生インダクタンスが増加する。また、ＣＴはコアに磁性材料を使用しており、大電流での磁気飽和防止のため、形状が大きくなる。加えて、外部磁界の影響を受けやすい。
【０００４】
図１（ｂ）に示すセンス抵抗は、測定電流が流れている箇所に抵抗を挿入し、抵抗両端の電圧から電流を測定する方法である。この方法では直流・交流電流ともに測定可能である。しかし、回路に抵抗を挿入するため、特に大電流の測定を行う場合、損失が発生し、効率が悪化する。また、ノイズの影響を受けやすく、高周波での測定においては、寄生インダクタンスの小さい抵抗を使用する必要がある。
【０００５】
図１（ｃ）に示すホール素子は、磁界中に挿入することにより、バイアス電流に対して直交する方向に磁界の強さに比例した電圧が発生するというホール効果を利用したもので、直流・交流電流ともに測定可能である（その他の文献として、例えば、特許文献２）。しかし、周波数帯域が狭く高周波での測定には適していない。また、温度特性も悪い。
【０００６】
図１（ｄ）に示すロゴスキーコイルは、円形の巻型に線材を巻いたものである（その他の文献として、例えば、特許文献３）。ロゴスキーコイルは測定電流を取り囲むように配置して使用する。コイルに誘起される電圧は測定電流の時間微分に比例し、この電圧を積分することで電流が測定できる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平０６−２１３９３７号公報
【特許文献２】特開平０５−２７３２５７号公報
【特許文献３】実登第２５０６５４８号公報
【非特許文献】
【０００８】
【非特許文献１】W. F. Ray and C. R. Hewson, “High Performance Rogowski Current Transducers”, Conference Record of the 2000 IEEE, pp.3083-3090 vol.5, 2000, Fig.2
【発明の概要】
【発明が解決しようとする課題】
【０００９】
半導体回路は、性能の向上に伴い小型化され回路素子が基板上に高密度に実装されている。そのため、回路の電流を測定する際、電流プローブの挿入が困難であり、従来の電流プローブでは回路配線の切断・変更なしに電流測定を行うことは不可能である。したがって、電流を測定する際に配線長が長くなり寄生インダクタンスが増加するため本来の正しい電流測定を行うことができない。
【００１０】
本発明は上記事情を考慮してなされたもので、高密度化されている半導体の電流測定対象の配線を切断・変更する必要がなく、回路パラメータに影響を与えずに電流を測定できる電流測定装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
前記課題を解決するために、本発明の第１の構成は、測定電流から生じる磁束を検出する磁束検出装置と、前記磁束検出装置の出力電圧を電流波形に変換する積分装置と、前記積分装置によって変換された電流波形を視覚化する電流波形観測装置とを有し、前記磁束検出装置は、回路基板の両面に導電パターンにより形成した一対の表裏対称な形状をした第１コイルと、かつ測定配線を配置する位置に対して前記第１コイルと線対称に第２コイルを配置し、前記第１コイルおよび前記第２コイルのそれぞれの表の巻き終わりの導電パターンと裏の巻き始めの導電パターンの端部間、および前記第１コイルの巻き終わりの導電パターンの端部と前記第２コイルの巻き始めの導電パターンの端部間とを、それぞれ前記回路基板を貫通するスルーホールにより接続した構造とした電流測定装置である。
【００１２】
本発明の第１の構成では、磁束検出装置において対称な形状をしたコイルを有しており、測定配線の位置に対して上下対称にコイルを配置した構造とすることにより、測定配線に対して上下対称に配置されたコイルが測定配線の周囲の磁束を検出するため、電流測定の際に回路の配線を切断・変更することなく測定対象に近付けることにより電流を測定できる。
【００１３】
本発明の第２の構成は、第１の構成において、前記第１コイルの巻き終わりの導電パターンの端部と前記第２コイルの巻き始めの導電パターンの端部間とを前記回路基板の裏表間で接続しているスルーホールを、前記第１コイルおよび前記第２コイルの形成領域より外側の位置に配置した構造を有するものである。
この構造により、コイル間の近接距離の調節幅の自由度を確保し、また、コイルを接続している配線により形成されるループによるインダクタンスの影響を最小限に抑えることができる。
【００１４】
本発明の第３の構成は、前記電流波形観測装置において、測定した電流波形にドループが発生していた場合に測定波形のディジタルデータを用いて、測定波形データからオフセット電圧の値を減算することによるオフセット除去処理、オフセット除去処理後の測定波形データの時間積分及び積分回路のフィードバックCR時定数による除算を行う積分処理、オフセット除去処理後の測定データに積分処理後の測定データを加える加算処理、加算処理後の測定波形データを電流波形の大きさと一致させるために定数倍する定数倍処理を経てドループ補償を行う手段を設けたものである。電流波形のディジタルデータを用いてドループ補償を行う手段を有していることにより、本発明の電流測定装置の課題であるドループの問題を解決することができる。
【発明の効果】
【００１５】
本発明によれば、高密度化されている半導体の電流測定対象の配線を切断・変更する必要がなく、回路パラメータに影響を与えずに電流を測定できる電流測定装置が得られる。
【図面の簡単な説明】
【００１６】
【図１】従来の電流測定装置の種類と模式図である。
【図２】本発明の電流測定装置の構成を示す概略図である。
【図３】本発明の実施の形態に係る磁束検出装置の構成を示す分解斜視図である。
【図４】本発明の実施の形態に係る磁束検出装置のベース基板を示す表面図および裏面図である。
【図５】本発明の実施の形態に係る磁束検出コイルＣ１の表面図および裏面図である。
【図６】本発明の実施の形態に係る磁束検出コイルＣ１およびＣ２の表面図および裏面図である。
【図７】本発明の実施の形態に係る磁束検出コイルのスルーホールの位置を示す表面図である。
【図８】本発明の実施の形態において電流を測定する際の磁束検出コイルと測定電流の位置関係を示す説明図である。
【図９】本発明の実施の形態に係る磁束検出装置のカバーレイの表面図および裏面図である。
【図１０】本発明の実施の形態に係る不完全積分回路の構成を示す回路図である。
【図１１】本発明の磁束検出装置を用いてパワー回路に流れる電流を測定する実験の説明図である。
【図１２】図１１の実験結果を示すグラフである。
【図１３】図１２の測定波形の立下り部分の時間軸を拡大したグラフである。
【図１４】本発明の実施の形態に係る磁束検出装置を測定ワイヤーから水平方向および垂直方向に移動させた場合の模式図である。
【図１５】本発明の実施の形態に係る磁束検出装置を測定ワイヤーから水平方向（ｙ軸方向）に移動させた場合の出力の変化を示すグラフである。
【図１６】本発明の実施の形態に係る磁束検出装置を測定ワイヤーから垂直方向（ｚ軸方向）に移動させた場合の出力の変化を示すグラフである。
【図１７】本発明の実施の形態に係る磁束検出装置を用いて半導体チップのボンディングワイヤに流れる電流を測定している状態の斜視図である。
【図１８】本発明の実施の形態に係る８チャンネルの磁束検出装置を用いて複数の半導体チップのボンディングワイヤに流れる電流を測定している状態の斜視図である。
【図１９】パルスジェネレータからパルス幅１０μｓのパルスを入力してＩＧＢＴを動かしたときに積分回路から得られた出力波形図（１〜８ｃｈ）である。
【図２０】本発明の実施の形態に係るディジタルドループ補償の方法を示すブロックク図である。
【図２１】積分回路の出力電圧のディジタルデータを用いてドループ補正を行なった後の電流波形図（１〜８ｃｈ）である。
【図２２】従来のＣＴプローブと本発明の電流プローブ１〜８ｃｈの電流波形の和を示す図である。
【図２３】８ｃｈの磁束検出装置によりＩＧＢＴモジュール内のボンディングワイヤに流れる電流を測定するための実験回路図である。
【図２４】図２３の実験回路におけるゲートの電圧波形とＣＴの電流波形図である。
【図２５】デジタイザーの波形図である。
【図２６】ＬａｂＶＩＥＷでドループ補正した波形図である。
【発明を実施するための形態】
【００１７】
以下、本発明の実施形態について図面を参照しつつ詳細に説明する。図２に本発明による電流測定装置の概略を示す。図２に示すように、この電流測定装置は、磁束検出装置１０、積分装置２０、電流波形観測装置３０により構成されている。
【００１８】
磁束検出装置１０の構成を図３に示す。磁束検出装置１０は、プリント基板作製技術を用いて作製される。磁束検出装置１０は、配線が施されているベース基板１と、絶縁のためのカバーレイ２，３から構成されている。本発明の実施形態の一例として、導電パターン幅７０μｍ以下、導電パターン間隔９０μｍ以下、導電パターン厚３５μｍ以上、基板厚７５μｍ以下（ベース基板１の厚み２５μｍ以下、カバーレイ２，３の厚み各２５μｍ以下）の３層フレキシブル基板で作製する場合について説明する。フレキシブル基板を用いることにより、基板を曲げることや不要な部分を切断して使用することができるため柔軟性に富んだ使い方ができる。基板の厚さを薄くすると、測定スペースが狭い場合にも有効である。また、プリント基板作製技術を用いることにより量産性の向上とコスト低減が期待できる。導電パターンについては幅７０μｍ以下、間隔９０μｍ以下としたことにより、後述する基本コイルの小型化に貢献している。また、導電パターンの厚さを３５μｍ以上にすることで断線を防いでいる。
【００１９】
ベース基板１について説明する。ベース基板１の詳細を図４に示す。図４（ａ）は表面、図4（ｂ）は裏面を示すが、裏面は表面から見た鏡像を示している。ベース基板１には、同軸ケーブル固定用パターンＰ１、同軸ケーブル接続用パターンＰ２、積分回路のＣＲ時定数調整抵抗用パターンＰ３、磁束検出コイルパターンＰ６，Ｐ１０、１６個の基板位置合わせ用パターンＰ５、８個の基板固定用ネジ穴４が施されている。
【００２０】
同軸ケーブル接続用パターンＰ２は、同軸ケーブルの信号線用パターンＰ２Ｂとグランド線用パターンＰ２Ａがある。グランド線用パターンＰ２Ａは、スルーホールにより裏面のパターンＰ７Ａと接続されている。ＣＲ時定数調整抵抗用パターンＰ３は、積分回路のＣＲ時定数調整用抵抗（図示せず）を搭載するためにある。配線Ｐ４とＰ８（Ｐａ１〜Ｐｂ１の間の配線、Ｐａ２〜Ｐｂ２の間の配線）はコイルのパターン幅より太い１５０μｍ以上のパターンで配線する。これによりフレキシブル基板を曲げた場合に導電パターンが断線することを防ぐことができる。同軸ケーブル固定用パターンＰ１は、同軸ケーブル接続用パターンＰ２に負荷が集中して同軸ケーブルが外れることや導電パターンが剥がれるのを防ぐために、接着剤などで同軸ケーブルを基板に固定するためのものである。基板位置合わせ用パターンＰ５は、複数の磁束検出装置を使用する際、互いの基板の位置を合わせるための目印である。基板固定用ネジ穴４は電流測定の際に磁束検出装置１０を固定するために設けてある。
【００２１】
磁束検出コイルＣ１，Ｃ２について説明する。磁束検出コイルＣ１，Ｃ２は、基板表裏の対称な形状をした２個のコイルにより構成されている。図５（ａ），（ｂ）に示すように、磁束検出コイルＣ１の表面と裏面のコイルは、コイルの中心にあるスルーホールＰ１１Ａ、Ｐ１１Ｂにより電気的に接続されている。スルーホールＰ１１Ａ、Ｐ１１Ｂの大きさは、ランド径が５５０μｍ以下、ビア径が３００μｍ以下である。スルーホールＰ１１Ａ、Ｐ１１Ｂの大きさを小型化することによりコイルと鎖交する磁束数が増えるため、コイルの出力電圧増加の点で有効である。また、表面と裏面のコイルは中心線に対して左右対称である。コイルの形状を対称にすることにより表面と裏面のコイルの出力を等しくできる。また、設計をする際の能率の点でも有効である。
【００２２】
磁束検出コイルＣ１，Ｃ２は、図６に示すように上下２個のコイルパターンＰ１３Ａ，Ｐ１３ＢとＰ１４Ａ，Ｐ１４Ｂからなっており、表裏合わせて計４個のコイルパターンで構成されている。コイルパターンＰ１３ＡとＰ１４Ａ、Ｐ１３ＢとＰ１４Ｂはそれぞれ中心線Ｌ１ａ−Ｌ１ｂに対し線対称である。各コイルパターンを対称な形状とし図６のように接続することにより、並行磁束が磁束検出コイルＣ１，Ｃ２と鎖交した場合、上下のコイルＣ１，Ｃ２の出力電圧は大きさが等しく互いに打ち消すように発生するため、外部磁界の影響を受けにくい構造となっている。また、図６のように上下のコイルパターンを接続しているスルーホールＰ１２Ａ−Ｐ１２Ｂをセンター（中心線Ｌ２ａ−Ｌ２ｂ）からずらして配置し、Ａ、Ｂ部分のパターンの近接距離を最小にすることにより、Ａ、Ｂ部分のパターンによって形成されるループによるインダクタンスの影響を最小限にしている。
【００２３】
また、図７のようにスルーホールＰ１２Ａ−Ｐ１２Ｂの位置をコイルの外側に配置した場合、上下の磁束検出コイルＣ１，Ｃ２の近接距離をより短くすることができるため、上下の磁束検出コイルＣ１，Ｃ２の近接距離を調整できる幅が広がる。上下の磁束検出コイルＣ１，Ｃ２の近接距離は磁束検出コイルの出力特性に関係しているため、上下の磁束検出コイルＣ１，Ｃ２の近接距離の調整幅が広がることにより磁束検出コイルＣ１，Ｃ２の出力特性を調整できる幅が広がる利点がある。
【００２４】
電流を測定する際の磁束検出コイルＣ１，Ｃ２と測定電流の位置関係を図８に示す。図８に示すように磁束検出装置１０は、磁束検出コイルＣ１，Ｃ２を測定対象配線Ｗに近接させ、なおかつ測定電流が流れる配線Ｗが上下の磁束検出コイルＣ１，Ｃ２の間に来るように配置して使用する。磁束が図８（ｂ）のように磁束検出コイルＣ１，Ｃ２と鎖交した場合に上下の磁束検出コイルＣ１，Ｃ２の出力電圧は加算されるように接続されている。コイルを小型化するとコイルの出力電圧は小さくなるため、この構造は出力電圧を増加させる点でも有効である。
【００２５】
カバーレイ２の詳細を図９に示す。カバーレイ２，３は、基板強度増加と磁束検出コイルパターンＰ６，Ｐ１０や配線パターンの絶縁のためのものである。カバーレイ２，３はベース基板１の両面に施されており、表面のカバーレイ２には抵抗および同軸ケーブルをはんだ付けすることができるように窓５が開けられている。
【００２６】
以上では磁束検出装置１０を、２層フレキシブル基板を３枚積層して作製する場合について述べたが、２層フレキシブル基板以外にも２層以上の多層プリント基板やＳｉウェハ（半導体プロセス技術を利用）を用いて作製することも考えられる。多層プリント基板を用いることによりコイルの個数を増加させることができるため磁束検出コイルの出力電圧増加の点で有効である。また、Ｓｉウェハを用いることにより微細加工が可能になるため超小型のコイルを作製することができ、より小型の磁束検出装置を作製することが可能になる。
【００２７】
積分装置２０は、磁束検出コイルＣ１，Ｃ２の出力電圧を電流波形に変換するために必要である。一般的にはオペアンプを用いた不完全積分回路を用いる。図１０にオペアンプＯＰ１を用いた不完全積分回路の回路図を示す。入力Ｖｉｎには磁束検出装置１０からの出力信号が同軸ケーブルを通して入力される。出力Ｖｏｕｔからは積分回路の出力信号が出力され、同軸ケーブルを通って電流波形観測装置３０に入力される。入力部の抵抗Ｒ１と出力部の抵抗Ｒ２を５０Ωに設定することで同軸ケーブルとインピーダンスマッチングをとり、信号の反射を防いでいる。フィードバック部分の抵抗Ｒｆは積分回路の出力が飽和するのを防ぐために入れている。積分回路の出力信号の大きさは１／Ｒ１Ｃｆに比例するため、Ｃｆの値はなるべく小さくした方が出力信号の大きさの点では有利である。また、フィードバック部分の抵抗ＲｆとコンデンサＣｆの積ＣｆＲｆの値を大きくした方がフィードバック部分のＲＣ回路の時定数が大きくなるためドループが起こりにくくなる点で有利である。ＣｆとＲｆの値は使用する磁束検出装置１０の磁束検出コイルＣ１、Ｃ２の大きさに応じて最適な値を決定する。ディジタルドループ補償システム３１でドループ補償を行う際にＣｆＲｆの値を使用するため、フィードバック部分の抵抗ＲｆとコンデンサＣｆには精度の高いものを使用し、フィードバック部分の配線の寄生キャパシタンスは小さくした方がドループ補償の点で有効である。特に複数個の磁束検出装置１０を用いて多チャンネルで電流を測定する場合には、フィードバックのＣＲ時定数の精度が揃っていることが精度のよい測定をする点で重要である。また、積分回路２１から出力される波形を実際の測定電流波形と対応させるために図４のＣＲ時定数調整用抵抗用パターンＰ３に搭載されるＣＲ時定数調整用抵抗（図示せず）を用いて調整する。
【００２８】
電流波形観測装置３０は、積分装置２０により得られた電流波形を視覚化するためのものであり、一般的にはオシロスコープやデジタイザを用いる。
【００２９】
本発明の電流測定装置により、図１１のパワー回路４０に流れる電流を測定する実験を行った。パワー回路４０は、ゲートドライブ回路４１、パワー半導体４２、抵抗４３、コンデンサ４４、直流電源４５よりなっており、パワー半導体４２を流れる電流を測定するために、配線Ｗに磁束検出装置１０とＣＴプローブ５１を取り付けた。磁束検出コイルＣ１，Ｃ２のコイル１個の大きさは１．５ｍｍ角、巻数は３ターンである。パルスジェネレータから１ＭＨｚのパルスを入力しパワー回路４０に電流を流した。ＣＴプローブ５１と本発明の電流測定装置の磁束検出装置１０により回路を流れる電流を測定し、両者の測定結果の比較を行った。その結果を図１１に、測定波形の立ち下り部分の拡大図を図１３に示す。図１２および図１３より、本発明の磁束検出装置は従来のＣＴと同等の性能を持っていることがわかる。
【００３０】
次に、本実施の形態の磁束検出装置１０と電流測定対象の配線Ｗとの最適位置を調べるために、図１４のように測定配線Ｗから水平方向（ｙ軸方向）または垂直方向（ｚ軸方向）に移動させた場合の出力電圧特性を測定した。
【００３１】
図１５に示すように、磁束検出装置１０の磁束検出コイルＣ１とＣ２の中間位置に配線Ｗを近接させた状態の出力を１とすると、水平位置が離れるにつれて、出力が急激に低下していることが分かる。
【００３２】
また、図１６に示すように、磁束検出装置１０の磁束検出コイルＣ１とＣ２の中間位置に配線Ｗを近接させた状態の出力を１とすると、垂直位置が離れても１ｍｍ程度までは出力は同程度であり、それから徐々に低下して、１．６ｍｍを過ぎたところで出力が一旦０になり、それから出力が負になり、２．４ｍｍ位まで絶対値が上昇するが、それを越えると出力の絶対値が低下し、−０．１５程度となっていることが分かる。これは、磁束検出コイルＣ１とＣ２に対して配線Ｗが対象位置から外れたことにより、磁束検出Ｃ１とＣ２が別々に配線Ｗによる磁束を検出していることによる。
【００３３】
図１７は、本発明の実施の形態に係る磁束検出装置１０を用いて半導体チップ６１のボンディングワイヤ６２に流れる電流を測定している状態の斜視図である。磁束検出装置１０はフレキシブル基板で作製され、薄いので、複数のボンディングワイヤ６２が密集して配置されている箇所にも、挿入して電流を測定することができる。
【００３４】
また、図１８は、本発明の実施の形態に係る８チャンネルの磁束検出装置１０（１〜８ｃｈ）を用いて複数の半導体チップ６１のボンディングワイヤ６２に流れる電流を測定している状態の斜視図である。上述した磁束検出装置１０を８枚、所定の間隔を開けて積層することにより、８本のボンディングワイヤ６２に流れる電流を同時に測定することができ、いずれかのチャンネルの電流が不均等に流れていないかどうかをチェックすることができる。
【００３５】
ところで、本発明の電流測定装置では、積分装置２０に積分回路２１を用いた場合に測定波形にドループが発生することが問題である。ドループとは、コイルの出力信号が小さい場合に、特に低周波領域では積分回路の出力波形が減衰してしまい、積分動作が不完全の状態で出力される現象をいう。図１９は、パルスジェネレータからパルス幅１０μｓのパルスを入力して半導体チップ（ＩＧＢＴ）を動かしたときに積分回路２１から得られた出力波形図（１〜８ｃｈ）であり、ドループが発生していることが分かる。ドループが発生すると、測定されるべき本来の電流波形が得られないという問題が生じる。
【００３６】
このドループを解消する手法を図２０に示す。図２０において、磁束検出コイルの出力電圧は同軸ケーブルを介して積分回路２１に入力され積分される。積分回路２１の出力波形には、特に低周波の場合、ドループが発生するため測定波形を補償する必要がある。ディジタルドループ補償システム３１では、積分回路２１からの出力をＡ／Ｄ変換器に入力することによりアナログの測定データをディジタルのデータに変換してドループ波形の補償を行う（Ｓ１）。アナログの測定データをディジタルのデータに変換することにより、ドループ補償のデータ処理を行うことが容易になる。次にオフセット電圧の値を検出し測定データからオフセット電圧の値を減算することにより測定データからオフセット電圧を取り去る（Ｓ２）。測定データからオフセット電圧を除去することにより、ドループ補償を行なった際に波形が傾くのを補正している。次にオフセット電圧を取り除いたデータを時間積分して１／ＣＲ倍する（Ｓ３）。ここで、Ｃ、Ｒは積分回路のフィードバックのキャパシタンスと抵抗値である。Ｃ＝Ｃ０＋ΔＣ，Ｒ＝Ｒ０＋ΔＲ（Ｃ０とＲ０はそれぞれキャパシタンスと抵抗値の数値，ΔＣとΔＲはそれぞれキャパシタンスと抵抗値の誤差を補正するための補正値）としてＳ３のデータ処理プログラムを組むことにより、磁束検出装置１０を複数個用いて電流を測定する場合に、各チャンネルごとに積分回路２１のフィードバックのＣＲ定数のばらつきの影響を無くし、全てのチャンネルで精度の揃った測定を行うことができる。さらに、Ｓ２とＳ３で求めたデータを加え（Ｓ４）、定数倍する（Ｓ５）。これにより、ドループ補償した波形が得られる。Ｓ５の定数倍する過程では、ドループ補償波形と測定電流の大きさが１対１に対応するように調整する。ドループが補償されたことは、ディスプレイ３２で確認することができる。
【００３７】
上記のドループ補償方法を実施する例としては、ディジタル・オシロスコープから得た測定波形のデータをコンピュータに取り入れてＥＸＣＥＬ（登録商標）上でＳ２〜Ｓ５の処理を行う方法やデジタイザーから得た測定波形のデータをＬａｂＶＩＥＷ（ビジュアルプログラミング言語）上で組んだプログラム（Ｓ２〜Ｓ５の処理を行うプログラム）によりドループ補償して波形を表示する方法などがある。
【００３８】
ドループの補償を、ディジタルデータを用いて行うことにより、アナログの場合に比べてデータの処理が容易になり、波形のひずみやノイズの影響を受けにくくなる利点がある。また、この方法では、コンピュータ内で組んだプログラムによりデータの処理を行うことができるためコストの面でも有効である。デジタイザーにより得た測定波形のデータをＬａｂＶＩＥＷ上で処理して補償した例を図２１に示す。
【００３９】
図２２は、従来のＣＴプローブと本発明の電流プローブ１〜８ｃｈの電流波形の和を示す図である。この図から、ＣＴプローブと本発明の電流プローブとの電流波形が一致していることが分かる。
【００４０】
図２４は、図２３の実験回路において、半導体チップ（ＩＧＢＴモジュール）６１のゲートにパルス幅５０μｓのパルスを入力し、コレクタ−エミッタ間に２０Ｖの直流電圧を印加して電流を流し、ＩＧＢＴモジュールに流れる電流を測定した実験のゲート電圧波形とＣＴプローブ５１の電流波形を示した図である。この図から、ＩＧＢＴモジュールが動いている間にパワー回路４０に流れる電流の様子が分かる。
【００４１】
図２５は、図２３の実験回路において、パワー回路４０に電流が流れている際に積分回路２１の各チャンネル（１〜８ｃｈ）の出力電圧波形を示したものである。この図から、パワー回路４０に電流が流れＩＧＢＴモジュール内の各ボンディングワイヤ６２に電流が流れるのを磁束検出装置（１〜８ｃｈ）１０が検出し積分回路により電流波形に変換された様子が分かる。ただし、この場合では、積分回路２１の波形にはドループが発生しており、本来の電流波形は示されていない。（ここで、図２５中のｓｌｏｔとは、デジタイザー３３の信号入力部分であり、一つのｓｌｏｔに複数の信号を入力することができる。図２３の実験回路では一つのｓｌｏｔに２ｃｈ分の信号入力し、４ｓｌｏｔを使用して実験を行った。）
【００４２】
図２６は、ＬａｂＶＩＥＷでドループ補正した電流波形の図である。この図から、ＩＧＢＴモジュール内の各ボンディングワイヤに流れている電流の様子が分かる。
【産業上の利用可能性】
【００４３】
本発明は、高密度化されている半導体の電流測定対象の配線を切断・変更する必要がなく、回路パラメータに影響を与えずに電流を測定できる電流測定装置として、小型化・高密度化が進んでいるＩＧＢＴその他のパワー半導体回路の電流測定に好適に利用することができる。
【符号の説明】
【００４４】
１ ベース基板
２，３ カバーレイ
４ 基板固定用ネジ穴
１０ 磁束検出装置
２０ 積分装置
２１ 積分回路
３０ 電流波形観測装置
３１ ディジタルドループ補償システム
３２ ディスプレイ
３３ デジタイザー
４０ パワー回路
４１ ゲートドライブ回路
４２ パワー半導体
４３ 抵抗
４４ コンデンサ
４５ 直流電源
５１ ＣＴプローブ
６１ 半導体チップ
６２ ボンディングワイヤ
Ｐ１１Ａ，Ｐ１１Ｂ，Ｐ１２Ａ，Ｐ１２Ｂ スルーホール
Ｃ１，Ｃ２ 磁束検出コイル
Ｗ 配線
【特許請求の範囲】
【請求項１】
測定電流から生じる磁束を検出する磁束検出装置と、
前記磁束検出装置の出力電圧を電流波形に変換する積分装置と、
前記積分装置によって変換された電流波形を視覚化する電流波形観測装置とを有し、
前記磁束検出装置は、回路基板の両面に導電パターンにより形成した一対の表裏対称な形状をした第１コイルと、かつ測定配線を配置する位置に対して前記第１コイルと線対称に第２コイルを配置し、前記第１コイルおよび前記第２コイルのそれぞれの表の巻き終わりの導電パターンと裏の巻き始めの導電パターンの端部間、および前記第１コイルの巻き終わりの導電パターンの端部と前記第２コイルの巻き始めの導電パターンの端部間とを、それぞれ前記回路基板を貫通するスルーホールにより接続した構造とした電流測定装置。
【請求項２】
前記第１コイルの巻き終わりの導電パターンの端部と前記第２コイルの巻き始めの導電パターンの端部間とを前記回路基板の裏表間で接続しているスルーホールを、前記第１コイルおよび前記第２コイルの形成領域より外側の位置に配置した構造を有する請求項１記載の電流測定装置。
【請求項３】
前記電流波形観測装置において、測定した電流波形にドループが発生していた場合に測定波形のディジタルデータを用いて、測定波形データからオフセット電圧の値を減算することによるオフセット除去処理、オフセット除去処理後の測定波形データの時間積分及び積分回路のフィードバックＣＲ時定数による除算を行う積分処理、オフセット除去処理後の測定データに積分処理後の測定データを加える加算処理、加算処理後の測定波形データを電流波形の大きさと一致させるために定数倍する定数倍処理を経てドループ補償を行う手段を設けた請求項１または２に記載の電流測定装置。
【請求項１】
測定電流から生じる磁束を検出する磁束検出装置と、
前記磁束検出装置の出力電圧を電流波形に変換する積分装置と、
前記積分装置によって変換された電流波形を視覚化する電流波形観測装置とを有し、
前記磁束検出装置は、回路基板の両面に導電パターンにより形成した一対の表裏対称な形状をした第１コイルと、かつ測定配線を配置する位置に対して前記第１コイルと線対称に第２コイルを配置し、前記第１コイルおよび前記第２コイルのそれぞれの表の巻き終わりの導電パターンと裏の巻き始めの導電パターンの端部間、および前記第１コイルの巻き終わりの導電パターンの端部と前記第２コイルの巻き始めの導電パターンの端部間とを、それぞれ前記回路基板を貫通するスルーホールにより接続した構造とした電流測定装置。
【請求項２】
前記第１コイルの巻き終わりの導電パターンの端部と前記第２コイルの巻き始めの導電パターンの端部間とを前記回路基板の裏表間で接続しているスルーホールを、前記第１コイルおよび前記第２コイルの形成領域より外側の位置に配置した構造を有する請求項１記載の電流測定装置。
【請求項３】
前記電流波形観測装置において、測定した電流波形にドループが発生していた場合に測定波形のディジタルデータを用いて、測定波形データからオフセット電圧の値を減算することによるオフセット除去処理、オフセット除去処理後の測定波形データの時間積分及び積分回路のフィードバックＣＲ時定数による除算を行う積分処理、オフセット除去処理後の測定データに積分処理後の測定データを加える加算処理、加算処理後の測定波形データを電流波形の大きさと一致させるために定数倍する定数倍処理を経てドループ補償を行う手段を設けた請求項１または２に記載の電流測定装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【公開番号】特開２０１３−７６５６９（Ｐ２０１３−７６５６９Ａ）
【公開日】平成２５年４月２５日（２０１３．４．２５）
【国際特許分類】
【出願番号】特願２０１１−２１５００５（Ｐ２０１１−２１５００５）
【出願日】平成２３年９月２９日（２０１１．９．２９）
【新規性喪失の例外の表示】特許法第３０条第１項適用申請有り ２０１１年７月２３日、ｈｔｔｐ：／／ｗｗｗ．ｓｃｉｅｎｃｅｄｉｒｅｃｔ．ｃｏｍ／ｓｃｉｅｎｃｅ／ａｒｔｉｃｌｅ／ｐｉｉ／Ｓ００２６２７１４１１００２１４９にてＷｅｂ公開した「Ｔｉｎｙ−ｓｃａｌｅ“ｓｔｅａｌｔｈ”ｃｕｒｒｅｎｔ ｓｅｎｓｏｒ ｔｏ ｐｒｏｂｅ ｐｏｗｅｒ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｄｅｖｉｃｅ ｆａｉｌｕｒｅ」
【出願人】（５０４１７４１３５）国立大学法人九州工業大学 (489)
【Ｆターム（参考）】
【公開日】平成２５年４月２５日（２０１３．４．２５）
【国際特許分類】
【出願日】平成２３年９月２９日（２０１１．９．２９）
【新規性喪失の例外の表示】特許法第３０条第１項適用申請有り ２０１１年７月２３日、ｈｔｔｐ：／／ｗｗｗ．ｓｃｉｅｎｃｅｄｉｒｅｃｔ．ｃｏｍ／ｓｃｉｅｎｃｅ／ａｒｔｉｃｌｅ／ｐｉｉ／Ｓ００２６２７１４１１００２１４９にてＷｅｂ公開した「Ｔｉｎｙ−ｓｃａｌｅ“ｓｔｅａｌｔｈ”ｃｕｒｒｅｎｔ ｓｅｎｓｏｒ ｔｏ ｐｒｏｂｅ ｐｏｗｅｒ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｄｅｖｉｃｅ ｆａｉｌｕｒｅ」
【出願人】（５０４１７４１３５）国立大学法人九州工業大学 (489)
【Ｆターム（参考）】
[ Back to top ]