説明

半導体回路

【課題】 高電位側スイッチング素子の導通を示す第1状態から前記高電位側スイッチングデバイスの非導通を示す第2状態への遷移、または前記第2状態から前記第1状態への遷移に伴い発生する過渡的な電圧ノイズに曝された場合に発生する誤信号を確実に除去する半導体回路を提供する。
【解決手段】 高電位側スイッチング素子駆動回路1は、スイッチング素子7の導通状態を変化させる場合に第1、第2のレベルシフト素子21、24のオン/オフ状態を必ず同一状態にするためのフリップフロップ52と、マスク信号S11が確実にセット信号S9、リセット信号S10を覆うようにするための第1、2、3の遅延回路44、45、46を有する。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体回路に関し、特に高耐圧集積回路を利用した、高電位側スイッチング素子駆動回路に関する。
【背景技術】
【0002】
近年、PWMインバータ、同期整流降圧コンバータ、D級アンプなどといった応用回路において、高電位と低電位との間に直列に接続された2つのスイッチング素子のうち高電位側を駆動する回路として、高耐圧集積回路によるレベルシフト回路が使用されている。
【0003】
この種のレベルシフト回路においては、消費電力の低減のため、外部から入力される高電位側スイッチング素子のオン指令、オフ指令の切り替わり時にのみ数百ns程度の短いオンパルス、オフパルスを発生させ、それらのパルスを高電位側スイッチング素子駆動回路に伝達し、ラッチ回路によってオン、オフ状態を保持するといった構成がとられている。
【0004】
またこのようなレベルシフト回路においては、スイッチング素子の導通/非導通に伴い高電位側スイッチング素子駆動回路の基準電位であるVS電位が変動し、レベルシフト回路に大きな電圧変動(dV/dt)が印加されることで意図しないオンパルス、オフパルス(誤パルス)が発生した場合であっても、高電位側スイッチング素子が誤動作しないように、誤パルスを遮断するような信号無効化手段を備えたものが存在する。(例えば特許文献1参照。)
【0005】
特許文献1に開示されている信号無効化手段においては、オンパルス側レベルシフト回路の出力をオフパルス側レベルシフト回路の出力でマスクし、また、オフパルス側レベルシフト回路の出力をオンパルス側レベルシフト回路の出力でマスクする。dV/dt印加による誤パルスは基本的にオン側、オフ側双方に同時に発生するため、このような構成により、正常信号と誤信号の判別を行い、誤信号のみ無効化する。
【0006】
しかしながら、レベルシフト回路内の論理しきい値や負荷抵抗のバラツキ、配線インピーダンスの影響により、本来ならばオン側オフ側双方に同時に発生する誤パルスが若干の位相差を持って発生する場合がある。
【0007】
そこで特許文献1においては、正常信号のパルス幅をマスク用信号のパルス幅が完全に覆うようにしたり、さらにマスクしきれずに残った信号をローパスフィルタを介して取り除くようにすることで、位相差を持った誤パルスが発生した場合でも誤動作しないレベルシフト回路が開示されている。
【0008】
【特許文献1】特開2000−252809号公報
【発明の開示】
【発明が解決しようとする課題】
【0009】
しかしながら、印加されるdV/dtの大きさによっては、前記のようなレベルシフト回路の信号無効化手段では取り除けない誤パルスが発生し、結果としてスイッチング素子の誤動作に至ってしまうことがあった。以下図8に示す従来のスイッチング素子駆動回路、図9に示すレベルシフト回路の回路構成、および図10に示す不具合発生時のタイミングチャートにより説明する。
【0010】
一例として、高電位側スイッチング素子7がオンしている状態からオフした状態になったときを考える。背景技術で述べた応用回路における負荷13は一般にモータ、インダクタ、スピーカなどのL負荷であるので、高電位側スイッチング素子7がオフしたときに、今まで接続点OUT〜負荷13〜接地電位GNDへと流れていた電流を流しつづけようとする働きがある。
【0011】
つまり、接地電位GND〜フリーホイールダイオード12〜負荷13〜接地電位GNDといった経路で電流が流れるため、フリーホイールダイオード12がオンし接続点OUTの電位は、接地電位よりフリーホイールダイオード12の順方向電圧分だけ低い電位に向かって低下する。
【0012】
一方高電位側スイッチング素子駆動回路1のVS電位、VB電位についても接続点OUT同様に低下する。VS電位は接続点OUTに接続されているため接続点OUTの電位と同様に低下する。VB電位はVS電位より高圧側フローティング電源6の電圧分だけ高い電位を保ちながら、VS電位と共に低下する。
【0013】
しかし、VS電位は高電位側スイッチング素子駆動回路と接続点OUT間における配線のL成分の影響などにより、接地電位GNDよりも低い電位、すなわち負電位まで過渡的に低下する場合がある。VS電位が接地電位よりも高圧側フローティング電源6の電圧以下に低下した場合、VS電位のみならずVB電位までもが負電位に低下することになる。
【0014】
このとき図9を参照して、高電位側スイッチング素子駆動回路内部、特にレベルシフト素子としての高耐圧Nチャネル型電界効果トランジスタ(HNMOSトランジスタ)およびレベルシフト用の負荷抵抗周辺について考察する。HNMOSトランジスタ21、23のソース−ドレイン間にはソース側をアノード、ドレイン側をカソードとした寄生ダイオード22、24が存在する。VB電位が接地電位よりも低くなり、寄生ダイオードが順方向にバイアスされると、順方向電流Ifが接地電位GND〜寄生ダイオード22、24〜負荷抵抗27、28〜VB電位となる高圧側フローティング電源6の正極側といった経路で流れる。
【0015】
次にVS電位、VB電位の過渡的な負電位への変遷が終り、VB電位が接地電位より高くなるときを考える。VB電位が接地電位より高くなるので、前記寄生ダイオード22、24には逆バイアスが印加される。通常であれば、寄生ダイオードに逆バイアス電圧を印加しても逆方向電流は流れることはないが、直前まで寄生ダイオードには順方向電流が流れていたため、逆バイアス電圧が印加されるとリカバリー電流Irrがカソード〜アノード方向に流れてしまう。
【0016】
前記リカバリー電流Irrは、VB電位となる高圧側フローティング電源6の正極側〜負荷抵抗27、28〜寄生ダイオード22、24〜接地電位GNDという経路で流れるため、負荷抵抗27、28に電圧降下が発生し、あたかもHNMOSトランジスタ21、23がオンしたかのように誤信号として伝達される。
【0017】
ここで、前記リカバリー電流Irrは、HNMOSトランジスタ21、23のそれぞれの寄生ダイオード22、24に同じように流れるため、誤信号は電圧信号S4、電圧信号S5に同時に発生する。すなわち、前述の通り信号無効化手段によってこの誤信号は除去されるため、SRラッチ回路51には伝達されず問題にはならない。
【0018】
ところが、オフパルス信号S3が有効である期間に前記VB電位が負電位となるような比較的速いdV/dtが印加された場合は状況が異なってくる。以下図10のタイミングチャートと参照して説明する。
【0019】
今考察しているのは高電位側スイッチング素子7がオフしたとき、すなわち、外部からの入力信号S1によりオフ指令が入力されたときである。つまり、パルス幅TLのオフパルス信号S3が出力されている。
【0020】
よって、dV/dtの印加状態によっては、VB電位が負電位となったタイミングでオフパルス側HNMOSトランジスタ21がオンしているという状況が生じる。このとき、電流IdはオンしているHNMOSトランジスタ21のソース−ドレイン間を流れるため、寄生ダイオード22には順方向電流がほとんど流れない。次にVB電位が正電位に復帰したとき、オフパルス信号S3が消失するタイミングであったとすると、HNMOSトランジスタ21のソース−ドレイン間には電流が流れず、また、寄生ダイオード22においても順方向電流Ifがほとんど流れていなかったのでリカバリー電流Irrがほとんど流れず、結果としてレベルシフト抵抗27での電圧降下はほとんどない。
【0021】
一方オンパルス側HNMOSトランジスタ23は常にオフしているので、前述のとおり、寄生ダイオード24に順方向電流が流れ、次いでリカバリー電流が流れ、レベルシフト抵抗28で電圧降下が発生する。すなわち、レベルシフト済みオンパルスS9=Hレベル(パルス幅T1)、レベルシフト済みオフパルスS10=Lレベルといったあたかも正常なオン指令であるような信号が発生する。この信号は信号無効化手段4において除去できないためSRラッチ回路51のQ出力S14はHレベルになり、結果入力信号S1の指令に反し、高電位側スイッチング素子7がオンしてしまう。
【0022】
以上の現象は、高電位側スイッチング素子7がオフした際の不具合について説明したものであるが、オンする際にも同様の問題点が考えられる。すなわち、高電位側スイッチング素子7がオンしVS電位、VB電位が過渡的に上昇すると、HNMOSトランジスタ21、23のドレイン−ソース電極間に存在する寄生容量にドレイン〜ソース方向に変位電流が流れる。この変位電流は、レベルシフト抵抗27、28において電圧降下を発生させ後段に誤信号として伝達されるが、オンパルス側HNMOSトランジスタ23がオンしている場合、前記変位電流の大きさがオフパルス側HNMOSトランジスタ21とで異なる。そのため、後段の信号無効化手段4によって誤信号が的確に除去できずに高電位側スイッチング素子7に誤動作を発生させる可能性がある。
【課題を解決するための手段】
【0023】
この発明に係る半導体回路においては、接地電位を基準として動作する低電位部に配設され、第1状態及び第2状態を有する入力信号の遷移に対応して、それぞれ第1、第2のパルス信号を発生するパルス発生回路と、前記接地電位に対し浮動するノードの電位を基準電位として動作する高電位部と、前記第1、第2のパルス信号が入力され、前記高電位部に第1、第2のレベルシフト済みパルス信号を出力するレベルシフト回路と、前記高電位部に配設され、前記第1のレベルシフト済みパルス信号を波形整形したセット信号と、前記第2のレベルシフト済みパルス信号を波形整形したリセット信号と、前記第1、第2のレベルシフト済みパルス信号の両方が同時に有効となる誤信号が発生した場合、前記セット信号、リセット信号のパルス幅より大であるマスク信号とを生成し、前記マスク信号が有効である期間は前記セット信号およびリセット信号の前記制御部への伝達を阻止するといったマスク処理を行うロジックフィルタ部と、前記高電位部に配設され、前記セット信号、リセット信号の少なくともいずれか一方が有効である状態から両方が無効である状態へ遷移したときに、前記セット信号およびリセット信号の状態に応じた出力を行う制御部とを有する。
【発明の効果】
【0024】
この発明に係る半導体回路にあっては、半導体回路が高電位側スイッチング素子の導通を示す第1状態から前記高電位側スイッチングデバイスの非導通を示す第2状態への遷移、または前記第2状態から前記第1状態への遷移に伴い発生する過渡的な電圧ノイズに曝された場合に、2つのレベルシフト用HNMOSトランジスタのオン/オフ状態を必ず同一状態にすることで誤信号を的確に除去し、さらに回路定数のバラツキなどにより若干のタイミング差をもって発生した誤信号をも確実に除去することが可能であるので、誤動作の発生を確実に抑制することができる。
【発明を実施するための最良の形態】
【0025】
実施の形態1
図1は、この発明を実施するための実施の形態1における半導体回路によるスイッチング素子駆動回路を示す。
【0026】
図1において、高電位の主電源電位VPSと低電位の主電源電位GNDとの間に、IGBTなどのスイッチング素子7および11が直列接続され、ハーフブリッジ型インバータ回路を構成している。また、各々のスイッチング素子7および11には、それぞれ、フリーホイールダイオード8および12が逆並列接続されている。そして、高電位側スイッチング素子7と低電位側スイッチング素子11との接続点OUTには図示しないモータなどの誘導性負荷が接続される構成となっている。
【0027】
図1において、スイッチング素子7は接続点OUTの電位を基準電位として、この基準電位と高電位の主電源電位VPSとの間でスイッチング動作するデバイスであり、高電位側スイッチングデバイスと呼称される。
【0028】
また、スイッチング素子11は低電位の主電源電位GNDを基準電位として、この基準電位と接続点OUTの電位との間でスイッチング動作するデバイスであり、低電位側スイッチングデバイスと呼称される。
【0029】
従って、図1に示すスイッチング素子駆動回路は、高電位側スイッチング素子駆動回路1と、低電位側スイッチング素子駆動回路10とに区別される。
【0030】
さらに高電位側スイッチング素子駆動回路1は、前記低電位の主電源電位GNDを基準電位とする低電位部9、前記スイッチング素子の接続点OUTを基準電位とし、この基準電位に負極が接続されるフローティング電源6を電源とする高電位部3および、前記低電位部9から高電位部3への信号伝達を行うレベルシフト部2に分類される。
【0031】
低電位部9の入力端子Hinより、外部に設けられたマイクロコンピュータなどから与えられる高電位側スイッチング素子のオン指令、オフ指令である入力信号S1が入力される。前記入力信号S1は一般に、GNDを基準として生成されたHレベルとLレベルを持つデジタル値である。本発明においては、一例としてHレベルがオン指令に、Lレベルがオフ指令に対応しているものとする。前記入力信号S1はパルス発生回路91に入力され、前記入力信号S1の立ち上がりに応答して第1のパルス信号であるオンパルス信号S2を、前記入力信号S1の立ち下がりに応答して第2のパルス信号であるオフパルス信号S3をそれぞれ発生させる。
【0032】
次に前記オンパルス信号S2および前記オフパルス信号S3が入力されるレベルシフト部の構成について説明する。
前記オンパルス信号S2が第1のレベルシフト素子であるオンパルス側HNMOSトランジスタ23のゲート電極に入力され、該HNMOSトランジスタ23を駆動する。同様に前記オフパルス信号S3が第2のレベルシフト素子であるオフパルス側HNMOSトランジスタ21のゲート電極に入力され、該HNMOSトランジスタ21を駆動する。
【0033】
HNMOSトランジスタ21および23のドレイン電極はそれぞれ第1、第2の負荷抵抗27および28の一方端に接続されるとともに、第1、第2の論理反転素子41および42の入力にも接続される。
【0034】
なお、第1、第2の負荷抵抗29および30の他方端は高電位側フローティング電源6の正極(VB電位)に接続されている。また、高電位側フローティング電源6の負極(VS電位)は、ダイオード25および26のアノードに接続され、ダイオード25および26のカソードはそれぞれHNMOSトランジスタ21および23のドレイン電極に接続されている。
【0035】
本構成により、前記オンパルス信号S2および前記オフパルス信号S3に応じ前記第1、第2の負荷抵抗28、27に発生するパルス状電圧降下を、それぞれ第1、第2のレベルシフト済みパルス信号S4、S5として得る。
【0036】
次に前記第1、第2のレベルシフト済みパルス信号S4、S5が入力されるロジックフィルタ部4の構成について説明する。
前記第1、第2の論理反転素子41および42の出力信号S6、S7はそれぞれリーディングエッジのみを遅延させる第1、第2の遅延回路44、45に入力される。また、前記信号S6、S7は反転論理積素子43にも入力され、この反転論理積素子43の出力信号S8はトレーディングエッジのみを遅延させる第3の遅延回路46に入力される。
【0037】
前記第1の遅延回路44の出力からセット信号S9、前記第2の遅延回路45の出力からリセット信号S10、さらに前記第3の遅延回路46の出力からマスク信号S11をそれぞれ得る。
【0038】
前記セット信号S9と前記マスク信号S11はさらにマスク処理を行う論理積素子47に入力され、マスク処理後のセット信号S12を得る。同様に前記リセット信号S10と前記マスク信号S11はマスク処理を行う論理積素子48に入力され、マスク処理後のリセット信号S13を得る。
【0039】
次に制御部5の構成を説明する。
前記マスク処理後のセット信号S12とマスク処理後のリセット信号S13は、それぞれSRラッチ51のセット端子、リセット端子に入力される。前記SRラッチ51のQ出力S14はフリップフロップ52のデータ入力端子に接続される。また前記ロジックフィルタ部4におけるセット信号S9とリセット信号S10の論理和を取ったクロック信号S15が前記フリップフロップのクロック入力端子に入力される。本実施の形態におけるフリップフロップは、クロック入力端子の極性がネガティブエッジトリガであるものとし、図1においてクロック入力端子名の頭にスラッシュを付与(/CK)している。
【0040】
フリップフロップ52のQ出力S16はバッファ53の入力端子に接続され、バッファ53によって高電位側スイッチング素子7を駆動するのに十分な電流増幅が行われる。
【0041】
また、低電位側スイッチング素子駆動回路10は、低電位側電源103を該駆動回路の電源とし、低電位側スイッチング素子11を駆動する回路である。外部から入力端子Linに与えられた駆動信号は、ディレイ回路101によって高電位側スイッチング素子駆動回路1の伝達遅延時間と略同一になるよう遅延が付与された後、バッファ102によって低電位側スイッチング素子11を駆動するのに十分な電流増幅が行われる。
【0042】
次に図2に示すタイミングチャートを用いて、本実施の形態1における高電位側スイッチング素子駆動回路1の動作について説明する。
【0043】
ここでは従来例の説明と同様に、高電位側スイッチング素子7がオフするとき、すなわち、時刻t4において外部からの入力信号S1によりオフ指令が入力されたときを考慮する。以下、時系列に沿って各動作を説明する。
【0044】
時刻t4〜t8:
前述の通り、図2においても、外部から与えられる入力信号S1のHレベルが高電位側スイッチング素子7をオンさせるオン指令を意味し、前記入力信号のLレベルが高電位側スイッチング素子7をオフさせるオフ指令を意味するものとする。
【0045】
入力信号S1の立ち下がりに同期して、パルス発生回路91からオフパルス信号S3のような単一のパルスが出力され、レベルシフト回路2により、第2のレベルシフト済みパルス状信号S5を得、さらに第2の論理反転素子42の出力S7に正極性のパルスが発生する。
【0046】
前記第2の論理反転素子42の出力S7に発生した正極性のパルスは、後段の第2の遅延回路によりリーディングエッジのみがd1だけ遅延させられたリセット信号S10を得る。
【0047】
この様な正常オフ動作時においては、オン指令に基づく第1のレベルシフト済みパルス状信号S4は発生していないため、第1の論理反転素子41の出力S6、第1の遅延回路の出力であるセット信号S9はLレベルのままであり、よって前記第1の論理反転素子41の出力S6と第2の論理反転素子42の出力S7が入力される反転論理積素子43の出力S8および第3の遅延回路46の出力であるマスク信号S11はHレベルを維持している。
【0048】
前記マスク信号S11はHレベルであるため論理積素子47、48によるマスク処理は行われず、マスク処理後のリセット信号S13によりSRラッチ51はリセットされ、そのQ出力S14はLレベルに変移する(時刻t6)。
【0049】
しかしながら、前記SRラッチ51の後段にあるフリップフロップ52により、時刻t6の時点では高電位側スイッチング素子7はオフしないのでVB、VS電位は低下しない。
【0050】
その後、時刻t7においてオフパルス信号S3がLレベルに変移し、オフパルス側HNMOSトランジスタ21がオフすると、時刻t8において前記ロジックフィルタ部4におけるセット信号S9とリセット信号S10の論理和を取ったクロック信号S15が立ち下がる。この立ち下がりエッジをトリガとしてフリップフロップ52の出力S16、並びにバッファ53の出力S17がLレベルとなり、高電位側スイッチング素子7がオフする。
【0051】
すなわち、時刻t8において高電位側スイッチング素子7がオフし、dV/dtが印加される際やその後過渡的にVS電位、VB電位が負電位へ変遷する際には、オンパルス側HNMOSトランジスタ23とオフパルス側HNMOSトランジスタ21は両者共に必ずオフ状態になっている。
【0052】
時刻t9−t14:
次にVS電位、VB電位の過渡的な負電位への変遷とその後のVB電位がGND電位より高くなるときを考える。
【0053】
発明が解決しようとする課題で述べたように、時刻t10において寄生ダイオード22、24にリカバリー電流が流れることにより、第1、第2のレベルシフト済みパルス信号S4、S5に誤信号が発生する。
【0054】
従来はリカバリー電流の大きさの差異により正常動作時と区別がつかない誤信号が発生していたが、本実施の形態1においては前述の通り、オンパルス側HNMOSトランジスタ23とオフパルス側HNMOSトランジスタ21は両者共に必ずオフ状態になっているため、前記寄生ダイオード22、24に流れるリカバリー電流の大きさは同一である。
【0055】
すなわち、第1、第2のレベルシフト済みパルス信号S4、S5にパルス幅T1の誤信号がほぼ同一のタイミングで発生することになり、この誤信号はロジックフィルタ部3で容易に除去することができる。
【0056】
時刻t12において、第1、第2の論理反転素子41、42の出力S6、S7は同時にHレベルとなっているため、反転論理積素子43の出力S8および第3の遅延回路46の出力であるマスク信号S11はLレベルとなる。
【0057】
よって、論理積素子47、48によるマスク処理が行われ、セット信号S9およびリセット信号S10はSRラッチ51に伝達されず、そのQ出力S14はLレベルを維持する。
【0058】
そして、フリップフロップ52のQ出力S16もデータ入力であるS14がLレベルであるのでやはり変化せずLレベルのままであり、バッファ17の出力S17がHになることはなく高電位側スイッチング素子7はオフを維持する。
【0059】
また、第1、第2の遅延回路44、45により、第1、第2の論理反転素子41、42の出力S6、S7に発生した誤信号は、リーディングエッジのみがd1だけ遅延させられ、マスク信号S11のトレーディングエッジのみがd2だけ遅延させられる。
【0060】
これにより、誤信号のセット信号S9、リセット信号S10をマスク信号S11が完全に覆うようになるため、回路定数のバラツキ等により誤信号に若干のタイミング差が生じた場合であっても、誤信号の除去がより確実に行われる。
【0061】
以上の説明においては、高電位側スイッチング素子7のオフ動作時の誤動作防止に対する有効性を説明したが、オン動作時におけるdV/dt印加時の変位電流による誤動作についても有効に防止できることは回路の対称性より明らかである。
【0062】
実施の形態2
図3にこの発明を実施するための実施の形態2における半導体回路のスイッチング素子駆動回路を、図4にタイミングチャートを示す。以下実施の形態1と同一の構成、信号には同一の符号を付し、重複する説明は省略する。
【0063】
本実施の形態2においては、ロジックフィルタ部3を異なる構成としたものである。すなわち、セット信号S9及びリセット信号S10を完全に覆うマスク信号S11を生成するために、しきい値の異なる第3、第4の論理反転素子401、402を新たに設け、実施の形態1にて必要であった遅延回路を削除したものである。
【0064】
第1のレベルシフト済み信号S4は第1の論理反転素子41の入力に接続されるとともに、第3の論理反転素子401の入力にも接続される。そして、前記第1の論理反転素子41の出力がそのままセット信号S9として使用される。同様に、第2のレベルシフト済み信号S5は第2の論理反転素子42の入力に接続されるとともに、第4の論理反転素子402の入力にも接続される。そして、前記第2の論理反転素子42の出力がそのままリセット信号S10として使用される。
【0065】
前記第3、4の論理反転素子401、402の出力は反転論理積素子43の入力に接続され、その出力がそのままマスク信号S11として使用される。
【0066】
ここで、前記第3、4の論理反転素子401、402の論理しきい値(Vth2)は、前記第1、第2の論理反転素子41、42の論理しきい値(Vth1)よりも大となるよう設定されている。
【0067】
このようなしきい値設定により、図4のt22〜t26の誤信号発生期間において、前記第3、4の論理反転素子401、402の出力S401、S402の方が、前記セット信号S9、リセット信号S10よりも先にHレベルになり、又後からLレベルに戻る。
【0068】
すなわち、マスク信号S11が前記セット信号S9、リセット信号S10を完全に覆うため、確実に誤信号を除去できる。
【0069】
さらに、実施の形態1においては、前記マスク信号S11が前記セット信号S9、リセット信号S10を覆う部分を作成するために時間的な遅延を付与していたが、本実施の形態2ではしきい値の差によって前記マスク信号S11の覆い部分(S11のt22〜t23、t25〜t26の部分)が生成されるため、様々な傾きのdV/dtが印加された場合であっても自動的に前記覆い部分が伸張、縮小する。これにより、簡単な構成でより確実な誤動作防止機能が実現できる。
【0070】
実施の形態3
図5にこの発明を実施するための実施の形態3における半導体回路のスイッチング素子駆動回路を、図6にタイミングチャートを示す。
【0071】
本実施の形態3においては、レベルシフト部2及びロジックフィルタ部3を異なる構成としたものである。すなわち、セット信号S9及びリセット信号S10を完全に覆うマスク信号S11を生成するために、前記第1の負荷抵抗28と前記オンパルス側HNMOSトランジスタ23のドレイン端子との間に第3の負荷抵抗281を、前記第2の負荷抵抗27と前記オフパルス側HNMOSトランジスタ21のドレイン端子との間に第4の負荷抵抗271を設け、前記第3、第4の負荷抵抗281、271に発生するパルス状電圧降下信号(第3、第4のレベルシフト済みパルス信号S41、S51)をそれぞれ第5、第6の論理反転素子411、412に入力するものである。
【0072】
前記第5、第6の論理反転素子411、412の出力は反転論理積素子43の入力に接続され、その出力がそのままマスク信号S11として使用される。
【0073】
本実施の形態3においては、前記第5、第6の論理反転素子411、412の論理しきい値と、前記第1、第2の論理反転素子41、42の論理しきい値とは同一(Vth3)とする。
【0074】
このような構成により、図6のt34〜t38の誤信号発生期間において、前記第3、第4のレベルシフト済みパルス信号S41、S51は、新たに付与した第3、第4の負荷抵抗271、281の分だけ、前記第1、第2のレベルシフト済みパルス信号S4、S5と比較して、パルス幅は同一でかつ立ち下がり、立ち上がりが急峻になる。
【0075】
前記第5、第6の論理反転素子411、412の論理しきい値は、前記第1、第2の論理反転素子41、42の論理しきい値と同一としたため、前記第5、第6の論理反転素子411、412の出力S411、S412の方が、前記セット信号S9、リセット信号S10よりも先にHレベルになり、又後からLレベルに戻る。
【0076】
すなわち、マスク信号S11が前記セット信号S9、リセット信号S10を完全に覆うため、確実に誤信号を除去できる。
【0077】
一般に半導体集積回路においては、論理反転素子を構成するトランジスタより抵抗素子の方が相対バラツキが小さく、複数の素子間のマッチングが取りやすい。論理反転素子のしきい値を同一とできる本実施の形態3においては、回路定数のバラツキに起因して誤信号除去機能が低下することを防止出来る。
【0078】
実施の形態4
図7にこの発明を実施するための実施の形態4における半導体回路のスイッチング素子駆動回路を示す。
【0079】
本実施の形態4においては、制御部5を異なる構成としたものである。すなわち、マスク処理後のセット信号S12をフリップフロップ52のデータ入力に接続し、SRラッチを省略するものである。
【0080】
フリップフロップにおいてはクロック信号S15が有効(ここでは立ち下がりエッジ)となりデータ入力を取り込むタイミングの直前でデータ入力が変化しない期間(セットアップ時間)が一定時間必要であるが、最近のプロセスルールが進んだ半導体回路におけるフリップフロップではこのセットアップ時間を0とすることが出来る。
【0081】
本実施の形態4においては、オン指令時、マスク処理後のセット信号S12の立ち下がりとクロック信号の立ち下がりがほぼ同時、詳しくは論理積素子47を反転論理積素子+論理反転素子の2ゲートで構成し、論理和ゲート54を反転論理和素子1ゲートとしフリップフロップ52をポジティブエッジトリガタイプとすることで、マスク処理後のセット信号S12の方がクロック信号S15より1ゲート分遅れるので、前記実施の形態1〜3と同じ作用効果を奏する半導体回路がより簡素な構造で得られる。
【0082】
以上、本発明の具体的な実施の形態を説明したが、本発明はこれに限らず種々の改変が可能である。例えば、実施の形態4において、ロジックフィルタ部4を実施の形態1〜2のものとする構成も本発明に含まれる。また、実施の形態で示したロジックフィルタ部、制御部の論理回路は一例として挙げたものであり、論理的動作が同一であれば、ド・モルガン律に基づく各種論理圧縮、展開した別の論理回路であっても本発明に含まれるし、あるいはHアクティブ、Lアクティブが異なる回路であっても本発明に含まれる。また、本発明の実施の形態はハーフブリッジ回路の駆動回路について説明したが、例えばHブリッジ回路や三相フルブリッジ回路の駆動回路に適用することも当業者にとっては容易に想到可能であるので、本発明の範囲に含まれる。
【図面の簡単な説明】
【0083】
【図1】本発明の実施の形態1の構成を説明する回路図である。
【図2】本発明の実施の形態1の動作を説明するタイミングチャートである。
【図3】本発明の実施の形態2の構成を説明する回路図である。
【図4】本発明の実施の形態2の動作を説明するタイミングチャートである。
【図5】本発明の実施の形態3の構成を説明する回路図である。
【図6】本発明の実施の形態3の動作を説明するタイミングチャートである。
【図7】本発明の実施の形態4の構成を説明する回路図である。
【図8】従来の半導体回路の構成を説明する回路図である。
【図9】従来の半導体回路の誤動作メカニズムを説明するブロック図である。
【図10】従来の半導体回路の誤動作メカニズムを説明するタイミングチャートである。
【符号の説明】
【0084】
1.高電位側スイッチング素子駆動回路 2.レベルシフト回路 3.高電位部 4.ロジックフィルタ部 5.制御部 6.フローティング電源 7.高電位側スイッチング素子 9.低電位部 21.第2のレベルシフト素子 23.第1のレベルシフト素子 27.第2の負荷抵抗 28.第1の負荷抵抗 41.第1の論理反転素子 42.第2の論理反転素子 43.反転論理積素子 44.第1の遅延回路 45.第2の遅延回路 46.第3の遅延回路 51.SRラッチ 52.フリップフロップ 54.論理和素子 91.パルス発生回路 271.第4の負荷抵抗 281.第3の負荷抵抗 401.第3の論理反転素子 402.第4の論理反転素子 411.第5の論理反転素子 412.第6の論理反転素子
S1.入力信号 S2.第1のパルス信号 S3.第2のパルス信号 S4.第1のレベルシフト済みパルス信号 S5.第2のレベルシフト済みパルス信号 S9.セット信号 S10.リセット信号 S11.マスク信号 S12.マスク処理後のセット信号 S13.マスク処理後のリセット信号 S15.クロック信号

【特許請求の範囲】
【請求項1】
接地電位を基準として動作する低電位部に配設され、第1状態及び第2状態を有する入力信号の遷移に対応して、それぞれ第1、第2のパルス信号を発生するパルス発生回路と、
前記接地電位に対し浮動するノードの電位を基準電位として動作する高電位部と、
前記第1、第2のパルス信号が入力され、前記高電位部に第1、第2のレベルシフト済みパルス信号を出力するレベルシフト回路と、
前記高電位部に配設され、前記第1のレベルシフト済みパルス信号を波形整形したセット信号と、前記第2のレベルシフト済みパルス信号を波形整形したリセット信号と、前記第1、第2のレベルシフト済みパルス信号の両方が同時に有効となる誤信号が発生した場合、前記セット信号、リセット信号のパルス幅より大であるマスク信号とを生成し、前記マスク信号が有効である期間は前記セット信号およびリセット信号の前記制御部への伝達を阻止するといったマスク処理を行うロジックフィルタ部と、
前記高電位部に配設され、前記セット信号、リセット信号の少なくともいずれか一方が有効である状態から両方が無効である状態へ遷移したときに、前記セット信号およびリセット信号の状態に応じた出力を行う制御部と、
を有することを特徴とする半導体回路。
【請求項2】
前記ロジックフィルタ部において、
前記セット信号、リセット信号は、それぞれ前記第1、第2のレベルシフト済みパルス信号が入力される第1、第2の論理反転素子の出力波形におけるリーディングエッジ部を遅延させる第1、第2の遅延回路によって生成され、
前記マスク信号は、前記第1、第2の論理反転素子の両出力が入力される反転論理積素子の出力波形におけるトレーディングエッジを遅延させる第3の遅延回路によって生成されることを特徴とする請求項1に記載の半導体回路。
【請求項3】
前記ロジックフィルタ部において、
前記セット信号、リセット信号は、それぞれ前記第1、第2のレベルシフト済みパルス信号が入力される前記第1、第2の論理反転素子によって生成され、
前記マスク信号は、前記第1、第2のレベルシフト済みパルス信号が入力される第3、第4の論理反転素子の両出力が入力される前記反転論理積素子によって生成され、
前記第3、第4の論理反転素子の論理しきい値は、前記第1、第2の論理反転素子の論理しきい値より大であることを特徴とする請求項1に記載の半導体回路。
【請求項4】
前記レベルシフト回路は、
前記第1、第2のパルス信号がそれぞれ入力される第1、第2のレベルシフト素子と、
前記高電位部の最高電位に一端が接続される第1、第2の負荷抵抗と、
前記第1、第2の負荷抵抗の他端と前記第1、第2のレベルシフト素子の出力との間にそれぞれ第3、第4の負荷抵抗を備え、
前記第1、第2の負荷抵抗に発生するパルス状電圧降下をそれぞれ第1、第2のレベルシフト済み信号として出力するとともに、
前記第1、第2のレベルシフト素子の主電極に発生するパルス状電圧降下をそれぞれ第3、第4のレベルシフト済みパルス信号としてさらに出力するものであって、
前記ロジックフィルタ部において、
前記セット信号、リセット信号は、それぞれ前記第1、第2のレベルシフト済みパルス信号が入力される前記第1、第2の論理反転素子によって生成され、
前記マスク信号は、前記第3、第4のレベルシフト済みパルス信号が入力される第5、第6の論理反転素子の両出力が入力される前記論理積素子によって生成されることを特徴とする請求項1に記載の半導体回路。
【請求項5】
前記制御部は、
前記マスク処理後のセット信号がセット端子、
前記マスク処理後のリセット信号がリセット端子に入力されるSRラッチと、
前記SRラッチのQ出力をデータ入力とし、前記マスク処理前のセット信号と前記マスク処理前のリセット信号の論理和を取ったクロック信号のトレーディングエッジでトリガがかかるフリップフロップと、
前記フリップフロップのQ出力に応じた出力を行うバッファと、
を有することを特徴とする請求項2〜4いずれか1項に記載の半導体回路。
【請求項6】
前記制御部は、
前記セット信号と前記リセット信号の論理和を取ったクロック信号のトレーディングエッジでトリガがかかるフリップフロップと、
前記マスク処理後のセット信号を前記フリップフロップのデータ入力とし、
前記フリップフロップのQ出力に応じた出力を行うバッファと、
を有することを特徴とする請求項2〜4いずれか1項に記載の半導体回路。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate

【図6】
image rotate

【図7】
image rotate

【図8】
image rotate

【図9】
image rotate

【図10】
image rotate


【公開番号】特開2012−186838(P2012−186838A)
【公開日】平成24年9月27日(2012.9.27)
【国際特許分類】
【出願番号】特願2012−111792(P2012−111792)
【出願日】平成24年5月15日(2012.5.15)
【分割の表示】特願2008−128155(P2008−128155)の分割
【原出願日】平成20年5月15日(2008.5.15)
【出願人】(000006013)三菱電機株式会社 (33,312)
【Fターム(参考)】