説明

半導体基板の脱離方法及び静電チャック装置

【課題】半導体基板の裏面を覆う絶縁層の存在やその膜厚のばらつきに影響されることな
く、半導体基板を吸着ステージ上から容易に脱離させることが可能な半導体基板の脱離方
法及び静電チャック装置を提供する。
【解決手段】静電力によって吸着ステージ1の表面にその裏面が吸着固定されたウエーハ
Wを、当該吸着ステージ1から脱離させる方法であって、吸着ステージ1に電圧を印加し
て、ウエーハWの裏面に帯電している電荷を除去するステップと、電荷を除去した後もウ
エーハWの裏面に残留する残留電荷を検出するステップと、検出された残留電荷を打ち消
すような電圧を吸着ステージ1に印加して、ウエーハWの裏面の残留電荷を除去するステ
ップと、を含む。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体基板の脱離方法及び静電チャック装置に関する。
【背景技術】
【0002】
この種の従来技術として、例えば特許文献1、2には、静電力を利用して半導体基板(
例えば、ウエーハ)をステージ上に吸着固定する静電チャック装置が記載されている。静
電チャック装置は、当該装置の電源回路から静電チャックへ電圧を印加し、半導体基板の
裏面と静電チャックの表面とにそれぞれ逆の分極を生じさせ、静電力(主に、クーロン力
)により半導体基板をステージ上に吸着して固定する。また、ステージ上から半導体基板
を脱離させるときは、吸着時と正負が逆の電圧(即ち、逆バイアス)を静電チャックに印
加して半導体基板の裏面に帯電していた電荷を除去し、その後、ピン等を用いて半導体基
板をステージ上からリフトアップさせていた(以下、この動作をリフトピンアップともい
う。)。
【特許文献1】特開平10−303287号公報
【特許文献2】特開平11−31737号公報
【発明の開示】
【発明が解決しようとする課題】
【0003】
ところで、半導体基板の裏面に絶縁層が存在する場合、半導体基板間でその裏面の絶縁
層の厚さにばらつきがあること、製品の種類により上記絶縁層の厚さが異なること、また
、製品の種類により上記絶縁層の種類が異なることから、一つの脱離シーケンスでは半導
体基板をステージ上から脱離させ易いケースと、脱離させにくいケースとが混在していた
。特に、逆バイアスの印加後も上記絶縁層に電荷が多く残留している場合は、半導体基板
の脱離が難しく、リフトピンアップを無理に行うと半導体基板がステージ上で跳ねたり滑
ったりしてしまうおそれがあった。また、最悪の場合は、半導体基板がステージから落ち
てしまう可能性があった。
そこで、この発明はこのような問題に鑑みてなされたものであって、半導体基板の裏面
を覆う絶縁層の存在やその膜厚のばらつきに影響されることなく、半導体基板を吸着ステ
ージ上から容易に脱離させることが可能な半導体基板の脱離方法及び静電チャック装置の
提供を目的とする。
【課題を解決するための手段】
【0004】
上記課題を解決するために、発明1の半導体基板の脱離方法は、静電力によって吸着ス
テージの表面にその裏面が吸着固定された半導体基板を、当該吸着ステージから脱離させ
る方法であって、前記吸着ステージに電圧を印加して、前記半導体基板の裏面に帯電して
いる電荷を除去するステップと、前記電荷を除去した後も前記半導体基板の裏面に残留す
る残留電荷を検出するステップと、検出された前記残留電荷を打ち消すような電圧を前記
吸着ステージに印加して、前記半導体基板の裏面の前記残留電荷を除去するステップと、
を含むことを特徴とするものである。ここで、半導体基板は例えばウエーハである。ウエ
ーハは例えばシリコンからなり、その裏面はシリコン酸化膜又はシリコン窒化膜等の絶縁
膜で覆われている場合が多い。
【0005】
発明2の半導体基板の脱離方法は、発明1の方法において、前記残留電荷を検出するス
テップと、検出された前記残留電荷を打ち消すような前記電圧を前記吸着ステージに印加
して前記残留電荷を除去するステップと、を連続して繰り返し行うことを特徴とするもの
である。
発明3の半導体基板の脱離方法は、発明1又は発明2の方法において、前記吸着ステー
ジの内部に予めコイルを設けておき、前記残留電荷を検出するステップでは、前記半導体
基板の裏面の帯電状態の変化に伴って前記コイルに生じる誘導電流を測定し、その測定値
に基づいて前記残留電荷を算出することを特徴とするものである。
【0006】
発明1〜3の半導体基板の脱離方法によれば、吸着ステージから半導体基板を脱離させ
る際に、半導体基板ごとに適した電圧を吸着ステージに印加することができ、半導体基板
の裏面を覆う絶縁層の存在やその膜厚のばらつきに影響されることなく、半導体基板の裏
面の残留電荷を0(ゼロ)に近づけることができる。従って、半導体基板の脱離をスムー
ズに行うことができる。これにより、例えば、リフトピンアップ時に半導体基板が吸着ス
テージ上で跳ねたり滑ったりしてしまう等の不具合を防止することができる。
【0007】
発明4の静電チャック装置は、静電力によって前記吸着ステージの表面に半導体基板の
裏面を吸着して固定する静電チャック装置であって、前記吸着ステージに接続された電源
と、前記吸着ステージの内部に設けられたコイルと、前記電源及び前記コイルと配線を介
して接続され、前記電源を動作させて前記吸着ステージに所定の電圧を印加する制御部と
、を備え、前記制御部は、前記半導体基板の裏面の帯電状態の変化に伴って前記コイルに
生じる誘導電流を測定する機能と、その測定値に基づいて前記半導体基板の裏面に残留し
ている残留電荷を算出する機能と、を有するものである。
このような構成であれば、制御部によって算出される残留電荷に基づいて、半導体基板
ごとに適した電圧を吸着ステージに印加することができ、半導体基板の裏面の残留電荷を
0(ゼロ)に近づけることができる。従って、半導体基板の脱離をスムーズに行うことが
できる。
【発明を実施するための最良の形態】
【0008】
以下、図面を参照しながら、本発明の実施の形態について説明する。
図1は、本発明の実施の形態に係る静電チャック装置の構成例を示す図である。図1(
a)は吸着ステージ1の内部の構成例を示す平面図であり、図1(b)は静電チャック装
置の全体構成例を示す概念図である。また、図1(b)に示す吸着ステージ1及び、静電
チャック3a、3bの断面は、図1(a)のX−X´断面に対応している。
【0009】
図1(a)及び(b)に示すように、この静電チャック装置は例えば双極(Bi−Po
lar)型の装置であり、吸着ステージ1と、この吸着ステージ1内に設けられた静電チ
ャック3a及び3bと、この静電チャック3a及び3bに配線を介して接続された直流電
源5と、吸着ステージ1内に設けられたコイル7と、これら直流電源5とコイル7とに配
線を介して接続された制御部10と、制御部10に接続された記憶部13と、スイッチ1
5とを有する。
【0010】
これらの中で、吸着ステージ1は絶縁体からなり、絶縁体の表面にウエーハWを載置す
るステージ面が形成されている。また、静電チャック3a及び3bは、吸着ステージ1内
部のステージ面(即ち、表面)に近接した位置に設けられている。これら静電チャック3
a及び3bには、必要とされる時間の間、直流電圧が印加できるようにスイッチ15を介
して直流電源5が接続されており、静電チャック3aには正電圧又は負(0Vを含む)電
圧の一方が、静電チャック3bにはその他方の電圧がそれぞれ印加されるようになってい
る。直流電源5は、例えば可変定電圧電源である。
【0011】
また、図1(a)及び(b)に示すように、コイル7は吸着ステージ1内部の表面に近
接した位置であって、その外周部に近い位置に設けられている。このコイル7は、ウエー
ハWの裏面に帯電又は残留している電荷を検出するためのものである。ウエーハWの帯電
状態が変わるとその周辺では磁界の変化が起こり、この磁界の変化をコイル7に生じる誘
導電流で把握することができる。
【0012】
より詳しく説明すると、ウエーハWは例えばシリコンであり、その裏面には例えば図示
しない絶縁層(一例として、シリコン酸化膜やシリコン窒化膜など)が形成されている。
このようなウエーハWを吸着ステージ1に載せ、図2に示すように、静電チャック3aに
負電圧を印加すると、その表面には正(+)電荷が現れる。また、静電チャック3aの真
上に位置するステージ表面には負(−)電荷が現れ、その真上のウエーハW裏面には正(
+)電荷が現れる。つまり、吸着ステージ1とウエーハWとに分極が生じる。
【0013】
このとき、図2の実線矢印で示すように、吸着ステージ1の表面から静電チャック3a
に向けて見かけ上、電流Iが流れる。周知のように、電流Iが流れるとその周囲に磁界H
が発生するが、コイル7は、この磁界Hの変化によって誘導電流が生じるようにその配置
位置と軸心方向とが調整されている。例えば、図1(a)及び(b)に示すように、コイ
ル7は、その軸心方向が静電チャック3aの外周に沿うように配置されている。また、図
2に示す状態から静電チャック3a及び3bにそれぞれ0Vを印加すると、上記の分極状
態はその多くが解消される。このときは、静電チャック3aから吸着ステージ1の表面に
向けて見かけ上、電流Iが流れる。
【0014】
制御部10は、例えばロジックICとRAM等で構成されている。コイル7で生じる誘
導電流は制御部10が測定する。また、記憶部13は、例えば不揮発性メモリ又はハード
ディスク等で構成されている。記憶部13には、コイル7に生じる誘導電流の大きさから
、ウエーハWの裏面に残留する電荷(即ち、WF残留電荷)を算出する演算式や、このW
F残留電荷を打ち消すために必要な逆バイアスの条件(例えば、電圧の大きさや、印加時
間等)を算出する演算式が格納されている。また、記憶部13には、ウエーハWを吸着ス
テージ1に固定したり、吸着ステージ1から脱離させたりするためのシーケンス等が格納
されている。制御部10は、これらの情報を記憶部13から読み出すことができ、読み出
した情報に基づいて、静電チャック3a及び3bに電圧を印加することができる。
【0015】
次に、図1、2に示した静電チャック装置の動作例について説明する。
図3(a)及び(b)は、ESC電圧及びWF残留電荷の経時変化の一例を示す図と表
(その1)である。図3(a)の横軸は、静電チャック装置によるウエーハWの吸着プロ
セスを開始してからの経過時間tを示す。また、図3(a)の縦軸は電圧値を示す。
なお、この例では、静電チャック3aに印加する電圧をESC電圧という。ESCとは
、Electro Static Chuckの略である。静電チャック3aにESC電
圧が印加されるときには、これと同じタイミングで、静電チャック3bにESC電圧と反
対の極性であって、その絶対値が同じ値の電圧が印加される。但し、ESC電圧が0Vの
ときは、静電チャック3bに印加される電圧も0Vである。また、この例では、静電チャ
ック3aの真上のウエーハW裏面に帯電又は残留する電荷をWF残留電荷という。静電チ
ャック3bの真上のウエーハW裏面に残留する電荷は、上記のWF残留電荷と反対の極性
であってその絶対値が同じ値の電荷となる。但し、WF残留電荷が0Vのときは、静電チ
ャック3bの真上にウエーハW裏面に残留する電荷も0Vとなる。
【0016】
以上のことを前提にして、静電チャック装置によるウエーハの吸着及び脱離プロセスに
ついて説明する。
図3(a)及び(b)に示すように、まず始めに、ESC電圧を0Vから1500Vま
で上げて、ウエーハWを吸着ステージ1に吸着、固定させると共に、そのバイアス印加の
状態を一定時間保持する(t=0〜3秒)。ここでは、例えば制御部10からの制御信号
によってスイッチ15を閉じ、この状態で静電チャック3aに1500Vを印加すると共
に、静電チャック3bに−1500Vを印加する。これにより、吸着ステージ1とウエー
ハWとにそれぞれ分極が生じ、ウエーハW裏面の帯電状態は図1に示したようになる。そ
して、吸着ステージ1とウエーハWとの間には静電力が働く。この静電力によって、ウエ
ーハWの裏面は吸着ステージ1の表面に吸着されて固定される。
【0017】
次に、ESC電圧を1500Vから1000Vまで下げる(t=3〜4秒)。そして、
ESC電圧を1000Vに保持した状態で、吸着ステージ1に吸着保持されたウエーハW
に対して所定の処理を施す(t=4秒〜7秒)。ここで、所定の処理とは、例えば、ウエ
ーハWの表面に対するドライエッチング等である。
次に、吸着ステージ1上からウエーハWを脱離するステップに移行する。例えば、ES
C電圧を1000Vから−500Vまで下げて、静電チャック3aに−500Vを印加す
ると共に、静電チャック3bに500Vを印加する(t=7〜8秒)。つまり、静電チャ
ック3a及び3bに逆バイアスを印加する。そして、この逆バイアスの印加状態を一定時
間維持する(t=8〜9秒)。これにより、吸着ステージ1とウエーハWとに生じていた
分極は解消され、静電力が弱まる。次に、ESC電圧を0Vに戻す(t=9〜10秒)。
【0018】
その後、WF残留電荷を検出する。そして、この検出結果に基づいて、吸着ステージ1
上からのウエーハWの脱離ステップを再度行うか否かを判断する(t=10〜11秒)。
ここで、ESC電圧を0Vに戻したときのWF残留電荷が0V、又は0Vとみなせる程度
に小さい場合は、ウエーハWの脱離ステップを再度行う必要はないと判断する。また、E
SC電圧を0Vに戻したときのWF残留電荷が0Vよりも大きい、又は小さい場合は、ウ
エーハWの脱離ステップを再度行う必要が有ると判断する。この判断は例えば制御部10
が行う。
【0019】
ところで、図1及び図2に示した静電チャック装置では、WF残留電荷を、コイル7を
流れる誘導電流の大きさで把握することができる。即ち、ESC電圧を例えば−500V
から0Vに戻すと、吸着ステージ1の表面とウエーハW裏面との分極が解消され、静電チ
ャック3aから吸着ステージ1の表面に向けて見かけ上、電流Iが流れる。ここで、ES
C電圧を0Vに戻した後もウエーハWの裏面に残留する電荷が多いほど、吸着ステージ1
内の分極は解消されにくいので、電流Iは小さな値となる。そして、電流Iが小さいとい
うことは、磁界Hが小さく、その結果として、コイル7で生じる誘導電流も小さくなる。
このようにして、WF残留電荷の大きさを誘導電流の大きさで把握することができる。
【0020】
例えば図5に示すように、ESC電圧を−500Vから0Vに戻したときにWF残留電
荷が0Vとなるときの誘導電流をIaとする。また、ESC電圧を−500Vから0Vに
戻したときにウエーハWの裏面に正電荷が残留する(即ち、WF残留電荷>0V)ときの
誘導電流をIbとする。そして、誘導電流Iaの最大値と誘導電流Ibの最大値との差を
ΔIとする。
【0021】
ここで、ΔIとWF残留電荷との間には相関があり、ΔIが大きいほどWF残留電荷は
大きい。また、ΔI=0Vのとき、WF残留電荷は0Vである。さらに、逆バイアスが高
電圧であるほど誘導電流Ia、Ibの値は大きくなり易いので、これらの差分であるΔI
の値も大きくなり易い。例えば、逆バイアスが−500Vのときよりも、−1000Vの
ときの方がΔIは大きくなり易い。
【0022】
従って、誘導電流Iaを、実際に印加することが予想される逆バイアスの電圧値ごとに
実験又はシミュレーションによって予め求めておき、これらの値を例えば記憶部13に格
納しておく。また、ΔIとWF残留電荷との関係を示す関係式についても、これを実際に
印加することが予想される逆バイアスの電圧値ごとに実験又はシミュレーションによって
予め求めておき、その関係式を例えば記憶部13に格納しておく。
【0023】
そして、WF残留電荷を検出するときには、実際に印加した逆バイアス(例えば、−5
00V)に対応する誘導電流Iaの値を記憶部13から読み出す。また、これと並行して
、実際に印加した逆バイアス(例えば、−500V)に対応する上記の関係式を記憶部1
3から読み出す。次に、誘導電流Ibを実際に測定し、この測定値Ibと読み出されたI
aの値からΔIを算出する。算出されたΔIを上記の関係式に代入することで、WF残留
電荷を算出することができる。このように、誘導電流Iaの値からWF残留電荷を算出す
る処理と、この算出結果に基づいて脱離ステップを再度実行するか否かを判断する処理は
、例えば制御部10が行う。
なお、この実施の形態では、図3(a)及び(b)に示すように、1回目の逆バイアス
印加ではウエーハW裏面の電荷を十分に打ち消すことができず、WF残留電荷が例えば2
00Vである場合を想定する。このような場合、逆バイアスが不測しているので、制御部
ウエーハWの脱離ステップを再度行う必要があると判断する。
【0024】
図4(a)及び(b)は、ESC電圧及びWF残留電荷の経時変化の一例を示す図と表
(その2)である。図4は図3の続きであり、図4(a)の横軸はウエーハWの脱離プロ
セスを開始してからの経過時間tを示し、その縦軸は電圧値を示す。
上述のように、脱離ステップを再度実行する必要があると判断した場合は、図4(a)
及び(b)に示すように、ESC電圧を0Vから−200Vまで下げ、静電チャック3a
に−200Vを印加すると共に、静電チャック3bに200Vを印加する(t=11〜1
2秒)。そして、ESC電圧を−200Vに一定時間維持する(t=12〜13秒)。こ
れにより、吸着ステージ1とウエーハWとに残留していた分極は打ち消され、吸着ステー
ジ1とウエーハWとの間に働く静電力はさらに弱まる。
【0025】
次に、ESC電圧を0Vに戻す(t=13〜14秒)。その後、WF残留電荷を検出す
る。そして、この検出結果に基づいて、吸着ステージ1上からのウエーハWの脱離ステッ
プを再度行うか否かを判断する(t=14〜15秒)。ここで、ESC電圧を0Vに戻し
たときのWF残留電荷が0V、又は0Vとみなせる程度に小さい場合は、脱離ステップを
再度行う必要はないと判断する。また、ESC電圧を0Vに戻したときのWF残留電荷が
いまだ大きい場合には、脱離ステップを再度行う必要が有ると判断する。
【0026】
この実施の形態では、図4(a)及び(b)に示すように、2回目の逆バイアス印加後
もWF残留電荷を0Vとすることができず、その値は−100Vである場合を想定する。
このような場合は、脱離ステップを再度行う必要が有ると判断し、今度は−100VのW
F残留電荷を打ち消すように逆バイアス印加を行うことになる。
これ以降、3回目の逆バイアス印加(t=15〜18秒)と、4回目の逆バイアス印加
(t=19〜22秒)を行うが、その手順は例えば2回目の逆バイアス印加と同じである
。また、逆バイアスの回数を重ねるごとに、その印加電圧(即ち、ESC電圧)の絶対値
を徐々に小さくすると良い。WF残留電荷は、その直前に印加される電圧よりも絶対値の
小さな電圧となるので、逆バイアスの印加電圧を徐々に小さくしていくことで、WF残留
電荷を最終的に0V、又は0Vとみなせる程度に小さくすることができる。
【0027】
このように、本発明の実施の形態によれば、吸着ステージ1からウエーハWを脱離させ
る際に、ウエーハWごとに適した電圧を吸着ステージ1に印加することができ、ウエーハ
Wの裏面を覆う絶縁層の存在やその膜厚のばらつきに影響されることなく、ウエーハWの
裏面の残留電荷を0(ゼロ)に近づけることができる。従って、ウエーハWを吸着ステー
ジ1上からスムーズに脱離させることができ、リフトピンアップ時にウエーハWが吸着ス
テージ1上で跳ねたり滑ったりしてしまう等の不具合を防止することができる。
【0028】
なお、上記の実施形態では、WF残留電荷が0(ゼロ)となるときの誘導電流Iaを実
験又はシミュレーションによって予め求めておき、この値を例えば記憶部13に格納して
おく場合について説明した。そして、WF残留電荷を検出するときは、記憶部13に格納
された誘導電流Iaの値と、実際に測定される誘導電流Ibとの差であるΔIの値から、
WF残留電荷を算出することを説明した。
【0029】
しかしながら、本発明では、これ以外の方法でも、逆バイアス印加後のWF残留電荷を
算出することが可能である。例えば、図6(a)のステップS1からS4において、ES
C電圧が変化する際にコイル7で生じる誘導電流の積分値(つまり、移動電荷量)を測定
しておく。例えば図6(b)に示すように、ステップS1で測定された誘導電流の積分値
をc1、ステップS2で測定された誘導電流の積分値をc2、ステップS3で測定された
誘導電流の積分値をc3、ステップS4で測定された誘導電流の積分値をc4とすると、
c1及びc4は正の値、c2及びc3は負の値で表すことができる。
【0030】
ここで、c1〜c4の和(即ち、正負を相殺して残った電荷量)は、WF残留電荷と相
関があり、c1〜c4の和が0のときウエーハW裏面の残留電荷は0である。また、c1
〜c4の和が正の値のときは逆バイアスが不足しており、c1〜c5の和が負の値のとき
は逆バイアスが過剰となっている。そこで、ステップS1〜S4でコイル7に生じる誘導
電流c1〜c4をそれぞれ測定し、ステップc4を終了した後でこれらc1〜c4を合算
することで、逆バイアスの過不足を判断することができる。
【0031】
また、ステップS4における逆バイアスの印加電圧(即ち、ESC電圧)と、この印加
電圧によって生じる誘導電流の積分値c4との関係を実験又はシミュレーションによって
予め求めておき、この関係を示す式を記憶部13に格納しておく。そして、ステップS4
では、c1〜c4の和が0となるように印加電圧を設定する。このような方法によれば、
誘導電流c1〜c4の和はほぼゼロとなるので、WF残留電荷を精度良く0(ゼロ)に近
づけることができる。
【図面の簡単な説明】
【0032】
【図1】実施の形態に係る静電チャック装置の構成例を示す図。
【図2】電流I、磁界H及びコイル7における誘導電流の発生メカニズムを示す図。
【図3】ESC電圧及びWF残留電荷の経時変化の一例を示す図(その1)。
【図4】ESC電圧及びWF残留電荷の経時変化の一例を示す図(その2)。
【図5】誘導電流Ia、Ibの大きさを模式的に示す図。
【図6】誘導電流が生じるステップs1〜s4と、誘導電流の積分値c1〜c4を示す図。
【符号の説明】
【0033】
1 吸着ステージ、3a、3b 静電チャック、5 直流電源、7 コイル、10 制
御部、13 記憶部、15 スイッチ、c1〜c4 誘導電流の積分値

【特許請求の範囲】
【請求項1】
静電力によって吸着ステージの表面にその裏面が吸着固定された半導体基板を、当該吸
着ステージから脱離させる方法であって、
前記吸着ステージに電圧を印加して、前記半導体基板の裏面に帯電している電荷を除去
するステップと、
前記電荷を除去した後も前記半導体基板の裏面に残留する残留電荷を検出するステップ
と、
検出された前記残留電荷を打ち消すような電圧を前記吸着ステージに印加して、前記半
導体基板の裏面の前記残留電荷を除去するステップと、を含むことを特徴とする半導体基
板の脱離方法。
【請求項2】
前記残留電荷を検出するステップと、検出された前記残留電荷を打ち消すような前記電
圧を前記吸着ステージに印加して前記残留電荷を除去するステップと、を連続して繰り返
し行うことを特徴とする請求項1に記載の半導体基板の脱離方法。
【請求項3】
前記吸着ステージの内部に予めコイルを設けておき、
前記残留電荷を検出するステップでは、
前記半導体基板の裏面の帯電状態の変化に伴って前記コイルに生じる誘導電流を測定し
、その測定値に基づいて前記残留電荷を算出することを特徴とする請求項1又は請求項2
に記載の半導体基板の脱離方法。
【請求項4】
静電力によって前記吸着ステージの表面に半導体基板の裏面を吸着して固定する静電チ
ャック装置であって、
前記吸着ステージに接続された電源と、
前記吸着ステージの内部に設けられたコイルと、
前記電源及び前記コイルと配線を介して接続され、前記電源を動作させて前記吸着ステ
ージに所定の電圧を印加する制御部と、を備え、
前記制御部は、前記半導体基板の裏面の帯電状態の変化に伴って前記コイルに生じる誘
導電流を測定する機能と、その測定値に基づいて前記半導体基板の裏面に残留している残
留電荷を算出する機能と、を有することを特徴とする静電チャック装置。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate

【図6】
image rotate