半導体基板の表面処理方法、半導体基板、及び薄膜形成方法
【課題】半導体基板上への薄膜形成工程（例えば、エピタキシャル成長工程）直前に、簡単な前処理を行うだけで、半導体基板上に良質な半導体薄膜を形成可能な技術を提供する。
【解決手段】１又は２以上の結晶層を有する半導体基板１１の最表層の表面を、当該最表層の熱分解温度より低い熱分解温度を有する材料からなる被覆膜１２で被覆し、この状態でウェハ容器に収容し保管する。そして、この被覆膜１２が形成された半導体基板１をウェハ容器から取り出し、被覆膜１２を熱分解により当該半導体基板１１表面から除去してから、薄膜形成工程１３を行う。
【解決手段】１又は２以上の結晶層を有する半導体基板１１の最表層の表面を、当該最表層の熱分解温度より低い熱分解温度を有する材料からなる被覆膜１２で被覆し、この状態でウェハ容器に収容し保管する。そして、この被覆膜１２が形成された半導体基板１をウェハ容器から取り出し、被覆膜１２を熱分解により当該半導体基板１１表面から除去してから、薄膜形成工程１３を行う。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板上に半導体薄膜を形成する際のプロセス技術に関し、特に、半導体基板の表面処理方法、表面処理された半導体基板、及び表面処理された半導体基板を用いた薄膜形成方法に関する。
【背景技術】
【０００２】
従来、半導体基板上に半導体薄膜を形成する方法として、有機金属気相成長（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）法、分子線エピタキシー（ＭＢＥ：Molecular Beam Epitaxy）法が知られている（例えば、特許文献１、２）。これらの方法は、半導体基板表面に必要な原料を導入し、化学的或いは物理的に薄膜を形成する方法である。
例えば、レーザ或いはトランジスタといった半導体デバイスを作製する場合、上記ＭＯＣＶＤ法やＭＢＥ法により、半導体基板上に必要な半導体結晶薄膜を重ねて成長することが行われる（例えば、ヘテロ構造を有するエピタキシャル結晶の積層構造）。
【０００３】
上述した半導体薄膜の形成に用いられる半導体基板（例えば、ＧａＡｓ基板等）は、ウェハに加工された後、すぐに薄膜形成装置に投入されるわけではなく、所定の保管ケース内に収容され保管される。このとき、収容された半導体基板は、保管雰囲気や保管ケースからの影響を受け、保管期間の経過に伴って表面に不純物（例えば、Ｓｉ、Ｏ、Ｃ、Ｓ等）が付着することがある。このような半導体基板表面に存在する不純物は、半導体基板上に形成される半導体薄膜の特性に影響を与えるため、できる限り少なく、かつ、安定に制御されている必要がある。
【０００４】
従来は、ＭＯＣＶＤ装置やＭＢＥ装置等の薄膜形成装置に半導体基板を投入する前に、その表面を酸などでエッチングしたり、薄膜形成装置に投入した後に水素ガス或いは真空中で熱処理を行ったりするなどして、半導体基板表面の清浄化或いは安定化が図られている。
【特許文献１】特開２００１−３０２３８９号公報
【特許文献２】ＷＯ２００５／００６４２１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、半導体基板表面に熱処理を施す方法では、薄膜形成装置の装置上の制約によっては、不純物が十分に除去できないという問題がある。また、半導体基板表面にエッチング処理を施す方法では、半導体基板上に薄膜を形成する工程の直前にエッチング工程を設けて表面をエッチングしなければならないことによる負担、エッチング条件の安定化に関する負荷、使用済み廃液の処理などの問題がある。
【０００６】
本発明は、半導体基板上への薄膜形成工程（例えば、エピタキシャル成長工程）直前に、簡単な前処理を行うだけで、半導体基板上に良質な半導体薄膜を形成可能な技術を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、請求項１に記載の発明は、１又は２以上の結晶層を有する半導体基板の表面処理方法において、
前記半導体基板の最表層の表面を、当該最表層の熱分解温度より低い熱分解温度を有する材料からなる被覆膜で被覆することを特徴とする。
すなわち、基板表面を保護するために、半導体基板の最表層より低い温度で熱分解する材料、好ましくは、大気中、不活性ガス中若しくは真空中で安定な材料からなる被覆膜を最表層表面に予め形成するようにしている。
【０００８】
ここで、１又は２以上の結晶層を有する半導体基板とは、単一の半導体材料からなる基板及びこの基板上にエピタキシャル成長等により１以上の結晶層を形成された基板を含むことを意味する。つまり、半導体基板の最表層とは、単一の半導体材料からなる基板の場合は当該基板であり、基板上に１以上の結晶層が形成されている場合は最上位の結晶層である。
また、最表層の熱分解温度とは、最表層の構成成分の１つの分圧が１×１０−５Ｔｏｒｒを超える温度とする。
【０００９】
これにより、半導体基板を保管している間に、保管される環境によって最表層表面が汚染されるのを防止することができる。また、被覆膜は、半導体基板の最表層の熱分解温度より低い熱分解温度を有する材料からなるので、エピタキシャル薄膜や絶縁膜の形成プロセスで通常実施されている薄膜形成前の熱処理（サーマルエッチング：表面酸化層を除去する工程）の過程で容易に除去することができる。
したがって、半導体基板を薄膜形成装置に投入するまでの保管期間に、保管環境によって基板表面（被覆膜表面）が不純物で汚染されても、この不純物を効果的に除去できる。その結果、半導体基板上にエピタキシャル層や絶縁膜層等の薄膜を形成する工程において、半導体基板表面の不純物量を安定に制御することができる。
【００１０】
請求項２に記載の発明は、請求項１に記載の半導体基板の表面処理方法において、前記被覆膜の厚みは、当該被覆膜材料の１分子層以上１０分子層以下であることを特徴とする。
被覆膜の厚みは、半導体基板表面をくまなく覆うために１分子層以上を必要とする。一方、薄膜形成プロセスで通常行われる薄膜形成前の熱処理で被覆膜を除去するため、厚すぎると工程が無駄に長くなり実用的ではない。そこで、従来の熱処理時間に過度の負担を加えない範囲として１０分子層以下とする。
好ましくは、１分子層以上５分子層以下、さらに好ましくは、１分子層以上３分子層以下とする。例えば、被覆する材料がＩｎＡｓエピタキシャル層である場合は、１分子層は６Åであるから、６Å以上６０Å以下、好ましくは６Å以上３０Å以下、さらに好ましくは６Å以上１８Å以下となる。
【００１１】
請求項３に記載の発明は、請求項１又は２に記載の半導体基板の表面処理方法において、前記被覆膜は、前記最表層と同族系元素で構成されていることを特徴とする。
ここで、同族系元素とは、例えば、最表層がＧａＡｓ化合物半導体であればＩＩＩ−Ｖ族系化合物半導体（例えば、ＩｎＡｓ等）であり、被覆膜が熱分解されることにより発生する元素が最表層を汚染する虞のない元素であることを意味する。
これにより、薄膜形成前の熱処理により被覆膜を分解しても、半導体基板の最表層表面が再汚染される虞はないので、半導体基板表面の不純物量を安定に制御することができる。
【００１２】
請求項４に記載の発明は、請求項１から３のいずれか一項に記載の半導体基板の表面処理方法において、前記最表層はＧａＡｓ単結晶層であり、前記被覆膜材料はＩｎＡｓであることを特徴とする。
これにより、ＩｎＡｓ被覆膜が分解されることにより発生する元素（Ｉｎ、Ａｓ）によりＧａＡｓ単結晶層表面が再汚染される虞はないので、薄膜形成前に行われる熱処理で半導体基板に影響を与えることなくＩｎＡｓ被覆膜は除去される。
【００１３】
請求項５に記載の発明は、請求項４に記載の半導体基板の表面処理方法において、前記被覆膜は、ＩｎＡｓからなるエピタキシャル成長層であることを特徴とする。
すなわち、ＩｎＡｓ被覆膜は、形成方法の一例として一般的なエピタキシャル成長方法を利用でき、被覆膜を形成するにあたり特別な方法を要するわけではない。エピタキシャル成長方法を利用することにより、被覆膜の厚みを容易に制御することができる。
【００１４】
請求項６に記載の発明は、請求項１から５のいずれか一項に記載の表面処理方法により表面処理されていることを特徴とする半導体基板である。
このようにして被覆膜を形成された半導体基板は、薄膜形成前の熱処理により容易に被覆膜を除去でき、最表層表面の不純物を低減できるとともに安定して制御できるので、薄膜形成用の半導体基板として好適である。
【００１５】
請求項７に記載の発明は、請求項６に記載の半導体基板を用いて、上記被覆膜を熱分解により当該半導体基板表面から除去してから、薄膜形成工程を行うことを特徴とする薄膜形成方法である。
このように、被覆膜を形成された半導体基板を薄膜形成用の基板として用い、この半導体基板から被覆膜を除去した後に薄膜形成工程を行うことにより、半導体基板表面の不純物は低減されるとともに安定して制御されるので、この半導体基板上に形成される薄膜は不純物により悪影響を受けることなく、高品質なものとなる。
【発明の効果】
【００１６】
本発明によれば、半導体基板（基板上にエピタキシャル層を形成された基板を含む）の最表層に被覆膜を形成するので、薄膜形成前に半導体基板を保管する間に、表面状態を保護し、安定な状態に保つことができる。したがって、本発明に係る半導体基板の表面処理方法、半導体基板、及び薄膜形成方法は、高品質な薄膜を形成するのに極めて有用である。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施の形態を図面に基づいて説明する。
図１は、被覆膜付きの半導体基板を用いた薄膜形成プロセスにおける遷移状態を示す説明図である。本実施形態では、単一の材料からなる半絶縁性ＧａＡｓ単結晶基板を用いた場合について示している。
【００１８】
図１（ａ）に示すように、被覆膜付きの半導体基板１は、半絶縁性ＧａＡｓ単結晶基板１１の上に、ＩｎＡｓ被覆膜１２が形成されてなる。ＩｎＡｓ被覆膜１２の厚さは、例えば１０Åである。この厚さは、ＩｎＡｓの１分子層の厚さは６Åなので、約１．６７分子層に相当する。
このように、ＩｎＡｓ被覆膜１２の厚みを１分子層以上１０分子層以下とすることで、薄膜形成プロセスで通常行われる薄膜形成前の熱処理（サーマルエッチング）によりＩｎＡｓ被覆膜１２は容易に除去される。また、１分子層以上であれば半導体基板表面を保護する機能を発揮するので、熱処理時間に過度の負担を加えないように、１分子層以上１０分子層以下、好ましくは、１分子層以上５分子層以下、さらに好ましくは、１分子層以上３分子層以下とする。
【００１９】
ＧａＡｓ単結晶基板を用いる場合、ＧａＡｓは熱分解温度が約７００℃であるので、それより低い熱分解温度の材料が被覆膜の材料として選定される。ＧａＡｓ単結晶基板が劣化することなく、被覆膜を熱分解して除去するためである。
また、被覆膜が熱分解されることにより発生する元素が最表層（ここでは、ＧａＡｓ単結晶基板）を汚染する虞のない元素となるように被覆膜の材料が選定される。
そこで、本実施形態では、熱分解温度が約５００℃のＩｎＡｓを被覆膜１２の材料としている。なお、最表層がＧａＡｓである場合の被覆膜材料はＩｎＡｓに限定されず、熱分解温度がＧａＡｓよりも低く、同族系の元素で構成される材料であればよい。
【００２０】
図１（ａ）に示す被覆膜付きの半導体基板１は、例えば、ＧａＡｓ単結晶基板１１の製造工程の最終処理（研磨、エッチングなど）終了後、ＧａＡｓ単結晶基板１１を直ちにＭＢＥ結晶成長装置に投入し、基板温度４００℃でＩｎ源及びＡｓ源を同時照射して、ＩｎＡｓエピタキシャル膜を１０Å（１分子層＝６Å）成長させることにより作製される。
エピタキシャル成長方法を利用してＩｎＡｓ被覆膜１２を形成することにより、厚さは正確に制御される。
【００２１】
被覆膜付きの半導体基板１は、所定のウェハ容器に収容され、所定の期間保管される。その後、薄膜形成装置に投入され、所望の薄膜を形成するのに用いられる。例えば、半導体基板１上には、エピタキシャル層や絶縁膜層等の薄膜が形成される。
【００２２】
図１（ｂ）に示すように、薄膜形成工程では、まず、熱処理（サーマルエッチング）によりＩｎＡｓ被覆膜１２を除去する。ＩｎＡｓの熱分解温度が５００℃でＧａＡｓの熱分解温度が７００℃なので、例えば、熱処理温度を６５０℃とすれば、ＧａＡｓ単結晶基板１１が熱分解することなく、ＩｎＡｓ被覆膜１２だけを熱分解して除去することができる。このとき、熱分解により、ＩｎやＡｓが発生するが、これらはＧａＡｓと同族系の元素なので、ＧａＡｓ単結晶基板１１を汚染する虞はない。
【００２３】
次いで、図１（ｃ）に示すように、ＧａＡｓ単結晶基板１１上に、例えば、ＧａＡｓエピタキシャル層を形成する。ＧａＡｓ単結晶基板１１とＧａＡｓエピタキシャル層１３との界面には残存する不純物は少なく、安定して制御されているので、ＧａＡｓエピタキシャル層１３は界面に残存する不純物の影響を受けることなく高品質な結晶となる。
【００２４】
（実施例）
図１（ａ）に示す被覆膜付き半導体基板１をウェハ容器（フロロウェア社製）に収容し、大気中で２ヶ月保管した。その後、ウェハ容器から取り出し、ＭＢＥ結晶成長装置に投入し、サーマルクリーニング（基板温度６５０℃で１０分間熱処理）を行うことにより、表面酸化層とともにＩｎＡｓ被覆膜１２を除去した（図１（ｂ）参照）。
そして、ＧａＡｓ基板１１上に、基板温度５５０℃でＧａ源及びＡｓ源を同時に照射し、図１（ｃ）に示すＧａＡｓエピタキシャル層１３を０．５μｍ成長させた。
【００２５】
図２は、本実施例によりエピタキシャル層を成長させた場合のＧａＡｓ基板１１とＧａＡｓエピタキシャル層１３の界面における不純物量の分析結果である。図２より、表面から０．５μｍ付近（界面付近）には、不純物Ｏ、Ｃ、Ｓｉ、Ｓが残存していることがわかる。後述する比較例における分析結果（図３）と比較するとＳ、Ｃが低減されている。
（比較例）
比較例では、ＧａＡｓ単結晶基板をＩｎＡｓ被覆膜で被覆することなく、そのままウェハ容器に収容し、大気中で２ヶ月間保管した。なお、ＧａＡｓ単結晶基板は、実施例と同一ロットで製造したものである。その後、ウェハ容器から取り出し、実施例と同一バッチでＭＢＥ結晶成長装置に投入し、サーマルクリーニング（基板温度６５０℃で１０分間熱処理）を行って、表面酸化膜を除去した。
そして、ＧａＡｓ基板上に、基板温度５５０℃でＧａ源及びＡｓ源を同時に照射し、ＧａＡｓエピタキシャル層を０．５μｍ成長させた。
【００２６】
図３は、比較例によりエピタキシャル層を成長させた場合のＧａＡｓ基板とＧａＡｓエピタキシャル層の界面における不純物量の分析結果である。図３より、表面から０．５μｍ付近（界面付近）には、不純物Ｏ、Ｃ、Ｓｉ、Ｓが残存していることがわかる。
【００２７】
【表１】
【００２８】
表１は、図２、図３に示す分析結果に基づく界面（深さ０．５μｍ）における不純物の定量値を示している。基板界面の不純物は、一般的にシート濃度で表される。図２、３のＳＩＭＳ分析結果より、界面近傍の不純物のピーク付近の領域の濃度を積分してシート濃度が求められる。具体的にはＳＩＭＳで得られた濃度に深さ範囲を掛けることで面濃度（atoms/cm2）が求められる。
表１に示すように、実施例の場合は、比較例に比べて、Ｓ、Ｃが大幅に低減され、Ｏ、Ｓｉはほぼ同じであった。また、比較例におけるＳ、Ｃの不純物量は、ＧａＡｓ基板をウェハ容器に保管する前の不純物量とほとんど変化なかった。
これより、Ｏ、Ｓｉはサーマルクリーニングの過程で除去できるが、Ｓ、Ｃはサーマルクリーニングにより除去されないため、基板表面の汚染の状態を反映していると考えられる。つまり、実施例では、このサーマルクリーニングにより除去されないＳ、Ｃを効果的に除去できたことになる。
【００２９】
上述したように、被覆膜付き半導体基板１によれば、半導体基板１１の最表層に被覆膜１２を形成するので、薄膜形成前に半導体基板を保管する間に、表面状態を保護し、安定な状態に保つことができる。また、半導体基板１１上に薄膜を形成する際に、熱処理により被覆膜は容易に除去されるので、半導体基板１１とその基板上に形成される薄膜層との界面に残存する不純物を低減できるとともに、表面状態の安定化を図ることができる。したがって、本発明は、高品質な薄膜を形成するのに極めて有用である。
【００３０】
以上、本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で変更可能である。
例えば、上記実施形態では、単一の材料からなるＧａＡｓ単結晶基板を薄膜形成に使用する場合について説明したが、本発明は、ＧａＡｓに限らず、その他の半導体基板を薄膜形成に使用する場合にも適用できる。
【００３１】
また、例えば、半導体基板上にエピタキシャル層を形成したものを一旦装置外に取り出して保管しておき、再びエピタキシャル成長する場合にも適用できる。この場合は、エピタキシャル層の表面に被覆膜を形成するようにし、被覆膜の熱分解温度はエピタキシャル層の熱分解温度以下とする。
また、本発明は、半導体基板上に薄膜を形成する場合に有用なことは上述したとおりであるが、半導体基板上に蒸着したり、スパッタリングしたりする場合にも有用である。
【００３２】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【００３３】
【図１】図１は、被覆膜付きの半導体基板を用いた薄膜形成工程における遷移状態を示す説明図である。
【図２】実施例によりエピタキシャル層を成長させた場合のＧａＡｓ基板とＧａＡｓエピタキシャル層の界面における不純物量の分析結果である。
【図３】比較例によりエピタキシャル層を成長させた場合のＧａＡｓ基板とＧａＡｓエピタキシャル層の界面における不純物量の分析結果である。
【符号の説明】
【００３４】
１ 被覆膜付き半導体基板
１１ ＧａＡｓ単結晶基板
１２ ＩｎＡｓ被覆膜
１３ ＧａＡｓエピタキシャル層
【技術分野】
【０００１】
本発明は、半導体基板上に半導体薄膜を形成する際のプロセス技術に関し、特に、半導体基板の表面処理方法、表面処理された半導体基板、及び表面処理された半導体基板を用いた薄膜形成方法に関する。
【背景技術】
【０００２】
従来、半導体基板上に半導体薄膜を形成する方法として、有機金属気相成長（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）法、分子線エピタキシー（ＭＢＥ：Molecular Beam Epitaxy）法が知られている（例えば、特許文献１、２）。これらの方法は、半導体基板表面に必要な原料を導入し、化学的或いは物理的に薄膜を形成する方法である。
例えば、レーザ或いはトランジスタといった半導体デバイスを作製する場合、上記ＭＯＣＶＤ法やＭＢＥ法により、半導体基板上に必要な半導体結晶薄膜を重ねて成長することが行われる（例えば、ヘテロ構造を有するエピタキシャル結晶の積層構造）。
【０００３】
上述した半導体薄膜の形成に用いられる半導体基板（例えば、ＧａＡｓ基板等）は、ウェハに加工された後、すぐに薄膜形成装置に投入されるわけではなく、所定の保管ケース内に収容され保管される。このとき、収容された半導体基板は、保管雰囲気や保管ケースからの影響を受け、保管期間の経過に伴って表面に不純物（例えば、Ｓｉ、Ｏ、Ｃ、Ｓ等）が付着することがある。このような半導体基板表面に存在する不純物は、半導体基板上に形成される半導体薄膜の特性に影響を与えるため、できる限り少なく、かつ、安定に制御されている必要がある。
【０００４】
従来は、ＭＯＣＶＤ装置やＭＢＥ装置等の薄膜形成装置に半導体基板を投入する前に、その表面を酸などでエッチングしたり、薄膜形成装置に投入した後に水素ガス或いは真空中で熱処理を行ったりするなどして、半導体基板表面の清浄化或いは安定化が図られている。
【特許文献１】特開２００１−３０２３８９号公報
【特許文献２】ＷＯ２００５／００６４２１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、半導体基板表面に熱処理を施す方法では、薄膜形成装置の装置上の制約によっては、不純物が十分に除去できないという問題がある。また、半導体基板表面にエッチング処理を施す方法では、半導体基板上に薄膜を形成する工程の直前にエッチング工程を設けて表面をエッチングしなければならないことによる負担、エッチング条件の安定化に関する負荷、使用済み廃液の処理などの問題がある。
【０００６】
本発明は、半導体基板上への薄膜形成工程（例えば、エピタキシャル成長工程）直前に、簡単な前処理を行うだけで、半導体基板上に良質な半導体薄膜を形成可能な技術を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、請求項１に記載の発明は、１又は２以上の結晶層を有する半導体基板の表面処理方法において、
前記半導体基板の最表層の表面を、当該最表層の熱分解温度より低い熱分解温度を有する材料からなる被覆膜で被覆することを特徴とする。
すなわち、基板表面を保護するために、半導体基板の最表層より低い温度で熱分解する材料、好ましくは、大気中、不活性ガス中若しくは真空中で安定な材料からなる被覆膜を最表層表面に予め形成するようにしている。
【０００８】
ここで、１又は２以上の結晶層を有する半導体基板とは、単一の半導体材料からなる基板及びこの基板上にエピタキシャル成長等により１以上の結晶層を形成された基板を含むことを意味する。つまり、半導体基板の最表層とは、単一の半導体材料からなる基板の場合は当該基板であり、基板上に１以上の結晶層が形成されている場合は最上位の結晶層である。
また、最表層の熱分解温度とは、最表層の構成成分の１つの分圧が１×１０−５Ｔｏｒｒを超える温度とする。
【０００９】
これにより、半導体基板を保管している間に、保管される環境によって最表層表面が汚染されるのを防止することができる。また、被覆膜は、半導体基板の最表層の熱分解温度より低い熱分解温度を有する材料からなるので、エピタキシャル薄膜や絶縁膜の形成プロセスで通常実施されている薄膜形成前の熱処理（サーマルエッチング：表面酸化層を除去する工程）の過程で容易に除去することができる。
したがって、半導体基板を薄膜形成装置に投入するまでの保管期間に、保管環境によって基板表面（被覆膜表面）が不純物で汚染されても、この不純物を効果的に除去できる。その結果、半導体基板上にエピタキシャル層や絶縁膜層等の薄膜を形成する工程において、半導体基板表面の不純物量を安定に制御することができる。
【００１０】
請求項２に記載の発明は、請求項１に記載の半導体基板の表面処理方法において、前記被覆膜の厚みは、当該被覆膜材料の１分子層以上１０分子層以下であることを特徴とする。
被覆膜の厚みは、半導体基板表面をくまなく覆うために１分子層以上を必要とする。一方、薄膜形成プロセスで通常行われる薄膜形成前の熱処理で被覆膜を除去するため、厚すぎると工程が無駄に長くなり実用的ではない。そこで、従来の熱処理時間に過度の負担を加えない範囲として１０分子層以下とする。
好ましくは、１分子層以上５分子層以下、さらに好ましくは、１分子層以上３分子層以下とする。例えば、被覆する材料がＩｎＡｓエピタキシャル層である場合は、１分子層は６Åであるから、６Å以上６０Å以下、好ましくは６Å以上３０Å以下、さらに好ましくは６Å以上１８Å以下となる。
【００１１】
請求項３に記載の発明は、請求項１又は２に記載の半導体基板の表面処理方法において、前記被覆膜は、前記最表層と同族系元素で構成されていることを特徴とする。
ここで、同族系元素とは、例えば、最表層がＧａＡｓ化合物半導体であればＩＩＩ−Ｖ族系化合物半導体（例えば、ＩｎＡｓ等）であり、被覆膜が熱分解されることにより発生する元素が最表層を汚染する虞のない元素であることを意味する。
これにより、薄膜形成前の熱処理により被覆膜を分解しても、半導体基板の最表層表面が再汚染される虞はないので、半導体基板表面の不純物量を安定に制御することができる。
【００１２】
請求項４に記載の発明は、請求項１から３のいずれか一項に記載の半導体基板の表面処理方法において、前記最表層はＧａＡｓ単結晶層であり、前記被覆膜材料はＩｎＡｓであることを特徴とする。
これにより、ＩｎＡｓ被覆膜が分解されることにより発生する元素（Ｉｎ、Ａｓ）によりＧａＡｓ単結晶層表面が再汚染される虞はないので、薄膜形成前に行われる熱処理で半導体基板に影響を与えることなくＩｎＡｓ被覆膜は除去される。
【００１３】
請求項５に記載の発明は、請求項４に記載の半導体基板の表面処理方法において、前記被覆膜は、ＩｎＡｓからなるエピタキシャル成長層であることを特徴とする。
すなわち、ＩｎＡｓ被覆膜は、形成方法の一例として一般的なエピタキシャル成長方法を利用でき、被覆膜を形成するにあたり特別な方法を要するわけではない。エピタキシャル成長方法を利用することにより、被覆膜の厚みを容易に制御することができる。
【００１４】
請求項６に記載の発明は、請求項１から５のいずれか一項に記載の表面処理方法により表面処理されていることを特徴とする半導体基板である。
このようにして被覆膜を形成された半導体基板は、薄膜形成前の熱処理により容易に被覆膜を除去でき、最表層表面の不純物を低減できるとともに安定して制御できるので、薄膜形成用の半導体基板として好適である。
【００１５】
請求項７に記載の発明は、請求項６に記載の半導体基板を用いて、上記被覆膜を熱分解により当該半導体基板表面から除去してから、薄膜形成工程を行うことを特徴とする薄膜形成方法である。
このように、被覆膜を形成された半導体基板を薄膜形成用の基板として用い、この半導体基板から被覆膜を除去した後に薄膜形成工程を行うことにより、半導体基板表面の不純物は低減されるとともに安定して制御されるので、この半導体基板上に形成される薄膜は不純物により悪影響を受けることなく、高品質なものとなる。
【発明の効果】
【００１６】
本発明によれば、半導体基板（基板上にエピタキシャル層を形成された基板を含む）の最表層に被覆膜を形成するので、薄膜形成前に半導体基板を保管する間に、表面状態を保護し、安定な状態に保つことができる。したがって、本発明に係る半導体基板の表面処理方法、半導体基板、及び薄膜形成方法は、高品質な薄膜を形成するのに極めて有用である。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施の形態を図面に基づいて説明する。
図１は、被覆膜付きの半導体基板を用いた薄膜形成プロセスにおける遷移状態を示す説明図である。本実施形態では、単一の材料からなる半絶縁性ＧａＡｓ単結晶基板を用いた場合について示している。
【００１８】
図１（ａ）に示すように、被覆膜付きの半導体基板１は、半絶縁性ＧａＡｓ単結晶基板１１の上に、ＩｎＡｓ被覆膜１２が形成されてなる。ＩｎＡｓ被覆膜１２の厚さは、例えば１０Åである。この厚さは、ＩｎＡｓの１分子層の厚さは６Åなので、約１．６７分子層に相当する。
このように、ＩｎＡｓ被覆膜１２の厚みを１分子層以上１０分子層以下とすることで、薄膜形成プロセスで通常行われる薄膜形成前の熱処理（サーマルエッチング）によりＩｎＡｓ被覆膜１２は容易に除去される。また、１分子層以上であれば半導体基板表面を保護する機能を発揮するので、熱処理時間に過度の負担を加えないように、１分子層以上１０分子層以下、好ましくは、１分子層以上５分子層以下、さらに好ましくは、１分子層以上３分子層以下とする。
【００１９】
ＧａＡｓ単結晶基板を用いる場合、ＧａＡｓは熱分解温度が約７００℃であるので、それより低い熱分解温度の材料が被覆膜の材料として選定される。ＧａＡｓ単結晶基板が劣化することなく、被覆膜を熱分解して除去するためである。
また、被覆膜が熱分解されることにより発生する元素が最表層（ここでは、ＧａＡｓ単結晶基板）を汚染する虞のない元素となるように被覆膜の材料が選定される。
そこで、本実施形態では、熱分解温度が約５００℃のＩｎＡｓを被覆膜１２の材料としている。なお、最表層がＧａＡｓである場合の被覆膜材料はＩｎＡｓに限定されず、熱分解温度がＧａＡｓよりも低く、同族系の元素で構成される材料であればよい。
【００２０】
図１（ａ）に示す被覆膜付きの半導体基板１は、例えば、ＧａＡｓ単結晶基板１１の製造工程の最終処理（研磨、エッチングなど）終了後、ＧａＡｓ単結晶基板１１を直ちにＭＢＥ結晶成長装置に投入し、基板温度４００℃でＩｎ源及びＡｓ源を同時照射して、ＩｎＡｓエピタキシャル膜を１０Å（１分子層＝６Å）成長させることにより作製される。
エピタキシャル成長方法を利用してＩｎＡｓ被覆膜１２を形成することにより、厚さは正確に制御される。
【００２１】
被覆膜付きの半導体基板１は、所定のウェハ容器に収容され、所定の期間保管される。その後、薄膜形成装置に投入され、所望の薄膜を形成するのに用いられる。例えば、半導体基板１上には、エピタキシャル層や絶縁膜層等の薄膜が形成される。
【００２２】
図１（ｂ）に示すように、薄膜形成工程では、まず、熱処理（サーマルエッチング）によりＩｎＡｓ被覆膜１２を除去する。ＩｎＡｓの熱分解温度が５００℃でＧａＡｓの熱分解温度が７００℃なので、例えば、熱処理温度を６５０℃とすれば、ＧａＡｓ単結晶基板１１が熱分解することなく、ＩｎＡｓ被覆膜１２だけを熱分解して除去することができる。このとき、熱分解により、ＩｎやＡｓが発生するが、これらはＧａＡｓと同族系の元素なので、ＧａＡｓ単結晶基板１１を汚染する虞はない。
【００２３】
次いで、図１（ｃ）に示すように、ＧａＡｓ単結晶基板１１上に、例えば、ＧａＡｓエピタキシャル層を形成する。ＧａＡｓ単結晶基板１１とＧａＡｓエピタキシャル層１３との界面には残存する不純物は少なく、安定して制御されているので、ＧａＡｓエピタキシャル層１３は界面に残存する不純物の影響を受けることなく高品質な結晶となる。
【００２４】
（実施例）
図１（ａ）に示す被覆膜付き半導体基板１をウェハ容器（フロロウェア社製）に収容し、大気中で２ヶ月保管した。その後、ウェハ容器から取り出し、ＭＢＥ結晶成長装置に投入し、サーマルクリーニング（基板温度６５０℃で１０分間熱処理）を行うことにより、表面酸化層とともにＩｎＡｓ被覆膜１２を除去した（図１（ｂ）参照）。
そして、ＧａＡｓ基板１１上に、基板温度５５０℃でＧａ源及びＡｓ源を同時に照射し、図１（ｃ）に示すＧａＡｓエピタキシャル層１３を０．５μｍ成長させた。
【００２５】
図２は、本実施例によりエピタキシャル層を成長させた場合のＧａＡｓ基板１１とＧａＡｓエピタキシャル層１３の界面における不純物量の分析結果である。図２より、表面から０．５μｍ付近（界面付近）には、不純物Ｏ、Ｃ、Ｓｉ、Ｓが残存していることがわかる。後述する比較例における分析結果（図３）と比較するとＳ、Ｃが低減されている。
（比較例）
比較例では、ＧａＡｓ単結晶基板をＩｎＡｓ被覆膜で被覆することなく、そのままウェハ容器に収容し、大気中で２ヶ月間保管した。なお、ＧａＡｓ単結晶基板は、実施例と同一ロットで製造したものである。その後、ウェハ容器から取り出し、実施例と同一バッチでＭＢＥ結晶成長装置に投入し、サーマルクリーニング（基板温度６５０℃で１０分間熱処理）を行って、表面酸化膜を除去した。
そして、ＧａＡｓ基板上に、基板温度５５０℃でＧａ源及びＡｓ源を同時に照射し、ＧａＡｓエピタキシャル層を０．５μｍ成長させた。
【００２６】
図３は、比較例によりエピタキシャル層を成長させた場合のＧａＡｓ基板とＧａＡｓエピタキシャル層の界面における不純物量の分析結果である。図３より、表面から０．５μｍ付近（界面付近）には、不純物Ｏ、Ｃ、Ｓｉ、Ｓが残存していることがわかる。
【００２７】
【表１】
【００２８】
表１は、図２、図３に示す分析結果に基づく界面（深さ０．５μｍ）における不純物の定量値を示している。基板界面の不純物は、一般的にシート濃度で表される。図２、３のＳＩＭＳ分析結果より、界面近傍の不純物のピーク付近の領域の濃度を積分してシート濃度が求められる。具体的にはＳＩＭＳで得られた濃度に深さ範囲を掛けることで面濃度（atoms/cm2）が求められる。
表１に示すように、実施例の場合は、比較例に比べて、Ｓ、Ｃが大幅に低減され、Ｏ、Ｓｉはほぼ同じであった。また、比較例におけるＳ、Ｃの不純物量は、ＧａＡｓ基板をウェハ容器に保管する前の不純物量とほとんど変化なかった。
これより、Ｏ、Ｓｉはサーマルクリーニングの過程で除去できるが、Ｓ、Ｃはサーマルクリーニングにより除去されないため、基板表面の汚染の状態を反映していると考えられる。つまり、実施例では、このサーマルクリーニングにより除去されないＳ、Ｃを効果的に除去できたことになる。
【００２９】
上述したように、被覆膜付き半導体基板１によれば、半導体基板１１の最表層に被覆膜１２を形成するので、薄膜形成前に半導体基板を保管する間に、表面状態を保護し、安定な状態に保つことができる。また、半導体基板１１上に薄膜を形成する際に、熱処理により被覆膜は容易に除去されるので、半導体基板１１とその基板上に形成される薄膜層との界面に残存する不純物を低減できるとともに、表面状態の安定化を図ることができる。したがって、本発明は、高品質な薄膜を形成するのに極めて有用である。
【００３０】
以上、本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で変更可能である。
例えば、上記実施形態では、単一の材料からなるＧａＡｓ単結晶基板を薄膜形成に使用する場合について説明したが、本発明は、ＧａＡｓに限らず、その他の半導体基板を薄膜形成に使用する場合にも適用できる。
【００３１】
また、例えば、半導体基板上にエピタキシャル層を形成したものを一旦装置外に取り出して保管しておき、再びエピタキシャル成長する場合にも適用できる。この場合は、エピタキシャル層の表面に被覆膜を形成するようにし、被覆膜の熱分解温度はエピタキシャル層の熱分解温度以下とする。
また、本発明は、半導体基板上に薄膜を形成する場合に有用なことは上述したとおりであるが、半導体基板上に蒸着したり、スパッタリングしたりする場合にも有用である。
【００３２】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【００３３】
【図１】図１は、被覆膜付きの半導体基板を用いた薄膜形成工程における遷移状態を示す説明図である。
【図２】実施例によりエピタキシャル層を成長させた場合のＧａＡｓ基板とＧａＡｓエピタキシャル層の界面における不純物量の分析結果である。
【図３】比較例によりエピタキシャル層を成長させた場合のＧａＡｓ基板とＧａＡｓエピタキシャル層の界面における不純物量の分析結果である。
【符号の説明】
【００３４】
１ 被覆膜付き半導体基板
１１ ＧａＡｓ単結晶基板
１２ ＩｎＡｓ被覆膜
１３ ＧａＡｓエピタキシャル層
【特許請求の範囲】
【請求項１】
１又は２以上の結晶層を有する半導体基板の表面処理方法において、
前記半導体基板の最表層の表面を、当該最表層の熱分解温度より低い熱分解温度を有する材料からなる被覆膜で被覆することを特徴とする半導体基板の表面処理方法。
【請求項２】
前記被覆膜の厚みは、当該被覆膜材料の１分子層以上１０分子層以下であることを特徴とする請求項１に記載の半導体基板の表面処理方法。
【請求項３】
前記被覆膜は、前記最表層と同族系元素で構成されていることを特徴とする請求項１又は２に記載の半導体基板の表面処理方法。
【請求項４】
前記最表層はＧａＡｓ単結晶層であり、前記被覆膜材料はＩｎＡｓであることを特徴とする請求項３に記載の半導体基板の表面処理方法。
【請求項５】
前記被覆膜は、ＩｎＡｓからなるエピタキシャル成長層であることを特徴とする請求項４に記載の半導体基板の表面処理方法。
【請求項６】
請求項１から５のいずれか一項に記載の表面処理方法により表面処理されていることを特徴とする半導体基板。
【請求項７】
請求項６に記載の半導体基板を用いて、
上記被覆膜を熱分解により当該半導体基板表面から除去してから、薄膜形成工程を行うことを特徴とする薄膜形成方法。
【請求項１】
１又は２以上の結晶層を有する半導体基板の表面処理方法において、
前記半導体基板の最表層の表面を、当該最表層の熱分解温度より低い熱分解温度を有する材料からなる被覆膜で被覆することを特徴とする半導体基板の表面処理方法。
【請求項２】
前記被覆膜の厚みは、当該被覆膜材料の１分子層以上１０分子層以下であることを特徴とする請求項１に記載の半導体基板の表面処理方法。
【請求項３】
前記被覆膜は、前記最表層と同族系元素で構成されていることを特徴とする請求項１又は２に記載の半導体基板の表面処理方法。
【請求項４】
前記最表層はＧａＡｓ単結晶層であり、前記被覆膜材料はＩｎＡｓであることを特徴とする請求項３に記載の半導体基板の表面処理方法。
【請求項５】
前記被覆膜は、ＩｎＡｓからなるエピタキシャル成長層であることを特徴とする請求項４に記載の半導体基板の表面処理方法。
【請求項６】
請求項１から５のいずれか一項に記載の表面処理方法により表面処理されていることを特徴とする半導体基板。
【請求項７】
請求項６に記載の半導体基板を用いて、
上記被覆膜を熱分解により当該半導体基板表面から除去してから、薄膜形成工程を行うことを特徴とする薄膜形成方法。
【図１】
【図２】
【図３】
【図２】
【図３】
【公開番号】特開２００９−１８２３１５（Ｐ２００９−１８２３１５Ａ）
【公開日】平成２１年８月１３日（２００９．８．１３）
【国際特許分類】
【出願番号】特願２００８−２２９１０（Ｐ２００８−２２９１０）
【出願日】平成２０年２月１日（２００８．２．１）
【出願人】（５９１００７８６０）日鉱金属株式会社 (545)
【Ｆターム（参考）】
【公開日】平成２１年８月１３日（２００９．８．１３）
【国際特許分類】
【出願日】平成２０年２月１日（２００８．２．１）
【出願人】（５９１００７８６０）日鉱金属株式会社 (545)
【Ｆターム（参考）】
[ Back to top ]