説明

半導体微小突起構造体の製造方法

【課題】従来の方法では、良質な量子ドット結晶が得られない。
【解決手段】半導体微小突起構造体51の製造方法においては、微小突起21を形成し、その後加熱によって微小突起21を構成する材料を気化させて微小突起21を除去することにより穿孔41を形成している。そのため、穿孔41内の微小突起21などによる残留物が低減できる。そのため、穿孔41が形成された位置、すなわち微小突起21を形成した所望の位置に高品質な半導体微小突起構造体51を得ることができる。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体微小突起構造体の製造方法に関する。
【背景技術】
【0002】
バンドギャップの狭い半導体の微細構造が、バンドギャップの広い半導体によって2次元もしくは3次元にわたって囲まれた、いわゆる低次元量子構造は光・電子素子の高機能化、高性能化に有望であり、将来の光・電子産業発展の鍵として、近年多大な関心を集めている。特に3次元量子閉じこめ構造である量子ドットは、電子の強い閉じこめ効果に基づく状態密度の先鋭化に由来して、顕著な量子効果が多岐に渡り発現するため、従来にない優れた機能・性能を有する光・電子デバイスの基本構造としてその実現が期待されている。
【0003】
化合物半導体を用いた量子ドットの形成方法として、Stransky−Krastanov(S−K)モード成長と呼ばれる成長方法が知られている(例えば非特許文献1)。S−Kモード成長とは、半導体基板上に、半導体基板とは格子定数が異なる材料、いわゆる格子不整合系材料を用いたウェッティングレアーと呼ばれる薄い中間層を形成し、この中間層を所望の厚みにエピタキシャル成長させる方法である。所望の厚みは、材料の種類に依存して決まり、臨界膜厚と呼ばれる。これにより、半導体基板上の薄い中間層の上に、島状のドット構造が自己組織的に形成される。この方法は結晶成長のみを利用しているため、良質な結晶からなる量子ドットが形成される。
【0004】
一方、量子ドットを半導体基板上の所定の領域のみに結晶成長させる方法として、選択結晶成長がある(例えば非特許文献2)。選択結晶成長は、所望の開口が形成されたメタルマスクを用い、このメタルマスクの開口を通して分子線エピタキシ(MBE)装置等により半導体原料を半導体基板上に照射する。これにより、半導体基板上の開口領域のみが照射され、半導体基板の開口領域のみに半導体微小構造が形成される。これにより、量子ドットの集合体の形成領域が制限される。
【0005】
しかしながら、上記のいずれの方法でも、個別の量子ドットの所望の位置に形成することは困難であった。
【0006】
このような問題を解決する手段として、特許文献1には電子、イオンビーム等によりIII族原料の堆積位置を固定し、V族原料である窒素含有ガスを照射して窒化させ、位置制御することが提案されている。このような電子、イオンビーム等を用いて量子ドットを形成する方法を図3に示す。
【0007】
図3に示すように、イオン(もしくは電子)銃321を用いて、試料表面上のある特定位置にイオン(もしくは電子)322を照射し(図3(a))、続けてこの照射によって局所的に励起した領域において、結晶成長原料を蒸発源323により照射する(図3(b))。これにより、形成位置を制御された量子ドット324が得られる(図3(c))。
【0008】
また、特許文献2には走査プローブ顕微鏡(SPM)を用いてGaAsから成るレジスト層を除去して穴を形成し、この穴にInAsドットを形成して、位置制御することが提案されている。このような走査プローブ顕微鏡を用いて量子ドットを形成する方法を図4に示す。
【0009】
図4に示すように、プローブ433を用いて、半導体基板431上に形成したGaAs薄膜層から成るレジスト層432に、機械的に加工または、プローブ433と試料表面に電界を印加し、電気的に変質させて、ドット形成核434を形成する(図4(a)及び(b))。続けてドット形成核434の上に連続して半導体層を成長させることにより、形成位置を制御された量子ドット構造435が得られる(図4(c))。
【0010】
さらに、非特許文献3には、量子ドットの形成位置を原子スケールで制御可能な新しいナノ構造作成法として、ナノジェットプローブ法が提案されている。この方法では、原子間力顕微鏡(AFM)用に開発された自己検知型のカンチレバーを基本構造とした特殊プローブを用いている。このようなナノジェットプローブ法を図5に示す。
【0011】
図5(a)に示すように、カンチレバー540は、半導体基板541とパルス電源545と接続されている。カンチレバー540の梁部にはAFM動作時に原子間力を検知するためのピエゾ薄膜542が形成され、また、カンチレバー540の端部にはピラミッド状の突起部543が設けられている。この突起部543は、その下方の先端部分にあらかじめ集束イオンビーム法により約0.5μm径の穴544が開けられている。また、突起部543の中空内部はドット原料してInがあらかじめ蒸着により充填されている。
【0012】
次に、図5(b)に示すように、ナノドットの形成は、AFMの機構を用いて、突起部543の下方の先端部分を半導体基板541表面に約10nm程度まで近接させた後、パルス電源545により電圧パルスを印加する。これにより、突起部543の下方の先端部分と半導体基板541表面の間が印加され、発生した電界により、突起部543に充填されたInのうち突起部543の先端部分にあるInが局所的に溶融し、その結果形成されたInの微小な突起がクラスター化する。続けて、クラスター化したInが、電界により穴544を通して引き出され、半導体基板541表面へInドット構造体546として堆積する。
【0013】
このように位置制御して形成されたInドット構造体546は、真空トンネルで連結されている分子線エピタキシ装置へ搬送され、Asを照射しながら熱処理されることにより、InAsドットへ変換する。すなわち、高As圧下で半導体基板温度を低温から徐々に昇温させることにより、Inドット構造体546中にAsが取り込まれ、Inドット構造体546中でInAs結晶化が起こり、結果としてInAs量子ドットが形成される。InAs量子ドットは、GaAsから成る半導体で埋め込んで利用される。
このようにして得られた量子ドットの形成位置は、AFMの走査機構により決定されているため、ナノメータスケールで制御可能である。
【0014】
また、量子ドットの形成位置を制御する技術として、特許文献3,4に記載のものがある。
【特許文献1】特開2000−315654号公報
【特許文献2】特開平11−340449号公報
【特許文献3】特開2003−338618号公報
【特許文献4】特開2007−173751号公報
【非特許文献1】D.Leonard, M.Krishnamurthy, C.M.Reaves,S.P.Denbaars, and P.M.Petroff,Applied Physics Letters 63(23), pp.3203-3205, 1993.
【非特許文献2】Y.Y.LUO, A CAVUS, and M.C.TAMARGO, Journalof Electric Materials, 26(6), pp.511-514, 1997.
【非特許文献3】Shunsuke OHKOUCHI, Yusui NAKAMURA, HitoshiNAKAMURA and Kiyoshi ASAKAWA, Japanese Journal of Applied Physics 44(7B),pp.5777-5780, 2005.
【発明の開示】
【発明が解決しようとする課題】
【0015】
しかしながら、特許文献1に記載された技術では、試料表面の量子ドットが形成される位置に予め形成された突起が汚染されやすく、そのため良質な量子ドット結晶が得られないといった問題があった。
【0016】
また、特許文献2に記載された技術では、レジスト層を除去して穴を形成するため、穴内部にレジスト層が残留し、穴内部に形成される量子ドット結晶の汚染が発生するという問題があった。同様に、特許文献3に記載された技術も、凹部を形成するために酸化物をエッチングにより除去しているため、凹部内に残留物が生じるという問題があった。
【0017】
また、特許文献4に記載の技術では、第1の材料超薄膜を蒸発させて穴を形成し、第2の材料超薄膜を成長させ、その後加熱により、残留物を除去している。すなわち、第2の材料超薄膜の成長後に、加熱して残留物の除去をしているため、得られる結晶が汚染される可能性があった。
【0018】
また、非特許文献3に記載の技術では、InAsドット結晶を任意の位置に形成することは可能だが、原料であるInが含有する不純物や結晶化プロセスの最適化の問題等の原因で、InAs量子ドット結晶の品質が十分でなかった。
【課題を解決するための手段】
【0019】
本発明による半導体微小突起構造体の製造方法は、
半導体基板上に第1の材料からなる微小突起を形成する工程と、
前記半導体基板上の前記微小突起が形成された領域以外に、前記微小突起の高さ以下の膜厚の第2の材料からなる第2の層を形成し、前記微小突起と前記第2の層とで前記半導体基板を覆う工程と、
前記半導体基板を前記第1の材料の蒸発温度以上前記第2の材料の蒸発温度未満で加熱し、前記第1の材料を気化させて前記微小突起を除去し前記第2の層に穿孔を形成する工程と、
前記穿孔内に、第3の材料からなる半導体層を埋め込み半導体微小突起構造体を形成する工程と、を含むことを特徴とする。
【0020】
この半導体微小突起構造体の製造方法においては、微小突起を形成し、微小突起と第2の材料からなる層とで半導体基板を覆った後、加熱によって微小突起を構成する材料を気化させて除去することにより穿孔を形成している。そのため、穿孔内の残留物が低減できるため、穿孔が形成された位置に高品質な半導体微小突起構造体を得ることができる。
【発明の効果】
【0021】
本発明によれば、所望の位置に形成された高品質な半導体微小突起構造体の製造方法が実現される。
【発明を実施するための最良の形態】
【0022】
以下、図面を参照しつつ、本発明による半導体微小突起構造体の製造方法の好適な実施形態について詳細に説明する。なお、図面の説明においては、同一要素には同一符号を付し、重複する説明を省略する。
【0023】
(第1実施形態)
図1は、本発明による半導体微小突起構造体の製造方法の第1実施形態を示す工程図である。
半導体微小突起構造体51の製造方法は、次の製造工程を含む。
(1)GaAs基板11上に第1の材料からなる微小突起21を形成する工程。
(2)GaAs基板11上の微小突起21が形成された領域以外に、微小突起21の高さ以下の膜厚の第2の材料からなる半導体層31を形成し、微小突起21と半導体層31とでGaAs基板11を覆う工程。
(3)GaAs基板11を第1の材料の蒸発温度以上第2の材料の蒸発温度未満で加熱し、第1の材料を気化させて微小突起21を除去し半導体層31に穿孔41を形成する工程。
(4)穿孔41内に、第3の材料からなる半導体層を埋め込み半導体微小突起構造体51を形成する工程。
【0024】
以下に、半導体微小突起構造体51の製造工程について詳細に説明する。
図1(a)に示すように、GaAs基板11に対しイオンビームを局所的に照射し(図3参照)、GaAs基板11上にInAsを堆積させ、InAs(第1の材料)からなる微小突起21をGaAs基板11の所望の位置に形成する。
【0025】
微小突起21の径または高さなどは、特に限定されず、任意に設定することができる。また、半導体微小突起構造体51の形成位置、直径などを任意に調整することも可能となる。微小突起21は、直径約20nm〜50nm、高さ約4nm〜10nmが好ましい。これにより、光・電子素子などの用途に応じた大きさの半導体微小突起構造体51が形成できる。
【0026】
次に、図1(b)に示すように、GaAs基板11上の微小突起21が形成された領域以外に微小突起21の高さ以下の膜厚のGaAs(第2の材料)からなる半導体層31を形成する。これによって、GaAs基板11は、微小突起21と半導体層31とで覆われる。半導体層31は、公知の方法で形成することができる。例えば分子線得ピタキシ装置などが用いられる。
半導体層31は微小突起21の高さ以下の膜厚となるよう、あらかじめ微小突起21の高さを測定し、測定結果に応じて成膜することにより調整される。微小突起21は完全に埋設されないため、微小突起21を構成するInAsを気化させることができる。これにより、微小突起21を除去し、穿孔41を形成できる。
また、GaAs基板11は、微小突起21と半導体層31とで覆われるため、その後の工程で形成する半導体微小突起構造体51を、微小突起21が形成されていた領域に形成することが可能となる。
【0027】
続けて、図1(c)に示すように、GaAs基板11を加熱して、微小突起21を構成するInAsを気化させて微小突起21を除去し、半導体層31に穿孔41を形成する。
加熱温度は、InAs(第1の材料)の蒸発温度以上GaAs(第2の材料)の蒸発温度未満とする。すなわち、第1の材料、第2の材料、および加熱処理時の圧力によって設定することができる。これにより、微小突起21のみを除去することができる。
【0028】
加熱処理は、例えば、1×10−5TorrのAs雰囲気中で行われる。これにより、加熱処理によってInAsからなる微小突起21の表面でAsの脱離が起こり、微小突起21の表面が荒れるのを防ぐことができる。
本実施形態においては、上記1×10−5TorrのAs圧力下において、微小突起21に含まれるInAsの蒸発温度は約500℃であり、一方、半導体層31に含まれるGaAsは同条件では蒸発しない。従って、加熱温度は、510℃と設定することができる。これにより、InAsが蒸発することによって微小突起21が除去され、半導体層31に穿孔41が形成される。
【0029】
さらに続けて、図1(d)に示すように、穿孔41内に、InAs(第3の材料)からなる半導体微小突起構造体51を形成する。
また、半導体微小突起構造体51は、SKモードに従い自己形成手法で穿孔41内に形成される。これにより、穿孔41内にイオン照射による損傷などを有さない良好な結晶品質のInAsから成る半導体微小突起構造体51が得られる。
【0030】
半導体微小突起構造体51の大きさは、導入する材料の供給量や、成長時間などによって適宜設定することができる。半導体微小突起構造体51は、直径約20nm〜50nm、高さ約4nm〜10nmが好ましい。これにより、光・電子素子の用途に適した半導体微小突起構造体51が得られる。
【0031】
また、半導体微小突起構造体51と微小突起21とは、同じ半導体化合物を材料に用いてもよい。これにより、微小突起21の品質が良好でない場合でも、InAsからなる良質な半導体微小突起構造体51を等価的に得ることができる。
【0032】
本実施形態の効果を説明する。
半導体微小突起構造体51の製造方法においては、微小突起21を形成し、微小突起21と半導体層31とでGaAs基板11を覆った後、加熱によって微小突起21を構成する材料を気化させて除去することにより穿孔41を形成している。そのため、穿孔41内の微小突起21などによる残留物が低減できる。そのため、穿孔41が形成された位置、すなわち微小突起21が形成されていた位置に高品質な半導体微小突起構造体51を得ることができる。
【0033】
微小突起21の形成は、走査型プローブ顕微鏡による機械的・電気的加工、集束電子ビームまたは集束イオンビームによるエッチング、集束電子ビームまたは集束イオンビームの構成元素の堆積、およびフォトリソグラフィー法による試料表面への凹凸構造の形成、半導体高指数表面に自己形成される凹凸構造の利用等いずれかをおこなってもよい。これにより、微小突起21の形成位置が制御できる。
【0034】
ここで、特許文献1などに記載されたような技術において、半導体微小突起構造体の形成位置を制御しようとする場合、半導体基板(試料)表面に、何らかの手法で突起もしくは穿孔構造が形成される。突起もしくは穿孔構造を形成する手法としては、走査型プローブ顕微鏡による機械的・電気的加工、集束電子ビームまたは集束イオンビームによるエッチング、集束電子ビームまたは集束イオンビームの構成元素の堆積、およびフォトリソグラフィー法による試料表面への凹凸構造の形成、半導体高指数表面に自己形成される凹凸構造の利用等が挙げられる。しかしながら、これらの手法により突起もしくは穿孔構造を形成した場合、突起もしくは穿孔構造の近傍には、残留ガス、不純物等による結晶の汚染が発生する。かりにこのような形成処理を超高真空中で連続して行ったとしても、この汚染の問題は解消されない。これらの汚染は、その後の結晶成長工程において、半導体微小突起構造体の欠陥等の発生源になる。これに対し、本実施形態における半導体微小突起構造体の製造方法では、これらの欠陥等の発生をもたらす可能性のある微小突起21を周囲に拡散することなく、気化により除去し、かつ、同じ位置に、良質な結晶品質を有する、微小突起構造体を等価的に再び形成する手法を提供するものである。
【0035】
本実施形態において形成された半導体微小突起構造体51を用いて、光レーザー、量子情報処理装置などの光・電子等半導体装置が得られる。
【0036】
(第2実施形態)
図2は、本発明による半導体微小突起構造体の製造方法の第2実施形態を示す工程図である。第1実施形態においてイオンビームを用いて微小突起を形成した例であったのに対し、本実施形態では走査プローブ顕微鏡を用いて微小突起を形成した例である。すなわち、微小突起形成以後の工程は、第1実施形態と同様である。
【0037】
図2を用いて、III族金属ドット68の形成工程について詳細に説明する。
まず、第1実施形態と同様にして、シリコンをn型不純物として高ドープしたGaAs基板11を分子線エピタキシ装置へ導入し、As雰囲気で熱処理を行いながら、GaAs基板11上に形成されている自然酸化膜を除去する。
【0038】
次に、図2(a)に示すように、GaAs基板11とパルス電源と接続されたカンチレバー60を準備する。カンチレバー60の梁部にはAFM動作時に原子間力を検知するためのピエゾ薄膜が形成され、また、カンチレバー60の端部にはピラミッド状の突起部が設けられている。この突起部は、その下方の先端部分にあらかじめ集束イオンビーム法により約0.5μm径の穴64が開けられている。また、突起部の中空内部はドット原料してInがあらかじめ蒸着により充填されている。
【0039】
続けて、III族金属ドット68b(微小突起)を形成する。
III族金属ドット68bの形成は、まずAFMの機構を用いて、突起部の下方の先端部分をGaAs基板11表面に約10nm程度まで近接させた後、パルス電源により電圧パルスを印加する。これにより、突起部の下方の先端部分とGaAs基板11との間が印加され、発生した電界により、突起部に充填されたInのうち突起部の先端部分にあるInが局所的に溶融し、その結果形成されたInの微小な突起がクラスター化する。続けて、クラスター化したInが、電界により穴64を通して引き出され、GaAs基板11上にIII族金属ドット68aとして堆積する。
このようにして、1回パルス電圧を印加することにより直径約30nm、高さ約5nmのInから成るIII族金属ドット68aが形成される。
【0040】
III族金属ドット68aの形成位置は、AFMの走査機構により決定されるため、ナノメータスケールで制御可能となる。実際の、Inから成るからIII族金属ドット68aは、形成周期200nmで試料表面の矩形特定領域に形成することができる。
【0041】
続けて、このようにして形成されたIII族金属ドット68aを、真空トンネルで連結されている分子線エピタキシ装置へ搬送し、図2(b)に示すように、照射部69からAsを照射しながら熱処理することにより、InからなるIII族金属ドット68aをInAsからなるIII族金属ドット68bへ変換する。すなわち、高As圧下で半導体基板温度を低温から徐々に昇温させることにより、III族金属ドット68a中にAsが取り込まれ、III族金属ドット68a中でInAs結晶化が起こり、結果としてInAsからなるIII族金属ドット68bが形成できる。
【0042】
その後、図2(c)から(e)に示すように、第1実施形態と同様にして、III族金属ドット68bの高さよりも低い膜厚の半導体層31を形成し、III族金属ドット68bを構成するInAsの蒸発温度以上半導体層31を構成するGaAsの蒸発温度未満でGaAs基板11を加熱し、III族金属ドット68bを除去して半導体層31に穿孔41を形成し、さらに半導体微小突起構造体51を形成する。
これにより、位置制御に優れた高品質な半導体微小突起構造体51が得られる。
【0043】
本実施形態においても、III族金属ドット68の形成位置がナノメータスケールで調製されるため、位置制御に適した構造の半導体微小突起構造体51の製造方法が実現されている。本実施形態のその他の効果は、上記実施形態と同様である。
【0044】
なお、本実施形態においては、半導体微小突起構造体51は、ナノメータスケールで形成位置が調整できるが、その場合に形成された半導体微小突起構造体51の結晶品質は、原料の純度や、結晶化過程における処理温度があまり高くないため、高品質の半導体微小突起構造体51が得られない場合がある。したがって、ナノメートルスケールで形成位置を調整するかは、半導体微小突起構造体の所望の特性に応じて選択すればよい。
【0045】
本発明による半導体微小突起構造体の製造方法は、上記実施形態に限定されるものではなく、様々な変形が可能である。
【0046】
例えば、上記各実施形態においては、半導体基板として、GaAs基板を示したが、加熱処理に耐えうる材料であればこれに限られない。
【0047】
また、上記各実施形態においては、第1の材料、第2の材料、および第3の材料として、それぞれInAs、GaAs、およびInAsを用いた例を示したが、これに限られない。第1の材料、および第2の材料の蒸発温度に関する条件を満たす範囲内で適宜選択できる。
第1の材料、第2の材料、および第3の材料としては、少なくとも2個以上の構成元素を有する化合物に限られず、第1の材料、および第2の材料の蒸発温度に関する条件を満たす化合物の組合せであればよい。また、この条件を満たす化合物としては、例えば、第1の材料および第3の材料としてInAs、またはInGaAs、および第2の材料としてGaAs、AlAs、またはAlGaAsが挙げられる。
【0048】
本実施形態においては、半導体微小突起構造体51の形成方法として、SBモード成長を利用した例を示したが、分子線エピタキシ装置法などを用いてもよい。結晶成長できるものであればこれに限られない。これにより、穿孔41の位置のみに半導体微小突起構造体51が形成される。
【0049】
本実施形態においては、微小突起21は、第2の材料から成る半導体層31で埋め込まれているが、通常、量子ドット等の微小突起構造体は、微小突起構造体よりバンドギャップの大きい半導体層で埋め込まれた状態でデバイス等に適用されるので、本実施形態において半導体微小突起構造体51の構成の状態でデバイス素子作製に適用が可能である。
【実施例】
【0050】
本発明を実施例によりさらに具体的に説明するが、本発明はこれら具体例に限定されるものではない。
【0051】
(実施例1)
GaAs基板11を分子線エピタキシ装置へ導入し、As雰囲気で熱処理を行いながら、GaAs基板11上に形成されている自然酸化膜を除去した。
【0052】
次に、図1(a)に示すように、シリコンをn型不純物として高ドープしたGaAs基板11に対し分子線エピタキシ装置に装着されているイオンビーム源でイオンビームを局所的に照射し(図3参照)、GaAs基板11上にInAs(第1の材料)を堆積させた。これにより、GaAs基板11上に高さ約5nmのInAsからなる微小突起21を形成した。
【0053】
次に、図1(b)に示すように、GaAs基板11上の微小突起21が形成された領域以外に微小突起21の高さ以下の膜厚のGaAs(第2の材料)からなる半導体層31を形成した。すなわち、微小突起21と半導体層31とでGaAs基板11を覆った。
微小突起21の高さは約5nmであったので、半導体層31の厚さは、4nmとした。
【0054】
続けて、図1(c)に示すように、GaAs基板11を加熱して、微小突起21を構成するInAsを気化させて微小突起21を除去し、半導体層31に穿孔41を形成した
また、加熱処理は、1×10−5TorrのAs雰囲気中で行った。1×10−5TorrのAs圧下において、微小突起21に含まれるInAsの蒸発温度は約500℃であり、一方、半導体層31に含まれるGaAsは同条件では蒸発しないため、加熱処理温度510℃として、10分間行った。
これにより、InAsからなる微小突起21が蒸発し、半導体層31に穿孔41が形成された。
【0055】
さらに続けて、図1(d)に示すように、SKモードに従い自己形成手法を用いて、穿孔41内に、InAsからなる半導体微小突起構造体51を形成した。これにより、所望の位置に高品質な半導体微小突起構造体51を得ることができた。
【0056】
(実施例2)
実施例1では、イオンビームを用いて微小突起を形成したのに対し、実施例2では走査プローブ顕微鏡を用いて微小突起を形成した。すなわち、微小突起形成以後の工程は、実施例1と同様である。
【0057】
図2に示すようにして、III族金属ドット68を形成した。
まず、実施例1と同様にして、自然酸化膜を除去したGaAs基板11を用意した。
【0058】
次に、図2(a)に示すように、GaAs基板11とパルス電源と接続されたカンチレバー60を準備した。カンチレバー60の梁部にはAFM動作時に原子間力を検知するためのピエゾ薄膜62が形成され、また、カンチレバー60の端部にはピラミッド状の突起部63が設けられている。この突起部63は、その下方の先端部分にあらかじめ集束イオンビーム法により約0.5μm径の穴64が開けられている。また、突起部63の中空内部にドット原料してInを蒸着により充填した。
【0059】
続けて、AFMの機構を用いて、突起部63の下方の先端部分をGaAs基板11表面に約10nm程度まで近接させた後、パルス電源により電圧パルスを印加した。これにより、突起部63の下方の先端部分とGaAs基板11との間が印加され、発生した電界により、突起部63に充填されたInのうち突起部63の先端部分にあるInが局所的に溶融し、その結果形成されたInの微小な突起がクラスター化した。続けて、クラスター化したInが、電界により穴64を通して引き出され、GaAs基板11上にIII族金属ドット68aとして堆積した。
このようにして、1回パルス電圧を印加することにより直径約30nm、高さ約5nmのInから成るIII族金属ドット68aを形成した。
【0060】
続けて、このようにして形成されたIII族金属ドット68aを、真空トンネルで連結されている分子線エピタキシ装置へ搬送し、図2(b)に示すように、照射部69からAsを照射しながら熱処理して、InからなるIII族金属ドット68aをInAsからなるIII族金属ドット68bへ変換した。すなわち、高As圧下で半導体基板温度を低温から徐々に昇温することにより、III族金属ドット68a中にAsが取り込まれ、III族金属ドット68a中でInAs結晶化が起こり、結果としてInAsからなるIII族金属ドット68bが形成された。
【0061】
III族金属ドット68bは、形成周期200nmで試料表面の矩形特定領域にナノメータスケールで制御して形成できた。
【図面の簡単な説明】
【0062】
【図1】本発明による半導体微小突起構造体の製造方法の第1実施形態を示す工程図である。
【図2】本発明による半導体微小突起構造体の製造方法の第2実施形態を示す工程図である。
【図3】従来の半導体微小突起構造体の製造方法を示す工程図である
【図4】従来の半導体微小突起構造体の製造方法を示す工程図である。
【図5】従来の半導体微小突起構造体の製造方法を示す工程図である。
【符号の説明】
【0063】
11 基板
21 微小突起
31 半導体層
41 穿孔
51 半導体微小突起構造体
60 カンチレバー
62 ピエゾ薄膜
63 突起部
64 穴
68a III族金属ドット
68b III族金属ドット
69 照射部

【特許請求の範囲】
【請求項1】
半導体基板上に第1の材料からなる微小突起を形成する工程と、
前記半導体基板上の前記微小突起が形成された領域以外に、前記微小突起の高さ以下の膜厚の第2の材料からなる第2の層を形成し、前記微小突起と前記第2の層とで前記半導体基板を覆う工程と、
前記半導体基板を前記第1の材料の蒸発温度以上前記第2の材料の蒸発温度未満で加熱し、前記第1の材料を気化させて前記微小突起を除去し前記第2の層に穿孔を形成する工程と、
前記穿孔内に、第3の材料からなる半導体層を埋め込み半導体微小突起構造体を形成する工程と、を含む
ことを特徴とする半導体微小突起構造体の製造方法。
【請求項2】
請求項1に記載の半導体微小突起構造体の製造方法において、
走査線プローブ顕微鏡、集束電子ビーム、集束イオンビーム、およびフォトリソグラフィーのいずれかを用いて前記微小突起を形成することを特徴とする半導体微小突起構造体の製造方法。
【請求項3】
請求項1または2に記載の半導体微小突起構造体の製造方法において、
前記第1の材料と前記第3の材料は、同一の半導体化合物からなることを特徴とする半導体微小突起構造体の製造方法。
【請求項4】
請求項1乃至3いずれかに記載の半導体微小突起構造体の製造方法において、
前記第1の材料、前記第2の材料および前記第3の材料は、少なくとも2種類以上の元素から構成される化合物であることを特徴とする半導体微小突起構造体の製造方法。
【請求項5】
請求項1乃至4いずれかに記載の半導体微小突起構造体の製造方法において、
前記第2の材料は、GaAs,AlAs,およびAlGaAsのうちいずれかであることを特徴とする半導体微小突起構造体の製造方法。
【請求項6】
請求項1乃至5いずれかに記載の半導体微小突起構造体の製造方法において、
前記第1の材料および前記第3の材料は、InAsまたはInGaAsであり、かつ
前記第2の材料は、GaAs,AlAs,およびAlGaAsのうちいずれかであることを特徴とする半導体微小突起構造体の製造方法。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate


【公開番号】特開2009−130281(P2009−130281A)
【公開日】平成21年6月11日(2009.6.11)
【国際特許分類】
【出願番号】特願2007−306259(P2007−306259)
【出願日】平成19年11月27日(2007.11.27)
【出願人】(000004237)日本電気株式会社 (19,353)
【Fターム(参考)】