半導体発光装置の製造方法および半導体製造装置
【課題】実施形態は、透明電極と半導体層との間のコンタクト抵抗を低減できる生産性の高い半導体発光装置の製造方法および半導体製造装置を提供する。
【解決手段】実施形態に係る半導体発光装置の製造方法は、被処理ウェーハとターゲットとの間に磁界を介在させるスパッタ法を用いて透明電極を形成する。そして、前記磁界を遮蔽した状態で、前記透明電極に含まれる第１の透明導電膜を前記被処理ウェーハの表面に形成する工程と、前記被処理ウェーハと前記ターゲットとの間に前記磁界を介在させ、前記透明電極に含まれる第２の導電膜を前記第１の透明導電膜の上に形成する工程と、を備える。
【解決手段】実施形態に係る半導体発光装置の製造方法は、被処理ウェーハとターゲットとの間に磁界を介在させるスパッタ法を用いて透明電極を形成する。そして、前記磁界を遮蔽した状態で、前記透明電極に含まれる第１の透明導電膜を前記被処理ウェーハの表面に形成する工程と、前記被処理ウェーハと前記ターゲットとの間に前記磁界を介在させ、前記透明電極に含まれる第２の導電膜を前記第１の透明導電膜の上に形成する工程と、を備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体発光装置の製造方法および半導体製造装置に関する。
【背景技術】
【０００２】
半導体発光装置は、低消費電力で高輝度の光源が求められる照明器具や表示装置などの分野で広く用いられている。このため、例えば、発光ダイオード（Light Emitting Diode：ＬＥＤ）は、半導体層の表面に設けた透明電極を介して内部の発光を取り出すことにより輝度を向上させる。
【０００３】
透明電極には、例えば、酸化インジウムと酸化スズとを混合したＩＴＯ（Indium Tin Oxide)膜が用いられる。そして、ＩＴＯなど透明導電膜の代表的な成膜方法として、蒸着法もしくはスパッタ法が知られている。近年は、ＬＥＤ用ウェーハの大口径化に対応するため、さらには、生産性を向上させるために、スパッタ法を用いた成膜が主流となっている。
【０００４】
しかしながら、スパッタ法は、半導体層の表面にダメージを与え、成膜された透明導電膜と、半導体層と、の間のコンタクト抵抗を高くすることがある。これにより、半導体発光装置の発光効率が低下し、輝度が下がる不具合を生じる。そこで、透明電極と半導体層との間のコンタクト抵抗を低減できる生産性の高い半導体発光装置の製造方法が必要とされている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−３５９３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
実施形態は、透明電極と半導体層との間のコンタクト抵抗を低減できる生産性の高い半導体発光装置の製造方法および半導体製造装置を提供する。
【課題を解決するための手段】
【０００７】
実施形態に係る半導体発光装置の製造方法は、被処理ウェーハとターゲットとの間に磁界を介在させるスパッタ法を用いて透明電極を形成し、前記磁界を遮蔽した状態で、前記透明電極に含まれる第１の透明導電膜を前記被処理ウェーハの表面に形成する工程と、前記被処理ウェーハと前記ターゲットとの間に前記磁界を介在させ、前記透明電極に含まれる第２の導電膜を前記第１の透明導電膜の上に形成する工程と、を備える。
【図面の簡単な説明】
【０００８】
【図１】第１の実施形態に係る半導体製造装置を示す模式図である。
【図２】第１の実施形態に係る半導体製造装置による成膜過程を示すフローチャートである。
【図３】第１の実施形態に係る半導体発光装置の構造を模式的に示す断面図である。
【図４】第１の実施形態に係る半導体発光装置の製造過程を模式的に示す断面図である。
【図５】図４に続く製造過程を模式的に示す断面図である。
【図６】第１の実施形態の変形例に係る半導体製造装置を示す模式図である。
【図７】第１の実施形態の別の変形例に係る半導体製造装置を示す模式図である。
【図８】第２の実施形態に係る半導体製造装置を示す模式図である。
【発明を実施するための形態】
【０００９】
以下、実施の形態について図面を参照しながら説明する。なお、以下の実施形態では、図面中の同一部分には同一番号を付してその詳しい説明は適宜省略し、異なる部分について適宜説明する。
【００１０】
［第１の実施形態］
図１に、第１の実施形態に係る半導体製造装置１００を示す。半導体製造装置１００は、例えば、透明導電膜であるＩＴＯ膜を形成するスパッタ装置であり、被処理ウェーハ２０の上に透明電極を形成する。
【００１１】
図１に示す半導体製造装置１００は、成長室である真空チャンバ３０の内部にウェーハホルダ２１と、ウェーハホルダ２１に対向したカソード電極２３を備える。被処理ウェーハ２０は、ウェーハホルダ２１の上に載置される。被処理ウェーハ２０は、ウェーハホルダ２１に電気的に接続された状態で載置されても良いし、ウェーハホルダ２１に対して浮遊電位となる状態で載置されてもよい。
【００１２】
カソード電極２３のウェーハホルダ２１の側には、ＩＴＯターゲット２５が取り付けられる。さらに、カソード電極２３のウェーハホルダ２１とは反対の側に、永久磁石２７が配置される。同図に示すように、永久磁石２７は、真空チャンバ３０の外側に配置しても良い。ウェーハホルダ２１は、例えば、アース電位に接地され、カソード電極２３に対してアノード電極として機能する。
【００１３】
さらに、半導体製造装置１００は、カソード電極２３にＤＣバイアスを供給する電源３３と、カソード電極２３と永久磁石２７との間に挿入される磁気シールド板２９と、を備える。磁気シールド板２９は、磁界制御部３１によりカソード電極２３と永久磁石２７との間に挿入され、また、その間から引き出される。そして、磁界制御部３１および電源３３を制御する成膜制御部３５を備える。
【００１４】
半導体製造装置１００は、図１（ａ）に示すように、カソード電極２３と永久磁石２７との間に、磁気シールド板２９を挿入してＩＴＯ膜を形成する第１の動作モードと、図１（ｂ）に示すように、カソード電極２３と永久磁石２７との間から磁気シールド板２９を引き出してＩＴＯ膜を形成する第２の動作モードと、を有する。これらの動作モードは、成膜制御部３５により制御される。
【００１５】
図１（ａ）に示す第１の動作モードでは、磁気シールド板２９がカソード電極２３と永久磁石２７との間に挿入され、永久磁石２７の磁界が遮蔽された状態で、ＩＴＯ膜の成膜が行われる。すなわち、カソード電極２３と、アース電位と、の間に印加されるＤＣバイアスにより、ウェーハ２０とＩＴＯターゲット２５の間にグロー放電が生じプラズマＰ１が形成される。そして、プラズマＰ１中でイオン化された不活性原子、例えば、アルゴン（Ａｒ）イオンによりＩＴＯターゲットがスパッタされ、ウェーハ２０の表面に第１の透明導電膜であるＩＴＯ膜１３ａが形成される。
【００１６】
ここで、遮蔽とは、ウェーハ２０とＩＴＯターゲット２５との間に介在する磁界の強度を０（ゼロ）にすること、あるいは、磁気シールド板２９により磁界強度を低下させることを意味する。
【００１７】
続いて、図１（ｂ）に示す第２の動作モードにおいて、ＩＴＯ膜１３ａの上に第２の透明導電膜であるＩＴＯ膜１３ｂを形成する。これにより、ＩＴＯ膜１３ａとＩＴＯ膜１３ｂとを含む透明電極１３が形成される。
【００１８】
第２の動作モードでは、カソード電極２３と永久磁石２７との間から磁気シールド板２９が引き出され、ＩＴＯターゲット２５とウェーハ２０との間に永久磁石２７の磁界Ｂが介在する状態とする。そして、ターゲット２５とウェーハ２０との間に高密度のプラズマＰ２を形成し、ＩＴＯターゲット２５のスパッタ速度を速くする。これにより、ＩＴＯ膜１３ｂの堆積速度を向上させる。さらに、永久磁石２７の磁界Ｂの強度を変えることによりプラズマＰ２の分布を変化させ、ＩＴＯ膜１３ｂの膜厚分布を均一化することができる。
【００１９】
上記の通り、半導体製造装置１００では、永久磁石２７の磁界Ｂの介在しない状態、もしくは、磁界強度が低下した状態において、第１の透明導電膜であるＩＴＯ１３ａを形成する。永久磁石２７の磁界Ｂの介在しない状態、もしくは、磁界強度が低下した状態において、ＩＴＯターゲット２５のスパッタリングに寄与するプラズマＰ１は低密度であり、ｐ形ＧａＮ層９に与えるダメージが軽減される。すなわち、低密度プラズマＰ１によりスパッタされるＩＴＯ粒子のエネルギーは、高密度のプラズマＰ２によりスパッタされるＩＴＯ粒子のエネルギーよりも低い。したがって、スパッタされたＩＴＯ粒子の衝突によりｐ形ＧａＮ層９に与えられるダメージを低減することができる。これにより、ＩＴＯ膜１３ａとｐ形ＧａＮ層９との間のコンタクト抵抗を低減することが可能となる。
【００２０】
さらに、永久磁石２７の磁界Ｂを介在させた状態、もしくは、磁界強度を高めた状態で、所謂マグネトロンスパッタ法による成膜を行う。これにより、第２の透明導電膜であるＩＴＯ膜１３ｂを形成する時間を短縮し生産性を向上させることができる。ＩＴＯ膜１３ｂを形成する際には、ウェーハ２０の表面がＩＴＯ膜１３ａにより覆われており、ＩＴＯ粒子の衝突によるダメージを抑制することができる。さらに、永久磁石２７を好適に配置し、その磁界強度を制御することにより、ＩＴＯ膜の膜厚分布の均一化が可能となる。
【００２１】
また、ｐ形ＧａＮ層９の表面に形成されたＩＴＯ膜１３ａには、永久磁石２７の磁場がウェーハ２０の表面の半導体層に与えるダメージを軽減する効果もある。
【００２２】
次に、図２を参照して、半導体製造装置１００による成膜過程を説明する。図２は、半導体製造装置の成膜シーケンスを示すフローチャートである。
【００２３】
まず、被処理ウェーハをウェーハホルダ２１に載置する（Ｓ０１）。続いて、成長室（真空チャンバ３０）の内部を減圧し、不活性ガスの雰囲気に置換する（Ｓ０２）。不活性ガスとして、例えば、アルゴン（Ａｒ）を用いる。さらに、ＩＴＯ膜を成膜する場合には、酸素を添加する。ＩＴＯの場合、酸素の添加量によりシート抵抗を制御することができる。
【００２４】
次に、成長室の圧力を所定の値に安定させた後、電源３３からＤＣバイアスを供給し、ウェーハホルダ２１とカソード電極２３との間にグロー放電を生じさせる（Ｓ０３）。これにより、ＩＴＯターゲット２５と被処理ウェーハ２０との間にプラズマＰ１が誘起され、ＩＴＯターゲット２５がスパッタされる。この間、永久磁石２７とカソード電極２３との間には、磁気シールド板２９が挿入され、永久磁石２７の磁界Ｂが遮蔽される。
【００２５】
次に、磁気シールド板２９を永久磁石２７とカソード電極２３との間から引き出し、ＩＴＯターゲット２５と被処理ウェーハ２０との間に磁界Ｂを介在させる（Ｓ０４）。そして、ＩＴＯターゲット２５と被処理ウェーハ２０との間に磁界Ｂを介在させた状態で、所定時間のスパッタリングを行った後、電源３３からのＤＣバイアスの供給を遮断し、ＩＴＯ膜の形成を停止する（Ｓ０５）。
【００２６】
処理されたウェーハ２０が最後のウェーハであれば、ＩＴＯの成膜工程を完了し（Ｓ０６）、残りのウェーハ２０があれば、永久磁石２７とカソード電極２３との間に磁気シールド板２９を挿入して磁界Ｂを遮蔽し（Ｓ０７）、次のウェーハ２０をホルダに載置する。
【００２７】
このような成膜シーケンスは、成膜制御部３５により制御される。例えば、ロードロック方式のスパッタ装置であれば、ステップＳ０１〜Ｓ０７の工程を自動で制御する。また、ステップＳ０３〜Ｓ０５を成膜制御部３５により制御しても良い。
【００２８】
次に、半導体製造装置１００を用いて製造される半導体発光装置１０について説明する。図３は、第１の実施形態に係る半導体発光装置１０の構造を模式的に示す断面図である。半導体発光装置１０は、例えば、窒化物半導体を材料とするＬＥＤであり透明電極１３を備える。
【００２９】
図３に示すように、半導体発光装置１０は、例えば、サファイア基板３の上に順に設けられた、ｎ形ＧａＮ層５、発光層７およびｐ形ＧａＮ層９を備える。窒化物半導体層であるｐ形ＧａＮ層９の表面には、透明電極１３が設けられる。
【００３０】
発光層７は、例えば、ＩｎＧａＮからなる井戸層と、ＧａＮからなる障壁層と、で構成される複数の量子井戸を含み、青色の光を発光する。
【００３１】
透明電極１３は、例えば、ＩＴＯ膜であり、半導体製造装置１００を用いて形成される。透明電極１３には、ＩＴＯの他に、例えば、ＺｎＯ、ＳｎＯなどの透明導電膜を用いることができる。ここで、透明とは、例えば、可視光を透過することを意味し、光を１００％透過する場合だけでなく、一部が吸収されても良い。
【００３２】
透明電極１３の上には、ｐ電極１５が設けられる。一方、ｐ形ＧａＮ層９の表面からｎ形ＧａＮ層５に至る深さにメサエッチングされた部分には、ｎ形ＧａＮ層５に接したｎ電極１７が設けられる。
【００３３】
半導体発光装置１０は、ｐ電極１５とｎ電極１７との間に駆動電流を流すことにより、発光層７から発光を放射する。透明電極１３を設けることにより、ｐ電極１５から供給される駆動電流をｐ形ＧａＮ層９の全体に広げることが可能となり、発光層７を均一に発光させる。そして、発光層７が放射する発光は、透明電極１３を透過して外部に放出される。これにより、半導体層の内部から光を効率的に取り出すことが可能となり、半導体発光装置１０の輝度を向上させる。
【００３４】
次に、図４および図５を参照して、半導体発光装置の製造過程を説明する。図４（ａ）〜図５（ｂ）は、各工程におけるウェーハの部分断面を示す模式図である。
【００３５】
まず、図４（ａ）に示すように、サファイア基板３の上に、ｎ形ＧａＮ層５と、発光層７と、ｐ形ＧａＮ層９と、を順に成長する。各層の成長には、例えば、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法を用いることができる。サファイア基板３とｎ形ＧａＮ層５との間には、例えば、図示しないバッファ層を低温成長にて形成しても良い。
【００３６】
次に、図４（ｂ）に示すように、ｐ形ＧａＮ層９の表面に透明電極１３を形成する。例えば、半導体製造装置１００を用いて、厚さ約４００ｎｍのＩＴＯ膜を形成する。ＩＴＯ膜の厚さは、そのシート抵抗の値と、発光層７から放射される発光に対する吸収率を勘案して設定する。
【００３７】
透明電極１３は、第１の透明導電膜であるＩＴＯ膜１３ａと、第２の透明導電膜１３ｂとを含む。前述したように、ＩＴＯ膜１３ａは、ＩＴＯターゲット２５とウェーハ２０との間に磁界Ｂを介在させない状態、もしくは、磁界強度を低下させた状態で、ｐ形ＧａＮ層９の上に形成される。ＩＴＯ膜１３ａは、例えば、１０ｎｍ〜５０ｎｍの厚さに形成する。
【００３８】
続いて、ＩＴＯターゲット２５とウェーハ２０との間に磁界Ｂを介在させた状態、もしくは、磁界強度を高めた状態で、ＩＴＯ膜１３ａの上にＩＴＯ膜１３ｂを形成する。ＩＴＯ膜１３ｂの厚さは、例えば、３５０〜４００ｎｍとする。このように、ＩＴＯ膜１３ｂは、磁界Ｂを介在させることにより膜厚が均一化され、ＩＴＯ膜１３ｂをＩＴＯ膜１３ａよりも厚く形成することにより、透明電極１３の膜厚分布の均一性を向上させることができる。また、ＩＴＯ膜１３ｂの形成時に永久磁石２７の磁界Ｂを介在させることにより、透明電極１３の成膜時間を短縮し生産性を向上させることもできる。
【００３９】
次に、図５（ａ）に示すように、ウェーハ２０の表面をｎ形ＧａＮ層５に至る深さにメサエッチして発光領域を画する。エッチングには、例えば、ＲＩＥ法を用いることができる。続いて、図５（ｂ）に示すように、透明電極１３の上にｐ電極１５を形成し、ｎ形ＧａＮ層５の表面５ａにｎ電極１７を形成する。そして、ウェーハ２０を個別のチップに切り出し、半導体発光装置１０を完成する。
【００４０】
上記の通り、第１の実施形態に係る半導体発光装置１０の製造方法では、半導体製造装置１００を用いて第１の透明導電膜であるＩＴＯ１３ａと、第２の透明導電膜であるＩＴＯ１３ｂと、をｐ形ＧａＮ層９の表面に形成する。これにより、ｐ形ＧａＮ層９のダメージを軽減した透明電極１３を形成することができる。
【００４１】
図６は、第１の実施形態の変形例に係る半導体製造装置２００を模式的に示す。半導体製造装置２００は、所謂インターバック方式のスパッタ装置であり、ウェーハホルダ４１に複数の被処理ウェーハ２０を載置してＩＴＯターゲット２５の下を通過させ、その間にウェーハ２０の表面にＩＴＯ膜を形成する。
【００４２】
例えば、図６（ａ）に示すように、カソード電極２３と永久磁石２７との間に磁気シールド板２９を挿入し磁界を遮蔽した状態で、ウェーハホルダ４１を移動しＩＴＯターゲット２５の下を通過させる。そして、カソード電極２３とウェーハホルダ４１との間でグロー放電を生じさせ、ウェーハ２０の表面に第１の透明導電膜であるＩＴＯ膜１３ａを形成する。
【００４３】
続いて、図６（ｂ）に示すように、磁気シールド板２９をカソード電極２３と永久磁石２７との間から取り出し、ＩＴＯターゲット２５の下方に磁界Ｂを介在させた状態で、ウェーハホルダ４１を逆方向に移動しＩＴＯターゲット２５の下を通過させる。これにより、ウェーハ２０の表面に形成されたＩＴＯ膜１３ａの上に、さらに第２の透明導電膜であるＩＴＯ膜１３ｂを形成する。
【００４４】
半導体製造装置２００では、カソード電極２３およびＩＴＯターゲット２５を、図６の奥行き方向に長い形状に設けることができる。これにより、大口径ウェーハに、均一な厚さのＩＴＯ膜を形成することができる。
【００４５】
図７は、第１の実施形態の別の変形例に係る半導体製造装置３００を模式的に示す。半導体製造装置３００では、回転可能に設けられたウェーハホルダ４３の上に、複数の被処理ウェーハ２０が載置される。
【００４６】
図７（ａ）に示すように、ウェーハホルダ４３が回転することにより、ウェーハ２０は、回転軸４５を中心に公転する。そして、ＩＴＯターゲット２５の下を通過するウェーハ２０の表面にＩＴＯ膜が形成される。例えば、カソード電極２３と永久磁石２７との間に磁気シールド板２９を挿入し磁界を遮蔽した状態で、ウェーハホルダ４３とカソード電極２３との間にグロー放電を生じさせる。これにより、ウェーハ２０の表面に第１の透明導電膜であるＩＴＯ膜１３ａを形成する。
【００４７】
続いて、図７（ｂ）に示すように、カソード電極２３と永久磁石２７との間から磁気シールド板２９を取り出し、ＩＴＯターゲット２５の下方に磁界Ｂを介在させた状態で、ウェーハホルダ４３を回転させる。これにより、ＩＴＯ膜１３ａの上に、さらに第２の透明導電膜であるＩＴＯ膜１３ｂを形成する。
【００４８】
半導体製造装置３００は、複数のウェーハ２０を同一バッチで処理する。例えば、図３に示す半導体製造装置１００と同じＩＴＯターゲット２５のサイズ、および、同じ電源３３を有し、バッチ処理が可能な半導体製造装置を実現する。
【００４９】
上記の実施形態では、透明導電膜としてＩＴＯ膜を例に説明したが、これに限られる訳ではなく、ターゲットの種類を変えることにより、ＺｎＯ膜、ＳｎＯ膜などの透明導電膜を用いることも可能である。
【００５０】
また、図１、図６、図７に例示した半導体製造装置では、磁気シールド板２９を回転させることによりカソード電極２３と永久磁石２７との間に挿入し、また、取り出す構成を示したが、他の構成も可能であることは言うまでもない。
【００５１】
［第２の実施形態］
図８は、第２の実施形態に係る半導体製造装置４００を模式的に示す。半導体製造装置４００は、図４に示す永久磁石２７に代えて電磁石５５が配置され、磁気シールド板２９が設けられない点で、半導体製造装置１００と相違する。電磁石５５には磁界制御部５７が接続され、励磁コイル５５ａに電流ＩＭを流すことにより磁界Ｂを発生させる。
【００５２】
図８（ａ）に示すように、まず、励磁コイル５５ａへの電流ＩＭを遮断した状態で、
カソード電極２３にＤＣバイアスを供給し、被処理ウェーハ２０とＩＴＯターゲット２５との間にグロー放電を生じさせる。そして、プラズマＰ１を励起してＩＴＯターゲットをスパッタし、ウェーハ２０の表面に第１の透明導電膜であるＩＴＯ膜１３ａを形成する。
【００５３】
続いて、励磁コイル５５ａに電流ＩＭを供給し、磁界ＢをＩＴＯターゲット２５とウェーハ２０との間に介在させる。これにより、プラズマＰ１は、より高密度のプラズマＰ２に変化する。そして、プラズマＰ２によりスパッタされたＩＴＯ粒子がＩＴＯ膜１３ａの上に堆積し、第２の透明導電膜であるＩＴＯ膜１３ｂが形成される。
【００５４】
半導体製造装置４００では、励磁コイル５５ａに流す電流ＩＭの大きさを変化させることにより、磁界Ｂの強度を変えることができる。上記の実施形態では、励磁コイル５５ａに流れる電流を遮断する例について説明したが、例えば、図８（ａ）に示す第１の動作モードにおいて、ウェーハ２０の表面にダメージを与えない程度に磁界強度を弱めても良い。そして、図８（ｂ）に示す第２の動作モードにおいて、電流ＩＭを増やし、プラズマＰ１を高密度のプラズマＰ２に変化させ、スパッタ速度を速くする。同時に、ウェーハ２０の表面に形成されるＩＴＯ膜１３ｂの膜厚分布を均一にするように、電流ＩＭの値を設定することができる。
【００５５】
すなわち、励磁コイル５５ａに流す電流ＩＭを制御することにより、ウェーハ２０のダメージを低減し、さらに、ＩＴＯ膜の堆積速度と膜厚分布とを好適に調整することにより生産性の向上を図ることができる。
【００５６】
以上、第１および第２の実施形態に係る半導体発光装置の製造方法では、磁界を介在させない、もしくは、磁界を弱めたスパッタ法により第１の透明導電膜を形成し、続いて、第１の透明導電膜の上に、磁界を介在させる、もしくは、磁界強度を高めたスパッタ法を用いて第２の透明導電膜を形成する。これにより、下地となるウェーハの表面にダメージを生じさせないで、第１および第２の透明導電膜を含む透明電極を形成することができる。その結果、ウェーハ表面における半導体層と透明電極との間のコンタクト抵抗を低減し、駆動電圧の低い高輝度の半導体発光装置を実現することができる。さらに、磁界を介在させることにより、成膜速度を高め、さらに膜厚分布を均一化することにより、半導体発光装置の生産性を向上させることができる。
【００５７】
以上、いくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【００５８】
なお、本願明細書において、「窒化物半導体」とは、ＢｘＩｎｙＡｌｚＧａ１−ｘ−ｙ−ｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、０≦ｘ＋ｙ＋ｚ≦１）のIII−Ｖ族化合物半導体を含み、さらに、Ｖ族元素としては、Ｎ（窒素）に加えてリン（Ｐ）や砒素（Ａｓ）などを含有する混晶も含むものとする。またさらに、導電型などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。
【符号の説明】
【００５９】
３・・・サファイア基板、 ５・・・ｎ形ＧａＮ層、 ７・・・発光層、 ９・・・ｐ形ＧａＮ層、 １０・・・半導体発光装置、 １３・・・透明電極、 １３ａ・・・ＩＴＯ膜（第１の透明導電膜）、 １３ｂ・・・ＩＴＯ膜（第２の透明導電膜）、 １５・・・ｐ電極、 １７・・・ｎ電極、 ２０・・・被処理ウェーハ、 ２１、４１、４３・・・ウェーハホルダ、 ２３・・・カソード電極、 ２５・・・ＩＴＯターゲット、 ２７・・・永久磁石、 ２９・・・磁気シールド板、 ３０・・・真空チャンバ、 ３１、５７・・・磁界制御部、 ３３・・・電源、 ３５・・・成膜制御部、 ４５・・・回転軸、 ５５・・・電磁石、 ５５ａ・・・励磁コイル、 １００〜４００・・・半導体製造装置、 Ｂ・・・磁界、 Ｐ１、Ｐ２・・・プラズマ
【技術分野】
【０００１】
本発明の実施形態は、半導体発光装置の製造方法および半導体製造装置に関する。
【背景技術】
【０００２】
半導体発光装置は、低消費電力で高輝度の光源が求められる照明器具や表示装置などの分野で広く用いられている。このため、例えば、発光ダイオード（Light Emitting Diode：ＬＥＤ）は、半導体層の表面に設けた透明電極を介して内部の発光を取り出すことにより輝度を向上させる。
【０００３】
透明電極には、例えば、酸化インジウムと酸化スズとを混合したＩＴＯ（Indium Tin Oxide)膜が用いられる。そして、ＩＴＯなど透明導電膜の代表的な成膜方法として、蒸着法もしくはスパッタ法が知られている。近年は、ＬＥＤ用ウェーハの大口径化に対応するため、さらには、生産性を向上させるために、スパッタ法を用いた成膜が主流となっている。
【０００４】
しかしながら、スパッタ法は、半導体層の表面にダメージを与え、成膜された透明導電膜と、半導体層と、の間のコンタクト抵抗を高くすることがある。これにより、半導体発光装置の発光効率が低下し、輝度が下がる不具合を生じる。そこで、透明電極と半導体層との間のコンタクト抵抗を低減できる生産性の高い半導体発光装置の製造方法が必要とされている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−３５９３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
実施形態は、透明電極と半導体層との間のコンタクト抵抗を低減できる生産性の高い半導体発光装置の製造方法および半導体製造装置を提供する。
【課題を解決するための手段】
【０００７】
実施形態に係る半導体発光装置の製造方法は、被処理ウェーハとターゲットとの間に磁界を介在させるスパッタ法を用いて透明電極を形成し、前記磁界を遮蔽した状態で、前記透明電極に含まれる第１の透明導電膜を前記被処理ウェーハの表面に形成する工程と、前記被処理ウェーハと前記ターゲットとの間に前記磁界を介在させ、前記透明電極に含まれる第２の導電膜を前記第１の透明導電膜の上に形成する工程と、を備える。
【図面の簡単な説明】
【０００８】
【図１】第１の実施形態に係る半導体製造装置を示す模式図である。
【図２】第１の実施形態に係る半導体製造装置による成膜過程を示すフローチャートである。
【図３】第１の実施形態に係る半導体発光装置の構造を模式的に示す断面図である。
【図４】第１の実施形態に係る半導体発光装置の製造過程を模式的に示す断面図である。
【図５】図４に続く製造過程を模式的に示す断面図である。
【図６】第１の実施形態の変形例に係る半導体製造装置を示す模式図である。
【図７】第１の実施形態の別の変形例に係る半導体製造装置を示す模式図である。
【図８】第２の実施形態に係る半導体製造装置を示す模式図である。
【発明を実施するための形態】
【０００９】
以下、実施の形態について図面を参照しながら説明する。なお、以下の実施形態では、図面中の同一部分には同一番号を付してその詳しい説明は適宜省略し、異なる部分について適宜説明する。
【００１０】
［第１の実施形態］
図１に、第１の実施形態に係る半導体製造装置１００を示す。半導体製造装置１００は、例えば、透明導電膜であるＩＴＯ膜を形成するスパッタ装置であり、被処理ウェーハ２０の上に透明電極を形成する。
【００１１】
図１に示す半導体製造装置１００は、成長室である真空チャンバ３０の内部にウェーハホルダ２１と、ウェーハホルダ２１に対向したカソード電極２３を備える。被処理ウェーハ２０は、ウェーハホルダ２１の上に載置される。被処理ウェーハ２０は、ウェーハホルダ２１に電気的に接続された状態で載置されても良いし、ウェーハホルダ２１に対して浮遊電位となる状態で載置されてもよい。
【００１２】
カソード電極２３のウェーハホルダ２１の側には、ＩＴＯターゲット２５が取り付けられる。さらに、カソード電極２３のウェーハホルダ２１とは反対の側に、永久磁石２７が配置される。同図に示すように、永久磁石２７は、真空チャンバ３０の外側に配置しても良い。ウェーハホルダ２１は、例えば、アース電位に接地され、カソード電極２３に対してアノード電極として機能する。
【００１３】
さらに、半導体製造装置１００は、カソード電極２３にＤＣバイアスを供給する電源３３と、カソード電極２３と永久磁石２７との間に挿入される磁気シールド板２９と、を備える。磁気シールド板２９は、磁界制御部３１によりカソード電極２３と永久磁石２７との間に挿入され、また、その間から引き出される。そして、磁界制御部３１および電源３３を制御する成膜制御部３５を備える。
【００１４】
半導体製造装置１００は、図１（ａ）に示すように、カソード電極２３と永久磁石２７との間に、磁気シールド板２９を挿入してＩＴＯ膜を形成する第１の動作モードと、図１（ｂ）に示すように、カソード電極２３と永久磁石２７との間から磁気シールド板２９を引き出してＩＴＯ膜を形成する第２の動作モードと、を有する。これらの動作モードは、成膜制御部３５により制御される。
【００１５】
図１（ａ）に示す第１の動作モードでは、磁気シールド板２９がカソード電極２３と永久磁石２７との間に挿入され、永久磁石２７の磁界が遮蔽された状態で、ＩＴＯ膜の成膜が行われる。すなわち、カソード電極２３と、アース電位と、の間に印加されるＤＣバイアスにより、ウェーハ２０とＩＴＯターゲット２５の間にグロー放電が生じプラズマＰ１が形成される。そして、プラズマＰ１中でイオン化された不活性原子、例えば、アルゴン（Ａｒ）イオンによりＩＴＯターゲットがスパッタされ、ウェーハ２０の表面に第１の透明導電膜であるＩＴＯ膜１３ａが形成される。
【００１６】
ここで、遮蔽とは、ウェーハ２０とＩＴＯターゲット２５との間に介在する磁界の強度を０（ゼロ）にすること、あるいは、磁気シールド板２９により磁界強度を低下させることを意味する。
【００１７】
続いて、図１（ｂ）に示す第２の動作モードにおいて、ＩＴＯ膜１３ａの上に第２の透明導電膜であるＩＴＯ膜１３ｂを形成する。これにより、ＩＴＯ膜１３ａとＩＴＯ膜１３ｂとを含む透明電極１３が形成される。
【００１８】
第２の動作モードでは、カソード電極２３と永久磁石２７との間から磁気シールド板２９が引き出され、ＩＴＯターゲット２５とウェーハ２０との間に永久磁石２７の磁界Ｂが介在する状態とする。そして、ターゲット２５とウェーハ２０との間に高密度のプラズマＰ２を形成し、ＩＴＯターゲット２５のスパッタ速度を速くする。これにより、ＩＴＯ膜１３ｂの堆積速度を向上させる。さらに、永久磁石２７の磁界Ｂの強度を変えることによりプラズマＰ２の分布を変化させ、ＩＴＯ膜１３ｂの膜厚分布を均一化することができる。
【００１９】
上記の通り、半導体製造装置１００では、永久磁石２７の磁界Ｂの介在しない状態、もしくは、磁界強度が低下した状態において、第１の透明導電膜であるＩＴＯ１３ａを形成する。永久磁石２７の磁界Ｂの介在しない状態、もしくは、磁界強度が低下した状態において、ＩＴＯターゲット２５のスパッタリングに寄与するプラズマＰ１は低密度であり、ｐ形ＧａＮ層９に与えるダメージが軽減される。すなわち、低密度プラズマＰ１によりスパッタされるＩＴＯ粒子のエネルギーは、高密度のプラズマＰ２によりスパッタされるＩＴＯ粒子のエネルギーよりも低い。したがって、スパッタされたＩＴＯ粒子の衝突によりｐ形ＧａＮ層９に与えられるダメージを低減することができる。これにより、ＩＴＯ膜１３ａとｐ形ＧａＮ層９との間のコンタクト抵抗を低減することが可能となる。
【００２０】
さらに、永久磁石２７の磁界Ｂを介在させた状態、もしくは、磁界強度を高めた状態で、所謂マグネトロンスパッタ法による成膜を行う。これにより、第２の透明導電膜であるＩＴＯ膜１３ｂを形成する時間を短縮し生産性を向上させることができる。ＩＴＯ膜１３ｂを形成する際には、ウェーハ２０の表面がＩＴＯ膜１３ａにより覆われており、ＩＴＯ粒子の衝突によるダメージを抑制することができる。さらに、永久磁石２７を好適に配置し、その磁界強度を制御することにより、ＩＴＯ膜の膜厚分布の均一化が可能となる。
【００２１】
また、ｐ形ＧａＮ層９の表面に形成されたＩＴＯ膜１３ａには、永久磁石２７の磁場がウェーハ２０の表面の半導体層に与えるダメージを軽減する効果もある。
【００２２】
次に、図２を参照して、半導体製造装置１００による成膜過程を説明する。図２は、半導体製造装置の成膜シーケンスを示すフローチャートである。
【００２３】
まず、被処理ウェーハをウェーハホルダ２１に載置する（Ｓ０１）。続いて、成長室（真空チャンバ３０）の内部を減圧し、不活性ガスの雰囲気に置換する（Ｓ０２）。不活性ガスとして、例えば、アルゴン（Ａｒ）を用いる。さらに、ＩＴＯ膜を成膜する場合には、酸素を添加する。ＩＴＯの場合、酸素の添加量によりシート抵抗を制御することができる。
【００２４】
次に、成長室の圧力を所定の値に安定させた後、電源３３からＤＣバイアスを供給し、ウェーハホルダ２１とカソード電極２３との間にグロー放電を生じさせる（Ｓ０３）。これにより、ＩＴＯターゲット２５と被処理ウェーハ２０との間にプラズマＰ１が誘起され、ＩＴＯターゲット２５がスパッタされる。この間、永久磁石２７とカソード電極２３との間には、磁気シールド板２９が挿入され、永久磁石２７の磁界Ｂが遮蔽される。
【００２５】
次に、磁気シールド板２９を永久磁石２７とカソード電極２３との間から引き出し、ＩＴＯターゲット２５と被処理ウェーハ２０との間に磁界Ｂを介在させる（Ｓ０４）。そして、ＩＴＯターゲット２５と被処理ウェーハ２０との間に磁界Ｂを介在させた状態で、所定時間のスパッタリングを行った後、電源３３からのＤＣバイアスの供給を遮断し、ＩＴＯ膜の形成を停止する（Ｓ０５）。
【００２６】
処理されたウェーハ２０が最後のウェーハであれば、ＩＴＯの成膜工程を完了し（Ｓ０６）、残りのウェーハ２０があれば、永久磁石２７とカソード電極２３との間に磁気シールド板２９を挿入して磁界Ｂを遮蔽し（Ｓ０７）、次のウェーハ２０をホルダに載置する。
【００２７】
このような成膜シーケンスは、成膜制御部３５により制御される。例えば、ロードロック方式のスパッタ装置であれば、ステップＳ０１〜Ｓ０７の工程を自動で制御する。また、ステップＳ０３〜Ｓ０５を成膜制御部３５により制御しても良い。
【００２８】
次に、半導体製造装置１００を用いて製造される半導体発光装置１０について説明する。図３は、第１の実施形態に係る半導体発光装置１０の構造を模式的に示す断面図である。半導体発光装置１０は、例えば、窒化物半導体を材料とするＬＥＤであり透明電極１３を備える。
【００２９】
図３に示すように、半導体発光装置１０は、例えば、サファイア基板３の上に順に設けられた、ｎ形ＧａＮ層５、発光層７およびｐ形ＧａＮ層９を備える。窒化物半導体層であるｐ形ＧａＮ層９の表面には、透明電極１３が設けられる。
【００３０】
発光層７は、例えば、ＩｎＧａＮからなる井戸層と、ＧａＮからなる障壁層と、で構成される複数の量子井戸を含み、青色の光を発光する。
【００３１】
透明電極１３は、例えば、ＩＴＯ膜であり、半導体製造装置１００を用いて形成される。透明電極１３には、ＩＴＯの他に、例えば、ＺｎＯ、ＳｎＯなどの透明導電膜を用いることができる。ここで、透明とは、例えば、可視光を透過することを意味し、光を１００％透過する場合だけでなく、一部が吸収されても良い。
【００３２】
透明電極１３の上には、ｐ電極１５が設けられる。一方、ｐ形ＧａＮ層９の表面からｎ形ＧａＮ層５に至る深さにメサエッチングされた部分には、ｎ形ＧａＮ層５に接したｎ電極１７が設けられる。
【００３３】
半導体発光装置１０は、ｐ電極１５とｎ電極１７との間に駆動電流を流すことにより、発光層７から発光を放射する。透明電極１３を設けることにより、ｐ電極１５から供給される駆動電流をｐ形ＧａＮ層９の全体に広げることが可能となり、発光層７を均一に発光させる。そして、発光層７が放射する発光は、透明電極１３を透過して外部に放出される。これにより、半導体層の内部から光を効率的に取り出すことが可能となり、半導体発光装置１０の輝度を向上させる。
【００３４】
次に、図４および図５を参照して、半導体発光装置の製造過程を説明する。図４（ａ）〜図５（ｂ）は、各工程におけるウェーハの部分断面を示す模式図である。
【００３５】
まず、図４（ａ）に示すように、サファイア基板３の上に、ｎ形ＧａＮ層５と、発光層７と、ｐ形ＧａＮ層９と、を順に成長する。各層の成長には、例えば、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法を用いることができる。サファイア基板３とｎ形ＧａＮ層５との間には、例えば、図示しないバッファ層を低温成長にて形成しても良い。
【００３６】
次に、図４（ｂ）に示すように、ｐ形ＧａＮ層９の表面に透明電極１３を形成する。例えば、半導体製造装置１００を用いて、厚さ約４００ｎｍのＩＴＯ膜を形成する。ＩＴＯ膜の厚さは、そのシート抵抗の値と、発光層７から放射される発光に対する吸収率を勘案して設定する。
【００３７】
透明電極１３は、第１の透明導電膜であるＩＴＯ膜１３ａと、第２の透明導電膜１３ｂとを含む。前述したように、ＩＴＯ膜１３ａは、ＩＴＯターゲット２５とウェーハ２０との間に磁界Ｂを介在させない状態、もしくは、磁界強度を低下させた状態で、ｐ形ＧａＮ層９の上に形成される。ＩＴＯ膜１３ａは、例えば、１０ｎｍ〜５０ｎｍの厚さに形成する。
【００３８】
続いて、ＩＴＯターゲット２５とウェーハ２０との間に磁界Ｂを介在させた状態、もしくは、磁界強度を高めた状態で、ＩＴＯ膜１３ａの上にＩＴＯ膜１３ｂを形成する。ＩＴＯ膜１３ｂの厚さは、例えば、３５０〜４００ｎｍとする。このように、ＩＴＯ膜１３ｂは、磁界Ｂを介在させることにより膜厚が均一化され、ＩＴＯ膜１３ｂをＩＴＯ膜１３ａよりも厚く形成することにより、透明電極１３の膜厚分布の均一性を向上させることができる。また、ＩＴＯ膜１３ｂの形成時に永久磁石２７の磁界Ｂを介在させることにより、透明電極１３の成膜時間を短縮し生産性を向上させることもできる。
【００３９】
次に、図５（ａ）に示すように、ウェーハ２０の表面をｎ形ＧａＮ層５に至る深さにメサエッチして発光領域を画する。エッチングには、例えば、ＲＩＥ法を用いることができる。続いて、図５（ｂ）に示すように、透明電極１３の上にｐ電極１５を形成し、ｎ形ＧａＮ層５の表面５ａにｎ電極１７を形成する。そして、ウェーハ２０を個別のチップに切り出し、半導体発光装置１０を完成する。
【００４０】
上記の通り、第１の実施形態に係る半導体発光装置１０の製造方法では、半導体製造装置１００を用いて第１の透明導電膜であるＩＴＯ１３ａと、第２の透明導電膜であるＩＴＯ１３ｂと、をｐ形ＧａＮ層９の表面に形成する。これにより、ｐ形ＧａＮ層９のダメージを軽減した透明電極１３を形成することができる。
【００４１】
図６は、第１の実施形態の変形例に係る半導体製造装置２００を模式的に示す。半導体製造装置２００は、所謂インターバック方式のスパッタ装置であり、ウェーハホルダ４１に複数の被処理ウェーハ２０を載置してＩＴＯターゲット２５の下を通過させ、その間にウェーハ２０の表面にＩＴＯ膜を形成する。
【００４２】
例えば、図６（ａ）に示すように、カソード電極２３と永久磁石２７との間に磁気シールド板２９を挿入し磁界を遮蔽した状態で、ウェーハホルダ４１を移動しＩＴＯターゲット２５の下を通過させる。そして、カソード電極２３とウェーハホルダ４１との間でグロー放電を生じさせ、ウェーハ２０の表面に第１の透明導電膜であるＩＴＯ膜１３ａを形成する。
【００４３】
続いて、図６（ｂ）に示すように、磁気シールド板２９をカソード電極２３と永久磁石２７との間から取り出し、ＩＴＯターゲット２５の下方に磁界Ｂを介在させた状態で、ウェーハホルダ４１を逆方向に移動しＩＴＯターゲット２５の下を通過させる。これにより、ウェーハ２０の表面に形成されたＩＴＯ膜１３ａの上に、さらに第２の透明導電膜であるＩＴＯ膜１３ｂを形成する。
【００４４】
半導体製造装置２００では、カソード電極２３およびＩＴＯターゲット２５を、図６の奥行き方向に長い形状に設けることができる。これにより、大口径ウェーハに、均一な厚さのＩＴＯ膜を形成することができる。
【００４５】
図７は、第１の実施形態の別の変形例に係る半導体製造装置３００を模式的に示す。半導体製造装置３００では、回転可能に設けられたウェーハホルダ４３の上に、複数の被処理ウェーハ２０が載置される。
【００４６】
図７（ａ）に示すように、ウェーハホルダ４３が回転することにより、ウェーハ２０は、回転軸４５を中心に公転する。そして、ＩＴＯターゲット２５の下を通過するウェーハ２０の表面にＩＴＯ膜が形成される。例えば、カソード電極２３と永久磁石２７との間に磁気シールド板２９を挿入し磁界を遮蔽した状態で、ウェーハホルダ４３とカソード電極２３との間にグロー放電を生じさせる。これにより、ウェーハ２０の表面に第１の透明導電膜であるＩＴＯ膜１３ａを形成する。
【００４７】
続いて、図７（ｂ）に示すように、カソード電極２３と永久磁石２７との間から磁気シールド板２９を取り出し、ＩＴＯターゲット２５の下方に磁界Ｂを介在させた状態で、ウェーハホルダ４３を回転させる。これにより、ＩＴＯ膜１３ａの上に、さらに第２の透明導電膜であるＩＴＯ膜１３ｂを形成する。
【００４８】
半導体製造装置３００は、複数のウェーハ２０を同一バッチで処理する。例えば、図３に示す半導体製造装置１００と同じＩＴＯターゲット２５のサイズ、および、同じ電源３３を有し、バッチ処理が可能な半導体製造装置を実現する。
【００４９】
上記の実施形態では、透明導電膜としてＩＴＯ膜を例に説明したが、これに限られる訳ではなく、ターゲットの種類を変えることにより、ＺｎＯ膜、ＳｎＯ膜などの透明導電膜を用いることも可能である。
【００５０】
また、図１、図６、図７に例示した半導体製造装置では、磁気シールド板２９を回転させることによりカソード電極２３と永久磁石２７との間に挿入し、また、取り出す構成を示したが、他の構成も可能であることは言うまでもない。
【００５１】
［第２の実施形態］
図８は、第２の実施形態に係る半導体製造装置４００を模式的に示す。半導体製造装置４００は、図４に示す永久磁石２７に代えて電磁石５５が配置され、磁気シールド板２９が設けられない点で、半導体製造装置１００と相違する。電磁石５５には磁界制御部５７が接続され、励磁コイル５５ａに電流ＩＭを流すことにより磁界Ｂを発生させる。
【００５２】
図８（ａ）に示すように、まず、励磁コイル５５ａへの電流ＩＭを遮断した状態で、
カソード電極２３にＤＣバイアスを供給し、被処理ウェーハ２０とＩＴＯターゲット２５との間にグロー放電を生じさせる。そして、プラズマＰ１を励起してＩＴＯターゲットをスパッタし、ウェーハ２０の表面に第１の透明導電膜であるＩＴＯ膜１３ａを形成する。
【００５３】
続いて、励磁コイル５５ａに電流ＩＭを供給し、磁界ＢをＩＴＯターゲット２５とウェーハ２０との間に介在させる。これにより、プラズマＰ１は、より高密度のプラズマＰ２に変化する。そして、プラズマＰ２によりスパッタされたＩＴＯ粒子がＩＴＯ膜１３ａの上に堆積し、第２の透明導電膜であるＩＴＯ膜１３ｂが形成される。
【００５４】
半導体製造装置４００では、励磁コイル５５ａに流す電流ＩＭの大きさを変化させることにより、磁界Ｂの強度を変えることができる。上記の実施形態では、励磁コイル５５ａに流れる電流を遮断する例について説明したが、例えば、図８（ａ）に示す第１の動作モードにおいて、ウェーハ２０の表面にダメージを与えない程度に磁界強度を弱めても良い。そして、図８（ｂ）に示す第２の動作モードにおいて、電流ＩＭを増やし、プラズマＰ１を高密度のプラズマＰ２に変化させ、スパッタ速度を速くする。同時に、ウェーハ２０の表面に形成されるＩＴＯ膜１３ｂの膜厚分布を均一にするように、電流ＩＭの値を設定することができる。
【００５５】
すなわち、励磁コイル５５ａに流す電流ＩＭを制御することにより、ウェーハ２０のダメージを低減し、さらに、ＩＴＯ膜の堆積速度と膜厚分布とを好適に調整することにより生産性の向上を図ることができる。
【００５６】
以上、第１および第２の実施形態に係る半導体発光装置の製造方法では、磁界を介在させない、もしくは、磁界を弱めたスパッタ法により第１の透明導電膜を形成し、続いて、第１の透明導電膜の上に、磁界を介在させる、もしくは、磁界強度を高めたスパッタ法を用いて第２の透明導電膜を形成する。これにより、下地となるウェーハの表面にダメージを生じさせないで、第１および第２の透明導電膜を含む透明電極を形成することができる。その結果、ウェーハ表面における半導体層と透明電極との間のコンタクト抵抗を低減し、駆動電圧の低い高輝度の半導体発光装置を実現することができる。さらに、磁界を介在させることにより、成膜速度を高め、さらに膜厚分布を均一化することにより、半導体発光装置の生産性を向上させることができる。
【００５７】
以上、いくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【００５８】
なお、本願明細書において、「窒化物半導体」とは、ＢｘＩｎｙＡｌｚＧａ１−ｘ−ｙ−ｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、０≦ｘ＋ｙ＋ｚ≦１）のIII−Ｖ族化合物半導体を含み、さらに、Ｖ族元素としては、Ｎ（窒素）に加えてリン（Ｐ）や砒素（Ａｓ）などを含有する混晶も含むものとする。またさらに、導電型などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。
【符号の説明】
【００５９】
３・・・サファイア基板、 ５・・・ｎ形ＧａＮ層、 ７・・・発光層、 ９・・・ｐ形ＧａＮ層、 １０・・・半導体発光装置、 １３・・・透明電極、 １３ａ・・・ＩＴＯ膜（第１の透明導電膜）、 １３ｂ・・・ＩＴＯ膜（第２の透明導電膜）、 １５・・・ｐ電極、 １７・・・ｎ電極、 ２０・・・被処理ウェーハ、 ２１、４１、４３・・・ウェーハホルダ、 ２３・・・カソード電極、 ２５・・・ＩＴＯターゲット、 ２７・・・永久磁石、 ２９・・・磁気シールド板、 ３０・・・真空チャンバ、 ３１、５７・・・磁界制御部、 ３３・・・電源、 ３５・・・成膜制御部、 ４５・・・回転軸、 ５５・・・電磁石、 ５５ａ・・・励磁コイル、 １００〜４００・・・半導体製造装置、 Ｂ・・・磁界、 Ｐ１、Ｐ２・・・プラズマ
【特許請求の範囲】
【請求項１】
被処理ウェーハとターゲットとの間に磁界を介在させるスパッタ法を用いて透明電極を形成する半導体発光装置の製造方法であって、
前記磁界を遮蔽した状態で、前記透明電極に含まれる第１の透明導電膜を前記被処理ウェーハの表面に形成する工程と、
前記被処理ウェーハと前記ターゲットとの間に前記磁界を介在させ、前記透明電極に含まれる第２の導電膜を前記第１の透明導電膜の上に形成する工程と、
を備えたことを特徴とする半導体発光装置の製造方法。
【請求項２】
被処理ウェーハとターゲットとの間に磁界を介在させるスパッタ法を用いて透明電極を形成する半導体発光装置の製造方法であって、
前記磁界を発生させる電磁石への電流を遮断、もしくは、低下させた状態で、前記透明電極に含まれる第１の透明導電膜を前記被処理ウェーハの表面に形成する工程と、
前記電磁石に電流を供給し前記被処理ウェーハと前記ターゲットとの間に前記磁界を介在させ、もしくは、その磁界強度を高めた状態で前記透明電極に含まれる第２の透明導電膜を前記第１の透明導電膜の上に形成する工程と、
を備えたことを特徴とする半導体発光装置の製造方法。
【請求項３】
前記第２の透明導電膜の膜厚が、前記第１の透明導電膜の膜厚よりも厚いことを特徴とする請求項１または２に記載の半導体発光装置の製造方法。
【請求項４】
前記被処理ウェーハは、その表面に窒化物半導体層を含み、
前記第１の透明導電膜は、前記窒化物半導体層の表面に形成されることを特徴とする請求項１〜３のいずれか１つに記載の半導体発光装置の製造方法。
【請求項５】
被処理ウェーハの表面に透明電極を形成する半導体製造装置であって、
前記被処理ウェーハを載置するウェーハホルダと、
前記ウェーハホルダに対向した電極と、
前記電極の前記ウェーハホルダ側に設けられたターゲットと、
前記電極の前記ウェーハホルダとは反対の側に配置された磁石と、
前記磁石の磁界を制御する磁界制御部と、
前記磁界制御部を制御し、前記透明電極に含まれる第１の透明導電膜および第２の透明導電膜を形成する成膜制御部と、
を備え、
前記成膜制御部は、前記磁界制御部により前記磁石の磁界を遮蔽した状態で前記ターゲットをスパッタし、前記被処理ウェーハの表面に第１の透明導電膜を形成し、前記磁界制御部により前記ターゲットと前記被処理ウェーハとの間に前記磁石の磁界を介在させた状態で前記ターゲットをスパッタし、前記第１の透明導電膜の上に第２の透明導電膜を形成することを特徴とする半導体製造装置。
【請求項１】
被処理ウェーハとターゲットとの間に磁界を介在させるスパッタ法を用いて透明電極を形成する半導体発光装置の製造方法であって、
前記磁界を遮蔽した状態で、前記透明電極に含まれる第１の透明導電膜を前記被処理ウェーハの表面に形成する工程と、
前記被処理ウェーハと前記ターゲットとの間に前記磁界を介在させ、前記透明電極に含まれる第２の導電膜を前記第１の透明導電膜の上に形成する工程と、
を備えたことを特徴とする半導体発光装置の製造方法。
【請求項２】
被処理ウェーハとターゲットとの間に磁界を介在させるスパッタ法を用いて透明電極を形成する半導体発光装置の製造方法であって、
前記磁界を発生させる電磁石への電流を遮断、もしくは、低下させた状態で、前記透明電極に含まれる第１の透明導電膜を前記被処理ウェーハの表面に形成する工程と、
前記電磁石に電流を供給し前記被処理ウェーハと前記ターゲットとの間に前記磁界を介在させ、もしくは、その磁界強度を高めた状態で前記透明電極に含まれる第２の透明導電膜を前記第１の透明導電膜の上に形成する工程と、
を備えたことを特徴とする半導体発光装置の製造方法。
【請求項３】
前記第２の透明導電膜の膜厚が、前記第１の透明導電膜の膜厚よりも厚いことを特徴とする請求項１または２に記載の半導体発光装置の製造方法。
【請求項４】
前記被処理ウェーハは、その表面に窒化物半導体層を含み、
前記第１の透明導電膜は、前記窒化物半導体層の表面に形成されることを特徴とする請求項１〜３のいずれか１つに記載の半導体発光装置の製造方法。
【請求項５】
被処理ウェーハの表面に透明電極を形成する半導体製造装置であって、
前記被処理ウェーハを載置するウェーハホルダと、
前記ウェーハホルダに対向した電極と、
前記電極の前記ウェーハホルダ側に設けられたターゲットと、
前記電極の前記ウェーハホルダとは反対の側に配置された磁石と、
前記磁石の磁界を制御する磁界制御部と、
前記磁界制御部を制御し、前記透明電極に含まれる第１の透明導電膜および第２の透明導電膜を形成する成膜制御部と、
を備え、
前記成膜制御部は、前記磁界制御部により前記磁石の磁界を遮蔽した状態で前記ターゲットをスパッタし、前記被処理ウェーハの表面に第１の透明導電膜を形成し、前記磁界制御部により前記ターゲットと前記被処理ウェーハとの間に前記磁石の磁界を介在させた状態で前記ターゲットをスパッタし、前記第１の透明導電膜の上に第２の透明導電膜を形成することを特徴とする半導体製造装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２０１２−２３３２１７（Ｐ２０１２−２３３２１７Ａ）
【公開日】平成２４年１１月２９日（２０１２．１１．２９）
【国際特許分類】
【出願番号】特願２０１１−１０１０２８（Ｐ２０１１−１０１０２８）
【出願日】平成２３年４月２８日（２０１１．４．２８）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２４年１１月２９日（２０１２．１１．２９）
【国際特許分類】
【出願日】平成２３年４月２８日（２０１１．４．２８）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]