半導体素子の製造方法及び半導体素子
【課題】レジストを「焦げ」の発生を防ぎつつ除去し、さらにプラズマ酸化珪素膜を半導体ウェハ内部の不純物の再分布を抑制しながら高速に形成する半導体素子の製造方法及び半導体素子を提供する。
【解決手段】レジスト３０１の灰化時には低めのＲＦ電力を用いることで、レジスト３０１の「焦げ」の発生を防いで灰化する。レジスト３０１の灰化が終了した時点から高めのＲＦ電力に切り替えることで酸化レートの高いプラズマ酸化を行い、ポリシリコンからなるＮ型配線部１０３、Ｐ型配線部１０４の表面に不純物の外方拡散防止膜としてのプラズマ酸化珪素膜４０１を形成する。熱工程を行うことなくポリシリコンをくるむようにプラズマ酸化珪素膜４０１を形成するため、半導体ウェハ１０１中の不純物を殆ど再分布させない。
【解決手段】レジスト３０１の灰化時には低めのＲＦ電力を用いることで、レジスト３０１の「焦げ」の発生を防いで灰化する。レジスト３０１の灰化が終了した時点から高めのＲＦ電力に切り替えることで酸化レートの高いプラズマ酸化を行い、ポリシリコンからなるＮ型配線部１０３、Ｐ型配線部１０４の表面に不純物の外方拡散防止膜としてのプラズマ酸化珪素膜４０１を形成する。熱工程を行うことなくポリシリコンをくるむようにプラズマ酸化珪素膜４０１を形成するため、半導体ウェハ１０１中の不純物を殆ど再分布させない。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体ウェハ上にある半導体素子からの、不純物の外方拡散を抑制する方法を提供することを目的とした半導体素子の製造方法及び半導体素子に関する。
【背景技術】
【０００２】
半導体ウェハ上に形成されたポリシリコン領域からの不純物の外方拡散を防止し、ポリシリコンの比抵抗を安定化させる方法が背景技術として知られている。この背景技術について、まず説明する。
【０００３】
半導体ウェハ上に酸化珪素膜を形成した後、ポリシリコン膜を形成し、次にフォトリソグラフ工程を用いて、所望のポリシリコン領域を残してポリシリコン膜をエッチングし除去する。
【０００４】
続けてサイドウォールを形成した後、ＣＶＤ(Chemical Vapor Deposition:化学気相成長)法を用いて不純物の外方拡散を防止するための酸化珪素膜を１０ｎｍ程度形成する。
【０００５】
次にＮ+領域を形成する領域にのみレジストを開口し、燐などのイオン注入を行う。このイオン注入により所望のポリシリコン領域にＮ型の不純物を導入する。続けて、Ｐ+、領域を形成する領域にのみレジストを開口し、硼素等のイオン注入を行うことで所望のポリシリコン領域にＰ型の不純物をイオン注入により導入する。
【０００６】
イオン注入後、ＣＶＤ法による酸化珪素膜を外方拡散防止膜とし、アニールによる活性化処理を行う。アニールを行うことでポリシリコンからの不純物の外方拡散を防止しながら不純物を活性化し、安定した抵抗値を有するポリシリコン領域を形成する。
【０００７】
続けて、特許文献に示されている技術について以下に概略を説明する。
【０００８】
特許文献１では、レジストを灰化する時に、レジストがついていない部分に付随的に形成される酸化珪素膜（特許文献中では、酸化膜と記載されている）を外方拡散の防止膜として用い、ポリシリコン領域からの外方拡散を防止している。
【０００９】
また、特許文献２では、外方拡散を防止するための酸化珪素膜をＣＶＤ法で成膜する。成膜後、酸素と水素の混合ガス中で熱処理を行うことで、熱酸化膜と比べ欠陥の多いＣＶＤ膜中の欠陥を修復するようにしている。
【００１０】
【特許文献１】特開２００１−７２２０号公報
【特許文献２】特開平５−５５４８２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、サイドウォールを形成する時には、ポリシリコン領域が露出するまで酸化珪素膜を異方性ドライエッチングし除去する工程が必要となる。ドライエッチングを行った後のポリシリコン領域は、ドライエッチングによりダメージを受けている。
【００１２】
この技術では、ダメージに対応する処置を行わずにＣＶＤ法により酸化珪素膜を形成しているため、ポリシリコン領域のダメージが修復されていない状態で酸化珪素膜に埋め込まれることとなる。従って、デバイス特性は残留したダメージの影響を受けて不安定なものとなるおそれがあった。
【００１３】
また、特許文献１に示された方法では、ＴＥＯＳ（テトラエトキシシラン）を用いてＣＶＤ法で製造された酸化珪素膜をレジストマスクでエッチングし所望のパターンを得てイオン注入等の工程を行った後、レジスト除去とプラズマ酸化を同時に灰化工程で行っている。
【００１４】
そのため、レジストマスクの下側にあるポリシリコンは、プラズマ酸化を受けることなく、ポリシリコン上に直接ＣＶＤ膜が形成されることとなる。つまり、エッチング処理で荒れた界面上に、界面のダメージを修復する工程を行うことなく、ＣＶＤ法により形成された酸化珪素膜が成膜されることとなる。そのため、ポリシリコン領域にはエッチング時のダメージがそのまま残留することとなり、デバイス特性が不安定なものとなるおそれがあった。
【００１５】
さらに、レジスト除去とプラズマ酸化を同時に行っていることから後述するレジストの「焦げ」が生じない条件でプラズマ酸化を行う必要が生じ、プラズマ酸化の処理速度を抑える必要があり、生産性が低下する問題も抱えていた。
【００１６】
ここで、「焦げ」について説明する。「焦げ」はレジストの灰化速度を上げすぎた時、レジスト上に発生する物質である。「焦げ」の分子構造等は不明であるが、「焦げ」は灰化でも、硫酸を主としたウェットエッチングでも除去することができない物質であることが経験的に知られており、一旦、「焦げ」ができると除去が困難となるため、「焦げ」が発生しない範囲でレジストの灰化を行うことが必要となる。
【００１７】
また、特許文献２に示された方法では、ＣＶＤ法で形成された酸化珪素膜とポリシリコン膜との間に生じる欠陥は修復されるものの、熱処理を行うために起こる半導体ウェハ上の不純物の再分布を防ぐことができないため、特に微細構造を有する半導体素子を製造する方法への展開が困難となる問題があった。
【００１８】
そこで、本発明は、ポリシリコン領域の、ドライエッチングによるダメージを修復し、プラズマ酸化の速度を「焦げ」の発生を回避した上で向上させることでスループットを上げ、かつ半導体ウェハ内部の不純物の再分布を抑制した半導体素子の製造方法及び半導体素子を提供することにある。
【課題を解決するための手段】
【００１９】
上記目的を達成するために、本発明の半導体素子の製造方法は、半導体ウェハ上の一主面上に配置されたレジストを、前記レジストの存在を示す信号が検出されている期間では、酸化性を有するプラズマを用いて前記レジストを灰化処理し除去する処理を行い、前記レジストの存在を示す信号が略消滅した後は、前記灰化処理の条件と比べ、前記半導体ウェハの前記一主面上にあるポリシリコンの酸化速度を上げた条件で酸化処理を行う。
【００２０】
この製造方法によれば、ポリシリコンの酸化時にはレジストの灰化時にはレジストの灰化に適した条件でレジストを灰化するため、レジストの「焦げ」発生を抑えられる。そして、レジストが略消滅した時点から酸化速度を上げるため、レジストの「焦げ」発生を抑えた状態で処理速度の高いプラズマ酸化を実現することができる。さらに、レジストがほぼ消失した後で酸化速度を上げるため、レジストの有無による酸化珪素膜の膜厚分布を小さく抑えることができる。
【００２１】
また、本発明の半導体素子の製造方法は、前記信号は一酸化炭素プラズマの発光色を示す発光信号であることを特徴とする。
【００２２】
この製造方法によれば、プラズマ中に含まれているレジスト起因の物質による発光輝線をモニタすることで、レジストが半導体ウェハ上に残留しているか否かを知ることができ、適切なタイミングで酸化速度を上げる条件に切り替えることが可能となる。
【００２３】
また、本発明の半導体素子の製造方法は、前記灰化処理及び前記酸化処理はプラズマ発生領域とウェハ処理領域が同一反応管の内部にあり、前記プラズマ発生領域より前記ウェハ処理領域へとプラズマを導き前記半導体ウェハをプラズマ処理するダウンフロー型装置を用いて前記半導体ウェハの処理を行なうことを特徴とする。
【００２４】
この製造方法によれば、プラズマを、ウェハと離れたところで発生させることができる。そのためプラズマ発生領域で発生プラズマを発生させるプラズマ放電部と灰化処理部とを空間的に離すことができ、ダメージを起こす荷電粒子を放電部に閉じ込めて、活性種（ラジカル）を主とした反応雰囲気を下流に位置した処理部に送り込み、この反応雰囲気でレジストの除去を行わせることで、低ダメージな灰化及びプラズマ酸化が可能となる。
【００２５】
また、本発明の半導体素子の製造方法は、前記灰化処理は、前記半導体ウェハの単位平方センチあたりの面積に対してプラズマ励起用のＲＦ電力を１．６Ｗ〜４．５Ｗの範囲で印加し、かつ灰化時の反応圧力を５３Ｐａ〜１３３Ｐａの範囲で灰化が行うことを特徴とする。
【００２６】
この製造方法によれば、後述するレジストの「焦げ」発生を防ぐことができ、かつプラズマを安定して立てられるため、安定したプラズマを維持した状態で灰化を行うことが可能となる。
【００２７】
また、本発明の半導体素子の製造方法は、前記酸化処理は、前記半導体ウェハの単位平方センチあたりの面積に対してプラズマ励起用のＲＦ電力を４．８Ｗ〜９．６Ｗの範囲で印加し、かつ酸化時の反応圧力を１３Ｐａ〜６６Ｐａの範囲で酸化が行うことを特徴とする。
【００２８】
この製造方法によれば、酸化速度を灰化時に比べ上げることができるため、半導体ウェハの処理速度を実用的な速度に引き上げることが可能となる。
【００２９】
また、本発明の半導体素子は上記半導体素子の製造方法で製造されている。
【００３０】
この構成によれば、ポリシリコン全面が酸化珪素膜で覆われるため、ポリシリコンからの外方拡散が抑えられ、ポリシリコンの抵抗値が安定する。また、熱処理を行っていないため、半導体ウェハ内部での不純物再分布を生じさせることがない。そのため、微細化に適した半導体素子を得ることが可能となる。
【発明を実施するための最良の形態】
【００３１】
本発明を具体化した一実施形態について、図面を参照して説明する。図１〜７は本発明を実施した時の工程断面図である。この工程断面図は本実施形態を説明するためのもので、膜厚などの比率は説明の都合上、実際のものと変えている場合がある。また、図８はレジストの灰化及びプラズマ酸化膜形成に用いられる、灰化装置の概略を示す断面図である。
【００３２】
まず、図１について説明する。図１はポリシリコン配線を形成した後の工程断面図である。半導体ウェハ１０１の第一主面上に形成したＳＴＩ（Shallow Trench Isolation：浅溝素子分離）領域１０２上にポリシリコンからなるＮ型配線部１０３、Ｐ型配線部１０４が形成されている。
【００３３】
次に、図２について説明する。図２は酸化珪素膜でサイドウォールを形成した後の工程断面図である。酸化珪素膜をＣＶＤ(Chemical Vapor Deposition:化学気相成長)法にて成膜し、その後異方性を有するドライエッチングを行うことでサイドウォール２０１を形成している。このドライエッチングは、Ｎ型配線部１０３、Ｐ型配線部１０４の上部が露出するまで行うため、Ｎ型配線部１０３、Ｐ型配線部１０４はドライエッチングによるダメージを受けている。
【００３４】
次に、図３について説明する。図３はＮ型配線部への不純物導入工程を行った後の工程断面図である。
【００３５】
半導体ウェハの第一主面にレジスト３０１を塗布し、Ｎ型配線部１０３が形成される領域のみ開口し、例えば砒素３０２を打ち込みエネルギーを３０ＫｅＶ、ドーズ量を３ｅ１５ｃｍ-2程度でイオン注入する。この工程により、Ｎ型配線部１０３にＮ型の不純物となる砒素が導入される。
【００３６】
ここで、灰化装置８００について図面を用いて簡単に説明する。図８は、灰化装置の概略の断面図である。石英で作られたチャンバー８０１には、ＭＦＣ（マスフローコントローラ）８０２を通して酸素が導入される。
【００３７】
そして、チャンバー８０１内部に酸素プラズマ８０６を立てるため、ＲＦ駆動電源８０３から１３．５６ＭＨｚのＲＦ電力を、インピーダンス整合をとるためのマッチングボックス８０４を通して、ＲＦコイル８１３に供給する。チャンバー８０１中に導入された酸素がＲＦ励起領域８０５に流れていき、ＲＦ電力により励起され、酸素プラズマ８０６が発生する。
【００３８】
酸素プラズマ８０６はガスフローに従って下流に流れていき、ウェハ処理領域８０７に導かれていく。ウェハ処理領域８０７には、金属アルミニウムの周りを酸化アルミニウムでコーティングしたステージ８０８が備えられている。ステージ８０８上には、半導体ウェハ１０１が置かれている。酸素プラズマ８０６はウェハ処理領域８０７にあるステージ８０８に置かれた半導体ウェハ１０１上に導かれ、半導体ウェハ１０１上で灰化やプラズマ酸化等の工程が行われる。そして、灰化やプラズマ酸化等の工程を終えた酸素プラズマ８０６は、さらに下流側に設置されているスロットルバルブ８０９、排気ポンプ８１０を通して外部へ排気されていく。
【００３９】
スロットルバルブ８０９は、チャンバー８０１の下流部に備えられた圧力計８１１からフィードバックを受けて制御されており、常に所定の圧力を維持するよう制御されている。
【００４０】
また、チャンバー８０１の外側には、プラズマの発光スペクトルをモニタする発光信号検出器８１２が備えられている。有機物であるレジストを酸素で灰化する際には、一酸化炭素が発生する。そこで、この一酸化炭素の発光信号をモニタすることで半導体ウェハ１０１上のレジストの有無を判別することができる。
【００４１】
上述の灰化装置８００を用いてレジスト３０１を灰化する。アッシングの条件は、直径８インチ（≒２０ｃｍ）の半導体ウェハ１０１を用いた場合、例えばＲＦ電力１０００Ｗ、反応圧力５００ｍＴｏｒｒ（≒６７Ｐａ）で行われる。灰化に必要とされるＲＦ電力は半導体ウェハ１０１の面積で規格化することができ、１０００Ｗ、８インチの半導体ウェハ１０１を処理する場合、約３．２Ｗ／ｃｍ2で灰化を行うこととなる。例えば、ウェハの直径を変えた場合には、３．２Ｗ／ｃｍ2とウェハの面積を掛ければ、必要となるＲＦ電力を求めることができる。
【００４２】
本実施形態では、３．２Ｗ／ｃｍ2、６７Ｐａという条件で灰化を行っているが、これはＲＦ電力として１．６Ｗ／ｃｍ2〜４．５Ｗ／ｃｍ2、反応圧力として５３Ｐａ〜１３３Ｐａの範囲で設定可能である。１．６Ｗ／ｃｍ2未満のＲＦ電力を用いると、プラズマが立たなくなり灰化が行えなくなる。また４．５Ｗ／ｃｍ2を超えるＲＦ電力を用いると、レジストに「焦げ」が発生してしまう。また、５３Ｐａ未満の反応圧力、１３３Ｐａを超える反応圧力を用いると、プラズマが立たなくなり灰化が行えなくなる。
【００４３】
より望ましいプロセス条件範囲としては、ＲＦ電力として２．５Ｗ／ｃｍ2〜３．８Ｗ／ｃｍ2、反応圧力として６６Ｐａ〜１１０Ｐａがより望ましい範囲となる。この範囲内では、プラズマが安定して立ち、しかもレジストの「焦げ」発生の心配はほぼ無く、適切な灰化レートが得られる。
【００４４】
本実施形態で用いた値である３．２Ｗ／ｃｍ2、６７Ｐａという条件で灰化すると、半導体ウェハ１０１の状態にもよるが、おおよそ１分程度で灰化が完了する。この条件で灰化した場合、レジスト３０１が無い領域でのプラズマ酸化珪素膜４０１の膜厚は、４ｎｍ程度となる。
【００４５】
図４はレジストを灰化した直後の工程断面図である。レジスト３０１の除去は酸素プラズマによる灰化を用いて行っている。レジスト３０１に覆われていないＮ型配線部１０３上にはプラズマ酸化珪素膜４０１が形成している。この時点では、レジスト３０１に覆われていたＰ型配線部１０４上にはプラズマ酸化膜４０１は形成されていない。レジスト３０１が半導体ウェハ１０１上から消失すると、灰化装置８００についている発光信号検出器８１２で受ける一酸化炭素の信号強度がほぼ消失する。
【００４６】
発光信号検出器８１２で受ける一酸化炭素の信号強度がほぼ消失した後、続けてプラズマ酸化を行う。プラズマ酸化時には、レジスト３０１は消失しているのでレジスト３０１の「焦げ」を心配する必要がなくなる。そこでＲＦ電力を５０％上げ１８００Ｗ（≒６Ｗ／ｃｍ2）、また反応圧力も清浄性を保ちやすい低圧側に条件をふり、３００ｍＴｏｒｒ（≒４０Ｐａ）まで下げてプラズマ酸化を行う。この状態で１分酸化を行うと、レジスト３０１が存在していた領域でも、５ｎｍ程度のプラズマ酸化珪素膜４０１が形成される。
【００４７】
なお、プラズマ酸化の条件としては、本実施形態では、ＲＦ電力として６Ｗ／ｃｍ2、反応圧力として４０Ｐａを用いたが、これはＲＦ電力として、４．８Ｗ／ｃｍ2〜９．６Ｗ／ｃｍ2、反応圧力として１３Ｐａ〜６６Ｐａの範囲で設定可能である。４．８Ｗ／ｃｍ2未満のＲＦ電力で処理すると、形成される酸化珪素膜の膜質が悪くなるため実用的ではない。また、９．６Ｗ／ｃｍ2を超えるＲＦ電力を加えるのは処理装置のハードウェア的な限界、具体的には異常放電が生じる可能性が出てくるため酸化処理が困難となる。また、反応圧力として１３Ｐａ未満では、プラズマが立たないため、処理が行えない。また、６６Ｐａを超える反応圧力では、酸化レートが遅くなるため実用的ではない。
【００４８】
より望ましいプロセス条件範囲としては、ＲＦ電力として４．８Ｗ／ｃｍ2〜８Ｗ／ｃｍ2、反応圧力として２７Ｐａ〜５３Ｐａがより望ましい範囲となる。この範囲内では、プラズマが安定して立ち、しかも形成される酸化珪素膜の膜質も十分優れたものが得られる上、適切な酸化レートが得られる。
【００４９】
図５はレジストの灰化に続けて行うプラズマ酸化が終了した直後の工程断面図である。レジスト３０１に覆われていた領域も、プラズマ酸化工程で酸化される。また、同時にＮ型配線部１０３、Ｐ型配線部１０４を形成する際に用いられたドライエッチング工程でのダメージも、プラズマ酸化膜に吸収され回復する。
【００５０】
なお、プラズマ酸化時、酸化速度を上げる条件で酸化を行うと、半導体ウェハ１０１の処理時間はおおよそ２分（灰化１分＋プラズマ酸化１分）で済む。
【００５１】
一方、プラズマ酸化時、処理条件を灰化の条件をそのまま用いると、同一のプラズマ酸化珪素膜の膜厚を得るためには、２分程度の処理時間が必要となる。従って、一枚の半導体ウェハ１０１の処理時間はおおよそ３分（アッシング１分＋プラズマ酸化２分）を必要とする。単純計算では、スループットを５０％向上させることができる。半導体ウェハ１０１の入れ替え等の時間を考慮しても、処理能力は３０％程度向上し、灰化装置４００の原価償却に要する期間は３０％程度短縮される。
【００５２】
次に、Ｐ型配線部１０４への不純物導入工程を以下のように行う。
【００５３】
半導体ウェハ１０１の第一主面にレジスト６０１を塗布し、Ｐ型配線部１０４が形成される領域のみ開口し、例えば硼素を打ち込みエネルギーを３ＫｅＶ、ドーズ量を３ｅ１５ｃｍ-2程度でイオン注入する。この工程により、Ｐ型配線部１０４が必要な領域に不純物が導入される。図６は、レジストをパターニングした直後の工程断面図である。レジスト６０１は通常のフォトリソグラフ工程を用いて、所望のパターンとなるよう形成される。
【００５４】
次にレジスト６０１を除去し、同時にプラズマ酸化珪素膜４０１を形成する。レジスト除去及びプラズマ酸化珪素膜４０１はＮ型配線部１０３を処理した条件と同一の条件を用いて処理する。この際、Ｎ型配線部１０３とＰ型配線部１０４は相補的に作られるため、Ｎ型配線部１０３の作成時にレジスト３０１で覆われていた領域は露出され、レジストで覆われていなかった部分はレジスト６０１で覆われる。従ってＮ型配線部１０３上のプラズマ酸化珪素４０１の膜厚とＰ型配線部１０４上のプラズマ酸化珪素４０１とは平準化され、半導体ウェハ１０１上でのＮ型配線部１０３上のプラズマ酸化珪素４０１の膜厚とＰ型配線部１０４上のプラズマ酸化珪素４０１の膜厚は、最終的には１２ｎｍ程度で均一に形成される。
【００５５】
図７は、灰化とプラズマ酸化が終了した直後の工程断面図である。Ｎ型配線部１０３とＰ型配線部１０４とを覆うプラズマ酸化膜４０１はＮ型配線部１０３とＰ型配線部１０４でほぼ同じ値となっており、ばらつきの少ない外方拡散防止膜が形成できている。
【００５６】
なお、本実施形態では、ＳＴＩ領域１０２上のＮ型配線部１０３とＰ型配線部１０４について説明したが、ＮＭＯＳ、ＰＭＯＳのトランジスタのゲート領域でも同様に相補的に外方拡散防止膜が形成されており、トランジスタ領域でもばらつきの少ない外方拡散防止膜が形成できている。
【００５７】
また、本実施形態では、半導体ウェハ１０１に熱をかける処理は行われていない。従って、イオン注入等の工程で形成された半導体ウェハ１０１中の不純物分布はイオン注入終了後の分布をそのまま残しており、熱拡散等による不純物の拡散が生じていない。つまり、急峻な不純物分布を要する微細半導体素子の製造について優れた製造方法を得ることができた。
【００５８】
次に、本実施形態の効果について記述する。
（１）レジスト３０１、６０１を灰化する期間は低いＲＦ電力で処理しているため、レジストの「焦げ」の発生を効果的に抑えることができた。また、レジスト３０１、６０１が灰化されたタイミングでＲＦ電力を５０％程度上げることでプラズマ酸化速度を上げるため、レジストの「焦げ」の発生を抑えながら短時間でプラズマ酸化珪素膜が形成できる。
【００５９】
また、ＣＭＯＳを作る際には、レジスト３０１、６０１はほぼ相補的な配置を成しているため、ＮＭＯＳ、ＰＭＯＳともほぼ同じプラズマ酸化膜膜厚を得ることができる。
（２）プラズマから発せられる一酸化炭素の発光スペクトルをモニタした信号に基づき、レジスト３０１、６０１の残りを検出するようにしたため、レジスト３０１、６０１がエッチングし終わった時から即時にプラズマ酸化に適した条件に切り替えることができ、半導体ウェハ１０１の一枚あたりの処理時間を短縮することができる。
（３）プラズマ発生領域とウェハ処理領域とが離れた状態で、同一反応管の内部にあり、プラズマ発生領域よりウェハ処理領域へとプラズマを移動させて半導体ウェハ１０１をプラズマ処理するダウンフロー型装置８００を用いて半導体ウェハ１０１の処理を行ったため、酸素のラジカルを主体とした灰化やプラズマ酸化処理を行うことができ、イオン化した酸素を用いる場合と比べ半導体ウェハ１０１に与えるダメージが小さい状態で処理することができる。
（４）灰化処理をＲＦ電力を１０００Ｗ（直径８インチ≒２０ｃｍの半導体ウェハ１０１を使用；３．２Ｗ／ｃｍ2のＲＦ電力を使用）、反応圧力を５００ｍＴｏｒｒ（≒６７Ｐａ）、酸素を用いて灰化したため、レジスト３０１、６０１に「焦げ」を作ることなく、１ウェハあたり1分程度でアッシングを行うことができる。
（５）プラズマ酸化時のＲＦ電力１８００Ｗ（直径８インチ≒２０ｃｍの半導体ウェハ１０１を使用；６Ｗ／ｃｍ2のＲＦ電力を使用）、反応圧力３００ｍＴｏｒｒ（≒４０Ｐａ）、酸素を用いてプラズマ酸化したため、１ウェハあたり1分程度で外方拡散を防止するための酸化珪素膜を得ることができる。また、ドライエッチングにより発生したポリシリコンのダメージ層を酸化珪素膜にしたため、ダメージ残りを抑制することができる。
（６）ポリシリコンを用いた素子に関して、ドライエッチング起因のダメージがある部分をプラズマ酸化により取り除くと同時にプラズマ酸化珪素膜に変換したため、不純物の外方拡散をも抑えることができ、低ダメージ、高再現性を持つ半導体素子を形成することが可能となる。
＜変形例＞
・前記実施形態では、純酸素を用いて灰化やプラズマ酸化を行った例について述べているが、これはもちろん酸化雰囲気をもつ他のガスを用いても良い。また、灰化とプラズマ酸化との切り替えの際にガス種を変えることがあっても良い。
【００６０】
・前記実施形態では、一酸化炭素の発光スペクトルをモニタしてレジストのアッシング終了を検知したが、これはもちろんレジスト由来の発光スペクトルを用いるものであれば良い。
【００６１】
・前記実施形態では、発光スペクトル強度をモニタしてレジストのアッシング終了を検知する判別方法として、一酸化炭素の発光スペクトルがほぼ消失した時点としているが、これは、場合により一酸化炭素の発光スペクトルが定常状態より低下した時点や、一酸化炭素の発光スペクトルがほぼ消失してから５秒後など、一酸化炭素の発光スペクトルの変動を基に判定しても良い。
【図面の簡単な説明】
【００６２】
【図１】ＳＴＩ領域上にポリシリコン領域を形成した直後の工程断面図。
【図２】サイドウォールを形成した後の工程断面図。
【図３】Ｎ型配線部への不純物導入工程を行った後の工程断面図。
【図４】レジストを灰化した直後の工程断面図。
【図５】プラズマ酸化が終了した直後の工程断面図。
【図６】レジストをパターニングした直後の工程断面図。
【図７】灰化とプラズマ酸化が終了した直後の工程断面図。
【図８】灰化装置の概略の断面図。
【符号の説明】
【００６３】
１０１…半導体ウェハ、１０２…ＳＴＩ領域、１０３…ポリシリコンとしてのＮ型配線部、１０４…ポリシリコンとしてのＰ型配線部、２０１…サイドウォール、３０１…レジスト、３０２…砒素、４０１…プラズマ酸化珪素膜、６０１…レジスト、８００…灰化装置、８０１…チャンバー、８０２…ＭＦＣ、８０３…ＲＦ駆動電源、８０４…マッチングボックス、８０５…ＲＦ励起領域、８０６…酸素プラズマ、８０７…ウェハ処理領域、８０８…ステージ、８０９…スロットルバルブ、８１０…排気ポンプ、８１１…圧力計、８１２…発光信号検出器、８１３…ＲＦコイル。
【技術分野】
【０００１】
本発明は、半導体ウェハ上にある半導体素子からの、不純物の外方拡散を抑制する方法を提供することを目的とした半導体素子の製造方法及び半導体素子に関する。
【背景技術】
【０００２】
半導体ウェハ上に形成されたポリシリコン領域からの不純物の外方拡散を防止し、ポリシリコンの比抵抗を安定化させる方法が背景技術として知られている。この背景技術について、まず説明する。
【０００３】
半導体ウェハ上に酸化珪素膜を形成した後、ポリシリコン膜を形成し、次にフォトリソグラフ工程を用いて、所望のポリシリコン領域を残してポリシリコン膜をエッチングし除去する。
【０００４】
続けてサイドウォールを形成した後、ＣＶＤ(Chemical Vapor Deposition:化学気相成長)法を用いて不純物の外方拡散を防止するための酸化珪素膜を１０ｎｍ程度形成する。
【０００５】
次にＮ+領域を形成する領域にのみレジストを開口し、燐などのイオン注入を行う。このイオン注入により所望のポリシリコン領域にＮ型の不純物を導入する。続けて、Ｐ+、領域を形成する領域にのみレジストを開口し、硼素等のイオン注入を行うことで所望のポリシリコン領域にＰ型の不純物をイオン注入により導入する。
【０００６】
イオン注入後、ＣＶＤ法による酸化珪素膜を外方拡散防止膜とし、アニールによる活性化処理を行う。アニールを行うことでポリシリコンからの不純物の外方拡散を防止しながら不純物を活性化し、安定した抵抗値を有するポリシリコン領域を形成する。
【０００７】
続けて、特許文献に示されている技術について以下に概略を説明する。
【０００８】
特許文献１では、レジストを灰化する時に、レジストがついていない部分に付随的に形成される酸化珪素膜（特許文献中では、酸化膜と記載されている）を外方拡散の防止膜として用い、ポリシリコン領域からの外方拡散を防止している。
【０００９】
また、特許文献２では、外方拡散を防止するための酸化珪素膜をＣＶＤ法で成膜する。成膜後、酸素と水素の混合ガス中で熱処理を行うことで、熱酸化膜と比べ欠陥の多いＣＶＤ膜中の欠陥を修復するようにしている。
【００１０】
【特許文献１】特開２００１−７２２０号公報
【特許文献２】特開平５−５５４８２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、サイドウォールを形成する時には、ポリシリコン領域が露出するまで酸化珪素膜を異方性ドライエッチングし除去する工程が必要となる。ドライエッチングを行った後のポリシリコン領域は、ドライエッチングによりダメージを受けている。
【００１２】
この技術では、ダメージに対応する処置を行わずにＣＶＤ法により酸化珪素膜を形成しているため、ポリシリコン領域のダメージが修復されていない状態で酸化珪素膜に埋め込まれることとなる。従って、デバイス特性は残留したダメージの影響を受けて不安定なものとなるおそれがあった。
【００１３】
また、特許文献１に示された方法では、ＴＥＯＳ（テトラエトキシシラン）を用いてＣＶＤ法で製造された酸化珪素膜をレジストマスクでエッチングし所望のパターンを得てイオン注入等の工程を行った後、レジスト除去とプラズマ酸化を同時に灰化工程で行っている。
【００１４】
そのため、レジストマスクの下側にあるポリシリコンは、プラズマ酸化を受けることなく、ポリシリコン上に直接ＣＶＤ膜が形成されることとなる。つまり、エッチング処理で荒れた界面上に、界面のダメージを修復する工程を行うことなく、ＣＶＤ法により形成された酸化珪素膜が成膜されることとなる。そのため、ポリシリコン領域にはエッチング時のダメージがそのまま残留することとなり、デバイス特性が不安定なものとなるおそれがあった。
【００１５】
さらに、レジスト除去とプラズマ酸化を同時に行っていることから後述するレジストの「焦げ」が生じない条件でプラズマ酸化を行う必要が生じ、プラズマ酸化の処理速度を抑える必要があり、生産性が低下する問題も抱えていた。
【００１６】
ここで、「焦げ」について説明する。「焦げ」はレジストの灰化速度を上げすぎた時、レジスト上に発生する物質である。「焦げ」の分子構造等は不明であるが、「焦げ」は灰化でも、硫酸を主としたウェットエッチングでも除去することができない物質であることが経験的に知られており、一旦、「焦げ」ができると除去が困難となるため、「焦げ」が発生しない範囲でレジストの灰化を行うことが必要となる。
【００１７】
また、特許文献２に示された方法では、ＣＶＤ法で形成された酸化珪素膜とポリシリコン膜との間に生じる欠陥は修復されるものの、熱処理を行うために起こる半導体ウェハ上の不純物の再分布を防ぐことができないため、特に微細構造を有する半導体素子を製造する方法への展開が困難となる問題があった。
【００１８】
そこで、本発明は、ポリシリコン領域の、ドライエッチングによるダメージを修復し、プラズマ酸化の速度を「焦げ」の発生を回避した上で向上させることでスループットを上げ、かつ半導体ウェハ内部の不純物の再分布を抑制した半導体素子の製造方法及び半導体素子を提供することにある。
【課題を解決するための手段】
【００１９】
上記目的を達成するために、本発明の半導体素子の製造方法は、半導体ウェハ上の一主面上に配置されたレジストを、前記レジストの存在を示す信号が検出されている期間では、酸化性を有するプラズマを用いて前記レジストを灰化処理し除去する処理を行い、前記レジストの存在を示す信号が略消滅した後は、前記灰化処理の条件と比べ、前記半導体ウェハの前記一主面上にあるポリシリコンの酸化速度を上げた条件で酸化処理を行う。
【００２０】
この製造方法によれば、ポリシリコンの酸化時にはレジストの灰化時にはレジストの灰化に適した条件でレジストを灰化するため、レジストの「焦げ」発生を抑えられる。そして、レジストが略消滅した時点から酸化速度を上げるため、レジストの「焦げ」発生を抑えた状態で処理速度の高いプラズマ酸化を実現することができる。さらに、レジストがほぼ消失した後で酸化速度を上げるため、レジストの有無による酸化珪素膜の膜厚分布を小さく抑えることができる。
【００２１】
また、本発明の半導体素子の製造方法は、前記信号は一酸化炭素プラズマの発光色を示す発光信号であることを特徴とする。
【００２２】
この製造方法によれば、プラズマ中に含まれているレジスト起因の物質による発光輝線をモニタすることで、レジストが半導体ウェハ上に残留しているか否かを知ることができ、適切なタイミングで酸化速度を上げる条件に切り替えることが可能となる。
【００２３】
また、本発明の半導体素子の製造方法は、前記灰化処理及び前記酸化処理はプラズマ発生領域とウェハ処理領域が同一反応管の内部にあり、前記プラズマ発生領域より前記ウェハ処理領域へとプラズマを導き前記半導体ウェハをプラズマ処理するダウンフロー型装置を用いて前記半導体ウェハの処理を行なうことを特徴とする。
【００２４】
この製造方法によれば、プラズマを、ウェハと離れたところで発生させることができる。そのためプラズマ発生領域で発生プラズマを発生させるプラズマ放電部と灰化処理部とを空間的に離すことができ、ダメージを起こす荷電粒子を放電部に閉じ込めて、活性種（ラジカル）を主とした反応雰囲気を下流に位置した処理部に送り込み、この反応雰囲気でレジストの除去を行わせることで、低ダメージな灰化及びプラズマ酸化が可能となる。
【００２５】
また、本発明の半導体素子の製造方法は、前記灰化処理は、前記半導体ウェハの単位平方センチあたりの面積に対してプラズマ励起用のＲＦ電力を１．６Ｗ〜４．５Ｗの範囲で印加し、かつ灰化時の反応圧力を５３Ｐａ〜１３３Ｐａの範囲で灰化が行うことを特徴とする。
【００２６】
この製造方法によれば、後述するレジストの「焦げ」発生を防ぐことができ、かつプラズマを安定して立てられるため、安定したプラズマを維持した状態で灰化を行うことが可能となる。
【００２７】
また、本発明の半導体素子の製造方法は、前記酸化処理は、前記半導体ウェハの単位平方センチあたりの面積に対してプラズマ励起用のＲＦ電力を４．８Ｗ〜９．６Ｗの範囲で印加し、かつ酸化時の反応圧力を１３Ｐａ〜６６Ｐａの範囲で酸化が行うことを特徴とする。
【００２８】
この製造方法によれば、酸化速度を灰化時に比べ上げることができるため、半導体ウェハの処理速度を実用的な速度に引き上げることが可能となる。
【００２９】
また、本発明の半導体素子は上記半導体素子の製造方法で製造されている。
【００３０】
この構成によれば、ポリシリコン全面が酸化珪素膜で覆われるため、ポリシリコンからの外方拡散が抑えられ、ポリシリコンの抵抗値が安定する。また、熱処理を行っていないため、半導体ウェハ内部での不純物再分布を生じさせることがない。そのため、微細化に適した半導体素子を得ることが可能となる。
【発明を実施するための最良の形態】
【００３１】
本発明を具体化した一実施形態について、図面を参照して説明する。図１〜７は本発明を実施した時の工程断面図である。この工程断面図は本実施形態を説明するためのもので、膜厚などの比率は説明の都合上、実際のものと変えている場合がある。また、図８はレジストの灰化及びプラズマ酸化膜形成に用いられる、灰化装置の概略を示す断面図である。
【００３２】
まず、図１について説明する。図１はポリシリコン配線を形成した後の工程断面図である。半導体ウェハ１０１の第一主面上に形成したＳＴＩ（Shallow Trench Isolation：浅溝素子分離）領域１０２上にポリシリコンからなるＮ型配線部１０３、Ｐ型配線部１０４が形成されている。
【００３３】
次に、図２について説明する。図２は酸化珪素膜でサイドウォールを形成した後の工程断面図である。酸化珪素膜をＣＶＤ(Chemical Vapor Deposition:化学気相成長)法にて成膜し、その後異方性を有するドライエッチングを行うことでサイドウォール２０１を形成している。このドライエッチングは、Ｎ型配線部１０３、Ｐ型配線部１０４の上部が露出するまで行うため、Ｎ型配線部１０３、Ｐ型配線部１０４はドライエッチングによるダメージを受けている。
【００３４】
次に、図３について説明する。図３はＮ型配線部への不純物導入工程を行った後の工程断面図である。
【００３５】
半導体ウェハの第一主面にレジスト３０１を塗布し、Ｎ型配線部１０３が形成される領域のみ開口し、例えば砒素３０２を打ち込みエネルギーを３０ＫｅＶ、ドーズ量を３ｅ１５ｃｍ-2程度でイオン注入する。この工程により、Ｎ型配線部１０３にＮ型の不純物となる砒素が導入される。
【００３６】
ここで、灰化装置８００について図面を用いて簡単に説明する。図８は、灰化装置の概略の断面図である。石英で作られたチャンバー８０１には、ＭＦＣ（マスフローコントローラ）８０２を通して酸素が導入される。
【００３７】
そして、チャンバー８０１内部に酸素プラズマ８０６を立てるため、ＲＦ駆動電源８０３から１３．５６ＭＨｚのＲＦ電力を、インピーダンス整合をとるためのマッチングボックス８０４を通して、ＲＦコイル８１３に供給する。チャンバー８０１中に導入された酸素がＲＦ励起領域８０５に流れていき、ＲＦ電力により励起され、酸素プラズマ８０６が発生する。
【００３８】
酸素プラズマ８０６はガスフローに従って下流に流れていき、ウェハ処理領域８０７に導かれていく。ウェハ処理領域８０７には、金属アルミニウムの周りを酸化アルミニウムでコーティングしたステージ８０８が備えられている。ステージ８０８上には、半導体ウェハ１０１が置かれている。酸素プラズマ８０６はウェハ処理領域８０７にあるステージ８０８に置かれた半導体ウェハ１０１上に導かれ、半導体ウェハ１０１上で灰化やプラズマ酸化等の工程が行われる。そして、灰化やプラズマ酸化等の工程を終えた酸素プラズマ８０６は、さらに下流側に設置されているスロットルバルブ８０９、排気ポンプ８１０を通して外部へ排気されていく。
【００３９】
スロットルバルブ８０９は、チャンバー８０１の下流部に備えられた圧力計８１１からフィードバックを受けて制御されており、常に所定の圧力を維持するよう制御されている。
【００４０】
また、チャンバー８０１の外側には、プラズマの発光スペクトルをモニタする発光信号検出器８１２が備えられている。有機物であるレジストを酸素で灰化する際には、一酸化炭素が発生する。そこで、この一酸化炭素の発光信号をモニタすることで半導体ウェハ１０１上のレジストの有無を判別することができる。
【００４１】
上述の灰化装置８００を用いてレジスト３０１を灰化する。アッシングの条件は、直径８インチ（≒２０ｃｍ）の半導体ウェハ１０１を用いた場合、例えばＲＦ電力１０００Ｗ、反応圧力５００ｍＴｏｒｒ（≒６７Ｐａ）で行われる。灰化に必要とされるＲＦ電力は半導体ウェハ１０１の面積で規格化することができ、１０００Ｗ、８インチの半導体ウェハ１０１を処理する場合、約３．２Ｗ／ｃｍ2で灰化を行うこととなる。例えば、ウェハの直径を変えた場合には、３．２Ｗ／ｃｍ2とウェハの面積を掛ければ、必要となるＲＦ電力を求めることができる。
【００４２】
本実施形態では、３．２Ｗ／ｃｍ2、６７Ｐａという条件で灰化を行っているが、これはＲＦ電力として１．６Ｗ／ｃｍ2〜４．５Ｗ／ｃｍ2、反応圧力として５３Ｐａ〜１３３Ｐａの範囲で設定可能である。１．６Ｗ／ｃｍ2未満のＲＦ電力を用いると、プラズマが立たなくなり灰化が行えなくなる。また４．５Ｗ／ｃｍ2を超えるＲＦ電力を用いると、レジストに「焦げ」が発生してしまう。また、５３Ｐａ未満の反応圧力、１３３Ｐａを超える反応圧力を用いると、プラズマが立たなくなり灰化が行えなくなる。
【００４３】
より望ましいプロセス条件範囲としては、ＲＦ電力として２．５Ｗ／ｃｍ2〜３．８Ｗ／ｃｍ2、反応圧力として６６Ｐａ〜１１０Ｐａがより望ましい範囲となる。この範囲内では、プラズマが安定して立ち、しかもレジストの「焦げ」発生の心配はほぼ無く、適切な灰化レートが得られる。
【００４４】
本実施形態で用いた値である３．２Ｗ／ｃｍ2、６７Ｐａという条件で灰化すると、半導体ウェハ１０１の状態にもよるが、おおよそ１分程度で灰化が完了する。この条件で灰化した場合、レジスト３０１が無い領域でのプラズマ酸化珪素膜４０１の膜厚は、４ｎｍ程度となる。
【００４５】
図４はレジストを灰化した直後の工程断面図である。レジスト３０１の除去は酸素プラズマによる灰化を用いて行っている。レジスト３０１に覆われていないＮ型配線部１０３上にはプラズマ酸化珪素膜４０１が形成している。この時点では、レジスト３０１に覆われていたＰ型配線部１０４上にはプラズマ酸化膜４０１は形成されていない。レジスト３０１が半導体ウェハ１０１上から消失すると、灰化装置８００についている発光信号検出器８１２で受ける一酸化炭素の信号強度がほぼ消失する。
【００４６】
発光信号検出器８１２で受ける一酸化炭素の信号強度がほぼ消失した後、続けてプラズマ酸化を行う。プラズマ酸化時には、レジスト３０１は消失しているのでレジスト３０１の「焦げ」を心配する必要がなくなる。そこでＲＦ電力を５０％上げ１８００Ｗ（≒６Ｗ／ｃｍ2）、また反応圧力も清浄性を保ちやすい低圧側に条件をふり、３００ｍＴｏｒｒ（≒４０Ｐａ）まで下げてプラズマ酸化を行う。この状態で１分酸化を行うと、レジスト３０１が存在していた領域でも、５ｎｍ程度のプラズマ酸化珪素膜４０１が形成される。
【００４７】
なお、プラズマ酸化の条件としては、本実施形態では、ＲＦ電力として６Ｗ／ｃｍ2、反応圧力として４０Ｐａを用いたが、これはＲＦ電力として、４．８Ｗ／ｃｍ2〜９．６Ｗ／ｃｍ2、反応圧力として１３Ｐａ〜６６Ｐａの範囲で設定可能である。４．８Ｗ／ｃｍ2未満のＲＦ電力で処理すると、形成される酸化珪素膜の膜質が悪くなるため実用的ではない。また、９．６Ｗ／ｃｍ2を超えるＲＦ電力を加えるのは処理装置のハードウェア的な限界、具体的には異常放電が生じる可能性が出てくるため酸化処理が困難となる。また、反応圧力として１３Ｐａ未満では、プラズマが立たないため、処理が行えない。また、６６Ｐａを超える反応圧力では、酸化レートが遅くなるため実用的ではない。
【００４８】
より望ましいプロセス条件範囲としては、ＲＦ電力として４．８Ｗ／ｃｍ2〜８Ｗ／ｃｍ2、反応圧力として２７Ｐａ〜５３Ｐａがより望ましい範囲となる。この範囲内では、プラズマが安定して立ち、しかも形成される酸化珪素膜の膜質も十分優れたものが得られる上、適切な酸化レートが得られる。
【００４９】
図５はレジストの灰化に続けて行うプラズマ酸化が終了した直後の工程断面図である。レジスト３０１に覆われていた領域も、プラズマ酸化工程で酸化される。また、同時にＮ型配線部１０３、Ｐ型配線部１０４を形成する際に用いられたドライエッチング工程でのダメージも、プラズマ酸化膜に吸収され回復する。
【００５０】
なお、プラズマ酸化時、酸化速度を上げる条件で酸化を行うと、半導体ウェハ１０１の処理時間はおおよそ２分（灰化１分＋プラズマ酸化１分）で済む。
【００５１】
一方、プラズマ酸化時、処理条件を灰化の条件をそのまま用いると、同一のプラズマ酸化珪素膜の膜厚を得るためには、２分程度の処理時間が必要となる。従って、一枚の半導体ウェハ１０１の処理時間はおおよそ３分（アッシング１分＋プラズマ酸化２分）を必要とする。単純計算では、スループットを５０％向上させることができる。半導体ウェハ１０１の入れ替え等の時間を考慮しても、処理能力は３０％程度向上し、灰化装置４００の原価償却に要する期間は３０％程度短縮される。
【００５２】
次に、Ｐ型配線部１０４への不純物導入工程を以下のように行う。
【００５３】
半導体ウェハ１０１の第一主面にレジスト６０１を塗布し、Ｐ型配線部１０４が形成される領域のみ開口し、例えば硼素を打ち込みエネルギーを３ＫｅＶ、ドーズ量を３ｅ１５ｃｍ-2程度でイオン注入する。この工程により、Ｐ型配線部１０４が必要な領域に不純物が導入される。図６は、レジストをパターニングした直後の工程断面図である。レジスト６０１は通常のフォトリソグラフ工程を用いて、所望のパターンとなるよう形成される。
【００５４】
次にレジスト６０１を除去し、同時にプラズマ酸化珪素膜４０１を形成する。レジスト除去及びプラズマ酸化珪素膜４０１はＮ型配線部１０３を処理した条件と同一の条件を用いて処理する。この際、Ｎ型配線部１０３とＰ型配線部１０４は相補的に作られるため、Ｎ型配線部１０３の作成時にレジスト３０１で覆われていた領域は露出され、レジストで覆われていなかった部分はレジスト６０１で覆われる。従ってＮ型配線部１０３上のプラズマ酸化珪素４０１の膜厚とＰ型配線部１０４上のプラズマ酸化珪素４０１とは平準化され、半導体ウェハ１０１上でのＮ型配線部１０３上のプラズマ酸化珪素４０１の膜厚とＰ型配線部１０４上のプラズマ酸化珪素４０１の膜厚は、最終的には１２ｎｍ程度で均一に形成される。
【００５５】
図７は、灰化とプラズマ酸化が終了した直後の工程断面図である。Ｎ型配線部１０３とＰ型配線部１０４とを覆うプラズマ酸化膜４０１はＮ型配線部１０３とＰ型配線部１０４でほぼ同じ値となっており、ばらつきの少ない外方拡散防止膜が形成できている。
【００５６】
なお、本実施形態では、ＳＴＩ領域１０２上のＮ型配線部１０３とＰ型配線部１０４について説明したが、ＮＭＯＳ、ＰＭＯＳのトランジスタのゲート領域でも同様に相補的に外方拡散防止膜が形成されており、トランジスタ領域でもばらつきの少ない外方拡散防止膜が形成できている。
【００５７】
また、本実施形態では、半導体ウェハ１０１に熱をかける処理は行われていない。従って、イオン注入等の工程で形成された半導体ウェハ１０１中の不純物分布はイオン注入終了後の分布をそのまま残しており、熱拡散等による不純物の拡散が生じていない。つまり、急峻な不純物分布を要する微細半導体素子の製造について優れた製造方法を得ることができた。
【００５８】
次に、本実施形態の効果について記述する。
（１）レジスト３０１、６０１を灰化する期間は低いＲＦ電力で処理しているため、レジストの「焦げ」の発生を効果的に抑えることができた。また、レジスト３０１、６０１が灰化されたタイミングでＲＦ電力を５０％程度上げることでプラズマ酸化速度を上げるため、レジストの「焦げ」の発生を抑えながら短時間でプラズマ酸化珪素膜が形成できる。
【００５９】
また、ＣＭＯＳを作る際には、レジスト３０１、６０１はほぼ相補的な配置を成しているため、ＮＭＯＳ、ＰＭＯＳともほぼ同じプラズマ酸化膜膜厚を得ることができる。
（２）プラズマから発せられる一酸化炭素の発光スペクトルをモニタした信号に基づき、レジスト３０１、６０１の残りを検出するようにしたため、レジスト３０１、６０１がエッチングし終わった時から即時にプラズマ酸化に適した条件に切り替えることができ、半導体ウェハ１０１の一枚あたりの処理時間を短縮することができる。
（３）プラズマ発生領域とウェハ処理領域とが離れた状態で、同一反応管の内部にあり、プラズマ発生領域よりウェハ処理領域へとプラズマを移動させて半導体ウェハ１０１をプラズマ処理するダウンフロー型装置８００を用いて半導体ウェハ１０１の処理を行ったため、酸素のラジカルを主体とした灰化やプラズマ酸化処理を行うことができ、イオン化した酸素を用いる場合と比べ半導体ウェハ１０１に与えるダメージが小さい状態で処理することができる。
（４）灰化処理をＲＦ電力を１０００Ｗ（直径８インチ≒２０ｃｍの半導体ウェハ１０１を使用；３．２Ｗ／ｃｍ2のＲＦ電力を使用）、反応圧力を５００ｍＴｏｒｒ（≒６７Ｐａ）、酸素を用いて灰化したため、レジスト３０１、６０１に「焦げ」を作ることなく、１ウェハあたり1分程度でアッシングを行うことができる。
（５）プラズマ酸化時のＲＦ電力１８００Ｗ（直径８インチ≒２０ｃｍの半導体ウェハ１０１を使用；６Ｗ／ｃｍ2のＲＦ電力を使用）、反応圧力３００ｍＴｏｒｒ（≒４０Ｐａ）、酸素を用いてプラズマ酸化したため、１ウェハあたり1分程度で外方拡散を防止するための酸化珪素膜を得ることができる。また、ドライエッチングにより発生したポリシリコンのダメージ層を酸化珪素膜にしたため、ダメージ残りを抑制することができる。
（６）ポリシリコンを用いた素子に関して、ドライエッチング起因のダメージがある部分をプラズマ酸化により取り除くと同時にプラズマ酸化珪素膜に変換したため、不純物の外方拡散をも抑えることができ、低ダメージ、高再現性を持つ半導体素子を形成することが可能となる。
＜変形例＞
・前記実施形態では、純酸素を用いて灰化やプラズマ酸化を行った例について述べているが、これはもちろん酸化雰囲気をもつ他のガスを用いても良い。また、灰化とプラズマ酸化との切り替えの際にガス種を変えることがあっても良い。
【００６０】
・前記実施形態では、一酸化炭素の発光スペクトルをモニタしてレジストのアッシング終了を検知したが、これはもちろんレジスト由来の発光スペクトルを用いるものであれば良い。
【００６１】
・前記実施形態では、発光スペクトル強度をモニタしてレジストのアッシング終了を検知する判別方法として、一酸化炭素の発光スペクトルがほぼ消失した時点としているが、これは、場合により一酸化炭素の発光スペクトルが定常状態より低下した時点や、一酸化炭素の発光スペクトルがほぼ消失してから５秒後など、一酸化炭素の発光スペクトルの変動を基に判定しても良い。
【図面の簡単な説明】
【００６２】
【図１】ＳＴＩ領域上にポリシリコン領域を形成した直後の工程断面図。
【図２】サイドウォールを形成した後の工程断面図。
【図３】Ｎ型配線部への不純物導入工程を行った後の工程断面図。
【図４】レジストを灰化した直後の工程断面図。
【図５】プラズマ酸化が終了した直後の工程断面図。
【図６】レジストをパターニングした直後の工程断面図。
【図７】灰化とプラズマ酸化が終了した直後の工程断面図。
【図８】灰化装置の概略の断面図。
【符号の説明】
【００６３】
１０１…半導体ウェハ、１０２…ＳＴＩ領域、１０３…ポリシリコンとしてのＮ型配線部、１０４…ポリシリコンとしてのＰ型配線部、２０１…サイドウォール、３０１…レジスト、３０２…砒素、４０１…プラズマ酸化珪素膜、６０１…レジスト、８００…灰化装置、８０１…チャンバー、８０２…ＭＦＣ、８０３…ＲＦ駆動電源、８０４…マッチングボックス、８０５…ＲＦ励起領域、８０６…酸素プラズマ、８０７…ウェハ処理領域、８０８…ステージ、８０９…スロットルバルブ、８１０…排気ポンプ、８１１…圧力計、８１２…発光信号検出器、８１３…ＲＦコイル。
【特許請求の範囲】
【請求項１】
半導体ウェハ上の一主面上に配置されたレジストを、前記レジストの存在を示す信号が検出されている期間では、酸化性を有するプラズマを用いて前記レジストを灰化し除去する処理を行う工程と、前記レジストの存在を示す信号が略消滅した後は、前記灰化の条件と比べ、前記半導体ウェハの前記一主面上にあるポリシリコンの酸化速度が高い条件で、前記灰化の処理に続けて酸化処理を行う工程とを有することを特徴とする半導体素子の製造方法。
【請求項２】
前記信号は一酸化炭素プラズマの発光色を示す発光信号であることを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項３】
前記灰化処理及び前記酸化処理はプラズマ発生領域とウェハ処理領域とが離れた状態で同一反応管の内部にあり、前記プラズマ発生領域より前記ウェハ処理領域へとプラズマを移動させて前記半導体ウェハをプラズマ処理するダウンフロー型装置を用いて前記半導体ウェハの処理を行うことを特徴とする請求項１又は２に記載の半導体素子の製造方法。
【請求項４】
前記灰化処理は、前記半導体ウェハの単位平方センチあたりの面積に対してプラズマ励起用のＲＦ電力を１．６Ｗ〜４．５Ｗの範囲で印加し、かつ灰化時の反応圧力を５３Ｐａ〜１３３Ｐａの範囲で灰化を行うことを特徴とする請求項１〜３のいずれか一項に記載の半導体素子の製造方法。
【請求項５】
前記酸化処理は、前記半導体ウェハの単位平方センチあたりの面積に対してプラスマ励起用のＲＦ電力を４．８Ｗ〜９．６Ｗの範囲で印加し、かつ酸化時の反応圧力を１３Ｐａ〜６６Ｐａの範囲で酸化を行うことを特徴とする請求項１〜４のいずれか一項に記載の半導体素子の製造方法。
【請求項６】
請求項１から５のいずれか一項に記載の製造方法で製造された半導体素子。
【請求項１】
半導体ウェハ上の一主面上に配置されたレジストを、前記レジストの存在を示す信号が検出されている期間では、酸化性を有するプラズマを用いて前記レジストを灰化し除去する処理を行う工程と、前記レジストの存在を示す信号が略消滅した後は、前記灰化の条件と比べ、前記半導体ウェハの前記一主面上にあるポリシリコンの酸化速度が高い条件で、前記灰化の処理に続けて酸化処理を行う工程とを有することを特徴とする半導体素子の製造方法。
【請求項２】
前記信号は一酸化炭素プラズマの発光色を示す発光信号であることを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項３】
前記灰化処理及び前記酸化処理はプラズマ発生領域とウェハ処理領域とが離れた状態で同一反応管の内部にあり、前記プラズマ発生領域より前記ウェハ処理領域へとプラズマを移動させて前記半導体ウェハをプラズマ処理するダウンフロー型装置を用いて前記半導体ウェハの処理を行うことを特徴とする請求項１又は２に記載の半導体素子の製造方法。
【請求項４】
前記灰化処理は、前記半導体ウェハの単位平方センチあたりの面積に対してプラズマ励起用のＲＦ電力を１．６Ｗ〜４．５Ｗの範囲で印加し、かつ灰化時の反応圧力を５３Ｐａ〜１３３Ｐａの範囲で灰化を行うことを特徴とする請求項１〜３のいずれか一項に記載の半導体素子の製造方法。
【請求項５】
前記酸化処理は、前記半導体ウェハの単位平方センチあたりの面積に対してプラスマ励起用のＲＦ電力を４．８Ｗ〜９．６Ｗの範囲で印加し、かつ酸化時の反応圧力を１３Ｐａ〜６６Ｐａの範囲で酸化を行うことを特徴とする請求項１〜４のいずれか一項に記載の半導体素子の製造方法。
【請求項６】
請求項１から５のいずれか一項に記載の製造方法で製造された半導体素子。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２００６−４１３２７（Ｐ２００６−４１３２７Ａ）
【公開日】平成１８年２月９日（２００６．２．９）
【国際特許分類】
【出願番号】特願２００４−２２１３７９（Ｐ２００４−２２１３７９）
【出願日】平成１６年７月２９日（２００４．７．２９）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成１８年２月９日（２００６．２．９）
【国際特許分類】
【出願日】平成１６年７月２９日（２００４．７．２９）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]