半導体素子の製造方法
【課題】 成長用基板の上に形成する半導体層が薄くても、再現性よく半導体層から成長用基板を分離する方法が望まれる。
【解決手段】 表面に凹凸が形成された成長用基板の、該表面の凸部の上面に離散的に分布し、化合物半導体からなる複数の支柱を形成する。支柱によって成長用基板の上に支えられ、化合物半導体からなる半導体層を形成する。半導体層の上に、支持基板を接着する。成長用基板を半導体層から分離する。
【解決手段】 表面に凹凸が形成された成長用基板の、該表面の凸部の上面に離散的に分布し、化合物半導体からなる複数の支柱を形成する。支柱によって成長用基板の上に支えられ、化合物半導体からなる半導体層を形成する。半導体層の上に、支持基板を接着する。成長用基板を半導体層から分離する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、成長用基板の上に半導体層を形成した後、半導体層から成長用基板を分離する半導体素子の製造方法に関する。
【背景技術】
【０００２】
発光ダイオード等の光半導体素子の従来の製造方法の一例について説明する。まず、成長用基板の上に、ｎ型半導体層、発光層、及びｐ型半導体層を成長させる。成長用基板が絶縁性である場合には、ｐ型半導体層及び発光層の一部を除去してｎ型半導体層を露出させる。ｎ型半導体層の露出した領域、及び露出しているｐ型半導体層に電極を形成する。
【０００３】
成長用基板は、その上に成長させる半導体層の結晶品質に大きな影響を与える。また、成長用基板の導電性、熱伝導性、光吸収係数等の物性が、光半導体素子の電気特性、熱特性、及び光学特性に影響する。結晶性のよい半導体層を形成するために適した成長用基板が、導電性、熱伝導性、光吸収係数等の物性の点で好ましいものであるとは限らない。
【０００４】
半導体層を成長させた後、成長用基板を半導体層から分離した光半導体素子が提案されている。最終的に成長用基板が分離されるため、成長用基板として、半導体層の結晶成長に最適のものを選択することができる。成長用基板と半導体層との間に配置される層に空孔を生じさせることにより、成長用基板を半導体層から分離することができる（特許文献１、２）。また、成長用基板と半導体層との間に剥離層を配置し、この剥離層をエッチングすることにより、成長用基板を半導体層から分離することができる（特許文献３）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０００−２２８５３９号公報
【特許文献２】特開２００２−２４１１９２号公報
【特許文献３】特開２００４−１７２３５１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
成長用基板の上に形成する半導体層が薄くても、再現性よく半導体層から成長用基板を分離する方法が望まれる。従来の方法では、半導体層から成長用基板を再現性よく分離することが困難であった。
【課題を解決するための手段】
【０００７】
本発明の一観点によると、
表面に凹凸が形成された成長用基板の、該表面の凸部の上面に離散的に分布し、化合物半導体からなる複数の支柱を形成する工程と、
前記支柱によって前記成長用基板の上に支えられ、化合物半導体からなる半導体層を形成する工程と、
前記半導体層の上に、支持基板を接着する工程と、
前記成長用基板を前記半導体層から分離する工程と
を有する半導体素子の製造方法が提供される。
【発明の効果】
【０００８】
支持基板を接着した後、再現性よく、成長用基板を半導体層から分離することができる。
【図面の簡単な説明】
【０００９】
【図１−１】（１Ａ）は、実施例で用いる成長用基板の断面図であり、（１Ｂ）はその平面図である。
【図１−２】（１Ｃ）〜（１Ｆ）は、実施例による方法で製造される半導体素子の製造途中段階における断面図である。
【図１−３】（１Ｇ）、（１Ｈ）は、実施例による方法で製造される半導体素子の製造途中段階における断面図である。
【図１−４】（１Ｉ）、（１Ｊ）は、実施例による方法で製造される半導体素子の製造途中段階における断面図である。
【図１−５】（１Ｋ）、（１Ｌ）は、実施例による方法で製造される半導体素子の製造途中段階における断面図である。
【図２】実施例及び比較例による方法で作製した試料の接続部の割合を示すグラフである。
【図３】成長用基板の凹部の側面の傾斜角を説明する線図である。
【図４】実施例の変形例による方法で用いる成長用基板の平面図である。
【発明を実施するための形態】
【００１０】
図１Ａ〜図１Ｌを参照して、実施例による半導体素子の製造方法について説明する。
【００１１】
図１Ａに示すように、成長用基板１０の表面に複数の凹部１１を形成する。実施例では、成長用基板１０として、Ｃ面サファイア基板を用いる。凹部１１の形成には、通常のフォトリソグラフィ技術を用いる。成長用基板１０のエッチングには、例えばＢＣｌ３、Ｃｌ２、及びＡｒの混合ガスの誘導結合プラズマを用いた反応性イオンエッチングが用いられる。凹部１１の側面（段差面）は、成長用基板１０の元の表面に対して、ほぼ垂直である。凹部１１が形成されていない領域（凸部の上面）は平坦である。
【００１２】
図１Ｂに、凹部１１が形成された成長用基板１０の平面図を示す。図１Ｂの一点鎖線１Ａ−１Ａにおける断面図が図１Ａに相当する。凹部１１は、正三角形を敷き詰めた三角格子の格子点に配置される。凹部１１の各々の平面形状は円形である。凹部１１の平面形状の直径をＷｂとし、最近接の凹部１１の間隔をＷｄとする。また、図１Ａに示したように、凹部１１の深さをＤとする。一例として、凹部１１の深さＤは１μｍであり、直径Ｗｂは６μｍであり、間隔Ｗｄは１１μｍである。
【００１３】
図１Ｃに示すように、成長用基板１０を有機金属化学気相成長（ＭＯＣＶＤ）装置に搬入し、成長用基板１０の凸部の上面及び凹部１１の底面に、ＧａＮからなる下地層１２を形成する。成長条件は、例えば下記の通りである。
・トリメチルガリウム（ＴＭＧ）供給量 １１μｍｏｌ／ｍｉｎ
・キャリアガス 窒素ガス（１３．５ＳＬＭ）と水素ガス（４．５ＳＬＭ）
・アンモニアガス（ＮＨ３）供給量 ３．３ＳＬＭ
・成長温度 ５２５℃
上述の条件で、Ｖ／ＩＩＩ比は１４０００である。ここで、Ｖ／ＩＩＩ比は、供給される原料中のＩＩＩ族元素のモル数に対するＶ族元素のモル数の比と定義される。下地層１２の厚さは、凹部１１の深さＤよりも薄くする。凹部１１の深さＤが１μｍのとき、例えば下地層１２の厚さを２００ｎｍとする。このように高いＶ／ＩＩＩ比を採用すると、Ｇａのマイグレーションが促進され、面内で偏りなくＧａＮ膜が成長する。これにより、表面の凹凸の高さ及びピッチが面内に亘ってほぼ揃った下地層１２が得られる。凹部１１の側面には、下地層１２が形成されない。
【００１４】
仮に、３０００未満の低いＶ／ＩＩＩ比を採用すると、Ｇａのマイグレーションが促進されず、原料ガスの気流の影響を受けて、ＧａＮが成長し易い領域と、成長し難い領域との差が顕著に現れる。このため、下地層１２は離散的に分布する島状構造になってしまう。良好な下地層１２を得るために、成長時のＶ／ＩＩＩ比を３０００〜２５０００の範囲内にすることが好ましい。ＴＭＧの供給量は、８μｍｏｌ／ｍｉｎ〜２３μｍｏｌ／ｍｉｎの範囲内とすることが好ましく、９μｍｏｌ／ｍｉｎ〜１５μｍｏｌ／ｍｉｎの範囲内とすることがより好ましい。ＮＨ３の供給量は、０．５ＳＬＭ〜５．５ＳＬＭの範囲内とすることが好ましい。
【００１５】
成長温度は、４２５℃〜６２５℃の範囲内とすることが好ましい。成長速度は、５ｎｍ／ｍｉｎ〜４０ｎｍ／ｍｉｎの範囲内とすることが好ましい。
【００１６】
図１Ｄから図１Ｆまでの工程について説明する。下地層１２（図１Ｃ）を形成した後、ＴＭＧの供給を停止させ、基板温度を１０００℃まで上昇させる。成長条件の異なる第１工程と第２工程とを交互に繰り返すことにより、ＧａＮからなる半導体層１３（図１Ｆ）を形成する。繰り返し回数は、例えば４回とする。
【００１７】
第１工程の成長条件は、例えば下記の通りである。
・ＴＭＧ供給量 ２３μｍｏｌ／ｍｉｎ
・キャリアガス 窒素ガス（６ＳＬＭ）と水素ガス（７．５ＳＬＭ）
・ＮＨ３供給量 ２．２ＳＬＭ
・成長時間 膜厚２０ｎｍになる時間
第２工程の成長条件は、例えば下記の通りである。
・ＴＭＧ供給量 ４５μｍｏｌ／ｍｉｎ
・キャリアガス 窒素ガス（６ＳＬＭ）と水素ガス（７．５ＳＬＭ）
・ＮＨ３供給量 ４．４ＳＬＭ
・成長時間 膜厚８０ｎｍになる時間
第１工程では、縦方向の成長が支配的となり、第２工程では、横方向（面内方向）の成長が支配的となる。第１工程と第２工程とを交互に繰り返す過程で、供給されるＧａ原子及びＮ原子が基板表面に吸着されて膜が成長する反応と、成長したＧａＮが分解し脱離する反応とが生じる。
【００１８】
ここで、第１工程で「縦方向成長が支配的」とは、横方向成長速度をＶｓ、縦方向成長速度をＶｎとしたとき、第１工程のＶｎ／Ｖｓが、第２工程のＶｎ／Ｖｓよりも大きいことを意味する。また、第２工程で「横方向成長が支配的」とは、第２工程のＶｓ／Ｖｎが、第１工程のＶｓ／Ｖｎよりも大きいことを意味する。
【００１９】
第１工程で、下地層１２（図１Ｃ）のうち成長核となる部分から結晶が成長すると同時に、結晶性の低い部分においては、熱によってＧａＮが分解する。分解によって生成された窒素がガスとなって成長用基板１０から脱離する。これにより、凹部１１の間の領域（凸部の上面）に離散的に分布する支柱１３ａ（図１Ｄ）が形成される。なお、ＧａＮが分解することにより生成された金属Ｇａは成長用基板１０の上に残る。凹部１１の底面には、成長用がガスが供給されにくいため、ＧａＮの分解が支配的になり、支柱１３ａは形成されない。
【００２０】
結晶成長の核となる部分以外の下地層１２の結晶性を低くするために、下地層１２の成長温度は、上述のように、半導体層１３の成長温度よりも低い４２５℃〜６２５℃の範囲内とすることが好ましい。
【００２１】
第２工程では、横方向の成長が支配的になり、支柱１３ａの先端から横方向に張り出した庇部１３ｂ（図１Ｅ）が形成される。例えば、原料ガスの供給量を増やすことにより、横方向成長を支配的にすることができる。庇部１３ｂの端面には、ＧａＮの（１１−２２）面が現れる。ここで、「−２」は、２のオーバーバーを意味する。庇部１３ｂが形成されると、次の第１工程で、その下の空洞にＮＨ３が供給され難くなり、ＧａＮの分解及び窒素の脱離が促進される。これにより支柱１３ａが細くなる。凹部１１内にもＮＨ３が供給され難いため、凹部１１の底面においては、ＧａＮの分解と窒素の脱離とが促進される。
【００２２】
庇部１３ｂの張り出し量が長くなると、相互に隣り合う支柱１３ａから成長した庇部１３ｂ同士が接触する。凹部１１の上方においても、庇部１３ｂ同士が接触することにより、面内方向に連続し、平滑な表面を有する半導体層１３（図１Ｆ）が形成される。半導体層１３は、複数の支柱１３ａによって成長用基板１０の上方に支持される。支柱１３ａの間には、空洞１３ｃが残る。空洞１３ｃは、面内方向に連通している。凹部１１内には支柱１３ａが配置されない。横方向に成長した部分（空洞１３ｃの上の部分）には、成長用基板１０と支柱１３ａとの界面から成長する欠陥が導入され難いため、結晶性の高い半導体層１３が得られる。
【００２３】
成長用基板１０の凸部の上面から半導体層１３の上面までの高さは、約４００ｎｍである。
【００２４】
ＧａＮ膜の成長と、分解及び脱離とを並行して生じさせるために、第１工程及び第２工程の成長温度は、８００℃〜１２００℃の範囲内にすることが好ましい。第１工程において、ＴＭＧの供給量を１０μｍｏｌ／ｍｉｎ〜３０μｍｏｌ／ｍｉｎの範囲内とし、ＮＨ３の供給量を１ＳＬＭ〜３ＳＬＭの範囲内とすることが好ましい。第２工程においては、ＴＭＧ供給量を３０μｍｏｌ／ｍｉｎ〜７０μｍｏｌ／ｍｉｎの範囲内とし、ＮＨ３の供給量を３ＳＬＭ〜７ＳＬＭの範囲内とすることが好ましい。
【００２５】
半導体層１３に、ｎ型ドーパントとしてＳｉをドープしてもよい。Ｓｉの濃度が高くなると横方向成長し難くなるため、Ｓｉ濃度は、５×１０１７ｃｍ−３以下にすることが好ましい。
【００２６】
図１Ｇに示すように、半導体層１３の上に、ｎ型ＧａＮからなるｎ型半導体層２０を形成する。ｎ型半導体層２０の厚さは、例えば３μｍ〜１０μｍの範囲内である。ｎ型不純物としてＳｉが用いられ、その濃度は例えば約５×１０１８ｃｍ−３である。Ｓｉ原料として、例えばＳｉＨ４が用いられる。
【００２７】
成長条件は、例えば下記の通りである。
・成長温度 １０００℃
・ＴＭＧ供給量 ４５μｍｏｌ／ｍｉｎ
・ＮＨ３供給量 ４．４ＳＬＭ
なお、成長温度を９８０℃〜１０２０℃の範囲内としてもよい。ＴＭＧ供給量を１０μｍｏｌ／ｍｉｎ〜７０μｍｏｌ／ｍｉｎの範囲内とし、ＮＨ３供給量を３．３ＳＬＭ〜５．５ＳＬＭの範囲内としてもよい。Ｖ／ＩＩＩ比は、２０００〜２２５００の範囲内とすることが好ましく、３０００〜８０００の範囲内とすることが、平坦性及び結晶性の点でより好ましい。成長速度は、０．５μｍ／ｈ〜５μｍ／ｈの範囲内とすることが好ましい。図１Ｇでは、半導体層１３とｎ型半導体層２０との境界を明示しているが、実際には、両者ともＧａＮで形成され、同一チャンバ内で連続して成長されるため、両者の境界が明瞭に識別できるわけではない。
【００２８】
ｎ型半導体層２０の上に歪緩和層２１を形成する。歪緩和層２１は、例えば交互に積層された厚さ２ｎｍのＧａＮ層と厚さ２ｎｍのＩｎ０．２Ｇａ０．８Ｎ層とを含み、合計の厚さは例えば１２０ｎｍである。なお、各層の厚さ及び積層数を変えることにより、合計の膜厚を５０ｎｍ〜３００ｎｍの範囲内にしてもよい。歪緩和層２１の成長条件は、例えば下記の通りである。
・成長温度 ７３０℃〜７９０℃
・ＴＭＧ供給量 ３．６μｍｏｌ／ｍｉｎ
・トリメチルインジウム（ＴＭＩ）供給量 ３．６μｍｏｌ／ｍｉｎ
・ＮＨ３供給量 ３．３ＳＬＭ〜５．５ＳＬＭ
ＧａＮ層の成長時には、ＴＭＩの供給が停止される。ＴＭＧの供給量及びＴＭＩの供給量を１μｍｏｌ／ｍｉｎ〜１０μｍｏｌ／ｍｉｎの範囲内としてもよい。ただし、ＴＭＧの供給量とＴＭＩの供給量との比は、Ｉｎ組成比が０．２になるように調整される。
【００２９】
歪緩和層２１にＳｉをドープしてもよい。Ｓｉ濃度は、例えば５×１０１７ｃｍ−３以下とする。また、ＩｎｘＧａ１−ｘＮ層（０＜ｘ＜０．２）と、Ｉｎ０．２Ｇａ０．８Ｎ層とが交互に積層された構造としてもよい。
【００３０】
歪緩和層２１の上に発光層２２を形成する。発光層２２は、交互に積層されたＧａＮからなる厚さ１４ｎｍの障壁層と、Ｉｎ０．３５Ｇａ０．６５Ｎからなる厚さ２．２ｎｍの井戸層とを含む。障壁層及び井戸層の層数は、それぞれ５である。発光層２２の成長条件は、例えば下記の通りである。
・成長温度 ７００℃〜７６０℃
・ＴＭＧ供給量 ３．６μｍｏｌ／ｍｉｎ
・ＴＭＩ供給量 １０μｍｏｌ／ｍｉｎ
・ＮＨ３供給量 ３．３ＳＬＭ〜５．５ＳＬＭ
ＧａＮ層の成長時には、ＴＭＩの供給が停止される。ＴＭＧの供給量を１μｍｏｌ／ｍｉｎ〜１０μｍｏｌ／ｍｉｎの範囲内としてもよい。このとき、ＴＭＩの供給量は、Ｉｎ組成比が０．３５になるように調整される。発光層２２にＳｉをドープしてもよい。Ｓｉ濃度は、例えば５×１０１７ｃｍ−３以下とする。
【００３１】
発光層２２の上に、Ｍｇがドープされたｐ型Ａｌ０．２Ｇａ０．８Ｎからなる第１ｐ型半導体層２３を形成する。第１ｐ型半導体層２３の厚さは、例えば２０ｎｍ〜６０ｎｍの範囲内である。第１ｐ型半導体層２３の成長条件は、例えば下記の通りである。
・成長温度 ７７０℃〜９７０℃
・ＴＭＧ供給量 ８．１μｍｏｌ／ｍｉｎ
・トリメチルアルミニウム（ＴＭＡ）供給量 ７．６μｍｏｌ／ｍｉｎ
・ＮＨ３供給量 ３．３ＳＬＭ〜５．５ＳＬＭ
ドーパントであるＭｇの原料として、例えばビスシクロペンタジエニルマグネシウム（ＣＰ２Ｍｇ）を用いることができる。ＴＭＧの供給量を４μｍｏｌ／ｍｉｎ〜２０μｍｏｌ／ｍｉｎの範囲内としてもよい。このとき、ＴＭＡの供給量は、Ａｌ組成比が０．２になるように調整される。Ｍｇ濃度は、例えば１×１０２０ｃｍ−３である。
【００３２】
第１ｐ型半導体層２３の上に、Ｍｇがドープされたｐ型ＧａＮからなる第２ｐ型半導体層２４を形成する。第２ｐ型半導体層２４の厚さは、例えば１００ｎｍ〜３００ｎｍの範囲内である。第２ｐ型半導体層２４の成長条件は、例えば下記の通りである。
・成長温度 ７７０℃〜９７０℃
・ＴＭＧ供給量 １８μｍｏｌ／ｍｉｎ
・ＮＨ３供給量 ３．３ＳＬＭ〜５．５ＳＬＭ
ＴＭＧの供給量を８μｍｏｌ／ｍｉｎ〜３６μｍｏｌ／ｍｉｎの範囲内としてもよい。Ｍｇ濃度は、例えば１×１０２０ｃｍ−３である。
【００３３】
第２ｐ型半導体層２４の上に、ｐ側電極２５を形成する。ｐ側電極２５は、例えば、基板側に配置された厚さ１ｎｍの白金（Ｐｔ）膜と、その上に配置された厚さ３００ｎｍの銀（Ａｇ）膜とを含む。Ｐｔ膜及びＡｇ膜の形成には、例えば電子ビーム蒸着が用いられる。Ｐｔ膜は、オーミック接触を確保するためのものである。ｐ側電極２５と第２ｐ型半導体層２４との接触抵抗率は、１×１０−３Ω・ｃｍ２である。Ａｇ膜は、発光層２２からの放射光に対して高い反射率を確保するためのものである。ｐ側電極２５の反射率は約８０％である。Ｐｔ膜の厚さを０．３ｎｍ〜１００ｎｍの範囲内としてもよい。Ａｇ膜の厚さを５０ｎｍ〜３００ｎｍの範囲内としてもよい。
【００３４】
ｐ側電極２５として、Ｐｔ膜とＲｈ膜との２層構造を採用してもよいし、Ｎｉ膜とＡｇ膜との２層構造を採用してもよい。
【００３５】
ｐ側電極２５の上に、共晶用金属膜２６を形成する。共晶用金属膜２６は、例えば厚さ１００ｎｍのＴｉ膜、その上の厚さ２００ｎｍのＰｔ膜、及びその上の厚さ２００ｎｍのＡｕ膜で構成される。これらの膜の形成には、例えば電子ビーム蒸着が用いられる。Ｔｉ膜は、その上のＰｔ膜の密着性を高める。Ｐｔ膜は、ＡｕＳｎ合金との接合時におけるＳｎの拡散を防止する。Ａｕ膜は、ＡｕＳｎ共晶を形成するためのものである。
【００３６】
Ｔｉ膜の厚さを５０ｎｍ〜１００ｎｍの範囲内としてもよい。Ｐｔ膜の厚さを２００ｎｍ以上にしてもよい。Ａｕ膜は、接合されるＡｕＳｎ膜の厚さ及び組成を考慮し、ＡｕＳｎ共晶点に整合する厚さにすればよい。
【００３７】
共晶用金属膜２６を、厚さ１００ｎｍのＴｉ膜、厚さ１００ｎｍのＰｔ膜、厚さ２００ｎｍのＡｕ膜、厚さ１００ｎｍのＰｔ膜、及び厚さ２００ｎｍのＡｕ膜がこの順番に積層された５層構造としてもよい。５層構造を採用することにより、Ｓｎの拡散防止機能を高めることができる。
【００３８】
図１Ｈに示すように、支持基板３０の片側の表面に共晶用金属膜３１を形成する。支持基板３０には、例えばシリコン基板が用いられる。共晶用金属膜３１は、Ｐｔ膜、Ｔｉ膜、Ｎｉ膜、Ａｕ膜、及びＡｕＳｎ膜がこの順番に積層された積層構造を有する。Ｐｔ膜は、支持基板３０のＳｉとシリサイド反応することにより、支持基板３０に対してオーミック接触する。Ｔｉ膜は、シリサイド化したＰｔ膜と、Ｎｉ膜との密着性を高める。Ｎｉ膜は、ＡｕＳｎの濡れ性を高める。Ａｕ膜は、Ｎｉ膜の酸化を防止する。ＡｕＳｎ膜は、共晶を形成するためのものである。
【００３９】
支持基板３０と成長用基板１０とを、共晶用金属膜２６と３１とが対向する向きに配置する。
【００４０】
図１Ｉに示すように、共晶用金属膜２６と３１とを接触させ、真空中で熱圧着を行う。熱圧着時の圧力は、３ＭＰａとし、温度は３３０℃とする。なお、熱圧着を窒素ガス等の不活性ガス雰囲気中で行ってもよい。また、ＡｕＳｎ共晶の形成に適した温度であれば、３３０℃以外の温度で熱圧着を行ってもよい。
【００４１】
図１Ｊに示すように、基板温度を室温に戻す過程で、成長用基板１０と支持基板３０との熱膨張係数の相違に起因して、成長用基板１０が半導体層１３から自然に分離する。自然分離した半導体層１３の表面には、複数の支柱１３ａが残った状態である。なお、自然分離し難い場合には、ピンセット等で成長用基板１０の端部に機械的な衝撃を与えてもよい。また、超音波により衝撃を与えてもよい。成長用基板１０と半導体層１３との間の空洞に溶剤を浸透させ、加熱してもよい。この場合には、溶剤の蒸気圧によって成長用基板１０が半導体層１３から分離する。
【００４２】
その他に、補助的にレーザを照射したり、酸やアルカリに浸漬させたりして、分離してもよい。また、電界エッチング手法を用いてもよい。
【００４３】
図１Ｋに示すように、半導体層１３の表面を塩酸で処理する。塩酸処理により、ｎ型半導体層２０が露出し、露出した表面が平坦になる。なお、塩酸に代えて、窒化物半導体をエッチングできる他の薬液、例えばリン酸、硫酸、水酸化カリウム（ＫＯＨ）、水酸化ナトリウム（ＮａＯＨ）等を用いてもよい。また、薬液処理に代えて、Ａｒプラズマや塩素系プラズマを用いたドライエッチングを適用してもよい。
【００４４】
図１Ｌに示すように、ｎ型半導体層２０の表面の一部の領域に、ｎ側電極３５を形成する。ｎ側電極３５は、例えばＴｉ膜と、その上に配置されたＡｌ膜との２層で構成される。ｎ側電極３５として、Ａｌ膜とＲｈ膜との２層構造、Ａｌ膜とＩｒ膜との２層構造、Ａｌ膜とＰｔ膜との２層構造、またはＡｌ膜とＰｄ膜との２層構造を採用してもよい。これらの積層構造とすることにより、ｎ側電極３５とｎ型半導体層２０との接触抵抗率を１×１０−４Ω・ｃｍ２以下にすることができる。ｎ側電極３５の上に、ボンディングし易くするために、Ｔｉ膜とＡｕ膜とを順番に積層してもよい。
【００４５】
その後、支持基板３０からｎ型半導体層２０までの積層構造を、個別のチップに分割する。以下、分割方法について説明する。
【００４６】
ｎ型半導体層２０の表面から、ｐ側電極２５まで達する溝を、反応性イオンエッチング（ＲＩＥ）により形成する。溝を形成した後、支持基板３０をダイシングし、各チップに分割する。なお、レーザスクライブ等の技術を用いてもよい。
【００４７】
次に、図２を参照して、図１Ａの凹部１１を形成した効果について説明する。
【００４８】
凹部１１を形成した成長用基板１０を用いて半導体層を成長させた複数の試料と、凹部１１を形成していない成長用基板を用いて半導体層を成長させた複数の試料とを作製した。図１Ｊに示したように、作製した試料の成長用基板を半導体層から分離させ、支柱１３ａの剥離面の合計の面積を測定した。成長用基板１０の表面の面積に対する支柱１３ａの剥離面の合計の面積の比を「接続部の割合」ということとする。
【００４９】
図２の縦軸は、接続部の割合を単位「％」で表す。白丸は、凹部１１を形成した実施例による方法で作製した複数の試料の接続部の割合を示し、黒丸は、凹部を形成していない成長用基板を用いた複数の試料の接続部の割合を示す。なお、実施例による方法で作製する試料においては、図１Ｃに示した下地層１２の厚さを１８０ｎｍとし、凹部を形成していない成長用基板を用いて作製する試料においては、下地層１２の厚さを２００ｎｍとした。
【００５０】
凹部を形成していない成長用基板を用いる場合には、成長用基板と半導体層との間に十分な大きさの空洞を確保するために、下地層１２を２００ｎｍ程度まで厚くしなければならない。実施例による方法で作製する場合には、成長用基板に凹部が形成されているため、下地層１２を１８０ｎｍ程度まで薄くしても、十分な大きさの空洞を確保することができる。
【００５１】
すべての試料において、図１Ｇに示した半導体層１３及びｎ型半導体層２０の合計の厚さは６μｍとした。凹部１１の直径Ｗｂは４μｍとし、凹部１１の間隔Ｗｄは３μｍとし、凹部１１の深さＤは１μｍとした。
【００５２】
凹部１１を形成した試料の方が、接続部の割合のばらつきが小さいことがわかる。接続部の割合が高すぎると、半導体層から成長用基板を分離させることが困難になる。凹部１１を形成すると、凹部１１の底面に支柱１３ａ（図１Ｄ）が分布しないため、接続部の割合が高くなりすぎることが回避される。
【００５３】
逆に、接続部の割合が低すぎると、図１Ｉに示した支持基板３０を接合する前に、成長用基板が自然に分離してしまう。凹部が形成されていない成長用基板を用いる場合には、下地層１２を２００ｎｍ程度まで厚くしなければならない。下地層１２が厚いと、支柱１３ａの分布密度のばらつきが大きくなる。このため、作製した試料の接続部の割合が低くなりすぎる場合もある。凹部１１を形成することにより、接続部の割合が低くなりすぎることを回避できる。
【００５４】
凹部１１を形成することにより、接続部の割合のばらつきを抑制し、支持基板３０を接合した後に、再現性よく成長用基板１０を分離することができる。
【００５５】
次に、凹部１１の好ましい断面形状について説明する。上記実施例では、凹部１１の側面が、成長用基板１０の元の表面（凸部の上面によって画定される仮想平面）に対してほぼ垂直、すなわち傾斜角がほぼ９０°であった。このとき、凹部１１の断面形状はほぼ長方形である。凹部１１の側面の傾斜角が小さくなると、側面にも下地層１２（図１Ｃ）が成長してしまう。側面に下地層１２が形成されると、側面にも半導体層１３（図１Ｆ）の成長が始まり、凹部１１内が半導体層１３で埋め込まれてしまう場合がある。または、凹部１１の開口面よりも低い位置で半導体層１３が連続してしまう場合もある。凹部１１を形成する十分な効果を得るために、図３に示すように、凹部１１の側面（段差面）の傾斜角θｂを、７０°〜９０°の範囲内にすることが好ましく、８０°〜９０°の範囲内することがより好ましい。
【００５６】
次に、凹部１１の好ましい深さについて説明する。凹部１１が浅すぎると、凹部１１の底面に形成された下地層１２（図１Ｃ）から支柱１３ａ（図１Ｄ）が伸び、半導体層１３（図１Ｆ）に連続してしまう。凹部１１の底面に支柱１３ａが分布しないようにするために、凹部１１の深さを１μｍ以上にすることが好ましい。逆に、凹部１１の加工のし易さの点から、凹部１１の深さは３μｍ以下にすることが好ましい。
【００５７】
次に、凹部１１の平面形状について説明する。上記実施例では、凹部１１の平面形状を円形にしたが、その他の形状にしてもよい。図１Ｅに示した庇部１３ｂの端面には、ＧａＮの（１１−２２）面が現れるため、庇部１３ｂの平面形状は正六角形になる。すなわち、横方向への成長は、６方向へ均等に進む。凹部１１の縁の各位置から内側に向かって成長した結晶が凹部１１のほぼ中心で融合するまでの時間差を短くするために、凹部１１の平面形状を六角形以上の正多角形、または円形にすることが好ましい。
【００５８】
図４に、凹部１１の平面形状を正六角形にした場合の成長用基板１０の平面図を示す。相互に隣り合う凹部１１の対向する縁同士が平行になるように凹部１１が配置されている。このとき、凹部１１の寸法Ｗｂは、正六角形の内接円の直径で定義される。凹部１１の間隔Ｗｄは、相互に隣り合う凹部１１の対向する縁の間隔で定義される。
【００５９】
次に、正六角形以上の正多角形または円形の凹部１１の寸法Ｗｂ及び間隔Ｗｄの好適値について説明する。凹部１１の寸法Ｗｂが大きすぎると、横方向に斉唱した庇部１３ｂが凹部１１上で接触するまでの時間（半導体層１３（図１Ｆ）が連続するまでの時間）が長くなる。庇部１３ｂが接触するまでの時間にも、支柱１３ａの直上には、縦方向の結晶成長が生じている。このため、庇部１３ｂが接触するまでの時間が長くなると、半導体層１３の表面の平坦性が悪くなってしまう。凹部１１の寸法Ｗｂが１０μｍ程度であれば、縦方向の成長が３μｍ程度で連続した半導体層１３が形成される。この場合、発光素子として十分な平坦性が得られる。従って、凹部１１の寸法Ｗｂを１０μｍ以下にすることが好ましい。
【００６０】
凹部１１の寸法Ｗｂが小さすぎると、凹部１１を形成する効果が得られなくなってしまう。凹部１１の寸法Ｗｂは１μｍ以上にすることが好ましく、３μｍ以上にすることがより好ましい。
【００６１】
凹部１１の間隔Ｗｄが狭すぎると、凸部の上面に十分な太さの支柱１３ａ（図１Ｄ）が形成され難くなり、成長用基板１０と半導体層１３との接続強度が弱くなってしまう。十分な太さの支柱１３ａを形成するために、凹部１１の間隔Ｗｄを３μｍ以上にすることが好ましい。凹部１１の間隔Ｗｄが広すぎると、凸部の上面に形成される支柱１３ａの分布のばらつきが大きくなってしまい、凹部１１を形成する十分な効果が得られない。従って、凹部１１の間隔Ｗｄを２０μｍ以下にすることが好ましく、１０μｍ以下にすることがより好ましい。
【００６２】
次に、成長用基板１０の表面において、凹部１１が占める割合の好ましい範囲について説明する。成長用基板１０の凹部形成前の表面の面積に対する凹部１１の占める面積の割合（以下、「凹部１１の面積比」という。）が高すぎると、支柱１３ａ（図１Ｆ）の本数が少なくなり、成長用基板１０と半導体層１３との十分な接続強度が得られなくなる。十分な接続強度を得るために、凹部１１の面積比を５０％以下にすることが好ましい。
【００６３】
逆に、凹部１１の面積比が低すぎると、支柱１３ａ（図１Ｄ）の分布のばらつきが大きくなり、凹部１１を形成する効果が得られない。支柱１３ａのばらつきを抑制する十分な効果を得るために、凹部１１の面積比を５％以上にすることが好ましい。
【００６４】
次に、図１Ｃに示した下地層１２の厚さの好適な範囲について説明する。下地層１２が薄すぎると、図１Ｄから図１Ｆの工程で、全域でＧａＮの分解と脱離が生じてしまい、離散的に分布する支柱１３ａが形成され難くなる。また、下地層１２を厚くしすぎると、ＧａＮの分解及び脱離が生じる領域の面内分布のばらつきが大きくなる。このため、支柱１３ａの分布のばらつきが大きくなってしまう。このため、下地層１２の厚さは、１５０ｎｍ〜２００ｎｍの範囲内とすることが好ましい。
【００６５】
図１Ｄから図１Ｆに示した半導体層１３を形成するための第１工程と第２工程との好適な条件について説明する。
【００６６】
支柱１３ａの十分な高さを確保するために、第１工程と第２工程との繰り返し回数は、４回以上とすることが好ましい。また、第１工程と第２工程とを切り替える度に、第１工程の成長時間を徐々に短くし、第２工程の成長時間を徐々に長くすることが好ましい。このように時間制御すると、半導体層１３形成の初期段階で、ＧａＮの分解と脱離を生じやすくさせ、支柱１３ａをより高くすることができる。また、半導体層１３形成過程の後半では、横方向成長を支配的にすることで、空洞１３ｃ（図１Ｆ）が形成され易くなる。
【００６７】
半導体層１３の形成過程の後半で横方向成長を優位にさせることにより、凹部１１の上方で半導体層１３を、再現性よく連続させることが可能になる。凹部１１内の空洞は、凸部の上面よりも高い位置まで達し、凸部の上に形成される空洞とほぼ同一の高さまで達する。このため、凸部の上の空洞、及び凹部１１から上方に延びる空洞が、共に、ある高さの仮想平面内に分布することになる。空洞が分布する高さが一定でない場合には、空洞が分布する高さが変化する境界線で、成長用基板１０の分離の進行が停止し易くなる。実施例においては、空洞が１枚の仮想平面上に分布するため、成長用基板１０の分離の進行が妨げられることがない。
【００６８】
上記実施例では、図１Ｉに示した工程で、Ｓｉからなる支持基板を、成長用基板１０の上に成長させた半導体層に接合した。その他に、図１Ｇに示したｐ側電極２５の表面に銅等の金属めっきを施すことにより、十分な機械的支持力を持つ厚さの金属膜を形成してもよい。この構造では、めっきにより形成された金属膜が、支持基板としての役割を持つ。
【００６９】
上記実施例では、半導体層１３及びｎ型半導体層２０をＧａＮで形成したが、その他、Ｖ族元素として窒素を含むＩＩＩ−Ｖ族化合物半導体で形成してもよい。
【００７０】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【符号の説明】
【００７１】
１０ 成長用基板
１１ 凹部
１２ 下地層
１３ 半導体層
１３ａ 支柱
１３ｂ 庇部
２０ ｎ型半導体層
２１ 歪緩和層
２２ 発光層
２３ 第１ｐ型半導体層
２４ 第２ｐ型半導体層
２５ ｐ側電極
２６ 接合用金属膜
３０ 支持基板
３１ 接合用金属膜
３５ ｎ側電極
【技術分野】
【０００１】
本発明は、成長用基板の上に半導体層を形成した後、半導体層から成長用基板を分離する半導体素子の製造方法に関する。
【背景技術】
【０００２】
発光ダイオード等の光半導体素子の従来の製造方法の一例について説明する。まず、成長用基板の上に、ｎ型半導体層、発光層、及びｐ型半導体層を成長させる。成長用基板が絶縁性である場合には、ｐ型半導体層及び発光層の一部を除去してｎ型半導体層を露出させる。ｎ型半導体層の露出した領域、及び露出しているｐ型半導体層に電極を形成する。
【０００３】
成長用基板は、その上に成長させる半導体層の結晶品質に大きな影響を与える。また、成長用基板の導電性、熱伝導性、光吸収係数等の物性が、光半導体素子の電気特性、熱特性、及び光学特性に影響する。結晶性のよい半導体層を形成するために適した成長用基板が、導電性、熱伝導性、光吸収係数等の物性の点で好ましいものであるとは限らない。
【０００４】
半導体層を成長させた後、成長用基板を半導体層から分離した光半導体素子が提案されている。最終的に成長用基板が分離されるため、成長用基板として、半導体層の結晶成長に最適のものを選択することができる。成長用基板と半導体層との間に配置される層に空孔を生じさせることにより、成長用基板を半導体層から分離することができる（特許文献１、２）。また、成長用基板と半導体層との間に剥離層を配置し、この剥離層をエッチングすることにより、成長用基板を半導体層から分離することができる（特許文献３）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０００−２２８５３９号公報
【特許文献２】特開２００２−２４１１９２号公報
【特許文献３】特開２００４−１７２３５１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
成長用基板の上に形成する半導体層が薄くても、再現性よく半導体層から成長用基板を分離する方法が望まれる。従来の方法では、半導体層から成長用基板を再現性よく分離することが困難であった。
【課題を解決するための手段】
【０００７】
本発明の一観点によると、
表面に凹凸が形成された成長用基板の、該表面の凸部の上面に離散的に分布し、化合物半導体からなる複数の支柱を形成する工程と、
前記支柱によって前記成長用基板の上に支えられ、化合物半導体からなる半導体層を形成する工程と、
前記半導体層の上に、支持基板を接着する工程と、
前記成長用基板を前記半導体層から分離する工程と
を有する半導体素子の製造方法が提供される。
【発明の効果】
【０００８】
支持基板を接着した後、再現性よく、成長用基板を半導体層から分離することができる。
【図面の簡単な説明】
【０００９】
【図１−１】（１Ａ）は、実施例で用いる成長用基板の断面図であり、（１Ｂ）はその平面図である。
【図１−２】（１Ｃ）〜（１Ｆ）は、実施例による方法で製造される半導体素子の製造途中段階における断面図である。
【図１−３】（１Ｇ）、（１Ｈ）は、実施例による方法で製造される半導体素子の製造途中段階における断面図である。
【図１−４】（１Ｉ）、（１Ｊ）は、実施例による方法で製造される半導体素子の製造途中段階における断面図である。
【図１−５】（１Ｋ）、（１Ｌ）は、実施例による方法で製造される半導体素子の製造途中段階における断面図である。
【図２】実施例及び比較例による方法で作製した試料の接続部の割合を示すグラフである。
【図３】成長用基板の凹部の側面の傾斜角を説明する線図である。
【図４】実施例の変形例による方法で用いる成長用基板の平面図である。
【発明を実施するための形態】
【００１０】
図１Ａ〜図１Ｌを参照して、実施例による半導体素子の製造方法について説明する。
【００１１】
図１Ａに示すように、成長用基板１０の表面に複数の凹部１１を形成する。実施例では、成長用基板１０として、Ｃ面サファイア基板を用いる。凹部１１の形成には、通常のフォトリソグラフィ技術を用いる。成長用基板１０のエッチングには、例えばＢＣｌ３、Ｃｌ２、及びＡｒの混合ガスの誘導結合プラズマを用いた反応性イオンエッチングが用いられる。凹部１１の側面（段差面）は、成長用基板１０の元の表面に対して、ほぼ垂直である。凹部１１が形成されていない領域（凸部の上面）は平坦である。
【００１２】
図１Ｂに、凹部１１が形成された成長用基板１０の平面図を示す。図１Ｂの一点鎖線１Ａ−１Ａにおける断面図が図１Ａに相当する。凹部１１は、正三角形を敷き詰めた三角格子の格子点に配置される。凹部１１の各々の平面形状は円形である。凹部１１の平面形状の直径をＷｂとし、最近接の凹部１１の間隔をＷｄとする。また、図１Ａに示したように、凹部１１の深さをＤとする。一例として、凹部１１の深さＤは１μｍであり、直径Ｗｂは６μｍであり、間隔Ｗｄは１１μｍである。
【００１３】
図１Ｃに示すように、成長用基板１０を有機金属化学気相成長（ＭＯＣＶＤ）装置に搬入し、成長用基板１０の凸部の上面及び凹部１１の底面に、ＧａＮからなる下地層１２を形成する。成長条件は、例えば下記の通りである。
・トリメチルガリウム（ＴＭＧ）供給量 １１μｍｏｌ／ｍｉｎ
・キャリアガス 窒素ガス（１３．５ＳＬＭ）と水素ガス（４．５ＳＬＭ）
・アンモニアガス（ＮＨ３）供給量 ３．３ＳＬＭ
・成長温度 ５２５℃
上述の条件で、Ｖ／ＩＩＩ比は１４０００である。ここで、Ｖ／ＩＩＩ比は、供給される原料中のＩＩＩ族元素のモル数に対するＶ族元素のモル数の比と定義される。下地層１２の厚さは、凹部１１の深さＤよりも薄くする。凹部１１の深さＤが１μｍのとき、例えば下地層１２の厚さを２００ｎｍとする。このように高いＶ／ＩＩＩ比を採用すると、Ｇａのマイグレーションが促進され、面内で偏りなくＧａＮ膜が成長する。これにより、表面の凹凸の高さ及びピッチが面内に亘ってほぼ揃った下地層１２が得られる。凹部１１の側面には、下地層１２が形成されない。
【００１４】
仮に、３０００未満の低いＶ／ＩＩＩ比を採用すると、Ｇａのマイグレーションが促進されず、原料ガスの気流の影響を受けて、ＧａＮが成長し易い領域と、成長し難い領域との差が顕著に現れる。このため、下地層１２は離散的に分布する島状構造になってしまう。良好な下地層１２を得るために、成長時のＶ／ＩＩＩ比を３０００〜２５０００の範囲内にすることが好ましい。ＴＭＧの供給量は、８μｍｏｌ／ｍｉｎ〜２３μｍｏｌ／ｍｉｎの範囲内とすることが好ましく、９μｍｏｌ／ｍｉｎ〜１５μｍｏｌ／ｍｉｎの範囲内とすることがより好ましい。ＮＨ３の供給量は、０．５ＳＬＭ〜５．５ＳＬＭの範囲内とすることが好ましい。
【００１５】
成長温度は、４２５℃〜６２５℃の範囲内とすることが好ましい。成長速度は、５ｎｍ／ｍｉｎ〜４０ｎｍ／ｍｉｎの範囲内とすることが好ましい。
【００１６】
図１Ｄから図１Ｆまでの工程について説明する。下地層１２（図１Ｃ）を形成した後、ＴＭＧの供給を停止させ、基板温度を１０００℃まで上昇させる。成長条件の異なる第１工程と第２工程とを交互に繰り返すことにより、ＧａＮからなる半導体層１３（図１Ｆ）を形成する。繰り返し回数は、例えば４回とする。
【００１７】
第１工程の成長条件は、例えば下記の通りである。
・ＴＭＧ供給量 ２３μｍｏｌ／ｍｉｎ
・キャリアガス 窒素ガス（６ＳＬＭ）と水素ガス（７．５ＳＬＭ）
・ＮＨ３供給量 ２．２ＳＬＭ
・成長時間 膜厚２０ｎｍになる時間
第２工程の成長条件は、例えば下記の通りである。
・ＴＭＧ供給量 ４５μｍｏｌ／ｍｉｎ
・キャリアガス 窒素ガス（６ＳＬＭ）と水素ガス（７．５ＳＬＭ）
・ＮＨ３供給量 ４．４ＳＬＭ
・成長時間 膜厚８０ｎｍになる時間
第１工程では、縦方向の成長が支配的となり、第２工程では、横方向（面内方向）の成長が支配的となる。第１工程と第２工程とを交互に繰り返す過程で、供給されるＧａ原子及びＮ原子が基板表面に吸着されて膜が成長する反応と、成長したＧａＮが分解し脱離する反応とが生じる。
【００１８】
ここで、第１工程で「縦方向成長が支配的」とは、横方向成長速度をＶｓ、縦方向成長速度をＶｎとしたとき、第１工程のＶｎ／Ｖｓが、第２工程のＶｎ／Ｖｓよりも大きいことを意味する。また、第２工程で「横方向成長が支配的」とは、第２工程のＶｓ／Ｖｎが、第１工程のＶｓ／Ｖｎよりも大きいことを意味する。
【００１９】
第１工程で、下地層１２（図１Ｃ）のうち成長核となる部分から結晶が成長すると同時に、結晶性の低い部分においては、熱によってＧａＮが分解する。分解によって生成された窒素がガスとなって成長用基板１０から脱離する。これにより、凹部１１の間の領域（凸部の上面）に離散的に分布する支柱１３ａ（図１Ｄ）が形成される。なお、ＧａＮが分解することにより生成された金属Ｇａは成長用基板１０の上に残る。凹部１１の底面には、成長用がガスが供給されにくいため、ＧａＮの分解が支配的になり、支柱１３ａは形成されない。
【００２０】
結晶成長の核となる部分以外の下地層１２の結晶性を低くするために、下地層１２の成長温度は、上述のように、半導体層１３の成長温度よりも低い４２５℃〜６２５℃の範囲内とすることが好ましい。
【００２１】
第２工程では、横方向の成長が支配的になり、支柱１３ａの先端から横方向に張り出した庇部１３ｂ（図１Ｅ）が形成される。例えば、原料ガスの供給量を増やすことにより、横方向成長を支配的にすることができる。庇部１３ｂの端面には、ＧａＮの（１１−２２）面が現れる。ここで、「−２」は、２のオーバーバーを意味する。庇部１３ｂが形成されると、次の第１工程で、その下の空洞にＮＨ３が供給され難くなり、ＧａＮの分解及び窒素の脱離が促進される。これにより支柱１３ａが細くなる。凹部１１内にもＮＨ３が供給され難いため、凹部１１の底面においては、ＧａＮの分解と窒素の脱離とが促進される。
【００２２】
庇部１３ｂの張り出し量が長くなると、相互に隣り合う支柱１３ａから成長した庇部１３ｂ同士が接触する。凹部１１の上方においても、庇部１３ｂ同士が接触することにより、面内方向に連続し、平滑な表面を有する半導体層１３（図１Ｆ）が形成される。半導体層１３は、複数の支柱１３ａによって成長用基板１０の上方に支持される。支柱１３ａの間には、空洞１３ｃが残る。空洞１３ｃは、面内方向に連通している。凹部１１内には支柱１３ａが配置されない。横方向に成長した部分（空洞１３ｃの上の部分）には、成長用基板１０と支柱１３ａとの界面から成長する欠陥が導入され難いため、結晶性の高い半導体層１３が得られる。
【００２３】
成長用基板１０の凸部の上面から半導体層１３の上面までの高さは、約４００ｎｍである。
【００２４】
ＧａＮ膜の成長と、分解及び脱離とを並行して生じさせるために、第１工程及び第２工程の成長温度は、８００℃〜１２００℃の範囲内にすることが好ましい。第１工程において、ＴＭＧの供給量を１０μｍｏｌ／ｍｉｎ〜３０μｍｏｌ／ｍｉｎの範囲内とし、ＮＨ３の供給量を１ＳＬＭ〜３ＳＬＭの範囲内とすることが好ましい。第２工程においては、ＴＭＧ供給量を３０μｍｏｌ／ｍｉｎ〜７０μｍｏｌ／ｍｉｎの範囲内とし、ＮＨ３の供給量を３ＳＬＭ〜７ＳＬＭの範囲内とすることが好ましい。
【００２５】
半導体層１３に、ｎ型ドーパントとしてＳｉをドープしてもよい。Ｓｉの濃度が高くなると横方向成長し難くなるため、Ｓｉ濃度は、５×１０１７ｃｍ−３以下にすることが好ましい。
【００２６】
図１Ｇに示すように、半導体層１３の上に、ｎ型ＧａＮからなるｎ型半導体層２０を形成する。ｎ型半導体層２０の厚さは、例えば３μｍ〜１０μｍの範囲内である。ｎ型不純物としてＳｉが用いられ、その濃度は例えば約５×１０１８ｃｍ−３である。Ｓｉ原料として、例えばＳｉＨ４が用いられる。
【００２７】
成長条件は、例えば下記の通りである。
・成長温度 １０００℃
・ＴＭＧ供給量 ４５μｍｏｌ／ｍｉｎ
・ＮＨ３供給量 ４．４ＳＬＭ
なお、成長温度を９８０℃〜１０２０℃の範囲内としてもよい。ＴＭＧ供給量を１０μｍｏｌ／ｍｉｎ〜７０μｍｏｌ／ｍｉｎの範囲内とし、ＮＨ３供給量を３．３ＳＬＭ〜５．５ＳＬＭの範囲内としてもよい。Ｖ／ＩＩＩ比は、２０００〜２２５００の範囲内とすることが好ましく、３０００〜８０００の範囲内とすることが、平坦性及び結晶性の点でより好ましい。成長速度は、０．５μｍ／ｈ〜５μｍ／ｈの範囲内とすることが好ましい。図１Ｇでは、半導体層１３とｎ型半導体層２０との境界を明示しているが、実際には、両者ともＧａＮで形成され、同一チャンバ内で連続して成長されるため、両者の境界が明瞭に識別できるわけではない。
【００２８】
ｎ型半導体層２０の上に歪緩和層２１を形成する。歪緩和層２１は、例えば交互に積層された厚さ２ｎｍのＧａＮ層と厚さ２ｎｍのＩｎ０．２Ｇａ０．８Ｎ層とを含み、合計の厚さは例えば１２０ｎｍである。なお、各層の厚さ及び積層数を変えることにより、合計の膜厚を５０ｎｍ〜３００ｎｍの範囲内にしてもよい。歪緩和層２１の成長条件は、例えば下記の通りである。
・成長温度 ７３０℃〜７９０℃
・ＴＭＧ供給量 ３．６μｍｏｌ／ｍｉｎ
・トリメチルインジウム（ＴＭＩ）供給量 ３．６μｍｏｌ／ｍｉｎ
・ＮＨ３供給量 ３．３ＳＬＭ〜５．５ＳＬＭ
ＧａＮ層の成長時には、ＴＭＩの供給が停止される。ＴＭＧの供給量及びＴＭＩの供給量を１μｍｏｌ／ｍｉｎ〜１０μｍｏｌ／ｍｉｎの範囲内としてもよい。ただし、ＴＭＧの供給量とＴＭＩの供給量との比は、Ｉｎ組成比が０．２になるように調整される。
【００２９】
歪緩和層２１にＳｉをドープしてもよい。Ｓｉ濃度は、例えば５×１０１７ｃｍ−３以下とする。また、ＩｎｘＧａ１−ｘＮ層（０＜ｘ＜０．２）と、Ｉｎ０．２Ｇａ０．８Ｎ層とが交互に積層された構造としてもよい。
【００３０】
歪緩和層２１の上に発光層２２を形成する。発光層２２は、交互に積層されたＧａＮからなる厚さ１４ｎｍの障壁層と、Ｉｎ０．３５Ｇａ０．６５Ｎからなる厚さ２．２ｎｍの井戸層とを含む。障壁層及び井戸層の層数は、それぞれ５である。発光層２２の成長条件は、例えば下記の通りである。
・成長温度 ７００℃〜７６０℃
・ＴＭＧ供給量 ３．６μｍｏｌ／ｍｉｎ
・ＴＭＩ供給量 １０μｍｏｌ／ｍｉｎ
・ＮＨ３供給量 ３．３ＳＬＭ〜５．５ＳＬＭ
ＧａＮ層の成長時には、ＴＭＩの供給が停止される。ＴＭＧの供給量を１μｍｏｌ／ｍｉｎ〜１０μｍｏｌ／ｍｉｎの範囲内としてもよい。このとき、ＴＭＩの供給量は、Ｉｎ組成比が０．３５になるように調整される。発光層２２にＳｉをドープしてもよい。Ｓｉ濃度は、例えば５×１０１７ｃｍ−３以下とする。
【００３１】
発光層２２の上に、Ｍｇがドープされたｐ型Ａｌ０．２Ｇａ０．８Ｎからなる第１ｐ型半導体層２３を形成する。第１ｐ型半導体層２３の厚さは、例えば２０ｎｍ〜６０ｎｍの範囲内である。第１ｐ型半導体層２３の成長条件は、例えば下記の通りである。
・成長温度 ７７０℃〜９７０℃
・ＴＭＧ供給量 ８．１μｍｏｌ／ｍｉｎ
・トリメチルアルミニウム（ＴＭＡ）供給量 ７．６μｍｏｌ／ｍｉｎ
・ＮＨ３供給量 ３．３ＳＬＭ〜５．５ＳＬＭ
ドーパントであるＭｇの原料として、例えばビスシクロペンタジエニルマグネシウム（ＣＰ２Ｍｇ）を用いることができる。ＴＭＧの供給量を４μｍｏｌ／ｍｉｎ〜２０μｍｏｌ／ｍｉｎの範囲内としてもよい。このとき、ＴＭＡの供給量は、Ａｌ組成比が０．２になるように調整される。Ｍｇ濃度は、例えば１×１０２０ｃｍ−３である。
【００３２】
第１ｐ型半導体層２３の上に、Ｍｇがドープされたｐ型ＧａＮからなる第２ｐ型半導体層２４を形成する。第２ｐ型半導体層２４の厚さは、例えば１００ｎｍ〜３００ｎｍの範囲内である。第２ｐ型半導体層２４の成長条件は、例えば下記の通りである。
・成長温度 ７７０℃〜９７０℃
・ＴＭＧ供給量 １８μｍｏｌ／ｍｉｎ
・ＮＨ３供給量 ３．３ＳＬＭ〜５．５ＳＬＭ
ＴＭＧの供給量を８μｍｏｌ／ｍｉｎ〜３６μｍｏｌ／ｍｉｎの範囲内としてもよい。Ｍｇ濃度は、例えば１×１０２０ｃｍ−３である。
【００３３】
第２ｐ型半導体層２４の上に、ｐ側電極２５を形成する。ｐ側電極２５は、例えば、基板側に配置された厚さ１ｎｍの白金（Ｐｔ）膜と、その上に配置された厚さ３００ｎｍの銀（Ａｇ）膜とを含む。Ｐｔ膜及びＡｇ膜の形成には、例えば電子ビーム蒸着が用いられる。Ｐｔ膜は、オーミック接触を確保するためのものである。ｐ側電極２５と第２ｐ型半導体層２４との接触抵抗率は、１×１０−３Ω・ｃｍ２である。Ａｇ膜は、発光層２２からの放射光に対して高い反射率を確保するためのものである。ｐ側電極２５の反射率は約８０％である。Ｐｔ膜の厚さを０．３ｎｍ〜１００ｎｍの範囲内としてもよい。Ａｇ膜の厚さを５０ｎｍ〜３００ｎｍの範囲内としてもよい。
【００３４】
ｐ側電極２５として、Ｐｔ膜とＲｈ膜との２層構造を採用してもよいし、Ｎｉ膜とＡｇ膜との２層構造を採用してもよい。
【００３５】
ｐ側電極２５の上に、共晶用金属膜２６を形成する。共晶用金属膜２６は、例えば厚さ１００ｎｍのＴｉ膜、その上の厚さ２００ｎｍのＰｔ膜、及びその上の厚さ２００ｎｍのＡｕ膜で構成される。これらの膜の形成には、例えば電子ビーム蒸着が用いられる。Ｔｉ膜は、その上のＰｔ膜の密着性を高める。Ｐｔ膜は、ＡｕＳｎ合金との接合時におけるＳｎの拡散を防止する。Ａｕ膜は、ＡｕＳｎ共晶を形成するためのものである。
【００３６】
Ｔｉ膜の厚さを５０ｎｍ〜１００ｎｍの範囲内としてもよい。Ｐｔ膜の厚さを２００ｎｍ以上にしてもよい。Ａｕ膜は、接合されるＡｕＳｎ膜の厚さ及び組成を考慮し、ＡｕＳｎ共晶点に整合する厚さにすればよい。
【００３７】
共晶用金属膜２６を、厚さ１００ｎｍのＴｉ膜、厚さ１００ｎｍのＰｔ膜、厚さ２００ｎｍのＡｕ膜、厚さ１００ｎｍのＰｔ膜、及び厚さ２００ｎｍのＡｕ膜がこの順番に積層された５層構造としてもよい。５層構造を採用することにより、Ｓｎの拡散防止機能を高めることができる。
【００３８】
図１Ｈに示すように、支持基板３０の片側の表面に共晶用金属膜３１を形成する。支持基板３０には、例えばシリコン基板が用いられる。共晶用金属膜３１は、Ｐｔ膜、Ｔｉ膜、Ｎｉ膜、Ａｕ膜、及びＡｕＳｎ膜がこの順番に積層された積層構造を有する。Ｐｔ膜は、支持基板３０のＳｉとシリサイド反応することにより、支持基板３０に対してオーミック接触する。Ｔｉ膜は、シリサイド化したＰｔ膜と、Ｎｉ膜との密着性を高める。Ｎｉ膜は、ＡｕＳｎの濡れ性を高める。Ａｕ膜は、Ｎｉ膜の酸化を防止する。ＡｕＳｎ膜は、共晶を形成するためのものである。
【００３９】
支持基板３０と成長用基板１０とを、共晶用金属膜２６と３１とが対向する向きに配置する。
【００４０】
図１Ｉに示すように、共晶用金属膜２６と３１とを接触させ、真空中で熱圧着を行う。熱圧着時の圧力は、３ＭＰａとし、温度は３３０℃とする。なお、熱圧着を窒素ガス等の不活性ガス雰囲気中で行ってもよい。また、ＡｕＳｎ共晶の形成に適した温度であれば、３３０℃以外の温度で熱圧着を行ってもよい。
【００４１】
図１Ｊに示すように、基板温度を室温に戻す過程で、成長用基板１０と支持基板３０との熱膨張係数の相違に起因して、成長用基板１０が半導体層１３から自然に分離する。自然分離した半導体層１３の表面には、複数の支柱１３ａが残った状態である。なお、自然分離し難い場合には、ピンセット等で成長用基板１０の端部に機械的な衝撃を与えてもよい。また、超音波により衝撃を与えてもよい。成長用基板１０と半導体層１３との間の空洞に溶剤を浸透させ、加熱してもよい。この場合には、溶剤の蒸気圧によって成長用基板１０が半導体層１３から分離する。
【００４２】
その他に、補助的にレーザを照射したり、酸やアルカリに浸漬させたりして、分離してもよい。また、電界エッチング手法を用いてもよい。
【００４３】
図１Ｋに示すように、半導体層１３の表面を塩酸で処理する。塩酸処理により、ｎ型半導体層２０が露出し、露出した表面が平坦になる。なお、塩酸に代えて、窒化物半導体をエッチングできる他の薬液、例えばリン酸、硫酸、水酸化カリウム（ＫＯＨ）、水酸化ナトリウム（ＮａＯＨ）等を用いてもよい。また、薬液処理に代えて、Ａｒプラズマや塩素系プラズマを用いたドライエッチングを適用してもよい。
【００４４】
図１Ｌに示すように、ｎ型半導体層２０の表面の一部の領域に、ｎ側電極３５を形成する。ｎ側電極３５は、例えばＴｉ膜と、その上に配置されたＡｌ膜との２層で構成される。ｎ側電極３５として、Ａｌ膜とＲｈ膜との２層構造、Ａｌ膜とＩｒ膜との２層構造、Ａｌ膜とＰｔ膜との２層構造、またはＡｌ膜とＰｄ膜との２層構造を採用してもよい。これらの積層構造とすることにより、ｎ側電極３５とｎ型半導体層２０との接触抵抗率を１×１０−４Ω・ｃｍ２以下にすることができる。ｎ側電極３５の上に、ボンディングし易くするために、Ｔｉ膜とＡｕ膜とを順番に積層してもよい。
【００４５】
その後、支持基板３０からｎ型半導体層２０までの積層構造を、個別のチップに分割する。以下、分割方法について説明する。
【００４６】
ｎ型半導体層２０の表面から、ｐ側電極２５まで達する溝を、反応性イオンエッチング（ＲＩＥ）により形成する。溝を形成した後、支持基板３０をダイシングし、各チップに分割する。なお、レーザスクライブ等の技術を用いてもよい。
【００４７】
次に、図２を参照して、図１Ａの凹部１１を形成した効果について説明する。
【００４８】
凹部１１を形成した成長用基板１０を用いて半導体層を成長させた複数の試料と、凹部１１を形成していない成長用基板を用いて半導体層を成長させた複数の試料とを作製した。図１Ｊに示したように、作製した試料の成長用基板を半導体層から分離させ、支柱１３ａの剥離面の合計の面積を測定した。成長用基板１０の表面の面積に対する支柱１３ａの剥離面の合計の面積の比を「接続部の割合」ということとする。
【００４９】
図２の縦軸は、接続部の割合を単位「％」で表す。白丸は、凹部１１を形成した実施例による方法で作製した複数の試料の接続部の割合を示し、黒丸は、凹部を形成していない成長用基板を用いた複数の試料の接続部の割合を示す。なお、実施例による方法で作製する試料においては、図１Ｃに示した下地層１２の厚さを１８０ｎｍとし、凹部を形成していない成長用基板を用いて作製する試料においては、下地層１２の厚さを２００ｎｍとした。
【００５０】
凹部を形成していない成長用基板を用いる場合には、成長用基板と半導体層との間に十分な大きさの空洞を確保するために、下地層１２を２００ｎｍ程度まで厚くしなければならない。実施例による方法で作製する場合には、成長用基板に凹部が形成されているため、下地層１２を１８０ｎｍ程度まで薄くしても、十分な大きさの空洞を確保することができる。
【００５１】
すべての試料において、図１Ｇに示した半導体層１３及びｎ型半導体層２０の合計の厚さは６μｍとした。凹部１１の直径Ｗｂは４μｍとし、凹部１１の間隔Ｗｄは３μｍとし、凹部１１の深さＤは１μｍとした。
【００５２】
凹部１１を形成した試料の方が、接続部の割合のばらつきが小さいことがわかる。接続部の割合が高すぎると、半導体層から成長用基板を分離させることが困難になる。凹部１１を形成すると、凹部１１の底面に支柱１３ａ（図１Ｄ）が分布しないため、接続部の割合が高くなりすぎることが回避される。
【００５３】
逆に、接続部の割合が低すぎると、図１Ｉに示した支持基板３０を接合する前に、成長用基板が自然に分離してしまう。凹部が形成されていない成長用基板を用いる場合には、下地層１２を２００ｎｍ程度まで厚くしなければならない。下地層１２が厚いと、支柱１３ａの分布密度のばらつきが大きくなる。このため、作製した試料の接続部の割合が低くなりすぎる場合もある。凹部１１を形成することにより、接続部の割合が低くなりすぎることを回避できる。
【００５４】
凹部１１を形成することにより、接続部の割合のばらつきを抑制し、支持基板３０を接合した後に、再現性よく成長用基板１０を分離することができる。
【００５５】
次に、凹部１１の好ましい断面形状について説明する。上記実施例では、凹部１１の側面が、成長用基板１０の元の表面（凸部の上面によって画定される仮想平面）に対してほぼ垂直、すなわち傾斜角がほぼ９０°であった。このとき、凹部１１の断面形状はほぼ長方形である。凹部１１の側面の傾斜角が小さくなると、側面にも下地層１２（図１Ｃ）が成長してしまう。側面に下地層１２が形成されると、側面にも半導体層１３（図１Ｆ）の成長が始まり、凹部１１内が半導体層１３で埋め込まれてしまう場合がある。または、凹部１１の開口面よりも低い位置で半導体層１３が連続してしまう場合もある。凹部１１を形成する十分な効果を得るために、図３に示すように、凹部１１の側面（段差面）の傾斜角θｂを、７０°〜９０°の範囲内にすることが好ましく、８０°〜９０°の範囲内することがより好ましい。
【００５６】
次に、凹部１１の好ましい深さについて説明する。凹部１１が浅すぎると、凹部１１の底面に形成された下地層１２（図１Ｃ）から支柱１３ａ（図１Ｄ）が伸び、半導体層１３（図１Ｆ）に連続してしまう。凹部１１の底面に支柱１３ａが分布しないようにするために、凹部１１の深さを１μｍ以上にすることが好ましい。逆に、凹部１１の加工のし易さの点から、凹部１１の深さは３μｍ以下にすることが好ましい。
【００５７】
次に、凹部１１の平面形状について説明する。上記実施例では、凹部１１の平面形状を円形にしたが、その他の形状にしてもよい。図１Ｅに示した庇部１３ｂの端面には、ＧａＮの（１１−２２）面が現れるため、庇部１３ｂの平面形状は正六角形になる。すなわち、横方向への成長は、６方向へ均等に進む。凹部１１の縁の各位置から内側に向かって成長した結晶が凹部１１のほぼ中心で融合するまでの時間差を短くするために、凹部１１の平面形状を六角形以上の正多角形、または円形にすることが好ましい。
【００５８】
図４に、凹部１１の平面形状を正六角形にした場合の成長用基板１０の平面図を示す。相互に隣り合う凹部１１の対向する縁同士が平行になるように凹部１１が配置されている。このとき、凹部１１の寸法Ｗｂは、正六角形の内接円の直径で定義される。凹部１１の間隔Ｗｄは、相互に隣り合う凹部１１の対向する縁の間隔で定義される。
【００５９】
次に、正六角形以上の正多角形または円形の凹部１１の寸法Ｗｂ及び間隔Ｗｄの好適値について説明する。凹部１１の寸法Ｗｂが大きすぎると、横方向に斉唱した庇部１３ｂが凹部１１上で接触するまでの時間（半導体層１３（図１Ｆ）が連続するまでの時間）が長くなる。庇部１３ｂが接触するまでの時間にも、支柱１３ａの直上には、縦方向の結晶成長が生じている。このため、庇部１３ｂが接触するまでの時間が長くなると、半導体層１３の表面の平坦性が悪くなってしまう。凹部１１の寸法Ｗｂが１０μｍ程度であれば、縦方向の成長が３μｍ程度で連続した半導体層１３が形成される。この場合、発光素子として十分な平坦性が得られる。従って、凹部１１の寸法Ｗｂを１０μｍ以下にすることが好ましい。
【００６０】
凹部１１の寸法Ｗｂが小さすぎると、凹部１１を形成する効果が得られなくなってしまう。凹部１１の寸法Ｗｂは１μｍ以上にすることが好ましく、３μｍ以上にすることがより好ましい。
【００６１】
凹部１１の間隔Ｗｄが狭すぎると、凸部の上面に十分な太さの支柱１３ａ（図１Ｄ）が形成され難くなり、成長用基板１０と半導体層１３との接続強度が弱くなってしまう。十分な太さの支柱１３ａを形成するために、凹部１１の間隔Ｗｄを３μｍ以上にすることが好ましい。凹部１１の間隔Ｗｄが広すぎると、凸部の上面に形成される支柱１３ａの分布のばらつきが大きくなってしまい、凹部１１を形成する十分な効果が得られない。従って、凹部１１の間隔Ｗｄを２０μｍ以下にすることが好ましく、１０μｍ以下にすることがより好ましい。
【００６２】
次に、成長用基板１０の表面において、凹部１１が占める割合の好ましい範囲について説明する。成長用基板１０の凹部形成前の表面の面積に対する凹部１１の占める面積の割合（以下、「凹部１１の面積比」という。）が高すぎると、支柱１３ａ（図１Ｆ）の本数が少なくなり、成長用基板１０と半導体層１３との十分な接続強度が得られなくなる。十分な接続強度を得るために、凹部１１の面積比を５０％以下にすることが好ましい。
【００６３】
逆に、凹部１１の面積比が低すぎると、支柱１３ａ（図１Ｄ）の分布のばらつきが大きくなり、凹部１１を形成する効果が得られない。支柱１３ａのばらつきを抑制する十分な効果を得るために、凹部１１の面積比を５％以上にすることが好ましい。
【００６４】
次に、図１Ｃに示した下地層１２の厚さの好適な範囲について説明する。下地層１２が薄すぎると、図１Ｄから図１Ｆの工程で、全域でＧａＮの分解と脱離が生じてしまい、離散的に分布する支柱１３ａが形成され難くなる。また、下地層１２を厚くしすぎると、ＧａＮの分解及び脱離が生じる領域の面内分布のばらつきが大きくなる。このため、支柱１３ａの分布のばらつきが大きくなってしまう。このため、下地層１２の厚さは、１５０ｎｍ〜２００ｎｍの範囲内とすることが好ましい。
【００６５】
図１Ｄから図１Ｆに示した半導体層１３を形成するための第１工程と第２工程との好適な条件について説明する。
【００６６】
支柱１３ａの十分な高さを確保するために、第１工程と第２工程との繰り返し回数は、４回以上とすることが好ましい。また、第１工程と第２工程とを切り替える度に、第１工程の成長時間を徐々に短くし、第２工程の成長時間を徐々に長くすることが好ましい。このように時間制御すると、半導体層１３形成の初期段階で、ＧａＮの分解と脱離を生じやすくさせ、支柱１３ａをより高くすることができる。また、半導体層１３形成過程の後半では、横方向成長を支配的にすることで、空洞１３ｃ（図１Ｆ）が形成され易くなる。
【００６７】
半導体層１３の形成過程の後半で横方向成長を優位にさせることにより、凹部１１の上方で半導体層１３を、再現性よく連続させることが可能になる。凹部１１内の空洞は、凸部の上面よりも高い位置まで達し、凸部の上に形成される空洞とほぼ同一の高さまで達する。このため、凸部の上の空洞、及び凹部１１から上方に延びる空洞が、共に、ある高さの仮想平面内に分布することになる。空洞が分布する高さが一定でない場合には、空洞が分布する高さが変化する境界線で、成長用基板１０の分離の進行が停止し易くなる。実施例においては、空洞が１枚の仮想平面上に分布するため、成長用基板１０の分離の進行が妨げられることがない。
【００６８】
上記実施例では、図１Ｉに示した工程で、Ｓｉからなる支持基板を、成長用基板１０の上に成長させた半導体層に接合した。その他に、図１Ｇに示したｐ側電極２５の表面に銅等の金属めっきを施すことにより、十分な機械的支持力を持つ厚さの金属膜を形成してもよい。この構造では、めっきにより形成された金属膜が、支持基板としての役割を持つ。
【００６９】
上記実施例では、半導体層１３及びｎ型半導体層２０をＧａＮで形成したが、その他、Ｖ族元素として窒素を含むＩＩＩ−Ｖ族化合物半導体で形成してもよい。
【００７０】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【符号の説明】
【００７１】
１０ 成長用基板
１１ 凹部
１２ 下地層
１３ 半導体層
１３ａ 支柱
１３ｂ 庇部
２０ ｎ型半導体層
２１ 歪緩和層
２２ 発光層
２３ 第１ｐ型半導体層
２４ 第２ｐ型半導体層
２５ ｐ側電極
２６ 接合用金属膜
３０ 支持基板
３１ 接合用金属膜
３５ ｎ側電極
【特許請求の範囲】
【請求項１】
表面に凹凸が形成された成長用基板の、該表面の凸部の上面に離散的に分布し、化合物半導体からなる複数の支柱を形成する工程と、
前記支柱によって前記成長用基板の上に支えられ、化合物半導体からなる半導体層を形成する工程と、
前記半導体層の上に、支持基板を接着する工程と、
前記成長用基板を前記半導体層から分離する工程と
を有する半導体素子の製造方法。
【請求項２】
前記成長用基板の表面には、複数の凹部が離散的に分布しており、凸部の上面は平坦である請求項１に記載の半導体素子の製造方法。
【請求項３】
前記支柱を形成する工程において、面内方向よりも縦方向の成長が支配的になる条件で前記支柱を成長させる第１工程と、縦方向よりも面内方向の成長が支配的になる条件で前記支柱を成長させる第２の工程とを交互に繰り返す請求項１または２に記載の半導体素子の製造方法。
【請求項４】
前記成長用基板の上に前記支柱を形成する前に、前記成長用基板の表面に、前記支柱を形成するときの成長温度よりも低い成長温度で、前記成長用基板の表面の凹凸の高低差よりも薄い化合物半導体からなる下地層を形成する工程を含む請求項１乃至３のいずれか１項に記載の半導体素子の製造方法。
【請求項５】
前記成長用基板の表面に形成された凹凸の段差面は、前記凸部の上面で画定される仮想平面に対して７０°〜９０°の傾斜角を有する請求項１乃至４のいずれか１項に記載の半導体素子の製造方法。
【請求項６】
前記凹部の各々の平面形状は、直径１０μｍ以下の円形、または直径１０μｍ以下の円を内接円とする多角形である請求項１乃至５のいずれか１項に記載の半導体素子の製造方法。
【請求項７】
前記支柱及び前記半導体層は、Ｖ族元素として窒素を含むＩＩＩ−Ｖ族化合物半導体であり、
前記第１工程及び前記第２工程では、前記成長用基板を成長用チャンバ内に配置し、該チャンバ内に、ＩＩＩ族原料及びＶ族原料を供給することにより前記支柱を成長させ、前記第１工程におけるＩＩＩ族原料及びＶ族原料の供給量が、前記第２工程におけるＩＩＩ族原料及びＶ族原料の供給量よりも少ない請求項３に記載の半導体素子の製造方法。
【請求項１】
表面に凹凸が形成された成長用基板の、該表面の凸部の上面に離散的に分布し、化合物半導体からなる複数の支柱を形成する工程と、
前記支柱によって前記成長用基板の上に支えられ、化合物半導体からなる半導体層を形成する工程と、
前記半導体層の上に、支持基板を接着する工程と、
前記成長用基板を前記半導体層から分離する工程と
を有する半導体素子の製造方法。
【請求項２】
前記成長用基板の表面には、複数の凹部が離散的に分布しており、凸部の上面は平坦である請求項１に記載の半導体素子の製造方法。
【請求項３】
前記支柱を形成する工程において、面内方向よりも縦方向の成長が支配的になる条件で前記支柱を成長させる第１工程と、縦方向よりも面内方向の成長が支配的になる条件で前記支柱を成長させる第２の工程とを交互に繰り返す請求項１または２に記載の半導体素子の製造方法。
【請求項４】
前記成長用基板の上に前記支柱を形成する前に、前記成長用基板の表面に、前記支柱を形成するときの成長温度よりも低い成長温度で、前記成長用基板の表面の凹凸の高低差よりも薄い化合物半導体からなる下地層を形成する工程を含む請求項１乃至３のいずれか１項に記載の半導体素子の製造方法。
【請求項５】
前記成長用基板の表面に形成された凹凸の段差面は、前記凸部の上面で画定される仮想平面に対して７０°〜９０°の傾斜角を有する請求項１乃至４のいずれか１項に記載の半導体素子の製造方法。
【請求項６】
前記凹部の各々の平面形状は、直径１０μｍ以下の円形、または直径１０μｍ以下の円を内接円とする多角形である請求項１乃至５のいずれか１項に記載の半導体素子の製造方法。
【請求項７】
前記支柱及び前記半導体層は、Ｖ族元素として窒素を含むＩＩＩ−Ｖ族化合物半導体であり、
前記第１工程及び前記第２工程では、前記成長用基板を成長用チャンバ内に配置し、該チャンバ内に、ＩＩＩ族原料及びＶ族原料を供給することにより前記支柱を成長させ、前記第１工程におけるＩＩＩ族原料及びＶ族原料の供給量が、前記第２工程におけるＩＩＩ族原料及びＶ族原料の供給量よりも少ない請求項３に記載の半導体素子の製造方法。
【図１−１】
【図１−２】
【図１−３】
【図１−４】
【図１−５】
【図２】
【図３】
【図４】
【図１−２】
【図１−３】
【図１−４】
【図１−５】
【図２】
【図３】
【図４】
【公開番号】特開２０１１−１９２７５２（Ｐ２０１１−１９２７５２Ａ）
【公開日】平成２３年９月２９日（２０１１．９．２９）
【国際特許分類】
【出願番号】特願２０１０−５６４８０（Ｐ２０１０−５６４８０）
【出願日】平成２２年３月１２日（２０１０．３．１２）
【出願人】（０００００２３０３）スタンレー電気株式会社 (2,684)
【Ｆターム（参考）】
【公開日】平成２３年９月２９日（２０１１．９．２９）
【国際特許分類】
【出願日】平成２２年３月１２日（２０１０．３．１２）
【出願人】（０００００２３０３）スタンレー電気株式会社 (2,684)
【Ｆターム（参考）】
[ Back to top ]