説明

半導体素子駆動回路

【課題】半導体素子の種類によらず半導体素子を確実に保護することが可能な半導体素子駆動回路を提供する。
【解決手段】このIGBT駆動回路では、IGBT1のゲート−補助エミッタ間にトランジスタ6を接続し、IGBT1の主電流Iが所定値I1を超えたことに応じてトランジスタ6を導通させ、その所定時間Td1経過後に制御信号VCを「L」レベルにし、トランジスタ6を非導通にするとともにIGBT1のゲートの電荷を抵抗素子20およびトランジスタ17を介して放電させる。したがって、IGBT1のコレクタに発生するサージ電圧VSを小さく抑制できる。

【発明の詳細な説明】
【技術分野】
【0001】
この発明は半導体素子駆動回路に関し、特に、主電流をモニタするモニタ電極を有する半導体素子を駆動する半導体素子駆動回路に関する。
【背景技術】
【0002】
エミッタセル分離構造のIGBT(Insulated Gate Bipolar Transistor)には、主電流を流す主エミッタと、主電流をモニタする補助エミッタ(モニタ電極)とが設けられている。補助エミッタには、主電流の値に応じた値の電流が流れる。補助エミッタは、IGBTの短絡電流を検出して遮断するために使用される。
【0003】
従来の第1のIGBT駆動回路では、IGBTを導通させる場合は第1の抵抗素子を介してゲートに電源電圧を与え、IGBTを非導通にする場合は第1の抵抗素子を介してゲートに基準電圧を与える。また、IGBTのゲートと主エミッタの間に第2の抵抗素子およびトランジスタを直列接続し、補助エミッタに流れる電流が所定の値を超えたことに応じてトランジスタを導通させるとともに第1の抵抗素子を介してゲートに基準電圧を与えてIGBTを急速に非導通にし、IGBTの短絡電流を遮断していた。
【0004】
また、従来の第2のIGBT駆動回路では、IGBTのゲートと主エミッタの間にツェナーダイオードおよびトランジスタを直列接続し、補助エミッタに流れる電流が所定の値を超えたことに応じてトランジスタを導通させるとともに第1の抵抗素子を介してゲートに基準電圧を与えてIGBTを急速に非導通にし、IGBTの短絡電流を遮断していた(たとえば、特許文献1参照)。
【特許文献1】特開平8−321756号公報
【発明の開示】
【発明が解決しようとする課題】
【0005】
しかし、従来の第1のIGBT駆動回路では、短絡電流が発生した場合に、IGBTを急速に非導通にしていたので、主電流の時間変化di/dtが大きくなってIGBTのコレクタに大きなサージ電圧が発生し、IGBTが破壊されるという問題があった。
【0006】
また、従来の第2のIGBT駆動回路では、IGBTのゲート電圧がツェナーダイオードの降伏電圧よりも低くなると、ツェナーダイオードが非導通になるので、IGBTのコレクタに発生するサージ電圧が小さく抑制され、IGBTの破壊は防止される。
【0007】
しかし、ツェナーダイオードの抵抗成分によってトランジスタに流れる電流が制限されるので、短絡発生直後におけるIGBTのゲート電圧の低下が遅くなり、IGBTの保護が遅れるという問題があった。
【0008】
また、トランジスタおよび第1の抵抗素子を用いた急速放電から第1の抵抗素子のみを用いた通常放電に切換えるタイミングは、ツェナーダイオードの降伏電圧によって一意的に決まり、IGBTの定格などに応じて調整することはできなかった。したがって、IGBTの種類によっては、IGBTを保護することができなかった。
【0009】
それゆえに、この発明の主たる目的は、半導体素子の種類によらず半導体素子を確実に保護することが可能な半導体素子駆動回路を提供することである。
【課題を解決するための手段】
【0010】
この発明に係る半導体素子駆動回路は、負荷回路を介して第1の電源電圧を受ける第1の電極と、第1の基準電圧を受ける第2の電極と、第1および第2の電極間に流れる主電流を制御する制御電極と、主電流をモニタするモニタ電極とを有する半導体素子を駆動する半導体素子駆動回路であって、抵抗素子、切換回路、検出回路、トランジスタ、および制御回路を備えたものである。抵抗素子の一方端子は、制御電極に接続される。切換回路は、制御信号が第1の論理レベルである場合は抵抗素子の他方端子に第2の電源電圧を与えて半導体素子を導通させ、制御信号が第2の論理レベルである場合は抵抗素子の他方端子に第2の基準電圧を与えて半導体素子を非導通にする。検出回路は、モニタ電極に接続され、主電流の値を検出する。トランジスタは、制御電極および第2の電極間に接続され、検出回路によって検出された主電流の値が予め定められた値を超えたことに応じて導通する。制御回路は、検出回路によって検出された主電流の値が予め定められた値を超えてから所定時間経過後に、制御信号を第2の論理レベルに固定するとともにトランジスタを非導通にする。
【発明の効果】
【0011】
この発明に係る半導体素子駆動回路では、半導体素子の制御電極および第2の電極間にトランジスタを接続し、半導体素子の主電流の値が予め定められた値を超えたことに応じてトランジスタを導通させ、その所定時間経過後に、抵抗素子を介して半導体素子の制御電極に第2の基準電圧を与えるとともにトランジスタを非導通にする。したがって、半導体素子の制御電極および第2の電極間にトランジスタのみを接続するので、短絡発生直後において半導体素子の主電流を急速に低減させることができ、半導体素子の保護が遅れることはない。また、短絡発生から所定時間経過後にトランジスタを非導通にするので、サージ電流のレベルを低く抑えることができ、サージ電圧によって半導体素子が破壊されるのを防止することができる。また、短絡発生からトランジスタを非導通にするまでの所定時間を半導体素子の定格などに応じて調整することにより、半導体素子の種類によらず半導体素子を保護することができる。
【発明を実施するための最良の形態】
【0012】
図1は、この発明の一実施の形態によるIGBT駆動回路の構成を示す回路ブロック図である。図1において、IGBT1のコレクタは誘導性の負荷回路2を介して直流電源3の正電極に接続され、その主エミッタは直流電源3の負電極に接続されるとともに接地されている。主エミッタとコレクタの間には、負荷電流を転流させるフリーホイールダイオード(Free Wheeling Diode)4が接続されている。
【0013】
このIGBT駆動回路は、抵抗素子5、NPNバイポーラトランジスタ6、およびPNPバイポーラトランジスタ7を備える。抵抗素子5は、IGBT1の補助エミッタと接地電圧GNDのラインとの間に接続される。NPNバイポーラトランジスタ6のコレクタはIGBT1のゲートに接続され、そのベースはIGBT1の補助エミッタに接続され、そのエミッタは接地されている。PNPバイポーラトランジスタ7のエミッタはNPNバイポーラトランジスタ6のベースに接続され、そのベースは制御信号VCを受け、そのコレクタは接地されている。
【0014】
抵抗素子5には、IGBT1の主電流の値に応じた値の電流が流れる。何らかの原因で負荷回路2の端子間が短絡してIGBT1に短絡電流が流れると、抵抗素子5の端子間電圧が上昇し、NPNバイポーラトランジスタ6が導通する。これにより、IGBT1のゲート電圧が低下してIGBT1が非導通にされ、IGBT1が短絡電流によって破壊されることが防止される。
【0015】
また、NPNバイポーラトランジスタ6が導通してから所定時間Td1だけ経過した後に、制御信号VCが「L」レベルにされてPNPバイポーラトランジスタ7が導通する。これに応じて、NPNバイポーラトランジスタ6のベース−エミッタ間電圧が低下し、NPNバイポーラトランジスタ6が非導通になる。これにより、IGBT1の主電流の急峻な低下が防止され、IGBT1のコレクタに大きなサージ電圧が発生してIGBT1が破壊されることが防止される。なお、NPNトランジスタ6をNチャネルMOSトランジスタで置換してもよい。
【0016】
また、IGBT駆動回路は、過電流検出回路8、制御回路9、抵抗素子10、フォトカプラ11、およびプリアンプ15を備える。過電流検出回路8は、抵抗素子5の端子間電圧が予め定められたしきい値電圧を超えたことに応じて、過電流検出信号φDを活性化レベルの「H」レベルにする。
【0017】
制御回路9は、外部制御信号CNTおよび過電流検出信号φDに従って、IGBT駆動回路を制御する。具体的には、制御回路9は、IGBT1を導通させる場合は、出力端子9a,9bにそれぞれ「H」レベル(電源電圧)および「L」レベル(接地電圧)を出力し、IGBT1を非導通にする場合は、出力端子9a,9bにそれぞれ「L」レベルおよび「H」レベルを出力する。
【0018】
また、制御回路9は、IGBT1を導通させている場合において、過電流検出信号φDが活性化レベルの「H」レベルに立ち上げられたときは、そのときから所定時間Td2だけ経過後に、出力端子9a,9bにそれぞれ「L」レベルおよび「H」レベルを出力し、IGBT1を非導通にするとともに、トランジスタ7を導通させてトランジスタ6を非導通にする。所定時間Td2は、制御回路9に内蔵されているタイマ9cによって計測される。所定時間Td2は、IGBT1の種類などに応じて調整および変更可能になっている。なお、過電流検出信号φDが「H」レベルに立ち上げられたときに直ぐにIGBT1を非導通にせずに、所定時間Td2だけ経過後にIGBT1を非導通にするのは、ノイズなどに起因する誤動作を防止するためである。
【0019】
フォトカプラ11は、LED(Light Emitting Diode)12、フォトダイオード13、およびNPNバイポーラトランジスタ14を含む。抵抗素子10およびLED12は、制御回路9の出力端子9a,9b間に直列接続される。NPNバイポーラトランジスタ14のベースはフォトダイオード13を介してプリアンプ15の制御端子15aに接続され、そのコレクタは制御端子15bに接続され、そのエミッタは制御端子15cに接続される。
【0020】
制御回路9の出力端子9a,9bがそれぞれ「H」レベル(電源電圧)および「L」レベル(接地電圧)にされると、抵抗素子10およびLED12に電流が流れ、LED12が発光する。LED12が発光すると、フォトダイオード13およびNPNバイポーラトランジスタ14が導通し、プリアンプ15は制御信号VCを「H」レベルにする。
【0021】
制御回路9の出力端子9a,9bがそれぞれ「L」レベルおよび「H」レベルにされると、抵抗素子10およびLED12に電流が流れず、LED12は発光しない。LED12が発光しないと、フォトダイオード13およびNPNバイポーラトランジスタ14が非導通になり、プリアンプ15は制御信号VCを「L」レベルにする。
【0022】
また、IGBT駆動回路は、NPNバイポーラトランジスタ16、PNPバイポーラトランジスタ17、直流電源18,19、および抵抗素子20を備える。NPNバイポーラトランジスタ16のベースは制御信号VCを受け、そのコレクタは直流電源19の正電極に接続され、そのエミッタはノードN16に接続される。PNPバイポーラトランジスタ17のベースは制御信号VCを受け、そのエミッタはノードN16に接続され、そのコレクタは直流電源18の負電極に接続される。
【0023】
直流電源18の負電極はプリアンプ15の負側電源端子15eに接続され、その正電極は接地されている。直流電源19の正電極はプリアンプ15の正側電源端子15dに接続され、その負電極は接地されている。抵抗素子20は、ノードN16とIGBT1のゲートとの間に接続される。
【0024】
制御信号VCが「H」レベル(正電圧)にされると、トランジスタ17が非導通になるとともにトランジスタ16が導通し、直流電源19からトランジスタ16および抵抗素子20を介してIGBT1のゲートに電流が流入する。これにより、IGBT1のゲートが「H」レベルに充電されてIGBT1が導通し、負荷回路2に電流が流れる。
【0025】
また、制御信号VCが「L」レベル(負電圧)にされると、トランジスタ16が非導通になるとともにトランジスタ17が導通し、IGBT1のゲートから抵抗素子20およびトランジスタ17を介して直流電源18に電流が流出する。これにより、IGBT1のゲートが「L」レベルに放電されてIGBT1が非導通になり、負荷回路2に流れていた電流が遮断される。
【0026】
図2は、IGBT駆動回路の動作を例示するタイムチャートである。図2において、初期状態では、制御信号VCが「L」レベルにされており、IGBT1の主電流Iは0Aであり、IGBT1のコレクタ電圧V1は電源電圧VDDになっており、トランジスタ6は非導通(オフ)になっているものとする。
【0027】
ある時刻t0において制御信号VCが「L」レベルから「H」レベルに立ち上げられると、トランジスタ16が導通してIGBT1が導通し、IGBT1のコレクタ電圧V1が接地電圧GNTに低下し、IGBT1の主電流Iが徐々に増大する。
【0028】
次に時刻t1において、負荷回路2の端子間が何らかの原因で短絡したものとする。これにより、IGBT1の主電流Iが急に増大する。次いで時刻t2において主電流Iがしきい値電流I0を超えると、抵抗素子5の端子間電圧がしきい値電圧を超え、過電流検出信号φDが「H」レベルに立ち上げられてタイマ9cがスタートされる。
【0029】
次に時刻t3において、主電流Iがしきい値電流I1に到達すると、トランジスタ6が導通(オン)する。トランジスタ6が導通すると、IGBT1のゲート電圧が低下して主電流Iが急速に低下し、IGBT1が短絡電流によって破壊されることが防止される。
【0030】
次いで時刻t4においてタイマ9cがストップし、制御信号VCが「H」レベルから「L」レベルに立ち下げられる。制御信号VCが「L」レベルになると、トランジスタ7が導通してトランジスタ6が非導通にされる。また、トランジスタ16が非導通になるとともにトランジスタ17が導通する。したがって、IGBT1のゲートの電荷が抵抗素子20およびトランジスタ17を介して放電され、主電流Iが徐々に減少する。これにより、IGBT1のコレクタに発生するサージ電圧VSが低い値に抑制され、IGBT1の破壊が防止される。
【0031】
図3は、図1に示したIGBT駆動回路からトランジスタ7を除去した場合の動作を示すタイムチャートであって、図2と対比される図である。この場合、時刻t4において制御信号VCが「L」レベルに立ち下げられると、IGBT1のゲートの電荷がトランジスタ6を介して放電されるとともに抵抗素子20およびトランジスタ17を介して放電されるので、IGBT1の主電流が急激に減少する。このため、IGBT1のコレクタに大きなサージ電圧VSが発生し、IGBT1が破壊される。
【0032】
なお、この実施の形態では、この発明がIGBT1の駆動回路に適用された場合について説明したが、この発明は、主電流をモニタするモニタ電極を備えた他の半導体素子(バイポーラトランジスタ、電界効果トランジスタ)にも適用可能である。また、IGBT1とフリーホイールダイオード4が1チップ化されてRC(Reverse Conducting)−IGBTを構成していてもよい。また、図1で示した制御回路9がIC化されていてもよい。
【0033】
また、この発明は、3相モータを駆動させる3相インバータを構成する6組のIGBT1およびフリーホイールダイオード4を備えた6in1モジュールにも適用可能である。この場合は、各IGBT1に対して図1の駆動回路が設けられる。さらに、6in1モジュールに、各IGBT1用の駆動回路を内蔵してもよい。
【0034】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【0035】
【図1】この発明の一実施の形態によるIGBT駆動回路の構成を示す回路ブロック図である。
【図2】図1に示したIGBT駆動回路の動作を例示するタイムチャートである。
【図3】実施の形態の比較例を示すタイムチャートである。
【符号の説明】
【0036】
1 IGBT、2 負荷回路、3,18,19 直流電源、4 フリーホイールダイオード、5,10,20 抵抗素子、6,14,16 NPNバイポーラトランジスタ、7,17 PNPバイポーラトランジスタ、8 過電流検出回路、9 制御回路、9a,9b 出力端子、9c タイマ、11 フォトカプラ、13 フォトダイオード、15 プリアンプ、15a〜15c 制御端子、15d 正側電源端子、15e 負側電源端子。

【特許請求の範囲】
【請求項1】
負荷回路を介して第1の電源電圧を受ける第1の電極と、第1の基準電圧を受ける第2の電極と、前記第1および第2の電極間に流れる主電流を制御する制御電極と、前記主電流をモニタするモニタ電極とを有する半導体素子を駆動する半導体素子駆動回路であって、
その一方端子が前記制御電極に接続された抵抗素子と、
制御信号が第1の論理レベルである場合は前記抵抗素子の他方端子に第2の電源電圧を与えて前記半導体素子を導通させ、前記制御信号が第2の論理レベルである場合は前記抵抗素子の他方端子に第2の基準電圧を与えて前記半導体素子を非導通にする切換回路と、
前記モニタ電極に接続され、前記主電流の値を検出する検出回路と、
前記制御電極および前記第2の電極間に接続され、前記検出回路によって検出された前記主電流の値が予め定められた値を超えたことに応じて導通するトランジスタと、
前記検出回路によって検出された前記主電流の値が前記予め定められた値を超えてから所定時間経過後に、前記制御信号を前記第2の論理レベルに固定するとともに前記トランジスタを非導通にする制御回路とを備える、半導体素子駆動回路。
【請求項2】
前記トランジスタの制御電極と前記第1の基準電圧のラインとの間に接続され、前記制御信号が前記第2の論理レベルの場合に導通するスイッチング素子を備え、
前記トランジスタは、前記スイッチング素子が導通したことに応じて非導通になる、請求項1に記載の半導体素子駆動回路。
【請求項3】
前記所定時間は調整可能になっている、請求項1または請求項2に記載の半導体素子駆動回路。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate


【公開番号】特開2010−10811(P2010−10811A)
【公開日】平成22年1月14日(2010.1.14)
【国際特許分類】
【出願番号】特願2008−164857(P2008−164857)
【出願日】平成20年6月24日(2008.6.24)
【出願人】(000006013)三菱電機株式会社 (33,312)
【Fターム(参考)】