半導体素子
【課題】 珪素単結晶を基板としてIII族窒化物半導体層を設けるのに際し、そのIII族窒化物半導体層を良質な結晶層とすることができ、素子特性を優れたものとすることができるようにする。
【解決手段】 本発明は、珪素単結晶からなる基板１０１上にIII族窒化物半導体からなる層を備えた半導体素子１０において、上記基板１０１の一表面に、立方晶の炭化珪素ゲルマニウム（組成式Ｓｉ1-XＧｅXＣ：０＜Ｘ＜１）からなるIV族元素膜１０２が設けられ、そのIV族元素膜１０２に接合させて上記III族窒化物半導体からなる接合層１０３が設けられているものである。
【解決手段】 本発明は、珪素単結晶からなる基板１０１上にIII族窒化物半導体からなる層を備えた半導体素子１０において、上記基板１０１の一表面に、立方晶の炭化珪素ゲルマニウム（組成式Ｓｉ1-XＧｅXＣ：０＜Ｘ＜１）からなるIV族元素膜１０２が設けられ、そのIV族元素膜１０２に接合させて上記III族窒化物半導体からなる接合層１０３が設けられているものである。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、珪素単結晶からなる基板上にIII族窒化物半導体からなる層を備えた半導体素子に関する。
【背景技術】
【０００２】
従来から、珪素単結晶（シリコン）を基板とし成長させたIII−Ｖ族化合物半導体層を活性層として利用して半導体素子を作製する技術が開示されている（下記の特許文献１参照）。特に、短波長の可視光を出射する発光ダイオード（英略称：ＬＥＤ）やレーザダイオード（英略称：ＬＤ）にあっては、シリコン基板上にIII族窒化物半導体層を活性層（発光層）として備えた積層構造体から構成されている（下記の特許文献２参照）。また、シリコン基板上に形成した窒化ガリウム（ＧａＮ）層を活性層（チャネル（ｃｈａｎｎｅｌ）層）としてショットキー（Ｓｃｈｏｔｔｋｙ）接合型電界効果トランジスタ（英略称：ＭＥＳＦＥＴ）を作製する技術が開示されている（下記の特許文献３参照）。
【特許文献１】米国特許 ＵＳ−６，０６９，０２１号
【特許文献２】特開平７−２８８２３１号公報
【特許文献３】特開平１０−２８７４９７号公報
【０００３】
III族窒化物半導体層は、格子不整合を緩和するためにシリコン基板の表面上に炭化珪素（ＳｉＣ）から成る緩衝膜を設けた後、形成するのが一般的である（下記の非特許文献１参照）。立方晶のＳｉＣ（所謂、３Ｃ型ＳｉＣ）から成る緩衝膜を設けるために、予め、シリコン基板の表面をアセチレン（分子式：Ｃ2Ｈ2）を使用して炭化する手段が採られている（下記の非特許文献２参照）。
【非特許文献１】古川 清二郎、雨宮 好仁編著、「シリコン系ヘテロデバイス」、平成３年７月３０日、丸善（株）発行、第５章、９２頁。
【非特許文献２】S. Motoyama and S. Kaneda, “Low-Temperature Growth of 3C-SiC by Gas Source Molecular Beam Epitaxial Method”,アプライド フィジクス レターズ（Appl. Phys. Lett.）, 第５４巻、１９８９年（米国）、２４２頁。
【０００４】
立方晶の３Ｃ型ＳｉＣの格子定数は、０．４３６ナノメーター（ｎｍ）である。これに対し、例えば、立方晶のＧａＮの格子定数は０．４５１ｎｍある。従って、３Ｃ型ＳｉＣと立方晶のＧａＮとは良好な格子整合の関係にあるとは言えない。一方、六方晶のウルツ鉱（Ｗｕｒｔｚｉｔｅ）型ＧａＮのａ軸は０．３１９ｎｍである。従って、３Ｃ型ＳｉＣは、六方晶のＧａＮとも格子整合する関係にない。この格子のミスマッチ（ｍｉｓｍａｔｃｈ）に起因して、従来の３Ｃ型炭化珪素層上に形成するIII族窒化物半導体層内には、ミスフィット（ｍｉｓｆｉｔ）転位等の結晶欠陥が導入されてしまう。
【０００５】
従って、転位等の結晶欠陥密度が充分に低い良質の珪素単結晶（シリコン）を基板とした場合でも、結晶欠陥が少なく、素子（デバイス）特性を充分に顕現するための良質のIII族窒化物半導体結晶層は、従来の炭化珪素層を利用する限り、充分に安定して形成できていない。このため、良好な電気伝導性、熱伝導性、及び明瞭な劈開性を呈する珪素単結晶の優位性を利用した発光素子、例えば順方向電圧（Ｖｆ）の低いＬＥＤや劈開結晶面を共振面とするＬＤ、また放熱性に優れるが故に低損失の電力（パワー）トランジスタを作製するのに支障を来している。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、上記の従来技術の問題点を克服すべくなされたもので、珪素単結晶を基板としてIII族窒化物半導体層を設けるのに際し、そのIII族窒化物半導体層を良質な結晶層とすることができ、素子特性を優れたものとすることができる半導体素子を提供することを目的とする。
【課題を解決するための手段】
【０００７】
１）上記目的を達成するために、第１の発明は、珪素単結晶からなる基板上にIII族窒化物半導体からなる層を備えた半導体素子において、上記基板の一表面に、立方晶の炭化珪素ゲルマニウム（組成式Ｓｉ1-XＧｅXＣ：０＜Ｘ＜１）からなるIV族元素膜が設けられ、そのIV族元素膜に接合させて上記III族窒化物半導体からなる接合層が設けられているものである。
【０００８】
２）第２の発明は、上記した１）項に記載の発明の構成において、上記基板は導電性を有し、上記IV族元素膜はその基板と同一の伝導形の導電性を有しているものである。
【０００９】
３）第３の発明は、上記した２）項に記載の発明の構成において、上記接合層は、上記IV族元素膜と同一の伝導形の導電性を有しているものである。
【００１０】
４）第４の発明は、上記した１）項に記載の発明の構成において、上記基板、IV族元素膜および接合層を高抵抗とするものである。
【００１１】
５）第５の発明は、上記した４）項に記載の発明の構成において、上記接合層を上記基板よりさらに高抵抗とするものである。
【００１２】
６）第６の発明は、上記した１）項から５）項の何れか１項に記載の発明の構成において、上記IV族元素膜は上記基板の一表面と同一の面方位を有するものである。
【００１３】
第７の発明は、上記した６）項に記載の発明の構成において、上記基板の｛００１｝表面上に上記IV族元素膜が設けられ、そのIV族元素膜の表面は｛００１｝結晶面から構成され、上記接合層はそのIV族元素膜の｛００１｝結晶面に形成されて立方晶の結晶層から構成されているものである。
【００１４】
第８の発明は、上記した６）項に記載の発明の構成において、上記基板の｛１１１｝表面上に上記IV族元素膜が設けられ、そのIV族元素膜の表面は｛１１１｝結晶面から構成され、上記接合層はそのIV族元素膜の｛１１１｝結晶面に形成されて六方晶の結晶層から構成されているものである。
【００１５】
第９の発明は、上記した１）項から８）項の何れか１項に記載の発明の構成において、上記IV族元素膜は、ゲルマニウムの組成比（＝Ｘ）を０．１０以上で０．８５以下とする炭化珪素ゲルマニウム（組成式Ｓｉ1-XＧｅXＣ：０．１０≦Ｘ≦０．８５）からなるものである。
【発明の効果】
【００１６】
本発明によれば、珪素単結晶からなる基板上にIII族窒化物半導体からなる層を備えた半導体素子において、上記基板の一表面に、立方晶の炭化珪素ゲルマニウム（組成式Ｓｉ1-XＧｅXＣ：０＜Ｘ＜１）からなるIV族元素膜を設け、そのIV族元素膜に接合させてIII族窒化物半導体からなる接合層を設ける構成としたので、Ｓｉ1-XＧｅXＣからなるIV族元素膜と、III族窒化物半導体からなる接合層との間での良好な格子マッチングにより、結晶性に優れるIII族窒化物半導体層が得られ、従って、そのIII族窒化物半導体層の良好な結晶性から素子特性に優れる半導体素子を提供できる。
【００１７】
特に、本発明によれば、導電性の珪素単結晶を基板とし、炭化珪素ゲルマニウム（Ｓｉ1-XＧｅXＣ）膜（IV族元素膜）を、その珪素単結晶基板と同一の伝導形の導電性の結晶層から構成することとしたので、珪素単結晶基板側から供給される素子駆動電流を、基板の表面に垂直な方向（縦方向）に流通させて動作させる半導体素子、例えば、受光素子（フォトダイオード）を好都合に構成できる。
【００１８】
特に、本発明によれば、導電性珪素単結晶基板と、炭化珪素ゲルマニウム（Ｓｉ1-XＧｅXＣ）膜と、その膜に接合させて設けるIII族窒化物半導体層とを、同一の伝導形としたので、珪素単結晶基板側から供給される素子を駆動させるための電流を、基板の表面に垂直な方向（縦方向）に流通させて動作させる半導体素子、例えばＬＥＤやＬＤといった発光素子を好都合に構成できる。
【００１９】
特に、本発明によれば、高抵抗の珪素単結晶基板上に、高抵抗の炭化珪素ゲルマニウム（Ｓｉ1-XＧｅXＣ）膜を介して高抵抗のIII族窒化物半導体接合層を設ける構成としたので、例えば、高抵抗のIII族窒化物半導体層を緩衝層或いは電子走行層とする電界効果型トランジスタを好適に構成できる。
【００２０】
特に、本発明によれば、III族窒化物半導体接合層を、基板を成す珪素単結晶を超える高抵抗の結晶層から構成したので、素子駆動電流のIII族窒化物半導体接合層を介しての漏洩（ｌｅａｋ）を低減でき、従って、高周波帯域で動作する高性能の電界効果型トランジスタを構成するのに効果を上げられる。
【００２１】
特に、本発明によれば、炭化珪素ゲルマニウム（Ｓｉ1-XＧｅXＣ）膜を、それを設ける珪素単結晶基板と同一の表面の面方位を有する結晶層から構成したので、炭化珪素ゲルマニウム（Ｓｉ1-XＧｅXＣ）膜に接合させて設けるIII族窒化物半導体接合層の結晶系を画一的に制御するのに効果を上げられる。
【００２２】
特に、本発明によれば、珪素単結晶基板の｛００１｝表面上に設けた、表面の面方位を｛００１｝とする炭化珪素ゲルマニウム（Ｓｉ1-XＧｅXＣ）膜を用いてIII族窒化物半導体接合層を設ける構成としたので、それに接合させて設けるIII族窒化物半導体接合層を立方晶の結晶層とするのに効果を上げられ、これにより、例えば、立方晶結晶の明瞭な劈開性を利用する端面共振型のIII族窒化物半導体ＬＤを好適に構成できる。
【００２３】
また、本発明によれば、珪素単結晶基板の｛１１１｝表面上に設けた、表面の面方位を｛１１１｝とする炭化珪素ゲルマニウム（組成式Ｓｉ1-XＧｅXＣ）膜を用いてIII族窒化物半導体接合層を設けることとしたので、それに接合させて設けるIII族窒化物半導体接合層を六方晶の結晶層から構成するのに効果を上げられ、これにより、例えば、ピエゾ（ｐｉｅｚｏ）効果の大きな六方晶のIII族窒化物半導体層を利用する２次元電子型電界効果トランジスタを好適に構成できる。
【００２４】
特に、本発明によれば、ゲルマニウム（Ｇｅ）の組成比（＝Ｘ）を０．１０以上で０．８５以下とする炭化珪素ゲルマニウム（Ｓｉ1-XＧｅXＣ：０．１０≦Ｘ≦０．８５）膜を介してIII族窒化物半導体接合層を設ける構成としたので、III族窒化物半導体接合層を、それと格子マッチングに優れるＳｉ1-XＧｅXＣ（０．１０≦Ｘ≦０．８５）層を下地層として形成でき、その結果、結晶性に優れるIII族窒化物半導体接合層を構成できるため、性能に優れるIII族窒化物半導体発光デバイスや電子デバイスを提供できる。
【発明を実施するための最良の形態】
【００２５】
本発明は、珪素単結晶からなる基板上にIII族窒化物半導体からなる層を備えた半導体素子において、その基板の一表面に、立方晶の炭化珪素ゲルマニウム（組成式Ｓｉ1-XＧｅXＣ：０＜Ｘ＜１）からなるIV族元素膜を設け、そのIV族元素膜に接合させてIII族窒化物半導体からなる接合層を設けるようにしている。
【００２６】
本発明に係るIV族元素膜としての炭化珪素ゲルマニウム（Ｓｉ1-XＧｅXＣ：０＜Ｘ＜１）膜は、｛００１｝や｛１１１｝結晶面等を表面とするシリコン基板上に、常圧（略大気圧）或いは減圧化学的気相堆積（英略称：ＣＶＤ）法や高真空中で成膜する分子線エピタキシャル（英略称：ＭＢＥ）法等の気相エピタキシャル手段等で形成する。特に、ＭＢＥ法を利用して、アセチレン（分子式Ｃ2Ｈ2）等の炭化水素ガス、珪素（元素記号：Ｓｉ）、及びゲルマニウム（元素記号：Ｇｅ）を含むビーム（ｂｅａｍ）を高真空中でシリコン基板の表面に吹き付けて、Ｓｉ1-XＧｅXＣを形成する手法が簡便であり、また、好適である。
【００２７】
ＭＢＥ法によりＳｉ1-XＧｅXＣ膜を高真空中で形成するのに際し、高真空の成長環境を利用して、予め表面に珪素原子の再配列構造を出現させる様にシリコン基板を加熱処理すると、結晶欠陥が少なく結晶性に優れるＳｉ1-XＧｅXＣ膜を得るのに好適となる。例えば、｛００１｝結晶面を表面とする｛００１｝−シリコン基板にあっては、高真空中で８５０℃〜１１００℃に加熱して、その表面に（２×１）の再配列構造を出現させる処理を施しておくのが好ましい。また、｛１１１｝結晶面を表面とする｛１１１｝−シリコン基板にあっては、７００℃〜９００℃で真空加熱処理を施し、（７×７）の再配列構造を出現させた後、Ｓｉ1-XＧｅXＣ膜を形成するのが好ましい。
【００２８】
シリコン基板上に形成するＳｉ1-XＧｅXＣ膜は、その上に、表面が平坦であり、且つ連続したIII族窒化物半導体層を帰結するのに充分な膜厚を有するのが望ましい。Ｓｉ1-XＧｅXＣ膜は、また、シリコン基板の表面の全面を略一様に被覆する様に設けられているのが好ましいため、２ナノメーター（単位：ｎｍ）以上の層厚を有するのが望ましい。また、極端に厚いＳｉ1-XＧｅXＣ膜では、表面の平坦性が損なわれてしまうため、上層として平坦性のあるIII族窒化物半導体層を充分に安定して得るに至らない。従って、Ｓｉ1-XＧｅXＣ膜の層厚は、２ｎｍ以上で２００ｎｍ以下とするのが好適である。
【００２９】
Ｓｉ1-XＧｅXＣ膜の伝導形を、基板として用いるシリコン単結晶の伝導形と合致させると、シリコン基板の表面に対し垂直方向に素子を駆動させるための電流（素子駆動電流）を流通させる半導体素子を構成する上で好適である。例えば、ｎ形のシリコン基板上に、ｎ形のＳｉ1-XＧｅXＣ膜を設ける。ｎ形のＳｉ1-XＧｅXＣ膜を形成する際の不純物（ドーパント）としては、ｎ形ＳｉＧｅ混晶層を得る場合と同様に例えば、アンチモン（元素記号：Ｓｂ）を用いることができる。ｐ形Ｓｉ1-XＧｅXＣ膜を得るには、例えば、硼素（元素記号：Ｂ）をｐ形のドーパントとして利用できる。
【００３０】
更に、Ｓｉ1-XＧｅXＣから成るIV族元素膜に接合させて設けるIII族窒化物半導体からなる接合層を、基板およびＳｉ1-XＧｅXＣ膜と同一の伝導形を有する導電性の結晶層から構成すると、シリコン基板の表面に対し垂直方向に素子駆動電流を流通させる半導体素子を構成する上で更に好適である。例えば、ｎ形シリコン基板上にｎ形のＳｉ1-XＧｅXＣ膜を設け、その上にｎ形のIII族窒化物半導体層を設ける構成とする。そのｎ形III族窒化物半導体層上に、例えば、III族窒化物半導体層からなるｐｎ接合型ヘテロ（ｈｅｔｅｒｏ）構造の発光部を設けてIII族窒化物半導体ＬＥＤを構成する。また、例えば、III族窒化物半導体ＬＤを構成する。
【００３１】
一方で、シリコン基板の表面に設けるＳｉ1-XＧｅXＣ膜を高抵抗層とし、また、それに接合させて設けるIII族窒化物半導体から成る接合層を、高抵抗の結晶層から構成すると、例えば、ＭＥＳＦＥＴを作製するのに利便となる。ＭＥＳＦＥＴを作製するに際し、用いるシリコン基板は、抵抗率にして１キロオーム・センチメートル（ＫΩ・ｃｍ）を超える高抵抗であるのが好ましい。また、ＭＥＳＦＥＴを作製する場合、シリコン基板上に設けるＳｉ1-XＧｅXＣ膜及びIII族窒化物半導体接合層は、それを超えて大とする抵抗率を有する高抵抗層であるのが好ましい。ＭＥＳＦＥＴのドレイン（ｄｒａｉｎ）電流の基板への不必要な漏洩を抑止するためである。また、例えば、シリコン基板の同一の表面側上に設けた半導体層に陰極及び陽極の双方を設けてなるＬＥＤを作製するのにも利用できる。高抵抗のＳｉ1-XＧｅXＣ膜は不純物を故意に添加しないアンドープ（ｕｎｄｏｐｅ）で形成するのが得策である。
【００３２】
接合層を形成するIII族窒化物半導体は、III族元素と、Ｖ族元素としての窒素（元素記号：Ｎ）とを必須の構成元素として含むIII−Ｖ族化合物半導体である。例えば、窒化アルミニウム・ガリウム（ＡｌXＧａYＮ：０≦Ｘ，Ｙ≦１、Ｘ＋Ｙ＝１）であり、窒化ガリウム・インジウム（ＧａXＩｎYＮ：０≦Ｘ，Ｙ≦１、Ｘ＋Ｙ＝１）である。また、窒素と窒素とは別の砒素（元素記号：Ａｓ）や燐（元素記号：Ｐ）等のＶ族元素を含む窒化燐化ガリウム（ＧａＮ1-ZＰZ：０≦Ｚ＜１）、窒化燐化硼素（ＢＮ1-ZＰZ：０≦Ｚ＜１）、窒化燐化アルミニウム・硼素（ＢXＡｌYＧａＮ1-ZＰZ：０≦Ｘ，Ｙ≦１、Ｘ＋Ｙ＝１、０≦Ｚ＜１）などである。特に、III族窒化物半導体素子を構成する主要な材料であるＡｌXＧａYＩｎZＮ（０≦Ｘ，Ｙ，Ｚ≦１、Ｘ＋Ｙ＋Ｚ＝１）と格子のマッチングに優れるIII族窒化物半導体材料は優位に利用することができる。
【００３３】
III族窒化物半導体層は、ＭＢＥ法や有機金属化学的気相堆積（英略称：ＭＯＣＶＤ）法などにより形成する。ＭＯＣＶＤ法でＡｌXＧａYＮ層を形成するのには、例えば、トリメチルガリウム（分子式（ＣＨ3）3Ｇａ）やトリエチルガリウム（分子式（Ｃ2Ｈ5）3Ｇａ）等をガリウム（Ｇａ）源として、また、トリメチルアルミニウム（分子式（ＣＨ3）3Ａｌ）やトリイソブチルアルミニウム（分子式（ｉ−Ｃ4Ｈ9）3Ａｌ）などの有機金属（英略称：ＭＯ）化合物をアルミニウム（Ａｌ）原料として使用する。窒素源としては、アンモニア（分子式ＮＨ3）、ヒドラジン（分子式Ｎ2Ｈ4）等を使用できる。熱分解する温度がより低い非対称型分子構造のジメチルヒドラジン（分子式（ＣＨ3）2Ｈ2Ｎ）類は、より低温でIII族窒化物半導体層を成長させるための窒素の原料として使用できる。
【００３４】
また、例えば、ＡｌXＧａYＩｎZＮ（０≦Ｘ，Ｙ，Ｚ≦１、Ｘ＋Ｙ＋Ｚ＝１）と格子のマッチングに優れる、窒素と、砒素や燐等の窒素とは別のＶ族元素を含むIII族窒化物半導体層は、固体ソース（ｓｏｕｒｃｅ）ＭＢＥ法にあっては、砒素や燐の原料として例えば、固体砒素や固体燐を利用して形成できる。ＭＯＣＶＤ法やガスソースＭＢＥ法にあっては、砒素や燐の原料としてアルシン（分子式ＡｓＨ3）やホスフィン（分子式ＰＨ3）を例示できる。固体またはガスソースＭＢＥ法に拘らず、III族窒化物半導体層を構成する窒素（Ｎ）は、窒素プラズマなどから供給できる。
【００３５】
特に、高抵抗なIII族窒化物半導体から成る接合層を利用して、例えば、ＭＥＳＦＥＴを構成するのに際し、その接合層を、シリコン基板を超える高い抵抗を有する結晶層とすると、高性能な例えば、ＧａＮ系ＭＥＳＦＥＴを構成するのに優位である。例えば、抵抗率を１０ＫΩ・ｃｍとするアンドープで高抵抗なシリコン基板上に、高抵抗なＳｉ1-XＧｅXＣ膜を介して、１００ＫΩ・ｃｍを越す抵抗率を有する高抵抗なＡｌＮからなるIII族窒化物半導体の接合層を設ける。禁止帯幅が広く、尚且つ、高抵抗な接合層を、例えば、チャネル（ｃｈａｎｎｅｌ）層（電子走行層）の下地層として配置する構成によれば、ドレイン（ｄｒａｉｎ）電流のピンチオフ（ｐｉｎｃｈ−ｏｆｆ）特性に優れる高周波ＧａＮ系ＦＥＴを都合よく作製できる。
【００３６】
例えば、表面を｛００１｝結晶面とするＳｉ1-XＧｅXＣ層は、｛００１｝結晶面を表面とするシリコンを基板として用いることで形成できる。この｛００１｝結晶面を表面とするＳｉ1-XＧｅXＣ層は、その上に立方晶の閃亜鉛鉱結晶型のIII族窒化物半導体層を形成するための有効な下地層として利用できる。これにより、例えば、立方晶結晶の明瞭な劈開性を利用する端面共振型のIII族窒化物半導体ＬＤを好適に構成できる。
【００３７】
また、｛１１１｝結晶面を表面とするＳｉ1-XＧｅXＣ層は、表面を｛１１１｝結晶面とするシリコンを基板として利用すれば形成できる。この、表面を｛１１１｝結晶面とするＳｉ1-XＧｅXＣ層は、その上に六方晶のウルツ鉱結晶型のIII族窒化物半導体層を形成するための有効な下地層として利用できる。これにより、例えば、ピエゾ（ｐｉｅｚｏ）効果の大きな六方晶のIII族窒化物半導体層を利用する２次元電子型電界効果トランジスタを好適に構成できる。
【００３８】
Ｓｉ1-XＧｅXＣ層上のIII族窒化物半導体層が立方晶であるか六方晶であるは、例えば、電子線回折法で取得される回折パターンから判別できる。
【００３９】
本発明では特に、IV族元素膜のＳｉ1-XＧｅXＣのゲルマニウム（Ｇｅ）の組成比（＝Ｘ）を０．１０以上で０．８５以下としている。それは、立方晶のＧａＮやＡｌＮ等のIII族窒化物半導体材料との良好なマッチングが得られるからである。Ｓｉ1-XＧｅXＣのゲルマニウム（Ｇｅ）の組成比（＝Ｘ）が０．１０より小では、これらのIII族窒化物半導体材料とのミスマッチング（ｍｉｓｍａｔｃｈｉｎｇ）が大となり、良好な結晶性のIII族窒化物半導体層を得るに支障を来たすこととなる。また、Ｇｅの組成比が０．８５を超えて大きくすると、同じく、Ｓｉ1-XＧｅXＣ層とIII族窒化物半導体層との格子ミスマッチングが大となり不都合である。
【００４０】
ゲルマニウム（Ｇｅ）の組成比（＝Ｘ）を０．１０以上で０．８５以下とするＳｉ1-XＧｅXＣ（０．１０≦Ｘ≦０．８５）層の格子定数は、０．４３８ｎｍから０．４５１ｎｍの範囲にある。このため、立方晶閃亜鉛鉱結晶型のＧａＮ（格子定数＝０．４５１ｎｍ）やＡｌＮ（格子定数＝０．４３８ｎｍ）等との格子上のマッチングに優れる。また、Ｓｉ1-XＧｅXＣ（０．１０≦Ｘ≦０．８５）層の（１１０）結晶面の間隔は、六方晶ウルツ鉱結晶型のＧａＮ（ａ軸の長さ＝０．３１９ｎｍ）やＡｌＮ（ａ軸の長さ＝０．３１１ｎｍ）のａ軸の長さと略一致する。従って、Ｓｉ1-XＧｅXＣ（０．１０≦Ｘ≦０．８５）層を用いれば、格子のマッチング性により、結晶性の良好なIII族窒化物半導体層を形成できる。従って、性能に優れるIII族窒化物半導体発光デバイスや電子デバイスを提供できる。
【００４１】
Ｓｉ1-XＧｅXＣ（０．１０≦Ｘ≦０．８５）層にあって、Ｇｅの組成比（＝Ｘ）を増加させるのにともない、格子定数は大きくなる。例えば、固体ソースＭＢＥ法でＳｉ1-XＧｅXＣ層を形成するのに際し、アセチレン等の炭化水素系の供給量を一定に保ちつつ、Ｓｉに対するＧｅのフラックス（ｆｌｕｘ）強度の比率をより増大させれば、よりＧｅ組成比を大とするＳｉ1-XＧｅXＣ層を形成できる。
【実施例】
【００４２】
（実施例１） （００１）結晶面を表面とする（００１）シリコン基板上に設けられたＳｉＧｅＣ膜を備えた積層構造体を用いて、半導体ＬＥＤを構成する場合を例にして、本発明を具体的に説明する。
【００４３】
図１に、本実施例１に記載の窒化物半導体ＬＥＤ１０の平面模式図を示す。また図２には、図１に示すＬＥＤ１０の破線Ａ−Ａ’に沿った断面模式図を示す。
【００４４】
ＬＥＤ１０を作製するための積層構造体１００は、表面を（００１）結晶面とするｎ形シリコン（珪素単結晶）を基板１０１として形成した。基板１０１を、約１×１０-8パスカル（圧力単位：Ｐａ）の高真空に保たれたＭＢＥ成長用チャンバー内において、１０５０℃で１０分間にわたり加熱処理を施した。これにより、シリコン基板１０１の表面をなす（００１）結晶面に（２×１）再配列構造を形成した。基板１０１の表面でのこの再配列構造の出現は、一般的な反射高速電子回折（英略称：ＲＨＥＥＤ）パターンから確認した。
【００４５】
次に、清浄化されたシリコン基板１０１の表面をなす（００１）結晶面上には、一般的な固体ソースＭＢＥ法により、５４０℃で、導電性のｎ形Ｓｉ0.17Ｇｅ0.83ＣからなるＳｉＧｅＣ膜１０２を本発明の云うIV族元素膜として形成した。珪素の原料には、高純度珪素を用い、ゲルマニウムの原料には、高純度金属Ｇｅを用いた。また、炭素（元素記号：Ｃ）の原料には、高純度（純度６Ｎ）のアセチレンを用いた。ＳｉＧｅＣ膜１０２の層厚は４ｎｍとした。ＲＨＥＥＤパターンによれば、ＳｉＧｅＣ膜１０２は立方晶の結晶層であり、その表面は、（００１）面であった。
【００４６】
ｎ形ＳｉＧｅＣ膜１０２の（００１）結晶面からなる表面上には、ＭＢＥ法によりＳｉドープｎ形ＧａＮ層（キャリア濃度＝３×１０18ｃｍ-3）１０３を、本発明の云うIII族窒化物半導体層からなる接合層として設けた。ＲＨＥＥＤパターンによれば、接合層をなすｎ形ＧａＮ層１０３は立方晶であり、その表面は（００１）結晶面であった。ＧａＮ層１０３の層厚は１８００ｎｍとした。
【００４７】
III族窒化物半導体層からなる接合層として設けたｎ形ＧａＮ層１０３上には、ＭＢＥ成長法により、次記の（イ）〜（ニ）項に記載の立方晶のＧａＮ系III族窒化物半導体層１０４〜１０７を成長させて、ＬＥＤ１０用途の積層構造体１００を構成した。
（イ）Ｓｉドープｎ形Ａｌ0.15Ｇａ0.85Ｎ層（キャリア濃度（ｎ）＝９×１０17ｃｍ-3、層厚（ｔ）＝４６０ｎｍ）からなる下部クラッド層１０４
（ロ）ｎ形ＧａＮ（ｔ＝１５ｎｍ）層を障壁層とし、ｎ形Ｇａ0.95Ｉｎ0.05Ｎ（ｔ＝２．０ｎｍ）層を井戸層とし、この障壁層と井戸層とを１周期として、その５周期からなる量子井戸構造で構成した発光層１０５
（ハ）マグネシウム（Ｍｇ）ｐ形Ａｌ0.10Ｇａ0.90Ｎ層（キャリア濃度（ｐ）＝６×１０17ｃｍ-3、ｔ＝２．０ｎｍ）からなる上部クラッド層１０６
（ニ）Ｍｇドープｐ形ＧａＮ層（ｐ＝９×１０17ｃｍ-3、ｔ＝９５ｎｍ）からなるコンタクト層１０７
【００４８】
ｎ形下部クラッド層１０４、発光層１０５、及びｐ形上部クラッド層１０６からなるｐｎ接合型ダブルヘテロ接合構造の発光部を備えた積層構造体１００にオーミック（Ｏｈｍｉｃ）電極１０８，１０９を設けてＬＥＤ１０を構成した。ｐ形オーミック電極１０８は、積層構造体１００の最表層をなすｐ形コンタクト層１０７の表面の中央に設けた。一方のｎ形オーミック電極１０９は、ｎ形シリコン基板１０１の裏面の略全面に設けた。ｐ形オーミック電極１０８は、金（元素記号：Ａｕ）と酸化ニッケル（ＮｉＯ）との重層構造から構成した。ｎ形オーミック電極１０９は、金（Ａｕ）から構成した。
【００４９】
ｎ形及びｐ形オーミック電極１０８，１０９間に順方向に２０ｍＡの素子駆動電流を流通させ、ＬＥＤ１０の発光特性を調査した。主たる発光の波長は約４３０ｎｍであった。順方向電流を２０ｍＡとした際の順方向電圧は約３．４Ｖであった。立方晶ＧａＮ結晶との格子マッチング性に優れるＳｉ0.17Ｇｅ0.83Ｃ層を介して形成した結晶性に優れるIII族窒化物半導体層を利用してｐｎ接合型ＤＨ構造の発光部を構成したため、局所的な耐電圧不良（local breakdown）もなかった。また、逆方向電流を１０μＡとした際の逆方向電圧は１５Ｖを超える耐電圧性に優れるＬＥＤとなった。
【００５０】
（実施例２） （１１１）結晶面を表面とする（１１１）シリコン基板上に設けられたＳｉＧｅＣ膜を備えた積層構造体を用いて、ＧａＮ系ＭＥＳＦＥＴを構成する場合を例にして、本発明を具体的に説明する。
【００５１】
図３に、本実施例２に記載のＧａＮ系ＭＥＳＦＥＴ２０の断面構造を示す模式図を示す。
【００５２】
ＭＥＳＦＥＴ２０を作製するための積層構造体２００は、表面を（１１１）結晶面とする高抵抗なシリコン（珪素単結晶）を基板２０１として形成した。基板２０１を、約１×１０-8Ｐａの高真空に保たれたＭＢＥ成長用チャンバー内において、８００℃で５分間にわたり加熱処理を施した。これにより、シリコン基板２０１の表面をなす（１１１）結晶面に（７×７）再配列構造を形成した。この再配列構造の出現は、一般的なＲＨＥＥＤパターンから確認した。
【００５３】
次に、清浄化されたシリコン基板２０１の表面をなす（１１１）結晶面上には、一般的な固体ソースＭＢＥ法により、５８０℃で、アンドープで高抵抗なＳｉ0.53Ｇｅ0.47ＣからなるＳｉＧｅＣ層２０２を本発明の云うIV族元素膜として形成した。珪素（Ｓｉ）の原料には、高純度Ｓｉを用い、Ｇｅの原料には、高純度金属Ｇｅを用いた。また、炭素（Ｃ）の原料には、高純度（純度６Ｎ）のアセチレンガスを用いた。ＳｉＧｅＣ膜２０２の層厚は５ｎｍとした。ＲＨＥＥＤパターンによれば、ＳｉＧｅＣ膜２０２は立方晶の結晶層であり、その表面は、（１１１）面であった。また、ＳｉＧｅＣ膜２０２の抵抗率は約３×１０2Ω・ｃｍと見積もられた。
【００５４】
ＳｉＧｅＣ膜２０２の（１１１）結晶面からなる表面上には、ＭＢＥ法によりアンドープで高抵抗なＡｌ0.50Ｇａ0.50ＮからなるＡｌＧａＮ層（キャリア濃度＝３×１０16ｃｍ-3）２０３を、本発明の云うIII族窒化物半導体層からなる接合層として設けた。ＡｌＧａＮ層２０３の層厚は４５０ｎｍとした。ＲＨＥＥＤパターンによれば、接合層をなす高抵抗なＡｌＧａＮ層２０３は六方晶であり、その表面は（０００１）結晶面であった。また、ＡｌＧａＮ層２０３の抵抗率は約５×１０3Ω・ｃｍであった。
【００５５】
III族窒化物半導体層からなる接合層として設けた高抵抗なＡｌＧａＮ層２０３上には、ＭＢＥ成長法により、次記の（ａ）〜（ｃ）項に記載の六方晶のＧａＮ系III族窒化物半導体層２０４〜２０６を成長させて、ＭＥＳＦＥＴ２０用途の積層構造体２００を構成した。
（ａ）アンドープｎ形ＧａＮ層（キャリア濃度（ｎ）＝７×１０17ｃｍ-3、層厚（ｔ）＝２６ｎｍ）からなる電子走行層（チャネル層）２０４
（ｂ）アンドープｎ形Ａｌ0.25Ｇａ0.75Ｎ（ｎ＝４×１０18ｃｍ-3、ｔ＝１５ｎｍ）からなる電子供給層２０５
（ｃ）Ｓｉドープｎ形ＧａＮ層（ｎ＝６×１０18ｃｍ-3、ｔ＝１０ｎｍ）からなるコンタクト層２０６
【００５６】
次に、ソース電極２０７及びドレイン電極２０８の間の、ショットキー接触性のゲート電極２０９を形成する領域およびその近傍の領域に限り、コンタクト層２０６を一般的なドライエッチング手段により除去した。ゲート電極２０９を形成する領域に対向して残存させた、コンタクト層２０６をなす一方の表面には、オーミック接触性のソース電極２０７を形成した。また、ゲート電極２０９を挟んで対向する位置に在る、他方のコンタクト層２０６の表面上には、ドレイン電極２０８を設けて、ＧａＮ系ＭＥＳＦＥＴ２０を作製した。ソース電極２０７及びドレイン電極２０８をなすオーミック電極は、一般的な真空蒸着法により形成したランタン（元素記号：Ｌａ）・アルミニウム（Ａｌ）合金膜から形成した。
【００５７】
コンタクト層２０６を除去して露出させた電子供給層２０５の表面には、一般的な電子ビーム蒸着手段により、チタン（Ｔｉ）からなるゲート電極２０９を設けた。これより、ＭＥＳＦＥＴ３０を作製した。
【００５８】
ＭＥＳＦＥＴ２０は、ＳｉＧｅＣ層２０２との格子マッチングに優れるＡｌＧａＮ層２０３を下地層として形成したため、双晶や積層欠陥を殆ど含まないｎ形ＧａＮ層を電子走行層２０４として構成することができ、相互コンダクタンス（ｇｍ）に優れるものとなった。また、チタンからなるショトッキー接触性のゲート電極２０９を結晶性に優れる電子供給層２０５に接触させて設けたため、漏洩電流の少ない高い耐電圧性のゲート電極２０９を備えたＧａＮ系ＭＥＳＦＥＴ２０がもたらされることとなった。
【図面の簡単な説明】
【００５９】
【図１】実施例１に記載のＬＥＤの平面構造を示す模式図である。
【図２】図１に示すＬＥＤの破線Ａ−Ａ’に沿った断面模式図である。
【図３】実施例２に記載のＭＥＳＦＥＴの断面構造を示す模式図である。
【符号の説明】
【００６０】
１０ ＬＥＤ
１００ ＬＥＤ用途積層構造体
１０１ （００１）シリコン基板
１０２ ＳｉＧｅＣ膜（IV族元素膜）
１０３ ＧａＮ層（接合層（III族窒化物半導体層））
１０４ 下部クラッド層
１０５ 多重量子井戸構造発光層
１０６ 上部クラッド層
１０７ コンタクト層
１０８ ｐ形オーミック電極
１０９ ｎ形オーミック電極
２０ ＭＥＳＦＥＴ
２００ ＭＥＳＦＥＴ用途積層構造体
２０１ （１１１）シリコン基板
２０２ ＳｉＧｅＣ膜（IV族元素膜）
２０３ ＡｌＧａＮ層（接合層（III族窒化物半導体層））
２０４ 電子走行層
２０５ 電子供給層
２０６ コンタクト層
２０７ ソース電極
２０８ ドレイン電極
２０９ ゲート電極
【技術分野】
【０００１】
本発明は、珪素単結晶からなる基板上にIII族窒化物半導体からなる層を備えた半導体素子に関する。
【背景技術】
【０００２】
従来から、珪素単結晶（シリコン）を基板とし成長させたIII−Ｖ族化合物半導体層を活性層として利用して半導体素子を作製する技術が開示されている（下記の特許文献１参照）。特に、短波長の可視光を出射する発光ダイオード（英略称：ＬＥＤ）やレーザダイオード（英略称：ＬＤ）にあっては、シリコン基板上にIII族窒化物半導体層を活性層（発光層）として備えた積層構造体から構成されている（下記の特許文献２参照）。また、シリコン基板上に形成した窒化ガリウム（ＧａＮ）層を活性層（チャネル（ｃｈａｎｎｅｌ）層）としてショットキー（Ｓｃｈｏｔｔｋｙ）接合型電界効果トランジスタ（英略称：ＭＥＳＦＥＴ）を作製する技術が開示されている（下記の特許文献３参照）。
【特許文献１】米国特許 ＵＳ−６，０６９，０２１号
【特許文献２】特開平７−２８８２３１号公報
【特許文献３】特開平１０−２８７４９７号公報
【０００３】
III族窒化物半導体層は、格子不整合を緩和するためにシリコン基板の表面上に炭化珪素（ＳｉＣ）から成る緩衝膜を設けた後、形成するのが一般的である（下記の非特許文献１参照）。立方晶のＳｉＣ（所謂、３Ｃ型ＳｉＣ）から成る緩衝膜を設けるために、予め、シリコン基板の表面をアセチレン（分子式：Ｃ2Ｈ2）を使用して炭化する手段が採られている（下記の非特許文献２参照）。
【非特許文献１】古川 清二郎、雨宮 好仁編著、「シリコン系ヘテロデバイス」、平成３年７月３０日、丸善（株）発行、第５章、９２頁。
【非特許文献２】S. Motoyama and S. Kaneda, “Low-Temperature Growth of 3C-SiC by Gas Source Molecular Beam Epitaxial Method”,アプライド フィジクス レターズ（Appl. Phys. Lett.）, 第５４巻、１９８９年（米国）、２４２頁。
【０００４】
立方晶の３Ｃ型ＳｉＣの格子定数は、０．４３６ナノメーター（ｎｍ）である。これに対し、例えば、立方晶のＧａＮの格子定数は０．４５１ｎｍある。従って、３Ｃ型ＳｉＣと立方晶のＧａＮとは良好な格子整合の関係にあるとは言えない。一方、六方晶のウルツ鉱（Ｗｕｒｔｚｉｔｅ）型ＧａＮのａ軸は０．３１９ｎｍである。従って、３Ｃ型ＳｉＣは、六方晶のＧａＮとも格子整合する関係にない。この格子のミスマッチ（ｍｉｓｍａｔｃｈ）に起因して、従来の３Ｃ型炭化珪素層上に形成するIII族窒化物半導体層内には、ミスフィット（ｍｉｓｆｉｔ）転位等の結晶欠陥が導入されてしまう。
【０００５】
従って、転位等の結晶欠陥密度が充分に低い良質の珪素単結晶（シリコン）を基板とした場合でも、結晶欠陥が少なく、素子（デバイス）特性を充分に顕現するための良質のIII族窒化物半導体結晶層は、従来の炭化珪素層を利用する限り、充分に安定して形成できていない。このため、良好な電気伝導性、熱伝導性、及び明瞭な劈開性を呈する珪素単結晶の優位性を利用した発光素子、例えば順方向電圧（Ｖｆ）の低いＬＥＤや劈開結晶面を共振面とするＬＤ、また放熱性に優れるが故に低損失の電力（パワー）トランジスタを作製するのに支障を来している。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、上記の従来技術の問題点を克服すべくなされたもので、珪素単結晶を基板としてIII族窒化物半導体層を設けるのに際し、そのIII族窒化物半導体層を良質な結晶層とすることができ、素子特性を優れたものとすることができる半導体素子を提供することを目的とする。
【課題を解決するための手段】
【０００７】
１）上記目的を達成するために、第１の発明は、珪素単結晶からなる基板上にIII族窒化物半導体からなる層を備えた半導体素子において、上記基板の一表面に、立方晶の炭化珪素ゲルマニウム（組成式Ｓｉ1-XＧｅXＣ：０＜Ｘ＜１）からなるIV族元素膜が設けられ、そのIV族元素膜に接合させて上記III族窒化物半導体からなる接合層が設けられているものである。
【０００８】
２）第２の発明は、上記した１）項に記載の発明の構成において、上記基板は導電性を有し、上記IV族元素膜はその基板と同一の伝導形の導電性を有しているものである。
【０００９】
３）第３の発明は、上記した２）項に記載の発明の構成において、上記接合層は、上記IV族元素膜と同一の伝導形の導電性を有しているものである。
【００１０】
４）第４の発明は、上記した１）項に記載の発明の構成において、上記基板、IV族元素膜および接合層を高抵抗とするものである。
【００１１】
５）第５の発明は、上記した４）項に記載の発明の構成において、上記接合層を上記基板よりさらに高抵抗とするものである。
【００１２】
６）第６の発明は、上記した１）項から５）項の何れか１項に記載の発明の構成において、上記IV族元素膜は上記基板の一表面と同一の面方位を有するものである。
【００１３】
第７の発明は、上記した６）項に記載の発明の構成において、上記基板の｛００１｝表面上に上記IV族元素膜が設けられ、そのIV族元素膜の表面は｛００１｝結晶面から構成され、上記接合層はそのIV族元素膜の｛００１｝結晶面に形成されて立方晶の結晶層から構成されているものである。
【００１４】
第８の発明は、上記した６）項に記載の発明の構成において、上記基板の｛１１１｝表面上に上記IV族元素膜が設けられ、そのIV族元素膜の表面は｛１１１｝結晶面から構成され、上記接合層はそのIV族元素膜の｛１１１｝結晶面に形成されて六方晶の結晶層から構成されているものである。
【００１５】
第９の発明は、上記した１）項から８）項の何れか１項に記載の発明の構成において、上記IV族元素膜は、ゲルマニウムの組成比（＝Ｘ）を０．１０以上で０．８５以下とする炭化珪素ゲルマニウム（組成式Ｓｉ1-XＧｅXＣ：０．１０≦Ｘ≦０．８５）からなるものである。
【発明の効果】
【００１６】
本発明によれば、珪素単結晶からなる基板上にIII族窒化物半導体からなる層を備えた半導体素子において、上記基板の一表面に、立方晶の炭化珪素ゲルマニウム（組成式Ｓｉ1-XＧｅXＣ：０＜Ｘ＜１）からなるIV族元素膜を設け、そのIV族元素膜に接合させてIII族窒化物半導体からなる接合層を設ける構成としたので、Ｓｉ1-XＧｅXＣからなるIV族元素膜と、III族窒化物半導体からなる接合層との間での良好な格子マッチングにより、結晶性に優れるIII族窒化物半導体層が得られ、従って、そのIII族窒化物半導体層の良好な結晶性から素子特性に優れる半導体素子を提供できる。
【００１７】
特に、本発明によれば、導電性の珪素単結晶を基板とし、炭化珪素ゲルマニウム（Ｓｉ1-XＧｅXＣ）膜（IV族元素膜）を、その珪素単結晶基板と同一の伝導形の導電性の結晶層から構成することとしたので、珪素単結晶基板側から供給される素子駆動電流を、基板の表面に垂直な方向（縦方向）に流通させて動作させる半導体素子、例えば、受光素子（フォトダイオード）を好都合に構成できる。
【００１８】
特に、本発明によれば、導電性珪素単結晶基板と、炭化珪素ゲルマニウム（Ｓｉ1-XＧｅXＣ）膜と、その膜に接合させて設けるIII族窒化物半導体層とを、同一の伝導形としたので、珪素単結晶基板側から供給される素子を駆動させるための電流を、基板の表面に垂直な方向（縦方向）に流通させて動作させる半導体素子、例えばＬＥＤやＬＤといった発光素子を好都合に構成できる。
【００１９】
特に、本発明によれば、高抵抗の珪素単結晶基板上に、高抵抗の炭化珪素ゲルマニウム（Ｓｉ1-XＧｅXＣ）膜を介して高抵抗のIII族窒化物半導体接合層を設ける構成としたので、例えば、高抵抗のIII族窒化物半導体層を緩衝層或いは電子走行層とする電界効果型トランジスタを好適に構成できる。
【００２０】
特に、本発明によれば、III族窒化物半導体接合層を、基板を成す珪素単結晶を超える高抵抗の結晶層から構成したので、素子駆動電流のIII族窒化物半導体接合層を介しての漏洩（ｌｅａｋ）を低減でき、従って、高周波帯域で動作する高性能の電界効果型トランジスタを構成するのに効果を上げられる。
【００２１】
特に、本発明によれば、炭化珪素ゲルマニウム（Ｓｉ1-XＧｅXＣ）膜を、それを設ける珪素単結晶基板と同一の表面の面方位を有する結晶層から構成したので、炭化珪素ゲルマニウム（Ｓｉ1-XＧｅXＣ）膜に接合させて設けるIII族窒化物半導体接合層の結晶系を画一的に制御するのに効果を上げられる。
【００２２】
特に、本発明によれば、珪素単結晶基板の｛００１｝表面上に設けた、表面の面方位を｛００１｝とする炭化珪素ゲルマニウム（Ｓｉ1-XＧｅXＣ）膜を用いてIII族窒化物半導体接合層を設ける構成としたので、それに接合させて設けるIII族窒化物半導体接合層を立方晶の結晶層とするのに効果を上げられ、これにより、例えば、立方晶結晶の明瞭な劈開性を利用する端面共振型のIII族窒化物半導体ＬＤを好適に構成できる。
【００２３】
また、本発明によれば、珪素単結晶基板の｛１１１｝表面上に設けた、表面の面方位を｛１１１｝とする炭化珪素ゲルマニウム（組成式Ｓｉ1-XＧｅXＣ）膜を用いてIII族窒化物半導体接合層を設けることとしたので、それに接合させて設けるIII族窒化物半導体接合層を六方晶の結晶層から構成するのに効果を上げられ、これにより、例えば、ピエゾ（ｐｉｅｚｏ）効果の大きな六方晶のIII族窒化物半導体層を利用する２次元電子型電界効果トランジスタを好適に構成できる。
【００２４】
特に、本発明によれば、ゲルマニウム（Ｇｅ）の組成比（＝Ｘ）を０．１０以上で０．８５以下とする炭化珪素ゲルマニウム（Ｓｉ1-XＧｅXＣ：０．１０≦Ｘ≦０．８５）膜を介してIII族窒化物半導体接合層を設ける構成としたので、III族窒化物半導体接合層を、それと格子マッチングに優れるＳｉ1-XＧｅXＣ（０．１０≦Ｘ≦０．８５）層を下地層として形成でき、その結果、結晶性に優れるIII族窒化物半導体接合層を構成できるため、性能に優れるIII族窒化物半導体発光デバイスや電子デバイスを提供できる。
【発明を実施するための最良の形態】
【００２５】
本発明は、珪素単結晶からなる基板上にIII族窒化物半導体からなる層を備えた半導体素子において、その基板の一表面に、立方晶の炭化珪素ゲルマニウム（組成式Ｓｉ1-XＧｅXＣ：０＜Ｘ＜１）からなるIV族元素膜を設け、そのIV族元素膜に接合させてIII族窒化物半導体からなる接合層を設けるようにしている。
【００２６】
本発明に係るIV族元素膜としての炭化珪素ゲルマニウム（Ｓｉ1-XＧｅXＣ：０＜Ｘ＜１）膜は、｛００１｝や｛１１１｝結晶面等を表面とするシリコン基板上に、常圧（略大気圧）或いは減圧化学的気相堆積（英略称：ＣＶＤ）法や高真空中で成膜する分子線エピタキシャル（英略称：ＭＢＥ）法等の気相エピタキシャル手段等で形成する。特に、ＭＢＥ法を利用して、アセチレン（分子式Ｃ2Ｈ2）等の炭化水素ガス、珪素（元素記号：Ｓｉ）、及びゲルマニウム（元素記号：Ｇｅ）を含むビーム（ｂｅａｍ）を高真空中でシリコン基板の表面に吹き付けて、Ｓｉ1-XＧｅXＣを形成する手法が簡便であり、また、好適である。
【００２７】
ＭＢＥ法によりＳｉ1-XＧｅXＣ膜を高真空中で形成するのに際し、高真空の成長環境を利用して、予め表面に珪素原子の再配列構造を出現させる様にシリコン基板を加熱処理すると、結晶欠陥が少なく結晶性に優れるＳｉ1-XＧｅXＣ膜を得るのに好適となる。例えば、｛００１｝結晶面を表面とする｛００１｝−シリコン基板にあっては、高真空中で８５０℃〜１１００℃に加熱して、その表面に（２×１）の再配列構造を出現させる処理を施しておくのが好ましい。また、｛１１１｝結晶面を表面とする｛１１１｝−シリコン基板にあっては、７００℃〜９００℃で真空加熱処理を施し、（７×７）の再配列構造を出現させた後、Ｓｉ1-XＧｅXＣ膜を形成するのが好ましい。
【００２８】
シリコン基板上に形成するＳｉ1-XＧｅXＣ膜は、その上に、表面が平坦であり、且つ連続したIII族窒化物半導体層を帰結するのに充分な膜厚を有するのが望ましい。Ｓｉ1-XＧｅXＣ膜は、また、シリコン基板の表面の全面を略一様に被覆する様に設けられているのが好ましいため、２ナノメーター（単位：ｎｍ）以上の層厚を有するのが望ましい。また、極端に厚いＳｉ1-XＧｅXＣ膜では、表面の平坦性が損なわれてしまうため、上層として平坦性のあるIII族窒化物半導体層を充分に安定して得るに至らない。従って、Ｓｉ1-XＧｅXＣ膜の層厚は、２ｎｍ以上で２００ｎｍ以下とするのが好適である。
【００２９】
Ｓｉ1-XＧｅXＣ膜の伝導形を、基板として用いるシリコン単結晶の伝導形と合致させると、シリコン基板の表面に対し垂直方向に素子を駆動させるための電流（素子駆動電流）を流通させる半導体素子を構成する上で好適である。例えば、ｎ形のシリコン基板上に、ｎ形のＳｉ1-XＧｅXＣ膜を設ける。ｎ形のＳｉ1-XＧｅXＣ膜を形成する際の不純物（ドーパント）としては、ｎ形ＳｉＧｅ混晶層を得る場合と同様に例えば、アンチモン（元素記号：Ｓｂ）を用いることができる。ｐ形Ｓｉ1-XＧｅXＣ膜を得るには、例えば、硼素（元素記号：Ｂ）をｐ形のドーパントとして利用できる。
【００３０】
更に、Ｓｉ1-XＧｅXＣから成るIV族元素膜に接合させて設けるIII族窒化物半導体からなる接合層を、基板およびＳｉ1-XＧｅXＣ膜と同一の伝導形を有する導電性の結晶層から構成すると、シリコン基板の表面に対し垂直方向に素子駆動電流を流通させる半導体素子を構成する上で更に好適である。例えば、ｎ形シリコン基板上にｎ形のＳｉ1-XＧｅXＣ膜を設け、その上にｎ形のIII族窒化物半導体層を設ける構成とする。そのｎ形III族窒化物半導体層上に、例えば、III族窒化物半導体層からなるｐｎ接合型ヘテロ（ｈｅｔｅｒｏ）構造の発光部を設けてIII族窒化物半導体ＬＥＤを構成する。また、例えば、III族窒化物半導体ＬＤを構成する。
【００３１】
一方で、シリコン基板の表面に設けるＳｉ1-XＧｅXＣ膜を高抵抗層とし、また、それに接合させて設けるIII族窒化物半導体から成る接合層を、高抵抗の結晶層から構成すると、例えば、ＭＥＳＦＥＴを作製するのに利便となる。ＭＥＳＦＥＴを作製するに際し、用いるシリコン基板は、抵抗率にして１キロオーム・センチメートル（ＫΩ・ｃｍ）を超える高抵抗であるのが好ましい。また、ＭＥＳＦＥＴを作製する場合、シリコン基板上に設けるＳｉ1-XＧｅXＣ膜及びIII族窒化物半導体接合層は、それを超えて大とする抵抗率を有する高抵抗層であるのが好ましい。ＭＥＳＦＥＴのドレイン（ｄｒａｉｎ）電流の基板への不必要な漏洩を抑止するためである。また、例えば、シリコン基板の同一の表面側上に設けた半導体層に陰極及び陽極の双方を設けてなるＬＥＤを作製するのにも利用できる。高抵抗のＳｉ1-XＧｅXＣ膜は不純物を故意に添加しないアンドープ（ｕｎｄｏｐｅ）で形成するのが得策である。
【００３２】
接合層を形成するIII族窒化物半導体は、III族元素と、Ｖ族元素としての窒素（元素記号：Ｎ）とを必須の構成元素として含むIII−Ｖ族化合物半導体である。例えば、窒化アルミニウム・ガリウム（ＡｌXＧａYＮ：０≦Ｘ，Ｙ≦１、Ｘ＋Ｙ＝１）であり、窒化ガリウム・インジウム（ＧａXＩｎYＮ：０≦Ｘ，Ｙ≦１、Ｘ＋Ｙ＝１）である。また、窒素と窒素とは別の砒素（元素記号：Ａｓ）や燐（元素記号：Ｐ）等のＶ族元素を含む窒化燐化ガリウム（ＧａＮ1-ZＰZ：０≦Ｚ＜１）、窒化燐化硼素（ＢＮ1-ZＰZ：０≦Ｚ＜１）、窒化燐化アルミニウム・硼素（ＢXＡｌYＧａＮ1-ZＰZ：０≦Ｘ，Ｙ≦１、Ｘ＋Ｙ＝１、０≦Ｚ＜１）などである。特に、III族窒化物半導体素子を構成する主要な材料であるＡｌXＧａYＩｎZＮ（０≦Ｘ，Ｙ，Ｚ≦１、Ｘ＋Ｙ＋Ｚ＝１）と格子のマッチングに優れるIII族窒化物半導体材料は優位に利用することができる。
【００３３】
III族窒化物半導体層は、ＭＢＥ法や有機金属化学的気相堆積（英略称：ＭＯＣＶＤ）法などにより形成する。ＭＯＣＶＤ法でＡｌXＧａYＮ層を形成するのには、例えば、トリメチルガリウム（分子式（ＣＨ3）3Ｇａ）やトリエチルガリウム（分子式（Ｃ2Ｈ5）3Ｇａ）等をガリウム（Ｇａ）源として、また、トリメチルアルミニウム（分子式（ＣＨ3）3Ａｌ）やトリイソブチルアルミニウム（分子式（ｉ−Ｃ4Ｈ9）3Ａｌ）などの有機金属（英略称：ＭＯ）化合物をアルミニウム（Ａｌ）原料として使用する。窒素源としては、アンモニア（分子式ＮＨ3）、ヒドラジン（分子式Ｎ2Ｈ4）等を使用できる。熱分解する温度がより低い非対称型分子構造のジメチルヒドラジン（分子式（ＣＨ3）2Ｈ2Ｎ）類は、より低温でIII族窒化物半導体層を成長させるための窒素の原料として使用できる。
【００３４】
また、例えば、ＡｌXＧａYＩｎZＮ（０≦Ｘ，Ｙ，Ｚ≦１、Ｘ＋Ｙ＋Ｚ＝１）と格子のマッチングに優れる、窒素と、砒素や燐等の窒素とは別のＶ族元素を含むIII族窒化物半導体層は、固体ソース（ｓｏｕｒｃｅ）ＭＢＥ法にあっては、砒素や燐の原料として例えば、固体砒素や固体燐を利用して形成できる。ＭＯＣＶＤ法やガスソースＭＢＥ法にあっては、砒素や燐の原料としてアルシン（分子式ＡｓＨ3）やホスフィン（分子式ＰＨ3）を例示できる。固体またはガスソースＭＢＥ法に拘らず、III族窒化物半導体層を構成する窒素（Ｎ）は、窒素プラズマなどから供給できる。
【００３５】
特に、高抵抗なIII族窒化物半導体から成る接合層を利用して、例えば、ＭＥＳＦＥＴを構成するのに際し、その接合層を、シリコン基板を超える高い抵抗を有する結晶層とすると、高性能な例えば、ＧａＮ系ＭＥＳＦＥＴを構成するのに優位である。例えば、抵抗率を１０ＫΩ・ｃｍとするアンドープで高抵抗なシリコン基板上に、高抵抗なＳｉ1-XＧｅXＣ膜を介して、１００ＫΩ・ｃｍを越す抵抗率を有する高抵抗なＡｌＮからなるIII族窒化物半導体の接合層を設ける。禁止帯幅が広く、尚且つ、高抵抗な接合層を、例えば、チャネル（ｃｈａｎｎｅｌ）層（電子走行層）の下地層として配置する構成によれば、ドレイン（ｄｒａｉｎ）電流のピンチオフ（ｐｉｎｃｈ−ｏｆｆ）特性に優れる高周波ＧａＮ系ＦＥＴを都合よく作製できる。
【００３６】
例えば、表面を｛００１｝結晶面とするＳｉ1-XＧｅXＣ層は、｛００１｝結晶面を表面とするシリコンを基板として用いることで形成できる。この｛００１｝結晶面を表面とするＳｉ1-XＧｅXＣ層は、その上に立方晶の閃亜鉛鉱結晶型のIII族窒化物半導体層を形成するための有効な下地層として利用できる。これにより、例えば、立方晶結晶の明瞭な劈開性を利用する端面共振型のIII族窒化物半導体ＬＤを好適に構成できる。
【００３７】
また、｛１１１｝結晶面を表面とするＳｉ1-XＧｅXＣ層は、表面を｛１１１｝結晶面とするシリコンを基板として利用すれば形成できる。この、表面を｛１１１｝結晶面とするＳｉ1-XＧｅXＣ層は、その上に六方晶のウルツ鉱結晶型のIII族窒化物半導体層を形成するための有効な下地層として利用できる。これにより、例えば、ピエゾ（ｐｉｅｚｏ）効果の大きな六方晶のIII族窒化物半導体層を利用する２次元電子型電界効果トランジスタを好適に構成できる。
【００３８】
Ｓｉ1-XＧｅXＣ層上のIII族窒化物半導体層が立方晶であるか六方晶であるは、例えば、電子線回折法で取得される回折パターンから判別できる。
【００３９】
本発明では特に、IV族元素膜のＳｉ1-XＧｅXＣのゲルマニウム（Ｇｅ）の組成比（＝Ｘ）を０．１０以上で０．８５以下としている。それは、立方晶のＧａＮやＡｌＮ等のIII族窒化物半導体材料との良好なマッチングが得られるからである。Ｓｉ1-XＧｅXＣのゲルマニウム（Ｇｅ）の組成比（＝Ｘ）が０．１０より小では、これらのIII族窒化物半導体材料とのミスマッチング（ｍｉｓｍａｔｃｈｉｎｇ）が大となり、良好な結晶性のIII族窒化物半導体層を得るに支障を来たすこととなる。また、Ｇｅの組成比が０．８５を超えて大きくすると、同じく、Ｓｉ1-XＧｅXＣ層とIII族窒化物半導体層との格子ミスマッチングが大となり不都合である。
【００４０】
ゲルマニウム（Ｇｅ）の組成比（＝Ｘ）を０．１０以上で０．８５以下とするＳｉ1-XＧｅXＣ（０．１０≦Ｘ≦０．８５）層の格子定数は、０．４３８ｎｍから０．４５１ｎｍの範囲にある。このため、立方晶閃亜鉛鉱結晶型のＧａＮ（格子定数＝０．４５１ｎｍ）やＡｌＮ（格子定数＝０．４３８ｎｍ）等との格子上のマッチングに優れる。また、Ｓｉ1-XＧｅXＣ（０．１０≦Ｘ≦０．８５）層の（１１０）結晶面の間隔は、六方晶ウルツ鉱結晶型のＧａＮ（ａ軸の長さ＝０．３１９ｎｍ）やＡｌＮ（ａ軸の長さ＝０．３１１ｎｍ）のａ軸の長さと略一致する。従って、Ｓｉ1-XＧｅXＣ（０．１０≦Ｘ≦０．８５）層を用いれば、格子のマッチング性により、結晶性の良好なIII族窒化物半導体層を形成できる。従って、性能に優れるIII族窒化物半導体発光デバイスや電子デバイスを提供できる。
【００４１】
Ｓｉ1-XＧｅXＣ（０．１０≦Ｘ≦０．８５）層にあって、Ｇｅの組成比（＝Ｘ）を増加させるのにともない、格子定数は大きくなる。例えば、固体ソースＭＢＥ法でＳｉ1-XＧｅXＣ層を形成するのに際し、アセチレン等の炭化水素系の供給量を一定に保ちつつ、Ｓｉに対するＧｅのフラックス（ｆｌｕｘ）強度の比率をより増大させれば、よりＧｅ組成比を大とするＳｉ1-XＧｅXＣ層を形成できる。
【実施例】
【００４２】
（実施例１） （００１）結晶面を表面とする（００１）シリコン基板上に設けられたＳｉＧｅＣ膜を備えた積層構造体を用いて、半導体ＬＥＤを構成する場合を例にして、本発明を具体的に説明する。
【００４３】
図１に、本実施例１に記載の窒化物半導体ＬＥＤ１０の平面模式図を示す。また図２には、図１に示すＬＥＤ１０の破線Ａ−Ａ’に沿った断面模式図を示す。
【００４４】
ＬＥＤ１０を作製するための積層構造体１００は、表面を（００１）結晶面とするｎ形シリコン（珪素単結晶）を基板１０１として形成した。基板１０１を、約１×１０-8パスカル（圧力単位：Ｐａ）の高真空に保たれたＭＢＥ成長用チャンバー内において、１０５０℃で１０分間にわたり加熱処理を施した。これにより、シリコン基板１０１の表面をなす（００１）結晶面に（２×１）再配列構造を形成した。基板１０１の表面でのこの再配列構造の出現は、一般的な反射高速電子回折（英略称：ＲＨＥＥＤ）パターンから確認した。
【００４５】
次に、清浄化されたシリコン基板１０１の表面をなす（００１）結晶面上には、一般的な固体ソースＭＢＥ法により、５４０℃で、導電性のｎ形Ｓｉ0.17Ｇｅ0.83ＣからなるＳｉＧｅＣ膜１０２を本発明の云うIV族元素膜として形成した。珪素の原料には、高純度珪素を用い、ゲルマニウムの原料には、高純度金属Ｇｅを用いた。また、炭素（元素記号：Ｃ）の原料には、高純度（純度６Ｎ）のアセチレンを用いた。ＳｉＧｅＣ膜１０２の層厚は４ｎｍとした。ＲＨＥＥＤパターンによれば、ＳｉＧｅＣ膜１０２は立方晶の結晶層であり、その表面は、（００１）面であった。
【００４６】
ｎ形ＳｉＧｅＣ膜１０２の（００１）結晶面からなる表面上には、ＭＢＥ法によりＳｉドープｎ形ＧａＮ層（キャリア濃度＝３×１０18ｃｍ-3）１０３を、本発明の云うIII族窒化物半導体層からなる接合層として設けた。ＲＨＥＥＤパターンによれば、接合層をなすｎ形ＧａＮ層１０３は立方晶であり、その表面は（００１）結晶面であった。ＧａＮ層１０３の層厚は１８００ｎｍとした。
【００４７】
III族窒化物半導体層からなる接合層として設けたｎ形ＧａＮ層１０３上には、ＭＢＥ成長法により、次記の（イ）〜（ニ）項に記載の立方晶のＧａＮ系III族窒化物半導体層１０４〜１０７を成長させて、ＬＥＤ１０用途の積層構造体１００を構成した。
（イ）Ｓｉドープｎ形Ａｌ0.15Ｇａ0.85Ｎ層（キャリア濃度（ｎ）＝９×１０17ｃｍ-3、層厚（ｔ）＝４６０ｎｍ）からなる下部クラッド層１０４
（ロ）ｎ形ＧａＮ（ｔ＝１５ｎｍ）層を障壁層とし、ｎ形Ｇａ0.95Ｉｎ0.05Ｎ（ｔ＝２．０ｎｍ）層を井戸層とし、この障壁層と井戸層とを１周期として、その５周期からなる量子井戸構造で構成した発光層１０５
（ハ）マグネシウム（Ｍｇ）ｐ形Ａｌ0.10Ｇａ0.90Ｎ層（キャリア濃度（ｐ）＝６×１０17ｃｍ-3、ｔ＝２．０ｎｍ）からなる上部クラッド層１０６
（ニ）Ｍｇドープｐ形ＧａＮ層（ｐ＝９×１０17ｃｍ-3、ｔ＝９５ｎｍ）からなるコンタクト層１０７
【００４８】
ｎ形下部クラッド層１０４、発光層１０５、及びｐ形上部クラッド層１０６からなるｐｎ接合型ダブルヘテロ接合構造の発光部を備えた積層構造体１００にオーミック（Ｏｈｍｉｃ）電極１０８，１０９を設けてＬＥＤ１０を構成した。ｐ形オーミック電極１０８は、積層構造体１００の最表層をなすｐ形コンタクト層１０７の表面の中央に設けた。一方のｎ形オーミック電極１０９は、ｎ形シリコン基板１０１の裏面の略全面に設けた。ｐ形オーミック電極１０８は、金（元素記号：Ａｕ）と酸化ニッケル（ＮｉＯ）との重層構造から構成した。ｎ形オーミック電極１０９は、金（Ａｕ）から構成した。
【００４９】
ｎ形及びｐ形オーミック電極１０８，１０９間に順方向に２０ｍＡの素子駆動電流を流通させ、ＬＥＤ１０の発光特性を調査した。主たる発光の波長は約４３０ｎｍであった。順方向電流を２０ｍＡとした際の順方向電圧は約３．４Ｖであった。立方晶ＧａＮ結晶との格子マッチング性に優れるＳｉ0.17Ｇｅ0.83Ｃ層を介して形成した結晶性に優れるIII族窒化物半導体層を利用してｐｎ接合型ＤＨ構造の発光部を構成したため、局所的な耐電圧不良（local breakdown）もなかった。また、逆方向電流を１０μＡとした際の逆方向電圧は１５Ｖを超える耐電圧性に優れるＬＥＤとなった。
【００５０】
（実施例２） （１１１）結晶面を表面とする（１１１）シリコン基板上に設けられたＳｉＧｅＣ膜を備えた積層構造体を用いて、ＧａＮ系ＭＥＳＦＥＴを構成する場合を例にして、本発明を具体的に説明する。
【００５１】
図３に、本実施例２に記載のＧａＮ系ＭＥＳＦＥＴ２０の断面構造を示す模式図を示す。
【００５２】
ＭＥＳＦＥＴ２０を作製するための積層構造体２００は、表面を（１１１）結晶面とする高抵抗なシリコン（珪素単結晶）を基板２０１として形成した。基板２０１を、約１×１０-8Ｐａの高真空に保たれたＭＢＥ成長用チャンバー内において、８００℃で５分間にわたり加熱処理を施した。これにより、シリコン基板２０１の表面をなす（１１１）結晶面に（７×７）再配列構造を形成した。この再配列構造の出現は、一般的なＲＨＥＥＤパターンから確認した。
【００５３】
次に、清浄化されたシリコン基板２０１の表面をなす（１１１）結晶面上には、一般的な固体ソースＭＢＥ法により、５８０℃で、アンドープで高抵抗なＳｉ0.53Ｇｅ0.47ＣからなるＳｉＧｅＣ層２０２を本発明の云うIV族元素膜として形成した。珪素（Ｓｉ）の原料には、高純度Ｓｉを用い、Ｇｅの原料には、高純度金属Ｇｅを用いた。また、炭素（Ｃ）の原料には、高純度（純度６Ｎ）のアセチレンガスを用いた。ＳｉＧｅＣ膜２０２の層厚は５ｎｍとした。ＲＨＥＥＤパターンによれば、ＳｉＧｅＣ膜２０２は立方晶の結晶層であり、その表面は、（１１１）面であった。また、ＳｉＧｅＣ膜２０２の抵抗率は約３×１０2Ω・ｃｍと見積もられた。
【００５４】
ＳｉＧｅＣ膜２０２の（１１１）結晶面からなる表面上には、ＭＢＥ法によりアンドープで高抵抗なＡｌ0.50Ｇａ0.50ＮからなるＡｌＧａＮ層（キャリア濃度＝３×１０16ｃｍ-3）２０３を、本発明の云うIII族窒化物半導体層からなる接合層として設けた。ＡｌＧａＮ層２０３の層厚は４５０ｎｍとした。ＲＨＥＥＤパターンによれば、接合層をなす高抵抗なＡｌＧａＮ層２０３は六方晶であり、その表面は（０００１）結晶面であった。また、ＡｌＧａＮ層２０３の抵抗率は約５×１０3Ω・ｃｍであった。
【００５５】
III族窒化物半導体層からなる接合層として設けた高抵抗なＡｌＧａＮ層２０３上には、ＭＢＥ成長法により、次記の（ａ）〜（ｃ）項に記載の六方晶のＧａＮ系III族窒化物半導体層２０４〜２０６を成長させて、ＭＥＳＦＥＴ２０用途の積層構造体２００を構成した。
（ａ）アンドープｎ形ＧａＮ層（キャリア濃度（ｎ）＝７×１０17ｃｍ-3、層厚（ｔ）＝２６ｎｍ）からなる電子走行層（チャネル層）２０４
（ｂ）アンドープｎ形Ａｌ0.25Ｇａ0.75Ｎ（ｎ＝４×１０18ｃｍ-3、ｔ＝１５ｎｍ）からなる電子供給層２０５
（ｃ）Ｓｉドープｎ形ＧａＮ層（ｎ＝６×１０18ｃｍ-3、ｔ＝１０ｎｍ）からなるコンタクト層２０６
【００５６】
次に、ソース電極２０７及びドレイン電極２０８の間の、ショットキー接触性のゲート電極２０９を形成する領域およびその近傍の領域に限り、コンタクト層２０６を一般的なドライエッチング手段により除去した。ゲート電極２０９を形成する領域に対向して残存させた、コンタクト層２０６をなす一方の表面には、オーミック接触性のソース電極２０７を形成した。また、ゲート電極２０９を挟んで対向する位置に在る、他方のコンタクト層２０６の表面上には、ドレイン電極２０８を設けて、ＧａＮ系ＭＥＳＦＥＴ２０を作製した。ソース電極２０７及びドレイン電極２０８をなすオーミック電極は、一般的な真空蒸着法により形成したランタン（元素記号：Ｌａ）・アルミニウム（Ａｌ）合金膜から形成した。
【００５７】
コンタクト層２０６を除去して露出させた電子供給層２０５の表面には、一般的な電子ビーム蒸着手段により、チタン（Ｔｉ）からなるゲート電極２０９を設けた。これより、ＭＥＳＦＥＴ３０を作製した。
【００５８】
ＭＥＳＦＥＴ２０は、ＳｉＧｅＣ層２０２との格子マッチングに優れるＡｌＧａＮ層２０３を下地層として形成したため、双晶や積層欠陥を殆ど含まないｎ形ＧａＮ層を電子走行層２０４として構成することができ、相互コンダクタンス（ｇｍ）に優れるものとなった。また、チタンからなるショトッキー接触性のゲート電極２０９を結晶性に優れる電子供給層２０５に接触させて設けたため、漏洩電流の少ない高い耐電圧性のゲート電極２０９を備えたＧａＮ系ＭＥＳＦＥＴ２０がもたらされることとなった。
【図面の簡単な説明】
【００５９】
【図１】実施例１に記載のＬＥＤの平面構造を示す模式図である。
【図２】図１に示すＬＥＤの破線Ａ−Ａ’に沿った断面模式図である。
【図３】実施例２に記載のＭＥＳＦＥＴの断面構造を示す模式図である。
【符号の説明】
【００６０】
１０ ＬＥＤ
１００ ＬＥＤ用途積層構造体
１０１ （００１）シリコン基板
１０２ ＳｉＧｅＣ膜（IV族元素膜）
１０３ ＧａＮ層（接合層（III族窒化物半導体層））
１０４ 下部クラッド層
１０５ 多重量子井戸構造発光層
１０６ 上部クラッド層
１０７ コンタクト層
１０８ ｐ形オーミック電極
１０９ ｎ形オーミック電極
２０ ＭＥＳＦＥＴ
２００ ＭＥＳＦＥＴ用途積層構造体
２０１ （１１１）シリコン基板
２０２ ＳｉＧｅＣ膜（IV族元素膜）
２０３ ＡｌＧａＮ層（接合層（III族窒化物半導体層））
２０４ 電子走行層
２０５ 電子供給層
２０６ コンタクト層
２０７ ソース電極
２０８ ドレイン電極
２０９ ゲート電極
【特許請求の範囲】
【請求項１】
珪素単結晶からなる基板上にIII族窒化物半導体からなる層を備えた半導体素子において、
上記基板の一表面に、立方晶の炭化珪素ゲルマニウム（組成式Ｓｉ1-XＧｅXＣ：０＜Ｘ＜１）からなるIV族元素膜が設けられ、そのIV族元素膜に接合させて上記III族窒化物半導体からなる接合層が設けられている、
ことを特徴とする半導体素子。
【請求項２】
上記基板は導電性を有し、上記IV族元素膜はその基板と同一の伝導形の導電性を有している、請求項１に記載の半導体素子。
【請求項３】
上記接合層は、上記IV族元素膜と同一の伝導形の導電性を有している、請求項２に記載の半導体素子。
【請求項４】
上記基板、IV族元素膜および接合層は高抵抗である、請求項１に記載の半導体素子。
【請求項５】
上記接合層は上記基板よりさらに高抵抗である、請求項４に記載の半導体素子。
【請求項６】
上記IV族元素膜は上記基板の一表面と同一の面方位を有する、請求項１乃至５の何れか１項に記載の半導体素子。
【請求項７】
上記基板の｛００１｝表面上に上記IV族元素膜が設けられ、そのIV族元素膜の表面は｛００１｝結晶面から構成され、上記接合層はそのIV族元素膜の｛００１｝結晶面に形成されて立方晶の結晶層から構成されている、請求項６に記載の半導体素子。
【請求項８】
上記基板の｛１１１｝表面上に上記IV族元素膜が設けられ、そのIV族元素膜の表面は｛１１１｝結晶面から構成され、上記接合層はそのIV族元素膜の｛１１１｝結晶面に形成されて六方晶の結晶層から構成されている、請求項６に記載の半導体素子。
【請求項９】
上記IV族元素膜は、ゲルマニウムの組成比（＝Ｘ）を０．１０以上で０．８５以下とする炭化珪素ゲルマニウム（組成式Ｓｉ1-XＧｅXＣ：０．１０≦Ｘ≦０．８５）からなる、請求項１乃至８の何れか１項に記載の半導体素子。
【請求項１】
珪素単結晶からなる基板上にIII族窒化物半導体からなる層を備えた半導体素子において、
上記基板の一表面に、立方晶の炭化珪素ゲルマニウム（組成式Ｓｉ1-XＧｅXＣ：０＜Ｘ＜１）からなるIV族元素膜が設けられ、そのIV族元素膜に接合させて上記III族窒化物半導体からなる接合層が設けられている、
ことを特徴とする半導体素子。
【請求項２】
上記基板は導電性を有し、上記IV族元素膜はその基板と同一の伝導形の導電性を有している、請求項１に記載の半導体素子。
【請求項３】
上記接合層は、上記IV族元素膜と同一の伝導形の導電性を有している、請求項２に記載の半導体素子。
【請求項４】
上記基板、IV族元素膜および接合層は高抵抗である、請求項１に記載の半導体素子。
【請求項５】
上記接合層は上記基板よりさらに高抵抗である、請求項４に記載の半導体素子。
【請求項６】
上記IV族元素膜は上記基板の一表面と同一の面方位を有する、請求項１乃至５の何れか１項に記載の半導体素子。
【請求項７】
上記基板の｛００１｝表面上に上記IV族元素膜が設けられ、そのIV族元素膜の表面は｛００１｝結晶面から構成され、上記接合層はそのIV族元素膜の｛００１｝結晶面に形成されて立方晶の結晶層から構成されている、請求項６に記載の半導体素子。
【請求項８】
上記基板の｛１１１｝表面上に上記IV族元素膜が設けられ、そのIV族元素膜の表面は｛１１１｝結晶面から構成され、上記接合層はそのIV族元素膜の｛１１１｝結晶面に形成されて六方晶の結晶層から構成されている、請求項６に記載の半導体素子。
【請求項９】
上記IV族元素膜は、ゲルマニウムの組成比（＝Ｘ）を０．１０以上で０．８５以下とする炭化珪素ゲルマニウム（組成式Ｓｉ1-XＧｅXＣ：０．１０≦Ｘ≦０．８５）からなる、請求項１乃至８の何れか１項に記載の半導体素子。
【図１】
【図２】
【図３】
【図２】
【図３】
【公開番号】特開２００７−７３８７３（Ｐ２００７−７３８７３Ａ）
【公開日】平成１９年３月２２日（２００７．３．２２）
【国際特許分類】
【出願番号】特願２００５−２６１９４７（Ｐ２００５−２６１９４７）
【出願日】平成１７年９月９日（２００５．９．９）
【出願人】（０００００２００４）昭和電工株式会社 (3,251)
【Ｆターム（参考）】
【公開日】平成１９年３月２２日（２００７．３．２２）
【国際特許分類】
【出願日】平成１７年９月９日（２００５．９．９）
【出願人】（０００００２００４）昭和電工株式会社 (3,251)
【Ｆターム（参考）】
[ Back to top ]