半導体装置、半導体素子、及び半導体装置の製造方法
【課題】はんだによる短絡不良を低減すること。
【解決手段】半導体素子１０の一主面には複数の電極パッド１１が、半導体素子１０の外周に沿って矩形枠状に配列されている。各電極パッド１１には、柱状の電極端子１３が立設されている。電極端子１３の基端部（金属端子部１５の基端部１６及びバリア層１４）は電極パッド１１に接続されている。電極端子１３（金属端子部１５）の先端部１７は略半円柱状に形成されている。この略半円柱状の先端部１７は、先端面の弧部分が半導体素子１０の外側を向くように形成されている。配線基板２０の接続パッド２２は、配列方向と直交する方向、即ち半導体素子１０の外周と直交する方向に沿って延びる矩形状に形成されている。電極端子１３は接続パッド２２にはんだ３０により電気的に接続される。
【解決手段】半導体素子１０の一主面には複数の電極パッド１１が、半導体素子１０の外周に沿って矩形枠状に配列されている。各電極パッド１１には、柱状の電極端子１３が立設されている。電極端子１３の基端部（金属端子部１５の基端部１６及びバリア層１４）は電極パッド１１に接続されている。電極端子１３（金属端子部１５）の先端部１７は略半円柱状に形成されている。この略半円柱状の先端部１７は、先端面の弧部分が半導体素子１０の外側を向くように形成されている。配線基板２０の接続パッド２２は、配列方向と直交する方向、即ち半導体素子１０の外周と直交する方向に沿って延びる矩形状に形成されている。電極端子１３は接続パッド２２にはんだ３０により電気的に接続される。
【発明の詳細な説明】
【技術分野】
【０００１】
半導体装置、半導体素子、及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
小型化及び高機能化された電子機器に組み込まれる半導体素子は、小型化、高密度化、多端子化されている。このため、その半導体素子は、高い信頼性が要求されている。この半導体素子は、一般に配線基板に接続される端子を有している。この端子は、半導体素子の小型化及び高密度化に要求に従って、小型化及び高密度化されている。
【０００３】
半導体素子の実装方法としてはフリップチップ実装が多く用いられている（例えば、特許文献１参照）。このフリップチップ実装は、半導体素子に突起状の電極端子（バンプ）を形成しておき、配線基板のチップ実装面側の保護膜（ソルダレジスト層）から露出させたパッドに、はんだ等の導電性材料を用いて上記バンプを直接電気的に接合させる方法である。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１１−１８６３２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところが、近年の小型化及び高精度化された半導体素子の場合には、バンプピッチの狭小化に伴ってパッドピッチが狭くなるため、隣り合うはんだが互いに接続される、いわゆるはんだブリッジなどの不良が発生する。
【課題を解決するための手段】
【０００６】
本発明の一観点によれば、複数の電極パッドが配列形成された半導体素子と、各々の前記電極パッドに対応して配列された複数の接続パッドを有する配線基板と、前記電極パッドに接続された基端部と、前記基端部から突出するように形成された誘導部とを有し、柱状に形成された複数の電極端子と、前記誘導部と前記接続パッドとを互いに電気的に接続するはんだを有し、前記誘導部は、平面視断面積が前記基端部の平面視断面積よりも小さく、外周の一部が前記基端部の外周の一部と面一な外周を有し、前記基端部の外周と面一な外周側に向って前記はんだを誘導するように形成される。
【発明の効果】
【０００７】
本発明の一観点によれば、はんだによる短絡不良を低減することができる。
【図面の簡単な説明】
【０００８】
【図１】（ａ）は、半導体装置の概略平面図、（ｂ）〜（ｄ）は、半導体素子と配線基板の接続を示す説明図である。
【図２】（ａ）（ｂ）は、半導体素子と配線基板の接続を示す説明図である。
【図３】（ａ）（ｂ）は、電極端子の製造工程を示す説明図である。
【図４】（ａ）（ｂ）は、電極端子の製造工程を示す説明図である。
【図５】（ａ）（ｂ）は、電極端子の製造工程を示す説明図である。
【図６】（ａ）（ｂ）は、電極端子の製造工程を示す説明図である。
【図７】（ａ）〜（ｃ）は、別の電極端子の説明図である。
【図８】（ａ）〜（ｃ）は、別の電極端子の説明図である。
【図９】（ａ）（ｂ）は、別の電極端子の製造工程を示す説明図である。
【図１０】（ａ）（ｂ）は、別の電極端子の製造工程を示す説明図である。
【図１１】（ａ）（ｂ）は、別の電極端子の製造工程を示す説明図である。
【図１２】（ａ）（ｂ）は、別の電極端子の製造工程を示す説明図である。
【図１３】（ａ）〜（ｃ）は、別の電極端子の説明図である。
【図１４】（ａ）（ｂ）は、別の電極端子の製造工程を示す説明図である。
【図１５】（ａ）（ｂ）は、別の電極端子の製造工程を示す説明図である。
【図１６】（ａ）（ｂ）は、別の電極端子の製造工程を示す説明図である。
【図１７】（ａ）（ｂ）は、別の電極端子の製造工程を示す説明図である。
【図１８】（ａ）〜（ｃ）は、別の電極端子の説明図である。
【図１９】（ａ）〜（ｃ）は、別の電極端子の説明図である。
【図２０】（ａ）（ｂ）は、電極端子の製造工程を示す説明図である。
【図２１】（ａ）〜（ｄ）は、はんだの移動方向を示す説明図である。
【図２２】（ａ）（ｂ）は、はんだの移動方向を示す説明図である。
【発明を実施するための形態】
【０００９】
以下、一実施形態を図１〜図６に従って説明する。
図１（ａ）に示すように、半導体素子１０は、配線基板２０の上面（図１（ｂ）参照）に実装されている。
【００１０】
図１（ａ）に示すように、半導体素子１０は、一主面（例えば、回路素子が形成された面：図１（ｂ）において下面）に複数の電極パッド１１が形成されている。これら複数の電極パッド１１は、ペリフェラル配置、つまり、半導体素子１０の外周に沿って環状に配置されている。各電極パッド１１は、例えば平面視正方形状に形成されている。各電極パッド１１の材質は、例えばアルミニウムである。半導体素子１０の一主面には保護膜（パッシベーション膜）１２が形成されている。保護膜１２には、シリコン酸化膜、シリコン窒化膜などが用いられる。
【００１１】
図１（ｂ）に示すように、各電極パッド１１には、柱状の電極端子（ピラー）１３がそれぞれ立設されている。図１（ａ）に示すように、各電極端子１３は、例えば略円柱状に形成されている。電極端子１３と電極パッド１１との間の接続強度を確保するため、電極端子１３の外径は、電極パッド１１の外形に対し、可能な限り大きいほうが好ましい。例えば、電極パッド１１は、一辺が５０ミクロン（μｍ）の正方形状に形成され、電極端子１３の直径は４０ミクロン（μｍ）である。なお、図１（ａ）において、電極パッド１１及び電極端子１３を、後述する配線基板２０の部材との区別を容易にするために実線で示している。
【００１２】
図１（ｂ）に示すように、電極端子１３は、電極パッド１１の上面（図では下面）に形成されたバリア層１４（ＵＢＭ:Under Barrier Metal）と、バリア層１４の上面（図では下面）から電極パッド１１と垂直方向に沿って延びる金属端子部１５を有している。バリア層１４は、例えばチタン（Ｔｉ）（又はチタンとタングステン（Ｗ）の合金）／銅（Ｃｕ）である。バリア層１４は、例えばめっき法により形成される。金属端子部１５は、例えば銅である。金属端子部１５は、例えばめっき法により形成される。
【００１３】
図１（ｂ）に示すように、金属端子部１５の基端部１６は円柱状に形成され、バリア層１４に接続されている。金属端子部１５の先端部１７は略半円形状に形成されている。従って、この先端部１７は、基端部１６の外周の一部と面一な外周を有している。換言すれば、電極端子１３は、基端部と先端面を含む誘導部とからなり、誘導部は、基端部と面一な外周を有する円柱に、その外周の一部を残すような切り欠きが形成された形状である。
【００１４】
この略半円形状の先端部１７は、先端面の弧部分、即ち基端部１６の外周と面一な外周が半導体素子１０の外側を向くように形成されている。そして、先端部１７において半導体素子１０の内側の側面１７ａは、側面視円弧状に形成されている。この側面１７ａには、はんだ層１８が形成されている。このはんだ層１８は、例えばはんだめっき法により形成される。
【００１５】
配線基板２０は、板状に形成された基板本体２１を含む。基板本体２１は、例えばエポキシ系の絶縁樹脂により形成されている。基板本体２１の上面（チップ搭載面：図１（ｂ）において上面）には、複数の接続パッド２２が形成されている。接続パッド２２の材料は、例えば銅である。図１（ａ）に示すように、複数の接続パッド２２は、接続対象である半導体素子１０の電極パッド１１に対応して、電極パッド１１の配列方向に沿って矩形環状に配列されている。
【００１６】
各接続パッド２２は、半導体素子１０の電極パッド１１の配列方向と直交する方向に沿って延びる平面視長方形状に形成されている。各接続パッド２２の幅（接続パッド２２の配列方向の長さであって、半導体素子１０の辺と平行な方向における長さ）は、電極端子１３の大きさ（直径）に対応して設定されている。例えば、接続パッド２２の幅は、２２ミクロン（μｍ）に設定されている。なお、接続パッド２２の長さ（接続パッド２２の配列方向と直交する方向の長さ）は、例えば１００ミクロン（μｍ）である。
【００１７】
各接続パッド２２は、基板本体２１の上面に形成された配線２３と接続されている。なお、図示しないが、配線基板２０は、半導体素子１０を他の素子と接続するための配線やビアを有している。なお、配線基板２０を、半導体素子１０と他の配線基板とを接続するための基板（パッケージの基板）としてもよい。
【００１８】
図１（ｂ）に示すように、基板本体２１の上面には、保護膜（ソルダレジスト層）２４が形成されている。保護膜２４の材料は、例えばエポキシ系の絶縁性樹脂である。図１（ａ）に示すように、保護膜２４には、半導体素子１０の外形形状に対応する矩形枠状の開口部が形成され、その開口部から接続パッド２２が露出している。
【００１９】
図１（ａ）に示すように、各接続パッド２２の長手方向中心は、半導体素子１０の電極パッド１１の中心と一致するように形成されている。そして、電極端子１３は、接続パッド２２の中心に形成されている。そして、電極端子１３の先端部１７は、接続パッド２２に応じて、例えば、長手方向両側のうちの何れか一方、例えば、半導体素子１０の外側に形成され、側面１７ａは半導体素子１０の内側を向いている。
【００２０】
図１（ｂ）に示すように、半導体素子１０の電極端子１３と配線基板２０の接続パッド２２は、はんだ３０により互いに接続されている。はんだ３０は、例えばスズ（Ｓｎ）と銀（Ａｇ）の合金である。なお、はんだ３０に、スズと亜鉛（Ｚｎ）の合金、等を用いることもできる。各接続パッド２２上のはんだ３０は、接続パッド２２と電極端子１３の相対的な位置関係に応じた形状に形成される。
【００２１】
次に、上記の半導体素子１０及び配線基板２０における作用を説明する。
図１（ｃ）及び図１（ｄ）に示すように、電極端子１３の先端部１７には、はんだ３１が形成される。このはんだ３１は、先端部１７の先端面と側面１７ａとに披着し、図において下方に向って略半球状に形成される。はんだ３１は、例えば、半田リフロー処理により形成される。
【００２２】
一方、配線基板２０の接続パッド２２の上面には、ドーム状のはんだ３２が形成される。はんだ３２は、中央部分が膨出するように形成される。このはんだ３２は、接続パッド２２の上面に形成されたはんだ３２の母材を溶融した際、表面張力により、溶融したはんだが接続パッド２２の上面に集まる。これにより、頂点が接続パッド２２の中心と略一致するはんだ３２が形成される。また、はんだ３２の形成に、例えば、スーパージャフィット（登録商標）法を用いることができる。
【００２３】
なお、電極端子１３の先端と接続パッド２２の上面には、電極端子１３と接続パッド２２を互いに接続するのに必要なはんだ量よりも多い量のはんだが形成される。つまり、電極端子１３に形成されたはんだ３１の量と接続パッド２２上面に披着したはんだ３２の量の合計は、電極端子１３と接続パッド２２を互いに接続するのに必要なはんだ量よりも多い。
【００２４】
次に、半導体素子１０と配線基板２０とを相対的に位置合せする。そして、半導体素子１０を配線基板２０に対して所定の圧力で押し付け、半田リフロー処理を行う。この半田リフロー処理により、電極端子１３先端のはんだ３１と、接続パッド２２上面のはんだ３２は溶融する。このとき、はんだ３２の頂点と、電極端子１３の先端部１７の位置がずれているため、接続パッド２２上面のはんだ３２は、電極端子１３を押し下げる力により、先端部１７が形成された方向に応じて移動する。
【００２５】
図１（ａ）に示すように、接続パッド２２は、配列方向と直交する方向に沿って延びる長方形状に形成されている。そして、電極端子１３の先端部１７は、接続パッド２２の中心から、その接続パッド２２が延びる方向に沿って、半導体素子１０の各辺側（外側）に形成されている。従って、接続パッド２２上面のはんだ３２は、接続パッド２２が延びる方向に沿って、半導体素子１０の外側に向って移動する。
【００２６】
そして、はんだ３１とはんだ３２を硬化させることにより、図１（ｂ）に示すはんだ３０が形成される。このはんだ３０は、接続パッド２２の配列方向の突出する部分が少ない。これは、電極端子１３の先端部１７が、溶融したはんだ３１，３２を、半導体素子１０の外側、即ち基端部１６の外周と面一な外周側に向って誘導するためである。これにより、隣り合う２つの接続パッド２２間におけるはんだによる短絡不良の発生を低減する。
【００２７】
なお、電極端子の先端部が円柱状に形成され、その先端面が接続パッド２２上面と略平行な平坦面に形成された場合、溶融したはんだ３１，３２は、電極端子の先端面及び接続パッド２２の面に沿って移動するため、接続パッド２２の配列方向の突出量が多くなる。この配列方向に突出したはんだは、隣り合う２つの接続パッド２２で相互に接続され、はんだによる短絡不良が発生する。
【００２８】
ところで、１つの半導体素子１０に形成された複数の電極端子１３の長さは、製造工程においてばらつく場合がある。例えば、図２（ａ）に示すように、１つの半導体素子１０に形成された電極端子１３ａの長さＬａに対し、同じ半導体素子１０に形成された電極端子１３ｂの長さＬｂがΔＬだけ短い場合がある。各電極端子１３ａ，１３ｂには、はんだ３１ａ，３１ｂがそれぞれ形成される。これらのはんだ３１ａ，３１ｂの量は、同様に形成されるため、互いに等しい。
【００２９】
電極端子１３ａに対応する接続パッド２２ａ上面には、はんだ３２ａが形成される。同様に、電極端子１３ｂに対応する接続パッド２２ｂ上面にははんだ３２ｂが形成される。そして、図２（ｂ）に示すように、電極端子１３ａと接続パッド２２ａは、はんだ３０ａにより、電気的に互いに接続される。この場合、電極端子１３ａにより逃げるはんだ３２ａの量に対し、電極端子１３ｂにより逃げるはんだ３２ｂの量が少なくなる。しかし、これらはんだ３１ｂ、３２ｂを合計したはんだ量は、電極端子１３ａ及び接続パッド２２のはんだ３１ａ，３１ｂと同量である。従って、電極端子１３ｂと接続パッド２２ｂとの間に、はんだ３１ｂ，３２ｂが残存する。このため、図２（ｂ）に示すように、電極端子１３ｂと接続パッド２２ｂは、はんだ３０ｂにより、電気的に互いに接続される。
【００３０】
次に、上記の電極端子１３の製造方法を説明する。
先ず、図３（ａ）及び図３（ｂ）に示すように、電極パッド１１及び保護膜１２が形成された半導体素子１０上にレジスト層４１を形成し、レジスト層４１に開口部４１ａを形成する。レジスト層４１の膜厚は、電極パッド１１の上面から電極端子１３の先端面までの高さ（図１（ｂ）参照）に等しい。開口部４１ａは、電極パッド１１上に形成される電極端子１３の形成領域に対応する部分の電極パッド１１の上面を露出するように形成される。レジスト層４１の材料としては、感光性のドライフィルムや液状のフォトレジスト（ノボラック系樹脂、エポキシ系樹脂等の液状レジスト）を用いることができる。
【００３１】
次いで、図４（ａ）及び図４（ｂ）に示すように、レジスト層４１をめっきマスクとして、めっき法により、電極パッド１１上に円柱状の電極部４２を形成する。具体的には、レジスト層４１の開口部４１ａから露出された電極パッド１１の上面に、図１（ｂ）に示すバリア層１４を形成する。次いで、バリア層１４上に柱状の金属端子部１５を形成する。
【００３２】
次いで、図５（ａ）及び図５（ｂ）に示すように、レジスト層４１上に、開口部４３ａを有するレジスト層４３を形成する。レジスト層４３は、図１（ｂ）に示す先端部１７を覆うように形成される。従って、レジスト層４３（開口部４３ａ）の形状により、先端部１７の大きさ、形状、形成方向を適宜設定することができる。
【００３３】
次いで、図６（ａ）及び図６（ｂ）に示すように、レジスト層４３の開口部４３ａから電極部４２に対して例えばエッチング処理を行い、湾曲した側面１７ａを形成する。従って、エッチング処理の条件（処理時間，エッチング液の濃度，等）により、側面１７ａの大きさ、つまり先端部１７の長さを適宜設定することができる。
【００３４】
次いで、レジスト層４３の開口部４３ａから側面１７ａに対して、例えばはんだめっき法により、はんだ層１８を形成する。次いで、レジスト層４１，４３を、例えばアッシングにより除去する。これにより、先端部１７を有する電極端子１３が形成される。
【００３５】
なお、電極端子１３は、ウェハ状態の半導体素子１０に対して形成される。即ち、複数の半導体素子１０を形成するためのウェハに対し、上記図３〜図６に示す処理が実施される。これにより、複数の半導体素子１０に対して、電極パッド１１上に電極端子１３が一括して形成される。このように電極端子１３を形成することにより、金（Ａｕ）等を用いたバンプを形成する工程と比べ、製造に要する時間を短縮することができる。金などのバンプは、個々に形成する必要があるため、時間を要する。また、マスクを用いて電極端子１３を形成することにより、電極端子１３のピッチ（隣り合う２つの電極端子１３の中心間の距離）を、バンプを個々に形成する場合と比べ、短くすることができる。
【００３６】
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）半導体素子１０の一主面には複数の電極パッド１１が、半導体素子１０の外周に沿って矩形枠状に配列されている。各電極パッド１１には、柱状の電極端子１３が立設されている。電極端子１３の基端部（金属端子部１５の基端部１６及びバリア層１４）は電極パッド１１に接続されている。電極端子１３（金属端子部１５）の先端部１７は略半円柱状に形成されている。この略半円柱状の先端部１７は、先端面の弧部分が半導体素子１０の外側を向くように形成されている。
【００３７】
半導体素子１０が実装される配線基板２０には、半導体素子１０の電極パッド１１と対応する複数の接続パッド２２が形成されている。各接続パッド２２の中心は、半導体素子１０の電極パッド１１の中心と略一致する。また、各接続パッド２２は、配列方向と直交する方向、即ち半導体素子１０の外周と直交する方向に沿って延びる矩形状に形成されている。
【００３８】
各接続パッド２２の上面には、はんだ３２が披着されている。電極端子１３の先端部１７は、その形成方向、詳しくは基端部１６の外周と面一な外周側、即ち半導体素子１０の外側に向って溶融したはんだ３１，３２を誘導する。これにより、接続パッド２２の配列方向、即ち、隣り合う接続パッド２２の方向にはみだすはんだ３０の量が少なくなる。このため、はんだ３０により隣り合う接続パッド２２が互いに電気的に接続される短絡不良を低減することができる。
【００３９】
（２）各電極端子１３の先端面にははんだ３１が形成される。この電極端子３１に形成されたはんだ３１と、接続パッド２２上面に披着したはんだ３２とが半田リフロー処理により互いに融合してはんだ３０が形成される。このはんだ３０の量、つまり電極端子１３に形成されたはんだ３１の量と接続パッド２２上面に披着したはんだ３２の量の合計は、電極端子１３と接続パッド２２を互いに接続するのに必要なはんだ量よりも多い。
【００４０】
めっき法により形成される電極端子１３は、長さにばらつきが生じる。従って、電極端子１３ａよりも短い電極端子１３ｂの場合、電極端子１３ｂと接続パッド２２ｂの間に、はんだ３１ｂ，３２ｂが残存し、これらによるはんだ３０ｂにより、電極端子１３ｂと接続パッド２２ｂが電気的に接続される。このように、はんだ３１ａ，３１ｂ，３２ａ，３２ｂの量を多くすることにより、長さにばらつきが生じる電極端子１３ａ，１３ｂは、ぞれぞれに対応する接続パッド２２ａ，２２ｂと接続される。従って、ばらつきによる接続不良を低減することができる。
【００４１】
（３）先端部１７の側面１７ａにははんだ層１８が形成されている。このはんだ層１８は、溶融したはんだ３１，３２を側面１７ａに披着させるように働く。従って、余剰なはんだを側面１７ａに積極的に披着させることで、はんだのはみだしを低減することができる。
【００４２】
尚、上記実施形態は、以下の態様で実施してもよい。
・上記実施形態では、略円柱状の電極端子１３（図１（ａ）参照）を用いたが、電極端子の形状を適宜変更してもよい。例えば、図７（ａ）に示すように、略四角柱状の電極端子５１を用いるようにしてもよい。この電極端子５１は、四角柱状に形成された基端部５２に対し、先端部５３の側面５３ａが湾曲して形成されている。
【００４３】
この電極端子５１は、例えば、図３（ａ）に示すレジスト層４１の開口部４１ａを、矩形状とすることにより得られる。この電極端子５１においても、図７（ｂ）に白抜きの矢印にて示すように、はんだを誘導することができ、短絡を防止することができる。
【００４４】
なお、先端部側面の一部を残すようにエッチング処理して上記の側面５３ａ等を形成する際に、エッチング処理の条件等によって、図７（ｃ）に示すように、レジスト膜（図６（ｂ）参照）に沿ってエッチング残りが生じる場合がある。しかし、このようにエッチング残りが生じた電極端子５１ａであっても、上記実施形態と同様に、はんだのはみだしを低減することができる。
【００４５】
・上記実施形態では、先端部１７に湾曲する側面１７ａを形成したが、側面１７ａの形状を適宜変更してもよい。例えば、図８（ａ）に示すように、電極端子６１ａは、円柱状の基端部６２ａに対し、先端部６３ａに対して側面６４ａが平坦に形成されている。同様に、図８（ｂ）に示すように、電極端子６１ｂは、四角柱状の基端部６２ｂに対し、先端部６３ｂに対して側面６４ｂが平坦に形成されている。これらの電極端子６１ａ，６１ｂにおいても、上記実施形態と同様に、図８（ｃ）に白抜きの矢印にて示すように、はんだを誘導することができ、短絡を防止することができる。
【００４６】
なお、図８（ａ）（ｂ）に示す電極端子６１ａ，６１ｂは、例えば、図６に示す処理において、開口部４３ａからブラスト処理を行うことにより得られる。
また、図９〜図１２に示す各工程により電極端子６１ａを得ることもできる。
【００４７】
即ち、図９（ａ）及び図９（ｂ）に示すように、電極パッド１１及び保護膜１２が形成された半導体素子１０上にレジスト層７１を形成し、レジスト層７１に開口部７１ａを形成する。レジスト層７１の膜厚は、電極端子６１ｂの基端部６２ｂの高さ（図８（ｂ）参照）に等しい。開口部７１ａは、電極パッド１１上に形成される電極端子１３の形成領域に対応する部分の電極パッド１１の上面を露出するように形成される。レジスト層７１の材料としては、感光性のドライフィルムや液状のフォトレジスト（ノボラック系樹脂、エポキシ系樹脂等の液状レジスト）を用いることができる。
【００４８】
次いで、図１０（ａ）及び図１０（ｂ）に示すように、レジスト層７１をめっきマスクとして、めっき法により、円柱状の基端部６２ｂを形成する。
次いで、図１１（ａ）及び図１１（ｂ）に示すように、レジスト層７１上に、開口部７２ａを有するレジスト層７２を形成する。レジスト層７２は、図８（ｂ）に示す先端部６３ｂに対応する形状に形成される。従って、レジスト層７２（開口部７２ａ）の形状により、先端部６３ｂの大きさ、形状、形成方向を適宜設定することができる。
【００４９】
次いで、図１２（ａ）及び図１２（ｂ）に示すように、レジスト層７２をめっきマスクとして、めっき法により、半円柱状の先端部６３ｂを形成する。
そして、レジスト層７１，７２を、例えばアッシングにより除去する。これにより、平坦な側面６４ｂの先端部６３ｂを有する電極端子６１ｂが形成される。
【００５０】
図９〜図１２に示す工程において、レジスト層７１，７２に形成する開口部７１ａ，７２ａの形状を矩形状とすることにより、図８（ｂ）に示す電極端子６１ｂが得られる。そして、開口部７１ａ，７２ａの形状を適宜変更することにより、略半円形状、略矩形形状、略扇形形状等、様々な形状の誘導部を有する電極端子を得ることができる。
【００５１】
・上記形態では、溶融したはんだを１つの方向に誘導する電極端子としたが、複数の方向にはんだを誘導するように電極端子を形成してもよい。
例えば、図１３（ａ）に示すように、電極端子８１ａは略円柱状に形成されている。電極端子８１ａの先端面中央は、側面視円弧状の底面８２ａに形成され、この底面８２ａは、所定方向に沿って延びる溝８３ａを形成する。この溝８３ａの幅、即ち両側における先端部８４ａ，８５ａの間隔は、例えば、図１（ａ）に示す接続パッド２２の幅以上に設定されている。そして、電極端子８１ａは、溝８３ａが延びる方向と、接続パッド２２が延びる方向が一致するように、電極パッド１１上に形成される。そして、電極端子８１ａの溝８３ａ及び先端部８４ａ，８５ａにははんだが披着される。
【００５２】
この電極端子８１ａを有する半導体素子を配線基板２０に実装する際、電極端子８１ａは、先端部８４ａ，８５ａの間に形成された溝８３ａにより、はんだをその溝８３ａが延びる方向に誘導する。即ち、１つの電極端子８１ａは、２つの誘導部（先端部８４ａ，８５ａ）を有している。そして、電極端子８１ａは、はんだの誘導方向と、接続パッド２２の長手方向と一致するように形成される。これにより、接続パッド２２の幅方向、つまり接続パッド２２の配列方向へのはんだのはみ出しを少なくすることで、余剰なはんだによる短絡を防止することができる。
【００５３】
なお、図１３（ｂ）に示すように、矩形柱状の電極端子８１ｂを用いるようにしてもよい。この電極端子８１ｂは、先端の底面８２ｂにより形成された溝８３ｂを有している。また、図１３（ｃ）に示すように、矩形柱状の電極端子８１ｃは、２つの斜面８２ｃにより形成された溝８３ｃを有している。また、２つの側面と１つの底面により形成される矩形状の溝（コ字状の溝）を形成してもよい。
【００５４】
図１３（ａ）に示す電極端子８１ａの製造工程の一例を図１４〜図１７に従って説明する。
先ず、図１４（ａ）及び図１４（ｂ）に示すように、電極パッド１１及び保護膜１２が形成された半導体素子１０上にレジスト層９１を形成し、レジスト層９１に開口部９１ａを形成する。開口部９１ａは、電極パッド１１上に形成される電極端子８１ａの形成領域に対応する部分の電極パッド１１の上面を露出するように形成される。レジスト層９１の材料としては、感光性のドライフィルムや液状のフォトレジスト（ノボラック系樹脂、エポキシ系樹脂等の液状レジスト）を用いることができる。
【００５５】
次いで、図１５（ａ）及び図１５（ｂ）に示すように、レジスト層９１をめっきマスクとして、めっき法により、電極パッド１１上に円柱状の電極部９２を形成する。
次いで、図１６（ａ）及び図１６（ｂ）に示すように、レジスト層９１上に、開口部９３ａを有するレジスト層９３を形成する。レジスト層９３は、図１３（ａ）に示す先端部８４ａ，８５ａを覆うように形成される。従って、レジスト層９３（開口部９３ａ）の形状により、先端部８４ａ，８５ａの大きさ、形状、図１３（ａ）に示す溝８３ａの形成方向を適宜設定することができる。
【００５６】
次いで、図１７（ａ）及び図１７（ｂ）に示すように、レジスト層９３の開口部９３ａから電極部９２に対して例えばエッチング処理を行い、湾曲した底面８２ａを形成する。従って、エッチング処理の時間により、底面８２ａの深さを適宜設定することができる。
【００５７】
次いで、レジスト層９３の開口部９３ａから底面８２ａに対して、例えばはんだめっき法により、はんだ層を形成する。次いで、レジスト層９１，９３を、例えばアッシングにより除去する。これにより、図１３（ａ）に示す電極端子８１ａが得られる。
【００５８】
なお、レジスト層９１に形成する開口部９１ａの形状を矩形状とすることにより、図１３（ｂ）に示す電極端子８１ｂが得られる。また、図１７で示したエッチング処理に替えてブラスト処理等の他の処理を行うようにしてもよく、実施する処理に応じた形状の溝を電極端子の先端に形成することができる。
【００５９】
・上記各形態に対し、先端部がデーパ状に形成された電極端子を用いるようにしてもよい。
例えば、図１８（ａ）に示すように、電極端子１０１ａは、円柱状に形成され、先端面１０２ａが所定の方向に傾いて形成されている。また、図１８（ｂ）に示すように、電極端子１０１ｂは矩形柱状に形成され、先端面１０２ｂが所定の方向に傾いて形成されている。このように形成された電極端子１０１ａ，１０１ｂは、図１８（ｃ）に示すように、先端面１０２ａ，１０２ｂの傾斜方向にはんだを誘導する。
【００６０】
また、先端部がテーパ状に形成されるとともに先端を平坦に形成した電極端子を用いるようにしてもよい。
例えば、図１９（ａ）に示すように、電極端子１１１ａは、略円柱状に形成され、先端部１１２ａを斜めに切り欠いて傾斜面１１３ａが形成されている。同様に、図１９（ａ）に示すように、電極端子１１１ｂは、矩形柱状に形成され、先端部１１２ｂを斜めに切り欠いて傾斜面１１３ｂが形成されている。このように形成された電極端子１１１ａ，１１１ｂは、図１９（ｃ）に示すように、先端部１１２ａ，１１２ｂの方向にはんだを誘導する。
【００６１】
図１８及び図１９に示す電極端子は、例えば、図２０に示すように、形成される。
即ち、図２０（ａ）に示すように、半導体素子に柱状の金属端子１２１を形成し、その金属端子１２１の先端部が突出するようにレジスト層１２２を形成する。次いで、金属端子１２１を形成した半導体素子を保持するステージを、図２０（ｂ）に示すように傾け、研磨処理のためのヘッド１２３（例えば、化学的機械的研磨（ＣＭＰ:Chemical Mechanical Polishing）に用いるヘッド）を用いて金属端子１２１を研削して斜面を形成する。ステージとヘッド１２３の相対的な傾きにより、斜面の角度が設定される。レジスト層１２２がストッパとして機能し、レジスト層１２２から金属端子１２１の突出量により、斜面の大きさが設定される。なお、研削時間を制御するようにしてもよい。
【００６２】
・上記各形態において、はんだを誘導する方向を適宜変更してもよい。
例えば、図１３に示す電極端子８１ａを用いた場合、図２１（ａ）に白抜きの矢印で示すように、電極端子８１ａの両側であって、例えば接続パッド２２が延びる方向に沿ってはんだを誘導することができる。このため、隣り合う接続パッド２２の方向にはみ出すはんだの量を低減し、はんだによる短絡を防止することができる。
【００６３】
また、１つの方向にはんだを誘導する電極端子（図１（ｂ）に示す電極端子１３）を用い、図２１（ｂ）に白抜きの矢印で示すように、隣り合う接続パッド２２において互いに逆方向にはんだを誘導するようにしてもよい。この場合、誘導されたはんだが接続パッド２２の幅方向にはみ出しても、隣り合う接続パッド２２におけるはんだは、電極端子１３に対して逆方向に誘導されている。このため、隣り合う接続パッド２２におけるはんだが互いに接触することはないため、はんだによる短絡を防止することができる。
【００６４】
また、図２１（ｃ）に白抜きの矢印で示すように、接続パッド２２の配列方向に沿って、各電極端子１３において同じ方向にはんだを誘導するようにしてもよい。
また、図２１（ｄ）に示すように、半導体素子１０ａの周辺に沿って、端部から第１の距離に配置される電極端子１３に対応する接続パッド２２ａと、端部から第２の距離に配置される電極端子１３に対応する接続パッド２２ｂが交互に配列された、所謂千鳥配置の場合、隣り合う接続パッド２２ａ，２２ｂの中心を通る直線に沿って１つの方向にはんだを誘導するように電極端子を形成してもよい。なお、このように配置された接続パッド２２ａ，２２ｂにおいて、図２１（ｂ）に示すように、互いに逆方向にはんだを誘導するように電極端子を形成するようにしてもよい。
【００６５】
・上記各形態は、ペリフェラル配置の半導体素子と、それを実装する配線基板について説明したが、上記各電極端子を、他の配置の半導体素子に適用してもよい。
例えば、電極パッド１１がマトリックス配置された半導体素子を配線基板に実装する場合に適用する。この場合、図２２（ａ）に白抜きの矢印で示すように、半導体素子１０ｃの各電極パッド１１に形成された電極端子１３において、１つの方向（例えば、電極パッド１１の１つの対角線に沿った方向）にはんだを誘導するようにしてもよい。また、図２２（ｂ）に示すように、隣り合う電極パッド１１において、互いに逆方向にはんだを誘導するように電極端子１３を形成してもよい。
【００６６】
・上記各形態では、電極端子を略円柱状，略四角柱状としたが、５角形以上の多角形柱状としてもよい。
【符号の説明】
【００６７】
１０ 半導体素子
１１ 電極パッド
１３ 電極端子
１７ 先端部（誘導部）
２０ 配線基板
２２ 接続パッド
３０ はんだ
【技術分野】
【０００１】
半導体装置、半導体素子、及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
小型化及び高機能化された電子機器に組み込まれる半導体素子は、小型化、高密度化、多端子化されている。このため、その半導体素子は、高い信頼性が要求されている。この半導体素子は、一般に配線基板に接続される端子を有している。この端子は、半導体素子の小型化及び高密度化に要求に従って、小型化及び高密度化されている。
【０００３】
半導体素子の実装方法としてはフリップチップ実装が多く用いられている（例えば、特許文献１参照）。このフリップチップ実装は、半導体素子に突起状の電極端子（バンプ）を形成しておき、配線基板のチップ実装面側の保護膜（ソルダレジスト層）から露出させたパッドに、はんだ等の導電性材料を用いて上記バンプを直接電気的に接合させる方法である。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１１−１８６３２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところが、近年の小型化及び高精度化された半導体素子の場合には、バンプピッチの狭小化に伴ってパッドピッチが狭くなるため、隣り合うはんだが互いに接続される、いわゆるはんだブリッジなどの不良が発生する。
【課題を解決するための手段】
【０００６】
本発明の一観点によれば、複数の電極パッドが配列形成された半導体素子と、各々の前記電極パッドに対応して配列された複数の接続パッドを有する配線基板と、前記電極パッドに接続された基端部と、前記基端部から突出するように形成された誘導部とを有し、柱状に形成された複数の電極端子と、前記誘導部と前記接続パッドとを互いに電気的に接続するはんだを有し、前記誘導部は、平面視断面積が前記基端部の平面視断面積よりも小さく、外周の一部が前記基端部の外周の一部と面一な外周を有し、前記基端部の外周と面一な外周側に向って前記はんだを誘導するように形成される。
【発明の効果】
【０００７】
本発明の一観点によれば、はんだによる短絡不良を低減することができる。
【図面の簡単な説明】
【０００８】
【図１】（ａ）は、半導体装置の概略平面図、（ｂ）〜（ｄ）は、半導体素子と配線基板の接続を示す説明図である。
【図２】（ａ）（ｂ）は、半導体素子と配線基板の接続を示す説明図である。
【図３】（ａ）（ｂ）は、電極端子の製造工程を示す説明図である。
【図４】（ａ）（ｂ）は、電極端子の製造工程を示す説明図である。
【図５】（ａ）（ｂ）は、電極端子の製造工程を示す説明図である。
【図６】（ａ）（ｂ）は、電極端子の製造工程を示す説明図である。
【図７】（ａ）〜（ｃ）は、別の電極端子の説明図である。
【図８】（ａ）〜（ｃ）は、別の電極端子の説明図である。
【図９】（ａ）（ｂ）は、別の電極端子の製造工程を示す説明図である。
【図１０】（ａ）（ｂ）は、別の電極端子の製造工程を示す説明図である。
【図１１】（ａ）（ｂ）は、別の電極端子の製造工程を示す説明図である。
【図１２】（ａ）（ｂ）は、別の電極端子の製造工程を示す説明図である。
【図１３】（ａ）〜（ｃ）は、別の電極端子の説明図である。
【図１４】（ａ）（ｂ）は、別の電極端子の製造工程を示す説明図である。
【図１５】（ａ）（ｂ）は、別の電極端子の製造工程を示す説明図である。
【図１６】（ａ）（ｂ）は、別の電極端子の製造工程を示す説明図である。
【図１７】（ａ）（ｂ）は、別の電極端子の製造工程を示す説明図である。
【図１８】（ａ）〜（ｃ）は、別の電極端子の説明図である。
【図１９】（ａ）〜（ｃ）は、別の電極端子の説明図である。
【図２０】（ａ）（ｂ）は、電極端子の製造工程を示す説明図である。
【図２１】（ａ）〜（ｄ）は、はんだの移動方向を示す説明図である。
【図２２】（ａ）（ｂ）は、はんだの移動方向を示す説明図である。
【発明を実施するための形態】
【０００９】
以下、一実施形態を図１〜図６に従って説明する。
図１（ａ）に示すように、半導体素子１０は、配線基板２０の上面（図１（ｂ）参照）に実装されている。
【００１０】
図１（ａ）に示すように、半導体素子１０は、一主面（例えば、回路素子が形成された面：図１（ｂ）において下面）に複数の電極パッド１１が形成されている。これら複数の電極パッド１１は、ペリフェラル配置、つまり、半導体素子１０の外周に沿って環状に配置されている。各電極パッド１１は、例えば平面視正方形状に形成されている。各電極パッド１１の材質は、例えばアルミニウムである。半導体素子１０の一主面には保護膜（パッシベーション膜）１２が形成されている。保護膜１２には、シリコン酸化膜、シリコン窒化膜などが用いられる。
【００１１】
図１（ｂ）に示すように、各電極パッド１１には、柱状の電極端子（ピラー）１３がそれぞれ立設されている。図１（ａ）に示すように、各電極端子１３は、例えば略円柱状に形成されている。電極端子１３と電極パッド１１との間の接続強度を確保するため、電極端子１３の外径は、電極パッド１１の外形に対し、可能な限り大きいほうが好ましい。例えば、電極パッド１１は、一辺が５０ミクロン（μｍ）の正方形状に形成され、電極端子１３の直径は４０ミクロン（μｍ）である。なお、図１（ａ）において、電極パッド１１及び電極端子１３を、後述する配線基板２０の部材との区別を容易にするために実線で示している。
【００１２】
図１（ｂ）に示すように、電極端子１３は、電極パッド１１の上面（図では下面）に形成されたバリア層１４（ＵＢＭ:Under Barrier Metal）と、バリア層１４の上面（図では下面）から電極パッド１１と垂直方向に沿って延びる金属端子部１５を有している。バリア層１４は、例えばチタン（Ｔｉ）（又はチタンとタングステン（Ｗ）の合金）／銅（Ｃｕ）である。バリア層１４は、例えばめっき法により形成される。金属端子部１５は、例えば銅である。金属端子部１５は、例えばめっき法により形成される。
【００１３】
図１（ｂ）に示すように、金属端子部１５の基端部１６は円柱状に形成され、バリア層１４に接続されている。金属端子部１５の先端部１７は略半円形状に形成されている。従って、この先端部１７は、基端部１６の外周の一部と面一な外周を有している。換言すれば、電極端子１３は、基端部と先端面を含む誘導部とからなり、誘導部は、基端部と面一な外周を有する円柱に、その外周の一部を残すような切り欠きが形成された形状である。
【００１４】
この略半円形状の先端部１７は、先端面の弧部分、即ち基端部１６の外周と面一な外周が半導体素子１０の外側を向くように形成されている。そして、先端部１７において半導体素子１０の内側の側面１７ａは、側面視円弧状に形成されている。この側面１７ａには、はんだ層１８が形成されている。このはんだ層１８は、例えばはんだめっき法により形成される。
【００１５】
配線基板２０は、板状に形成された基板本体２１を含む。基板本体２１は、例えばエポキシ系の絶縁樹脂により形成されている。基板本体２１の上面（チップ搭載面：図１（ｂ）において上面）には、複数の接続パッド２２が形成されている。接続パッド２２の材料は、例えば銅である。図１（ａ）に示すように、複数の接続パッド２２は、接続対象である半導体素子１０の電極パッド１１に対応して、電極パッド１１の配列方向に沿って矩形環状に配列されている。
【００１６】
各接続パッド２２は、半導体素子１０の電極パッド１１の配列方向と直交する方向に沿って延びる平面視長方形状に形成されている。各接続パッド２２の幅（接続パッド２２の配列方向の長さであって、半導体素子１０の辺と平行な方向における長さ）は、電極端子１３の大きさ（直径）に対応して設定されている。例えば、接続パッド２２の幅は、２２ミクロン（μｍ）に設定されている。なお、接続パッド２２の長さ（接続パッド２２の配列方向と直交する方向の長さ）は、例えば１００ミクロン（μｍ）である。
【００１７】
各接続パッド２２は、基板本体２１の上面に形成された配線２３と接続されている。なお、図示しないが、配線基板２０は、半導体素子１０を他の素子と接続するための配線やビアを有している。なお、配線基板２０を、半導体素子１０と他の配線基板とを接続するための基板（パッケージの基板）としてもよい。
【００１８】
図１（ｂ）に示すように、基板本体２１の上面には、保護膜（ソルダレジスト層）２４が形成されている。保護膜２４の材料は、例えばエポキシ系の絶縁性樹脂である。図１（ａ）に示すように、保護膜２４には、半導体素子１０の外形形状に対応する矩形枠状の開口部が形成され、その開口部から接続パッド２２が露出している。
【００１９】
図１（ａ）に示すように、各接続パッド２２の長手方向中心は、半導体素子１０の電極パッド１１の中心と一致するように形成されている。そして、電極端子１３は、接続パッド２２の中心に形成されている。そして、電極端子１３の先端部１７は、接続パッド２２に応じて、例えば、長手方向両側のうちの何れか一方、例えば、半導体素子１０の外側に形成され、側面１７ａは半導体素子１０の内側を向いている。
【００２０】
図１（ｂ）に示すように、半導体素子１０の電極端子１３と配線基板２０の接続パッド２２は、はんだ３０により互いに接続されている。はんだ３０は、例えばスズ（Ｓｎ）と銀（Ａｇ）の合金である。なお、はんだ３０に、スズと亜鉛（Ｚｎ）の合金、等を用いることもできる。各接続パッド２２上のはんだ３０は、接続パッド２２と電極端子１３の相対的な位置関係に応じた形状に形成される。
【００２１】
次に、上記の半導体素子１０及び配線基板２０における作用を説明する。
図１（ｃ）及び図１（ｄ）に示すように、電極端子１３の先端部１７には、はんだ３１が形成される。このはんだ３１は、先端部１７の先端面と側面１７ａとに披着し、図において下方に向って略半球状に形成される。はんだ３１は、例えば、半田リフロー処理により形成される。
【００２２】
一方、配線基板２０の接続パッド２２の上面には、ドーム状のはんだ３２が形成される。はんだ３２は、中央部分が膨出するように形成される。このはんだ３２は、接続パッド２２の上面に形成されたはんだ３２の母材を溶融した際、表面張力により、溶融したはんだが接続パッド２２の上面に集まる。これにより、頂点が接続パッド２２の中心と略一致するはんだ３２が形成される。また、はんだ３２の形成に、例えば、スーパージャフィット（登録商標）法を用いることができる。
【００２３】
なお、電極端子１３の先端と接続パッド２２の上面には、電極端子１３と接続パッド２２を互いに接続するのに必要なはんだ量よりも多い量のはんだが形成される。つまり、電極端子１３に形成されたはんだ３１の量と接続パッド２２上面に披着したはんだ３２の量の合計は、電極端子１３と接続パッド２２を互いに接続するのに必要なはんだ量よりも多い。
【００２４】
次に、半導体素子１０と配線基板２０とを相対的に位置合せする。そして、半導体素子１０を配線基板２０に対して所定の圧力で押し付け、半田リフロー処理を行う。この半田リフロー処理により、電極端子１３先端のはんだ３１と、接続パッド２２上面のはんだ３２は溶融する。このとき、はんだ３２の頂点と、電極端子１３の先端部１７の位置がずれているため、接続パッド２２上面のはんだ３２は、電極端子１３を押し下げる力により、先端部１７が形成された方向に応じて移動する。
【００２５】
図１（ａ）に示すように、接続パッド２２は、配列方向と直交する方向に沿って延びる長方形状に形成されている。そして、電極端子１３の先端部１７は、接続パッド２２の中心から、その接続パッド２２が延びる方向に沿って、半導体素子１０の各辺側（外側）に形成されている。従って、接続パッド２２上面のはんだ３２は、接続パッド２２が延びる方向に沿って、半導体素子１０の外側に向って移動する。
【００２６】
そして、はんだ３１とはんだ３２を硬化させることにより、図１（ｂ）に示すはんだ３０が形成される。このはんだ３０は、接続パッド２２の配列方向の突出する部分が少ない。これは、電極端子１３の先端部１７が、溶融したはんだ３１，３２を、半導体素子１０の外側、即ち基端部１６の外周と面一な外周側に向って誘導するためである。これにより、隣り合う２つの接続パッド２２間におけるはんだによる短絡不良の発生を低減する。
【００２７】
なお、電極端子の先端部が円柱状に形成され、その先端面が接続パッド２２上面と略平行な平坦面に形成された場合、溶融したはんだ３１，３２は、電極端子の先端面及び接続パッド２２の面に沿って移動するため、接続パッド２２の配列方向の突出量が多くなる。この配列方向に突出したはんだは、隣り合う２つの接続パッド２２で相互に接続され、はんだによる短絡不良が発生する。
【００２８】
ところで、１つの半導体素子１０に形成された複数の電極端子１３の長さは、製造工程においてばらつく場合がある。例えば、図２（ａ）に示すように、１つの半導体素子１０に形成された電極端子１３ａの長さＬａに対し、同じ半導体素子１０に形成された電極端子１３ｂの長さＬｂがΔＬだけ短い場合がある。各電極端子１３ａ，１３ｂには、はんだ３１ａ，３１ｂがそれぞれ形成される。これらのはんだ３１ａ，３１ｂの量は、同様に形成されるため、互いに等しい。
【００２９】
電極端子１３ａに対応する接続パッド２２ａ上面には、はんだ３２ａが形成される。同様に、電極端子１３ｂに対応する接続パッド２２ｂ上面にははんだ３２ｂが形成される。そして、図２（ｂ）に示すように、電極端子１３ａと接続パッド２２ａは、はんだ３０ａにより、電気的に互いに接続される。この場合、電極端子１３ａにより逃げるはんだ３２ａの量に対し、電極端子１３ｂにより逃げるはんだ３２ｂの量が少なくなる。しかし、これらはんだ３１ｂ、３２ｂを合計したはんだ量は、電極端子１３ａ及び接続パッド２２のはんだ３１ａ，３１ｂと同量である。従って、電極端子１３ｂと接続パッド２２ｂとの間に、はんだ３１ｂ，３２ｂが残存する。このため、図２（ｂ）に示すように、電極端子１３ｂと接続パッド２２ｂは、はんだ３０ｂにより、電気的に互いに接続される。
【００３０】
次に、上記の電極端子１３の製造方法を説明する。
先ず、図３（ａ）及び図３（ｂ）に示すように、電極パッド１１及び保護膜１２が形成された半導体素子１０上にレジスト層４１を形成し、レジスト層４１に開口部４１ａを形成する。レジスト層４１の膜厚は、電極パッド１１の上面から電極端子１３の先端面までの高さ（図１（ｂ）参照）に等しい。開口部４１ａは、電極パッド１１上に形成される電極端子１３の形成領域に対応する部分の電極パッド１１の上面を露出するように形成される。レジスト層４１の材料としては、感光性のドライフィルムや液状のフォトレジスト（ノボラック系樹脂、エポキシ系樹脂等の液状レジスト）を用いることができる。
【００３１】
次いで、図４（ａ）及び図４（ｂ）に示すように、レジスト層４１をめっきマスクとして、めっき法により、電極パッド１１上に円柱状の電極部４２を形成する。具体的には、レジスト層４１の開口部４１ａから露出された電極パッド１１の上面に、図１（ｂ）に示すバリア層１４を形成する。次いで、バリア層１４上に柱状の金属端子部１５を形成する。
【００３２】
次いで、図５（ａ）及び図５（ｂ）に示すように、レジスト層４１上に、開口部４３ａを有するレジスト層４３を形成する。レジスト層４３は、図１（ｂ）に示す先端部１７を覆うように形成される。従って、レジスト層４３（開口部４３ａ）の形状により、先端部１７の大きさ、形状、形成方向を適宜設定することができる。
【００３３】
次いで、図６（ａ）及び図６（ｂ）に示すように、レジスト層４３の開口部４３ａから電極部４２に対して例えばエッチング処理を行い、湾曲した側面１７ａを形成する。従って、エッチング処理の条件（処理時間，エッチング液の濃度，等）により、側面１７ａの大きさ、つまり先端部１７の長さを適宜設定することができる。
【００３４】
次いで、レジスト層４３の開口部４３ａから側面１７ａに対して、例えばはんだめっき法により、はんだ層１８を形成する。次いで、レジスト層４１，４３を、例えばアッシングにより除去する。これにより、先端部１７を有する電極端子１３が形成される。
【００３５】
なお、電極端子１３は、ウェハ状態の半導体素子１０に対して形成される。即ち、複数の半導体素子１０を形成するためのウェハに対し、上記図３〜図６に示す処理が実施される。これにより、複数の半導体素子１０に対して、電極パッド１１上に電極端子１３が一括して形成される。このように電極端子１３を形成することにより、金（Ａｕ）等を用いたバンプを形成する工程と比べ、製造に要する時間を短縮することができる。金などのバンプは、個々に形成する必要があるため、時間を要する。また、マスクを用いて電極端子１３を形成することにより、電極端子１３のピッチ（隣り合う２つの電極端子１３の中心間の距離）を、バンプを個々に形成する場合と比べ、短くすることができる。
【００３６】
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）半導体素子１０の一主面には複数の電極パッド１１が、半導体素子１０の外周に沿って矩形枠状に配列されている。各電極パッド１１には、柱状の電極端子１３が立設されている。電極端子１３の基端部（金属端子部１５の基端部１６及びバリア層１４）は電極パッド１１に接続されている。電極端子１３（金属端子部１５）の先端部１７は略半円柱状に形成されている。この略半円柱状の先端部１７は、先端面の弧部分が半導体素子１０の外側を向くように形成されている。
【００３７】
半導体素子１０が実装される配線基板２０には、半導体素子１０の電極パッド１１と対応する複数の接続パッド２２が形成されている。各接続パッド２２の中心は、半導体素子１０の電極パッド１１の中心と略一致する。また、各接続パッド２２は、配列方向と直交する方向、即ち半導体素子１０の外周と直交する方向に沿って延びる矩形状に形成されている。
【００３８】
各接続パッド２２の上面には、はんだ３２が披着されている。電極端子１３の先端部１７は、その形成方向、詳しくは基端部１６の外周と面一な外周側、即ち半導体素子１０の外側に向って溶融したはんだ３１，３２を誘導する。これにより、接続パッド２２の配列方向、即ち、隣り合う接続パッド２２の方向にはみだすはんだ３０の量が少なくなる。このため、はんだ３０により隣り合う接続パッド２２が互いに電気的に接続される短絡不良を低減することができる。
【００３９】
（２）各電極端子１３の先端面にははんだ３１が形成される。この電極端子３１に形成されたはんだ３１と、接続パッド２２上面に披着したはんだ３２とが半田リフロー処理により互いに融合してはんだ３０が形成される。このはんだ３０の量、つまり電極端子１３に形成されたはんだ３１の量と接続パッド２２上面に披着したはんだ３２の量の合計は、電極端子１３と接続パッド２２を互いに接続するのに必要なはんだ量よりも多い。
【００４０】
めっき法により形成される電極端子１３は、長さにばらつきが生じる。従って、電極端子１３ａよりも短い電極端子１３ｂの場合、電極端子１３ｂと接続パッド２２ｂの間に、はんだ３１ｂ，３２ｂが残存し、これらによるはんだ３０ｂにより、電極端子１３ｂと接続パッド２２ｂが電気的に接続される。このように、はんだ３１ａ，３１ｂ，３２ａ，３２ｂの量を多くすることにより、長さにばらつきが生じる電極端子１３ａ，１３ｂは、ぞれぞれに対応する接続パッド２２ａ，２２ｂと接続される。従って、ばらつきによる接続不良を低減することができる。
【００４１】
（３）先端部１７の側面１７ａにははんだ層１８が形成されている。このはんだ層１８は、溶融したはんだ３１，３２を側面１７ａに披着させるように働く。従って、余剰なはんだを側面１７ａに積極的に披着させることで、はんだのはみだしを低減することができる。
【００４２】
尚、上記実施形態は、以下の態様で実施してもよい。
・上記実施形態では、略円柱状の電極端子１３（図１（ａ）参照）を用いたが、電極端子の形状を適宜変更してもよい。例えば、図７（ａ）に示すように、略四角柱状の電極端子５１を用いるようにしてもよい。この電極端子５１は、四角柱状に形成された基端部５２に対し、先端部５３の側面５３ａが湾曲して形成されている。
【００４３】
この電極端子５１は、例えば、図３（ａ）に示すレジスト層４１の開口部４１ａを、矩形状とすることにより得られる。この電極端子５１においても、図７（ｂ）に白抜きの矢印にて示すように、はんだを誘導することができ、短絡を防止することができる。
【００４４】
なお、先端部側面の一部を残すようにエッチング処理して上記の側面５３ａ等を形成する際に、エッチング処理の条件等によって、図７（ｃ）に示すように、レジスト膜（図６（ｂ）参照）に沿ってエッチング残りが生じる場合がある。しかし、このようにエッチング残りが生じた電極端子５１ａであっても、上記実施形態と同様に、はんだのはみだしを低減することができる。
【００４５】
・上記実施形態では、先端部１７に湾曲する側面１７ａを形成したが、側面１７ａの形状を適宜変更してもよい。例えば、図８（ａ）に示すように、電極端子６１ａは、円柱状の基端部６２ａに対し、先端部６３ａに対して側面６４ａが平坦に形成されている。同様に、図８（ｂ）に示すように、電極端子６１ｂは、四角柱状の基端部６２ｂに対し、先端部６３ｂに対して側面６４ｂが平坦に形成されている。これらの電極端子６１ａ，６１ｂにおいても、上記実施形態と同様に、図８（ｃ）に白抜きの矢印にて示すように、はんだを誘導することができ、短絡を防止することができる。
【００４６】
なお、図８（ａ）（ｂ）に示す電極端子６１ａ，６１ｂは、例えば、図６に示す処理において、開口部４３ａからブラスト処理を行うことにより得られる。
また、図９〜図１２に示す各工程により電極端子６１ａを得ることもできる。
【００４７】
即ち、図９（ａ）及び図９（ｂ）に示すように、電極パッド１１及び保護膜１２が形成された半導体素子１０上にレジスト層７１を形成し、レジスト層７１に開口部７１ａを形成する。レジスト層７１の膜厚は、電極端子６１ｂの基端部６２ｂの高さ（図８（ｂ）参照）に等しい。開口部７１ａは、電極パッド１１上に形成される電極端子１３の形成領域に対応する部分の電極パッド１１の上面を露出するように形成される。レジスト層７１の材料としては、感光性のドライフィルムや液状のフォトレジスト（ノボラック系樹脂、エポキシ系樹脂等の液状レジスト）を用いることができる。
【００４８】
次いで、図１０（ａ）及び図１０（ｂ）に示すように、レジスト層７１をめっきマスクとして、めっき法により、円柱状の基端部６２ｂを形成する。
次いで、図１１（ａ）及び図１１（ｂ）に示すように、レジスト層７１上に、開口部７２ａを有するレジスト層７２を形成する。レジスト層７２は、図８（ｂ）に示す先端部６３ｂに対応する形状に形成される。従って、レジスト層７２（開口部７２ａ）の形状により、先端部６３ｂの大きさ、形状、形成方向を適宜設定することができる。
【００４９】
次いで、図１２（ａ）及び図１２（ｂ）に示すように、レジスト層７２をめっきマスクとして、めっき法により、半円柱状の先端部６３ｂを形成する。
そして、レジスト層７１，７２を、例えばアッシングにより除去する。これにより、平坦な側面６４ｂの先端部６３ｂを有する電極端子６１ｂが形成される。
【００５０】
図９〜図１２に示す工程において、レジスト層７１，７２に形成する開口部７１ａ，７２ａの形状を矩形状とすることにより、図８（ｂ）に示す電極端子６１ｂが得られる。そして、開口部７１ａ，７２ａの形状を適宜変更することにより、略半円形状、略矩形形状、略扇形形状等、様々な形状の誘導部を有する電極端子を得ることができる。
【００５１】
・上記形態では、溶融したはんだを１つの方向に誘導する電極端子としたが、複数の方向にはんだを誘導するように電極端子を形成してもよい。
例えば、図１３（ａ）に示すように、電極端子８１ａは略円柱状に形成されている。電極端子８１ａの先端面中央は、側面視円弧状の底面８２ａに形成され、この底面８２ａは、所定方向に沿って延びる溝８３ａを形成する。この溝８３ａの幅、即ち両側における先端部８４ａ，８５ａの間隔は、例えば、図１（ａ）に示す接続パッド２２の幅以上に設定されている。そして、電極端子８１ａは、溝８３ａが延びる方向と、接続パッド２２が延びる方向が一致するように、電極パッド１１上に形成される。そして、電極端子８１ａの溝８３ａ及び先端部８４ａ，８５ａにははんだが披着される。
【００５２】
この電極端子８１ａを有する半導体素子を配線基板２０に実装する際、電極端子８１ａは、先端部８４ａ，８５ａの間に形成された溝８３ａにより、はんだをその溝８３ａが延びる方向に誘導する。即ち、１つの電極端子８１ａは、２つの誘導部（先端部８４ａ，８５ａ）を有している。そして、電極端子８１ａは、はんだの誘導方向と、接続パッド２２の長手方向と一致するように形成される。これにより、接続パッド２２の幅方向、つまり接続パッド２２の配列方向へのはんだのはみ出しを少なくすることで、余剰なはんだによる短絡を防止することができる。
【００５３】
なお、図１３（ｂ）に示すように、矩形柱状の電極端子８１ｂを用いるようにしてもよい。この電極端子８１ｂは、先端の底面８２ｂにより形成された溝８３ｂを有している。また、図１３（ｃ）に示すように、矩形柱状の電極端子８１ｃは、２つの斜面８２ｃにより形成された溝８３ｃを有している。また、２つの側面と１つの底面により形成される矩形状の溝（コ字状の溝）を形成してもよい。
【００５４】
図１３（ａ）に示す電極端子８１ａの製造工程の一例を図１４〜図１７に従って説明する。
先ず、図１４（ａ）及び図１４（ｂ）に示すように、電極パッド１１及び保護膜１２が形成された半導体素子１０上にレジスト層９１を形成し、レジスト層９１に開口部９１ａを形成する。開口部９１ａは、電極パッド１１上に形成される電極端子８１ａの形成領域に対応する部分の電極パッド１１の上面を露出するように形成される。レジスト層９１の材料としては、感光性のドライフィルムや液状のフォトレジスト（ノボラック系樹脂、エポキシ系樹脂等の液状レジスト）を用いることができる。
【００５５】
次いで、図１５（ａ）及び図１５（ｂ）に示すように、レジスト層９１をめっきマスクとして、めっき法により、電極パッド１１上に円柱状の電極部９２を形成する。
次いで、図１６（ａ）及び図１６（ｂ）に示すように、レジスト層９１上に、開口部９３ａを有するレジスト層９３を形成する。レジスト層９３は、図１３（ａ）に示す先端部８４ａ，８５ａを覆うように形成される。従って、レジスト層９３（開口部９３ａ）の形状により、先端部８４ａ，８５ａの大きさ、形状、図１３（ａ）に示す溝８３ａの形成方向を適宜設定することができる。
【００５６】
次いで、図１７（ａ）及び図１７（ｂ）に示すように、レジスト層９３の開口部９３ａから電極部９２に対して例えばエッチング処理を行い、湾曲した底面８２ａを形成する。従って、エッチング処理の時間により、底面８２ａの深さを適宜設定することができる。
【００５７】
次いで、レジスト層９３の開口部９３ａから底面８２ａに対して、例えばはんだめっき法により、はんだ層を形成する。次いで、レジスト層９１，９３を、例えばアッシングにより除去する。これにより、図１３（ａ）に示す電極端子８１ａが得られる。
【００５８】
なお、レジスト層９１に形成する開口部９１ａの形状を矩形状とすることにより、図１３（ｂ）に示す電極端子８１ｂが得られる。また、図１７で示したエッチング処理に替えてブラスト処理等の他の処理を行うようにしてもよく、実施する処理に応じた形状の溝を電極端子の先端に形成することができる。
【００５９】
・上記各形態に対し、先端部がデーパ状に形成された電極端子を用いるようにしてもよい。
例えば、図１８（ａ）に示すように、電極端子１０１ａは、円柱状に形成され、先端面１０２ａが所定の方向に傾いて形成されている。また、図１８（ｂ）に示すように、電極端子１０１ｂは矩形柱状に形成され、先端面１０２ｂが所定の方向に傾いて形成されている。このように形成された電極端子１０１ａ，１０１ｂは、図１８（ｃ）に示すように、先端面１０２ａ，１０２ｂの傾斜方向にはんだを誘導する。
【００６０】
また、先端部がテーパ状に形成されるとともに先端を平坦に形成した電極端子を用いるようにしてもよい。
例えば、図１９（ａ）に示すように、電極端子１１１ａは、略円柱状に形成され、先端部１１２ａを斜めに切り欠いて傾斜面１１３ａが形成されている。同様に、図１９（ａ）に示すように、電極端子１１１ｂは、矩形柱状に形成され、先端部１１２ｂを斜めに切り欠いて傾斜面１１３ｂが形成されている。このように形成された電極端子１１１ａ，１１１ｂは、図１９（ｃ）に示すように、先端部１１２ａ，１１２ｂの方向にはんだを誘導する。
【００６１】
図１８及び図１９に示す電極端子は、例えば、図２０に示すように、形成される。
即ち、図２０（ａ）に示すように、半導体素子に柱状の金属端子１２１を形成し、その金属端子１２１の先端部が突出するようにレジスト層１２２を形成する。次いで、金属端子１２１を形成した半導体素子を保持するステージを、図２０（ｂ）に示すように傾け、研磨処理のためのヘッド１２３（例えば、化学的機械的研磨（ＣＭＰ:Chemical Mechanical Polishing）に用いるヘッド）を用いて金属端子１２１を研削して斜面を形成する。ステージとヘッド１２３の相対的な傾きにより、斜面の角度が設定される。レジスト層１２２がストッパとして機能し、レジスト層１２２から金属端子１２１の突出量により、斜面の大きさが設定される。なお、研削時間を制御するようにしてもよい。
【００６２】
・上記各形態において、はんだを誘導する方向を適宜変更してもよい。
例えば、図１３に示す電極端子８１ａを用いた場合、図２１（ａ）に白抜きの矢印で示すように、電極端子８１ａの両側であって、例えば接続パッド２２が延びる方向に沿ってはんだを誘導することができる。このため、隣り合う接続パッド２２の方向にはみ出すはんだの量を低減し、はんだによる短絡を防止することができる。
【００６３】
また、１つの方向にはんだを誘導する電極端子（図１（ｂ）に示す電極端子１３）を用い、図２１（ｂ）に白抜きの矢印で示すように、隣り合う接続パッド２２において互いに逆方向にはんだを誘導するようにしてもよい。この場合、誘導されたはんだが接続パッド２２の幅方向にはみ出しても、隣り合う接続パッド２２におけるはんだは、電極端子１３に対して逆方向に誘導されている。このため、隣り合う接続パッド２２におけるはんだが互いに接触することはないため、はんだによる短絡を防止することができる。
【００６４】
また、図２１（ｃ）に白抜きの矢印で示すように、接続パッド２２の配列方向に沿って、各電極端子１３において同じ方向にはんだを誘導するようにしてもよい。
また、図２１（ｄ）に示すように、半導体素子１０ａの周辺に沿って、端部から第１の距離に配置される電極端子１３に対応する接続パッド２２ａと、端部から第２の距離に配置される電極端子１３に対応する接続パッド２２ｂが交互に配列された、所謂千鳥配置の場合、隣り合う接続パッド２２ａ，２２ｂの中心を通る直線に沿って１つの方向にはんだを誘導するように電極端子を形成してもよい。なお、このように配置された接続パッド２２ａ，２２ｂにおいて、図２１（ｂ）に示すように、互いに逆方向にはんだを誘導するように電極端子を形成するようにしてもよい。
【００６５】
・上記各形態は、ペリフェラル配置の半導体素子と、それを実装する配線基板について説明したが、上記各電極端子を、他の配置の半導体素子に適用してもよい。
例えば、電極パッド１１がマトリックス配置された半導体素子を配線基板に実装する場合に適用する。この場合、図２２（ａ）に白抜きの矢印で示すように、半導体素子１０ｃの各電極パッド１１に形成された電極端子１３において、１つの方向（例えば、電極パッド１１の１つの対角線に沿った方向）にはんだを誘導するようにしてもよい。また、図２２（ｂ）に示すように、隣り合う電極パッド１１において、互いに逆方向にはんだを誘導するように電極端子１３を形成してもよい。
【００６６】
・上記各形態では、電極端子を略円柱状，略四角柱状としたが、５角形以上の多角形柱状としてもよい。
【符号の説明】
【００６７】
１０ 半導体素子
１１ 電極パッド
１３ 電極端子
１７ 先端部（誘導部）
２０ 配線基板
２２ 接続パッド
３０ はんだ
【特許請求の範囲】
【請求項１】
複数の電極パッドが配列形成された半導体素子と、
各々の前記電極パッドに対応して配列された複数の接続パッドを有する配線基板と、
前記電極パッドに接続された基端部と、前記基端部から突出するように形成された誘導部とを有し、柱状に形成された複数の電極端子と、
前記誘導部と前記接続パッドとを互いに電気的に接続するはんだと、
を有し、
前記誘導部は、平面視断面積が前記基端部の平面視断面積よりも小さく、外周の一部が前記基端部の外周の一部と面一な外周を有し、前記基端部の外周と面一な外周側に向って前記はんだを誘導するように形成されたこと、
を特徴とする半導体装置。
【請求項２】
前記複数の接続パッドは、前記複数の電極パッドの配列方向と直交する方向矩形状に形成され、
前記誘導部は、前記接続パッドの長手方向に前記はんだを誘導するように形成されたこと、
を特徴とする請求項１記載の半導体装置。
【請求項３】
前記複数の電極端子にはそれぞれ１つの誘導部が形成され、
前記複数の電極端子それぞれの誘導部は、隣り合う前記電極パッドにおいて互いに同じ方向に前記はんだを誘導するように形成されたこと
を特徴とする請求項２に記載の半導体装置。
【請求項４】
前記複数の電極端子にはそれぞれ１つの誘導部が形成され、
前記複数の電極端子それぞれの誘導部は、隣り合う前記電極パッドにおいて互いに逆方向に前記はんだを誘導するように形成されたこと
を特徴とする請求項２に記載の半導体装置。
【請求項５】
一主面に配列形成された複数の電極パッドと、
前記電極パッドに接続され、柱状に形成された複数の電極端子と、
を有し、
前記電極端子は、前記電極パッドに接続された基端部と、前記基端部から突出するように形成された誘導部とを備え、
前記誘導部の外周の一部は、基端部の外周の一部と面一であり、
前記誘導部の平面視断面積は、前記基端部の平面視断面積よりも小さく、
前記誘導部は、前記電極パッドと対応して配線基板に形成された接続パッドとはんだにより互いに電気的に接続されること
を特徴とする半導体素子。
【請求項６】
複数の電極パッドが配列形成された半導体素子と、前記半導体素子の各々の電極パッドに対応して配列された複数の接続パッドを有する配線基板と、を有する半導体装置の製造方法であって、
前記電極パッドに接続される基端部と、前記基端部から突出するように形成された誘導部とを含み、前記誘導部は前記基端部の外周の一部と面一な外周を有し、前記誘導部の平面視断面積は前記基端部の平面視断面積よりも小さい、柱状の電極端子を形成し、
前記誘導部と前記接続パッドをはんだにより互いに電気的に接続し、
前記はんだによる電気的な接続に際し、前記誘導部は前記基端部の外周と面一な外周側に向って前記はんだを誘導すること
を特徴とする半導体装置の製造方法。
【請求項７】
前記複数の電極端子に含まれる誘導部を、隣り合う前記電極パッドにおいて互いに同じ方向に形成することを特徴とする請求項６記載の半導体装置の製造方法。
【請求項８】
前記複数の電極端子に含まれる誘導部を、隣り合う前記電極パッドにおいて互いに逆方向に形成することを特徴とする請求項６記載の半導体装置の製造方法。
【請求項１】
複数の電極パッドが配列形成された半導体素子と、
各々の前記電極パッドに対応して配列された複数の接続パッドを有する配線基板と、
前記電極パッドに接続された基端部と、前記基端部から突出するように形成された誘導部とを有し、柱状に形成された複数の電極端子と、
前記誘導部と前記接続パッドとを互いに電気的に接続するはんだと、
を有し、
前記誘導部は、平面視断面積が前記基端部の平面視断面積よりも小さく、外周の一部が前記基端部の外周の一部と面一な外周を有し、前記基端部の外周と面一な外周側に向って前記はんだを誘導するように形成されたこと、
を特徴とする半導体装置。
【請求項２】
前記複数の接続パッドは、前記複数の電極パッドの配列方向と直交する方向矩形状に形成され、
前記誘導部は、前記接続パッドの長手方向に前記はんだを誘導するように形成されたこと、
を特徴とする請求項１記載の半導体装置。
【請求項３】
前記複数の電極端子にはそれぞれ１つの誘導部が形成され、
前記複数の電極端子それぞれの誘導部は、隣り合う前記電極パッドにおいて互いに同じ方向に前記はんだを誘導するように形成されたこと
を特徴とする請求項２に記載の半導体装置。
【請求項４】
前記複数の電極端子にはそれぞれ１つの誘導部が形成され、
前記複数の電極端子それぞれの誘導部は、隣り合う前記電極パッドにおいて互いに逆方向に前記はんだを誘導するように形成されたこと
を特徴とする請求項２に記載の半導体装置。
【請求項５】
一主面に配列形成された複数の電極パッドと、
前記電極パッドに接続され、柱状に形成された複数の電極端子と、
を有し、
前記電極端子は、前記電極パッドに接続された基端部と、前記基端部から突出するように形成された誘導部とを備え、
前記誘導部の外周の一部は、基端部の外周の一部と面一であり、
前記誘導部の平面視断面積は、前記基端部の平面視断面積よりも小さく、
前記誘導部は、前記電極パッドと対応して配線基板に形成された接続パッドとはんだにより互いに電気的に接続されること
を特徴とする半導体素子。
【請求項６】
複数の電極パッドが配列形成された半導体素子と、前記半導体素子の各々の電極パッドに対応して配列された複数の接続パッドを有する配線基板と、を有する半導体装置の製造方法であって、
前記電極パッドに接続される基端部と、前記基端部から突出するように形成された誘導部とを含み、前記誘導部は前記基端部の外周の一部と面一な外周を有し、前記誘導部の平面視断面積は前記基端部の平面視断面積よりも小さい、柱状の電極端子を形成し、
前記誘導部と前記接続パッドをはんだにより互いに電気的に接続し、
前記はんだによる電気的な接続に際し、前記誘導部は前記基端部の外周と面一な外周側に向って前記はんだを誘導すること
を特徴とする半導体装置の製造方法。
【請求項７】
前記複数の電極端子に含まれる誘導部を、隣り合う前記電極パッドにおいて互いに同じ方向に形成することを特徴とする請求項６記載の半導体装置の製造方法。
【請求項８】
前記複数の電極端子に含まれる誘導部を、隣り合う前記電極パッドにおいて互いに逆方向に形成することを特徴とする請求項６記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【公開番号】特開２０１３−１１５２１４（Ｐ２０１３−１１５２１４Ａ）
【公開日】平成２５年６月１０日（２０１３．６．１０）
【国際特許分類】
【出願番号】特願２０１１−２５９４８５（Ｐ２０１１−２５９４８５）
【出願日】平成２３年１１月２８日（２０１１．１１．２８）
【出願人】（０００１９０６８８）新光電気工業株式会社 (1,516)
【Ｆターム（参考）】
【公開日】平成２５年６月１０日（２０１３．６．１０）
【国際特許分類】
【出願日】平成２３年１１月２８日（２０１１．１１．２８）
【出願人】（０００１９０６８８）新光電気工業株式会社 (1,516)
【Ｆターム（参考）】
[ Back to top ]