半導体装置、及び半導体装置の作製方法
【課題】微細化及び高集積化を達成した酸化物半導体を用いた半導体装置、及び半導体装置の作製工程において、安定した電気的特性を付与し、高信頼性化する。また、上記半導体装置の作製工程において、不良を抑制し、歩留まりよく作製する技術を提供する。
【解決手段】酸化物半導体層を含むトランジスタを有する半導体装置において、酸化物半導体膜を、絶縁層に設けられたトレンチに設ける。トレンチは下端コーナ部及び曲率半径が２０ｎｍ以上６０ｎｍ以下の曲面状の上端コーナ部を含み、酸化物半導体膜は、トレンチの底面、下端コーナ部、上端コーナ部、及び内壁面に接して設けられる。酸化物半導体膜は、少なくとも上端コーナ部において表面に概略垂直なｃ軸を有している結晶を含む酸化物半導体膜である。
【解決手段】酸化物半導体層を含むトランジスタを有する半導体装置において、酸化物半導体膜を、絶縁層に設けられたトレンチに設ける。トレンチは下端コーナ部及び曲率半径が２０ｎｍ以上６０ｎｍ以下の曲面状の上端コーナ部を含み、酸化物半導体膜は、トレンチの底面、下端コーナ部、上端コーナ部、及び内壁面に接して設けられる。酸化物半導体膜は、少なくとも上端コーナ部において表面に概略垂直なｃ軸を有している結晶を含む酸化物半導体膜である。
【発明の詳細な説明】
【技術分野】
【０００１】
半導体装置及び半導体装置の作製方法に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【背景技術】
【０００３】
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタ（薄膜トランジスタ（ＴＦＴ）ともいう）を構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（表示装置）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
【０００４】
例えば、トランジスタの活性層として、電子キャリア濃度が１０１８／ｃｍ３未満であるインジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む非晶質酸化物を用いたトランジスタが開示されている（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−１６５５２８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
半導体装置の技術分野では微細化が技術開発のロードマップとなり進展して来た歴史がある。これまでは半導体装置が微細化されるに従って、高速動作が可能となり、低消費電力化が図られてきた。
【０００７】
しかし、トランジスタを微細化すると、短チャネル効果の問題が生じる。短チャネル効果とは、トランジスタの微細化（チャネル長（Ｌ）の縮小）に伴って顕在化する電気特性の劣化である。短チャネル効果は、ドレインの電界の効果がソースにまでおよぶことに起因するものである。短チャネル効果の具体例としては、しきい値電圧の低下、Ｓ値の増大、漏れ電流の増大などがある。特に、酸化物半導体を用いたトランジスタは、シリコンを用いたトランジスタのようにドーピングによるしきい値制御を適用することが難しいため、短チャネル効果が現れやすい傾向にある。
【０００８】
このような問題に鑑み、微細化及び高集積化を達成した酸化物半導体を用いた半導体装置、及び半導体装置の作製工程において、安定した電気的特性を付与し、高信頼性化することを目的の一とする。
【０００９】
また、上記半導体装置の作製工程において、不良を抑制し、歩留まりよく作製する技術を提供することを目的の一とする。
【課題を解決するための手段】
【００１０】
酸化物半導体膜を含むトランジスタを有する半導体装置において、酸化物半導体膜を、絶縁層に設けられたトレンチ（溝）に設ける。トレンチは曲率半径が２０ｎｍ以上６０ｎｍ以下の曲面状の上端コーナ部を含み、酸化物半導体膜は、トレンチの底面、内壁面、下端コーナ部、上端コーナ部に接して設けられる。酸化物半導体膜は、少なくとも上端コーナ部において表面に概略垂直なｃ軸を有している結晶を含む酸化物半導体膜である。
【００１１】
また、該トレンチの下端コーナ部を曲率半径が２０ｎｍ以上６０ｎｍ以下（好ましくは２０ｎｍ以上３０ｎｍ以下）の曲面状の下端コーナ部とし、酸化物半導体膜は、下端コーナ部においても表面に概略垂直なｃ軸を有している結晶を含む酸化物半導体膜としてもよい。
【００１２】
上記酸化物半導体膜のチャネル長方向の断面形状は、トレンチの断面形状に沿って湾曲した形状となっており、トレンチの深さが深くなればなるほどトランジスタのチャネル長が長くなる構造である。よって、ソース電極層とドレイン電極層との距離を狭くしてもトレンチの深さを適宜設定することで、酸化物半導体膜のチャネル長を制御することができ、短チャネル効果の発現を抑制することができる。
【００１３】
表面に概略垂直なｃ軸を有している結晶を含む酸化物半導体膜（以下、結晶性酸化物半導体膜ともいう）は、単結晶構造ではなく、非晶質構造でもない構造であり、ｃ軸配向を有したＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ； ＣＡＡＣとも呼ぶ）膜である。結晶性酸化物半導体膜とすることで、可視光や紫外光の照射によるトランジスタの電気的特性変化をより抑制し、信頼性の高い半導体装置とすることができる。
【００１４】
酸化物半導体膜はトレンチに沿って形成されるため、トレンチの上端コーナ部は曲面状（好ましくは曲率半径が２０ｎｍ以上６０ｎｍ以下）とする。上端コーナ部が急峻な角部であると、結晶性酸化物半導体膜において、結晶の配向不良や被覆性低下による形状不良などを招き、安定した結晶構造及び電気的特性が得られにくくなる恐れがある。
【００１５】
また、酸化物半導体膜が接して形成される領域（少なくとも上端コーナ部）は、表面粗さの低減された表面であることが好ましい。具体的には、表面の平均面粗さは０．１ｎｍ以上０．５ｎｍ未満であると好ましい。表面粗さの低減された表面に酸化物半導体膜を形成することで、良好な結晶性を有する酸化物半導体膜を得ることができる。
【００１６】
なお、本明細書において、平均面粗さ（Ｒａ）とは、ＪＩＳＢ０６０１：２００１（ＩＳＯ４２８７：１９９７）で定義されている中心線平均粗さ（Ｒａ）を、測定面に対して適用できるよう三次元に拡張したものであり、基準面から指定面までの偏差の絶対値を平均した値で表現される。
【００１７】
ここで、中心線平均粗さ（Ｒａ）は、粗さ曲線からその中心線の方向に測定長さＬの部分を抜き取り、この抜き取り部の中心線の方向をＸ軸、縦倍率の方向（Ｘ軸に垂直な方向）をＹ軸とし、粗さ曲線をＹ＝Ｆ（Ｘ）で表すとき、次の式（１）で与えられる。
【００１８】
【数１】
【００１９】
そして、平均面粗さ（Ｒａ）は、測定データの示す面である測定面をＺ＝Ｆ（Ｘ，Ｙ）で表すとき、基準面から指定面までの偏差の絶対値を平均した値で表現され、次の式（２）で与えられる。
【００２０】
【数２】
【００２１】
ここで、指定面とは、粗さ計測の対象となる面であり、座標（Ｘ１，Ｙ１）（Ｘ１，Ｙ２）（Ｘ２，Ｙ１）（Ｘ２，Ｙ２）で表される４点により囲まれる長方形の領域とし、指定面が理想的にフラットであるとしたときの面積をＳ０とする。
【００２２】
また、基準面とは、指定面の平均の高さにおける、ＸＹ平面と平行な面のことである。つまり、指定面の高さの平均値をＺ０とするとき、基準面の高さもＺ０で表される。
【００２３】
本明細書で開示する発明の構成の一形態は、絶縁層に設けられた下端コーナ部及び曲面状の上端コーナ部を含むトレンチと、トレンチの底面、内壁面、下端コーナ部、及び上端コーナ部に接する酸化物半導体膜と、酸化物半導体膜上にゲート絶縁層と、ゲート絶縁層上にゲート電極層とを有し、上端コーナ部の曲率半径は２０ｎｍ以上６０ｎｍ以下であり、酸化物半導体膜は、少なくとも上端コーナ部において酸化物半導体膜の表面に概略垂直なｃ軸を有している結晶を含む半導体装置である。
【００２４】
本明細書で開示する発明の構成の一形態は、絶縁層に設けられた曲面状の下端コーナ部及び曲面状の上端コーナ部を含むトレンチと、トレンチの底面、内壁面、下端コーナ部、及び上端コーナ部に接する酸化物半導体膜と、酸化物半導体膜上にゲート絶縁層と、ゲート絶縁層上にゲート電極層とを有し、上端コーナ部の曲率半径は２０ｎｍ以上６０ｎｍ以下であり、下端コーナ部の曲率半径は２０ｎｍ以上６０ｎｍ以下であり、酸化物半導体膜は、少なくとも下端コーナ部及び上端コーナ部において酸化物半導体膜の表面に概略垂直なｃ軸を有している結晶を含む半導体装置である。
【００２５】
本明細書で開示する発明の構成の一形態は、絶縁層に設けられた曲面状の下端コーナ部及び曲面状の上端コーナ部を含むトレンチと、トレンチの底面、内壁面、下端コーナ部、及び上端コーナ部に接する酸化物半導体膜と、酸化物半導体膜上にソース電極層及びドレイン電極層と、酸化物半導体膜、ソース電極層、及びドレイン電極層上にゲート絶縁層と、ゲート絶縁層上にゲート電極層とを有し、上端コーナ部の曲率半径は２０ｎｍ以上６０ｎｍ以下であり、酸化物半導体膜は、少なくとも上端コーナ部において酸化物半導体膜の表面に概略垂直なｃ軸を有している結晶を含む半導体装置である。
【００２６】
本明細書で開示する発明の構成の一形態は、絶縁層に設けられた曲面状の下端コーナ部及び曲面状の上端コーナ部を含むトレンチと、トレンチの底面、内壁面、下端コーナ部、及び上端コーナ部に接する酸化物半導体膜と、酸化物半導体膜上にソース電極層及びドレイン電極層と、酸化物半導体膜、ソース電極層、及びドレイン電極層上にゲート絶縁層と、ゲート絶縁層上にゲート電極層とを有し、上端コーナ部の曲率半径は２０ｎｍ以上６０ｎｍ以下であり、下端コーナ部の曲率半径は２０ｎｍ以上６０ｎｍ以下であり、酸化物半導体膜は、少なくとも下端コーナ部及び上端コーナ部において酸化物半導体膜の表面に概略垂直なｃ軸を有している結晶を含む半導体装置である。
【００２７】
上記構成において、少なくとも曲面状の上端コーナ部を含む酸化物半導体膜が接する絶縁層において絶縁層の表面の平均面粗さは０．１ｎｍ以上０．５ｎｍ未満であることが好ましい。
【００２８】
また、上記構成において、ゲート電極層は、トレンチ内を充填するように設けることができる。
【００２９】
本明細書で開示する発明の構成の一形態は、下端コーナ部及び曲率半径が２０ｎｍ以上６０ｎｍ以下の曲面状に加工された上端コーナ部を含むトレンチが設けられた絶縁層を形成し、トレンチの底面、内壁面、下端コーナ部、及び上端コーナ部に接して酸化物半導体膜を形成し、酸化物半導体膜上にゲート絶縁層を形成し、ゲート絶縁層上にゲート電極層を形成し、酸化物半導体膜は、少なくとも上端コーナ部において酸化物半導体膜の表面に概略垂直なｃ軸を有している結晶を含む半導体装置の作製方法である。
【００３０】
本明細書で開示する発明の構成の一形態は、下端コーナ部及び曲率半径が２０ｎｍ以上６０ｎｍ以下の曲面状に加工された上端コーナ部を含むトレンチが設けられた絶縁層を形成し、絶縁層を加熱しながら、トレンチの底面、内壁面、下端コーナ部、及び上端コーナ部に接して、少なくとも上端コーナ部において表面に概略垂直なｃ軸を有している結晶を含む酸化物半導体膜を形成し、酸化物半導体膜上にゲート絶縁層を形成し、ゲート絶縁層上にゲート電極層を形成する半導体装置の作製方法である。
【００３１】
本明細書で開示する発明の構成の一形態は、下端コーナ部及び曲率半径が２０ｎｍ以上６０ｎｍ以下の曲面状に加工された上端コーナ部を含むトレンチが設けられた絶縁層を形成し、トレンチの底面、内壁面、下端コーナ部、及び上端コーナ部に接して非晶質酸化物半導体膜を形成し、非晶質酸化物半導体膜に加熱処理を行い少なくとも上端コーナ部において表面に概略垂直なｃ軸を有している結晶を含む酸化物半導体膜を形成し、酸化物半導体膜上にゲート絶縁層を形成し、ゲート絶縁層上にゲート電極層を形成する半導体装置の作製方法である。
【００３２】
上記構成において、プラズマ処理を行って、絶縁層の上端コーナ部を曲率半径が２０ｎｍ以上６０ｎｍ以下の曲面状に加工することができる。
【発明の効果】
【００３３】
酸化物半導体膜を含むトランジスタを有する半導体装置において、酸化物半導体膜を、絶縁層に設けられた曲率半径が２０ｎｍ以上６０ｎｍ以下の曲面状の上端コーナ部を含むトレンチに設ける。ソース電極層とドレイン電極層との距離を狭くしてもトレンチの深さを適宜設定することで、酸化物半導体膜のチャネル長を制御することができ、微細化による短チャネル効果の発現を抑制することができる。
【００３４】
また、酸化物半導体膜は、少なくとも上端コーナ部において表面に概略垂直なｃ軸を有している結晶を含む酸化物半導体膜である。このような結晶性酸化物半導体膜とすることで、可視光や紫外光の照射によるトランジスタの電気的特性変化をより抑制し、信頼性の高い半導体装置とすることができる。
【００３５】
よって、本発明の一形態は、微細化及び高集積化を達成し、酸化物半導体を用いた半導体装置、及び半導体装置の作製工程において、安定した電気的特性を付与し、高信頼性化することができる。
【００３６】
また、本発明の一形態は、上記半導体装置の作製工程において、不良を抑制し、歩留まりよく作製する技術を提供することができる。
【図面の簡単な説明】
【００３７】
【図１】半導体装置を説明する図。
【図２】半導体装置の作製方法の一形態を説明する図。
【図３】半導体装置の作製方法の一形態を説明する図。
【図４】半導体装置の一形態を説明する図。
【図５】本発明の一形態の半導体装置を示す断面図、平面図及び回路図。
【図６】本発明の一形態の半導体装置を示す回路図及び斜視図。
【図７】本発明の一形態の半導体装置を示す断面図及び平面図。
【図８】本発明の一形態の半導体装置を示す回路図。
【図９】本発明の一形態の半導体装置を示すブロック図。
【図１０】本発明の一形態の半導体装置を示すブロック図。
【図１１】本発明の一形態の半導体装置を示すブロック図。
【図１２】半導体装置の作製方法の一形態を説明する図。
【図１３】半導体装置の作製方法の一形態を説明する図。
【図１４】半導体装置の作製方法の一形態を説明する図。
【図１５】半導体装置を説明する図。
【図１６】実施例１における実施例試料１のＴＥＭ像を示す図。
【図１７】実施例２における実施例試料２−１のＴＥＭ像を示す図。
【図１８】実施例２における実施例試料２−２のＴＥＭ像を示す図。
【発明を実施するための形態】
【００３８】
以下では、本明細書に開示する発明の実施の形態について図面を用いて詳細に説明する。ただし、本明細書に開示する発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本明細書に開示する発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順又は積層順を示すものではない。また、本明細書において発明を特定するための事項として固有の名称を示すものではない。
【００３９】
（実施の形態１）
本実施の形態では、半導体装置及び半導体装置の作製方法の一形態を、図１、図２及び図１２乃至図１５を用いて説明する。本実施の形態では、半導体装置の一例として酸化物半導体膜を有するトランジスタを示す。図１（Ａ）はトランジスタ１６２の平面図であり、図１（Ｂ）は、図１（Ａ）における鎖線Ａ１−Ａ２の断面図であり、トランジスタ１６２のチャネル長（Ｌ）方向の断面図の一例を示している。
【００４０】
図１（Ａ）（Ｂ）に示すように、トランジスタ１６２は、下端コーナ部３４０及び上端コーナ部３５０を有するトレンチ１３１が設けられた絶縁層１３０、結晶性酸化物半導体膜１４４、ゲート絶縁層１４６、ソース電極層又はドレイン電極層として機能する電極層１４２ａ、電極層１４２ｂ、ゲート電極層１４８を含む。図示しないが、トランジスタ１６２は基板上に設けられている。
【００４１】
図２（Ａ）乃至（Ｄ）にトランジスタ１６２の作製方法の一例を示す。
【００４２】
まず、下端コーナ部３４０及び上端コーナ部３５０を有するトレンチ１３１が設けられた絶縁層１３０を形成する（図２（Ａ）参照）。トレンチ１３１の上端コーナ部３５０は、曲面状であり、曲率半径は２０ｎｍ以上６０ｎｍ以下である。
【００４３】
トレンチ１３１の形成方法はフォトリソグラフィ法を用いたドライエッチング法を好適に用いることができる。トレンチ１３１の形成方法の例を図１２乃至図１４に示す。
【００４４】
図１２（Ａ）乃至（Ｃ）は、トレンチ１３１の形成にプラズマ処理を用いる例である。まず、基板上に酸化膜からなる絶縁層３１０を形成する（図１２（Ａ）参照）。次に絶縁層３１０に溝部３１４を形成し、絶縁層３１２を形成する（図１２（Ｂ）参照）。溝部３１４は、フォトリソグラフィ法を用いたドライエッチング法により形成することができる。
【００４５】
例えば、絶縁層３１０として、スパッタリング法による酸化シリコン膜を形成し、フォトリソグラフィ工程によりレジストマスクを形成し、レジストマスクを用いて酸化シリコン膜をエッチングし溝部３１４を形成する。
【００４６】
絶縁層３１０のエッチング工程としては、例えば、反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）エッチング法、ＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）エッチング法、平行平板型（容量結合型）エッチング法、マグネトロンプラズマエッチング法、２周波プラズマエッチング法またはヘリコン波プラズマエッチング法等のドライエッチング法を用いることができる。また、エッチングガスとしては、三フッ化メタン（ＣＨＦ３）、四フッ化炭素（ＣＦ４）、パーフルオロシクロブタン（Ｃ４Ｆ８）などのフルオロカーボン系ガス、メタン（ＣＨ４）、水素、ヘリウム、又はアルゴンなどの希ガスを、適宜混合して用いることができる。
【００４７】
また、溝部３１４は一回のエッチング工程、又は複数回のエッチング工程によって形成する。複数回のエッチング工程を行う場合、ドライエッチング工程とウェットエッチング工程を組み合わせてもよい。
【００４８】
エッチング条件の一例として、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法により、エッチングガスとして三フッ化メタン（ＣＨＦ３）、ヘリウム（Ｈｅ）、及びメタン（ＣＨ４）（ＣＨＦ３：Ｈｅ：ＣＨ４＝２２．５ｓｃｃｍ：１２７．５ｓｃｃｍ：５ｓｃｃｍ）を用い、電源電力４７５Ｗ、バイアス電力３００Ｗ、圧力３．０Ｐａ、基板温度７０℃で行うことができる。
【００４９】
次に溝部３１４が設けられた絶縁層３１２に希ガス元素（好ましくはアルゴン、クリプトン、又はキセノンなど）を用いたプラズマ処理３１６を行い、上端コーナ部３５０を曲率半径が２０ｎｍ以上６０ｎｍ以下の曲面状に加工する。なお、図１２（Ｂ）のようにまず上端コーナ部が角状である絶縁層３１２を形成し、該角部を曲面状に加工することをＲ加工ともいう。希ガス元素（好ましくはアルゴン、クリプトン、又はキセノンなど）は、一種類でも複数の種類を用いてもよく、プラズマ処理も複数回行ってもよい。
【００５０】
希ガス元素を用いたプラズマ処理の条件は、少なくとも上端コーナ部において、曲率半径が２０ｎｍ以上６０ｎｍ以下の曲面状に加工されるように、絶縁層３１２の材料及び溝部３１４の形状などにより適宜設定すればよい。
【００５１】
例えば、酸化シリコン膜からなる絶縁層３１２に行うプラズマ処理の条件の一例として、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）装置により、ガスとしてアルゴン（Ａｒ＝１００ｓｃｃｍ）を用い、電源電力５００Ｗ、バイアス電力１００Ｗ、圧力１．３５Ｐａ、基板温度−１０℃で、１８０秒間行うことができる。
【００５２】
以上の工程で図１２（Ｃ）に示すように、曲率半径は２０ｎｍ以上６０ｎｍ以下の曲面状の上端コーナ部３５０を有するトレンチ１３１が設けられた絶縁層１３０を形成することができる。なお、該プラズマ処理により、絶縁層１３０の表面を平坦化することができる。この場合、絶縁層１３０表面への平坦化処理を省略することができる。
【００５３】
図１３（Ａ）乃至（Ｃ）は、トレンチ１３１の形成に金属材料を用いたハードマスクである金属層３１１を用いる例である。まず、基板上に酸化膜からなる絶縁層３１０を形成し、絶縁層３１０上に金属層３１１を形成する（図１３（Ａ）参照）。金属層３１１の材料としては、フッ素を含むガス又は塩素を含むガスでエッチング可能な材料であれば特に限定はない。例えば、Ａｌ、Ｃｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗからから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等を用いることができる。また、マンガン、マグネシウム、ジルコニウム、ベリリウム、トリウムのいずれか一または複数から選択された材料を用いてもよい。例えば、金属層３１１として膜厚１００ｎｍのタングステン膜を用いることができる。
【００５４】
次に金属層３１１をマスクとして絶縁層３１０に溝部３１４を形成し、絶縁層３１２を形成する（図１３（Ｂ）参照）。溝部３１４は、金属層３１１上にレジストマスクが積層された状態でドライエッチング法により形成してもよい。
【００５５】
次に金属層３１１をドライエッチングにより除去する。金属層３１１を除去するエッチング工程において、金属層３１１がエッチングにより端部より後退するのに伴い、同時に絶縁層３１２の溝部３１４の上端コーナ部もエッチングされる。結果、上端コーナ部３５０は、曲面状に加工することができる。
【００５６】
金属層３１１のエッチング工程としては、例えば、反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）エッチング法、ＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）エッチング法、平行平板型（容量結合型）エッチング法、マグネトロンプラズマエッチング法、２周波プラズマエッチング法またはヘリコン波プラズマエッチング法等のドライエッチング法を用いることができる。また、エッチングガスとしては、塩素、塩化硼素、塩化珪素または四塩化炭素などの塩素系ガス、四弗化炭素、弗化硫黄または弗化窒素などのフッ素系ガス、塩素系ガスとフッ素系ガスとの混合ガス、又は酸素などを適宜用いることができる。
【００５７】
金属層３１１に膜厚１００ｎｍのタングステン膜を用いた場合、エッチング条件の一例として、ＩＣＰエッチング法により、エッチングガスとして四フッ化メタン（ＣＦ４）、塩素（Ｃｌ２）、及び酸素（Ｏ２）（ＣＦ４：Ｃｌ２：Ｏ２＝２５ｓｃｃｍ：２５ｓｃｃｍ：１０ｓｃｃｍ）を用い、電源電力５００Ｗ、バイアス電力１００Ｗ、圧力１．５Ｐａ、基板温度７０℃で行うことができる。
【００５８】
以上の工程で図１３（Ｃ）に示すように、曲率半径は２０ｎｍ以上６０ｎｍ以下の曲面状の上端コーナ部３５０を有するトレンチ１３１が設けられた絶縁層１３０を形成することができる。
【００５９】
図１４（Ａ）乃至（Ｃ）は、トレンチ１３１の形成に曲面を有するレジストマスク３１５を用いる例である。レジストマスク３１５の形状は、フォトリソグラフィ工程によりテーパーを有するレジストマスクを形成した後、加熱処理を行うことで制御することができる。
【００６０】
まず、基板上に酸化膜からなる絶縁層３１０を形成し、絶縁層３１０上にフォトリソグラフィ工程によりレジストマスク３１３を形成する（図１４（Ａ）参照）。レジストマスク３１３は、テーパーを有するレジストマスクとすることが好ましく、テーパーの角度（絶縁層３１０表面とレジストマスク３１３の側面との角度）は９０度未満とすればよい。
【００６１】
次にレジストマスク３１３に加熱処理を行い、曲面を有するレジストマスク３１５を形成する（図１４（Ｂ）参照）。
【００６２】
曲面を有するレジストマスク３１５を用いて、絶縁層３１０をエッチングすることによって、曲面状の上端コーナ部３５０を有するトレンチ１３１が設けられた絶縁層１３０を形成することができる。なお、レジストマスク３１５の曲面の形状を適宜調整することによって、上端コーナ部３５０の曲率半径も調整することができる。
【００６３】
以上の工程で図１４（Ｃ）に示すように、曲率半径が２０ｎｍ以上６０ｎｍ以下の曲面状の上端コーナ部３５０を有するトレンチ１３１が設けられた絶縁層１３０を形成することができる。
【００６４】
使用することができる基板に大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、石英基板、サファイア基板などを用いることができる。
【００６５】
また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板、また、これらの基板上に半導体素子が設けられたもの、例えばＭＯＳＦＥＴ構造のトランジスタを含む駆動回路が形成された半導体基板、容量が形成された半導体基板などを用いることができる。
【００６６】
絶縁層１３０としては、酸化シリコン膜、酸化ガリウム膜、酸化アルミニウム膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜等の酸化物絶縁膜を好適に用いることができる。
【００６７】
絶縁層１３０は、結晶性酸化物半導体膜１４４と接するため、膜中（バルク中）に少なくとも化学量論比を超える量の酸素が存在することが好ましい。例えば、絶縁層１３０として、酸化シリコン膜を用いる場合には、ＳｉＯ２＋α（ただし、α＞０）とする。このような絶縁層１３０を用いることで、結晶性酸化物半導体膜１４４に酸素を供給することができ、特性を良好にすることができる。結晶性酸化物半導体膜１４４へ酸素を供給することにより、膜中の酸素欠損を補填することができる。
【００６８】
例えば、酸素の供給源となる酸素を多く（過剰に）含む酸化物絶縁層を結晶性酸化物半導体膜１４４と接して設けることによって、該酸化物絶縁層から結晶性酸化物半導体膜１４４へ酸素を供給することができる。結晶性酸化物半導体膜１４４及び酸化物絶縁層を少なくとも一部が接した状態で加熱工程を行うことによって結晶性酸化物半導体膜１４４への酸素の供給を行ってもよい。
【００６９】
また、結晶性酸化物半導体膜１４４に、酸素（少なくとも、酸素ラジカル、酸素原子、酸素イオン、のいずれかを含む）を導入して膜中に酸素を供給してもよい。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法、プラズマ処理などを用いることができる。酸素の導入は、露出された結晶性酸化物半導体膜１４４に直接行ってもよいし、ゲート絶縁層１４６などを通過させて行ってもよい。
【００７０】
結晶性酸化物半導体膜１４４はトレンチ１３１に沿って形成されるため、トレンチ１３１の上端コーナ部３５０は曲面状（好ましくは曲率半径が２０ｎｍ以上６０ｎｍ以下）とする。上端コーナ部３５０が急峻な角部であると、結晶性酸化物半導体膜１４４において、結晶の配向不良や被覆性低下による形状不良などを招き、安定した結晶構造及び電気的特性が得られにくくなる恐れがある。
【００７１】
また、絶縁層１３０において、結晶性酸化物半導体膜１４４が接して形成される領域（少なくとも上端コーナ部）は、表面粗さの低減された表面であることが好ましい。具体的には、表面の平均面粗さは０．１ｎｍ以上０．５ｎｍ未満であると好ましい。表面粗さの低減された表面に結晶性酸化物半導体膜１４４を形成することで、良好な結晶性を有する結晶性酸化物半導体膜１４４を得ることができる。
【００７２】
よって、絶縁層１３０において結晶性酸化物半導体膜１４４が接して形成される領域に、平坦化処理を行ってもよい。平坦化処理としては、特に限定されないが、研磨処理（例えば、化学的機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）法）、ドライエッチング処理、プラズマ処理を用いることができる。
【００７３】
プラズマ処理としては、例えば、アルゴンガスを導入してプラズマを発生させる逆スパッタリングを行うことができる。逆スパッタリングとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。
【００７４】
平坦化処理として、研磨処理、ドライエッチング処理、プラズマ処理は複数回行ってもよく、それらを組み合わせて行ってもよい。また、組み合わせて行う場合、工程順も特に限定されず、絶縁層１３０表面の凹凸状態に合わせて適宜設定すればよい。
【００７５】
なお、結晶性酸化物半導体膜１４４を成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタリングを行い、絶縁層１３０の表面に付着している粉状物質（パーティクル、ごみともいう）を除去することが好ましい。
【００７６】
結晶性酸化物半導体膜１４４の形成工程において、結晶性酸化物半導体膜１４４に水素、又は水がなるべく含まれないようにするために、結晶性酸化物半導体膜１４４の成膜の前処理として、スパッタリング装置の予備加熱室で絶縁層１３０が形成された基板を予備加熱し、基板及び絶縁層１３０に吸着した水素、水分などの不純物を脱離し排気することが好ましい。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。
【００７７】
次に、トレンチ１３１を覆うように結晶性酸化物半導体膜１４４を形成する（図２（Ｂ）参照）。結晶性酸化物半導体膜１４４は、結晶化した部分を有する酸化物半導体膜であり、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜を用いている。結晶性酸化物半導体膜１４４は、少なくとも下端コーナ部３００において結晶性酸化物半導体膜１４４の表面に概略垂直なｃ軸を有している結晶を含む。
【００７８】
ＣＡＡＣ−ＯＳ膜は、完全な単結晶ではなく、完全な非晶質でもない。ＣＡＡＣ−ＯＳ膜は、非晶質相に結晶部および非晶質部を有する結晶−非晶質混相構造の酸化物半導体膜である。なお、当該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる非晶質部と結晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には粒界（グレインバウンダリーともいう。）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に起因する電子移動度の低下が抑制される。
【００７９】
ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三角形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−５°以上５°以下の範囲も含まれることとする。
【００８０】
なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶質化することもある。
【００８１】
ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。なお、結晶部のｃ軸の方向は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、または成膜後に加熱処理などの結晶化処理を行うことにより形成される。
【００８２】
ＣＡＡＣ−ＯＳ膜を構成する酸素の一部は窒素で置換されてもよい。
【００８３】
ｃ軸配向を有した結晶性酸化物半導体を得る方法としては、三つ挙げられる。一つ目は、成膜温度を２００℃以上４５０℃以下として酸化物半導体膜の成膜を行い、表面に概略垂直にｃ軸配向させる方法である。二つ目は、膜厚を薄く成膜した後、２００℃以上７００℃以下の加熱処理を行い、表面に概略垂直にｃ軸配向させる方法である。三つ目は、一層目の膜厚を薄く成膜した後、２００℃以上７００℃以下の加熱処理を行い、２層目の成膜を行い、表面に概略垂直にｃ軸配向させる方法である。
【００８４】
本実施の形態では、成膜温度を２００℃以上４５０℃以下として酸化物半導体膜の成膜を行い、表面に概略垂直なｃ軸配向を有した結晶性酸化物半導体膜１４４を形成する。
【００８５】
結晶性酸化物半導体膜１４４をＣＡＡＣ−ＯＳ膜とすることで、可視光や紫外光の照射によるトランジスタの電気的特性変化をより抑制し、信頼性の高い半導体装置とすることができる。
【００８６】
結晶性酸化物半導体膜１４４の膜厚は、１ｎｍ以上１００ｎｍ以下とし、スパッタリング法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等を適宜用いることができる。また、結晶性酸化物半導体膜１４４は、スパッタリングターゲット表面に対し、概略垂直に複数の基板表面がセットされた状態で成膜を行うスパッタ装置、所謂ＣＰスパッタ装置（Ｃｏｌｕｍｎａｒ Ｐｌａｓｍａ Ｓｐｕｔｔｅｒｉｎｇ ｓｙｓｔｅｍ）を用いて成膜してもよい。いずれの方法であっても、酸化物半導体膜の表面の凹凸に対して垂直な方向に結晶成長が行われ、ｃ軸配向した結晶性酸化物半導体を得ることができる。
【００８７】
結晶性酸化物半導体膜１４４の材料としては、少なくともＩｎ、Ｇａ、Ｓｎ及びＺｎから選ばれた一種以上の元素を含有する。例えば、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体や、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｈｆ−Ｉｎ−Ｚｎ−Ｏ系酸化物半導体や、二元系金属の酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｚｎ−Ｍｇ−Ｏ系酸化物半導体、Ｓｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｍｇ−Ｏ系酸化物半導体や、Ｉｎ−Ｇａ−Ｏ系酸化物半導体、一元系金属の酸化物であるＩｎ−Ｏ系酸化物半導体、Ｓｎ−Ｏ系酸化物半導体、Ｚｎ−Ｏ系酸化物半導体などを用いることができる。また、上記酸化物半導体にＩｎとＧａとＳｎとＺｎ以外の元素、例えばＳｉＯ２を含ませてもよい。
【００８８】
例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物半導体、という意味であり、その組成比は問わない。
【００８９】
また、結晶性酸化物半導体膜１４４は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜を用いることができる。ここで、Ｍは、Ｚｎ、Ｇａ、Ａｌ、Ｍｎ及びＣｏから選ばれた一または複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧａ及びＣｏなどがある。
【００９０】
また、酸化物半導体としてＩｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体の材料を用いる場合、用いるターゲットの組成比は、原子数比で、Ｉｎ：Ｓｎ：Ｚｎ＝１：２：２、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１などとすればよい。
【００９１】
また、酸化物半導体としてＩｎ−Ｚｎ−Ｏ系の材料を用いる場合、用いるターゲットの組成比は、原子数比で、Ｉｎ：Ｚｎ＝５０：１〜１：２（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝２５：１〜１：４）、好ましくはＩｎ：Ｚｎ＝２０：１〜１：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１０：１〜１：２）、さらに好ましくはＩｎ：Ｚｎ＝１５：１〜１．５：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１５：２〜３：４）とする。例えば、Ｉｎ−Ｚｎ−Ｏ系酸化物半導体の形成に用いるターゲットは、原子数比がＩｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。
【００９２】
なお、結晶性酸化物半導体膜１４４は、成膜時に酸素が多く含まれるような条件（例えば、酸素１００％の雰囲気下でスパッタリング法により成膜を行うなど）で成膜して、酸素を多く含む（好ましくは酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域が含まれている）膜とすることが好ましい。
【００９３】
また、結晶性酸化物半導体膜１４４に、過剰な水素（水や水酸基を含む）を除去（脱水化または脱水素化）するための加熱処理を行ってもよい。加熱処理の温度は、３００℃以上７００℃以下、または基板の歪み点未満とする。例えば、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体膜に対して窒素雰囲気下４５０℃において１時間の加熱工程を行う。
【００９４】
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を用いてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスには、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。
【００９５】
例えば、加熱工程として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基板を入れ、数分間加熱した後、基板を不活性ガス中から出すＧＲＴＡを行ってもよい。
【００９６】
なお、脱水化又は脱水素化のための加熱処理は、結晶性酸化物半導体膜１４４の形成後、水素や水分などの不純物をブロックする機能を有する膜（例えば酸化アルミニウム膜）を結晶性酸化物半導体膜１４４上に形成する前であれば、トランジスタ１６２の作製工程においてどのタイミングで行ってもよい。
【００９７】
なお、加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。または、熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましくは７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【００９８】
また、加熱処理で結晶性酸化物半導体膜１４４を加熱した後、同じ炉に高純度の酸素ガス、高純度の二窒化酸素ガス、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）を導入してもよい。酸素ガスまたは二窒化酸素ガスに、水、水素などが含まれないことが好ましい。または、熱処理装置に導入する酸素ガスまたは二窒化酸素ガスの純度を、６Ｎ以上好ましくは７Ｎ以上（即ち、酸素ガスまたは二窒化酸素ガス中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。酸素ガス又は二窒化酸素ガスの作用により、脱水化または脱水素化処理による不純物の排除工程によって同時に減少してしまった結晶性酸化物半導体を構成する主成分材料である酸素を供給することによって、結晶性酸化物半導体膜１４４を高純度化及び電気的にＩ型（真性）化することができる。
【００９９】
なお、結晶性酸化物半導体膜１４４は、島状に加工してもよいし、形状を加工せず、膜状のままでもよい。また、結晶性酸化物半導体膜を素子ごとに分離する絶縁層からなる素子分離領域を設けてもよい。素子分離領域にもトレンチ構造を用いることができる。
【０１００】
なお、結晶性酸化物半導体膜１４４を島状に加工する場合、結晶性酸化物半導体膜１４４のエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。例えば、結晶性酸化物半導体膜１４４のウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液などを用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。
【０１０１】
次いで、結晶性酸化物半導体膜１４４上に、ソース電極層及びドレイン電極層（これと同じ層で形成される配線を含む）となる導電膜を形成する。該導電膜は後の加熱処理に耐えられる材料を用いる。ソース電極層、及びドレイン電極層に用いる導電膜としては、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗからから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。また、Ａｌ、Ｃｕなどの金属膜の下側又は上側の一方または双方にＴｉ、Ｍｏ、Ｗなどの高融点金属膜またはそれらの金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）を積層させた構成としても良い。また、ソース電極層、及びドレイン電極層に用いる導電膜としては、導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、インジウムスズ酸化物（Ｉｎ２Ｏ３―ＳｎＯ２）、インジウム亜鉛酸化物（Ｉｎ２Ｏ３―ＺｎＯ）またはこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることができる。
【０１０２】
フォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチングを行ってソース電極層又はドレイン電極層として機能する電極層１４２ａ、電極層１４２ｂを形成した後、レジストマスクを除去する。
【０１０３】
本実施の形態では、導電膜としてＴｉ膜を用い、結晶性酸化物半導体膜１４４にはＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体を用いたので、エッチング液としてアンモニア過水（アンモニア、水、過酸化水素水の混合液）を用いる。
【０１０４】
次いで、結晶性酸化物半導体膜１４４の一部、及びソース電極またはドレイン電極として機能する電極層１４２ａ、１４２ｂを覆うゲート絶縁層１４６を形成する。また、チャネル幅方向のトレンチの内壁及び底面にもゲート絶縁層１４６を成膜する（図２（Ｃ）参照）。
【０１０５】
ゲート絶縁層１４６の膜厚は、１ｎｍ以上１００ｎｍ以下とし、スパッタリング法、ＭＢＥ法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ法等を適宜用いることができる。また、ゲート絶縁層１４６は、スパッタリングターゲット表面に対し、概略垂直に複数の基板表面がセットされた状態で成膜を行うスパッタ装置、所謂ＣＰスパッタ装置を用いて成膜してもよい。
【０１０６】
ゲート絶縁層１４６の材料としては、酸化シリコン膜、酸化ガリウム膜、酸化アルミニウム膜、窒化シリコン膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、または窒化酸化シリコン膜を用いて形成することができる。ゲート絶縁層１４６は、結晶性酸化物半導体膜１４４と接する部分において酸素を含むことが好ましい。特に、酸化物絶縁膜は、膜中（バルク中）に少なくとも化学量論比を超える量の酸素が存在することが好ましく、例えば、ゲート絶縁層１４６として、酸化シリコン膜を用いる場合には、ＳｉＯ２＋α（ただし、α＞０）とする。本実施の形態では、ゲート絶縁層１４６として、ＳｉＯ２＋α（ただし、α＞０）である酸化シリコン膜を用いる。この酸化シリコン膜をゲート絶縁層１４６として用いることで、結晶性酸化物半導体膜１４４に酸素を供給することができ、特性を良好にすることができる。さらに、ゲート絶縁層１４６は、作製するトランジスタのサイズやゲート絶縁層１４６の段差被覆性を考慮して形成することが好ましい。
【０１０７】
また、ゲート絶縁層１４６の材料として酸化ハフニウム、酸化イットリウム、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート、ハフニウムアルミネート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０））、酸化ランタンなどのｈｉｇｈ−ｋ材料を用いることでゲートリーク電流を低減できる。さらに、ゲート絶縁層１４６は、単層構造としても良いし、積層構造としても良い。
【０１０８】
そして、ゲート電極層用の導電材料がトレンチ内に充填されるように、ゲート電極層１４８をゲート絶縁層１４６上に形成する（図２（Ｄ）参照）。ゲート電極層１４８の材料は、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて形成することができる。また、ゲート電極層１４８としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜、ニッケルシリサイドなどのシリサイド膜を用いてもよい。ゲート電極層１４８は、単層構造としてもよいし、積層構造としてもよい。
【０１０９】
また、ゲート電極層１４８の材料は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。また、上記導電性材料と、上記金属材料の積層構造とすることもできる。
【０１１０】
また、ゲート絶縁層１４６と接するゲート電極層１４８の一層として、窒素を含む金属酸化物、具体的には、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜や、窒素を含むＩｎ−Ｓｎ−Ｏ膜や、窒素を含むＩｎ−Ｇａ−Ｏ膜や、窒素を含むＩｎ−Ｚｎ−Ｏ膜や、窒素を含むＳｎ−Ｏ膜や、窒素を含むＩｎ−Ｏ膜や、金属窒化膜（ＩｎＮ、ＳｎＮなど）を用いることができる。これらの膜は５電子ボルト、好ましくは５．５電子ボルト以上の仕事関数を有し、ゲート電極層として用いた場合、トランジスタの電気特性のしきい値電圧をプラスにすることができ、所謂ノーマリーオフのスイッチング素子を実現できる。
【０１１１】
トレンチ内にゲート電極層１４８を形成した段階で、トレンチ構造のトランジスタ１６２が形成される。
【０１１２】
高純度化された結晶性酸化物半導体膜１４４は、水素、水などの不純物が十分に除去されており、結晶性酸化物半導体膜１４４中の水素濃度は５×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下である。なお、結晶性酸化物半導体膜１４４中の水素濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）で測定されるものである。
【０１１３】
高純度化された結晶性酸化物半導体膜１４４中にはキャリアが極めて少なく（ゼロに近い）、キャリア濃度は１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、さらに好ましくは１×１０１１／ｃｍ３未満である。
【０１１４】
図示しないが、トレンチ構造のトランジスタ１６２上に絶縁層を設けてもよい。
【０１１５】
絶縁層としては、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、酸化ハフニウム膜、酸化ガリウム膜、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリコン膜、窒化酸化アルミニウム膜などの無機絶縁膜の単層又は積層を用いることができる。
【０１１６】
絶縁層上にさらに絶縁層を積層してもよい。特に絶縁層として酸化物絶縁層を用いた場合、絶縁層上にさらに水分や水素などの不純物が結晶性酸化物半導体膜１４４に再混入しないように、これらが外部から侵入することをブロックする保護絶縁層を形成することが好ましい。保護絶縁層としては、無機絶縁膜を用い、窒化シリコン膜、酸化アルミニウム膜、窒化酸化シリコン膜、窒化アルミニウム膜、窒化酸化アルミニウム膜などの無機絶縁膜を用いればよい。例えば、水素、水分などの不純物、及び酸素の両方に対して膜を通過させない遮断効果（ブロック効果）が高い酸化アルミニウム膜を用いることができる。
【０１１７】
絶縁層の形成後、さらに加熱工程を行ってもよい。例えば、大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱工程を行ってもよい。この加熱工程は一定の加熱温度を保持して加熱してもよいし、室温から、１００℃以上２００℃以下の加熱温度への昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。
【０１１８】
また、トランジスタ１６２起因の表面凹凸を低減するために平坦化絶縁膜を形成してもよい。平坦化絶縁膜としては、ポリイミド系樹脂、アクリル系樹脂、ベンゾシクロブテン系樹脂、等の有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁膜を形成してもよい。
【０１１９】
トランジスタ上に絶縁層を設ける例を図１５（Ａ）（Ｂ）に示す。
【０１２０】
図１５（Ａ）は、トランジスタ３２０のゲート電極層１４８を覆って絶縁層３０６が形成され、さらに絶縁層３０６上に平坦化絶縁膜３０８が形成されている例である。また、ゲート絶縁層１４６、絶縁層３０６、及び平坦化絶縁膜３０８に電極層１４２ａ、電極層１４２ｂに達する開口をそれぞれ形成し、開口に電極層１４２ａと電気的に接続する配線層３０４ａ、電極層１４２ｂと電気的に接続する配線層３０４ｂが形成されている。
【０１２１】
図１５（Ｂ）に示すトランジスタ３３０は、トレンチ内に形成されたゲート電極層３４８の凹部を充填するように平坦化絶縁膜３０８が形成される例である。
【０１２２】
本実施の形態を用いて作製した、高純度化された結晶性酸化物半導体膜１４４を用いたトランジスタ１６２は、オフ状態における電流値（オフ電流値。ここでは室温（２５℃）における単位チャネル幅（１μｍ）あたりの値）を、１００ｚＡ／μｍ（１ｚＡ（ゼプトアンペア）は１×１０−２１Ａ）以下、好ましくは１０ｚＡ／μｍ以下、より好ましくは１ｚＡ／μｍ以下、さらに好ましくは１００ｙＡ／μｍ以下レベルにまで低くすることができる。
【０１２３】
トランジスタ１６２において、結晶性酸化物半導体膜１４４を、絶縁層１３０に設けられた曲率半径が２０ｎｍ以上６０ｎｍ以下の曲面状の上端コーナ部３５０を含むトレンチ１３１に設ける。電極層１４２ａと電極層１４２ｂとの距離を狭くしてもトレンチ１３１の深さを適宜設定することで、結晶性酸化物半導体膜１４４のチャネル長を制御することができ、微細化による短チャネル効果の発現を抑制することができる。
【０１２４】
また、結晶性酸化物半導体膜１４４は、少なくとも上端コーナ部３５０において表面に概略垂直なｃ軸を有している結晶を含む酸化物半導体膜である。このような結晶性酸化物半導体膜とすることで、可視光や紫外光の照射によるトランジスタの電気的特性変化をより抑制し、信頼性の高い半導体装置とすることができる。
【０１２５】
トランジスタ１６２のチャネルはトレンチの内壁に沿って形成され、チャネル形成領域が平板状でなくともキャリアの流れが、結晶性酸化物半導体膜１４４（ＣＡＡＣ−ＯＳ膜）のＩｎ−Ｏ−Ｉｎ−Ｏとスムーズに流れる。本実施の形態では、トランジスタ１６２において、トレンチ内壁、底部に接して結晶性酸化物半導体膜１４４を形成するため、チャネル長は、トレンチの側面（内壁）の長さ（図１（Ｂ）におけるトレンチの深さｄ）の２倍とトレンチの底部の長さ（図１（Ｂ）における長さＬ）との合計となり、トレンチの底部の長さ（図１（Ｂ）における長さＬ）より長くすることができる。このようなチャネル長とすることで、ノーマリーオフのトランジスタとすることができ、短チャネル効果も生じないようにすることができる。また、トレンチ構造を採用することで、トランジスタの平面面積を縮小できるため、微細化及び高集積化が可能である。
【０１２６】
以上のように、微細化及び高集積化を達成した酸化物半導体を用いた半導体装置において、安定した電気的特性を付与し、高信頼性化することができる。
【０１２７】
（実施の形態２）
本実施の形態では、半導体装置の作製方法の他の一形態を、図３を用いて説明する。上記実施の形態と同一部分又は同様な機能を有する部分、及び工程は、上記実施の形態と同様に行うことができ、繰り返しの説明は省略する。また同じ箇所の詳細な説明は省略する。
【０１２８】
本実施の形態では、開示する発明に係る半導体装置の作製方法において、非晶質酸化物半導体膜に加熱処理を行い、少なくとも一部を結晶化させて、表面に概略垂直なｃ軸を有している結晶を含む結晶性酸化物半導体膜を形成する例を示す。
【０１２９】
図３（Ａ）乃至（Ｄ）に本実施の形態におけるトランジスタ１６２の作製方法の一例を示す。
【０１３０】
まず、下端コーナ部３４０及び上端コーナ部３５０を有するトレンチ１３１が設けられた絶縁層１３０を形成する。トレンチ１３１の上端コーナ部３５０は、曲面状であり、曲率半径は２０ｎｍ以上６０ｎｍ以下である。
【０１３１】
トレンチ１３１は実施の形態１と同様に形成することができる。
【０１３２】
次に、トレンチ１３１を覆うように非晶質酸化物半導体膜３０２を形成する（図３（Ａ）参照）。非晶質酸化物半導体膜３０２は実施の形態１で示した結晶性酸化物半導体膜１４４と同様の材料及び作製方法を用いることができるが、基板温度は成膜時に結晶化が生じない温度（好ましくは２００℃以下）とする。
【０１３３】
また、非晶質酸化物半導体膜３０２の過剰な水素（水や水酸基を含む）を除去（脱水化または脱水素化）するための加熱処理を行ってもよい。加熱処理の温度は、非晶質酸化物半導体膜が結晶化しない温度とし、代表的には２５０℃以上４００℃以下、好ましくは３００℃以下とする。
【０１３４】
脱水化又は脱水素化のための加熱処理は、非晶質酸化物半導体膜３０２が島状に加工される前に行うと、絶縁層１３０に含まれる酸素が加熱処理によって放出されるのを防止することができるため好ましい。
【０１３５】
なお、加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。または、熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましくは７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０１３６】
また、加熱処理で非晶質酸化物半導体膜３０２を加熱した後、同じ炉に高純度の酸素ガス、高純度の二窒化酸素ガス、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）を導入してもよい。酸素ガスまたは二窒化酸素ガスに、水、水素などが含まれないことが好ましい。または、熱処理装置に導入する酸素ガスまたは二窒化酸素ガスの純度を、６Ｎ以上好ましくは７Ｎ以上（即ち、酸素ガスまたは二窒化酸素ガス中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。酸素ガス又は二窒化酸素ガスの作用により、脱水化または脱水素化処理による不純物の排除工程によって同時に減少してしまった非晶質酸化物半導体を構成する主成分材料である酸素を供給することによって、非晶質酸化物半導体膜を高純度化及び電気的にＩ型（真性）化することができる。
【０１３７】
次に非晶質酸化物半導体膜３０２に加熱処理を行い、該非晶質酸化物半導体膜３０２の少なくとも一部を結晶化させて、表面に概略垂直なｃ軸を有している結晶を含む結晶性酸化物半導体膜１４４を形成する（図３（Ｂ）参照）。
【０１３８】
非晶質酸化物半導体膜３０２の少なくとも一部を結晶化させる加熱処理の温度は、２５０℃以上７００℃以下、好ましくは４００℃以上、より好ましくは５００℃以上、さらに好ましくは５５０℃以上とする。
【０１３９】
例えば、加熱処理装置の一つである電気炉に基板を導入し、非晶質酸化物半導体膜３０２に対して減圧下４５０℃において１時間の加熱処理を行う。
【０１４０】
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を用いてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスには、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。
【０１４１】
例えば、加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基板を入れ、数分間加熱した後、基板を不活性ガス中から出すＧＲＴＡを行ってもよい。
【０１４２】
加熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、より好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウムなど）の雰囲気下で行えばよいが、上記窒素、酸素、超乾燥空気、または希ガス等の雰囲気に水、水素などが含まれないことが好ましい。また、加熱処理装置に導入する窒素、酸素、または希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましくは７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０１４３】
次いで、結晶性酸化物半導体膜１４４の一部、及びソース電極またはドレイン電極として機能する電極層１４２ａ、１４２ｂを形成した後、電極層１４２ａ、電極層１４２ｂを覆うゲート絶縁層１４６を形成する。また、チャネル幅方向のトレンチの内壁及び底面にもゲート絶縁層１４６を成膜する（図３（Ｃ）参照）。
【０１４４】
そして、ゲート電極層用の導電材料がトレンチ内に充填されるように、ゲート電極層１４８をゲート絶縁層１４６上に形成する（図３（Ｄ）参照）。
【０１４５】
トレンチ内にゲート電極層１４８を形成した段階で、トレンチ構造のトランジスタ１６２が形成される。
【０１４６】
トランジスタ１６２において、結晶性酸化物半導体膜１４４を、絶縁層１３０に設けられた曲率半径が２０ｎｍ以上６０ｎｍ以下の曲面状の上端コーナ部３５０を含むトレンチ１３１に設ける。電極層１４２ａと電極層１４２ｂとの距離を狭くしてもトレンチ１３１の深さを適宜設定することで、結晶性酸化物半導体膜１４４のチャネル長を制御することができ、微細化による短チャネル効果の発現を抑制することができる。
【０１４７】
また、結晶性酸化物半導体膜１４４は、少なくとも上端コーナ部３５０において表面に概略垂直なｃ軸を有している結晶を含む酸化物半導体膜である。このような結晶性酸化物半導体膜とすることで、可視光や紫外光の照射によるトランジスタの電気的特性変化をより抑制し、信頼性の高い半導体装置とすることができる。
【０１４８】
トランジスタ１６２のチャネルがトレンチ１３１の内壁に沿って形成され、チャネル形成領域が平板状でなくとも、キャリアの流れは結晶性酸化物半導体膜（ＣＡＡＣ−ＯＳ膜）１４４のＩｎ−Ｏ−Ｉｎ−Ｏとスムーズに流れる。本実施の形態では、トランジスタ１６２において、トレンチ内壁、底部に接して結晶性酸化物半導体膜１４４を形成するため、チャネル長は、トレンチの側面（内壁）の長さ（図１（Ｂ）におけるトレンチの深さｄ）の２倍とトレンチの底部の長さ（図１（Ｂ）における長さＬ）との合計となり、トレンチの底部の長さ（図１（Ｂ）における長さＬ）より長くすることができる。このようなチャネルとすることで、ノーマリーオフのトランジスタ１６２とすることができ、短チャネル効果も生じないようにすることができる。また、トレンチ構造を採用することで、トランジスタ１６２の平面面積を縮小できるため、微細化及び高集積化が可能である。
【０１４９】
以上のように、微細化及び高集積化を達成した酸化物半導体を用いた半導体装置において、安定した電気的特性を付与し、高信頼性化することができる。
【０１５０】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
【０１５１】
（実施の形態３）
本実施の形態では、半導体装置の他の一形態を、図４を用いて説明する。本実施の形態では、半導体装置の一例としてトランジスタを示す。上記実施の形態と同一部分又は同様な機能を有する部分、及び工程は、上記実施の形態と同様に行うことができ、繰り返しの説明は省略する。また同じ箇所の詳細な説明は省略する。
【０１５２】
図４（Ａ）はトランジスタ３６２の平面図であり、図４（Ｂ）は、図４（Ａ）における鎖線Ａ３−Ａ４の断面図であり、トランジスタ３６２のチャネル長（Ｌ）方向の断面図の一例を示している。
【０１５３】
図４に示すように、トランジスタ３６２は、下端コーナ部３００及び上端コーナ部３５０を有するトレンチ３５１が設けられた絶縁層３６０、結晶性酸化物半導体膜３４４、ゲート絶縁層１４６、ソース電極層又はドレイン電極層として機能する電極層１４２ａ、電極層１４２ｂ、ゲート電極層１４８を含む。図示しないが、トランジスタ３６２は基板上に設けられている。
【０１５４】
トレンチ３５１において、上端コーナ部３５０及び下端コーナ部３００は曲面状であり、結晶性酸化物半導体膜３４４は、トレンチ３５１の底面、内壁面、曲面状の下端コーナ部３００、及び曲面状の上端コーナ部３５０に接して設けられている。上端コーナ部３５０は、曲率半径が２０ｎｍ以上６０ｎｍ以下の曲面、下端コーナ部３００は、曲率半径は２０ｎｍ以上６０ｎｍ以下（好ましくは２０ｎｍ以上３０ｎｍ以下）の曲面とすることが好ましい。
【０１５５】
本実施の形態において、結晶性酸化物半導体膜３４４は、少なくとも上端コーナ部３５０及び下端コーナ部３００において表面に概略垂直なｃ軸を有している結晶を含む酸化物半導体膜である。
【０１５６】
本実施の形態のように、トレンチ３５１の上端コーナ部３５０及び下端コーナ部３００が曲面状であると、結晶性酸化物半導体膜３４４において、結晶の配向不良や被覆性低下による形状不良などを防止でき、安定した結晶構造及び電気的特性が得られる。
【０１５７】
また、結晶性酸化物半導体膜３４４が接して形成される領域（少なくとも上端コーナ部３５０及び下端コーナ部３００）は、表面粗さの低減された表面であることが好ましい。具体的には、絶縁層３６０の表面の平均面粗さは０．１ｎｍ以上０．５ｎｍ未満であると好ましい。表面粗さの低減された表面に結晶性酸化物半導体膜３４４を形成することで、良好な結晶性を有する酸化物半導体膜を得ることができる。
【０１５８】
上記結晶性酸化物半導体膜３４４のチャネル長方向の断面形状は、トレンチ３５１の断面形状に沿って湾曲した形状となっており、トレンチ３５１の深さが深くなればなるほどトランジスタ３６２のチャネル長が長くなる構造である。よって、電極層１４２ａと電極層１４２ｂとの距離を狭くしてもトレンチ３５１の深さを適宜設定することで、結晶性酸化物半導体膜３４４のチャネル長を制御することができ、短チャネル効果の発現を抑制することができる。
【０１５９】
また、結晶性酸化物半導体膜３４４は、少なくとも上端コーナ部３５０及び下端コーナ部３００において表面に概略垂直なｃ軸を有している結晶を含む酸化物半導体膜である。このような結晶性酸化物半導体膜３４４とすることで、可視光や紫外光の照射によるトランジスタ３６２の電気的特性変化をより抑制し、信頼性の高い半導体装置とすることができる。
【０１６０】
トランジスタ３６２のチャネルがトレンチの内壁に沿って形成され、チャネル形成領域が平板状でなくともキャリアの流れが、結晶性酸化物半導体膜（ＣＡＡＣ−ＯＳ膜）のＩｎ−Ｏ−Ｉｎ−Ｏとスムーズに流れる。本実施の形態では、トランジスタ３６２において、トレンチ内壁、底部に接して結晶性酸化物半導体膜３４４を形成するため、チャネル長は、トレンチの側面（内壁）の長さ（図１（Ｂ）におけるトレンチの深さｄ）の２倍とトレンチの底部の長さ（図１（Ｂ）における長さＬ）との合計となり、トレンチの底部の長さ（図１（Ｂ）における長さＬ）より長くすることができる。このようなチャネル長とすることで、ノーマリーオフのトランジスタ３６２とすることができ、短チャネル効果も生じないようにすることができる。また、トレンチ構造を採用することで、トランジスタ３６２の平面面積を縮小できるため、微細化及び高集積化が可能である。
【０１６１】
以上のように、微細化及び高集積化を達成した酸化物半導体を用いた半導体装置において、安定した電気的特性を付与し、高信頼性化することができる。
【０１６２】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
【０１６３】
（実施の形態４）
本実施の形態では、実施の形態１又は実施の形態２に示すトランジスタ１６２を使用し、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置の一例を、図面を用いて説明する。なお、本実施の形態の半導体装置は、実施の形態１乃至３で示すトランジスタ３２０、トランジスタ３３０、又はトランジスタ３６２を用いることもできる。
【０１６４】
トランジスタ１６２は、オフ電流が小さいため、これを用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、或いは、リフレッシュ動作の頻度が極めて少ない半導体記憶装置とすることが可能となるため、消費電力を十分に低減することができる。
【０１６５】
図５は、半導体装置の構成の一例である。図５（Ａ）に、半導体装置の断面図を、図５（Ｂ）に半導体装置の平面図を、図５（Ｃ）に半導体装置の回路図をそれぞれ示す。ここで、図５（Ａ）は、図５（Ｂ）のＣ１−Ｃ２、及びＤ１−Ｄ２における断面に相当する。
【０１６６】
図５（Ａ）及び図５（Ｂ）に示す半導体装置は、下部に第１の半導体材料を用いたトランジスタ１６０を有し、上部に第２の半導体材料を用いたトランジスタ１６２を有するものである。トランジスタ１６２は、実施の形態１又は実施の形態２で示した構成と同一であるため、図５（Ａ）、（Ｂ）において図１と同じ箇所は、同じ符号を用いて説明する。
【０１６７】
ここで、第１の半導体材料と第２の半導体材料は異なる禁制帯幅を持つ材料とすることが望ましい。例えば、第１の半導体材料を酸化物半導体以外の半導体材料（シリコンなど）とし、第２の半導体材料を酸化物半導体とすることができる。酸化物半導体以外の材料を用いたトランジスタは、高速動作が容易である。一方で、酸化物半導体を用いたトランジスタは、その特性により長時間の記憶内容の保持を可能とする。
【０１６８】
なお、上記トランジスタは、いずれもｎチャネル型トランジスタであるものとして説明するが、ｐチャネル型トランジスタを用いることができるのはいうまでもない。また、開示する発明の技術的な本質は、情報を保持するために結晶性酸化物半導体（ＣＡＡＣ−ＯＳ）をトランジスタ１６２に用いる点にあるから、半導体装置に用いられる材料や半導体装置の構造など、半導体装置の具体的な構成をここで示すものに限定する必要はない。
【０１６９】
図５（Ａ）におけるトランジスタ１６０は、半導体材料（例えば、シリコンなど）を含む基板１００に設けられたチャネル形成領域１１６と、チャネル形成領域１１６を挟むように設けられた不純物領域１２０と、不純物領域１２０に接する金属化合物領域１２４と、チャネル形成領域１１６上に設けられたゲート絶縁層１０８と、ゲート絶縁層１０８上に設けられたゲート電極１１０と、を有する。なお、図において、明示的にはソース電極やドレイン電極を有しない場合があるが、便宜上、このような状態を含めてトランジスタと呼ぶ場合がある。また、この場合、トランジスタの接続関係を説明するために、ソース領域やドレイン領域を含めてソース電極層やドレイン電極層と表現することがある。つまり、本明細書において、ソース電極との記載には、ソース領域が含まれうる。
【０１７０】
また、基板１００上にはトランジスタ１６０を囲むように素子分離絶縁層１０６が設けられており、トランジスタ１６０を覆うように、絶縁層１２８、絶縁層１３０が設けられている。なお、高集積化を実現するためには、図５（Ａ）に示すようにトランジスタ１６０がサイドウォール絶縁層を有しない構成とすることが望ましい。一方で、トランジスタ１６０の特性を重視する場合には、ゲート電極１１０の側面にサイドウォール絶縁層を設け、不純物濃度が異なる領域を含む不純物領域１２０としてもよい。
【０１７１】
図５（Ａ）に示すようにトランジスタ１６２は、結晶性酸化物半導体（ＣＡＡＣ−ＯＳ）を用いた結晶性酸化物半導体膜１４４を有するトレンチ構造のトランジスタである。ここで、結晶性酸化物半導体膜１４４は、高純度化されたものであることが望ましい。高純度化された酸化物半導体を用いることで、極めて優れたオフ特性のトランジスタ１６２を得ることができる。
【０１７２】
トランジスタ１６２上には、絶縁層１５０が単層または積層で設けられている。また、絶縁層１５０を介して、トランジスタ１６２の電極層１４２ａと重畳する領域には、導電層１４８ｂが設けられており、電極層１４２ａと、絶縁層１５０と、導電層１４８ｂとによって、容量素子１６４が構成される。すなわち、トランジスタ１６２の電極層１４２ａは、容量素子１６４の一方の電極として機能し、導電層１４８ｂは、容量素子１６４の他方の電極として機能する。なお、容量が不要の場合には、容量素子１６４を設けない構成とすることもできる。また、容量素子１６４は、別途、トランジスタ１６２の上方に設けてもよい。例えば、トレンチ型のキャパシタやスタック型の容量素子を別途、トランジスタ１６２の上方、或いは、トランジスタ１６０の下方に形成し、３次元的に積み重ねることでより高集積化を図ってもよい。
【０１７３】
トランジスタ１６２および容量素子１６４の上には絶縁層１５２が設けられている。そして、絶縁層１５２上にはトランジスタ１６２と、他のトランジスタを接続するための配線１５６が設けられている。図５（Ａ）には図示しないが、配線１５６は、絶縁層１５０及び絶縁層１５２などに形成された開口に形成された電極を介して電極層１４２ｂと電気的に接続される。ここで、該電極は、少なくともトランジスタ１６２の結晶性酸化物半導体膜１４４の一部と重畳するように設けられることが好ましい。
【０１７４】
なお、電極層１４２ｂ及び配線１５６の電気的接続は、電極層１４２ｂ及び配線１５６を直接接触させて行ってもよいし、本実施の形態に示すように間の絶縁層に電極を設けて、該電極を介して行ってもよい。また、間に介する電極は、複数でもよい。
【０１７５】
図５（Ａ）及び図５（Ｂ）において、トランジスタ１６０と、トランジスタ１６２とは、少なくとも一部が重畳するように設けられており、トランジスタ１６０のソース領域またはドレイン領域と結晶性酸化物半導体膜１４４の一部が重畳するように設けられているのが好ましい。また、トランジスタ１６２及び容量素子１６４が、トランジスタ１６０の少なくとも一部と重畳するように設けられている。例えば、容量素子１６４の導電層１４８ｂは、トランジスタ１６０のゲート電極１１０と少なくとも一部が重畳して設けられている。このような平面レイアウトを採用することにより、半導体装置の占有面積の低減を図ることができるため、高集積化を図ることができる。
【０１７６】
次に、図５（Ａ）及び図５（Ｂ）に対応する回路構成の一例を図５（Ｃ）に示す。
【０１７７】
図５（Ｃ）において、第１の配線（１ｓｔ Ｌｉｎｅ）とトランジスタ１６０のソース電極とは、電気的に接続され、第２の配線（２ｎｄ Ｌｉｎｅ）とトランジスタ１６０のドレイン電極とは、電気的に接続されている。また、第３の配線（３ｒｄ Ｌｉｎｅ）とトランジスタ１６２のソース電極またはドレイン電極の一方とは、電気的に接続され、第４の配線（４ｔｈ Ｌｉｎｅ）と、トランジスタ１６２のゲート電極とは、電気的に接続されている。そして、トランジスタ１６０のゲート電極と、トランジスタ１６２のソース電極またはドレイン電極の他方は、容量素子１６４の電極の一方と電気的に接続され、第５の配線（５ｔｈ Ｌｉｎｅ）と、容量素子１６４の電極の他方は電気的に接続されている。
【０１７８】
図５（Ｃ）に示す半導体装置では、トランジスタ１６０のゲート電極の電位が保持可能という特徴を生かすことで、次のように、情報の書き込み、保持、読み出しが可能である。
【０１７９】
情報の書き込みおよび保持について説明する。まず、第４の配線の電位を、トランジスタ１６２がオン状態となる電位にして、トランジスタ１６２をオン状態とする。これにより、第３の配線の電位が、トランジスタ１６０のゲート電極、および容量素子１６４に与えられる。すなわち、トランジスタ１６０のゲート電極には、所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という）のいずれかが与えられるものとする。その後、第４の配線の電位を、トランジスタ１６２がオフ状態となる電位にして、トランジスタ１６２をオフ状態とすることにより、トランジスタ１６０のゲート電極に与えられた電荷が保持される（保持）。
【０１８０】
トランジスタ１６２のオフ電流は極めて小さいため、トランジスタ１６０のゲート電極の電荷は長時間にわたって保持される。
【０１８１】
次に情報の読み出しについて説明する。第１の配線に所定の電位（定電位）を与えた状態で、第５の配線に適切な電位（読み出し電位）を与えると、トランジスタ１６０のゲート電極に保持された電荷量に応じて、第２の配線は異なる電位をとる。一般に、トランジスタ１６０をｎチャネル型とすると、トランジスタ１６０のゲート電極にＨｉｇｈレベル電荷が与えられている場合の見かけのしきい値Ｖｔｈ＿Ｈは、トランジスタ１６０のゲート電極にＬｏｗレベル電荷が与えられている場合の見かけのしきい値Ｖｔｈ＿Ｌより低くなるためである。ここで、見かけのしきい値電圧とは、トランジスタ１６０を「オン状態」とするために必要な第５の配線の電位をいうものとする。したがって、第５の配線の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの中間の電位Ｖ０とすることにより、トランジスタ１６０のゲート電極に与えられた電荷を判別できる。例えば、書き込みにおいて、Ｈｉｇｈレベル電荷が与えられていた場合には、第５の配線の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ１６０は「オン状態」となる。Ｌｏｗレベル電荷が与えられていた場合には、第５の配線の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ１６０は「オフ状態」のままである。このため、第２の配線の電位を見ることで、保持されている情報を読み出すことができる。
【０１８２】
なお、メモリセルをアレイ状に配置して用いる場合、所望のメモリセルの情報のみを読み出せることが必要になる。このような場合、情報を読み出さないメモリセルは、ゲート電極の状態にかかわらずトランジスタ１６０が「オフ状態」となるような電位、つまり、Ｖｔｈ＿Ｈより小さい電位を第５の配線に与えればよい。または、ゲート電極の状態にかかわらずトランジスタ１６０が「オン状態」となるような電位、つまり、Ｖｔｈ＿Ｌより大きい電位を第５の配線に与えればよい。
【０１８３】
本実施の形態に示す半導体装置では、チャネル形成領域に結晶性酸化物半導体（ＣＡＡＣ−ＯＳ）を用いたオフ電流の極めて小さいトランジスタを適用することで、極めて長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。また、電力の供給がない場合（ただし、電位は固定されていることが望ましい）であっても、長期にわたって記憶内容を保持することが可能である。
【０１８４】
また、本実施の形態に示す半導体装置では、情報の書き込みに高い電圧を必要とせず、素子の劣化の問題もない。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注入や、フローティングゲートからの電子の引き抜きを行う必要がないため、ゲート絶縁層の劣化といった問題が全く生じない。すなわち、開示する発明に係る半導体装置では、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信頼性が飛躍的に向上する。さらに、トランジスタのオン状態、オフ状態によって、情報の書き込みが行われるため、高速な動作も容易に実現しうる。
【０１８５】
また、トランジスタ１６２にトレンチ構造を採用することで、トランジスタ１６２の平面面積を縮小できるため、高集積化が可能である。
【０１８６】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【０１８７】
（実施の形態５）
本実施の形態においては、実施の形態１又は実施の形態２に示すトランジスタ１６２を使用し、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置について、実施の形態４に示した構成と異なる構成について、図６及び図７を用いて説明を行う。なお、本実施の形態の半導体装置は、実施の形態１乃至３で示すトランジスタ３２０、トランジスタ３３０、又はトランジスタ３６２を用いることもできる。
【０１８８】
図６（Ａ）は、半導体装置の回路構成の一例を示し、図６（Ｂ）は半導体装置の一例を示す概念図である。まず、図６（Ａ）に示す半導体装置について説明を行い、続けて図６（Ｂ）に示す半導体装置について、以下説明を行う。
【０１８９】
図６（Ａ）に示す半導体装置において、ビット線ＢＬとトランジスタ１６２のソース電極又はドレイン電極とは電気的に接続され、ワード線ＷＬとトランジスタ１６２のゲート電極とは電気的に接続され、トランジスタ１６２のソース電極又はドレイン電極と容量素子２５４の第１の端子とは電気的に接続されている。
【０１９０】
結晶性酸化物半導体（ＣＡＡＣ−ＯＳ）を用いたトランジスタ１６２は、オフ電流が極めて小さいという特徴を有している。このため、トランジスタ１６２をオフ状態とすることで、容量素子２５４の第１の端子の電位（あるいは、容量素子２５４に蓄積された電荷）を極めて長時間にわたって保持することが可能である。また、結晶性酸化物半導体（ＣＡＡＣ−ＯＳ）を用いたトランジスタ１６２では、短チャネル効果が現れにくいというメリットもある。
【０１９１】
次に、図６（Ａ）に示す半導体装置（メモリセル２５０）に、情報の書き込みおよび保持を行う場合について説明する。
【０１９２】
まず、ワード線ＷＬの電位を、トランジスタ１６２がオン状態となる電位として、トランジスタ１６２をオン状態とする。これにより、ビット線ＢＬの電位が、容量素子２５４の第１の端子に与えられる（書き込み）。その後、ワード線ＷＬの電位を、トランジスタ１６２がオフ状態となる電位として、トランジスタ１６２をオフ状態とすることにより、容量素子２５４の第１の端子の電位が保持される（保持）。
【０１９３】
トランジスタ１６２のオフ電流は極めて小さいから、容量素子２５４の第１の端子の電位（あるいは容量素子に蓄積された電荷）は長時間にわたって保持することができる。
【０１９４】
次に、情報の読み出しについて説明する。トランジスタ１６２がオン状態となると、浮遊状態であるビット線ＢＬと容量素子２５４とが導通し、ビット線ＢＬと容量素子２５４の間で電荷が再分配される。その結果、ビット線ＢＬの電位が変化する。ビット線ＢＬの電位の変化量は、容量素子２５４の第１の端子の電位（あるいは容量素子２５４に蓄積された電荷）によって、異なる値をとる。
【０１９５】
例えば、容量素子２５４の第１の端子の電位をＶ、容量素子２５４の容量をＣ、ビット線ＢＬが有する容量成分（以下、ビット線容量とも呼ぶ）をＣＢ、電荷が再分配される前のビット線ＢＬの電位をＶＢ０とすると、電荷が再分配された後のビット線ＢＬの電位は、（ＣＢ×ＶＢ０＋Ｃ×Ｖ）／（ＣＢ＋Ｃ）となる。従って、メモリセル２５０の状態として、容量素子２５４の第１の端子の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２状態をとるとすると、電位Ｖ１を保持している場合のビット線ＢＬの電位（＝ＣＢ×ＶＢ０＋Ｃ×Ｖ１）／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合のビット線ＢＬの電位（＝ＣＢ×ＶＢ０＋Ｃ×Ｖ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。
【０１９６】
そして、ビット線ＢＬの電位を所定の電位と比較することで、情報を読み出すことができる。
【０１９７】
このように、図６（Ａ）に示す半導体装置は、トランジスタ１６２のオフ電流が極めて小さいという特徴から、容量素子２５４に蓄積された電荷は長時間にわたって保持することができる。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。また、電力の供給がない場合であっても、長期にわたって記憶内容を保持することが可能である。
【０１９８】
次に、図６（Ｂ）に示す半導体装置について、説明を行う。
【０１９９】
図６（Ｂ）に示す半導体装置は、上部に記憶回路として図６（Ａ）に示したメモリセル２５０を複数有するメモリセルアレイ２５１（メモリセルアレイ２５１ａ及び２５１ｂ）を有し、下部に、メモリセルアレイ２５１（メモリセルアレイ２５１ａ及び２５１ｂ）を動作させるために必要な周辺回路２５３を有する。なお、周辺回路２５３は、メモリセルアレイ２５１と電気的に接続されている。
【０２００】
図６（Ｂ）に示した構成とすることにより、周辺回路２５３をメモリセルアレイ２５１（メモリセルアレイ２５１ａ及び２５１ｂ）の直下に設けることができるため半導体装置の小型化を図ることができる。
【０２０１】
周辺回路２５３に設けられるトランジスタは、トランジスタ１６２とは異なる半導体材料を用いるのがより好ましい。例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、またはガリウムヒ素等を用いることができ、単結晶半導体を用いることが好ましい。他に、有機半導体材料などを用いてもよい。このような半導体材料を用いたトランジスタは、十分な高速動作が可能である。したがって、該トランジスタにより、高速動作が要求される各種回路（論理回路、駆動回路など）を好適に実現することが可能である。
【０２０２】
なお、図６（Ｂ）に示した半導体装置では、２つのメモリセルアレイ２５１（メモリセルアレイ２５１ａと、メモリセルアレイ２５１ｂ）が積層された構成を例示したが、積層するメモリセルアレイの数はこれに限定されない。３つ以上のメモリセルアレイを積層する構成としても良い。
【０２０３】
次に、図６（Ａ）に示したメモリセル２５０の具体的な構成について図７を用いて説明を行う。
【０２０４】
図７は、メモリセル２５０の構成の一例である。図７（Ａ）に、メモリセル２５０の断面図を、図７（Ｂ）にメモリセル２５０の平面図をそれぞれ示す。ここで、図７（Ａ）は、図７（Ｂ）のＦ１−Ｆ２、及びＧ１−Ｇ２における断面に相当する。
【０２０５】
図７（Ａ）及び図７（Ｂ）に示すトランジスタ１６２は、実施の形態１又は実施の形態２で示した構成と同一であるため、図７（Ａ）、（Ｂ）において図１と同じ箇所は、同じ符号を用いて説明する。
【０２０６】
トランジスタ１６２上には、絶縁層２５６が単層または積層で設けられている。また、絶縁層２５６を介して、トランジスタ１６２の電極層１４２ａと重畳する領域には、導電層２６２が設けられており、電極層１４２ａと、絶縁層２５６と、導電層２６２とによって、容量素子２５４が構成される。すなわち、トランジスタ１６２の電極層１４２ａは、容量素子２５４の一方の電極として機能し、導電層２６２は、容量素子２５４の他方の電極として機能する。
【０２０７】
トランジスタ１６２および容量素子２５４の上には絶縁層２５８が設けられている。そして、絶縁層２５８上にはメモリセル２５０と、隣接するメモリセル２５０を接続するための配線２６０が設けられている。図示しないが、配線２６０は、絶縁層２５６及び絶縁層２５８などに形成された開口を介してトランジスタ１６２の電極層１４２ｂと電気的に接続されている。但し、開口に他の導電層を設け、該他の導電層を介して、配線２６０と電極層１４２ｂとを電気的に接続してもよい。なお、配線２６０は、図６（Ａ）の回路図におけるビット線ＢＬに相当する。
【０２０８】
図７（Ａ）及び図７（Ｂ）において、トランジスタ１６２の電極層１４２ｂは、隣接するメモリセルに含まれるトランジスタのソース電極としても機能することができる。このような平面レイアウトを採用することにより、半導体装置の占有面積の低減を図ることができるため、高集積化を図ることができる。
【０２０９】
以上のように、上部に多層に形成された複数のメモリセルは、結晶性酸化物半導体（ＣＡＡＣ−ＯＳ）を用いたトランジスタにより形成されている。結晶性酸化物半導体（ＣＡＡＣ−ＯＳ）を用いたトランジスタは、オフ電流が小さいため、これを用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。
【０２１０】
このように、酸化物半導体以外の材料を用いたトランジスタ（換言すると、十分な高速動作が可能なトランジスタ）を用いた周辺回路と、酸化物半導体を用いたトランジスタ（より広義には、十分にオフ電流が小さいトランジスタ）を用いた記憶回路とを一体に備えることで、これまでにない特徴を有する半導体装置を実現することができる。また、周辺回路と記憶回路を積層構造とすることにより、半導体装置の集積化を図ることができる。
【０２１１】
また、トランジスタ１６２にトレンチ構造を採用することで、トランジスタ１６２の平面面積を縮小できるため、高集積化が可能である。
【０２１２】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０２１３】
（実施の形態６）
本実施の形態では、先の実施の形態で示した半導体装置を携帯電話、スマートフォン、電子書籍などの携帯機器に応用した場合の例を図８乃至図１１を用いて説明する。
【０２１４】
携帯電話、スマートフォン、電子書籍などの携帯機器においては、画像データの一時記憶などにＳＲＡＭまたはＤＲＡＭが使用されている。ＳＲＡＭまたはＤＲＡＭが使用される理由としてはフラッシュメモリでは応答が遅く、画像処理では不向きであるためである。一方で、ＳＲＡＭまたはＤＲＡＭを画像データの一時記憶に用いた場合、以下の特徴がある。
【０２１５】
通常のＳＲＡＭは、図８（Ａ）に示すように１つのメモリセルがトランジスタ８０１〜８０６の６個のトランジスタで構成されており、それをＸデコーダー８０７、Ｙデコーダー８０８にて駆動している。トランジスタ８０３とトランジスタ８０５、トランジスタ８０４とトランジスタ８０６はインバータを構成し、高速駆動を可能としている。しかし１つのメモリセルが６トランジスタで構成されているため、セル面積が大きいという欠点がある。デザインルールの最小寸法をＦとしたときにＳＲＡＭのメモリセル面積は通常１００〜１５０Ｆ２である。このためＳＲＡＭはビットあたりの単価が各種メモリの中で最も高い。
【０２１６】
それに対して、ＤＲＡＭはメモリセルが図８（Ｂ）に示すようにトランジスタ８１１、保持容量８１２によって構成され、それをＸデコーダー８１３、Ｙデコーダー８１４にて駆動している。１つのセルが１トランジスタ１容量の構成になっており、面積が小さい。ＤＲＡＭのメモリセル面積は通常１０Ｆ２以下である。ただし、ＤＲＡＭは常にリフレッシュが必要であり、書き換えをおこなわない場合でも電力を消費する。
【０２１７】
しかし、先の実施の形態で説明した半導体装置のメモリセル面積は、１０Ｆ２前後であり、且つ頻繁なリフレッシュは不要である。したがって、メモリセル面積が縮小され、且つ消費電力を低減することができる。
【０２１８】
図９に携帯機器のブロック図を示す。図９に示す携帯機器はＲＦ回路９０１、アナログベースバンド回路９０２、デジタルベースバンド回路９０３、バッテリー９０４、電源回路９０５、アプリケーションプロセッサ９０６、フラッシュメモリ９１０、ディスプレイコントローラ９１１、メモリ回路９１２、ディスプレイ９１３、タッチセンサ９１９、音声回路９１７、キーボード９１８などより構成されている。ディスプレイ９１３は表示部９１４、ソースドライバ９１５、ゲートドライバ９１６によって構成されている。アプリケーションプロセッサ９０６はＣＰＵ９０７、ＤＳＰ９０８、インターフェイス９０９（ＩＦ）を有している。一般にメモリ回路９１２はＳＲＡＭまたはＤＲＡＭで構成されており、この部分に先の実施の形態で説明した半導体装置を採用することによって、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力を十分に低減することができる。
【０２１９】
図１０に、ディスプレイのメモリ回路９５０に先の実施の形態で説明した半導体装置を使用した例を示す。図１０に示すメモリ回路９５０は、メモリ９５２、メモリ９５３、スイッチ９５４、スイッチ９５５およびメモリコントローラ９５１により構成されている。また、メモリ回路９５０は、信号線から入力された画像データ（入力画像データ）、メモリ９５２、及びメモリ９５３に記憶されたデータ（記憶画像データ）を読み出し、及び制御を行うディスプレイコントローラ９５６と、ディスプレイコントローラ９５６からの信号により表示するディスプレイ９５７が接続されている。
【０２２０】
まず、ある画像データがアプリケーションプロセッサ（図示しない）によって、形成される（入力画像データＡ）。入力画像データＡは、スイッチ９５４を介してメモリ９５２に記憶される。そしてメモリ９５２に記憶された画像データ（記憶画像データＡ）は、スイッチ９５５、及びディスプレイコントローラ９５６を介してディスプレイ９５７に送られ、表示される。
【０２２１】
入力画像データＡに変更が無い場合、記憶画像データＡは、通常３０〜６０Ｈｚ程度の周期でメモリ９５２からスイッチ９５５を介して、ディスプレイコントローラ９５６により読み出される。
【０２２２】
次に、例えばユーザーが画面を書き換える操作をしたとき（すなわち、入力画像データＡに変更が有る場合）、アプリケーションプロセッサは新たな画像データ（入力画像データＢ）を形成する。入力画像データＢはスイッチ９５４を介してメモリ９５３に記憶される。この間も定期的にメモリ９５２からスイッチ９５５を介して記憶画像データＡは読み出されている。メモリ９５３に新たな画像データ（記憶画像データＢ）を記憶し終わると、ディスプレイ９５７の次のフレームより、記憶画像データＢは読み出され、スイッチ９５５、及びディスプレイコントローラ９５６を介して、ディスプレイ９５７に記憶画像データＢが送られ、表示がおこなわれる。この読み出しはさらに次に新たな画像データがメモリ９５２に記憶されるまで継続される。
【０２２３】
このようにメモリ９５２及びメモリ９５３は交互に画像データの書き込みと、画像データの読み出しを行うことによって、ディスプレイ９５７の表示をおこなう。なお、メモリ９５２及びメモリ９５３はそれぞれ別のメモリには限定されず、１つのメモリを分割して使用してもよい。先の実施の形態で説明した半導体装置をメモリ９５２及びメモリ９５３に採用することによって、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低減することができる。
【０２２４】
図１１に電子書籍のブロック図を示す。図１１はバッテリー１００１、電源回路１００２、マイクロプロセッサ１００３、フラッシュメモリ１００４、音声回路１００５、キーボード１００６、メモリ回路１００７、タッチパネル１００８、ディスプレイ１００９、ディスプレイコントローラ１０１０によって構成される。
【０２２５】
ここでは、図１１のメモリ回路１００７に先の実施の形態で説明した半導体装置を使用することができる。メモリ回路１００７の役割は書籍の内容を一時的に保持する機能を持つ。例えば、ユーザーがハイライト機能を使用する場合、メモリ回路１００７は、ユーザーが指定した箇所の情報を記憶し、保持する。なおハイライト機能とは、ユーザーが電子書籍を読んでいるときに、特定の箇所にマーキング、例えば表示の色を変える、アンダーラインを引く、文字を太くする、文字の書体を変えるなどによって、周囲との違いを示すことである。この情報を長期に保存する場合にはフラッシュメモリ１００４にコピーしても良い。このような場合においても、先の実施の形態で説明した半導体装置を採用することによって、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低減することができる。
【０２２６】
以上のように、本実施の形態に示す携帯機器には、先の実施の形態に係る半導体装置が搭載されている。このため、読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力を低減した携帯機器が実現される。
【０２２７】
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【実施例１】
【０２２８】
本実施例では、トレンチを含む絶縁層を形成し、該トレンチに酸化物半導体膜を形成した試料を作製し、酸化物半導体膜の結晶状態について観察を行った。
【０２２９】
まず、試料として実施例試料１を作製した。
【０２３０】
実施例試料１において、絶縁層としてシリコン基板上にスパッタリング法による酸化シリコン膜を膜厚５００ｎｍ形成した。
【０２３１】
酸化シリコン膜の成膜条件は、ターゲットとして酸化シリコン（ＳｉＯ２）ターゲットを用い、シリコン基板とターゲットの間との距離を６０ｍｍ、圧力０．４Ｐａ、電源２ｋＷ、アルゴン及び酸素（アルゴン流量２５ｓｃｃｍ：酸素流量２５ｓｃｃｍ）雰囲気下、基板温度１００℃とした。
【０２３２】
酸化シリコン膜上にフォトリソグラフィ工程によりレジストマスクを形成し、レジストマスクを用いて酸化シリコン膜をエッチングしトレンチとなる溝部を形成した。エッチング工程としては、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法により、エッチングガスとして三フッ化メタン（ＣＨＦ３）、ヘリウム（Ｈｅ）、及びメタン（ＣＨ４）（ＣＨＦ３：Ｈｅ：ＣＨ４＝２２．５ｓｃｃｍ：１２７．５ｓｃｃｍ：５ｓｃｃｍ）を用い、電源電力４７５Ｗ、バイアス電力３００Ｗ、圧力３．０Ｐａ、基板温度７０℃で行った。溝部の断面における側面（内壁）の長さ（図１（Ｂ）におけるトレンチの深さｄ）の２倍及び底部の長さ（図１（Ｂ）における長さＬ）の合計は約３５０ｎｍとした。
【０２３３】
次に溝部が設けられた酸化シリコン膜にアルゴンを用いたプラズマ処理を行い、溝部の上端コーナ部を曲率半径が２０ｎｍ以上６０ｎｍ以下の曲面状に加工した。
【０２３４】
本実施例における、溝部が設けられた酸化シリコン膜に行ったプラズマ処理の条件は、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）装置により、ガスとしてアルゴン（Ａｒ＝１００ｓｃｃｍ）を用い、電源電力５００Ｗ、バイアス電力１００Ｗ、圧力１．３５Ｐａ、基板温度−１０℃で、１８０秒間とした。
【０２３５】
以上の工程で曲率半径が２０ｎｍ以上６０ｎｍ以下の曲面状の上端コーナ部を有するトレンチが設けられた酸化シリコン膜を形成した。なお、該プラズマ処理により、酸化シリコン膜の表面の平坦化処理も行った。
【０２３６】
酸化シリコン膜上から剥離液を用いてレジストマスクを除去し、トレンチの底面、上端コーナ部、下端コーナ部、及び内壁面に接して酸化シリコン膜上に酸化物半導体膜を形成した。酸化物半導体膜として、スパッタリング法によりＩｎ−Ｇａ−Ｚｎ−Ｏ膜を膜厚４０ｎｍで形成した。
【０２３７】
実施例試料１では、基板を４００℃に加熱しながら酸化物半導体膜の成膜を行った。なお、実施例試料１のＩｎ−Ｇａ−Ｚｎ−Ｏ膜の成膜条件は、組成比としてＩｎ：Ｇａ：Ｚｎ＝１：１：１［ａｔｏｍ比］の酸化物ターゲットを用い、シリコン基板とターゲットとの間の距離を６０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、アルゴン及び酸素（アルゴン流量３０ｓｃｃｍ：酸素流量１５ｓｃｃｍ）雰囲気下、基板温度４００℃とした。酸化物半導体膜の成膜に用いるアルゴン及び酸素は、水、水素などが含まれないことが好ましい。例えば、アルゴンの純度を９Ｎ、露点−１２１℃、水０．１ｐｐｂ、水素０．５ｐｐｂ、酸素の純度を８Ｎ、露点−１１２℃、水１ｐｐｂ、水素１ｐｐｂが好ましい。
【０２３８】
以上の工程で得られた実施例試料１において、端面を切り出し、高分解能透過電子顕微鏡（日立ハイテクノロジーズ製「Ｈ９０００−ＮＡＲ」：ＴＥＭ）で加速電圧を３００ｋＶとし、上端コーナ部の断面観察を行った。図１６（Ａ）に実施例試料１の倍率２００万倍のＴＥＭ像、図１６（Ｂ）に実施例試料１の倍率８００万倍のＴＥＭ像をそれぞれ示す。
【０２３９】
図１６（Ａ）に示すように、トレンチにおける上端コーナ部は曲面状であり、該曲率半径は２０ｎｍ以上６０ｎｍ以下であった。そして曲面状の上端コーナ部には、表面に概略垂直なｃ軸を有している結晶を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜（ＣＡＡＣ−ＯＳ膜）が確認できる。表面に概略垂直なｃ軸を有している結晶は高倍率の図１６（Ｂ）でより顕著であり、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜中に上端コーナ部の曲面に沿って幾層に重なる層状のＩｎ−Ｇａ−Ｚｎ−Ｏの結晶状態が確認できた。
【０２４０】
このことから、実施例試料１において、トレンチの上端コーナ部に接して成膜された酸化物半導体膜は、表面に概略垂直なｃ軸を有している結晶を含む結晶性酸化物半導体膜（ＣＡＡＣ−ＯＳ膜）であり、そのＣＡＡＣ−ＯＳ膜の成長面は曲面状の上端コーナ部において連続性を有することが確認できた。
【０２４１】
以上のような、表面に概略垂直なｃ軸を有している結晶を含む結晶性酸化物半導体膜（ＣＡＡＣ−ＯＳ膜）をトレンチに設けたトランジスタは、可視光や紫外光の照射によるトランジスタの電気的特性変化、及び短チャネル効果がより抑制できる。従って、信頼性の高い微細化された半導体装置を提供することができる。
【実施例２】
【０２４２】
本実施例では、トレンチを含む絶縁層を形成し、該トレンチに酸化物半導体膜を形成した試料を作製し、酸化物半導体膜の結晶状態について観察を行った。
【０２４３】
まず、試料として作製工程が異なる、実施例試料２−１、及び実施例試料２−２の２種類を作製した。
【０２４４】
実施例試料２−１、及び実施例試料２−２において、絶縁層としてシリコン基板上にスパッタリング法による酸化シリコン膜を膜厚５００ｎｍ形成した。
【０２４５】
酸化シリコン膜の成膜条件は、ターゲットとして酸化シリコン（ＳｉＯ２）ターゲットを用い、シリコン基板とターゲットの間との距離を６０ｍｍ、圧力０．４Ｐａ、電源２ｋＷ、アルゴン及び酸素（アルゴン流量２５ｓｃｃｍ：酸素流量２５ｓｃｃｍ）雰囲気下、基板温度１００℃とした。
【０２４６】
酸化シリコン膜上にフォトリソグラフィ工程によりレジストマスクを形成し、レジストマスクを用いて酸化シリコン膜をエッチングしトレンチを形成した。エッチング工程としては、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法により、エッチングガスとして三フッ化メタン（ＣＨＦ３）、ヘリウム（Ｈｅ）、及びメタン（ＣＨ４）（ＣＨＦ３：Ｈｅ：ＣＨ４＝２２．５ｓｃｃｍ：１２７．５ｓｃｃｍ：５ｓｃｃｍ）を用い、電源電力４７５Ｗ、バイアス電力３００Ｗ、圧力３．５Ｐａ、基板温度７０℃で、９６秒間行った。トレンチの断面における側面（内壁）の長さ（図１（Ｂ）におけるトレンチの深さｄ）の２倍と底部の長さ（図１（Ｂ）における長さＬ）の合計は約３５０ｎｍとした。
【０２４７】
酸化シリコン膜上から剥離液を用いてレジストマスクを除去し、トレンチの底面、下端コーナ部、及び内壁面に接して酸化シリコン膜上に酸化物半導体膜を形成した。酸化物半導体膜として、スパッタリング法によりＩｎ−Ｇａ−Ｚｎ−Ｏ膜を膜厚４０ｎｍ形成した。
【０２４８】
実施例試料２−１では、基板を４００℃に加熱しながら酸化物半導体膜の成膜を行った。なお、実施例試料２−１のＩｎ−Ｇａ−Ｚｎ−Ｏ膜の成膜条件は、組成比としてＩｎ：Ｇａ：Ｚｎ＝１：１：１［ａｔｏｍ比］の酸化物ターゲットを用い、シリコン基板とターゲットとの間の距離を６０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、アルゴン及び酸素（アルゴン流量３０ｓｃｃｍ：酸素流量１５ｓｃｃｍ）雰囲気下、基板温度４００℃とした。
【０２４９】
一方、実施例試料２−２では、基板を２００℃に加熱しながら酸化物半導体膜の成膜を行い、成膜後窒素雰囲気下、６００℃で１時間加熱処理を行った。なお、実施例試料２−２のＩｎ−Ｇａ−Ｚｎ−Ｏ膜の成膜条件は、組成比としてＩｎ：Ｇａ：Ｚ＝１：１：１［ａｔｏｍ比］の酸化物ターゲットを用い、シリコン基板とターゲットとの間の距離を６０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、アルゴン及び酸素（アルゴン流量３０ｓｃｃｍ：酸素流量１５ｓｃｃｍ）雰囲気下、基板温度２００℃とした。
【０２５０】
以上の工程で得られた実施例試料２−１及び実施例試料２−２において、端面を切り出し、高分解能透過電子顕微鏡（日立ハイテクノロジーズ製「Ｈ９０００−ＮＡＲ」：ＴＥＭ）で加速電圧を３００ｋＶとし、下端コーナ部の断面観察を行った。図１７（Ａ）に実施例試料２−１の倍率２００万倍のＴＥＭ像、図１７（Ｂ）に実施例試料２−１の倍率８００万倍のＴＥＭ像、図１８（Ａ）に実施例試料２−２の倍率２００万倍のＴＥＭ像、図１８（Ｂ）に実施例試料２−２の倍率８００万倍のＴＥＭ像をそれぞれ示す。
【０２５１】
図１７（Ａ）及び図１８（Ａ）に示すように、トレンチにおける下端コーナ部は曲面状であり、該曲率半径は２０ｎｍ以上３０ｎｍ以下であった。そして曲面状の下端コーナ部には、表面に概略垂直なｃ軸を有している結晶を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜（ＣＡＡＣ−ＯＳ膜）が確認できる。表面に概略垂直なｃ軸を有している結晶は高倍率の図１７（Ｂ）及び図１８（Ｂ）でより顕著であり、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜中に下端コーナ部の曲面に沿って幾層に重なる層状のＩｎ−Ｇａ−Ｚｎ−Ｏの結晶状態が確認できた。
【０２５２】
このことから、実施例試料２−１及び実施例試料２−２において、トレンチの下端コーナ部に接して成膜された酸化物半導体膜は、表面に概略垂直なｃ軸を有している結晶を含む結晶性酸化物半導体膜（ＣＡＡＣ−ＯＳ膜）であり、そのＣＡＡＣ−ＯＳ膜の成長面は曲面状の下端コーナ部において連続性を有することが確認できた。
【０２５３】
以上のような、表面に概略垂直なｃ軸を有している結晶を含む結晶性酸化物半導体膜（ＣＡＡＣ−ＯＳ膜）をトレンチに設けたトランジスタは、可視光や紫外光の照射によるトランジスタの電気的特性変化、及び短チャネル効果がより抑制できる。従って、信頼性の高い微細化された半導体装置を提供することができる。
【符号の説明】
【０２５４】
１００ 基板
１０６ 素子分離絶縁層
１０８ ゲート絶縁層
１１０ ゲート電極
１１６ チャネル形成領域
１２０ 不純物領域
１２４ 金属化合物領域
１２８ 絶縁層
１３０ 絶縁層
１３１ トレンチ
１４２ａ 電極層
１４２ｂ 電極層
１４４ 結晶性酸化物半導体膜
１４６ ゲート絶縁層
１４８ ゲート電極層
１４８ｂ 導電層
１５０ 絶縁層
１５２ 絶縁層
１５６ 配線
１６０ トランジスタ
１６２ トランジスタ
１６４ 容量素子
２５０ メモリセル
２５１ メモリセルアレイ
２５１ａ メモリセルアレイ
２５１ｂ メモリセルアレイ
２５３ 周辺回路
２５４ 容量素子
２５６ 絶縁層
２５８ 絶縁層
２６０ 配線
２６２ 導電層
３００ 下端コーナ部
３０２ 非晶質酸化物半導体膜
３０４ａ 配線層
３０４ｂ 配線層
３０６ 絶縁層
３０８ 平坦化絶縁膜
３１０ 絶縁層
３１１ 金属層
３１２ 絶縁層
３１３ レジストマスク
３１４ 溝部
３１５ レジストマスク
３１６ プラズマ処理
３２０ トランジスタ
３３０ トランジスタ
３４０ 下端コーナ部
３４４ 結晶性酸化物半導体膜
３４８ ゲート電極層
３５０ 上端コーナ部
３５１ トレンチ
３６０ 絶縁層
３６２ トランジスタ
８０１ トランジスタ
８０３ トランジスタ
８０４ トランジスタ
８０５ トランジスタ
８０６ トランジスタ
８０７ Ｘデコーダー
８０８ Ｙデコーダー
８１１ トランジスタ
８１２ 保持容量
８１３ Ｘデコーダー
８１４ Ｙデコーダー
９０１ ＲＦ回路
９０２ アナログベースバンド回路
９０３ デジタルベースバンド回路
９０４ バッテリー
９０５ 電源回路
９０６ アプリケーションプロセッサ
９０７ ＣＰＵ
９０８ ＤＳＰ
９０９ インターフェイス
９１０ フラッシュメモリ
９１１ ディスプレイコントローラ
９１２ メモリ回路
９１３ ディスプレイ
９１４ 表示部
９１５ ソースドライバ
９１６ ゲートドライバ
９１７ 音声回路
９１８ キーボード
９１９ タッチセンサ
９５０ メモリ回路
９５１ メモリコントローラ
９５２ メモリ
９５３ メモリ
９５４ スイッチ
９５５ スイッチ
９５６ ディスプレイコントローラ
９５７ ディスプレイ
１００１ バッテリー
１００２ 電源回路
１００３ マイクロプロセッサ
１００４ フラッシュメモリ
１００５ 音声回路
１００６ キーボード
１００７ メモリ回路
１００８ タッチパネル
１００９ ディスプレイ
１０１０ ディスプレイコントローラ
【技術分野】
【０００１】
半導体装置及び半導体装置の作製方法に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【背景技術】
【０００３】
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタ（薄膜トランジスタ（ＴＦＴ）ともいう）を構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（表示装置）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
【０００４】
例えば、トランジスタの活性層として、電子キャリア濃度が１０１８／ｃｍ３未満であるインジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む非晶質酸化物を用いたトランジスタが開示されている（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−１６５５２８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
半導体装置の技術分野では微細化が技術開発のロードマップとなり進展して来た歴史がある。これまでは半導体装置が微細化されるに従って、高速動作が可能となり、低消費電力化が図られてきた。
【０００７】
しかし、トランジスタを微細化すると、短チャネル効果の問題が生じる。短チャネル効果とは、トランジスタの微細化（チャネル長（Ｌ）の縮小）に伴って顕在化する電気特性の劣化である。短チャネル効果は、ドレインの電界の効果がソースにまでおよぶことに起因するものである。短チャネル効果の具体例としては、しきい値電圧の低下、Ｓ値の増大、漏れ電流の増大などがある。特に、酸化物半導体を用いたトランジスタは、シリコンを用いたトランジスタのようにドーピングによるしきい値制御を適用することが難しいため、短チャネル効果が現れやすい傾向にある。
【０００８】
このような問題に鑑み、微細化及び高集積化を達成した酸化物半導体を用いた半導体装置、及び半導体装置の作製工程において、安定した電気的特性を付与し、高信頼性化することを目的の一とする。
【０００９】
また、上記半導体装置の作製工程において、不良を抑制し、歩留まりよく作製する技術を提供することを目的の一とする。
【課題を解決するための手段】
【００１０】
酸化物半導体膜を含むトランジスタを有する半導体装置において、酸化物半導体膜を、絶縁層に設けられたトレンチ（溝）に設ける。トレンチは曲率半径が２０ｎｍ以上６０ｎｍ以下の曲面状の上端コーナ部を含み、酸化物半導体膜は、トレンチの底面、内壁面、下端コーナ部、上端コーナ部に接して設けられる。酸化物半導体膜は、少なくとも上端コーナ部において表面に概略垂直なｃ軸を有している結晶を含む酸化物半導体膜である。
【００１１】
また、該トレンチの下端コーナ部を曲率半径が２０ｎｍ以上６０ｎｍ以下（好ましくは２０ｎｍ以上３０ｎｍ以下）の曲面状の下端コーナ部とし、酸化物半導体膜は、下端コーナ部においても表面に概略垂直なｃ軸を有している結晶を含む酸化物半導体膜としてもよい。
【００１２】
上記酸化物半導体膜のチャネル長方向の断面形状は、トレンチの断面形状に沿って湾曲した形状となっており、トレンチの深さが深くなればなるほどトランジスタのチャネル長が長くなる構造である。よって、ソース電極層とドレイン電極層との距離を狭くしてもトレンチの深さを適宜設定することで、酸化物半導体膜のチャネル長を制御することができ、短チャネル効果の発現を抑制することができる。
【００１３】
表面に概略垂直なｃ軸を有している結晶を含む酸化物半導体膜（以下、結晶性酸化物半導体膜ともいう）は、単結晶構造ではなく、非晶質構造でもない構造であり、ｃ軸配向を有したＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ； ＣＡＡＣとも呼ぶ）膜である。結晶性酸化物半導体膜とすることで、可視光や紫外光の照射によるトランジスタの電気的特性変化をより抑制し、信頼性の高い半導体装置とすることができる。
【００１４】
酸化物半導体膜はトレンチに沿って形成されるため、トレンチの上端コーナ部は曲面状（好ましくは曲率半径が２０ｎｍ以上６０ｎｍ以下）とする。上端コーナ部が急峻な角部であると、結晶性酸化物半導体膜において、結晶の配向不良や被覆性低下による形状不良などを招き、安定した結晶構造及び電気的特性が得られにくくなる恐れがある。
【００１５】
また、酸化物半導体膜が接して形成される領域（少なくとも上端コーナ部）は、表面粗さの低減された表面であることが好ましい。具体的には、表面の平均面粗さは０．１ｎｍ以上０．５ｎｍ未満であると好ましい。表面粗さの低減された表面に酸化物半導体膜を形成することで、良好な結晶性を有する酸化物半導体膜を得ることができる。
【００１６】
なお、本明細書において、平均面粗さ（Ｒａ）とは、ＪＩＳＢ０６０１：２００１（ＩＳＯ４２８７：１９９７）で定義されている中心線平均粗さ（Ｒａ）を、測定面に対して適用できるよう三次元に拡張したものであり、基準面から指定面までの偏差の絶対値を平均した値で表現される。
【００１７】
ここで、中心線平均粗さ（Ｒａ）は、粗さ曲線からその中心線の方向に測定長さＬの部分を抜き取り、この抜き取り部の中心線の方向をＸ軸、縦倍率の方向（Ｘ軸に垂直な方向）をＹ軸とし、粗さ曲線をＹ＝Ｆ（Ｘ）で表すとき、次の式（１）で与えられる。
【００１８】
【数１】
【００１９】
そして、平均面粗さ（Ｒａ）は、測定データの示す面である測定面をＺ＝Ｆ（Ｘ，Ｙ）で表すとき、基準面から指定面までの偏差の絶対値を平均した値で表現され、次の式（２）で与えられる。
【００２０】
【数２】
【００２１】
ここで、指定面とは、粗さ計測の対象となる面であり、座標（Ｘ１，Ｙ１）（Ｘ１，Ｙ２）（Ｘ２，Ｙ１）（Ｘ２，Ｙ２）で表される４点により囲まれる長方形の領域とし、指定面が理想的にフラットであるとしたときの面積をＳ０とする。
【００２２】
また、基準面とは、指定面の平均の高さにおける、ＸＹ平面と平行な面のことである。つまり、指定面の高さの平均値をＺ０とするとき、基準面の高さもＺ０で表される。
【００２３】
本明細書で開示する発明の構成の一形態は、絶縁層に設けられた下端コーナ部及び曲面状の上端コーナ部を含むトレンチと、トレンチの底面、内壁面、下端コーナ部、及び上端コーナ部に接する酸化物半導体膜と、酸化物半導体膜上にゲート絶縁層と、ゲート絶縁層上にゲート電極層とを有し、上端コーナ部の曲率半径は２０ｎｍ以上６０ｎｍ以下であり、酸化物半導体膜は、少なくとも上端コーナ部において酸化物半導体膜の表面に概略垂直なｃ軸を有している結晶を含む半導体装置である。
【００２４】
本明細書で開示する発明の構成の一形態は、絶縁層に設けられた曲面状の下端コーナ部及び曲面状の上端コーナ部を含むトレンチと、トレンチの底面、内壁面、下端コーナ部、及び上端コーナ部に接する酸化物半導体膜と、酸化物半導体膜上にゲート絶縁層と、ゲート絶縁層上にゲート電極層とを有し、上端コーナ部の曲率半径は２０ｎｍ以上６０ｎｍ以下であり、下端コーナ部の曲率半径は２０ｎｍ以上６０ｎｍ以下であり、酸化物半導体膜は、少なくとも下端コーナ部及び上端コーナ部において酸化物半導体膜の表面に概略垂直なｃ軸を有している結晶を含む半導体装置である。
【００２５】
本明細書で開示する発明の構成の一形態は、絶縁層に設けられた曲面状の下端コーナ部及び曲面状の上端コーナ部を含むトレンチと、トレンチの底面、内壁面、下端コーナ部、及び上端コーナ部に接する酸化物半導体膜と、酸化物半導体膜上にソース電極層及びドレイン電極層と、酸化物半導体膜、ソース電極層、及びドレイン電極層上にゲート絶縁層と、ゲート絶縁層上にゲート電極層とを有し、上端コーナ部の曲率半径は２０ｎｍ以上６０ｎｍ以下であり、酸化物半導体膜は、少なくとも上端コーナ部において酸化物半導体膜の表面に概略垂直なｃ軸を有している結晶を含む半導体装置である。
【００２６】
本明細書で開示する発明の構成の一形態は、絶縁層に設けられた曲面状の下端コーナ部及び曲面状の上端コーナ部を含むトレンチと、トレンチの底面、内壁面、下端コーナ部、及び上端コーナ部に接する酸化物半導体膜と、酸化物半導体膜上にソース電極層及びドレイン電極層と、酸化物半導体膜、ソース電極層、及びドレイン電極層上にゲート絶縁層と、ゲート絶縁層上にゲート電極層とを有し、上端コーナ部の曲率半径は２０ｎｍ以上６０ｎｍ以下であり、下端コーナ部の曲率半径は２０ｎｍ以上６０ｎｍ以下であり、酸化物半導体膜は、少なくとも下端コーナ部及び上端コーナ部において酸化物半導体膜の表面に概略垂直なｃ軸を有している結晶を含む半導体装置である。
【００２７】
上記構成において、少なくとも曲面状の上端コーナ部を含む酸化物半導体膜が接する絶縁層において絶縁層の表面の平均面粗さは０．１ｎｍ以上０．５ｎｍ未満であることが好ましい。
【００２８】
また、上記構成において、ゲート電極層は、トレンチ内を充填するように設けることができる。
【００２９】
本明細書で開示する発明の構成の一形態は、下端コーナ部及び曲率半径が２０ｎｍ以上６０ｎｍ以下の曲面状に加工された上端コーナ部を含むトレンチが設けられた絶縁層を形成し、トレンチの底面、内壁面、下端コーナ部、及び上端コーナ部に接して酸化物半導体膜を形成し、酸化物半導体膜上にゲート絶縁層を形成し、ゲート絶縁層上にゲート電極層を形成し、酸化物半導体膜は、少なくとも上端コーナ部において酸化物半導体膜の表面に概略垂直なｃ軸を有している結晶を含む半導体装置の作製方法である。
【００３０】
本明細書で開示する発明の構成の一形態は、下端コーナ部及び曲率半径が２０ｎｍ以上６０ｎｍ以下の曲面状に加工された上端コーナ部を含むトレンチが設けられた絶縁層を形成し、絶縁層を加熱しながら、トレンチの底面、内壁面、下端コーナ部、及び上端コーナ部に接して、少なくとも上端コーナ部において表面に概略垂直なｃ軸を有している結晶を含む酸化物半導体膜を形成し、酸化物半導体膜上にゲート絶縁層を形成し、ゲート絶縁層上にゲート電極層を形成する半導体装置の作製方法である。
【００３１】
本明細書で開示する発明の構成の一形態は、下端コーナ部及び曲率半径が２０ｎｍ以上６０ｎｍ以下の曲面状に加工された上端コーナ部を含むトレンチが設けられた絶縁層を形成し、トレンチの底面、内壁面、下端コーナ部、及び上端コーナ部に接して非晶質酸化物半導体膜を形成し、非晶質酸化物半導体膜に加熱処理を行い少なくとも上端コーナ部において表面に概略垂直なｃ軸を有している結晶を含む酸化物半導体膜を形成し、酸化物半導体膜上にゲート絶縁層を形成し、ゲート絶縁層上にゲート電極層を形成する半導体装置の作製方法である。
【００３２】
上記構成において、プラズマ処理を行って、絶縁層の上端コーナ部を曲率半径が２０ｎｍ以上６０ｎｍ以下の曲面状に加工することができる。
【発明の効果】
【００３３】
酸化物半導体膜を含むトランジスタを有する半導体装置において、酸化物半導体膜を、絶縁層に設けられた曲率半径が２０ｎｍ以上６０ｎｍ以下の曲面状の上端コーナ部を含むトレンチに設ける。ソース電極層とドレイン電極層との距離を狭くしてもトレンチの深さを適宜設定することで、酸化物半導体膜のチャネル長を制御することができ、微細化による短チャネル効果の発現を抑制することができる。
【００３４】
また、酸化物半導体膜は、少なくとも上端コーナ部において表面に概略垂直なｃ軸を有している結晶を含む酸化物半導体膜である。このような結晶性酸化物半導体膜とすることで、可視光や紫外光の照射によるトランジスタの電気的特性変化をより抑制し、信頼性の高い半導体装置とすることができる。
【００３５】
よって、本発明の一形態は、微細化及び高集積化を達成し、酸化物半導体を用いた半導体装置、及び半導体装置の作製工程において、安定した電気的特性を付与し、高信頼性化することができる。
【００３６】
また、本発明の一形態は、上記半導体装置の作製工程において、不良を抑制し、歩留まりよく作製する技術を提供することができる。
【図面の簡単な説明】
【００３７】
【図１】半導体装置を説明する図。
【図２】半導体装置の作製方法の一形態を説明する図。
【図３】半導体装置の作製方法の一形態を説明する図。
【図４】半導体装置の一形態を説明する図。
【図５】本発明の一形態の半導体装置を示す断面図、平面図及び回路図。
【図６】本発明の一形態の半導体装置を示す回路図及び斜視図。
【図７】本発明の一形態の半導体装置を示す断面図及び平面図。
【図８】本発明の一形態の半導体装置を示す回路図。
【図９】本発明の一形態の半導体装置を示すブロック図。
【図１０】本発明の一形態の半導体装置を示すブロック図。
【図１１】本発明の一形態の半導体装置を示すブロック図。
【図１２】半導体装置の作製方法の一形態を説明する図。
【図１３】半導体装置の作製方法の一形態を説明する図。
【図１４】半導体装置の作製方法の一形態を説明する図。
【図１５】半導体装置を説明する図。
【図１６】実施例１における実施例試料１のＴＥＭ像を示す図。
【図１７】実施例２における実施例試料２−１のＴＥＭ像を示す図。
【図１８】実施例２における実施例試料２−２のＴＥＭ像を示す図。
【発明を実施するための形態】
【００３８】
以下では、本明細書に開示する発明の実施の形態について図面を用いて詳細に説明する。ただし、本明細書に開示する発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本明細書に開示する発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順又は積層順を示すものではない。また、本明細書において発明を特定するための事項として固有の名称を示すものではない。
【００３９】
（実施の形態１）
本実施の形態では、半導体装置及び半導体装置の作製方法の一形態を、図１、図２及び図１２乃至図１５を用いて説明する。本実施の形態では、半導体装置の一例として酸化物半導体膜を有するトランジスタを示す。図１（Ａ）はトランジスタ１６２の平面図であり、図１（Ｂ）は、図１（Ａ）における鎖線Ａ１−Ａ２の断面図であり、トランジスタ１６２のチャネル長（Ｌ）方向の断面図の一例を示している。
【００４０】
図１（Ａ）（Ｂ）に示すように、トランジスタ１６２は、下端コーナ部３４０及び上端コーナ部３５０を有するトレンチ１３１が設けられた絶縁層１３０、結晶性酸化物半導体膜１４４、ゲート絶縁層１４６、ソース電極層又はドレイン電極層として機能する電極層１４２ａ、電極層１４２ｂ、ゲート電極層１４８を含む。図示しないが、トランジスタ１６２は基板上に設けられている。
【００４１】
図２（Ａ）乃至（Ｄ）にトランジスタ１６２の作製方法の一例を示す。
【００４２】
まず、下端コーナ部３４０及び上端コーナ部３５０を有するトレンチ１３１が設けられた絶縁層１３０を形成する（図２（Ａ）参照）。トレンチ１３１の上端コーナ部３５０は、曲面状であり、曲率半径は２０ｎｍ以上６０ｎｍ以下である。
【００４３】
トレンチ１３１の形成方法はフォトリソグラフィ法を用いたドライエッチング法を好適に用いることができる。トレンチ１３１の形成方法の例を図１２乃至図１４に示す。
【００４４】
図１２（Ａ）乃至（Ｃ）は、トレンチ１３１の形成にプラズマ処理を用いる例である。まず、基板上に酸化膜からなる絶縁層３１０を形成する（図１２（Ａ）参照）。次に絶縁層３１０に溝部３１４を形成し、絶縁層３１２を形成する（図１２（Ｂ）参照）。溝部３１４は、フォトリソグラフィ法を用いたドライエッチング法により形成することができる。
【００４５】
例えば、絶縁層３１０として、スパッタリング法による酸化シリコン膜を形成し、フォトリソグラフィ工程によりレジストマスクを形成し、レジストマスクを用いて酸化シリコン膜をエッチングし溝部３１４を形成する。
【００４６】
絶縁層３１０のエッチング工程としては、例えば、反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）エッチング法、ＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）エッチング法、平行平板型（容量結合型）エッチング法、マグネトロンプラズマエッチング法、２周波プラズマエッチング法またはヘリコン波プラズマエッチング法等のドライエッチング法を用いることができる。また、エッチングガスとしては、三フッ化メタン（ＣＨＦ３）、四フッ化炭素（ＣＦ４）、パーフルオロシクロブタン（Ｃ４Ｆ８）などのフルオロカーボン系ガス、メタン（ＣＨ４）、水素、ヘリウム、又はアルゴンなどの希ガスを、適宜混合して用いることができる。
【００４７】
また、溝部３１４は一回のエッチング工程、又は複数回のエッチング工程によって形成する。複数回のエッチング工程を行う場合、ドライエッチング工程とウェットエッチング工程を組み合わせてもよい。
【００４８】
エッチング条件の一例として、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法により、エッチングガスとして三フッ化メタン（ＣＨＦ３）、ヘリウム（Ｈｅ）、及びメタン（ＣＨ４）（ＣＨＦ３：Ｈｅ：ＣＨ４＝２２．５ｓｃｃｍ：１２７．５ｓｃｃｍ：５ｓｃｃｍ）を用い、電源電力４７５Ｗ、バイアス電力３００Ｗ、圧力３．０Ｐａ、基板温度７０℃で行うことができる。
【００４９】
次に溝部３１４が設けられた絶縁層３１２に希ガス元素（好ましくはアルゴン、クリプトン、又はキセノンなど）を用いたプラズマ処理３１６を行い、上端コーナ部３５０を曲率半径が２０ｎｍ以上６０ｎｍ以下の曲面状に加工する。なお、図１２（Ｂ）のようにまず上端コーナ部が角状である絶縁層３１２を形成し、該角部を曲面状に加工することをＲ加工ともいう。希ガス元素（好ましくはアルゴン、クリプトン、又はキセノンなど）は、一種類でも複数の種類を用いてもよく、プラズマ処理も複数回行ってもよい。
【００５０】
希ガス元素を用いたプラズマ処理の条件は、少なくとも上端コーナ部において、曲率半径が２０ｎｍ以上６０ｎｍ以下の曲面状に加工されるように、絶縁層３１２の材料及び溝部３１４の形状などにより適宜設定すればよい。
【００５１】
例えば、酸化シリコン膜からなる絶縁層３１２に行うプラズマ処理の条件の一例として、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）装置により、ガスとしてアルゴン（Ａｒ＝１００ｓｃｃｍ）を用い、電源電力５００Ｗ、バイアス電力１００Ｗ、圧力１．３５Ｐａ、基板温度−１０℃で、１８０秒間行うことができる。
【００５２】
以上の工程で図１２（Ｃ）に示すように、曲率半径は２０ｎｍ以上６０ｎｍ以下の曲面状の上端コーナ部３５０を有するトレンチ１３１が設けられた絶縁層１３０を形成することができる。なお、該プラズマ処理により、絶縁層１３０の表面を平坦化することができる。この場合、絶縁層１３０表面への平坦化処理を省略することができる。
【００５３】
図１３（Ａ）乃至（Ｃ）は、トレンチ１３１の形成に金属材料を用いたハードマスクである金属層３１１を用いる例である。まず、基板上に酸化膜からなる絶縁層３１０を形成し、絶縁層３１０上に金属層３１１を形成する（図１３（Ａ）参照）。金属層３１１の材料としては、フッ素を含むガス又は塩素を含むガスでエッチング可能な材料であれば特に限定はない。例えば、Ａｌ、Ｃｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗからから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等を用いることができる。また、マンガン、マグネシウム、ジルコニウム、ベリリウム、トリウムのいずれか一または複数から選択された材料を用いてもよい。例えば、金属層３１１として膜厚１００ｎｍのタングステン膜を用いることができる。
【００５４】
次に金属層３１１をマスクとして絶縁層３１０に溝部３１４を形成し、絶縁層３１２を形成する（図１３（Ｂ）参照）。溝部３１４は、金属層３１１上にレジストマスクが積層された状態でドライエッチング法により形成してもよい。
【００５５】
次に金属層３１１をドライエッチングにより除去する。金属層３１１を除去するエッチング工程において、金属層３１１がエッチングにより端部より後退するのに伴い、同時に絶縁層３１２の溝部３１４の上端コーナ部もエッチングされる。結果、上端コーナ部３５０は、曲面状に加工することができる。
【００５６】
金属層３１１のエッチング工程としては、例えば、反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）エッチング法、ＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）エッチング法、平行平板型（容量結合型）エッチング法、マグネトロンプラズマエッチング法、２周波プラズマエッチング法またはヘリコン波プラズマエッチング法等のドライエッチング法を用いることができる。また、エッチングガスとしては、塩素、塩化硼素、塩化珪素または四塩化炭素などの塩素系ガス、四弗化炭素、弗化硫黄または弗化窒素などのフッ素系ガス、塩素系ガスとフッ素系ガスとの混合ガス、又は酸素などを適宜用いることができる。
【００５７】
金属層３１１に膜厚１００ｎｍのタングステン膜を用いた場合、エッチング条件の一例として、ＩＣＰエッチング法により、エッチングガスとして四フッ化メタン（ＣＦ４）、塩素（Ｃｌ２）、及び酸素（Ｏ２）（ＣＦ４：Ｃｌ２：Ｏ２＝２５ｓｃｃｍ：２５ｓｃｃｍ：１０ｓｃｃｍ）を用い、電源電力５００Ｗ、バイアス電力１００Ｗ、圧力１．５Ｐａ、基板温度７０℃で行うことができる。
【００５８】
以上の工程で図１３（Ｃ）に示すように、曲率半径は２０ｎｍ以上６０ｎｍ以下の曲面状の上端コーナ部３５０を有するトレンチ１３１が設けられた絶縁層１３０を形成することができる。
【００５９】
図１４（Ａ）乃至（Ｃ）は、トレンチ１３１の形成に曲面を有するレジストマスク３１５を用いる例である。レジストマスク３１５の形状は、フォトリソグラフィ工程によりテーパーを有するレジストマスクを形成した後、加熱処理を行うことで制御することができる。
【００６０】
まず、基板上に酸化膜からなる絶縁層３１０を形成し、絶縁層３１０上にフォトリソグラフィ工程によりレジストマスク３１３を形成する（図１４（Ａ）参照）。レジストマスク３１３は、テーパーを有するレジストマスクとすることが好ましく、テーパーの角度（絶縁層３１０表面とレジストマスク３１３の側面との角度）は９０度未満とすればよい。
【００６１】
次にレジストマスク３１３に加熱処理を行い、曲面を有するレジストマスク３１５を形成する（図１４（Ｂ）参照）。
【００６２】
曲面を有するレジストマスク３１５を用いて、絶縁層３１０をエッチングすることによって、曲面状の上端コーナ部３５０を有するトレンチ１３１が設けられた絶縁層１３０を形成することができる。なお、レジストマスク３１５の曲面の形状を適宜調整することによって、上端コーナ部３５０の曲率半径も調整することができる。
【００６３】
以上の工程で図１４（Ｃ）に示すように、曲率半径が２０ｎｍ以上６０ｎｍ以下の曲面状の上端コーナ部３５０を有するトレンチ１３１が設けられた絶縁層１３０を形成することができる。
【００６４】
使用することができる基板に大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、石英基板、サファイア基板などを用いることができる。
【００６５】
また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板、また、これらの基板上に半導体素子が設けられたもの、例えばＭＯＳＦＥＴ構造のトランジスタを含む駆動回路が形成された半導体基板、容量が形成された半導体基板などを用いることができる。
【００６６】
絶縁層１３０としては、酸化シリコン膜、酸化ガリウム膜、酸化アルミニウム膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜等の酸化物絶縁膜を好適に用いることができる。
【００６７】
絶縁層１３０は、結晶性酸化物半導体膜１４４と接するため、膜中（バルク中）に少なくとも化学量論比を超える量の酸素が存在することが好ましい。例えば、絶縁層１３０として、酸化シリコン膜を用いる場合には、ＳｉＯ２＋α（ただし、α＞０）とする。このような絶縁層１３０を用いることで、結晶性酸化物半導体膜１４４に酸素を供給することができ、特性を良好にすることができる。結晶性酸化物半導体膜１４４へ酸素を供給することにより、膜中の酸素欠損を補填することができる。
【００６８】
例えば、酸素の供給源となる酸素を多く（過剰に）含む酸化物絶縁層を結晶性酸化物半導体膜１４４と接して設けることによって、該酸化物絶縁層から結晶性酸化物半導体膜１４４へ酸素を供給することができる。結晶性酸化物半導体膜１４４及び酸化物絶縁層を少なくとも一部が接した状態で加熱工程を行うことによって結晶性酸化物半導体膜１４４への酸素の供給を行ってもよい。
【００６９】
また、結晶性酸化物半導体膜１４４に、酸素（少なくとも、酸素ラジカル、酸素原子、酸素イオン、のいずれかを含む）を導入して膜中に酸素を供給してもよい。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法、プラズマ処理などを用いることができる。酸素の導入は、露出された結晶性酸化物半導体膜１４４に直接行ってもよいし、ゲート絶縁層１４６などを通過させて行ってもよい。
【００７０】
結晶性酸化物半導体膜１４４はトレンチ１３１に沿って形成されるため、トレンチ１３１の上端コーナ部３５０は曲面状（好ましくは曲率半径が２０ｎｍ以上６０ｎｍ以下）とする。上端コーナ部３５０が急峻な角部であると、結晶性酸化物半導体膜１４４において、結晶の配向不良や被覆性低下による形状不良などを招き、安定した結晶構造及び電気的特性が得られにくくなる恐れがある。
【００７１】
また、絶縁層１３０において、結晶性酸化物半導体膜１４４が接して形成される領域（少なくとも上端コーナ部）は、表面粗さの低減された表面であることが好ましい。具体的には、表面の平均面粗さは０．１ｎｍ以上０．５ｎｍ未満であると好ましい。表面粗さの低減された表面に結晶性酸化物半導体膜１４４を形成することで、良好な結晶性を有する結晶性酸化物半導体膜１４４を得ることができる。
【００７２】
よって、絶縁層１３０において結晶性酸化物半導体膜１４４が接して形成される領域に、平坦化処理を行ってもよい。平坦化処理としては、特に限定されないが、研磨処理（例えば、化学的機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）法）、ドライエッチング処理、プラズマ処理を用いることができる。
【００７３】
プラズマ処理としては、例えば、アルゴンガスを導入してプラズマを発生させる逆スパッタリングを行うことができる。逆スパッタリングとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。
【００７４】
平坦化処理として、研磨処理、ドライエッチング処理、プラズマ処理は複数回行ってもよく、それらを組み合わせて行ってもよい。また、組み合わせて行う場合、工程順も特に限定されず、絶縁層１３０表面の凹凸状態に合わせて適宜設定すればよい。
【００７５】
なお、結晶性酸化物半導体膜１４４を成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタリングを行い、絶縁層１３０の表面に付着している粉状物質（パーティクル、ごみともいう）を除去することが好ましい。
【００７６】
結晶性酸化物半導体膜１４４の形成工程において、結晶性酸化物半導体膜１４４に水素、又は水がなるべく含まれないようにするために、結晶性酸化物半導体膜１４４の成膜の前処理として、スパッタリング装置の予備加熱室で絶縁層１３０が形成された基板を予備加熱し、基板及び絶縁層１３０に吸着した水素、水分などの不純物を脱離し排気することが好ましい。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。
【００７７】
次に、トレンチ１３１を覆うように結晶性酸化物半導体膜１４４を形成する（図２（Ｂ）参照）。結晶性酸化物半導体膜１４４は、結晶化した部分を有する酸化物半導体膜であり、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜を用いている。結晶性酸化物半導体膜１４４は、少なくとも下端コーナ部３００において結晶性酸化物半導体膜１４４の表面に概略垂直なｃ軸を有している結晶を含む。
【００７８】
ＣＡＡＣ−ＯＳ膜は、完全な単結晶ではなく、完全な非晶質でもない。ＣＡＡＣ−ＯＳ膜は、非晶質相に結晶部および非晶質部を有する結晶−非晶質混相構造の酸化物半導体膜である。なお、当該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる非晶質部と結晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には粒界（グレインバウンダリーともいう。）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に起因する電子移動度の低下が抑制される。
【００７９】
ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三角形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−５°以上５°以下の範囲も含まれることとする。
【００８０】
なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶質化することもある。
【００８１】
ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。なお、結晶部のｃ軸の方向は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、または成膜後に加熱処理などの結晶化処理を行うことにより形成される。
【００８２】
ＣＡＡＣ−ＯＳ膜を構成する酸素の一部は窒素で置換されてもよい。
【００８３】
ｃ軸配向を有した結晶性酸化物半導体を得る方法としては、三つ挙げられる。一つ目は、成膜温度を２００℃以上４５０℃以下として酸化物半導体膜の成膜を行い、表面に概略垂直にｃ軸配向させる方法である。二つ目は、膜厚を薄く成膜した後、２００℃以上７００℃以下の加熱処理を行い、表面に概略垂直にｃ軸配向させる方法である。三つ目は、一層目の膜厚を薄く成膜した後、２００℃以上７００℃以下の加熱処理を行い、２層目の成膜を行い、表面に概略垂直にｃ軸配向させる方法である。
【００８４】
本実施の形態では、成膜温度を２００℃以上４５０℃以下として酸化物半導体膜の成膜を行い、表面に概略垂直なｃ軸配向を有した結晶性酸化物半導体膜１４４を形成する。
【００８５】
結晶性酸化物半導体膜１４４をＣＡＡＣ−ＯＳ膜とすることで、可視光や紫外光の照射によるトランジスタの電気的特性変化をより抑制し、信頼性の高い半導体装置とすることができる。
【００８６】
結晶性酸化物半導体膜１４４の膜厚は、１ｎｍ以上１００ｎｍ以下とし、スパッタリング法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等を適宜用いることができる。また、結晶性酸化物半導体膜１４４は、スパッタリングターゲット表面に対し、概略垂直に複数の基板表面がセットされた状態で成膜を行うスパッタ装置、所謂ＣＰスパッタ装置（Ｃｏｌｕｍｎａｒ Ｐｌａｓｍａ Ｓｐｕｔｔｅｒｉｎｇ ｓｙｓｔｅｍ）を用いて成膜してもよい。いずれの方法であっても、酸化物半導体膜の表面の凹凸に対して垂直な方向に結晶成長が行われ、ｃ軸配向した結晶性酸化物半導体を得ることができる。
【００８７】
結晶性酸化物半導体膜１４４の材料としては、少なくともＩｎ、Ｇａ、Ｓｎ及びＺｎから選ばれた一種以上の元素を含有する。例えば、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体や、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｈｆ−Ｉｎ−Ｚｎ−Ｏ系酸化物半導体や、二元系金属の酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｚｎ−Ｍｇ−Ｏ系酸化物半導体、Ｓｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｍｇ−Ｏ系酸化物半導体や、Ｉｎ−Ｇａ−Ｏ系酸化物半導体、一元系金属の酸化物であるＩｎ−Ｏ系酸化物半導体、Ｓｎ−Ｏ系酸化物半導体、Ｚｎ−Ｏ系酸化物半導体などを用いることができる。また、上記酸化物半導体にＩｎとＧａとＳｎとＺｎ以外の元素、例えばＳｉＯ２を含ませてもよい。
【００８８】
例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物半導体、という意味であり、その組成比は問わない。
【００８９】
また、結晶性酸化物半導体膜１４４は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜を用いることができる。ここで、Ｍは、Ｚｎ、Ｇａ、Ａｌ、Ｍｎ及びＣｏから選ばれた一または複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧａ及びＣｏなどがある。
【００９０】
また、酸化物半導体としてＩｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体の材料を用いる場合、用いるターゲットの組成比は、原子数比で、Ｉｎ：Ｓｎ：Ｚｎ＝１：２：２、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１などとすればよい。
【００９１】
また、酸化物半導体としてＩｎ−Ｚｎ−Ｏ系の材料を用いる場合、用いるターゲットの組成比は、原子数比で、Ｉｎ：Ｚｎ＝５０：１〜１：２（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝２５：１〜１：４）、好ましくはＩｎ：Ｚｎ＝２０：１〜１：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１０：１〜１：２）、さらに好ましくはＩｎ：Ｚｎ＝１５：１〜１．５：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１５：２〜３：４）とする。例えば、Ｉｎ−Ｚｎ−Ｏ系酸化物半導体の形成に用いるターゲットは、原子数比がＩｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。
【００９２】
なお、結晶性酸化物半導体膜１４４は、成膜時に酸素が多く含まれるような条件（例えば、酸素１００％の雰囲気下でスパッタリング法により成膜を行うなど）で成膜して、酸素を多く含む（好ましくは酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域が含まれている）膜とすることが好ましい。
【００９３】
また、結晶性酸化物半導体膜１４４に、過剰な水素（水や水酸基を含む）を除去（脱水化または脱水素化）するための加熱処理を行ってもよい。加熱処理の温度は、３００℃以上７００℃以下、または基板の歪み点未満とする。例えば、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体膜に対して窒素雰囲気下４５０℃において１時間の加熱工程を行う。
【００９４】
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を用いてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスには、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。
【００９５】
例えば、加熱工程として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基板を入れ、数分間加熱した後、基板を不活性ガス中から出すＧＲＴＡを行ってもよい。
【００９６】
なお、脱水化又は脱水素化のための加熱処理は、結晶性酸化物半導体膜１４４の形成後、水素や水分などの不純物をブロックする機能を有する膜（例えば酸化アルミニウム膜）を結晶性酸化物半導体膜１４４上に形成する前であれば、トランジスタ１６２の作製工程においてどのタイミングで行ってもよい。
【００９７】
なお、加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。または、熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましくは７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【００９８】
また、加熱処理で結晶性酸化物半導体膜１４４を加熱した後、同じ炉に高純度の酸素ガス、高純度の二窒化酸素ガス、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）を導入してもよい。酸素ガスまたは二窒化酸素ガスに、水、水素などが含まれないことが好ましい。または、熱処理装置に導入する酸素ガスまたは二窒化酸素ガスの純度を、６Ｎ以上好ましくは７Ｎ以上（即ち、酸素ガスまたは二窒化酸素ガス中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。酸素ガス又は二窒化酸素ガスの作用により、脱水化または脱水素化処理による不純物の排除工程によって同時に減少してしまった結晶性酸化物半導体を構成する主成分材料である酸素を供給することによって、結晶性酸化物半導体膜１４４を高純度化及び電気的にＩ型（真性）化することができる。
【００９９】
なお、結晶性酸化物半導体膜１４４は、島状に加工してもよいし、形状を加工せず、膜状のままでもよい。また、結晶性酸化物半導体膜を素子ごとに分離する絶縁層からなる素子分離領域を設けてもよい。素子分離領域にもトレンチ構造を用いることができる。
【０１００】
なお、結晶性酸化物半導体膜１４４を島状に加工する場合、結晶性酸化物半導体膜１４４のエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。例えば、結晶性酸化物半導体膜１４４のウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液などを用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。
【０１０１】
次いで、結晶性酸化物半導体膜１４４上に、ソース電極層及びドレイン電極層（これと同じ層で形成される配線を含む）となる導電膜を形成する。該導電膜は後の加熱処理に耐えられる材料を用いる。ソース電極層、及びドレイン電極層に用いる導電膜としては、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗからから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。また、Ａｌ、Ｃｕなどの金属膜の下側又は上側の一方または双方にＴｉ、Ｍｏ、Ｗなどの高融点金属膜またはそれらの金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）を積層させた構成としても良い。また、ソース電極層、及びドレイン電極層に用いる導電膜としては、導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、インジウムスズ酸化物（Ｉｎ２Ｏ３―ＳｎＯ２）、インジウム亜鉛酸化物（Ｉｎ２Ｏ３―ＺｎＯ）またはこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることができる。
【０１０２】
フォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチングを行ってソース電極層又はドレイン電極層として機能する電極層１４２ａ、電極層１４２ｂを形成した後、レジストマスクを除去する。
【０１０３】
本実施の形態では、導電膜としてＴｉ膜を用い、結晶性酸化物半導体膜１４４にはＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体を用いたので、エッチング液としてアンモニア過水（アンモニア、水、過酸化水素水の混合液）を用いる。
【０１０４】
次いで、結晶性酸化物半導体膜１４４の一部、及びソース電極またはドレイン電極として機能する電極層１４２ａ、１４２ｂを覆うゲート絶縁層１４６を形成する。また、チャネル幅方向のトレンチの内壁及び底面にもゲート絶縁層１４６を成膜する（図２（Ｃ）参照）。
【０１０５】
ゲート絶縁層１４６の膜厚は、１ｎｍ以上１００ｎｍ以下とし、スパッタリング法、ＭＢＥ法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ法等を適宜用いることができる。また、ゲート絶縁層１４６は、スパッタリングターゲット表面に対し、概略垂直に複数の基板表面がセットされた状態で成膜を行うスパッタ装置、所謂ＣＰスパッタ装置を用いて成膜してもよい。
【０１０６】
ゲート絶縁層１４６の材料としては、酸化シリコン膜、酸化ガリウム膜、酸化アルミニウム膜、窒化シリコン膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、または窒化酸化シリコン膜を用いて形成することができる。ゲート絶縁層１４６は、結晶性酸化物半導体膜１４４と接する部分において酸素を含むことが好ましい。特に、酸化物絶縁膜は、膜中（バルク中）に少なくとも化学量論比を超える量の酸素が存在することが好ましく、例えば、ゲート絶縁層１４６として、酸化シリコン膜を用いる場合には、ＳｉＯ２＋α（ただし、α＞０）とする。本実施の形態では、ゲート絶縁層１４６として、ＳｉＯ２＋α（ただし、α＞０）である酸化シリコン膜を用いる。この酸化シリコン膜をゲート絶縁層１４６として用いることで、結晶性酸化物半導体膜１４４に酸素を供給することができ、特性を良好にすることができる。さらに、ゲート絶縁層１４６は、作製するトランジスタのサイズやゲート絶縁層１４６の段差被覆性を考慮して形成することが好ましい。
【０１０７】
また、ゲート絶縁層１４６の材料として酸化ハフニウム、酸化イットリウム、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート、ハフニウムアルミネート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０））、酸化ランタンなどのｈｉｇｈ−ｋ材料を用いることでゲートリーク電流を低減できる。さらに、ゲート絶縁層１４６は、単層構造としても良いし、積層構造としても良い。
【０１０８】
そして、ゲート電極層用の導電材料がトレンチ内に充填されるように、ゲート電極層１４８をゲート絶縁層１４６上に形成する（図２（Ｄ）参照）。ゲート電極層１４８の材料は、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて形成することができる。また、ゲート電極層１４８としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜、ニッケルシリサイドなどのシリサイド膜を用いてもよい。ゲート電極層１４８は、単層構造としてもよいし、積層構造としてもよい。
【０１０９】
また、ゲート電極層１４８の材料は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。また、上記導電性材料と、上記金属材料の積層構造とすることもできる。
【０１１０】
また、ゲート絶縁層１４６と接するゲート電極層１４８の一層として、窒素を含む金属酸化物、具体的には、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜や、窒素を含むＩｎ−Ｓｎ−Ｏ膜や、窒素を含むＩｎ−Ｇａ−Ｏ膜や、窒素を含むＩｎ−Ｚｎ−Ｏ膜や、窒素を含むＳｎ−Ｏ膜や、窒素を含むＩｎ−Ｏ膜や、金属窒化膜（ＩｎＮ、ＳｎＮなど）を用いることができる。これらの膜は５電子ボルト、好ましくは５．５電子ボルト以上の仕事関数を有し、ゲート電極層として用いた場合、トランジスタの電気特性のしきい値電圧をプラスにすることができ、所謂ノーマリーオフのスイッチング素子を実現できる。
【０１１１】
トレンチ内にゲート電極層１４８を形成した段階で、トレンチ構造のトランジスタ１６２が形成される。
【０１１２】
高純度化された結晶性酸化物半導体膜１４４は、水素、水などの不純物が十分に除去されており、結晶性酸化物半導体膜１４４中の水素濃度は５×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下である。なお、結晶性酸化物半導体膜１４４中の水素濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）で測定されるものである。
【０１１３】
高純度化された結晶性酸化物半導体膜１４４中にはキャリアが極めて少なく（ゼロに近い）、キャリア濃度は１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、さらに好ましくは１×１０１１／ｃｍ３未満である。
【０１１４】
図示しないが、トレンチ構造のトランジスタ１６２上に絶縁層を設けてもよい。
【０１１５】
絶縁層としては、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、酸化ハフニウム膜、酸化ガリウム膜、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリコン膜、窒化酸化アルミニウム膜などの無機絶縁膜の単層又は積層を用いることができる。
【０１１６】
絶縁層上にさらに絶縁層を積層してもよい。特に絶縁層として酸化物絶縁層を用いた場合、絶縁層上にさらに水分や水素などの不純物が結晶性酸化物半導体膜１４４に再混入しないように、これらが外部から侵入することをブロックする保護絶縁層を形成することが好ましい。保護絶縁層としては、無機絶縁膜を用い、窒化シリコン膜、酸化アルミニウム膜、窒化酸化シリコン膜、窒化アルミニウム膜、窒化酸化アルミニウム膜などの無機絶縁膜を用いればよい。例えば、水素、水分などの不純物、及び酸素の両方に対して膜を通過させない遮断効果（ブロック効果）が高い酸化アルミニウム膜を用いることができる。
【０１１７】
絶縁層の形成後、さらに加熱工程を行ってもよい。例えば、大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱工程を行ってもよい。この加熱工程は一定の加熱温度を保持して加熱してもよいし、室温から、１００℃以上２００℃以下の加熱温度への昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。
【０１１８】
また、トランジスタ１６２起因の表面凹凸を低減するために平坦化絶縁膜を形成してもよい。平坦化絶縁膜としては、ポリイミド系樹脂、アクリル系樹脂、ベンゾシクロブテン系樹脂、等の有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁膜を形成してもよい。
【０１１９】
トランジスタ上に絶縁層を設ける例を図１５（Ａ）（Ｂ）に示す。
【０１２０】
図１５（Ａ）は、トランジスタ３２０のゲート電極層１４８を覆って絶縁層３０６が形成され、さらに絶縁層３０６上に平坦化絶縁膜３０８が形成されている例である。また、ゲート絶縁層１４６、絶縁層３０６、及び平坦化絶縁膜３０８に電極層１４２ａ、電極層１４２ｂに達する開口をそれぞれ形成し、開口に電極層１４２ａと電気的に接続する配線層３０４ａ、電極層１４２ｂと電気的に接続する配線層３０４ｂが形成されている。
【０１２１】
図１５（Ｂ）に示すトランジスタ３３０は、トレンチ内に形成されたゲート電極層３４８の凹部を充填するように平坦化絶縁膜３０８が形成される例である。
【０１２２】
本実施の形態を用いて作製した、高純度化された結晶性酸化物半導体膜１４４を用いたトランジスタ１６２は、オフ状態における電流値（オフ電流値。ここでは室温（２５℃）における単位チャネル幅（１μｍ）あたりの値）を、１００ｚＡ／μｍ（１ｚＡ（ゼプトアンペア）は１×１０−２１Ａ）以下、好ましくは１０ｚＡ／μｍ以下、より好ましくは１ｚＡ／μｍ以下、さらに好ましくは１００ｙＡ／μｍ以下レベルにまで低くすることができる。
【０１２３】
トランジスタ１６２において、結晶性酸化物半導体膜１４４を、絶縁層１３０に設けられた曲率半径が２０ｎｍ以上６０ｎｍ以下の曲面状の上端コーナ部３５０を含むトレンチ１３１に設ける。電極層１４２ａと電極層１４２ｂとの距離を狭くしてもトレンチ１３１の深さを適宜設定することで、結晶性酸化物半導体膜１４４のチャネル長を制御することができ、微細化による短チャネル効果の発現を抑制することができる。
【０１２４】
また、結晶性酸化物半導体膜１４４は、少なくとも上端コーナ部３５０において表面に概略垂直なｃ軸を有している結晶を含む酸化物半導体膜である。このような結晶性酸化物半導体膜とすることで、可視光や紫外光の照射によるトランジスタの電気的特性変化をより抑制し、信頼性の高い半導体装置とすることができる。
【０１２５】
トランジスタ１６２のチャネルはトレンチの内壁に沿って形成され、チャネル形成領域が平板状でなくともキャリアの流れが、結晶性酸化物半導体膜１４４（ＣＡＡＣ−ＯＳ膜）のＩｎ−Ｏ−Ｉｎ−Ｏとスムーズに流れる。本実施の形態では、トランジスタ１６２において、トレンチ内壁、底部に接して結晶性酸化物半導体膜１４４を形成するため、チャネル長は、トレンチの側面（内壁）の長さ（図１（Ｂ）におけるトレンチの深さｄ）の２倍とトレンチの底部の長さ（図１（Ｂ）における長さＬ）との合計となり、トレンチの底部の長さ（図１（Ｂ）における長さＬ）より長くすることができる。このようなチャネル長とすることで、ノーマリーオフのトランジスタとすることができ、短チャネル効果も生じないようにすることができる。また、トレンチ構造を採用することで、トランジスタの平面面積を縮小できるため、微細化及び高集積化が可能である。
【０１２６】
以上のように、微細化及び高集積化を達成した酸化物半導体を用いた半導体装置において、安定した電気的特性を付与し、高信頼性化することができる。
【０１２７】
（実施の形態２）
本実施の形態では、半導体装置の作製方法の他の一形態を、図３を用いて説明する。上記実施の形態と同一部分又は同様な機能を有する部分、及び工程は、上記実施の形態と同様に行うことができ、繰り返しの説明は省略する。また同じ箇所の詳細な説明は省略する。
【０１２８】
本実施の形態では、開示する発明に係る半導体装置の作製方法において、非晶質酸化物半導体膜に加熱処理を行い、少なくとも一部を結晶化させて、表面に概略垂直なｃ軸を有している結晶を含む結晶性酸化物半導体膜を形成する例を示す。
【０１２９】
図３（Ａ）乃至（Ｄ）に本実施の形態におけるトランジスタ１６２の作製方法の一例を示す。
【０１３０】
まず、下端コーナ部３４０及び上端コーナ部３５０を有するトレンチ１３１が設けられた絶縁層１３０を形成する。トレンチ１３１の上端コーナ部３５０は、曲面状であり、曲率半径は２０ｎｍ以上６０ｎｍ以下である。
【０１３１】
トレンチ１３１は実施の形態１と同様に形成することができる。
【０１３２】
次に、トレンチ１３１を覆うように非晶質酸化物半導体膜３０２を形成する（図３（Ａ）参照）。非晶質酸化物半導体膜３０２は実施の形態１で示した結晶性酸化物半導体膜１４４と同様の材料及び作製方法を用いることができるが、基板温度は成膜時に結晶化が生じない温度（好ましくは２００℃以下）とする。
【０１３３】
また、非晶質酸化物半導体膜３０２の過剰な水素（水や水酸基を含む）を除去（脱水化または脱水素化）するための加熱処理を行ってもよい。加熱処理の温度は、非晶質酸化物半導体膜が結晶化しない温度とし、代表的には２５０℃以上４００℃以下、好ましくは３００℃以下とする。
【０１３４】
脱水化又は脱水素化のための加熱処理は、非晶質酸化物半導体膜３０２が島状に加工される前に行うと、絶縁層１３０に含まれる酸素が加熱処理によって放出されるのを防止することができるため好ましい。
【０１３５】
なお、加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。または、熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましくは７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０１３６】
また、加熱処理で非晶質酸化物半導体膜３０２を加熱した後、同じ炉に高純度の酸素ガス、高純度の二窒化酸素ガス、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）を導入してもよい。酸素ガスまたは二窒化酸素ガスに、水、水素などが含まれないことが好ましい。または、熱処理装置に導入する酸素ガスまたは二窒化酸素ガスの純度を、６Ｎ以上好ましくは７Ｎ以上（即ち、酸素ガスまたは二窒化酸素ガス中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。酸素ガス又は二窒化酸素ガスの作用により、脱水化または脱水素化処理による不純物の排除工程によって同時に減少してしまった非晶質酸化物半導体を構成する主成分材料である酸素を供給することによって、非晶質酸化物半導体膜を高純度化及び電気的にＩ型（真性）化することができる。
【０１３７】
次に非晶質酸化物半導体膜３０２に加熱処理を行い、該非晶質酸化物半導体膜３０２の少なくとも一部を結晶化させて、表面に概略垂直なｃ軸を有している結晶を含む結晶性酸化物半導体膜１４４を形成する（図３（Ｂ）参照）。
【０１３８】
非晶質酸化物半導体膜３０２の少なくとも一部を結晶化させる加熱処理の温度は、２５０℃以上７００℃以下、好ましくは４００℃以上、より好ましくは５００℃以上、さらに好ましくは５５０℃以上とする。
【０１３９】
例えば、加熱処理装置の一つである電気炉に基板を導入し、非晶質酸化物半導体膜３０２に対して減圧下４５０℃において１時間の加熱処理を行う。
【０１４０】
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を用いてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスには、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。
【０１４１】
例えば、加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基板を入れ、数分間加熱した後、基板を不活性ガス中から出すＧＲＴＡを行ってもよい。
【０１４２】
加熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、より好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウムなど）の雰囲気下で行えばよいが、上記窒素、酸素、超乾燥空気、または希ガス等の雰囲気に水、水素などが含まれないことが好ましい。また、加熱処理装置に導入する窒素、酸素、または希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましくは７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０１４３】
次いで、結晶性酸化物半導体膜１４４の一部、及びソース電極またはドレイン電極として機能する電極層１４２ａ、１４２ｂを形成した後、電極層１４２ａ、電極層１４２ｂを覆うゲート絶縁層１４６を形成する。また、チャネル幅方向のトレンチの内壁及び底面にもゲート絶縁層１４６を成膜する（図３（Ｃ）参照）。
【０１４４】
そして、ゲート電極層用の導電材料がトレンチ内に充填されるように、ゲート電極層１４８をゲート絶縁層１４６上に形成する（図３（Ｄ）参照）。
【０１４５】
トレンチ内にゲート電極層１４８を形成した段階で、トレンチ構造のトランジスタ１６２が形成される。
【０１４６】
トランジスタ１６２において、結晶性酸化物半導体膜１４４を、絶縁層１３０に設けられた曲率半径が２０ｎｍ以上６０ｎｍ以下の曲面状の上端コーナ部３５０を含むトレンチ１３１に設ける。電極層１４２ａと電極層１４２ｂとの距離を狭くしてもトレンチ１３１の深さを適宜設定することで、結晶性酸化物半導体膜１４４のチャネル長を制御することができ、微細化による短チャネル効果の発現を抑制することができる。
【０１４７】
また、結晶性酸化物半導体膜１４４は、少なくとも上端コーナ部３５０において表面に概略垂直なｃ軸を有している結晶を含む酸化物半導体膜である。このような結晶性酸化物半導体膜とすることで、可視光や紫外光の照射によるトランジスタの電気的特性変化をより抑制し、信頼性の高い半導体装置とすることができる。
【０１４８】
トランジスタ１６２のチャネルがトレンチ１３１の内壁に沿って形成され、チャネル形成領域が平板状でなくとも、キャリアの流れは結晶性酸化物半導体膜（ＣＡＡＣ−ＯＳ膜）１４４のＩｎ−Ｏ−Ｉｎ−Ｏとスムーズに流れる。本実施の形態では、トランジスタ１６２において、トレンチ内壁、底部に接して結晶性酸化物半導体膜１４４を形成するため、チャネル長は、トレンチの側面（内壁）の長さ（図１（Ｂ）におけるトレンチの深さｄ）の２倍とトレンチの底部の長さ（図１（Ｂ）における長さＬ）との合計となり、トレンチの底部の長さ（図１（Ｂ）における長さＬ）より長くすることができる。このようなチャネルとすることで、ノーマリーオフのトランジスタ１６２とすることができ、短チャネル効果も生じないようにすることができる。また、トレンチ構造を採用することで、トランジスタ１６２の平面面積を縮小できるため、微細化及び高集積化が可能である。
【０１４９】
以上のように、微細化及び高集積化を達成した酸化物半導体を用いた半導体装置において、安定した電気的特性を付与し、高信頼性化することができる。
【０１５０】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
【０１５１】
（実施の形態３）
本実施の形態では、半導体装置の他の一形態を、図４を用いて説明する。本実施の形態では、半導体装置の一例としてトランジスタを示す。上記実施の形態と同一部分又は同様な機能を有する部分、及び工程は、上記実施の形態と同様に行うことができ、繰り返しの説明は省略する。また同じ箇所の詳細な説明は省略する。
【０１５２】
図４（Ａ）はトランジスタ３６２の平面図であり、図４（Ｂ）は、図４（Ａ）における鎖線Ａ３−Ａ４の断面図であり、トランジスタ３６２のチャネル長（Ｌ）方向の断面図の一例を示している。
【０１５３】
図４に示すように、トランジスタ３６２は、下端コーナ部３００及び上端コーナ部３５０を有するトレンチ３５１が設けられた絶縁層３６０、結晶性酸化物半導体膜３４４、ゲート絶縁層１４６、ソース電極層又はドレイン電極層として機能する電極層１４２ａ、電極層１４２ｂ、ゲート電極層１４８を含む。図示しないが、トランジスタ３６２は基板上に設けられている。
【０１５４】
トレンチ３５１において、上端コーナ部３５０及び下端コーナ部３００は曲面状であり、結晶性酸化物半導体膜３４４は、トレンチ３５１の底面、内壁面、曲面状の下端コーナ部３００、及び曲面状の上端コーナ部３５０に接して設けられている。上端コーナ部３５０は、曲率半径が２０ｎｍ以上６０ｎｍ以下の曲面、下端コーナ部３００は、曲率半径は２０ｎｍ以上６０ｎｍ以下（好ましくは２０ｎｍ以上３０ｎｍ以下）の曲面とすることが好ましい。
【０１５５】
本実施の形態において、結晶性酸化物半導体膜３４４は、少なくとも上端コーナ部３５０及び下端コーナ部３００において表面に概略垂直なｃ軸を有している結晶を含む酸化物半導体膜である。
【０１５６】
本実施の形態のように、トレンチ３５１の上端コーナ部３５０及び下端コーナ部３００が曲面状であると、結晶性酸化物半導体膜３４４において、結晶の配向不良や被覆性低下による形状不良などを防止でき、安定した結晶構造及び電気的特性が得られる。
【０１５７】
また、結晶性酸化物半導体膜３４４が接して形成される領域（少なくとも上端コーナ部３５０及び下端コーナ部３００）は、表面粗さの低減された表面であることが好ましい。具体的には、絶縁層３６０の表面の平均面粗さは０．１ｎｍ以上０．５ｎｍ未満であると好ましい。表面粗さの低減された表面に結晶性酸化物半導体膜３４４を形成することで、良好な結晶性を有する酸化物半導体膜を得ることができる。
【０１５８】
上記結晶性酸化物半導体膜３４４のチャネル長方向の断面形状は、トレンチ３５１の断面形状に沿って湾曲した形状となっており、トレンチ３５１の深さが深くなればなるほどトランジスタ３６２のチャネル長が長くなる構造である。よって、電極層１４２ａと電極層１４２ｂとの距離を狭くしてもトレンチ３５１の深さを適宜設定することで、結晶性酸化物半導体膜３４４のチャネル長を制御することができ、短チャネル効果の発現を抑制することができる。
【０１５９】
また、結晶性酸化物半導体膜３４４は、少なくとも上端コーナ部３５０及び下端コーナ部３００において表面に概略垂直なｃ軸を有している結晶を含む酸化物半導体膜である。このような結晶性酸化物半導体膜３４４とすることで、可視光や紫外光の照射によるトランジスタ３６２の電気的特性変化をより抑制し、信頼性の高い半導体装置とすることができる。
【０１６０】
トランジスタ３６２のチャネルがトレンチの内壁に沿って形成され、チャネル形成領域が平板状でなくともキャリアの流れが、結晶性酸化物半導体膜（ＣＡＡＣ−ＯＳ膜）のＩｎ−Ｏ−Ｉｎ−Ｏとスムーズに流れる。本実施の形態では、トランジスタ３６２において、トレンチ内壁、底部に接して結晶性酸化物半導体膜３４４を形成するため、チャネル長は、トレンチの側面（内壁）の長さ（図１（Ｂ）におけるトレンチの深さｄ）の２倍とトレンチの底部の長さ（図１（Ｂ）における長さＬ）との合計となり、トレンチの底部の長さ（図１（Ｂ）における長さＬ）より長くすることができる。このようなチャネル長とすることで、ノーマリーオフのトランジスタ３６２とすることができ、短チャネル効果も生じないようにすることができる。また、トレンチ構造を採用することで、トランジスタ３６２の平面面積を縮小できるため、微細化及び高集積化が可能である。
【０１６１】
以上のように、微細化及び高集積化を達成した酸化物半導体を用いた半導体装置において、安定した電気的特性を付与し、高信頼性化することができる。
【０１６２】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
【０１６３】
（実施の形態４）
本実施の形態では、実施の形態１又は実施の形態２に示すトランジスタ１６２を使用し、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置の一例を、図面を用いて説明する。なお、本実施の形態の半導体装置は、実施の形態１乃至３で示すトランジスタ３２０、トランジスタ３３０、又はトランジスタ３６２を用いることもできる。
【０１６４】
トランジスタ１６２は、オフ電流が小さいため、これを用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、或いは、リフレッシュ動作の頻度が極めて少ない半導体記憶装置とすることが可能となるため、消費電力を十分に低減することができる。
【０１６５】
図５は、半導体装置の構成の一例である。図５（Ａ）に、半導体装置の断面図を、図５（Ｂ）に半導体装置の平面図を、図５（Ｃ）に半導体装置の回路図をそれぞれ示す。ここで、図５（Ａ）は、図５（Ｂ）のＣ１−Ｃ２、及びＤ１−Ｄ２における断面に相当する。
【０１６６】
図５（Ａ）及び図５（Ｂ）に示す半導体装置は、下部に第１の半導体材料を用いたトランジスタ１６０を有し、上部に第２の半導体材料を用いたトランジスタ１６２を有するものである。トランジスタ１６２は、実施の形態１又は実施の形態２で示した構成と同一であるため、図５（Ａ）、（Ｂ）において図１と同じ箇所は、同じ符号を用いて説明する。
【０１６７】
ここで、第１の半導体材料と第２の半導体材料は異なる禁制帯幅を持つ材料とすることが望ましい。例えば、第１の半導体材料を酸化物半導体以外の半導体材料（シリコンなど）とし、第２の半導体材料を酸化物半導体とすることができる。酸化物半導体以外の材料を用いたトランジスタは、高速動作が容易である。一方で、酸化物半導体を用いたトランジスタは、その特性により長時間の記憶内容の保持を可能とする。
【０１６８】
なお、上記トランジスタは、いずれもｎチャネル型トランジスタであるものとして説明するが、ｐチャネル型トランジスタを用いることができるのはいうまでもない。また、開示する発明の技術的な本質は、情報を保持するために結晶性酸化物半導体（ＣＡＡＣ−ＯＳ）をトランジスタ１６２に用いる点にあるから、半導体装置に用いられる材料や半導体装置の構造など、半導体装置の具体的な構成をここで示すものに限定する必要はない。
【０１６９】
図５（Ａ）におけるトランジスタ１６０は、半導体材料（例えば、シリコンなど）を含む基板１００に設けられたチャネル形成領域１１６と、チャネル形成領域１１６を挟むように設けられた不純物領域１２０と、不純物領域１２０に接する金属化合物領域１２４と、チャネル形成領域１１６上に設けられたゲート絶縁層１０８と、ゲート絶縁層１０８上に設けられたゲート電極１１０と、を有する。なお、図において、明示的にはソース電極やドレイン電極を有しない場合があるが、便宜上、このような状態を含めてトランジスタと呼ぶ場合がある。また、この場合、トランジスタの接続関係を説明するために、ソース領域やドレイン領域を含めてソース電極層やドレイン電極層と表現することがある。つまり、本明細書において、ソース電極との記載には、ソース領域が含まれうる。
【０１７０】
また、基板１００上にはトランジスタ１６０を囲むように素子分離絶縁層１０６が設けられており、トランジスタ１６０を覆うように、絶縁層１２８、絶縁層１３０が設けられている。なお、高集積化を実現するためには、図５（Ａ）に示すようにトランジスタ１６０がサイドウォール絶縁層を有しない構成とすることが望ましい。一方で、トランジスタ１６０の特性を重視する場合には、ゲート電極１１０の側面にサイドウォール絶縁層を設け、不純物濃度が異なる領域を含む不純物領域１２０としてもよい。
【０１７１】
図５（Ａ）に示すようにトランジスタ１６２は、結晶性酸化物半導体（ＣＡＡＣ−ＯＳ）を用いた結晶性酸化物半導体膜１４４を有するトレンチ構造のトランジスタである。ここで、結晶性酸化物半導体膜１４４は、高純度化されたものであることが望ましい。高純度化された酸化物半導体を用いることで、極めて優れたオフ特性のトランジスタ１６２を得ることができる。
【０１７２】
トランジスタ１６２上には、絶縁層１５０が単層または積層で設けられている。また、絶縁層１５０を介して、トランジスタ１６２の電極層１４２ａと重畳する領域には、導電層１４８ｂが設けられており、電極層１４２ａと、絶縁層１５０と、導電層１４８ｂとによって、容量素子１６４が構成される。すなわち、トランジスタ１６２の電極層１４２ａは、容量素子１６４の一方の電極として機能し、導電層１４８ｂは、容量素子１６４の他方の電極として機能する。なお、容量が不要の場合には、容量素子１６４を設けない構成とすることもできる。また、容量素子１６４は、別途、トランジスタ１６２の上方に設けてもよい。例えば、トレンチ型のキャパシタやスタック型の容量素子を別途、トランジスタ１６２の上方、或いは、トランジスタ１６０の下方に形成し、３次元的に積み重ねることでより高集積化を図ってもよい。
【０１７３】
トランジスタ１６２および容量素子１６４の上には絶縁層１５２が設けられている。そして、絶縁層１５２上にはトランジスタ１６２と、他のトランジスタを接続するための配線１５６が設けられている。図５（Ａ）には図示しないが、配線１５６は、絶縁層１５０及び絶縁層１５２などに形成された開口に形成された電極を介して電極層１４２ｂと電気的に接続される。ここで、該電極は、少なくともトランジスタ１６２の結晶性酸化物半導体膜１４４の一部と重畳するように設けられることが好ましい。
【０１７４】
なお、電極層１４２ｂ及び配線１５６の電気的接続は、電極層１４２ｂ及び配線１５６を直接接触させて行ってもよいし、本実施の形態に示すように間の絶縁層に電極を設けて、該電極を介して行ってもよい。また、間に介する電極は、複数でもよい。
【０１７５】
図５（Ａ）及び図５（Ｂ）において、トランジスタ１６０と、トランジスタ１６２とは、少なくとも一部が重畳するように設けられており、トランジスタ１６０のソース領域またはドレイン領域と結晶性酸化物半導体膜１４４の一部が重畳するように設けられているのが好ましい。また、トランジスタ１６２及び容量素子１６４が、トランジスタ１６０の少なくとも一部と重畳するように設けられている。例えば、容量素子１６４の導電層１４８ｂは、トランジスタ１６０のゲート電極１１０と少なくとも一部が重畳して設けられている。このような平面レイアウトを採用することにより、半導体装置の占有面積の低減を図ることができるため、高集積化を図ることができる。
【０１７６】
次に、図５（Ａ）及び図５（Ｂ）に対応する回路構成の一例を図５（Ｃ）に示す。
【０１７７】
図５（Ｃ）において、第１の配線（１ｓｔ Ｌｉｎｅ）とトランジスタ１６０のソース電極とは、電気的に接続され、第２の配線（２ｎｄ Ｌｉｎｅ）とトランジスタ１６０のドレイン電極とは、電気的に接続されている。また、第３の配線（３ｒｄ Ｌｉｎｅ）とトランジスタ１６２のソース電極またはドレイン電極の一方とは、電気的に接続され、第４の配線（４ｔｈ Ｌｉｎｅ）と、トランジスタ１６２のゲート電極とは、電気的に接続されている。そして、トランジスタ１６０のゲート電極と、トランジスタ１６２のソース電極またはドレイン電極の他方は、容量素子１６４の電極の一方と電気的に接続され、第５の配線（５ｔｈ Ｌｉｎｅ）と、容量素子１６４の電極の他方は電気的に接続されている。
【０１７８】
図５（Ｃ）に示す半導体装置では、トランジスタ１６０のゲート電極の電位が保持可能という特徴を生かすことで、次のように、情報の書き込み、保持、読み出しが可能である。
【０１７９】
情報の書き込みおよび保持について説明する。まず、第４の配線の電位を、トランジスタ１６２がオン状態となる電位にして、トランジスタ１６２をオン状態とする。これにより、第３の配線の電位が、トランジスタ１６０のゲート電極、および容量素子１６４に与えられる。すなわち、トランジスタ１６０のゲート電極には、所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という）のいずれかが与えられるものとする。その後、第４の配線の電位を、トランジスタ１６２がオフ状態となる電位にして、トランジスタ１６２をオフ状態とすることにより、トランジスタ１６０のゲート電極に与えられた電荷が保持される（保持）。
【０１８０】
トランジスタ１６２のオフ電流は極めて小さいため、トランジスタ１６０のゲート電極の電荷は長時間にわたって保持される。
【０１８１】
次に情報の読み出しについて説明する。第１の配線に所定の電位（定電位）を与えた状態で、第５の配線に適切な電位（読み出し電位）を与えると、トランジスタ１６０のゲート電極に保持された電荷量に応じて、第２の配線は異なる電位をとる。一般に、トランジスタ１６０をｎチャネル型とすると、トランジスタ１６０のゲート電極にＨｉｇｈレベル電荷が与えられている場合の見かけのしきい値Ｖｔｈ＿Ｈは、トランジスタ１６０のゲート電極にＬｏｗレベル電荷が与えられている場合の見かけのしきい値Ｖｔｈ＿Ｌより低くなるためである。ここで、見かけのしきい値電圧とは、トランジスタ１６０を「オン状態」とするために必要な第５の配線の電位をいうものとする。したがって、第５の配線の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの中間の電位Ｖ０とすることにより、トランジスタ１６０のゲート電極に与えられた電荷を判別できる。例えば、書き込みにおいて、Ｈｉｇｈレベル電荷が与えられていた場合には、第５の配線の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ１６０は「オン状態」となる。Ｌｏｗレベル電荷が与えられていた場合には、第５の配線の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ１６０は「オフ状態」のままである。このため、第２の配線の電位を見ることで、保持されている情報を読み出すことができる。
【０１８２】
なお、メモリセルをアレイ状に配置して用いる場合、所望のメモリセルの情報のみを読み出せることが必要になる。このような場合、情報を読み出さないメモリセルは、ゲート電極の状態にかかわらずトランジスタ１６０が「オフ状態」となるような電位、つまり、Ｖｔｈ＿Ｈより小さい電位を第５の配線に与えればよい。または、ゲート電極の状態にかかわらずトランジスタ１６０が「オン状態」となるような電位、つまり、Ｖｔｈ＿Ｌより大きい電位を第５の配線に与えればよい。
【０１８３】
本実施の形態に示す半導体装置では、チャネル形成領域に結晶性酸化物半導体（ＣＡＡＣ−ＯＳ）を用いたオフ電流の極めて小さいトランジスタを適用することで、極めて長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。また、電力の供給がない場合（ただし、電位は固定されていることが望ましい）であっても、長期にわたって記憶内容を保持することが可能である。
【０１８４】
また、本実施の形態に示す半導体装置では、情報の書き込みに高い電圧を必要とせず、素子の劣化の問題もない。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注入や、フローティングゲートからの電子の引き抜きを行う必要がないため、ゲート絶縁層の劣化といった問題が全く生じない。すなわち、開示する発明に係る半導体装置では、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信頼性が飛躍的に向上する。さらに、トランジスタのオン状態、オフ状態によって、情報の書き込みが行われるため、高速な動作も容易に実現しうる。
【０１８５】
また、トランジスタ１６２にトレンチ構造を採用することで、トランジスタ１６２の平面面積を縮小できるため、高集積化が可能である。
【０１８６】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【０１８７】
（実施の形態５）
本実施の形態においては、実施の形態１又は実施の形態２に示すトランジスタ１６２を使用し、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置について、実施の形態４に示した構成と異なる構成について、図６及び図７を用いて説明を行う。なお、本実施の形態の半導体装置は、実施の形態１乃至３で示すトランジスタ３２０、トランジスタ３３０、又はトランジスタ３６２を用いることもできる。
【０１８８】
図６（Ａ）は、半導体装置の回路構成の一例を示し、図６（Ｂ）は半導体装置の一例を示す概念図である。まず、図６（Ａ）に示す半導体装置について説明を行い、続けて図６（Ｂ）に示す半導体装置について、以下説明を行う。
【０１８９】
図６（Ａ）に示す半導体装置において、ビット線ＢＬとトランジスタ１６２のソース電極又はドレイン電極とは電気的に接続され、ワード線ＷＬとトランジスタ１６２のゲート電極とは電気的に接続され、トランジスタ１６２のソース電極又はドレイン電極と容量素子２５４の第１の端子とは電気的に接続されている。
【０１９０】
結晶性酸化物半導体（ＣＡＡＣ−ＯＳ）を用いたトランジスタ１６２は、オフ電流が極めて小さいという特徴を有している。このため、トランジスタ１６２をオフ状態とすることで、容量素子２５４の第１の端子の電位（あるいは、容量素子２５４に蓄積された電荷）を極めて長時間にわたって保持することが可能である。また、結晶性酸化物半導体（ＣＡＡＣ−ＯＳ）を用いたトランジスタ１６２では、短チャネル効果が現れにくいというメリットもある。
【０１９１】
次に、図６（Ａ）に示す半導体装置（メモリセル２５０）に、情報の書き込みおよび保持を行う場合について説明する。
【０１９２】
まず、ワード線ＷＬの電位を、トランジスタ１６２がオン状態となる電位として、トランジスタ１６２をオン状態とする。これにより、ビット線ＢＬの電位が、容量素子２５４の第１の端子に与えられる（書き込み）。その後、ワード線ＷＬの電位を、トランジスタ１６２がオフ状態となる電位として、トランジスタ１６２をオフ状態とすることにより、容量素子２５４の第１の端子の電位が保持される（保持）。
【０１９３】
トランジスタ１６２のオフ電流は極めて小さいから、容量素子２５４の第１の端子の電位（あるいは容量素子に蓄積された電荷）は長時間にわたって保持することができる。
【０１９４】
次に、情報の読み出しについて説明する。トランジスタ１６２がオン状態となると、浮遊状態であるビット線ＢＬと容量素子２５４とが導通し、ビット線ＢＬと容量素子２５４の間で電荷が再分配される。その結果、ビット線ＢＬの電位が変化する。ビット線ＢＬの電位の変化量は、容量素子２５４の第１の端子の電位（あるいは容量素子２５４に蓄積された電荷）によって、異なる値をとる。
【０１９５】
例えば、容量素子２５４の第１の端子の電位をＶ、容量素子２５４の容量をＣ、ビット線ＢＬが有する容量成分（以下、ビット線容量とも呼ぶ）をＣＢ、電荷が再分配される前のビット線ＢＬの電位をＶＢ０とすると、電荷が再分配された後のビット線ＢＬの電位は、（ＣＢ×ＶＢ０＋Ｃ×Ｖ）／（ＣＢ＋Ｃ）となる。従って、メモリセル２５０の状態として、容量素子２５４の第１の端子の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２状態をとるとすると、電位Ｖ１を保持している場合のビット線ＢＬの電位（＝ＣＢ×ＶＢ０＋Ｃ×Ｖ１）／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合のビット線ＢＬの電位（＝ＣＢ×ＶＢ０＋Ｃ×Ｖ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。
【０１９６】
そして、ビット線ＢＬの電位を所定の電位と比較することで、情報を読み出すことができる。
【０１９７】
このように、図６（Ａ）に示す半導体装置は、トランジスタ１６２のオフ電流が極めて小さいという特徴から、容量素子２５４に蓄積された電荷は長時間にわたって保持することができる。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。また、電力の供給がない場合であっても、長期にわたって記憶内容を保持することが可能である。
【０１９８】
次に、図６（Ｂ）に示す半導体装置について、説明を行う。
【０１９９】
図６（Ｂ）に示す半導体装置は、上部に記憶回路として図６（Ａ）に示したメモリセル２５０を複数有するメモリセルアレイ２５１（メモリセルアレイ２５１ａ及び２５１ｂ）を有し、下部に、メモリセルアレイ２５１（メモリセルアレイ２５１ａ及び２５１ｂ）を動作させるために必要な周辺回路２５３を有する。なお、周辺回路２５３は、メモリセルアレイ２５１と電気的に接続されている。
【０２００】
図６（Ｂ）に示した構成とすることにより、周辺回路２５３をメモリセルアレイ２５１（メモリセルアレイ２５１ａ及び２５１ｂ）の直下に設けることができるため半導体装置の小型化を図ることができる。
【０２０１】
周辺回路２５３に設けられるトランジスタは、トランジスタ１６２とは異なる半導体材料を用いるのがより好ましい。例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、またはガリウムヒ素等を用いることができ、単結晶半導体を用いることが好ましい。他に、有機半導体材料などを用いてもよい。このような半導体材料を用いたトランジスタは、十分な高速動作が可能である。したがって、該トランジスタにより、高速動作が要求される各種回路（論理回路、駆動回路など）を好適に実現することが可能である。
【０２０２】
なお、図６（Ｂ）に示した半導体装置では、２つのメモリセルアレイ２５１（メモリセルアレイ２５１ａと、メモリセルアレイ２５１ｂ）が積層された構成を例示したが、積層するメモリセルアレイの数はこれに限定されない。３つ以上のメモリセルアレイを積層する構成としても良い。
【０２０３】
次に、図６（Ａ）に示したメモリセル２５０の具体的な構成について図７を用いて説明を行う。
【０２０４】
図７は、メモリセル２５０の構成の一例である。図７（Ａ）に、メモリセル２５０の断面図を、図７（Ｂ）にメモリセル２５０の平面図をそれぞれ示す。ここで、図７（Ａ）は、図７（Ｂ）のＦ１−Ｆ２、及びＧ１−Ｇ２における断面に相当する。
【０２０５】
図７（Ａ）及び図７（Ｂ）に示すトランジスタ１６２は、実施の形態１又は実施の形態２で示した構成と同一であるため、図７（Ａ）、（Ｂ）において図１と同じ箇所は、同じ符号を用いて説明する。
【０２０６】
トランジスタ１６２上には、絶縁層２５６が単層または積層で設けられている。また、絶縁層２５６を介して、トランジスタ１６２の電極層１４２ａと重畳する領域には、導電層２６２が設けられており、電極層１４２ａと、絶縁層２５６と、導電層２６２とによって、容量素子２５４が構成される。すなわち、トランジスタ１６２の電極層１４２ａは、容量素子２５４の一方の電極として機能し、導電層２６２は、容量素子２５４の他方の電極として機能する。
【０２０７】
トランジスタ１６２および容量素子２５４の上には絶縁層２５８が設けられている。そして、絶縁層２５８上にはメモリセル２５０と、隣接するメモリセル２５０を接続するための配線２６０が設けられている。図示しないが、配線２６０は、絶縁層２５６及び絶縁層２５８などに形成された開口を介してトランジスタ１６２の電極層１４２ｂと電気的に接続されている。但し、開口に他の導電層を設け、該他の導電層を介して、配線２６０と電極層１４２ｂとを電気的に接続してもよい。なお、配線２６０は、図６（Ａ）の回路図におけるビット線ＢＬに相当する。
【０２０８】
図７（Ａ）及び図７（Ｂ）において、トランジスタ１６２の電極層１４２ｂは、隣接するメモリセルに含まれるトランジスタのソース電極としても機能することができる。このような平面レイアウトを採用することにより、半導体装置の占有面積の低減を図ることができるため、高集積化を図ることができる。
【０２０９】
以上のように、上部に多層に形成された複数のメモリセルは、結晶性酸化物半導体（ＣＡＡＣ−ＯＳ）を用いたトランジスタにより形成されている。結晶性酸化物半導体（ＣＡＡＣ−ＯＳ）を用いたトランジスタは、オフ電流が小さいため、これを用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。
【０２１０】
このように、酸化物半導体以外の材料を用いたトランジスタ（換言すると、十分な高速動作が可能なトランジスタ）を用いた周辺回路と、酸化物半導体を用いたトランジスタ（より広義には、十分にオフ電流が小さいトランジスタ）を用いた記憶回路とを一体に備えることで、これまでにない特徴を有する半導体装置を実現することができる。また、周辺回路と記憶回路を積層構造とすることにより、半導体装置の集積化を図ることができる。
【０２１１】
また、トランジスタ１６２にトレンチ構造を採用することで、トランジスタ１６２の平面面積を縮小できるため、高集積化が可能である。
【０２１２】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０２１３】
（実施の形態６）
本実施の形態では、先の実施の形態で示した半導体装置を携帯電話、スマートフォン、電子書籍などの携帯機器に応用した場合の例を図８乃至図１１を用いて説明する。
【０２１４】
携帯電話、スマートフォン、電子書籍などの携帯機器においては、画像データの一時記憶などにＳＲＡＭまたはＤＲＡＭが使用されている。ＳＲＡＭまたはＤＲＡＭが使用される理由としてはフラッシュメモリでは応答が遅く、画像処理では不向きであるためである。一方で、ＳＲＡＭまたはＤＲＡＭを画像データの一時記憶に用いた場合、以下の特徴がある。
【０２１５】
通常のＳＲＡＭは、図８（Ａ）に示すように１つのメモリセルがトランジスタ８０１〜８０６の６個のトランジスタで構成されており、それをＸデコーダー８０７、Ｙデコーダー８０８にて駆動している。トランジスタ８０３とトランジスタ８０５、トランジスタ８０４とトランジスタ８０６はインバータを構成し、高速駆動を可能としている。しかし１つのメモリセルが６トランジスタで構成されているため、セル面積が大きいという欠点がある。デザインルールの最小寸法をＦとしたときにＳＲＡＭのメモリセル面積は通常１００〜１５０Ｆ２である。このためＳＲＡＭはビットあたりの単価が各種メモリの中で最も高い。
【０２１６】
それに対して、ＤＲＡＭはメモリセルが図８（Ｂ）に示すようにトランジスタ８１１、保持容量８１２によって構成され、それをＸデコーダー８１３、Ｙデコーダー８１４にて駆動している。１つのセルが１トランジスタ１容量の構成になっており、面積が小さい。ＤＲＡＭのメモリセル面積は通常１０Ｆ２以下である。ただし、ＤＲＡＭは常にリフレッシュが必要であり、書き換えをおこなわない場合でも電力を消費する。
【０２１７】
しかし、先の実施の形態で説明した半導体装置のメモリセル面積は、１０Ｆ２前後であり、且つ頻繁なリフレッシュは不要である。したがって、メモリセル面積が縮小され、且つ消費電力を低減することができる。
【０２１８】
図９に携帯機器のブロック図を示す。図９に示す携帯機器はＲＦ回路９０１、アナログベースバンド回路９０２、デジタルベースバンド回路９０３、バッテリー９０４、電源回路９０５、アプリケーションプロセッサ９０６、フラッシュメモリ９１０、ディスプレイコントローラ９１１、メモリ回路９１２、ディスプレイ９１３、タッチセンサ９１９、音声回路９１７、キーボード９１８などより構成されている。ディスプレイ９１３は表示部９１４、ソースドライバ９１５、ゲートドライバ９１６によって構成されている。アプリケーションプロセッサ９０６はＣＰＵ９０７、ＤＳＰ９０８、インターフェイス９０９（ＩＦ）を有している。一般にメモリ回路９１２はＳＲＡＭまたはＤＲＡＭで構成されており、この部分に先の実施の形態で説明した半導体装置を採用することによって、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力を十分に低減することができる。
【０２１９】
図１０に、ディスプレイのメモリ回路９５０に先の実施の形態で説明した半導体装置を使用した例を示す。図１０に示すメモリ回路９５０は、メモリ９５２、メモリ９５３、スイッチ９５４、スイッチ９５５およびメモリコントローラ９５１により構成されている。また、メモリ回路９５０は、信号線から入力された画像データ（入力画像データ）、メモリ９５２、及びメモリ９５３に記憶されたデータ（記憶画像データ）を読み出し、及び制御を行うディスプレイコントローラ９５６と、ディスプレイコントローラ９５６からの信号により表示するディスプレイ９５７が接続されている。
【０２２０】
まず、ある画像データがアプリケーションプロセッサ（図示しない）によって、形成される（入力画像データＡ）。入力画像データＡは、スイッチ９５４を介してメモリ９５２に記憶される。そしてメモリ９５２に記憶された画像データ（記憶画像データＡ）は、スイッチ９５５、及びディスプレイコントローラ９５６を介してディスプレイ９５７に送られ、表示される。
【０２２１】
入力画像データＡに変更が無い場合、記憶画像データＡは、通常３０〜６０Ｈｚ程度の周期でメモリ９５２からスイッチ９５５を介して、ディスプレイコントローラ９５６により読み出される。
【０２２２】
次に、例えばユーザーが画面を書き換える操作をしたとき（すなわち、入力画像データＡに変更が有る場合）、アプリケーションプロセッサは新たな画像データ（入力画像データＢ）を形成する。入力画像データＢはスイッチ９５４を介してメモリ９５３に記憶される。この間も定期的にメモリ９５２からスイッチ９５５を介して記憶画像データＡは読み出されている。メモリ９５３に新たな画像データ（記憶画像データＢ）を記憶し終わると、ディスプレイ９５７の次のフレームより、記憶画像データＢは読み出され、スイッチ９５５、及びディスプレイコントローラ９５６を介して、ディスプレイ９５７に記憶画像データＢが送られ、表示がおこなわれる。この読み出しはさらに次に新たな画像データがメモリ９５２に記憶されるまで継続される。
【０２２３】
このようにメモリ９５２及びメモリ９５３は交互に画像データの書き込みと、画像データの読み出しを行うことによって、ディスプレイ９５７の表示をおこなう。なお、メモリ９５２及びメモリ９５３はそれぞれ別のメモリには限定されず、１つのメモリを分割して使用してもよい。先の実施の形態で説明した半導体装置をメモリ９５２及びメモリ９５３に採用することによって、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低減することができる。
【０２２４】
図１１に電子書籍のブロック図を示す。図１１はバッテリー１００１、電源回路１００２、マイクロプロセッサ１００３、フラッシュメモリ１００４、音声回路１００５、キーボード１００６、メモリ回路１００７、タッチパネル１００８、ディスプレイ１００９、ディスプレイコントローラ１０１０によって構成される。
【０２２５】
ここでは、図１１のメモリ回路１００７に先の実施の形態で説明した半導体装置を使用することができる。メモリ回路１００７の役割は書籍の内容を一時的に保持する機能を持つ。例えば、ユーザーがハイライト機能を使用する場合、メモリ回路１００７は、ユーザーが指定した箇所の情報を記憶し、保持する。なおハイライト機能とは、ユーザーが電子書籍を読んでいるときに、特定の箇所にマーキング、例えば表示の色を変える、アンダーラインを引く、文字を太くする、文字の書体を変えるなどによって、周囲との違いを示すことである。この情報を長期に保存する場合にはフラッシュメモリ１００４にコピーしても良い。このような場合においても、先の実施の形態で説明した半導体装置を採用することによって、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低減することができる。
【０２２６】
以上のように、本実施の形態に示す携帯機器には、先の実施の形態に係る半導体装置が搭載されている。このため、読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力を低減した携帯機器が実現される。
【０２２７】
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【実施例１】
【０２２８】
本実施例では、トレンチを含む絶縁層を形成し、該トレンチに酸化物半導体膜を形成した試料を作製し、酸化物半導体膜の結晶状態について観察を行った。
【０２２９】
まず、試料として実施例試料１を作製した。
【０２３０】
実施例試料１において、絶縁層としてシリコン基板上にスパッタリング法による酸化シリコン膜を膜厚５００ｎｍ形成した。
【０２３１】
酸化シリコン膜の成膜条件は、ターゲットとして酸化シリコン（ＳｉＯ２）ターゲットを用い、シリコン基板とターゲットの間との距離を６０ｍｍ、圧力０．４Ｐａ、電源２ｋＷ、アルゴン及び酸素（アルゴン流量２５ｓｃｃｍ：酸素流量２５ｓｃｃｍ）雰囲気下、基板温度１００℃とした。
【０２３２】
酸化シリコン膜上にフォトリソグラフィ工程によりレジストマスクを形成し、レジストマスクを用いて酸化シリコン膜をエッチングしトレンチとなる溝部を形成した。エッチング工程としては、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法により、エッチングガスとして三フッ化メタン（ＣＨＦ３）、ヘリウム（Ｈｅ）、及びメタン（ＣＨ４）（ＣＨＦ３：Ｈｅ：ＣＨ４＝２２．５ｓｃｃｍ：１２７．５ｓｃｃｍ：５ｓｃｃｍ）を用い、電源電力４７５Ｗ、バイアス電力３００Ｗ、圧力３．０Ｐａ、基板温度７０℃で行った。溝部の断面における側面（内壁）の長さ（図１（Ｂ）におけるトレンチの深さｄ）の２倍及び底部の長さ（図１（Ｂ）における長さＬ）の合計は約３５０ｎｍとした。
【０２３３】
次に溝部が設けられた酸化シリコン膜にアルゴンを用いたプラズマ処理を行い、溝部の上端コーナ部を曲率半径が２０ｎｍ以上６０ｎｍ以下の曲面状に加工した。
【０２３４】
本実施例における、溝部が設けられた酸化シリコン膜に行ったプラズマ処理の条件は、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）装置により、ガスとしてアルゴン（Ａｒ＝１００ｓｃｃｍ）を用い、電源電力５００Ｗ、バイアス電力１００Ｗ、圧力１．３５Ｐａ、基板温度−１０℃で、１８０秒間とした。
【０２３５】
以上の工程で曲率半径が２０ｎｍ以上６０ｎｍ以下の曲面状の上端コーナ部を有するトレンチが設けられた酸化シリコン膜を形成した。なお、該プラズマ処理により、酸化シリコン膜の表面の平坦化処理も行った。
【０２３６】
酸化シリコン膜上から剥離液を用いてレジストマスクを除去し、トレンチの底面、上端コーナ部、下端コーナ部、及び内壁面に接して酸化シリコン膜上に酸化物半導体膜を形成した。酸化物半導体膜として、スパッタリング法によりＩｎ−Ｇａ−Ｚｎ−Ｏ膜を膜厚４０ｎｍで形成した。
【０２３７】
実施例試料１では、基板を４００℃に加熱しながら酸化物半導体膜の成膜を行った。なお、実施例試料１のＩｎ−Ｇａ−Ｚｎ−Ｏ膜の成膜条件は、組成比としてＩｎ：Ｇａ：Ｚｎ＝１：１：１［ａｔｏｍ比］の酸化物ターゲットを用い、シリコン基板とターゲットとの間の距離を６０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、アルゴン及び酸素（アルゴン流量３０ｓｃｃｍ：酸素流量１５ｓｃｃｍ）雰囲気下、基板温度４００℃とした。酸化物半導体膜の成膜に用いるアルゴン及び酸素は、水、水素などが含まれないことが好ましい。例えば、アルゴンの純度を９Ｎ、露点−１２１℃、水０．１ｐｐｂ、水素０．５ｐｐｂ、酸素の純度を８Ｎ、露点−１１２℃、水１ｐｐｂ、水素１ｐｐｂが好ましい。
【０２３８】
以上の工程で得られた実施例試料１において、端面を切り出し、高分解能透過電子顕微鏡（日立ハイテクノロジーズ製「Ｈ９０００−ＮＡＲ」：ＴＥＭ）で加速電圧を３００ｋＶとし、上端コーナ部の断面観察を行った。図１６（Ａ）に実施例試料１の倍率２００万倍のＴＥＭ像、図１６（Ｂ）に実施例試料１の倍率８００万倍のＴＥＭ像をそれぞれ示す。
【０２３９】
図１６（Ａ）に示すように、トレンチにおける上端コーナ部は曲面状であり、該曲率半径は２０ｎｍ以上６０ｎｍ以下であった。そして曲面状の上端コーナ部には、表面に概略垂直なｃ軸を有している結晶を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜（ＣＡＡＣ−ＯＳ膜）が確認できる。表面に概略垂直なｃ軸を有している結晶は高倍率の図１６（Ｂ）でより顕著であり、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜中に上端コーナ部の曲面に沿って幾層に重なる層状のＩｎ−Ｇａ−Ｚｎ−Ｏの結晶状態が確認できた。
【０２４０】
このことから、実施例試料１において、トレンチの上端コーナ部に接して成膜された酸化物半導体膜は、表面に概略垂直なｃ軸を有している結晶を含む結晶性酸化物半導体膜（ＣＡＡＣ−ＯＳ膜）であり、そのＣＡＡＣ−ＯＳ膜の成長面は曲面状の上端コーナ部において連続性を有することが確認できた。
【０２４１】
以上のような、表面に概略垂直なｃ軸を有している結晶を含む結晶性酸化物半導体膜（ＣＡＡＣ−ＯＳ膜）をトレンチに設けたトランジスタは、可視光や紫外光の照射によるトランジスタの電気的特性変化、及び短チャネル効果がより抑制できる。従って、信頼性の高い微細化された半導体装置を提供することができる。
【実施例２】
【０２４２】
本実施例では、トレンチを含む絶縁層を形成し、該トレンチに酸化物半導体膜を形成した試料を作製し、酸化物半導体膜の結晶状態について観察を行った。
【０２４３】
まず、試料として作製工程が異なる、実施例試料２−１、及び実施例試料２−２の２種類を作製した。
【０２４４】
実施例試料２−１、及び実施例試料２−２において、絶縁層としてシリコン基板上にスパッタリング法による酸化シリコン膜を膜厚５００ｎｍ形成した。
【０２４５】
酸化シリコン膜の成膜条件は、ターゲットとして酸化シリコン（ＳｉＯ２）ターゲットを用い、シリコン基板とターゲットの間との距離を６０ｍｍ、圧力０．４Ｐａ、電源２ｋＷ、アルゴン及び酸素（アルゴン流量２５ｓｃｃｍ：酸素流量２５ｓｃｃｍ）雰囲気下、基板温度１００℃とした。
【０２４６】
酸化シリコン膜上にフォトリソグラフィ工程によりレジストマスクを形成し、レジストマスクを用いて酸化シリコン膜をエッチングしトレンチを形成した。エッチング工程としては、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法により、エッチングガスとして三フッ化メタン（ＣＨＦ３）、ヘリウム（Ｈｅ）、及びメタン（ＣＨ４）（ＣＨＦ３：Ｈｅ：ＣＨ４＝２２．５ｓｃｃｍ：１２７．５ｓｃｃｍ：５ｓｃｃｍ）を用い、電源電力４７５Ｗ、バイアス電力３００Ｗ、圧力３．５Ｐａ、基板温度７０℃で、９６秒間行った。トレンチの断面における側面（内壁）の長さ（図１（Ｂ）におけるトレンチの深さｄ）の２倍と底部の長さ（図１（Ｂ）における長さＬ）の合計は約３５０ｎｍとした。
【０２４７】
酸化シリコン膜上から剥離液を用いてレジストマスクを除去し、トレンチの底面、下端コーナ部、及び内壁面に接して酸化シリコン膜上に酸化物半導体膜を形成した。酸化物半導体膜として、スパッタリング法によりＩｎ−Ｇａ−Ｚｎ−Ｏ膜を膜厚４０ｎｍ形成した。
【０２４８】
実施例試料２−１では、基板を４００℃に加熱しながら酸化物半導体膜の成膜を行った。なお、実施例試料２−１のＩｎ−Ｇａ−Ｚｎ−Ｏ膜の成膜条件は、組成比としてＩｎ：Ｇａ：Ｚｎ＝１：１：１［ａｔｏｍ比］の酸化物ターゲットを用い、シリコン基板とターゲットとの間の距離を６０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、アルゴン及び酸素（アルゴン流量３０ｓｃｃｍ：酸素流量１５ｓｃｃｍ）雰囲気下、基板温度４００℃とした。
【０２４９】
一方、実施例試料２−２では、基板を２００℃に加熱しながら酸化物半導体膜の成膜を行い、成膜後窒素雰囲気下、６００℃で１時間加熱処理を行った。なお、実施例試料２−２のＩｎ−Ｇａ−Ｚｎ−Ｏ膜の成膜条件は、組成比としてＩｎ：Ｇａ：Ｚ＝１：１：１［ａｔｏｍ比］の酸化物ターゲットを用い、シリコン基板とターゲットとの間の距離を６０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、アルゴン及び酸素（アルゴン流量３０ｓｃｃｍ：酸素流量１５ｓｃｃｍ）雰囲気下、基板温度２００℃とした。
【０２５０】
以上の工程で得られた実施例試料２−１及び実施例試料２−２において、端面を切り出し、高分解能透過電子顕微鏡（日立ハイテクノロジーズ製「Ｈ９０００−ＮＡＲ」：ＴＥＭ）で加速電圧を３００ｋＶとし、下端コーナ部の断面観察を行った。図１７（Ａ）に実施例試料２−１の倍率２００万倍のＴＥＭ像、図１７（Ｂ）に実施例試料２−１の倍率８００万倍のＴＥＭ像、図１８（Ａ）に実施例試料２−２の倍率２００万倍のＴＥＭ像、図１８（Ｂ）に実施例試料２−２の倍率８００万倍のＴＥＭ像をそれぞれ示す。
【０２５１】
図１７（Ａ）及び図１８（Ａ）に示すように、トレンチにおける下端コーナ部は曲面状であり、該曲率半径は２０ｎｍ以上３０ｎｍ以下であった。そして曲面状の下端コーナ部には、表面に概略垂直なｃ軸を有している結晶を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜（ＣＡＡＣ−ＯＳ膜）が確認できる。表面に概略垂直なｃ軸を有している結晶は高倍率の図１７（Ｂ）及び図１８（Ｂ）でより顕著であり、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜中に下端コーナ部の曲面に沿って幾層に重なる層状のＩｎ−Ｇａ−Ｚｎ−Ｏの結晶状態が確認できた。
【０２５２】
このことから、実施例試料２−１及び実施例試料２−２において、トレンチの下端コーナ部に接して成膜された酸化物半導体膜は、表面に概略垂直なｃ軸を有している結晶を含む結晶性酸化物半導体膜（ＣＡＡＣ−ＯＳ膜）であり、そのＣＡＡＣ−ＯＳ膜の成長面は曲面状の下端コーナ部において連続性を有することが確認できた。
【０２５３】
以上のような、表面に概略垂直なｃ軸を有している結晶を含む結晶性酸化物半導体膜（ＣＡＡＣ−ＯＳ膜）をトレンチに設けたトランジスタは、可視光や紫外光の照射によるトランジスタの電気的特性変化、及び短チャネル効果がより抑制できる。従って、信頼性の高い微細化された半導体装置を提供することができる。
【符号の説明】
【０２５４】
１００ 基板
１０６ 素子分離絶縁層
１０８ ゲート絶縁層
１１０ ゲート電極
１１６ チャネル形成領域
１２０ 不純物領域
１２４ 金属化合物領域
１２８ 絶縁層
１３０ 絶縁層
１３１ トレンチ
１４２ａ 電極層
１４２ｂ 電極層
１４４ 結晶性酸化物半導体膜
１４６ ゲート絶縁層
１４８ ゲート電極層
１４８ｂ 導電層
１５０ 絶縁層
１５２ 絶縁層
１５６ 配線
１６０ トランジスタ
１６２ トランジスタ
１６４ 容量素子
２５０ メモリセル
２５１ メモリセルアレイ
２５１ａ メモリセルアレイ
２５１ｂ メモリセルアレイ
２５３ 周辺回路
２５４ 容量素子
２５６ 絶縁層
２５８ 絶縁層
２６０ 配線
２６２ 導電層
３００ 下端コーナ部
３０２ 非晶質酸化物半導体膜
３０４ａ 配線層
３０４ｂ 配線層
３０６ 絶縁層
３０８ 平坦化絶縁膜
３１０ 絶縁層
３１１ 金属層
３１２ 絶縁層
３１３ レジストマスク
３１４ 溝部
３１５ レジストマスク
３１６ プラズマ処理
３２０ トランジスタ
３３０ トランジスタ
３４０ 下端コーナ部
３４４ 結晶性酸化物半導体膜
３４８ ゲート電極層
３５０ 上端コーナ部
３５１ トレンチ
３６０ 絶縁層
３６２ トランジスタ
８０１ トランジスタ
８０３ トランジスタ
８０４ トランジスタ
８０５ トランジスタ
８０６ トランジスタ
８０７ Ｘデコーダー
８０８ Ｙデコーダー
８１１ トランジスタ
８１２ 保持容量
８１３ Ｘデコーダー
８１４ Ｙデコーダー
９０１ ＲＦ回路
９０２ アナログベースバンド回路
９０３ デジタルベースバンド回路
９０４ バッテリー
９０５ 電源回路
９０６ アプリケーションプロセッサ
９０７ ＣＰＵ
９０８ ＤＳＰ
９０９ インターフェイス
９１０ フラッシュメモリ
９１１ ディスプレイコントローラ
９１２ メモリ回路
９１３ ディスプレイ
９１４ 表示部
９１５ ソースドライバ
９１６ ゲートドライバ
９１７ 音声回路
９１８ キーボード
９１９ タッチセンサ
９５０ メモリ回路
９５１ メモリコントローラ
９５２ メモリ
９５３ メモリ
９５４ スイッチ
９５５ スイッチ
９５６ ディスプレイコントローラ
９５７ ディスプレイ
１００１ バッテリー
１００２ 電源回路
１００３ マイクロプロセッサ
１００４ フラッシュメモリ
１００５ 音声回路
１００６ キーボード
１００７ メモリ回路
１００８ タッチパネル
１００９ ディスプレイ
１０１０ ディスプレイコントローラ
【特許請求の範囲】
【請求項１】
絶縁層に設けられた下端コーナ部及び曲面状の上端コーナ部を含むトレンチと、
前記トレンチの底面、内壁面、前記下端コーナ部、及び前記上端コーナ部に接する酸化物半導体膜と、
前記酸化物半導体膜上にゲート絶縁層と、
前記ゲート絶縁層上にゲート電極層とを有し、
前記上端コーナ部の曲率半径は２０ｎｍ以上６０ｎｍ以下であり、
前記酸化物半導体膜は、少なくとも前記上端コーナ部において前記酸化物半導体膜の表面に概略垂直なｃ軸を有している結晶を含むことを特徴とする半導体装置。
【請求項２】
絶縁層に設けられた曲面状の下端コーナ部及び曲面状の上端コーナ部を含むトレンチと、
前記トレンチの底面、内壁面、前記下端コーナ部、及び前記上端コーナ部に接する酸化物半導体膜と、
前記酸化物半導体膜上にゲート絶縁層と、
前記ゲート絶縁層上にゲート電極層とを有し、
前記上端コーナ部の曲率半径は２０ｎｍ以上６０ｎｍ以下であり、
前記下端コーナ部の曲率半径は２０ｎｍ以上６０ｎｍ以下であり、
前記酸化物半導体膜は、少なくとも前記下端コーナ部及び前記上端コーナ部において前記酸化物半導体膜の表面に概略垂直なｃ軸を有している結晶を含むことを特徴とする半導体装置。
【請求項３】
絶縁層に設けられた下端コーナ部及び曲面状の上端コーナ部を含むトレンチと、
前記トレンチの底面、内壁面、前記下端コーナ部、及び前記上端コーナ部に接する酸化物半導体膜と、
前記酸化物半導体膜上にソース電極層及びドレイン電極層と、
前記酸化物半導体膜、前記ソース電極層、及び前記ドレイン電極層上にゲート絶縁層と、
前記ゲート絶縁層上にゲート電極層とを有し、
前記上端コーナ部の曲率半径は２０ｎｍ以上６０ｎｍ以下であり、
前記酸化物半導体膜は、少なくとも前記上端コーナ部において前記酸化物半導体膜の表面に概略垂直なｃ軸を有している結晶を含むことを特徴とする半導体装置。
【請求項４】
絶縁層に設けられた曲面状の下端コーナ部及び曲面状の上端コーナ部を含むトレンチと、
前記トレンチの底面、内壁面、前記下端コーナ部、及び前記上端コーナ部に接する酸化物半導体膜と、
前記酸化物半導体膜上にソース電極層及びドレイン電極層と、
前記酸化物半導体膜、前記ソース電極層、及び前記ドレイン電極層上にゲート絶縁層と、
前記ゲート絶縁層上にゲート電極層とを有し、
前記上端コーナ部の曲率半径は２０ｎｍ以上６０ｎｍ以下であり、
前記下端コーナ部の曲率半径は２０ｎｍ以上６０ｎｍ以下であり、
前記酸化物半導体膜は、少なくとも前記下端コーナ部及び前記上端コーナ部において前記酸化物半導体膜の表面に概略垂直なｃ軸を有している結晶を含むことを特徴とする半導体装置。
【請求項５】
請求項１乃至４のいずれか一項において、前記上端コーナ部における前記絶縁層の表面の平均面粗さは０．１ｎｍ以上０．５ｎｍ未満であることを特徴とする半導体装置。
【請求項６】
請求項１乃至５のいずれか一項において、前記下端コーナ部における前記絶縁層の表面の平均面粗さは０．１ｎｍ以上０．５ｎｍ未満であることを特徴とする半導体装置。
【請求項７】
請求項１乃至５のいずれか一項において、前記酸化物半導体膜が接する前記絶縁層の表面の平均面粗さは０．１ｎｍ以上０．５ｎｍ未満であることを特徴とする半導体装置。
【請求項８】
請求項１乃至７のいずれか一項において、前記ゲート電極層は、前記トレンチ内を充填することを特徴とする半導体装置。
【請求項９】
下端コーナ部及び曲率半径が２０ｎｍ以上６０ｎｍ以下の曲面状に加工された上端コーナ部を含むトレンチが設けられた絶縁層を形成し、
前記トレンチの底面、内壁面、前記下端コーナ部、及び前記上端コーナ部に接して酸化物半導体膜を形成し、
前記酸化物半導体膜上にゲート絶縁層を形成し、
前記ゲート絶縁層上にゲート電極層を形成し、
前記酸化物半導体膜は、少なくとも前記上端コーナ部において前記酸化物半導体膜の表面に概略垂直なｃ軸を有している結晶を含むことを特徴とする半導体装置の作製方法。
【請求項１０】
下端コーナ部及び曲率半径が２０ｎｍ以上６０ｎｍ以下の曲面状に加工された上端コーナ部を含むトレンチが設けられた絶縁層を形成し、
前記絶縁層を加熱しながら、前記トレンチの底面、内壁面、前記下端コーナ部、及び前記上端コーナ部に接して、少なくとも前記上端コーナ部において表面に概略垂直なｃ軸を有している結晶を含む酸化物半導体膜を形成し、
前記酸化物半導体膜上にゲート絶縁層を形成し、
前記ゲート絶縁層上にゲート電極層を形成することを特徴とする半導体装置の作製方法。
【請求項１１】
下端コーナ部及び曲率半径が２０ｎｍ以上６０ｎｍ以下の曲面状に加工された上端コーナ部を含むトレンチが設けられた絶縁層を形成し、
前記トレンチの底面、内壁面、前記下端コーナ部、及び前記上端コーナ部に接して非晶質酸化物半導体膜を形成し、
前記非晶質酸化物半導体膜に加熱処理を行い少なくとも前記上端コーナ部において表面に概略垂直なｃ軸を有している結晶を含む酸化物半導体膜を形成し、
前記酸化物半導体膜上にゲート絶縁層を形成し、
前記ゲート絶縁層上にゲート電極層を形成することを特徴とする半導体装置の作製方法。
【請求項１２】
請求項９乃至１１のいずれか一項において、プラズマ処理を行って、前記絶縁層の上端コーナ部を曲率半径が２０ｎｍ以上６０ｎｍ以下の曲面状に加工することを特徴とする半導体装置の作製方法。
【請求項１３】
請求項９乃至１２のいずれか一項において、前記下端コーナ部を曲率半径が２０ｎｍ以上６０ｎｍ以下の曲面状に加工することを特徴とする半導体装置の作製方法。
【請求項１】
絶縁層に設けられた下端コーナ部及び曲面状の上端コーナ部を含むトレンチと、
前記トレンチの底面、内壁面、前記下端コーナ部、及び前記上端コーナ部に接する酸化物半導体膜と、
前記酸化物半導体膜上にゲート絶縁層と、
前記ゲート絶縁層上にゲート電極層とを有し、
前記上端コーナ部の曲率半径は２０ｎｍ以上６０ｎｍ以下であり、
前記酸化物半導体膜は、少なくとも前記上端コーナ部において前記酸化物半導体膜の表面に概略垂直なｃ軸を有している結晶を含むことを特徴とする半導体装置。
【請求項２】
絶縁層に設けられた曲面状の下端コーナ部及び曲面状の上端コーナ部を含むトレンチと、
前記トレンチの底面、内壁面、前記下端コーナ部、及び前記上端コーナ部に接する酸化物半導体膜と、
前記酸化物半導体膜上にゲート絶縁層と、
前記ゲート絶縁層上にゲート電極層とを有し、
前記上端コーナ部の曲率半径は２０ｎｍ以上６０ｎｍ以下であり、
前記下端コーナ部の曲率半径は２０ｎｍ以上６０ｎｍ以下であり、
前記酸化物半導体膜は、少なくとも前記下端コーナ部及び前記上端コーナ部において前記酸化物半導体膜の表面に概略垂直なｃ軸を有している結晶を含むことを特徴とする半導体装置。
【請求項３】
絶縁層に設けられた下端コーナ部及び曲面状の上端コーナ部を含むトレンチと、
前記トレンチの底面、内壁面、前記下端コーナ部、及び前記上端コーナ部に接する酸化物半導体膜と、
前記酸化物半導体膜上にソース電極層及びドレイン電極層と、
前記酸化物半導体膜、前記ソース電極層、及び前記ドレイン電極層上にゲート絶縁層と、
前記ゲート絶縁層上にゲート電極層とを有し、
前記上端コーナ部の曲率半径は２０ｎｍ以上６０ｎｍ以下であり、
前記酸化物半導体膜は、少なくとも前記上端コーナ部において前記酸化物半導体膜の表面に概略垂直なｃ軸を有している結晶を含むことを特徴とする半導体装置。
【請求項４】
絶縁層に設けられた曲面状の下端コーナ部及び曲面状の上端コーナ部を含むトレンチと、
前記トレンチの底面、内壁面、前記下端コーナ部、及び前記上端コーナ部に接する酸化物半導体膜と、
前記酸化物半導体膜上にソース電極層及びドレイン電極層と、
前記酸化物半導体膜、前記ソース電極層、及び前記ドレイン電極層上にゲート絶縁層と、
前記ゲート絶縁層上にゲート電極層とを有し、
前記上端コーナ部の曲率半径は２０ｎｍ以上６０ｎｍ以下であり、
前記下端コーナ部の曲率半径は２０ｎｍ以上６０ｎｍ以下であり、
前記酸化物半導体膜は、少なくとも前記下端コーナ部及び前記上端コーナ部において前記酸化物半導体膜の表面に概略垂直なｃ軸を有している結晶を含むことを特徴とする半導体装置。
【請求項５】
請求項１乃至４のいずれか一項において、前記上端コーナ部における前記絶縁層の表面の平均面粗さは０．１ｎｍ以上０．５ｎｍ未満であることを特徴とする半導体装置。
【請求項６】
請求項１乃至５のいずれか一項において、前記下端コーナ部における前記絶縁層の表面の平均面粗さは０．１ｎｍ以上０．５ｎｍ未満であることを特徴とする半導体装置。
【請求項７】
請求項１乃至５のいずれか一項において、前記酸化物半導体膜が接する前記絶縁層の表面の平均面粗さは０．１ｎｍ以上０．５ｎｍ未満であることを特徴とする半導体装置。
【請求項８】
請求項１乃至７のいずれか一項において、前記ゲート電極層は、前記トレンチ内を充填することを特徴とする半導体装置。
【請求項９】
下端コーナ部及び曲率半径が２０ｎｍ以上６０ｎｍ以下の曲面状に加工された上端コーナ部を含むトレンチが設けられた絶縁層を形成し、
前記トレンチの底面、内壁面、前記下端コーナ部、及び前記上端コーナ部に接して酸化物半導体膜を形成し、
前記酸化物半導体膜上にゲート絶縁層を形成し、
前記ゲート絶縁層上にゲート電極層を形成し、
前記酸化物半導体膜は、少なくとも前記上端コーナ部において前記酸化物半導体膜の表面に概略垂直なｃ軸を有している結晶を含むことを特徴とする半導体装置の作製方法。
【請求項１０】
下端コーナ部及び曲率半径が２０ｎｍ以上６０ｎｍ以下の曲面状に加工された上端コーナ部を含むトレンチが設けられた絶縁層を形成し、
前記絶縁層を加熱しながら、前記トレンチの底面、内壁面、前記下端コーナ部、及び前記上端コーナ部に接して、少なくとも前記上端コーナ部において表面に概略垂直なｃ軸を有している結晶を含む酸化物半導体膜を形成し、
前記酸化物半導体膜上にゲート絶縁層を形成し、
前記ゲート絶縁層上にゲート電極層を形成することを特徴とする半導体装置の作製方法。
【請求項１１】
下端コーナ部及び曲率半径が２０ｎｍ以上６０ｎｍ以下の曲面状に加工された上端コーナ部を含むトレンチが設けられた絶縁層を形成し、
前記トレンチの底面、内壁面、前記下端コーナ部、及び前記上端コーナ部に接して非晶質酸化物半導体膜を形成し、
前記非晶質酸化物半導体膜に加熱処理を行い少なくとも前記上端コーナ部において表面に概略垂直なｃ軸を有している結晶を含む酸化物半導体膜を形成し、
前記酸化物半導体膜上にゲート絶縁層を形成し、
前記ゲート絶縁層上にゲート電極層を形成することを特徴とする半導体装置の作製方法。
【請求項１２】
請求項９乃至１１のいずれか一項において、プラズマ処理を行って、前記絶縁層の上端コーナ部を曲率半径が２０ｎｍ以上６０ｎｍ以下の曲面状に加工することを特徴とする半導体装置の作製方法。
【請求項１３】
請求項９乃至１２のいずれか一項において、前記下端コーナ部を曲率半径が２０ｎｍ以上６０ｎｍ以下の曲面状に加工することを特徴とする半導体装置の作製方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【公開番号】特開２０１２−２３５１０７（Ｐ２０１２−２３５１０７Ａ）
【公開日】平成２４年１１月２９日（２０１２．１１．２９）
【国際特許分類】
【出願番号】特願２０１２−９５２８２（Ｐ２０１２−９５２８２）
【出願日】平成２４年４月１９日（２０１２．４．１９）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２４年１１月２９日（２０１２．１１．２９）
【国際特許分類】
【出願日】平成２４年４月１９日（２０１２．４．１９）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]