【課題】非選択期間において、出力信号のノイズが小さく、且つトランジスタの特性劣化を抑制できる液晶表示装置の駆動回路を提供する。
【解決手段】第１のトランジスタ、第２のトランジスタ、第３のトランジスタ及び第４のトランジスタを設け、第１のトランジスタにおいて、第１端子を第１の配線に接続し、第２端子を第２のトランジスタのゲート端子に接続し、ゲート端子を第５の配線に接続し、第２のトランジスタにおいて第１端子を第３の配線に接続し、第２端子を第６の配線に接続し、第３のトランジスタにおいて第１端子を第２の配線に接続し、第２端子を第２のトランジスタのゲート端子に接続し、ゲート端子を第４の配線に接続し、第４のトランジスタにおいて第１端子を第２の配線に接続し、第２端子を第６の配線に接続し、ゲート端子を第４の配線に接続する。

【特許請求の範囲】
【請求項１】
第１乃至第４のトランジスタと、第１乃至第６の配線と、を有し、
前記第１乃至第４のトランジスタは、各々、化合物半導体を有し、
前記第１のトランジスタのソース又はドレインの一方は、前記第１の配線と電気的に接続され、
前記第１のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのゲートと電気的に接続され、
前記第１のトランジスタのゲートは、前記第５の配線と電気的に接続され、
前記第２のトランジスタのソース又はドレインの一方は、前記第３の配線と電気的に接続され、
前記第２のトランジスタのソース又はドレインの他方は、前記第６の配線と電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、前記第２の配線と電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのゲートと電気的に接続され、
前記第３のトランジスタのゲートは、前記第４の配線と電気的に接続され、
前記第４のトランジスタのソース又はドレインの一方は、前記第２の配線と電気的に接続され、
前記第４のトランジスタのソース又はドレインの他方は、前記第６の配線と電気的に接続され、
前記第４のトランジスタのゲートは、前記第４の配線と電気的に接続され、
前記第１のトランジスタのチャネル幅は、前記第２のトランジスタのチャネル幅よりも小さい値を有し、
前記第３のトランジスタのチャネル幅は、前記第２のトランジスタのチャネル幅よりも小さい値を有し、
前記第４のトランジスタのチャネル幅は、前記第２のトランジスタのチャネル幅よりも小さい値を有することを特徴とする半導体装置。
【請求項２】
第１乃至第５のトランジスタと、第１乃至第７の配線と、を有し、
前記第１乃至第５のトランジスタは、各々、化合物半導体を有し、
前記第１のトランジスタのソース又はドレインの一方は、前記第１の配線と電気的に接続され、
前記第１のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのゲートと電気的に接続され、
前記第１のトランジスタのゲートは、前記第５の配線と電気的に接続され、
前記第２のトランジスタのソース又はドレインの一方は、前記第３の配線と電気的に接続され、
前記第２のトランジスタのソース又はドレインの他方は、前記第６の配線と電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、前記第２の配線と電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのゲートと電気的に接続され、
前記第３のトランジスタのゲートは、前記第４の配線と電気的に接続され、
前記第４のトランジスタのソース又はドレインの一方は、前記第２の配線と電気的に接続され、
前記第４のトランジスタのソース又はドレインの他方は、前記第６の配線と電気的に接続され、
前記第４のトランジスタのゲートは、前記第４の配線と電気的に接続され、
前記第５のトランジスタのソース又はドレインの一方は、前記第２の配線と電気的に接続され、
前記第５のトランジスタのソース又はドレインの他方は、前記第６の配線と電気的に接続され、
前記第５のトランジスタのゲートは、前記第７の配線と電気的に接続され、
前記第１のトランジスタのチャネル幅は、前記第２のトランジスタのチャネル幅よりも小さい値を有し、
前記第３のトランジスタのチャネル幅は、前記第２のトランジスタのチャネル幅よりも小さい値を有し、
前記第４のトランジスタのチャネル幅は、前記第２のトランジスタのチャネル幅よりも小さい値を有することを特徴とする半導体装置。
【請求項３】
第１乃至第５のトランジスタと、第１乃至第７の配線と、を有し、
前記第１乃至第５のトランジスタは、各々、化合物半導体を有し、
前記第１のトランジスタのソース又はドレインの一方は、前記第１の配線と電気的に接続され、
前記第１のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのゲートと電気的に接続され、
前記第１のトランジスタのゲートは、前記第５の配線と電気的に接続され、
前記第２のトランジスタのソース又はドレインの一方は、前記第３の配線と電気的に接続され、
前記第２のトランジスタのソース又はドレインの他方は、前記第６の配線と電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、前記第２の配線と電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのゲートと電気的に接続され、
前記第３のトランジスタのゲートは、前記第４の配線と電気的に接続され、
前記第４のトランジスタのソース又はドレインの一方は、前記第２の配線と電気的に接続され、
前記第４のトランジスタのソース又はドレインの他方は、前記第６の配線と電気的に接続され、
前記第４のトランジスタのゲートは、前記第４の配線と電気的に接続され、
前記第５のトランジスタのソース又はドレインの一方は、前記第２の配線と電気的に接続され、
前記第５のトランジスタのソース又はドレインの他方は、前記第６の配線と電気的に接続され、
前記第５のトランジスタのゲートは、前記第７の配線と電気的に接続されることを特徴とする半導体装置。
【請求項４】
請求項１乃至請求項３のいずれか一項において、
容量素子を有し、
前記容量素子の第１の電極は、前記第２のトランジスタのゲートと電気的に接続され、
前記容量素子の第２の電極は、前記第２のトランジスタのソース又はドレインの他方と電気的に接続されることを特徴とする半導体装置。
【請求項５】
請求項１乃至請求項４のいずれか一項において、
前記化合物半導体は、Ｉｎ及びＺｎを含むことを特徴とする半導体装置。
【請求項６】
請求項１乃至請求項４のいずれか一項において、
前記化合物半導体は、ＩｎＧａＺｎＯを含むことを特徴とする半導体装置。
【請求項７】
請求項１乃至請求項４のいずれか一項において、
前記化合物半導体は、ａ−ＩｎＧａＺｎＯを含むことを特徴とする半導体装置。
【請求項８】
請求項１乃至請求項７のいずれか一項に記載の半導体装置を含む駆動回路と、
画素と、を有し、
前記画素は、表示素子を有し、
前記画素は、前記駆動回路と電気的に接続されていることを特徴とする表示装置。
【請求項９】
請求項１乃至請求項７のいずれか一項に記載の半導体装置を含む駆動回路と、
画素と、を有し、
前記画素は、発光素子を有し、
前記画素は、前記駆動回路と電気的に接続されていることを特徴とする表示装置。
【請求項１０】
請求項１乃至請求項７のいずれか一項に記載の半導体装置を含む駆動回路と、
画素と、を有し、
前記画素は、液晶素子を有し、
前記画素は、前記駆動回路と電気的に接続されていることを特徴とする液晶表示装置。
【請求項１１】
請求項１乃至請求項７のいずれか一項に記載の半導体装置、請求項８若しくは請求項９に記載の表示装置、又は請求項１０に記載の液晶表示装置と、
ＦＰＣと、を有する表示モジュール。
【請求項１２】
請求項１乃至請求項７のいずれか一項に記載の半導体装置、請求項８若しくは請求項９に記載の表示装置、請求項１０に記載の液晶表示装置、又は請求項１１に記載の表示モジュールと、
操作スイッチ、バッテリー、アンテナ又は筐体と、を有する電子機器。
【請求項１３】
請求項１乃至請求項７のいずれか一項に記載の半導体装置、請求項８若しくは請求項９に記載の表示装置、請求項１０に記載の液晶表示装置、又は請求項１１に記載の表示モジュールを有する電子機器。

【図１】

【図２】

【図３】

【図４】

【図５】

【図６】

【図７】

【図８】

【図９】

【図１０】

【図１１】

【図１２】

【図１３】

【図１４】

【図１５】

【図１６】

【図１７】

【図１８】

【図１９】

【図２０】

【図２１】

【図２２】

【図２３】

【図２４】

【図２５】

【図２６】

【図２７】

【図２８】

【図２９】

【図３０】

【図３１】

【図３２】

【図３３】

【図３４】

【図３５】

【図３６】

【図３７】

【図３８】

【図３９】

【図４０】

【図４１】

【図４２】

【図４３】

【図４４】

【図４５】

【図４６】

【図４７】

【図４８】

【図４９】

【図５０】

【図５１】

【図５２】

【図５３】

【図５４】

【図５５】

【図５６】

【図５７】

【図５８】

【図５９】

【図６０】

【図６１】

【図６２】

【図６３】

【図６４】

【図６５】

【図６６】

【図６７】

【図６８】

【図６９】

【図７０】

【図７１】

【図７２】

【図７３】

【図７４】

【図７５】

【図７６】

【図７７】

【図７８】

【図７９】

【図８０】

【図８１】

【図８２】

【図８３】

【図８４】

【図８５】

【図８６】

【図８７】

【図８８】

【図８９】

【図９０】

【図９１】

【図９２】

【図９３】

【図９４】

【図９５】

【図９６】

【図９７】

【図９８】

【図９９】

【図１００】

【図１０１】

【図１０２】

【図１０３】

【図１０４】

【図１０５】

【公開番号】特開２０１３−５０７１７（Ｐ２０１３−５０７１７Ａ）
【公開日】平成２５年３月１４日（２０１３．３．１４）
【国際特許分類】
【出願番号】特願２０１２−１８８４７６（Ｐ２０１２−１８８４７６）
【出願日】平成２４年８月２９日（２０１２．８．２９）
【分割の表示】特願２００７−２２０６２３（Ｐ２００７−２２０６２３）の分割
【原出願日】平成１９年８月２８日（２００７．８．２８）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】