半導体装置およびこれを用いたスイッチングレギュレータ
【課題】内部電源が送られる外部端子を有するものでありながら、内部電源生成回路の過熱をより確実に抑えることが容易となる半導体装置を提供する。
【解決手段】供給される外部電源を用いて駆動する半導体装置であって、前記外部電源を用いて第１内部電源を生成する第１内部電源生成回路と、第１内部電源が送られる外部端子と、第１内部電源を用いて駆動する第１サーマルシャットダウン回路と、第１内部電源とは異なる電源を用いて駆動する第２サーマルシャットダウン回路と、を備え、第２サーマルシャットダウン回路は、過熱を検出したときに、第１内部電源生成回路の動作を停止させる半導体装置とする。
【解決手段】供給される外部電源を用いて駆動する半導体装置であって、前記外部電源を用いて第１内部電源を生成する第１内部電源生成回路と、第１内部電源が送られる外部端子と、第１内部電源を用いて駆動する第１サーマルシャットダウン回路と、第１内部電源とは異なる電源を用いて駆動する第２サーマルシャットダウン回路と、を備え、第２サーマルシャットダウン回路は、過熱を検出したときに、第１内部電源生成回路の動作を停止させる半導体装置とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、サーマルシャットダウン回路を有する半導体装置、およびこれを用いたスイッチングレギュレータに関する。
【背景技術】
【０００２】
従来、サーマルシャットダウン回路を有する半導体装置（各種のＩＣ［Integrated Circuit］等）が広く利用されている。一般的にサーマルシャットダウン回路は、過熱を検出したときに該過熱を抑える過熱保護動作を行う。例えば、スイッチングレギュレータの制御用ＩＣに設けられたサーマルシャットダウン回路は、過熱を検出したときにスイッチング動作を停止させ、スイッチングレギュレータの過熱が抑えられるようにする。サーマルシャットダウン回路によれば、過熱による装置の破損等を防ぐことが可能である。また一般的にＩＣは、供給される外部電源（本願ではこのように「電源」を電源電力の意で用いることがある）を用いて駆動する。
【０００３】
ところでＩＣ内の各回路の駆動電源としては、ＩＣ外部から供給される外部電源の他、外部電源を用いて生成された内部電源が用いられる。例えば、外部電源より高精度の（電圧変動等が小さい）駆動電源を要する回路がＩＣ内にある場合、ＩＣ内において高精度の内部電源が生成され、当該回路に供給される。なお上述したサーマルシャットダウン回路は、過熱保護動作が的確に行われるようにするため、多くの場合、駆動電源として高精度の内部電源が用いられる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−３８９２１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上述した内部電源の供給経路は、例えば位相補償用のコンデンサの接続のため、外付けラインを含む形態とされることがある。このようになっていれば、当該外付けラインに外付けのコンデンサを接続することで、コンデンサをＩＣ内に設けずに済み、ＩＣの省スペース化等が容易となる。なおこの場合、生成された内部電源は、外付けラインを含む経路を介して、ＩＣ内に供給されることになる。またこのような外付けライン等の接続を可能とするため、ＩＣには、内部電源が送られる外部端子が設けられる。
【０００６】
但し、このような外部端子を設けるにあたっては、ショートモード（当該外付けライン等において地絡等が発生する状況）を考慮しておく必要がある。この点、ショートモードでは過大な電流が流れ、内部電源を生成する内部電源生成回路は過剰に発熱するおそれがある。このような事態を防ぐため、内部電源生成回路の過熱が検出されたときには、サーマルシャットダウン回路が、内部電源生成回路の動作を停止させるようにすることが考えられる。
【０００７】
しかし、サーマルシャットダウン回路が当該内部電源を用いて駆動するようになっていると、ショートモードでは当該内部電源の供給に不具合が生じ、サーマルシャットダウン回路が適切に動作しないおそれがある。その結果、内部電源生成回路の過熱が抑えられないという問題が生じる。
【０００８】
本発明は上述した問題に鑑み、内部電源が送られる外部端子を有するものでありながら、内部電源生成回路の過熱をより確実に抑えることが容易となる半導体装置の提供を目的とする。また本発明は、当該半導体装置を用いたスイッチングレギュレータの提供を、他の目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、本発明に係る半導体装置は、供給される外部電源を用いて駆動する半導体装置であって、前記外部電源を用いて第１内部電源を生成する第１内部電源生成回路と、第１内部電源が送られる外部端子と、第１内部電源を用いて駆動する第１サーマルシャットダウン回路と、第１内部電源とは異なる電源を用いて駆動する第２サーマルシャットダウン回路と、を備え、第２サーマルシャットダウン回路は、過熱を検出したときに、第１内部電源生成回路の動作を停止させる構成とする。
【００１０】
本構成によれば、内部電源が送られる外部端子を有するものでありながら、内部電源生成回路の過熱をより確実に抑えることが容易となる。
【００１１】
また上記構成において、前記外部電源を用いて第２内部電源を生成し、外付けラインを含まない経路のみを介して前記半導体装置内に供給する第２内部電源生成回路を備え、第２サーマルシャットダウン回路は、第２内部電源を用いて駆動する構成としてもよい。また上記構成において、第２サーマルシャットダウン回路は、前記外部電源を用いて駆動する構成としてもよい。また上記構成において、第１内部電源生成回路は、前記外部端子に接続された外付けラインを介して、前記半導体装置内に第１内部電源を供給する構成としてもよい。
【００１２】
また上記構成において、第２サーマルシャットダウン回路は、第１内部電源の電圧値を監視し、前記電圧値が所定閾値以下である状況に限り、第１内部電源生成回路の過熱を検出したときに第１内部電源生成回路の動作を停止させる構成としてもよい。また上記構成において、第２サーマルシャットダウン回路は、トランジスタの温度特性を用いて、第１内部電源生成回路の過熱を検出する構成としてもよい。
【００１３】
また上記構成において、前記外部電源を用いて第２内部電源を生成し、外付けラインを含まない経路のみを介して前記半導体装置内に供給する第２内部電源生成回路を備え、第２サーマルシャットダウン回路は、前記外部電源を用いて駆動する回路であり、第２内部電源の電圧が入力されるバッファ回路と、前記バッファ回路の出力、および、前記トランジスタの温度特性を用いて、第１内部電源生成回路の過熱を検出する検出回路と、を備えた構成としてもよい。
【００１４】
また上記構成において、スイッチング素子のスイッチング動作によって電圧変換を行うスイッチングレギュレータに用いられ、前記スイッチング素子の制御に用いる制御信号を生成する構成としてもよい。また上記構成において、第１サーマルシャットダウン回路は、前記スイッチングレギュレータの過熱を検出したときに、前記スイッチング動作を停止させる構成としてもよい。
【００１５】
また本発明に係るスイッチングレギュレータは、上記構成の半導体装置を備えた構成とする。本構成によれば、上記構成の半導体装置における利点を享受することが可能となる。
【００１６】
また当該構成としてより具体的には、一端に入力電圧が入力され、他端が出力端子に接続されたインダクタと、前記インダクタの他端に一端が接続され、他端が接地点に接続され、両端間を導通させるオンの状態と導通させないオフの状態が切替わる、第１スイッチング素子と、前記出力端子に一端が接続され、他端が接地点に接続されたコンデンサと、前記入力電圧が入力される入力端子に一端が接続され、他端が前記インダクタの一端に接続され、両端間を導通させるオンの状態と導通させないオフの状態が切替わる、第２スイッチング素子と、を備え、前記半導体装置は、前記制御信号として、第１スイッチング素子の制御に用いる信号、および、第２スイッチング素子の制御に用いる信号を生成する構成としてもよい。
【００１７】
また上記構成としてより具体的には、第２スイッチング素子をオンに維持し、第１スイッチング素子にスイッチング動作を行わせることにより、前記入力電圧を昇圧させて前記出力端子から出力する昇圧動作と、第１スイッチング素子をオフに維持し、第２スイッチング素子にスイッチング動作を行わせることにより、前記入力電圧を降圧させて前記出力端子から出力する降圧動作と、を行う構成としてもよい。
【００１８】
また上記構成としてより具体的には、第１スイッチング素子および第２スイッチング素子は、ＭＯＳトランジスタである構成としてもよい。また当該構成としてより具体的には、第２スイッチング素子を制御する制御信号の伝送ラインに設けられたドライバと、前記ドライバの第１電源端子の電圧と第２電源端子の電圧との差を略一定に保つ、電圧調整回路と、を備えた構成としてもよい。また上記構成としてより具体的には、車載用の電源装置に適用される構成としてもよい。
【発明の効果】
【００１９】
上述した通り、本発明に係る半導体装置によれば、内部電源が送られる外部端子を有するものでありながら、内部電源生成回路の過熱をより確実に抑えることが容易となる。また本発明に係るスイッチングレギュレータによれば、本発明に係る半導体装置の利点を享受することが可能となる。
【図面の簡単な説明】
【００２０】
【図１】本発明の実施形態に係るスイッチングレギュレータの構成図である。
【図２】本発明の実施形態に係るＶＬ電圧生成回路の構成図である。
【図３】本発明の実施形態に係る第１内部電源生成回路の構成図である。
【図４】本発明の実施形態に係る第２サーマルシャットダウン回路の構成図である。
【発明を実施するための形態】
【００２１】
［スイッチングレギュレータの全体構成］
図１は、本発明の実施形態に係るスイッチングレギュレータ（昇降圧スイッチングレギュレータ）１の構成図である。本図に示すようにスイッチングレギュレータ１は、レギュレータ用ＩＣ１０、各スイッチング素子（ＳＷ１、ＳＷ２）、コイル（インダクタ）Ｌ１、各ダイオード（Ｄ１、Ｄ２）、各コンデンサ（Ｃ１〜Ｃ５）、各抵抗（Ｒ１、Ｒ２）、電源入力端子Ｖin、および電圧出力端子Ｖoutなどを有している。
【００２２】
なお各スイッチング素子（ＳＷ１、ＳＷ２）は、入力される制御信号に応じて、オン／オフ（両端間の導通／非導通）を切替えるスイッチング動作を行う。一例としてＭＯＳトランジスタの場合、スイッチング動作は、ゲートに入力される制御信号に応じて、ソース‐ドレイン間の導通／非導通を切替える動作となる。本実施形態では、スイッチング素子ＳＷ１はＮチャネルＭＯＳＦＥＴであり、スイッチング素子ＳＷ２はＰチャネルＭＯＳＦＥＴであるとするが、これに限定されるものではない。
【００２３】
またレギュレータ用ＩＣ１０は、第１内部電源生成回路２１、バンドギャップ電圧生成回路２２、低電圧誤動作防止回路２３、第１サーマルシャットダウン回路２４、第２内部電源生成回路２５、発振回路３１、スロープ回路３２、ソフトスタート回路３３、誤差増幅器３４、オペアンプ３５、各比較器（３６、３７）、各抵抗（３８ａ、３８ｂ）、ショート回路保護用比較器４１、過電圧保護用比較器４２、制御回路５１、過電流検出回路５２、ドライバ５３、ＶＬ電圧生成回路５４、およびドライバ５５などを有している。
【００２４】
レギュレータ用ＩＣ１０は、これらを集積化した半導体集積回路装置（半導体装置の一形態）である。またレギュレータ用ＩＣ１０は、接地点に接続される接地用端子ＴGNDの他、外部との接続に用いられる各端子（Ｔ1〜Ｔ13）を有している。
【００２５】
端子Ｔ1は、電源入力端子Ｖinに接続されている。なお電源入力端子Ｖinは、外部のバッテリ等から直流電源ＶCC（例えば４〜４０Ｖの電源）が入力されるようになっている。また端子Ｔ1と電源入力端子Ｖinの間には、コンデンサＣ１の一端、コンデンサＣ２の一端、および抵抗Ｒ１の一端が接続されている。
【００２６】
コンデンサＣ１の他端は接地されており、コンデンサＣ２の他端は端子Ｔ5に接続されている。抵抗Ｒ１の他端は、スイッチング素子ＳＷ２のソースに接続されている。なお抵抗Ｒ１の両端は、それぞれ端子Ｔ2および端子Ｔ3にも接続されている。スイッチング素子ＳＷ２のドレインは、ダイオードＤ１のカソードおよびコイルＬ１の一端に接続されている。ダイオードＤ１のアノードは接地されている。
【００２７】
またコイルＬ１の他端は、ダイオードＤ２のアノードおよびスイッチング素子ＳＷ１のドレインに接続されている。スイッチング素子ＳＷ１のソースは接地されている。ダイオードＤ２のカソードはコンデンサＣ３の一端および電圧出力端子Ｖoutに接続されている。なお電圧出力端子Ｖoutからは、スイッチングレギュレータ１の出力電圧ＶOが出力される。またコンデンサＣ３の他端は接地されている。
【００２８】
またスイッチング素子ＳＷ２のゲートは端子Ｔ4に接続されており、スイッチング素子ＳＷ１のゲートは端子Ｔ7に接続されている。抵抗Ｒ２は、発振回路３１が生成する矩形波の周波数調整に用いられる抵抗であり、一端が端子Ｔ11に接続され他端が接地されている。コンデンサＣ４は、主に後述する内部電源ＶREGの位相補償に用いられるコンデンサであり、一端が端子Ｔ12に接続され他端が接地されている。また端子Ｔ9には、出力電圧ＶOに応じた電圧ＶFBが入力される。また端子Ｔ9と端子Ｔ10は、外部のコンデンサ等を介して接続されている。
【００２９】
第１内部電源生成回路２１は、端子Ｔ12およびイネーブル信号が入力される端子Ｔ13に接続されており、レギュレータ用ＩＣ１０において使用される直流の内部電源ＶREG（第１内部電源）を生成する。なお内部電源ＶREGは、直流電源ＶCCおよび後述する内部電源Ｖrefを用いて、直流電源ＶCCに比べて電圧値等の精度が高くなるように生成される。内部電源ＶREGは、第１サーマルシャットダウン回路２４やドライバ５５の駆動電源等として用いられる。
【００３０】
また第１内部電源生成回路２１は、生成した内部電源ＶREGを端子Ｔ12に送る。これにより第１内部電源生成回路２１は、内部電源ＶREGを、端子Ｔ12に接続された外部ライン（レギュレータ用ＩＣ１０の外部に設けられた伝送ライン）を介してレギュレータ用ＩＣ１０の外部に一旦送出した後、レギュレータ用ＩＣ１０内に引き込む。例えば外部ラインに送出された内部電源ＶREGは、端子Ｔ6を介してレギュレータ用ＩＣ１０内に戻り、ドライバ５５の電源端子に入力される。なおこの外部ラインには、位相補償用のコンデンサＣ４が接続されている。
【００３１】
このようにレギュレータ用ＩＣ１０では、内部電源ＶREGの伝送ラインの少なくとも一部をレギュレータ用ＩＣ１０の外側に設け、位相補償用のコンデンサＣ４を外付けとすることにより、レギュレータ用ＩＣ１０の省スペース化等が容易となっている。なお第１内部電源生成回路２１の構成等については、改めて詳細に説明する。
【００３２】
バンドギャップ電圧生成回路２２は、第１内部電源生成回路２１から内部電源ＶREGの供給を受け、これを用いてバンドギャップ電圧を生成する。バンドギャップ電圧は、半導体のバンドギャップを利用して内部電源ＶREGの電圧より更に安定するよう生成され、レギュレータ用ＩＣ１０内の各部において利用される。
【００３３】
低電圧誤動作防止回路２３は、レギュレータ用ＩＣ１０においてＵＶＬＯ［Under Voltage Lock Out］機能を発揮させる回路である。低電圧誤動作防止回路２３は、入力電圧が低過ぎることに起因する誤動作を防ぐため、例えば、一定電圧以上の直流電源ＶCCが入力されないとレギュレータ用ＩＣ１０がオンしないようにする。
【００３４】
第１サーマルシャットダウン回路２４は、過熱（過度な温度上昇）によるスイッチングレギュレータ１の熱暴走等を防止する回路である。第１サーマルシャットダウン回路２４は、例えば、温度センサを用いて温度を継続的に検知し、検知温度が上限値を超えた場合に、各スイッチング素子（ＳＷ１、ＳＷ２）のスイッチング動作が停止されるようにする。なお第１サーマルシャットダウン回路２４の動作精度等の観点から、第１サーマルシャットダウン回路２４を駆動させる電源としては、直流電源ＶCCではなく、より電圧値等の精度が高い内部電源ＶREGが用いられる。
【００３５】
第２内部電源生成回路２５は、直流電源ＶCCを用いて、レギュレータ用ＩＣ１０において使用される直流の内部電源Ｖref（第２内部電源）を生成する。内部電源Ｖrefは、内部電源ＶREGとは別の内部電源として、直流電源ＶCCに比べて電圧値等の精度が高くなるように生成され、第１内部電源生成回路２１等に供給される。また内部電源Ｖrefは、内部電源ＶREGとは異なり、外付けラインを含まない経路のみを介して、レギュレータ用ＩＣ１０内に供給される。
【００３６】
発振回路３１は、一定周波数の矩形波の電圧を生成して後段側に送出する。なお当該矩形波の周波数は、抵抗Ｒ２を用いて調整可能となっている。またスロープ回路３２は、発振回路３１が生成した矩形波の電圧に対して、立上り（或いは立下り）に傾斜を付ける処理を施し、処理済みの電圧（鋸波或いはこれに準じた波形の電圧）を各比較器（３６、３７）の非反転入力端子に出力する。
【００３７】
ソフトスタート回路３３は、出力電圧ＶOのオーバーシュートや突入電流の発生等を防ぐため、ソフトスタート機能を発揮する回路である。ソフトスタート回路３３は、スイッチングレギュレータ１の起動時に誤差増幅器３４へ適切な電圧を供給し、出力電圧ＶOが緩やかに立ち上がるようにする。なおソフトスタート回路３３は、例えば、過電流検出回路５２から受取る信号ＳＳに基づいて動作する。またソフトスタート回路３３には、ソフトスタート時間設定用のコンデンサＣ５が接続されている。コンデンサＣ５は、一端が端子Ｔ8を介してソフトスタート回路３３に接続されており、他端が接地されている。
【００３８】
誤差増幅器３４は、反転入力端子に電圧ＶFBが、非反転入力端子に所定電圧Ｖ1がそれぞれ入力され、各入力端子の電圧値の差に応じた電圧を出力する。なおスイッチングレギュレータ１の起動時には、誤差増幅器３４の非反転入力端子に入力される電圧として、ソフトスタート回路３３の出力電圧が優先される。誤差増幅器３４の出力側は、抵抗３８ａを介してオペアンプ３５の反転入力端子に接続されているとともに、比較器３７の反転入力端子および端子Ｔ10に接続されている。
【００３９】
オペアンプ３５は、非反転入力端子に所定電圧Ｖ2が入力され、各入力端子の電圧値の差に応じた電圧を出力する。なおオペアンプ３５の出力側は、比較器３６の反転入力端子に接続されているとともに、抵抗３８ｂを介して、抵抗３８ａとオペアンプ３５の反転入力端子の間に接続されている。抵抗３８ａ、抵抗３８ｂ、およびオペアンプ３５は、反転増幅器を形成していると見ることができる。また各比較器（３６、３７）は、各入力端子の電圧値の比較結果に応じた電圧を、制御回路５１に出力する。
【００４０】
ショート回路保護用比較器４１は、非反転入力端子に電圧ＶFBが、反転入力端子に所定電圧Ｖ3がそれぞれ入力され、これらの電圧の比較結果をショート回路保護用の信号ＳＣＰとして出力する。また過電圧保護用比較器４２は、非反転入力端子に電圧ＶFBが、反転入力端子に所定電圧Ｖ4がそれぞれ入力され、これらの電圧の比較結果を過電圧保護用の信号ＯＶＰとして出力する。
【００４１】
制御回路５１は、各比較器（３６、３７）から受ける信号に基づいて、各スイッチング素子（ＳＷ１、ＳＷ２）のＰＷＭ制御を行う。より具体的には、制御回路５１は、比較器３６の出力信号に応じて、スイッチング素子ＳＷ１のスイッチング動作を制御するための制御信号Ｓ１を出力する。制御信号Ｓ１は、ドライバ５５および端子Ｔ7を介して、スイッチング素子ＳＷ１に入力される。
【００４２】
制御信号Ｓ１がＨ（High）レベルのとき、スイッチング素子ＳＷ１はオンとなり、制御信号Ｓ１がＬ（Low）レベルのとき、スイッチング素子ＳＷ１はオフとなる。これにより比較器３６の出力信号のデューティに応じて、スイッチング素子ＳＷ１のスイッチング動作が行われる。
【００４３】
また制御回路５１は、比較器３７の出力信号に応じて、スイッチング素子ＳＷ２のスイッチング動作を制御するための制御信号Ｓ２を出力する。制御信号Ｓ２は、ドライバ５３および端子Ｔ4を介して、スイッチング素子ＳＷ２に入力される。このようにドライバ５３は、制御回路５１とスイッチング素子ＳＷ２を結んでいる、制御信号Ｓ２の伝送ラインに設けられている。
【００４４】
制御信号Ｓ２がＨレベルのとき、スイッチング素子ＳＷ２はオフとなり、制御信号Ｓ２がＬレベルのとき、スイッチング素子ＳＷ２はオンとなる。これにより比較器３７の出力信号のデューティに応じて、スイッチング素子ＳＷ２のスイッチング動作が行われる。
【００４５】
過電流検出回路５２は、端子Ｔ2および端子Ｔ3の電圧に基づいて抵抗Ｒ１を流れる電流の値を検出する。そして過電流検出回路５２は、当該検出値が所定の上限値を超えたとき（つまり過電流を検出したとき）に、過電流検出信号を制御回路５１に出力する。なお制御回路５１は、過電流検出信号に応じて過電流に起因する不具合を防止するための動作（過電流保護動作）を行う。
【００４６】
またドライバ５３の第１電源端子は、端子Ｔ1に接続されており、直流電源ＶCCが入力される。ＶＬ電圧生成回路５４は、ドライバ５３の第２電源端子および端子Ｔ5に接続されており、直流電源ＶCCの電圧を一定電圧Ｖｓだけ減少させた電圧ＶＬを生成し、ドライバ５３の第２電源端子に供給する。なおこの電圧Ｖｓは、ドライバ５３の駆動電圧（第１電源端子の電圧と第２電源端子の電圧との差）として適正な大きさの電圧である。
【００４７】
図２は、ＶＬ電圧生成回路５４の構成を示している。ＶＬ電圧生成回路５４では、直流電源ＶCCの入力端と接地点の間において、各ツェナーダイオード（５４ａ、５４ｂ）および電流源５４ｃが直列に接続された形態で設けられている。なお、各ツェナーダイオード（５４ａ、５４ｂ）のツェナー電圧の和は電圧Ｖｓに設定されており、電流源５４ｃは、電圧ＶＬの生成に必要な電流Ｉを流すように設定されている。
【００４８】
ＶＬ電圧生成回路５４によれば、各ツェナーダイオード（５４ａ、５４ｂ）と電流源５４ｃの間にて電圧ＶＬ（＝ＶCC−Ｖｓ）が生成され、ドライバ５３の第２電源端子に供給される。なお、ＶＬ電圧生成回路５４の構成は上述した形態に限られることなく、他の形態となっていても構わない。
【００４９】
ＶＬ電圧生成回路５４によれば、直流電源ＶCCの電圧変動などに関わらずドライバ５３に適正な駆動電圧を供給し、ドライバ５３に過剰な電圧が加わることは防止される。このようにＶＬ電圧生成回路５４は、ドライバ５３の第１電源端子の電圧と第２電源端子の電圧との差を略一定に保つ、電圧調整回路としての役割を果たす。
【００５０】
［スイッチングレギュレータの基本動作］
次に、スイッチングレギュレータ１の基本動作について説明する。スイッチングレギュレータ１の動作形態は、基本的に、出力電圧ＶOが目標電圧より小さいときには昇圧動作が行われる昇圧モードとなり、逆に目標電圧より大きい場合には降圧動作が行われる降圧モードとなる。
【００５１】
昇圧モードにおいては、誤差増幅器３４の出力電圧が、スロープ回路３２の出力電圧より定常的に大きくなる。したがって、昇圧モードにおいては、比較器３７から出力される電圧が定常的にＬレベルになり、スイッチング素子ＳＷ２は定常的にオンになる。
【００５２】
そしてオペアンプ３５の出力電圧がスロープ回路３２の出力電圧より大きいときは、比較器３６の出力電圧はＬレベルとなり、逆にスロープ回路３２の出力電圧より小さいときは、比較器３６の出力電圧はＨレベルとなる。これにより、比較器３６の出力電圧はレベル変動を生じ、スイッチング素子ＳＷ１は、このレベル変動に応じてオン／オフが切替わる。
【００５３】
スイッチング素子ＳＷ１がオンになると、コイルＬ１に磁気エネルギーが蓄積され、逆にスイッチング素子ＳＷ１がオフになると、コイルＬ１に蓄積されていた磁気エネルギーが放出される。昇圧モードでは、スイッチング素子ＳＷ１のオン／オフの切替が繰り返されることにより、コイルＬ１における磁気エネルギーの蓄積と放出が繰り返される。このような昇圧動作がなされる結果、直流電源ＶCCの電圧は昇圧されて出力電圧ＶOとなり、電圧出力端子Ｖoutから出力される。
【００５４】
一方、降圧モードにおいては、オペアンプ３５の出力電圧が、スロープ回路３２の出力電圧より定常的に大きくなる。したがって、降圧モードにおいては、比較器３６から出力される電圧が定常的にＬレベルになり、スイッチング素子ＳＷ１は定常的にオフになる。
【００５５】
そして誤差増幅器３４の出力電圧がスロープ回路３２の出力電圧より大きいときは、比較器３７の出力電圧はＬレベルとなり、逆にスロープ回路３２の出力電圧より小さいときは、比較器３７の出力電圧はＨレベルとなる。これにより、比較器３７の出力電圧はレベル変動を生じ、スイッチング素子ＳＷ２は、このレベル変動に応じてオン／オフが切替わる。
【００５６】
スイッチング素子ＳＷ２がオンになると、コイルＬ１に磁気エネルギーが蓄積され、逆にスイッチング素子ＳＷ２がオフになると、コイルＬ１に蓄積されていた磁気エネルギーが放出される。降圧モードでは、スイッチング素子ＳＷ２のオン／オフの切替が繰り返されることにより、コイルＬ１における磁気エネルギーの蓄積と放出が繰り返される。このような降圧動作がなされる結果、直流電源ＶCCの電圧は降圧されて出力電圧ＶOとなり、電圧出力端子Ｖoutから出力される。なおスイッチングレギュレータ１は、昇圧動作と降圧動作が切替えられて行われる、昇降圧モードの動作形態ともなり得る。
【００５７】
［第１内部電源生成回路の構成等］
次に、先述した第１内部電源生成回路２１の構成等について、より詳細に説明する。図３は、第１内部電源生成回路２１の構成図である。第１内部電源生成回路２１は、ＰチャネルＭＯＳＦＥＴ２１ａ、各抵抗（２１ｂ、２１ｃ）、オペアンプ２１ｄ、および第２サーマルシャットダウン回路２１ｅを有しており、図３に示すようにバッファ回路の構成となっている。
【００５８】
ＰチャネルＭＯＳＦＥＴ２１ａは、ソースが直流電源ＶCCの入力端に接続されており、ドレインが抵抗２１ｂの一端と端子Ｔ12に接続されている。ＰチャネルＭＯＳＦＥＴ２１ａのゲートは、オペアンプ２１ｄの出力端子に接続されている。また抵抗２１ｂの他端は、オペアンプ２１ｄの非反転入力端子に接続されているとともに、抵抗２１ｃを介して接地されている。またオペアンプ２１ｄは、直流電源ＶCCを駆動電源とし、反転入力端子には内部電源Ｖrefの電圧が入力される。このような構成により第１内部電源生成回路２１は、略一定の電圧となる内部電源ＶREGを生成し、端子Ｔ12に向けて出力する。
【００５９】
また第２サーマルシャットダウン回路２１ｅは、第１サーマルシャットダウン回路２４とは別に設けられており、第１内部電源生成回路２１の過熱を抑える過熱保護動作を行う。より具体的には、第２サーマルシャットダウン回路２１ｅは、第１内部電源生成回路２１の過熱を検出したときにオペアンプ２１ｄの動作を停止させる動作停止信号ＳＤを出力し、第１内部電源生成回路２１の動作を停止させる。
【００６０】
また第２サーマルシャットダウン回路２１ｅは、駆動電源として内部電源ＶREGを用いるのではなく、直流電源ＶCCおよび内部電源Ｖrefを用いて駆動するようになっている。図４に、第２サーマルシャットダウン回路２１ｅの構成図を示す。本図に示すように第２サーマルシャットダウン回路２１ｅは、オペアンプ７１、電流源７２、スイッチ７３、ＶＲＥＧ電圧監視回路７４、各抵抗（７５〜７９）、および各トランジスタ（８０、８１）を有している。なお、トランジスタ８０はＮＰＮ型バイポーラトランジスタであり、トランジスタ８１はＰＮＰ型バイポーラトランジスタである。
【００６１】
オペアンプ７１は、非反転入力端子には内部電源Ｖrefの電圧が入力され、反転入力端子は、オペアンプ７１の出力端子が接続されている。またオペアンプ７１は、第１電源端子には直流電源ＶCCが入力され、第２電源端子は電流源７２およびスイッチ７３を介して接地されている。
【００６２】
これによりオペアンプ７１は、スイッチ７３が閉じているときには、駆動電源が供給されて駆動するが、スイッチ７３が開いているときには、駆動電源が供給されず駆動しない。なおスイッチ７３の開閉は、ＶＲＥＧ電圧監視回路７４によって制御される。ＶＲＥＧ電圧監視回路７４は、内部電源ＶREGの電圧値を監視し、この電圧値が所定の閾値Ｖα以下であるときにはスイッチ７３を閉じ、そうでないときにはスイッチ７３を開く。
【００６３】
なお閾値Ｖαは、内部電源ＶREGの電圧値における正常領域の下限に設定されている。これにより、通常時ではスイッチ７３は開かれるが、例えばショートモード（外付けラインにおける地絡等が発生した状況）に起因して内部電源ＶREGの電圧値が異常に低下した場合、スイッチ７３は閉じられる。
【００６４】
また抵抗７５は、一端がオペアンプ７１の出力端子に接続され、他端が抵抗７６の一端に接続されている。抵抗７６の他端は、トランジスタ８０のベースに接続されているとともに、抵抗７７を介して接地されている。また抵抗７８は、一端がオペアンプ７１の出力端子に接続され、他端がトランジスタ８１のベースおよびトランジスタ８０のコレクタに接続されている。
【００６５】
またトランジスタ８０のエミッタは接地されている。またトランジスタ８１は、エミッタがオペアンプ７１の出力端子に接続され、コレクタが抵抗７９を介して接地されている。またトランジスタ８１のコレクタは、動作停止信号ＳＤの出力端子に接続されている。なおトランジスタ８１のコレクタの電圧が所定値以上であるとき、この電圧が動作停止信号ＳＤとして、オペアンプ２１ｄへ出力されることになる。
【００６６】
第２サーマルシャットダウン回路２１ｅにおいて、オペアンプ７１は、負帰還がなされるように接続されており、内部電源Ｖrefの電圧が入力されるバッファ回路を形成している。そしてこのバッファ回路の後段側には、各抵抗（７５〜７９）および各トランジスタ（８０、８１）を有する検出回路９０が形成されている。
【００６７】
検出回路９０は、当該バッファ回路の出力、および、トランジスタ８０の温度特性を用いて、第１内部電源生成回路２１の過熱を検出するように形成されている。より詳細には、トランジスタ８０は、ベースエミッタ電圧Ｖbeの温度特性（約−２ｍＶ／℃）を有している。そして検出回路９０は、第１内部電源生成回路２１が過熱となっていない通常温度領域においては、動作停止信号ＳＤを出力せず、第１内部電源生成回路２１が過熱となっている異常温度領域においては、動作停止信号ＳＤを出力するように設定されている。
【００６８】
すなわち通常温度領域では、トランジスタ８０は、ベースエミッタ電圧Ｖbeが大きいため、コレクタ−エミッタ間は十分に導通しない。そのためトランジスタ８１のコレクタ−エミッタ間は殆ど導通せず、動作停止信号ＳＤは出力されない。しかし温度が上昇するに連れてベースエミッタ電圧Ｖbeは小さくなり、異常温度領域に達すると、トランジスタ８０のコレクタ−エミッタ間は十分に導通し、トランジスタ８１のコレクタ−エミッタ間も導通するようになって動作停止信号ＳＤが出力される。
【００６９】
上述したように第１内部電源生成回路２１には、内部電源ＶREGとは別の電源を用いて駆動する独自のサーマルシャットダウン回路として、第１内部電源生成回路２１の過熱を防止する第２サーマルシャットダウン回路２１ｅが設けられている。なお、上述した第１内部電源生成回路２１や第２サーマルシャットダウン回路２１ｅの構成形態は一例であり、その他の構成形態となっていても構わない。
【００７０】
なお、サーマルシャットダウン回路の動作精度は、用いられる電圧の精度に左右される。また内部電源Ｖrefは、内部電源ＶREGに比べれば電圧レベルが低く、電圧の精度が悪くなり易い。従って、内部電源Ｖrefを用いて動作する第２サーマルシャットダウン回路２１ｅは、内部電源ＶREGを用いて動作する第１サーマルシャットダウン回路２４に比べれば、動作精度が悪くなり易い。そのため第２サーマルシャットダウン回路２１ｅは、第１サーマルシャットダウン回路２４の代わりとして用いられることは好ましくなく、あくまでも第１サーマルシャットダウン回路２４の補助的な位置づけで用いられる。例えば、第２サーマルシャットダウン回路２１ｅは、ショートモード等にのみ対応する回路という程度の位置づけで用いられる。
【００７１】
［その他］
以上に説明した通りレギュレータ用ＩＣ１０は、供給される直流電源ＶCC（外部電源）を用いて駆動する半導体装置であって、直流電源ＶCCを用いて内部電源ＶREGを生成し、外付けラインを含む経路を介してレギュレータ用ＩＣ１０内に供給する第１内部電源生成回路２１と、内部電源ＶREGを用いて駆動する回路であり、過熱を検出したときに該過熱を抑える動作を行う、第１サーマルシャットダウン回路２４と、第１サーマルシャットダウン回路２４とは別に設けられ、第１内部電源生成回路２１の過熱を検出したときに第１内部電源生成回路２１の動作を停止させる、第２サーマルシャットダウン回路２１ｅと、を備えている。なおレギュレータ用ＩＣ１０には、内部電源ＶREGが送られる端子Ｔ12（外部端子）が設けられており、端子Ｔ12に外付けラインを接続することによって、内部電源ＶREGを外部へ引出すことが可能となっている。
【００７２】
そして第２サーマルシャットダウン回路２１ｅは、内部電源ＶREGとは異なる電源を用いて駆動するようになっている。そのためレギュレータ用ＩＣ１０によれば、外付けラインを含む経路を介して内部電源ＶREGを供給するものでありながら、第１内部電源生成回路２１の過熱をより確実に抑えることが容易となっている。
【００７３】
すなわち、例えばショートモードでは、第１内部電源生成回路２１が過剰に発熱するとともに、内部電源ＶREGの供給に不具合が生じるおそれがある。しかしこのような状況でも、第２サーマルシャットダウン回路２１ｅは、内部電源ＶREGとは別の電源を用いて駆動するため、当該不具合の影響を殆ど受けずに駆動することが可能である。そのため第２サーマルシャットダウン回路２１ｅは、このような状況であっても適切に動作し、第１内部電源生成回路２１の過熱を抑えることが可能である。
【００７４】
なお本実施形態では、レギュレータ用ＩＣ１０は、直流電源ＶCCを用いて内部電源Ｖrefを生成し、外付けラインを含まない経路のみを介してレギュレータ用ＩＣ１０内に供給する第２内部電源生成回路２５をも備えており、第２サーマルシャットダウン回路２１ｅは、内部電源Ｖrefと直流電源ＶCCを用いて駆動するようになっている。但し第２サーマルシャットダウン回路２１ｅは、内部電源Ｖrefと直流電源ＶCCの何れか一方のみ、或いは、これら以外の電源を用いて駆動するようになっていても構わない。
【００７５】
また第２サーマルシャットダウン回路２１ｅは、ＶＲＥＧ電圧監視回路７４において、内部電源ＶREGの電圧値を監視する。そして第２サーマルシャットダウン回路２１ｅは、内部電源ＶREGの電圧値が閾値Ｔα以下である状況に限り、第１内部電源生成回路２１の過熱を検出したときに、第１内部電源生成回路２１の動作を停止させるようになっている。なお内部電源ＶREGの電圧値が閾値Ｔαを超えている状況では、スイッチ７３が開かれるため、このような過熱保護動作は行われない。
【００７６】
すなわちスイッチングレギュレータ１における通常の過熱保護動作は、第１サーマルシャットダウン回路２４によって行われる。そしてショートモード等の状況（内部電源ＶREGの供給不具合により、第１サーマルシャットダウン回路２４は適切に動作しない）に限り、第２サーマルシャットダウン回路２１ｅが過熱保護動作を行うようになっている。
【００７７】
このように第２サーマルシャットダウン回路２１ｅは、第１サーマルシャットダウン回路２４の補助的な役割を果たすものであり、比較的簡易な構成とすることが容易である。但し第２サーマルシャットダウン回路２１ｅの形態はこのようなものに限られず、例えば、内部電源ＶREGの電圧値に関わらず過熱保護動作を行うようにしても構わない。
【００７８】
なお上記実施形態では、半導体装置としてスイッチングレギュレータに用いられるもの（レギュレータ用ＩＣ１０）を例に挙げたが、本発明に係る半導体装置はこのようなものに限られない。本発明に係る半導体装置は、各種電気機器を制御する制御用ＩＣなど、様々な形態を含む。
【００７９】
またスイッチングレギュレータ１は、レギュレータ用ＩＣ１０を備えるとともに、一端に直流電源ＶCCの電圧が入力され、他端が電圧出力端子Ｖoutに接続されたコイルＬ１と、コイルＬ１の当該他端に一端が接続され、他端が接地点に接続され、両端間を導通させるオンの状態と導通させないオフの状態が切替わるスイッチング素子ＳＷ１と、電圧出力端子Ｖoutに一端が接続され、他端が接地点に接続されたコンデンサＣ３と、直流電源ＶCCの電圧が入力される電源入力端子Ｖinに一端が接続され、他端がコイルＬ１の一端に接続され、両端間を導通させるオンの状態と導通させないオフの状態が切替わるスイッチング素子ＳＷ２と、を備えている。
【００８０】
そしてレギュレータ用ＩＣ１０は、スイッチング素子ＳＷ１の制御に用いる制御信号Ｓ１、および、スイッチング素子ＳＷ２の制御に用いる制御信号Ｓ２を生成するようになっている。スイッチングレギュレータ１は、これらの制御信号を用いて、昇圧動作や降圧動作を行うようになっている。
【００８１】
またスイッチングレギュレータ１は、車載用の電源装置に好適であり、更に各種電気機器の電源装置などにも広く適用可能である。車載用の電源装置に適用される場合、スイッチングレギュレータ１は、例えば、電源入力端子Ｖinに車載のバッテリが接続され、電圧出力端子Ｖoutに車載の電気機器が接続された形態で用いられる。
【００８２】
また本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
【産業上の利用可能性】
【００８３】
本発明は、各種電気機器の電源装置等に利用することができる。
【符号の説明】
【００８４】
１ スイッチングレギュレータ
１０ レギュレータ用ＩＣ（半導体装置）
２１ 第１内部電源生成回路
２１ａ ＰチャネルＭＯＳＦＥＴ
２１ｂ、２１ｃ 抵抗
２１ｄ オペアンプ
２１ｅ 第２サーマルシャットダウン回路
２２ バンドギャップ電圧生成回路
２３ 低電圧誤動作防止回路
２４ 第１サーマルシャットダウン回路
２５ 第２内部電源生成回路
３１ 発振回路
３２ スロープ回路
３３ ソフトスタート回路
３４ 誤差増幅器
３５ オペアンプ
３６、３７ 比較器
３８ａ、３８ｂ 抵抗
４１ ショート回路保護用比較器
４２ 過電圧保護用比較器
５１ 制御回路
５２ 過電流検出回路
５３ ドライバ
５４ ＶＬ電圧生成回路
５５ ドライバ
７１ オペアンプ
７２ 電流源
７３ スイッチ
７４ ＶＲＥＧ電圧監視回路
７５〜７９ 抵抗
８０、８１ トランジスタ
Ｃ１〜Ｃ５ コンデンサ
Ｄ１、Ｄ２ ダイオード
Ｌ１ コイル
ＳＷ１ スイッチング素子
ＳＷ２ スイッチング素子
Ｒ１、Ｒ２ 抵抗
Ｔ1〜Ｔ13 端子
ＴGND 接地用端子
Ｖin 電源入力端子
Ｖout 電圧出力端子
【技術分野】
【０００１】
本発明は、サーマルシャットダウン回路を有する半導体装置、およびこれを用いたスイッチングレギュレータに関する。
【背景技術】
【０００２】
従来、サーマルシャットダウン回路を有する半導体装置（各種のＩＣ［Integrated Circuit］等）が広く利用されている。一般的にサーマルシャットダウン回路は、過熱を検出したときに該過熱を抑える過熱保護動作を行う。例えば、スイッチングレギュレータの制御用ＩＣに設けられたサーマルシャットダウン回路は、過熱を検出したときにスイッチング動作を停止させ、スイッチングレギュレータの過熱が抑えられるようにする。サーマルシャットダウン回路によれば、過熱による装置の破損等を防ぐことが可能である。また一般的にＩＣは、供給される外部電源（本願ではこのように「電源」を電源電力の意で用いることがある）を用いて駆動する。
【０００３】
ところでＩＣ内の各回路の駆動電源としては、ＩＣ外部から供給される外部電源の他、外部電源を用いて生成された内部電源が用いられる。例えば、外部電源より高精度の（電圧変動等が小さい）駆動電源を要する回路がＩＣ内にある場合、ＩＣ内において高精度の内部電源が生成され、当該回路に供給される。なお上述したサーマルシャットダウン回路は、過熱保護動作が的確に行われるようにするため、多くの場合、駆動電源として高精度の内部電源が用いられる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−３８９２１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上述した内部電源の供給経路は、例えば位相補償用のコンデンサの接続のため、外付けラインを含む形態とされることがある。このようになっていれば、当該外付けラインに外付けのコンデンサを接続することで、コンデンサをＩＣ内に設けずに済み、ＩＣの省スペース化等が容易となる。なおこの場合、生成された内部電源は、外付けラインを含む経路を介して、ＩＣ内に供給されることになる。またこのような外付けライン等の接続を可能とするため、ＩＣには、内部電源が送られる外部端子が設けられる。
【０００６】
但し、このような外部端子を設けるにあたっては、ショートモード（当該外付けライン等において地絡等が発生する状況）を考慮しておく必要がある。この点、ショートモードでは過大な電流が流れ、内部電源を生成する内部電源生成回路は過剰に発熱するおそれがある。このような事態を防ぐため、内部電源生成回路の過熱が検出されたときには、サーマルシャットダウン回路が、内部電源生成回路の動作を停止させるようにすることが考えられる。
【０００７】
しかし、サーマルシャットダウン回路が当該内部電源を用いて駆動するようになっていると、ショートモードでは当該内部電源の供給に不具合が生じ、サーマルシャットダウン回路が適切に動作しないおそれがある。その結果、内部電源生成回路の過熱が抑えられないという問題が生じる。
【０００８】
本発明は上述した問題に鑑み、内部電源が送られる外部端子を有するものでありながら、内部電源生成回路の過熱をより確実に抑えることが容易となる半導体装置の提供を目的とする。また本発明は、当該半導体装置を用いたスイッチングレギュレータの提供を、他の目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、本発明に係る半導体装置は、供給される外部電源を用いて駆動する半導体装置であって、前記外部電源を用いて第１内部電源を生成する第１内部電源生成回路と、第１内部電源が送られる外部端子と、第１内部電源を用いて駆動する第１サーマルシャットダウン回路と、第１内部電源とは異なる電源を用いて駆動する第２サーマルシャットダウン回路と、を備え、第２サーマルシャットダウン回路は、過熱を検出したときに、第１内部電源生成回路の動作を停止させる構成とする。
【００１０】
本構成によれば、内部電源が送られる外部端子を有するものでありながら、内部電源生成回路の過熱をより確実に抑えることが容易となる。
【００１１】
また上記構成において、前記外部電源を用いて第２内部電源を生成し、外付けラインを含まない経路のみを介して前記半導体装置内に供給する第２内部電源生成回路を備え、第２サーマルシャットダウン回路は、第２内部電源を用いて駆動する構成としてもよい。また上記構成において、第２サーマルシャットダウン回路は、前記外部電源を用いて駆動する構成としてもよい。また上記構成において、第１内部電源生成回路は、前記外部端子に接続された外付けラインを介して、前記半導体装置内に第１内部電源を供給する構成としてもよい。
【００１２】
また上記構成において、第２サーマルシャットダウン回路は、第１内部電源の電圧値を監視し、前記電圧値が所定閾値以下である状況に限り、第１内部電源生成回路の過熱を検出したときに第１内部電源生成回路の動作を停止させる構成としてもよい。また上記構成において、第２サーマルシャットダウン回路は、トランジスタの温度特性を用いて、第１内部電源生成回路の過熱を検出する構成としてもよい。
【００１３】
また上記構成において、前記外部電源を用いて第２内部電源を生成し、外付けラインを含まない経路のみを介して前記半導体装置内に供給する第２内部電源生成回路を備え、第２サーマルシャットダウン回路は、前記外部電源を用いて駆動する回路であり、第２内部電源の電圧が入力されるバッファ回路と、前記バッファ回路の出力、および、前記トランジスタの温度特性を用いて、第１内部電源生成回路の過熱を検出する検出回路と、を備えた構成としてもよい。
【００１４】
また上記構成において、スイッチング素子のスイッチング動作によって電圧変換を行うスイッチングレギュレータに用いられ、前記スイッチング素子の制御に用いる制御信号を生成する構成としてもよい。また上記構成において、第１サーマルシャットダウン回路は、前記スイッチングレギュレータの過熱を検出したときに、前記スイッチング動作を停止させる構成としてもよい。
【００１５】
また本発明に係るスイッチングレギュレータは、上記構成の半導体装置を備えた構成とする。本構成によれば、上記構成の半導体装置における利点を享受することが可能となる。
【００１６】
また当該構成としてより具体的には、一端に入力電圧が入力され、他端が出力端子に接続されたインダクタと、前記インダクタの他端に一端が接続され、他端が接地点に接続され、両端間を導通させるオンの状態と導通させないオフの状態が切替わる、第１スイッチング素子と、前記出力端子に一端が接続され、他端が接地点に接続されたコンデンサと、前記入力電圧が入力される入力端子に一端が接続され、他端が前記インダクタの一端に接続され、両端間を導通させるオンの状態と導通させないオフの状態が切替わる、第２スイッチング素子と、を備え、前記半導体装置は、前記制御信号として、第１スイッチング素子の制御に用いる信号、および、第２スイッチング素子の制御に用いる信号を生成する構成としてもよい。
【００１７】
また上記構成としてより具体的には、第２スイッチング素子をオンに維持し、第１スイッチング素子にスイッチング動作を行わせることにより、前記入力電圧を昇圧させて前記出力端子から出力する昇圧動作と、第１スイッチング素子をオフに維持し、第２スイッチング素子にスイッチング動作を行わせることにより、前記入力電圧を降圧させて前記出力端子から出力する降圧動作と、を行う構成としてもよい。
【００１８】
また上記構成としてより具体的には、第１スイッチング素子および第２スイッチング素子は、ＭＯＳトランジスタである構成としてもよい。また当該構成としてより具体的には、第２スイッチング素子を制御する制御信号の伝送ラインに設けられたドライバと、前記ドライバの第１電源端子の電圧と第２電源端子の電圧との差を略一定に保つ、電圧調整回路と、を備えた構成としてもよい。また上記構成としてより具体的には、車載用の電源装置に適用される構成としてもよい。
【発明の効果】
【００１９】
上述した通り、本発明に係る半導体装置によれば、内部電源が送られる外部端子を有するものでありながら、内部電源生成回路の過熱をより確実に抑えることが容易となる。また本発明に係るスイッチングレギュレータによれば、本発明に係る半導体装置の利点を享受することが可能となる。
【図面の簡単な説明】
【００２０】
【図１】本発明の実施形態に係るスイッチングレギュレータの構成図である。
【図２】本発明の実施形態に係るＶＬ電圧生成回路の構成図である。
【図３】本発明の実施形態に係る第１内部電源生成回路の構成図である。
【図４】本発明の実施形態に係る第２サーマルシャットダウン回路の構成図である。
【発明を実施するための形態】
【００２１】
［スイッチングレギュレータの全体構成］
図１は、本発明の実施形態に係るスイッチングレギュレータ（昇降圧スイッチングレギュレータ）１の構成図である。本図に示すようにスイッチングレギュレータ１は、レギュレータ用ＩＣ１０、各スイッチング素子（ＳＷ１、ＳＷ２）、コイル（インダクタ）Ｌ１、各ダイオード（Ｄ１、Ｄ２）、各コンデンサ（Ｃ１〜Ｃ５）、各抵抗（Ｒ１、Ｒ２）、電源入力端子Ｖin、および電圧出力端子Ｖoutなどを有している。
【００２２】
なお各スイッチング素子（ＳＷ１、ＳＷ２）は、入力される制御信号に応じて、オン／オフ（両端間の導通／非導通）を切替えるスイッチング動作を行う。一例としてＭＯＳトランジスタの場合、スイッチング動作は、ゲートに入力される制御信号に応じて、ソース‐ドレイン間の導通／非導通を切替える動作となる。本実施形態では、スイッチング素子ＳＷ１はＮチャネルＭＯＳＦＥＴであり、スイッチング素子ＳＷ２はＰチャネルＭＯＳＦＥＴであるとするが、これに限定されるものではない。
【００２３】
またレギュレータ用ＩＣ１０は、第１内部電源生成回路２１、バンドギャップ電圧生成回路２２、低電圧誤動作防止回路２３、第１サーマルシャットダウン回路２４、第２内部電源生成回路２５、発振回路３１、スロープ回路３２、ソフトスタート回路３３、誤差増幅器３４、オペアンプ３５、各比較器（３６、３７）、各抵抗（３８ａ、３８ｂ）、ショート回路保護用比較器４１、過電圧保護用比較器４２、制御回路５１、過電流検出回路５２、ドライバ５３、ＶＬ電圧生成回路５４、およびドライバ５５などを有している。
【００２４】
レギュレータ用ＩＣ１０は、これらを集積化した半導体集積回路装置（半導体装置の一形態）である。またレギュレータ用ＩＣ１０は、接地点に接続される接地用端子ＴGNDの他、外部との接続に用いられる各端子（Ｔ1〜Ｔ13）を有している。
【００２５】
端子Ｔ1は、電源入力端子Ｖinに接続されている。なお電源入力端子Ｖinは、外部のバッテリ等から直流電源ＶCC（例えば４〜４０Ｖの電源）が入力されるようになっている。また端子Ｔ1と電源入力端子Ｖinの間には、コンデンサＣ１の一端、コンデンサＣ２の一端、および抵抗Ｒ１の一端が接続されている。
【００２６】
コンデンサＣ１の他端は接地されており、コンデンサＣ２の他端は端子Ｔ5に接続されている。抵抗Ｒ１の他端は、スイッチング素子ＳＷ２のソースに接続されている。なお抵抗Ｒ１の両端は、それぞれ端子Ｔ2および端子Ｔ3にも接続されている。スイッチング素子ＳＷ２のドレインは、ダイオードＤ１のカソードおよびコイルＬ１の一端に接続されている。ダイオードＤ１のアノードは接地されている。
【００２７】
またコイルＬ１の他端は、ダイオードＤ２のアノードおよびスイッチング素子ＳＷ１のドレインに接続されている。スイッチング素子ＳＷ１のソースは接地されている。ダイオードＤ２のカソードはコンデンサＣ３の一端および電圧出力端子Ｖoutに接続されている。なお電圧出力端子Ｖoutからは、スイッチングレギュレータ１の出力電圧ＶOが出力される。またコンデンサＣ３の他端は接地されている。
【００２８】
またスイッチング素子ＳＷ２のゲートは端子Ｔ4に接続されており、スイッチング素子ＳＷ１のゲートは端子Ｔ7に接続されている。抵抗Ｒ２は、発振回路３１が生成する矩形波の周波数調整に用いられる抵抗であり、一端が端子Ｔ11に接続され他端が接地されている。コンデンサＣ４は、主に後述する内部電源ＶREGの位相補償に用いられるコンデンサであり、一端が端子Ｔ12に接続され他端が接地されている。また端子Ｔ9には、出力電圧ＶOに応じた電圧ＶFBが入力される。また端子Ｔ9と端子Ｔ10は、外部のコンデンサ等を介して接続されている。
【００２９】
第１内部電源生成回路２１は、端子Ｔ12およびイネーブル信号が入力される端子Ｔ13に接続されており、レギュレータ用ＩＣ１０において使用される直流の内部電源ＶREG（第１内部電源）を生成する。なお内部電源ＶREGは、直流電源ＶCCおよび後述する内部電源Ｖrefを用いて、直流電源ＶCCに比べて電圧値等の精度が高くなるように生成される。内部電源ＶREGは、第１サーマルシャットダウン回路２４やドライバ５５の駆動電源等として用いられる。
【００３０】
また第１内部電源生成回路２１は、生成した内部電源ＶREGを端子Ｔ12に送る。これにより第１内部電源生成回路２１は、内部電源ＶREGを、端子Ｔ12に接続された外部ライン（レギュレータ用ＩＣ１０の外部に設けられた伝送ライン）を介してレギュレータ用ＩＣ１０の外部に一旦送出した後、レギュレータ用ＩＣ１０内に引き込む。例えば外部ラインに送出された内部電源ＶREGは、端子Ｔ6を介してレギュレータ用ＩＣ１０内に戻り、ドライバ５５の電源端子に入力される。なおこの外部ラインには、位相補償用のコンデンサＣ４が接続されている。
【００３１】
このようにレギュレータ用ＩＣ１０では、内部電源ＶREGの伝送ラインの少なくとも一部をレギュレータ用ＩＣ１０の外側に設け、位相補償用のコンデンサＣ４を外付けとすることにより、レギュレータ用ＩＣ１０の省スペース化等が容易となっている。なお第１内部電源生成回路２１の構成等については、改めて詳細に説明する。
【００３２】
バンドギャップ電圧生成回路２２は、第１内部電源生成回路２１から内部電源ＶREGの供給を受け、これを用いてバンドギャップ電圧を生成する。バンドギャップ電圧は、半導体のバンドギャップを利用して内部電源ＶREGの電圧より更に安定するよう生成され、レギュレータ用ＩＣ１０内の各部において利用される。
【００３３】
低電圧誤動作防止回路２３は、レギュレータ用ＩＣ１０においてＵＶＬＯ［Under Voltage Lock Out］機能を発揮させる回路である。低電圧誤動作防止回路２３は、入力電圧が低過ぎることに起因する誤動作を防ぐため、例えば、一定電圧以上の直流電源ＶCCが入力されないとレギュレータ用ＩＣ１０がオンしないようにする。
【００３４】
第１サーマルシャットダウン回路２４は、過熱（過度な温度上昇）によるスイッチングレギュレータ１の熱暴走等を防止する回路である。第１サーマルシャットダウン回路２４は、例えば、温度センサを用いて温度を継続的に検知し、検知温度が上限値を超えた場合に、各スイッチング素子（ＳＷ１、ＳＷ２）のスイッチング動作が停止されるようにする。なお第１サーマルシャットダウン回路２４の動作精度等の観点から、第１サーマルシャットダウン回路２４を駆動させる電源としては、直流電源ＶCCではなく、より電圧値等の精度が高い内部電源ＶREGが用いられる。
【００３５】
第２内部電源生成回路２５は、直流電源ＶCCを用いて、レギュレータ用ＩＣ１０において使用される直流の内部電源Ｖref（第２内部電源）を生成する。内部電源Ｖrefは、内部電源ＶREGとは別の内部電源として、直流電源ＶCCに比べて電圧値等の精度が高くなるように生成され、第１内部電源生成回路２１等に供給される。また内部電源Ｖrefは、内部電源ＶREGとは異なり、外付けラインを含まない経路のみを介して、レギュレータ用ＩＣ１０内に供給される。
【００３６】
発振回路３１は、一定周波数の矩形波の電圧を生成して後段側に送出する。なお当該矩形波の周波数は、抵抗Ｒ２を用いて調整可能となっている。またスロープ回路３２は、発振回路３１が生成した矩形波の電圧に対して、立上り（或いは立下り）に傾斜を付ける処理を施し、処理済みの電圧（鋸波或いはこれに準じた波形の電圧）を各比較器（３６、３７）の非反転入力端子に出力する。
【００３７】
ソフトスタート回路３３は、出力電圧ＶOのオーバーシュートや突入電流の発生等を防ぐため、ソフトスタート機能を発揮する回路である。ソフトスタート回路３３は、スイッチングレギュレータ１の起動時に誤差増幅器３４へ適切な電圧を供給し、出力電圧ＶOが緩やかに立ち上がるようにする。なおソフトスタート回路３３は、例えば、過電流検出回路５２から受取る信号ＳＳに基づいて動作する。またソフトスタート回路３３には、ソフトスタート時間設定用のコンデンサＣ５が接続されている。コンデンサＣ５は、一端が端子Ｔ8を介してソフトスタート回路３３に接続されており、他端が接地されている。
【００３８】
誤差増幅器３４は、反転入力端子に電圧ＶFBが、非反転入力端子に所定電圧Ｖ1がそれぞれ入力され、各入力端子の電圧値の差に応じた電圧を出力する。なおスイッチングレギュレータ１の起動時には、誤差増幅器３４の非反転入力端子に入力される電圧として、ソフトスタート回路３３の出力電圧が優先される。誤差増幅器３４の出力側は、抵抗３８ａを介してオペアンプ３５の反転入力端子に接続されているとともに、比較器３７の反転入力端子および端子Ｔ10に接続されている。
【００３９】
オペアンプ３５は、非反転入力端子に所定電圧Ｖ2が入力され、各入力端子の電圧値の差に応じた電圧を出力する。なおオペアンプ３５の出力側は、比較器３６の反転入力端子に接続されているとともに、抵抗３８ｂを介して、抵抗３８ａとオペアンプ３５の反転入力端子の間に接続されている。抵抗３８ａ、抵抗３８ｂ、およびオペアンプ３５は、反転増幅器を形成していると見ることができる。また各比較器（３６、３７）は、各入力端子の電圧値の比較結果に応じた電圧を、制御回路５１に出力する。
【００４０】
ショート回路保護用比較器４１は、非反転入力端子に電圧ＶFBが、反転入力端子に所定電圧Ｖ3がそれぞれ入力され、これらの電圧の比較結果をショート回路保護用の信号ＳＣＰとして出力する。また過電圧保護用比較器４２は、非反転入力端子に電圧ＶFBが、反転入力端子に所定電圧Ｖ4がそれぞれ入力され、これらの電圧の比較結果を過電圧保護用の信号ＯＶＰとして出力する。
【００４１】
制御回路５１は、各比較器（３６、３７）から受ける信号に基づいて、各スイッチング素子（ＳＷ１、ＳＷ２）のＰＷＭ制御を行う。より具体的には、制御回路５１は、比較器３６の出力信号に応じて、スイッチング素子ＳＷ１のスイッチング動作を制御するための制御信号Ｓ１を出力する。制御信号Ｓ１は、ドライバ５５および端子Ｔ7を介して、スイッチング素子ＳＷ１に入力される。
【００４２】
制御信号Ｓ１がＨ（High）レベルのとき、スイッチング素子ＳＷ１はオンとなり、制御信号Ｓ１がＬ（Low）レベルのとき、スイッチング素子ＳＷ１はオフとなる。これにより比較器３６の出力信号のデューティに応じて、スイッチング素子ＳＷ１のスイッチング動作が行われる。
【００４３】
また制御回路５１は、比較器３７の出力信号に応じて、スイッチング素子ＳＷ２のスイッチング動作を制御するための制御信号Ｓ２を出力する。制御信号Ｓ２は、ドライバ５３および端子Ｔ4を介して、スイッチング素子ＳＷ２に入力される。このようにドライバ５３は、制御回路５１とスイッチング素子ＳＷ２を結んでいる、制御信号Ｓ２の伝送ラインに設けられている。
【００４４】
制御信号Ｓ２がＨレベルのとき、スイッチング素子ＳＷ２はオフとなり、制御信号Ｓ２がＬレベルのとき、スイッチング素子ＳＷ２はオンとなる。これにより比較器３７の出力信号のデューティに応じて、スイッチング素子ＳＷ２のスイッチング動作が行われる。
【００４５】
過電流検出回路５２は、端子Ｔ2および端子Ｔ3の電圧に基づいて抵抗Ｒ１を流れる電流の値を検出する。そして過電流検出回路５２は、当該検出値が所定の上限値を超えたとき（つまり過電流を検出したとき）に、過電流検出信号を制御回路５１に出力する。なお制御回路５１は、過電流検出信号に応じて過電流に起因する不具合を防止するための動作（過電流保護動作）を行う。
【００４６】
またドライバ５３の第１電源端子は、端子Ｔ1に接続されており、直流電源ＶCCが入力される。ＶＬ電圧生成回路５４は、ドライバ５３の第２電源端子および端子Ｔ5に接続されており、直流電源ＶCCの電圧を一定電圧Ｖｓだけ減少させた電圧ＶＬを生成し、ドライバ５３の第２電源端子に供給する。なおこの電圧Ｖｓは、ドライバ５３の駆動電圧（第１電源端子の電圧と第２電源端子の電圧との差）として適正な大きさの電圧である。
【００４７】
図２は、ＶＬ電圧生成回路５４の構成を示している。ＶＬ電圧生成回路５４では、直流電源ＶCCの入力端と接地点の間において、各ツェナーダイオード（５４ａ、５４ｂ）および電流源５４ｃが直列に接続された形態で設けられている。なお、各ツェナーダイオード（５４ａ、５４ｂ）のツェナー電圧の和は電圧Ｖｓに設定されており、電流源５４ｃは、電圧ＶＬの生成に必要な電流Ｉを流すように設定されている。
【００４８】
ＶＬ電圧生成回路５４によれば、各ツェナーダイオード（５４ａ、５４ｂ）と電流源５４ｃの間にて電圧ＶＬ（＝ＶCC−Ｖｓ）が生成され、ドライバ５３の第２電源端子に供給される。なお、ＶＬ電圧生成回路５４の構成は上述した形態に限られることなく、他の形態となっていても構わない。
【００４９】
ＶＬ電圧生成回路５４によれば、直流電源ＶCCの電圧変動などに関わらずドライバ５３に適正な駆動電圧を供給し、ドライバ５３に過剰な電圧が加わることは防止される。このようにＶＬ電圧生成回路５４は、ドライバ５３の第１電源端子の電圧と第２電源端子の電圧との差を略一定に保つ、電圧調整回路としての役割を果たす。
【００５０】
［スイッチングレギュレータの基本動作］
次に、スイッチングレギュレータ１の基本動作について説明する。スイッチングレギュレータ１の動作形態は、基本的に、出力電圧ＶOが目標電圧より小さいときには昇圧動作が行われる昇圧モードとなり、逆に目標電圧より大きい場合には降圧動作が行われる降圧モードとなる。
【００５１】
昇圧モードにおいては、誤差増幅器３４の出力電圧が、スロープ回路３２の出力電圧より定常的に大きくなる。したがって、昇圧モードにおいては、比較器３７から出力される電圧が定常的にＬレベルになり、スイッチング素子ＳＷ２は定常的にオンになる。
【００５２】
そしてオペアンプ３５の出力電圧がスロープ回路３２の出力電圧より大きいときは、比較器３６の出力電圧はＬレベルとなり、逆にスロープ回路３２の出力電圧より小さいときは、比較器３６の出力電圧はＨレベルとなる。これにより、比較器３６の出力電圧はレベル変動を生じ、スイッチング素子ＳＷ１は、このレベル変動に応じてオン／オフが切替わる。
【００５３】
スイッチング素子ＳＷ１がオンになると、コイルＬ１に磁気エネルギーが蓄積され、逆にスイッチング素子ＳＷ１がオフになると、コイルＬ１に蓄積されていた磁気エネルギーが放出される。昇圧モードでは、スイッチング素子ＳＷ１のオン／オフの切替が繰り返されることにより、コイルＬ１における磁気エネルギーの蓄積と放出が繰り返される。このような昇圧動作がなされる結果、直流電源ＶCCの電圧は昇圧されて出力電圧ＶOとなり、電圧出力端子Ｖoutから出力される。
【００５４】
一方、降圧モードにおいては、オペアンプ３５の出力電圧が、スロープ回路３２の出力電圧より定常的に大きくなる。したがって、降圧モードにおいては、比較器３６から出力される電圧が定常的にＬレベルになり、スイッチング素子ＳＷ１は定常的にオフになる。
【００５５】
そして誤差増幅器３４の出力電圧がスロープ回路３２の出力電圧より大きいときは、比較器３７の出力電圧はＬレベルとなり、逆にスロープ回路３２の出力電圧より小さいときは、比較器３７の出力電圧はＨレベルとなる。これにより、比較器３７の出力電圧はレベル変動を生じ、スイッチング素子ＳＷ２は、このレベル変動に応じてオン／オフが切替わる。
【００５６】
スイッチング素子ＳＷ２がオンになると、コイルＬ１に磁気エネルギーが蓄積され、逆にスイッチング素子ＳＷ２がオフになると、コイルＬ１に蓄積されていた磁気エネルギーが放出される。降圧モードでは、スイッチング素子ＳＷ２のオン／オフの切替が繰り返されることにより、コイルＬ１における磁気エネルギーの蓄積と放出が繰り返される。このような降圧動作がなされる結果、直流電源ＶCCの電圧は降圧されて出力電圧ＶOとなり、電圧出力端子Ｖoutから出力される。なおスイッチングレギュレータ１は、昇圧動作と降圧動作が切替えられて行われる、昇降圧モードの動作形態ともなり得る。
【００５７】
［第１内部電源生成回路の構成等］
次に、先述した第１内部電源生成回路２１の構成等について、より詳細に説明する。図３は、第１内部電源生成回路２１の構成図である。第１内部電源生成回路２１は、ＰチャネルＭＯＳＦＥＴ２１ａ、各抵抗（２１ｂ、２１ｃ）、オペアンプ２１ｄ、および第２サーマルシャットダウン回路２１ｅを有しており、図３に示すようにバッファ回路の構成となっている。
【００５８】
ＰチャネルＭＯＳＦＥＴ２１ａは、ソースが直流電源ＶCCの入力端に接続されており、ドレインが抵抗２１ｂの一端と端子Ｔ12に接続されている。ＰチャネルＭＯＳＦＥＴ２１ａのゲートは、オペアンプ２１ｄの出力端子に接続されている。また抵抗２１ｂの他端は、オペアンプ２１ｄの非反転入力端子に接続されているとともに、抵抗２１ｃを介して接地されている。またオペアンプ２１ｄは、直流電源ＶCCを駆動電源とし、反転入力端子には内部電源Ｖrefの電圧が入力される。このような構成により第１内部電源生成回路２１は、略一定の電圧となる内部電源ＶREGを生成し、端子Ｔ12に向けて出力する。
【００５９】
また第２サーマルシャットダウン回路２１ｅは、第１サーマルシャットダウン回路２４とは別に設けられており、第１内部電源生成回路２１の過熱を抑える過熱保護動作を行う。より具体的には、第２サーマルシャットダウン回路２１ｅは、第１内部電源生成回路２１の過熱を検出したときにオペアンプ２１ｄの動作を停止させる動作停止信号ＳＤを出力し、第１内部電源生成回路２１の動作を停止させる。
【００６０】
また第２サーマルシャットダウン回路２１ｅは、駆動電源として内部電源ＶREGを用いるのではなく、直流電源ＶCCおよび内部電源Ｖrefを用いて駆動するようになっている。図４に、第２サーマルシャットダウン回路２１ｅの構成図を示す。本図に示すように第２サーマルシャットダウン回路２１ｅは、オペアンプ７１、電流源７２、スイッチ７３、ＶＲＥＧ電圧監視回路７４、各抵抗（７５〜７９）、および各トランジスタ（８０、８１）を有している。なお、トランジスタ８０はＮＰＮ型バイポーラトランジスタであり、トランジスタ８１はＰＮＰ型バイポーラトランジスタである。
【００６１】
オペアンプ７１は、非反転入力端子には内部電源Ｖrefの電圧が入力され、反転入力端子は、オペアンプ７１の出力端子が接続されている。またオペアンプ７１は、第１電源端子には直流電源ＶCCが入力され、第２電源端子は電流源７２およびスイッチ７３を介して接地されている。
【００６２】
これによりオペアンプ７１は、スイッチ７３が閉じているときには、駆動電源が供給されて駆動するが、スイッチ７３が開いているときには、駆動電源が供給されず駆動しない。なおスイッチ７３の開閉は、ＶＲＥＧ電圧監視回路７４によって制御される。ＶＲＥＧ電圧監視回路７４は、内部電源ＶREGの電圧値を監視し、この電圧値が所定の閾値Ｖα以下であるときにはスイッチ７３を閉じ、そうでないときにはスイッチ７３を開く。
【００６３】
なお閾値Ｖαは、内部電源ＶREGの電圧値における正常領域の下限に設定されている。これにより、通常時ではスイッチ７３は開かれるが、例えばショートモード（外付けラインにおける地絡等が発生した状況）に起因して内部電源ＶREGの電圧値が異常に低下した場合、スイッチ７３は閉じられる。
【００６４】
また抵抗７５は、一端がオペアンプ７１の出力端子に接続され、他端が抵抗７６の一端に接続されている。抵抗７６の他端は、トランジスタ８０のベースに接続されているとともに、抵抗７７を介して接地されている。また抵抗７８は、一端がオペアンプ７１の出力端子に接続され、他端がトランジスタ８１のベースおよびトランジスタ８０のコレクタに接続されている。
【００６５】
またトランジスタ８０のエミッタは接地されている。またトランジスタ８１は、エミッタがオペアンプ７１の出力端子に接続され、コレクタが抵抗７９を介して接地されている。またトランジスタ８１のコレクタは、動作停止信号ＳＤの出力端子に接続されている。なおトランジスタ８１のコレクタの電圧が所定値以上であるとき、この電圧が動作停止信号ＳＤとして、オペアンプ２１ｄへ出力されることになる。
【００６６】
第２サーマルシャットダウン回路２１ｅにおいて、オペアンプ７１は、負帰還がなされるように接続されており、内部電源Ｖrefの電圧が入力されるバッファ回路を形成している。そしてこのバッファ回路の後段側には、各抵抗（７５〜７９）および各トランジスタ（８０、８１）を有する検出回路９０が形成されている。
【００６７】
検出回路９０は、当該バッファ回路の出力、および、トランジスタ８０の温度特性を用いて、第１内部電源生成回路２１の過熱を検出するように形成されている。より詳細には、トランジスタ８０は、ベースエミッタ電圧Ｖbeの温度特性（約−２ｍＶ／℃）を有している。そして検出回路９０は、第１内部電源生成回路２１が過熱となっていない通常温度領域においては、動作停止信号ＳＤを出力せず、第１内部電源生成回路２１が過熱となっている異常温度領域においては、動作停止信号ＳＤを出力するように設定されている。
【００６８】
すなわち通常温度領域では、トランジスタ８０は、ベースエミッタ電圧Ｖbeが大きいため、コレクタ−エミッタ間は十分に導通しない。そのためトランジスタ８１のコレクタ−エミッタ間は殆ど導通せず、動作停止信号ＳＤは出力されない。しかし温度が上昇するに連れてベースエミッタ電圧Ｖbeは小さくなり、異常温度領域に達すると、トランジスタ８０のコレクタ−エミッタ間は十分に導通し、トランジスタ８１のコレクタ−エミッタ間も導通するようになって動作停止信号ＳＤが出力される。
【００６９】
上述したように第１内部電源生成回路２１には、内部電源ＶREGとは別の電源を用いて駆動する独自のサーマルシャットダウン回路として、第１内部電源生成回路２１の過熱を防止する第２サーマルシャットダウン回路２１ｅが設けられている。なお、上述した第１内部電源生成回路２１や第２サーマルシャットダウン回路２１ｅの構成形態は一例であり、その他の構成形態となっていても構わない。
【００７０】
なお、サーマルシャットダウン回路の動作精度は、用いられる電圧の精度に左右される。また内部電源Ｖrefは、内部電源ＶREGに比べれば電圧レベルが低く、電圧の精度が悪くなり易い。従って、内部電源Ｖrefを用いて動作する第２サーマルシャットダウン回路２１ｅは、内部電源ＶREGを用いて動作する第１サーマルシャットダウン回路２４に比べれば、動作精度が悪くなり易い。そのため第２サーマルシャットダウン回路２１ｅは、第１サーマルシャットダウン回路２４の代わりとして用いられることは好ましくなく、あくまでも第１サーマルシャットダウン回路２４の補助的な位置づけで用いられる。例えば、第２サーマルシャットダウン回路２１ｅは、ショートモード等にのみ対応する回路という程度の位置づけで用いられる。
【００７１】
［その他］
以上に説明した通りレギュレータ用ＩＣ１０は、供給される直流電源ＶCC（外部電源）を用いて駆動する半導体装置であって、直流電源ＶCCを用いて内部電源ＶREGを生成し、外付けラインを含む経路を介してレギュレータ用ＩＣ１０内に供給する第１内部電源生成回路２１と、内部電源ＶREGを用いて駆動する回路であり、過熱を検出したときに該過熱を抑える動作を行う、第１サーマルシャットダウン回路２４と、第１サーマルシャットダウン回路２４とは別に設けられ、第１内部電源生成回路２１の過熱を検出したときに第１内部電源生成回路２１の動作を停止させる、第２サーマルシャットダウン回路２１ｅと、を備えている。なおレギュレータ用ＩＣ１０には、内部電源ＶREGが送られる端子Ｔ12（外部端子）が設けられており、端子Ｔ12に外付けラインを接続することによって、内部電源ＶREGを外部へ引出すことが可能となっている。
【００７２】
そして第２サーマルシャットダウン回路２１ｅは、内部電源ＶREGとは異なる電源を用いて駆動するようになっている。そのためレギュレータ用ＩＣ１０によれば、外付けラインを含む経路を介して内部電源ＶREGを供給するものでありながら、第１内部電源生成回路２１の過熱をより確実に抑えることが容易となっている。
【００７３】
すなわち、例えばショートモードでは、第１内部電源生成回路２１が過剰に発熱するとともに、内部電源ＶREGの供給に不具合が生じるおそれがある。しかしこのような状況でも、第２サーマルシャットダウン回路２１ｅは、内部電源ＶREGとは別の電源を用いて駆動するため、当該不具合の影響を殆ど受けずに駆動することが可能である。そのため第２サーマルシャットダウン回路２１ｅは、このような状況であっても適切に動作し、第１内部電源生成回路２１の過熱を抑えることが可能である。
【００７４】
なお本実施形態では、レギュレータ用ＩＣ１０は、直流電源ＶCCを用いて内部電源Ｖrefを生成し、外付けラインを含まない経路のみを介してレギュレータ用ＩＣ１０内に供給する第２内部電源生成回路２５をも備えており、第２サーマルシャットダウン回路２１ｅは、内部電源Ｖrefと直流電源ＶCCを用いて駆動するようになっている。但し第２サーマルシャットダウン回路２１ｅは、内部電源Ｖrefと直流電源ＶCCの何れか一方のみ、或いは、これら以外の電源を用いて駆動するようになっていても構わない。
【００７５】
また第２サーマルシャットダウン回路２１ｅは、ＶＲＥＧ電圧監視回路７４において、内部電源ＶREGの電圧値を監視する。そして第２サーマルシャットダウン回路２１ｅは、内部電源ＶREGの電圧値が閾値Ｔα以下である状況に限り、第１内部電源生成回路２１の過熱を検出したときに、第１内部電源生成回路２１の動作を停止させるようになっている。なお内部電源ＶREGの電圧値が閾値Ｔαを超えている状況では、スイッチ７３が開かれるため、このような過熱保護動作は行われない。
【００７６】
すなわちスイッチングレギュレータ１における通常の過熱保護動作は、第１サーマルシャットダウン回路２４によって行われる。そしてショートモード等の状況（内部電源ＶREGの供給不具合により、第１サーマルシャットダウン回路２４は適切に動作しない）に限り、第２サーマルシャットダウン回路２１ｅが過熱保護動作を行うようになっている。
【００７７】
このように第２サーマルシャットダウン回路２１ｅは、第１サーマルシャットダウン回路２４の補助的な役割を果たすものであり、比較的簡易な構成とすることが容易である。但し第２サーマルシャットダウン回路２１ｅの形態はこのようなものに限られず、例えば、内部電源ＶREGの電圧値に関わらず過熱保護動作を行うようにしても構わない。
【００７８】
なお上記実施形態では、半導体装置としてスイッチングレギュレータに用いられるもの（レギュレータ用ＩＣ１０）を例に挙げたが、本発明に係る半導体装置はこのようなものに限られない。本発明に係る半導体装置は、各種電気機器を制御する制御用ＩＣなど、様々な形態を含む。
【００７９】
またスイッチングレギュレータ１は、レギュレータ用ＩＣ１０を備えるとともに、一端に直流電源ＶCCの電圧が入力され、他端が電圧出力端子Ｖoutに接続されたコイルＬ１と、コイルＬ１の当該他端に一端が接続され、他端が接地点に接続され、両端間を導通させるオンの状態と導通させないオフの状態が切替わるスイッチング素子ＳＷ１と、電圧出力端子Ｖoutに一端が接続され、他端が接地点に接続されたコンデンサＣ３と、直流電源ＶCCの電圧が入力される電源入力端子Ｖinに一端が接続され、他端がコイルＬ１の一端に接続され、両端間を導通させるオンの状態と導通させないオフの状態が切替わるスイッチング素子ＳＷ２と、を備えている。
【００８０】
そしてレギュレータ用ＩＣ１０は、スイッチング素子ＳＷ１の制御に用いる制御信号Ｓ１、および、スイッチング素子ＳＷ２の制御に用いる制御信号Ｓ２を生成するようになっている。スイッチングレギュレータ１は、これらの制御信号を用いて、昇圧動作や降圧動作を行うようになっている。
【００８１】
またスイッチングレギュレータ１は、車載用の電源装置に好適であり、更に各種電気機器の電源装置などにも広く適用可能である。車載用の電源装置に適用される場合、スイッチングレギュレータ１は、例えば、電源入力端子Ｖinに車載のバッテリが接続され、電圧出力端子Ｖoutに車載の電気機器が接続された形態で用いられる。
【００８２】
また本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
【産業上の利用可能性】
【００８３】
本発明は、各種電気機器の電源装置等に利用することができる。
【符号の説明】
【００８４】
１ スイッチングレギュレータ
１０ レギュレータ用ＩＣ（半導体装置）
２１ 第１内部電源生成回路
２１ａ ＰチャネルＭＯＳＦＥＴ
２１ｂ、２１ｃ 抵抗
２１ｄ オペアンプ
２１ｅ 第２サーマルシャットダウン回路
２２ バンドギャップ電圧生成回路
２３ 低電圧誤動作防止回路
２４ 第１サーマルシャットダウン回路
２５ 第２内部電源生成回路
３１ 発振回路
３２ スロープ回路
３３ ソフトスタート回路
３４ 誤差増幅器
３５ オペアンプ
３６、３７ 比較器
３８ａ、３８ｂ 抵抗
４１ ショート回路保護用比較器
４２ 過電圧保護用比較器
５１ 制御回路
５２ 過電流検出回路
５３ ドライバ
５４ ＶＬ電圧生成回路
５５ ドライバ
７１ オペアンプ
７２ 電流源
７３ スイッチ
７４ ＶＲＥＧ電圧監視回路
７５〜７９ 抵抗
８０、８１ トランジスタ
Ｃ１〜Ｃ５ コンデンサ
Ｄ１、Ｄ２ ダイオード
Ｌ１ コイル
ＳＷ１ スイッチング素子
ＳＷ２ スイッチング素子
Ｒ１、Ｒ２ 抵抗
Ｔ1〜Ｔ13 端子
ＴGND 接地用端子
Ｖin 電源入力端子
Ｖout 電圧出力端子
【特許請求の範囲】
【請求項１】
供給される外部電源を用いて駆動する半導体装置であって、
前記外部電源を用いて第１内部電源を生成する第１内部電源生成回路と、
第１内部電源が送られる外部端子と、
第１内部電源を用いて駆動する第１サーマルシャットダウン回路と、
第１内部電源とは異なる電源を用いて駆動する第２サーマルシャットダウン回路と、を備え、
第２サーマルシャットダウン回路は、
過熱を検出したときに、第１内部電源生成回路の動作を停止させることを特徴とする半導体装置。
【請求項２】
前記外部電源を用いて第２内部電源を生成し、外付けラインを含まない経路のみを介して前記半導体装置内に供給する第２内部電源生成回路を備え、
第２サーマルシャットダウン回路は、
第２内部電源を用いて駆動することを特徴とする請求項１に記載の半導体装置。
【請求項３】
第２サーマルシャットダウン回路は、
前記外部電源を用いて駆動することを特徴とする請求項１または請求項２に記載の半導体装置。
【請求項４】
第１内部電源生成回路は、前記外部端子に接続された外付けラインを介して、前記半導体装置内に第１内部電源を供給することを特徴とする請求項１から請求項３の何れかに記載の半導体装置。
【請求項５】
第２サーマルシャットダウン回路は、
第１内部電源の電圧値を監視し、
前記電圧値が所定閾値以下である状況に限り、第１内部電源生成回路の過熱を検出したときに第１内部電源生成回路の動作を停止させることを特徴とする請求項１から請求項４の何れかに記載の半導体装置。
【請求項６】
第２サーマルシャットダウン回路は、
トランジスタの温度特性を用いて、第１内部電源生成回路の過熱を検出することを特徴とする請求項１に記載の半導体装置。
【請求項７】
前記外部電源を用いて第２内部電源を生成し、外付けラインを含まない経路のみを介して前記半導体装置内に供給する第２内部電源生成回路を備え、
第２サーマルシャットダウン回路は、
前記外部電源を用いて駆動する回路であり、第２内部電源の電圧が入力されるバッファ回路と、
前記バッファ回路の出力、および、前記トランジスタの温度特性を用いて、第１内部電源生成回路の過熱を検出する検出回路と、
を備えたことを特徴とする請求項６に記載の半導体装置。
【請求項８】
スイッチング素子のスイッチング動作によって電圧変換を行うスイッチングレギュレータに用いられ、
前記スイッチング素子の制御に用いる制御信号を生成することを特徴とする請求項１から請求項７の何れかに記載の半導体装置。
【請求項９】
第１サーマルシャットダウン回路は、
前記スイッチングレギュレータの過熱を検出したときに、前記スイッチング動作を停止させることを特徴とする請求項８に記載の半導体装置。
【請求項１０】
請求項８または請求項９に記載の半導体装置を備えたことを特徴とするスイッチングレギュレータ。
【請求項１１】
一端に入力電圧が入力され、他端が出力端子に接続されたインダクタと、
前記インダクタの他端に一端が接続され、他端が接地点に接続され、両端間を導通させるオンの状態と導通させないオフの状態が切替わる、第１スイッチング素子と、
前記出力端子に一端が接続され、他端が接地点に接続されたコンデンサと、
前記入力電圧が入力される入力端子に一端が接続され、他端が前記インダクタの一端に接続され、両端間を導通させるオンの状態と導通させないオフの状態が切替わる、第２スイッチング素子と、を備え、
前記半導体装置は、
前記制御信号として、第１スイッチング素子の制御に用いる信号、および、第２スイッチング素子の制御に用いる信号を生成することを特徴とする、請求項１０に記載のスイッチングレギュレータ。
【請求項１２】
第２スイッチング素子をオンに維持し、第１スイッチング素子にスイッチング動作を行わせることにより、前記入力電圧を昇圧させて前記出力端子から出力する昇圧動作と、
第１スイッチング素子をオフに維持し、第２スイッチング素子にスイッチング動作を行わせることにより、前記入力電圧を降圧させて前記出力端子から出力する降圧動作と、
を行うことを特徴とする請求項１１に記載のスイッチングレギュレータ。
【請求項１３】
第１スイッチング素子および第２スイッチング素子は、ＭＯＳトランジスタであることを特徴とする請求項１２に記載のスイッチングレギュレータ。
【請求項１４】
第２スイッチング素子を制御する制御信号の伝送ラインに設けられたドライバと、
前記ドライバの第１電源端子の電圧と第２電源端子の電圧との差を略一定に保つ、電圧調整回路と、
を備えたことを特徴とする請求項１３に記載のスイッチングレギュレータ。
【請求項１５】
車載用の電源装置に適用されることを特徴とする請求項１０から請求項１４の何れかに記載のスイッチングレギュレータ。
【請求項１】
供給される外部電源を用いて駆動する半導体装置であって、
前記外部電源を用いて第１内部電源を生成する第１内部電源生成回路と、
第１内部電源が送られる外部端子と、
第１内部電源を用いて駆動する第１サーマルシャットダウン回路と、
第１内部電源とは異なる電源を用いて駆動する第２サーマルシャットダウン回路と、を備え、
第２サーマルシャットダウン回路は、
過熱を検出したときに、第１内部電源生成回路の動作を停止させることを特徴とする半導体装置。
【請求項２】
前記外部電源を用いて第２内部電源を生成し、外付けラインを含まない経路のみを介して前記半導体装置内に供給する第２内部電源生成回路を備え、
第２サーマルシャットダウン回路は、
第２内部電源を用いて駆動することを特徴とする請求項１に記載の半導体装置。
【請求項３】
第２サーマルシャットダウン回路は、
前記外部電源を用いて駆動することを特徴とする請求項１または請求項２に記載の半導体装置。
【請求項４】
第１内部電源生成回路は、前記外部端子に接続された外付けラインを介して、前記半導体装置内に第１内部電源を供給することを特徴とする請求項１から請求項３の何れかに記載の半導体装置。
【請求項５】
第２サーマルシャットダウン回路は、
第１内部電源の電圧値を監視し、
前記電圧値が所定閾値以下である状況に限り、第１内部電源生成回路の過熱を検出したときに第１内部電源生成回路の動作を停止させることを特徴とする請求項１から請求項４の何れかに記載の半導体装置。
【請求項６】
第２サーマルシャットダウン回路は、
トランジスタの温度特性を用いて、第１内部電源生成回路の過熱を検出することを特徴とする請求項１に記載の半導体装置。
【請求項７】
前記外部電源を用いて第２内部電源を生成し、外付けラインを含まない経路のみを介して前記半導体装置内に供給する第２内部電源生成回路を備え、
第２サーマルシャットダウン回路は、
前記外部電源を用いて駆動する回路であり、第２内部電源の電圧が入力されるバッファ回路と、
前記バッファ回路の出力、および、前記トランジスタの温度特性を用いて、第１内部電源生成回路の過熱を検出する検出回路と、
を備えたことを特徴とする請求項６に記載の半導体装置。
【請求項８】
スイッチング素子のスイッチング動作によって電圧変換を行うスイッチングレギュレータに用いられ、
前記スイッチング素子の制御に用いる制御信号を生成することを特徴とする請求項１から請求項７の何れかに記載の半導体装置。
【請求項９】
第１サーマルシャットダウン回路は、
前記スイッチングレギュレータの過熱を検出したときに、前記スイッチング動作を停止させることを特徴とする請求項８に記載の半導体装置。
【請求項１０】
請求項８または請求項９に記載の半導体装置を備えたことを特徴とするスイッチングレギュレータ。
【請求項１１】
一端に入力電圧が入力され、他端が出力端子に接続されたインダクタと、
前記インダクタの他端に一端が接続され、他端が接地点に接続され、両端間を導通させるオンの状態と導通させないオフの状態が切替わる、第１スイッチング素子と、
前記出力端子に一端が接続され、他端が接地点に接続されたコンデンサと、
前記入力電圧が入力される入力端子に一端が接続され、他端が前記インダクタの一端に接続され、両端間を導通させるオンの状態と導通させないオフの状態が切替わる、第２スイッチング素子と、を備え、
前記半導体装置は、
前記制御信号として、第１スイッチング素子の制御に用いる信号、および、第２スイッチング素子の制御に用いる信号を生成することを特徴とする、請求項１０に記載のスイッチングレギュレータ。
【請求項１２】
第２スイッチング素子をオンに維持し、第１スイッチング素子にスイッチング動作を行わせることにより、前記入力電圧を昇圧させて前記出力端子から出力する昇圧動作と、
第１スイッチング素子をオフに維持し、第２スイッチング素子にスイッチング動作を行わせることにより、前記入力電圧を降圧させて前記出力端子から出力する降圧動作と、
を行うことを特徴とする請求項１１に記載のスイッチングレギュレータ。
【請求項１３】
第１スイッチング素子および第２スイッチング素子は、ＭＯＳトランジスタであることを特徴とする請求項１２に記載のスイッチングレギュレータ。
【請求項１４】
第２スイッチング素子を制御する制御信号の伝送ラインに設けられたドライバと、
前記ドライバの第１電源端子の電圧と第２電源端子の電圧との差を略一定に保つ、電圧調整回路と、
を備えたことを特徴とする請求項１３に記載のスイッチングレギュレータ。
【請求項１５】
車載用の電源装置に適用されることを特徴とする請求項１０から請求項１４の何れかに記載のスイッチングレギュレータ。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２０１３−１０２６０３（Ｐ２０１３−１０２６０３Ａ）
【公開日】平成２５年５月２３日（２０１３．５．２３）
【国際特許分類】
【出願番号】特願２０１１−２４４５３３（Ｐ２０１１−２４４５３３）
【出願日】平成２３年１１月８日（２０１１．１１．８）
【出願人】（０００１１６０２４）ローム株式会社 (3,539)
【Ｆターム（参考）】
【公開日】平成２５年５月２３日（２０１３．５．２３）
【国際特許分類】
【出願日】平成２３年１１月８日（２０１１．１１．８）
【出願人】（０００１１６０２４）ローム株式会社 (3,539)
【Ｆターム（参考）】
[ Back to top ]