半導体装置およびその作製方法
【課題】トランジスタ、ダイオード等の半導体用途に好適な材料を提供する。
【解決手段】Inと、M1と、M2と、Znと、を含む酸化物材料であり、M1=13族元素、代表的にはGaであり、M2の元素は、M1の元素よりも含有量が少ない材料を提供する。M2としてはTi、Zr、Hf、Ge、Snなどが挙げられる。M2を含ませることで、酸化物半導体材料における酸素欠損の発生を抑制することができる。酸素欠損がほとんど存在しないトランジスタを実現できれば、半導体装置の信頼性を向上させることができる。
【解決手段】Inと、M1と、M2と、Znと、を含む酸化物材料であり、M1=13族元素、代表的にはGaであり、M2の元素は、M1の元素よりも含有量が少ない材料を提供する。M2としてはTi、Zr、Hf、Ge、Snなどが挙げられる。M2を含ませることで、酸化物半導体材料における酸素欠損の発生を抑制することができる。酸素欠損がほとんど存在しないトランジスタを実現できれば、半導体装置の信頼性を向上させることができる。
【発明の詳細な説明】
【技術分野】
【0001】
酸化物半導体を用いる半導体装置及びその作製方法に関する。
【0002】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【背景技術】
【0003】
近年、絶縁表面を有する基板上に形成された半導体薄膜を用いて薄膜トランジスタ(TFT)を構成する技術が注目されている。薄膜トランジスタはICや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子として開発が急がれている。金属酸化物は多様に存在しさまざまな用途に用いられている。
【0004】
金属酸化物の中には半導体特性を示すものがある。半導体特性を示す金属酸化物としては、例えば、酸化タングステン、酸化錫、酸化インジウム、酸化亜鉛などがあり、このような半導体特性を示す金属酸化物をチャネル形成領域とする薄膜トランジスタが既に知られている(特許文献1及び特許文献2)。
【0005】
また、特許文献3には、酸化亜鉛、酸化マグネシウム亜鉛、酸化カドミウム亜鉛を半導体として用いることが記載されている。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開2007−123861号公報
【特許文献2】特開2007−96055号公報
【特許文献3】米国特許第6727522号
【発明の概要】
【発明が解決しようとする課題】
【0007】
本発明の一態様は、トランジスタ、ダイオード等の半導体用途に好適な材料を提供することを課題の一とする。具体的には酸素欠損の少ない酸化物半導体層を形成する作製方法及びその方法によって得られる材料を提供することを課題の一とする。
【課題を解決するための手段】
【0008】
本明細書で開示する本発明の一態様は、Inと、M1と、M2と、Znと、を含む酸化物材料であり、M1の元素は、13族元素であり、M2の元素は、M1の元素よりも含有量が少ないことを特徴とする。また、M1の元素の含有量に対してM2の元素の含有量は1%以上50%未満とする。具体的には、InM1xM2YZnZ系(0<X≦1、0<Y<1、Y<X、且つ、0<Z)で示される酸化物材料であり、M1の元素は、代表的にはGaであり、そのGaの含有量に対してM2の元素を1%以上50%未満、好ましくは3%以上40%以下を加えて、材料中に酸素欠損が形成されることを抑える。なお、Xは自然数とは限らず、非自然数を含む。
【0009】
具体的には、上記材料において、M1のGaは3価であり、その一部を4価の元素で置き換える。4価の元素は3価の元素よりも一本結合手が多いので、置換することで酸素欠損が形成されることを抑える。その4価の元素、即ちM2としてはTi、Zr、Hf、Ge、Snなどが挙げられる。なお、上記材料は、非単結晶である。
【0010】
また、上記材料において、構成元素以外の重金属不純物はほとんど含まれず、上記材料の純度は3N、好ましくは4N以上である。
【0011】
また、上記Inと、M1と、M2と、Znと、を含む酸化物材料をトランジスタの半導体層として用いた半導体装置も本発明の一つである。その構成は、ゲート電極層と、ゲート電極層と重なるゲート絶縁層と、ゲート絶縁層を介してゲート電極層と重なる酸化物半導体層とを有し、酸化物半導体層は、Inと、M1と、M2と、Znと、を含む酸化物材料であり、M1の元素は、13族元素であり、M2の元素は、M1の元素よりも含有量が少ないことを特徴とする半導体装置である。M1は、代表的にはGaであり、そのGaの含有量に対してM2の元素を1%以上50%未満、好ましくは3%以上40%以下を加えて、M2の元素をスタビライザーとして機能させることにより、半導体層中に酸素欠損がほとんど存在しないトランジスタを実現できるため、トランジスタの信頼性を向上させることができる。
【発明の効果】
【0012】
本発明の一態様により、酸化物半導体材料における酸素欠損の発生を抑制することができる。また、上記酸化物半導体材料をトランジスタのチャネル形成領域として用いることにより、トランジスタの信頼性を向上させることができる。
【図面の簡単な説明】
【0013】
【図1】本発明の一態様を示す平面図及び断面図である。
【図2】本発明の一態様を示す平面図及び断面図である。
【図3】本発明の一態様を示す平面図及び断面図である。
【図4】本発明の一態様を示す平面図及び断面図である。
【図5】半導体装置の一形態を説明する平面図。
【図6】半導体装置の一形態を説明する平面図及び断面図。
【図7】半導体装置の一形態を示す断面図。
【図8】半導体装置の一形態を示す回路図及び斜視図。
【図9】半導体装置の一形態を示す断面図及び平面図。
【図10】電子機器を示す図。
【図11】電子機器を示す図。
【図12】(A)は、過剰酸素を入れる前の結晶構造のモデル、(B)は、過剰酸素を入れた直後の構造モデル。
【図13】(A)は、過剰酸素を入れた後の結晶構造のモデル、(B)は、酸素を一つ取り去った直後の構造モデル、(C)は、その後の構造最適化後の結晶構造のモデル。
【図14】Tiが0.59原子%のモデル。
【図15】Tiが0.59原子%のモデルを50psec間の古典分子動力学シミュレーションを行うことにより得られた最終構造。
【図16】Tiが1.77原子%のモデル。
【図17】Tiが1.77原子%のモデルを50psec間の古典分子動力学シミュレーションを行うことにより得られた最終構造。
【図18】図15に示す構造モデルの動径分布関数g(r)
【図19】図17に示す構造モデルの動径分布関数g(r)
【図20】(A)、(B)は、トランジスタ特性を示すグラフ。
【図21】比較例を示すグラフ。
【発明を実施するための形態】
【0014】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【0015】
(実施の形態1)
本実施の形態では、半導体装置及び半導体装置の作製方法の一態様を図1(A)を用いて説明する。
【0016】
図1(A)、及び(B)に半導体装置の一例として、トランジスタ420の平面図及び断面図を示す。図1(A)は、トランジスタ420の平面図であり、図1(B)は、図1(A)のA−Bにおける断面図である。なお、図1(A)では、煩雑になることを避けるため、トランジスタ420の構成要素の一部(例えば、絶縁層407)を省略して図示している。
【0017】
図1(A)、及び図1(B)に示すトランジスタ420は、基板400上に下地絶縁層436と、下地絶縁層436上に酸化物半導体層403と、酸化物半導体層403上に設けられたゲート絶縁層402と、ゲート絶縁層402を介して酸化物半導体層403上に設けられたゲート電極層401と、ゲート電極層401上に設けられた絶縁層406、絶縁層407と、ゲート絶縁層402、絶縁層406、及び絶縁層407の開口を介して、酸化物半導体層403と電気的に接続するソース電極層405aまたはドレイン電極層405bと、を含んで構成される。
【0018】
また、トランジスタ420において、酸化物半導体層403は、ゲート電極層401と重畳するチャネル形成領域403cと、チャネル形成領域403cを挟む低抵抗領域403a及び低抵抗領域403bを含むのが好ましい。低抵抗領域403a及び低抵抗領域403bはチャネル形成領域403cよりも抵抗が低く、ドーパントを含む。低抵抗領域403a及び低抵抗領域403bは、ゲート電極層401を形成後に、該ゲート電極層401をマスクとして不純物元素を導入することによって、自己整合的に形成することができる。また、当該領域は、トランジスタ420のソース領域またはドレイン領域として機能させることができる。低抵抗領域403a及び低抵抗領域403bを設けることによって、当該一対の低抵抗領域の間に設けられたチャネル形成領域403cに加わる電界を緩和させることができる。また、ソース電極層405a及びドレイン電極層405bがそれぞれ低抵抗領域と接する構成とすることで、酸化物半導体層403と、ソース電極層405a及びドレイン電極層405bと、のコンタクト抵抗を低減することができる。
【0019】
本実施の形態では、酸化物半導体層403としてInM1xM2YZnZ系(0<X≦1、0<Y<1、Y<X、且つ、0<Z)で示される酸化物材料を用いる。具体的には、In:Ga:Ti:Zn=3:0.95:0.05:2のターゲットを用いて、スパッタリング法により成膜したInGaTiZn酸化物膜を酸化物半導体層403に用いる。この酸化物半導体層403は、InGaxTiYZnZ系(X=0.32、Y=0.02、Z=0.67)の酸化物材料と見なすことができる。また、この酸化物材料において、Gaの含有量に対してTiの含有量は、0.02/0.32=0.0625であり、約6.3%である。
【0020】
また、酸化物半導体層403の形成前に基板400を加熱し、基板などに付着している水分などの除去を行うことが好ましい。基板400は、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、SOI基板などを用いることができ、ガラス基板、セラミック基板、石英基板、サファイア基板なども用いることができる。また、下地絶縁層436の形成後に表面に付着している水分などの除去を行う加熱処理を行ってもよい。
【0021】
加熱処理は、加熱されたガスなどの媒体からの熱伝導または熱輻射による加熱(RTA(Rapid Thermal Anneal)を用いてもよい。例えば、RTAとして、GRTA(Gas Rapid Thermal Anneal)、LRTA(Lamp Rapid Thermal Anneal)などを用いることができる。LRTAは、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光(電磁波)の輻射により、被処理物を加熱する。GRTAは、高温のガスを用いて熱処理を行う。ガスとしては、不活性ガスが用いられる。RTAによる短時間の熱処理では、基板の歪み点以上の温度でも基板を歪ませないことができるため、効率よく脱水化または脱水素化処理できる。
【0022】
また、抵抗加熱方式を用いてもよく、例えば、基板温度を500℃以上650℃以下とし、処理時間を1分以上10分以下とすればよい。加熱処理の温度は300℃以上基板の歪み点未満、好ましくは400℃以上650℃以下とし、不活性雰囲気、減圧雰囲気または乾燥空気雰囲気で行う。不活性雰囲気とは、不活性ガス(窒素、希ガス(ヘリウム、ネオン、アルゴン、クリプトン、キセノン)など)を主成分とする雰囲気であって、水素が含まれないことが好ましい。例えば、導入する不活性ガスの純度を、8N(99.999999%)以上、好ましくは9N(99.9999999%)以上とする。あるいは、不活性雰囲気とは、不活性ガスを主成分とする雰囲気で、反応性ガスが0.1ppm未満である雰囲気のことである。反応性ガスとは、半導体や金属などと反応するガスのことをいう。減圧雰囲気とは、圧力が10Pa以下のことを指す。乾燥空気雰囲気は、露点−40℃以下、好ましくは露点−50℃以下とすればよい。
【0023】
また、本実施の形態において、酸化物半導体層403は、CAAC−OS(C Axis Aligned Crystalline Oxide Semiconductor)膜であるのが好ましい。
【0024】
CAAC−OS膜は、完全な単結晶ではなく、完全な非晶質でもない。CAAC−OS膜は、非晶質相に結晶部を有する結晶−非晶質混相構造の酸化物半導体層である。なお、当該結晶部は、一辺が100nm未満の立方体内に収まる大きさであることが多い。また、透過型電子顕微鏡(TEM:Transmission Electron Microscope)による観察像では、CAAC−OS膜に含まれる非晶質部と結晶部との境界は明確ではない。また、TEMによってCAAC−OS膜には粒界(グレインバウンダリーともいう)は確認できない。そのため、CAAC−OS膜は、粒界に起因する電子移動の低下が抑制される。
【0025】
CAAC−OS膜に含まれる結晶部は、c軸がCAAC−OS膜の被形成面または表面に垂直な方向に揃い、かつab面に垂直な方向から見て三角形状または六角形状の原子配列を有し、c軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれa軸及びb軸の向きが異なっていてもよい。本明細書等において、単に垂直と記載する場合、85°以上95°以下の範囲が含まれることとする。
【0026】
なお、CAAC−OS膜において、結晶部の分布が一様でなくてもよい。例えば、CAAC−OS膜の形成過程において、酸化物半導体層の表面側から結晶成長させる場合、被形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。
【0027】
CAAC−OS膜に含まれる結晶部のc軸は、CAAC−OS膜の被形成面または表面に垂直な方向に揃うため、CAAC−OS膜の形状(被形成面の断面形状または表面の断面形状)によっては互いに異なる方向を向くことがある。なお、結晶部のc軸の方向は、CAAC−OS膜が形成されたときの被形成面または表面に垂直な方向となる。結晶部は、成膜することにより、または成膜後に加熱処理などの結晶化処理を行うことにより形成される。
【0028】
CAAC−OS膜を酸化物半導体層403として用いたトランジスタは、可視光や紫外光の照射によるトランジスタの電気特性の変動を低減することが可能である。よって、当該トランジスタは信頼性が高い。
【0029】
さらに、酸化物半導体層403としてInM1xM2YZnZ系(0<X≦1、0<Y<1、Y<X、且つ、0<Z)で示される酸化物材料を用いることで酸化物半導体層403中に酸素欠損が形成されることを抑えることができる。酸化物半導体層403中に酸素欠損が形成されることを抑えることで信頼性が向上する。
【0030】
(実施の形態2)
本実施の形態では、実施の形態1とは異なる構造の例を図1(C)及び図1(D)に示す。なお、実施の形態1と同一の箇所は同じ符号を用い、ここでは簡略化のため詳細な説明は省略することとする。
【0031】
図1(C)は、トランジスタ421の平面図であり、図1(D)は、図1(C)のC−Dにおける断面図である。図1(C)に示すトランジスタ421は、基板400上に下地絶縁層436と、下地絶縁層436上に酸化物半導体層403と、酸化物半導体層403上に設けられたゲート絶縁層402と、ゲート絶縁層402を介して酸化物半導体層403上に設けられたゲート電極層401と、ゲート電極層401上に設けられた絶縁層406、絶縁層407と、ゲート絶縁層402、絶縁層406、及び絶縁層407の開口を介して、酸化物半導体層403と電気的に接続するソース電極層405aまたはドレイン電極層405bと、ソース電極層405aまたはドレイン電極層405b上に接して設けられたソース配線層465aまたはドレイン配線層465bと、を含んで構成される。
【0032】
トランジスタ421において、ソース電極層405a及びドレイン電極層405bは、ゲート絶縁層402、絶縁層406、及び絶縁層407に設けられた開口を埋め込むように設けられており、酸化物半導体層403とそれぞれ接している。これらの電極層は、酸化物半導体層403に達するゲート絶縁層402、絶縁層406、及び絶縁層407の開口を埋め込むように絶縁層407上に導電膜を形成し、当該導電膜に研磨処理を行うことにより、絶縁層407上(少なくともゲート電極層401と重畳する領域)に設けられた導電膜を除去することで、導電膜が分断されて形成されたものである。
【0033】
また、トランジスタ421において、チャネル長方向におけるソース電極層405aとドレイン電極層405bの間の幅は、チャネル長方向におけるソース配線層465aとドレイン配線層465bの間の幅よりも小さい。また、トランジスタ421において、チャネル長方向におけるソース電極層405aとドレイン電極層405bの間の幅は、実施の形態1に示したトランジスタ420のチャネル長方向におけるソース電極層405aとドレイン電極層405bの間の幅よりも小さく、微細なトランジスタを実現している。
【0034】
また、ゲート電極層401、ソース電極層405a、ドレイン電極層405b、ソース配線層465a、及びドレイン配線層465bは、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウムから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜(窒化チタン膜、窒化モリブデン膜、窒化タングステン膜)等を用いることができる。
【0035】
本実施の形態では、酸化物半導体層403としてInM1xM2YZnZ系(0<X≦1、0<Y<1、Y<X、且つ、0<Z)で示される酸化物材料を用いる。具体的には、In:Ga:Ge:Zn=3:0.95:0.05:2のターゲットを用いて、スパッタリング法により、成膜したInGaGeZn酸化物膜を酸化物半導体層403に用いる。
【0036】
酸化物半導体層403としてInM1xM2YZnZ系(0<X≦1、0<Y<1、Y<X、且つ、0<Z)で示される酸化物材料を用いることで酸化物半導体層403中に酸素欠損が形成されることを抑えることができる。酸化物半導体層403中に酸素欠損が形成されることを抑えることで信頼性が向上する。
【0037】
また、本実施の形態は実施の形態1と自由に組み合わせることができる。
【0038】
(実施の形態3)
本実施の形態では、実施の形態1とは異なる構造の例を図2(A)及び図2(B)に示す。なお、実施の形態1と同一の箇所は同じ符号を用い、ここでは簡略化のため詳細な説明は省略することとする。
【0039】
図2(A)は、トランジスタ422の平面図であり、図2(B)は、図2(A)のE−Fにおける断面図である。
【0040】
チャネル長方向の断面図である図2(B)に示すように、トランジスタ422は、下地絶縁層436が設けられた基板400上に、チャネル形成領域403c、低抵抗領域403a、403bを含む酸化物半導体層403と、ソース電極層405aと、ドレイン電極層405bと、ゲート絶縁層402と、ゲート電極層401と、ゲート電極層401の側面に設けられた側壁絶縁層412a、412bと、ゲート電極層401上に設けられた絶縁層413と、ソース電極層405a及びドレイン電極層405b上に設けられた絶縁層406及び絶縁層407を有する。また、絶縁層415がトランジスタ422を覆って形成される。ソース電極層405aまたはドレイン電極層405bに達する開口が絶縁層406、絶縁層407、及び絶縁層415に形成され、絶縁層415上にソース配線層465aまたはドレイン配線層465bを設けている。
【0041】
ソース電極層405a及びドレイン電極層405bは、側壁絶縁層412a、412bを覆うように絶縁層413上に導電膜を形成し、当該導電膜に研磨処理を行うことにより、絶縁層413上(少なくともゲート電極層401と重畳する領域)に設けられた導電膜を除去することで、導電膜が分断されて形成されたものである。
【0042】
また、ソース電極層405a、及びドレイン電極層405bは、露出した酸化物半導体層403上面、及び側壁絶縁層412a、又は側壁絶縁層412bと接して設けられている。よって、ソース電極層405a又はドレイン電極層405bと酸化物半導体層403とが接する領域(コンタクト領域)と、ゲート電極層401との距離は、側壁絶縁層412a、412bのチャネル長方向の幅となり、トランジスタの微細化が達成できる他、作製工程によるトランジスタの電気特性ばらつきを低減することができる。
【0043】
このように、ソース電極層405a又はドレイン電極層405bと酸化物半導体層403とが接する領域(コンタクト領域)と、ゲート電極層401との距離を短くすることができるため、ソース電極層405a又はドレイン電極層405bと酸化物半導体層403とが接する領域(コンタクト領域)、及びゲート電極層401間の抵抗が減少し、トランジスタ422のオン特性を向上させることが可能となる。
【0044】
ゲート絶縁層402の材料としては、酸化シリコン、酸化ガリウム、酸化アルミニウム、窒化シリコン、酸化窒化シリコン、酸化窒化アルミニウム、又は窒化酸化シリコン等を用いることができる。ゲート絶縁層402は、酸化物半導体層403と接する部分において酸素を含むことが好ましい。特に、ゲート絶縁層402は、膜中(バルク中)に少なくとも化学量論的比率を超える量の酸素が存在することが好ましく、例えば、ゲート絶縁層402として、酸化シリコン膜を用いる場合には、SiO2+α(ただし、α>0)とすることが好ましい。本実施の形態では、ゲート絶縁層402として、SiO2+α(ただし、α>0)である酸化シリコン膜を用いる。この酸化シリコン膜をゲート絶縁層402として用いることで、酸化物半導体層403に酸素を供給することができ、特性を良好にすることができる。さらに、ゲート絶縁層402は、作製するトランジスタのサイズやゲート絶縁層402の段差被覆性を考慮して形成することが好ましい。
【0045】
また、ゲート絶縁層402の材料として酸化ハフニウム、酸化イットリウム、ハフニウムシリケート(HfSixOy(x>0、y>0))、窒素が添加されたハフニウムシリケート(HfSiOxNy(x>0、y>0))、ハフニウムアルミネート(HfAlxOy(x>0、y>0))、酸化ランタンなどのhigh−k材料を用いることでゲートリーク電流を低減できる。さらに、ゲート絶縁層402は、単層構造としても良いし、積層構造としても良い。
【0046】
また、下地絶縁層436、絶縁層413、側壁絶縁層412a、412b、絶縁層406、407、415は、ゲート絶縁層に用いる上記材料の中から適宜選択して用いることができる。また、絶縁層407、415は、上記材料の他にポリイミド樹脂、アクリル樹脂、ベンゾシクロブテン系樹脂、等の有機材料を用いることができる。
【0047】
また、本実施の形態では、酸化物半導体層403としてInM1xM2YZnZ系(0<X≦1、0<Y<1、Y<X、且つ、0<Z)で示される酸化物材料を用いる。具体的には、In:Ga:Zr:Zn=3:0.95:0.05:2のターゲットを用いて、スパッタリング法により、成膜したInGaZrZn酸化物膜を酸化物半導体層403に用いる。
【0048】
酸化物半導体層403としてInM1xM2YZnZ系(0<X≦1、0<Y<1、Y<X、且つ、0<Z)で示される酸化物材料を用いることで酸化物半導体層403中に酸素欠損が形成されることを抑えることができる。酸化物半導体層403中に酸素欠損が形成されることを抑えることで信頼性が向上する。
【0049】
また、本実施の形態は実施の形態1または実施の形態2と自由に組み合わせることができる。
【0050】
(実施の形態4)
本実施の形態では、実施の形態1とは異なる構造の例を図2(C)及び図2(D)に示す。なお、実施の形態1と同一の箇所は同じ符号を用い、ここでは簡略化のため詳細な説明は省略することとする。
【0051】
図2(C)は、トランジスタ423の平面図であり、図2(D)は、図2(C)のG−Hにおける断面図である。
【0052】
図2(C)及び図2(D)に示すトランジスタ423は、基板400上に下地絶縁層436と、ソース電極層405a及びドレイン電極層405bと、ソース電極層405a及びドレイン電極層405bに挟まれたチャネル形成領域403c、及び低抵抗領域403a、403bを含む酸化物半導体層403と、酸化物半導体層403、ソース電極層405a及びドレイン電極層405bの上面と接するゲート絶縁層402と、ゲート絶縁層402を介して酸化物半導体層403上に設けられたゲート電極層401と、ゲート電極層401のチャネル長方向の側面の一方と接する側壁絶縁層412aと、ゲート電極層401のチャネル長方向の側面の他方と接する側壁絶縁層412bと、ゲート電極層401を覆う絶縁層406、及び絶縁層407と、絶縁層407上にソース電極層405aまたはドレイン電極層405bと接して設けられたソース配線層465aまたはドレイン配線層465bと、を含んで構成される。
【0053】
なお、酸化物半導体層403に低抵抗領域403a、403bを設けない構成とすることもできる。その場合、チャネル形成領域403cはチャネル長方向の一方の側面においてソース電極層405aと接し、チャネル長方向の他方の側面においてドレイン電極層405bと接する。
【0054】
酸化物半導体層403と、ドレイン電極層405bと、ソース電極層405aとの上面は高さがほぼ一致しており、島状の酸化物半導体層上に、ソース電極層及びドレイン電極層(これと同じ層で形成される配線を含む)となる導電膜を成膜した後、研磨(切削、研削)処理を行い、酸化物半導体層403の上面が露出するように導電膜の一部を除去している。
【0055】
また、本実施の形態では、酸化物半導体層403としてInM1xM2YZnZ系(0<X≦1、0<Y<1、Y<X、且つ、0<Z)で示される酸化物材料を用いる。具体的には、In:Ga:Sn:Zn=3:0.95:0.05:2のターゲットを用いて、スパッタリング法により、InGaSnZn酸化物膜を成膜したものを酸化物半導体層403に用いる。
【0056】
酸化物半導体層403としてInM1xM2YZnZ系(0<X≦1、0<Y<1、Y<X、且つ、0<Z)で示される酸化物材料を用いることで酸化物半導体層403中に酸素欠損が形成されることを抑えることができる。酸化物半導体層403中に酸素欠損が形成されることを抑えることで信頼性が向上する。
【0057】
また、本実施の形態は実施の形態1乃至3のいずれか一と自由に組み合わせることができる。
【0058】
(実施の形態5)
実施の形態1乃至4は、トップゲート型構造の例を示したが、本実施の形態では、ボトムゲート型構造(チャネルストップ型とも呼ぶ)の例を示す。
【0059】
図3(A)は、トランジスタ424の平面図であり、図3(B)は、図3(A)のI−Jにおける断面図である。
【0060】
チャネル長方向の断面図である図3(B)に示すように、トランジスタ424は、下地絶縁層436が設けられた基板400上に、ゲート電極層401、ゲート絶縁層402、酸化物半導体層403、絶縁層414、ソース電極層405a、ドレイン電極層405bを有する。
【0061】
酸化物半導体層403に接する絶縁層414は、ゲート電極層401と重畳する酸化物半導体層403のチャネル形成領域上に設けられており、一部はチャネル保護膜として機能する。さらに、絶縁層414は、酸化物半導体層403に達し、かつソース電極層405a又はドレイン電極層405bが内壁を覆うように設けられた開口435a、435bを有している。従って、酸化物半導体層403の周縁部は、絶縁層414で覆われており、層間絶縁膜としても機能している。ゲート配線とソース配線の交差部において、ゲート絶縁層402だけでなく、絶縁層414も層間絶縁膜として配置することで寄生容量を低減できる。
【0062】
絶縁層414の材料としては、酸化シリコン、酸化ガリウム、酸化アルミニウム、窒化シリコン、酸化窒化シリコン、酸化窒化アルミニウム、又は窒化酸化シリコン等を用いることができる。
【0063】
また、絶縁層414は、単層でも積層でもよい。また、積層とする場合、複数のエッチング工程によってパターン形状をそれぞれ変え、下層の端部と上層の端部とが一致しない形状、即ち、下層の端部が上層よりも突出した断面構造としてもよい。
【0064】
また、本実施の形態では、酸化物半導体層403としてInM1xM2YZnZ系(0<X≦1、0<Y<1、Y<X、且つ、0<Z)で示される酸化物材料を用いる。具体的には、In:Ga:Ti:Zn=1:0.95:0.05:1のターゲットを用いて、スパッタリング法により、InGaTiZn酸化物膜を成膜したものを酸化物半導体層403に用いる。
【0065】
酸化物半導体層403としてInM1xM2YZnZ系(0<X≦1、0<Y<1、Y<X、且つ、0<Z)で示される酸化物材料を用いることで酸化物半導体層403中に酸素欠損が形成されることを抑えることができる。酸化物半導体層403中に酸素欠損が形成されることを抑えることで信頼性が向上する。
【0066】
また、本実施の形態は実施の形態1乃至4のいずれか一と自由に組み合わせることができる。
【0067】
(実施の形態6)
本実施の形態では、実施の形態5と一部異なる構造のトランジスタの例を図3(C)、及び図3(D)に示す。
【0068】
図3(C)は、トランジスタ425の平面図であり、図3(D)は、図3(C)のK−Lにおける断面図である。
【0069】
チャネル長方向の断面図である図3(D)に示すように、トランジスタ425は、下地絶縁層436が設けられた基板400上に、ゲート電極層401、ゲート絶縁層402、酸化物半導体層403、絶縁層414、ソース電極層405a、ドレイン電極層405bを有する。
【0070】
酸化物半導体層403に接する絶縁層414は、ゲート電極層401と重畳する酸化物半導体層403のチャネル形成領域上に設けられており、チャネル保護膜として機能する。
【0071】
また、図3(C)では、酸化物半導体層403の周縁を覆うようにソース電極層405a、またはドレイン電極層405bを設ける平面図を示したが、特に限定されず、例えば平面図である図3(E)に示すように酸化物半導体層403の周縁部が露出するようにソース電極層405a、またはドレイン電極層405bを設けてもよい。この場合には、ソース電極層405a、またはドレイン電極層405bをエッチングで形成する際に、エッチングガスなどで酸化物半導体層403の露出部が汚染されるおそれがある。酸化物半導体層403の露出部が汚染されるおそれがある場合には、ソース電極層405a、及びドレイン電極層405bをエッチングで形成後に、酸化物半導体層403の露出部にプラズマ処理(N2OガスやO2ガス)や、洗浄(水または希フッ酸(100倍希釈))を行うことが好ましい。なお、図3(E)は、図3(C)と酸化物半導体層403のパターン形状が異なるだけで他の構成は同一である。
【0072】
本実施の形態では、酸化物半導体層403としてInM1xM2YZnZ系(0<X≦1、0<Y<1、Y<X、且つ、0<Z)で示される酸化物材料を用いる。具体的にはIn:Ga:Hf:Zn=1:0.95:0.05:1のターゲットを用いて、スパッタリング法により、InGaHfZn酸化物膜を成膜したものを酸化物半導体層403に用いる。
【0073】
酸化物半導体層403としてInM1xM2YZnZ系(0<X≦1、0<Y<1、Y<X、且つ、0<Z)で示される酸化物材料を用いることで酸化物半導体層403中に酸素欠損が形成されることを抑えることができる。酸化物半導体層403中に酸素欠損が形成されることを抑えることで信頼性が向上する。
【0074】
また、本実施の形態は実施の形態1乃至5のいずれか一と自由に組み合わせることができる。
【0075】
(実施の形態7)
本実施の形態では、実施の形態5と一部異なる構造のトランジスタの例を図4(A)、及び図4(B)に示す。
【0076】
本実施の形態では、ボトムゲート型構造(チャネルエッチ型とも呼ぶ)の例を示す。
【0077】
図4(B)は、トランジスタ426の平面図であり、図4(A)は、図4(B)のM−Nにおける断面図である。
【0078】
チャネル長方向の断面図である図4(A)に示すように、トランジスタ426は、下地絶縁層436が設けられた基板400上に、ゲート電極層401、ゲート絶縁層402、酸化物半導体層403、ソース電極層405a、ドレイン電極層405bを有する。
【0079】
また、図4(B)では、酸化物半導体層403の周縁を覆うようにソース電極層405a、またはドレイン電極層405bを設ける平面図を示したが、特に限定されず、例えば平面図である図4(C)に示すように酸化物半導体層403の周縁部が露出するようにソース電極層405a、またはドレイン電極層405bを設けてもよい。この場合には、ソース電極層405a、及びドレイン電極層405bをエッチングで形成する際に、エッチングガスなどで酸化物半導体層403の露出部が汚染されるおそれがある。酸化物半導体層403の露出部が汚染されるおそれがある場合には、ソース電極層405a、及びドレイン電極層405bをエッチングで形成後に、酸化物半導体層403の露出部にプラズマ処理(N2OガスやO2ガス)や、洗浄(水または希フッ酸(100倍希釈))を行うことが好ましい。なお、図4(C)は、図4(B)と酸化物半導体層403のパターン形状が異なるだけで他の構成は同一である。
【0080】
また、本実施の形態では、酸化物半導体層403としてInM1xM2YZnZ系(0<X≦1、0<Y<1、Y<X、且つ、0<Z)で示される酸化物材料を用いる。具体的には、In:Ga:Zr:Zn=1:0.95:0.05:1のターゲットを用いて、スパッタリング法により、InGaZrZn酸化物膜を成膜したものを酸化物半導体層403に用いる。
【0081】
酸化物半導体層403としてInM1xM2YZnZ系(0<X≦1、0<Y<1、Y<X、且つ、0<Z)で示される酸化物材料を用いることで酸化物半導体層403中に酸素欠損が形成されることを抑えることができる。酸化物半導体層403中に酸素欠損が形成されることを抑えることで信頼性が向上する。
【0082】
また、本実施の形態は実施の形態1乃至6のいずれか一と自由に組み合わせることができる。
【0083】
(実施の形態8)
実施の形態5又は実施の形態6又は実施の形態7に示したトランジスタを用いて表示機能を有する半導体装置(表示装置ともいう)を作製することができる。また、トランジスタを含む駆動回路の一部又は全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
【0084】
図5(A)において、第1の基板4001上に設けられた画素部4002を囲むようにして、シール材4005が設けられ、第2の基板4006によって封止されている。図5(A)においては、第1の基板4001上のシール材4005によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された走査線駆動回路4004、信号線駆動回路4003が実装されている。また別途形成された信号線駆動回路4003、走査線駆動回路4004又は画素部4002に与えられる各種信号及び電位は、FPC(Flexible printed circuit)4018a、4018bから供給されている。
【0085】
図5(B)、及び図5(C)において、第1の基板4001上に設けられた画素部4002と、走査線駆動回路4004とを囲むようにして、シール材4005が設けられている。また画素部4002と、走査線駆動回路4004の上に第2の基板4006が設けられている。よって画素部4002と、走査線駆動回路4004とは、第1の基板4001とシール材4005と第2の基板4006とによって、表示素子と共に封止されている。図5(B)、及び(C)においては、第1の基板4001上のシール材4005によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された信号線駆動回路4003が実装されている。図5(B)、及び図5(C)においては、別途形成された信号線駆動回路4003と、走査線駆動回路4004又は画素部4002に与えられる各種信号及び電位は、FPC4018、4018bから供給されている。
【0086】
また図5(B)、及び図5(C)においては、信号線駆動回路4003を別途形成し、第1の基板4001に実装している例を示しているが、この構成に限定されない。走査線駆動回路を別途形成して実装してもよいし、信号線駆動回路の一部又は走査線駆動回路の一部のみを別途形成して実装してもよい。
【0087】
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、COG(Chip On Glass)方法、ワイヤボンディング方法、或いはTAB(Tape Automated Bonding)方法などを用いることができる。図5(A)は、COG方法により信号線駆動回路4003、走査線駆動回路4004を実装する例であり、図5(B)は、COG方法により信号線駆動回路4003を実装する例であり、図5(C)は、TAB方法により信号線駆動回路4003を実装する例である。
【0088】
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むIC等を実装した状態にあるモジュールとを含む。
【0089】
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光源(照明装置含む)を指す。また、コネクター、例えばFPCもしくはTCPが取り付けられたモジュール、TCPの先にプリント配線板が設けられたモジュール、又は表示素子にCOG方式によりIC(集積回路)が直接実装されたモジュールも全て表示装置に含むものとする。
【0090】
また第1の基板上に設けられた画素部及び走査線駆動回路は、トランジスタを複数有しており、実施の形態5又は実施の形態6又は実施の形態7に示したトランジスタを適用することができる。
【0091】
表示装置に設けられる表示素子としては液晶素子(液晶表示素子ともいう)、発光素子(発光表示素子ともいう)、を用いることができる。発光素子は、電流又は電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機EL(Electro Luminescence)、有機EL等が含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。
【0092】
また、半導体装置の一形態について、図5乃至図7を用いて説明する。図7は、図5(B)のM−Nにおける断面図に相当する。
【0093】
図5及び図7で示すように、半導体装置は接続端子電極4015及び端子電極4016を有しており、接続端子電極4015及び端子電極4016はFPC4018、4018bが有する端子と異方性導電膜4019を介して、電気的に接続されている。
【0094】
接続端子電極4015は、第1の電極層4030と同じ導電膜から形成され、端子電極4016は、トランジスタ4010、4011のゲート電極層と同じ導電膜で形成されている。
【0095】
また第1の基板4001上に設けられた画素部4002と、走査線駆動回路4004は、トランジスタを複数有しており、図7では、画素部4002に含まれるトランジスタ4010と、走査線駆動回路4004に含まれるトランジスタ4011とを例示している。図7(A)では、トランジスタ4010、4011上には絶縁膜4020が設けられ、図7(B)では、さらに、絶縁膜4021が設けられている。なお、絶縁膜4023は下地膜として機能する絶縁膜である。
【0096】
トランジスタ4010、4011としては、実施の形態5又は実施の形態6又は実施の形態7で示したトランジスタを適用することができる。本実施の形態では、実施の形態6で示したトランジスタ425と同様な構造を有するトランジスタを適用する例を示す。トランジスタ4010、4011は、酸化物半導体層上にチャネル保護膜として機能する絶縁層が設けられた、ボトムゲート構造のトランジスタである。
【0097】
実施の形態6で示したトランジスタ425と同様な構造を有するトランジスタ4010、4011は、酸化物半導体層として、InM1xM2YZnZ系(0<X≦1、0<Y<1、Y<X、且つ、0<Z)で示される酸化物材料を用いることで酸化物半導体層中に酸素欠損が形成されることを抑えることができる。酸化物半導体層中に酸素欠損が形成されることを抑えることで信頼性が向上する。
【0098】
また、トランジスタ4010、4011に実施の形態5に示すトランジスタ424と同様な構造を適用してもよい。
【0099】
また、駆動回路用のトランジスタ4011の酸化物半導体層のチャネル形成領域と重なる位置にさらに導電層を設けてもよい。導電層を酸化物半導体層のチャネル形成領域と重なる位置に設けることによって、バイアス−熱ストレス試験(BT試験)前後におけるトランジスタ4011のしきい値電圧の変化量をさらに低減することができる。また、導電層は、電位がトランジスタ4011のゲート電極層と同じでもよいし、異なっていても良く、第2のゲート電極層として機能させることもできる。
【0100】
また、該導電層は外部の電場を遮蔽する、すなわち外部の電場が内部(トランジスタを含む回路部)に作用しないようにする機能(特に静電気に対する静電遮蔽機能)も有する。導電層の遮蔽機能により、静電気などの外部の電場の影響によりトランジスタの電気的な特性が変動することを防止することができる。
【0101】
画素部4002に設けられたトランジスタ4010は表示素子と電気的に接続し、表示パネルを構成する。表示素子は表示を行うことができれば特に限定されず、様々な表示素子を用いることができる。
【0102】
図7(A)に表示素子として液晶素子を用いた液晶表示装置の例を示す。図7(A)において、表示素子である液晶素子4013は、第1の電極層4030、第2の電極層4031、及び液晶層4008を含む。なお、液晶層4008を挟持するように配向膜として機能する絶縁膜4032、4033が設けられている。第2の電極層4031は第2の基板4006側に設けられ、第1の電極層4030と第2の電極層4031とは液晶層4008を介して積層する構成となっている。
【0103】
またスペーサ4035は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、液晶層4008の膜厚(セルギャップ)を制御するために設けられている。なお球状のスペーサを用いていてもよい。
【0104】
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料(液晶組成物)は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
【0105】
また、液晶層4008に、配向膜を用いないブルー相を発現する液晶組成物を用いてもよい。この場合、液晶層4008と、第1の電極層4030及び第2の電極層4031とが接する構造となる。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は、液晶及びカイラル剤を混合させた液晶組成物を用いて発現させることができる。また、ブルー相が発現する温度範囲を広げるために、ブルー相を発現する液晶組成物に重合性モノマー及び重合開始剤などを添加し、高分子安定化させる処理を行って液晶層を形成することもできる。ブルー相を発現する液晶組成物は、応答速度が短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。よって液晶表示装置の生産性を向上させることが可能となる。酸化物半導体層を用いるトランジスタは、静電気の影響によりトランジスタの電気的な特性が著しく変動して設計範囲を逸脱する恐れがある。よって酸化物半導体層を用いるトランジスタを有する液晶表示装置にブルー相を発現する液晶組成物を用いることはより効果的である。
【0106】
また、液晶材料の固有抵抗は、1×109Ω・cm以上であり、好ましくは1×1011Ω・cm以上であり、さらに好ましくは1×1012Ω・cm以上である。なお、本明細書における固有抵抗の値は、20℃で測定した値とする。
【0107】
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリーク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。保持容量の大きさは、トランジスタのオフ電流等を考慮して設定すればよい。
【0108】
液晶表示装置には、TN(Twisted Nematic)モード、IPS(In−Plane−Switching)モード、FFS(Fringe Field Switching)モード、ASM(Axially Symmetric aligned Micro−cell)モード、OCB(Optical Compensated Birefringence)モード、FLC(Ferroelectric Liquid Crystal)モード、AFLC(AntiFerroelectric Liquid Crystal)モードなどを用いることができる。
【0109】
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向(VA)モードを採用した透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが、例えば、MVA(Multi−Domain Vertical Alignment)モード、PVA(Patterned Vertical Alignment)モード、ASV(Advanced Super View)モードなどを用いることができる。また、VA型の液晶表示装置にも適用することができる。VA型の液晶表示装置とは、液晶表示パネルの液晶分子の配列を制御する方式の一種である。VA型の液晶表示装置は、電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を向く方式である。また、画素(ピクセル)をいくつかの領域(サブピクセル)に分け、それぞれ別の方向に分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計といわれる方法を用いることができる。
【0110】
また、表示装置において、ブラックマトリクス(遮光層)、偏光部材、位相差部材、反射防止部材などの光学部材(光学基板)などは適宜設ける。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
【0111】
また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、RGB(Rは赤、Gは緑、Bは青を表す)の三色に限定されない。例えば、RGBW(Wは白を表す)、又はRGBに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。
【0112】
また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素子を適用することができる。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機EL素子、後者は無機EL素子と呼ばれている。
【0113】
有機EL素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア(電子および正孔)が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。本実施の形態では、発光素子として有機EL素子を用いる例を示す。
【0114】
発光素子は発光を取り出すために少なくとも一対の電極の一方が透光性であればよい。そして、基板上にトランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、どの射出構造の発光素子も適用することができる。
【0115】
図6(A)、図6(B)、及び図7(B)に表示素子として発光素子を用いた発光装置の例を示す。
【0116】
図6(A)は発光装置の平面図であり、図6(A)中の一点鎖線V1−W1、V2−W2、及びV3−W3で切断した断面が図6(B)に相当する。なお、図6(A)の平面図においては、電界発光層542及び第2の電極層543は省略してあり図示していない。
【0117】
図6に示す発光装置は、下地膜として機能する絶縁膜501が設けられた基板500上に、トランジスタ510、容量素子520、配線層交差部530を有しており、トランジスタ510は発光素子540と電気的に接続している。なお、図6は基板500を通過して発光素子540からの光を取り出す、下面射出型構造の発光装置である。
【0118】
トランジスタ510としては、実施の形態5又は実施の形態6又は実施の形態7で示したトランジスタを適用することができる。本実施の形態では、実施の形態5で示したトランジスタ424と同様な構造を有するトランジスタを適用する例を示す。トランジスタ510は、酸化物半導体層上にチャネル保護膜として機能する絶縁層が設けられた、ボトムゲート構造の逆スタガ型トランジスタである。
【0119】
トランジスタ510はゲート電極層511a、511b、ゲート絶縁層502、酸化物半導体層512、絶縁層503、ソース電極層又はドレイン電極層として機能する導電層513a、513bを含む。
【0120】
実施の形態5で示したトランジスタ424と同様な構造を有するトランジスタ510は、チャネル保護膜として機能する絶縁層503が、少なくともゲート電極層511a、511bと重畳する酸化物半導体層512のチャネル形成領域上を含めた酸化物半導体層512上に設けられており、さらに酸化物半導体層512に達し、かつソース電極層又はドレイン電極層として機能する導電層513a、513bが内壁を覆うように設けられた開口を有している。
【0121】
また、トランジスタ510に実施の形態6に示すトランジスタ425と同様な構造を適用してもよい。
【0122】
従って、図6で示す本実施の形態の酸化物半導体層512を用いた安定した電気特性を有するトランジスタ510を含む半導体装置として信頼性の高い半導体装置を提供することができる。また、そのような信頼性の高い半導体装置を歩留まりよく作製し、高生産化を達成することができる。
【0123】
容量素子520は、導電層521a、521b、ゲート絶縁層502、酸化物半導体層522、導電層523を含み、導電層521a、521bと導電層523とで、ゲート絶縁層502及び酸化物半導体層522を挟む構成とすることで容量を形成する。
【0124】
配線層交差部530は、ゲート電極層511a、511bと、導電層533との交差部であり、ゲート電極層511a、511bと、導電層533とは、間にゲート絶縁層502、及び絶縁層503を介して交差する。実施の形態4で示す構造であると、配線層交差部530は、ゲート電極層511a、511bと、導電層533との間にゲート絶縁層502だけでなく、絶縁層503も配置できるため、ゲート電極層511a、511bと、導電層533との間に生じる寄生容量を低減することができる。
【0125】
本実施の形態においては、ゲート電極層511a及び導電層521aとして膜厚30nmのチタン膜を用い、ゲート電極層511b及び導電層521bとして膜厚200nmの銅薄膜を用いる。よって、ゲート電極層はチタン膜と銅薄膜との積層構造となる。
【0126】
酸化物半導体層512、522としては、In:Ga:Ti:Zn=1:0.95:0.05:1のターゲットを用いて、スパッタリング法により、膜厚25nmのInGaTiZn酸化物膜を用いる。
【0127】
トランジスタ510、容量素子520、及び配線層交差部530上には層間絶縁膜504が形成され、層間絶縁膜504上において発光素子540と重畳する領域にカラーフィルタ層505が設けられている。層間絶縁膜504及びカラーフィルタ層505上には平坦化絶縁膜として機能する絶縁膜506が設けられている。
【0128】
絶縁膜506上に第1の電極層541、電界発光層542、第2の電極層543の順に積層した積層構造を含む発光素子540が設けられている。発光素子540とトランジスタ510とは、導電層513aに達する絶縁膜506及び層間絶縁膜504に形成された開口において、第1の電極層541及び導電層513aとは接することによって電気的に接続されている。なお、第1の電極層541の一部及び該開口を覆うように隔壁507が設けられている。
【0129】
層間絶縁膜504には、プラズマCVD法による膜厚200nm以上600nm以下の酸化窒化シリコン膜を用いることができる。また、絶縁膜506には膜厚1500nmの感光性のアクリル膜、隔壁507には膜厚1500nmの感光性のポリイミド膜を用いることができる。
【0130】
カラーフィルタ層505としては、例えば有彩色の透光性樹脂を用いることができる。有彩色の透光性樹脂としては、感光性、非感光性の有機樹脂を用いることができるが、感光性の有機樹脂層を用いるとレジストマスク数を削減することができるため、工程が簡略化し好ましい。
【0131】
有彩色は、黒、灰、白などの無彩色を除く色であり、カラーフィルタ層は、着色された有彩色の光のみを透過する材料で形成される。有彩色としては、赤色、緑色、青色などを用いることができる。また、シアン、マゼンダ、イエロー(黄)などを用いてもよい。着色された有彩色の光のみを透過するとは、カラーフィルタ層における透過光は、その有彩色の光の波長にピークを有するということである。カラーフィルタ層は、含ませる着色材料の濃度と光の透過率の関係に考慮して、最適な膜厚を適宜制御するとよい。例えば、カラーフィルタ層505の膜厚は1500nm以上2000nm以下とすればよい。
【0132】
図7(B)に示す発光装置においては、表示素子である発光素子4513は、画素部4002に設けられたトランジスタ4010と電気的に接続している。なお発光素子4513の構成は、第1の電極層4030、電界発光層4511、第2の電極層4031の積層構造であるが、示した構成に限定されない。発光素子4513から取り出す光の方向などに合わせて、発光素子4513の構成は適宜変えることができる。
【0133】
隔壁4510、507は、有機絶縁材料、又は無機絶縁材料を用いて形成する。特に感光性の樹脂材料を用い、第1の電極層4030、541上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
【0134】
電界発光層4511、542は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでもよい。
【0135】
発光素子4513、540に酸素、水素、水分、二酸化炭素等が侵入しないように、第2の電極層4031、543及び隔壁4510、507上に保護膜を形成してもよい。保護膜としては、窒化シリコン膜、窒化酸化シリコン膜、DLC膜等を形成することができる。
【0136】
また、発光素子4513、540に酸素、水素、水分、二酸化炭素等が侵入しないように、発光素子4513、540を覆う有機化合物を含む層を蒸着法により形成してもよい。
【0137】
また、第1の基板4001、第2の基板4006、及びシール材4005によって封止された空間には充填材4514が設けられ密封されている。このように外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム(貼り合わせフィルム、紫外線硬化樹脂フィルム等)やカバー材でパッケージング(封入)することが好ましい。
【0138】
充填材4514としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂又は熱硬化樹脂を用いることができ、PVC(ポリビニルクロライド)、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、PVB(ポリビニルブチラル)又はEVA(エチレンビニルアセテート)を用いることができる。例えば充填材として窒素を用いればよい。
【0139】
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板(楕円偏光板を含む)、位相差板(λ/4板、λ/2板)、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
【0140】
なお、図5乃至図7において、第1の基板4001、500、第2の基板4006としては、ガラス基板の他、可撓性を有する基板も用いることができ、例えば透光性を有するプラスチック基板などを用いることができる。プラスチックとしては、FRP(Fiberglass−Reinforced Plastics)板、PVF(ポリビニルフルオライド)フィルム、ポリエステルフィルム又はアクリル樹脂フィルムを用いることができる。また、透光性が必要でなければ、アルミニウムやステンレスなどの金属基板(金属フィルム)を用いてもよい。例えば、アルミニウムホイルをPVFフィルムやポリエステルフィルムで挟んだ構造のシートを用いることもできる。
【0141】
本実施の形態では、絶縁膜4020として酸化アルミニウム膜を用いる。絶縁膜4020はスパッタリング法やプラズマCVD法によって形成することができる。
【0142】
酸化物半導体層上に絶縁膜4020として設けられた酸化アルミニウム膜は、水素、水分などの不純物、及び酸素の両方に対して膜を透過させない遮断効果(ブロック効果)が高い。
【0143】
従って、酸化アルミニウム膜は、作製工程中及 び作製後において、変動要因となる水素、水分などの不純物の酸化物半導体層への混入、及び酸化物半導体を構成する主成分材料である酸素の酸化物半導体層からの放出を防止する保護膜として機能する。
【0144】
また、平坦化絶縁膜として機能する絶縁膜4021、506は、アクリル樹脂、ポリイミド樹脂、ベンゾシクロブテン系樹脂、ポリアミド樹脂、エポキシ樹脂等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料(low−k材料)、シロキサン系樹脂、PSG(リンガラス)、BPSG(リンボロンガラス)等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁膜を形成してもよい。
【0145】
絶縁膜4021、506の形成法は、特に限定されず、その材料に応じて、スパッタリング法、SOG法、スピンコート、ディップ、スプレー塗布、液滴吐出法(インクジェット法)、印刷法(スクリーン印刷、オフセット印刷等)等を用いることができる。
【0146】
表示装置は光源又は表示素子からの光を透過させて表示を行う。よって光が透過する画素部に設けられる基板、絶縁膜、導電膜などの薄膜はすべて可視光の波長領域の光に対して透光性とする。
【0147】
表示素子に電圧を印加する第1の電極層及び第2の電極層(画素電極層、共通電極層、対向電極層などともいう)においては、取り出す光の方向、電極層が設けられる場所、及び電極層のパターン構造によって透光性、反射性を選択すればよい。
【0148】
第1の電極層4030、541、第2の電極層4031、543は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物(以下、ITOと示す。)、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物、グラフェンなどの透光性を有する導電性材料を用いることができる。
【0149】
また、第1の電極層4030、541、第2の電極層4031、543はタングステン(W)、モリブデン(Mo)、ジルコニウム(Zr)、ハフニウム(Hf)、バナジウム(V)、ニオブ(Nb)、タンタル(Ta)、クロム(Cr)、コバルト(Co)、ニッケル(Ni)、チタン(Ti)、白金(Pt)、アルミニウム(Al)、銅(Cu)、銀(Ag)等の金属、又はその合金、若しくはその金属窒化物から一つ、又は複数種を用いて形成することができる。
【0150】
本実施の形態においては、図6に示す発光装置は下面射出型なので、第1の電極層541は透光性、第2の電極層543は反射性を有する。よって、第1の電極層541に金属膜を用いる場合は透光性を保てる程度膜厚を薄く、第2の電極層543に透光性を有する導電膜を用いる場合は、反射性を有する導電膜を積層するとよい。
【0151】
また、第1の電極層4030、541、第2の電極層4031、543として、導電性高分子(導電性ポリマーともいう)を含む導電性組成物を用いて形成することができる。導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリン又はその誘導体、ポリピロール又はその誘導体、ポリチオフェン又はその誘導体、若しくはアニリン、ピロールおよびチオフェンの2種以上からなる共重合体若しくはその誘導体などがあげられる。
【0152】
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
【0153】
以上のように実施の形態5又は実施の形態6又は実施の形態7で示したトランジスタを適用することで、様々な機能を有する半導体装置を提供することができる。
【0154】
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【0155】
(実施の形態9)
本実施の形態では、本明細書に示すトランジスタを使用し、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置の一例を、図面を用いて説明する。
【0156】
図8(A)は、半導体装置の回路構成の一例を示し、図8(B)は半導体装置の一例を示す概念図である。まず、図8(A)に示す半導体装置について説明を行い、続けて図8(B)に示す半導体装置について、以下説明を行う。
【0157】
図8(A)に示す半導体装置において、ビット線BLとトランジスタ162のソース電極又はドレイン電極とは電気的に接続され、ワード線WLとトランジスタ162のゲート電極とは電気的に接続され、トランジスタ162のソース電極又はドレイン電極と容量素子254の第1の端子とは電気的に接続されている。
【0158】
次に、図8(A)に示す半導体装置(メモリセル250)に、情報の書き込みおよび保持を行う場合について説明する。
【0159】
まず、ワード線WLの電位を、トランジスタ162がオン状態となる電位として、トランジスタ162をオン状態とする。これにより、ビット線BLの電位が、容量素子254の第1の端子に与えられる(書き込み)。その後、ワード線WLの電位を、トランジスタ162がオフ状態となる電位として、トランジスタ162をオフ状態とすることにより、容量素子254の第1の端子の電位が保持される(保持)。
【0160】
酸化物半導体を用いたトランジスタ162は、用いる材料にもよるが、オフ電流が極めて小さいという特徴を有している。このため、オフ電流が極めて小さくなる酸化物半導体材料を用いた場合、トランジスタ162をオフ状態とすることで、容量素子254の第1の端子の電位(あるいは、容量素子254に蓄積された電荷)を極めて長時間にわたって保持することが可能である。
【0161】
次に、情報の読み出しについて説明する。トランジスタ162がオン状態となると、浮遊状態であるビット線BLと容量素子254とが導通し、ビット線BLと容量素子254の間で電荷が再分配される。その結果、ビット線BLの電位が変化する。ビット線BLの電位の変化量は、容量素子254の第1の端子の電位(あるいは容量素子254に蓄積された電荷)によって、異なる値をとる。
【0162】
例えば、容量素子254の第1の端子の電位をV、容量素子254の容量をC、ビット線BLが有する容量成分(以下、ビット線容量とも呼ぶ)をCB、電荷が再分配される前のビット線BLの電位をVB0とすると、電荷が再分配された後のビット線BLの電位は、(CB×VB0+C×V)/(CB+C)となる。従って、メモリセル250の状態として、容量素子254の第1の端子の電位がV1とV0(V1>V0)の2状態をとるとすると、電位V1を保持している場合のビット線BLの電位(=CB×VB0+C×V1)/(CB+C))は、電位V0を保持している場合のビット線BLの電位(=CB×VB0+C×V0)/(CB+C))よりも高くなることがわかる。
【0163】
そして、ビット線BLの電位を所定の電位と比較することで、情報を読み出すことができる。
【0164】
このように、図8(A)に示す半導体装置は、トランジスタ162のオフ電流が極めて小さくなる酸化物半導体材料をトランジスタ162のチャネル形成領域に用いた場合、容量素子254に蓄積された電荷は長時間にわたって保持することができる。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。また、電力の供給がない場合であっても、長期にわたって記憶内容を保持することが可能である。
【0165】
次に、図8(B)に示す半導体装置について、説明を行う。
【0166】
図8(B)に示す半導体装置は、上部に記憶回路として図8(A)に示したメモリセル250を複数有するメモリセルアレイ251a及び251bを有し、下部に、メモリセルアレイ251(メモリセルアレイ251a及び251b)を動作させるために必要な周辺回路253を有する。なお、周辺回路253は、メモリセルアレイ251と電気的に接続されている。
【0167】
図8(B)に示した構成とすることにより、周辺回路253をメモリセルアレイ251(メモリセルアレイ251a及び251b)の直下に設けることができるため半導体装置の小型化を図ることができる。
【0168】
周辺回路253に設けられるトランジスタは、トランジスタ162とは異なる半導体材料を用いるのがより好ましい。例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、またはガリウムヒ素等を用いることができ、単結晶半導体を用いることが好ましい。他に、有機半導体材料などを用いてもよい。このような半導体材料を用いたトランジスタは、十分な高速動作が可能である。したがって、該トランジスタにより、高速動作が要求される各種回路(論理回路、駆動回路など)を好適に実現することが可能である。
【0169】
なお、図8(B)に示した半導体装置では、2つのメモリセルアレイ(メモリセルアレイ251aと、メモリセルアレイ251b)が積層された構成を例示したが、積層するメモリセルの数はこれに限定されない。3つ以上のメモリセルを積層する構成としても良い。
【0170】
次に、図8(A)に示したメモリセル250の具体的な構成について図9を用いて説明を行う。
【0171】
図9は、メモリセル250の構成の一例である。図9(A)に、メモリセル250の断面図を、図9(B)にメモリセル250の平面図をそれぞれ示す。ここで、図9(A)は、図9(B)のF1−F2、及びG1−G2における断面に相当する。
【0172】
図9(A)及び図9(B)に示すトランジスタ162は、実施の形態1で示したトランジスタ420と同一の構成とすることができる。
【0173】
トランジスタ162上には、絶縁膜256が単層または積層で設けられている。また、絶縁膜256を介して、トランジスタ162の電極層142aと重畳する領域には、導電層262が設けられており、電極層142aと、絶縁層135と、絶縁膜256と、導電層262とによって、容量素子254が構成される。すなわち、トランジスタ162の電極層142aは、容量素子254の一方の電極として機能し、導電層262は、容量素子254の他方の電極として機能する。
【0174】
トランジスタ162および容量素子254の上には絶縁膜258が設けられている。そして、絶縁膜258上にはメモリセル250と、隣接するメモリセル250を接続するための配線260が設けられている。図示しないが、配線260は、絶縁膜256及び絶縁膜258などに形成された開口を介してトランジスタ162の電極層142aと電気的に接続されている。但し、開口に他の導電層を設け、該他の導電層を介して、配線260と電極層142aとを電気的に接続してもよい。なお、配線260は、図8(A)の回路図におけるビット線BLに相当する。
【0175】
図9(A)及び図9(B)において、トランジスタ162の電極層142bは、隣接するメモリセルに含まれるトランジスタのソース電極としても機能することができる。
【0176】
図9(A)に示す平面レイアウトを採用することにより、半導体装置の占有面積の低減を図ることができるため、高集積化を図ることができる。
【0177】
以上のように、上部に多層に形成された複数のメモリセルは、酸化物半導体を用いたトランジスタにより形成されている。酸化物半導体を用いたトランジスタは、オフ電流が小さいため、これを用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。
【0178】
このように、酸化物半導体以外の材料を用いたトランジスタ(換言すると、十分な高速動作が可能なトランジスタ)を用いた周辺回路と、酸化物半導体を用いたトランジスタ(より広義には、十分にオフ電流が小さいトランジスタ)を用いた記憶回路とを一体に備えることで、これまでにない特徴を有する半導体装置を実現することができる。また、周辺回路と記憶回路を積層構造とすることにより、半導体装置の集積化を図ることができる。
【0179】
以上のように、微細化及び高集積化を実現し、かつ高い電気的特性を付与された半導体装置、及び該半導体装置の作製方法を提供することができる。
【0180】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【0181】
(実施の形態10)
本明細書に開示する半導体装置は、さまざまな電子機器(遊技機も含む)に適用することができる。電子機器としては、テレビジョン装置(テレビ、又はテレビジョン受信機ともいう)、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ等のカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、遊技機(パチンコ機、スロットマシン等)、ゲーム筐体が挙げられる。これらの電子機器の具体例を図10に示す。
【0182】
図10(A)は、表示部を有するテーブル9000を示している。テーブル9000は、筐体9001に表示部9003が組み込まれており、表示部9003により映像を表示することが可能である。なお、4本の脚部9002により筐体9001を支持した構成を示している。また、電力供給のための電源コード9005を筐体9001に有している。
【0183】
実施の形態1乃至8のいずれかに示す半導体装置は、表示部9003に用いることが可能であり、電子機器に高い信頼性を付与することができる。
【0184】
表示部9003は、タッチ入力機能を有しており、テーブル9000の表示部9003に表示された表示ボタン9004を指などで触れることで、画面操作や、情報を入力することができ、また他の家電製品との通信を可能とする、又は制御を可能とすることで、画面操作により他の家電製品をコントロールする制御装置としてもよい。例えば、実施の形態3に示したイメージセンサ機能を有する半導体装置を用いれば、表示部9003にタッチ入力機能を持たせることができる。
【0185】
また、筐体9001に設けられたヒンジによって、表示部9003の画面を床に対して垂直に立てることもでき、テレビジョン装置としても利用できる。狭い部屋においては、大きな画面のテレビジョン装置は設置すると自由な空間が狭くなってしまうが、テーブルに表示部が内蔵されていれば、部屋の空間を有効に利用することができる。
【0186】
図10(B)は、テレビジョン装置9100を示している。テレビジョン装置9100は、筐体9101に表示部9103が組み込まれており、表示部9103により映像を表示することが可能である。なお、ここではスタンド9105により筐体9101を支持した構成を示している。
【0187】
テレビジョン装置9100の操作は、筐体9101が備える操作スイッチや、別体のリモコン操作機9110により行うことができる。リモコン操作機9110が備える操作キー9109により、チャンネルや音量の操作を行うことができ、表示部9103に表示される映像を操作することができる。また、リモコン操作機9110に、当該リモコン操作機9110から出力する情報を表示する表示部9107を設ける構成としてもよい。
【0188】
図10(B)に示すテレビジョン装置9100は、受信機やモデムなどを備えている。テレビジョン装置9100は、受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線又は無線による通信ネットワークに接続することにより、一方向(送信者から受信者)又は双方向(送信者と受信者間、あるいは受信者間同士など)の情報通信を行うことも可能である。
【0189】
実施の形態1乃至8のいずれかに示す半導体装置は、表示部9103、9107に用いることが可能であり、テレビジョン装置、及びリモコン操作機に高い信頼性を付与することができる。
【0190】
図10(C)はコンピュータであり、本体9201、筐体9202、表示部9203、キーボード9204、外部接続ポート9205、ポインティングデバイス9206等を含む。コンピュータは、本発明の一態様を用いて作製される半導体装置をその表示部9203に用いることにより作製される。先の実施の形態に示した半導体装置を利用すれば、信頼性の高いコンピュータとすることが可能となる。
【0191】
図11(A)及び図11(B)は2つ折り可能なタブレット型端末である。図11(A)は、開いた状態であり、タブレット型端末は、筐体9630、表示部9631a、表示部9631b、表示モード切り替えスイッチ9034、電源スイッチ9035、省電力モード切り替えスイッチ9036、留め具9033、操作スイッチ9038、を有する。
【0192】
図11(A)及び図11(B)に示すような携帯機器においては、画像データの一時記憶などにメモリとしてSRAMまたはDRAMが使用されている。例えば、実施の形態9に説明した半導体装置をメモリとして使用することができる。先の実施の形態で説明した半導体装置をメモリに採用することによって、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低減することができる。
【0193】
実施の形態1乃至8のいずれかに示す半導体装置は、表示部9631a、表示部9631bに用いることが可能であり、信頼性の高いタブレット型端末とすることが可能となる。
【0194】
また、表示部9631aは、一部をタッチパネルの領域9632aとすることができ、表示された操作キー9638にふれることでデータ入力をすることができる。なお、表示部9631aにおいては、一例として半分の領域が表示のみの機能を有する構成、もう半分の領域がタッチパネルの機能を有する構成を示しているが該構成に限定されない。表示部9631aの全ての領域がタッチパネルの機能を有する構成としても良い。例えば、表示部9631aの全面にキーボードボタンを表示させてタッチパネルとし、表示部9631bを表示画面として用いることができる。
【0195】
また、表示部9631bにおいても表示部9631aと同様に、表示部9631bの一部をタッチパネルの領域9632bとすることができる。また、タッチパネルのキーボード表示切り替えボタン9639が表示されている位置に指やスタイラスなどでふれることで表示部9631bにキーボードボタンを表示することができる。
【0196】
また、タッチパネルの領域9632aとタッチパネルの領域9632bに対して同時にタッチ入力することもできる。
【0197】
また、表示モード切り替えスイッチ9034は、縦表示又は横表示などの表示の向きを切り替え、白黒表示やカラー表示の切り替えなどを選択できる。省電力モード切り替えスイッチ9036は、タブレット型端末に内蔵している光センサで検出される使用時の外光の光量に応じて表示の輝度を最適なものとすることができる。タブレット型端末は光センサだけでなく、ジャイロ、加速度センサ等の傾きを検出するセンサなどの他の検出装置を内蔵させてもよい。
【0198】
また、図11(A)では表示部9631bと表示部9631aの表示面積が同じ例を示しているが特に限定されず、一方のサイズともう一方のサイズが異なっていてもよく、表示の品質も異なっていてもよい。例えば一方が他方よりも高精細な表示を行える表示パネルとしてもよい。
【0199】
図11(B)は、閉じた状態であり、タブレット型端末は、筐体9630、太陽電池9633、充放電制御回路9634、バッテリー9635、DCDCコンバータ9636を有する。なお、図11(B)では充放電制御回路9634の一例としてバッテリー9635、DCDCコンバータ9636を有する構成について示している。
【0200】
なお、タブレット型端末は2つ折り可能なため、使用していない時は筐体9630を閉じた状態にすることができる。従って、表示部9631a、表示部9631bを保護できるため、耐久性に優れ、長期使用の観点からも信頼性の優れたタブレット型端末を提供できる。
【0201】
また、この他にも図11(A)及び図11(B)に示したタブレット型端末は、様々な情報(静止画、動画、テキスト画像など)を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報をタッチ入力操作又は編集するタッチ入力機能、様々なソフトウェア(プログラム)によって処理を制御する機能、等を有することができる。
【0202】
タブレット型端末の表面に装着された太陽電池9633によって、電力をタッチパネル、表示部、又は映像信号処理部等に供給することができる。なお、太陽電池9633は、筐体9630の一面又は二面に効率的なバッテリー9635の充電を行う構成とすることができるため好適である。なおバッテリー9635としては、リチウムイオン電池を用いると、小型化を図れる等の利点がある。
【0203】
また、図11(B)に示す充放電制御回路9634の構成、及び動作について図11(C)にブロック図を示し説明する。図11(C)には、太陽電池9633、バッテリー9635、DCDCコンバータ9636、コンバータ9637、スイッチSW1乃至SW3、表示部9631について示しており、バッテリー9635、DCDCコンバータ9636、コンバータ9637、スイッチSW1乃至SW3が、図11(B)に示す充放電制御回路9634に対応する箇所となる。
【0204】
まず外光により太陽電池9633により発電がされる場合の動作の例について説明する。太陽電池で発電した電力は、バッテリー9635を充電するための電圧となるようDCDCコンバータ9636で昇圧又は降圧がなされる。そして、表示部9631の動作に太陽電池9633からの電力が用いられる際にはスイッチSW1をオンにし、コンバータ9637で表示部9631に必要な電圧に昇圧又は降圧をすることとなる。また、表示部9631での表示を行わない際には、SW1をオフにし、SW2をオンにしてバッテリー9635の充電を行う構成とすればよい。
【0205】
なお太陽電池9633については、発電手段の一例として示したが、特に限定されず、圧電素子(ピエゾ素子)や熱電変換素子(ペルティエ素子)などの他の発電手段によるバッテリー9635の充電を行う構成であってもよい。例えば、無線(非接触)で電力を送受信して充電する無接点電力伝送モジュールや、また他の充電手段を組み合わせて行う構成としてもよい。
【0206】
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【実施例1】
【0207】
本実施例では、図12(A)に示した結晶構造を元に計算を行った。図12(A)に示した結晶構造は、IGZO(111)であり、一部のGaをTiに置き換えたモデル、即ちInGaXTiYZnO4(Y=1−X、Y<X)のモデルを作成し、そのTiが過剰な酸素を捕らえやすいかについて計算を行った。なお、過剰酸素はGaもしくはTiの近くに配置して計算する。また、IGZO(111)とはIn:Ga:Zn=1:1:1の酸化物材料を指している。
【0208】
図12(A)において4つのGaのうち、一つをTiに置き換えたモデルを作成すると、InGaXTiYZnO4で表記した場合、X=0.75、Y=0.25となる。
【0209】
InGaXTiYZnO4の過剰酸素の入りやすさを評価するために過剰酸素が入ったときのエネルギーの変化量EOintを計算した。なお、EOint=E(InGaXTiYZnO4)+E(O2)/2−E(InGaXTiYZnO4+O)である。比較のためにTiを添加していないIGZOの場合の計算も行った。
【0210】
第1原理計算ソフト「CASTEP」を用い、計算条件は、原子数を28原子、基底関数を平面波、汎関数をGGA/PBEとし、カットオフエネルギーを300eV、サンプリングk点を4×3×2とした。過剰酸素を入れた後の構造最適化後の構造を図12(B)に示す。
【0211】
また、Tiを添加していないIGZOの場合のEOintは、−1.98eVとなり、Tiが添加されたInGaXTiYZnO4(X=0.75、Y=0.25)の場合のEOintは、−0.5eVとなった。
【0212】
Tiを添加したほうが、EOintが小さくなり、過剰酸素が入りやすくなると言える。このことは、Ti元素がGa元素よりも1本結合手が多いことが一つの原因である。
【0213】
次に、上述した過剰酸素がある構造、即ち図12(B)で、酸素欠陥ができた時に欠陥を埋めることができるかを計算した。計算は、図12(B)の構造に対してIn3個とTi1個と結合した酸素を一つ取り去った構造に対して構造最適化を行った。酸素を一つ取り去った直後の構造を図13(B)に示し、その後の構造最適化後の構造を図13(C)に示す。
【0214】
図13(B)に示した過剰酸素のあるInGaXTiYZnO4(X=0.75)は、酸素欠損が存在するとそれを埋めるように酸素が移動し、図13(C)に示す構造となることが安定であることが上記計算により示された。
【実施例2】
【0215】
本実施例では、InGaXTiYZnO4(Y=1−X、Y<X)において、Xがどのくらいでアモルファス状態となるかを古典分子動力学シミュレーションにより計算した。
【0216】
まず、1680原子のIGZO(111)の単結晶構造と、1680原子のIGZO(111)の一部のGaをTiに置換し、過剰酸素をTiの近くに配置した構造を作成した。ここで、Tiが0.59原子%(Y=0.041)のモデル(図14)と、Tiが1.77原子%(Y=0.125)のモデル(図16)を作成した。なお、本実施例では、全原子数に対しての原子%を示している。例えば、Tiが1.77原子%は、Tiを含むIGZOの全原子数に対しての数値である。
【0217】
次いで、2000K、1atmで、50psec間の古典分子動力学シミュレーションにより構造緩和を行った。これらの構造に対して動径分布関数g(r)を求めた。
【0218】
ここで、動径分布関数g(r)とは、ある原子から距離rの離れた位置において、他の原子が存在する確率密度を表す関数である。原子同士の相関が無くなっていくと、g(r)は1に近づく。
【0219】
Tiが0.59原子%(Y=0.041)のモデルを50psec間の古典分子動力学シミュレーションを行うことにより得られた最終構造が図15である。Tiが0.59原子%(Y=0.041)のモデルは安定であり、図15に示す最終構造でも結晶構造を保っている。図18に図15に示す構造モデルの動径分布関数g(r)を示す。図18中においてIGZO(111)_Ti(0.59atom%)と記載しているが、IGZO(111)のうち、Gaの一部をTiに置換してTiを0.59atom%としたモデルを指しており、具体的な組成は、In:Ga:Ti:Zn=1:0.959:0.041:1である。
【0220】
IGZO(111)の単結晶モデルとInGaXTiYZnO4の構造モデル(0.59原子%、Y=0.041)では、長距離でもピークがあり、長距離秩序があり、結晶であることがわかる。
【0221】
一方、Tiが1.77原子%(Y=0.125)のモデルを50psec間の古典分子動力学シミュレーションを行うことにより得られた最終構造が図17である。Tiが1.77原子%(Y=0.125)のモデルは、不安定であり、時間経過とともに結晶構造が崩れていき、図17に示すようなアモルファス状態へと変化する。図19に図17に示す構造モデルの動径分布関数g(r)を示す。図19中においてIGZO(111)_Ti(1.77atom%)と記載しているが、IGZO(111)のうち、Gaの一部をTiに置換してTiを1.77atom%としたモデルを指しており、具体的な組成は、In:Ga:Ti:Zn=1:0.875:0.125:1である。1.77原子%(Y=0.125)のモデルでは、0.6nm程度でピークが消え、長距離秩序がなく、アモルファス状態であることがわかる。
【0222】
これらの結果から、Yの数値によっては結晶構造、或いはアモルファス構造をとりうる。トランジスタの半導体層に結晶構造を有する酸化物半導体を用いる場合には、Xの数値を適宜調節すればよい。また、アモルファス構造となる場合、Xの数値によっては、長距離秩序はなくとも短距離秩序を有することもあり得る。
【実施例3】
【0223】
本実施例では、実際にTiの含有量が異なる3種類のスパッタリングターゲットを用いてトップゲート型のトランジスタのサンプルを複数作製し、それらの電気特性を測定する。
【0224】
以下、サンプルの作製手順を示す。
【0225】
まず、ガラス基板上にスパッタ法により膜厚300nmの酸化シリコン膜を形成し、CMP処理によって平坦化処理を行う。次いで、酸化物半導体膜を形成する。
【0226】
スパッタリングターゲットを構成する4種類の金属の割合、即ちIn:Ga:Ti:Znが3:0.99:0.01:2である第1のスパッタリングターゲットを用いてサンプル1を作製し、In:Ga:Ti:Znが3:0.8:0.2:2である第2のスパッタリングターゲットを用いてサンプル2を作製する。サンプル1は、InGaxTiYZnZ系(X=0.33、Y=0.003、Z=0.67)で示される酸化物材料である。また、サンプル2は、InGaxTiYZnZ系(X=0.27、Y=0.07、Z=0.67)で示される酸化物材料である。それぞれの膜厚は15nmとする。酸素ガスのみを用いてスパッタリングし、基板温度は室温とする。
【0227】
なお、比較例(サンプル3)として、In:Ga:Ti:Znが3:0.999:0.001:2である第3のスパッタリングターゲットを用いて酸化物半導体膜を形成する。サンプル3は、InGaxTiYZnZ系(X=0.333、Y=0.0003、Z=0.67)で示される酸化物材料である。比較例は、ターゲットが異なる以外は同じ作製条件とする。
【0228】
次いで、酸化物半導体膜をパターニングした後、ソース電極層またはドレイン電極層となる金属膜(膜厚100nmのタングステン膜)を形成する。
【0229】
次いで、金属膜をパターニングしてソース電極層またはドレイン電極層を形成した後、ゲート絶縁膜を形成する。ゲート絶縁膜はプラズマCVD法を用いて酸化シリコン膜を30nmの膜厚で形成する。
【0230】
次いで、ゲート電極として機能する金属膜として膜厚30nmの窒化タンタル膜上に膜厚200nmのタングステン膜をスパッタリング法により形成する。この積層の金属膜をパターニングしてゲート電極を形成する。
【0231】
次いで、スパッタリング法により酸化アルミニウム膜を70nm成膜し、その上にプラズマCVD法により酸化シリコン膜を460nm成膜して第1の層間絶縁膜を形成する。そしてソース電極層またはドレイン電極層に達する配線(50nmのチタン膜、100nmのアルミニウム膜、50nmのチタン膜の三層積層)を形成し、その上に第2の層間絶縁膜となるポリイミド膜を1.5μmの膜厚で形成する。そして、大気雰囲気下で300℃、1時間の加熱処理を行って、各サンプルを作製する。
【0232】
こうして得られたサンプル1のトランジスタの電気特性を図20(A)に示し、サンプル2のトランジスタの電気特性を図20(B)に示す。トランジスタの初期特性を測定するため、基板温度を室温(25℃)とし、ソース−ドレイン間電圧(以下、ドレイン電圧またはVdという)を3Vとし、ソース−ゲート間電圧(以下、ゲート電圧またはVgという)を−6V〜+6Vまで変化させたときのソース−ドレイン電流(以下、ドレイン電流またはIdという)の変化特性、すなわちVg−Id特性を測定した。図20(A)と図20(B)を比較した場合、Tiの含有量の多いサンプル2のほうがトランジスタのしきい値が0Vに近い特性を示した。なお、サンプル2のトランジスタのしきい値は約−0.7Vであった。サンプル1のトランジスタのしきい値は約−3Vであった。
【0233】
また、比較例であるサンプル3のトランジスタの電気特性を図21に示す。Tiの含有量の少ないサンプル3は、トランジスタのしきい値が約−5.6Vとなった。
【0234】
図20、図21の結果から、Tiの含有量の多いほうが、トランジスタのしきい値が0に近づくと言える。また、Tiの含有量の多いほうがトランジスタの電気特性のバラツキが低減されている。
【0235】
各トランジスタのサイズは、チャネル幅W=10μmとし、チャネル長L=0.45μmとした。また、ゲート電極とソース電極層の重なる距離(チャネル長方向の長さ)は1μm、ゲート電極とドレイン電極層の重なる距離(チャネル長方向の長さ)は1μmとした。
【0236】
また、ここでは図示しないが、チャネル長Lのみを変更し、チャネル長L=0.65μm、1μm、10μmとそれぞれサンプルを作製して同様の電気特性を測定した。チャネル長Lが大きくなればなるほど、サンプルのトランジスタはしきい値が0Vに近い特性を示した。チャネル長L=10μmとしてサンプル2と同じターゲットを用いたサンプルのトランジスタのしきい値は、約−0.01Vであった。また、チャネル長L=10μmとしてサンプル1と同じターゲットを用いたサンプルのトランジスタのしきい値は、約−0.15Vであった。
【0237】
比較例においても、チャネル長Lが大きくなればなるほど、サンプル3と同じターゲットを用いたサンプルのトランジスタはしきい値が0Vに近い特性を示した。チャネル長L=10μmとしてサンプル3と同じターゲットを用いたサンプルのトランジスタのしきい値は、約−0.6Vであった。
【0238】
本実施例において、InGaxTiYZnZ系(0<X≦1、0<Y<1、Y<X、且つ、0<Z)で示される酸化物材料を用い、チャネル長が0.45μmと短いトランジスタを作製できることが確認された。また、InGaTiZn系で示される酸化物材料におけるTiの含有量を適宜調節することによって、トランジスタのしきい値を制御することができる。
【符号の説明】
【0239】
135:絶縁層
142a:電極層
142b:電極層
162:トランジスタ
250:メモリセル
251:メモリセルアレイ
251a:メモリセルアレイ
251b:メモリセルアレイ
253:周辺回路
254:容量素子
256:絶縁膜
258:絶縁膜
260:配線
262:導電層
400:基板
401:ゲート電極層
402:ゲート絶縁層
403:酸化物半導体層
403a:低抵抗領域
403b:低抵抗領域
403c:チャネル形成領域
405a:ソース電極層
405b:ドレイン電極層
406:絶縁層
407:絶縁層
412a:側壁絶縁層
412b:側壁絶縁層
413:絶縁層
414:絶縁層
415:絶縁層
420:トランジスタ
421:トランジスタ
422:トランジスタ
423:トランジスタ
424:トランジスタ
425:トランジスタ
426:トランジスタ
435a:開口
435b:開口
436:下地絶縁層
465a:ソース配線層
465b:ドレイン配線層
500:基板
501:絶縁膜
502:ゲート絶縁層
503:絶縁層
504:層間絶縁膜
505:カラーフィルタ層
506:絶縁膜
507:隔壁
510:トランジスタ
511a:ゲート電極層
511b:ゲート電極層
512:酸化物半導体層
513a:導電層
513b:導電層
520:容量素子
521a:導電層
521b:導電層
522:酸化物半導体層
523:導電層
530:配線層交差部
533:導電層
540:発光素子
541:電極層
542:電界発光層
543:電極層
4001:基板
4002:画素部
4003:信号線駆動回路
4004:走査線駆動回路
4005:シール材
4006:基板
4008:液晶層
4010:トランジスタ
4011:トランジスタ
4013:液晶素子
4015:接続端子電極
4016:端子電極
4018:FPC
4019:異方性導電膜
4020:絶縁膜
4021:絶縁膜
4023:絶縁膜
4024:絶縁膜
4030:電極層
4031:電極層
4032:絶縁膜
4033:絶縁膜
4035:スペーサ
4510:隔壁
4511:電界発光層
4513:発光素子
4514:充填材
9000:テーブル
9001:筐体
9002:脚部
9003:表示部
9004:表示ボタン
9005:電源コード
9033:留め具
9034:スイッチ
9035:電源スイッチ
9036:スイッチ
9038:操作スイッチ
9100:テレビジョン装置
9101:筐体
9103:表示部
9105:スタンド
9107:表示部
9109:操作キー
9110:リモコン操作機
9201:本体
9202:筐体
9203:表示部
9204:キーボード
9205:外部接続ポート
9206:ポインティングデバイス
9630:筐体
9631:表示部
9631a:表示部
9631b:表示部
9632a:領域
9632b:領域
9633:太陽電池
9634:充放電制御回路
9635:バッテリー
9636:DCDCコンバータ
9637:コンバータ
9638:操作キー
9639:ボタン
【技術分野】
【0001】
酸化物半導体を用いる半導体装置及びその作製方法に関する。
【0002】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【背景技術】
【0003】
近年、絶縁表面を有する基板上に形成された半導体薄膜を用いて薄膜トランジスタ(TFT)を構成する技術が注目されている。薄膜トランジスタはICや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子として開発が急がれている。金属酸化物は多様に存在しさまざまな用途に用いられている。
【0004】
金属酸化物の中には半導体特性を示すものがある。半導体特性を示す金属酸化物としては、例えば、酸化タングステン、酸化錫、酸化インジウム、酸化亜鉛などがあり、このような半導体特性を示す金属酸化物をチャネル形成領域とする薄膜トランジスタが既に知られている(特許文献1及び特許文献2)。
【0005】
また、特許文献3には、酸化亜鉛、酸化マグネシウム亜鉛、酸化カドミウム亜鉛を半導体として用いることが記載されている。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開2007−123861号公報
【特許文献2】特開2007−96055号公報
【特許文献3】米国特許第6727522号
【発明の概要】
【発明が解決しようとする課題】
【0007】
本発明の一態様は、トランジスタ、ダイオード等の半導体用途に好適な材料を提供することを課題の一とする。具体的には酸素欠損の少ない酸化物半導体層を形成する作製方法及びその方法によって得られる材料を提供することを課題の一とする。
【課題を解決するための手段】
【0008】
本明細書で開示する本発明の一態様は、Inと、M1と、M2と、Znと、を含む酸化物材料であり、M1の元素は、13族元素であり、M2の元素は、M1の元素よりも含有量が少ないことを特徴とする。また、M1の元素の含有量に対してM2の元素の含有量は1%以上50%未満とする。具体的には、InM1xM2YZnZ系(0<X≦1、0<Y<1、Y<X、且つ、0<Z)で示される酸化物材料であり、M1の元素は、代表的にはGaであり、そのGaの含有量に対してM2の元素を1%以上50%未満、好ましくは3%以上40%以下を加えて、材料中に酸素欠損が形成されることを抑える。なお、Xは自然数とは限らず、非自然数を含む。
【0009】
具体的には、上記材料において、M1のGaは3価であり、その一部を4価の元素で置き換える。4価の元素は3価の元素よりも一本結合手が多いので、置換することで酸素欠損が形成されることを抑える。その4価の元素、即ちM2としてはTi、Zr、Hf、Ge、Snなどが挙げられる。なお、上記材料は、非単結晶である。
【0010】
また、上記材料において、構成元素以外の重金属不純物はほとんど含まれず、上記材料の純度は3N、好ましくは4N以上である。
【0011】
また、上記Inと、M1と、M2と、Znと、を含む酸化物材料をトランジスタの半導体層として用いた半導体装置も本発明の一つである。その構成は、ゲート電極層と、ゲート電極層と重なるゲート絶縁層と、ゲート絶縁層を介してゲート電極層と重なる酸化物半導体層とを有し、酸化物半導体層は、Inと、M1と、M2と、Znと、を含む酸化物材料であり、M1の元素は、13族元素であり、M2の元素は、M1の元素よりも含有量が少ないことを特徴とする半導体装置である。M1は、代表的にはGaであり、そのGaの含有量に対してM2の元素を1%以上50%未満、好ましくは3%以上40%以下を加えて、M2の元素をスタビライザーとして機能させることにより、半導体層中に酸素欠損がほとんど存在しないトランジスタを実現できるため、トランジスタの信頼性を向上させることができる。
【発明の効果】
【0012】
本発明の一態様により、酸化物半導体材料における酸素欠損の発生を抑制することができる。また、上記酸化物半導体材料をトランジスタのチャネル形成領域として用いることにより、トランジスタの信頼性を向上させることができる。
【図面の簡単な説明】
【0013】
【図1】本発明の一態様を示す平面図及び断面図である。
【図2】本発明の一態様を示す平面図及び断面図である。
【図3】本発明の一態様を示す平面図及び断面図である。
【図4】本発明の一態様を示す平面図及び断面図である。
【図5】半導体装置の一形態を説明する平面図。
【図6】半導体装置の一形態を説明する平面図及び断面図。
【図7】半導体装置の一形態を示す断面図。
【図8】半導体装置の一形態を示す回路図及び斜視図。
【図9】半導体装置の一形態を示す断面図及び平面図。
【図10】電子機器を示す図。
【図11】電子機器を示す図。
【図12】(A)は、過剰酸素を入れる前の結晶構造のモデル、(B)は、過剰酸素を入れた直後の構造モデル。
【図13】(A)は、過剰酸素を入れた後の結晶構造のモデル、(B)は、酸素を一つ取り去った直後の構造モデル、(C)は、その後の構造最適化後の結晶構造のモデル。
【図14】Tiが0.59原子%のモデル。
【図15】Tiが0.59原子%のモデルを50psec間の古典分子動力学シミュレーションを行うことにより得られた最終構造。
【図16】Tiが1.77原子%のモデル。
【図17】Tiが1.77原子%のモデルを50psec間の古典分子動力学シミュレーションを行うことにより得られた最終構造。
【図18】図15に示す構造モデルの動径分布関数g(r)
【図19】図17に示す構造モデルの動径分布関数g(r)
【図20】(A)、(B)は、トランジスタ特性を示すグラフ。
【図21】比較例を示すグラフ。
【発明を実施するための形態】
【0014】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【0015】
(実施の形態1)
本実施の形態では、半導体装置及び半導体装置の作製方法の一態様を図1(A)を用いて説明する。
【0016】
図1(A)、及び(B)に半導体装置の一例として、トランジスタ420の平面図及び断面図を示す。図1(A)は、トランジスタ420の平面図であり、図1(B)は、図1(A)のA−Bにおける断面図である。なお、図1(A)では、煩雑になることを避けるため、トランジスタ420の構成要素の一部(例えば、絶縁層407)を省略して図示している。
【0017】
図1(A)、及び図1(B)に示すトランジスタ420は、基板400上に下地絶縁層436と、下地絶縁層436上に酸化物半導体層403と、酸化物半導体層403上に設けられたゲート絶縁層402と、ゲート絶縁層402を介して酸化物半導体層403上に設けられたゲート電極層401と、ゲート電極層401上に設けられた絶縁層406、絶縁層407と、ゲート絶縁層402、絶縁層406、及び絶縁層407の開口を介して、酸化物半導体層403と電気的に接続するソース電極層405aまたはドレイン電極層405bと、を含んで構成される。
【0018】
また、トランジスタ420において、酸化物半導体層403は、ゲート電極層401と重畳するチャネル形成領域403cと、チャネル形成領域403cを挟む低抵抗領域403a及び低抵抗領域403bを含むのが好ましい。低抵抗領域403a及び低抵抗領域403bはチャネル形成領域403cよりも抵抗が低く、ドーパントを含む。低抵抗領域403a及び低抵抗領域403bは、ゲート電極層401を形成後に、該ゲート電極層401をマスクとして不純物元素を導入することによって、自己整合的に形成することができる。また、当該領域は、トランジスタ420のソース領域またはドレイン領域として機能させることができる。低抵抗領域403a及び低抵抗領域403bを設けることによって、当該一対の低抵抗領域の間に設けられたチャネル形成領域403cに加わる電界を緩和させることができる。また、ソース電極層405a及びドレイン電極層405bがそれぞれ低抵抗領域と接する構成とすることで、酸化物半導体層403と、ソース電極層405a及びドレイン電極層405bと、のコンタクト抵抗を低減することができる。
【0019】
本実施の形態では、酸化物半導体層403としてInM1xM2YZnZ系(0<X≦1、0<Y<1、Y<X、且つ、0<Z)で示される酸化物材料を用いる。具体的には、In:Ga:Ti:Zn=3:0.95:0.05:2のターゲットを用いて、スパッタリング法により成膜したInGaTiZn酸化物膜を酸化物半導体層403に用いる。この酸化物半導体層403は、InGaxTiYZnZ系(X=0.32、Y=0.02、Z=0.67)の酸化物材料と見なすことができる。また、この酸化物材料において、Gaの含有量に対してTiの含有量は、0.02/0.32=0.0625であり、約6.3%である。
【0020】
また、酸化物半導体層403の形成前に基板400を加熱し、基板などに付着している水分などの除去を行うことが好ましい。基板400は、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、SOI基板などを用いることができ、ガラス基板、セラミック基板、石英基板、サファイア基板なども用いることができる。また、下地絶縁層436の形成後に表面に付着している水分などの除去を行う加熱処理を行ってもよい。
【0021】
加熱処理は、加熱されたガスなどの媒体からの熱伝導または熱輻射による加熱(RTA(Rapid Thermal Anneal)を用いてもよい。例えば、RTAとして、GRTA(Gas Rapid Thermal Anneal)、LRTA(Lamp Rapid Thermal Anneal)などを用いることができる。LRTAは、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光(電磁波)の輻射により、被処理物を加熱する。GRTAは、高温のガスを用いて熱処理を行う。ガスとしては、不活性ガスが用いられる。RTAによる短時間の熱処理では、基板の歪み点以上の温度でも基板を歪ませないことができるため、効率よく脱水化または脱水素化処理できる。
【0022】
また、抵抗加熱方式を用いてもよく、例えば、基板温度を500℃以上650℃以下とし、処理時間を1分以上10分以下とすればよい。加熱処理の温度は300℃以上基板の歪み点未満、好ましくは400℃以上650℃以下とし、不活性雰囲気、減圧雰囲気または乾燥空気雰囲気で行う。不活性雰囲気とは、不活性ガス(窒素、希ガス(ヘリウム、ネオン、アルゴン、クリプトン、キセノン)など)を主成分とする雰囲気であって、水素が含まれないことが好ましい。例えば、導入する不活性ガスの純度を、8N(99.999999%)以上、好ましくは9N(99.9999999%)以上とする。あるいは、不活性雰囲気とは、不活性ガスを主成分とする雰囲気で、反応性ガスが0.1ppm未満である雰囲気のことである。反応性ガスとは、半導体や金属などと反応するガスのことをいう。減圧雰囲気とは、圧力が10Pa以下のことを指す。乾燥空気雰囲気は、露点−40℃以下、好ましくは露点−50℃以下とすればよい。
【0023】
また、本実施の形態において、酸化物半導体層403は、CAAC−OS(C Axis Aligned Crystalline Oxide Semiconductor)膜であるのが好ましい。
【0024】
CAAC−OS膜は、完全な単結晶ではなく、完全な非晶質でもない。CAAC−OS膜は、非晶質相に結晶部を有する結晶−非晶質混相構造の酸化物半導体層である。なお、当該結晶部は、一辺が100nm未満の立方体内に収まる大きさであることが多い。また、透過型電子顕微鏡(TEM:Transmission Electron Microscope)による観察像では、CAAC−OS膜に含まれる非晶質部と結晶部との境界は明確ではない。また、TEMによってCAAC−OS膜には粒界(グレインバウンダリーともいう)は確認できない。そのため、CAAC−OS膜は、粒界に起因する電子移動の低下が抑制される。
【0025】
CAAC−OS膜に含まれる結晶部は、c軸がCAAC−OS膜の被形成面または表面に垂直な方向に揃い、かつab面に垂直な方向から見て三角形状または六角形状の原子配列を有し、c軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれa軸及びb軸の向きが異なっていてもよい。本明細書等において、単に垂直と記載する場合、85°以上95°以下の範囲が含まれることとする。
【0026】
なお、CAAC−OS膜において、結晶部の分布が一様でなくてもよい。例えば、CAAC−OS膜の形成過程において、酸化物半導体層の表面側から結晶成長させる場合、被形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。
【0027】
CAAC−OS膜に含まれる結晶部のc軸は、CAAC−OS膜の被形成面または表面に垂直な方向に揃うため、CAAC−OS膜の形状(被形成面の断面形状または表面の断面形状)によっては互いに異なる方向を向くことがある。なお、結晶部のc軸の方向は、CAAC−OS膜が形成されたときの被形成面または表面に垂直な方向となる。結晶部は、成膜することにより、または成膜後に加熱処理などの結晶化処理を行うことにより形成される。
【0028】
CAAC−OS膜を酸化物半導体層403として用いたトランジスタは、可視光や紫外光の照射によるトランジスタの電気特性の変動を低減することが可能である。よって、当該トランジスタは信頼性が高い。
【0029】
さらに、酸化物半導体層403としてInM1xM2YZnZ系(0<X≦1、0<Y<1、Y<X、且つ、0<Z)で示される酸化物材料を用いることで酸化物半導体層403中に酸素欠損が形成されることを抑えることができる。酸化物半導体層403中に酸素欠損が形成されることを抑えることで信頼性が向上する。
【0030】
(実施の形態2)
本実施の形態では、実施の形態1とは異なる構造の例を図1(C)及び図1(D)に示す。なお、実施の形態1と同一の箇所は同じ符号を用い、ここでは簡略化のため詳細な説明は省略することとする。
【0031】
図1(C)は、トランジスタ421の平面図であり、図1(D)は、図1(C)のC−Dにおける断面図である。図1(C)に示すトランジスタ421は、基板400上に下地絶縁層436と、下地絶縁層436上に酸化物半導体層403と、酸化物半導体層403上に設けられたゲート絶縁層402と、ゲート絶縁層402を介して酸化物半導体層403上に設けられたゲート電極層401と、ゲート電極層401上に設けられた絶縁層406、絶縁層407と、ゲート絶縁層402、絶縁層406、及び絶縁層407の開口を介して、酸化物半導体層403と電気的に接続するソース電極層405aまたはドレイン電極層405bと、ソース電極層405aまたはドレイン電極層405b上に接して設けられたソース配線層465aまたはドレイン配線層465bと、を含んで構成される。
【0032】
トランジスタ421において、ソース電極層405a及びドレイン電極層405bは、ゲート絶縁層402、絶縁層406、及び絶縁層407に設けられた開口を埋め込むように設けられており、酸化物半導体層403とそれぞれ接している。これらの電極層は、酸化物半導体層403に達するゲート絶縁層402、絶縁層406、及び絶縁層407の開口を埋め込むように絶縁層407上に導電膜を形成し、当該導電膜に研磨処理を行うことにより、絶縁層407上(少なくともゲート電極層401と重畳する領域)に設けられた導電膜を除去することで、導電膜が分断されて形成されたものである。
【0033】
また、トランジスタ421において、チャネル長方向におけるソース電極層405aとドレイン電極層405bの間の幅は、チャネル長方向におけるソース配線層465aとドレイン配線層465bの間の幅よりも小さい。また、トランジスタ421において、チャネル長方向におけるソース電極層405aとドレイン電極層405bの間の幅は、実施の形態1に示したトランジスタ420のチャネル長方向におけるソース電極層405aとドレイン電極層405bの間の幅よりも小さく、微細なトランジスタを実現している。
【0034】
また、ゲート電極層401、ソース電極層405a、ドレイン電極層405b、ソース配線層465a、及びドレイン配線層465bは、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウムから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜(窒化チタン膜、窒化モリブデン膜、窒化タングステン膜)等を用いることができる。
【0035】
本実施の形態では、酸化物半導体層403としてInM1xM2YZnZ系(0<X≦1、0<Y<1、Y<X、且つ、0<Z)で示される酸化物材料を用いる。具体的には、In:Ga:Ge:Zn=3:0.95:0.05:2のターゲットを用いて、スパッタリング法により、成膜したInGaGeZn酸化物膜を酸化物半導体層403に用いる。
【0036】
酸化物半導体層403としてInM1xM2YZnZ系(0<X≦1、0<Y<1、Y<X、且つ、0<Z)で示される酸化物材料を用いることで酸化物半導体層403中に酸素欠損が形成されることを抑えることができる。酸化物半導体層403中に酸素欠損が形成されることを抑えることで信頼性が向上する。
【0037】
また、本実施の形態は実施の形態1と自由に組み合わせることができる。
【0038】
(実施の形態3)
本実施の形態では、実施の形態1とは異なる構造の例を図2(A)及び図2(B)に示す。なお、実施の形態1と同一の箇所は同じ符号を用い、ここでは簡略化のため詳細な説明は省略することとする。
【0039】
図2(A)は、トランジスタ422の平面図であり、図2(B)は、図2(A)のE−Fにおける断面図である。
【0040】
チャネル長方向の断面図である図2(B)に示すように、トランジスタ422は、下地絶縁層436が設けられた基板400上に、チャネル形成領域403c、低抵抗領域403a、403bを含む酸化物半導体層403と、ソース電極層405aと、ドレイン電極層405bと、ゲート絶縁層402と、ゲート電極層401と、ゲート電極層401の側面に設けられた側壁絶縁層412a、412bと、ゲート電極層401上に設けられた絶縁層413と、ソース電極層405a及びドレイン電極層405b上に設けられた絶縁層406及び絶縁層407を有する。また、絶縁層415がトランジスタ422を覆って形成される。ソース電極層405aまたはドレイン電極層405bに達する開口が絶縁層406、絶縁層407、及び絶縁層415に形成され、絶縁層415上にソース配線層465aまたはドレイン配線層465bを設けている。
【0041】
ソース電極層405a及びドレイン電極層405bは、側壁絶縁層412a、412bを覆うように絶縁層413上に導電膜を形成し、当該導電膜に研磨処理を行うことにより、絶縁層413上(少なくともゲート電極層401と重畳する領域)に設けられた導電膜を除去することで、導電膜が分断されて形成されたものである。
【0042】
また、ソース電極層405a、及びドレイン電極層405bは、露出した酸化物半導体層403上面、及び側壁絶縁層412a、又は側壁絶縁層412bと接して設けられている。よって、ソース電極層405a又はドレイン電極層405bと酸化物半導体層403とが接する領域(コンタクト領域)と、ゲート電極層401との距離は、側壁絶縁層412a、412bのチャネル長方向の幅となり、トランジスタの微細化が達成できる他、作製工程によるトランジスタの電気特性ばらつきを低減することができる。
【0043】
このように、ソース電極層405a又はドレイン電極層405bと酸化物半導体層403とが接する領域(コンタクト領域)と、ゲート電極層401との距離を短くすることができるため、ソース電極層405a又はドレイン電極層405bと酸化物半導体層403とが接する領域(コンタクト領域)、及びゲート電極層401間の抵抗が減少し、トランジスタ422のオン特性を向上させることが可能となる。
【0044】
ゲート絶縁層402の材料としては、酸化シリコン、酸化ガリウム、酸化アルミニウム、窒化シリコン、酸化窒化シリコン、酸化窒化アルミニウム、又は窒化酸化シリコン等を用いることができる。ゲート絶縁層402は、酸化物半導体層403と接する部分において酸素を含むことが好ましい。特に、ゲート絶縁層402は、膜中(バルク中)に少なくとも化学量論的比率を超える量の酸素が存在することが好ましく、例えば、ゲート絶縁層402として、酸化シリコン膜を用いる場合には、SiO2+α(ただし、α>0)とすることが好ましい。本実施の形態では、ゲート絶縁層402として、SiO2+α(ただし、α>0)である酸化シリコン膜を用いる。この酸化シリコン膜をゲート絶縁層402として用いることで、酸化物半導体層403に酸素を供給することができ、特性を良好にすることができる。さらに、ゲート絶縁層402は、作製するトランジスタのサイズやゲート絶縁層402の段差被覆性を考慮して形成することが好ましい。
【0045】
また、ゲート絶縁層402の材料として酸化ハフニウム、酸化イットリウム、ハフニウムシリケート(HfSixOy(x>0、y>0))、窒素が添加されたハフニウムシリケート(HfSiOxNy(x>0、y>0))、ハフニウムアルミネート(HfAlxOy(x>0、y>0))、酸化ランタンなどのhigh−k材料を用いることでゲートリーク電流を低減できる。さらに、ゲート絶縁層402は、単層構造としても良いし、積層構造としても良い。
【0046】
また、下地絶縁層436、絶縁層413、側壁絶縁層412a、412b、絶縁層406、407、415は、ゲート絶縁層に用いる上記材料の中から適宜選択して用いることができる。また、絶縁層407、415は、上記材料の他にポリイミド樹脂、アクリル樹脂、ベンゾシクロブテン系樹脂、等の有機材料を用いることができる。
【0047】
また、本実施の形態では、酸化物半導体層403としてInM1xM2YZnZ系(0<X≦1、0<Y<1、Y<X、且つ、0<Z)で示される酸化物材料を用いる。具体的には、In:Ga:Zr:Zn=3:0.95:0.05:2のターゲットを用いて、スパッタリング法により、成膜したInGaZrZn酸化物膜を酸化物半導体層403に用いる。
【0048】
酸化物半導体層403としてInM1xM2YZnZ系(0<X≦1、0<Y<1、Y<X、且つ、0<Z)で示される酸化物材料を用いることで酸化物半導体層403中に酸素欠損が形成されることを抑えることができる。酸化物半導体層403中に酸素欠損が形成されることを抑えることで信頼性が向上する。
【0049】
また、本実施の形態は実施の形態1または実施の形態2と自由に組み合わせることができる。
【0050】
(実施の形態4)
本実施の形態では、実施の形態1とは異なる構造の例を図2(C)及び図2(D)に示す。なお、実施の形態1と同一の箇所は同じ符号を用い、ここでは簡略化のため詳細な説明は省略することとする。
【0051】
図2(C)は、トランジスタ423の平面図であり、図2(D)は、図2(C)のG−Hにおける断面図である。
【0052】
図2(C)及び図2(D)に示すトランジスタ423は、基板400上に下地絶縁層436と、ソース電極層405a及びドレイン電極層405bと、ソース電極層405a及びドレイン電極層405bに挟まれたチャネル形成領域403c、及び低抵抗領域403a、403bを含む酸化物半導体層403と、酸化物半導体層403、ソース電極層405a及びドレイン電極層405bの上面と接するゲート絶縁層402と、ゲート絶縁層402を介して酸化物半導体層403上に設けられたゲート電極層401と、ゲート電極層401のチャネル長方向の側面の一方と接する側壁絶縁層412aと、ゲート電極層401のチャネル長方向の側面の他方と接する側壁絶縁層412bと、ゲート電極層401を覆う絶縁層406、及び絶縁層407と、絶縁層407上にソース電極層405aまたはドレイン電極層405bと接して設けられたソース配線層465aまたはドレイン配線層465bと、を含んで構成される。
【0053】
なお、酸化物半導体層403に低抵抗領域403a、403bを設けない構成とすることもできる。その場合、チャネル形成領域403cはチャネル長方向の一方の側面においてソース電極層405aと接し、チャネル長方向の他方の側面においてドレイン電極層405bと接する。
【0054】
酸化物半導体層403と、ドレイン電極層405bと、ソース電極層405aとの上面は高さがほぼ一致しており、島状の酸化物半導体層上に、ソース電極層及びドレイン電極層(これと同じ層で形成される配線を含む)となる導電膜を成膜した後、研磨(切削、研削)処理を行い、酸化物半導体層403の上面が露出するように導電膜の一部を除去している。
【0055】
また、本実施の形態では、酸化物半導体層403としてInM1xM2YZnZ系(0<X≦1、0<Y<1、Y<X、且つ、0<Z)で示される酸化物材料を用いる。具体的には、In:Ga:Sn:Zn=3:0.95:0.05:2のターゲットを用いて、スパッタリング法により、InGaSnZn酸化物膜を成膜したものを酸化物半導体層403に用いる。
【0056】
酸化物半導体層403としてInM1xM2YZnZ系(0<X≦1、0<Y<1、Y<X、且つ、0<Z)で示される酸化物材料を用いることで酸化物半導体層403中に酸素欠損が形成されることを抑えることができる。酸化物半導体層403中に酸素欠損が形成されることを抑えることで信頼性が向上する。
【0057】
また、本実施の形態は実施の形態1乃至3のいずれか一と自由に組み合わせることができる。
【0058】
(実施の形態5)
実施の形態1乃至4は、トップゲート型構造の例を示したが、本実施の形態では、ボトムゲート型構造(チャネルストップ型とも呼ぶ)の例を示す。
【0059】
図3(A)は、トランジスタ424の平面図であり、図3(B)は、図3(A)のI−Jにおける断面図である。
【0060】
チャネル長方向の断面図である図3(B)に示すように、トランジスタ424は、下地絶縁層436が設けられた基板400上に、ゲート電極層401、ゲート絶縁層402、酸化物半導体層403、絶縁層414、ソース電極層405a、ドレイン電極層405bを有する。
【0061】
酸化物半導体層403に接する絶縁層414は、ゲート電極層401と重畳する酸化物半導体層403のチャネル形成領域上に設けられており、一部はチャネル保護膜として機能する。さらに、絶縁層414は、酸化物半導体層403に達し、かつソース電極層405a又はドレイン電極層405bが内壁を覆うように設けられた開口435a、435bを有している。従って、酸化物半導体層403の周縁部は、絶縁層414で覆われており、層間絶縁膜としても機能している。ゲート配線とソース配線の交差部において、ゲート絶縁層402だけでなく、絶縁層414も層間絶縁膜として配置することで寄生容量を低減できる。
【0062】
絶縁層414の材料としては、酸化シリコン、酸化ガリウム、酸化アルミニウム、窒化シリコン、酸化窒化シリコン、酸化窒化アルミニウム、又は窒化酸化シリコン等を用いることができる。
【0063】
また、絶縁層414は、単層でも積層でもよい。また、積層とする場合、複数のエッチング工程によってパターン形状をそれぞれ変え、下層の端部と上層の端部とが一致しない形状、即ち、下層の端部が上層よりも突出した断面構造としてもよい。
【0064】
また、本実施の形態では、酸化物半導体層403としてInM1xM2YZnZ系(0<X≦1、0<Y<1、Y<X、且つ、0<Z)で示される酸化物材料を用いる。具体的には、In:Ga:Ti:Zn=1:0.95:0.05:1のターゲットを用いて、スパッタリング法により、InGaTiZn酸化物膜を成膜したものを酸化物半導体層403に用いる。
【0065】
酸化物半導体層403としてInM1xM2YZnZ系(0<X≦1、0<Y<1、Y<X、且つ、0<Z)で示される酸化物材料を用いることで酸化物半導体層403中に酸素欠損が形成されることを抑えることができる。酸化物半導体層403中に酸素欠損が形成されることを抑えることで信頼性が向上する。
【0066】
また、本実施の形態は実施の形態1乃至4のいずれか一と自由に組み合わせることができる。
【0067】
(実施の形態6)
本実施の形態では、実施の形態5と一部異なる構造のトランジスタの例を図3(C)、及び図3(D)に示す。
【0068】
図3(C)は、トランジスタ425の平面図であり、図3(D)は、図3(C)のK−Lにおける断面図である。
【0069】
チャネル長方向の断面図である図3(D)に示すように、トランジスタ425は、下地絶縁層436が設けられた基板400上に、ゲート電極層401、ゲート絶縁層402、酸化物半導体層403、絶縁層414、ソース電極層405a、ドレイン電極層405bを有する。
【0070】
酸化物半導体層403に接する絶縁層414は、ゲート電極層401と重畳する酸化物半導体層403のチャネル形成領域上に設けられており、チャネル保護膜として機能する。
【0071】
また、図3(C)では、酸化物半導体層403の周縁を覆うようにソース電極層405a、またはドレイン電極層405bを設ける平面図を示したが、特に限定されず、例えば平面図である図3(E)に示すように酸化物半導体層403の周縁部が露出するようにソース電極層405a、またはドレイン電極層405bを設けてもよい。この場合には、ソース電極層405a、またはドレイン電極層405bをエッチングで形成する際に、エッチングガスなどで酸化物半導体層403の露出部が汚染されるおそれがある。酸化物半導体層403の露出部が汚染されるおそれがある場合には、ソース電極層405a、及びドレイン電極層405bをエッチングで形成後に、酸化物半導体層403の露出部にプラズマ処理(N2OガスやO2ガス)や、洗浄(水または希フッ酸(100倍希釈))を行うことが好ましい。なお、図3(E)は、図3(C)と酸化物半導体層403のパターン形状が異なるだけで他の構成は同一である。
【0072】
本実施の形態では、酸化物半導体層403としてInM1xM2YZnZ系(0<X≦1、0<Y<1、Y<X、且つ、0<Z)で示される酸化物材料を用いる。具体的にはIn:Ga:Hf:Zn=1:0.95:0.05:1のターゲットを用いて、スパッタリング法により、InGaHfZn酸化物膜を成膜したものを酸化物半導体層403に用いる。
【0073】
酸化物半導体層403としてInM1xM2YZnZ系(0<X≦1、0<Y<1、Y<X、且つ、0<Z)で示される酸化物材料を用いることで酸化物半導体層403中に酸素欠損が形成されることを抑えることができる。酸化物半導体層403中に酸素欠損が形成されることを抑えることで信頼性が向上する。
【0074】
また、本実施の形態は実施の形態1乃至5のいずれか一と自由に組み合わせることができる。
【0075】
(実施の形態7)
本実施の形態では、実施の形態5と一部異なる構造のトランジスタの例を図4(A)、及び図4(B)に示す。
【0076】
本実施の形態では、ボトムゲート型構造(チャネルエッチ型とも呼ぶ)の例を示す。
【0077】
図4(B)は、トランジスタ426の平面図であり、図4(A)は、図4(B)のM−Nにおける断面図である。
【0078】
チャネル長方向の断面図である図4(A)に示すように、トランジスタ426は、下地絶縁層436が設けられた基板400上に、ゲート電極層401、ゲート絶縁層402、酸化物半導体層403、ソース電極層405a、ドレイン電極層405bを有する。
【0079】
また、図4(B)では、酸化物半導体層403の周縁を覆うようにソース電極層405a、またはドレイン電極層405bを設ける平面図を示したが、特に限定されず、例えば平面図である図4(C)に示すように酸化物半導体層403の周縁部が露出するようにソース電極層405a、またはドレイン電極層405bを設けてもよい。この場合には、ソース電極層405a、及びドレイン電極層405bをエッチングで形成する際に、エッチングガスなどで酸化物半導体層403の露出部が汚染されるおそれがある。酸化物半導体層403の露出部が汚染されるおそれがある場合には、ソース電極層405a、及びドレイン電極層405bをエッチングで形成後に、酸化物半導体層403の露出部にプラズマ処理(N2OガスやO2ガス)や、洗浄(水または希フッ酸(100倍希釈))を行うことが好ましい。なお、図4(C)は、図4(B)と酸化物半導体層403のパターン形状が異なるだけで他の構成は同一である。
【0080】
また、本実施の形態では、酸化物半導体層403としてInM1xM2YZnZ系(0<X≦1、0<Y<1、Y<X、且つ、0<Z)で示される酸化物材料を用いる。具体的には、In:Ga:Zr:Zn=1:0.95:0.05:1のターゲットを用いて、スパッタリング法により、InGaZrZn酸化物膜を成膜したものを酸化物半導体層403に用いる。
【0081】
酸化物半導体層403としてInM1xM2YZnZ系(0<X≦1、0<Y<1、Y<X、且つ、0<Z)で示される酸化物材料を用いることで酸化物半導体層403中に酸素欠損が形成されることを抑えることができる。酸化物半導体層403中に酸素欠損が形成されることを抑えることで信頼性が向上する。
【0082】
また、本実施の形態は実施の形態1乃至6のいずれか一と自由に組み合わせることができる。
【0083】
(実施の形態8)
実施の形態5又は実施の形態6又は実施の形態7に示したトランジスタを用いて表示機能を有する半導体装置(表示装置ともいう)を作製することができる。また、トランジスタを含む駆動回路の一部又は全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
【0084】
図5(A)において、第1の基板4001上に設けられた画素部4002を囲むようにして、シール材4005が設けられ、第2の基板4006によって封止されている。図5(A)においては、第1の基板4001上のシール材4005によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された走査線駆動回路4004、信号線駆動回路4003が実装されている。また別途形成された信号線駆動回路4003、走査線駆動回路4004又は画素部4002に与えられる各種信号及び電位は、FPC(Flexible printed circuit)4018a、4018bから供給されている。
【0085】
図5(B)、及び図5(C)において、第1の基板4001上に設けられた画素部4002と、走査線駆動回路4004とを囲むようにして、シール材4005が設けられている。また画素部4002と、走査線駆動回路4004の上に第2の基板4006が設けられている。よって画素部4002と、走査線駆動回路4004とは、第1の基板4001とシール材4005と第2の基板4006とによって、表示素子と共に封止されている。図5(B)、及び(C)においては、第1の基板4001上のシール材4005によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された信号線駆動回路4003が実装されている。図5(B)、及び図5(C)においては、別途形成された信号線駆動回路4003と、走査線駆動回路4004又は画素部4002に与えられる各種信号及び電位は、FPC4018、4018bから供給されている。
【0086】
また図5(B)、及び図5(C)においては、信号線駆動回路4003を別途形成し、第1の基板4001に実装している例を示しているが、この構成に限定されない。走査線駆動回路を別途形成して実装してもよいし、信号線駆動回路の一部又は走査線駆動回路の一部のみを別途形成して実装してもよい。
【0087】
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、COG(Chip On Glass)方法、ワイヤボンディング方法、或いはTAB(Tape Automated Bonding)方法などを用いることができる。図5(A)は、COG方法により信号線駆動回路4003、走査線駆動回路4004を実装する例であり、図5(B)は、COG方法により信号線駆動回路4003を実装する例であり、図5(C)は、TAB方法により信号線駆動回路4003を実装する例である。
【0088】
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むIC等を実装した状態にあるモジュールとを含む。
【0089】
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光源(照明装置含む)を指す。また、コネクター、例えばFPCもしくはTCPが取り付けられたモジュール、TCPの先にプリント配線板が設けられたモジュール、又は表示素子にCOG方式によりIC(集積回路)が直接実装されたモジュールも全て表示装置に含むものとする。
【0090】
また第1の基板上に設けられた画素部及び走査線駆動回路は、トランジスタを複数有しており、実施の形態5又は実施の形態6又は実施の形態7に示したトランジスタを適用することができる。
【0091】
表示装置に設けられる表示素子としては液晶素子(液晶表示素子ともいう)、発光素子(発光表示素子ともいう)、を用いることができる。発光素子は、電流又は電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機EL(Electro Luminescence)、有機EL等が含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。
【0092】
また、半導体装置の一形態について、図5乃至図7を用いて説明する。図7は、図5(B)のM−Nにおける断面図に相当する。
【0093】
図5及び図7で示すように、半導体装置は接続端子電極4015及び端子電極4016を有しており、接続端子電極4015及び端子電極4016はFPC4018、4018bが有する端子と異方性導電膜4019を介して、電気的に接続されている。
【0094】
接続端子電極4015は、第1の電極層4030と同じ導電膜から形成され、端子電極4016は、トランジスタ4010、4011のゲート電極層と同じ導電膜で形成されている。
【0095】
また第1の基板4001上に設けられた画素部4002と、走査線駆動回路4004は、トランジスタを複数有しており、図7では、画素部4002に含まれるトランジスタ4010と、走査線駆動回路4004に含まれるトランジスタ4011とを例示している。図7(A)では、トランジスタ4010、4011上には絶縁膜4020が設けられ、図7(B)では、さらに、絶縁膜4021が設けられている。なお、絶縁膜4023は下地膜として機能する絶縁膜である。
【0096】
トランジスタ4010、4011としては、実施の形態5又は実施の形態6又は実施の形態7で示したトランジスタを適用することができる。本実施の形態では、実施の形態6で示したトランジスタ425と同様な構造を有するトランジスタを適用する例を示す。トランジスタ4010、4011は、酸化物半導体層上にチャネル保護膜として機能する絶縁層が設けられた、ボトムゲート構造のトランジスタである。
【0097】
実施の形態6で示したトランジスタ425と同様な構造を有するトランジスタ4010、4011は、酸化物半導体層として、InM1xM2YZnZ系(0<X≦1、0<Y<1、Y<X、且つ、0<Z)で示される酸化物材料を用いることで酸化物半導体層中に酸素欠損が形成されることを抑えることができる。酸化物半導体層中に酸素欠損が形成されることを抑えることで信頼性が向上する。
【0098】
また、トランジスタ4010、4011に実施の形態5に示すトランジスタ424と同様な構造を適用してもよい。
【0099】
また、駆動回路用のトランジスタ4011の酸化物半導体層のチャネル形成領域と重なる位置にさらに導電層を設けてもよい。導電層を酸化物半導体層のチャネル形成領域と重なる位置に設けることによって、バイアス−熱ストレス試験(BT試験)前後におけるトランジスタ4011のしきい値電圧の変化量をさらに低減することができる。また、導電層は、電位がトランジスタ4011のゲート電極層と同じでもよいし、異なっていても良く、第2のゲート電極層として機能させることもできる。
【0100】
また、該導電層は外部の電場を遮蔽する、すなわち外部の電場が内部(トランジスタを含む回路部)に作用しないようにする機能(特に静電気に対する静電遮蔽機能)も有する。導電層の遮蔽機能により、静電気などの外部の電場の影響によりトランジスタの電気的な特性が変動することを防止することができる。
【0101】
画素部4002に設けられたトランジスタ4010は表示素子と電気的に接続し、表示パネルを構成する。表示素子は表示を行うことができれば特に限定されず、様々な表示素子を用いることができる。
【0102】
図7(A)に表示素子として液晶素子を用いた液晶表示装置の例を示す。図7(A)において、表示素子である液晶素子4013は、第1の電極層4030、第2の電極層4031、及び液晶層4008を含む。なお、液晶層4008を挟持するように配向膜として機能する絶縁膜4032、4033が設けられている。第2の電極層4031は第2の基板4006側に設けられ、第1の電極層4030と第2の電極層4031とは液晶層4008を介して積層する構成となっている。
【0103】
またスペーサ4035は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、液晶層4008の膜厚(セルギャップ)を制御するために設けられている。なお球状のスペーサを用いていてもよい。
【0104】
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料(液晶組成物)は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
【0105】
また、液晶層4008に、配向膜を用いないブルー相を発現する液晶組成物を用いてもよい。この場合、液晶層4008と、第1の電極層4030及び第2の電極層4031とが接する構造となる。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は、液晶及びカイラル剤を混合させた液晶組成物を用いて発現させることができる。また、ブルー相が発現する温度範囲を広げるために、ブルー相を発現する液晶組成物に重合性モノマー及び重合開始剤などを添加し、高分子安定化させる処理を行って液晶層を形成することもできる。ブルー相を発現する液晶組成物は、応答速度が短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。よって液晶表示装置の生産性を向上させることが可能となる。酸化物半導体層を用いるトランジスタは、静電気の影響によりトランジスタの電気的な特性が著しく変動して設計範囲を逸脱する恐れがある。よって酸化物半導体層を用いるトランジスタを有する液晶表示装置にブルー相を発現する液晶組成物を用いることはより効果的である。
【0106】
また、液晶材料の固有抵抗は、1×109Ω・cm以上であり、好ましくは1×1011Ω・cm以上であり、さらに好ましくは1×1012Ω・cm以上である。なお、本明細書における固有抵抗の値は、20℃で測定した値とする。
【0107】
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリーク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。保持容量の大きさは、トランジスタのオフ電流等を考慮して設定すればよい。
【0108】
液晶表示装置には、TN(Twisted Nematic)モード、IPS(In−Plane−Switching)モード、FFS(Fringe Field Switching)モード、ASM(Axially Symmetric aligned Micro−cell)モード、OCB(Optical Compensated Birefringence)モード、FLC(Ferroelectric Liquid Crystal)モード、AFLC(AntiFerroelectric Liquid Crystal)モードなどを用いることができる。
【0109】
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向(VA)モードを採用した透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが、例えば、MVA(Multi−Domain Vertical Alignment)モード、PVA(Patterned Vertical Alignment)モード、ASV(Advanced Super View)モードなどを用いることができる。また、VA型の液晶表示装置にも適用することができる。VA型の液晶表示装置とは、液晶表示パネルの液晶分子の配列を制御する方式の一種である。VA型の液晶表示装置は、電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を向く方式である。また、画素(ピクセル)をいくつかの領域(サブピクセル)に分け、それぞれ別の方向に分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計といわれる方法を用いることができる。
【0110】
また、表示装置において、ブラックマトリクス(遮光層)、偏光部材、位相差部材、反射防止部材などの光学部材(光学基板)などは適宜設ける。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
【0111】
また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、RGB(Rは赤、Gは緑、Bは青を表す)の三色に限定されない。例えば、RGBW(Wは白を表す)、又はRGBに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。
【0112】
また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素子を適用することができる。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機EL素子、後者は無機EL素子と呼ばれている。
【0113】
有機EL素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア(電子および正孔)が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。本実施の形態では、発光素子として有機EL素子を用いる例を示す。
【0114】
発光素子は発光を取り出すために少なくとも一対の電極の一方が透光性であればよい。そして、基板上にトランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、どの射出構造の発光素子も適用することができる。
【0115】
図6(A)、図6(B)、及び図7(B)に表示素子として発光素子を用いた発光装置の例を示す。
【0116】
図6(A)は発光装置の平面図であり、図6(A)中の一点鎖線V1−W1、V2−W2、及びV3−W3で切断した断面が図6(B)に相当する。なお、図6(A)の平面図においては、電界発光層542及び第2の電極層543は省略してあり図示していない。
【0117】
図6に示す発光装置は、下地膜として機能する絶縁膜501が設けられた基板500上に、トランジスタ510、容量素子520、配線層交差部530を有しており、トランジスタ510は発光素子540と電気的に接続している。なお、図6は基板500を通過して発光素子540からの光を取り出す、下面射出型構造の発光装置である。
【0118】
トランジスタ510としては、実施の形態5又は実施の形態6又は実施の形態7で示したトランジスタを適用することができる。本実施の形態では、実施の形態5で示したトランジスタ424と同様な構造を有するトランジスタを適用する例を示す。トランジスタ510は、酸化物半導体層上にチャネル保護膜として機能する絶縁層が設けられた、ボトムゲート構造の逆スタガ型トランジスタである。
【0119】
トランジスタ510はゲート電極層511a、511b、ゲート絶縁層502、酸化物半導体層512、絶縁層503、ソース電極層又はドレイン電極層として機能する導電層513a、513bを含む。
【0120】
実施の形態5で示したトランジスタ424と同様な構造を有するトランジスタ510は、チャネル保護膜として機能する絶縁層503が、少なくともゲート電極層511a、511bと重畳する酸化物半導体層512のチャネル形成領域上を含めた酸化物半導体層512上に設けられており、さらに酸化物半導体層512に達し、かつソース電極層又はドレイン電極層として機能する導電層513a、513bが内壁を覆うように設けられた開口を有している。
【0121】
また、トランジスタ510に実施の形態6に示すトランジスタ425と同様な構造を適用してもよい。
【0122】
従って、図6で示す本実施の形態の酸化物半導体層512を用いた安定した電気特性を有するトランジスタ510を含む半導体装置として信頼性の高い半導体装置を提供することができる。また、そのような信頼性の高い半導体装置を歩留まりよく作製し、高生産化を達成することができる。
【0123】
容量素子520は、導電層521a、521b、ゲート絶縁層502、酸化物半導体層522、導電層523を含み、導電層521a、521bと導電層523とで、ゲート絶縁層502及び酸化物半導体層522を挟む構成とすることで容量を形成する。
【0124】
配線層交差部530は、ゲート電極層511a、511bと、導電層533との交差部であり、ゲート電極層511a、511bと、導電層533とは、間にゲート絶縁層502、及び絶縁層503を介して交差する。実施の形態4で示す構造であると、配線層交差部530は、ゲート電極層511a、511bと、導電層533との間にゲート絶縁層502だけでなく、絶縁層503も配置できるため、ゲート電極層511a、511bと、導電層533との間に生じる寄生容量を低減することができる。
【0125】
本実施の形態においては、ゲート電極層511a及び導電層521aとして膜厚30nmのチタン膜を用い、ゲート電極層511b及び導電層521bとして膜厚200nmの銅薄膜を用いる。よって、ゲート電極層はチタン膜と銅薄膜との積層構造となる。
【0126】
酸化物半導体層512、522としては、In:Ga:Ti:Zn=1:0.95:0.05:1のターゲットを用いて、スパッタリング法により、膜厚25nmのInGaTiZn酸化物膜を用いる。
【0127】
トランジスタ510、容量素子520、及び配線層交差部530上には層間絶縁膜504が形成され、層間絶縁膜504上において発光素子540と重畳する領域にカラーフィルタ層505が設けられている。層間絶縁膜504及びカラーフィルタ層505上には平坦化絶縁膜として機能する絶縁膜506が設けられている。
【0128】
絶縁膜506上に第1の電極層541、電界発光層542、第2の電極層543の順に積層した積層構造を含む発光素子540が設けられている。発光素子540とトランジスタ510とは、導電層513aに達する絶縁膜506及び層間絶縁膜504に形成された開口において、第1の電極層541及び導電層513aとは接することによって電気的に接続されている。なお、第1の電極層541の一部及び該開口を覆うように隔壁507が設けられている。
【0129】
層間絶縁膜504には、プラズマCVD法による膜厚200nm以上600nm以下の酸化窒化シリコン膜を用いることができる。また、絶縁膜506には膜厚1500nmの感光性のアクリル膜、隔壁507には膜厚1500nmの感光性のポリイミド膜を用いることができる。
【0130】
カラーフィルタ層505としては、例えば有彩色の透光性樹脂を用いることができる。有彩色の透光性樹脂としては、感光性、非感光性の有機樹脂を用いることができるが、感光性の有機樹脂層を用いるとレジストマスク数を削減することができるため、工程が簡略化し好ましい。
【0131】
有彩色は、黒、灰、白などの無彩色を除く色であり、カラーフィルタ層は、着色された有彩色の光のみを透過する材料で形成される。有彩色としては、赤色、緑色、青色などを用いることができる。また、シアン、マゼンダ、イエロー(黄)などを用いてもよい。着色された有彩色の光のみを透過するとは、カラーフィルタ層における透過光は、その有彩色の光の波長にピークを有するということである。カラーフィルタ層は、含ませる着色材料の濃度と光の透過率の関係に考慮して、最適な膜厚を適宜制御するとよい。例えば、カラーフィルタ層505の膜厚は1500nm以上2000nm以下とすればよい。
【0132】
図7(B)に示す発光装置においては、表示素子である発光素子4513は、画素部4002に設けられたトランジスタ4010と電気的に接続している。なお発光素子4513の構成は、第1の電極層4030、電界発光層4511、第2の電極層4031の積層構造であるが、示した構成に限定されない。発光素子4513から取り出す光の方向などに合わせて、発光素子4513の構成は適宜変えることができる。
【0133】
隔壁4510、507は、有機絶縁材料、又は無機絶縁材料を用いて形成する。特に感光性の樹脂材料を用い、第1の電極層4030、541上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
【0134】
電界発光層4511、542は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでもよい。
【0135】
発光素子4513、540に酸素、水素、水分、二酸化炭素等が侵入しないように、第2の電極層4031、543及び隔壁4510、507上に保護膜を形成してもよい。保護膜としては、窒化シリコン膜、窒化酸化シリコン膜、DLC膜等を形成することができる。
【0136】
また、発光素子4513、540に酸素、水素、水分、二酸化炭素等が侵入しないように、発光素子4513、540を覆う有機化合物を含む層を蒸着法により形成してもよい。
【0137】
また、第1の基板4001、第2の基板4006、及びシール材4005によって封止された空間には充填材4514が設けられ密封されている。このように外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム(貼り合わせフィルム、紫外線硬化樹脂フィルム等)やカバー材でパッケージング(封入)することが好ましい。
【0138】
充填材4514としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂又は熱硬化樹脂を用いることができ、PVC(ポリビニルクロライド)、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、PVB(ポリビニルブチラル)又はEVA(エチレンビニルアセテート)を用いることができる。例えば充填材として窒素を用いればよい。
【0139】
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板(楕円偏光板を含む)、位相差板(λ/4板、λ/2板)、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
【0140】
なお、図5乃至図7において、第1の基板4001、500、第2の基板4006としては、ガラス基板の他、可撓性を有する基板も用いることができ、例えば透光性を有するプラスチック基板などを用いることができる。プラスチックとしては、FRP(Fiberglass−Reinforced Plastics)板、PVF(ポリビニルフルオライド)フィルム、ポリエステルフィルム又はアクリル樹脂フィルムを用いることができる。また、透光性が必要でなければ、アルミニウムやステンレスなどの金属基板(金属フィルム)を用いてもよい。例えば、アルミニウムホイルをPVFフィルムやポリエステルフィルムで挟んだ構造のシートを用いることもできる。
【0141】
本実施の形態では、絶縁膜4020として酸化アルミニウム膜を用いる。絶縁膜4020はスパッタリング法やプラズマCVD法によって形成することができる。
【0142】
酸化物半導体層上に絶縁膜4020として設けられた酸化アルミニウム膜は、水素、水分などの不純物、及び酸素の両方に対して膜を透過させない遮断効果(ブロック効果)が高い。
【0143】
従って、酸化アルミニウム膜は、作製工程中及 び作製後において、変動要因となる水素、水分などの不純物の酸化物半導体層への混入、及び酸化物半導体を構成する主成分材料である酸素の酸化物半導体層からの放出を防止する保護膜として機能する。
【0144】
また、平坦化絶縁膜として機能する絶縁膜4021、506は、アクリル樹脂、ポリイミド樹脂、ベンゾシクロブテン系樹脂、ポリアミド樹脂、エポキシ樹脂等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料(low−k材料)、シロキサン系樹脂、PSG(リンガラス)、BPSG(リンボロンガラス)等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁膜を形成してもよい。
【0145】
絶縁膜4021、506の形成法は、特に限定されず、その材料に応じて、スパッタリング法、SOG法、スピンコート、ディップ、スプレー塗布、液滴吐出法(インクジェット法)、印刷法(スクリーン印刷、オフセット印刷等)等を用いることができる。
【0146】
表示装置は光源又は表示素子からの光を透過させて表示を行う。よって光が透過する画素部に設けられる基板、絶縁膜、導電膜などの薄膜はすべて可視光の波長領域の光に対して透光性とする。
【0147】
表示素子に電圧を印加する第1の電極層及び第2の電極層(画素電極層、共通電極層、対向電極層などともいう)においては、取り出す光の方向、電極層が設けられる場所、及び電極層のパターン構造によって透光性、反射性を選択すればよい。
【0148】
第1の電極層4030、541、第2の電極層4031、543は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物(以下、ITOと示す。)、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物、グラフェンなどの透光性を有する導電性材料を用いることができる。
【0149】
また、第1の電極層4030、541、第2の電極層4031、543はタングステン(W)、モリブデン(Mo)、ジルコニウム(Zr)、ハフニウム(Hf)、バナジウム(V)、ニオブ(Nb)、タンタル(Ta)、クロム(Cr)、コバルト(Co)、ニッケル(Ni)、チタン(Ti)、白金(Pt)、アルミニウム(Al)、銅(Cu)、銀(Ag)等の金属、又はその合金、若しくはその金属窒化物から一つ、又は複数種を用いて形成することができる。
【0150】
本実施の形態においては、図6に示す発光装置は下面射出型なので、第1の電極層541は透光性、第2の電極層543は反射性を有する。よって、第1の電極層541に金属膜を用いる場合は透光性を保てる程度膜厚を薄く、第2の電極層543に透光性を有する導電膜を用いる場合は、反射性を有する導電膜を積層するとよい。
【0151】
また、第1の電極層4030、541、第2の電極層4031、543として、導電性高分子(導電性ポリマーともいう)を含む導電性組成物を用いて形成することができる。導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリン又はその誘導体、ポリピロール又はその誘導体、ポリチオフェン又はその誘導体、若しくはアニリン、ピロールおよびチオフェンの2種以上からなる共重合体若しくはその誘導体などがあげられる。
【0152】
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
【0153】
以上のように実施の形態5又は実施の形態6又は実施の形態7で示したトランジスタを適用することで、様々な機能を有する半導体装置を提供することができる。
【0154】
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【0155】
(実施の形態9)
本実施の形態では、本明細書に示すトランジスタを使用し、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置の一例を、図面を用いて説明する。
【0156】
図8(A)は、半導体装置の回路構成の一例を示し、図8(B)は半導体装置の一例を示す概念図である。まず、図8(A)に示す半導体装置について説明を行い、続けて図8(B)に示す半導体装置について、以下説明を行う。
【0157】
図8(A)に示す半導体装置において、ビット線BLとトランジスタ162のソース電極又はドレイン電極とは電気的に接続され、ワード線WLとトランジスタ162のゲート電極とは電気的に接続され、トランジスタ162のソース電極又はドレイン電極と容量素子254の第1の端子とは電気的に接続されている。
【0158】
次に、図8(A)に示す半導体装置(メモリセル250)に、情報の書き込みおよび保持を行う場合について説明する。
【0159】
まず、ワード線WLの電位を、トランジスタ162がオン状態となる電位として、トランジスタ162をオン状態とする。これにより、ビット線BLの電位が、容量素子254の第1の端子に与えられる(書き込み)。その後、ワード線WLの電位を、トランジスタ162がオフ状態となる電位として、トランジスタ162をオフ状態とすることにより、容量素子254の第1の端子の電位が保持される(保持)。
【0160】
酸化物半導体を用いたトランジスタ162は、用いる材料にもよるが、オフ電流が極めて小さいという特徴を有している。このため、オフ電流が極めて小さくなる酸化物半導体材料を用いた場合、トランジスタ162をオフ状態とすることで、容量素子254の第1の端子の電位(あるいは、容量素子254に蓄積された電荷)を極めて長時間にわたって保持することが可能である。
【0161】
次に、情報の読み出しについて説明する。トランジスタ162がオン状態となると、浮遊状態であるビット線BLと容量素子254とが導通し、ビット線BLと容量素子254の間で電荷が再分配される。その結果、ビット線BLの電位が変化する。ビット線BLの電位の変化量は、容量素子254の第1の端子の電位(あるいは容量素子254に蓄積された電荷)によって、異なる値をとる。
【0162】
例えば、容量素子254の第1の端子の電位をV、容量素子254の容量をC、ビット線BLが有する容量成分(以下、ビット線容量とも呼ぶ)をCB、電荷が再分配される前のビット線BLの電位をVB0とすると、電荷が再分配された後のビット線BLの電位は、(CB×VB0+C×V)/(CB+C)となる。従って、メモリセル250の状態として、容量素子254の第1の端子の電位がV1とV0(V1>V0)の2状態をとるとすると、電位V1を保持している場合のビット線BLの電位(=CB×VB0+C×V1)/(CB+C))は、電位V0を保持している場合のビット線BLの電位(=CB×VB0+C×V0)/(CB+C))よりも高くなることがわかる。
【0163】
そして、ビット線BLの電位を所定の電位と比較することで、情報を読み出すことができる。
【0164】
このように、図8(A)に示す半導体装置は、トランジスタ162のオフ電流が極めて小さくなる酸化物半導体材料をトランジスタ162のチャネル形成領域に用いた場合、容量素子254に蓄積された電荷は長時間にわたって保持することができる。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。また、電力の供給がない場合であっても、長期にわたって記憶内容を保持することが可能である。
【0165】
次に、図8(B)に示す半導体装置について、説明を行う。
【0166】
図8(B)に示す半導体装置は、上部に記憶回路として図8(A)に示したメモリセル250を複数有するメモリセルアレイ251a及び251bを有し、下部に、メモリセルアレイ251(メモリセルアレイ251a及び251b)を動作させるために必要な周辺回路253を有する。なお、周辺回路253は、メモリセルアレイ251と電気的に接続されている。
【0167】
図8(B)に示した構成とすることにより、周辺回路253をメモリセルアレイ251(メモリセルアレイ251a及び251b)の直下に設けることができるため半導体装置の小型化を図ることができる。
【0168】
周辺回路253に設けられるトランジスタは、トランジスタ162とは異なる半導体材料を用いるのがより好ましい。例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、またはガリウムヒ素等を用いることができ、単結晶半導体を用いることが好ましい。他に、有機半導体材料などを用いてもよい。このような半導体材料を用いたトランジスタは、十分な高速動作が可能である。したがって、該トランジスタにより、高速動作が要求される各種回路(論理回路、駆動回路など)を好適に実現することが可能である。
【0169】
なお、図8(B)に示した半導体装置では、2つのメモリセルアレイ(メモリセルアレイ251aと、メモリセルアレイ251b)が積層された構成を例示したが、積層するメモリセルの数はこれに限定されない。3つ以上のメモリセルを積層する構成としても良い。
【0170】
次に、図8(A)に示したメモリセル250の具体的な構成について図9を用いて説明を行う。
【0171】
図9は、メモリセル250の構成の一例である。図9(A)に、メモリセル250の断面図を、図9(B)にメモリセル250の平面図をそれぞれ示す。ここで、図9(A)は、図9(B)のF1−F2、及びG1−G2における断面に相当する。
【0172】
図9(A)及び図9(B)に示すトランジスタ162は、実施の形態1で示したトランジスタ420と同一の構成とすることができる。
【0173】
トランジスタ162上には、絶縁膜256が単層または積層で設けられている。また、絶縁膜256を介して、トランジスタ162の電極層142aと重畳する領域には、導電層262が設けられており、電極層142aと、絶縁層135と、絶縁膜256と、導電層262とによって、容量素子254が構成される。すなわち、トランジスタ162の電極層142aは、容量素子254の一方の電極として機能し、導電層262は、容量素子254の他方の電極として機能する。
【0174】
トランジスタ162および容量素子254の上には絶縁膜258が設けられている。そして、絶縁膜258上にはメモリセル250と、隣接するメモリセル250を接続するための配線260が設けられている。図示しないが、配線260は、絶縁膜256及び絶縁膜258などに形成された開口を介してトランジスタ162の電極層142aと電気的に接続されている。但し、開口に他の導電層を設け、該他の導電層を介して、配線260と電極層142aとを電気的に接続してもよい。なお、配線260は、図8(A)の回路図におけるビット線BLに相当する。
【0175】
図9(A)及び図9(B)において、トランジスタ162の電極層142bは、隣接するメモリセルに含まれるトランジスタのソース電極としても機能することができる。
【0176】
図9(A)に示す平面レイアウトを採用することにより、半導体装置の占有面積の低減を図ることができるため、高集積化を図ることができる。
【0177】
以上のように、上部に多層に形成された複数のメモリセルは、酸化物半導体を用いたトランジスタにより形成されている。酸化物半導体を用いたトランジスタは、オフ電流が小さいため、これを用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。
【0178】
このように、酸化物半導体以外の材料を用いたトランジスタ(換言すると、十分な高速動作が可能なトランジスタ)を用いた周辺回路と、酸化物半導体を用いたトランジスタ(より広義には、十分にオフ電流が小さいトランジスタ)を用いた記憶回路とを一体に備えることで、これまでにない特徴を有する半導体装置を実現することができる。また、周辺回路と記憶回路を積層構造とすることにより、半導体装置の集積化を図ることができる。
【0179】
以上のように、微細化及び高集積化を実現し、かつ高い電気的特性を付与された半導体装置、及び該半導体装置の作製方法を提供することができる。
【0180】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【0181】
(実施の形態10)
本明細書に開示する半導体装置は、さまざまな電子機器(遊技機も含む)に適用することができる。電子機器としては、テレビジョン装置(テレビ、又はテレビジョン受信機ともいう)、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ等のカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、遊技機(パチンコ機、スロットマシン等)、ゲーム筐体が挙げられる。これらの電子機器の具体例を図10に示す。
【0182】
図10(A)は、表示部を有するテーブル9000を示している。テーブル9000は、筐体9001に表示部9003が組み込まれており、表示部9003により映像を表示することが可能である。なお、4本の脚部9002により筐体9001を支持した構成を示している。また、電力供給のための電源コード9005を筐体9001に有している。
【0183】
実施の形態1乃至8のいずれかに示す半導体装置は、表示部9003に用いることが可能であり、電子機器に高い信頼性を付与することができる。
【0184】
表示部9003は、タッチ入力機能を有しており、テーブル9000の表示部9003に表示された表示ボタン9004を指などで触れることで、画面操作や、情報を入力することができ、また他の家電製品との通信を可能とする、又は制御を可能とすることで、画面操作により他の家電製品をコントロールする制御装置としてもよい。例えば、実施の形態3に示したイメージセンサ機能を有する半導体装置を用いれば、表示部9003にタッチ入力機能を持たせることができる。
【0185】
また、筐体9001に設けられたヒンジによって、表示部9003の画面を床に対して垂直に立てることもでき、テレビジョン装置としても利用できる。狭い部屋においては、大きな画面のテレビジョン装置は設置すると自由な空間が狭くなってしまうが、テーブルに表示部が内蔵されていれば、部屋の空間を有効に利用することができる。
【0186】
図10(B)は、テレビジョン装置9100を示している。テレビジョン装置9100は、筐体9101に表示部9103が組み込まれており、表示部9103により映像を表示することが可能である。なお、ここではスタンド9105により筐体9101を支持した構成を示している。
【0187】
テレビジョン装置9100の操作は、筐体9101が備える操作スイッチや、別体のリモコン操作機9110により行うことができる。リモコン操作機9110が備える操作キー9109により、チャンネルや音量の操作を行うことができ、表示部9103に表示される映像を操作することができる。また、リモコン操作機9110に、当該リモコン操作機9110から出力する情報を表示する表示部9107を設ける構成としてもよい。
【0188】
図10(B)に示すテレビジョン装置9100は、受信機やモデムなどを備えている。テレビジョン装置9100は、受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線又は無線による通信ネットワークに接続することにより、一方向(送信者から受信者)又は双方向(送信者と受信者間、あるいは受信者間同士など)の情報通信を行うことも可能である。
【0189】
実施の形態1乃至8のいずれかに示す半導体装置は、表示部9103、9107に用いることが可能であり、テレビジョン装置、及びリモコン操作機に高い信頼性を付与することができる。
【0190】
図10(C)はコンピュータであり、本体9201、筐体9202、表示部9203、キーボード9204、外部接続ポート9205、ポインティングデバイス9206等を含む。コンピュータは、本発明の一態様を用いて作製される半導体装置をその表示部9203に用いることにより作製される。先の実施の形態に示した半導体装置を利用すれば、信頼性の高いコンピュータとすることが可能となる。
【0191】
図11(A)及び図11(B)は2つ折り可能なタブレット型端末である。図11(A)は、開いた状態であり、タブレット型端末は、筐体9630、表示部9631a、表示部9631b、表示モード切り替えスイッチ9034、電源スイッチ9035、省電力モード切り替えスイッチ9036、留め具9033、操作スイッチ9038、を有する。
【0192】
図11(A)及び図11(B)に示すような携帯機器においては、画像データの一時記憶などにメモリとしてSRAMまたはDRAMが使用されている。例えば、実施の形態9に説明した半導体装置をメモリとして使用することができる。先の実施の形態で説明した半導体装置をメモリに採用することによって、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低減することができる。
【0193】
実施の形態1乃至8のいずれかに示す半導体装置は、表示部9631a、表示部9631bに用いることが可能であり、信頼性の高いタブレット型端末とすることが可能となる。
【0194】
また、表示部9631aは、一部をタッチパネルの領域9632aとすることができ、表示された操作キー9638にふれることでデータ入力をすることができる。なお、表示部9631aにおいては、一例として半分の領域が表示のみの機能を有する構成、もう半分の領域がタッチパネルの機能を有する構成を示しているが該構成に限定されない。表示部9631aの全ての領域がタッチパネルの機能を有する構成としても良い。例えば、表示部9631aの全面にキーボードボタンを表示させてタッチパネルとし、表示部9631bを表示画面として用いることができる。
【0195】
また、表示部9631bにおいても表示部9631aと同様に、表示部9631bの一部をタッチパネルの領域9632bとすることができる。また、タッチパネルのキーボード表示切り替えボタン9639が表示されている位置に指やスタイラスなどでふれることで表示部9631bにキーボードボタンを表示することができる。
【0196】
また、タッチパネルの領域9632aとタッチパネルの領域9632bに対して同時にタッチ入力することもできる。
【0197】
また、表示モード切り替えスイッチ9034は、縦表示又は横表示などの表示の向きを切り替え、白黒表示やカラー表示の切り替えなどを選択できる。省電力モード切り替えスイッチ9036は、タブレット型端末に内蔵している光センサで検出される使用時の外光の光量に応じて表示の輝度を最適なものとすることができる。タブレット型端末は光センサだけでなく、ジャイロ、加速度センサ等の傾きを検出するセンサなどの他の検出装置を内蔵させてもよい。
【0198】
また、図11(A)では表示部9631bと表示部9631aの表示面積が同じ例を示しているが特に限定されず、一方のサイズともう一方のサイズが異なっていてもよく、表示の品質も異なっていてもよい。例えば一方が他方よりも高精細な表示を行える表示パネルとしてもよい。
【0199】
図11(B)は、閉じた状態であり、タブレット型端末は、筐体9630、太陽電池9633、充放電制御回路9634、バッテリー9635、DCDCコンバータ9636を有する。なお、図11(B)では充放電制御回路9634の一例としてバッテリー9635、DCDCコンバータ9636を有する構成について示している。
【0200】
なお、タブレット型端末は2つ折り可能なため、使用していない時は筐体9630を閉じた状態にすることができる。従って、表示部9631a、表示部9631bを保護できるため、耐久性に優れ、長期使用の観点からも信頼性の優れたタブレット型端末を提供できる。
【0201】
また、この他にも図11(A)及び図11(B)に示したタブレット型端末は、様々な情報(静止画、動画、テキスト画像など)を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報をタッチ入力操作又は編集するタッチ入力機能、様々なソフトウェア(プログラム)によって処理を制御する機能、等を有することができる。
【0202】
タブレット型端末の表面に装着された太陽電池9633によって、電力をタッチパネル、表示部、又は映像信号処理部等に供給することができる。なお、太陽電池9633は、筐体9630の一面又は二面に効率的なバッテリー9635の充電を行う構成とすることができるため好適である。なおバッテリー9635としては、リチウムイオン電池を用いると、小型化を図れる等の利点がある。
【0203】
また、図11(B)に示す充放電制御回路9634の構成、及び動作について図11(C)にブロック図を示し説明する。図11(C)には、太陽電池9633、バッテリー9635、DCDCコンバータ9636、コンバータ9637、スイッチSW1乃至SW3、表示部9631について示しており、バッテリー9635、DCDCコンバータ9636、コンバータ9637、スイッチSW1乃至SW3が、図11(B)に示す充放電制御回路9634に対応する箇所となる。
【0204】
まず外光により太陽電池9633により発電がされる場合の動作の例について説明する。太陽電池で発電した電力は、バッテリー9635を充電するための電圧となるようDCDCコンバータ9636で昇圧又は降圧がなされる。そして、表示部9631の動作に太陽電池9633からの電力が用いられる際にはスイッチSW1をオンにし、コンバータ9637で表示部9631に必要な電圧に昇圧又は降圧をすることとなる。また、表示部9631での表示を行わない際には、SW1をオフにし、SW2をオンにしてバッテリー9635の充電を行う構成とすればよい。
【0205】
なお太陽電池9633については、発電手段の一例として示したが、特に限定されず、圧電素子(ピエゾ素子)や熱電変換素子(ペルティエ素子)などの他の発電手段によるバッテリー9635の充電を行う構成であってもよい。例えば、無線(非接触)で電力を送受信して充電する無接点電力伝送モジュールや、また他の充電手段を組み合わせて行う構成としてもよい。
【0206】
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【実施例1】
【0207】
本実施例では、図12(A)に示した結晶構造を元に計算を行った。図12(A)に示した結晶構造は、IGZO(111)であり、一部のGaをTiに置き換えたモデル、即ちInGaXTiYZnO4(Y=1−X、Y<X)のモデルを作成し、そのTiが過剰な酸素を捕らえやすいかについて計算を行った。なお、過剰酸素はGaもしくはTiの近くに配置して計算する。また、IGZO(111)とはIn:Ga:Zn=1:1:1の酸化物材料を指している。
【0208】
図12(A)において4つのGaのうち、一つをTiに置き換えたモデルを作成すると、InGaXTiYZnO4で表記した場合、X=0.75、Y=0.25となる。
【0209】
InGaXTiYZnO4の過剰酸素の入りやすさを評価するために過剰酸素が入ったときのエネルギーの変化量EOintを計算した。なお、EOint=E(InGaXTiYZnO4)+E(O2)/2−E(InGaXTiYZnO4+O)である。比較のためにTiを添加していないIGZOの場合の計算も行った。
【0210】
第1原理計算ソフト「CASTEP」を用い、計算条件は、原子数を28原子、基底関数を平面波、汎関数をGGA/PBEとし、カットオフエネルギーを300eV、サンプリングk点を4×3×2とした。過剰酸素を入れた後の構造最適化後の構造を図12(B)に示す。
【0211】
また、Tiを添加していないIGZOの場合のEOintは、−1.98eVとなり、Tiが添加されたInGaXTiYZnO4(X=0.75、Y=0.25)の場合のEOintは、−0.5eVとなった。
【0212】
Tiを添加したほうが、EOintが小さくなり、過剰酸素が入りやすくなると言える。このことは、Ti元素がGa元素よりも1本結合手が多いことが一つの原因である。
【0213】
次に、上述した過剰酸素がある構造、即ち図12(B)で、酸素欠陥ができた時に欠陥を埋めることができるかを計算した。計算は、図12(B)の構造に対してIn3個とTi1個と結合した酸素を一つ取り去った構造に対して構造最適化を行った。酸素を一つ取り去った直後の構造を図13(B)に示し、その後の構造最適化後の構造を図13(C)に示す。
【0214】
図13(B)に示した過剰酸素のあるInGaXTiYZnO4(X=0.75)は、酸素欠損が存在するとそれを埋めるように酸素が移動し、図13(C)に示す構造となることが安定であることが上記計算により示された。
【実施例2】
【0215】
本実施例では、InGaXTiYZnO4(Y=1−X、Y<X)において、Xがどのくらいでアモルファス状態となるかを古典分子動力学シミュレーションにより計算した。
【0216】
まず、1680原子のIGZO(111)の単結晶構造と、1680原子のIGZO(111)の一部のGaをTiに置換し、過剰酸素をTiの近くに配置した構造を作成した。ここで、Tiが0.59原子%(Y=0.041)のモデル(図14)と、Tiが1.77原子%(Y=0.125)のモデル(図16)を作成した。なお、本実施例では、全原子数に対しての原子%を示している。例えば、Tiが1.77原子%は、Tiを含むIGZOの全原子数に対しての数値である。
【0217】
次いで、2000K、1atmで、50psec間の古典分子動力学シミュレーションにより構造緩和を行った。これらの構造に対して動径分布関数g(r)を求めた。
【0218】
ここで、動径分布関数g(r)とは、ある原子から距離rの離れた位置において、他の原子が存在する確率密度を表す関数である。原子同士の相関が無くなっていくと、g(r)は1に近づく。
【0219】
Tiが0.59原子%(Y=0.041)のモデルを50psec間の古典分子動力学シミュレーションを行うことにより得られた最終構造が図15である。Tiが0.59原子%(Y=0.041)のモデルは安定であり、図15に示す最終構造でも結晶構造を保っている。図18に図15に示す構造モデルの動径分布関数g(r)を示す。図18中においてIGZO(111)_Ti(0.59atom%)と記載しているが、IGZO(111)のうち、Gaの一部をTiに置換してTiを0.59atom%としたモデルを指しており、具体的な組成は、In:Ga:Ti:Zn=1:0.959:0.041:1である。
【0220】
IGZO(111)の単結晶モデルとInGaXTiYZnO4の構造モデル(0.59原子%、Y=0.041)では、長距離でもピークがあり、長距離秩序があり、結晶であることがわかる。
【0221】
一方、Tiが1.77原子%(Y=0.125)のモデルを50psec間の古典分子動力学シミュレーションを行うことにより得られた最終構造が図17である。Tiが1.77原子%(Y=0.125)のモデルは、不安定であり、時間経過とともに結晶構造が崩れていき、図17に示すようなアモルファス状態へと変化する。図19に図17に示す構造モデルの動径分布関数g(r)を示す。図19中においてIGZO(111)_Ti(1.77atom%)と記載しているが、IGZO(111)のうち、Gaの一部をTiに置換してTiを1.77atom%としたモデルを指しており、具体的な組成は、In:Ga:Ti:Zn=1:0.875:0.125:1である。1.77原子%(Y=0.125)のモデルでは、0.6nm程度でピークが消え、長距離秩序がなく、アモルファス状態であることがわかる。
【0222】
これらの結果から、Yの数値によっては結晶構造、或いはアモルファス構造をとりうる。トランジスタの半導体層に結晶構造を有する酸化物半導体を用いる場合には、Xの数値を適宜調節すればよい。また、アモルファス構造となる場合、Xの数値によっては、長距離秩序はなくとも短距離秩序を有することもあり得る。
【実施例3】
【0223】
本実施例では、実際にTiの含有量が異なる3種類のスパッタリングターゲットを用いてトップゲート型のトランジスタのサンプルを複数作製し、それらの電気特性を測定する。
【0224】
以下、サンプルの作製手順を示す。
【0225】
まず、ガラス基板上にスパッタ法により膜厚300nmの酸化シリコン膜を形成し、CMP処理によって平坦化処理を行う。次いで、酸化物半導体膜を形成する。
【0226】
スパッタリングターゲットを構成する4種類の金属の割合、即ちIn:Ga:Ti:Znが3:0.99:0.01:2である第1のスパッタリングターゲットを用いてサンプル1を作製し、In:Ga:Ti:Znが3:0.8:0.2:2である第2のスパッタリングターゲットを用いてサンプル2を作製する。サンプル1は、InGaxTiYZnZ系(X=0.33、Y=0.003、Z=0.67)で示される酸化物材料である。また、サンプル2は、InGaxTiYZnZ系(X=0.27、Y=0.07、Z=0.67)で示される酸化物材料である。それぞれの膜厚は15nmとする。酸素ガスのみを用いてスパッタリングし、基板温度は室温とする。
【0227】
なお、比較例(サンプル3)として、In:Ga:Ti:Znが3:0.999:0.001:2である第3のスパッタリングターゲットを用いて酸化物半導体膜を形成する。サンプル3は、InGaxTiYZnZ系(X=0.333、Y=0.0003、Z=0.67)で示される酸化物材料である。比較例は、ターゲットが異なる以外は同じ作製条件とする。
【0228】
次いで、酸化物半導体膜をパターニングした後、ソース電極層またはドレイン電極層となる金属膜(膜厚100nmのタングステン膜)を形成する。
【0229】
次いで、金属膜をパターニングしてソース電極層またはドレイン電極層を形成した後、ゲート絶縁膜を形成する。ゲート絶縁膜はプラズマCVD法を用いて酸化シリコン膜を30nmの膜厚で形成する。
【0230】
次いで、ゲート電極として機能する金属膜として膜厚30nmの窒化タンタル膜上に膜厚200nmのタングステン膜をスパッタリング法により形成する。この積層の金属膜をパターニングしてゲート電極を形成する。
【0231】
次いで、スパッタリング法により酸化アルミニウム膜を70nm成膜し、その上にプラズマCVD法により酸化シリコン膜を460nm成膜して第1の層間絶縁膜を形成する。そしてソース電極層またはドレイン電極層に達する配線(50nmのチタン膜、100nmのアルミニウム膜、50nmのチタン膜の三層積層)を形成し、その上に第2の層間絶縁膜となるポリイミド膜を1.5μmの膜厚で形成する。そして、大気雰囲気下で300℃、1時間の加熱処理を行って、各サンプルを作製する。
【0232】
こうして得られたサンプル1のトランジスタの電気特性を図20(A)に示し、サンプル2のトランジスタの電気特性を図20(B)に示す。トランジスタの初期特性を測定するため、基板温度を室温(25℃)とし、ソース−ドレイン間電圧(以下、ドレイン電圧またはVdという)を3Vとし、ソース−ゲート間電圧(以下、ゲート電圧またはVgという)を−6V〜+6Vまで変化させたときのソース−ドレイン電流(以下、ドレイン電流またはIdという)の変化特性、すなわちVg−Id特性を測定した。図20(A)と図20(B)を比較した場合、Tiの含有量の多いサンプル2のほうがトランジスタのしきい値が0Vに近い特性を示した。なお、サンプル2のトランジスタのしきい値は約−0.7Vであった。サンプル1のトランジスタのしきい値は約−3Vであった。
【0233】
また、比較例であるサンプル3のトランジスタの電気特性を図21に示す。Tiの含有量の少ないサンプル3は、トランジスタのしきい値が約−5.6Vとなった。
【0234】
図20、図21の結果から、Tiの含有量の多いほうが、トランジスタのしきい値が0に近づくと言える。また、Tiの含有量の多いほうがトランジスタの電気特性のバラツキが低減されている。
【0235】
各トランジスタのサイズは、チャネル幅W=10μmとし、チャネル長L=0.45μmとした。また、ゲート電極とソース電極層の重なる距離(チャネル長方向の長さ)は1μm、ゲート電極とドレイン電極層の重なる距離(チャネル長方向の長さ)は1μmとした。
【0236】
また、ここでは図示しないが、チャネル長Lのみを変更し、チャネル長L=0.65μm、1μm、10μmとそれぞれサンプルを作製して同様の電気特性を測定した。チャネル長Lが大きくなればなるほど、サンプルのトランジスタはしきい値が0Vに近い特性を示した。チャネル長L=10μmとしてサンプル2と同じターゲットを用いたサンプルのトランジスタのしきい値は、約−0.01Vであった。また、チャネル長L=10μmとしてサンプル1と同じターゲットを用いたサンプルのトランジスタのしきい値は、約−0.15Vであった。
【0237】
比較例においても、チャネル長Lが大きくなればなるほど、サンプル3と同じターゲットを用いたサンプルのトランジスタはしきい値が0Vに近い特性を示した。チャネル長L=10μmとしてサンプル3と同じターゲットを用いたサンプルのトランジスタのしきい値は、約−0.6Vであった。
【0238】
本実施例において、InGaxTiYZnZ系(0<X≦1、0<Y<1、Y<X、且つ、0<Z)で示される酸化物材料を用い、チャネル長が0.45μmと短いトランジスタを作製できることが確認された。また、InGaTiZn系で示される酸化物材料におけるTiの含有量を適宜調節することによって、トランジスタのしきい値を制御することができる。
【符号の説明】
【0239】
135:絶縁層
142a:電極層
142b:電極層
162:トランジスタ
250:メモリセル
251:メモリセルアレイ
251a:メモリセルアレイ
251b:メモリセルアレイ
253:周辺回路
254:容量素子
256:絶縁膜
258:絶縁膜
260:配線
262:導電層
400:基板
401:ゲート電極層
402:ゲート絶縁層
403:酸化物半導体層
403a:低抵抗領域
403b:低抵抗領域
403c:チャネル形成領域
405a:ソース電極層
405b:ドレイン電極層
406:絶縁層
407:絶縁層
412a:側壁絶縁層
412b:側壁絶縁層
413:絶縁層
414:絶縁層
415:絶縁層
420:トランジスタ
421:トランジスタ
422:トランジスタ
423:トランジスタ
424:トランジスタ
425:トランジスタ
426:トランジスタ
435a:開口
435b:開口
436:下地絶縁層
465a:ソース配線層
465b:ドレイン配線層
500:基板
501:絶縁膜
502:ゲート絶縁層
503:絶縁層
504:層間絶縁膜
505:カラーフィルタ層
506:絶縁膜
507:隔壁
510:トランジスタ
511a:ゲート電極層
511b:ゲート電極層
512:酸化物半導体層
513a:導電層
513b:導電層
520:容量素子
521a:導電層
521b:導電層
522:酸化物半導体層
523:導電層
530:配線層交差部
533:導電層
540:発光素子
541:電極層
542:電界発光層
543:電極層
4001:基板
4002:画素部
4003:信号線駆動回路
4004:走査線駆動回路
4005:シール材
4006:基板
4008:液晶層
4010:トランジスタ
4011:トランジスタ
4013:液晶素子
4015:接続端子電極
4016:端子電極
4018:FPC
4019:異方性導電膜
4020:絶縁膜
4021:絶縁膜
4023:絶縁膜
4024:絶縁膜
4030:電極層
4031:電極層
4032:絶縁膜
4033:絶縁膜
4035:スペーサ
4510:隔壁
4511:電界発光層
4513:発光素子
4514:充填材
9000:テーブル
9001:筐体
9002:脚部
9003:表示部
9004:表示ボタン
9005:電源コード
9033:留め具
9034:スイッチ
9035:電源スイッチ
9036:スイッチ
9038:操作スイッチ
9100:テレビジョン装置
9101:筐体
9103:表示部
9105:スタンド
9107:表示部
9109:操作キー
9110:リモコン操作機
9201:本体
9202:筐体
9203:表示部
9204:キーボード
9205:外部接続ポート
9206:ポインティングデバイス
9630:筐体
9631:表示部
9631a:表示部
9631b:表示部
9632a:領域
9632b:領域
9633:太陽電池
9634:充放電制御回路
9635:バッテリー
9636:DCDCコンバータ
9637:コンバータ
9638:操作キー
9639:ボタン
【特許請求の範囲】
【請求項1】
ゲート電極層と、
前記ゲート電極層と重なるゲート絶縁層と、
前記ゲート絶縁層を介して前記ゲート電極層と重なる酸化物半導体層とを有し、
前記酸化物半導体層は、Inと、M1と、M2と、Znと、を含む酸化物材料であり、
前記M1の元素は、13族元素であり、
前記M2の元素は、前記M1の元素よりも含有量が少なく、
前記M2はチタン、ジルコニウム、ハフニウム、ゲルマニウム、錫のいずれか一であることを特徴とする半導体装置。
【請求項2】
請求項1において前記M1はガリウムであることを特徴とする半導体装置。
【請求項3】
請求項1または請求項2において前記M2はチタンであることを特徴とする半導体装置。
【請求項4】
請求項1乃至3のいずれか一において、前記M1の元素の含有量に対して前記M2の元素の含有量は1%以上50%未満であることを特徴とする半導体装置。
【請求項5】
Inと、M1と、M2と、Znと、を含む酸化物材料であり、
前記M1の元素は、13族元素であり、
前記M2の元素は、前記M1の元素よりも含有量が少なく、
前記M2はチタン、ジルコニウム、ハフニウム、ゲルマニウム、錫のいずれか一であることを特徴とする酸化物材料。
【請求項6】
請求項5において前記M1はガリウムであることを特徴とする酸化物材料。
【請求項7】
請求項5または請求項6において前記M2はチタンであることを特徴とする酸化物材料。
【請求項8】
請求項5乃至7のいずれか一において、前記M1の元素の含有量に対して前記M2の元素の含有量は1%以上50%未満であることを特徴とする酸化物材料。
【請求項1】
ゲート電極層と、
前記ゲート電極層と重なるゲート絶縁層と、
前記ゲート絶縁層を介して前記ゲート電極層と重なる酸化物半導体層とを有し、
前記酸化物半導体層は、Inと、M1と、M2と、Znと、を含む酸化物材料であり、
前記M1の元素は、13族元素であり、
前記M2の元素は、前記M1の元素よりも含有量が少なく、
前記M2はチタン、ジルコニウム、ハフニウム、ゲルマニウム、錫のいずれか一であることを特徴とする半導体装置。
【請求項2】
請求項1において前記M1はガリウムであることを特徴とする半導体装置。
【請求項3】
請求項1または請求項2において前記M2はチタンであることを特徴とする半導体装置。
【請求項4】
請求項1乃至3のいずれか一において、前記M1の元素の含有量に対して前記M2の元素の含有量は1%以上50%未満であることを特徴とする半導体装置。
【請求項5】
Inと、M1と、M2と、Znと、を含む酸化物材料であり、
前記M1の元素は、13族元素であり、
前記M2の元素は、前記M1の元素よりも含有量が少なく、
前記M2はチタン、ジルコニウム、ハフニウム、ゲルマニウム、錫のいずれか一であることを特徴とする酸化物材料。
【請求項6】
請求項5において前記M1はガリウムであることを特徴とする酸化物材料。
【請求項7】
請求項5または請求項6において前記M2はチタンであることを特徴とする酸化物材料。
【請求項8】
請求項5乃至7のいずれか一において、前記M1の元素の含有量に対して前記M2の元素の含有量は1%以上50%未満であることを特徴とする酸化物材料。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図18】
【図19】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図20】
【図21】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図18】
【図19】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図20】
【図21】
【公開番号】特開2013−110401(P2013−110401A)
【公開日】平成25年6月6日(2013.6.6)
【国際特許分類】
【出願番号】特願2012−236338(P2012−236338)
【出願日】平成24年10月26日(2012.10.26)
【出願人】(000153878)株式会社半導体エネルギー研究所 (5,264)
【Fターム(参考)】
【公開日】平成25年6月6日(2013.6.6)
【国際特許分類】
【出願日】平成24年10月26日(2012.10.26)
【出願人】(000153878)株式会社半導体エネルギー研究所 (5,264)
【Fターム(参考)】
[ Back to top ]