半導体装置およびその製造方法並びに電子装置
【課題】素子と基板との接合の際の熱処理に起因した熱応力の緩和をバンプの中央部で行なうこと。
【解決手段】素子１０と、基板２０と、第１導電体３２と、前記第１導電体上に形成された第２導電体３４と、前記第２導電体上に形成された第３導電体３６と、前記第３導電体上に形成された第４導電体３８と、を有し、前記第１導電体と前記第４導電体のいずれか一方が前記素子に接合され、前記第１導電体と前記第４導電体の他方が前記基板に接合され、前記素子と前記基板とを電気的に接続するバンプ３０と、を具備し、前記第１導電体および前記第３導電体は、前記第２導電体および前記第４導電体より融点が高く、前記第４導電体は前記第２導電体より融点が高い半導体装置。
【解決手段】素子１０と、基板２０と、第１導電体３２と、前記第１導電体上に形成された第２導電体３４と、前記第２導電体上に形成された第３導電体３６と、前記第３導電体上に形成された第４導電体３８と、を有し、前記第１導電体と前記第４導電体のいずれか一方が前記素子に接合され、前記第１導電体と前記第４導電体の他方が前記基板に接合され、前記素子と前記基板とを電気的に接続するバンプ３０と、を具備し、前記第１導電体および前記第３導電体は、前記第２導電体および前記第４導電体より融点が高く、前記第４導電体は前記第２導電体より融点が高い半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法並びに電子装置に関し、例えば素子と基板とをバンプを用い接合する半導体装置およびその製造方法並びに電子装置に関する。
【背景技術】
【０００２】
半導体素子等の素子と回路基板等の基板との接合には、半田バンプが用いられている。高集積化のため、底面が上面より小さなメサ状のポスト電極とポスト電極上に球状半田を設け、ポスト電極と球状半田とでバンプを形成することが知られている（例えば特許文献１）。また、基板上に高融点金属層、第１半田、高融点金属層および第１半田より融点の低い第２半田を順に積層しバンプとして用いることが知られている（例えば特許文献２）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−３７９３号公報
【特許文献２】特開２０１０−２７８４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
例えば、半田バンプは、素子と基板との接合の際の熱処理に起因した熱応力を緩和する。しかしながら、バンプを高集積化する場合、隣接するバンプが接触しないように半田量を減少させると、半田バンプだけでは素子または／および基板の熱応力を緩和することができない。これにより、バンプの剥離またはバンプ内のクラックが生じる。また、例えば、特許文献１のように、ポスト電極と球状半田とでバンプを形成した場合、素子と接合する球状バンプが熱応力を緩和することとなる。例えば、特許文献２では、素子と接合する第２半田が熱応力を緩和することになる。このように、素子または基板と接合する半田により熱応力を緩和させる場合、素子または基板と接合する半田が変形することになる。よって、隣接するバンプ同士の接触等が生じる可能性があり、バンプの高集積化が難しくなる。
【０００５】
本半導体装置およびその製造方法並びに電子装置は、素子と基板との接合の際の熱処理に起因した熱応力の緩和をバンプの中央部で行なうことを目的とする。
【課題を解決するための手段】
【０００６】
例えば、素子と、基板と、第１導電体と、前記第１導電体上に形成された第２導電体と、前記第２導電体上に形成された第３導電体と、前記第３導電体上に形成された第４導電体と、を有し、前記第１導電体と前記第４導電体のいずれか一方が前記素子に接合され、前記第１導電体と前記第４導電体の他方が前記基板に接合され、前記素子と前記基板とを電気的に接続するバンプと、を具備し、前記第１導電体および前記第３導電体は、前記第２導電体および前記第４導電体より融点が高く、前記第４導電体は前記第２導電体より融点が高いことを特徴とする半導体装置を用いる。
【０００７】
例えば、素子および基板のいずれか一方の上に、第１導電体を形成する工程と、前記第１導電体上に第２導電体を形成する工程と、前記第２導電体上に第３導電体を形成する工程と、前記素子および前記基板の他方の上に前記第２導電体より融点が高い第４導電体を形成する工程と、前記第１導電体と前記第２導電体と前記第３導電体と前記第４導電体とを、前記第１導電体および前記第３導電体の融点以下であり、かつ前記第２導電体および前記第４導電体の融点以上の温度に加熱する工程と、を含むことを特徴とする半導体装置の製造方法を用いる。
【０００８】
例えば、上記半導体装置を搭載したことを特徴とする電子装置を用いる。
【発明の効果】
【０００９】
本半導体装置およびその製造方法並びに電子装置によれば、素子と基板との接合の際の熱処理に起因した熱応力の緩和をバンプの中央部で行なうことができる。
【図面の簡単な説明】
【００１０】
【図１】図１（ａ）から図１（ｄ）は、比較例に係る半導体装置の製造方法を示す断面図である。
【図２】図２（ａ）から図２（ｄ）は、実施例１に係る半導体装置の製造方法を示す断面図である。
【図３】図３（ａ）および図３（ｂ）は、図２（ｂ）のバンプ３０ａおよび３０ｂの拡大図である。
【図４】図４（ａ）から図４（ｄ）は、実施例２に係る半導体装置の製造方法を示す断面図（その１）である。
【図５】図５（ａ）から図５（ｄ）は、実施例２に係る半導体装置の製造方法を示す断面図（その２）である。
【図６】図６（ａ）および図６（ｂ）は、実施例２に係る半導体装置の製造方法を示す断面図（その３）である。
【図７】図７（ａ）および図７（ｂ）は、実施例２に係る半導体装置の製造方法を示す断面図（その４）である。
【図８】図８は、バンプの断面図である。
【図９】図９（ａ）から図９（ｃ）は、加熱処理を説明する断面図である。
【図１０】図１０は、実施例３に係る半導体装置の断面図である。
【図１１】図１１は、図１０の領域Ｂの拡大図である。
【図１２】図１２は、実施例４に係る電子装置の断面図である。
【発明を実施するための形態】
【００１１】
実施例を説明する前に、比較例について説明する。まず、半田バンプを用いた素子と基板との接合について説明する。図１（ａ）から図１（ｄ）は、比較例に係る半導体装置の製造方法を示す断面図である。図１（ａ）のように、シリコン素子等の素子１０は、素子基板１１と素子基板１１の下面に形成された電極パッド１２とを含む。素子基板１１は、例えば基板２０側に電子回路が形成されたシリコン基板である。回路配線基板等の基板２０は、絶縁基板２１と絶縁基板２１の上面に形成された配線電極２２とを含む。絶縁基板２１は、例えばガラスエポキシ樹脂を用いた回路基板である。電極パッド１２の下面には半田バンプ１４が形成されている。配線電極２２の上面には予備半田２４が設けられている。半田バンプ１４および予備半田２４は、例えば、Ｓｎ−３．０Ａｇ−０．５Ｃｕ等の鉛フリー半田である。
【００１２】
図１（ｂ）のように、予備半田２４を溶融させる。予備半田２４は、素子１０と基板２０との接合の際の熱応力に起因し、例えば基板２０が反った場合であっても、半田バンプ１４の接合が維持できるように設けられている。しかしながら、半田バンプ１４および予備半田２４を高集積化する場合、隣接する予備半田２４間隔が小さくなる。このため、隣接する予備半田２４間が接触し短絡しないように、予備半田２４の量を少なくすることとなる。例えば、予備半田２４の高さを低くすることとなる。
【００１３】
図１（ｃ）のように、半田バンプ１４と予備半田２４とを接触させた状態において、素子１０と基板２０とを、例えば２５０℃に加熱処理する。これにより、半田バンプ１４と予備半田２４とが溶融する。図１（ｄ）のように、加熱処理が終了し、素子１０と基板２０とを室温（例えば２５℃）に冷却する。このとき、例えば、基板２０が熱応力により反る場合がある。図１（ｄ）では、基板２０が上に凸に反っている。予備半田２４の量が少ない場合、予備半田２４により、この反りを緩和することができない。このため、図１（ｄ）の領域５２のように、素子１０の周辺部の半田バンプ１４と予備半田２４とが剥離されてしまう。または、半田バンプ１４と予備半田２４と間にクラック５０が生じてしまう。なお、図１（ｄ）においては、基板２０が凸状に反る場合を例に説明したが、基板２０が凹状に反る場合もある。また、素子１０が凸状または凹状に反る場合もある。さらに、素子１０と基板２０との熱膨張係数の差に起因し、半田バンプ１４と予備半田２４との間にせん断応力が生じる場合もある。いずれの場合も、半田バンプ１４と予備半田２４との剥離が生じる可能性がある。また、半田バンプ１４と予備半田２４との間にクラック５０が生じる可能性がある。
【００１４】
さらに、例えば、特許文献１および２の例では、素子または基板と接合する半田により熱応力を緩和させることになる。このため、隣接するバンプ同士の接触等が生じる可能性があり、バンプの高集積化が難しくなる。以下に、上記比較例および例えば特許文献１および２の例の課題を解決する実施例について説明する。
【実施例１】
【００１５】
図２（ａ）から図２（ｄ）は、実施例１に係る半導体装置の製造方法を示す断面図である。図２（ａ）のように、素子１０の電極パッド１２下に第４導電体３８を形成する。第４導電体３８は、半球状であり、例えばＳｎ−Ｚｎ等のＳｎおよびＺｎを含むロウ材により形成される。基板２０の配線電極２２上に第１導電体３２を形成する。第１導電体３２は、例えばＣｕ（銅）等の金属であり、底面より上面が左右の幅が狭い台形状の形状である。
【００１６】
図２（ｂ）のように、第１導電体３２上に第２導電体３４および第３導電体３６を積層する。第２導電体３４は、例えばＳｎ−ＢｉまたはＩｎ等のＳｎおよびＢｉを含む、またはＩｎを含むロウ材により形成される。第２導電体３４上に第３導電体３６を形成する。例えば、第１導電体３２は、基板２０側の左右の幅が第２導電体３４側の左右の幅より大きい。言い換えれば、第１導電体３２は、基板２０側の断面積が第２導電体３４側の断面積より大きい。第３導電体３６は、例えばＳｎ−Ａｇ−Ｃｕ半田等のＳｎおよびＡｇおよびＣｕを含む導電体により形成される。第２導電体３４および第４導電体３８の左右の幅は、例えば、第１導電体３２の上面と同程度である。第１導電体３２と第３導電体３６は、第２導電体３４と第４導電体３８の融点より高い。また、第４導電体３８は第２導電体３４より融点が高い。
【００１７】
図２（ｃ）のように、フリップチップボンダを用い、素子１０と基板２０とを位置合わせする。第３導電体３６と第４導電体３８とが接触するように素子１０と基板２０とに圧力を印加する。この状態で、加熱し第３導電体３６と第４導電体３８とを接合させる。加熱温度は、第１導電体３２および第３導電体３６の融点以下であり、かつ第２導電体３４および第４導電体３８の融点以上の温度とする。これにより、第１導電体３２、第２導電体３４、第３導電体３６および第４導電体３８から、素子１０と基板２０とを電気的に接続するバンプ３０が形成される。加熱状態においては、第２導電体３４は、溶融するが第１導電体３２および第３導電体３６とは合金化せず、馴染むだけである。また、第４導電体３８は、溶融するが第３導電体３６とは合金化せず、馴染むだけである。また、第３導電体３６が溶融しないため、第２導電体３４と第４導電体３８とが合金化することを抑制できる。
【００１８】
図２（ｄ）のように、加熱処理が終了し、素子１０と基板２０とを室温（例えば２５℃）に冷却する。このとき、図２（ｄ）のように基板２０が反る。しかし、第２導電体３４が溶融した状態で冷却され、最後に第２導電体３４が凝固する。このため、第２導電体３４が緩和層として機能する。
【００１９】
図３（ａ）および図３（ｂ）は、図２（ｂ）のバンプ３０ａおよび３０ｂの拡大図である。図３（ａ）のように、素子１０の中央部のバンプ３０ａにおいては、第１導電体３２と第４導電体３８との位置は図２（ｃ）の加熱状態と大きくは変わらない。図３（ｂ）のように、素子１０の周辺部のバンプ３０ｂにおいては、基板２０が凸に反るため、第１導電体３２が外側を向き、第１導電体３２と第４導電体３８との距離が離れるようになる。しかしながら、第２導電体３４が緩和層として変形し、第１導電体３２と第４導電体３８との接合を維持する。なお、基板２０が凹状に反る場合、または素子１０が凸状または凹状に反る場合も第２導電体３４は同様に緩衝層として機能する。
【００２０】
実施例１によれば、ロウ材等の第４導電体３８と高融点金属等の第１導電体３２とを接合しバンプ３０を形成する際に、第１導電体３２と第４導電体３８との間に、最も融点の低い第２導電体３４を設ける。これにより、第２導電体３４が熱応力の緩和層として機能する。さらに、第２導電体３４と第４導電体３８との間に、第２導電体３４と第４導電体３８とより融点の高い第３導電体３６を設ける。これにより、第２導電体３４と第４導電体３８とを溶融させた際に、第２導電体３４と第４導電体３８とが合金化することを抑制できる。
【００２１】
すなわち、実施例１においては、第１導電体３２および第３導電体３６は、第２導電体３４および第４導電体３８より融点が高い。また、第４導電体３８は第２導電体より融点が高い。これにより、最も融点の低い第２導電体３４が冷却時に最後に凝固し、熱応力の緩和層として機能する。よって、ロウ材等の第４導電体３８と高融点金属等の第１導電体３２とを接合する際に、バンプ３０の中央部において、熱処理に起因した熱応力を緩和することができる。これにより、バンプの剥離またはバンプ内のクラックを抑制し、かつバンプの高集積化が可能となる。
【００２２】
さらに、第１導電体３２は、第３導電体３６より融点が高いことが好ましい。これにより、第１導電体３２として、ＣｕやＡｕ等の比較的高融点の金属を用いることができる。
【００２３】
第１導電体３２、第２導電体３４、第３導電体３６および第４導電体３８の幅は全て同じでもよい。例えば、第１導電体３２、第２導電体３４、第３導電体３６および第４導電体３８の基板２０に平行な断面積は全て同じでもよい。また、第１導電体３２、第２導電体３４、第３導電体３６および第４導電体３８の幅は異なっていてもよい。
【００２４】
しかしながら、第２導電体３４は、融点が最も低いため、最も変形しやすい。よって、第２導電体３４の体積が大きい場合、第２導電体３４は第１導電体３２と第３導電体３６との間の圧縮応力で潰れる可能性がある。この場合、第２導電体３４がバンプ３０の側面方向に変形し、隣接するバンプ３０同士が接触しやすくなる。
【００２５】
実施例１によれば、バンプ３０のなかで、第２導電体３４の幅が最も小さい。例えば、第２導電体３４の基板２０に平行な断面積がバンプ３０の中で最も小さい。これにより、第２導電体３４に第１導電体３２と第３導電体３６との間の圧縮応力が加わった場合であっても、第２導電体３４がバンプ３０の側面方向に変形する量を小さくできる。よって、隣接するバンプ３０同士が接触し難くなる。これにより、バンプ３０の高集積化が可能となる。
【００２６】
第２導電体３４の幅を小さくするために、第２導電体３４側の第１導電体３２の幅は、基板２０側より小さいことが好ましい。例えば、第２導電体３４側の第１導電体３２の断面積は、基板側より小さいことが好ましい。第１導電体３２は、例えば円錐台形状とすることができる。また、第１導電体３２は、平面形状が楕円形、矩形または多角形であり、側面形状が台形することもできる。さらに、第２導電体３４の幅は第１導電体３２の第２導電体３４側の幅と同じであることが好ましい。
【００２７】
さらに、第３導電体３６側の第４導電体３８の幅は、素子１０側より小さいことが好ましい。素子１０に第４導電体３８を形成する場合、第４導電体３８の高さを確保しようとすると、素子１０側の第４導電体３８の幅は大きくなってしまう。同様に、基板２０に第１導電体３２を形成する場合、第１導電体３２の高さを確保しようとすると、基板２０側の第４導電体３８または第１導電体３２の幅は大きくなってしまう。一方、上述のように、第２導電体３４の幅は、隣接するバンプとの接触を抑制する観点から小さい方がよい。よって、第２導電体３４側の第１導電体３２の幅を基板２０側より小さくし、第３導電体３６側の第４導電体３８の幅を素子１０側より小さくする。そして、第２導電体３４の幅を、基板２０側の第１導電体３２の幅と素子１０側の第４導電体３８の幅とより小さくする。これにより、バンプ３０の高さは確保しかつ隣接するバンプとの接触を抑制することができる。よって、バンプ３０を高集積化できる。
【００２８】
第１導電体３２、第２導電体３４、第３導電体３６および第４導電体３８を形成する金属は、例示したものに限られないが、加熱処理により、互いに合金化しないことが好ましい。また、バンプ３０の低抵抗化のため、第１導電体３２は、ＣｕまたはＡｕのように、低抵抗金属であることが好ましい。
【実施例２】
【００２９】
図４（ａ）から図７（ｂ）は、実施例２に係る半導体装置の製造方法を示す断面図である。図４（ａ）のように、基板２０は多層回路基板であり、複数の絶縁層２１ａ〜２１ｅが積層されている。基板２０の大きさは、例えば５０ｍｍ×５０ｍｍであり、基板２０の厚さは例えば１ｍｍである。絶縁層２１ａ〜２１ｅは、例えばガラスエポキシ樹脂等の絶縁体により形成されている。各絶縁層２１ａ〜２１ｅ間には、Ｃｕ等の金属膜により形成された配線２５が形成されている。各絶縁層２１ａ〜２１ｅを上下に貫通し、配線２５間を電気的に接続するビア配線２６が形成されている。絶縁層２１ａの下面および絶縁層２１ｅの上面には、Ｃｕ等の金属等から形成された配線電極２２が形成されている。配線電極２２上に開口を備えるソルダーレジスト２８が形成されている。ソルダーレジスト２８は、例えばエポキシ樹脂等の絶縁膜により形成されている。ソルダーレジスト２８の厚さは、例えば２０μｍである。ソルダーレジスト２８から露出した配線電極２２は、直径が１００μｍであり、１５０μｍピッチでグリッド状に配置されている。
【００３０】
基板２０上に、ドライフィルムレジスト６０を貼り付け、９０℃の温度において３０分間オーブンを用い乾燥させる。その後、ドライフィルムレジスト６０に対しマスクを配置して、４００ｍＪ／ｃｍ２の露光量で露光する。１ｗｔ％炭酸ナトリウム水溶液を用い現像を行なう。これにより、ソルダーレジスト２８の開口上にソルダーレジスト２８の開口とほぼ同じ大きさの開口６２が形成される。
【００３１】
図４（ｂ）のように、開口６２内にＣｕを電解めっきする。電解めっきの条件は以下である。
電解めっきの条件
めっき液組成
硫酸銅（５水塩） ２２５ｇ／Ｌ
硫酸（９８ｗｔ％） ５５ｇ／Ｌ
塩素イオン ６０ｍｇ／Ｌ
アミン類とグリシジルエーテル反応縮合物 ２５０ｍｇ／Ｌ
ビススルホ有機化合物(SO3H-C3H6-S-S-C3H6-SO3H) ６ｍｇ／Ｌ
めっき条件
アノード金属 Ｃｕ
電流密度 ２Ａ／ｄｍ２
めっき時間 ８０分
これにより、例えば直径が約１００μｍの円柱形状のＣｕポスト３１が形成される。
【００３２】
図４（ｃ）のように、ドライフィルムレジスト６０をアセトンで剥離し、水洗する。その後、乾燥する。図４（ｄ）のように、スピンコータを用い液体レジストを塗布する。９０℃の温度において３０分間オーブンを用い乾燥させる。これにより、基板２０およびＣｕポスト３１上に厚さが約１５μｍのレジスト６４が形成される。マスクを配置して、レジスト６４に対し３５０ｍＪ／ｃｍ２の露光量で露光する。その後、現像する。これにより、Ｃｕポスト３１の周辺のレジスト６４に、リング状の開口６６を形成する。開口６６の内径および外径は、それぞれ６５μｍおよび９５μｍである。なお、開口６６の外径は、エッチングにおけるオーバエッチングのプロセスマージンを見込んで、Ｃｕポスト３１の直径より小さくしてもよい。
【００３３】
図５（ａ）のように、ペニオキソII硫酸アンモニウムと純水を１：２０の比率で混合したエッチング液に基板２０を約４５分間浸漬させる。開口６６から進入するエッチング液によりＣｕポスト３１の一部がエッチングされる。これにより、Ｃｕポスト３１の形状は、円柱形状から円錐台形状（上面の径が底面より小さい形状）となる。エッチング液から基板２０を取り出す。
【００３４】
図５（ｂ）のように、レジストを剥離し、水洗を行なう。その後、乾燥する。以上により、Ｃｕポスト３１から円錐台形状の第１導電体３２が形成される。第１導電体３２の上面および底面の直径は、例えばそれぞれ６０μｍおよび９０μｍである。
【００３５】
図５（ｃ）のように、基板２０および第１導電体３２上に、厚さが約３５μｍのドライフィルムレジスト６８を貼り付ける。９０℃の温度において３０分間オーブンを用い乾燥させる。その後、ドライフィルムレジスト６０に対しマスクを配置して、４００ｍＪ／ｃｍ２の露光量で露光する。１ｗｔ％炭酸ナトリウム水溶液を用い現像を行なう。これにより、第１導電体３２上に第１導電体３２の上面とほぼ同じ大きさの開口７０が形成される。
【００３６】
図５（ｄ）のように、開口７０内の第１導電体３２の上面に、厚さが約１５μｍのＳｎ−Ｂｉを以下の電解めっき条件を用い電解めっきする。
電解めっきの条件
めっき液組成
硫酸錫 １０ｇ／Ｌ
硫酸ビスマス ７．５ｇ／Ｌ
グルコヘプトン酸 １２０ｇ／Ｌ
メタンスルホン酸アンモニウム ８０ｇ／Ｌ
ペプトン １ｇ／Ｌ
めっき条件
アノード金属 Ｐｔ
電流密度 ５Ａ／ｄｍ２
めっき時間 ２０分
これにより、第１導電体３２上に厚さが約１５μｍ、直径が約６０μｍの第２導電体３４が形成される。
【００３７】
図６（ａ）のように、開口７０内の第２導電体３４の上面に、厚さが約２０μｍのＳｎ−Ａｇ−Ｃｕを以下の電解めっき条件を用い電解めっきする。
電解めっきの条件
めっき液組成
メタンスルホン酸第一錫 ０．３４ｍｏｌ／Ｌ
水酸化銅 ０．００５ｍｏｌ／Ｌ
酸化銀 ０．０２４ｍｏｌ／Ｌ
メタンスルホン酸 ２．６４ｍｏｌ／Ｌ
アセチルシステイン ０．１５ｍｏｌ／Ｌ
２，２−ジチオジアニリン ０．０２５ｍｏｌ／Ｌ
α−ナフトールポリエトキシレート ３ｇ／Ｌ
めっき条件
アノード金属 Ｓｎ
電流密度 ６Ａ／ｄｍ２
めっき時間 １５分
これにより、第２導電体３４上に厚さが約２０μｍ、直径が約６０μｍの第３導電体３６が形成される。
【００３８】
図６（ｂ）のように、ドライフィルムレジスト６０をアセトンで剥離し、水洗する。その後、乾燥する。以上により、配線電極２２上に、円錐台形状の第１導電体３２、第１導電体３２上に第１導電体３２の上面とほぼ同じ幅の第２導電体３４、第２導電体３４上に第３導電体３６が形成される。
【００３９】
図７（ａ）のように、素子１０の下面には、電極パッド１２が形成されている。素子１０の下面には、電極パッド１２に開口を備える保護膜１６が形成されている。電極パッド１２下には第４導電体３８が形成されている。第４導電体３８は例えばＳｎ−Ｚｎから形成されている。第４導電体３８の直径は、１００μｍであり、ピッチは１５０μｍである。素子１０と基板２０とをフリップチップボンダにセットする。素子１０と基板２０とを、第３導電体３６と第４導電体３８とが対向するように位置合わせする。第３導電体３６と第４導電体３８とを仮接合する。
【００４０】
図７（ｂ）のように、窒素雰囲気のリフロー炉においてＳｎ−Ｚｎの融点である１９９℃とＳｎ−Ａｇ−Ｃｕの融点である２１９℃との間の温度において加熱処理を行なう。これにより、第３導電体３６と第４導電体３８とが接合する。第１導電体３２、第２導電体３４、第３導電体３６および第４導電体３８が順に積層されたバンプ３０が形成される。実施例２では、第２導電体３４として、Ｓｎ：５５ｗｔ％−Ｂｉ：４５ｗｔ％を用いている。第２導電体３４の融点は１４５℃である。第３導電体３６として、Ｓｎ：９６．３ｗｔ％−Ａｇ：３ｗｔ％−Ｃｕ：０．７ｗｔ％を用いている。第３導電体３６の融点は、２１９℃である。第４導電体３８として、Ｓｎ：９１ｗｔ％−Ｚｎ：９ｗｔ％を用いている。第４導電体３８の融点は１９９℃である。
【００４１】
図８は、バンプ３０の断面図である。第１導電体３２の底面の直径Ｗ１は９０μｍ、第１導電体３２の上面の直径Ｗ１は６０μｍ、第１導電体３２の高さＨ１は５０μｍである。第２導電体３４の高さＨ２は１５μｍ、第２導電体３４の直径は６０μｍである。第３導電体３６の高さＨ３は２０μｍ、第３導電体３６の直径は６０μｍである。第４導電体３８の直径Ｗ３は１００μｍである。
【００４２】
図９（ａ）から図９（ｃ）は、加熱処理を説明する断面図である。図９（ａ）のように、加熱処理初期において、温度が徐々に高くなる。基板２０の軟化により、基板２０の反りが徐々に発生する。温度が第２導電体３４の融点付近となると、第２導電体３４が溶融を開始する。
【００４３】
図９（ｂ）のように、温度が加熱処理の最高温度で保持されている際、加熱による基板２０の反りが最大となる。温度が第４導電体３８の融点を越えるため第４導電体３８が溶融する。第１導電体３２と第３導電体３６は、溶融せず固体の状態である。第２導電体３４は、第１導電体３２が固体のため基板２０側に流れ出さない。また、第２導電体３４は、第３導電体３６が固体のため第４導電体３８と混合しない。このように、第２導電体３４は、第１導電体３２と第３導電体３６との間にとどまり、加熱処理が進む。第２導電体３４は、第１導電体３２および第３導電体３６となじむ。第４導電体３８は第３導電体３６となじむ。
【００４４】
図９（ｃ）のように、室温への冷却段階において、基板２０の反りが元に戻る。基板２０の線熱膨張係数は約１５ｐｐｍ／℃、素子の線熱膨張係数は約３ｐｐｍ／℃のため、基板２０は素子１０より縮む。まず、第４導電体３８の融点付近にて第４導電体３８が凝固し、第３導電体３６との間に強固な接合を形成する。このとき、第２導電体３４は、まだ溶融しており、流動性の高い状態である。その後、第２導電体３４の融点付近において、第２導電体３４が凝固し、第２導電体３４と第１導電体３２および第３導電体３６と強固な接合を形成する。このように、第２導電体３４が、低い温度で凝固するため、基板２０の反りがなく、かつ基板２０と素子１０との熱膨張係数の差に起因した熱応力の小さ状態で第２導電体３４が凝固する。よって、第２導電体３４により、熱応力を緩和することができる。このように、冷却過程において、バンプ３０全体が同じ速度で固化せず、時間差をおいて固化する。このため、バンプ３０は、冷却過程における基板２０の反りに追従可能（すなわち、応力緩和作用が働き）となり、バンプ３０内の剥離または／およびクラックの発生を抑制する。また、バンプ３０は、熱膨張係数の差に起因した基板２０と素子１０との収縮差に追従可能となり、バンプ３０内の剥離または／およびクラックの発生を抑制する。
【００４５】
なお、実施例１の図２（ｄ）から図３（ｂ）においては、基板２０の反りを第２導電体３４が緩和する例を説明した。図９（ａ）から図９（ｃ）のように、素子１０と基板２０との熱膨張係数の差に起因する熱応力を第２導電体３４を用い緩和させることもできる。
【００４６】
実施例２を用いて作成した半導体装置について、バンプ３０の断面ＳＥＭ（Scanning electron microscope）観察を行なったところ、隣接するバンプ３０同士の接触はなく、かつバンプ３０内のクラックおよび剥離は観察されなかった。さらに、−２５℃〜１２５℃の温度サイクル試験を行った。１０００サイクル経過しても、バンプ３０の電気抵抗値は、初期値と変化なかった。このように、実施例２によれば、バンプ３０の中央部に熱応力の緩和層として第２導電体３４を設けることにより、バンプ３０の高集積化が可能となり、かつバンプの剥離およびクラックを抑制できた。
【００４７】
なお、実施例２において、第２導電体３４を形成するＳｎ−Ｂｉ、第３導電体３６を形成するＳｎ−Ａｇ−Ｃｕおよび第４導電体３８を形成するＳｎ−Ｚｎの組成比は、目的の融点とするため任意に設定することができる。例えば、第２導電体３４として、Ｂｉの組成量を４０ｗｔ％から５７ｗｔ％の範囲とすることにより、第２導電体３４の融点を１７５℃から１３９℃の範囲とすることができる。
【００４８】
実施例２の図５（ｄ）において、第２導電体３４を、Ｉｎを用い形成することもできる。Ｉｎは無電解めっきまたは電解めっきを用い形成することができる。無電解めっき条件および電解めっき条件は以下である。
無電解めっきの条件
めっき液組成
クエン酸三ナトリウム ０．１７ｍｏｌ／Ｌ
ニトリロ三酢酸三ナトリウム ０．２ｍｏｌ／Ｌ
硫酸インジウム ０．０８ｍｏｌ／Ｌ
硫酸チタン（III） ０．０２ｍｏｌ／Ｌ
めっき条件
浴温 ５０℃
めっき時間 ８分
電解めっきの条件
めっき液組成
硫酸インジウム ６０ｇ／Ｌ
メタンスルホン酸 ３０ｇ／Ｌ
イミダゾール−エピクロロヒドリンコポリマー １００ｇ／Ｌ
めっき条件
アノード金属 Ｐｔ
電流密度 １０／ｄｍ２
めっき時間 ７分
【００４９】
Ｉｎの融点は、１５５℃であり、Ｓｎ−Ｂｉと同様に緩和層として用いることができる。
【実施例３】
【００５０】
実施例３は、素子が半導体素子であり、基板が積層基板の例である。図１０は、実施例３に係る半導体装置１０２の断面図である。図１１は、図１０の領域Ｂの拡大図である。図１０および図１１のように、素子基板１１上（図１０においては下）には、多層配線層８０が形成されている。多層配線層８０は、絶縁膜７２と、絶縁膜７２内に形成された配線７４と、絶縁膜７２を上下に貫通する貫通電極７６により形成されている。絶縁膜７２は例えば酸化シリコンにより形成されている。配線７４および貫通電極７６は例えばＣｕ等の金属により形成されている。多層配線層８０下には電極パッド１２が形成されている。電極パッド１２下にはバンプ３０が形成されている、電極パッド１２を覆うように保護膜１６が形成されている。保護膜１６は、例えばポリイミド膜等の絶縁膜である。
【００５１】
絶縁基板２１として、ガラスエポキシ樹脂等の絶縁層２１ａ〜２１ｄが積層されている。絶縁層２１ａ〜２１ｄ間には、配線２５が形成されている。また、絶縁層２１ａ〜２１ｄを上下に貫通するビア配線２６が形成されている。絶縁基板２１の上面には、配線電極２２が形成されている。配線電極２２上にはバンプ３０が形成されている。配線電極２２間には、ソルダーレジスト２８が形成されている。ソルダーレジスト２８は、例えばエポキシ樹脂等の絶縁膜である。ソルダーレジスト２８は配線電極２２間のショートを抑制する。絶縁基板２１の下面には、パッド２３が形成されている。パッド２３下には半田ボール４１が形成されている。配線２５、ビア配線２６、配線電極２２は、例えばＣｕ等の金属膜により形成されている。
【００５２】
バンプ３０は、実施例１および実施例２と同様に、第１導電体３２、第２導電体３４、第３導電体３６および第４導電体３８により形成されている。素子１０と基板２０との間に、アンダーフィル材４０が設けられている。アンダーフィル材４０は、素子１０と基板２０との間に異物等が混入することを抑制する。素子１０は封止樹脂４２により封止される。封止樹脂４２は、例えばエポキシ樹脂等の樹脂である。以上のように、半導体素子を回路基板にフリップチップ搭載した半導体装置１０２において、実施例１および実施例２と同様のバンプ３０を用いることができる。
【００５３】
実施例１から３においては、基板２０に第１導電体３２が接合し、素子１０に第４導電体３８が接合する例を説明したが、基板２０に第４導電体３８が接合し、素子１０に第１導電体３２が接合してもよい。
【実施例４】
【００５４】
実施例４は、実施例４に係る半導体装置が搭載された電子装置の例である。図１２は、実施例４に係る電子装置の断面図である。電子装置１０３のマザーボード８８に、実施例３に係る半導体装置１０２が搭載されている。半導体装置１０２は、実施例３の図１０の半導体装置であり説明を省略する。実施例４のように、実施例１から実施例３に係る半導体装置を電子装置に搭載することができる。
【００５５】
実施例１〜４を含む実施形態に関し、さらに以下の付記を開示する。
付記１：
素子と、基板と、第１導電体と、前記第１導電体上に形成された第２導電体と、前記第２導電体上に形成された第３導電体と、前記第３導電体上に形成された第４導電体と、を有し、前記第１導電体と前記第４導電体のいずれか一方が前記素子に接合され、前記第１導電体と前記第４導電体の他方が前記基板に接合され、前記素子と前記基板とを電気的に接続するバンプと、を具備し、前記第１導電体および前記第３導電体は、前記第２導電体および前記第４導電体より融点が高く、前記第４導電体は前記第２導電体より融点が高いことを特徴とする半導体装置。
付記２：
前記第１導電体は、前記第３導電体より融点が高いことを特徴とする付記１記載の半導体装置。
付記３：
前記バンプのなかで、前記第２導電体の幅が最も小さいことを特徴とする付記１または２記載の半導体装置。
付記４：
前記第２導電体は、ＳｎおよびＢｉを含む、またはＩｎを含み、前記第３導電体は、ＳｎおよびＡｇおよびＣｕを含み、前記第４導電体は、ＳｎおよびＺｎを含むことを特徴とする付記１から３のいずれか一項記載の半導体装置。
付記５：
前記第２導電体側の前記第１導電体の幅は、前記素子または前記基板側より小さいことを特徴とする付記１から４記載の半導体装置。
付記６：
前記第３導電体側の前記第４導電体の幅は、前記素子または前記基板側より小さいことを特徴とする付記１から５記載の半導体装置。
付記７：
前記第２導電体の幅は前記第１導電体の前記第２導電体側の幅と同じであることを特徴とする付記５記載の半導体装置。
付記８：
素子および基板のいずれか一方の上に、第１導電体を形成する工程と、
前記第１導電体上に第２導電体を形成する工程と、
前記第２導電体上に第３導電体を形成する工程と、
前記素子および前記基板の他方の上に前記第２導電体より融点が高い第４導電体を形成する工程と、
前記第１導電体と前記第２導電体と前記第３導電体と前記第４導電体とを、前記第１導電体および前記第３導電体の融点以下であり、かつ前記第２導電体および前記第４導電体の融点以上の温度に加熱する工程と、を含むことを特徴とする半導体装置の製造方法。
付記９：
付記１から６のいずれか一項記載の半導体装置を搭載したことを特徴とする電子装置。
【符号の説明】
【００５６】
１０ 素子
２０ 基板
３０ バンプ
３２ 第１導電体
３４ 第２導電体
３６ 第３導電体
３８ 第４導電体
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法並びに電子装置に関し、例えば素子と基板とをバンプを用い接合する半導体装置およびその製造方法並びに電子装置に関する。
【背景技術】
【０００２】
半導体素子等の素子と回路基板等の基板との接合には、半田バンプが用いられている。高集積化のため、底面が上面より小さなメサ状のポスト電極とポスト電極上に球状半田を設け、ポスト電極と球状半田とでバンプを形成することが知られている（例えば特許文献１）。また、基板上に高融点金属層、第１半田、高融点金属層および第１半田より融点の低い第２半田を順に積層しバンプとして用いることが知られている（例えば特許文献２）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−３７９３号公報
【特許文献２】特開２０１０−２７８４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
例えば、半田バンプは、素子と基板との接合の際の熱処理に起因した熱応力を緩和する。しかしながら、バンプを高集積化する場合、隣接するバンプが接触しないように半田量を減少させると、半田バンプだけでは素子または／および基板の熱応力を緩和することができない。これにより、バンプの剥離またはバンプ内のクラックが生じる。また、例えば、特許文献１のように、ポスト電極と球状半田とでバンプを形成した場合、素子と接合する球状バンプが熱応力を緩和することとなる。例えば、特許文献２では、素子と接合する第２半田が熱応力を緩和することになる。このように、素子または基板と接合する半田により熱応力を緩和させる場合、素子または基板と接合する半田が変形することになる。よって、隣接するバンプ同士の接触等が生じる可能性があり、バンプの高集積化が難しくなる。
【０００５】
本半導体装置およびその製造方法並びに電子装置は、素子と基板との接合の際の熱処理に起因した熱応力の緩和をバンプの中央部で行なうことを目的とする。
【課題を解決するための手段】
【０００６】
例えば、素子と、基板と、第１導電体と、前記第１導電体上に形成された第２導電体と、前記第２導電体上に形成された第３導電体と、前記第３導電体上に形成された第４導電体と、を有し、前記第１導電体と前記第４導電体のいずれか一方が前記素子に接合され、前記第１導電体と前記第４導電体の他方が前記基板に接合され、前記素子と前記基板とを電気的に接続するバンプと、を具備し、前記第１導電体および前記第３導電体は、前記第２導電体および前記第４導電体より融点が高く、前記第４導電体は前記第２導電体より融点が高いことを特徴とする半導体装置を用いる。
【０００７】
例えば、素子および基板のいずれか一方の上に、第１導電体を形成する工程と、前記第１導電体上に第２導電体を形成する工程と、前記第２導電体上に第３導電体を形成する工程と、前記素子および前記基板の他方の上に前記第２導電体より融点が高い第４導電体を形成する工程と、前記第１導電体と前記第２導電体と前記第３導電体と前記第４導電体とを、前記第１導電体および前記第３導電体の融点以下であり、かつ前記第２導電体および前記第４導電体の融点以上の温度に加熱する工程と、を含むことを特徴とする半導体装置の製造方法を用いる。
【０００８】
例えば、上記半導体装置を搭載したことを特徴とする電子装置を用いる。
【発明の効果】
【０００９】
本半導体装置およびその製造方法並びに電子装置によれば、素子と基板との接合の際の熱処理に起因した熱応力の緩和をバンプの中央部で行なうことができる。
【図面の簡単な説明】
【００１０】
【図１】図１（ａ）から図１（ｄ）は、比較例に係る半導体装置の製造方法を示す断面図である。
【図２】図２（ａ）から図２（ｄ）は、実施例１に係る半導体装置の製造方法を示す断面図である。
【図３】図３（ａ）および図３（ｂ）は、図２（ｂ）のバンプ３０ａおよび３０ｂの拡大図である。
【図４】図４（ａ）から図４（ｄ）は、実施例２に係る半導体装置の製造方法を示す断面図（その１）である。
【図５】図５（ａ）から図５（ｄ）は、実施例２に係る半導体装置の製造方法を示す断面図（その２）である。
【図６】図６（ａ）および図６（ｂ）は、実施例２に係る半導体装置の製造方法を示す断面図（その３）である。
【図７】図７（ａ）および図７（ｂ）は、実施例２に係る半導体装置の製造方法を示す断面図（その４）である。
【図８】図８は、バンプの断面図である。
【図９】図９（ａ）から図９（ｃ）は、加熱処理を説明する断面図である。
【図１０】図１０は、実施例３に係る半導体装置の断面図である。
【図１１】図１１は、図１０の領域Ｂの拡大図である。
【図１２】図１２は、実施例４に係る電子装置の断面図である。
【発明を実施するための形態】
【００１１】
実施例を説明する前に、比較例について説明する。まず、半田バンプを用いた素子と基板との接合について説明する。図１（ａ）から図１（ｄ）は、比較例に係る半導体装置の製造方法を示す断面図である。図１（ａ）のように、シリコン素子等の素子１０は、素子基板１１と素子基板１１の下面に形成された電極パッド１２とを含む。素子基板１１は、例えば基板２０側に電子回路が形成されたシリコン基板である。回路配線基板等の基板２０は、絶縁基板２１と絶縁基板２１の上面に形成された配線電極２２とを含む。絶縁基板２１は、例えばガラスエポキシ樹脂を用いた回路基板である。電極パッド１２の下面には半田バンプ１４が形成されている。配線電極２２の上面には予備半田２４が設けられている。半田バンプ１４および予備半田２４は、例えば、Ｓｎ−３．０Ａｇ−０．５Ｃｕ等の鉛フリー半田である。
【００１２】
図１（ｂ）のように、予備半田２４を溶融させる。予備半田２４は、素子１０と基板２０との接合の際の熱応力に起因し、例えば基板２０が反った場合であっても、半田バンプ１４の接合が維持できるように設けられている。しかしながら、半田バンプ１４および予備半田２４を高集積化する場合、隣接する予備半田２４間隔が小さくなる。このため、隣接する予備半田２４間が接触し短絡しないように、予備半田２４の量を少なくすることとなる。例えば、予備半田２４の高さを低くすることとなる。
【００１３】
図１（ｃ）のように、半田バンプ１４と予備半田２４とを接触させた状態において、素子１０と基板２０とを、例えば２５０℃に加熱処理する。これにより、半田バンプ１４と予備半田２４とが溶融する。図１（ｄ）のように、加熱処理が終了し、素子１０と基板２０とを室温（例えば２５℃）に冷却する。このとき、例えば、基板２０が熱応力により反る場合がある。図１（ｄ）では、基板２０が上に凸に反っている。予備半田２４の量が少ない場合、予備半田２４により、この反りを緩和することができない。このため、図１（ｄ）の領域５２のように、素子１０の周辺部の半田バンプ１４と予備半田２４とが剥離されてしまう。または、半田バンプ１４と予備半田２４と間にクラック５０が生じてしまう。なお、図１（ｄ）においては、基板２０が凸状に反る場合を例に説明したが、基板２０が凹状に反る場合もある。また、素子１０が凸状または凹状に反る場合もある。さらに、素子１０と基板２０との熱膨張係数の差に起因し、半田バンプ１４と予備半田２４との間にせん断応力が生じる場合もある。いずれの場合も、半田バンプ１４と予備半田２４との剥離が生じる可能性がある。また、半田バンプ１４と予備半田２４との間にクラック５０が生じる可能性がある。
【００１４】
さらに、例えば、特許文献１および２の例では、素子または基板と接合する半田により熱応力を緩和させることになる。このため、隣接するバンプ同士の接触等が生じる可能性があり、バンプの高集積化が難しくなる。以下に、上記比較例および例えば特許文献１および２の例の課題を解決する実施例について説明する。
【実施例１】
【００１５】
図２（ａ）から図２（ｄ）は、実施例１に係る半導体装置の製造方法を示す断面図である。図２（ａ）のように、素子１０の電極パッド１２下に第４導電体３８を形成する。第４導電体３８は、半球状であり、例えばＳｎ−Ｚｎ等のＳｎおよびＺｎを含むロウ材により形成される。基板２０の配線電極２２上に第１導電体３２を形成する。第１導電体３２は、例えばＣｕ（銅）等の金属であり、底面より上面が左右の幅が狭い台形状の形状である。
【００１６】
図２（ｂ）のように、第１導電体３２上に第２導電体３４および第３導電体３６を積層する。第２導電体３４は、例えばＳｎ−ＢｉまたはＩｎ等のＳｎおよびＢｉを含む、またはＩｎを含むロウ材により形成される。第２導電体３４上に第３導電体３６を形成する。例えば、第１導電体３２は、基板２０側の左右の幅が第２導電体３４側の左右の幅より大きい。言い換えれば、第１導電体３２は、基板２０側の断面積が第２導電体３４側の断面積より大きい。第３導電体３６は、例えばＳｎ−Ａｇ−Ｃｕ半田等のＳｎおよびＡｇおよびＣｕを含む導電体により形成される。第２導電体３４および第４導電体３８の左右の幅は、例えば、第１導電体３２の上面と同程度である。第１導電体３２と第３導電体３６は、第２導電体３４と第４導電体３８の融点より高い。また、第４導電体３８は第２導電体３４より融点が高い。
【００１７】
図２（ｃ）のように、フリップチップボンダを用い、素子１０と基板２０とを位置合わせする。第３導電体３６と第４導電体３８とが接触するように素子１０と基板２０とに圧力を印加する。この状態で、加熱し第３導電体３６と第４導電体３８とを接合させる。加熱温度は、第１導電体３２および第３導電体３６の融点以下であり、かつ第２導電体３４および第４導電体３８の融点以上の温度とする。これにより、第１導電体３２、第２導電体３４、第３導電体３６および第４導電体３８から、素子１０と基板２０とを電気的に接続するバンプ３０が形成される。加熱状態においては、第２導電体３４は、溶融するが第１導電体３２および第３導電体３６とは合金化せず、馴染むだけである。また、第４導電体３８は、溶融するが第３導電体３６とは合金化せず、馴染むだけである。また、第３導電体３６が溶融しないため、第２導電体３４と第４導電体３８とが合金化することを抑制できる。
【００１８】
図２（ｄ）のように、加熱処理が終了し、素子１０と基板２０とを室温（例えば２５℃）に冷却する。このとき、図２（ｄ）のように基板２０が反る。しかし、第２導電体３４が溶融した状態で冷却され、最後に第２導電体３４が凝固する。このため、第２導電体３４が緩和層として機能する。
【００１９】
図３（ａ）および図３（ｂ）は、図２（ｂ）のバンプ３０ａおよび３０ｂの拡大図である。図３（ａ）のように、素子１０の中央部のバンプ３０ａにおいては、第１導電体３２と第４導電体３８との位置は図２（ｃ）の加熱状態と大きくは変わらない。図３（ｂ）のように、素子１０の周辺部のバンプ３０ｂにおいては、基板２０が凸に反るため、第１導電体３２が外側を向き、第１導電体３２と第４導電体３８との距離が離れるようになる。しかしながら、第２導電体３４が緩和層として変形し、第１導電体３２と第４導電体３８との接合を維持する。なお、基板２０が凹状に反る場合、または素子１０が凸状または凹状に反る場合も第２導電体３４は同様に緩衝層として機能する。
【００２０】
実施例１によれば、ロウ材等の第４導電体３８と高融点金属等の第１導電体３２とを接合しバンプ３０を形成する際に、第１導電体３２と第４導電体３８との間に、最も融点の低い第２導電体３４を設ける。これにより、第２導電体３４が熱応力の緩和層として機能する。さらに、第２導電体３４と第４導電体３８との間に、第２導電体３４と第４導電体３８とより融点の高い第３導電体３６を設ける。これにより、第２導電体３４と第４導電体３８とを溶融させた際に、第２導電体３４と第４導電体３８とが合金化することを抑制できる。
【００２１】
すなわち、実施例１においては、第１導電体３２および第３導電体３６は、第２導電体３４および第４導電体３８より融点が高い。また、第４導電体３８は第２導電体より融点が高い。これにより、最も融点の低い第２導電体３４が冷却時に最後に凝固し、熱応力の緩和層として機能する。よって、ロウ材等の第４導電体３８と高融点金属等の第１導電体３２とを接合する際に、バンプ３０の中央部において、熱処理に起因した熱応力を緩和することができる。これにより、バンプの剥離またはバンプ内のクラックを抑制し、かつバンプの高集積化が可能となる。
【００２２】
さらに、第１導電体３２は、第３導電体３６より融点が高いことが好ましい。これにより、第１導電体３２として、ＣｕやＡｕ等の比較的高融点の金属を用いることができる。
【００２３】
第１導電体３２、第２導電体３４、第３導電体３６および第４導電体３８の幅は全て同じでもよい。例えば、第１導電体３２、第２導電体３４、第３導電体３６および第４導電体３８の基板２０に平行な断面積は全て同じでもよい。また、第１導電体３２、第２導電体３４、第３導電体３６および第４導電体３８の幅は異なっていてもよい。
【００２４】
しかしながら、第２導電体３４は、融点が最も低いため、最も変形しやすい。よって、第２導電体３４の体積が大きい場合、第２導電体３４は第１導電体３２と第３導電体３６との間の圧縮応力で潰れる可能性がある。この場合、第２導電体３４がバンプ３０の側面方向に変形し、隣接するバンプ３０同士が接触しやすくなる。
【００２５】
実施例１によれば、バンプ３０のなかで、第２導電体３４の幅が最も小さい。例えば、第２導電体３４の基板２０に平行な断面積がバンプ３０の中で最も小さい。これにより、第２導電体３４に第１導電体３２と第３導電体３６との間の圧縮応力が加わった場合であっても、第２導電体３４がバンプ３０の側面方向に変形する量を小さくできる。よって、隣接するバンプ３０同士が接触し難くなる。これにより、バンプ３０の高集積化が可能となる。
【００２６】
第２導電体３４の幅を小さくするために、第２導電体３４側の第１導電体３２の幅は、基板２０側より小さいことが好ましい。例えば、第２導電体３４側の第１導電体３２の断面積は、基板側より小さいことが好ましい。第１導電体３２は、例えば円錐台形状とすることができる。また、第１導電体３２は、平面形状が楕円形、矩形または多角形であり、側面形状が台形することもできる。さらに、第２導電体３４の幅は第１導電体３２の第２導電体３４側の幅と同じであることが好ましい。
【００２７】
さらに、第３導電体３６側の第４導電体３８の幅は、素子１０側より小さいことが好ましい。素子１０に第４導電体３８を形成する場合、第４導電体３８の高さを確保しようとすると、素子１０側の第４導電体３８の幅は大きくなってしまう。同様に、基板２０に第１導電体３２を形成する場合、第１導電体３２の高さを確保しようとすると、基板２０側の第４導電体３８または第１導電体３２の幅は大きくなってしまう。一方、上述のように、第２導電体３４の幅は、隣接するバンプとの接触を抑制する観点から小さい方がよい。よって、第２導電体３４側の第１導電体３２の幅を基板２０側より小さくし、第３導電体３６側の第４導電体３８の幅を素子１０側より小さくする。そして、第２導電体３４の幅を、基板２０側の第１導電体３２の幅と素子１０側の第４導電体３８の幅とより小さくする。これにより、バンプ３０の高さは確保しかつ隣接するバンプとの接触を抑制することができる。よって、バンプ３０を高集積化できる。
【００２８】
第１導電体３２、第２導電体３４、第３導電体３６および第４導電体３８を形成する金属は、例示したものに限られないが、加熱処理により、互いに合金化しないことが好ましい。また、バンプ３０の低抵抗化のため、第１導電体３２は、ＣｕまたはＡｕのように、低抵抗金属であることが好ましい。
【実施例２】
【００２９】
図４（ａ）から図７（ｂ）は、実施例２に係る半導体装置の製造方法を示す断面図である。図４（ａ）のように、基板２０は多層回路基板であり、複数の絶縁層２１ａ〜２１ｅが積層されている。基板２０の大きさは、例えば５０ｍｍ×５０ｍｍであり、基板２０の厚さは例えば１ｍｍである。絶縁層２１ａ〜２１ｅは、例えばガラスエポキシ樹脂等の絶縁体により形成されている。各絶縁層２１ａ〜２１ｅ間には、Ｃｕ等の金属膜により形成された配線２５が形成されている。各絶縁層２１ａ〜２１ｅを上下に貫通し、配線２５間を電気的に接続するビア配線２６が形成されている。絶縁層２１ａの下面および絶縁層２１ｅの上面には、Ｃｕ等の金属等から形成された配線電極２２が形成されている。配線電極２２上に開口を備えるソルダーレジスト２８が形成されている。ソルダーレジスト２８は、例えばエポキシ樹脂等の絶縁膜により形成されている。ソルダーレジスト２８の厚さは、例えば２０μｍである。ソルダーレジスト２８から露出した配線電極２２は、直径が１００μｍであり、１５０μｍピッチでグリッド状に配置されている。
【００３０】
基板２０上に、ドライフィルムレジスト６０を貼り付け、９０℃の温度において３０分間オーブンを用い乾燥させる。その後、ドライフィルムレジスト６０に対しマスクを配置して、４００ｍＪ／ｃｍ２の露光量で露光する。１ｗｔ％炭酸ナトリウム水溶液を用い現像を行なう。これにより、ソルダーレジスト２８の開口上にソルダーレジスト２８の開口とほぼ同じ大きさの開口６２が形成される。
【００３１】
図４（ｂ）のように、開口６２内にＣｕを電解めっきする。電解めっきの条件は以下である。
電解めっきの条件
めっき液組成
硫酸銅（５水塩） ２２５ｇ／Ｌ
硫酸（９８ｗｔ％） ５５ｇ／Ｌ
塩素イオン ６０ｍｇ／Ｌ
アミン類とグリシジルエーテル反応縮合物 ２５０ｍｇ／Ｌ
ビススルホ有機化合物(SO3H-C3H6-S-S-C3H6-SO3H) ６ｍｇ／Ｌ
めっき条件
アノード金属 Ｃｕ
電流密度 ２Ａ／ｄｍ２
めっき時間 ８０分
これにより、例えば直径が約１００μｍの円柱形状のＣｕポスト３１が形成される。
【００３２】
図４（ｃ）のように、ドライフィルムレジスト６０をアセトンで剥離し、水洗する。その後、乾燥する。図４（ｄ）のように、スピンコータを用い液体レジストを塗布する。９０℃の温度において３０分間オーブンを用い乾燥させる。これにより、基板２０およびＣｕポスト３１上に厚さが約１５μｍのレジスト６４が形成される。マスクを配置して、レジスト６４に対し３５０ｍＪ／ｃｍ２の露光量で露光する。その後、現像する。これにより、Ｃｕポスト３１の周辺のレジスト６４に、リング状の開口６６を形成する。開口６６の内径および外径は、それぞれ６５μｍおよび９５μｍである。なお、開口６６の外径は、エッチングにおけるオーバエッチングのプロセスマージンを見込んで、Ｃｕポスト３１の直径より小さくしてもよい。
【００３３】
図５（ａ）のように、ペニオキソII硫酸アンモニウムと純水を１：２０の比率で混合したエッチング液に基板２０を約４５分間浸漬させる。開口６６から進入するエッチング液によりＣｕポスト３１の一部がエッチングされる。これにより、Ｃｕポスト３１の形状は、円柱形状から円錐台形状（上面の径が底面より小さい形状）となる。エッチング液から基板２０を取り出す。
【００３４】
図５（ｂ）のように、レジストを剥離し、水洗を行なう。その後、乾燥する。以上により、Ｃｕポスト３１から円錐台形状の第１導電体３２が形成される。第１導電体３２の上面および底面の直径は、例えばそれぞれ６０μｍおよび９０μｍである。
【００３５】
図５（ｃ）のように、基板２０および第１導電体３２上に、厚さが約３５μｍのドライフィルムレジスト６８を貼り付ける。９０℃の温度において３０分間オーブンを用い乾燥させる。その後、ドライフィルムレジスト６０に対しマスクを配置して、４００ｍＪ／ｃｍ２の露光量で露光する。１ｗｔ％炭酸ナトリウム水溶液を用い現像を行なう。これにより、第１導電体３２上に第１導電体３２の上面とほぼ同じ大きさの開口７０が形成される。
【００３６】
図５（ｄ）のように、開口７０内の第１導電体３２の上面に、厚さが約１５μｍのＳｎ−Ｂｉを以下の電解めっき条件を用い電解めっきする。
電解めっきの条件
めっき液組成
硫酸錫 １０ｇ／Ｌ
硫酸ビスマス ７．５ｇ／Ｌ
グルコヘプトン酸 １２０ｇ／Ｌ
メタンスルホン酸アンモニウム ８０ｇ／Ｌ
ペプトン １ｇ／Ｌ
めっき条件
アノード金属 Ｐｔ
電流密度 ５Ａ／ｄｍ２
めっき時間 ２０分
これにより、第１導電体３２上に厚さが約１５μｍ、直径が約６０μｍの第２導電体３４が形成される。
【００３７】
図６（ａ）のように、開口７０内の第２導電体３４の上面に、厚さが約２０μｍのＳｎ−Ａｇ−Ｃｕを以下の電解めっき条件を用い電解めっきする。
電解めっきの条件
めっき液組成
メタンスルホン酸第一錫 ０．３４ｍｏｌ／Ｌ
水酸化銅 ０．００５ｍｏｌ／Ｌ
酸化銀 ０．０２４ｍｏｌ／Ｌ
メタンスルホン酸 ２．６４ｍｏｌ／Ｌ
アセチルシステイン ０．１５ｍｏｌ／Ｌ
２，２−ジチオジアニリン ０．０２５ｍｏｌ／Ｌ
α−ナフトールポリエトキシレート ３ｇ／Ｌ
めっき条件
アノード金属 Ｓｎ
電流密度 ６Ａ／ｄｍ２
めっき時間 １５分
これにより、第２導電体３４上に厚さが約２０μｍ、直径が約６０μｍの第３導電体３６が形成される。
【００３８】
図６（ｂ）のように、ドライフィルムレジスト６０をアセトンで剥離し、水洗する。その後、乾燥する。以上により、配線電極２２上に、円錐台形状の第１導電体３２、第１導電体３２上に第１導電体３２の上面とほぼ同じ幅の第２導電体３４、第２導電体３４上に第３導電体３６が形成される。
【００３９】
図７（ａ）のように、素子１０の下面には、電極パッド１２が形成されている。素子１０の下面には、電極パッド１２に開口を備える保護膜１６が形成されている。電極パッド１２下には第４導電体３８が形成されている。第４導電体３８は例えばＳｎ−Ｚｎから形成されている。第４導電体３８の直径は、１００μｍであり、ピッチは１５０μｍである。素子１０と基板２０とをフリップチップボンダにセットする。素子１０と基板２０とを、第３導電体３６と第４導電体３８とが対向するように位置合わせする。第３導電体３６と第４導電体３８とを仮接合する。
【００４０】
図７（ｂ）のように、窒素雰囲気のリフロー炉においてＳｎ−Ｚｎの融点である１９９℃とＳｎ−Ａｇ−Ｃｕの融点である２１９℃との間の温度において加熱処理を行なう。これにより、第３導電体３６と第４導電体３８とが接合する。第１導電体３２、第２導電体３４、第３導電体３６および第４導電体３８が順に積層されたバンプ３０が形成される。実施例２では、第２導電体３４として、Ｓｎ：５５ｗｔ％−Ｂｉ：４５ｗｔ％を用いている。第２導電体３４の融点は１４５℃である。第３導電体３６として、Ｓｎ：９６．３ｗｔ％−Ａｇ：３ｗｔ％−Ｃｕ：０．７ｗｔ％を用いている。第３導電体３６の融点は、２１９℃である。第４導電体３８として、Ｓｎ：９１ｗｔ％−Ｚｎ：９ｗｔ％を用いている。第４導電体３８の融点は１９９℃である。
【００４１】
図８は、バンプ３０の断面図である。第１導電体３２の底面の直径Ｗ１は９０μｍ、第１導電体３２の上面の直径Ｗ１は６０μｍ、第１導電体３２の高さＨ１は５０μｍである。第２導電体３４の高さＨ２は１５μｍ、第２導電体３４の直径は６０μｍである。第３導電体３６の高さＨ３は２０μｍ、第３導電体３６の直径は６０μｍである。第４導電体３８の直径Ｗ３は１００μｍである。
【００４２】
図９（ａ）から図９（ｃ）は、加熱処理を説明する断面図である。図９（ａ）のように、加熱処理初期において、温度が徐々に高くなる。基板２０の軟化により、基板２０の反りが徐々に発生する。温度が第２導電体３４の融点付近となると、第２導電体３４が溶融を開始する。
【００４３】
図９（ｂ）のように、温度が加熱処理の最高温度で保持されている際、加熱による基板２０の反りが最大となる。温度が第４導電体３８の融点を越えるため第４導電体３８が溶融する。第１導電体３２と第３導電体３６は、溶融せず固体の状態である。第２導電体３４は、第１導電体３２が固体のため基板２０側に流れ出さない。また、第２導電体３４は、第３導電体３６が固体のため第４導電体３８と混合しない。このように、第２導電体３４は、第１導電体３２と第３導電体３６との間にとどまり、加熱処理が進む。第２導電体３４は、第１導電体３２および第３導電体３６となじむ。第４導電体３８は第３導電体３６となじむ。
【００４４】
図９（ｃ）のように、室温への冷却段階において、基板２０の反りが元に戻る。基板２０の線熱膨張係数は約１５ｐｐｍ／℃、素子の線熱膨張係数は約３ｐｐｍ／℃のため、基板２０は素子１０より縮む。まず、第４導電体３８の融点付近にて第４導電体３８が凝固し、第３導電体３６との間に強固な接合を形成する。このとき、第２導電体３４は、まだ溶融しており、流動性の高い状態である。その後、第２導電体３４の融点付近において、第２導電体３４が凝固し、第２導電体３４と第１導電体３２および第３導電体３６と強固な接合を形成する。このように、第２導電体３４が、低い温度で凝固するため、基板２０の反りがなく、かつ基板２０と素子１０との熱膨張係数の差に起因した熱応力の小さ状態で第２導電体３４が凝固する。よって、第２導電体３４により、熱応力を緩和することができる。このように、冷却過程において、バンプ３０全体が同じ速度で固化せず、時間差をおいて固化する。このため、バンプ３０は、冷却過程における基板２０の反りに追従可能（すなわち、応力緩和作用が働き）となり、バンプ３０内の剥離または／およびクラックの発生を抑制する。また、バンプ３０は、熱膨張係数の差に起因した基板２０と素子１０との収縮差に追従可能となり、バンプ３０内の剥離または／およびクラックの発生を抑制する。
【００４５】
なお、実施例１の図２（ｄ）から図３（ｂ）においては、基板２０の反りを第２導電体３４が緩和する例を説明した。図９（ａ）から図９（ｃ）のように、素子１０と基板２０との熱膨張係数の差に起因する熱応力を第２導電体３４を用い緩和させることもできる。
【００４６】
実施例２を用いて作成した半導体装置について、バンプ３０の断面ＳＥＭ（Scanning electron microscope）観察を行なったところ、隣接するバンプ３０同士の接触はなく、かつバンプ３０内のクラックおよび剥離は観察されなかった。さらに、−２５℃〜１２５℃の温度サイクル試験を行った。１０００サイクル経過しても、バンプ３０の電気抵抗値は、初期値と変化なかった。このように、実施例２によれば、バンプ３０の中央部に熱応力の緩和層として第２導電体３４を設けることにより、バンプ３０の高集積化が可能となり、かつバンプの剥離およびクラックを抑制できた。
【００４７】
なお、実施例２において、第２導電体３４を形成するＳｎ−Ｂｉ、第３導電体３６を形成するＳｎ−Ａｇ−Ｃｕおよび第４導電体３８を形成するＳｎ−Ｚｎの組成比は、目的の融点とするため任意に設定することができる。例えば、第２導電体３４として、Ｂｉの組成量を４０ｗｔ％から５７ｗｔ％の範囲とすることにより、第２導電体３４の融点を１７５℃から１３９℃の範囲とすることができる。
【００４８】
実施例２の図５（ｄ）において、第２導電体３４を、Ｉｎを用い形成することもできる。Ｉｎは無電解めっきまたは電解めっきを用い形成することができる。無電解めっき条件および電解めっき条件は以下である。
無電解めっきの条件
めっき液組成
クエン酸三ナトリウム ０．１７ｍｏｌ／Ｌ
ニトリロ三酢酸三ナトリウム ０．２ｍｏｌ／Ｌ
硫酸インジウム ０．０８ｍｏｌ／Ｌ
硫酸チタン（III） ０．０２ｍｏｌ／Ｌ
めっき条件
浴温 ５０℃
めっき時間 ８分
電解めっきの条件
めっき液組成
硫酸インジウム ６０ｇ／Ｌ
メタンスルホン酸 ３０ｇ／Ｌ
イミダゾール−エピクロロヒドリンコポリマー １００ｇ／Ｌ
めっき条件
アノード金属 Ｐｔ
電流密度 １０／ｄｍ２
めっき時間 ７分
【００４９】
Ｉｎの融点は、１５５℃であり、Ｓｎ−Ｂｉと同様に緩和層として用いることができる。
【実施例３】
【００５０】
実施例３は、素子が半導体素子であり、基板が積層基板の例である。図１０は、実施例３に係る半導体装置１０２の断面図である。図１１は、図１０の領域Ｂの拡大図である。図１０および図１１のように、素子基板１１上（図１０においては下）には、多層配線層８０が形成されている。多層配線層８０は、絶縁膜７２と、絶縁膜７２内に形成された配線７４と、絶縁膜７２を上下に貫通する貫通電極７６により形成されている。絶縁膜７２は例えば酸化シリコンにより形成されている。配線７４および貫通電極７６は例えばＣｕ等の金属により形成されている。多層配線層８０下には電極パッド１２が形成されている。電極パッド１２下にはバンプ３０が形成されている、電極パッド１２を覆うように保護膜１６が形成されている。保護膜１６は、例えばポリイミド膜等の絶縁膜である。
【００５１】
絶縁基板２１として、ガラスエポキシ樹脂等の絶縁層２１ａ〜２１ｄが積層されている。絶縁層２１ａ〜２１ｄ間には、配線２５が形成されている。また、絶縁層２１ａ〜２１ｄを上下に貫通するビア配線２６が形成されている。絶縁基板２１の上面には、配線電極２２が形成されている。配線電極２２上にはバンプ３０が形成されている。配線電極２２間には、ソルダーレジスト２８が形成されている。ソルダーレジスト２８は、例えばエポキシ樹脂等の絶縁膜である。ソルダーレジスト２８は配線電極２２間のショートを抑制する。絶縁基板２１の下面には、パッド２３が形成されている。パッド２３下には半田ボール４１が形成されている。配線２５、ビア配線２６、配線電極２２は、例えばＣｕ等の金属膜により形成されている。
【００５２】
バンプ３０は、実施例１および実施例２と同様に、第１導電体３２、第２導電体３４、第３導電体３６および第４導電体３８により形成されている。素子１０と基板２０との間に、アンダーフィル材４０が設けられている。アンダーフィル材４０は、素子１０と基板２０との間に異物等が混入することを抑制する。素子１０は封止樹脂４２により封止される。封止樹脂４２は、例えばエポキシ樹脂等の樹脂である。以上のように、半導体素子を回路基板にフリップチップ搭載した半導体装置１０２において、実施例１および実施例２と同様のバンプ３０を用いることができる。
【００５３】
実施例１から３においては、基板２０に第１導電体３２が接合し、素子１０に第４導電体３８が接合する例を説明したが、基板２０に第４導電体３８が接合し、素子１０に第１導電体３２が接合してもよい。
【実施例４】
【００５４】
実施例４は、実施例４に係る半導体装置が搭載された電子装置の例である。図１２は、実施例４に係る電子装置の断面図である。電子装置１０３のマザーボード８８に、実施例３に係る半導体装置１０２が搭載されている。半導体装置１０２は、実施例３の図１０の半導体装置であり説明を省略する。実施例４のように、実施例１から実施例３に係る半導体装置を電子装置に搭載することができる。
【００５５】
実施例１〜４を含む実施形態に関し、さらに以下の付記を開示する。
付記１：
素子と、基板と、第１導電体と、前記第１導電体上に形成された第２導電体と、前記第２導電体上に形成された第３導電体と、前記第３導電体上に形成された第４導電体と、を有し、前記第１導電体と前記第４導電体のいずれか一方が前記素子に接合され、前記第１導電体と前記第４導電体の他方が前記基板に接合され、前記素子と前記基板とを電気的に接続するバンプと、を具備し、前記第１導電体および前記第３導電体は、前記第２導電体および前記第４導電体より融点が高く、前記第４導電体は前記第２導電体より融点が高いことを特徴とする半導体装置。
付記２：
前記第１導電体は、前記第３導電体より融点が高いことを特徴とする付記１記載の半導体装置。
付記３：
前記バンプのなかで、前記第２導電体の幅が最も小さいことを特徴とする付記１または２記載の半導体装置。
付記４：
前記第２導電体は、ＳｎおよびＢｉを含む、またはＩｎを含み、前記第３導電体は、ＳｎおよびＡｇおよびＣｕを含み、前記第４導電体は、ＳｎおよびＺｎを含むことを特徴とする付記１から３のいずれか一項記載の半導体装置。
付記５：
前記第２導電体側の前記第１導電体の幅は、前記素子または前記基板側より小さいことを特徴とする付記１から４記載の半導体装置。
付記６：
前記第３導電体側の前記第４導電体の幅は、前記素子または前記基板側より小さいことを特徴とする付記１から５記載の半導体装置。
付記７：
前記第２導電体の幅は前記第１導電体の前記第２導電体側の幅と同じであることを特徴とする付記５記載の半導体装置。
付記８：
素子および基板のいずれか一方の上に、第１導電体を形成する工程と、
前記第１導電体上に第２導電体を形成する工程と、
前記第２導電体上に第３導電体を形成する工程と、
前記素子および前記基板の他方の上に前記第２導電体より融点が高い第４導電体を形成する工程と、
前記第１導電体と前記第２導電体と前記第３導電体と前記第４導電体とを、前記第１導電体および前記第３導電体の融点以下であり、かつ前記第２導電体および前記第４導電体の融点以上の温度に加熱する工程と、を含むことを特徴とする半導体装置の製造方法。
付記９：
付記１から６のいずれか一項記載の半導体装置を搭載したことを特徴とする電子装置。
【符号の説明】
【００５６】
１０ 素子
２０ 基板
３０ バンプ
３２ 第１導電体
３４ 第２導電体
３６ 第３導電体
３８ 第４導電体
【特許請求の範囲】
【請求項１】
素子と、
基板と、
第１導電体と、前記第１導電体上に形成された第２導電体と、前記第２導電体上に形成された第３導電体と、前記第３導電体上に形成された第４導電体と、を有し、前記第１導電体と前記第４導電体のいずれか一方が前記素子に接合され、前記第１導電体と前記第４導電体の他方が前記基板に接合され、前記素子と前記基板とを電気的に接続するバンプと、
を具備し、
前記第１導電体および前記第３導電体は、前記第２導電体および前記第４導電体より融点が高く、前記第４導電体は前記第２導電体より融点が高いことを特徴とする半導体装置。
【請求項２】
前記第１導電体は、前記第３導電体より融点が高いことを特徴とする請求項１記載の半導体装置。
【請求項３】
前記バンプのなかで、前記第２導電体の幅が最も小さいことを特徴とする請求項１または２記載の半導体装置。
【請求項４】
前記第２導電体は、ＳｎおよびＢｉを含む、またはＩｎを含み、
前記第３導電体は、ＳｎおよびＡｇおよびＣｕを含み、
前記第４導電体は、ＳｎおよびＺｎを含むことを特徴とする請求項１から３のいずれか一項記載の半導体装置。
【請求項５】
素子および基板のいずれか一方の上に、第１導電体を形成する工程と、
前記第１導電体上に第２導電体を形成する工程と、
前記第２導電体上に第３導電体を形成する工程と、
前記素子および前記基板の他方の上に前記第２誘電体より融点が高い第４導電体を形成する工程と、
前記第１導電体と前記第２導電体と前記第３導電体と前記第４導電体とを、前記第１導電体および前記第３導電体の融点以下であり、かつ前記第２導電体および前記第４導電体の融点以上の温度に加熱する工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項６】
請求項１から４のいずれか一項記載の半導体装置を搭載したことを特徴とする電子装置。
【請求項１】
素子と、
基板と、
第１導電体と、前記第１導電体上に形成された第２導電体と、前記第２導電体上に形成された第３導電体と、前記第３導電体上に形成された第４導電体と、を有し、前記第１導電体と前記第４導電体のいずれか一方が前記素子に接合され、前記第１導電体と前記第４導電体の他方が前記基板に接合され、前記素子と前記基板とを電気的に接続するバンプと、
を具備し、
前記第１導電体および前記第３導電体は、前記第２導電体および前記第４導電体より融点が高く、前記第４導電体は前記第２導電体より融点が高いことを特徴とする半導体装置。
【請求項２】
前記第１導電体は、前記第３導電体より融点が高いことを特徴とする請求項１記載の半導体装置。
【請求項３】
前記バンプのなかで、前記第２導電体の幅が最も小さいことを特徴とする請求項１または２記載の半導体装置。
【請求項４】
前記第２導電体は、ＳｎおよびＢｉを含む、またはＩｎを含み、
前記第３導電体は、ＳｎおよびＡｇおよびＣｕを含み、
前記第４導電体は、ＳｎおよびＺｎを含むことを特徴とする請求項１から３のいずれか一項記載の半導体装置。
【請求項５】
素子および基板のいずれか一方の上に、第１導電体を形成する工程と、
前記第１導電体上に第２導電体を形成する工程と、
前記第２導電体上に第３導電体を形成する工程と、
前記素子および前記基板の他方の上に前記第２誘電体より融点が高い第４導電体を形成する工程と、
前記第１導電体と前記第２導電体と前記第３導電体と前記第４導電体とを、前記第１導電体および前記第３導電体の融点以下であり、かつ前記第２導電体および前記第４導電体の融点以上の温度に加熱する工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項６】
請求項１から４のいずれか一項記載の半導体装置を搭載したことを特徴とする電子装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２０１３−４２０１８（Ｐ２０１３−４２０１８Ａ）
【公開日】平成２５年２月２８日（２０１３．２．２８）
【国際特許分類】
【出願番号】特願２０１１−１７８６７８（Ｐ２０１１−１７８６７８）
【出願日】平成２３年８月１８日（２０１１．８．１８）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
【公開日】平成２５年２月２８日（２０１３．２．２８）
【国際特許分類】
【出願日】平成２３年８月１８日（２０１１．８．１８）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
[ Back to top ]