半導体装置およびその製造方法
【課題】実装信頼性が向上された半導体装置を提供する。
【解決手段】中央部１ａの厚さと周辺部１ｂの厚さとを比較すると、周辺部１ｂの厚さの方が小さい。そのため、相対的に厚さの小さい周辺部１ｂのチップは、肉厚が小さいので撓みやすくなっている。したがって、たとえば温度降下により、実装基板２が収縮し、ＬＳＩチップ１と実装基板２とを接続する半田バンプ３において歪が生じても、周辺部１ｂは実装基板２の収縮に追随して収縮するため、周辺部１ｂにかかる応力は低減される。
【解決手段】中央部１ａの厚さと周辺部１ｂの厚さとを比較すると、周辺部１ｂの厚さの方が小さい。そのため、相対的に厚さの小さい周辺部１ｂのチップは、肉厚が小さいので撓みやすくなっている。したがって、たとえば温度降下により、実装基板２が収縮し、ＬＳＩチップ１と実装基板２とを接続する半田バンプ３において歪が生じても、周辺部１ｂは実装基板２の収縮に追随して収縮するため、周辺部１ｂにかかる応力は低減される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
半導体装置の高速化、高密度化の要求に伴い、半導体用ＬＳＩにおいても、それに対応した構造や製法が要求され、ハイエンド向けＬＳＩにおいては、フリップチップやベアチップが主流となりつつある。
【０００３】
高速化の要求への対策の一つとして、ＬＳＩチップ内の配線間容量を低減するため、低誘電率のＬｏｗ−ｋ材が用いられる。しかし、Ｌｏｗ−ｋ材は、周辺膜、特にＳｉＣＮ膜との密着性が弱いため、実装時や温度サイクル試験などの際、周囲の環境温度変化によって起こる熱応力により、ＬＳＩチップ内において界面剥離が発生することがあった。
【０００４】
図５を用いて、ＬＳＩチップ内における界面剥離の発生を抑制するための従来の半導体装置の構造について説明する。
【０００５】
図５（ａ）は、従来の技術における半導体装置を上方から見た平面図で、図５（ｂ）は、図５（ａ）のＡ−Ａ’線における断面図である。
【０００６】
ＬＳＩチップ５１と実装基板５２とが半田バンプ５３を介して物理的、電気的に接続されている。また、半田バンプ５３を覆うように、保護材として樹脂材５４が充填されている。ＬＳＩチップ５１裏面には、溝５８が、たとえば格子状に形成されている。
【０００７】
上述した半導体装置の製造プロセスとしては、一般的なフリップチップボールグリッドアレイ（以下ＦＣＢＧＡ）やベアチップの製造工程と同じように、まず、ＬＳＩチップ５１に、半田バンプ５３を印刷もしくはボール搭載によって取り付け、リフローを行う。次に、実装基板５２に半田バンプ５３が付いたＬＳＩチップ５１を位置合わせしながら搭載し、リフローを行う。ついで、半田バンプ５３を完全に覆うように樹脂材５４を充填し、ベークを行う。続いて、レーザやカッターを用いて、ＬＳＩチップ５１の裏面に、溝５８を、たとえば格子状に形成する。以上のプロセスにより上述した半導体装置が完成する。
【０００８】
また、図６を用いて、従来の半導体装置の他の例を説明する。
【０００９】
図６（ａ）は、従来の技術における半導体装置を上方から見た平面図、図６（ｂ）は、図６（ａ）のＡ−Ａ’線における断面図である。
【００１０】
一般的なＦＣＢＧＡやベアチップと同様、ＬＳＩチップ１０１と実装基板１０２とが半田バンプ１０３を介して電気的、物理的に接続されている。また、半田バンプ１０３を覆うように、保護材として樹脂材１０４が充填されている。
【００１１】
また、ＬＳＩチップ１０１は、裏面を全体的に研削することで薄く形成されており、チップの厚さは、一般的には７２５μm程度のところ、約３００μmである。裏面研削は、ダイシング前のウェハ状態において、たとえば、裏面研削工法などにより行われる。
【００１２】
【特許文献１】特開２０００−２６０８１１号公報
【特許文献２】特開平１１−３４５８２３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、上記文献記載の従来技術は、以下の点で改善の余地を有していた。
【００１４】
第一に、ＬＳＩチップ周辺部における半田バンプの応力低減効果が小さいことがあった。この原因は、ＬＳＩチップ周辺部も含めて、チップの厚い領域が多いことに起因する。すなわち、チップの厚い領域がＬＳＩチップの大部分を占めているため、ＬＳＩチップ全体としては、基板の変化に追随してＬＳＩチップが変化する量が小さくなるからである。第二に、特に、ＬＳＩチップの周辺部近傍において、半田バンプの応力低減効果が更に減少することがあった。第三に、ＬＳＩチップを全体的に薄く形成した場合には、ＬＳＩ全体が反りやすいことがあった。
【課題を解決するための手段】
【００１５】
本発明によれば、基板と、複数のバンプと、半導体チップとがこの順に積層された半導体装置であって、前記複数のバンプのそれぞれの上端面と前記半導体チップ素子形成面とが接触し、前記半導体チップの周縁における厚さは、前記半導体チップの中央部における厚さよりも小さいことを特徴とする半導体装置が提供される。
【００１６】
この発明によれば、半導体チップの周縁における厚さは、半導体チップの中央部における厚さよりも小さいため、バンプにかかる熱応力を和らげつつ、半導体チップ全体の反りが低減される。また、半導体チップ全体ではなく、その周縁における厚さが小さいため、半導体チップの強度が保たれる。したがって、実装信頼性が向上された半導体装置を提供することができる。
【００１７】
本発明によれば、基板と半導体チップとを用意する工程と、前記半導体チップ表面に複数のバンプを設ける工程と、前記基板上面と前記半導体チップの前記複数のバンプが形成された面とが接するように前記基板上に前記半導体チップを設ける工程と、前記半導体チップ裏面の外周縁を選択的に除去し、段差を形成する工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
【００１８】
この発明によれば、半導体チップ裏面の外周縁を選択的に除去し、段差を形成することで、実装信頼性の高い半導体装置を安定的に提供することができる。
【発明の効果】
【００１９】
本発明によれば、半導体チップの周縁における厚さは、半導体チップの中央部における厚さよりも小さいため、実装信頼性が向上された半導体装置が提供される。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００２１】
第１の実施の形態
図１は、本実施形態に係る半導体装置１０の構造を表わした図で、図１（ａ）は、半導体装置１０を上方から見た平面図であり、図１（ｂ）は、図１（ａ）のＡ−Ａ’線における断面図である。
【００２２】
半導体装置１０は、実装基板２、実装基板２の上面に接して設けられた半田バンプ３、半田バンプ３と接して設けられたＬＳＩチップ１、半田バンプ３を完全に覆うように充填された樹脂材４により構成されており、フリップチップボールグリッドアレイ構造またはベアチップ構造を有する。
【００２３】
ＬＳＩチップ１は、中央部近傍に設けられた厚さが大きい中央部１ａと、ＬＳＩチップ１の周縁近傍において、中央部１ａよりも前記半導体チップの厚さが小さい領域である厚さが小さい周辺部１ｂとで構成される。
【００２４】
ＬＳＩチップ１の厚さは、ＬＳＩチップの中央部１ａにおいて、７００μm程度であり、周辺部１ｂにおける厚さは、３００μm〜４００μm程度である。すなわち、ＬＳＩチップ１の裏面には、チップの外周縁に沿って段差が設けられており、周辺部１ｂの厚さの方が、中央部１ａの厚さよりも小さい。ここで、周辺部１ｂの厚さは、研削されることによって、中央部１ａの厚さよりも小さくなっている。また、中央部１ａの厚さと、周辺部１ｂの厚さとの差は、２００μｍ〜５００μｍ程度であることが好ましい。厚さの差がこの範囲にあることで、ＬＳＩチップ１は、実装基板２の収縮への追随性に比較的優れ、ＬＳＩ全体の反りが大きくなることを、より効果的に抑制することができる。本実施形態においては、チップ周辺部１ｂの幅（段差の幅）は、ＬＳＩチップ１の端から半田バンプ３の３ピッチ分（約６００μｍ）である。
【００２５】
ＬＳＩチップ１の周辺部１ｂは、中央部１ａと比較して厚みが小さい。そのため、周辺部１ｂは撓みやすくなり、実装基板２の伸縮に合わせて、ＬＳＩチップ１が追随して伸縮しやすい。そのため、半導体装置１０において、周辺部１ｂ直下の半田バンプ３への応力を緩和させることができる。
【００２６】
半田バンプ３は、実装基板２の上面およびＬＳＩチップ１の表面（素子形成面）に接するように、グリッドアレイ状に複数個設けられている。半田バンプ３は導電性を有するので、半田バンプ３を介して、ＬＳＩチップ１と実装基板２とが電気的および物理的に接続されている。
【００２７】
樹脂材４は、半田バンプ３を完全に覆うように充填されており、半田バンプ３の保護材としての機能を有する。
【００２８】
図２を用いて、本実施形態に係る半導体装置１０の製造プロセスを説明する。
【００２９】
まず、図２（ａ）に示すように、一般的な半導体装置と同様の方法にて、ＬＳＩチップ１の電極パッド（不図示）にフラックス３ａを印刷し、半田バンプ３をフラックス３ａに位置ズレしないように乗せ、リフローを行う。
【００３０】
つぎに、図２（ｂ）に示すように、実装基板２の電極パッド（不図示）上にフラックスや予備半田２ａを用意し、半田バンプ３を位置ズレしないように予備半田２ａに載せて、リフローを行う。これにより、ＬＳＩチップ１と実装基板２とは、半田バンプ３を介し、電気的、物理的に接続される。
【００３１】
ついで、図２（ｃ）に示すように、樹脂材４を充填し、半田バンプ３を完全に覆うようにする。
【００３２】
続いて、図２（ｄ）に示すように、ＬＳＩチップ１の裏面の周辺部を選択的に研削する。こうすることにより、図２（ｅ）に示すように、ＬＳＩチップ１中央部の研削していない厚い部分である中央部１ａと、ＬＳＩチップ１周辺部の薄い部分である周辺部１ｂとを構成することができる。
【００３３】
ＬＳＩチップ１裏面の研削にはレーザや旋盤などが用いられる。レーザを使用する場合は、ＬＳＩチップを３００μm〜４００μm程度削る。研削の際には、レーザ照射が繰り返し行われたり、レーザのパワー調整がなされる。また、研削幅が所望の幅となるように、レーザの照射領域の調節を行う。旋盤を用いる場合も同様である。
【００３４】
以上のプロセスにより、半導体装置１０が完成する。
【００３５】
以下、本実施形態に係る半導体装置１０およびその製造方法の効果について説明する。
【００３６】
本実施形態においては、ＬＳＩチップ１の周辺部１ｂの厚さは３００〜４００μｍ程度、中央部１ａの厚さは７００μｍ程度となっており、中央部１ａの厚さと周辺部１ｂの厚さとを比較すると、周辺部１ｂの厚さの方が小さい。そのため、相対的に厚さの小さい周辺部１ｂのチップは、肉厚が小さいので撓みやすくなっている。したがって、たとえば温度降下により、実装基板２が矢印７（図８（ｂ））の方向に収縮し、ＬＳＩチップ１と実装基板２とを接続する半田バンプ３において歪が生じても、周辺部１ｂは実装基板２の収縮に追随して収縮するため、周辺部１ｂにかかる応力は低減される。
【００３７】
ここで、半田バンプ３のうち、中央部１ａと接するバンプ３ａにおいては、実装基板２の収縮に伴う歪はもともと小さいため、バンプ３ａにかかる応力はもともと小さい。そのため、中央部１ａにおいては、ＬＳＩチップ１を撓ませる必要性が比較的少ない。したがって、本実施形態における半導体装置１０においては、ＬＳＩチップ１の中央部１ａの厚さを相対的に大きくすることで、過度にＬＳＩチップ１を撓ませることなく、半導体装置１０が過度に反らないようにできる。
【００３８】
特許文献１記載の半導体装置においては、ＬＳＩチップのコーナー部近傍において、半田バンプの応力低減効果が減少することがあった。なぜなら、ＬＳＩチップ表面に格子状に溝が形成されているが、格子状に形成された溝は、ＬＳＩチップの対角線方向にかかる応力の方向に対し最大４５度の傾きを有しているからである。そこで、本実施形態においては、半田バンプ３への応力低減が比較的求められる箇所であるＬＳＩチップ１の周辺部１ｂを薄くすることで、実装基板２の伸縮に対してＬＳＩチップ１を、より効果的に追随させている。そのため、ＬＳＩチップ１の強度を損なわずに、半田バンプ３への応力緩和をより効率的に図るという利点が得られる。
【００３９】
また、樹脂材４が半田バンプ３を完全に覆うように設けられているため、半田バンプ３が衝撃を受けることを抑制することができる。そのため、半田バンプ３の信頼性を向上させることができる。
【００４０】
また、ＬＳＩチップ１の周辺部１ｂをレーザや旋盤を用いて選択的に研削することで、実装基板２の収縮への追随性に優れ、ＬＳＩチップ１が過度に反らない半導体装置１０を安定的に製造することができる。
【００４１】
第２の実施の形態
図３に、本実施形態に係る半導体装置２０を示す。半導体装置２０は、中央部２１ａの部分の形状が異なる以外は、第１の実施の形態で説明した半導体装置１０と同じ構造を有する。
【００４２】
図３（ａ）は、本実施形態に係る半導体装置２０を上方から見た平面図で、図３（ｂ）は、図３（ａ）のＡ−Ａ’線における断面図である。ＬＳＩチップ２１の中央部２１ａの部分を円形に残す。
【００４３】
以下の製造プロセスにより半導体装置２０を製造する。
【００４４】
まず、第１の実施形態と同様、ＬＳＩチップ２１と実装基板２２とを、一般的な実装技術により半田バンプ２３を介して電気的、物理的に接続を行う。次に、半田バンプ２３を完全に覆うように樹脂材２４を充填する。ついで、半導体チップ２１から樹脂材２４までにより構成される半導体装置を回転ステージに乗せ、第１の実施形態と同様に、レーザや旋盤を用いてＬＳＩチップ２１の周辺部を研削し、中央部の厚い領域である中央部２１ａと周辺部の薄い領域である周辺部２１ｂとを構成する。ＬＳＩチップ２１の中央部２１ａの部分が円形であることによって、ＬＳＩチップ２１のコーナー部における半田バンプ２３への応力低減効果を、より効果的に大きくすることができる。なぜなら、矩形である場合と比較して、中央部２１ａの角部とＬＳＩチップ２１のコーナー部との距離が大きくなるため、コーナー部において、肉厚の薄い領域である周辺部２１ｂが占める領域の面積が、より増大するからである。
【００４５】
以上のプロセスにより半導体装置２０が完成する。
【００４６】
なお、中央部２１ａの上方から見た平面形状は、たとえば多角形などの円形以外の形状であっても、コーナー部において、肉厚の薄い領域である周辺部が占める領域の面積が増大し、コーナー部における半田バンプへの応力低減効果が、より効果的に大きくなる形状であればよい。
【００４７】
第３の実施の形態
図４に、本実施形態に係る半導体装置３０の構造を示す。半導体装置３０は、周辺部の肉厚が薄い部分である周辺部３１ｂの形状が異なる以外は、第１の実施の形態で説明した半導体装置１０と同じ構造を有する。
【００４８】
図４（ａ）は、半導体装置３０を上方から見た平面図であり、図４（ｂ）は、図４（ａ）のＡ−Ａ’線における断面図である。
【００４９】
半導体装置３０の周辺部３１ｂの厚さは、中央部３１ａに近づくにつれて大きくなる。すなわち、周辺部３１ｂの厚さが、ＬＳＩチップ３１の中央部方向へ向けて漸増する領域を有する。ここで、厚さが大きくなる領域において、周辺部３１ｂの表面は傾斜を有しており、斜面に丸みを含んでいてもよい。
【００５０】
以下の製造プロセスにより半導体装置３０を製造する。
【００５１】
まず、第１の実施の形態および第２の実施の形態と同様、ＬＳＩチップ３１と実装基板３２とを半田バンプ３３を介して接続し、樹脂材３４を充填する。次に、ＬＳＩチップ３１の周辺部を研削し、中央部の厚い部分である中央部３１ａと周辺部の薄い部分である周辺部３１ｂとを構成する。この際、中央部３１ａと周辺部３１ｂとの間に傾斜を有しており、また、斜面に丸みが設けられている。傾斜や丸みを設ける方法としては、ＬＳＩチップ３１研削時に側面に丸みや傾斜を帯びた旋盤３５などが用いられる。
【００５２】
以上のプロセスにより、半導体装置３０が完成する。
【００５３】
本実施形態に係る半導体装置３０の効果を以下に説明する。
【００５４】
ＬＳＩチップ３１は、中央部３１ａと周辺部３１ｂとの間に、傾斜を有しており、また、斜面に丸みを有している。そのため、ＬＳＩチップ３１の裏面における応力勾配を和らげることが出来る。したがって、ＬＳＩチップ３１が、実装基板３２の収縮に追随して収縮するため、周辺部３１ｂにかかる応力が低減される。
【実施例】
【００５５】
図７および図８に示す半導体装置のそれぞれについて、図９および図１０に、温度を１００℃から０℃に降下させた場合の、実装基板およびＬＳＩチップの収縮、応力、および反りのシミュレーション結果を示す。図９（ａ）において、実装基板４２上に設けられたＬＳＩチップ４１の中央部４１ａの厚さは７００μｍ、周辺部４１ｂの厚さは４００μｍである。図９（ｂ）において、溝４８の幅は２００μｍであり、溝とその隣の溝との間隔は１０００μｍである。図９（ｃ）における、図９（ｃ）の上方向を正の方向とするＡ’点における反りの数値、図９（ｃ）の左方向を正の方向とするＢ点およびＣ点における応力の数値を図１０に示した。なお、図７および図８中の矢印６、５６、１０６、２０６は、それぞれＬＳＩチップ１、ＬＳＩチップ５１、ＬＳＩチップ１０１、ＬＳＩチップ２０１の収縮方向を表す。また、矢印７、５７、１０７、２０７は、それぞれ実装基板２、実装基板５２、実装基板１０２、実装基板２０２の収縮方向を表わす。ここで、矢印の長さはそれぞれの収縮の度合いをイメージしている。また、図７（ｃ）の矢印５９は、実装基板５２の主な収縮および応力の方向を表わす。
【００５６】
実施例１
第１の実施の形態と同様のプロセスで製造された、図８（ｂ）に示すＬＳＩチップ１の周辺部１ｂの厚さが中央部１ａの厚さよりも小さい半導体装置においては、ＬＳＩ全体を必要以上に反らせることなく、最外周半田バンプ３ｄにおける応力を低減することができることがわかった。
【００５７】
比較例１
図７（ａ）に示す従来の半導体装置においては、ＬＳＩチップ２０１が実装基板２０２の収縮に追随しにくいため、最外周半田バンプ２０３ｄにおける応力が大きくなることがわかった。
【００５８】
比較例２
図７（ｂ）に示す従来の半導体装置（特許文献１記載）においては、ＬＳＩチップ５１は実装基板５２の収縮にある程度追随する。そのため、特に最外周半田バンプ５３ｄにおける応力は、ある程度緩和される。しかし、その効果は比較的大きくないことがわかった。また、ＬＳＩ全体の反りが、やや大きくなることがわかった。
【００５９】
比較例３
図８（ａ）に示す従来の半導体装置（特許文献２記載）においては、ＬＳＩチップ１０１全体が実装基板１０２に追随しやすいため、特に最外周半田バンプ１０３ｄでの応力は低減されることがわかった。しかし、ＬＳＩ全体の反りが大きくなることがわかった。
【００６０】
以上の実施例および比較例より、ＬＳＩチップの周縁部の厚さを中央部の厚さよりも小さくすることで、ＬＳＩ全体を必要以上に反らせることなく、最外周半田バンプにおける応力を低減できることがわかった。
【００６１】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
【００６２】
たとえば、ＬＳＩチップ裏面の外周縁に沿った段差は、実装基板の収縮への追随性に比較的優れ、ＬＳＩ全体の反りが大きくならない程度の幅を有していればよく、ＬＳＩチップの外端から、ＬＳＩチップに設けられた半田バンプのうち最外周のバンプの内側を通り、実装基板と略垂直な面と実装基板の裏面との交点までの距離が３００μm以上であり、かつ、チップサイズの１／４以下であれば、なおよい。
【００６３】
また、上記実施形態において、中央部１ａの厚さと周辺部１ｂの厚さとの差が２００μｍ〜５００μｍである形態について説明したが、実装基板の収縮への追随性に比較的優れ、ＬＳＩ全体の反りが大きくならない程度の差であればよい。
【図面の簡単な説明】
【００６４】
【図１】実施の形態に係る半導体装置の構造を模式的に示した図である。
【図２】実施の形態に係る半導体装置の製造工程を模式的に示した工程断面図である。
【図３】実施の形態に係る半導体装置の構造を模式的に示した図である。
【図４】実施の形態に係る半導体装置の構造を模式的に示した図である。
【図５】従来の半導体装置の構造を模式的に示した概略図である。
【図６】従来の半導体装置の構造を模式的に示した概略図である。
【図７】従来の技術に係る半導体装置を対比した図である。
【図８】従来の半導体装置と実施の形態に係る半導体装置を対比した図である。
【図９】従来の半導体装置と実施の形態に係る半導体装置のそれぞれにおける応力シミュレーションモデルを説明する図である。
【図１０】従来の半導体装置と実施の形態に係る半導体装置のそれぞれにおける応力シミュレーションモデルの結果を説明する図である。
【符号の説明】
【００６５】
１ ＬＳＩチップ
１ａ 中央部
１ｂ 周辺部
２ 実装基板
３ 半田バンプ
４ 樹脂材
５ 旋盤又はレーザ
６ ＬＳＩチップ１の収縮方向
７ 実装基板２の収縮方向
２１ ＬＳＩチップ
２１ａ 中央部
２１ｂ 周辺部
３１ ＬＳＩチップ
３１ａ 中央部
３１ｂ 周辺部
４１ ＬＳＩチップ
４１ａ 中央部
４１ｂ 周辺部
４２ 実装基板
４８ 溝
５１ ＬＳＩチップ
５２ 実装基板
５３ 半田バンプ
５４ 樹脂材
５６ ＬＳＩチップ５１の収縮方向
５７ 実装基板５２の収縮方向
５８ 溝
５９ 応力（収縮）の方向
１０１ ＬＳＩチップ
１０２ 実装基板
１０３ 半田バンプ
１０４ 樹脂材
１０６ ＬＳＩチップ１０１の収縮方向
１０７ 実装基板１０２の収縮方向
２０１ ＬＳＩチップ
２０２ 実装基板
２０３ 半田バンプ
２０６ ＬＳＩチップ２０１の収縮方向
２０７ 実装基板２０２の収縮方向
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
半導体装置の高速化、高密度化の要求に伴い、半導体用ＬＳＩにおいても、それに対応した構造や製法が要求され、ハイエンド向けＬＳＩにおいては、フリップチップやベアチップが主流となりつつある。
【０００３】
高速化の要求への対策の一つとして、ＬＳＩチップ内の配線間容量を低減するため、低誘電率のＬｏｗ−ｋ材が用いられる。しかし、Ｌｏｗ−ｋ材は、周辺膜、特にＳｉＣＮ膜との密着性が弱いため、実装時や温度サイクル試験などの際、周囲の環境温度変化によって起こる熱応力により、ＬＳＩチップ内において界面剥離が発生することがあった。
【０００４】
図５を用いて、ＬＳＩチップ内における界面剥離の発生を抑制するための従来の半導体装置の構造について説明する。
【０００５】
図５（ａ）は、従来の技術における半導体装置を上方から見た平面図で、図５（ｂ）は、図５（ａ）のＡ−Ａ’線における断面図である。
【０００６】
ＬＳＩチップ５１と実装基板５２とが半田バンプ５３を介して物理的、電気的に接続されている。また、半田バンプ５３を覆うように、保護材として樹脂材５４が充填されている。ＬＳＩチップ５１裏面には、溝５８が、たとえば格子状に形成されている。
【０００７】
上述した半導体装置の製造プロセスとしては、一般的なフリップチップボールグリッドアレイ（以下ＦＣＢＧＡ）やベアチップの製造工程と同じように、まず、ＬＳＩチップ５１に、半田バンプ５３を印刷もしくはボール搭載によって取り付け、リフローを行う。次に、実装基板５２に半田バンプ５３が付いたＬＳＩチップ５１を位置合わせしながら搭載し、リフローを行う。ついで、半田バンプ５３を完全に覆うように樹脂材５４を充填し、ベークを行う。続いて、レーザやカッターを用いて、ＬＳＩチップ５１の裏面に、溝５８を、たとえば格子状に形成する。以上のプロセスにより上述した半導体装置が完成する。
【０００８】
また、図６を用いて、従来の半導体装置の他の例を説明する。
【０００９】
図６（ａ）は、従来の技術における半導体装置を上方から見た平面図、図６（ｂ）は、図６（ａ）のＡ−Ａ’線における断面図である。
【００１０】
一般的なＦＣＢＧＡやベアチップと同様、ＬＳＩチップ１０１と実装基板１０２とが半田バンプ１０３を介して電気的、物理的に接続されている。また、半田バンプ１０３を覆うように、保護材として樹脂材１０４が充填されている。
【００１１】
また、ＬＳＩチップ１０１は、裏面を全体的に研削することで薄く形成されており、チップの厚さは、一般的には７２５μm程度のところ、約３００μmである。裏面研削は、ダイシング前のウェハ状態において、たとえば、裏面研削工法などにより行われる。
【００１２】
【特許文献１】特開２０００−２６０８１１号公報
【特許文献２】特開平１１−３４５８２３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、上記文献記載の従来技術は、以下の点で改善の余地を有していた。
【００１４】
第一に、ＬＳＩチップ周辺部における半田バンプの応力低減効果が小さいことがあった。この原因は、ＬＳＩチップ周辺部も含めて、チップの厚い領域が多いことに起因する。すなわち、チップの厚い領域がＬＳＩチップの大部分を占めているため、ＬＳＩチップ全体としては、基板の変化に追随してＬＳＩチップが変化する量が小さくなるからである。第二に、特に、ＬＳＩチップの周辺部近傍において、半田バンプの応力低減効果が更に減少することがあった。第三に、ＬＳＩチップを全体的に薄く形成した場合には、ＬＳＩ全体が反りやすいことがあった。
【課題を解決するための手段】
【００１５】
本発明によれば、基板と、複数のバンプと、半導体チップとがこの順に積層された半導体装置であって、前記複数のバンプのそれぞれの上端面と前記半導体チップ素子形成面とが接触し、前記半導体チップの周縁における厚さは、前記半導体チップの中央部における厚さよりも小さいことを特徴とする半導体装置が提供される。
【００１６】
この発明によれば、半導体チップの周縁における厚さは、半導体チップの中央部における厚さよりも小さいため、バンプにかかる熱応力を和らげつつ、半導体チップ全体の反りが低減される。また、半導体チップ全体ではなく、その周縁における厚さが小さいため、半導体チップの強度が保たれる。したがって、実装信頼性が向上された半導体装置を提供することができる。
【００１７】
本発明によれば、基板と半導体チップとを用意する工程と、前記半導体チップ表面に複数のバンプを設ける工程と、前記基板上面と前記半導体チップの前記複数のバンプが形成された面とが接するように前記基板上に前記半導体チップを設ける工程と、前記半導体チップ裏面の外周縁を選択的に除去し、段差を形成する工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
【００１８】
この発明によれば、半導体チップ裏面の外周縁を選択的に除去し、段差を形成することで、実装信頼性の高い半導体装置を安定的に提供することができる。
【発明の効果】
【００１９】
本発明によれば、半導体チップの周縁における厚さは、半導体チップの中央部における厚さよりも小さいため、実装信頼性が向上された半導体装置が提供される。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００２１】
第１の実施の形態
図１は、本実施形態に係る半導体装置１０の構造を表わした図で、図１（ａ）は、半導体装置１０を上方から見た平面図であり、図１（ｂ）は、図１（ａ）のＡ−Ａ’線における断面図である。
【００２２】
半導体装置１０は、実装基板２、実装基板２の上面に接して設けられた半田バンプ３、半田バンプ３と接して設けられたＬＳＩチップ１、半田バンプ３を完全に覆うように充填された樹脂材４により構成されており、フリップチップボールグリッドアレイ構造またはベアチップ構造を有する。
【００２３】
ＬＳＩチップ１は、中央部近傍に設けられた厚さが大きい中央部１ａと、ＬＳＩチップ１の周縁近傍において、中央部１ａよりも前記半導体チップの厚さが小さい領域である厚さが小さい周辺部１ｂとで構成される。
【００２４】
ＬＳＩチップ１の厚さは、ＬＳＩチップの中央部１ａにおいて、７００μm程度であり、周辺部１ｂにおける厚さは、３００μm〜４００μm程度である。すなわち、ＬＳＩチップ１の裏面には、チップの外周縁に沿って段差が設けられており、周辺部１ｂの厚さの方が、中央部１ａの厚さよりも小さい。ここで、周辺部１ｂの厚さは、研削されることによって、中央部１ａの厚さよりも小さくなっている。また、中央部１ａの厚さと、周辺部１ｂの厚さとの差は、２００μｍ〜５００μｍ程度であることが好ましい。厚さの差がこの範囲にあることで、ＬＳＩチップ１は、実装基板２の収縮への追随性に比較的優れ、ＬＳＩ全体の反りが大きくなることを、より効果的に抑制することができる。本実施形態においては、チップ周辺部１ｂの幅（段差の幅）は、ＬＳＩチップ１の端から半田バンプ３の３ピッチ分（約６００μｍ）である。
【００２５】
ＬＳＩチップ１の周辺部１ｂは、中央部１ａと比較して厚みが小さい。そのため、周辺部１ｂは撓みやすくなり、実装基板２の伸縮に合わせて、ＬＳＩチップ１が追随して伸縮しやすい。そのため、半導体装置１０において、周辺部１ｂ直下の半田バンプ３への応力を緩和させることができる。
【００２６】
半田バンプ３は、実装基板２の上面およびＬＳＩチップ１の表面（素子形成面）に接するように、グリッドアレイ状に複数個設けられている。半田バンプ３は導電性を有するので、半田バンプ３を介して、ＬＳＩチップ１と実装基板２とが電気的および物理的に接続されている。
【００２７】
樹脂材４は、半田バンプ３を完全に覆うように充填されており、半田バンプ３の保護材としての機能を有する。
【００２８】
図２を用いて、本実施形態に係る半導体装置１０の製造プロセスを説明する。
【００２９】
まず、図２（ａ）に示すように、一般的な半導体装置と同様の方法にて、ＬＳＩチップ１の電極パッド（不図示）にフラックス３ａを印刷し、半田バンプ３をフラックス３ａに位置ズレしないように乗せ、リフローを行う。
【００３０】
つぎに、図２（ｂ）に示すように、実装基板２の電極パッド（不図示）上にフラックスや予備半田２ａを用意し、半田バンプ３を位置ズレしないように予備半田２ａに載せて、リフローを行う。これにより、ＬＳＩチップ１と実装基板２とは、半田バンプ３を介し、電気的、物理的に接続される。
【００３１】
ついで、図２（ｃ）に示すように、樹脂材４を充填し、半田バンプ３を完全に覆うようにする。
【００３２】
続いて、図２（ｄ）に示すように、ＬＳＩチップ１の裏面の周辺部を選択的に研削する。こうすることにより、図２（ｅ）に示すように、ＬＳＩチップ１中央部の研削していない厚い部分である中央部１ａと、ＬＳＩチップ１周辺部の薄い部分である周辺部１ｂとを構成することができる。
【００３３】
ＬＳＩチップ１裏面の研削にはレーザや旋盤などが用いられる。レーザを使用する場合は、ＬＳＩチップを３００μm〜４００μm程度削る。研削の際には、レーザ照射が繰り返し行われたり、レーザのパワー調整がなされる。また、研削幅が所望の幅となるように、レーザの照射領域の調節を行う。旋盤を用いる場合も同様である。
【００３４】
以上のプロセスにより、半導体装置１０が完成する。
【００３５】
以下、本実施形態に係る半導体装置１０およびその製造方法の効果について説明する。
【００３６】
本実施形態においては、ＬＳＩチップ１の周辺部１ｂの厚さは３００〜４００μｍ程度、中央部１ａの厚さは７００μｍ程度となっており、中央部１ａの厚さと周辺部１ｂの厚さとを比較すると、周辺部１ｂの厚さの方が小さい。そのため、相対的に厚さの小さい周辺部１ｂのチップは、肉厚が小さいので撓みやすくなっている。したがって、たとえば温度降下により、実装基板２が矢印７（図８（ｂ））の方向に収縮し、ＬＳＩチップ１と実装基板２とを接続する半田バンプ３において歪が生じても、周辺部１ｂは実装基板２の収縮に追随して収縮するため、周辺部１ｂにかかる応力は低減される。
【００３７】
ここで、半田バンプ３のうち、中央部１ａと接するバンプ３ａにおいては、実装基板２の収縮に伴う歪はもともと小さいため、バンプ３ａにかかる応力はもともと小さい。そのため、中央部１ａにおいては、ＬＳＩチップ１を撓ませる必要性が比較的少ない。したがって、本実施形態における半導体装置１０においては、ＬＳＩチップ１の中央部１ａの厚さを相対的に大きくすることで、過度にＬＳＩチップ１を撓ませることなく、半導体装置１０が過度に反らないようにできる。
【００３８】
特許文献１記載の半導体装置においては、ＬＳＩチップのコーナー部近傍において、半田バンプの応力低減効果が減少することがあった。なぜなら、ＬＳＩチップ表面に格子状に溝が形成されているが、格子状に形成された溝は、ＬＳＩチップの対角線方向にかかる応力の方向に対し最大４５度の傾きを有しているからである。そこで、本実施形態においては、半田バンプ３への応力低減が比較的求められる箇所であるＬＳＩチップ１の周辺部１ｂを薄くすることで、実装基板２の伸縮に対してＬＳＩチップ１を、より効果的に追随させている。そのため、ＬＳＩチップ１の強度を損なわずに、半田バンプ３への応力緩和をより効率的に図るという利点が得られる。
【００３９】
また、樹脂材４が半田バンプ３を完全に覆うように設けられているため、半田バンプ３が衝撃を受けることを抑制することができる。そのため、半田バンプ３の信頼性を向上させることができる。
【００４０】
また、ＬＳＩチップ１の周辺部１ｂをレーザや旋盤を用いて選択的に研削することで、実装基板２の収縮への追随性に優れ、ＬＳＩチップ１が過度に反らない半導体装置１０を安定的に製造することができる。
【００４１】
第２の実施の形態
図３に、本実施形態に係る半導体装置２０を示す。半導体装置２０は、中央部２１ａの部分の形状が異なる以外は、第１の実施の形態で説明した半導体装置１０と同じ構造を有する。
【００４２】
図３（ａ）は、本実施形態に係る半導体装置２０を上方から見た平面図で、図３（ｂ）は、図３（ａ）のＡ−Ａ’線における断面図である。ＬＳＩチップ２１の中央部２１ａの部分を円形に残す。
【００４３】
以下の製造プロセスにより半導体装置２０を製造する。
【００４４】
まず、第１の実施形態と同様、ＬＳＩチップ２１と実装基板２２とを、一般的な実装技術により半田バンプ２３を介して電気的、物理的に接続を行う。次に、半田バンプ２３を完全に覆うように樹脂材２４を充填する。ついで、半導体チップ２１から樹脂材２４までにより構成される半導体装置を回転ステージに乗せ、第１の実施形態と同様に、レーザや旋盤を用いてＬＳＩチップ２１の周辺部を研削し、中央部の厚い領域である中央部２１ａと周辺部の薄い領域である周辺部２１ｂとを構成する。ＬＳＩチップ２１の中央部２１ａの部分が円形であることによって、ＬＳＩチップ２１のコーナー部における半田バンプ２３への応力低減効果を、より効果的に大きくすることができる。なぜなら、矩形である場合と比較して、中央部２１ａの角部とＬＳＩチップ２１のコーナー部との距離が大きくなるため、コーナー部において、肉厚の薄い領域である周辺部２１ｂが占める領域の面積が、より増大するからである。
【００４５】
以上のプロセスにより半導体装置２０が完成する。
【００４６】
なお、中央部２１ａの上方から見た平面形状は、たとえば多角形などの円形以外の形状であっても、コーナー部において、肉厚の薄い領域である周辺部が占める領域の面積が増大し、コーナー部における半田バンプへの応力低減効果が、より効果的に大きくなる形状であればよい。
【００４７】
第３の実施の形態
図４に、本実施形態に係る半導体装置３０の構造を示す。半導体装置３０は、周辺部の肉厚が薄い部分である周辺部３１ｂの形状が異なる以外は、第１の実施の形態で説明した半導体装置１０と同じ構造を有する。
【００４８】
図４（ａ）は、半導体装置３０を上方から見た平面図であり、図４（ｂ）は、図４（ａ）のＡ−Ａ’線における断面図である。
【００４９】
半導体装置３０の周辺部３１ｂの厚さは、中央部３１ａに近づくにつれて大きくなる。すなわち、周辺部３１ｂの厚さが、ＬＳＩチップ３１の中央部方向へ向けて漸増する領域を有する。ここで、厚さが大きくなる領域において、周辺部３１ｂの表面は傾斜を有しており、斜面に丸みを含んでいてもよい。
【００５０】
以下の製造プロセスにより半導体装置３０を製造する。
【００５１】
まず、第１の実施の形態および第２の実施の形態と同様、ＬＳＩチップ３１と実装基板３２とを半田バンプ３３を介して接続し、樹脂材３４を充填する。次に、ＬＳＩチップ３１の周辺部を研削し、中央部の厚い部分である中央部３１ａと周辺部の薄い部分である周辺部３１ｂとを構成する。この際、中央部３１ａと周辺部３１ｂとの間に傾斜を有しており、また、斜面に丸みが設けられている。傾斜や丸みを設ける方法としては、ＬＳＩチップ３１研削時に側面に丸みや傾斜を帯びた旋盤３５などが用いられる。
【００５２】
以上のプロセスにより、半導体装置３０が完成する。
【００５３】
本実施形態に係る半導体装置３０の効果を以下に説明する。
【００５４】
ＬＳＩチップ３１は、中央部３１ａと周辺部３１ｂとの間に、傾斜を有しており、また、斜面に丸みを有している。そのため、ＬＳＩチップ３１の裏面における応力勾配を和らげることが出来る。したがって、ＬＳＩチップ３１が、実装基板３２の収縮に追随して収縮するため、周辺部３１ｂにかかる応力が低減される。
【実施例】
【００５５】
図７および図８に示す半導体装置のそれぞれについて、図９および図１０に、温度を１００℃から０℃に降下させた場合の、実装基板およびＬＳＩチップの収縮、応力、および反りのシミュレーション結果を示す。図９（ａ）において、実装基板４２上に設けられたＬＳＩチップ４１の中央部４１ａの厚さは７００μｍ、周辺部４１ｂの厚さは４００μｍである。図９（ｂ）において、溝４８の幅は２００μｍであり、溝とその隣の溝との間隔は１０００μｍである。図９（ｃ）における、図９（ｃ）の上方向を正の方向とするＡ’点における反りの数値、図９（ｃ）の左方向を正の方向とするＢ点およびＣ点における応力の数値を図１０に示した。なお、図７および図８中の矢印６、５６、１０６、２０６は、それぞれＬＳＩチップ１、ＬＳＩチップ５１、ＬＳＩチップ１０１、ＬＳＩチップ２０１の収縮方向を表す。また、矢印７、５７、１０７、２０７は、それぞれ実装基板２、実装基板５２、実装基板１０２、実装基板２０２の収縮方向を表わす。ここで、矢印の長さはそれぞれの収縮の度合いをイメージしている。また、図７（ｃ）の矢印５９は、実装基板５２の主な収縮および応力の方向を表わす。
【００５６】
実施例１
第１の実施の形態と同様のプロセスで製造された、図８（ｂ）に示すＬＳＩチップ１の周辺部１ｂの厚さが中央部１ａの厚さよりも小さい半導体装置においては、ＬＳＩ全体を必要以上に反らせることなく、最外周半田バンプ３ｄにおける応力を低減することができることがわかった。
【００５７】
比較例１
図７（ａ）に示す従来の半導体装置においては、ＬＳＩチップ２０１が実装基板２０２の収縮に追随しにくいため、最外周半田バンプ２０３ｄにおける応力が大きくなることがわかった。
【００５８】
比較例２
図７（ｂ）に示す従来の半導体装置（特許文献１記載）においては、ＬＳＩチップ５１は実装基板５２の収縮にある程度追随する。そのため、特に最外周半田バンプ５３ｄにおける応力は、ある程度緩和される。しかし、その効果は比較的大きくないことがわかった。また、ＬＳＩ全体の反りが、やや大きくなることがわかった。
【００５９】
比較例３
図８（ａ）に示す従来の半導体装置（特許文献２記載）においては、ＬＳＩチップ１０１全体が実装基板１０２に追随しやすいため、特に最外周半田バンプ１０３ｄでの応力は低減されることがわかった。しかし、ＬＳＩ全体の反りが大きくなることがわかった。
【００６０】
以上の実施例および比較例より、ＬＳＩチップの周縁部の厚さを中央部の厚さよりも小さくすることで、ＬＳＩ全体を必要以上に反らせることなく、最外周半田バンプにおける応力を低減できることがわかった。
【００６１】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
【００６２】
たとえば、ＬＳＩチップ裏面の外周縁に沿った段差は、実装基板の収縮への追随性に比較的優れ、ＬＳＩ全体の反りが大きくならない程度の幅を有していればよく、ＬＳＩチップの外端から、ＬＳＩチップに設けられた半田バンプのうち最外周のバンプの内側を通り、実装基板と略垂直な面と実装基板の裏面との交点までの距離が３００μm以上であり、かつ、チップサイズの１／４以下であれば、なおよい。
【００６３】
また、上記実施形態において、中央部１ａの厚さと周辺部１ｂの厚さとの差が２００μｍ〜５００μｍである形態について説明したが、実装基板の収縮への追随性に比較的優れ、ＬＳＩ全体の反りが大きくならない程度の差であればよい。
【図面の簡単な説明】
【００６４】
【図１】実施の形態に係る半導体装置の構造を模式的に示した図である。
【図２】実施の形態に係る半導体装置の製造工程を模式的に示した工程断面図である。
【図３】実施の形態に係る半導体装置の構造を模式的に示した図である。
【図４】実施の形態に係る半導体装置の構造を模式的に示した図である。
【図５】従来の半導体装置の構造を模式的に示した概略図である。
【図６】従来の半導体装置の構造を模式的に示した概略図である。
【図７】従来の技術に係る半導体装置を対比した図である。
【図８】従来の半導体装置と実施の形態に係る半導体装置を対比した図である。
【図９】従来の半導体装置と実施の形態に係る半導体装置のそれぞれにおける応力シミュレーションモデルを説明する図である。
【図１０】従来の半導体装置と実施の形態に係る半導体装置のそれぞれにおける応力シミュレーションモデルの結果を説明する図である。
【符号の説明】
【００６５】
１ ＬＳＩチップ
１ａ 中央部
１ｂ 周辺部
２ 実装基板
３ 半田バンプ
４ 樹脂材
５ 旋盤又はレーザ
６ ＬＳＩチップ１の収縮方向
７ 実装基板２の収縮方向
２１ ＬＳＩチップ
２１ａ 中央部
２１ｂ 周辺部
３１ ＬＳＩチップ
３１ａ 中央部
３１ｂ 周辺部
４１ ＬＳＩチップ
４１ａ 中央部
４１ｂ 周辺部
４２ 実装基板
４８ 溝
５１ ＬＳＩチップ
５２ 実装基板
５３ 半田バンプ
５４ 樹脂材
５６ ＬＳＩチップ５１の収縮方向
５７ 実装基板５２の収縮方向
５８ 溝
５９ 応力（収縮）の方向
１０１ ＬＳＩチップ
１０２ 実装基板
１０３ 半田バンプ
１０４ 樹脂材
１０６ ＬＳＩチップ１０１の収縮方向
１０７ 実装基板１０２の収縮方向
２０１ ＬＳＩチップ
２０２ 実装基板
２０３ 半田バンプ
２０６ ＬＳＩチップ２０１の収縮方向
２０７ 実装基板２０２の収縮方向
【特許請求の範囲】
【請求項１】
基板と、複数のバンプと、半導体チップとがこの順に積層された半導体装置であって、
前記複数のバンプのそれぞれの上端面と前記半導体チップ素子形成面とが接触し、
前記半導体チップの周縁における厚さは、前記半導体チップの中央部における厚さよりも小さいことを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記周縁近傍において、前記中央部の厚さよりも前記半導体チップの厚さが小さい領域を有することを特徴とする半導体装置。
【請求項３】
請求項２に記載の半導体装置において、
前記領域の幅をｃ（μｍ）、前記複数のバンプのうち最も外に設けられたバンプの内端を通り前記基板と略直角に交わる面と前記基板の裏面とが交わる線と前記半導体チップの端部とを結ぶ線の長さをａ（μｍ）、前記半導体チップの一辺の長さをｂ（μｍ）としたときに、ａ≦ｃ≦ｂ／４である関係を満たすことを特徴とする半導体装置。
【請求項４】
請求項２または３に記載の半導体装置において、
前記領域における厚さと前記中央部における厚さとの差は、２００μｍ以上５００μｍ以下であることを特徴とする半導体装置。
【請求項５】
請求項２乃至４いずれかに記載の半導体装置において、
前記領域における厚さが、前記半導体チップの中央部方向へ向けて漸増する領域を有することを特徴とする半導体装置。
【請求項６】
請求項１乃至５いずれかに記載の半導体装置において、
前記複数のバンプを覆うように、前記基板上面と前記半導体チップ素子形成面との間に樹脂が備えられることを特徴とする半導体装置。
【請求項７】
基板と半導体チップとを用意する工程と、
前記半導体チップ表面に複数のバンプを設ける工程と、
前記基板上面と前記半導体チップの前記複数のバンプが形成された面とが接するように前記基板上に前記半導体チップを設ける工程と、
前記半導体チップ裏面の外周縁を選択的に除去し、段差を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項１】
基板と、複数のバンプと、半導体チップとがこの順に積層された半導体装置であって、
前記複数のバンプのそれぞれの上端面と前記半導体チップ素子形成面とが接触し、
前記半導体チップの周縁における厚さは、前記半導体チップの中央部における厚さよりも小さいことを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記周縁近傍において、前記中央部の厚さよりも前記半導体チップの厚さが小さい領域を有することを特徴とする半導体装置。
【請求項３】
請求項２に記載の半導体装置において、
前記領域の幅をｃ（μｍ）、前記複数のバンプのうち最も外に設けられたバンプの内端を通り前記基板と略直角に交わる面と前記基板の裏面とが交わる線と前記半導体チップの端部とを結ぶ線の長さをａ（μｍ）、前記半導体チップの一辺の長さをｂ（μｍ）としたときに、ａ≦ｃ≦ｂ／４である関係を満たすことを特徴とする半導体装置。
【請求項４】
請求項２または３に記載の半導体装置において、
前記領域における厚さと前記中央部における厚さとの差は、２００μｍ以上５００μｍ以下であることを特徴とする半導体装置。
【請求項５】
請求項２乃至４いずれかに記載の半導体装置において、
前記領域における厚さが、前記半導体チップの中央部方向へ向けて漸増する領域を有することを特徴とする半導体装置。
【請求項６】
請求項１乃至５いずれかに記載の半導体装置において、
前記複数のバンプを覆うように、前記基板上面と前記半導体チップ素子形成面との間に樹脂が備えられることを特徴とする半導体装置。
【請求項７】
基板と半導体チップとを用意する工程と、
前記半導体チップ表面に複数のバンプを設ける工程と、
前記基板上面と前記半導体チップの前記複数のバンプが形成された面とが接するように前記基板上に前記半導体チップを設ける工程と、
前記半導体チップ裏面の外周縁を選択的に除去し、段差を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２００６−７３８４３（Ｐ２００６−７３８４３Ａ）
【公開日】平成１８年３月１６日（２００６．３．１６）
【国際特許分類】
【出願番号】特願２００４−２５６５１９（Ｐ２００４−２５６５１９）
【出願日】平成１６年９月３日（２００４．９．３）
【出願人】（３０２０６２９３１）ＮＥＣエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成１８年３月１６日（２００６．３．１６）
【国際特許分類】
【出願日】平成１６年９月３日（２００４．９．３）
【出願人】（３０２０６２９３１）ＮＥＣエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]