半導体装置および半導体装置の製造方法
【課題】配線やビアの構成材料として銅を含む半導体装置の信頼性を高める。
【解決手段】半導体装置１００は、半導体基板（不図示）と、その上に形成された第１の絶縁層１０２と、第１の絶縁層１０２上に形成され、銅を主成分として含むビア１０４（第１の金属膜１０８）と、第１の絶縁層１０２上に第１の金属膜１０８に接して設けられ、Ｒｕ、ＴａまたはＴｉを含む第４の層１１８ａ、Ｗを含む第５の層１１８ｂ、およびＲｕ、ＴａまたはＴｉを含む第６の層１１８ｃがこの順で形成された第２のバリアメタル膜１１８と、第２のバリアメタル膜１１８上に第６の層１１８ｃに接して設けられ、銅を主成分として含む第２の金属膜１２０とを含む。
【解決手段】半導体装置１００は、半導体基板（不図示）と、その上に形成された第１の絶縁層１０２と、第１の絶縁層１０２上に形成され、銅を主成分として含むビア１０４（第１の金属膜１０８）と、第１の絶縁層１０２上に第１の金属膜１０８に接して設けられ、Ｒｕ、ＴａまたはＴｉを含む第４の層１１８ａ、Ｗを含む第５の層１１８ｂ、およびＲｕ、ＴａまたはＴｉを含む第６の層１１８ｃがこの順で形成された第２のバリアメタル膜１１８と、第２のバリアメタル膜１１８上に第６の層１１８ｃに接して設けられ、銅を主成分として含む第２の金属膜１２０とを含む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置および半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、半導体装置の高速化に対する要請から、配線材料として銅等の低抵抗材料が利用されるようになってきた。配線材料として銅を用いた場合、銅が絶縁層中に拡散するのを防ぐために、銅配線の周囲に拡散防止層（バリアメタル膜）が形成される。
【０００３】
配線の微細化が進むと半導体装置においてバリアメタル膜が占める割合が多くなり、その材料・特性を適切に選択することが重要になる。配線間の抵抗を抑えるためには、バリアメタル膜を低抵抗材料で構成するとともに、できるだけバリアメタル膜の膜厚を薄くすることが好ましい。
【０００４】
特許文献１には、タンタル材料、チタン材料、またはタングステン材料を拡散防止層に使用した構成が開示されている。また、当該文献には、拡散防止層上にＲｕ、Ｒｅ、Ｎｉ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔからなる群から選択されるいずれか一種、またはこの金属を５０％以上含有する合金から形成された接着層が形成された構成が開示されている。当該文献には、拡散防止層上に銅層を形成するために、化学蒸着法により液体形態の銅材料を使用すると、拡散防止層とその上に形成された銅層間の接着性が低下すると記載されている。これは、拡散防止層としてタンタル系合金、チタン系合金、タングステン系合金等を用いた場合、これらの金属が、層間に存在する炭素等の不純物と反応して炭化物を形成することが原因とされている。そのため、このような炭化物を形成しない金属を接着層に用いることにより、銅層との接着性が向上することが期待できる、とされている。
非特許文献１には、バリアメタル膜としてＷＮｘＣｙを用いることにより、エレクトロマイグレーション耐性が向上することが記載されている。
【特許文献１】特表２００５−５１３８１３号公報
【非特許文献１】S. Smith et. al., "The Application of ALD WNxCy As a Copper Diffusion Barrier", Proceedings of the IITC2003, p.135-137
【発明の開示】
【発明が解決しようとする課題】
【０００５】
近年、銅配線のストレスマイグレーションの発生が問題となりつつある。銅を配線材料として用いた場合、ストレスマイグレーションにより、たとえば下層配線と上層のビアとの界面において、ボイド（空洞）が発生してしまうことがある。このようなボイドが形成されると、配線間の接続不良が引き起こされて半導体装置の歩留が低下したり、長期間の使用により半導体装置が不安定になるという問題が生じる。特許文献１に記載の技術では、このような問題を解決することができない。
【課題を解決するための手段】
【０００６】
本発明によれば、
半導体基板と、
前記半導体基板上に形成された絶縁膜と、
前記絶縁膜上に形成され、銅を主成分として含む第１の金属膜と、
絶縁膜上に前記第１の金属膜に接して設けられ、Ｒｕ、ＴａまたはＴｉを含む第１の層、Ｗを含む第２の層、およびＲｕ、ＴａまたはＴｉを含む第３の層がこの順で形成されたバリアメタル膜と、
前記バリアメタル膜上に前記第３の層に接して設けられ、銅を主成分として含む第２の金属膜と、
を含む半導体装置が提供される。
【０００７】
バリアメタル膜の材料としてＷ系材料を用いることにより、非特許文献１に記載されたように、エレクトロマイグレーション耐性を向上させることができる。本発明によれば、バリアメタル膜をＷを含む第２の層で構成するとともに、第２の層と第１の金属膜との間にＲｕ、ＴａまたはＴｉを含む第１の層が設けられるので、第１の金属膜とバリアメタル膜の密着性を良好にすることができる。これにより、配線のエレクトロマイグレーション耐性を高めるとともに、ストレスマイグレーション耐性を高めることができる。
【０００８】
また、配線材料として銅を用いるとともにバリアメタル膜の材料としてＷ系材料を用いると、配線を形成する際のＣＭＰ（化学的機械的研磨：chemical mechanical polishing）処理時に、腐食が生じるという課題がある。このような、腐食が発生すると、配線形成に不良が生じ、抵抗の上昇や歩留まりの低下という問題が起こる。本発明によれば、Ｗを含む第２の層の上にＲｕ、ＴａまたはＴｉを含む第３の層が設けられるので、ＣＭＰ処理時に第２の層が保護され、腐食が生じるのを防ぐことができる。これにより、配線形成の不良を防ぎ、抵抗の上昇や歩留まりの低下を防ぐことができる。
【０００９】
本発明によれば、
半導体基板と、
前記半導体基板上に形成された絶縁膜と、
前記絶縁膜上に形成され、銅を主成分として含む第１の金属膜と、
絶縁膜上に前記第１の金属膜に接して設けられた第１の層、Ｗを含む第２の層および前記第２の層とは異なる材料により構成された第３の層がこの順で形成されたバリアメタル膜と、
前記バリアメタル膜上に前記第３の層に接して設けられ、銅を主成分として含む第２の金属膜と、
を含み、
前記第１の層は、前記第２の層を構成する材料よりも銅との密着性が高い材料により構成された半導体装置が提供される。
【００１０】
これにより、配線のエレクトロマイグレーション耐性を高めるとともに、ストレスマイグレーション耐性を高めることができる。
【００１１】
本発明の半導体装置において、前記第３の層は、前記第２の層を構成する材料よりも、銅との間の電極電位差が小さい材料により構成することができる。
【００１２】
ＣＭＰ処理時に腐食が生じる現象は、以下の理由が一因であると考えられる。ＣＭＰ用研磨液に電解質が溶け込んでいる場合に、銅により構成された金属膜とＷ系材料により構成されたバリアメタル膜とが接した状態でＣＭＰ用研磨液にさらされると、両者の標準電極電位の差異により局部電池が形成される。そのため、両者に電流が流れガルバニック腐食が生じると考えられる。第２の金属膜とバリアメタル膜の第２の層との間に銅との電極電位差が小さい材料により構成された第３の層を設けることにより、ガルバニック腐食の生成を防ぐことができる。これにより、配線形成の不良を防ぎ、抵抗の上昇や歩留まりの低下を防ぐことができる。
【００１３】
本発明によれば、
半導体基板上に形成された、銅を主成分として含む第１の金属膜上に、絶縁膜を形成する工程と、
前記絶縁膜に、前記第１の金属膜に達する凹部を形成する工程と、
前記凹部内に、Ｒｕ、ＴａまたはＴｉを含む第１の層、Ｗを含む第２の層、およびＲｕ、ＴａまたはＴｉを含む第３の層をこの順で形成して前記凹部の一部を埋め込むバリアメタル膜を形成する工程と、
前記凹部を埋め込むように、前記バリアメタル膜上に銅を主成分として含む第２の金属膜を形成する工程と、
前記凹部外部に露出した前記第２の金属膜および前記バリアメタル膜をＣＭＰにより除去する工程と、
を含む半導体装置の製造方法が提供される。
【００１４】
これにより、半導体装置の信頼性を高めることができる。
【００１５】
なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置の間で変換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１６】
本発明によれば、配線やビアの構成材料として銅を含む半導体装置の信頼性を高めることができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１８】
図１は、本実施の形態における半導体装置の構成の一部を示す断面図である。
半導体装置１００は、半導体基板（不図示）、その上に形成された第１の絶縁層１０２、その上に形成されたエッチング阻止膜１１０、その上に形成された第２の絶縁層１１２およびその上に形成された保護絶縁膜１１４を含む。半導体装置１００は、さらに、第１の絶縁層１０２に形成されたビア１０４およびビア１０４の上にビア１０４に接続して設けられた配線１２２を含む。ビア１０４は、第１の金属膜１０８およびその周囲に形成された第１のバリアメタル膜１０６を含む。配線１２２は、第２の金属膜１２０およびその周囲に形成された第２のバリアメタル膜１１８を含む。第１の金属膜１０８および第２の金属膜１２０は、銅を主成分として含む。ここで、第１の金属膜は、たとえばビア１０４とすることができる。この場合、第２の金属膜は、配線１２２とすることができる。また、第１の金属膜を配線、第２の金属膜をビアとすることもできる。
【００１９】
本実施の形態において、第１のバリアメタル膜１０６および第２のバリアメタル膜１１８は、それぞれ３層構造を有する。第１のバリアメタル膜１０６は、第１の層１０６ａ、第１の層１０６ａと異なる材料により構成された第２の層１０６ｂおよび第２の層１０６ｂと異なる材料により構成された第３の層１０６ｃがこの順で積層された構造を有する。第２のバリアメタル膜１１８は、第１の金属膜１０８に接続して設けられた第４の層１１８ａ、第４の層１１８ａと異なる材料により構成された第５の層１１８ｂおよび第５の層１１８ｂと異なる材料により構成された第６の層１１８ｃがこの順で積層された構造を有する。
【００２０】
第２の層１０６ｂおよび第５の層１１８ｂは、Ｗ（タングステン）を含む材料により構成することができる。第２の層１０６ｂおよび第５の層１１８ｂは、たとえば、Ｗ、ＷＮまたはＷＮＣにより構成することができる。第２の層１０６ｂおよび第５の層１１８ｂをＷを含む材料により構成することにより、ビア１０４や配線１２２のエレクトロマイグレーション耐性を高めることができる。
【００２１】
第１の層１０６ａは、第２の層１０６ｂを構成する材料よりも銅との密着性が高い材料により構成することができる。第３の層１０６ｃは、第２の層１０６ｂを構成する材料よりも、銅との間でガルバニック腐食が生じにくい材料により構成することができる。
【００２２】
第１の層１０６ａおよび第３の層１０６ｃは、たとえば、Ｒｕ、ＴａまたはＴｉを含む材料により構成することができる。第１の層１０６ａおよび第３の層１０６ｃは、たとえば、Ｒｕ、ＴａまたはＴｉの合金、窒化物、または窒炭化物により構成することができる。第１の層１０６ａおよび第３の層１０６ｃは、同じ材料により構成することもでき、異なる材料により構成することもできる。
【００２３】
また、第４の層１１８ａおよび第６の層１１８ｃは、第１の層１０６ａおよび第３の層１０６ｃと同様の材料により構成することができる。第２のバリアメタル膜１１８の構成例として、以下のようにすることができる。
（１）第４の層１１８ａ／第５の層１１８ｂ／第６の層１１８ｃ：Ｔａ／ＷＮＣ／Ｔａ；
（２）第４の層１１８ａ／第５の層１１８ｂ／第６の層１１８ｃ：Ｔａ／ＷＮＣ／Ｒｕ；
（３）第４の層１１８ａ／第５の層１１８ｂ／第６の層１１８ｃ：Ｒｕ／ＷＮＣ／Ｒｕ。これらは例示であり、種々の組合せとすることができる。
【００２４】
第２の絶縁層１１２は、低誘電率膜により構成することができる。第２の絶縁層１１２は、たとえば、ＳｉＯＣにより構成することができる。第１の絶縁層１０２は、シリコン酸化膜や第２の絶縁層１１２と同様の低誘電率膜により構成することができる。なお、ここでは図示していないが、第１の絶縁層１０２は、エッチング阻止膜や保護絶縁膜を含む構成とすることもできる。
【００２５】
エッチング阻止膜１１０は、ＳｉＣ、ＳｉＣＮ、ＳｉＯＣ、またはＳｉＯＮにより構成することができる。保護絶縁膜１１４は、配線１２２を形成する際のＣＭＰ時に第２の絶縁層１１２を保護する機能を有する。保護絶縁膜１１４は、たとえば、シリコン酸化膜により構成することができる。
【００２６】
次に、図１に示した半導体装置１００の製造手順を説明する。図２および図３は、半導体装置１００の製造手順を示す工程断面図である。
まず、半導体基板（不図示）上に第１の絶縁層１０２を形成する。つづいて、第１の絶縁層１０２にビアホールを形成し、ビアホール内に第１のバリアメタル膜１０６を形成する。次いで、ビアホール内に、第１のバリアメタル膜１０６上に第１の金属膜１０８を形成する。第１のバリアメタル膜１０６および第１の金属膜１０８の形成方法は、後述する第２のバリアメタル膜１１８および第２の金属膜１２０の形成方法と同様である。その後、ビアホール外部に露出した第１の金属膜１０８および第１のバリアメタル膜１０６をＣＭＰにより除去してビア１０４を形成する。
【００２７】
つづいて、ビア１０４上に、エッチング阻止膜１１０、第２の絶縁層１１２および保護絶縁膜１１４をＣＶＤ法により成膜する。これにより、図２（ａ）に示した構造が得られる。ここで、エッチング阻止膜１１０はＳｉＣＮ、第２の絶縁層１１２はＳｉＯＣ、保護絶縁膜１１４はＳｉＯ２により構成することができる。
【００２８】
次いで、既知のリソグラフィ技術およびドライエッチングにより、保護絶縁膜１１４、第２の絶縁層１１２、およびエッチング阻止膜１１０に配線溝１１６を形成する（図２（ｂ））。これにより、ビア１０４が露出される。
【００２９】
その後、半導体基板の全面にＡＬＤ（Atomic Layer Deposition）法またはＰＶＤ（Physical Vapor Deposition）法により、第４の層１１８ａ（膜厚約２〜１０ｎｍ）を形成する。つづいて、第４の層１１８ａ上に、ＡＬＤ法により第５の層１１８ｂ（膜厚約２〜１０ｎｍ）を形成する。次いで、第５の層１１８ｂ上に、ＡＬＤ法またはＰＶＤ法により、第６の層１１８ｃ（膜厚約２〜１０ｎｍ）を形成する（図２（ｃ））。
【００３０】
その後、第６の層１１８ｃ上に、スパッタリング法等のＰＶＤ法により銅めっきのシード層として銅膜を約３５ｎｍ〜７５ｎｍ成膜する。これにより、配線溝１１６が部分的に埋め込まれる。つづいて、めっき法により銅膜を形成して第２の金属膜１２０を形成し、配線溝１１６を埋め込む（図３（ａ））。めっき法で形成される銅膜の膜厚は、約５００ｎｍとすることができる。
【００３１】
つづいて、ＣＭＰにより配線溝１１６の外部に露出した第２の金属膜１２０および第２のバリアメタル膜１１８を除去する。これにより、配線１２２が形成される（図３（ｂ））。
【００３２】
本実施の形態において、Ｗ系材料で形成された第５の層１１８ｂの上部には第６の層１１８ｃが形成されている。そのため、ＣＭＰ処理時にＣＭＰ用研磨液に電解質が溶け込んでいた場合でも、第５の層１１８ｂが第６の層１１８ｃにより保護されるため、ガルバニック腐食を防ぐことができる。このような観点からは、第６の層１１８ｃは、Ｗ系材料よりも銅との電極電位差が小さい材料により構成することが好ましい。第３の層１０６ｃも同様である。
【００３３】
次いで、配線１２２上にキャップ絶縁膜１２４を形成する。キャップ絶縁膜１２４は、たとえばＳｉＣＮにより構成することができる。
【００３４】
以上の処理を繰り返すことにより、多層配線構造を形成することができる。
【００３５】
本実施の形態において、下層のビア１０４の第１の金属膜１０８は、第４の層１１８ａが形成されている。これにより、ビア１０４の第１の金属膜１０８と第２のバリアメタル膜１１８との密着性を向上することができる。そのため、ビア１０４における銅の移動を固定することができ、配線形成後の熱処理時等にビア１０４と配線１２２との間にボイドが生じるのを防ぐことができる。このため、配線とビアとの間の断線の発生を防ぐことができ、半導体装置１００の信頼性を向上させることができる。
【００３６】
さらに、第２のバリアメタル膜１１８において、Ｗ系材料で形成された第５の層１１８ｂが第６の層１１８ｃにより保護されるため、ＣＭＰ処理時にガルバニック腐食が発生するのを抑えることができる。これにより、半導体装置１００の信頼性をさらに向上させることができる。
【００３７】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
【００３８】
以上の実施の形態においては、シングルダマシン法で配線を形成する例を示したが、本発明はデュアルダマシン法で配線を形成する場合にも適用することができる。
【００３９】
以上の実施の形態において、銅めっきのシード層をスパッタリング法等のＰＶＤ法により形成する手順を示したが、シード層は、ＣＶＤ法等他の方法で形成することもできる。
【図面の簡単な説明】
【００４０】
【図１】本発明の実施の形態における半導体装置の構成の一部を示す断面図である。
【図２】図１に示した半導体装置の製造手順を示す工程断面図である。
【図３】図１に示した半導体装置の製造手順を示す工程断面図である。
【符号の説明】
【００４１】
１００ 半導体装置
１０２ 第１の絶縁層
１０４ ビア
１０６ 第１のバリアメタル膜
１０６ａ 第１の層
１０６ｂ 第２の層
１０６ｃ 第３の層
１０８ 第１の金属膜
１１０ エッチング阻止膜
１１２ 第２の絶縁層
１１４ 保護絶縁膜
１１８ 第２のバリアメタル膜
１１８ａ 第４の層
１１８ｂ 第５の層
１１８ｃ 第６の層
１２０ 第２の金属膜
１２２ 配線
１２４ キャップ絶縁膜
【技術分野】
【０００１】
本発明は、半導体装置および半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、半導体装置の高速化に対する要請から、配線材料として銅等の低抵抗材料が利用されるようになってきた。配線材料として銅を用いた場合、銅が絶縁層中に拡散するのを防ぐために、銅配線の周囲に拡散防止層（バリアメタル膜）が形成される。
【０００３】
配線の微細化が進むと半導体装置においてバリアメタル膜が占める割合が多くなり、その材料・特性を適切に選択することが重要になる。配線間の抵抗を抑えるためには、バリアメタル膜を低抵抗材料で構成するとともに、できるだけバリアメタル膜の膜厚を薄くすることが好ましい。
【０００４】
特許文献１には、タンタル材料、チタン材料、またはタングステン材料を拡散防止層に使用した構成が開示されている。また、当該文献には、拡散防止層上にＲｕ、Ｒｅ、Ｎｉ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔからなる群から選択されるいずれか一種、またはこの金属を５０％以上含有する合金から形成された接着層が形成された構成が開示されている。当該文献には、拡散防止層上に銅層を形成するために、化学蒸着法により液体形態の銅材料を使用すると、拡散防止層とその上に形成された銅層間の接着性が低下すると記載されている。これは、拡散防止層としてタンタル系合金、チタン系合金、タングステン系合金等を用いた場合、これらの金属が、層間に存在する炭素等の不純物と反応して炭化物を形成することが原因とされている。そのため、このような炭化物を形成しない金属を接着層に用いることにより、銅層との接着性が向上することが期待できる、とされている。
非特許文献１には、バリアメタル膜としてＷＮｘＣｙを用いることにより、エレクトロマイグレーション耐性が向上することが記載されている。
【特許文献１】特表２００５−５１３８１３号公報
【非特許文献１】S. Smith et. al., "The Application of ALD WNxCy As a Copper Diffusion Barrier", Proceedings of the IITC2003, p.135-137
【発明の開示】
【発明が解決しようとする課題】
【０００５】
近年、銅配線のストレスマイグレーションの発生が問題となりつつある。銅を配線材料として用いた場合、ストレスマイグレーションにより、たとえば下層配線と上層のビアとの界面において、ボイド（空洞）が発生してしまうことがある。このようなボイドが形成されると、配線間の接続不良が引き起こされて半導体装置の歩留が低下したり、長期間の使用により半導体装置が不安定になるという問題が生じる。特許文献１に記載の技術では、このような問題を解決することができない。
【課題を解決するための手段】
【０００６】
本発明によれば、
半導体基板と、
前記半導体基板上に形成された絶縁膜と、
前記絶縁膜上に形成され、銅を主成分として含む第１の金属膜と、
絶縁膜上に前記第１の金属膜に接して設けられ、Ｒｕ、ＴａまたはＴｉを含む第１の層、Ｗを含む第２の層、およびＲｕ、ＴａまたはＴｉを含む第３の層がこの順で形成されたバリアメタル膜と、
前記バリアメタル膜上に前記第３の層に接して設けられ、銅を主成分として含む第２の金属膜と、
を含む半導体装置が提供される。
【０００７】
バリアメタル膜の材料としてＷ系材料を用いることにより、非特許文献１に記載されたように、エレクトロマイグレーション耐性を向上させることができる。本発明によれば、バリアメタル膜をＷを含む第２の層で構成するとともに、第２の層と第１の金属膜との間にＲｕ、ＴａまたはＴｉを含む第１の層が設けられるので、第１の金属膜とバリアメタル膜の密着性を良好にすることができる。これにより、配線のエレクトロマイグレーション耐性を高めるとともに、ストレスマイグレーション耐性を高めることができる。
【０００８】
また、配線材料として銅を用いるとともにバリアメタル膜の材料としてＷ系材料を用いると、配線を形成する際のＣＭＰ（化学的機械的研磨：chemical mechanical polishing）処理時に、腐食が生じるという課題がある。このような、腐食が発生すると、配線形成に不良が生じ、抵抗の上昇や歩留まりの低下という問題が起こる。本発明によれば、Ｗを含む第２の層の上にＲｕ、ＴａまたはＴｉを含む第３の層が設けられるので、ＣＭＰ処理時に第２の層が保護され、腐食が生じるのを防ぐことができる。これにより、配線形成の不良を防ぎ、抵抗の上昇や歩留まりの低下を防ぐことができる。
【０００９】
本発明によれば、
半導体基板と、
前記半導体基板上に形成された絶縁膜と、
前記絶縁膜上に形成され、銅を主成分として含む第１の金属膜と、
絶縁膜上に前記第１の金属膜に接して設けられた第１の層、Ｗを含む第２の層および前記第２の層とは異なる材料により構成された第３の層がこの順で形成されたバリアメタル膜と、
前記バリアメタル膜上に前記第３の層に接して設けられ、銅を主成分として含む第２の金属膜と、
を含み、
前記第１の層は、前記第２の層を構成する材料よりも銅との密着性が高い材料により構成された半導体装置が提供される。
【００１０】
これにより、配線のエレクトロマイグレーション耐性を高めるとともに、ストレスマイグレーション耐性を高めることができる。
【００１１】
本発明の半導体装置において、前記第３の層は、前記第２の層を構成する材料よりも、銅との間の電極電位差が小さい材料により構成することができる。
【００１２】
ＣＭＰ処理時に腐食が生じる現象は、以下の理由が一因であると考えられる。ＣＭＰ用研磨液に電解質が溶け込んでいる場合に、銅により構成された金属膜とＷ系材料により構成されたバリアメタル膜とが接した状態でＣＭＰ用研磨液にさらされると、両者の標準電極電位の差異により局部電池が形成される。そのため、両者に電流が流れガルバニック腐食が生じると考えられる。第２の金属膜とバリアメタル膜の第２の層との間に銅との電極電位差が小さい材料により構成された第３の層を設けることにより、ガルバニック腐食の生成を防ぐことができる。これにより、配線形成の不良を防ぎ、抵抗の上昇や歩留まりの低下を防ぐことができる。
【００１３】
本発明によれば、
半導体基板上に形成された、銅を主成分として含む第１の金属膜上に、絶縁膜を形成する工程と、
前記絶縁膜に、前記第１の金属膜に達する凹部を形成する工程と、
前記凹部内に、Ｒｕ、ＴａまたはＴｉを含む第１の層、Ｗを含む第２の層、およびＲｕ、ＴａまたはＴｉを含む第３の層をこの順で形成して前記凹部の一部を埋め込むバリアメタル膜を形成する工程と、
前記凹部を埋め込むように、前記バリアメタル膜上に銅を主成分として含む第２の金属膜を形成する工程と、
前記凹部外部に露出した前記第２の金属膜および前記バリアメタル膜をＣＭＰにより除去する工程と、
を含む半導体装置の製造方法が提供される。
【００１４】
これにより、半導体装置の信頼性を高めることができる。
【００１５】
なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置の間で変換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１６】
本発明によれば、配線やビアの構成材料として銅を含む半導体装置の信頼性を高めることができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１８】
図１は、本実施の形態における半導体装置の構成の一部を示す断面図である。
半導体装置１００は、半導体基板（不図示）、その上に形成された第１の絶縁層１０２、その上に形成されたエッチング阻止膜１１０、その上に形成された第２の絶縁層１１２およびその上に形成された保護絶縁膜１１４を含む。半導体装置１００は、さらに、第１の絶縁層１０２に形成されたビア１０４およびビア１０４の上にビア１０４に接続して設けられた配線１２２を含む。ビア１０４は、第１の金属膜１０８およびその周囲に形成された第１のバリアメタル膜１０６を含む。配線１２２は、第２の金属膜１２０およびその周囲に形成された第２のバリアメタル膜１１８を含む。第１の金属膜１０８および第２の金属膜１２０は、銅を主成分として含む。ここで、第１の金属膜は、たとえばビア１０４とすることができる。この場合、第２の金属膜は、配線１２２とすることができる。また、第１の金属膜を配線、第２の金属膜をビアとすることもできる。
【００１９】
本実施の形態において、第１のバリアメタル膜１０６および第２のバリアメタル膜１１８は、それぞれ３層構造を有する。第１のバリアメタル膜１０６は、第１の層１０６ａ、第１の層１０６ａと異なる材料により構成された第２の層１０６ｂおよび第２の層１０６ｂと異なる材料により構成された第３の層１０６ｃがこの順で積層された構造を有する。第２のバリアメタル膜１１８は、第１の金属膜１０８に接続して設けられた第４の層１１８ａ、第４の層１１８ａと異なる材料により構成された第５の層１１８ｂおよび第５の層１１８ｂと異なる材料により構成された第６の層１１８ｃがこの順で積層された構造を有する。
【００２０】
第２の層１０６ｂおよび第５の層１１８ｂは、Ｗ（タングステン）を含む材料により構成することができる。第２の層１０６ｂおよび第５の層１１８ｂは、たとえば、Ｗ、ＷＮまたはＷＮＣにより構成することができる。第２の層１０６ｂおよび第５の層１１８ｂをＷを含む材料により構成することにより、ビア１０４や配線１２２のエレクトロマイグレーション耐性を高めることができる。
【００２１】
第１の層１０６ａは、第２の層１０６ｂを構成する材料よりも銅との密着性が高い材料により構成することができる。第３の層１０６ｃは、第２の層１０６ｂを構成する材料よりも、銅との間でガルバニック腐食が生じにくい材料により構成することができる。
【００２２】
第１の層１０６ａおよび第３の層１０６ｃは、たとえば、Ｒｕ、ＴａまたはＴｉを含む材料により構成することができる。第１の層１０６ａおよび第３の層１０６ｃは、たとえば、Ｒｕ、ＴａまたはＴｉの合金、窒化物、または窒炭化物により構成することができる。第１の層１０６ａおよび第３の層１０６ｃは、同じ材料により構成することもでき、異なる材料により構成することもできる。
【００２３】
また、第４の層１１８ａおよび第６の層１１８ｃは、第１の層１０６ａおよび第３の層１０６ｃと同様の材料により構成することができる。第２のバリアメタル膜１１８の構成例として、以下のようにすることができる。
（１）第４の層１１８ａ／第５の層１１８ｂ／第６の層１１８ｃ：Ｔａ／ＷＮＣ／Ｔａ；
（２）第４の層１１８ａ／第５の層１１８ｂ／第６の層１１８ｃ：Ｔａ／ＷＮＣ／Ｒｕ；
（３）第４の層１１８ａ／第５の層１１８ｂ／第６の層１１８ｃ：Ｒｕ／ＷＮＣ／Ｒｕ。これらは例示であり、種々の組合せとすることができる。
【００２４】
第２の絶縁層１１２は、低誘電率膜により構成することができる。第２の絶縁層１１２は、たとえば、ＳｉＯＣにより構成することができる。第１の絶縁層１０２は、シリコン酸化膜や第２の絶縁層１１２と同様の低誘電率膜により構成することができる。なお、ここでは図示していないが、第１の絶縁層１０２は、エッチング阻止膜や保護絶縁膜を含む構成とすることもできる。
【００２５】
エッチング阻止膜１１０は、ＳｉＣ、ＳｉＣＮ、ＳｉＯＣ、またはＳｉＯＮにより構成することができる。保護絶縁膜１１４は、配線１２２を形成する際のＣＭＰ時に第２の絶縁層１１２を保護する機能を有する。保護絶縁膜１１４は、たとえば、シリコン酸化膜により構成することができる。
【００２６】
次に、図１に示した半導体装置１００の製造手順を説明する。図２および図３は、半導体装置１００の製造手順を示す工程断面図である。
まず、半導体基板（不図示）上に第１の絶縁層１０２を形成する。つづいて、第１の絶縁層１０２にビアホールを形成し、ビアホール内に第１のバリアメタル膜１０６を形成する。次いで、ビアホール内に、第１のバリアメタル膜１０６上に第１の金属膜１０８を形成する。第１のバリアメタル膜１０６および第１の金属膜１０８の形成方法は、後述する第２のバリアメタル膜１１８および第２の金属膜１２０の形成方法と同様である。その後、ビアホール外部に露出した第１の金属膜１０８および第１のバリアメタル膜１０６をＣＭＰにより除去してビア１０４を形成する。
【００２７】
つづいて、ビア１０４上に、エッチング阻止膜１１０、第２の絶縁層１１２および保護絶縁膜１１４をＣＶＤ法により成膜する。これにより、図２（ａ）に示した構造が得られる。ここで、エッチング阻止膜１１０はＳｉＣＮ、第２の絶縁層１１２はＳｉＯＣ、保護絶縁膜１１４はＳｉＯ２により構成することができる。
【００２８】
次いで、既知のリソグラフィ技術およびドライエッチングにより、保護絶縁膜１１４、第２の絶縁層１１２、およびエッチング阻止膜１１０に配線溝１１６を形成する（図２（ｂ））。これにより、ビア１０４が露出される。
【００２９】
その後、半導体基板の全面にＡＬＤ（Atomic Layer Deposition）法またはＰＶＤ（Physical Vapor Deposition）法により、第４の層１１８ａ（膜厚約２〜１０ｎｍ）を形成する。つづいて、第４の層１１８ａ上に、ＡＬＤ法により第５の層１１８ｂ（膜厚約２〜１０ｎｍ）を形成する。次いで、第５の層１１８ｂ上に、ＡＬＤ法またはＰＶＤ法により、第６の層１１８ｃ（膜厚約２〜１０ｎｍ）を形成する（図２（ｃ））。
【００３０】
その後、第６の層１１８ｃ上に、スパッタリング法等のＰＶＤ法により銅めっきのシード層として銅膜を約３５ｎｍ〜７５ｎｍ成膜する。これにより、配線溝１１６が部分的に埋め込まれる。つづいて、めっき法により銅膜を形成して第２の金属膜１２０を形成し、配線溝１１６を埋め込む（図３（ａ））。めっき法で形成される銅膜の膜厚は、約５００ｎｍとすることができる。
【００３１】
つづいて、ＣＭＰにより配線溝１１６の外部に露出した第２の金属膜１２０および第２のバリアメタル膜１１８を除去する。これにより、配線１２２が形成される（図３（ｂ））。
【００３２】
本実施の形態において、Ｗ系材料で形成された第５の層１１８ｂの上部には第６の層１１８ｃが形成されている。そのため、ＣＭＰ処理時にＣＭＰ用研磨液に電解質が溶け込んでいた場合でも、第５の層１１８ｂが第６の層１１８ｃにより保護されるため、ガルバニック腐食を防ぐことができる。このような観点からは、第６の層１１８ｃは、Ｗ系材料よりも銅との電極電位差が小さい材料により構成することが好ましい。第３の層１０６ｃも同様である。
【００３３】
次いで、配線１２２上にキャップ絶縁膜１２４を形成する。キャップ絶縁膜１２４は、たとえばＳｉＣＮにより構成することができる。
【００３４】
以上の処理を繰り返すことにより、多層配線構造を形成することができる。
【００３５】
本実施の形態において、下層のビア１０４の第１の金属膜１０８は、第４の層１１８ａが形成されている。これにより、ビア１０４の第１の金属膜１０８と第２のバリアメタル膜１１８との密着性を向上することができる。そのため、ビア１０４における銅の移動を固定することができ、配線形成後の熱処理時等にビア１０４と配線１２２との間にボイドが生じるのを防ぐことができる。このため、配線とビアとの間の断線の発生を防ぐことができ、半導体装置１００の信頼性を向上させることができる。
【００３６】
さらに、第２のバリアメタル膜１１８において、Ｗ系材料で形成された第５の層１１８ｂが第６の層１１８ｃにより保護されるため、ＣＭＰ処理時にガルバニック腐食が発生するのを抑えることができる。これにより、半導体装置１００の信頼性をさらに向上させることができる。
【００３７】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
【００３８】
以上の実施の形態においては、シングルダマシン法で配線を形成する例を示したが、本発明はデュアルダマシン法で配線を形成する場合にも適用することができる。
【００３９】
以上の実施の形態において、銅めっきのシード層をスパッタリング法等のＰＶＤ法により形成する手順を示したが、シード層は、ＣＶＤ法等他の方法で形成することもできる。
【図面の簡単な説明】
【００４０】
【図１】本発明の実施の形態における半導体装置の構成の一部を示す断面図である。
【図２】図１に示した半導体装置の製造手順を示す工程断面図である。
【図３】図１に示した半導体装置の製造手順を示す工程断面図である。
【符号の説明】
【００４１】
１００ 半導体装置
１０２ 第１の絶縁層
１０４ ビア
１０６ 第１のバリアメタル膜
１０６ａ 第１の層
１０６ｂ 第２の層
１０６ｃ 第３の層
１０８ 第１の金属膜
１１０ エッチング阻止膜
１１２ 第２の絶縁層
１１４ 保護絶縁膜
１１８ 第２のバリアメタル膜
１１８ａ 第４の層
１１８ｂ 第５の層
１１８ｃ 第６の層
１２０ 第２の金属膜
１２２ 配線
１２４ キャップ絶縁膜
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に形成された絶縁膜と、
前記絶縁膜上に形成され、銅を主成分として含む第１の金属膜と、
前記絶縁膜上に前記第１の金属膜に接して設けられ、Ｒｕ、ＴａまたはＴｉを含む第１の層、Ｗを含む第２の層、およびＲｕ、ＴａまたはＴｉを含む第３の層がこの順で形成されたバリアメタル膜と、
前記バリアメタル膜上に前記第３の層に接して設けられ、銅を主成分として含む第２の金属膜と、
を含む半導体装置。
【請求項２】
半導体基板と、
前記半導体基板上に形成された絶縁膜と、
前記絶縁膜上に形成され、銅を主成分として含む第１の金属膜と、
前記絶縁膜上に前記第１の金属膜に接して設けられた第１の層、Ｗを含む第２の層および前記第２の層とは異なる材料により構成された第３の層がこの順で形成されたバリアメタル膜と、
前記バリアメタル膜上に前記第３の層に接して設けられ、銅を主成分として含む第２の金属膜と、
を含み、
前記第１の層は、前記第２の層を構成する材料よりも銅との密着性が高い材料により構成された半導体装置。
【請求項３】
請求項２に記載の半導体装置において、
前記第１の層および前記第３の層は、ぞれぞれ、Ｒｕ、ＴａまたはＴｉを含む材料により構成された半導体装置。
【請求項４】
請求項１から３いずれかに記載の半導体装置において、
前記第２の層は、Ｗ、ＷＮまたはＷＮＣにより構成された半導体装置。
【請求項５】
半導体基板上に形成された、銅を主成分として含む第１の金属膜上に、絶縁膜を形成する工程と、
前記絶縁膜に、前記第１の金属膜に達する凹部を形成する工程と、
前記凹部内に、Ｒｕ、ＴａまたはＴｉを含む第１の層、Ｗを含む第２の層、およびＲｕ、ＴａまたはＴｉを含む第３の層をこの順で形成して前記凹部の一部を埋め込むバリアメタル膜を形成する工程と、
前記凹部を埋め込むように、前記バリアメタル膜上に銅を主成分として含む第２の金属膜を形成する工程と、
前記凹部外部に露出した前記第２の金属膜および前記バリアメタル膜をＣＭＰにより除去する工程と、
を含む半導体装置の製造方法。
【請求項６】
請求項５に記載の半導体装置の製造方法において、
前記ＣＭＰにより除去する工程において、電解質を含む研磨液を用いて前記第２の金属膜および前記バリアメタル膜を除去する半導体装置の製造方法。
【請求項７】
請求項５または６に記載の半導体装置の製造方法において、
前記第２の金属膜を形成する工程は、ＰＶＤ法によりシード銅膜を形成する工程と、めっき法により銅膜を形成する工程と、を含む半導体装置の製造方法。
【請求項１】
半導体基板と、
前記半導体基板上に形成された絶縁膜と、
前記絶縁膜上に形成され、銅を主成分として含む第１の金属膜と、
前記絶縁膜上に前記第１の金属膜に接して設けられ、Ｒｕ、ＴａまたはＴｉを含む第１の層、Ｗを含む第２の層、およびＲｕ、ＴａまたはＴｉを含む第３の層がこの順で形成されたバリアメタル膜と、
前記バリアメタル膜上に前記第３の層に接して設けられ、銅を主成分として含む第２の金属膜と、
を含む半導体装置。
【請求項２】
半導体基板と、
前記半導体基板上に形成された絶縁膜と、
前記絶縁膜上に形成され、銅を主成分として含む第１の金属膜と、
前記絶縁膜上に前記第１の金属膜に接して設けられた第１の層、Ｗを含む第２の層および前記第２の層とは異なる材料により構成された第３の層がこの順で形成されたバリアメタル膜と、
前記バリアメタル膜上に前記第３の層に接して設けられ、銅を主成分として含む第２の金属膜と、
を含み、
前記第１の層は、前記第２の層を構成する材料よりも銅との密着性が高い材料により構成された半導体装置。
【請求項３】
請求項２に記載の半導体装置において、
前記第１の層および前記第３の層は、ぞれぞれ、Ｒｕ、ＴａまたはＴｉを含む材料により構成された半導体装置。
【請求項４】
請求項１から３いずれかに記載の半導体装置において、
前記第２の層は、Ｗ、ＷＮまたはＷＮＣにより構成された半導体装置。
【請求項５】
半導体基板上に形成された、銅を主成分として含む第１の金属膜上に、絶縁膜を形成する工程と、
前記絶縁膜に、前記第１の金属膜に達する凹部を形成する工程と、
前記凹部内に、Ｒｕ、ＴａまたはＴｉを含む第１の層、Ｗを含む第２の層、およびＲｕ、ＴａまたはＴｉを含む第３の層をこの順で形成して前記凹部の一部を埋め込むバリアメタル膜を形成する工程と、
前記凹部を埋め込むように、前記バリアメタル膜上に銅を主成分として含む第２の金属膜を形成する工程と、
前記凹部外部に露出した前記第２の金属膜および前記バリアメタル膜をＣＭＰにより除去する工程と、
を含む半導体装置の製造方法。
【請求項６】
請求項５に記載の半導体装置の製造方法において、
前記ＣＭＰにより除去する工程において、電解質を含む研磨液を用いて前記第２の金属膜および前記バリアメタル膜を除去する半導体装置の製造方法。
【請求項７】
請求項５または６に記載の半導体装置の製造方法において、
前記第２の金属膜を形成する工程は、ＰＶＤ法によりシード銅膜を形成する工程と、めっき法により銅膜を形成する工程と、を含む半導体装置の製造方法。
【図１】
【図２】
【図３】
【図２】
【図３】
【公開番号】特開２００７−１８０３１３（Ｐ２００７−１８０３１３Ａ）
【公開日】平成１９年７月１２日（２００７．７．１２）
【国際特許分類】
【出願番号】特願２００５−３７７８６２（Ｐ２００５−３７７８６２）
【出願日】平成１７年１２月２８日（２００５．１２．２８）
【出願人】（３０２０６２９３１）ＮＥＣエレクトロニクス株式会社 (8,021)
【出願人】（０００２２７９７３）日本エー・エス・エム株式会社 (68)
【Ｆターム（参考）】
【公開日】平成１９年７月１２日（２００７．７．１２）
【国際特許分類】
【出願日】平成１７年１２月２８日（２００５．１２．２８）
【出願人】（３０２０６２９３１）ＮＥＣエレクトロニクス株式会社 (8,021)
【出願人】（０００２２７９７３）日本エー・エス・エム株式会社 (68)
【Ｆターム（参考）】
[ Back to top ]