半導体装置および配線基板、ならびにそれらの製造方法
【課題】ソルダーレジスト層とアンダーフィル樹脂との界面で剥離が起こりにくい構造を提供する。
【解決手段】半導体装置１は、配線基板１０、半導体チップ２０、導体バンプ３０、およびアンダーフィル樹脂４０を備えている。配線基板１０は、ソルダーレジスト層１２および応力緩和部１４を有している。ソルダーレジスト層１２の、半導体チップ２０の外周と対向する領域上には、応力緩和部１４が設けられている。応力緩和部１４の材料は、ソルダーレジスト層１２の材料とは相異なる。応力緩和部１４は、ソルダーレジスト層１２およびアンダーフィル樹脂４０が受ける応力を緩和する機能を有する。配線基板１０上には、導体バンプ３０を介して半導体チップ２０が実装されている。配線基板１０と半導体チップ２０との間の間隙には、アンダーフィル樹脂４０が充填されている。
【解決手段】半導体装置１は、配線基板１０、半導体チップ２０、導体バンプ３０、およびアンダーフィル樹脂４０を備えている。配線基板１０は、ソルダーレジスト層１２および応力緩和部１４を有している。ソルダーレジスト層１２の、半導体チップ２０の外周と対向する領域上には、応力緩和部１４が設けられている。応力緩和部１４の材料は、ソルダーレジスト層１２の材料とは相異なる。応力緩和部１４は、ソルダーレジスト層１２およびアンダーフィル樹脂４０が受ける応力を緩和する機能を有する。配線基板１０上には、導体バンプ３０を介して半導体チップ２０が実装されている。配線基板１０と半導体チップ２０との間の間隙には、アンダーフィル樹脂４０が充填されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置および配線基板、ならびにそれらの製造方法に関する。
【背景技術】
【０００２】
図１４は、従来の半導体装置を示す断面図である。半導体装置１００においては、配線基板１１０に半導体チップ１２０が半田バンプ１３０を介して実装されている。配線基板１１０には、ソルダーレジスト層１１２と、半田バンプ１３０に接続された電極パッド１１４とが形成されている。配線基板１１０と半導体チップ１２０との間の間隙には、アンダーフィル樹脂１４０が充填されている。
【０００３】
なお、本発明に関連する先行技術文献としては、特許文献１，２が挙げられる。
【特許文献１】特開２００６−２５３３１５号公報
【特許文献２】特開２００２−１１８２０８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述の半導体装置１００においては、配線基板１１０と半導体チップ１２０との間の熱膨張係数の違いに起因して応力が発生する。この応力は、半導体チップ１２０の外周部付近で特に強くなる。そのため、当該部分においては、ソルダーレジスト層１１２とアンダーフィル樹脂１４０との界面で剥離が起こり易い。図１４には、かかる剥離が上記部分（点線Ｌ１で囲まれた部分）で実際に発生した場合の様子が模式的に示されている。
【課題を解決するための手段】
【０００５】
本発明による半導体装置は、配線基板と、上記配線基板に導体バンプを介して実装された半導体チップとを有する半導体装置であって、上記配線基板に設けられたソルダーレジスト層と、上記ソルダーレジスト層の、上記半導体チップの外周と対向する領域上に設けられ、上記ソルダーレジスト層とは相異なる材料からなる応力緩和部と、上記配線基板と上記半導体チップとの間の間隙に充填されたアンダーフィル樹脂と、を備え、上記応力緩和部は、上記ソルダーレジスト層および上記アンダーフィル樹脂が受ける応力を緩和する機能を有することを特徴とする。
【０００６】
この半導体装置においては、ソルダーレジスト層の半導体チップの外周と対向する領域上に、応力緩和部が設けられている。この応力緩和部により、ソルダーレジスト層およびアンダーフィル樹脂が受ける応力が緩和される。このため、ソルダーレジスト層とアンダーフィル樹脂との界面で剥離が起こりにくくなる。
【０００７】
また、本発明による配線基板は、導体バンプを介して半導体チップが実装される配線基板であって、ソルダーレジスト層と、上記ソルダーレジスト層の、上記半導体チップの外周と対向する領域上に設けられ、上記ソルダーレジスト層とは相異なる材料からなる応力緩和部と、を備えることを特徴とする。
【０００８】
この配線基板においては、ソルダーレジスト層の半導体チップの外周と対向する領域上に、応力緩和部が設けられている。この配線基板が用いられた半導体装置においては、上記応力緩和部により、ソルダーレジスト層およびアンダーフィル樹脂が受ける応力が緩和されるため、ソルダーレジスト層とアンダーフィル樹脂との界面で剥離が起こりにくくなる。
【０００９】
また、本発明による半導体装置の製造方法は、配線基板および半導体チップを有する半導体装置を製造する方法であって、上記配線基板にソルダーレジスト層を形成する工程と、上記ソルダーレジスト層の、上記半導体チップの外周と対向する領域上に、上記ソルダーレジスト層とは相異なる材料からなる応力緩和部を形成する工程と、導体バンプを介して上記配線基板に上記半導体チップを実装する工程と、上記配線基板と上記半導体チップとの間の間隙にアンダーフィル樹脂を充填する工程と、を含み、上記応力緩和部は、上記ソルダーレジスト層および上記アンダーフィル樹脂が受ける応力を緩和する機能を有することを特徴とする。
【００１０】
この製造方法においては、ソルダーレジスト層の半導体チップの外周と対向する領域上に、応力緩和部を形成している。この応力緩和部により、ソルダーレジスト層およびアンダーフィル樹脂が受ける応力が緩和される。このため、当該方法により製造される半導体装置においては、ソルダーレジスト層とアンダーフィル樹脂との界面で剥離が起こりにくくなる。
【００１１】
また、本発明による配線基板の製造方法は、導体バンプを介して半導体チップが実装される配線基板を製造する方法であって、ソルダーレジスト層を形成する工程と、上記ソルダーレジスト層の、上記半導体チップの外周と対向する領域上に、上記ソルダーレジスト層とは相異なる材料からなる応力緩和部を形成する工程と、を含むことを特徴とする。
【００１２】
この製造方法においては、ソルダーレジスト層の半導体チップの外周と対向する領域上に、応力緩和部を形成している。当該方法により製造される配線基板が用いられた半導体装置においては、上記応力緩和部により、ソルダーレジスト層およびアンダーフィル樹脂が受ける応力が緩和されるため、ソルダーレジスト層とアンダーフィル樹脂との界面で剥離が起こりにくくなる。
【発明の効果】
【００１３】
本発明によれば、信頼性の高い半導体装置および配線基板、ならびにそれらの製造方法が実現される。
【発明を実施するための最良の形態】
【００１４】
以下、図面を参照しつつ、本発明の好適な実施形態について詳細に説明する。なお、図面の説明においては、同一要素には同一符号を付し、重複する説明を省略する。
（第１実施形態）
【００１５】
図１および図２は、それぞれ本発明による半導体装置の第１実施形態を示す断面図および平面図である。半導体装置１は、配線基板１０、半導体チップ２０、導体バンプ３０、およびアンダーフィル樹脂４０を備えている。
【００１６】
配線基板１０は、ソルダーレジスト層１２、応力緩和部１４、および電極パッド１６を有している。ソルダーレジスト層１２には、開口部１２ａが形成されている。開口部１２ａは、電極パッド１６上に位置している。本実施形態において電極パッド１６の縁部は、ソルダーレジスト層１２で覆われている。すなわち、配線基板１０においては、ＳＭＤ（Solder Mask Define）構造が実現されている。ソルダーレジスト層１２の材料としては、例えばエポキシ系樹脂を用いることができる。
【００１７】
ソルダーレジスト層１２の、半導体チップ２０の外周と対向する領域（すなわち平面視で当該外周に重なる領域）上には、応力緩和部１４が設けられている。この応力緩和部１４は、ソルダーレジスト層１２およびアンダーフィル樹脂４０が受ける応力を緩和する機能を有する。応力緩和部１４は、樹脂層として構成されている。応力緩和部１４の材料は、ソルダーレジスト層１２の材料とは相異なる。応力緩和部１４の材料としては、例えば、アクリル系樹脂またはシリコーン系樹脂を用いることができる。あるいは、エポキシとアクリルとのハイブリッド樹脂、またはエポキシとシリコーンとのハイブリッド樹脂等も、応力緩和部１４の材料として用いることができる。
【００１８】
応力緩和部１４は、ソルダーレジスト層１２よりも小さな弾性率を有していることが好ましい。ソルダーレジスト層１２および応力緩和部１４の弾性率（ヤング率）の値は、例えば、それぞれ３〜１０ＧＰａおよび０．０１〜３ＧＰａである。
【００１９】
図３は、配線基板１０を示す平面図である。点線Ｌ２は、半導体チップ２０の外周を表している。同図からわかるように、半導体チップ２０の外周の全体に渡って応力緩和部１４が設けられている。また、応力緩和部１４は、電極パッド１６が露出した領域の外側にのみ設けられている。これにより、半導体装置１においては、導体バンプ３０（より具体的には最外周の導体バンプ３０）の外側にのみ、応力緩和部１４が存在している。さらに、同図に示すように、応力緩和部１４の内周には、平面視で角が存在しない。特に本実施形態においては、応力緩和部１４が略一定の幅で形成されており、応力緩和部１４の外周にも平面視で角が存在していない。
【００２０】
図１および図２に戻って、配線基板１０上には、半導体チップ２０がフリップチップ実装されている。つまり、配線基板１０上に、導体バンプ３０を介して半導体チップ２０が実装されている。半導体チップ２０には、ＵＢＭ（Under Bump Metal）２２が設けられている。導体バンプ３０は、このＵＢＭ２２を介して半導体チップ２０中の配線（図示せず）に接続されている。また、配線基板１０と半導体チップ２０との間の間隙には、アンダーフィル樹脂４０が充填されている。半導体チップ２０およびアンダーフィル樹脂４０の弾性率（ヤング率）の値は、例えば、それぞれ１００〜２００ＧＰａおよび５〜１０ＧＰａである。
【００２１】
導体バンプ３０は、上述の開口部１２ａを通じて、電極パッド１６に接続されている。本実施形態においては、導体バンプ３０と電極パッド１６との接触面の面積が、開口部１２ａの底面の面積（電極パッド１６の露出部分の面積）に略等しい。これにより、開口部１２ａの略全体が導体バンプ３０で埋められた構成となっている。導体バンプ３０の材料としては、例えば、半田、銅（Ｃｕ）または金（Ａｕ）を用いることができる。
【００２２】
図４および図５を参照しつつ、本発明による半導体装置の製造方法の一実施形態として、半導体装置１の製造方法の一例を説明する。まず、基材９０上に、開口部１２ａを有するソルダーレジスト層１２を形成する（図１４（ａ））。その後、ソルダーレジスト層１２上に、応力緩和部１４を構成する樹脂１５を塗布する（図１４（ｂ））。本例においては、開口部１２ａを含むソルダーレジスト層１２の全面に、樹脂１５を塗布する。樹脂１５の塗布は、印刷、ディップまたはロールコート等により行うことができる。なお、樹脂１５は、熱硬化性樹脂であることが好ましい。
【００２３】
次に、樹脂１５をパターニングすることにより、応力緩和部１４を形成する。つまり、半導体チップ２０に対向する領域上に位置する部分を残して、樹脂１５を除去する。これにより、配線基板１０が得られる（図４（ｃ））。上記パターニングは、樹脂１５として感光性樹脂を採用した場合であれば、露光および現像等により行うことができる。応力緩和部１４の厚みｔ１は、例えば３０μｍ程度とされる。
【００２４】
続いて、配線基板１０に導体バンプ３０を介して半導体チップ２０を実装する（図５（ａ））。その後、配線基板１０と半導体チップ２０との間の間隙にアンダーフィル樹脂４０を充填する。以上により、半導体装置１が得られる（図５（ｂ））。なお、図１においては、基材９０の図示を省略した。
【００２５】
本実施形態の効果を説明する。本実施形態においては、ソルダーレジスト層１２の半導体チップ２０の外周と対向する領域上に、応力緩和部１４を設けている。この応力緩和部１４により、ソルダーレジスト層１２およびアンダーフィル樹脂４０が受ける応力が緩和される。このため、ソルダーレジスト層１２とアンダーフィル樹脂４０との界面で剥離が起こりにくくなる。
【００２６】
また、導体バンプ３０が受ける応力も応力緩和部１４によって緩和されるため、導体バンプ３０の電極パッド１６に対する接続の信頼性が向上する。特に本実施形態のようにソルダーレジスト層１２の開口部１２ａの略全体が導体バンプ３０で埋められた構成の場合、ソルダーレジスト層１２と導体バンプ３０との間に殆ど隙間がない。したがって、ソルダーレジスト層１２と導体バンプ３０とが互いに離間している場合に比して、ソルダーレジスト層１２から導体バンプ３０へと応力が伝わり易い。それゆえ、上記構成の場合には、導体バンプ３０の接続信頼性を高める上で、応力緩和部１４を設けることが特に有用となる。
【００２７】
さらに、応力緩和部１４の存在により、配線基板１０と半導体チップ２０との間の間隙に注入されたアンダーフィル樹脂４０が、当該間隙の外に流れ出るのを抑制することができる。これにより、アンダーフィル樹脂４０のフィレット形状の小型化を図ることができる。
【００２８】
応力緩和部１４が樹脂層として構成されている。このため、応力緩和部１４を容易に形成することができる。また、応力緩和部１４の弾性率がソルダーレジスト層１２のそれよりも小さい。これにより、応力緩和部１４による応力緩和効果が一層高まる。
【００２９】
平面視で応力緩和部１４の内周に角が存在していない。角が存在すると、そこに応力が集中する。このように特定の箇所に応力が集中すると、その箇所を起点としてクラック等が生じる可能性が高まってしまう。この点、本実施形態においては、応力緩和部１４の内周に角が存在しないため、応力が分散される。このため、クラック等の発生を抑制することができる。さらに、応力緩和部１４の外周にも角が存在しないため、クラック等の発生が一層抑制されている。
【００３０】
また、本実施形態においては、図４（ｂ）および図４（ｃ）で説明したように、ソルダーレジスト層１２の全面に樹脂１５を塗布した後、当該樹脂１５をパターニングして応力緩和部１４を形成している。かかる方法によれば、応力緩和部１４を容易に形成することができる。ただし、図４（ｂ）において、ソルダーレジスト層１２の半導体チップ２０の外周に対向する領域上にのみ、樹脂１５を塗布してもよい。それにより、樹脂１５をパターニングする工程を省略することができる。
（第２実施形態）
【００３１】
図６は、本発明による半導体装置の第２実施形態を示す断面図である。半導体装置２においては、応力緩和部１４が、樹脂層１４ａ（第１の樹脂層）、樹脂層１４ｂ（第２の樹脂層）および樹脂層１４ｃ（第３の樹脂層）によって構成されている。樹脂層１４ａ上に、樹脂層１４ｂおよび樹脂層１４ｃが順に積層されている。樹脂層１４ｂの弾性率は樹脂層１４ａのそれよりも小さく、樹脂層１４ｃの弾性率は樹脂層１４ｂのそれよりも小さい。つまり、樹脂層１４ａの弾性率>樹脂層１４ｂの弾性率>樹脂層１４ｃの弾性率、という関係が成り立っている。半導体装置２のその他の構成は、図１の半導体装置１と同様である。
【００３２】
図７および図８を参照しつつ、半導体装置２の製造方法の一例を説明する。まず、基材９０上に、開口部１２ａを有するソルダーレジスト層１２を形成する。続いて、ソルダーレジスト層１２上に、樹脂層１４ａを形成する（図７（ａ））。樹脂層１４ａは、例えば、第１実施形態の応力緩和部１４と同様の手法で形成することができる（図４（ｂ）および図４（ｃ）参照）。
【００３３】
次に、樹脂層１４ａ上にのみ、樹脂層１４ｂを形成する（図７（ｂ））。樹脂層１４ｂの形成は、例えば、印刷マスクを利用した印刷法によって行うことができる。あるいは、カーテン法によって樹脂層１４ａ上に、選択的に樹脂層１４ｂを形成してもよい。その後、樹脂層１４ｂを熱硬化または光硬化により硬化させる。続いて、樹脂層１４ｂと同様の手法で、樹脂層１４ｃを形成する。これにより、配線基板１０が得られる（図７（ｃ））。
【００３４】
次に、配線基板１０に導体バンプ３０を介して半導体チップ２０を実装する（図８（ａ））。その後、配線基板１０と半導体チップ２０との間の間隙にアンダーフィル樹脂４０を充填する。以上により、半導体装置２が得られる（図８（ｂ））。なお、図６においては、基材９０の図示を省略した。
【００３５】
本実施形態においては、弾性率の相異なる複数の樹脂層（樹脂層１４ａ，１４ｂ，１４ｃ）によって応力緩和部１４を構成することにより、応力緩和部１４の弾性率が半導体チップ２０に近づくにつれて段階的に小さくなるようにしている。これにより、応力緩和部１４による応力緩和効果を一層高めることができる。したがって、ソルダーレジスト層１２とアンダーフィル樹脂４０との界面での剥離がより効果的に抑制されるとともに、導体バンプ３０の接続信頼性が一層向上する。本実施形態のその他の効果は、第１実施形態と同様である。
（第３実施形態）
【００３６】
図９は、本発明による半導体装置の第３実施形態を示す断面図である。半導体装置３においては、応力緩和部１４の上面（樹脂層１４ｃの上面）が粗面である。また、樹脂層１４ａと樹脂層１４ｂとの界面、および樹脂層１４ｂと樹脂層１４ｃとの界面も、粗面である。ここでいう粗面は、Ｒａ値で０．４μｍ以上の粗さを有していることが好ましい。本実施形態において、応力緩和部１４の上面、樹脂層１４ａと樹脂層１４ｂとの界面および樹脂層１４ｂと樹脂層１４ｃとの界面のＲａ値は、何れも０．５〜数μｍ程度である。これに対して、ソルダーレジスト層１２のＲａ値は、０．１〜０．３μｍである。半導体装置３のその他の構成は、図６の半導体装置２と同様である。
【００３７】
図１０および図１１を参照しつつ、半導体装置３の製造方法の一例を説明する。まず、基材９０上に、開口部１２ａを有するソルダーレジスト層１２を形成する。その後、ソルダーレジスト層１２上に、樹脂層１４ａを構成する樹脂１５ａを形成する（図１０（ａ））。樹脂１５ａは、図４（ｂ）の樹脂１５と同様の手法で形成することができる。続いて、樹脂１５ａの表面を粗化する（図１０（ｂ））。この粗化は、例えば、ブラスト処理またはデスミア処理により行うことができる。
【００３８】
次に、樹脂１５ａをパターニングすることにより、樹脂層１４ａを形成する（図１０（ｃ））。樹脂１５ａの表面が粗化されていることに鑑み、このパターニングは、非接触露光および現像等により行うことが好ましい。
【００３９】
その後、樹脂層１４ａと同様の手法で、樹脂層１４ｂおよび樹脂層１４ｃを順に形成する。さらに、配線基板１０に導体バンプ３０を介して半導体チップ２０を実装する（図１１（ａ））。その後、配線基板１０と半導体チップ２０との間の間隙にアンダーフィル樹脂４０を充填する。以上により、半導体装置３が得られる（図１１（ｂ））。なお、図９においては、基材９０の図示を省略した。
【００４０】
本実施形態においては、応力緩和部１４の上面が粗面である。このため、配線基板１０と半導体チップ２０との間の間隙に注入されたアンダーフィル樹脂４０が当該間隙の外に流れ出るのを、応力緩和部１４によって一層効果的に抑制することができる。また、樹脂層１４ａと樹脂層１４ｂとの界面が粗面である。これにより、樹脂層１４ａと樹脂層１４ｂとの間の密着性を向上させることができる。樹脂層１４ｂと樹脂層１４ｃとの界面についても同様である。本実施形態のその他の効果は、第２実施形態と同様である。
【００４１】
本発明は、上記実施形態に限定されるものではなく、様々な変形が可能である。例えば、上記実施形態においては、応力緩和部１４が半導体チップ２０の外周の全体に渡って設けられた例を示した。しかし、応力緩和部１４は、上記外周の一部にのみ設けられていてもよい。その場合であっても、図１２および図１３に示すように、半導体チップ２０の四隅には応力緩和部１４を配置することが好ましい。半導体チップ２０の外周の中でも、四隅では応力が特に強くなるからである。これらの図においても、点線Ｌ２で半導体チップ２０の外周を表している。
【００４２】
図１２の例では、半導体チップ２０の四隅に対向する領域にのみ応力緩和部１４が設けられている。また、図１３の例では、半導体チップ２０の１辺に対向する領域において応力緩和部１４が途切れている。応力緩和部１４が途切れた箇所からアンダーフィル注入を行うことにより、当該注入がし易くなる。
【００４３】
また、上記実施形態においては、導体バンプ３０がソルダーレジスト層１２に接して設けられている例を示した。しかし、導体バンプ３０は、ソルダーレジスト層１２と離間して設けられていてもよい。すなわち、開口部１２ａの底面の面積に比して、導体バンプ３０の電極パッド１６に対する接触面の面積が小さくてもよい。
【００４４】
また、図６および図９においては、応力緩和部１４が３層の樹脂で構成された例を示した。しかし、応力緩和部１４は、２層の樹脂で構成されてもよいし、４層以上の樹脂で構成されてもよい。
【図面の簡単な説明】
【００４５】
【図１】本発明による半導体装置の第１実施形態を示す断面図である。
【図２】本発明による半導体装置の第１実施形態を示す平面図である。
【図３】配線基板を示す平面図である。
【図４】（ａ）〜（ｃ）は、図１の半導体装置の製造方法の一例を示す工程図である。
【図５】（ａ）および（ｂ）は、図１の半導体装置の製造方法の一例を示す工程図である。
【図６】本発明による半導体装置の第２実施形態を示す断面図である。
【図７】（ａ）〜（ｃ）は、図６の半導体装置の製造方法の一例を示す工程図である。
【図８】（ａ）および（ｂ）は図６の半導体装置の製造方法の一例を示す工程図である。
【図９】本発明による半導体装置の第３実施形態を示す断面図である。
【図１０】（ａ）〜（ｃ）は、図９の半導体装置の製造方法の一例を示す工程図である。
【図１１】（ａ）および（ｂ）は図９の半導体装置の製造方法の一例を示す工程図である。
【図１２】実施形態の変形例を説明するための平面図である。
【図１３】実施形態の変形例を説明するための平面図である。
【図１４】従来の半導体装置を示す断面図である。
【符号の説明】
【００４６】
１ 半導体装置
２ 半導体装置
３ 半導体装置
１０ 配線基板
１２ ソルダーレジスト層
１２ａ 開口部
１４ 応力緩和部
１４ａ 樹脂層
１４ｂ 樹脂層
１４ｃ 樹脂層
１５ 樹脂
１５ａ 樹脂
１６ 電極パッド
２０ 半導体チップ
２２ ＵＢＭ
３０ 導体バンプ
４０ アンダーフィル樹脂
９０ 基材
【技術分野】
【０００１】
本発明は、半導体装置および配線基板、ならびにそれらの製造方法に関する。
【背景技術】
【０００２】
図１４は、従来の半導体装置を示す断面図である。半導体装置１００においては、配線基板１１０に半導体チップ１２０が半田バンプ１３０を介して実装されている。配線基板１１０には、ソルダーレジスト層１１２と、半田バンプ１３０に接続された電極パッド１１４とが形成されている。配線基板１１０と半導体チップ１２０との間の間隙には、アンダーフィル樹脂１４０が充填されている。
【０００３】
なお、本発明に関連する先行技術文献としては、特許文献１，２が挙げられる。
【特許文献１】特開２００６−２５３３１５号公報
【特許文献２】特開２００２−１１８２０８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述の半導体装置１００においては、配線基板１１０と半導体チップ１２０との間の熱膨張係数の違いに起因して応力が発生する。この応力は、半導体チップ１２０の外周部付近で特に強くなる。そのため、当該部分においては、ソルダーレジスト層１１２とアンダーフィル樹脂１４０との界面で剥離が起こり易い。図１４には、かかる剥離が上記部分（点線Ｌ１で囲まれた部分）で実際に発生した場合の様子が模式的に示されている。
【課題を解決するための手段】
【０００５】
本発明による半導体装置は、配線基板と、上記配線基板に導体バンプを介して実装された半導体チップとを有する半導体装置であって、上記配線基板に設けられたソルダーレジスト層と、上記ソルダーレジスト層の、上記半導体チップの外周と対向する領域上に設けられ、上記ソルダーレジスト層とは相異なる材料からなる応力緩和部と、上記配線基板と上記半導体チップとの間の間隙に充填されたアンダーフィル樹脂と、を備え、上記応力緩和部は、上記ソルダーレジスト層および上記アンダーフィル樹脂が受ける応力を緩和する機能を有することを特徴とする。
【０００６】
この半導体装置においては、ソルダーレジスト層の半導体チップの外周と対向する領域上に、応力緩和部が設けられている。この応力緩和部により、ソルダーレジスト層およびアンダーフィル樹脂が受ける応力が緩和される。このため、ソルダーレジスト層とアンダーフィル樹脂との界面で剥離が起こりにくくなる。
【０００７】
また、本発明による配線基板は、導体バンプを介して半導体チップが実装される配線基板であって、ソルダーレジスト層と、上記ソルダーレジスト層の、上記半導体チップの外周と対向する領域上に設けられ、上記ソルダーレジスト層とは相異なる材料からなる応力緩和部と、を備えることを特徴とする。
【０００８】
この配線基板においては、ソルダーレジスト層の半導体チップの外周と対向する領域上に、応力緩和部が設けられている。この配線基板が用いられた半導体装置においては、上記応力緩和部により、ソルダーレジスト層およびアンダーフィル樹脂が受ける応力が緩和されるため、ソルダーレジスト層とアンダーフィル樹脂との界面で剥離が起こりにくくなる。
【０００９】
また、本発明による半導体装置の製造方法は、配線基板および半導体チップを有する半導体装置を製造する方法であって、上記配線基板にソルダーレジスト層を形成する工程と、上記ソルダーレジスト層の、上記半導体チップの外周と対向する領域上に、上記ソルダーレジスト層とは相異なる材料からなる応力緩和部を形成する工程と、導体バンプを介して上記配線基板に上記半導体チップを実装する工程と、上記配線基板と上記半導体チップとの間の間隙にアンダーフィル樹脂を充填する工程と、を含み、上記応力緩和部は、上記ソルダーレジスト層および上記アンダーフィル樹脂が受ける応力を緩和する機能を有することを特徴とする。
【００１０】
この製造方法においては、ソルダーレジスト層の半導体チップの外周と対向する領域上に、応力緩和部を形成している。この応力緩和部により、ソルダーレジスト層およびアンダーフィル樹脂が受ける応力が緩和される。このため、当該方法により製造される半導体装置においては、ソルダーレジスト層とアンダーフィル樹脂との界面で剥離が起こりにくくなる。
【００１１】
また、本発明による配線基板の製造方法は、導体バンプを介して半導体チップが実装される配線基板を製造する方法であって、ソルダーレジスト層を形成する工程と、上記ソルダーレジスト層の、上記半導体チップの外周と対向する領域上に、上記ソルダーレジスト層とは相異なる材料からなる応力緩和部を形成する工程と、を含むことを特徴とする。
【００１２】
この製造方法においては、ソルダーレジスト層の半導体チップの外周と対向する領域上に、応力緩和部を形成している。当該方法により製造される配線基板が用いられた半導体装置においては、上記応力緩和部により、ソルダーレジスト層およびアンダーフィル樹脂が受ける応力が緩和されるため、ソルダーレジスト層とアンダーフィル樹脂との界面で剥離が起こりにくくなる。
【発明の効果】
【００１３】
本発明によれば、信頼性の高い半導体装置および配線基板、ならびにそれらの製造方法が実現される。
【発明を実施するための最良の形態】
【００１４】
以下、図面を参照しつつ、本発明の好適な実施形態について詳細に説明する。なお、図面の説明においては、同一要素には同一符号を付し、重複する説明を省略する。
（第１実施形態）
【００１５】
図１および図２は、それぞれ本発明による半導体装置の第１実施形態を示す断面図および平面図である。半導体装置１は、配線基板１０、半導体チップ２０、導体バンプ３０、およびアンダーフィル樹脂４０を備えている。
【００１６】
配線基板１０は、ソルダーレジスト層１２、応力緩和部１４、および電極パッド１６を有している。ソルダーレジスト層１２には、開口部１２ａが形成されている。開口部１２ａは、電極パッド１６上に位置している。本実施形態において電極パッド１６の縁部は、ソルダーレジスト層１２で覆われている。すなわち、配線基板１０においては、ＳＭＤ（Solder Mask Define）構造が実現されている。ソルダーレジスト層１２の材料としては、例えばエポキシ系樹脂を用いることができる。
【００１７】
ソルダーレジスト層１２の、半導体チップ２０の外周と対向する領域（すなわち平面視で当該外周に重なる領域）上には、応力緩和部１４が設けられている。この応力緩和部１４は、ソルダーレジスト層１２およびアンダーフィル樹脂４０が受ける応力を緩和する機能を有する。応力緩和部１４は、樹脂層として構成されている。応力緩和部１４の材料は、ソルダーレジスト層１２の材料とは相異なる。応力緩和部１４の材料としては、例えば、アクリル系樹脂またはシリコーン系樹脂を用いることができる。あるいは、エポキシとアクリルとのハイブリッド樹脂、またはエポキシとシリコーンとのハイブリッド樹脂等も、応力緩和部１４の材料として用いることができる。
【００１８】
応力緩和部１４は、ソルダーレジスト層１２よりも小さな弾性率を有していることが好ましい。ソルダーレジスト層１２および応力緩和部１４の弾性率（ヤング率）の値は、例えば、それぞれ３〜１０ＧＰａおよび０．０１〜３ＧＰａである。
【００１９】
図３は、配線基板１０を示す平面図である。点線Ｌ２は、半導体チップ２０の外周を表している。同図からわかるように、半導体チップ２０の外周の全体に渡って応力緩和部１４が設けられている。また、応力緩和部１４は、電極パッド１６が露出した領域の外側にのみ設けられている。これにより、半導体装置１においては、導体バンプ３０（より具体的には最外周の導体バンプ３０）の外側にのみ、応力緩和部１４が存在している。さらに、同図に示すように、応力緩和部１４の内周には、平面視で角が存在しない。特に本実施形態においては、応力緩和部１４が略一定の幅で形成されており、応力緩和部１４の外周にも平面視で角が存在していない。
【００２０】
図１および図２に戻って、配線基板１０上には、半導体チップ２０がフリップチップ実装されている。つまり、配線基板１０上に、導体バンプ３０を介して半導体チップ２０が実装されている。半導体チップ２０には、ＵＢＭ（Under Bump Metal）２２が設けられている。導体バンプ３０は、このＵＢＭ２２を介して半導体チップ２０中の配線（図示せず）に接続されている。また、配線基板１０と半導体チップ２０との間の間隙には、アンダーフィル樹脂４０が充填されている。半導体チップ２０およびアンダーフィル樹脂４０の弾性率（ヤング率）の値は、例えば、それぞれ１００〜２００ＧＰａおよび５〜１０ＧＰａである。
【００２１】
導体バンプ３０は、上述の開口部１２ａを通じて、電極パッド１６に接続されている。本実施形態においては、導体バンプ３０と電極パッド１６との接触面の面積が、開口部１２ａの底面の面積（電極パッド１６の露出部分の面積）に略等しい。これにより、開口部１２ａの略全体が導体バンプ３０で埋められた構成となっている。導体バンプ３０の材料としては、例えば、半田、銅（Ｃｕ）または金（Ａｕ）を用いることができる。
【００２２】
図４および図５を参照しつつ、本発明による半導体装置の製造方法の一実施形態として、半導体装置１の製造方法の一例を説明する。まず、基材９０上に、開口部１２ａを有するソルダーレジスト層１２を形成する（図１４（ａ））。その後、ソルダーレジスト層１２上に、応力緩和部１４を構成する樹脂１５を塗布する（図１４（ｂ））。本例においては、開口部１２ａを含むソルダーレジスト層１２の全面に、樹脂１５を塗布する。樹脂１５の塗布は、印刷、ディップまたはロールコート等により行うことができる。なお、樹脂１５は、熱硬化性樹脂であることが好ましい。
【００２３】
次に、樹脂１５をパターニングすることにより、応力緩和部１４を形成する。つまり、半導体チップ２０に対向する領域上に位置する部分を残して、樹脂１５を除去する。これにより、配線基板１０が得られる（図４（ｃ））。上記パターニングは、樹脂１５として感光性樹脂を採用した場合であれば、露光および現像等により行うことができる。応力緩和部１４の厚みｔ１は、例えば３０μｍ程度とされる。
【００２４】
続いて、配線基板１０に導体バンプ３０を介して半導体チップ２０を実装する（図５（ａ））。その後、配線基板１０と半導体チップ２０との間の間隙にアンダーフィル樹脂４０を充填する。以上により、半導体装置１が得られる（図５（ｂ））。なお、図１においては、基材９０の図示を省略した。
【００２５】
本実施形態の効果を説明する。本実施形態においては、ソルダーレジスト層１２の半導体チップ２０の外周と対向する領域上に、応力緩和部１４を設けている。この応力緩和部１４により、ソルダーレジスト層１２およびアンダーフィル樹脂４０が受ける応力が緩和される。このため、ソルダーレジスト層１２とアンダーフィル樹脂４０との界面で剥離が起こりにくくなる。
【００２６】
また、導体バンプ３０が受ける応力も応力緩和部１４によって緩和されるため、導体バンプ３０の電極パッド１６に対する接続の信頼性が向上する。特に本実施形態のようにソルダーレジスト層１２の開口部１２ａの略全体が導体バンプ３０で埋められた構成の場合、ソルダーレジスト層１２と導体バンプ３０との間に殆ど隙間がない。したがって、ソルダーレジスト層１２と導体バンプ３０とが互いに離間している場合に比して、ソルダーレジスト層１２から導体バンプ３０へと応力が伝わり易い。それゆえ、上記構成の場合には、導体バンプ３０の接続信頼性を高める上で、応力緩和部１４を設けることが特に有用となる。
【００２７】
さらに、応力緩和部１４の存在により、配線基板１０と半導体チップ２０との間の間隙に注入されたアンダーフィル樹脂４０が、当該間隙の外に流れ出るのを抑制することができる。これにより、アンダーフィル樹脂４０のフィレット形状の小型化を図ることができる。
【００２８】
応力緩和部１４が樹脂層として構成されている。このため、応力緩和部１４を容易に形成することができる。また、応力緩和部１４の弾性率がソルダーレジスト層１２のそれよりも小さい。これにより、応力緩和部１４による応力緩和効果が一層高まる。
【００２９】
平面視で応力緩和部１４の内周に角が存在していない。角が存在すると、そこに応力が集中する。このように特定の箇所に応力が集中すると、その箇所を起点としてクラック等が生じる可能性が高まってしまう。この点、本実施形態においては、応力緩和部１４の内周に角が存在しないため、応力が分散される。このため、クラック等の発生を抑制することができる。さらに、応力緩和部１４の外周にも角が存在しないため、クラック等の発生が一層抑制されている。
【００３０】
また、本実施形態においては、図４（ｂ）および図４（ｃ）で説明したように、ソルダーレジスト層１２の全面に樹脂１５を塗布した後、当該樹脂１５をパターニングして応力緩和部１４を形成している。かかる方法によれば、応力緩和部１４を容易に形成することができる。ただし、図４（ｂ）において、ソルダーレジスト層１２の半導体チップ２０の外周に対向する領域上にのみ、樹脂１５を塗布してもよい。それにより、樹脂１５をパターニングする工程を省略することができる。
（第２実施形態）
【００３１】
図６は、本発明による半導体装置の第２実施形態を示す断面図である。半導体装置２においては、応力緩和部１４が、樹脂層１４ａ（第１の樹脂層）、樹脂層１４ｂ（第２の樹脂層）および樹脂層１４ｃ（第３の樹脂層）によって構成されている。樹脂層１４ａ上に、樹脂層１４ｂおよび樹脂層１４ｃが順に積層されている。樹脂層１４ｂの弾性率は樹脂層１４ａのそれよりも小さく、樹脂層１４ｃの弾性率は樹脂層１４ｂのそれよりも小さい。つまり、樹脂層１４ａの弾性率>樹脂層１４ｂの弾性率>樹脂層１４ｃの弾性率、という関係が成り立っている。半導体装置２のその他の構成は、図１の半導体装置１と同様である。
【００３２】
図７および図８を参照しつつ、半導体装置２の製造方法の一例を説明する。まず、基材９０上に、開口部１２ａを有するソルダーレジスト層１２を形成する。続いて、ソルダーレジスト層１２上に、樹脂層１４ａを形成する（図７（ａ））。樹脂層１４ａは、例えば、第１実施形態の応力緩和部１４と同様の手法で形成することができる（図４（ｂ）および図４（ｃ）参照）。
【００３３】
次に、樹脂層１４ａ上にのみ、樹脂層１４ｂを形成する（図７（ｂ））。樹脂層１４ｂの形成は、例えば、印刷マスクを利用した印刷法によって行うことができる。あるいは、カーテン法によって樹脂層１４ａ上に、選択的に樹脂層１４ｂを形成してもよい。その後、樹脂層１４ｂを熱硬化または光硬化により硬化させる。続いて、樹脂層１４ｂと同様の手法で、樹脂層１４ｃを形成する。これにより、配線基板１０が得られる（図７（ｃ））。
【００３４】
次に、配線基板１０に導体バンプ３０を介して半導体チップ２０を実装する（図８（ａ））。その後、配線基板１０と半導体チップ２０との間の間隙にアンダーフィル樹脂４０を充填する。以上により、半導体装置２が得られる（図８（ｂ））。なお、図６においては、基材９０の図示を省略した。
【００３５】
本実施形態においては、弾性率の相異なる複数の樹脂層（樹脂層１４ａ，１４ｂ，１４ｃ）によって応力緩和部１４を構成することにより、応力緩和部１４の弾性率が半導体チップ２０に近づくにつれて段階的に小さくなるようにしている。これにより、応力緩和部１４による応力緩和効果を一層高めることができる。したがって、ソルダーレジスト層１２とアンダーフィル樹脂４０との界面での剥離がより効果的に抑制されるとともに、導体バンプ３０の接続信頼性が一層向上する。本実施形態のその他の効果は、第１実施形態と同様である。
（第３実施形態）
【００３６】
図９は、本発明による半導体装置の第３実施形態を示す断面図である。半導体装置３においては、応力緩和部１４の上面（樹脂層１４ｃの上面）が粗面である。また、樹脂層１４ａと樹脂層１４ｂとの界面、および樹脂層１４ｂと樹脂層１４ｃとの界面も、粗面である。ここでいう粗面は、Ｒａ値で０．４μｍ以上の粗さを有していることが好ましい。本実施形態において、応力緩和部１４の上面、樹脂層１４ａと樹脂層１４ｂとの界面および樹脂層１４ｂと樹脂層１４ｃとの界面のＲａ値は、何れも０．５〜数μｍ程度である。これに対して、ソルダーレジスト層１２のＲａ値は、０．１〜０．３μｍである。半導体装置３のその他の構成は、図６の半導体装置２と同様である。
【００３７】
図１０および図１１を参照しつつ、半導体装置３の製造方法の一例を説明する。まず、基材９０上に、開口部１２ａを有するソルダーレジスト層１２を形成する。その後、ソルダーレジスト層１２上に、樹脂層１４ａを構成する樹脂１５ａを形成する（図１０（ａ））。樹脂１５ａは、図４（ｂ）の樹脂１５と同様の手法で形成することができる。続いて、樹脂１５ａの表面を粗化する（図１０（ｂ））。この粗化は、例えば、ブラスト処理またはデスミア処理により行うことができる。
【００３８】
次に、樹脂１５ａをパターニングすることにより、樹脂層１４ａを形成する（図１０（ｃ））。樹脂１５ａの表面が粗化されていることに鑑み、このパターニングは、非接触露光および現像等により行うことが好ましい。
【００３９】
その後、樹脂層１４ａと同様の手法で、樹脂層１４ｂおよび樹脂層１４ｃを順に形成する。さらに、配線基板１０に導体バンプ３０を介して半導体チップ２０を実装する（図１１（ａ））。その後、配線基板１０と半導体チップ２０との間の間隙にアンダーフィル樹脂４０を充填する。以上により、半導体装置３が得られる（図１１（ｂ））。なお、図９においては、基材９０の図示を省略した。
【００４０】
本実施形態においては、応力緩和部１４の上面が粗面である。このため、配線基板１０と半導体チップ２０との間の間隙に注入されたアンダーフィル樹脂４０が当該間隙の外に流れ出るのを、応力緩和部１４によって一層効果的に抑制することができる。また、樹脂層１４ａと樹脂層１４ｂとの界面が粗面である。これにより、樹脂層１４ａと樹脂層１４ｂとの間の密着性を向上させることができる。樹脂層１４ｂと樹脂層１４ｃとの界面についても同様である。本実施形態のその他の効果は、第２実施形態と同様である。
【００４１】
本発明は、上記実施形態に限定されるものではなく、様々な変形が可能である。例えば、上記実施形態においては、応力緩和部１４が半導体チップ２０の外周の全体に渡って設けられた例を示した。しかし、応力緩和部１４は、上記外周の一部にのみ設けられていてもよい。その場合であっても、図１２および図１３に示すように、半導体チップ２０の四隅には応力緩和部１４を配置することが好ましい。半導体チップ２０の外周の中でも、四隅では応力が特に強くなるからである。これらの図においても、点線Ｌ２で半導体チップ２０の外周を表している。
【００４２】
図１２の例では、半導体チップ２０の四隅に対向する領域にのみ応力緩和部１４が設けられている。また、図１３の例では、半導体チップ２０の１辺に対向する領域において応力緩和部１４が途切れている。応力緩和部１４が途切れた箇所からアンダーフィル注入を行うことにより、当該注入がし易くなる。
【００４３】
また、上記実施形態においては、導体バンプ３０がソルダーレジスト層１２に接して設けられている例を示した。しかし、導体バンプ３０は、ソルダーレジスト層１２と離間して設けられていてもよい。すなわち、開口部１２ａの底面の面積に比して、導体バンプ３０の電極パッド１６に対する接触面の面積が小さくてもよい。
【００４４】
また、図６および図９においては、応力緩和部１４が３層の樹脂で構成された例を示した。しかし、応力緩和部１４は、２層の樹脂で構成されてもよいし、４層以上の樹脂で構成されてもよい。
【図面の簡単な説明】
【００４５】
【図１】本発明による半導体装置の第１実施形態を示す断面図である。
【図２】本発明による半導体装置の第１実施形態を示す平面図である。
【図３】配線基板を示す平面図である。
【図４】（ａ）〜（ｃ）は、図１の半導体装置の製造方法の一例を示す工程図である。
【図５】（ａ）および（ｂ）は、図１の半導体装置の製造方法の一例を示す工程図である。
【図６】本発明による半導体装置の第２実施形態を示す断面図である。
【図７】（ａ）〜（ｃ）は、図６の半導体装置の製造方法の一例を示す工程図である。
【図８】（ａ）および（ｂ）は図６の半導体装置の製造方法の一例を示す工程図である。
【図９】本発明による半導体装置の第３実施形態を示す断面図である。
【図１０】（ａ）〜（ｃ）は、図９の半導体装置の製造方法の一例を示す工程図である。
【図１１】（ａ）および（ｂ）は図９の半導体装置の製造方法の一例を示す工程図である。
【図１２】実施形態の変形例を説明するための平面図である。
【図１３】実施形態の変形例を説明するための平面図である。
【図１４】従来の半導体装置を示す断面図である。
【符号の説明】
【００４６】
１ 半導体装置
２ 半導体装置
３ 半導体装置
１０ 配線基板
１２ ソルダーレジスト層
１２ａ 開口部
１４ 応力緩和部
１４ａ 樹脂層
１４ｂ 樹脂層
１４ｃ 樹脂層
１５ 樹脂
１５ａ 樹脂
１６ 電極パッド
２０ 半導体チップ
２２ ＵＢＭ
３０ 導体バンプ
４０ アンダーフィル樹脂
９０ 基材
【特許請求の範囲】
【請求項１】
配線基板と、前記配線基板に導体バンプを介して実装された半導体チップとを有する半導体装置であって、
前記配線基板に設けられたソルダーレジスト層と、
前記ソルダーレジスト層の、前記半導体チップの外周と対向する領域上に設けられ、前記ソルダーレジスト層とは相異なる材料からなる応力緩和部と、
前記配線基板と前記半導体チップとの間の間隙に充填されたアンダーフィル樹脂と、を備え、
前記応力緩和部は、前記ソルダーレジスト層および前記アンダーフィル樹脂が受ける応力を緩和する機能を有することを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記応力緩和部は、樹脂層として構成されている半導体装置。
【請求項３】
請求項１または２に記載の半導体装置において、
前記応力緩和部の弾性率は、前記ソルダーレジスト層の弾性率よりも小さい半導体装置。
【請求項４】
請求項１乃至３いずれかに記載の半導体装置において、
平面視で、前記応力緩和部の内周には角が存在しない半導体装置。
【請求項５】
請求項１乃至４いずれかに記載の半導体装置において、
前記応力緩和部は、第１の樹脂層と、前記第１の樹脂層上に設けられた第２の樹脂層とを含んでいる半導体装置。
【請求項６】
請求項５に記載の半導体装置において、
前記第２の樹脂層の弾性率は、前記第１の樹脂層の弾性率よりも小さい半導体装置。
【請求項７】
請求項５または６に記載の半導体装置において、
前記第１の樹脂層と前記第２の樹脂層との界面は、粗面である半導体装置。
【請求項８】
請求項１乃至７いずれかに記載の半導体装置において、
前記応力緩和部の上面は、粗面である半導体装置。
【請求項９】
請求項１乃至８いずれかに記載の半導体装置において、
前記応力緩和部は、前記導体バンプの外側にのみ設けられている半導体装置。
【請求項１０】
導体バンプを介して半導体チップが実装される配線基板であって、
ソルダーレジスト層と、
前記ソルダーレジスト層の、前記半導体チップの外周と対向する領域上に設けられ、前記ソルダーレジスト層とは相異なる材料からなる応力緩和部と、
を備えることを特徴とする配線基板。
【請求項１１】
配線基板および半導体チップを有する半導体装置を製造する方法であって、
前記配線基板にソルダーレジスト層を形成する工程と、
前記ソルダーレジスト層の、前記半導体チップの外周と対向する領域上に、前記ソルダーレジスト層とは相異なる材料からなる応力緩和部を形成する工程と、
導体バンプを介して前記配線基板に前記半導体チップを実装する工程と、
前記配線基板と前記半導体チップとの間の間隙にアンダーフィル樹脂を充填する工程と、を含み、
前記応力緩和部は、前記ソルダーレジスト層および前記アンダーフィル樹脂が受ける応力を緩和する機能を有することを特徴とする半導体装置の製造方法。
【請求項１２】
請求項１１に記載の半導体装置の製造方法において、
前記応力緩和部を形成する工程は、
前記ソルダーレジスト層上に、前記応力緩和部を構成する樹脂を塗布する工程と、
前記領域上に位置する部分を残して、前記樹脂を除去する工程と、を含む半導体装置の製造方法。
【請求項１３】
請求項１１に記載の半導体装置の製造方法において、
前記応力緩和部を形成する工程は、
前記ソルダーレジスト層の前記領域上にのみ、前記応力緩和部を構成する樹脂を塗布する工程を含む半導体装置の製造方法。
【請求項１４】
導体バンプを介して半導体チップが実装される配線基板を製造する方法であって、
ソルダーレジスト層を形成する工程と、
前記ソルダーレジスト層の、前記半導体チップの外周と対向する領域上に、前記ソルダーレジスト層とは相異なる材料からなる応力緩和部を形成する工程と、
を含むことを特徴とする配線基板の製造方法。
【請求項１】
配線基板と、前記配線基板に導体バンプを介して実装された半導体チップとを有する半導体装置であって、
前記配線基板に設けられたソルダーレジスト層と、
前記ソルダーレジスト層の、前記半導体チップの外周と対向する領域上に設けられ、前記ソルダーレジスト層とは相異なる材料からなる応力緩和部と、
前記配線基板と前記半導体チップとの間の間隙に充填されたアンダーフィル樹脂と、を備え、
前記応力緩和部は、前記ソルダーレジスト層および前記アンダーフィル樹脂が受ける応力を緩和する機能を有することを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記応力緩和部は、樹脂層として構成されている半導体装置。
【請求項３】
請求項１または２に記載の半導体装置において、
前記応力緩和部の弾性率は、前記ソルダーレジスト層の弾性率よりも小さい半導体装置。
【請求項４】
請求項１乃至３いずれかに記載の半導体装置において、
平面視で、前記応力緩和部の内周には角が存在しない半導体装置。
【請求項５】
請求項１乃至４いずれかに記載の半導体装置において、
前記応力緩和部は、第１の樹脂層と、前記第１の樹脂層上に設けられた第２の樹脂層とを含んでいる半導体装置。
【請求項６】
請求項５に記載の半導体装置において、
前記第２の樹脂層の弾性率は、前記第１の樹脂層の弾性率よりも小さい半導体装置。
【請求項７】
請求項５または６に記載の半導体装置において、
前記第１の樹脂層と前記第２の樹脂層との界面は、粗面である半導体装置。
【請求項８】
請求項１乃至７いずれかに記載の半導体装置において、
前記応力緩和部の上面は、粗面である半導体装置。
【請求項９】
請求項１乃至８いずれかに記載の半導体装置において、
前記応力緩和部は、前記導体バンプの外側にのみ設けられている半導体装置。
【請求項１０】
導体バンプを介して半導体チップが実装される配線基板であって、
ソルダーレジスト層と、
前記ソルダーレジスト層の、前記半導体チップの外周と対向する領域上に設けられ、前記ソルダーレジスト層とは相異なる材料からなる応力緩和部と、
を備えることを特徴とする配線基板。
【請求項１１】
配線基板および半導体チップを有する半導体装置を製造する方法であって、
前記配線基板にソルダーレジスト層を形成する工程と、
前記ソルダーレジスト層の、前記半導体チップの外周と対向する領域上に、前記ソルダーレジスト層とは相異なる材料からなる応力緩和部を形成する工程と、
導体バンプを介して前記配線基板に前記半導体チップを実装する工程と、
前記配線基板と前記半導体チップとの間の間隙にアンダーフィル樹脂を充填する工程と、を含み、
前記応力緩和部は、前記ソルダーレジスト層および前記アンダーフィル樹脂が受ける応力を緩和する機能を有することを特徴とする半導体装置の製造方法。
【請求項１２】
請求項１１に記載の半導体装置の製造方法において、
前記応力緩和部を形成する工程は、
前記ソルダーレジスト層上に、前記応力緩和部を構成する樹脂を塗布する工程と、
前記領域上に位置する部分を残して、前記樹脂を除去する工程と、を含む半導体装置の製造方法。
【請求項１３】
請求項１１に記載の半導体装置の製造方法において、
前記応力緩和部を形成する工程は、
前記ソルダーレジスト層の前記領域上にのみ、前記応力緩和部を構成する樹脂を塗布する工程を含む半導体装置の製造方法。
【請求項１４】
導体バンプを介して半導体チップが実装される配線基板を製造する方法であって、
ソルダーレジスト層を形成する工程と、
前記ソルダーレジスト層の、前記半導体チップの外周と対向する領域上に、前記ソルダーレジスト層とは相異なる材料からなる応力緩和部を形成する工程と、
を含むことを特徴とする配線基板の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【公開番号】特開２００８−２１０８２７（Ｐ２００８−２１０８２７Ａ）
【公開日】平成２０年９月１１日（２００８．９．１１）
【国際特許分類】
【出願番号】特願２００７−４３２９２（Ｐ２００７−４３２９２）
【出願日】平成１９年２月２３日（２００７．２．２３）
【出願人】（３０２０６２９３１）ＮＥＣエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２０年９月１１日（２００８．９．１１）
【国際特許分類】
【出願日】平成１９年２月２３日（２００７．２．２３）
【出願人】（３０２０６２９３１）ＮＥＣエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]