【課題】配線間の寄生容量を十分に低減できる構成を備えた半導体装置を提供することを
課題の一とする。
【解決手段】金属薄膜の一部または全部を酸化させた第１の層と酸化物半導体層の積層を
用いるボトムゲート構造の薄膜トランジスタにおいて、ゲート電極層と重なる酸化物半導
体層の一部上に接するチャネル保護層となる酸化物絶縁層を形成し、その絶縁層の形成時
に酸化物半導体層の積層の周縁部（側面を含む）を覆う酸化物絶縁層を形成する。

【発明の詳細な説明】
【技術分野】
【０００１】
酸化物半導体を用いる半導体装置及びその作製方法に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指し、表示装置などの電気光学装置、半導体回路及び電子機器は全て半導体装置で
ある。
【背景技術】
【０００３】
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用い
て薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタはＩ
Ｃや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチン
グ素子として開発が急がれている。金属酸化物は多様に存在しさまざまな用途に用いられ
ている。酸化インジウムはよく知られた材料であり、液晶ディスプレイなどで必要とされ
る透明電極材料として用いられている。
【０００４】
金属酸化物の中には半導体特性を示すものがある。半導体特性を示す金属酸化物としては
、例えば、酸化タングステン、酸化錫、酸化インジウム、酸化亜鉛などがあり、このよう
な半導体特性を示す金属酸化物をチャネル形成領域とする薄膜トランジスタが既に知られ
ている（特許文献１及び特許文献２）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−１２３８６１号公報
【特許文献２】特開２００７−９６０５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
絶縁表面上に複数の薄膜トランジスタを作製する場合、例えばゲート配線とソース配線と
で交差する部分がある。交差する部分には、ゲート配線と、該ゲート配線と電位が異なる
ソース配線の間に絶縁層が設けられ、該絶縁層が誘電体となって容量が形成される。この
容量は、配線間の寄生容量とも呼ばれ、信号波形のなまりが生じる恐れがある。また、寄
生容量が大きいと信号の伝達が遅くなる恐れがある。
【０００７】
また、寄生容量の増加は、配線間で電気信号が漏れてしまうクロストーク現象や、消費電
力の増大に繋がる。
【０００８】
また、アクティブマトリクス型の表示装置において、特に映像信号を供給する信号配線と
、他の配線または電極との間に大きな寄生容量が形成されると、表示品質が低下する恐れ
がある。
【０００９】
また、回路の微細化を図る場合においても、配線間隔が狭くなり、配線間の寄生容量が増
加する恐れがある。
【００１０】
本発明の一態様は、配線間の寄生容量を十分に低減できる構成を備えた半導体装置を提供
することを課題の一とする。
【００１１】
また、絶縁表面上に駆動回路を形成する場合、駆動回路に用いる薄膜トランジスタの動作
速度は、速い方が好ましい。
【００１２】
例えば、薄膜トランジスタのチャネル長（Ｌ）を短くする、またはチャネル幅Ｗを広くす
ると動作速度が高速化される。しかし、チャネル長を短くすると、スイッチング特性、例
えばオンオフ比が小さくなる問題がある。また、チャネル幅Ｗを広くすると薄膜トランジ
スタ自身の容量負荷を上昇させる問題がある。
【００１３】
チャネル長が短くとも、安定した電気特性を有する薄膜トランジスタを備えた半導体装置
を提供することも課題の一とする。
【００１４】
また、絶縁表面上に複数の異なる回路を形成する場合、例えば、画素部と駆動回路を同一
基板上に形成する場合には、画素部に用いる薄膜トランジスタは、優れたスイッチング特
性、例えばオンオフ比が大きいことが要求され、駆動回路に用いる薄膜トランジスタには
動作速度が速いことが要求される。特に、表示装置の精細度が高精細であればあるほど、
表示画像の書き込み時間が短くなるため、駆動回路に用いる薄膜トランジスタは速い動作
速度とすることが好ましい。
【００１５】
同一基板上に複数種類の薄膜トランジスタの構造を作製して複数種類の回路を構成する半
導体装置の作製方法を提供することを課題の一つとする。
【課題を解決するための手段】
【００１６】
絶縁表面上に金属薄膜を成膜した後、金属薄膜よりも膜厚の厚い酸化物半導体層を積層し
、その後、加熱処理などの酸化処理を行うことで金属薄膜の一部または全部を酸化させる
。金属薄膜の一部または全部を酸化させた第１の層と酸化物半導体層の積層を薄膜トラン
ジスタの半導体層として用いる。
【００１７】
具体的には、同一基板上に複数種類の薄膜トランジスタを作製する際に、少なくとも一つ
の薄膜トランジスタの半導体層として、金属薄膜の一部または全部を酸化させた第１の層
と酸化物半導体層の積層を用いる。
【００１８】
また、金属薄膜の一部または全部を酸化させた第１の層と酸化物半導体層の積層を用いる
ボトムゲート構造の薄膜トランジスタにおいて、ゲート電極層と重なる酸化物半導体層の
一部上に接するチャネル保護層となる酸化物絶縁層を形成し、その酸化物絶縁層の形成時
に酸化物半導体層の積層の周縁部（側面を含む）を覆う酸化物絶縁層を形成する。
【００１９】
酸化物半導体層の積層の周縁部（側面を含む）を覆う酸化物絶縁層は、ゲート電極層と、
その上方または周辺に形成される配線層（ソース配線層や容量配線層など）との距離を大
きくし、寄生容量の低減を図る。
【００２０】
また、酸化物絶縁層は、金属薄膜の一部または全部を酸化させた第１の層の端部を覆い、
リーク電流を低減することができる。
【００２１】
酸化物半導体層の積層の周縁部を覆う酸化物絶縁層は、チャネル保護層と同一工程で形成
されるため、工程数の増加なく、寄生容量を低減できる。
【００２２】
また、酸化物半導体層の積層の周縁部（側面を含む）を覆う酸化物絶縁層は、寄生容量を
低減することができ、信号波形のなまりを抑制することができる。
【００２３】
なお、寄生容量を低減するためには配線間に挟む酸化物絶縁層として、誘電率の小さな絶
縁材料を用いることが好ましい。
【００２４】
酸化物半導体層の周縁部（側面を含む）を覆う酸化物絶縁層を設けることにより、寄生容
量をできる限り小さくし、薄膜トランジスタの高速動作を実現できる。また、動作速度の
速い薄膜トランジスタを用いることで回路の集積度が向上する。
【００２５】
本明細書で開示する本発明の一態様は、第１の薄膜トランジスタと第２の薄膜トランジス
タとを有し、第１の薄膜トランジスタは、第１のゲート絶縁層を介して第１のゲート電極
層と重なる第１の酸化物半導体層と第２の酸化物半導体層の積層を有し、第２の薄膜トラ
ンジスタは、第２のゲート絶縁層を介して第２のゲート電極層と重なる第３の酸化物半導
体層を有し、第１の酸化物半導体層と第２の酸化物半導体層の積層は、周縁及び側面を覆
う酸化物絶縁層と接し、酸化物絶縁層上に第２の酸化物半導体層と電気的に接続するソー
ス電極層及びドレイン電極層とを有する半導体装置である。
【００２６】
金属薄膜としては、酸化処理により半導体を示す材料、例えばインジウム、亜鉛、錫、モ
リブデン、またはタングステンなどを用いることが好ましい。酸化させた金属薄膜は、第
１の酸化物半導体層となり、その上に設けられている第２の酸化物半導体層との積層が得
られる。なお、第１の酸化物半導体層は、第２の酸化物半導体層に比べて電気抵抗率が低
い（即ち、導電率が高い）とする。また、第１の酸化物半導体層は、ゲート電極までの間
隔距離が近い側に配置し、少なくともゲート絶縁膜に接する。この積層を用いて薄膜トラ
ンジスタを作製することによって、電気特性（例えば電界効果移動度など）の優れた薄膜
トランジスタを実現することができる。
【００２７】
上記構成は、上記課題の少なくとも一つを解決する。
【００２８】
また、上記構造を実現するための本発明の一態様は、ゲート電極層を形成し、ゲート電極
層上にゲート絶縁層を形成し、ゲート絶縁層上に金属薄膜を形成し、金属薄膜上に酸化物
半導体層を形成し、酸化物半導体層を脱水化または脱水素化した後、大気に触れることな
く、酸化物半導体層への水や水素の再混入を防ぎ、酸化物半導体層の一部と接し、且つ、
酸化物半導体層の周縁及び側面を覆う酸化物絶縁層を形成し、金属薄膜を酸化させ、酸化
物絶縁層上にソース電極層及びドレイン電極層を形成し、酸化物絶縁層、ソース電極層、
ドレイン電極層、及び酸化物半導体層と接する保護絶縁層を形成する半導体装置の作製方
法である。
【００２９】
金属薄膜は、スパッタリング法、真空蒸着法、または塗布法などを用いて形成する。金属
薄膜の膜厚は、０ｎｍよりも厚く１０ｎｍ以下、好ましくは３ｎｍ以上とする。また、異
なる金属薄膜の積層を用いてもよく、その合計膜厚は１０ｎｍ以下とする。なお、金属薄
膜の少なくとも一部を酸化するとは、薄膜トランジスタとして機能し、スイッチング特性
を示す程度に酸化する。即ち、ゲート電圧印加時とゲート電圧無印加状態とでソース電極
とドレイン電極間に流れる電流がほとんど変化しない状態、またはソース電極とドレイン
電極が導通状態となる状態とならないように金属薄膜を酸化させる。また、ソース電極と
ドレイン電極が導通状態となる状態とならないように酸化させた金属薄膜の周縁及び側面
を覆う酸化物絶縁層を設ける。
【００３０】
また、最終的に得られる第１の酸化物半導体層（即ち、金属薄膜を酸化させた酸化物半導
体層）と第２の酸化物半導体層の平均合計膜厚は３ｎｍ以上３０ｎｍ以下とする。
【００３１】
また、第２の酸化物半導体層は、金属薄膜と同じ元素を少なくとも一含むことが好ましく
、第２の酸化物半導体層中に金属薄膜と同じ元素を少なくとも一含んでいれば、同じエッ
チング溶液やエッチングガスで第２の酸化物半導体層と金属薄膜とを同じエッチング工程
で除去することができるため、工程数を減らすことができる。
【００３２】
また、酸化処理は、酸素を含む雰囲気下、窒素雰囲気下のいずれか一での加熱処理（２０
０℃〜６００℃）とする。窒素雰囲気下においても、加熱処理を行うことで、金属薄膜は
、金属薄膜の上に接して形成されている酸化物半導体層（第２の酸化物半導体層）の酸素
と結合し、酸化する。この場合、金属薄膜の存在により第２の酸化物半導体層の酸素が引
き抜かれ、第２の酸化物半導体層に酸素欠損領域を形成することもできる。また、窒素雰
囲気下の加熱処理に限らず、酸素を含む雰囲気下で加熱することによっても金属薄膜の存
在により、第２の酸化物半導体層の酸素が引き抜かれ、第２の酸化物半導体層に酸素欠損
領域を形成することもできる。第２の酸化物半導体層に酸素欠損領域を形成することによ
って、電界効果移動度を向上させることができる。また、金属薄膜の材料によっては、こ
の加熱処理により上に形成されている酸化物半導体層との界面が不明確になる場合もある
が、ゲート絶縁層側の酸化物半導体層、即ち酸化物半導体層の下層部と、酸化物半導体層
の上層部とで異なる電気特性を示す。
【００３３】
なお、第２の酸化物半導体層は、例えば、ＩｎＭＯ_３（ＺｎＯ）_ｍ（ｍ＞０）で表記され
る薄膜を形成し、その薄膜を酸化物半導体層として用いた薄膜トランジスタを作製する。
なお、Ｍは、Ｇａ、Ｆｅ、Ｎｉ、Ｍｎ及びＣｏから選ばれた一の金属元素または複数の金
属元素を示す。例えばＭとして、Ｇａの場合があることの他、ＧａとＮｉまたはＧａとＦ
ｅなど、Ｇａ以外の上記金属元素が含まれる場合がある。また、上記酸化物半導体におい
て、Ｍとして含まれる金属元素の他に、不純物元素としてＦｅ、Ｎｉその他の遷移金属元
素、または該遷移金属の酸化物が含まれているものがある。本明細書においては、ＩｎＭ
Ｏ_３（ＺｎＯ）_ｍ（ｍ＞０）で表記される構造の酸化物半導体層のうち、ＭとしてＧａを
含む構造の酸化物半導体をＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とよび、その薄膜をＩｎ
−Ｇａ−Ｚｎ−Ｏ系非単結晶膜とも呼ぶ。
【００３４】
また、酸化物半導体層に適用する金属酸化物として上記の他にも、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ
系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ
−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−
Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の金属酸化物を適用することができる。また上記金属酸化
物からなる酸化物半導体層に酸化珪素を含ませてもよい。
【００３５】
窒素、または希ガス（アルゴン、ヘリウムなど）の不活性気体雰囲気下での加熱処理を行
った場合、酸化物半導体層は加熱処理により酸素欠乏型となって低抵抗化、即ちＮ型化（
Ｎ⁻化など）させ、その後、酸化物半導体層に接する酸化物絶縁膜の形成や、形成後に加
熱処理を行うことにより酸化物半導体層を酸素過剰な状態とすることで高抵抗化、即ちＩ
型化させているとも言える。また、酸化物半導体層を酸素過剰な状態とする固相酸化を行
っているとも呼べる。これにより、電気特性が良好で信頼性のよい薄膜トランジスタを有
する半導体装置を作製し、提供することが可能となる。
【００３６】
脱水化または脱水素化は、窒素、または希ガス（アルゴン、ヘリウムなど）の不活性気体
雰囲気下での４００℃以上基板の歪み点未満、好ましくは４２０℃以上５７０℃以下の加
熱処理を行い、酸化物半導体層の含有水分などの不純物を低減する。
【００３７】
脱水化または脱水素化を行った酸化物半導体層は、脱水化または脱水素化後の酸化物半導
体層に対してＴＤＳで４５０℃まで測定を行っても水の２つのピーク、少なくとも３００
℃付近に現れる１つのピークは検出されない程度の熱処理条件とする。従って、脱水化ま
たは脱水素化が行われた酸化物半導体層を用いた薄膜トランジスタに対してＴＤＳで４５
０℃まで測定を行っても少なくとも３００℃付近に現れる水のピークは検出されない。
【００３８】
そして、酸化物半導体層に対して脱水化または脱水素化を行う加熱温度Ｔから温度を下げ
る際、脱水化または脱水素化を行った同じ炉を用いて大気に触れさせないことで、水また
は水素が再び混入させないことが重要である。脱水化または脱水素化を行い、酸化物半導
体層を低抵抗化、即ちＮ型化（Ｎ⁻など）させた後、高抵抗化させてＩ型とした酸化物半
導体層を用いて薄膜トランジスタを作製すると、薄膜トランジスタのしきい値電圧値をプ
ラスとすることができ、所謂ノーマリーオフのスイッチング素子を実現できる。薄膜トラ
ンジスタのゲート電圧が０Ｖにできるだけ近い正のしきい値電圧でチャネルが形成される
ことが半導体装置（表示装置）には望ましい。なお、薄膜トランジスタのしきい値電圧値
がマイナスであると、ゲート電圧が０Ｖでもソース電極とドレイン電極の間に電流が流れ
る、所謂ノーマリーオンとなりやすい。アクティブマトリクス型の表示装置においては、
回路を構成する薄膜トランジスタの電気特性が重要であり、この電気特性が表示装置の性
能を左右する。特に、薄膜トランジスタの電気特性のうち、しきい値電圧（Ｖｔｈ）が重
要である。電界効果移動度が高くともしきい値電圧値が高い、或いはしきい値電圧値がマ
イナスであると、回路として制御することが困難である。しきい値電圧値が高く、しきい
値電圧の絶対値が大きい薄膜トランジスタの場合には、駆動電圧が低い状態ではＴＦＴと
してのスイッチング機能を果たすことができず、負荷となる恐れがある。ｎチャネル型の
薄膜トランジスタの場合、ゲート電圧に正の電圧を印加してはじめてチャネルが形成され
て、ドレイン電流が流れ出すトランジスタが望ましい。駆動電圧を高くしないとチャネル
が形成されないトランジスタや、負の電圧状態でもチャネルが形成されてドレイン電流が
流れるトランジスタは、回路に用いる薄膜トランジスタとしては不向きである。
【００３９】
また、加熱温度Ｔから下げるガス雰囲気は、加熱温度Ｔまで昇温したガス雰囲気と異なる
ガス雰囲気に切り替えてもよい。例えば、脱水化または脱水素化を行った同じ炉で大気に
触れさせることなく、炉の中を高純度の酸素ガスまたはＮ_２Ｏガス、超乾燥エア（露点が
−４０℃以下、好ましくは−６０℃以下）で満たして冷却を行う。
【００４０】
脱水化または脱水素化を行う加熱処理によって膜中の含有水分を低減させた後、水分を含
まない雰囲気（露点が−４０℃以下、好ましくは−６０℃以下）下で徐冷（または冷却）
した酸化物半導体膜を用いて、薄膜トランジスタの電気特性を向上させるとともに、量産
性と高性能の両方を備えた薄膜トランジスタを実現する。
【００４１】
本明細書では、窒素、または希ガス（アルゴン、ヘリウムなど）の不活性気体雰囲気下で
の加熱処理を脱水化または脱水素化のための加熱処理と呼ぶ。本明細書では、この加熱処
理によってＨ_２として脱離させていることのみを脱水素化と呼んでいるわけではなく、Ｈ
、ＯＨなどを脱離することを含めて脱水化または脱水素化と便宜上呼ぶこととする。
【００４２】
窒素、または希ガス（アルゴン、ヘリウムなど）の不活性気体雰囲気下での加熱処理を行
った場合、酸化物半導体層は加熱処理により酸素欠乏型となって低抵抗化、即ちＮ型化（
Ｎ⁻化など）させる。
【００４３】
また、ドレイン電極層と重なる酸素欠乏型である高抵抗ドレイン領域（ＨＲＤ（Ｈｉｇｈ
Ｒｅｓｉｓｔａｎｃｅ Ｄｒａｉｎ）領域とも呼ぶ）が形成される。また、ソース電極
層と重なる酸素欠乏型である高抵抗ソース領域（ＨＲＳ（Ｈｉｇｈ Ｒｅｓｉｓｔａｎｃ
ｅ Ｓｏｕｒｃｅ）領域とも呼ぶ）が形成される。
【００４４】
具体的には、高抵抗ドレイン領域のキャリア濃度は、１×１０^１８／ｃｍ^３以上の範囲内
であり、少なくともチャネル形成領域のキャリア濃度（１×１０^１８／ｃｍ^３未満）より
も高い領域である。なお、本明細書のキャリア濃度は、室温にてＨａｌｌ効果測定から求
めたキャリア濃度の値を指す。
【００４５】
そして、脱水化または脱水素化した酸化物半導体層の積層の少なくとも一部を酸素過剰な
状態とすることで、さらに高抵抗化、即ちＩ型化させてチャネル形成領域を形成する。な
お、脱水化または脱水素化した酸化物半導体層の積層を酸素過剰な状態とする処理として
は、脱水化または脱水素化した酸化物半導体層の積層に接する酸化物絶縁膜のスパッタ法
の成膜、または酸化物絶縁膜成膜後の加熱処理、または酸素を含む雰囲気での加熱処理、
または不活性ガス雰囲気下で加熱した後に酸素雰囲気で冷却する処理、超乾燥エア（露点
が−４０℃以下、好ましくは−６０℃以下）で冷却する処理などによって行う。
【００４６】
また、脱水化または脱水素化した酸化物半導体層の積層の少なくとも一部（ゲート電極層
と重なる部分）をチャネル形成領域とするため、選択的に酸素過剰な状態とすることで、
高抵抗化、即ちＩ型化させることもできる。
【００４７】
これにより、電気特性が良好で信頼性のよい薄膜トランジスタを有する半導体装置を作製
し、提供することが可能となる。
【００４８】
なお、ドレイン電極層と重畳した酸化物半導体層において高抵抗ドレイン領域を形成する
ことにより、駆動回路を形成した際の信頼性の向上を図ることができる。具体的には、高
抵抗ドレイン領域を形成することで、ドレイン電極層から高抵抗ドレイン領域、チャネル
形成領域にかけて、導電性を段階的に変化させうるような構造とすることができる。その
ため、ドレイン電極層に高電源電位ＶＤＤを供給する配線に接続して動作させる場合、ゲ
ート電極層とドレイン電極層との間に高電界が印加されても高抵抗ドレイン領域がバッフ
ァとなり局所的な高電界が印加されず、トランジスタの耐圧を向上させた構成とすること
ができる。
【００４９】
また、ドレイン電極層（及びソース電極層）と重畳した酸化物半導体層において高抵抗ド
レイン領域（及び高抵抗ソース領域）を形成することにより、駆動回路を形成した際のチ
ャネル形成領域でのリーク電流の低減を図ることができる。具体的には、高抵抗ドレイン
領域を形成することで、ドレイン電極層とソース電極層との間に流れるトランジスタのリ
ーク電流の経路として、ドレイン電極層、ドレイン電極層側の高抵抗ドレイン領域、チャ
ネル形成領域、ソース電極層側の高抵抗ソース領域、ソース電極層の順となる。このとき
チャネル形成領域では、ドレイン電極層側の高抵抗ドレイン領域よりチャネル領域に流れ
るリーク電流を、トランジスタがオフ時に高抵抗となるゲート絶縁層とチャネル形成領域
の界面近傍に集中させることができ、バックチャネル部（ゲート電極層から離れているチ
ャネル形成領域の表面の一部）でのリーク電流を低減することができる。
【００５０】
また、ソース電極層に重なる高抵抗ソース領域と、ドレイン電極層に重なる高抵抗ドレイ
ン領域は、ゲート電極層の幅にもよるが、ゲート電極層の一部とゲート絶縁層を介して重
なり、より効果的にドレイン電極層の端部近傍の電界強度を緩和させることができる。
【００５１】
また、駆動回路を有する表示装置としては、液晶表示装置の他に、発光素子を用いた発光
表示装置や、電気泳動表示素子を用いた電子ペーパーとも称される表示装置が挙げられる
。
【００５２】
発光素子を用いた発光表示装置においては、画素部に複数の薄膜トランジスタを有し、画
素部においてもある薄膜トランジスタのゲート電極と他のトランジスタのソース配線、或
いはドレイン配線を接続させる箇所を有している。また、発光素子を用いた発光表示装置
の駆動回路においては、薄膜トランジスタのゲート電極とその薄膜トランジスタのソース
配線、或いはドレイン配線を接続させる箇所を有している。
【００５３】
また、同一基板上にマトリクス回路と駆動回路を作製することで半導体装置の製造コスト
を削減する。駆動回路は、例えば、論理回路などの高速動作を優先する回路を含んでいる
。このような回路には、第１の酸化物半導体層と第２の酸化物半導体層の積層を用いる薄
膜トランジスタを用いて構成し、他の回路には第３の酸化物半導体層の単層を用いる。こ
うすることで、論理回路などの高速動作を優先する回路と、他の回路とで異なる構造の薄
膜トランジスタを配置することができる。
【００５４】
また、薄膜トランジスタは静電気などにより破壊されやすいため、ゲート線またはソース
線に対して、画素部の薄膜トランジスタの保護用の保護回路を同一基板上に設けることが
好ましい。保護回路は、酸化物半導体層を用いた非線形素子を用いて構成することが好ま
しい。
【００５５】
なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順又は積層順を
示すものではない。また、本明細書において発明を特定するための事項として固有の名称
を示すものではない。
【発明の効果】
【００５６】
積層の酸化物半導体層を用い、電気特性の優れた薄膜トランジスタを備えた半導体装置を
実現できる。積層の酸化物半導体層の周縁部及び側面を酸化物絶縁層で覆い、リーク電流
を低減することができる。なお、積層の酸化物半導体層の周縁部及び側面を酸化物絶縁層
はチャネル保護層として機能する酸化物絶縁層と同一工程で形成される。
【００５７】
また、同一基板上に積層の酸化物半導体層を有する薄膜トランジスタと、単層の酸化物半
導体層を有する薄膜トランジスタを作製して複数種類の回路を構成することができる。
【図面の簡単な説明】
【００５８】
【図１】本発明の一態様を示す平面図及び断面図である。
【図２】本発明の一態様を示す工程断面図である。
【図３】本発明の一態様を示す断面図である。
【図４】本発明の一態様を示す平面図及び断面図である。
【図５】本発明の一態様を示す平面図及び断面図である。
【図６】本発明の一態様を示す断面図である。
【図７】本発明の一態様を示す平面図及び断面図である。
【図８】本発明の一態様を示す工程断面図である。
【図９】半導体装置を説明する図。
【図１０】半導体装置を説明する図。
【図１１】半導体装置を説明する図。
【図１２】半導体装置の画素等価回路を説明する図。
【図１３】半導体装置を説明する図。
【図１４】半導体装置のブロック図を説明する図。
【図１５】信号線駆動回路の構成を説明する図及び動作を説明するタイミングチャート。
【図１６】シフトレジスタの構成を示す回路図。
【図１７】シフトレジスタの構成を説明する図及び動作を説明するタイミングチャート。
【図１８】半導体装置を説明する図。
【図１９】半導体装置を説明する図。
【図２０】電子書籍の一例を示す外観図。
【図２１】テレビジョン装置およびデジタルフォトフレームの例を示す外観図。
【図２２】遊技機の例を示す外観図。
【図２３】携帯型のコンピュータ及び携帯電話機の一例を示す外観図。
【図２４】半導体装置を説明する図。
【図２５】半導体装置を説明する図。
【図２６】半導体装置を説明する図。
【図２７】半導体装置を説明する図。
【図２８】半導体装置を説明する図。
【図２９】半導体装置を説明する図。
【図３０】半導体装置を説明する図。
【図３１】半導体装置を説明する図。
【図３２】半導体装置を説明する図。
【図３３】半導体装置を説明する図。
【図３４】半導体装置を説明する図。
【図３５】半導体装置を説明する図。
【図３６】半導体装置を説明する図。
【発明を実施するための形態】
【００５９】
実施の形態について、図面を用いて詳細に説明する。但し、以下の説明に限定されず、趣
旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者
であれば容易に理解される。従って、以下に示す実施の形態の記載内容に限定して解釈さ
れるものではない。なお、以下に説明する構成において、同一部分又は同様な機能を有す
る部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
【００６０】
（実施の形態１）
本実施の形態では、半導体装置及び半導体装置の作製方法の一形態を図１、図２、図３、
及び図４を用いて説明する。
【００６１】
また、図１（Ａ）は画素に配置されるチャネル保護型の薄膜トランジスタ４４８の平面図
であり、図１（Ｂ）は図１（Ａ）の線Ｄ１−Ｄ２における断面図及び図１（Ａ）の線Ｄ５
―Ｄ６における断面図である。また、図１（Ｃ）は、図１（Ａ）の線Ｄ３−Ｄ４における
断面図である。なお、図２（Ｅ）は図１（Ｂ）と同一である。
【００６２】
画素に配置される薄膜トランジスタ４４８はチャネル保護型（チャネルストップ型ともい
う）の薄膜トランジスタであり、絶縁表面を有する基板４００上に、ゲート電極層４２１
ａ、ゲート絶縁層４０２、チャネル形成領域４２３を含む積層の酸化物半導体層４４２、
チャネル保護層として機能する酸化物絶縁層４２６ａ、ソース電極層４２５ａ、及びドレ
イン電極層４２５ｂを含む。また、薄膜トランジスタ４４８を覆い、酸化物絶縁層４２６
ａ、ソース電極層４２５ａ、及びドレイン電極層４２５ｂに接して保護絶縁層４０３、及
び平坦化絶縁層４０４が積層して設けられている。平坦化絶縁層４０４上にはドレイン電
極層４２５ｂと接する画素電極層４２７が設けられており、薄膜トランジスタ４４８と電
気的に接続している。
【００６３】
なお、積層の酸化物半導体層４４２は、金属薄膜と酸化物半導体層を積層させた後、金属
薄膜を酸化させて得られるため、金属薄膜及び酸化物半導体層の材料によっては、明確な
境界はないため、本明細書では、積層の境界を点線で示す。
【００６４】
画素用の薄膜トランジスタ４４８は、高抵抗ソース領域４２４ａ、高抵抗ドレイン領域４
２４ｂ、及びチャネル形成領域４２３を含む積層の酸化物半導体層４４２を有し、ソース
電極層４２５ａの下面に接して高抵抗ソース領域４２４ａが形成されている。また、ドレ
イン電極層４２５ｂの下面に接して高抵抗ドレイン領域４２４ｂが形成されている。薄膜
トランジスタ４４８は、高電界が印加されても高抵抗ドレイン領域または高抵抗ソース領
域がバッファとなり局所的な高電界が印加されず、トランジスタの耐圧を向上させた構成
となっている。
【００６５】
画素に配置される薄膜トランジスタ４４８のチャネル形成領域は、積層の酸化物半導体層
４４２のうち、チャネル保護層である酸化物絶縁層４２６ａに接し、且つゲート電極層４
２１ａと重なる領域である。薄膜トランジスタ４４８は、酸化物絶縁層４２６ａによって
保護されるため、ソース電極層４２５ａ、ドレイン電極層４２５ｂを形成するエッチング
工程で、酸化物半導体層４４２がエッチングされるのを防ぐことができる。
【００６６】
また、薄膜トランジスタ４４８は透光性を有する薄膜トランジスタとして高開口率を有す
る表示装置を実現するためにソース電極層４２５ａ、ドレイン電極層４２５ｂは、透光性
を有する導電膜を用いる。
【００６７】
また、薄膜トランジスタ４４８のゲート電極層４２１ａも透光性を有する導電膜を用いる
。
【００６８】
また、薄膜トランジスタ４４８が配置される画素には、画素電極層４２７、またはその他
の電極層（容量電極層など）や、配線層（容量配線層など）に可視光に対して透光性を有
する導電膜を用い、高開口率を有する表示装置を実現する。勿論、ゲート絶縁層４０２、
酸化物絶縁層４２６ａも可視光に対して透光性を有する膜を用いることが好ましい。
【００６９】
また、金属薄膜は酸化して可視光に対して透光性を有する膜とすることが好ましく、金属
薄膜は１０ｎｍ以下と薄いため、その材料にもよるが、可視光に対して透光性を有する。
【００７０】
本明細書において、可視光に対して透光性を有する膜とは可視光の透過率が７５〜１００
％である膜厚を有する膜を指し、その膜が導電性を有する場合は透明の導電膜とも呼ぶ。
また、ゲート電極層、ソース電極層、ドレイン電極層、画素電極層、またはその他の電極
層や、その他の配線層に適用する金属酸化物として、可視光に対して半透明の導電膜を用
いてもよい。可視光に対して半透明とは可視光の透過率が５０〜７５％であることを指す
。
【００７１】
また、ゲート配線とソース配線の交差する配線交差部は、寄生容量の低減を図るため、ゲ
ート電極層４２１ｂとソース電極層４２５ａとの間にゲート絶縁層４０２と酸化物絶縁層
４２６ｂが設けられている。なお、チャネル形成領域４２３と重なる領域の酸化物絶縁層
４２６ａと、チャネル形成領域４２３と重ならない領域の酸化物絶縁層４２６ｂとを異な
る符号で示しているが、同じ材料、同じ工程で形成される層である。
【００７２】
以下、図２（Ａ）乃至図２（Ｅ）を用い、同一基板上に薄膜トランジスタ４４８と配線交
差部を作製する工程を説明する。また、画素部だけでなく駆動回路の薄膜トランジスタを
形成してもよく、同じ工程で同一基板上に作製することもできる。
【００７３】
まず、絶縁表面を有する基板４００上に透光性を有する導電膜を形成した後、第１のフォ
トリソグラフィ工程によりゲート電極層４２１ａ、４２１ｂを形成する。また、画素部に
はゲート電極層４２１ａ、４２１ｂと同じ透光性を有する材料、同じ第１のフォトリソグ
ラフィ工程により容量配線層を形成する。また、画素部だけでなく駆動回路も形成する場
合、駆動回路に容量が必要な場合には、駆動回路にも容量配線層を形成する。なお、レジ
ストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で
形成するとフォトマスクを使用しないため、製造コストを低減できる。
【００７４】
なお、基板４００には、ガラス基板の他に、セラミック基板、石英基板、サファイア基板
などの絶縁体でなる基板を用いても良い。他にも、結晶化ガラスなどを用いることができ
る。
【００７５】
また、下地膜となる絶縁膜を基板４００とゲート電極層４２１ａ、４２１ｂの間に設けて
もよい。下地膜は、基板４００からの不純物元素の拡散を防止する機能があり、窒化珪素
膜、酸化珪素膜、窒化酸化珪素膜、又は酸化窒化珪素膜から選ばれた一又は複数の膜によ
る積層構造により形成することができる。
【００７６】
ゲート電極層４２１ａ、４２１ｂの材料は、可視光に対して透光性を有する導電材料、例
えばＩｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ
−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、
Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の金属酸化物を適用することが
でき、膜厚は５０ｎｍ以上３００ｎｍ以下の範囲内で適宜選択する。ゲート電極層４２１
ａ、４２１ｂに用いる金属酸化物の成膜方法は、スパッタ法や真空蒸着法（電子ビーム蒸
着法など）や、アーク放電イオンプレーティング法や、スプレー法を用いる。また、スパ
ッタ法を用いる場合、ＳｉＯ_２を２重量％以上１０重量％以下含むターゲットを用いて成
膜を行い、透光性を有する導電膜に結晶化を阻害するＳｉＯｘ（Ｘ＞０）を含ませ、後の
工程で行う脱水化または脱水素化のための加熱処理の際に結晶化してしまうのを抑制する
ことが好ましい。
【００７７】
次いで、ゲート電極層４２１ａ、４２１ｂ上にゲート絶縁層４０２を形成する。
【００７８】
ゲート絶縁層４０２は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化珪素層
、窒化珪素層、酸化窒化珪素層、窒化酸化珪素層、又は酸化アルミニウム層を単層で又は
積層して形成することができる。例えば、成膜ガスとして、ＳｉＨ_４、酸素及び窒素を用
いてプラズマＣＶＤ法により酸化窒化珪素層を形成すればよい。ゲート絶縁層４０２の膜
厚は、１００ｎｍ以上５００ｎｍ以下とし、積層の場合は、例えば、膜厚５０ｎｍ以上２
００ｎｍ以下の第１のゲート絶縁層と、第１のゲート絶縁層上に膜厚５ｎｍ以上３００ｎ
ｍ以下の第２のゲート絶縁層の積層とする。
【００７９】
本実施の形態では、プラズマＣＶＤ法により窒化珪素層である膜厚２００ｎｍ以下のゲー
ト絶縁層４０２とする。
【００８０】
次いで、ゲート絶縁層４０２上に、インジウム、亜鉛、錫、モリブデン、またはタングス
テンなどの金属薄膜を形成する。また、これらの合金薄膜、またはこれらの積層膜を用い
ることもできる。金属薄膜は、スパッタリング法、真空蒸着法、または塗布法を用いて形
成する。ここでは、蒸着法を用いてインジウム膜を０ｎｍよりも厚く１０ｎｍ以下、好ま
しくは３ｎｍ以上５ｎｍ以下で形成する。なお、金属薄膜としては、後の加熱処理によっ
て後に金属薄膜上に接して形成される酸化物半導体層よりも電気抵抗率の低い酸化物とな
る材料を用いる。また、金属薄膜の材料や成膜条件によっては、ゲート絶縁層４０２の表
面を覆う膜ではなく、ゲート絶縁層４０２の一部が露出する状態、例えば金属がクラスタ
ー状に分散して存在する場合もある。金属がクラスター状に分散して存在する場合であっ
ても、後の酸化処理により酸化物半導体となるのであれば、薄膜トランジスタの電界移動
度を向上させることができる。また、クラスター状に金属を分散させる場合、その金属と
して上述した材料に限らず、アルミニウムや銅などを用いることができ、さらにその上に
インジウムの金属薄膜を成膜することによって薄膜トランジスタの電気特性向上を図って
もよい。
【００８１】
次いで、金属薄膜上に膜厚２ｎｍ以上２００ｎｍ以下の酸化物半導体膜を形成する。酸化
物半導体膜の形成後に脱水化または脱水素化のための加熱処理を行っても酸化物半導体膜
を非晶質な状態とするため、膜厚を５０ｎｍ以下と薄くすることが好ましい。酸化物半導
体膜の膜厚を薄くすることで酸化物半導体層の形成後に加熱処理した場合に、結晶化して
しまうのを抑制することができる。
【００８２】
酸化物半導体膜は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ
−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−
Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓ
ｎ−Ｏ系、Ｚｎ−Ｏ系の酸化物半導体膜を用いる。本実施の形態では、Ｉｎ−Ｇａ−Ｚｎ
−Ｏ系酸化物半導体ターゲットを用いてスパッタ法により成膜する。また、酸化物半導体
膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガス（代表的には
アルゴン）及び酸素雰囲気下においてスパッタ法により形成することができる。また、ス
パッタ法を用いる場合、ＳｉＯ_２を２重量％以上１０重量％以下含むターゲットを用いて
成膜を行い、酸化物半導体膜に結晶化を阻害するＳｉＯｘ（Ｘ＞０）を含ませ、後の工程
で行う脱水化または脱水素化のための加熱処理の際に結晶化してしまうのを抑制すること
が好ましい。
【００８３】
酸化物半導体は、好ましくはＩｎを含有する酸化物半導体、さらに好ましくは、Ｉｎ、及
びＧａを含有する酸化物半導体である。酸化物半導体層をＩ型（真性）とするため、脱水
化または脱水素化の工程を行うことは有効である。
【００８４】
ここでは、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲット（Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ
_３：ＺｎＯ＝１：１：１［ｍｏｌ比］、Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５［ａｔ比］）
を用いて、基板とターゲットの間との距離を１００ｍｍ、圧力０．２Ｐａ、直流（ＤＣ）
電源０．５ｋＷ、アルゴン及び酸素（アルゴン：酸素＝３０ｓｃｃｍ：２０ｓｃｃｍ 酸
素流量比率４０％）雰囲気下で成膜する。なお、パルス直流（ＤＣ）電源を用いると、ご
みが軽減でき、膜厚分布も均一となるために好ましい。Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶
膜の膜厚は、５ｎｍ〜２００ｎｍとする。本実施の形態では、酸化物半導体膜として、Ｉ
ｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体ターゲットを用いてスパッタ法により膜厚２０ｎｍの
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を成膜する。
【００８５】
スパッタ法にはスパッタ用電源に高周波電源を用いるＲＦスパッタ法と、ＤＣスパッタ法
があり、さらにパルス的にバイアスを与えるパルスＤＣスパッタ法もある。ＲＦスパッタ
法は主に絶縁膜を成膜する場合に用いられ、ＤＣスパッタ法は主に金属膜を成膜する場合
に用いられる。
【００８６】
また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ
装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種
類の材料を同時に放電させて成膜することもできる。
【００８７】
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタ法を用いるスパッタ装置
や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタ
法を用いるスパッタ装置がある。
【００８８】
また、スパッタ法を用いる成膜方法として、成膜中にターゲット物質とスパッタガス成分
とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタ法や、成膜中に
基板にも電圧をかけるバイアススパッタ法もある。
【００８９】
次いで、金属薄膜と酸化物半導体膜の積層を第２のフォトリソグラフィ工程により島状の
金属層４２８と島状の酸化物半導体層４２９に加工する。また、島状の金属層４２８と島
状の酸化物半導体層４２９を形成するためのレジストマスクをインクジェット法で形成し
てもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないた
め、製造コストを低減できる。
【００９０】
次いで、酸化物半導体層の脱水化または脱水素化を行う。脱水化または脱水素化を行う第
１の加熱処理の温度は、４００℃以上基板の歪み点未満、好ましくは４２５℃以上とする
。なお、４２５℃以上であれば熱処理時間は１時間以下でよいが、４２５℃未満であれば
加熱処理時間は、１時間よりも長時間行うこととする。ここでは、加熱処理装置の一つで
ある電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下において加熱処理を行
った後、大気に触れることなく、酸化物半導体層への水や水素の再混入を防ぎ、酸化物半
導体層４４２を得る。本実施の形態では、酸化物半導体層の脱水化または脱水素化を行う
加熱温度Ｔから、再び水が入らないような十分な温度まで同じ炉を用い、具体的には加熱
温度Ｔよりも１００℃以上下がるまで窒素雰囲気下で徐冷する。また、窒素雰囲気に限定
されず、ヘリウム、ネオン、アルゴン等の希ガス雰囲気下において脱水化または脱水素化
を行う。
【００９１】
なお、第１の加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガス
に、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、
またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上
、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ま
しくは０．１ｐｐｍ以下）とすることが好ましい。
【００９２】
また、第１の加熱処理の条件、または酸化物半導体層の材料によっては、結晶化し、微結
晶膜または多結晶膜となる場合もある。
【００９３】
また、酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層に加工する前の酸化物
半導体膜に行うこともできる。その場合には、第１の加熱処理後に、加熱装置から基板を
取り出し、フォトリソグラフィ工程を行う。
【００９４】
また、この第１の加熱処理により金属層４２８を酸化させて酸化物半導体層としてもよい
。また、第１の加熱処理により金属層４２８を酸化させることに限定されず、第１の加熱
処理とは別に、金属層４２８を酸化させるための酸化処理を行ってもよく、例えば、後に
スパッタ法で形成する酸化物絶縁膜の成膜後に酸化処理を行ってもよい。
【００９５】
次いで、ゲート絶縁層４０２、及び酸化物半導体層上に、スパッタ法で酸化物絶縁膜４４
６を形成する（図２（Ａ）参照。）。
【００９６】
次いで、第３のフォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチ
ングを行って酸化物絶縁層４２６ａ、４２６ｂを形成し、その後レジストマスクを除去す
る。この段階で、積層の酸化物半導体層は、酸化物絶縁層と接する領域が形成され、この
領域のうち、ゲート電極層とゲート絶縁層を介して重なり、かつ酸化物絶縁層４２６ａと
重なる領域がチャネル形成領域となる。また、積層の酸化物半導体層の周縁及び側面を覆
う酸化物絶縁層４２６ｂと重なる領域も形成される。
【００９７】
酸化物絶縁膜は、少なくとも１ｎｍ以上の膜厚とし、スパッタリング法など、酸化物絶縁
膜に水、水素等の不純物を混入させない方法を適宜用いて形成することができる。本実施
の形態では、酸化物絶縁膜として膜厚３００ｎｍの酸化珪素膜をスパッタリング法を用い
て成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態で
は室温とする。酸化珪素膜のスパッタリング法による成膜は、希ガス（代表的にはアルゴ
ン）雰囲気下、酸素雰囲気下、または希ガス（代表的にはアルゴン）及び酸素雰囲気下に
おいて行うことができる。また、ターゲットとして酸化珪素ターゲットまたは珪素ターゲ
ットを用いることができる。例えば、珪素ターゲットを用いて、酸素、及び窒素雰囲気下
でスパッタリング法により酸化珪素膜を形成することができる。低抵抗化した酸化物半導
体層に接して形成する酸化物絶縁膜は、水分や、水素イオンや、ＯＨ⁻などの不純物を含
まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、代表的には酸化
珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、または酸化窒化アルミニウムなどを用い
る。
【００９８】
次いで、不活性ガス雰囲気下（例えば、窒素ガス雰囲気下）で第２の加熱処理（好ましく
は２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う（図２（Ｂ）参
照。）。例えば、窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱
処理を行うと、酸化物絶縁層４２６ｂと重なる酸化物半導体層４４２の端部と、酸化物絶
縁層４２６ａと重なる酸化物半導体層４４２の一部が酸化物絶縁層と接した状態で加熱さ
れる。なお、第２の加熱処理を行うと、酸化物絶縁層と重ならない積層の酸化物半導体層
４４２の一部は露出した状態で加熱される。積層の酸化物半導体層４４２が露出している
状態で、窒素、または不活性ガス雰囲気下で加熱処理を行うと、積層の酸化物半導体層４
４２において露出している高抵抗化された（Ｉ型化された）領域を低抵抗化することがで
きる。また、酸化物絶縁層４２６ａは積層の酸化物半導体層４４２のチャネル形成領域と
なる領域上に接して設けられ、チャネル保護層として機能する。
【００９９】
次いで、ゲート絶縁層４０２、酸化物絶縁層４２６ａ、４２６ｂ、及び積層の酸化物半導
体層４４２上に、透光性を有する導電膜を形成した後、第４のフォトリソグラフィ工程に
よりレジストマスクを形成し、選択的にエッチングを行ってソース電極層４２５ａ、及び
ドレイン電極層４２５ｂを形成する（図２（Ｃ）参照）。透光性を有する導電膜の成膜方
法は、スパッタ法や真空蒸着法（電子ビーム蒸着法など）や、アーク放電イオンプレーテ
ィング法や、スプレー法を用いる。導電膜の材料としては、可視光に対して透光性を有す
る導電材料、例えばＩｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚ
ｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ
−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の金属酸化物を
適用することができ、膜厚は５０ｎｍ以上３００ｎｍ以下の範囲内で適宜選択する。また
、スパッタ法を用いる場合、ＳｉＯ_２を２重量％以上１０重量％以下含むターゲットを用
いて成膜を行い、透光性を有する導電膜に結晶化を阻害するＳｉＯｘ（Ｘ＞０）を含ませ
、後の工程で行う加熱処理の際に結晶化してしまうのを抑制することが好ましい。
【０１００】
なお、ソース電極層４２５ａ、ドレイン電極層４２５ｂを形成するためのレジストマスク
をインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成すると
フォトマスクを使用しないため、製造コストを低減できる。
【０１０１】
次いで、酸化物絶縁層４２６ａ、４２６ｂ、ソース電極層４２５ａ、ドレイン電極層４２
５ｂ上に保護絶縁層４０３を形成する。本実施の形態では、ＲＦスパッタ法を用いて窒化
珪素膜を形成する。ＲＦスパッタ法は、量産性がよいため、保護絶縁層４０３の成膜方法
として好ましい。保護絶縁層４０３は、水分や、水素イオンや、ＯＨ⁻などの不純物を含
まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、窒化珪素膜、窒
化アルミニウム膜、窒化酸化珪素膜、酸化窒化アルミニウムなどを用いる。勿論、保護絶
縁層４０３は透光性を有する絶縁膜である。
【０１０２】
次いで、保護絶縁層４０３上に平坦化絶縁層４０４を形成する。平坦化絶縁層４０４とし
ては、ポリイミド、アクリル系樹脂、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ
系樹脂等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、
低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ
（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁膜
を複数積層させることで、平坦化絶縁層４０４を形成してもよい。
【０１０３】
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓ
ｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアルキ
ル基やアリール基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有してい
ても良い。
【０１０４】
平坦化絶縁層４０４の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯ
Ｇ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリ
ーン印刷、オフセット印刷等）等を用いることができ、また、ドクターナイフ、ロールコ
ーター、カーテンコーター、ナイフコーター等を用いて形成することができる。
【０１０５】
次に、第５のフォトリソグラフィ工程を行い、レジストマスクを形成し、平坦化絶縁層４
０４、及び保護絶縁層４０３のエッチングによりドレイン電極層４２５ｂに達するコンタ
クトホール４４１を形成し、レジストマスクを除去する（図２（Ｄ）参照。）。図２（Ｄ
）に示すようにコンタクトホールの下方には酸化物絶縁層４２６ｂが設けられており、コ
ンタクトホールの下方に酸化物絶縁層が設けられていない場合に比べて除去する平坦化絶
縁層の膜厚を薄くでき、エッチング時間を短くすることができる。また、コンタクトホー
ルの下方に酸化物絶縁層が設けられていない場合に比べてコンタクトホール４４１の深さ
を浅くすることができ、コンタクトホール４４１と重なる領域において、後の工程で形成
する透光性を有する導電膜のカバレッジを良好なものとすることができる。また、ここで
のエッチングによりゲート電極層４２１ｂに達するコンタクトホールも形成する。また、
ドレイン電極層４２５ｂに達するコンタクトホールを形成するためのレジストマスクをイ
ンクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォ
トマスクを使用しないため、製造コストを低減できる。
【０１０６】
次いで、透光性を有する導電膜を成膜する。透光性を有する導電膜の材料としては、酸化
インジウム（Ｉｎ_２Ｏ_３）や酸化インジウム酸化スズ合金（Ｉｎ_２Ｏ_３―ＳｎＯ_２、ＩＴ
Ｏと略記する）などをスパッタ法や真空蒸着法などを用いて形成する。透光性を有する導
電膜の他の材料として、窒素を含ませたＡｌ−Ｚｎ−Ｏ系非単結晶膜、即ちＡｌ−Ｚｎ−
Ｏ−Ｎ系非単結晶膜や、Ｚｎ−Ｏ−Ｎ系非単結晶膜や、Ｓｎ−Ｚｎ−Ｏ−Ｎ系非単結晶膜
を用いてもよい。なお、Ａｌ−Ｚｎ−Ｏ−Ｎ系非単結晶膜の亜鉛の組成比（原子％）は、
４７原子％以下とし、非単結晶膜中のアルミニウムの組成比（原子％）より大きく、非単
結晶膜中のアルミニウムの組成比（原子％）は、非単結晶膜中の窒素の組成比（原子％）
より大きい。このような材料のエッチング処理は塩酸系の溶液により行う。しかし、特に
ＩＴＯのエッチングは残渣が発生しやすいので、エッチング加工性を改善するために酸化
インジウム酸化亜鉛合金（Ｉｎ_２Ｏ_３―ＺｎＯ）を用いても良い。
【０１０７】
なお、透光性を有する導電膜の組成比の単位は原子％とし、電子線マイクロアナライザー
（ＥＰＭＡ：Ｅｌｅｃｔｒｏｎ Ｐｒｏｂｅ Ｘ−ｒａｙ ＭｉｃｒｏＡｎａｌｙｚｅｒ
）を用いた分析により評価するものとする。
【０１０８】
次に、第６のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングによ
り不要な部分を除去して画素電極層４２７を形成し、レジストマスクを除去する（図２（
Ｅ）参照。）。
【０１０９】
以上の工程により、６枚のマスクを用いて、同一基板上に薄膜トランジスタ４４８と、寄
生容量の低減された配線交差部を作製することができる。画素用の薄膜トランジスタ４４
８は、高抵抗ソース領域４２４ａ、高抵抗ドレイン領域４２４ｂ、及びチャネル形成領域
４２３を含む積層の酸化物半導体層４４２を含むチャネル保護型薄膜トランジスタである
。よって、薄膜トランジスタ４４８は、高電界が印加されても高抵抗ドレイン領域４２４
ｂまたは高抵抗ソース領域４２４ａがバッファとなり局所的な高電界が印加されず、トラ
ンジスタの耐圧を向上させた構成となっている。
【０１１０】
また、ゲート絶縁層４０２を誘電体とし容量配線層と容量電極とで形成される保持容量も
同一基板上に形成することができる。薄膜トランジスタ４４８と保持容量を個々の画素に
対応してマトリクス状に配置して画素部を構成し、アクティブマトリクス型の表示装置を
作製するための一方の基板とすることができる。本明細書では便宜上このような基板をア
クティブマトリクス基板と呼ぶ。
【０１１１】
また、同一基板上に駆動回路の薄膜トランジスタを設けることもできる。同一基板上に駆
動回路と画素部を形成することによって、駆動回路に入力する外部信号のための接続配線
が短縮でき、半導体装置の小型化、低コスト化が可能である。
【０１１２】
また、図１（Ｂ）に示す画素用の薄膜トランジスタ４４８の積層の酸化物半導体層４４２
は、酸化物絶縁層４２６ｂと重なる第１領域４２４ｃ、第２領域４２４ｄを周縁部に有し
ている。積層の酸化物半導体層４４２の周縁部である第１領域４２４ｃ、及び第２領域４
２４ｄは、チャネル形成領域４２３と同じ酸素過剰な状態であり、近くに電位の異なる配
線や積層の酸化物半導体層が配置された場合にリーク電流の低減や、寄生容量の低減を実
現できる。
【０１１３】
また、酸化物絶縁層４２６ｂを設けることにより、仮に金属薄膜が酸化されなかったとし
ても金属薄膜の側面を覆い、ソース電極層とドレイン電極層とで短絡することを防ぐ構造
となっている。
【０１１４】
特に駆動回路においては、高集積化のため、複数の配線や複数の酸化物半導体層の間隔を
狭めて配置することが好ましく、酸化物絶縁層４２６ｂと重ねることで第１領域４２４ｃ
、及び第２領域４２４ｄを設け、リーク電流の低減や、寄生容量の低減を行うことは有効
である。また、複数の薄膜トランジスタを直列または並列に配置する場合、複数の薄膜ト
ランジスタの酸化物半導体層を一つのアイランドとし、それぞれの素子分離を酸化物絶縁
層４２６ｂと重ねることで行い、酸化物絶縁層４２６ｂと重なる領域を素子分離領域とす
ることができる。このようにすることで、狭い面積に複数の薄膜トランジスタを配置する
ことができるため、駆動回路の高集積化を図ることができる。
【０１１５】
（実施の形態２）
本実施の形態では、実施の形態１に示した薄膜トランジスタを用いて、同一基板上に画素
部と駆動回路を形成し、アクティブマトリクス型の液晶表示装置を作製する一例を示す。
【０１１６】
アクティブマトリクス基板の断面構造の一例を図３（Ａ）に示す。
【０１１７】
実施の形態１では、画素部の薄膜トランジスタ及び配線交差部を図示したが、本実施の形
態では、薄膜トランジスタ及び配線交差部に加え、駆動回路の薄膜トランジスタ、保持容
量、ゲート配線、ソース配線の端子部も図示して説明する。容量、ゲート配線、ソース配
線の端子部は、実施の形態１に示す作製工程と同じ工程で形成することができる。また、
画素部の表示領域となる部分においては、ゲート配線、ソース配線、及び容量配線層は全
て透光性を有する導電膜で形成されており、高い開口率を実現している。
【０１１８】
図３（Ａ）において、画素電極層２２７と電気的に接続する薄膜トランジスタ２２０は、
画素部に設けられるチャネル保護型の薄膜トランジスタであり、本実施の形態では、実施
の形態１の薄膜トランジスタ４４８と同じ構造を用いる。また、薄膜トランジスタ２２０
のゲート電極層のチャネル長方向の幅は薄膜トランジスタ２２０の酸化物半導体層のチャ
ネル長方向の幅よりも狭い。
【０１１９】
薄膜トランジスタ２２０のゲート電極層と同じ透光性を有する材料、及び同じ工程で形成
される容量配線層２３０は、誘電体となるゲート絶縁層２０２を介して容量電極２３１と
重なり、保持容量を形成する。なお、容量電極２３１は、薄膜トランジスタ２２０のソー
ス電極層またはドレイン電極層と同じ透光性を有する材料、及び同じ工程で形成される。
従って、薄膜トランジスタ２２０が透光性を有していることに加え、それぞれの保持容量
も透光性を有するため、開口率を向上させることができる。
【０１２０】
保持容量が透光性を有することは、開口率を向上させる上で重要である。特に１０インチ
以下の小型の液晶表示パネルにおいて、ゲート配線の本数を増やすなどして表示画像の高
精細化を図るため、画素寸法を微細化しても、高い開口率を実現することができる。また
、薄膜トランジスタ２２０及び保持容量の構成部材に透光性を有する膜を用いることで、
広視野角を実現するため、１画素を複数のサブピクセルに分割しても高い開口率を実現す
ることができる。即ち、高密度の薄膜トランジスタ群を配置しても開口率を大きくとるこ
とができ、表示領域の面積を十分に確保することができる。例えば、一つの画素内に２〜
４個のサブピクセル及び保持容量を有する場合、薄膜トランジスタが透光性を有している
ことに加え、それぞれの保持容量も透光性を有するため、開口率を向上させることができ
る。
【０１２１】
なお、保持容量は、画素電極層２２７の下方に設けられ、容量電極２３１が画素電極層２
２７と電気的に接続される。
【０１２２】
本実施の形態では、容量電極２３１、及び容量配線層２３０を用いて保持容量を形成する
例を示したが、保持容量を形成する構造については特に限定されない。例えば、容量配線
層を設けず、画素電極層を隣り合う画素のゲート配線と平坦化絶縁層、保護絶縁層、及び
ゲート絶縁層を介して重ねて保持容量を形成してもよい。
【０１２３】
また、図３（Ａ）において保持容量は、大きな容量を形成するため、容量配線と容量電極
の間にゲート絶縁層２０２のみとしており、配線交差部は、寄生容量を低減するためにゲ
ート電極層４２１ｂとその上方に形成される配線の間にゲート絶縁層２０２と酸化物絶縁
層２６６ｂとを設けている。保持容量において、容量配線と容量電極の間にゲート絶縁層
２０２のみとする場合、酸化物絶縁層２６６ｂを除去するエッチングの際に、選択的にゲ
ート絶縁層２０２のみを残すようなエッチング条件またはゲート絶縁層の材料を選択する
。本実施の形態では、酸化物絶縁層２６６ｂがスパッタ法で得られる酸化珪素膜、ゲート
絶縁層２０２がプラズマＣＶＤ法で得られる窒化珪素膜であるため、選択的に除去するこ
とができる。なお、酸化物絶縁層２６６ｂとゲート絶縁層２０２が同じエッチング条件で
除去される材料を用いる場合には、エッチングによりゲート絶縁層の一部が薄膜化されて
もゲート絶縁層が少なくとも残存し、容量を形成することができる膜厚とすることが好ま
しい。保持容量を大きくするためには、ゲート絶縁層の膜厚を薄くすることが好ましいた
め、酸化物絶縁層２６６ｂの選択的なエッチングの際に容量配線上のゲート絶縁層を薄膜
化させた構成としてもよい。
【０１２４】
また、薄膜トランジスタ２６０は、駆動回路に設けられるチャネル保護型の薄膜トランジ
スタであり、薄膜トランジスタ２２０に比べチャネル長Ｌを短くして、動作速度を高速化
したものである。駆動回路に設けられるチャネル保護型の薄膜トランジスタのチャネル長
Ｌは、０．１μｍ以上２μｍ以下とすることが好ましい。薄膜トランジスタ２６０のゲー
ト電極層２６１のチャネル長方向の幅は薄膜トランジスタ２６０の酸化物半導体層のチャ
ネル長方向の幅よりも広く、ゲート電極層２６１の端面は、ゲート絶縁層２０２及び酸化
物絶縁層２６６ｂを介してソース電極層２６５ａ、又はドレイン電極層２６５ｂと重なる
。
【０１２５】
また、薄膜トランジスタ２６０は、金属薄膜を除去した後に酸化物半導体膜を成膜し、酸
化物半導体層の単層のみとして薄膜トランジスタ２２０に比べ酸化物半導体層の膜厚を薄
くして、動作速度を高速化したものである。薄膜トランジスタ２６０の酸化物半導体層を
単層とする場合、金属薄膜を選択的にエッチングするため、薄膜トランジスタ２６０の酸
化物半導体層を積層とする場合と比べて、フォトマスクの数は１枚増える。
【０１２６】
薄膜トランジスタ２６０は、絶縁表面を有する基板２００上に、ゲート電極層２６１、ゲ
ート絶縁層２０２、少なくともチャネル形成領域２６３、高抵抗ソース領域２６４ａ、及
び高抵抗ドレイン領域２６４ｂを有する酸化物半導体層、ソース電極層２６５ａ、及びド
レイン電極層２６５ｂを含む。また、チャネル形成領域２６３に接する酸化物絶縁層２６
６ａが設けられている。
【０１２７】
また、駆動回路の薄膜トランジスタ２６０のゲート電極層は、酸化物半導体層の上方に設
けられた導電層２６７と電気的に接続させる構造としてもよい。その場合には、薄膜トラ
ンジスタ２２０のドレイン電極層と、画素電極層２２７とを電気的に接続するためのコン
タクトホールと同じフォトマスクを用い、平坦化絶縁層２０４、保護絶縁層２０３、酸化
物絶縁層２６６ｂ、ゲート絶縁層２０２を選択的にエッチングしてコンタクトホールを形
成する。このコンタクトホールを介して導電層２６７と駆動回路の薄膜トランジスタ２６
０のゲート電極層２６１とを電気的に接続する。
【０１２８】
保護絶縁層２０３は、無機絶縁膜を用い、窒化珪素膜、窒化アルミニウム膜、窒化酸化珪
素膜、酸化窒化アルミニウムなどを用いる。本実施の形態では窒化珪素膜を用いる。
【０１２９】
また、薄膜トランジスタ２６０は、ゲート電極層２６１の幅が酸化物半導体層の幅よりも
広い構造となっている。また、酸化物絶縁層２６６ｂは、酸化物半導体層の周縁部と重な
っており、さらにゲート電極層２６１とも重なっている。酸化物絶縁層２６６ｂは、ドレ
イン電極層２６５ｂとゲート電極層２６１との間隔を広げ、ドレイン電極層２６５ｂとゲ
ート電極層２６１との間に形成される寄生容量を低減する機能を果たしている。また、酸
化物絶縁層２６６ｂと重なる酸化物半導体層の第１領域２６４ｃ、第２領域２６４ｄは、
チャネル形成領域２６３と同じ酸素過剰な状態であり、リーク電流の低減や、寄生容量を
低減する機能も果たしている。
【０１３０】
また、液晶表示パネルのサイズが１０インチを超え、６０インチ、さらには１２０インチ
とする場合には透光性を有する配線の配線抵抗が問題となる恐れがあるため、配線の一部
を金属配線として配線抵抗を低減することが好ましい。例えば、図３（Ａ）のように、ソ
ース電極層２６５ａ、及びドレイン電極層２６５ｂをＴｉなどの金属配線（金属電極）と
する。
【０１３１】
その場合、脱水化または脱水素化した酸化物半導体層上に接してＴｉなどの金属電極から
なるソース電極層やドレイン電極層を形成し、ソース電極層に重なる高抵抗ソース領域と
、ドレイン電極層に重なる高抵抗ドレイン領域とが形成され、高抵抗ソース領域と高抵抗
ドレイン領域との間の領域がチャネル形成領域となる。
【０１３２】
また、配線抵抗を低減するために図３（Ａ）のように、ソース電極層２６５ａ、及びドレ
イン電極層２６５ｂ上により低抵抗な金属電極を用いた補助電極層２６８ａ、２６８ｂを
形成する。この場合も金属配線（金属電極）を形成するため、実施の形態１に比べ、さら
にフォトマスクの数は１枚増える。
【０１３３】
ソース電極層２６５ａ、ドレイン電極層２６５ｂ、補助電極層２６８ａ、２６８ｂ、薄膜
トランジスタ２２０のソース電極層及びドレイン電極層は、透光性を有する導電膜及び金
属導電膜を積層し、フォトリソグラフィ工程により選択的にエッチングして形成する。薄
膜トランジスタ２２０のソース電極層及びドレイン電極層上の金属導電膜は除去する。
【０１３４】
なお、金属導電膜のエッチングの際に、薄膜トランジスタ２２０のソース電極層及びドレ
イン電極層も除去されないようにそれぞれの材料及びエッチング条件を適宜調節する。
【０１３５】
例えば、金属導電膜を選択的にエッチングするため、アルカリ性のエッチャントを用いる
。金属導電膜の材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗからから選ばれ
た元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等
が挙げられる。また、金属導電膜は、単層構造でも、２層以上の積層構造としてもよい。
例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層
する２層構造、Ｔｉ膜と、そのＴｉ膜上に重ねてアルミニウム膜を積層し、さらにその上
にＴｉ膜を成膜する３層構造などが挙げられる。また、Ａｌに、チタン（Ｔｉ）、タンタ
ル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎ
ｄ）、スカンジウム（Ｓｃ）から選ばれた元素を単数、又は複数組み合わせた膜、合金膜
、もしくは窒化膜を用いてもよい。
【０１３６】
本実施の形態では、金属導電膜としてＴｉ膜を用いて、ソース電極層及びドレイン電極層
にはＩｎ−Ｓｎ−Ｏ系酸化物を用いて、エッチャントとして過水アンモニア水（アンモニ
ア、水、過酸化水素水の混合液）を用いる。
【０１３７】
酸化物半導体層と金属材料からなる補助電極層２６８ｂの間に設けられるドレイン電極層
２６５ｂは低抵抗ドレイン領域（ＬＲＮ（Ｌｏｗ Ｒｅｓｉｓｔａｎｃｅ Ｎ−ｔｙｐｅ
ｃｏｎｄｕｃｔｉｖｉｔｙ）領域、ＬＲＤ（Ｌｏｗ Ｒｅｓｉｓｔａｎｃｅ Ｄｒａｉ
ｎ）領域とも呼ぶ）としても機能する。酸化物半導体層、低抵抗ドレイン領域、金属電極
である補助電極層２６８の構成とすることによって、よりトランジスタの耐圧を向上させ
ることができる。具体的には、低抵抗ドレイン領域のキャリア濃度は、高抵抗ドレイン領
域（ＨＲＤ領域）よりも大きく、例えば１×１０^２０／ｃｍ^３以上１×１０^２１／ｃｍ^３
以下の範囲内であると好ましい。
【０１３８】
また、ゲート配線、ソース配線、及び容量配線層は画素密度に応じて複数本設けられるも
のである。また、端子部においては、ゲート配線と同電位の第１の端子電極、ソース配線
と同電位の第２の端子電極、容量配線層と同電位の第３の端子電極などが複数並べられて
配置される。それぞれの端子電極の数は、それぞれ任意な数で設ければ良いものとし、実
施者が適宣決定すれば良い。
【０１３９】
端子部において、ゲート配線と同電位の第１の端子電極は、画素電極層２２７と同じ透光
性を有する材料で形成することができる。第１の端子電極は、ゲート配線に達するコンタ
クトホールを介してゲート配線と電気的に接続される。ゲート配線に達するコンタクトホ
ールは、薄膜トランジスタ２２０のドレイン電極層と、画素電極層２２７とを電気的に接
続するためのコンタクトホールと同じフォトマスクを用い、平坦化絶縁層２０４、保護絶
縁層２０３を選択的にエッチングして形成する。
【０１４０】
また、端子部のソース配線２５４、及び補助配線２６９と同電位の第２の端子電極２５５
は、画素電極層２２７と同じ透光性を有する材料で形成することができる。第２の端子電
極２５５は、ソース配線２５４に達するコンタクトホールを介してソース配線と電気的に
接続される。ソース配線２５４は、薄膜トランジスタ２６０のソース電極層２６５ａと同
じ材料、同じ工程で形成され、同電位である。一方、補助配線２６９は、ソース配線２５
４より低抵抗な金属材料を用いた金属配線であり、薄膜トランジスタ２６０の補助電極層
２６８ａ、２６８ｂと同じ材料、同じ工程で形成され、同電位である。
【０１４１】
また、容量配線層２３０と同電位の第３の端子電極は、画素電極層２２７と同じ透光性を
有する材料で形成することができる。また、容量配線層２３０に達するコンタクトホール
は、容量電極２３１が画素電極層２２７と電気的に接続するためのコンタクトホールと同
じフォトマスク、同じ工程で形成することができる。
【０１４２】
また、アクティブマトリクス型の液晶表示装置を作製する場合には、アクティブマトリク
ス基板と、対向電極が設けられた対向基板との間に液晶層を設け、アクティブマトリクス
基板と対向基板とを固定する。なお、対向基板に設けられた対向電極と電気的に接続する
共通電極をアクティブマトリクス基板上に設け、共通電極と電気的に接続する第４の端子
電極を端子部に設ける。この第４の端子電極は、共通電極を固定電位、例えばＧＮＤ、０
Ｖなどに設定するための端子である。第４の端子電極は、画素電極層２２７と同じ透光性
を有する材料で形成することができる。
【０１４３】
また、ゲート電極層、ソース電極層、ドレイン電極層、画素電極層、またはその他の電極
層や、その他の配線層に同じ材料を用いれば共通のスパッタターゲットや共通の製造装置
を用いることができ、その材料コスト及びエッチング時に使用するエッチャント（または
エッチングガス）に要するコストを低減することができ、結果として製造コストを削減す
ることができる。
【０１４４】
また、図３（Ａ）の構造において、平坦化絶縁層２０４として感光性の樹脂材料を用いる
場合、レジストマスクを形成する工程を省略することができる。
【０１４５】
また、図３（Ｂ）に、図３（Ａ）とは一部異なる断面構造を示す。図３（Ｂ）は、図３（
Ａ）と平坦化絶縁層２０４が端子部で存在しない点と駆動回路の薄膜トランジスタの構造
が異なる点以外は同じであるため、同じ箇所には同じ符号を用い、同じ箇所の詳細な説明
は省略する。図３（Ｂ）では、金属配線を用いる薄膜トランジスタ２７０を配置する。ま
た、端子電極も金属配線と同じ材料、同じ工程で形成する。
【０１４６】
また、図３（Ｂ）の構造においては、平坦化絶縁層２０４として感光性の樹脂材料を用い
、レジストマスクを形成する工程を省略する。従って、レジストマスクを用いることなく
、平坦化絶縁層２０４が端子部で存在しない構成とすることができる。端子部において、
平坦化絶縁層が存在しないと、ＦＰＣとの良好な接続を行いやすい。
【０１４７】
薄膜トランジスタ２７０は、絶縁表面を有する基板２００上に、ゲート電極層２７１、ゲ
ート絶縁層２０２、少なくともチャネル形成領域２７３、高抵抗ソース領域２７４ａ、及
び高抵抗ドレイン領域２７４ｂを有する酸化物半導体層、ソース電極層２７５ａ、及びド
レイン電極層２７５ｂを含む。また、チャネル形成領域２７３に接する酸化物絶縁層２７
６ａが設けられている。
【０１４８】
また、酸化物絶縁層２７６ｂと重なる酸化物半導体層の第１領域２７４ｃ、第２領域２７
４ｄは、チャネル形成領域２７３と同じ酸素過剰な状態であり、リーク電流の低減や、寄
生容量を低減する機能も果たしている。また、保護絶縁層２０３と接する酸化物半導体層
の第３領域２７４ｅは、チャネル形成領域２７３と高抵抗ソース領域２７４ａの間に設け
られる。また、保護絶縁層２０３と接する酸化物半導体層の第４領域２７４ｆは、チャネ
ル形成領域２７３と高抵抗ドレイン領域２７４ｂの間に設けられる。保護絶縁層２０３と
接する酸化物半導体層の第３領域２７４ｅ、及び第４領域２７４ｆはオフ電流の低減を図
ることができる。
【０１４９】
また、チャネル保護型の薄膜トランジスタは、チャネル形成領域のチャネル長Ｌを短くす
るため酸化物絶縁層の幅を狭くして、幅の狭い酸化物絶縁層上にソース電極層及びドレイ
ン電極層を設けると酸化物絶縁層上で短絡する恐れがある。そのため、幅の狭い酸化物絶
縁層２７６ａから端部を離してソース電極層２７５ａ及びドレイン電極層２７５ｂを設け
る構成である。
【０１５０】
なお、金属導電膜のエッチングの際に、薄膜トランジスタ２７０の酸化物半導体層も除去
されないようにそれぞれの材料及びエッチング条件を適宜調節する。
【０１５１】
本実施の形態では、金属導電膜としてＴｉ膜を用いて、酸化物半導体層にはＩｎ−Ｇａ−
Ｚｎ−Ｏ系酸化物を用いて、エッチャントとして過水アンモニア水（アンモニア、水、過
酸化水素水の混合液）を用いる。
【０１５２】
また、駆動回路の薄膜トランジスタ２７０のゲート電極層は、酸化物半導体層の上方に設
けられた導電層２７７と電気的に接続させる構造としてもよい。
【０１５３】
また、端子部のソース配線２５６と同電位の第２の端子電極２５７は、画素電極層２２７
と同じ透光性を有する材料で形成することができる。ソース配線は金属配線であり、薄膜
トランジスタ２７０のソース電極層２７５ａと同じ材料、同じ工程で形成され、同電位で
ある。
【０１５４】
また、薄膜トランジスタは静電気などにより破壊されやすいため、画素部または駆動回路
と同一基板上に保護回路を設けることが好ましい。保護回路は、酸化物半導体層を用いた
非線形素子を用いて構成することが好ましい。例えば、保護回路は画素部と、走査線入力
端子及び信号線入力端子との間に配設されている。本実施の形態では複数の保護回路を配
設して、走査線、信号線及び容量バス線に静電気等によりサージ電圧が印加され、画素ト
ランジスタなどが破壊されないように構成されている。そのため、保護回路にはサージ電
圧が印加されたときに、共通配線又は共通配線に電荷を逃がすように構成する。また、保
護回路は、走査線に対して並列に配置された非線形素子によって構成されている。非線形
素子及び非線形素子は、ダイオードのような二端子素子又はトランジスタのような三端子
素子で構成される。例えば、画素部の薄膜トランジスタ２２０と同じ工程で形成すること
も可能であり、例えばゲート端子とドレイン端子を接続することによりダイオードと同様
の特性を持たせることができる。
【０１５５】
なお、平坦化絶縁層２０４の形成工程を省略し、平坦化絶縁層２０４を設けない構造とし
てもよい。この場合、導電層２６７、導電層２７７、画素電極層２２７、第２の端子電極
２５５、２５７は保護絶縁層２０３上に接して設けられる。
【０１５６】
本実施の形態は実施の形態１と自由に組み合わせることができる。
【０１５７】
（実施の形態３）
また、本実施の形態では、薄膜トランジスタと同一基板上に設けられる端子部の構成の一
例を示す。なお、実施の形態２ではソース配線の端子部の一例を示したが、本実施の形態
では実施の形態２とは異なる構成のソース配線の端子部と、ゲート配線の端子部を図示す
る。なお、図４において、図３（Ａ）または図３（Ｂ）と同じ箇所には同じ符号を用いて
説明する。
【０１５８】
図４（Ａ１）、図４（Ａ２）は、ゲート配線端子部の上面図及び断面図をそれぞれ図示し
ている。図４（Ａ１）は図４（Ａ２）中のＣ１−Ｃ２線に沿った断面図に相当する。図４
（Ａ１）において、保護絶縁層２０３上に形成される導電層２２５は、入力端子として機
能する接続用の端子電極である。また、図４（Ａ１）において、端子部では、ゲート電極
層４２１ｂと同じ材料で形成される第１の端子２２１と、ソース配線と同じ材料で形成さ
れる接続電極層２２３、接続電極層２２３より低抵抗な金属電極材料で形成される補助電
極層２２８とがゲート絶縁層２０２を介して重なり、導電層２２５で導通させている。ま
た、接続電極層２２３は、図３（Ｂ）に示す構成とする場合には金属配線材料を用いるこ
とができる。
【０１５９】
また、図４（Ｂ１）、及び図４（Ｂ２）は、図３（Ｂ）に示すソース配線端子部とは異な
るソース配線端子部の上面図及び断面図をそれぞれ図示している。また、図４（Ｂ１）は
図４（Ｂ２）中のＣ３−Ｃ４線に沿った断面図に相当する。図４（Ｂ１）において、保護
絶縁層２０３上に形成される導電層２２５は、入力端子として機能する接続用の端子電極
である。また、図４（Ｂ１）において、端子部では、ゲート配線と同じ材料で形成される
電極層２２６が、ソース配線と電気的に接続される第２の端子２２２の下方にゲート絶縁
層２０２を介して重なる。電極層２２６は第２の端子２２２とは電気的に接続しておらず
、電極層２２６を第２の端子２２２と異なる電位、例えばフローティング、ＧＮＤ、０Ｖ
などに設定すれば、ノイズ対策のための容量または静電気対策のための容量を形成するこ
とができる。また、第２の端子２２２上には、第２の端子２２２より低抵抗な金属電極材
料で形成される補助電極層２２９が積層され、保護絶縁層２０３に形成されたコンタクト
ホールを介して導電層２２５と電気的に接続している。また、第２の端子２２２は、図３
（Ｂ）に示す構成とする場合には金属配線材料を用いることができる。
【０１６０】
ゲート配線、ソース配線、及び容量配線は画素密度に応じて複数本設けられるものである
。また、端子部においては、ゲート配線と同電位の第１の端子、ソース配線と同電位の第
２の端子、容量配線と同電位の第３の端子などが複数並べられて配置される。それぞれの
端子の数は、それぞれ任意な数で設ければ良いものとし、実施者が適宣決定すれば良い。
【０１６１】
本実施の形態は実施の形態１または実施の形態２と自由に組み合わせることができる。
【０１６２】
（実施の形態４）
ここでは、第１の基板と第２の基板の間に液晶層を封入する液晶表示装置において、第２
の基板に設けられた対向電極と電気的に接続するための共通接続部を第１の基板上に形成
する例を示す。なお、第１の基板にはスイッチング素子として薄膜トランジスタが形成さ
れており、共通接続部の作製工程を画素部のスイッチング素子の作製工程と共通化させる
ことで工程を複雑にすることなく形成する。
【０１６３】
共通接続部は、第１の基板と第２の基板とを接着するためのシール材と重なる位置に配置
され、シール材に含まれる導電性粒子を介して対向電極と電気的な接続が行われる。或い
は、シール材と重ならない箇所（ただし画素部を除く）に共通接続部を設け、共通接続部
に重なるように導電性粒子を含むペーストをシール材とは別途設けて、対向電極と電気的
な接続が行われる。
【０１６４】
図５（Ａ）は薄膜トランジスタと共通接続部とを同一基板上に作製する半導体装置の断面
構造図を示す図である。
【０１６５】
図５（Ａ）において、画素電極層２２７と電気的に接続する薄膜トランジスタ２２０は、
画素部に設けられるチャネル保護型の薄膜トランジスタであり、本実施の形態では、実施
の形態１の薄膜トランジスタ４４８と同じ構造を用いる。
【０１６６】
また、図５（Ｂ）は共通接続部の上面図の一例を示す図であり、図中の鎖線Ｃ５−Ｃ６が
図５（Ａ）の共通接続部の断面に相当する。なお、図５（Ｂ）において図５（Ａ）と同一
の部分には同じ符号を用いて説明する。
【０１６７】
共通電位線２０５は、ゲート絶縁層２０２上に設けられ、薄膜トランジスタ２２０のソー
ス電極層及びドレイン電極層と同じ材料及び同じ工程で作製される。なお、共通電位線２
０５上には、補助電極層と同じ材料及び工程で作製される金属配線からなる補助配線２１
０が形成されている。
【０１６８】
また、共通電位線２０５は、保護絶縁層２０３で覆われ、保護絶縁層２０３は、共通電位
線２０５と重なる位置に複数の開口部を有している。この開口部は、薄膜トランジスタ２
２０のドレイン電極層と画素電極層２２７とを接続するコンタクトホールと同じ工程で作
製される。
【０１６９】
なお、ここでは面積サイズが大きく異なるため、画素部におけるコンタクトホールと、共
通接続部の開口部と使い分けて呼ぶこととする。また、図５（Ａ）では、画素部と共通接
続部とで同じ縮尺で図示しておらず、例えば共通接続部の鎖線Ｃ５−Ｃ６の長さが５００
μｍ程度であるのに対して、薄膜トランジスタの幅は５０μｍ未満であり、実際には１０
倍以上面積サイズが大きいが、分かりやすくするため、図５（Ａ）に画素部と共通接続部
の縮尺をそれぞれ変えて図示している。
【０１７０】
また、共通電極層２０６は、保護絶縁層２０３上に設けられ、画素部の画素電極層２２７
と同じ材料及び同じ工程で作製される。
【０１７１】
このように、画素部のスイッチング素子の作製工程と共通させて共通接続部の作製工程を
行う。
【０１７２】
そして画素部と共通接続部が設けられた第１の基板と、対向電極を有する第２の基板とを
シール材を用いて固定する。
【０１７３】
シール材に導電性粒子を含ませる場合は、シール材と共通接続部が重なるように一対の基
板の位置合わせが行われる。例えば、小型の液晶パネルにおいては、画素部の対角などに
２個の共通接続部がシール材と重ねて配置される。また、大型の液晶パネルにおいては、
４個以上の共通接続部がシール材と重ねて配置される。
【０１７４】
なお、共通電極層２０６は、シール材に含まれる導電性粒子と接触する電極であり、第２
の基板の対向電極と電気的に接続が行われる。
【０１７５】
液晶注入法を用いる場合は、シール材で一対の基板を固定した後、液晶を一対の基板間に
注入する。また、液晶滴下法を用いる場合は、第２の基板或いは第１の基板上にシール材
を描画し、液晶を滴下させた後、減圧下で一対の基板を貼り合わせる。
【０１７６】
なお、本実施の形態では、対向電極と電気的に接続する共通接続部の例を示したが、特に
限定されず、他の配線と接続する接続部や、外部接続端子などと接続する接続部に用いる
ことができる。
【０１７７】
また、図５（Ｃ）に、図５（Ａ）とは一部異なる断面構造を示す。図５（Ｃ）は、図５（
Ａ）と共通電極層２０６と重なる積層の酸化物半導体層及び端部を覆う酸化物絶縁層が存
在する点と、共通電位線として金属配線を用いる点以外の構成は同じであるため、同じ箇
所には同じ符号を用い、同じ箇所の詳細な説明は省略する。
【０１７８】
積層の酸化物半導体層２０７は、ゲート絶縁層２０２上に設けられ、薄膜トランジスタ２
２０の積層の酸化物半導体層と同じ材料及び同じ工程で作製される。また、酸化物半導体
層２０７を覆う酸化物絶縁層２０８を形成する。そして、酸化物半導体層２０７上に金属
配線からなる共通電位線２０９を形成する。この金属配線からなる共通電位線２０９は、
実施の形態２の図３（Ｂ）に示したように、駆動回路の薄膜トランジスタのソース電極層
またはドレイン電極層と同じ工程で形成する。
【０１７９】
また、共通電極層２０６は、保護絶縁層２０３で覆われ、保護絶縁層２０３は、共通電位
線２０９と重なる位置に複数の開口部を有している。この開口部は、薄膜トランジスタ２
２０のドレイン電極層と画素電極層２２７とを接続するコンタクトホールと同じ工程で作
製される。
【０１８０】
また、共通電位線２０９は、保護絶縁層２０３上に設けられ、画素部の画素電極層２２７
と同じ材料及び同じ工程で作製される。
【０１８１】
このように、画素部のスイッチング素子の作製工程と共通させて共通接続部の作製工程を
行い、共通電位線を金属配線として配線抵抗の低減を図る構成としてもよい。
【０１８２】
本実施の形態は実施の形態１乃至３のいずれか一と自由に組み合わせることができる。
【０１８３】
（実施の形態５）
実施の形態１または実施の形態２ではゲート絶縁層が単層の例を示したが、本実施の形態
では、積層の例を示す。なお、図６において、図３（Ａ）または図３（Ｂ）と同じ箇所に
は同じ符号を用いて説明する。
【０１８４】
図６（Ａ）において、薄膜トランジスタ２８０は、画素に設けられるチャネル保護型の薄
膜トランジスタであり、ゲート絶縁層が２層であり、２層の酸化物半導体層の例である。
また、薄膜トランジスタ２６０は、駆動回路に設けられるチャネル保護型の薄膜トランジ
スタであり、ゲート絶縁層が２層であり、単層の酸化物半導体層の例である。なお、図３
（Ａ）に示す薄膜トランジスタ２６０と図６（Ａ）に示す薄膜トランジスタ２６０は同一
であるため、ここでは説明を省略する。
【０１８５】
本実施の形態では、膜厚５０ｎｍ以上２００ｎｍ以下の第１のゲート絶縁層２８２ａと、
膜厚５０ｎｍ以上３００ｎｍ以下の第２のゲート絶縁層２８２ｂの積層のゲート絶縁層と
する。第１のゲート絶縁層２８２ａとしては膜厚１００ｎｍの窒化珪素膜または窒化酸化
珪素膜を用いる。また、第２のゲート絶縁層２８２ｂとしては、膜厚１００ｎｍの酸化珪
素膜を用いる。
【０１８６】
また、薄膜トランジスタ２８０は、絶縁表面を有する基板上に、ゲート電極層２８１、第
１のゲート絶縁層２８２ａ、第２のゲート絶縁層２８２ｂ、少なくともチャネル形成領域
２８３、高抵抗ソース領域２８４ａ、及び高抵抗ドレイン領域２８４ｂを有する積層の酸
化物半導体層、ソース電極層２８５ａ、及びドレイン電極層２８５ｂを含む。また、チャ
ネル形成領域２８３に接する積層の酸化物絶縁層２８６ａが設けられている。酸化物絶縁
層２８６ｂと重なる積層の酸化物半導体層の第１領域２８４ｃ、第２領域２８４ｄは、チ
ャネル形成領域２８３と同じ酸素過剰な状態であり、リーク電流の低減や、寄生容量を低
減する機能も果たしている。また、画素電極層２２７はドレイン電極層２８５ｂと電気的
に接続されている。
【０１８７】
なお、保持容量は、画素電極層２２７の下方に設けられ、容量電極２３１が画素電極層２
２７と電気的に接続される。
【０１８８】
本実施の形態では、容量電極２３１、及び容量配線層２３０を用いて保持容量を形成する
。
【０１８９】
また、図６（Ａ）において保持容量は、大きな容量を形成するため、容量配線と容量電極
の間にゲート絶縁層のみとしている。
【０１９０】
本実施の形態では酸化物絶縁層２８６ｂとしてスパッタ法で得られる酸化珪素膜を用い、
容量配線層２３０と重なる積層の酸化物絶縁層を除去する際に、酸化珪素膜である第２の
ゲート絶縁層もエッチングして薄膜化して第３のゲート絶縁層２８２ｃとする例である。
なお、第１のゲート絶縁層２８２ａは、窒化珪素膜または窒化酸化珪素膜であり、エッチ
ングストッパーとして機能し、ゲート電極層や基板へのエッチングダメージを防ぐ。
【０１９１】
膜厚の薄い第３のゲート絶縁層２８２ｃとすることによって保持容量を増大させることが
できる。
【０１９２】
また、図６（Ｂ）に、図６（Ａ）とは一部異なる断面構造を示す。図６（Ｂ）において、
薄膜トランジスタ２９０は、画素に設けられるチャネル保護型の薄膜トランジスタであり
、ゲート絶縁層が２層であり、２層の酸化物半導体層の例である。また、薄膜トランジス
タ２４５は、駆動回路に設けられるチャネル保護型の薄膜トランジスタであり、ゲート絶
縁層が２層であり、単層の酸化物半導体層の例である。なお、図６（Ｂ）に示す薄膜トラ
ンジスタ２４５は、図６（Ａ）に示す薄膜トランジスタ２６０において、補助電極層２６
８ａ、２６８ｂを設けない構造である以外は同一であるため、ここでは説明を省略する。
薄膜トランジスタ２４５のように、駆動回路においても補助電極層を設けずに透光性のソ
ース電極層及びドレイン電極層のみの構造としてもよい。
【０１９３】
図６（Ｂ）に示す薄膜トランジスタ２９０では、膜厚５０ｎｍ以上２００ｎｍ以下の第１
のゲート絶縁層２９２ａと、膜厚１ｎｍ以上５０ｎｍ以下の第２のゲート絶縁層２９２ｂ
の積層のゲート絶縁層とする。第１のゲート絶縁層２９２ａとしては膜厚１００ｎｍの酸
化珪素膜を用いる。また、第２のゲート絶縁層２９２ｂとしては、膜厚１０ｎｍの窒化珪
素膜または窒化酸化珪素膜を用いる。
【０１９４】
薄膜トランジスタ２９０は、絶縁表面を有する基板２００上に、ゲート電極層２９１、第
１のゲート絶縁層２９２ａ、第２のゲート絶縁層２９２ｂ、少なくともチャネル形成領域
２９３、高抵抗ソース領域２９４ａ、及び高抵抗ドレイン領域２９４ｂを有する積層の酸
化物半導体層、ソース電極層２９５ａ、及びドレイン電極層２９５ｂを含む。また、チャ
ネル形成領域２９３に接する酸化物絶縁層２９６ａが設けられている。
【０１９５】
また、酸化物絶縁層２９６ｂと重なる積層の酸化物半導体層の第１領域２９４ｃ、第２領
域２９４ｄは、チャネル形成領域２９３と同じ酸素過剰な状態であり、リーク電流の低減
や、寄生容量を低減する機能も果たしている。また、保護絶縁層２０３と接する積層の酸
化物半導体層の第３領域２９４ｅは、チャネル形成領域２９３と高抵抗ソース領域２９４
ａの間に設けられる。また、保護絶縁層２０３と接する積層の酸化物半導体層の第４領域
２９４ｆは、チャネル形成領域２９３と高抵抗ドレイン領域２９４ｂの間に設けられる。
保護絶縁層２０３と接する積層の酸化物半導体層の第３領域２９４ｅ、及び第４領域２９
４ｆはオフ電流の低減を図ることができる。
【０１９６】
また、酸化物半導体層の第３領域２９４ｅ、及び第４領域２９４ｆは窒化珪素膜または窒
化酸化珪素膜である第２のゲート絶縁層２９２ｂとも接する。保護絶縁層２０３は、水分
や、水素イオンや、酸素イオンや、ＯＨ⁻などの不純物を含まず、これらが外部から侵入
することをブロックする無機絶縁膜を用い、窒化珪素膜、窒化アルミニウム膜、窒化酸化
珪素膜、酸化窒化アルミニウムなどを用いる。
【０１９７】
また、本実施の形態では酸化物絶縁層２９６ｂとしてスパッタ法で得られる酸化珪素膜を
用い、容量配線層２３０と重なる酸化物絶縁層を除去する際に、窒化珪素膜または窒化酸
化珪素膜である第２のゲート絶縁層をエッチングストッパーとして酸化物絶縁層をエッチ
ングする例である。
【０１９８】
また、チャネル保護型の薄膜トランジスタは、チャネル形成領域のチャネル長Ｌを短くす
るため酸化物絶縁層の幅を狭くして、幅の狭い酸化物絶縁層上にソース電極層及びドレイ
ン電極層を設けると酸化物絶縁層上で短絡する恐れがある。そのため、幅の狭い酸化物絶
縁層２９６ａから端部を離してソース電極層２９５ａ及びドレイン電極層２９５ｂを設け
る構成である。
【０１９９】
本実施の形態は実施の形態１乃至４のいずれか一と自由に組み合わせることができる。
【０２００】
（実施の形態６）
本実施の形態では、薄膜トランジスタの作製工程の一部が実施の形態１と異なる例を図７
及び図８に示す。図７及び図８は、図１及び図２と工程が一部異なる点以外は同じである
ため、同じ箇所には同じ符号を用い、同じ箇所の詳細な説明は省略する。
【０２０１】
まず、実施の形態１に従って、基板上にゲート電極層、ゲート絶縁層、及び金属薄膜、酸
化物半導体膜の形成を行う。そして実施の形態１に従って、島状の金属層４２８、島状の
酸化物半導体層４２９を形成する。
【０２０２】
次いで、酸化物半導体層の脱水化または脱水素化を行う。脱水化または脱水素化を行う第
１の加熱処理の温度は、４００℃以上基板の歪み点未満、好ましくは４２５℃以上とする
。なお、４２５℃以上であれば熱処理時間は１時間以下でよいが、４２５℃未満であれば
加熱処理時間は、１時間よりも長時間行うこととする。ここでは、加熱処理装置の一つで
ある電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下において加熱処理を行
った後、大気に触れることなく、酸化物半導体層への水や水素の再混入を防ぎ、酸化物半
導体層４２２を得る。その後、同じ炉に高純度の酸素ガス、高純度のＮ_２Ｏガス、又は超
乾燥エア（露点が−４０℃以下、好ましくは−６０℃以下）を導入して冷却を行う。酸素
ガスまたはＮ_２Ｏガスに、水、水素などが含まれないことが好ましい。または、加熱処理
装置に導入する酸素ガスまたはＮ_２Ｏガスの純度を、６Ｎ（９９．９９９９％）以上、好
ましくは７Ｎ（９９．９９９９９％）以上、（即ち酸素ガスまたはＮ_２Ｏガス中の不純物
濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０２０３】
また、脱水化または脱水素化を行う第１の加熱処理後に２００℃以上４００℃以下、好ま
しくは２００℃以上３００℃以下の温度で酸素ガスまたはＮ_２Ｏガス雰囲気下での加熱処
理を行ってもよい。
【０２０４】
また、酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層に加工する前の酸化物
半導体膜に行うこともできる。その場合には、第１の加熱処理後に、加熱装置から基板を
取り出し、フォトリソグラフィ工程を行う。
【０２０５】
以上の工程を経ることによって酸化物半導体膜全体を酸素過剰な状態とすることで、高抵
抗化、即ちＩ型化させる。
【０２０６】
また、この第１の加熱処理により金属層４２８を酸化させて酸化物半導体層としてもよい
。また、第１の加熱処理により金属層４２８を酸化させることに限定されず、第１の加熱
処理とは別に、金属層４２８を酸化させるための酸化処理を行ってもよく、例えば、後に
スパッタ法で形成する酸化物絶縁膜の成膜後に酸化処理を行ってもよい。
【０２０７】
次いで、ゲート絶縁層４０２、及び酸化物半導体層上に、スパッタ法で酸化物絶縁膜を形
成する（図８（Ａ）参照。）。
【０２０８】
次いで、第３のフォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチ
ングを行って酸化物絶縁層４２６ａ、４２６ｂを形成し、その後レジストマスクを除去す
る（図８（Ｂ）参照）。
【０２０９】
次いで、ゲート絶縁層４０２、酸化物絶縁層４２６ａ、４２６ｂ、及び積層の酸化物半導
体層４２２上に、透光性を有する導電膜を形成した後、第４のフォトリソグラフィ工程に
よりレジストマスクを形成し、選択的にエッチングを行ってソース電極層４２５ａ、及び
ドレイン電極層４２５ｂを形成する（図８（Ｃ）参照）。
【０２１０】
次いで、薄膜トランジスタの電気的特性のばらつきを軽減するため、不活性ガス雰囲気下
、または窒素ガス雰囲気下で加熱処理（好ましくは１５０℃以上３５０℃未満）を行って
もよい。例えば、窒素雰囲気下で２５０℃、１時間の加熱処理を行う。
【０２１１】
次いで、酸化物絶縁層４２６ａ、４２６ｂ、ソース電極層４２５ａ、ドレイン電極層４２
５ｂ上に保護絶縁層４０３を形成する。
【０２１２】
次いで、保護絶縁層４０３上に平坦化絶縁層４０４を形成する。
【０２１３】
次に、第５のフォトリソグラフィ工程を行い、レジストマスクを形成し、平坦化絶縁層４
０４、及び保護絶縁層４０３のエッチングによりドレイン電極層４２５ｂに達するコンタ
クトホール４４１を形成し、レジストマスクを除去する（図８（Ｄ）参照。）。
【０２１４】
次いで、透光性を有する導電膜を成膜する。
【０２１５】
次に、第６のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングによ
り不要な部分を除去して画素電極層４２７を形成し、レジストマスクを除去する（図８（
Ｅ）参照。）。
【０２１６】
以上の工程により、６枚のマスクを用いて、同一基板上に薄膜トランジスタ４２０と、寄
生容量の低減された配線交差部を作製することができる。
【０２１７】
画素用の薄膜トランジスタ４２０は、チャネル形成領域を含む積層の酸化物半導体層４２
２を含むチャネル保護型薄膜トランジスタである。
【０２１８】
また、図７（Ａ）は、画素に配置されるチャネル保護型の薄膜トランジスタ４２０の平面
図であり、図７（Ｂ）は図７（Ａ）の線Ｄ７−Ｄ８における断面図及び図７（Ａ）の線Ｄ
１１―Ｄ１２における断面図である。また、図７（Ｃ）は、図７（Ａ）の線Ｄ９−Ｄ１０
における断面図である。なお、図８（Ｅ）は図７（Ｂ）と同一である。
【０２１９】
本実施の形態は実施の形態１乃至５のいずれか一と自由に組み合わせることができる。
【０２２０】
（実施の形態７）
本実施の形態では、保持容量の構成について、実施の形態２と異なる例を図９（Ａ）及び
図９（Ｂ）に示す。図９（Ａ）は、図３（Ａ）と保持容量の構成が異なる点以外は同じで
あるため、同じ箇所には同じ符号を用い、同じ箇所の詳細な説明は省略する。なお、図９
（Ａ）では画素部の薄膜トランジスタ２２０と保持容量の断面構造を示す。
【０２２１】
図９（Ａ）は、誘電体を保護絶縁層２０３、及び平坦化絶縁層２０４とし、画素電極層２
２７と、該画素電極層２２７と重なる容量配線層２５０とで保持容量を形成する例である
。容量配線層２５０は、画素部の薄膜トランジスタ２２０のソース電極層と同じ透光性を
有する材料、及び同じ工程で形成されるため、薄膜トランジスタ２２０のソース配線層と
重ならないようにレイアウトされる。
【０２２２】
図９（Ａ）に示す保持容量は、一対の電極及び誘電体が透光性を有しており、保持容量全
体として透光性を有する。
【０２２３】
また、図９（Ｂ）は、図９（Ａ）と異なる保持容量の構成の例である。図９（Ｂ）も、図
３（Ａ）と保持容量の構成が異なる点以外は同じであるため、同じ箇所には同じ符号を用
い、同じ箇所の詳細な説明は省略する。
【０２２４】
図９（Ｂ）は、誘電体をゲート絶縁層２０２とし、容量配線層２３０と、該容量配線層２
３０と重なる酸化物半導体層２５１と容量電極２３１との積層で保持容量を形成する例で
ある。また、酸化物半導体層２５１上に容量電極２３１は接して積層されており、保持容
量の一方の電極として機能する。なお、酸化物半導体層２５１は、薄膜トランジスタ２２
０の酸化物半導体層と異なる工程で形成する。酸化物半導体層２５１は、金属薄膜を除去
した後、酸化物半導体層を形成した単層である。また、容量配線層２３０は、薄膜トラン
ジスタ２２０のゲート電極層と同じ透光性を有する材料、同じ工程で形成されるため、薄
膜トランジスタ２２０のゲート配線層と重ならないようにレイアウトされる。また、容量
電極２３１は画素電極層２２７と電気的に接続されている。
【０２２５】
図９（Ｂ）に示す保持容量も、一対の電極及び誘電体が透光性を有しており、保持容量全
体として透光性を有する。
【０２２６】
図９（Ａ）及び図９（Ｂ）に示す保持容量は、透光性を有しており、ゲート配線の本数を
増やすなどして表示画像の高精細化を図るため、画素寸法を微細化しても、十分な容量を
得ることができ、且つ、高い開口率を実現することができる。
【０２２７】
本実施の形態は他の実施の形態と自由に組み合わせることができる。
【０２２８】
（実施の形態８）
本実施の形態では、同一基板上に少なくとも駆動回路の一部と、画素部に配置する薄膜ト
ランジスタを作製する例について以下に説明する。
【０２２９】
画素部に配置する薄膜トランジスタは、実施の形態１、２、５、６に従って形成する。ま
た、実施の形態１、２、５、６に示す薄膜トランジスタはｎチャネル型ＴＦＴであるため
、駆動回路のうち、ｎチャネル型ＴＦＴで構成することができる駆動回路の一部を画素部
の薄膜トランジスタと同一基板上に形成する。
【０２３０】
アクティブマトリクス型表示装置のブロック図の一例を図１４（Ａ）に示す。表示装置の
基板５３００上には、画素部５３０１、第１の走査線駆動回路５３０２、第２の走査線駆
動回路５３０３、信号線駆動回路５３０４を有する。画素部５３０１には、複数の信号線
が信号線駆動回路５３０４から延伸して配置され、複数の走査線が第１の走査線駆動回路
５３０２、及び第２の走査線駆動回路５３０３から延伸して配置されている。なお走査線
と信号線との交差領域には、各々、表示素子を有する画素がマトリクス状に配置されてい
る。また、表示装置の基板５３００はＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉ
ｒｃｕｉｔ）等の接続部を介して、タイミング制御回路５３０５（コントローラ、制御Ｉ
Ｃともいう）に接続されている。
【０２３１】
図１４（Ａ）では、第１の走査線駆動回路５３０２、第２の走査線駆動回路５３０３、信
号線駆動回路５３０４は、画素部５３０１と同じ基板５３００上に形成される。そのため
、外部に設ける駆動回路等の部品の数が減るので、コストの低減を図ることができる。ま
た、基板５３００外部に駆動回路を設けた場合の配線を延伸させることによる接続部での
接続数を減らすことができ、信頼性の向上、又は歩留まりの向上を図ることができる。
【０２３２】
なお、タイミング制御回路５３０５は、第１の走査線駆動回路５３０２に対し、一例とし
て、第１の走査線駆動回路用スタート信号（ＧＳＰ１）、走査線駆動回路用クロック信号
（ＧＣＫ１）を供給する。また、タイミング制御回路５３０５は、第２の走査線駆動回路
５３０３に対し、一例として、第２の走査線駆動回路用スタート信号（ＧＳＰ２）（スタ
ートパルスともいう）、走査線駆動回路用クロック信号（ＧＣＫ２）を供給する。信号線
駆動回路５３０４に、信号線駆動回路用スタート信号（ＳＳＰ）、信号線駆動回路用クロ
ック信号（ＳＣＫ）、ビデオ信号用データ（ＤＡＴＡ）（単にビデオ信号ともいう）、ラ
ッチ信号（ＬＡＴ）を供給するものとする。なお各クロック信号は、周期のずれた複数の
クロック信号でもよいし、クロック信号を反転させた信号（ＣＫＢ）とともに供給される
ものであってもよい。なお、第１の走査線駆動回路５３０２と第２の走査線駆動回路５３
０３との一方を省略することが可能である。
【０２３３】
図１４（Ｂ）では、駆動周波数が低い回路（例えば、第１の走査線駆動回路５３０２、第
２の走査線駆動回路５３０３）を画素部５３０１と同じ基板５３００に形成し、信号線駆
動回路５３０４を画素部５３０１とは別の基板に形成する構成について示している。当該
構成により、単結晶半導体を用いたトランジスタと比較すると電界効果移動度が小さい薄
膜トランジスタによって、基板５３００に形成する駆動回路を構成することができる。し
たがって、表示装置の大型化、コストの低減、又は歩留まりの向上などを図ることができ
る。
【０２３４】
また、実施の形態１、２、５、６に示す薄膜トランジスタは、ｎチャネル型ＴＦＴである
。図１５（Ａ）、図１５（Ｂ）ではｎチャネル型ＴＦＴで構成する信号線駆動回路の構成
、動作について一例を示し説明する。
【０２３５】
信号線駆動回路は、シフトレジスタ５６０１、及びスイッチング回路５６０２を有する。
スイッチング回路５６０２は、スイッチング回路５６０２＿１〜５６０２＿Ｎ（Ｎは自然
数）という複数の回路を有する。スイッチング回路５６０２＿１〜５６０２＿Ｎは、各々
、薄膜トランジスタ５６０３＿１〜５６０３＿ｋ（ｋは自然数）という複数のトランジス
タを有する。薄膜トランジスタ５６０３＿１〜５６０３＿ｋが、Ｎチャネル型ＴＦＴであ
る例を説明する。
【０２３６】
信号線駆動回路の接続関係について、スイッチング回路５６０２＿１を例にして説明する
。薄膜トランジスタ５６０３＿１〜５６０３＿ｋの第１端子は、各々、配線５６０４＿１
〜５６０４＿ｋと接続される。薄膜トランジスタ５６０３＿１〜５６０３＿ｋの第２端子
は、各々、信号線Ｓ１〜Ｓｋと接続される。薄膜トランジスタ５６０３＿１〜５６０３＿
ｋのゲートは、配線５６０５＿１と接続される。
【０２３７】
シフトレジスタ５６０１は、配線５６０５＿１〜５６０５＿Ｎに順番にＨレベル（Ｈ信号
、高電源電位レベル、ともいう）の信号を出力し、スイッチング回路５６０２＿１〜５６
０２＿ｋを順番に選択する機能を有する。
【０２３８】
スイッチング回路５６０２＿１は、配線５６０４＿１〜５６０４＿ｋと信号線Ｓ１〜Ｓｋ
との導通状態（第１端子と第２端子との間の導通）を制御する機能、即ち配線５６０４＿
１〜５６０４＿ｋの電位を信号線Ｓ１〜Ｓｋに供給するか否かを制御する機能を有する。
このように、スイッチング回路５６０２＿１は、セレクタとしての機能を有する。また薄
膜トランジスタ５６０３＿１〜５６０３＿ｋは、各々、配線５６０４＿１〜５６０４＿ｋ
と信号線Ｓ１〜Ｓｋとの導通状態を制御する機能、即ち配線５６０４＿１〜５６０４＿ｋ
の電位を信号線Ｓ１〜Ｓｋに供給する機能を有する。このように、薄膜トランジスタ５６
０３＿１〜５６０３＿ｋは、各々、スイッチとしての機能を有する。
【０２３９】
なお、配線５６０４＿１〜５６０４＿ｋには、各々、ビデオ信号用データ（ＤＡＴＡ）が
入力される。ビデオ信号用データ（ＤＡＴＡ）は、画像情報又は画像信号に応じたアナロ
グ信号である場合が多い。
【０２４０】
次に、図１５（Ａ）の信号線駆動回路の動作について、図１５（Ｂ）のタイミングチャー
トを参照して説明する。図１５（Ｂ）には、信号Ｓｏｕｔ＿１〜Ｓｏｕｔ＿Ｎ、及び信号
Ｖｄａｔａ＿１〜Ｖｄａｔａ＿ｋの一例を示す。信号Ｓｏｕｔ＿１〜Ｓｏｕｔ＿Ｎは、各
々、シフトレジスタ５６０１の出力信号の一例であり、信号Ｖｄａｔａ＿１〜Ｖｄａｔａ
＿ｋは、各々、配線５６０４＿１〜５６０４＿ｋに入力される信号の一例である。なお、
信号線駆動回路の１動作期間は、表示装置における１ゲート選択期間に対応する。１ゲー
ト選択期間は、一例として、期間Ｔ１〜期間ＴＮに分割される。期間Ｔ１〜ＴＮは、各々
、選択された行に属する画素にビデオ信号用データ（ＤＡＴＡ）を書き込むための期間で
ある。
【０２４１】
なお、本実施の形態の図面等において示す各構成の、信号波形のなまり等は、明瞭化のた
めに誇張して表記している場合がある。よって、必ずしもそのスケールに限定されないも
のであることを付記する。
【０２４２】
期間Ｔ１〜期間ＴＮにおいて、シフトレジスタ５６０１は、Ｈレベルの信号を配線５６０
５＿１〜５６０５＿Ｎに順番に出力する。例えば、期間Ｔ１において、シフトレジスタ５
６０１は、ハイレベルの信号を配線５６０５＿１に出力する。すると、薄膜トランジスタ
５６０３＿１〜５６０３＿ｋはオンになるので、配線５６０４＿１〜５６０４＿ｋと、信
号線Ｓ１〜Ｓｋとが導通状態になる。このとき、配線５６０４＿１〜５６０４＿ｋには、
Ｄａｔａ（Ｓ１）〜Ｄａｔａ（Ｓｋ）が入力される。Ｄａｔａ（Ｓ１）〜Ｄａｔａ（Ｓｋ
）は、各々、薄膜トランジスタ５６０３＿１〜５６０３＿ｋを介して、選択される行に属
する画素のうち、１列目〜ｋ列目の画素に書き込まれる。こうして、期間Ｔ１〜ＴＮにお
いて、選択された行に属する画素に、ｋ列ずつ順番にビデオ信号用データ（ＤＡＴＡ）が
書き込まれる。
【０２４３】
以上のように、ビデオ信号用データ（ＤＡＴＡ）が複数の列ずつ画素に書き込まれること
によって、ビデオ信号用データ（ＤＡＴＡ）の数、又は配線の数を減らすことができる。
よって、外部回路との接続数を減らすことができる。また、ビデオ信号用データ（ＤＡＴ
Ａ）が複数の列ずつ画素に書き込まれることによって、書き込み時間を長くすることがで
き、ビデオ信号用データ（ＤＡＴＡ）の書き込み不足を防止することができる。
【０２４４】
なお、シフトレジスタ５６０１及びスイッチング回路５６０２としては、実施の形態１、
２、５、６に示す薄膜トランジスタで構成される回路を用いることが可能である。この場
合、シフトレジスタ５６０１が有する全てのトランジスタの極性をＮチャネル型、又はＰ
チャネル型のいずれかの極性のみで構成することができる。
【０２４５】
走査線駆動回路及び／または信号線駆動回路の一部に用いるシフトレジスタの一形態につ
いて図１６及び図１７を用いて説明する。
【０２４６】
なお、走査線駆動回路の構成について説明する。走査線駆動回路は、シフトレジスタを有
している。また場合によってはレベルシフタやバッファ等を有していても良い。走査線駆
動回路において、シフトレジスタにクロック信号（ＣＬＫ）及びスタートパルス信号（Ｓ
Ｐ）が入力されることによって、選択信号が生成される。生成された選択信号はバッファ
において緩衝増幅され、対応する走査線に供給される。走査線には、１ライン分の画素の
トランジスタのゲート電極が接続されている。そして、１ライン分の画素のトランジスタ
を一斉にＯＮにしなくてはならないので、バッファは大きな電流を流すことが可能なもの
が用いられる。
【０２４７】
シフトレジスタは、第１のパルス出力回路１０＿１乃至第Ｎのパルス出力回路１０＿Ｎ（
Ｎは３以上の自然数）を有している（図１６（Ａ）参照）。図１６（Ａ）に示すシフトレ
ジスタの第１のパルス出力回路１０＿１乃至第Ｎのパルス出力回路１０＿Ｎには、第１の
配線１１より第１のクロック信号ＣＫ１、第２の配線１２より第２のクロック信号ＣＫ２
、第３の配線１３より第３のクロック信号ＣＫ３、第４の配線１４より第４のクロック信
号ＣＫ４が供給される。また第１のパルス出力回路１０＿１では、第５の配線１５からの
スタートパルスＳＰ１（第１のスタートパルス）が入力される。また２段目以降の第ｎの
パルス出力回路１０＿ｎ（ｎは、２以上Ｎ以下の自然数）では、一段前段のパルス出力回
路からの信号（前段信号ＯＵＴ（ｎ−１）という）が入力される。また第１のパルス出力
回路１０＿１では、２段後段の第３のパルス出力回路１０＿３からの信号が入力される。
同様に２段目以降の第ｎのパルス出力回路１０＿ｎでは、２段後段の第（ｎ＋２）のパル
ス出力回路１０＿（ｎ＋２）からの信号（後段信号ＯＵＴ（ｎ＋２）という）が入力され
る。従って各段のパルス出力回路からは、後段及び／または二つ前段のパルス出力回路に
入力するための第１の出力信号ＯＵＴ（１）（ＳＲ）乃至ＯＵＴ（Ｎ）（ＳＲ）、別の回
路等に電気的に入力される第２の出力信号ＯＵＴ（１）乃至ＯＵＴ（Ｎ）が出力される。
なお、図１６（Ａ）に示すように、シフトレジスタの最終段の２つの段には、後段信号Ｏ
ＵＴ（ｎ＋２）が入力されないため、一例としては、別途第２のスタートパルスＳＰ２、
第３のスタートパルスＳＰ３をそれぞれ入力する構成とすればよい。
【０２４８】
なお、クロック信号（ＣＫ）は、一定の間隔でＨレベルとＬレベル（Ｌ信号、低電源電位
レベル、ともいう）を繰り返す信号である。ここで、第１のクロック信号（ＣＫ１）〜第
４のクロック信号（ＣＫ４）は、順に１／４周期分遅延している（すなわち、互いに９０
°位相がずれている）。本実施の形態では、第１のクロック信号（ＣＫ１）〜第４のクロ
ック信号（ＣＫ４）を利用して、パルス出力回路の駆動の制御等を行う。なお、クロック
信号は、入力される駆動回路に応じて、ＧＣＫ、ＳＣＫということもあるが、ここではＣ
Ｋとして説明を行う。
【０２４９】
第１の入力端子２１、第２の入力端子２２及び第３の入力端子２３は、第１の配線１１〜
第４の配線１４のいずれかと電気的に接続されている。例えば、図１６（Ａ）において、
第１のパルス出力回路１０＿１は、第１の入力端子２１が第１の配線１１と電気的に接続
され、第２の入力端子２２が第２の配線１２と電気的に接続され、第３の入力端子２３が
第３の配線１３と電気的に接続されている。また、第２のパルス出力回路１０＿２は、第
１の入力端子２１が第２の配線１２と電気的に接続され、第２の入力端子２２が第３の配
線１３と電気的に接続され、第３の入力端子２３が第４の配線１４と電気的に接続されて
いる。
【０２５０】
第１のパルス出力回路１０＿１〜第Ｎのパルス出力回路１０＿Ｎの各々は、第１の入力端
子２１、第２の入力端子２２、第３の入力端子２３、第４の入力端子２４、第５の入力端
子２５、第１の出力端子２６、第２の出力端子２７を有しているとする（図１６（Ｂ）参
照）。第１のパルス出力回路１０＿１において、第１の入力端子２１に第１のクロック信
号ＣＫ１が入力され、第２の入力端子２２に第２のクロック信号ＣＫ２が入力され、第３
の入力端子２３に第３のクロック信号ＣＫ３が入力され、第４の入力端子２４にスタート
パルスが入力され、第５の入力端子２５に後段信号ＯＵＴ（３）が入力され、第１の出力
端子２６より第１の出力信号ＯＵＴ（１）（ＳＲ）が出力され、第２の出力端子２７より
第２の出力信号ＯＵＴ（１）が出力されていることとなる。
【０２５１】
なお第１のパルス出力回路１０＿１〜第Ｎのパルス出力回路１０＿Ｎは、３端子の薄膜ト
ランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒともいう）の他に、４
端子の薄膜トランジスタを用いることができる。なお、本明細書において、薄膜トランジ
スタが半導体層を介して二つのゲート電極を有する場合、半導体層より下方のゲート電極
を下方のゲート電極、半導体層に対して上方のゲート電極を上方のゲート電極とも呼ぶ。
【０２５２】
酸化物半導体を薄膜トランジスタのチャネル形成領域を含む半導体層に用いた場合、製造
工程により、しきい値電圧がマイナス側、或いはプラス側にシフトすることがある。その
ため、チャネル形成領域を含む半導体層に酸化物半導体を用いた薄膜トランジスタでは、
しきい値電圧の制御を行うことのできる構成が好適である。図１６（Ｃ）に示す４端子の
薄膜トランジスタ２８のしきい値電圧は、上方及び／または下方のゲート電極の電位を制
御することにより所望の値に制御することができる。
【０２５３】
次に、図１６（Ｂ）に示したパルス出力回路の具体的な回路構成の一例について、図１６
（Ｄ）で説明する。
【０２５４】
図１６（Ｄ）に示したパルス出力回路は、第１のトランジスタ３１〜第１３のトランジス
タ４３を有している。また、上述した第１の入力端子２１〜第５の入力端子２５、及び第
１の出力端子２６、第２の出力端子２７に加え、第１の高電源電位ＶＤＤが供給される電
源線５１、第２の高電源電位ＶＣＣが供給される電源線５２、低電源電位ＶＳＳが供給さ
れる電源線５３から、第１のトランジスタ３１〜第１３のトランジスタ４３に信号、また
は電源電位が供給される。ここで図１６（Ｄ）における各電源線の電源電位の大小関係は
、第１の電源電位ＶＤＤは第２の電源電位ＶＣＣ以上の電位とし、第２の電源電位ＶＣＣ
は第３の電源電位ＶＳＳより大きい電位とする。なお、第１のクロック信号（ＣＫ１）〜
第４のクロック信号（ＣＫ４）は、一定の間隔でＨレベルとＬレベルを繰り返す信号であ
るが、ＨレベルのときＶＤＤ、ＬレベルのときＶＳＳであるとする。なお電源線５２の電
源電位ＶＣＣを、電源線５１の電源電位ＶＤＤより低くすることにより、動作に影響を与
えることなく、トランジスタのゲート電極に印加される電位を低く抑えることができ、ト
ランジスタのしきい値のシフトを低減し、劣化を抑制することができる。なお、第１のト
ランジスタ３１〜第１３のトランジスタ４３のうち、第１のトランジスタ３１、第６のト
ランジスタ３６乃至第９のトランジスタ３９には、図１６（Ｃ）で示した４端子の薄膜ト
ランジスタ２８を用いることが好ましい。第１のトランジスタ３１、第６のトランジスタ
３６乃至第９のトランジスタ３９の動作は、ソースまたはドレインとなる電極の一方が接
続されたノードの電位を、ゲート電極の制御信号によって切り替えることが求められるト
ランジスタであり、ゲート電極に入力される制御信号に対する応答が速い（オン電流の立
ち上がりが急峻）ことでよりパルス出力回路の誤動作を低減することができるトランジス
タである。そのため、図１６（Ｃ）で示した４端子の薄膜トランジスタ２８を用いること
によりしきい値電圧を制御することができ、誤動作がより低減できるパルス出力回路とす
ることができる。
【０２５５】
図１６（Ｄ）において、第１のトランジスタ３１は、第１端子が電源線５１に電気的に接
続され、第２端子が第９のトランジスタ３９の第１端子に電気的に接続され、ゲート電極
（下方のゲート電極及び上方のゲート電極）が第４の入力端子２４に電気的に接続されて
いる。第２のトランジスタ３２は、第１端子が電源線５３に電気的に接続され、第２端子
が第９のトランジスタ３９の第１端子に電気的に接続され、ゲート電極が第４のトランジ
スタ３４のゲート電極に電気的に接続されている。第３のトランジスタ３３は、第１端子
が第１の入力端子２１に電気的に接続され、第２端子が第１の出力端子２６に電気的に接
続されている。第４のトランジスタ３４は、第１端子が電源線５３に電気的に接続され、
第２端子が第１の出力端子２６に電気的に接続されている。第５のトランジスタ３５は、
第１端子が電源線５３に電気的に接続され、第２端子が第２のトランジスタ３２のゲート
電極及び第４のトランジスタ３４のゲート電極に電気的に接続され、ゲート電極が第４の
入力端子２４に電気的に接続されている。第６のトランジスタ３６は、第１端子が電源線
５２に電気的に接続され、第２端子が第２のトランジスタ３２のゲート電極及び第４のト
ランジスタ３４のゲート電極に電気的に接続され、ゲート電極（下方のゲート電極及び上
方のゲート電極）が第５の入力端子２５に電気的に接続されている。第７のトランジスタ
３７は、第１端子が電源線５２に電気的に接続され、第２端子が第８のトランジスタ３８
の第２端子に電気的に接続され、ゲート電極（下方のゲート電極及び上方のゲート電極）
が第３の入力端子２３に電気的に接続されている。第８のトランジスタ３８は、第１端子
が第２のトランジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に電気
的に接続され、ゲート電極（下方のゲート電極及び上方のゲート電極）が第２の入力端子
２２に電気的に接続されている。第９のトランジスタ３９は、第１端子が第１のトランジ
スタ３１の第２端子及び第２のトランジスタ３２の第２端子に電気的に接続され、第２端
子が第３のトランジスタ３３のゲート電極及び第１０のトランジスタ４０のゲート電極に
電気的に接続され、ゲート電極（下方のゲート電極及び上方のゲート電極）が電源線５２
に電気的に接続されている。第１０のトランジスタ４０は、第１端子が第１の入力端子２
１に電気的に接続され、第２端子が第２の出力端子２７に電気的に接続され、ゲート電極
が第９のトランジスタ３９の第２端子に電気的に接続されている。第１１のトランジスタ
４１は、第１端子が電源線５３に電気的に接続され、第２端子が第２の出力端子２７に電
気的に接続され、ゲート電極が第２のトランジスタ３２のゲート電極及び第４のトランジ
スタ３４のゲート電極に電気的に接続されている。第１２のトランジスタ４２は、第１端
子が電源線５３に電気的に接続され、第２端子が第２の出力端子２７に電気的に接続され
、ゲート電極が第７のトランジスタ３７のゲート電極（下方のゲート電極及び上方のゲー
ト電極）に電気的に接続されている。第１３のトランジスタ４３は、第１端子が電源線５
３に電気的に接続され、第２端子が第１の出力端子２６に電気的に接続され、ゲート電極
が第７のトランジスタ３７のゲート電極（下方のゲート電極及び上方のゲート電極）に電
気的に接続されている。
【０２５６】
図１６（Ｄ）において、第３のトランジスタ３３のゲート電極、第１０のトランジスタ４
０のゲート電極、及び第９のトランジスタ３９の第２端子の接続箇所をノードＡとする。
また、第２のトランジスタ３２のゲート電極、第４のトランジスタ３４のゲート電極、第
５のトランジスタ３５の第２端子、第６のトランジスタ３６の第２端子、第８のトランジ
スタ３８の第１端子、及び第１１のトランジスタ４１のゲート電極の接続箇所をノードＢ
とする。
【０２５７】
図１７（Ａ）に、図１６（Ｄ）で説明したパルス出力回路を第１のパルス出力回路１０＿
１に適用した場合に、第１の入力端子２１乃至第５の入力端子２５と第１の出力端子２６
及び第２の出力端子２７に入力または出力される信号を示している。
【０２５８】
具体的には、第１の入力端子２１に第１のクロック信号ＣＫ１が入力され、第２の入力端
子２２に第２のクロック信号ＣＫ２が入力され、第３の入力端子２３に第３のクロック信
号ＣＫ３が入力され、第４の入力端子２４にスタートパルスが入力され、第５の入力端子
２５に後段信号ＯＵＴ（３）が入力され、第１の出力端子２６より第１の出力信号ＯＵＴ
（１）（ＳＲ）が出力され、第２の出力端子２７より第２の出力信号ＯＵＴ（１）が出力
される。
【０２５９】
なお、薄膜トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの
端子を有する素子である。また、ゲートと重畳した領域にチャネル領域が形成される半導
体を有しており、ゲートの電位を制御することで、チャネル領域を介してドレインとソー
スの間に流れる電流を制御することが出来る。ここで、ソースとドレインとは、薄膜トラ
ンジスタの構造や動作条件等によって変わるため、いずれがソースまたはドレインである
かを限定することが困難である。そこで、ソース及びドレインとして機能する領域を、ソ
ースもしくはドレインと呼ばない場合がある。その場合、一例としては、それぞれを第１
端子、第２端子と表記する場合がある。
【０２６０】
なお図１６（Ｃ）、図１７（Ａ）において、ノードＡを浮遊状態とすることによりブート
ストラップ動作を行うための、容量素子を別途設けても良い。またノードＢの電位を保持
するため、一方の電極をノードＢに電気的に接続した容量素子を別途設けてもよい。
【０２６１】
ここで、図１７（Ａ）に示したパルス出力回路を複数具備するシフトレジスタのタイミン
グチャートについて図１７（Ｂ）に示す。なおシフトレジスタが走査線駆動回路である場
合、図１７（Ｂ）中の期間６１は垂直帰線期間であり、期間６２はゲート選択期間に相当
する。
【０２６２】
なお、図１７（Ａ）に示すように、ゲートに第２の電源電位ＶＣＣが印加される第９のト
ランジスタ３９を設けておくことにより、ブートストラップ動作の前後において、以下の
ような利点がある。
【０２６３】
ゲート電極に第２の電源電位ＶＣＣが印加される第９のトランジスタ３９がない場合、ブ
ートストラップ動作によりノードＡの電位が上昇すると、第１のトランジスタ３１の第２
端子であるソースの電位が上昇していき、第１の電源電位ＶＤＤより大きくなる。そして
、第１のトランジスタ３１のソースが第１端子側、即ち電源線５１側に切り替わる。その
ため、第１のトランジスタ３１においては、ゲートとソースの間、ゲートとドレインの間
ともに、大きなバイアス電圧が印加されるために大きなストレスがかかり、トランジスタ
の劣化の要因となりうる。そこで、ゲート電極に第２の電源電位ＶＣＣが印加される第９
のトランジスタ３９を設けておくことにより、ブートストラップ動作によりノードＡの電
位は上昇するものの、第１のトランジスタ３１の第２端子の電位の上昇を生じないように
することができる。つまり、第９のトランジスタ３９を設けることにより、第１のトラン
ジスタ３１のゲートとソースの間に印加される負のバイアス電圧の値を小さくすることが
できる。よって、本実施の形態の回路構成とすることにより、第１のトランジスタ３１の
ゲートとソースの間に印加される負のバイアス電圧も小さくできるため、ストレスによる
第１のトランジスタ３１の劣化を抑制することができる。
【０２６４】
なお、第９のトランジスタ３９を設ける箇所については、第１のトランジスタ３１の第２
端子と第３のトランジスタ３３のゲートとの間に第１端子と第２端子を介して接続される
ように設ける構成であればよい。なお、本実施形態でのパルス出力回路を複数具備するシ
フトレジスタの場合、走査線駆動回路より段数の多い信号線駆動回路では、第９のトラン
ジスタ３９を省略してもよく、トランジスタ数を削減する利点がある。
【０２６５】
なお第１のトランジスタ３１乃至第１３のトランジスタ４３の半導体層として、酸化物半
導体を用いることにより、薄膜トランジスタのオフ電流を低減し、オン電流及び電界効果
移動度を高めることが出来ると共に、劣化の度合いを低減することが出来るため、回路内
の誤動作を低減することができる。また酸化物半導体を用いたトランジスタは、アモルフ
ァスシリコンを用いたトランジスタに比べ、ゲート電極に高電位が印加されることによる
トランジスタの劣化の程度が小さい。そのため、第２の電源電位ＶＣＣを供給する電源線
に、第１の電源電位ＶＤＤを供給しても同様の動作が得られ、且つ回路間を引き回す電源
線の数を低減することができるため、回路の小型化を図ることが出来る。
【０２６６】
なお、第７のトランジスタ３７のゲート電極（下方のゲート電極及び上方のゲート電極）
に第３の入力端子２３によって供給されるクロック信号、第８のトランジスタ３８のゲー
ト電極（下方のゲート電極及び上方のゲート電極）に第２の入力端子２２によって供給さ
れるクロック信号は、第７のトランジスタ３７のゲート電極（下方のゲート電極及び上方
のゲート電極）に第２の入力端子２２によって供給されるクロック信号、第８のトランジ
スタ３８のゲート電極（下方のゲート電極及び上方のゲート電極）に第３の入力端子２３
によって供給されるクロック信号となるように、結線関係を入れ替えても同様の作用を奏
する。なお、図１７（Ａ）に示すシフトレジスタにおいて、第７のトランジスタ３７及び
第８のトランジスタ３８が共にオンの状態から、第７のトランジスタ３７がオフ、第８の
トランジスタ３８がオンの状態、次いで第７のトランジスタ３７がオフ、第８のトランジ
スタ３８がオフの状態とすることによって、第２の入力端子２２及び第３の入力端子２３
の電位が低下することで生じる、ノードＢの電位の低下が第７のトランジスタ３７のゲー
ト電極の電位の低下、及び第８のトランジスタ３８のゲート電極の電位の低下に起因して
２回生じることとなる。一方、図１７（Ａ）に示すシフトレジスタにおいて、第７のトラ
ンジスタ３７及び第８のトランジスタ３８が共にオンの状態から、第７のトランジスタ３
７がオン、第８のトランジスタ３８がオフの状態、次いで、第７のトランジスタ３７がオ
フ、第８のトランジスタ３８がオフの状態とすることによって、第２の入力端子２２及び
第３の入力端子２３の電位が低下することで生じるノードＢの電位の低下を、第８のトラ
ンジスタ３８のゲート電極の電位の低下による一回に低減することができる。そのため、
第７のトランジスタ３７のゲート電極（下方のゲート電極及び上方のゲート電極）に第３
の入力端子からクロック信号が供給され、第８のトランジスタ３８のゲート電極（下方の
ゲート電極及び上方のゲート電極）に第２の入力端子からクロック信号が供給される結成
関係とすると、ノードＢの電位の変動を小さくすることで、ノイズを低減することが出来
るため、好適である。
【０２６７】
このように、第１の出力端子２６及び第２の出力端子２７の電位をＬレベルに保持する期
間に、ノードＢに定期的にＨレベルの信号が供給される構成とすることにより、パルス出
力回路の誤動作を抑制することができる。
【０２６８】
（実施の形態９）
薄膜トランジスタを作製し、該薄膜トランジスタを画素部、さらには駆動回路に用いて表
示機能を有する半導体装置（表示装置ともいう）を作製することができる。また、薄膜ト
ランジスタを駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システム
オンパネルを形成することができる。
【０２６９】
表示装置は表示素子を含む。表示素子としては液晶素子（液晶表示素子ともいう）、発光
素子（発光表示素子ともいう）を用いることができる。発光素子は、電流または電圧によ
って輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒ
ｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気
的作用によりコントラストが変化する表示媒体も適用することができる。
【０２７０】
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラ
を含むＩＣ等を実装した状態にあるモジュールとを含む。さらに、該表示装置を作製する
過程における、表示素子が完成する前の一形態に相当する素子基板に関し、該素子基板は
、電流を表示素子に供給するための手段を複数の各画素に備える。素子基板は、具体的に
は、表示素子の画素電極のみが形成された状態であっても良いし、画素電極となる導電膜
を成膜した後であって、エッチングして画素電極を形成する前の状態であっても良いし、
あらゆる形態があてはまる。
【０２７１】
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光
源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒ
ｉｎｔｅｄ ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎ
ｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り
付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュ
ール、または表示素子にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回
路）が直接実装されたモジュールも全て表示装置に含むものとする。
【０２７２】
半導体装置の一形態に相当する液晶表示パネルの外観及び断面について、図１０を用いて
説明する。図１０（Ａ１）（Ａ２）は、薄膜トランジスタ４０１０、４０１１、及び液晶
素子４０１３を、第１の基板４００１と第２の基板４００６との間にシール材４００５に
よって封止した、パネルの平面図であり、図１０（Ｂ）は、図１０（Ａ１）（Ａ２）のＭ
−Ｎにおける断面図に相当する。
【０２７３】
第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲む
ようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回
路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査
線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６
とによって、液晶層４００８と共に封止されている。また第１の基板４００１上のシール
材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶
半導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。
【０２７４】
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ方法、
ワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。図１０（Ａ１）
は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図１０（Ａ２）は、
ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
【０２７５】
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、
薄膜トランジスタを複数有しており、図１０（Ｂ）では、画素部４００２に含まれる薄膜
トランジスタ４０１０と、走査線駆動回路４００４に含まれる薄膜トランジスタ４０１１
とを例示している。薄膜トランジスタ４０１０、４０１１上には絶縁層４０４１ａ、４０
４１ｂ、４０４２ａ、４０４２ｂ、４０２０、４０２１が設けられている。
【０２７６】
薄膜トランジスタ４０１０、４０１１は、実施の形態１、２、５、６で示した酸化物半導
体層を含む信頼性の高い薄膜トランジスタを適用することができる。駆動回路用の薄膜ト
ランジスタ４０１１としては、実施の形態１、２、５、６で示した薄膜トランジスタ２６
０、２４５、２７０、画素用の薄膜トランジスタ４０１０としては、薄膜トランジスタ４
２０、４４８、２２０、２８０、２９０を用いることができる。本実施の形態において、
薄膜トランジスタ４０１０、４０１１はｎチャネル型薄膜トランジスタである。
【０２７７】
絶縁層４０２１上において、駆動回路用の薄膜トランジスタ４０１１の酸化物半導体層の
チャネル形成領域と重なる位置に導電層４０４０が設けられている。導電層４０４０を酸
化物半導体層のチャネル形成領域と重なる位置に設けることによって、ＢＴ試験前後にお
ける薄膜トランジスタ４０１１のしきい値電圧の変化量を低減することができる。また、
導電層４０４０は、電位が薄膜トランジスタ４０１１のゲート電極層と同じでもよいし、
異なっていても良く、第２のゲート電極層として機能させることもできる。また、導電層
４０４０の電位がＧＮＤ、０Ｖ、或いはフローティング状態であってもよい。
【０２７８】
また、液晶素子４０１３が有する画素電極層４０３０は、薄膜トランジスタ４０１０と電
気的に接続されている。そして液晶素子４０１３の対向電極層４０３１は第２の基板４０
０６上に形成されている。画素電極層４０３０と対向電極層４０３１と液晶層４００８と
が重なっている部分が、液晶素子４０１３に相当する。なお、画素電極層４０３０、対向
電極層４０３１はそれぞれ配向膜として機能する絶縁層４０３２、４０３３が設けられ、
絶縁層４０３２、４０３３を介して液晶層４００８を挟持している。
【０２７９】
なお、第１の基板４００１、第２の基板４００６としては、透光性基板を用いることがで
き、ガラス、セラミックス、プラスチックを用いることができる。プラスチックとしては
、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶ
Ｆ（ポリビニルフルオライド）フィルム、ポリエステルフィルムまたはアクリル樹脂フィ
ルムを用いることができる。
【０２８０】
また４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサ４０３５
であり、画素電極層４０３０と対向電極層４０３１との間の距離（セルギャップ）を制御
するために設けられている。なお球状のスペーサを用いていても良い。また、対向電極層
４０３１は、薄膜トランジスタ４０１０と同一基板上に設けられる共通電位線と電気的に
接続される。共通接続部を用いて、一対の基板間に配置される導電性粒子を介して対向電
極層４０３１と共通電位線とを電気的に接続することができる。なお、導電性粒子はシー
ル材４００５に含有させる。
【０２８１】
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つで
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は比較的狭い温度範囲で発現するため、温度範囲を改善
するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層４００８に
用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ
以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。
【０２８２】
なお透過型液晶表示装置の他に、半透過型液晶表示装置でも適用できる。
【０２８３】
また、液晶表示装置では、基板の外側（視認側）に偏光板を設け、内側に着色層、表示素
子に用いる電極層という順に設ける例を示すが、偏光板は基板の内側に設けてもよい。ま
た、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板及び着色層の材料や
作製工程条件によって適宜設定すればよい。また、表示部以外にブラックマトリクスとし
て機能する遮光膜を設けてもよい。
【０２８４】
薄膜トランジスタ４０１１は、チャネル保護層として機能する絶縁層４０４１ａと、酸化
物半導体層の積層の周縁部（側面を含む）を覆う絶縁層４０４１ｂとが形成されている。
同様に薄膜トランジスタ４０１０は、チャネル保護層として機能する絶縁層４０４２ａと
、酸化物半導体層の積層の周縁部（側面を含む）を覆う絶縁層４０４２ｂとが形成されて
いる。
【０２８５】
酸化物半導体層の積層の周縁部（側面を含む）を覆う酸化物絶縁層である絶縁層４０４１
ｂ、４０４２ｂは、ゲート電極層と、その上方または周辺に形成される配線層（ソース配
線層や容量配線層など）との距離を大きくし、寄生容量の低減を図ることができる。絶縁
層４０４１ａ、４０４１ｂ、４０４２ａ、４０４２ｂは実施の形態１で示した酸化物絶縁
層４２６ａ、４２６ｂと同様な材料及び方法で形成すればよい。また、薄膜トランジスタ
の表面凹凸を低減するため平坦化絶縁膜として機能する絶縁層４０２１で覆う構成となっ
ている。ここでは、絶縁層４０４１ａ、４０４１ｂ、４０４２ａ、４０４２ｂとして、実
施の形態１を用いてスパッタ法により酸化珪素膜を形成する。
【０２８６】
また、絶縁層４０４１ａ、４０４１ｂ、４０４２ａ、４０４２ｂ上に絶縁層４０２０が形
成されている。絶縁層４０２０は実施の形態１で示した保護絶縁層４０３と同様な材料及
び方法で形成すればよい。ここでは、絶縁層４０２０として、ＲＦスパッタ法により窒化
珪素膜を形成する。
【０２８７】
また、平坦化絶縁膜として絶縁層４０２１を形成する。絶縁層４０２１としては、実施の
形態１で示した平坦化絶縁層４０４と同様な材料及び方法で形成すればよく、ポリイミド
、アクリル系樹脂、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ系樹脂等の、耐熱
性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌ
ｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラ
ス）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させる
ことで、絶縁層４０２１を形成してもよい。
【０２８８】
本実施の形態では、画素部の複数の薄膜トランジスタをまとめて窒化物絶縁膜で囲む構成
としてもよい。絶縁層４０２０とゲート絶縁層とに窒化物絶縁膜を用いて、図１０に示す
ように少なくともアクティブマトリクス基板の画素部の周縁を囲むように絶縁層４０２０
とゲート絶縁層とが接する領域を設ける構成とすればよい。この製造プロセスでは、外部
からの水分の侵入を防ぐことができる。また、半導体装置、例えば表示装置としてデバイ
スが完成した後にも長期的に、外部からの水分の侵入を防ぐことができデバイスの長期信
頼性を向上することができる。
【０２８９】
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓ
ｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアルキ
ル基やアリール基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有してい
ても良い。
【０２９０】
絶縁層４０２１の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法
、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン
印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイ
フコーター等を用いることができる。絶縁層４０２１の焼成工程と半導体層のアニールを
兼ねることで効率よく半導体装置を作製することが可能となる。
【０２９１】
画素電極層４０３０、対向電極層４０３１は、酸化タングステンを含むインジウム酸化物
、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、
酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、
インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性の導電性
材料を用いることができる。
【０２９２】
また、画素電極層４０３０、対向電極層４０３１として、導電性高分子（導電性ポリマー
ともいう）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形
成した画素電極は、シート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率
が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗
率が０．１Ω・ｃｍ以下であることが好ましい。
【０２９３】
導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例え
ば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンま
たはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。
【０２９４】
また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４
００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
【０２９５】
接続端子電極４０１５が、液晶素子４０１３が有する画素電極層４０３０と同じ導電膜か
ら形成され、端子電極４０１６は、薄膜トランジスタ４０１０、４０１１のソース電極層
及びドレイン電極層と同じ導電膜で形成されている。
【０２９６】
接続端子電極４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介し
て電気的に接続されている。
【０２９７】
また図１０においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実
装している例を示しているがこの構成に限定されない。走査線駆動回路を別途形成して実
装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して
実装しても良い。
【０２９８】
図１９は、本明細書に開示する作製方法により作製されるＴＦＴ基板を用いて半導体装置
として液晶表示モジュールを構成する一例を示している。
【０２９９】
図１９は液晶表示モジュールの一例であり、基板２６００と対向基板２６０１がシール材
２６０２により固着され、その間にＴＦＴ等を含む画素部２６０３、液晶層を含む表示素
子２６０４、着色層２６０５が設けられ表示領域を形成している。着色層２６０５はカラ
ー表示を行う場合に必要であり、ＲＧＢ方式の場合は、赤、緑、青の各色に対応した着色
層が各画素に対応して設けられている。基板２６００と対向基板２６０１の外側には偏光
板２６０６、偏光板２６０７、拡散板２６１３が配設されている。光源は冷陰極管２６１
０と反射板２６１１により構成され、回路基板２６１２は、フレキシブル配線基板２６０
９により基板２６００の配線回路部２６０８と接続され、コントロール回路や電源回路な
どの外部回路が組みこまれている。また偏光板と、液晶層との間に位相差板を有した状態
で積層してもよい。
【０３００】
液晶表示モジュールには、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉ
ｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓ
ｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａ
ｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇ
ｎｍｅｎｔ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ
Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂ
ｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉ
ｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑ
ｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
【０３０１】
以上の工程により、半導体装置として信頼性の高い液晶表示パネルを作製することができ
る。
【０３０２】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
【０３０３】
（実施の形態１０）
半導体装置の一形態として電子ペーパーの例を示す。
【０３０４】
電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）も呼ばれており、紙と同じ
読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能という利
点を有している。
【０３０５】
電気泳動ディスプレイは、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒
子と、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に
複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロ
カプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示す
るものである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合におい
て移動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を
含む）とする。
【０３０６】
このように、電気泳動ディスプレイは、誘電定数の高い物質が高い電界領域に移動する、
いわゆる誘電泳動的効果を利用したディスプレイである。
【０３０７】
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、こ
の電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また
、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
【０３０８】
また、アクティブマトリクス基板上に適宜、二つの電極の間に挟まれるように上記マイク
ロカプセルを複数配置すればアクティブマトリクス型の表示装置が完成し、マイクロカプ
セルに電界を印加すれば表示を行うことができる。例えば、実施の形態１、２、５、６の
薄膜トランジスタによって得られるアクティブマトリクス基板を用いることができる。
【０３０９】
なお、マイクロカプセル中の第１の粒子および第２の粒子は、導電体材料、絶縁体材料、
半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレク
トロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を
用いればよい。
【０３１０】
図１８は、半導体装置の例としてアクティブマトリクス型の電子ペーパーを示す。半導体
装置に用いられる薄膜トランジスタ５８１としては、実施の形態１で示す薄膜トランジス
タと同様に作製でき、酸化物半導体層を含む信頼性の高い薄膜トランジスタである。また
、実施の形態２、５、６で示す薄膜トランジスタも本実施の薄膜トランジスタ５８１とし
て適用することもできる。
【０３１１】
図１８の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイス
トボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層であ
る第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電位差
を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。
【０３１２】
基板５８０上に形成された薄膜トランジスタ５８１はボトムゲート構造の薄膜トランジス
タであり、半導体層と接する絶縁膜５８３に覆われている。薄膜トランジスタ５８１のソ
ース電極層又はドレイン電極層によって第１の電極層５８７と、絶縁層５８５に形成する
開口で接しており電気的に接続している。第１の電極層５８７と基板５９６上に形成され
た第２の電極層５８８との間には黒色領域５９０ａ及び白色領域５９０ｂを有し、周りに
液体で満たされているキャビティ５９４を含む球形粒子５８９が設けられており、球形粒
子５８９の周囲は樹脂等の充填材５９５で充填されている。第１の電極層５８７が画素電
極に相当し、第２の電極層５８８が共通電極に相当する。第２の電極層５８８は、薄膜ト
ランジスタ５８１と同一基板上に設けられる共通電位線と電気的に接続される。共通接続
部を用いて、一対の基板間に配置される導電性粒子を介して第２の電極層５８８と共通電
位線とを電気的に接続することができる。
【０３１３】
また、ツイストボールを用いた素子の代わりに、電気泳動素子を用いることも可能である
。透明な液体と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１
０μｍ〜２００μｍ程度のマイクロカプセルを用いる。第１の電極層と第２の電極層との
間に設けられるマイクロカプセルは、第１の電極層と第２の電極層によって、電場が与え
られると、白い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することが
できる。この原理を応用した表示素子が電気泳動表示素子であり、一般的に電子ペーパー
とよばれている。電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ラ
イトは不要であり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能
である。また、表示部に電源が供給されない場合であっても、一度表示した像を保持する
ことが可能であるため、電波発信源から表示機能付き半導体装置（単に表示装置、又は表
示装置を具備する半導体装置ともいう）を遠ざけた場合であっても、表示された像を保存
しておくことが可能となる。
【０３１４】
以上の工程により、半導体装置として信頼性の高い電子ペーパーを作製することができる
。
【０３１５】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
【０３１６】
（実施の形態１１）
半導体装置として発光表示装置の例を示す。表示装置の有する表示素子としては、ここで
はエレクトロルミネッセンスを利用する発光素子を用いて示す。エレクトロルミネッセン
スを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって
区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
【０３１７】
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成
し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよう
な発光素子は、電流励起型の発光素子と呼ばれる。
【０３１８】
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分
類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−ア
クセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明す
る。
【０３１９】
図１２は、半導体装置の例としてデジタル時間階調駆動を適用可能な画素構成の一例を示
す図である。
【０３２０】
デジタル時間階調駆動を適用可能な画素の構成及び画素の動作について説明する。ここで
は酸化物半導体層をチャネル形成領域に用いるｎチャネル型のトランジスタを１つの画素
に２つ用いる例を示す。
【０３２１】
画素６４００は、スイッチング用トランジスタ６４０１、駆動用トランジスタ６４０２、
発光素子６４０４及び容量素子６４０３を有している。スイッチング用トランジスタ６４
０１はゲートが走査線６４０６に接続され、第１電極（ソース電極及びドレイン電極の一
方）が信号線６４０５に接続され、第２電極（ソース電極及びドレイン電極の他方）が駆
動用トランジスタ６４０２のゲートに接続されている。駆動用トランジスタ６４０２は、
ゲートが容量素子６４０３を介して電源線６４０７に接続され、第１電極が電源線６４０
７に接続され、第２電極が発光素子６４０４の第１電極（画素電極）に接続されている。
発光素子６４０４の第２電極は共通電極６４０８に相当する。共通電極６４０８は、同一
基板上に形成される共通電位線と電気的に接続される。なお、駆動用トランジスタ６４０
２は発光素子６４０４の駆動用トランジスタである。
【０３２２】
なお、発光素子６４０４の第２電極（共通電極６４０８）には低電源電位が設定されてい
る。なお、低電源電位とは、電源線６４０７に設定される高電源電位を基準にして低電源
電位＜高電源電位を満たす電位であり、低電源電位としては例えばＧＮＤ、０Ｖなどが設
定されていても良い。この高電源電位と低電源電位との電位差を発光素子６４０４に印加
して、発光素子６４０４に電流を流して発光素子６４０４を発光させるため、高電源電位
と低電源電位との電位差が発光素子６４０４の順方向しきい値電圧以上となるようにそれ
ぞれの電位を設定する。
【０３２３】
なお、容量素子６４０３は駆動用トランジスタ６４０２のゲート容量を代用して省略する
ことも可能である。駆動用トランジスタ６４０２のゲート容量については、チャネル領域
とゲート電極との間で容量が形成されていてもよい。
【０３２４】
ここで、電圧入力電圧駆動方式の場合には、駆動用トランジスタ６４０２のゲートには、
駆動用トランジスタ６４０２が十分にオンするか、オフするかの二つの状態となるような
ビデオ信号を入力する。つまり、駆動用トランジスタ６４０２は線形領域で動作させる。
駆動用トランジスタ６４０２は線形領域で動作させるため、電源線６４０７の電圧よりも
高い電圧を駆動用トランジスタ６４０２のゲートにかける。なお、信号線６４０５には、
（電源線電圧＋駆動用トランジスタ６４０２のＶｔｈ）以上の電圧をかける。
【０３２５】
また、デジタル時間階調駆動に代えて、アナログ階調駆動を行う場合、信号の入力を異な
らせることで、図１２と同じ画素構成を用いることができる。
【０３２６】
アナログ階調駆動を行う場合、駆動用トランジスタ６４０２のゲートに発光素子６４０４
の順方向電圧＋駆動用トランジスタ６４０２のＶｔｈ以上の電圧をかける。発光素子６４
０４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向し
きい値電圧を含む。なお、駆動用トランジスタ６４０２が飽和領域で動作するようなビデ
オ信号を入力することで、発光素子６４０４に電流を流すことができる。駆動用トランジ
スタ６４０２を飽和領域で動作させるため、電源線６４０７の電位は、駆動用トランジス
タ６４０２のゲート電位よりも高くする。ビデオ信号をアナログとすることで、発光素子
６４０４にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。
【０３２７】
なお、図１２に示す画素構成は、これに限定されない。例えば、図１２に示す画素に新た
にスイッチ、抵抗素子、容量素子、トランジスタ又は論理回路などを追加してもよい。
【０３２８】
次に、発光素子の構成について、図１３を用いて説明する。ここでは、駆動用ＴＦＴがｎ
型の場合を例に挙げて、画素の断面構造について説明する。図１３（Ａ）（Ｂ）（Ｃ）の
半導体装置に用いられる発光素子駆動用ＴＦＴである駆動用ＴＦＴ７００１、７０１１、
７０２１は、実施の形態１で示す薄膜トランジスタと同様に作製でき、酸化物半導体層を
含む信頼性の高い薄膜トランジスタである。また、実施の形態２、５、６で示す薄膜トラ
ンジスタを駆動用ＴＦＴ７００１、７０１１、７０２１として適用することもできる。
【０３２９】
発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そ
して、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取
り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対
側の面から発光を取り出す両面射出構造の発光素子があり、画素構成はどの射出構造の発
光素子にも適用することができる。
【０３３０】
上面射出構造の発光素子について図１３（Ａ）を用いて説明する。
【０３３１】
図１３（Ａ）に、駆動用ＴＦＴ７００１がｎ型で、発光素子７００２から発せられる光が
陽極７００５側に抜ける場合の、画素の断面図を示す。図１３（Ａ）では、発光素子７０
０２の陰極７００３と駆動用ＴＦＴ７００１が電気的に接続されており、陰極７００３上
に発光層７００４、陽極７００５が順に積層されている。陰極７００３は絶縁膜７００６
及び絶縁膜７００７上に形成され、仕事関数が小さく、なおかつ光を反射する導電膜であ
れば様々の材料を用いることができる。例えば、Ｃａ、Ａｌ、ＭｇＡｇ、ＡｌＬｉ等が望
ましい。そして発光層７００４は、単数の層で構成されていても、複数の層が積層される
ように構成されていてもどちらでも良い。複数の層で構成されている場合、陰極７００３
上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。な
おこれらの層を全て設ける必要はない。陽極７００５は光を透過する透光性を有する導電
性材料を用いて形成し、例えば酸化タングステンを含むインジウム酸化物、酸化タングス
テンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含
むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛
酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電膜を用いて
も良い。
【０３３２】
また、陰極７００３と隣り合う画素の陰極７００８の間に、それぞれの端部を覆って隔壁
７００９を設ける。隔壁７００９は、ポリイミド、アクリル系樹脂、ポリアミド、エポキ
シ系樹脂等の有機樹脂膜、無機絶縁膜またはポリシロキサンを用いて形成する。隔壁７０
０９は、特に感光性の樹脂材料を用い、隔壁７００９の側面が連続した曲率を持って形成
される傾斜面となるように形成することが好ましい。隔壁７００９として感光性の樹脂材
料を用いる場合、レジストマスクを形成する工程を省略することができる。
【０３３３】
陰極７００３及び陽極７００５で発光層７００４を挟んでいる領域が発光素子７００２に
相当する。図１３（Ａ）に示した画素の場合、発光素子７００２から発せられる光は、矢
印で示すように陽極７００５側に射出する。
【０３３４】
次に、下面射出構造の発光素子について図１３（Ｂ）を用いて説明する。駆動用ＴＦＴ７
０１１がｎ型で、発光素子７０１２から発せられる光が陰極７０１３側に射出する場合の
、画素の断面図を示す。図１３（Ｂ）では、駆動用ＴＦＴ７０１１と電気的に接続された
透光性を有する導電膜７０１７上に、発光素子７０１２の陰極７０１３が成膜されており
、陰極７０１３上に発光層７０１４、陽極７０１５が順に積層されている。なお、陽極７
０１５が透光性を有する場合、陽極上を覆うように、光を反射または遮蔽するための遮蔽
膜７０１６が成膜されていてもよい。陰極７０１３は、図１３（Ａ）の場合と同様に、仕
事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は
、光を透過する程度（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例えば２０ｎｍの膜
厚を有するアルミニウム膜を、陰極７０１３として用いることができる。そして発光層７
０１４は、図１３（Ａ）と同様に、単数の層で構成されていても、複数の層が積層される
ように構成されていてもどちらでも良い。陽極７０１５は光を透過する必要はないが、図
１３（Ａ）と同様に、透光性を有する導電性材料を用いて形成することができる。そして
遮蔽膜７０１６は、例えば光を反射する金属等を用いることができるが、金属膜に限定さ
れない。例えば黒の顔料を添加した樹脂等を用いることもできる。
【０３３５】
また、導電膜７０１７と隣り合う画素の導電膜７０１８の間に、それぞれの端部を覆って
隔壁７０１９を設ける。隔壁７０１９は、ポリイミド、アクリル系樹脂、ポリアミド、エ
ポキシ系樹脂等の有機樹脂膜、無機絶縁膜またはポリシロキサンを用いて形成する。隔壁
７０１９は、特に感光性の樹脂材料を用い、隔壁７０１９の側面が連続した曲率を持って
形成される傾斜面となるように形成することが好ましい。隔壁７０１９として感光性の樹
脂材料を用いる場合、レジストマスクを形成する工程を省略することができる。
【０３３６】
陰極７０１３及び陽極７０１５で、発光層７０１４を挟んでいる領域が発光素子７０１２
に相当する。図１３（Ｂ）に示した画素の場合、発光素子７０１２から発せられる光は、
矢印で示すように陰極７０１３側に射出する。
【０３３７】
次に、両面射出構造の発光素子について、図１３（Ｃ）を用いて説明する。図１３（Ｃ）
では、駆動用ＴＦＴ７０２１と電気的に接続された透光性を有する導電膜７０２７上に、
発光素子７０２２の陰極７０２３が成膜されており、陰極７０２３上に発光層７０２４、
陽極７０２５が順に積層されている。陰極７０２３は、図１３（Ａ）の場合と同様に、仕
事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は
、光を透過する程度とする。例えば２０ｎｍの膜厚を有するＡｌを、陰極７０２３として
用いることができる。そして発光層７０２４は、図１３（Ａ）と同様に、単数の層で構成
されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極７０
２５は、図１３（Ａ）と同様に、光を透過する透光性を有する導電性材料を用いて形成す
ることができる。
【０３３８】
また、導電膜７０２７と隣り合う画素の導電膜７０２８の間に、それぞれの端部を覆って
隔壁７０２９を設ける。隔壁７０２９は、ポリイミド、アクリル系樹脂、ポリアミド、エ
ポキシ系樹脂等の有機樹脂膜、無機絶縁膜またはポリシロキサンを用いて形成する。隔壁
７０２９は、特に感光性の樹脂材料を用い、隔壁７０２９の側面が連続した曲率を持って
形成される傾斜面となるように形成することが好ましい。隔壁７０２９として感光性の樹
脂材料を用いる場合、レジストマスクを形成する工程を省略することができる。
【０３３９】
陰極７０２３と、発光層７０２４と、陽極７０２５とが重なっている部分が発光素子７０
２２に相当する。図１３（Ｃ）に示した画素の場合、発光素子７０２２から発せられる光
は、矢印で示すように陽極７０２５側と陰極７０２３側の両方に射出する。
【０３４０】
なお、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機Ｅ
Ｌ素子を設けることも可能である。
【０３４１】
なお、発光素子の駆動を制御する薄膜トランジスタ（発光素子駆動用ＴＦＴ）と発光素子
が電気的に接続されている例を示したが、駆動用ＴＦＴと発光素子との間に電流制御用Ｔ
ＦＴが接続されている構成であってもよい。
【０３４２】
なお半導体装置は、図１３に示した構成に限定されるものではなく、本明細書に開示する
技術的思想に基づく各種の変形が可能である。
【０３４３】
次に、半導体装置の一形態に相当する発光表示パネル（発光パネルともいう）の外観及び
断面について、図１１を用いて説明する。図１１は、第１の基板上に形成された薄膜トラ
ンジスタ及び発光素子を、第２の基板との間にシール材によって封止した、パネルの平面
図であり、図１１（Ｂ）は、図１１（Ａ）のＨ−Ｉにおける断面図に相当する。
【０３４４】
第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０
３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂを囲むようにして、シール材４５０５
が設けられている。また画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び
走査線駆動回路４５０４ａ、４５０４ｂの上に第２の基板４５０６が設けられている。よ
って画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５
０４ａ、４５０４ｂは、第１の基板４５０１とシール材４５０５と第２の基板４５０６と
によって、充填材４５０７と共に密封されている。このように外気に曝されないように気
密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィル
ム等）やカバー材でパッケージング（封入）することが好ましい。
【０３４５】
また第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４
５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、薄膜トランジスタを複数有し
ており、図１１（Ｂ）では、画素部４５０２に含まれる薄膜トランジスタ４５１０と、信
号線駆動回路４５０３ａに含まれる薄膜トランジスタ４５０９とを例示している。
【０３４６】
薄膜トランジスタ４５０９、４５１０は、実施の形態１、２、５、６で示した酸化物半導
体層を含む信頼性の高い薄膜トランジスタを適用することができる。駆動回路用の薄膜ト
ランジスタ４５０９としては、実施の形態１、２、５、６で示した薄膜トランジスタ２６
０、２４５、２７０、画素用の薄膜トランジスタ４５１０としては、薄膜トランジスタ４
２０、４４８、２２０、２８０、２９０を用いることができる。本実施の形態において、
薄膜トランジスタ４５０９、４５１０はｎチャネル型薄膜トランジスタである。
【０３４７】
絶縁層４５４４上において駆動回路用の薄膜トランジスタ４５０９の酸化物半導体層のチ
ャネル形成領域と重なる位置に導電層４５４０が設けられている。導電層４５４０を酸化
物半導体層のチャネル形成領域と重なる位置に設けることによって、ＢＴ試験前後におけ
る薄膜トランジスタ４５０９のしきい値電圧の変化量を低減することができる。また、導
電層４５４０は、電位が薄膜トランジスタ４５０９のゲート電極層と同じでもよいし、異
なっていても良く、第２のゲート電極層として機能させることもできる。また、導電層４
５４０の電位がＧＮＤ、０Ｖ、或いはフローティング状態であってもよい。
【０３４８】
薄膜トランジスタ４５０９は、チャネル保護層として機能する絶縁層４５４１ａと、酸化
物半導体層の積層の周縁部（側面を含む）を覆う絶縁層４５４１ｂとが形成されている。
同様に薄膜トランジスタ４５１０は、チャネル保護層として機能する絶縁層４５４２ａと
、酸化物半導体層の積層の周縁部（側面を含む）を覆う絶縁層４５４２ｂとが形成されて
いる。
【０３４９】
酸化物半導体層の積層の周縁部（側面を含む）を覆う酸化物絶縁層である絶縁層４５４１
ｂ、４５４２ｂは、ゲート電極層と、その上方または周辺に形成される配線層（ソース配
線層や容量配線層など）との距離を大きくし、寄生容量の低減を図ることができる。絶縁
層４５４１ａ、４５４１ｂ、４５４２ａ、４５４２ｂは実施の形態１で示した酸化物絶縁
層４２６ａ、４２６ｂと同様な材料及び方法で形成すればよい。また、薄膜トランジスタ
の表面凹凸を低減するため平坦化絶縁膜として機能する絶縁層４５４３で覆う構成となっ
ている。ここでは、絶縁層４５４１ａ、４５４１ｂ、４５４２ａ、４５４２ｂとして、実
施の形態１を用いてスパッタ法により酸化珪素膜を形成する。
【０３５０】
また、絶縁層４５４１ａ、４５４１ｂ、４５４２ａ、４５４２ｂ上に絶縁層４５４３が形
成されている。絶縁層４５４３は実施の形態１で示した保護絶縁層４０３と同様な材料及
び方法で形成すればよい。ここでは、絶縁層４５４３として、ＲＦスパッタ法により窒化
珪素膜を形成する。
【０３５１】
また、平坦化絶縁膜として絶縁層４５４４を形成する。絶縁層４５４４としては、実施の
形態１で示した平坦化絶縁層４０４と同様な材料及び方法で形成すればよい。ここでは、
絶縁層４５４４としてアクリルを用いる。
【０３５２】
本実施の形態では、画素部の複数の薄膜トランジスタをまとめて窒化物絶縁膜で囲む構成
としてもよい。絶縁層４５４３とゲート絶縁層とに窒化物絶縁膜を用いて、図１１に示す
ように少なくともアクティブマトリクス基板の画素部の周縁を囲むように絶縁層４５４３
とゲート絶縁層とが接する領域を設ける構成とすればよい。この製造プロセスでは、外部
からの水分の侵入を防ぐことができる。また、半導体装置、例えば表示装置としてデバイ
スが完成した後にも長期的に、外部からの水分の侵入を防ぐことができデバイスの長期信
頼性を向上することができる。
【０３５３】
また４５１１は発光素子に相当し、発光素子４５１１が有する画素電極である第１の電極
層４５１７は、薄膜トランジスタ４５１０のソース電極層またはドレイン電極層と電気的
に接続されている。なお発光素子４５１１の構成は、第１の電極層４５１７、電界発光層
４５１２、第２の電極層４５１３の積層構造であるが、示した構成に限定されない。発光
素子４５１１から取り出す光の方向などに合わせて、発光素子４５１１の構成は適宜変え
ることができる。
【０３５４】
隔壁４５２０は、有機樹脂膜、無機絶縁膜またはポリシロキサンを用いて形成する。特に
感光性の材料を用い、第１の電極層４５１７上に開口部を形成し、その開口部の側壁が連
続した曲率を持って形成される傾斜面となるように形成することが好ましい。
【０３５５】
電界発光層４５１２は、単数の層で構成されていても、複数の層が積層されるように構成
されていてもどちらでも良い。
【０３５６】
発光素子４５１１に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層
４５１３及び隔壁４５２０上に保護膜を形成してもよい。保護膜としては、窒化珪素膜、
窒化酸化珪素膜、ＤＬＣ膜等を形成することができる。
【０３５７】
また、信号線駆動回路４５０３ａ、４５０３ｂ、走査線駆動回路４５０４ａ、４５０４ｂ
、または画素部４５０２に与えられる各種信号及び電位は、ＦＰＣ４５１８ａ、４５１８
ｂから供給されている。
【０３５８】
接続端子電極４５１５が、発光素子４５１１が有する第１の電極層４５１７と同じ導電膜
から形成され、端子電極４５１６は、薄膜トランジスタ４５０９、４５１０が有するソー
ス電極層及びドレイン電極層と同じ導電膜から形成されている。
【０３５９】
接続端子電極４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電膜４５１９を介
して電気的に接続されている。
【０３６０】
発光素子４５１１からの光の取り出し方向に位置する第２の基板４５０６は透光性でなけ
ればならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたは
アクリルフィルムのような透光性を有する材料を用いる。
【０３６１】
また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹
脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル系
樹脂、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）また
はＥＶＡ（エチレンビニルアセテート）を用いることができる。例えば充填材として窒素
を用いればよい。
【０３６２】
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、
位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよ
い。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により
反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
【０３６３】
信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは
、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜によって形成された駆動回
路で実装されていてもよい。また、信号線駆動回路のみ、或いは一部、又は走査線駆動回
路のみ、或いは一部のみを別途形成して実装しても良く、図１１の構成に限定されない。
【０３６４】
以上の工程により、半導体装置として信頼性の高い発光表示装置（表示パネル）を作製す
ることができる。
【０３６５】
本実施の形態は、実施の形態１乃至４、及び６乃至８に記載した構成と適宜組み合わせて
実施することが可能である。
【０３６６】
（実施の形態１２）
本明細書に開示する半導体装置は、電子ペーパーとして適用することができる。電子ペー
パーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である
。例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、電車などの乗り
物の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる
。電子機器の一例を図２０に示す。
【０３６７】
図２０は、電子書籍２７００の一例を示している。例えば、電子書籍２７００は、筐体２
７０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐体２７
０３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行
うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる
。
【０３６８】
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み
込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成として
もよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とするこ
とで、例えば右側の表示部（図２０では表示部２７０５）に文章を表示し、左側の表示部
（図２０では表示部２７０７）に画像を表示することができる。
【０３６９】
また、図２０では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２
７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備えている
。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキー
ボードやポインティングディバイスなどを備える構成としてもよい。また、筐体の裏面や
側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢ
ケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成
としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成とし
てもよい。
【０３７０】
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、
電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすること
も可能である。
【０３７１】
（実施の形態１３）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用すること
ができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン
受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメ
ラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型
ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられ
る。
【０３７２】
図２１（Ａ）は、テレビジョン装置の一例を示している。テレビジョン装置９６００は、
筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示
することが可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持し
た構成を示している。
【０３７３】
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモ
コン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー
９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示され
る映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機
９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。
【０３７４】
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向
（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
【０３７５】
図２１（Ｂ）は、デジタルフォトフレームの一例を示している。例えば、デジタルフォト
フレーム９７００は、筐体９７０１に表示部９７０３が組み込まれている。表示部９７０
３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像
データを表示させることで、通常の写真立てと同様に機能させることができる。
【０３７６】
なお、デジタルフォトフレーム９７００は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳ
Ｂケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構
成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に
備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒
体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像デー
タを取り込み、取り込んだ画像データを表示部９７０３に表示させることができる。
【０３７７】
また、デジタルフォトフレーム９７００は、無線で情報を送受信できる構成としてもよい
。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
【０３７８】
図２２（Ａ）は携帯型遊技機であり、筐体９８８１と筐体９８９１の２つの筐体で構成さ
れており、連結部９８９３により、開閉可能に連結されている。筐体９８８１には表示部
９８８２が組み込まれ、筐体９８９１には表示部９８８３が組み込まれている。また、図
２２（Ａ）に示す携帯型遊技機は、その他、スピーカ部９８８４、記録媒体挿入部９８８
６、ＬＥＤランプ９８９０、入力手段（操作キー９８８５、接続端子９８８７、センサ９
８８８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、
化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振
動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９８８９）等を備え
ている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも本明細書
に開示する半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構成
とすることができる。図２２（Ａ）に示す携帯型遊技機は、記録媒体に記録されているプ
ログラム又はデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信
を行って情報を共有する機能を有する。なお、図２２（Ａ）に示す携帯型遊技機が有する
機能はこれに限定されず、様々な機能を有することができる。
【０３７９】
図２２（Ｂ）は大型遊技機であるスロットマシンの一例を示している。スロットマシン９
９００は、筐体９９０１に表示部９９０３が組み込まれている。また、スロットマシン９
９００は、その他、スタートレバーやストップスイッチなどの操作手段、コイン投入口、
スピーカなどを備えている。もちろん、スロットマシン９９００の構成は上述のものに限
定されず、少なくとも本明細書に開示する半導体装置を備えた構成であればよく、その他
付属設備が適宜設けられた構成とすることができる。
【０３８０】
図２３（Ａ）は携帯型のコンピュータの一例を示す斜視図である。
【０３８１】
図２３（Ａ）の携帯型のコンピュータは、上部筐体９３０１と下部筐体９３０２とを接続
するヒンジユニットを閉状態として表示部９３０３を有する上部筐体９３０１と、キーボ
ード９３０４を有する下部筐体９３０２とを重ねた状態とすることができ、持ち運ぶこと
が便利であるとともに、使用者がキーボード入力する場合には、ヒンジユニットを開状態
として、表示部９３０３を見て入力操作を行うことができる。
【０３８２】
また、下部筐体９３０２はキーボード９３０４の他に入力操作を行うポインティングデバ
イス９３０６を有する。また、表示部９３０３をタッチ入力パネルとすれば、表示部の一
部に触れることで入力操作を行うこともできる。また、下部筐体９３０２はＣＰＵやハー
ドディスク等の演算機能部を有している。また、下部筐体９３０２は他の機器、例えばＵ
ＳＢの通信規格に準拠した通信ケーブルが差し込まれる外部接続ポート９３０５を有して
いる。
【０３８３】
上部筐体９３０１には更に上部筐体９３０１内部にスライドさせて収納可能な表示部９３
０７を有しており、広い表示画面を実現することができる。また、収納可能な表示部９３
０７の画面の向きを使用者は調節できる。また、収納可能な表示部９３０７をタッチ入力
パネルとすれば、収納可能な表示部の一部に触れることで入力操作を行うこともできる。
【０３８４】
表示部９３０３または収納可能な表示部９３０７は、液晶表示パネル、有機発光素子また
は無機発光素子などの発光表示パネルなどの映像表示装置を用いる。
【０３８５】
また、図２３（Ａ）の携帯型のコンピュータは、受信機などを備えた構成として、テレビ
放送を受信して映像を表示部または表示部に表示することができる。また、上部筐体９３
０１と下部筐体９３０２とを接続するヒンジユニットを閉状態としたまま、表示部９３０
７をスライドさせて画面全面を露出させ、画面角度を調節して使用者がテレビ放送を見る
こともできる。この場合には、ヒンジユニットを開状態として表示部９３０３を表示させ
ず、さらにテレビ放送を表示するだけの回路の起動のみを行うため、最小限の消費電力と
することができ、バッテリー容量の限られている携帯型のコンピュータにおいて有用であ
る。
【０３８６】
また、図２３（Ｂ）は、腕時計のように使用者の腕に装着可能な形態を有している携帯電
話の一例を示す斜視図である。
【０３８７】
この携帯電話は、少なくとも電話機能を有する通信装置及びバッテリーを有する本体、本
体を腕に装着するためのバンド部９２０４、腕に対するバンド部の固定状態を調節する調
節部９２０５、表示部９２０１、スピーカ９２０７、及びマイク９２０８から構成されて
いる。
【０３８８】
また、本体は、操作スイッチ９２０３を有し、電源入力スイッチや、表示切り替えスイッ
チや、撮像開始指示スイッチの他、例えばボタンを押すとインタネット用のプログラムが
起動されるなど、各ファンクションを対応づけることができる。
【０３８９】
この携帯電話の入力操作は、表示部９２０１に指や入力ペンなどで触れること、又は操作
スイッチ９２０３の操作、またはマイク９２０８への音声入力により行われる。なお、図
２３（Ｂ）では、表示部９２０１に表示された表示ボタン９２０２を図示しており、指な
どで触れることにより入力を行うことができる。
【０３９０】
また、本体は、撮影レンズを通して結像される被写体像を電子画像信号に変換する撮像手
段を有するカメラ部９２０６を有する。なお、特にカメラ部は設けなくともよい。
【０３９１】
また、図２３（Ｂ）に示す携帯電話は、テレビ放送の受信機などを備えた構成として、テ
レビ放送を受信して映像を表示部９２０１に表示することができ、さらにメモリーなどの
記憶装置などを備えた構成として、テレビ放送をメモリーに録画できる。また、図２３（
Ｂ）に示す携帯電話は、ＧＰＳなどの位置情報を収集できる機能を有していてもよい。
【０３９２】
表示部９２０１は、液晶表示パネル、有機発光素子または無機発光素子などの発光表示パ
ネルなどの映像表示装置を用いる。図２３（Ｂ）に示す携帯電話は、小型、且つ、軽量で
あるため、バッテリー容量の限られており、表示部９２０１に用いる表示装置は低消費電
力で駆動できるパネルを用いることが好ましい。
【０３９３】
なお、図２３（Ｂ）では”腕”に装着するタイプの電子機器を図示したが、特に限定され
ず、携行できる形状を有しているものであればよい。
【０３９４】
（実施の形態１４）
本実施の形態では、半導体装置の一形態として、実施の形態１、２、５、６で示す薄膜ト
ランジスタを有する表示装置の例を図２４乃至図３５を用いて説明する。本実施の形態は
、表示素子として液晶素子を用いた液晶表示装置の例を図２４乃至図３５を用いて説明す
る。図２４乃至図３５の液晶表示装置に用いられるＴＦＴ６２８、６２９は、実施の形態
１、２、５、６で示す薄膜トランジスタを適用することができ、実施の形態１、２、５、
６で示す工程で同様に作製できる電気特性及び信頼性の高い薄膜トランジスタである。Ｔ
ＦＴ６２８はチャネル保護層６０８を、ＴＦＴ６２９はチャネル保護層６１１をそれぞれ
有し、半導体層膜をチャネル形成領域とする逆スタガ薄膜トランジスタである。
【０３９５】
はじめにＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）型の液晶表示装置について示す
。ＶＡ型の液晶表示装置とは、液晶表示パネルの液晶分子の配列を制御する方式の一種で
ある。ＶＡ型の液晶表示装置は、電圧が印加されていないときにパネル面に対して液晶分
子が垂直方向を向く方式である。本実施の形態では、特に画素（ピクセル）をいくつかの
領域（サブピクセル）に分け、それぞれ別の方向に分子を倒すよう工夫されている。これ
をマルチドメイン化あるいはマルチドメイン設計という。以下の説明では、マルチドメイ
ン設計が考慮された液晶表示装置について説明する。
【０３９６】
図２５及び図２６は、それぞれ画素電極及び対向電極を示している。なお、図２５は画素
電極が形成される基板側の平面図であり、図中に示す切断線Ｅ−Ｆに対応する断面構造を
図２４に表している。また、図２６は対向電極が形成される基板側の平面図である。以下
の説明ではこれらの図を参照して説明する。
【０３９７】
図２４は、ＴＦＴ６２８とそれに接続する画素電極層６２４、及び保持容量部６３０が形
成された基板６００と、対向電極層６４０等が形成される対向基板６０１とが重ね合わせ
られ、液晶が注入された状態を示している。
【０３９８】
対向基板６０１には、着色膜６３６、対向電極層６４０、対向電極層６４０上に突起６４
４が形成されている。画素電極層６２４上には配向膜６４８が形成され、同様に対向電極
層６４０及び突起６４４上にも配向膜６４６が形成されている。基板６００と対向基板６
０１の間に液晶層６５０が形成されている。
【０３９９】
基板６００上には、ＴＦＴ６２８とそれに接続する画素電極層６２４、及び保持容量部６
３０が形成される。画素電極層６２４は、ＴＦＴ６２８、配線６１６、及び保持容量部６
３０を覆う絶縁膜６２０、絶縁膜６２０を覆う絶縁膜６２２をそれぞれ貫通するコンタク
トホール６２３で、配線６１８と接続する。ＴＦＴ６２８は実施の形態１、２、５、６で
示す薄膜トランジスタを適宜用いることができる。また、保持容量部６３０は、ＴＦＴ６
２８のゲート配線６０２と同時に形成した第１の容量配線６０４と、ゲート絶縁膜６０６
と、配線６１６、６１８と同時に形成した第２の容量配線６１７で構成される。
【０４００】
画素電極層６２４と液晶層６５０と対向電極層６４０が重なり合うことで、液晶素子が形
成されている。
【０４０１】
図２５に基板６００上の平面構造を示す。画素電極層６２４は実施の形態１で示した材料
を用いて形成する。画素電極層６２４にはスリット６２５を設ける。スリット６２５は液
晶の配向を制御するためのものである。
【０４０２】
図２５に示すＴＦＴ６２９とそれに接続する画素電極６２６及び保持容量部６３１は、そ
れぞれＴＦＴ６２８、画素電極層６２４及び保持容量部６３０と同様に形成することがで
きる。ＴＦＴ６２８とＴＦＴ６２９は共に配線６１６と接続している。この液晶表示パネ
ルの画素（ピクセル）は、画素電極層６２４と画素電極６２６により構成されている。画
素電極層６２４と画素電極６２６はサブピクセルである。
【０４０３】
図２６に対向基板側の平面構造を示す。遮光膜６３２上に対向電極層６４０が形成されて
いる。対向電極層６４０は、画素電極層６２４と同様の材料を用いて形成することが好ま
しい。対向電極層６４０上には液晶の配向を制御する突起６４４が形成されている。なお
、図２６に基板６００上に形成される画素電極層６２４及び画素電極層６２６を破線で示
し、対向電極層６４０と、画素電極層６２４及び画素電極層６２６が重なり合って配置さ
れている様子を示している。
【０４０４】
この画素構造の等価回路を図２７に示す。ＴＦＴ６２８とＴＦＴ６２９は、共にゲート配
線６０２、配線６１６と接続している。この場合、容量配線６０４と容量配線６０５の電
位を異ならせることで、液晶素子６５１と液晶素子６５２の動作を異ならせることができ
る。すなわち、容量配線６０４と容量配線６０５の電位を個別に制御することにより液晶
の配向を精密に制御して視野角を広げている。
【０４０５】
スリット６２５を設けた画素電極層６２４に電圧を印加すると、スリット６２５の近傍に
は電界の歪み（斜め電界）が発生する。このスリット６２５と、対向基板６０１側の突起
６４４とを交互に咬み合うように配置することで、斜め電界を効果的に発生させて液晶の
配向を制御することで、液晶が配向する方向を場所によって異ならせている。すなわち、
マルチドメイン化して液晶表示パネルの視野角を広げている。
【０４０６】
次に、上記とは異なるＶＡ型の液晶表示装置について、図２８乃至図３１を用いて説明す
る。
【０４０７】
図２８と図２９は、ＶＡ型液晶表示パネルの画素構造を示している。図２９は基板６００
の平面図であり、図中に示す切断線Ｙ−Ｚに対応する断面構造を図２８に表している。
【０４０８】
この画素構造は、一つの画素に複数の画素電極が有り、それぞれの画素電極にＴＦＴが接
続されている。各ＴＦＴは、異なるゲート信号で駆動されるように構成されている。すな
わち、マルチドメイン設計された画素において、個々の画素電極に印加する信号を、独立
して制御する構成を有している。
【０４０９】
画素電極層６２４は、絶縁膜６２０及び絶縁膜６２２をそれぞれ貫通するコンタクトホー
ル６２３において、配線６１８でＴＦＴ６２８と接続している。また、画素電極層６２６
は、絶縁膜６２０及び絶縁膜６２２をそれぞれ貫通するコンタクトホール６２７において
、配線６１９でＴＦＴ６２９と接続している。ＴＦＴ６２８のゲート配線６０２と、ＴＦ
Ｔ６２９のゲート配線６０３には、異なるゲート信号を与えることができるように分離さ
れている。一方、データ線として機能する配線６１６は、ＴＦＴ６２８とＴＦＴ６２９で
共通に用いられている。ＴＦＴ６２８とＴＦＴ６２９は実施の形態１、２、５、６で示す
薄膜トランジスタを適宜用いることができる。なお、ゲート配線６０２、ゲート配線６０
３及び容量配線６９０上にはゲート絶縁膜６０６が形成されている。
【０４１０】
画素電極層６２４と画素電極層６２６の形状は異なっており、スリット６２５によって分
離されている。Ｖ字型に広がる画素電極層６２４の外側を囲むように画素電極層６２６が
形成されている。画素電極層６２４と画素電極層６２６に印加する電圧を、ＴＦＴ６２８
及びＴＦＴ６２９により異ならせることで、液晶の配向を制御している。この画素構造の
等価回路を図３１に示す。ＴＦＴ６２８はゲート配線６０２と接続し、ＴＦＴ６２９はゲ
ート配線６０３と接続している。また、ＴＦＴ６２８とＴＦＴ６２９は、共に配線６１６
と接続している。ゲート配線６０２とゲート配線６０３に異なるゲート信号を与えること
で、液晶素子６５１と液晶素子６５２の動作を異ならせることができる。すなわち、ＴＦ
Ｔ６２８とＴＦＴ６２９の動作を個別に制御することにより、液晶素子６５１と液晶素子
６５２の液晶の配向を精密に制御して視野角を広げることができる。
【０４１１】
対向基板６０１には、着色膜６３６、対向電極層６４０が形成されている。また、着色膜
６３６と対向電極層６４０の間には平坦化膜６３７が形成され、液晶の配向乱れを防いで
いる。図３０に対向基板側の構造を示す。対向電極層６４０は異なる画素間で共通化され
ている電極であるが、スリット６４１が形成されている。このスリット６４１と、画素電
極層６２４及び画素電極層６２６側のスリット６２５とを交互に咬み合うように配置する
ことで、斜め電界を効果的に発生させて液晶の配向を制御することができる。これにより
、液晶が配向する方向を場所によって異ならせることができ、視野角を広げている。なお
、図３０に基板６００上に形成される画素電極層６２４及び画素電極層６２６を破線で示
し、対向電極層６４０と、画素電極層６２４及び画素電極層６２６が重なり合って配置さ
れている様子を示している。
【０４１２】
画素電極層６２４及び画素電極層６２６上には配向膜６４８が形成され、同様に対向電極
層６４０上にも配向膜６４６が形成されている。基板６００と対向基板６０１の間に液晶
層６５０が形成されている。また、画素電極層６２４と液晶層６５０と対向電極層６４０
が重なり合うことで、第１の液晶素子６５１が形成されている。また、画素電極層６２６
と液晶層６５０と対向電極層６４０が重なり合うことで、第２の液晶素子６５２が形成さ
れている。図２８乃至図３１で説明する表示パネルの画素構造は、一画素に第１の液晶素
子と第２の液晶素子が設けられたマルチドメイン構造となっている。
【０４１３】
次に、横電界方式の液晶表示装置について示す。横電界方式は、セル内の液晶分子に対し
て水平方向に電界を加えることで液晶を駆動して階調表現する方式である。この方式によ
れば、視野角を約１８０度にまで広げることができる。以下の説明では、横電界方式を採
用する液晶表示装置について説明する。
【０４１４】
図３２は、電極層６０７、ＴＦＴ６２８、ＴＦＴ６２８に接続する画素電極層６２４が形
成された基板６００と、対向基板６０１を重ね合わせ、液晶を注入した状態を示している
。対向基板６０１には、着色膜６３６、平坦化膜６３７などが形成されている。なお、対
向基板６０１側に対向電極は設けられていない。また、基板６００と対向基板６０１の間
に、配向膜６４６及び配向膜６４８を介して液晶層６５０が形成されている。
【０４１５】
基板６００上には、電極層６０７及び電極層６０７に接続する容量配線６０４、並びにＴ
ＦＴ６２８が形成される。容量配線６０４はＴＦＴ６２８のゲート配線６０２と同時に形
成することができる。ＴＦＴ６２８としては、実施の形態１、２、５、６で示した薄膜ト
ランジスタを適用することができる。電極層６０７は、実施の形態１で示す画素電極層と
同様の材料を用いることができる。また、電極層６０７は略画素の形状に区画化した形状
で形成する。なお、電極層６０７及び容量配線６０４上にはゲート絶縁膜６０６が形成さ
れる。
【０４１６】
ＴＦＴ６２８の配線６１６、配線６１８がゲート絶縁膜６０６上に形成される。配線６１
６は液晶表示パネルにおいてビデオ信号をのせるデータ線であり一方向に伸びる配線であ
ると同時に、ＴＦＴ６２８のソース領域又はドレイン領域と接続し、ソース及びドレイン
の一方の電極となる。配線６１８はソース及びドレインの他方の電極となり、画素電極層
６２４と接続する配線である。
【０４１７】
配線６１６、配線６１８上に絶縁膜６２０が形成される。また、絶縁膜６２０上には、絶
縁膜６２０に形成されるコンタクトホール６２３を介して、配線６１８に接続する画素電
極層６２４が形成される。画素電極層６２４は実施の形態１で示した画素電極層と同様の
材料を用いて形成する。
【０４１８】
このようにして、基板６００上にＴＦＴ６２８とそれに接続する画素電極層６２４が形成
される。なお、保持容量は電極層６０７と画素電極層６２４の間で形成している。
【０４１９】
図３３は、画素電極の構成を示す平面図である。図３３に示す切断線Ｏ−Ｐに対応する断
面構造を図３２に表している。画素電極層６２４にはスリット６２５が設けられる。スリ
ット６２５は液晶の配向を制御するためのものである。この場合、電界は電極層６０７と
画素電極層６２４の間で発生する。電極層６０７と画素電極層６２４の間にはゲート絶縁
膜６０６が形成されているが、ゲート絶縁膜６０６の厚さは５０〜２００ｎｍであり、２
〜１０μｍである液晶層の厚さと比較して十分薄いので、実質的に基板６００と平行な方
向（水平方向）に電界が発生する。この電界により液晶の配向が制御される。この基板と
略平行な方向の電界を利用して液晶分子を水平に回転させる。この場合、液晶分子はどの
状態でも水平であるため、見る角度によるコントラストなどの影響は少なく、視野角が広
がることとなる。また、電極層６０７と画素電極層６２４は共に透光性の電極であるので
、開口率を向上させることができる。
【０４２０】
次に、横電界方式の液晶表示装置の他の一例について示す。
【０４２１】
図３４と図３５は、ＩＰＳ型の液晶表示装置の画素構造を示している。図３５は平面図で
あり、図中に示す切断線Ｖ−Ｗに対応する断面構造を図３４に表している。以下の説明で
はこの両図を参照して説明する。
【０４２２】
図３４は、ＴＦＴ６２８とそれに接続する画素電極層６２４が形成された基板６００と、
対向基板６０１を重ね合わせ、液晶を注入した状態を示している。対向基板６０１には、
着色膜６３６、平坦化膜６３７などが形成されている。なお、対向基板６０１側に対向電
極は設けられていない。基板６００と対向基板６０１の間に、配向膜６４６及び配向膜６
４８を介して液晶層６５０が形成されている。
【０４２３】
基板６００上には、共通電位線６０９、及びＴＦＴ６２８が形成される。共通電位線６０
９はＴＦＴ６２８のゲート配線６０２と同時に形成することができる。ＴＦＴ６２８とし
ては、実施の形態１、２、５、６で示した薄膜トランジスタを適用することができる。
【０４２４】
ＴＦＴ６２８の配線６１６、配線６１８がゲート絶縁膜６０６上に形成される。配線６１
６は液晶表示パネルにおいてビデオ信号をのせるデータ線であり一方向に伸びる配線であ
ると同時に、ＴＦＴ６２８のソース領域又はドレイン領域と接続し、ソース及びドレイン
の一方の電極となる。配線６１８はソース及びドレインの他方の電極となり、画素電極層
６２４と接続する配線である。
【０４２５】
配線６１６、配線６１８上に絶縁膜６２０が形成される。また、絶縁膜６２０上には、絶
縁膜６２０に形成されるコンタクトホール６２３を介して、配線６１８に接続する画素電
極層６２４が形成される。画素電極層６２４は実施の形態１で示した画素電極層と同様の
材料を用いて形成する。なお、図３５に示すように、画素電極層６２４は、共通電位線６
０９と同時に形成した櫛形の電極と横電界が発生するように形成される。また、画素電極
層６２４の櫛歯の部分が共通電位線６０９と同時に形成した櫛形の電極と交互に咬み合う
ように形成される。
【０４２６】
画素電極層６２４に印加される電位と共通電位線６０９の電位との間に電界が生じると、
この電界により液晶の配向が制御される。この基板と略平行な方向の電界を利用して液晶
分子を水平に回転させる。この場合、液晶分子はどの状態でも水平であるため、見る角度
によるコントラストなどの影響は少なく、視野角が広がることとなる。
【０４２７】
このようにして、基板６００上にＴＦＴ６２８とそれに接続する画素電極層６２４が形成
される。保持容量は共通電位線６０９と容量電極６１５の間にゲート絶縁膜６０６を設け
、それにより形成している。容量電極６１５と画素電極層６２４はコンタクトホール６３
３を介して接続されている。
【０４２８】
以上の工程により、表示装置として液晶表示装置を作製することができる。本実施の形態
の液晶表示装置は、開口率が高い液晶表示装置である。
【０４２９】
（実施の形態１５）
本実施の形態では、液晶表示パネルのサイズが１０インチを超え、６０インチ、さらには
１２０インチとする場合には透光性を有する配線の配線抵抗が問題となる恐れがあるため
、ゲート配線の一部を金属配線として配線抵抗を低減する例を示す。
【０４３０】
なお、図３６（Ａ）は図３（Ａ）と同じ箇所には同じ符号を用い、同じ箇所の詳細な説明
は省略する。なお、本実施の形態は実施の形態１で示したアクティブマトリクス基板に適
用することができる。
【０４３１】
図３６（Ａ）（Ｂ）は、駆動回路の薄膜トランジスタのゲート電極層を金属配線とする例
である。駆動回路においては、ゲート電極層は透光性を有する材料に限定されない。なお
、金属配線を形成するため、実施の形態１及び実施の形態２に比べ、フォトマスクの数は
増える。
【０４３２】
図３６（Ａ）において、駆動回路の薄膜トランジスタ２６０は第１の金属配線層２４２上
に第２の金属配線層２４１が積層されたゲート電極層とする。なお、第１の金属配線層２
４２は、第１の金属配線層２３６と同じ材料、同じ工程で形成することができる。また、
第２の金属配線層２４１は、第２の金属配線層２３７と同じ材料、同じ工程で形成するこ
とができる。
【０４３３】
同様に、図３６（Ｂ）において、駆動回路の薄膜トランジスタ２７０は第１の金属配線層
２４４上に第２の金属配線層２４３が積層されたゲート電極層とする。なお、第１の金属
配線層２４４は、第１の金属配線層２３６と同じ材料、同じ工程で形成することができる
。また、第２の金属配線層２４３は、第２の金属配線層２３７と同じ材料、同じ工程で形
成することができる。
【０４３４】
また、第１の金属配線層２４２と導電層２６７とを電気的に接続する場合、第１の金属配
線層２４２の酸化を防ぐための第２の金属配線層２４１が窒化金属膜であることが好まし
い。同様に、第１の金属配線層２４４と導電層２７７とを電気的に接続する場合、第１の
金属配線層２４４の酸化を防ぐための第２の金属配線層２４３が窒化金属膜であることが
好ましい。
【０４３５】
まず、基板２００上に脱水化または脱水素化のための第１の加熱処理に耐えることのでき
る耐熱性導電性材料膜（膜厚１００ｎｍ以上５００ｎｍ以下）を形成する。
【０４３６】
本実施の形態では、膜厚３７０ｎｍのタングステン膜と膜厚５０ｎｍの窒化タンタル膜を
形成する。ここでは導電膜を窒化タンタル膜とタングステン膜との積層としたが、特に限
定されず、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕから選ばれた元素、または上述した元素を
成分とする合金か、上述した元素を組み合わせた合金膜、または上述した元素を成分とす
る窒化物で形成する。耐熱性導電性材料膜は、上述した元素を含む単層に限定されず、二
層以上の積層を用いることができる。
【０４３７】
第１のフォトリソグラフィ工程により金属配線を形成し、第１の金属配線層２３６と第２
の金属配線層２３７、第１の金属配線層２４２と第２の金属配線層２４１、第１の金属配
線層２４４と第２の金属配線層２４３を形成する。タングステン膜及び窒化タンタル膜の
エッチングにはＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導
結合型プラズマ）エッチング法を用いると良い。ＩＣＰエッチング法を用い、エッチング
条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の
電極温度等）を適宜調節することによって所望のテーパー形状に膜をエッチングすること
ができる。第１の金属配線層２３６と第２の金属配線層２３７をテーパー形状とすること
で上に接して形成する透光性を有する導電膜の成膜不良を低減することができる。
【０４３８】
次いで、透光性を有する導電膜を形成した後、第２のフォトリソグラフィ工程によりゲー
ト配線層２３８、薄膜トランジスタ２２０のゲート電極層を形成する。透光性を有する導
電膜は、実施の形態１に記載の可視光に対して透光性を有する導電材料を用いる。
【０４３９】
なお、透光性を有する導電膜の材料によっては、例えば、ゲート配線層２３８が第１の金
属配線層２３６または第２の金属配線層２３７に接する界面があると、後の熱処理などに
よって酸化膜が形成され、接触抵抗が高くなる恐れがあるため、第２の金属配線層２３７
は第１の金属配線層２３６の酸化を防ぐ窒化金属膜を用いることが好ましい。
【０４４０】
次いで、実施の形態１と同じ工程でゲート絶縁層、酸化物半導体層などを形成する。以降
の工程は、実施の形態１に従ってアクティブマトリクス基板を作製する。
【０４４１】
図３６（Ａ）（Ｂ）では、第２の金属配線層２３７の一部と重なるゲート配線層２３８を
示したが、第１の金属配線層２３６及び第２の金属配線層２３７の全部を覆うゲート配線
層としてもよい。即ち、第１の金属配線層２３６及び第２の金属配線層２３７は、ゲート
配線層２３８を低抵抗化するための補助配線と呼ぶことができる。
【０４４２】
また、端子部において、ゲート配線と同電位の第１の端子電極は、保護絶縁層２０３上に
形成され、第２の金属配線層２３７と電気的に接続する。端子部から引き回す配線も金属
配線で形成する。
【０４４３】
また、表示領域でない部分のゲート配線層、容量配線層は、配線抵抗を低抵抗とするため
金属配線、即ち、第１の金属配線層２３６及び第２の金属配線層２３７を補助配線として
用いることもできる。
【０４４４】
本実施の形態では、金属配線を一部用いて配線抵抗を低減し、液晶表示パネルのサイズが
１０インチを超え、６０インチ、さらには１２０インチとする場合であっても表示画像の
高精細化を図り、高い開口率を実現することができる。

【特許請求の範囲】
【請求項１】
ゲート電極層を形成し、
前記ゲート電極層上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に金属膜を形成し、
前記金属膜上に酸化物半導体層を形成し、
前記金属膜と前記酸化物半導体層を加熱して、前記金属膜の少なくとも一部を酸化し、
前記酸化物半導体層の上面の一部及び前記酸化物半導体層の端部に接する酸化物絶縁層を形成し、
前記酸化物絶縁層上にソース電極層及びドレイン電極層を形成することを特徴とする半導体装置の作製方法。

【図１】

【図２】

【図３】

【図４】

【図５】

【図６】

【図７】

【図８】

【図９】

【図１０】

【図１１】

【図１２】

【図１３】

【図１４】

【図１５】

【図１６】

【図１７】

【図１８】

【図１９】

【図２０】

【図２１】

【図２２】

【図２３】

【図２４】

【図２５】

【図２６】

【図２７】

【図２８】

【図２９】

【図３０】

【図３１】

【図３２】

【図３３】

【図３４】

【図３５】

【図３６】

【公開番号】特開２０１３−２１３４４（Ｐ２０１３−２１３４４Ａ）
【公開日】平成２５年１月３１日（２０１３．１．３１）
【国際特許分類】
【出願番号】特願２０１２−１８９５５２（Ｐ２０１２−１８９５５２）
【出願日】平成２４年８月３０日（２０１２．８．３０）
【分割の表示】特願２０１０−１６９７５４（Ｐ２０１０−１６９７５４）の分割
【原出願日】平成２２年７月２８日（２０１０．７．２８）
【特許番号】特許第５１１９３７２号（Ｐ５１１９３７２）
【特許公報発行日】平成２５年１月１６日（２０１３．１．１６）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】