説明

半導体装置の作製方法

【課題】複数のトランジスタが高集積化された素子の少なくとも一のトランジスタに、作製工程数を増加させることなくバックゲートを設ける半導体装置を提供する。
【解決手段】複数のトランジスタが上下に積層されて設けられた素子において、少なくとも上部のトランジスタ102は、半導体特性を示す金属酸化物により設けられ、下部のトランジスタ100が有するゲート電極層を上部のトランジスタのチャネル形成領域と重畳するように配して、ゲート電極層と同一の層の一部を上部のトランジスタ102のバックゲートBGとして機能させる。下部のトランジスタ100は、絶縁層で覆われた状態で平坦化処理が施され、ゲート電極が露出され、上部のトランジスタ102のソース電極及びドレイン電極となる層に接続されている。

【発明の詳細な説明】
【技術分野】
【0001】
本発明の一態様は、半導体装置に関する。特に、記憶素子及び反転素子を有する半導体
装置に関する。
【背景技術】
【0002】
近年、半導体特性を示す金属酸化物(以下、酸化物半導体と呼ぶ。)が注目されている
。半導体特性を示す金属酸化物は、トランジスタに適用することができる(特許文献1及
び特許文献2)。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開2007−123861号公報
【特許文献2】特開2007−96055号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
本発明の一態様は、複数のトランジスタが高集積化された素子の少なくとも一のトラン
ジスタの閾値電圧を制御することを課題とする。更には、本発明の一態様は、作製工程を
複雑化することなくトランジスタの閾値電圧を制御することができる構成を提供すること
を課題とする。
【課題を解決するための手段】
【0005】
本発明の一態様は、複数のトランジスタが上下に積層されて設けられた素子であって、
少なくとも上部のトランジスタは、半導体特性を示す金属酸化物により設けられており、
下部のトランジスタが有するゲート電極層と同一の層の一部を上部のトランジスタのチャ
ネル形成領域と重畳するように配して、該ゲート電極層を上部のトランジスタのバックゲ
ートとして機能させる。
【0006】
ここで、下部のトランジスタは、絶縁層で覆われた状態で平坦化処理が施され、下部の
トランジスタのゲート電極は露出され、上部のトランジスタのソース電極またはドレイン
電極となる層に接続されている。
【0007】
なお、バックゲートとして機能させる部分は半導体層の上に重畳させずに設けるため、
その上に絶縁層が残存し、下部のトランジスタが有するゲート電極層と同一の層の一部と
上部のトランジスタの半導体層は絶縁層を介して重畳する。
【発明の効果】
【0008】
複数のトランジスタが高集積化された素子の少なくとも一のトランジスタの閾値電圧を
制御することができる。更には、このようなトランジスタの閾値電圧の制御を、作製工程
を複雑化することなく実現することができる。
【図面の簡単な説明】
【0009】
【図1】実施の形態1の記憶素子を説明する図。
【図2】実施の形態1の記憶素子を適用した記憶装置を説明する図。
【図3】図2の記憶装置の動作を説明するタイミングチャート。
【図4】実施の形態1の記憶装置の読み出し回路を説明する図。
【図5】実施の形態1の記憶素子の作製方法を説明する図。
【図6】実施の形態1の記憶素子の作製方法を説明する図。
【図7】実施の形態1の記憶素子の作製方法を説明する図。
【図8】実施の形態2の記憶素子を説明する図。
【図9】実施の形態3の反転素子を説明する図。
【図10】実施の形態4の反転素子を説明する図。
【図11】実施の形態5の記憶素子を説明する図。
【図12】実施の形態6の記憶素子を説明する図。
【図13】実施の形態7の記憶素子を説明する図。
【図14】実施の形態8の記憶素子を説明する図。
【図15】実施の形態9の電子機器を説明する図。
【発明を実施するための形態】
【0010】
本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説
明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に
理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるもの
ではない。
【0011】
(実施の形態1)
本実施の形態は、本発明の一態様である半導体装置について説明する。本実施の形態で
は、半導体装置として、具体的には記憶装置を挙げる。
【0012】
図1(A)は、本実施の形態の記憶装置に含まれる記憶素子の回路図の一例を示す。
【0013】
図1(A)に示す記憶素子は、トランジスタ100、トランジスタ102及び容量素子
104を有する。図1(A)において、トランジスタ100のソース電極及びドレイン電
極の一方は第1の配線111に電気的に接続され、トランジスタ100のソース電極及び
ドレイン電極の他方は第2の配線112に電気的に接続されている。トランジスタ102
のソース電極及びドレイン電極の一方は、第3の配線113に電気的に接続され、トラン
ジスタ102のゲート電極は、第4の配線114に電気的に接続されている。そして、ト
ランジスタ100のゲート電極と、トランジスタ102のソース電極及びドレイン電極の
他方は、容量素子104の電極の一方に電気的に接続されている。容量素子104の電極
の他方は第5の配線115に電気的に接続されている。トランジスタ102には、更なる
ゲート電極としてバックゲートBGが設けられている。
【0014】
ここで、トランジスタ102としては、チャネル形成領域に酸化物半導体を用いたトラ
ンジスタが適用される。酸化物半導体を用いたトランジスタは、高純度化し、水素及び水
を除去することなどで、オフ電流を極めて小さくすることができる。このため、トランジ
スタ102をオフすることで、トランジスタ100のゲート電極に与えられた電荷を極め
て長時間にわたって保持することが可能である。そして、容量素子104を有することに
より、トランジスタ100のゲート電極に与えられた電荷の保持が容易になり、保持され
たデータの読み出しも容易になる。
【0015】
図1(A)に示す記憶素子におけるデータの書き込み、データの保持、及びデータの読
み出し動作について以下に説明する。
【0016】
まず、第4の配線114によりトランジスタ102をオンさせることで、第3の配線1
13から供給された電荷が、トランジスタ100のゲート電極及び容量素子104の一方
の電極に与えられる。すなわち、トランジスタ102のソース電極及びドレイン電極の他
方と、容量素子104の電極の一方と、トランジスタ100のゲート電極と、を電気的に
接続したFG部分(図1(A)のFG部分)に電荷が与えられる(書き込み)。ここでは
、異なる二つの電位レベルを与える電荷のいずれかが与えられるものとする。ここで、電
位レベルが低い方の電荷を「低レベル電荷」若しくは「Lowレベル電荷」とし、電位レ
ベルが高い方の電荷を「高レベル電荷」若しくは「Highレベル電荷」とする。
【0017】
その後、第4の配線114によりトランジスタ102をオフさせることで、図1(A)
のFG部分の電荷が保持される(保持)。トランジスタ102のオフ電流は極めて小さく
することができるため、FG部分の電荷は長時間にわたって保持される。
【0018】
次に、データの読み出しについて説明する。第1の配線111に所定の電位(定電位)
を与えた状態で第5の配線115に適切な電位(読み出し電位)を与えると、FG部分に
保持された電荷量(トランジスタ100のゲート電極の電位)に応じて、第2の配線11
2の電位は異なるものとなる。一般に、トランジスタ100をn型とすると、トランジス
タ100のゲート電極に高レベル電荷が与えられている場合の「みかけのしきい値電圧」
th_Hは、トランジスタ100のゲート電極に低レベル電荷が与えられている場合の
「みかけのしきい値電圧」Vth_Lより低くなるためである。ここで、トランジスタ1
00の「みかけのしきい値電圧」とは、第1の配線111を定電位としたときにトランジ
スタ100をオンさせるために必要な第5の配線115の電位をいう。従って、第5の配
線115の電位をVth_HとVth_Lの中間の電位Vとすることにより、トランジ
スタ100のゲート電極に与えられた電荷が、高レベル電荷であるかまたは低レベル電荷
であるかを判別することができる。例えば、高レベル電荷が保持されている場合には、第
5の配線115の電位がV(>Vth_H)となれば、トランジスタ100はオンする
。低レベル電荷が保持されている場合には、第5の配線115の電位がV(<Vth_
)となっても、トランジスタ100はオフしたままである。このため、第2の配線11
2の電位を参照することで、保持されているデータを判別し、読み出すことができる。
【0019】
なお、記憶素子をアレイ状に配置して用いる場合には、所望の記憶素子のデータのみを
読み出す。このように所望の記憶素子のデータのみを読み出し、それ以外の記憶素子のデ
ータを読み出さないようにするには、各記憶素子間でトランジスタ100がそれぞれ並列
に接続されている場合には、ゲート電極の状態にかかわらずトランジスタ100がオフす
る電位(Vth_Hより小さい電位)を読み出し対象ではない記憶素子の第5の配線11
5に与えればよい。また、各記憶素子間でトランジスタ100がそれぞれ直列に接続され
ている場合には、ゲート電極の状態にかかわらずトランジスタ100がオンする電位(V
th_Lより大きい電位)を読み出し対象ではない記憶素子の第5の配線115に与えれ
ばよい。
【0020】
次に、データの書き換えについて説明する。データの書き換えは、上述したデータの書
き込み及び保持と同様に行われる。つまり、第4の配線114の電位により、トランジス
タ102をオンさせる。これにより、第3の配線113の電位(新たなデータの電位)が
、FG部分に与えられる。その後、第4の配線114の電位により、トランジスタ102
をオフさせることで、FG部分には、新たなデータの電位レベルを与える電荷が与えられ
た状態となる。
【0021】
このように、図1(A)に示す記憶素子は、データの再度の書き込みによって、直接的
にデータを書き換えることが可能である。このためフラッシュメモリなどにおいてフロー
ティングゲートからの電荷の引き抜きに際して必要であった高電圧が不要であり、フロー
ティングゲートへの電荷の注入及びフローティングゲートからの電荷の除去による動作速
度の低下を抑制することができる。
【0022】
なお、トランジスタ102のソース電極及びドレイン電極の他方とトランジスタ100
のゲート電極が電気的に接続されることにより、図1(A)中のFG部分は、フラッシュ
メモリのフローティングゲートと同様に機能する。トランジスタ102がオフされている
場合には、FG部分は絶縁体中に埋設されたものとして扱うことができ、FG部分に電荷
を保持することができる。図1(A)に示す記憶素子に設けられるトランジスタ102の
チャネル形成領域は酸化物半導体により設けられており、トランジスタ102のオフ電流
は、シリコンなどにより設けられる従来のトランジスタの10万分の1以下とすることが
できる。そのため、FG部分からのトランジスタ102を介した電荷のリークはほとんど
起こらないものとして扱うことが可能である。つまり、図1(A)に示す記憶素子を用い
ることで、電力が供給されなくてもデータの保持が可能な不揮発性の記憶装置を実現する
ことができる。
【0023】
例えば、トランジスタ102の室温でのオフ電流が10zA以下であり、容量素子10
4の容量値が10fF程度である場合には、少なくとも10秒以上のデータ保持が可能
である。なお、この保持時間は、トランジスタ102の特性や容量素子104の容量値に
よって変動する。
【0024】
更には、上述したように、図1(A)に示す記憶素子は、フラッシュメモリとは異なり
、チャネル形成領域とFG部分の間の絶縁層にトンネル電流が流れず、該絶縁層は劣化し
ない。そのため、書き込み回数が制限されない。更には、従来のフローティングゲート型
トランジスタにおいて書き込みや消去の際に必要であった高電圧も不要である。
【0025】
トランジスタ102のゲートリークが十分に小さい場合には、トランジスタ102がオ
フしているときのソース電極とドレイン電極の間の抵抗値(実効抵抗とも呼ぶ)をROS
、容量素子104を構成する絶縁層による抵抗値をR、トランジスタ100のゲート絶
縁層による抵抗値をRとすると、RがROSより大きく、RがROSより大きい場
合には、電荷の保持期間(データの保持期間ともいえる)は、主としてトランジスタ10
2のオフ電流によって決定される。
【0026】
逆に、当該条件を満たさない場合には、トランジスタ102のオフ電流が十分に小さく
とも、保持期間を十分に確保することが難しい。トランジスタ102のオフ電流以外のリ
ーク電流(例えば、ソースとゲートの間において生じるリーク電流など)が大きいためで
ある。従って、図1に示す記憶素子においては、RがROSより大きく、RがROS
より大きいことが好ましい。
【0027】
一方で、容量素子104の容量値Cは、トランジスタ100の容量値C以上である
ことが好ましい。Cを大きくすると、第5の配線115によってFG部分の電位を制御
する際(例えば、読み出しの際)に、第5の配線115の電位の変動を低く抑えることが
できるからである。
【0028】
なお、上述した抵抗値R及びR、並びに容量値C及びCは、トランジスタ10
0及びトランジスタ102に設けられるゲート絶縁層や容量素子104の絶縁層の材料及
び厚さなどにより決定される。
【0029】
図1に示す記憶素子において、FG部分は、フラッシュメモリのフローティングゲート
と同様に機能する。ただし、FG部分は、フラッシュメモリのフローティングゲートとは
本質的に異なる特徴を有する。フラッシュメモリでは、各記憶素子間にある程度の間隔を
設けることを要する。フラッシュメモリでは、コントロールゲートに印加される電圧が高
いため、その電位の影響が隣接するセルのフローティングゲートに及ぶことを防ぐためで
ある。このように記憶素子間に間隔を設けることは、記憶装置の高集積化を阻害する。
【0030】
更には、フラッシュメモリでは、トンネル電流によって絶縁層が劣化し、書き換え回数
が制限される。
【0031】
図1(A)に示す記憶素子は、トランジスタのスイッチングによって動作し、フラッシ
ュメモリのようにトンネル電流による電荷の注入が行われない。すなわち、フラッシュメ
モリのような、電荷を注入するための高電界が不要である。これにより、隣接セルに対す
る、コントロールゲートによる高電界の影響を考慮する必要がないため、従来よりも高集
積化することができる。更には、高電界が不要であるため、少なくとも当該記憶素子には
昇圧回路が不要である。そのため、大型の周辺回路を設けなくてもよく、狭額縁化が可能
になる。
【0032】
そして、フラッシュメモリでは、書き込み時にゲート絶縁膜(トンネル絶縁膜)中を電
荷が移動するために、該ゲート絶縁膜の劣化が不可避であった。しかし、図1(A)に示
す記憶素子においては、書き込み用トランジスタのスイッチング動作によりデータの書き
込みがなされるため、ゲート絶縁膜の劣化の原因が存在しない。これは、書き込み回数の
制限が原理的に存在せず、書き換え耐性が極めて高いことを意味する。つまり、図1(A
)に示す記憶素子は、フラッシュメモリと比較して高い耐久性と信頼性を有する。例えば
、図1(A)に示す記憶素子は、1×10回(10億回)以上、より好ましくは1×1
11回(1000億回)以上の書き込みも可能である。
【0033】
なお、容量素子104の絶縁層の比誘電率εr1が、トランジスタ100のゲート絶縁
層の比誘電率εr2より大きい場合には、容量素子104の面積Sは、トランジスタ1
00により構成される容量の面積Sの2倍以下であることが好ましく(より好ましくは
、面積Sは面積S以下であり)、且つ容量値Cは容量値Cよりも小さいことが好
ましい。更なる高集積化が可能となるためである。このとき、例えば、容量素子104の
絶縁層は酸化ハフニウムなどのhigh−k材料層と酸化物半導体層との積層構造として
εr1を10以上(好ましくは15以上)とし、トランジスタ100により構成される容
量の絶縁層では酸化シリコン層としてεr2=3〜4とすればよい。
【0034】
なお、ここでは、電子を多数キャリアとするn型トランジスタを用いる場合について説
明しているが、正孔を多数キャリアとするp型トランジスタを用いてもよい。
【0035】
図1(B)は、図1(A)に示す記憶素子の具体的な構成の一例として、上面図を示す
。図1(C)は、図1(B)中のX−Yにおける断面図を示したものである。
【0036】
図1(C)において、トランジスタ100と容量素子104は、基板116上に設けら
れている。トランジスタ100と容量素子104は絶縁層に覆われ、該絶縁層がCMP(
Chemical Mechanical Polishing)などにより平坦化され
、トランジスタ100のゲート電極及び容量素子104の電極の一方が露出されている。
そして、露出されたトランジスタ100のゲート電極及び容量素子104の電極の一方の
上に、トランジスタ102のソース電極及びドレイン電極の他方が設けられている。なお
、ここで、トランジスタ100はp型トランジスタであるが、これに限定されない。
【0037】
図1(C)に示すように、トランジスタ100のゲート電極層と同一の層の一部(トラ
ンジスタ102のバックゲートとなる部分)は、トランジスタ102の半導体層の少なく
ともチャネル形成領域となる部分と重畳し、トランジスタ102のバックゲートとなる部
分とトランジスタ102の半導体層はトランジスタ100上に設けられた絶縁層を介して
設けられている。この絶縁層は、トランジスタ100上の絶縁層が平坦化された際に、ト
ランジスタ100が有する半導体層の厚みに起因して残存する部分である。このように、
平坦化処理により残存した絶縁層を介して上部トランジスタとバックゲートが設けられて
おり、該バックゲートが下部トランジスタのゲート電極層と同一の層の一部により構成さ
れていることが、本発明の一態様である記憶素子の特徴の一である。このように、上部ト
ランジスタのバックゲートが下部トランジスタのゲート電極層と同一の層により設けられ
ることで、作製工程を増加させることなく上部トランジスタのバックゲートを設けること
ができる。なお、本明細書等において、「Aと同一の層」とは、Aと同一工程において成
膜された同一材料からなる層を指すものとする。
【0038】
なお、トランジスタ102のチャネル幅1μmあたりのオフ電流は、使用時の温度(例
えば、25℃)で100zA以下、好ましくは10zA以下、より好ましくは、1zA以
下、さらに好ましくは100yA以下となる。このような低いオフ電流は、トランジスタ
102に酸化物半導体を用いて実現することができる。なお、オフ電流はこれら測定限界
よりも小さくてもよい。
【0039】
更には、トランジスタ102のチャネル形成領域に酸化物半導体を適用することで、サ
ブスレッショルドスイング値(S値)が小さくなるため、スイッチング速度を十分に大き
くすることができる。よって、トランジスタ102のチャネル形成領域に酸化物半導体を
適用することで、FG部分に与えられる書き込みパルスの立ち上がりを極めて急峻にする
ことができる。
【0040】
なお、上述したように、トランジスタ102のオフ電流は小さいため、FG部分に保持
させる電荷量を少なくすることができる。更には、データの書き込み動作及びデータの消
去動作の高速化が可能であり、データの書き換えを高速に行うことができる。
【0041】
トランジスタ100としては、読み出しの速度を高くするために、高速で動作するトラ
ンジスタを用いることが好ましい。例えば、トランジスタ100としては、スイッチング
速度が1ナノ秒以下のトランジスタを用いることが好ましい。
【0042】
データの書き込みは、トランジスタ102をオンさせ、トランジスタ102のソース電
極及びドレイン電極の他方と、容量素子104の電極の一方と、トランジスタ100のゲ
ート電極と、を電気的に接続したFG部分に電位を供給し、その後、トランジスタ102
をオフさせることで、FG部分に所定量の電荷を保持させることで行う。ここで、トラン
ジスタ102のオフ電流は極めて小さいため、FG部分に供給された電荷は長時間にわた
って保持される。例えば、オフ電流が、実質的に0とみなせるほどに小さければ、リフレ
ッシュ動作が不要となるか、または、リフレッシュ動作を行う場合であっても、その頻度
を極めて低く(例えば、一ヶ月〜一年に一度程度)することができ、記憶素子の消費電力
を十分に小さくすることができる。
【0043】
なお、図1に示す記憶素子では、データの再度の書き込みによってデータを直接書き換
えることが可能である。このため、フラッシュメモリなどにおいて必要とされる消去動作
が不要であり、消去動作に起因する動作速度の低下を抑制することができる。
【0044】
なお、図1に示す記憶素子に印加される電圧の最大値(記憶素子の各端子に同時に印加
される最大の電位と最小の電位の差)は、2段階(1ビット)のデータを書き込む場合、
一つの記憶素子において、5V以下、好ましくは3V以下である。
【0045】
さらに、トランジスタ102に用いる酸化物半導体は、エネルギーギャップが3.0〜
3.5eVと大きく、このことが、トランジスタ102のオフ電流が小さい主因の一であ
ると考えられる。
【0046】
なお、トランジスタ102に用いる酸化物半導体は、熱励起キャリアが極めて少ないこ
ともあり、例えば、150℃の高温環境下でも記憶素子の電流−電圧特性に劣化が見られ
ない。
【0047】
なお、トランジスタ102には、不純物が除去され、酸化物半導体の主成分以外のキャ
リア供与体となる不純物が極力含まれないように高純度化することにより真性(I型)化
又は実質的に真性(I型)化された酸化物半導体を用いるとよい。
【0048】
このように、高純度化された酸化物半導体層中にはキャリアが極めて少なく(ゼロに近
い)、キャリア濃度は1×1014/cm未満、好ましくは1×1012/cm未満
、さらに好ましくは1×1011/cm未満である。このことが、トランジスタ102
のオフ電流が小さい主因の一であると考えられる。
【0049】
このような高純度化された酸化物半導体は、界面準位及び界面電荷に対して極めて敏感
であるため、酸化物半導体層とゲート絶縁層との界面は重要である。そのため高純度化さ
れた酸化物半導体に接するゲート絶縁層を高品質化することが要求される。
【0050】
ゲート絶縁層は、例えば、μ波(例えば周波数2.45GHz)を用いた高密度プラズ
マCVDにより形成されることで、緻密で絶縁耐圧を高くできるため好ましい。高純度化
された酸化物半導体と高品質なゲート絶縁層が密接するように形成されることにより、界
面準位を低減し、界面特性を良好なものとすることができるからである。
【0051】
もちろん、ゲート絶縁層として良質な絶縁層を形成できるものであれば、スパッタリン
グ法やプラズマCVD法など他の成膜方法を適用してもよい。
【0052】
トランジスタ102に用いる酸化物半導体膜としては、四元系金属酸化物であるIn−
Sn−Ga−Zn−O系酸化物半導体や、三元系金属酸化物であるIn−Ga−Zn−O
系酸化物半導体、In−Sn−Zn−O系酸化物半導体、In−Al−Zn−O系酸化物
半導体、Sn−Ga−Zn−O系酸化物半導体、Al−Ga−Zn−O系酸化物半導体、
Sn−Al−Zn−O系酸化物半導体や、二元系金属酸化物であるIn−Zn−O系酸化
物半導体、Sn−Zn−O系酸化物半導体、Al−Zn−O系酸化物半導体、Zn−Mg
−O系酸化物半導体、Sn−Mg−O系酸化物半導体、In−Mg−O系酸化物半導体、
In−Ga−O系酸化物半導体や、単元系金属酸化物であるIn−O系酸化物半導体、S
n−O系酸化物半導体、Zn−O系酸化物半導体などを用いることができる。また、当該
酸化物半導体がSiOを含んでもよい。ここで、例えば、In−Ga−Zn−O系酸化
物半導体とは、In、GaまたはZnを有する酸化物という意味であり、その組成比はと
くに問わない。また、InとGaとZn以外の元素を含んでもよい。
【0053】
または、トランジスタ102に用いる酸化物半導体膜としては、化学式InMO(Z
nO)(m>0)で表記される酸化物薄膜を用いることができる。ここで、Mは、Ga
、Al、MnおよびCoから選ばれた一または複数の金属元素を示す。例えばMとして、
Ga、Ga及びAl、Ga及びMn、またはGa及びCoなどがある。また、当該酸化物
薄膜にSiOを含んでもよい。
【0054】
当該酸化物薄膜は、スパッタリング法により作製することができる。ここで、例えば、
組成比がIn:Ga:ZnO=1:1:1[mol数比]の酸化物ターゲッ
トを用いることで、In−Ga−Zn−O膜を成膜することができる。同様に、組成比が
In:Ga:ZnO=1:1:2[mol数比]の酸化物ターゲットを用い
てもよい。
【0055】
なお、ここで、例えば、In−Ga−Zn−O膜とは、In、GaまたはZnを有する
酸化物膜、という意味であり、その組成比はとくに問わない。
【0056】
また、酸化物半導体としてIn−Zn−O系の材料を用いる場合、用いるターゲットの組
成比は、原子数比で、In:Zn=50:1〜1:2(モル数比に換算するとIn
:ZnO=25:1〜1:4)、好ましくはIn:Zn=20:1〜1:1(モル数比に
換算するとIn:ZnO=10:1〜1:2)、さらに好ましくはIn:Zn=1
5:1〜1.5:1(モル数比に換算するとIn:ZnO=15:2〜3:4)と
する。例えば、In−Zn−O系酸化物半導体の形成に用いるターゲットは、原子数比が
In:Zn:O=X:Y:Zのとき、Z>1.5X+Yとする。
【0057】
なお、当該酸化物ターゲットの充填率は90%以上100%以下、好ましくは95%以
上99.9%以下であるとよい。充填率の高い酸化物ターゲットを用いると、緻密な酸化
物半導体膜を形成することができる。
【0058】
酸化物半導体膜は、希ガス雰囲気下、酸素雰囲気下または希ガスと酸素の混合雰囲気下
においてスパッタリング法により形成することが好ましい。このとき、成膜する際に用い
るスパッタガスとしては、水素、水、水酸基または水素化物などの不純物が除去された高
純度ガスを用いることが好ましい。
【0059】
図2は、本発明の一態様である記憶装置として、図1を用いて説明した記憶素子をマト
リクス状に配置した記憶装置の構成例を示している。なお、図を簡略にするため、図2に
は、縦2個(行)×横2個(列)の記憶素子をマトリクス状に配置した構成を示している
が、以下の説明では、縦m個(行)×横n個(列)(m、nは自然数)のマトリクス状に
配置された記憶装置について説明する。
【0060】
図2に示す記憶装置では、複数の記憶素子120が縦m個(行)×横n個(列)(m、
nは自然数)のマトリクス状に配置され、その外側に第1の駆動回路121、第2の駆動
回路122、第3の駆動回路123及び第4の駆動回路124が配置され、これらの駆動
回路と記憶素子120が、m本のワード線WL、m本の第2の信号線S2、m本のバック
ゲート線BW、n本のビット線BL、n本のソース線SL及びn本の第1の信号線S1に
よって接続されている。ここで、記憶素子120は、図1(A)に示した記憶素子であり
、トランジスタ100、トランジスタ102及び容量素子104を有する。
【0061】
ビット線BLは図1(A)に示す記憶素子の第2の配線112に相当し、ソース線SL
は図1(A)に示す記憶素子の第1の配線111に相当し、第1の信号線S1は図1(A
)に示す記憶素子の第3の配線113に相当し、第2の信号線S2は図1(A)に示す記
憶素子の第4の配線114に相当し、ワード線WLは図1(A)に示す記憶素子の第5の
配線115に相当する。
【0062】
すなわち、記憶素子120において、トランジスタ100のソース電極及びドレイン電
極の一方はソース線SLに電気的に接続され、トランジスタ100のソース電極及びドレ
イン電極の他方はビット線BLに電気的に接続されている。トランジスタ102のソース
電極及びドレイン電極の一方は、第1の信号線S1に電気的に接続され、トランジスタ1
02のゲート電極は、第2の信号線S2に電気的に接続されている。そして、トランジス
タ100のゲート電極と、トランジスタ102のソース電極及びドレイン電極の他方は、
容量素子104の電極の一方に電気的に接続されている。容量素子104の電極の他方は
ワード線WLに電気的に接続されている。トランジスタ102に設けられたバックゲート
BGは、バックゲート線BWに電気的に接続されている。
【0063】
そして、記憶素子120のそれぞれは、ソース線SLとビット線BLの間に、並列に接
続されている。例えば、i行j列の記憶素子120(i、j)(iは1以上m以下の整数
、jは1以上n以下の整数)は、ソース線SL(j)、ビット線BL(j)、第1の信号
線S1(j)、ワード線WL(i)、第2の信号線S2(i)、バックゲート線BW(i
)にそれぞれ接続されている。
【0064】
なお、ソース線SL及びビット線BLは第1の駆動回路121に接続され、第2の信号
線S2及びバックゲート線BWは第2の駆動回路122に接続され、第1の信号線S1は
第3の駆動回路123に接続され、ワード線WLは第4の駆動回路124に接続されてい
る。
【0065】
なお、ここでは、第1の駆動回路121、第2の駆動回路122、第3の駆動回路12
3及び第4の駆動回路124は、それぞれ独立して設けられているが、これに限定されず
、いずれか一または複数の機能を有するデコーダを用いてもよい。
【0066】
次に、図3に示すタイミングチャートを用いて、図2に示す記憶装置の書き込み動作及
び読み出し動作について説明する。
【0067】
ここでは、簡単のため、2行×2列の記憶装置の動作について説明することとするが、
本発明はこれに限定されない。
【0068】
図3において、S1(1)及びS1(2)は、それぞれ第1の信号線S1の電位、S2
(1)及びS2(2)は、それぞれ第2の信号線S2の電位、BL(1)及びBL(2)
は、それぞれビット線BLの電位、WL(1)及びWL(2)は、ワード線WLの電位、
SL(1)及びSL(2)は、それぞれソース線SLの電位に相当する。
【0069】
まず、1行目の記憶素子120(1,1)、及び記憶素子120(1,2)への書き込
みと、1行目の記憶素子120(1,1)、及び記憶素子120(1,2)からの読み出
しを行う場合について説明する。なお、以下では、記憶素子120(1,1)へ書き込む
データを”1”(FG部分に高レベル電荷が与えられる。)とし、記憶素子120(1,
2)へ書き込むデータを”0”(FG部分に低レベル電荷が与えられる。)とする場合に
ついて説明する。
【0070】
はじめに、書き込みについて説明する。1行目書き込み期間において、1行目の第2の
信号線S2(1)に電位VHを与え、1行目のトランジスタ102をオンさせる。また、
2行目の第2の信号線S2(2)に0Vを与え、1行目以外の行のトランジスタ102を
オフさせる。
【0071】
次に、1列目の第1の信号線S1(1)に電位V2、2列目の第1の信号線S1(2)
に電位0Vを与える。
【0072】
その結果、記憶素子120(1,1)のFG部分には電位V2が、記憶素子120(1
,2)のFG部分には0Vが与えられる。ここでは、電位V2はトランジスタのしきい値
電圧より高い電位とする。そして、1行目の第2の信号線S2(1)の電位を0Vとして
、1行目のトランジスタ102をオフさせることで、書き込みを終了する。
【0073】
なお、ワード線WL(1)、WL(2)は0Vとしておく。また、1列目の第1の信号
線S1(1)の電位を変化させる前に1行目の第2の信号線S2(1)を0Vとする。書
き込み後の、ワード線WLに接続される端子を制御ゲート電極、トランジスタ100のソ
ース電極をソース電極、トランジスタ102のドレイン電極をドレイン電極、とそれぞれ
見なした記憶素子のしきい値は、データ”0”ではVw0、データ”1”ではVw1とな
る。ここで、記憶素子のしきい値とは、トランジスタ100のソース電極とドレイン電極
の間の抵抗状態が変化する、ワード線WLに接続される端子の電圧をいうものとする。な
お、Vw0>0>Vw1とする。
【0074】
次に、読み出しについて説明する。1行目の読み出し期間において、1行目のワード線
WL(1)に0Vを与え、2行目のワード線WL(2)には電位VLを与える。電位VL
はしきい値Vw1より低い電位とする。ワード線WL(1)を0Vとすると、1行目にお
いて、データ”0”が保持されている記憶素子120のトランジスタ100はオフ、デー
タ”1”が保持されている記憶素子120のトランジスタ100はオンとなる。ワード線
WL(2)を電位VLとすると、2行目において、データ”0”、”1”のいずれが保持
されている記憶素子120であっても、トランジスタ100はオフとなる。
【0075】
次に、1列目のソース線SL(1)、2列目のソース線SL(2)に電位0Vを与える

【0076】
その結果、ビット線BL(1)−ソース線SL(1)間は記憶素子120(1,1)の
トランジスタ100がオンであるため低抵抗状態となり、ビット線BL(2)−ソース線
SL(2)間は記憶素子120のトランジスタ100がオフであるため、高抵抗状態とな
る。ビット線BL(1)、ビット線BL(2)に接続される読み出し回路は、ビット線の
抵抗状態の違いから、データを読み出すことができる。
【0077】
また、第2の信号線S2(1)には0Vを、第2の信号線S2(2)には電位VLを与
え、トランジスタ102を全てオフしておく。1行目のFG部分の電位は0VまたはV2
であるから、第2の信号線S2(1)を0Vとすることで1行目のトランジスタ102を
全てオフすることができる。一方、2行目のFG部分の電位は、ワード線WL(2)に電
位VLが与えられると、書き込み直後の電位より低い電位となってしまう。これにより、
トランジスタ102がオンとなることを防止するために、第2の信号線S2(2)をワー
ド線WL(2)と同じ低電位とする。以上により、トランジスタ102を全てオフするこ
とができる。
【0078】
なお、上記動作中、バックゲート線BW(1)及びバックゲート線BW(2)の電位は
高電位とすればよい。
【0079】
ところで、データの読み出しには、読み出し回路を用いる。図4(A)は、読み出し回
路の一例を示す。図4(A)に示す読み出し回路は、トランジスタとセンスアンプ回路を
有する。トランジスタのソース及びドレインの一方には電位Vddが印加され、トランジ
スタのソース及びドレインの他方には、センスアンプ回路の+端子とビット線が接続され
る。トランジスタのゲートにはバイアス電位Vbiasが印加される。なお、ここで、バ
イアス電位Vbiasは0より高く、Vddより低い。また、センスアンプ回路の−端子
には参照電位Vrefが印加される。
【0080】
記憶素子が低抵抗状態の場合には、センスアンプの+側に入力される電位が参照電位V
refより低くなり、センスアンプはデータ”1”を出力する。一方、記憶素子が高抵抗
状態の場合には、センスアンプの+側に入力される電位が参照電位Vrefより高くなり
、センスアンプはデータ”0”を出力する。記憶素子(1,1)のトランジスタ100が
オンしているとき、ビット線BL(1)とソース線SL(1)の間は低抵抗である。その
ため、センスアンプの入力は低電位であり、出力D(1)はHighとなる。一方で、記
憶素子(1,2)のトランジスタ100がオフしているとき、ビット線BL(2)とソー
ス線SL(2)の間は高抵抗であるため、センスアンプの入力は高電位であり、出力D(
2)はLowとなる。
【0081】
図4(B)は、読み出し回路の他の一例を示す。図4(B)に示す読み出し回路は、ト
ランジスタとクロックドインバータを有する。トランジスタのソース及びドレインの一方
には電位Vddが印加され、トランジスタのソース及びドレインの他方にはクロックドイ
ンバータの入力とビット線が電気的に接続される。トランジスタのゲートにも電位Vdd
が印加される。
【0082】
図4(B)に示す読み出し回路を用いる場合の出力電位について説明する。記憶素子(
1,1)のトランジスタ100がオンしているとき、ビット線BL(1)とソース線SL
(1)の間は低抵抗である。そのため、クロックドインバータの入力は低電位であり、出
力D(1)はHighとなる。一方で、記憶素子(1,2)のトランジスタ100がオフ
しているとき、ビット線BL(2)とソース線SL(2)の間は高抵抗であるため、クロ
ックドインバータの入力は高電位であり、出力D(2)はLowとなる。
【0083】
なお、読み出し回路は、図4に示した構成に限定されない。例えば、読み出し回路はプ
リチャージ回路を有してもよいし、参照電位Vrefの代わりに参照用のビット線が接続
される構成としてもよい。
【0084】
なお、記憶装置は図2に示したものに限定されず、図1に示す記憶素子を用いて、図2
とは異なる形態としてもよい。
【0085】
ここで、図5乃至図7を用いて記憶素子120の作製方法について説明する。まず、ト
ランジスタ100が設けられるSOI基板の作製方法の一例について図5を参照して説明
する。
【0086】
まず、ベース基板150を準備する(図5(A))。ベース基板150としては、絶縁
体でなる基板を用いることができる。例えば、ガラス基板、石英基板、セラミック基板及
びサファイア基板が挙げられる。
【0087】
なお、ベース基板150として単結晶シリコン基板、単結晶ゲルマニウム基板などの半
導体基板を用いてもよい。ベース基板150として半導体基板を用いる場合には、ガラス
基板などを用いる場合と比較して熱処理の温度条件が緩和するため、良質なSOI基板を
得ることが容易になる。ここで、半導体基板としては、太陽電池級シリコン(SOG−S
i:Solar Grade Silicon)基板などを用いてもよい。または、多結
晶半導体基板を用いてもよい。太陽電池級シリコンや、多結晶半導体基板などを用いる場
合には、単結晶シリコン基板などを用いる場合と比較して、製造コストを抑制することが
できる。
【0088】
ここでは、ベース基板150としてガラス基板を用いる場合について説明する。ベース
基板150としてガラス基板を用いることにより、低コスト化を図ることができる。
【0089】
次に、ベース基板150の表面に、窒素含有層152(例えば、窒化シリコン膜などの
窒素を含有する絶縁膜を含む層)を形成する(図5(B))。窒素含有層152は、後に
単結晶半導体層を貼り合わせるための層(接合層)となる。なお、窒素含有層152は、
ベース基板に含まれるNaなどの不純物が単結晶半導体層に拡散することを防ぐためのバ
リア層としても機能する。
【0090】
ここでは、窒素含有層152を接合層として用いるため、その表面が所定の平坦性を有
することが好ましい。具体的には、表面の平均面粗さ(算術平均粗さ)が0.5nm以下
、自乗平均粗さが0.60nm以下、より好ましくは、平均面粗さが0.35nm以下、
自乗平均粗さが0.45nm以下とする。なお、平均面粗さまたは自乗平均粗さには、例
えば、10μm×10μmの領域において測定した値を用いることができる。
【0091】
次に、ボンド基板160を準備する。ここでは、ボンド基板160として単結晶半導体
基板(例えば、単結晶シリコン基板)を用いる(図5(C))。ただし、ボンド基板16
0はこれに限定されない。
【0092】
ボンド基板160の表面には酸化膜162を形成する(図5(D))。なお、汚染物除
去の観点から、酸化膜162の形成に先だって、塩酸過酸化水素水混合溶液(HPM)な
どを用いてボンド基板160の表面を洗浄することが好ましい。酸化膜162は、例えば
、酸化シリコン膜または酸化窒化シリコン膜などを単層で、または積層させて形成するこ
とができる。酸化膜162は、テトラエトキシシラン(略称;TEOS:化学式Si(O
)などの有機シランを用いて形成することが好ましい。
【0093】
次に、電界で加速したイオンを単結晶半導体基板であるボンド基板160に照射して添
加することで、単結晶半導体基板であるボンド基板160の所定の深さに脆化領域164
を形成する(図5(E))。イオンの照射処理は、イオンドーピング装置やイオン注入装
置を用いて、ソースガスとして水素を含むガスを用いて行う。照射するイオンは、H
の比率を高くするとよい。イオン照射の効率を向上させることができるためである。
【0094】
なお、添加するイオンは水素イオンに限定されず、Heなどのイオンを添加してもよい
し、添加するイオンは一種類に限定されず、複数種類のイオンを添加してもよい。例えば
、イオンドーピング装置を用いて水素とHeを同時に照射する場合には、別々の工程で照
射する場合と比較して工程数を削減することができ、形成される単結晶半導体層の表面荒
れを抑えることができる。
【0095】
脆化領域164が形成される深さは、イオンの運動エネルギー、イオンの質量と電荷量
、及び照射時のイオンの入射角などによって決定され、イオンの平均侵入深さとほぼ同じ
深さに形成される。このため、イオンを添加する深さで、単結晶半導体基板であるボンド
基板160から分離される単結晶半導体層の厚さを調節することができる。
【0096】
次に、ベース基板150とボンド基板160を対向させ、窒素含有層152の表面と酸
化膜162の表面を密着させる。このように窒素含有層152の表面と酸化膜162の表
面を密着させることで、ベース基板150とボンド基板160が貼り合わせられる(図5
(F))。
【0097】
ベース基板150とボンド基板160を貼り合わせる際には、ベース基板150または
ボンド基板160の一箇所に0.001N/cm以上100N/cm以下の圧力を加
えることが好ましい。このように圧力を加えると、密着させた部分において窒素含有層1
52と酸化膜162の接合が生じ、当該部分を始点としてほぼ全面に自発的な接合が生じ
る。この接合には、ファンデルワールス力や水素結合が作用しており、常温で行うことが
できる。
【0098】
なお、ベース基板150とボンド基板160を貼り合わせた後には、接合をより強固に
するための熱処理を行ってもよい。この熱処理の温度は、脆化領域164における分離が
生じない温度(例えば、室温以上400℃未満)とする。または、この温度範囲で加熱し
つつ、窒素含有層152と酸化膜162を接合させてもよい。
【0099】
次に、熱処理を行うことによりボンド基板160を脆化領域164で分離して、ベース
基板150上に、窒素含有層152と酸化膜162を介して、単結晶半導体層166を形
成する(図5(G))。
【0100】
なお、前記分離時の熱処理温度は、単結晶半導体層166の表面荒れを抑えるために、
低いことが好ましい。前記分離時の熱処理温度は、例えば300℃以上600℃以下とす
ればよく、500℃以下(400℃以上)とすると、より効果的である。
【0101】
なお、ボンド基板160を分離した後に、単結晶半導体層166に対して、500℃以
上の温度で熱処理を行い、単結晶半導体層166中に残存する水素の濃度を低減させても
よい。
【0102】
次に、単結晶半導体層166の表面にレーザー光を照射することによって、表面の平坦
性を向上させ、且つ欠陥の少ない半導体層168を形成する。レーザー光の照射処理に代
えて、熱処理を行ってもよい。
【0103】
なお、ここでは、単結晶半導体層166の分離時の熱処理の直後にレーザー光の照射処
理を行っているが、単結晶半導体層166の表面の欠陥が多い領域をエッチングなどによ
り除去してから、レーザー光の照射処理を行ってもよい。または、単結晶半導体層166
の表面の平坦性を向上させてからレーザー光の照射処理を行ってもよい。
【0104】
以上で説明したような工程により、半導体層168を有するSOI基板を得ることがで
きる(図5(H))。
【0105】
次に、上述のSOI基板を用いてトランジスタを作製する方法について、図6を参照し
て説明する。
【0106】
まず、図6(A)に示す半導体層168を島状に加工して、半導体層170を形成する
(図6(B))。
【0107】
なお、半導体層168を島状に加工する前または後に、トランジスタのしきい値電圧を
調整するために、n型の導電性を付与する不純物元素またはp型の導電性を付与する不純
物元素を半導体層168または半導体層170に添加してもよい。半導体層168の材料
がシリコンである場合には、n型の導電性を付与する不純物元素として、例えば、PやA
sなどを用いることができ、p型の導電性を付与する不純物元素として、例えば、B、A
l、Gaなどを用いることができる。
【0108】
次に、半導体層170を覆って、絶縁層172を形成する(図6(C))。絶縁層17
2は、後にゲート絶縁層となるものである。
【0109】
次に、絶縁層172上に導電膜を形成した後、該導電膜を選択的にエッチングして、半
導体層170に重畳してゲート電極174を形成する(図6(D))。このとき、ゲート
電極174と同時に、容量素子104の電極の一方とトランジスタ102のバックゲート
BGも同時に形成することができる。
【0110】
次に、ゲート電極174をマスクとして、一導電型を付与する不純物元素を半導体層1
70に添加して、不純物領域176とチャネル形成領域178を形成する(図6(E))
。なお、ここでは、p型トランジスタを形成するために、BまたはAlなどの不純物元素
を添加するが、n型トランジスタを形成する場合には、PまたはAsを添加すればよい。
不純物領域176は、ソース領域またはドレイン領域として機能する。
【0111】
なお、図示しないが、ここで、ゲート電極174の側面にサイドウォール絶縁層を形成
してもよい。
【0112】
次に、上述の工程により形成された各構成を覆うように、層間絶縁層180を形成する
(図6(F))。層間絶縁層180は、酸化シリコン、酸化窒化シリコン、窒化酸化シリ
コン、窒化シリコン、酸化ハフニウム、酸化アルミニウムまたは酸化タンタルなどの無機
絶縁材料を含む材料を用いて形成してもよいし、ポリイミドまたはアクリルなどの有機絶
縁材料を用いて形成してもよい。なお、層間絶縁層180は積層構造であってもよい。
【0113】
次に、層間絶縁層180の表面をCMPまたはエッチング処理などによって平坦化する
(図6(G))。このCMPまたはエッチング処理により、ゲート電極174を露出させ
る。
【0114】
以上で説明したような工程により、SOI基板を用いたトランジスタ100を形成する
ことができる。このようなトランジスタ100は、高速動作が可能であるため、論理回路
(演算回路ともいう)などを構成することができる。すなわち、記憶装置の駆動回路など
に用いることもできる。
【0115】
なお、トランジスタ100は図6(G)に示す構成に限定されず、さらに電極、配線、
及び絶縁層などを形成してもよい。
【0116】
次に、トランジスタ100上にトランジスタ102を形成する方法について、図7を参
照して説明する。
【0117】
まず、図6(G)に示すように平坦化処理まで行った、平坦化された層間絶縁層180
上に導電膜を形成し、該導電膜を加工して導電層182を形成する(図7(A))。導電
層182は特定の材料及び形成方法に限定されない。導電層182は、少なくとも、必要
な箇所でゲート電極174の露出された部分に接して設けられるようにする。
【0118】
次に、導電層182上に半導体膜を形成し、該半導体膜を加工して半導体層184を形
成する(図7(B))。ここでは、半導体層184を酸化物半導体により形成する。
【0119】
なお、半導体膜を形成する前に予備加熱を行うことで、脱水化または脱水素化してもよ
い。
【0120】
なお、半導体膜を形成する前に成膜室内の残留水分と水素を十分に除去することが好ま
しい。従って、半導体膜の形成前に、吸着型の真空ポンプ(例えば、クライオポンプ、イ
オンポンプ、チタンサブリメーションポンプ)を用いて排気を行うことが好ましい。
【0121】
次いで、酸化物半導体層に第1の加熱処理を行うとよい。ここで、第1の加熱処理は、
酸化物半導体層の脱水化または脱水素化を行うことを目的として行う。第1の加熱処理の
温度は、400℃以上750℃以下、または400℃以上基板の歪み点未満とするとよい
。例えば、酸化物半導体層に対して窒素雰囲気下450℃において1時間の加熱処理を行
った後、酸化物半導体層への水や水素の再混入を防ぎ、酸化物半導体層を得ることができ
る。なお、第1の加熱処理のタイミングは、これに限定されず、この後に行ってもよい。
【0122】
次に、半導体層184を覆って絶縁層186を形成する(図7(C))。絶縁層186
はゲート絶縁層として機能する。
【0123】
次いで、不活性ガス雰囲気(窒素雰囲気を含む)下、または酸素ガス雰囲気下で第2の
加熱処理(好ましくは200℃以上400℃以下、例えば250℃以上350℃以下)を
行う。本実施の形態では、第2の加熱処理として、窒素雰囲気下で300℃、1時間の加
熱を行う。第2の加熱処理を行うと、酸化物半導体層の一部(チャネル形成領域)が絶縁
層186と接した状態で加熱される。酸化物半導体層に酸素を供給する場合には、絶縁層
186は酸素を含む材料により形成することが好ましい。
【0124】
なお、当該酸化物半導体層は、非晶質構造であってもよいし、結晶性を有する構造であ
ってもよい。酸化物半導体層を結晶性にする場合には、酸化物半導体膜を2回に分けて成
膜し、加熱処理をそれぞれに行ってもよい。
【0125】
次に、絶縁層186上に、半導体層184の少なくともチャネル形成領域となる部分と
重畳するように、導電層188を形成する。
【0126】
以上説明したように、トランジスタ102を作製することができる。
【0127】
なお、トランジスタ102は図7(D)に示す構成に限定されず、さらに電極、配線、
及び絶縁層などを形成してもよい。
【0128】
(実施の形態2)
本実施の形態は、本発明の一態様であって、実施の形態1とは異なる記憶素子について
説明する。具体的には、実施の形態1における下部トランジスタを、上部トランジスタと
同様の構成とする形態について図8を参照して説明する。
【0129】
図8(A)に示す記憶素子は、トランジスタ200、トランジスタ202及び容量素子
204を有する。図8(A)において、トランジスタ200のソース電極及びドレイン電
極の一方は第1の配線211に電気的に接続され、トランジスタ200のソース電極及び
ドレイン電極の他方は第2の配線212に電気的に接続されている。トランジスタ202
のソース電極及びドレイン電極の一方は、第3の配線213に電気的に接続され、トラン
ジスタ202のゲート電極は、第4の配線214に電気的に接続されている。そして、ト
ランジスタ200のゲート電極と、トランジスタ202のソース電極及びドレイン電極の
他方は、容量素子204の電極の一方に電気的に接続されている。容量素子204の電極
の他方は第5の配線215に電気的に接続されている。トランジスタ200には、更なる
ゲート電極としてバックゲートBG1が設けられている。トランジスタ202には、更な
るゲート電極としてバックゲートBG2が設けられている。
【0130】
図8(B)は、図8(A)に示す記憶素子の具体的な構成の一例として、上面図を示す
。図8(C)は、図8(B)中のX−Yにおける断面図を示したものである。
【0131】
図8(B)に示すように、トランジスタ202は、図1のトランジスタ102と同じも
のを用いることができる。
【0132】
しかしながら、トランジスタ200は、トランジスタ100とは異なり、トランジスタ
202と同様に形成されたものを用いる。すなわち、チャネル形成領域が酸化物半導体層
であるトランジスタとすることが好ましい。
【0133】
容量素子204はトランジスタ200のソース電極層及びドレイン電極層と同一の層の
一部と、トランジスタ200のゲート電極層と同一の層の一部の間で形成される。
【0134】
なお、基板側に設けられるゲート電極層(トランジスタ200のバックゲートとなる層
)と同一の層の一部を用いて容量素子204が形成されていてもよい。
【0135】
図8(C)において、トランジスタ200と容量素子204は、基板216上に設けら
れている。トランジスタ200と容量素子204は絶縁層に覆われ、該絶縁層がCMPな
どにより平坦化され、トランジスタ200のゲート電極が露出されている。そして、露出
されたトランジスタ200のゲート電極と容量素子204の電極の一方の上に、トランジ
スタ202のソース電極及びドレイン電極の他方が設けられている。
【0136】
図8(C)に示すように、トランジスタ200のゲート電極層と同一の層の一部(トラ
ンジスタ202のバックゲートとなる部分)は、トランジスタ202の半導体層の少なく
ともチャネル形成領域となる部分と重畳し、トランジスタ202のバックゲートとなる部
分とトランジスタ202の半導体層はトランジスタ200上に設けられた絶縁層を介して
設けられている。この絶縁層は、トランジスタ200上の絶縁層が平坦化された際に、ト
ランジスタ200が有する半導体層の厚みに起因して残存する部分である。このように、
平坦化処理により残存した絶縁層を介して上部トランジスタとバックゲートが設けられて
おり、該バックゲートが下部トランジスタのゲート電極層と同一の層の一部により構成さ
れていることが、本発明の一態様である記憶素子の特徴の一である。このように、上部ト
ランジスタのバックゲートが下部トランジスタのゲート電極層と同一の層により設けられ
ることで、作製工程を増加させることなく上部トランジスタのバックゲートを設けること
ができる。
【0137】
なお、図8(C)には、トランジスタ200とトランジスタ202の双方にバックゲー
トを設けた構成を示したが、これに限定されず、トランジスタ200のバックゲートを設
けない構成であってもよい。
【0138】
(実施の形態3)
本実施の形態は、本発明の一態様であって、実施の形態1及び実施の形態2とは異なる
素子について説明する。具体的には、実施の形態1と同様に作製することのできる反転素
子について図9を参照して説明する。
【0139】
図9(A)に示す反転素子は、トランジスタ300及びトランジスタ302を有する。
図9(A)において、トランジスタ302のソース電極及びドレイン電極の一方は接地電
位Vssの第4の配線314に電気的に接続され、トランジスタ302のソース電極及び
ドレイン電極の他方はトランジスタ300のソース電極及びドレイン電極の一方と、第2
の配線312に接続されている。トランジスタ300のソース電極及びドレイン電極の他
方は、電源電位Vddの第3の配線313に電気的に接続されている。トランジスタ30
2のゲート電極は、トランジスタ300のゲート電極及び第1の配線311に接続されて
いる。トランジスタ302には、更なるゲート電極としてバックゲートBGが設けられて
いる。
【0140】
図9(B)は、図9(A)に示す反転素子の具体的な構成の一例として、上面図を示す
。図9(C)は、図9(B)中のX−Yにおける断面図を示したものである。
【0141】
図9(B)に示すように、トランジスタ300は、図1のトランジスタ100と同じも
のを用いることができる。そして、トランジスタ302は、図1のトランジスタ102と
同じものを用いることができる。
【0142】
図9(C)において、トランジスタ300は、基板316上に設けられている。トラン
ジスタ300は絶縁層に覆われ、該絶縁層がCMPなどにより平坦化され、トランジスタ
300のゲート電極が露出されている。そして、露出されたトランジスタ300のゲート
電極上に、トランジスタ302のソース電極層及びドレイン電極層と同一の層の一部が設
けられ、配線311を介してトランジスタ302のゲート電極と電気的に接続されている
。なお、ここで、トランジスタ300はp型トランジスタであるが、これに限定されない

【0143】
図9(C)に示すように、トランジスタ300のゲート電極層と同一の層の一部(トラ
ンジスタ302のバックゲートとなる部分)は、トランジスタ302の半導体層の少なく
ともチャネル形成領域となる部分と重畳し、トランジスタ302のバックゲートとなる部
分とトランジスタ302の半導体層はトランジスタ300上に設けられた絶縁層を介して
設けられている。この絶縁層は、トランジスタ300上の絶縁層が平坦化された際に、ト
ランジスタ300が有する半導体層の厚みに起因して残存する部分である。このように、
平坦化処理により残存した絶縁層を介して上部トランジスタとバックゲートが設けられて
おり、該バックゲートが下部トランジスタのゲート電極層と同一の層の一部により構成さ
れていることが、本発明の一態様である反転素子の特徴の一である。このように、上部ト
ランジスタのバックゲートが下部トランジスタのゲート電極層と同一の層により設けられ
ることで、作製工程を増加させることなく上部トランジスタのバックゲートを設けること
ができる。
【0144】
(実施の形態4)
本実施の形態は、本発明の一態様であって、実施の形態1乃至実施の形態3とは異なる
素子について説明する。具体的には、実施の形態2と同様に作製することのできる反転素
子について図10を参照して説明する。
【0145】
図10(A)に示す反転素子は、トランジスタ400及びトランジスタ402を有する
。図10(A)において、トランジスタ402のソース電極及びドレイン電極の一方は接
地電位Vssの第4の配線414に電気的に接続され、トランジスタ402のソース電極
及びドレイン電極の他方はトランジスタ400のソース電極及びドレイン電極の一方と、
第2の配線412に接続されている。トランジスタ400のソース電極及びドレイン電極
の他方は、電源電位Vddの第3の配線413に電気的に接続されている。トランジスタ
400のゲート電極は、トランジスタ400のソース電極及びドレイン電極の他方に接続
されている。トランジスタ402のゲート電極は、第1の配線411に接続されている。
トランジスタ400には、更なるゲート電極としてバックゲートBG1が設けられている
。トランジスタ402には、更なるゲート電極としてバックゲートBG2が設けられてい
る。
【0146】
図10(B)は、図10(A)に示す反転素子の具体的な構成の一例として、上面図を
示す。図10(C)は、図10(B)中のX−Yにおける断面図を示したものである。
【0147】
図10(B)に示すように、トランジスタ402は、図9のトランジスタ302と同じ
ものを用いることができる。
【0148】
しかしながら、トランジスタ400は、トランジスタ300とは異なり、トランジスタ
402と同様に形成されたものを用いる。すなわち、チャネル形成領域が酸化物半導体層
であるトランジスタとすることが好ましい。そして、トランジスタ402のチャネル幅は
、トランジスタ400のチャネル幅よりも遙かに大きいことが好ましく、より好ましくは
、トランジスタ402のチャネル幅は、トランジスタ400のチャネル幅の3倍以上、更
に好ましくは5倍以上とする。
【0149】
図10(C)において、トランジスタ400は、基板416上に設けられている。トラ
ンジスタ400は絶縁層に覆われ、該絶縁層がCMPなどにより平坦化され、トランジス
タ400のゲート電極が露出されている。そして、露出されたトランジスタ400のゲー
ト電極上に、トランジスタ402のソース電極層及びドレイン電極層と同一の層の一部が
設けられ、トランジスタ400のゲート電極と第3の配線413を電気的に接続している

【0150】
図10(C)に示すように、トランジスタ400のゲート電極層と同一の層の一部(ト
ランジスタ402のバックゲートとなる部分)は、トランジスタ402の半導体層の少な
くともチャネル形成領域となる部分と重畳し、トランジスタ402のバックゲートとなる
部分とトランジスタ402の半導体層はトランジスタ400上に設けられた絶縁層を介し
て設けられている。この絶縁層は、トランジスタ400上の絶縁層が平坦化された際に、
トランジスタ400が有する半導体層の厚みに起因して残存する部分である。このように
、平坦化処理により残存した絶縁層を介して上部トランジスタとバックゲートが設けられ
ており、該バックゲートが下部トランジスタのゲート電極層と同一の層の一部により構成
されていることが、本発明の一態様である反転素子の特徴の一である。このように、上部
トランジスタのバックゲートが下部トランジスタのゲート電極層と同一の層により設けら
れることで、作製工程を増加させることなく上部トランジスタのバックゲートを設けるこ
とができる。
【0151】
(実施の形態5)
本実施の形態は、本発明の一態様であって、実施の形態1乃至実施の形態4とは異なる
素子について説明する。具体的には、実施の形態1と同様に作製することのできる、論理
ゲートの一つであるNANDゲートについて図11を参照して説明する。
【0152】
図11(A)に示す記憶素子は、トランジスタ500、トランジスタ502、トランジ
スタ504およびトランジスタ506を有する。図11(A)において、トランジスタ5
00のソース電極及びドレイン電極の一方は電源電位Vddの第5の配線515と、トラ
ンジスタ502のソース電極及びドレイン電極の一方に接続されている。トランジスタ5
00のソース電極及びドレイン電極の他方は、第3の配線513と、トランジスタ502
のソース電極及びドレイン電極の他方と、トランジスタ504のソース電極及びドレイン
電極の一方に接続されている。トランジスタ504のソース電極及びドレイン電極の他方
は、トランジスタ506のソース電極及びドレイン電極の一方に接続されている。トラン
ジスタ506のソース電極及びドレイン電極の他方は、接地電位Vssの第4の配線51
4に電気的に接続されている。トランジスタ502のゲート電極とトランジスタ504の
ゲート電極は、第1の配線511に接続されている。トランジスタ500のゲート電極と
トランジスタ506のゲート電極は、第2の配線512に接続されている。トランジスタ
504には、更なるゲート電極としてバックゲートBG1が設けられ、トランジスタ50
6には、更なるゲート電極としてバックゲートBG2が設けられている。
【0153】
図11(B)は、図11(A)に示す記憶素子の具体的な構成の一例として、上面図を
示す。図11(C)は、図11(B)中のX−Yにおける断面図を示したものである。
【0154】
図11(B)に示すように、トランジスタ500及びトランジスタ502は、図1のト
ランジスタ100と同じものを用いることができる。そして、トランジスタ504及びト
ランジスタ506は、図1のトランジスタ102と同じものを用いることができる。
【0155】
図11(C)において、トランジスタ502は、基板516上に設けられている。トラ
ンジスタ502は絶縁層に覆われ、該絶縁層がCMPなどにより平坦化され、トランジス
タ502のゲート電極が露出されている。そして、露出されたトランジスタ502のゲー
ト電極上に、トランジスタ504及びトランジスタ506のソース電極層及びドレイン電
極層と同一の層の一部が設けられ、トランジスタ502のゲート電極と第1の配線511
とを電気的に接続している。図示していないが、トランジスタ500も同様に第2の配線
512と電気的に接続されている。なお、ここで、トランジスタ500及びトランジスタ
502はp型トランジスタであるが、これに限定されない。
【0156】
トランジスタ500及びトランジスタ502のゲート電極層と同一の層の一部(トラン
ジスタ504及びトランジスタ506のバックゲートとなる部分)は、トランジスタ50
4及びトランジスタ506の半導体層の少なくともチャネル形成領域となる部分と重畳し
、トランジスタ504及びトランジスタ506のバックゲートとなる部分とトランジスタ
504及びトランジスタ506の半導体層はトランジスタ500及びトランジスタ502
上に設けられた絶縁層を介して設けられている。この絶縁層は、トランジスタ500及び
トランジスタ502上の絶縁層が平坦化された際に、トランジスタ500及びトランジス
タ502が有する半導体層の厚みに起因して残存する部分である。このように、平坦化処
理により残存した絶縁層を介して上部トランジスタとバックゲートが設けられており、該
バックゲートが下部トランジスタのゲート電極層と同一の層の一部により構成されている
ことが、本発明の一態様である記憶素子の特徴の一である。このように、上部トランジス
タのバックゲートが下部トランジスタのゲート電極層と同一の層により設けられることで
、作製工程を増加させることなく上部トランジスタのバックゲートを設けることができる

【0157】
(実施の形態6)
本実施の形態は、本発明の一態様であって、実施の形態1乃至実施の形態5とは異なる
素子について説明する。具体的には、実施の形態2と同様に作製することのできる、論理
ゲートの一つであるNANDゲートについて図12を参照して説明する。
【0158】
図12(A)に示す記憶素子は、トランジスタ600、トランジスタ602及びトラン
ジスタ604を有する。図12(A)において、トランジスタ600のソース電極及びド
レイン電極の一方は電源電位Vddの第4の配線614に接続され、トランジスタ600
のソース電極及びドレイン電極の他方はトランジスタ602のソース電極及びドレイン電
極の一方と第3の配線613に接続され、トランジスタ602のソース電極及びドレイン
電極の他方はトランジスタ604のソース電極及びドレイン電極の一方に接続され、トラ
ンジスタ604のソース電極及びドレイン電極の他方は接地電位Vssの第5の配線61
5に接続されている。そして、トランジスタ600のゲート電極は第4の配線614に接
続されている。トランジスタ602のゲート電極は第1の配線611に接続されている。
トランジスタ604のゲート電極は第2の配線612に接続されている。トランジスタ6
00には、更なるゲート電極としてバックゲートBG1が設けられている。トランジスタ
602には、更なるゲート電極としてバックゲートBG2が設けられている。トランジス
タ604には、更なるゲート電極としてバックゲートBG3が設けられている。
【0159】
図12(B)は、図12(A)に示す記憶素子の具体的な構成の一例として、上面図を
示す。図12(C)は、図12(B)中のX−Yにおける断面図を示したものである。
【0160】
図12(B)に示すように、トランジスタ602及びトランジスタ604は、図11の
トランジスタ504及びトランジスタ506と同じものを用いることができる。
【0161】
しかしながら、トランジスタ600は、トランジスタ500とは異なり、トランジスタ
602と同様に形成されたものを用いる。すなわち、チャネル形成領域が酸化物半導体層
であるトランジスタとすることが好ましい。そして、トランジスタ602及びトランジス
タ604のチャネル幅は、トランジスタ600のチャネル幅よりも遙かに大きいことが好
ましく、より好ましくは、トランジスタ602及びトランジスタ604のチャネル幅は、
トランジスタ600のチャネル幅の3倍以上、更に好ましくは5倍以上とする。
【0162】
図12(C)において、トランジスタ600は、基板616上に設けられている。トラ
ンジスタ600は絶縁層に覆われ、該絶縁層がCMPなどにより平坦化され、トランジス
タ600のゲート電極が露出されている。そして、露出されたトランジスタ600のゲー
ト電極上に、トランジスタ602及びトランジスタ604のソース電極層及びドレイン電
極層と同一の層の一部が設けられ、トランジスタ600のゲート電極と第4の配線614
を電気的に接続している。
【0163】
図12(C)に示すように、トランジスタ600のゲート電極層と同一の層の一部(ト
ランジスタ602及びトランジスタ604のバックゲートとなる部分)は、トランジスタ
602及びトランジスタ604の半導体層の少なくともチャネル形成領域となる部分と重
畳し、トランジスタ602及びトランジスタ604のバックゲートとなる部分とトランジ
スタ602及びトランジスタ604の半導体層はトランジスタ600上に設けられた絶縁
層を介して設けられている。この絶縁層は、トランジスタ600上の絶縁層が平坦化され
た際に、トランジスタ600が有する半導体層の厚みに起因して残存する部分である。こ
のように、平坦化処理により残存した絶縁層を介して上部トランジスタとバックゲートが
設けられており、該バックゲートが下部トランジスタのゲート電極層と同一の層の一部に
より構成されていることが、本発明の一態様である記憶素子の特徴の一である。このよう
に、上部トランジスタのバックゲートが下部トランジスタのゲート電極層と同一の層によ
り設けられることで、作製工程を増加させることなく上部トランジスタのバックゲートを
設けることができる。
【0164】
(実施の形態7)
本実施の形態は、本発明の一態様であって、実施の形態1乃至実施の形態6とは異なる
素子について説明する。具体的には、実施の形態1と同様に作製することのできる、論理
ゲートの一つであるNORゲートについて図13を参照して説明する。
【0165】
図13(A)に示す記憶素子は、トランジスタ700、トランジスタ702、トランジ
スタ704及びトランジスタ706を有する。図13(A)において、トランジスタ70
0のソース電極及びドレイン電極の一方は電源電位Vddの第5の配線715に接続され
ている。トランジスタ700のソース電極及びドレイン電極の他方はトランジスタ702
のソース電極及びドレイン電極の一方に接続されている。トランジスタ702のソース電
極及びドレイン電極の他方は、トランジスタ704のソース電極及びドレイン電極の一方
と、トランジスタ706のソース電極及びドレイン電極の一方と、第3の配線713に接
続されている。トランジスタ704のソース電極及びドレイン電極の他方とトランジスタ
706のソース電極及びドレイン電極の他方は、接地電位Vssの第4の配線714に接
続されている。そして、トランジスタ700のゲート電極とトランジスタ706のゲート
電極は第1の配線711に接続されている。トランジスタ702のゲート電極とトランジ
スタ704のゲート電極は第2の配線712に接続されている。トランジスタ704には
、更なるゲート電極としてバックゲートBG1が設けられ、トランジスタ706には、更
なるゲート電極としてバックゲートBG2が設けられている。
【0166】
図13(B)は、図13(A)に示す記憶素子の具体的な構成の一例として、上面図を
示す。図13(C)は、図13(B)中のX−Yにおける断面図を示したものである。
【0167】
図13(B)に示すように、トランジスタ700及びトランジスタ702は、図1のト
ランジスタ100と同じものを用いることができる。そして、トランジスタ704及びト
ランジスタ706は、図1のトランジスタ102と同じものを用いることができる。
【0168】
図13(C)において、トランジスタ700(図示していない。以下、図13(C)に
おいて同様とする。)及びトランジスタ702は、基板716上に設けられている。トラ
ンジスタ700及びトランジスタ702は絶縁層に覆われ、該絶縁層がCMPなどにより
平坦化され、トランジスタ700及びトランジスタ702のゲート電極が露出されている
。そして、露出されたトランジスタ700及びトランジスタ702のゲート電極上に、ト
ランジスタ704及びトランジスタ706のソース電極層及びドレイン電極層と同一の層
の一部が設けられ、トランジスタ700及びトランジスタ702のゲート電極と、第1の
配線711及び第2の配線712と、を電気的に接続している。なお、ここで、トランジ
スタ700及びトランジスタ702はp型トランジスタであるが、これに限定されない。
【0169】
図13(C)に示すように、トランジスタ700(図示していない。以下、図13(C
)において同様とする。)及びトランジスタ702のゲート電極層の一部(トランジスタ
704及びトランジスタ706のバックゲートとなる部分)は、トランジスタ704及び
トランジスタ706の半導体層の少なくともチャネル形成領域となる部分と重畳し、トラ
ンジスタ704及びトランジスタ706のバックゲートとなる部分とトランジスタ704
及びトランジスタ706の半導体層はトランジスタ700及びトランジスタ702上に設
けられた絶縁層を介して設けられている。この絶縁層は、トランジスタ700及びトラン
ジスタ702上の絶縁層が平坦化された際に、トランジスタ700及びトランジスタ70
2が有する半導体層の厚みに起因して残存する部分である。このように、平坦化処理によ
り残存した絶縁層を介して上部トランジスタとバックゲートが設けられており、該バック
ゲートが下部トランジスタのゲート電極層と同一の層の一部により構成されていることが
、本発明の一態様である記憶素子の特徴の一である。このように、上部トランジスタのバ
ックゲートが下部トランジスタのゲート電極層と同一の層により設けられることで、作製
工程を増加させることなく上部トランジスタのバックゲートを設けることができる。
【0170】
(実施の形態8)
本実施の形態は、本発明の一態様であって、実施の形態1乃至実施の形態7とは異なる
素子について説明する。具体的には、実施の形態2と同様に作製することのできる、論理
ゲートの一つであるNORゲートについて図14を参照して説明する。
【0171】
図14(A)に示す記憶素子は、トランジスタ800、トランジスタ802及びトラン
ジスタ804を有する。図14(A)において、トランジスタ800のソース電極及びド
レイン電極の一方とトランジスタ802のソース電極及びドレイン電極の一方は、接地電
位Vssの第5の配線815に接続されている。トランジスタ800のソース電極及びド
レイン電極の他方と、トランジスタ802のソース電極及びドレイン電極の他方と、トラ
ンジスタ804のソース電極及びドレイン電極の一方は、第3の配線813に接続されて
いる。トランジスタ804のソース電極及びドレイン電極の他方は、電源電位Vddの第
4の配線814に接続されている。そして、トランジスタ800のゲート電極は第1の配
線811に接続されている。トランジスタ802のゲート電極は第2の配線812に接続
されている。トランジスタ804のゲート電極はトランジスタ804のソース電極及びド
レイン電極の他方に接続されている。トランジスタ800には、更なるゲート電極として
バックゲートBG1が設けられている。トランジスタ802には、更なるゲート電極とし
てバックゲートBG2が設けられている。トランジスタ804には、更なるゲート電極と
してバックゲートBG3が設けられている。
【0172】
図14(B)は、図14(A)に示す記憶素子の具体的な構成の一例として、上面図を
示す。図14(C)は、図14(B)中のX−Yにおける断面図を示したものである。
【0173】
図14(B)に示すように、トランジスタ800及びトランジスタ802は、図13の
トランジスタ704及びトランジスタ706と同じものを用いることができる。
【0174】
しかしながら、トランジスタ804は、トランジスタ700及びトランジスタ702と
は異なり、トランジスタ802と同様に形成されたものを用いる。すなわち、チャネル形
成領域が酸化物半導体層であるトランジスタとすることが好ましい。そして、トランジス
タ800及びトランジスタ802のチャネル幅は、トランジスタ804のチャネル幅より
も遙かに大きいことが好ましく、より好ましくは、トランジスタ800及びトランジスタ
802のチャネル幅は、トランジスタ804のチャネル幅の3倍以上、更に好ましくは5
倍以上とする。
【0175】
図14(C)において、トランジスタ804は、基板816上に設けられている。トラ
ンジスタ804は絶縁層に覆われ、該絶縁層がCMPなどにより平坦化され、トランジス
タ804のゲート電極が露出されている。そして、露出されたトランジスタ804のゲー
ト電極上に、トランジスタ800及びトランジスタ802のソース電極層及びドレイン電
極層と同一の層の一部が設けられ、トランジスタ804のゲート電極と第4の配線814
とを電気的に接続している。
【0176】
図14(C)に示すように、トランジスタ804のゲート電極層と同一の層の一部(ト
ランジスタ800およびトランジスタ802のバックゲートとなる部分)は、トランジス
タ800及びトランジスタ802の半導体層の少なくともチャネル形成領域となる部分と
重畳し、トランジスタ800及びトランジスタ802のバックゲートとなる部分とトラン
ジスタ800及びトランジスタ802の半導体層はトランジスタ804上に設けられた絶
縁層を介して設けられている。この絶縁層は、トランジスタ804上の絶縁層が平坦化さ
れた際に、トランジスタ804が有する半導体層の厚みに起因して残存する部分である。
このように、平坦化処理により残存した絶縁層を介して上部トランジスタとバックゲート
が設けられており、該バックゲートが下部トランジスタのゲート電極層と同一の層の一部
により構成されていることが、本発明の一態様である記憶素子の特徴の一である。このよ
うに、上部トランジスタのバックゲートが下部トランジスタのゲート電極層と同一の層に
より設けられることで、作製工程を増加させることなく上部トランジスタのバックゲート
を設けることができる。
【0177】
(実施の形態9)
次に、本発明の一態様である電子機器について説明する。本発明の一態様である電子機
器には、実施の形態1乃至実施の形態8で説明した素子の少なくとも一つを搭載させる。
本発明の一態様である電子機器として、例えば、コンピュータ、携帯電話機(携帯電話、
携帯電話装置ともいう)、携帯情報端末(携帯型ゲーム機、音響再生装置なども含む)、
デジタルカメラ、デジタルビデオカメラ、電子ペーパー、テレビジョン装置(テレビ、ま
たはテレビジョン受信機ともいう)などが挙げられる。
【0178】
図15(A)は、ノート型のパーソナルコンピュータであり、筐体901、筐体902
、表示部903、キーボード904などによって構成されている。筐体901と筐体90
2内には、実施の形態1乃至実施の形態8で説明した素子が設けられている。図15(A
)に示すノート型のパーソナルコンピュータに実施の形態1乃至実施の形態8で説明した
素子を搭載することで、消費電力を低減し、素子の占有面積を小さくすることができる。
【0179】
図15(B)は、携帯情報端末(PDA)であり、本体911には、表示部913と、
外部インターフェイス915と、操作ボタン914などが設けられている。更には、携帯
情報端末を操作するスタイラス912などを備えている。本体911内には、実施の形態
1乃至実施の形態8で説明した素子が設けられている。図15(B)に示すPDAに上記
の実施の形態1乃至実施の形態8で説明した素子を搭載することで、消費電力を低減し、
素子の占有面積を小さくすることができる。
【0180】
図15(C)は、電子ペーパーを実装した電子書籍920であり、筐体921と筐体9
23の2つの筐体で構成されている。筐体921及び筐体923には、それぞれ表示部9
25及び表示部927が設けられている。筐体921と筐体923は、軸部937により
接続されており、該軸部937を軸として開閉動作を行うことができる。そして、筐体9
21は、電源931、操作キー933、スピーカー935などを備えている。筐体921
、筐体923の少なくとも一には、実施の形態1乃至実施の形態8で説明した素子が設け
られている。図15(C)に示す電子書籍に実施の形態1乃至実施の形態8で説明した素
子を搭載することで、消費電力を低減し、素子の占有面積を小さくすることができる。
【0181】
図15(D)は、携帯電話機であり、筐体940と筐体941の2つの筐体で構成され
ている。さらに、筐体940と筐体941は、スライドし、図15(D)のように展開し
ている状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。
そして、筐体941は、表示パネル942、スピーカー943、マイクロフォン944、
操作キー945、ポインティングデバイス946、カメラ用レンズ947、外部接続端子
948などを備えている。そして、筐体940は、携帯電話機の充電を行う太陽電池セル
949、外部メモリスロット950などを備えている。なお、アンテナは、筐体941に
内蔵されている。筐体940と筐体941の少なくとも一には、実施の形態1乃至実施の
形態8で説明した素子が設けられている。図15(D)に示す携帯電話機に実施の形態1
乃至実施の形態8で説明した素子を搭載することで、消費電力を低減し、素子の占有面積
を小さくすることができる。
【0182】
図15(E)は、デジタルカメラであり、本体961、表示部967、接眼部963、
操作スイッチ964、表示部965、バッテリー966などによって構成されている。本
体961内には、実施の形態1乃至実施の形態8で説明した素子が設けられている。図1
5(E)に示すデジタルカメラに実施の形態1乃至実施の形態8で説明した素子を搭載す
ることで、消費電力を低減し、素子の占有面積を小さくすることができる。
【0183】
図15(F)は、テレビジョン装置970であり、筐体971、表示部973、スタン
ド975などで構成されている。テレビジョン装置970の操作は、筐体971が備える
スイッチや、リモコン操作機980により行うことができる。筐体971及びリモコン操
作機980には、実施の形態1乃至実施の形態8で説明した素子が搭載されている。図1
5(F)に示すテレビジョン装置に実施の形態1乃至実施の形態8で説明した素子を搭載
することで、消費電力を低減し、素子の占有面積を小さくすることができる。
【符号の説明】
【0184】
100 トランジスタ
102 トランジスタ
104 容量素子
111 第1の配線
112 第2の配線
113 第3の配線
114 第4の配線
115 第5の配線
116 基板
120 記憶素子
121 駆動回路
122 駆動回路
123 駆動回路
124 駆動回路
150 ベース基板
152 窒素含有層
160 ボンド基板
162 酸化膜
164 脆化領域
166 単結晶半導体層
168 半導体層
170 半導体層
172 絶縁層
174 ゲート電極
176 不純物領域
178 チャネル形成領域
180 層間絶縁層
182 導電層
184 半導体層
186 絶縁層
188 導電層
200 トランジスタ
202 トランジスタ
204 容量素子
211 第1の配線
212 第2の配線
213 第3の配線
214 第4の配線
215 第5の配線
216 基板
300 トランジスタ
302 トランジスタ
311 第1の配線
312 第2の配線
313 第3の配線
314 第4の配線
316 基板
400 トランジスタ
402 トランジスタ
411 第1の配線
412 第2の配線
413 第3の配線
414 第4の配線
416 基板
500 トランジスタ
502 トランジスタ
504 トランジスタ
506 トランジスタ
511 第1の配線
512 第2の配線
513 第3の配線
514 第4の配線
515 第5の配線
516 基板
600 トランジスタ
602 トランジスタ
604 トランジスタ
611 第1の配線
612 第2の配線
613 第3の配線
614 第4の配線
615 第5の配線
616 基板
700 トランジスタ
702 トランジスタ
704 トランジスタ
706 トランジスタ
711 第1の配線
712 第2の配線
713 第3の配線
714 第4の配線
715 第5の配線
716 基板
800 トランジスタ
802 トランジスタ
804 トランジスタ
811 第1の配線
812 第2の配線
813 第3の配線
814 第4の配線
815 第5の配線
816 基板
901 筐体
902 筐体
903 表示部
904 キーボード
911 本体
912 スタイラス
913 表示部
914 操作ボタン
915 外部インターフェイス
920 電子書籍
921 筐体
923 筐体
925 表示部
927 表示部
931 電源
933 操作キー
935 スピーカー
937 軸部
940 筐体
941 筐体
942 表示パネル
943 スピーカー
944 マイクロフォン
945 操作キー
946 ポインティングデバイス
947 カメラ用レンズ
948 外部接続端子
949 太陽電池セル
950 外部メモリスロット
961 本体
963 接眼部
964 操作スイッチ
965 表示部
966 バッテリー
967 表示部
970 テレビジョン装置
971 筐体
973 表示部
975 スタンド
980 リモコン操作機

【特許請求の範囲】
【請求項1】
第1のトランジスタと第2のトランジスタとを有する半導体装置の作製方法であって、
前記第1のトランジスタは、シリコン半導体を有し、
前記第2のトランジスタは、酸化物半導体を有し、
前記第1のトランジスタは、前記シリコン半導体上にゲート電極を有し、
前記第1のトランジスタの前記ゲート電極と同一工程で、前記第2のトランジスタの第1のゲート電極を形成し、
前記第1のゲート電極の形成後に、前記酸化物半導体を形成し、
前記酸化物半導体上に、第2のゲート電極を形成することを特徴とする半導体装置の作製方法。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate

【図6】
image rotate

【図7】
image rotate

【図8】
image rotate

【図9】
image rotate

【図10】
image rotate

【図11】
image rotate

【図12】
image rotate

【図13】
image rotate

【図14】
image rotate

【図15】
image rotate


【公開番号】特開2013−48246(P2013−48246A)
【公開日】平成25年3月7日(2013.3.7)
【国際特許分類】
【出願番号】特願2012−199196(P2012−199196)
【出願日】平成24年9月11日(2012.9.11)
【分割の表示】特願2011−31688(P2011−31688)の分割
【原出願日】平成23年2月17日(2011.2.17)
【出願人】(000153878)株式会社半導体エネルギー研究所 (5,264)
【Fターム(参考)】