Notice: Undefined variable: fterm_desc_sub in /mnt/www/biblio_conv.php on line 353
半導体装置の作製方法
説明

半導体装置の作製方法

【課題】半導体装置の製造コストを低減することを課題の一とする。半導体装置の開口率
を向上することを課題の一とする。半導体装置の表示部を高精細化することを課題の一と
する。高速駆動が可能な半導体装置を提供することを課題の一とする。
【解決手段】同一基板上に駆動回路部と表示部とを有し、当該駆動回路部は、ソース電極
及びドレイン電極が金属によって構成され、且つチャネル層が酸化物半導体によって構成
された駆動回路用TFTと、金属によって構成された駆動回路用配線とを有すればよい。
また、当該表示部はソース電極及びドレイン電極が酸化物導電体によって構成され、且つ
半導体層が酸化物半導体によって構成された画素用TFTと、酸化物導電体によって構成
された表示部用配線とを有すればよい。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、酸化物半導体を用いる半導体装置及びその作製方法に関する。
【0002】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指し、表示装置などの電気光学装置、半導体回路及び電子機器は全て半導体装置で
ある。
【背景技術】
【0003】
透光性を有する金属酸化物が半導体装置において利用されている。例えば、酸化インジウ
ム錫(ITO)などの導電性を備える金属酸化物(以下、酸化物導電体という)は、液晶
ディスプレイなどの表示装置で必要とされる透明電極材料として適用されている。
【0004】
加えて、半導体特性を示す材料としても透光性を有する金属酸化物が注目されている。例
えば、In−Ga−Zn−O系酸化物などは、液晶ディスプレイなどの表示装置で必要と
される半導体材料に適用することが期待されている。特に、薄膜トランジスタ(以下、T
FTという)のチャネル層に適用することが期待されている。
【0005】
半導体特性を備えた金属酸化物(以下、酸化物半導体という)を適用したTFTは、低温
プロセスによって作製することが可能である。そのため、表示装置などで用いられるアモ
ルファスシリコンを代替又は凌駕する材料としての期待が高まっている。
【0006】
また、酸化物導電体及び酸化物半導体は、共に透光性を有する。そのため、これらを用い
てTFTを構成することによって、透光性を有するTFTを作製することができる(例え
ば、非特許文献1参照)。
【0007】
また、酸化物半導体を適用したTFTは、電界効果移動度が高い。そのため、当該TFT
を用いて、表示装置などの駆動回路を構成することもできる(例えば、非特許文献2参照
)。
【先行技術文献】
【非特許文献】
【0008】
【非特許文献1】野澤哲生「透明回路」日経エレクトロニクス2007.8.27(no.959)pp.39−52
【非特許文献2】T.Osada,他8名,SID ’09 DIGEST,pp.184−187(2009)
【発明の概要】
【発明が解決しようとする課題】
【0009】
本発明の一態様は、半導体装置の製造コストを低減することを課題の一とする。
【0010】
本発明の一態様は、半導体装置の開口率を向上することを課題の一とする。
【0011】
本発明の一態様は、半導体装置の表示部を高精細化することを課題の一とする。
【0012】
本発明の一態様は、高速駆動が可能な半導体装置を提供することを課題の一とする。
【課題を解決するための手段】
【0013】
本発明の一態様は、同一基板上に駆動回路部と、表示部とを有し、当該駆動回路部は、ソ
ース電極(ソース電極層ともいう)及びドレイン電極(ドレイン電極層ともいう)が金属
によって構成され且つチャネル層が酸化物半導体によって構成された駆動回路用TFTと
、金属によって構成された駆動回路用配線とを有し、当該表示部は、ソース電極及びドレ
イン電極が酸化物導電体によって構成され且つ半導体層が酸化物半導体によって構成され
た画素用TFTと、酸化物導電体によって構成された表示部用配線とを有する表示装置で
ある。
【0014】
なお、非特許文献1には、具体的なTFTの作製工程及び表示装置を構成する他の素子(
例えば、容量素子など)の構造などは開示されていない。また、同一基板上に駆動回路と
、透光性を有するTFTとを作製する記載などもない。
【0015】
本発明の一態様の半導体装置は、同一基板上において、駆動回路用TFTを有する駆動回
路部、及び画素用TFTを有する表示部が作製される。そのため、当該半導体装置の製造
コストを低減することができる。
【0016】
また、本発明の一態様の半導体装置は、表示部に、ソース電極及びドレイン電極が酸化物
導電体によって構成され且つ半導体層が酸化物半導体によって構成された画素用TFTと
、酸化物導電体によって構成された表示部用配線とを有する。つまり、当該半導体装置は
、画素用TFT及び画素用配線が形成された領域を開口部とすることができる。そのため
、当該半導体装置の開口率を向上させることができる。
【0017】
また、本発明の一態様の半導体装置は、表示部に、ソース電極及びドレイン電極が酸化物
導電体によって構成され且つ半導体層が酸化物半導体によって構成された画素用TFTと
、酸化物導電体によって構成された表示部用配線とを有する。つまり、当該半導体装置は
、画素用TFTのサイズに制限されることなく画素サイズを設計することができる。その
ため、当該半導体装置の表示部を高精細化することができる。
【0018】
また、本発明の一態様の半導体装置は、駆動回路部に、ソース電極及びドレイン電極が金
属によって構成され且つチャネル層が酸化物半導体によって構成された駆動回路用TFT
と、金属によって構成された駆動回路用配線とを有する。つまり、当該半導体装置は、高
い電界効果移動度を示すTFTと、抵抗の低い配線とによって駆動回路が構成される。そ
のため、当該半導体装置を高速駆動が可能な半導体装置とすることができる。
【0019】
また、本明細書中で用いる酸化物半導体は、InMO(ZnO)(m>0)で表記さ
れる薄膜を形成し、その薄膜を酸化物半導体層として用いた薄膜トランジスタを作製する
。なお、Mは、Ga、Fe、Ni、Mn及びCoから選ばれた一の金属元素または複数の
金属元素を示す。例えばMとして、Gaの場合があることの他、GaとNiまたはGaと
Feなど、Ga以外の上記金属元素が含まれる場合がある。また、上記酸化物半導体にお
いて、Mとして含まれる金属元素の他に、不純物元素としてFe、Niその他の遷移金属
元素、または該遷移金属の酸化物が含まれているものがある。本明細書においては、In
MO(ZnO)(m>0)で表記される構造の酸化物半導体層のうち、MとしてGa
を含む構造の酸化物半導体をIn−Ga−Zn−O系酸化物半導体とよび、その薄膜をI
n−Ga−Zn−O系非単結晶膜とも呼ぶ。
【0020】
また、酸化物半導体層に適用する酸化物半導体として上記の他にも、In−Sn−Zn−
O系、In−Al−Zn−O系、Sn−Ga−Zn−O系、Al−Ga−Zn−O系、S
n−Al−Zn−O系、In−Zn−O系、Sn−Zn−O系、Al−Zn−O系、In
−O系、Sn−O系、Zn−O系の酸化物半導体を適用することができる。また上記酸化
物半導体層に酸化珪素を含ませてもよい。酸化物半導体層に結晶化を阻害する酸化珪素(
SiOx(X>0))を含ませることで、製造プロセス中において酸化物半導体層の形成
後に加熱処理した場合に、結晶化してしまうのを抑制することができる。なお、酸化物半
導体層は非晶質な状態であることが好ましく、一部結晶化していてもよい。
【0021】
酸化物半導体は、好ましくはInを含有する酸化物半導体、さらに好ましくは、In、及
びGaを含有する酸化物半導体である。酸化物半導体層をI型(真性)とするため、脱水
化または脱水素化は有効である。
【0022】
窒素、または希ガス(アルゴン、ヘリウムなど)の不活性気体雰囲気下、或いは減圧下で
の加熱処理を行った場合、酸化物半導体層は加熱処理により酸素欠乏型となって低抵抗化
、即ちN型化(N化など)させ、その後、酸化物半導体層に接する酸化物絶縁膜の形成
を行うことにより酸化物半導体層を酸素過剰な状態とすることで高抵抗化、即ちI型化さ
せている。これにより、電気特性が良好で信頼性のよい薄膜トランジスタを有する半導体
装置を作製し、提供することが可能となる。
【0023】
脱水化または脱水素化は、窒素、または希ガス(アルゴン、ヘリウムなど)の不活性気体
雰囲気下、或いは減圧下での350℃以上、好ましくは400℃以上基板の歪み点未満の
加熱処理を行い、酸化物半導体層の含有水分などの不純物を低減する。
【0024】
脱水化または脱水素化の条件は、脱水化または脱水素化後の酸化物半導体層に対して昇温
脱離ガス分析法(TDS:Thermal Desorption Spectrosc
opy)で450℃まで測定を行っても水の2つのピーク、少なくとも300℃付近に現
れる1つのピークが検出されない程度の熱処理条件とする。従って、脱水化または脱水素
化が行われた酸化物半導体層を用いた薄膜トランジスタに対してTDSで450℃まで測
定を行っても少なくとも300℃付近に現れる水のピークは検出されない。
【0025】
そして、酸化物半導体層に対して脱水化または脱水素化を行う加熱温度Tから、脱水化ま
たは脱水素化を行った同じ炉で大気に触れさせることなく冷却することにより、酸化物半
導体層に水または水素を再び混入させないことが重要である。脱水化または脱水素化を行
い、酸化物半導体層を低抵抗化、即ちN型化(N、Nなど)させた後、高抵抗化させ
てI型とした酸化物半導体層を用いて薄膜トランジスタを作製すると、薄膜トランジスタ
のしきい値電圧値をプラスとすることができ、所謂ノーマリーオフのスイッチング素子を
実現できる。薄膜トランジスタのゲート電圧が0Vにできるだけ近い正のしきい値電圧で
チャネルが形成されることが半導体装置(表示装置)には望ましい。なお、薄膜トランジ
スタのしきい値電圧値がマイナスであると、ゲート電圧が0Vでもソース電極とドレイン
電極の間に電流が流れる、所謂ノーマリーオンとなりやすい。アクティブマトリクス型の
表示装置においては、回路を構成する薄膜トランジスタの電気特性が重要であり、この電
気特性が表示装置の性能を左右する。特に、薄膜トランジスタの電気特性のうち、しきい
値電圧(Vth)が重要である。電界効果移動度が高くともしきい値電圧値が高い、或い
はしきい値電圧値がマイナスであると、回路として制御することが困難である。しきい値
電圧値が高く、しきい値電圧の絶対値が大きい薄膜トランジスタの場合には、駆動電圧が
低い状態ではTFTとしてのスイッチング機能を果たすことができず、負荷となる恐れが
ある。nチャネル型の薄膜トランジスタの場合、ゲート電圧に正の電圧を印加してはじめ
てチャネルが形成されて、ドレイン電流が流れ出すトランジスタが望ましい。駆動電圧を
高くしないとチャネルが形成されないトランジスタや、負の電圧状態でもチャネルが形成
されてドレイン電流が流れるトランジスタは、回路に用いる薄膜トランジスタとしては不
向きである。
【0026】
また、加熱温度Tから下げるガス雰囲気は、加熱温度Tまで昇温したガス雰囲気と異なる
ガス雰囲気に切り替えてもよい。例えば、脱水化または脱水素化を行った同じ炉で大気に
触れさせることなく、炉の中を高純度の酸素ガスまたはNOガス、超乾燥エア(露点が
−40℃以下、好ましくは−60℃以下)で満たして冷却を行う。
【0027】
脱水化または脱水素化を行う加熱処理によって膜中の含有水分を低減させた後、水分を含
まない雰囲気(露点が−40℃以下、好ましくは−60℃以下)下で徐冷(または冷却)
した酸化物半導体膜を用いて、薄膜トランジスタの電気特性を向上させるとともに、量産
性と高性能の両方を備えた薄膜トランジスタを実現する。
【0028】
本明細書では、窒素、または希ガス(アルゴン、ヘリウムなど)の不活性気体雰囲気下、
或いは減圧下での加熱処理を脱水化または脱水素化のための加熱処理と呼ぶ。本明細書で
は、この加熱処理によってHとして脱離させていることのみを脱水素化と呼んでいるわ
けではなく、H、OHなどを脱離することを含めて脱水化または脱水素化と便宜上呼ぶこ
ととする。
【0029】
窒素、または希ガス(アルゴン、ヘリウムなど)の不活性気体雰囲気下、或いは減圧下で
の加熱処理を行った場合、酸化物半導体層は加熱処理により酸素欠乏型となって低抵抗化
、即ちN型化(N化など)させる。その後、ドレイン電極層と重なる領域が酸素欠乏型
である高抵抗ドレイン領域(HRD領域とも呼ぶ)として形成される。
【0030】
具体的には、高抵抗ドレイン領域のキャリア濃度は、1×1017/cm以上の範囲内
であり、少なくともチャネル形成領域のキャリア濃度(1×1017/cm未満)より
も高い領域である。なお、本明細書のキャリア濃度は、室温にてHall効果測定から求
めたキャリア濃度の値を指す。
【0031】
また、酸化物半導体層と金属材料からなるドレイン電極層の間に低抵抗ドレイン領域(L
RN領域とも呼ぶ)を形成してもよい。具体的には、低抵抗ドレイン領域のキャリア濃度
は、高抵抗ドレイン領域(HRD領域)よりも大きく、例えば1×1020/cm以上
1×1021/cm以下の範囲内である。
【0032】
そして、脱水化または脱水素化した酸化物半導体層の少なくとも一部を酸素過剰な状態と
することで、高抵抗化、即ちI型化させてチャネル形成領域を形成する。なお、脱水化ま
たは脱水素化した酸化物半導体層を酸素過剰な状態とする処理としては、脱水化または脱
水素化した酸化物半導体層に接する酸化物絶縁膜のスパッタ法での成膜、または酸化物絶
縁膜成膜後の加熱処理、または酸化物絶縁膜成膜後の酸素を含む雰囲気での加熱処理、ま
たは酸化物絶縁膜成膜後の不活性ガス雰囲気下で加熱した後に酸素雰囲気で冷却する処理
、または酸化物絶縁膜成膜後の不活性ガス雰囲気下で加熱した後に超乾燥エア(露点が−
40℃以下、好ましくは−60℃以下)で冷却する処理などによって行う。
【0033】
また、脱水化または脱水素化した酸化物半導体層の少なくとも一部(ゲート電極層と重な
る部分)をチャネル形成領域とするため、選択的に酸素過剰な状態とすることで、高抵抗
化、即ちI型化させることもできる。脱水化または脱水素化した酸化物半導体層上に接し
てTiなどの金属電極からなるソース電極層やドレイン電極層を形成し、ソース電極層や
ドレイン電極層に重ならない露出領域を選択的に酸素過剰な状態としてチャネル形成領域
を形成することができる。選択的に酸素過剰な状態とする場合、ソース電極層に重なる第
1の高抵抗ドレイン領域と、ドレイン電極層に重なる第2の高抵抗ドレイン領域とが形成
され、第1の高抵抗ドレイン領域と第2の高抵抗ドレイン領域との間の領域がチャネル形
成領域となる。即ち、チャネル形成領域がソース電極層及びドレイン電極層の間に自己整
合的に形成される。
【0034】
これにより、電気特性が良好で信頼性のよい薄膜トランジスタを有する半導体装置を作製
し、提供することが可能となる。
【0035】
なお、ドレイン電極層(及びソース電極層)と重畳した酸化物半導体層において高抵抗ド
レイン領域を形成することにより、駆動回路を形成した際の信頼性の向上を図ることがで
きる。具体的には、高抵抗ドレイン領域を形成することで、ドレイン電極層から高抵抗ド
レイン領域、チャネル形成領域にかけて、導電性を段階的に変化させうるような構造とす
ることができる。そのため、ドレイン電極層に高電源電位VDDを供給する配線に接続し
て動作させる場合、ゲート電極層とドレイン電極層との間に高電界が印加されても高抵抗
ドレイン領域がバッファとなり局所的な高電界が印加されず、トランジスタの耐圧を向上
させた構成とすることができる。
【0036】
また、金属材料からなるドレイン電極層(及びソース電極層)と酸化物半導体層との間に
低抵抗ドレイン領域(LRN領域とも呼ぶ)を形成してもよく、低抵抗ドレイン領域(L
RN領域とも呼ぶ)を形成することによって、よりトランジスタの耐圧を向上させた構成
とすることができる。
【0037】
また、ドレイン電極層(及びソース電極層)と重畳した酸化物半導体層において高抵抗ド
レイン領域を形成することにより、駆動回路を形成した際のチャネル形成領域でのリーク
電流の低減を図ることができる。具体的には、高抵抗ドレイン領域を形成することで、ド
レイン電極層とソース電極層との間に流れるトランジスタのリーク電流の経路として、ド
レイン電極層、ドレイン電極層側の高抵抗ドレイン領域、チャネル形成領域、ソース電極
層側の高抵抗ドレイン領域、ソース電極層の順となる。このときチャネル形成領域では、
ドレイン電極層側の低抵抗N型領域よりチャネル領域に流れるリーク電流を、トランジス
タがオフ時に高抵抗となるゲート絶縁層とチャネル形成領域の界面近傍に集中させること
ができ、バックチャネル部(ゲート電極層から離れているチャネル形成領域の表面の一部
)でのリーク電流を低減することができる。
【0038】
また、ソース電極層に重なる第1の高抵抗ドレイン領域と、ドレイン電極層に重なる第2
の高抵抗ドレイン領域は、ゲート電極層の幅にもよるが、ゲート電極層の一部とゲート絶
縁層を介して重なり、より効果的にドレイン電極層の端部近傍の電界強度を緩和させるこ
とができる。
【0039】
すなわち、本発明の一態様である半導体装置は、同一基板上に第1の薄膜トランジスタを
有する駆動回路と第2の薄膜トランジスタを有する画素部を有している。第2の薄膜トラ
ンジスタは、基板上にボトムゲート電極と、ボトムゲート電極上にゲート絶縁層と、ゲー
ト絶縁層上に酸化物半導体層と、酸化物半導体層の一部と接する第2のチャネル保護層と
、第2のチャネル保護層及び酸化物半導体層上にソース電極及びドレイン電極と、第2の
チャネル保護層上に画素電極層を有している。さらに、第2の薄膜トランジスタのボトム
ゲート電極、ゲート絶縁層、酸化物半導体層、ソース電極、ドレイン電極、第2のチャネ
ル保護層、及び画素電極層は透光性を有している。また、第1の薄膜トランジスタのソー
ス電極及びドレイン電極は、第2の薄膜トランジスタのソース電極及びドレイン電極と材
料が異なり、第2の薄膜トランジスタのソース電極及び前記ドレイン電極よりも低抵抗の
導電材料であることを特徴とする。
【0040】
また、本発明の一態様は、上述の半導体装置において、第1の薄膜トランジスタは、第1
の薄膜トランジスタの酸化物半導体層の一部と接する第1のチャネル保護層と、第1のチ
ャネル保護層及び酸化物半導体層上にソース電極及びドレイン電極を有することを特徴と
する半導体装置である。
【0041】
また、本発明の一態様は、上述の半導体装置において、第1の薄膜トランジスタは、第1
の薄膜トランジスタの酸化物半導体層の一部と接する第1のチャネル保護層と、第1のチ
ャネル保護層及び酸化物半導体層上にソース電極及びドレイン電極を有する。さらに、チ
ャネル形成領域上に第1のチャネル保護層を介してバックゲート電極を有することを特徴
とする半導体装置である。
【0042】
また、本発明の一態様は、上述の半導体装置において、第1のチャネル保護層と第2のチ
ャネル保護層は、同じ透光性を有する絶縁材料であることを特徴とする半導体装置である

【0043】
また、本発明の一態様は、上述の半導体装置において、第1の薄膜トランジスタのソース
電極及びドレイン電極は、Al、Cr、Cu、Ta、Ti、Mo、Wから選ばれた元素を
主成分とする膜、若しくはそれらの合金膜とを組み合わせた積層膜からなることを特徴と
する半導体装置である。
【0044】
また、本発明の一態様は、上述の半導体装置において、前記第2の薄膜トランジスタのソ
ース電極層、ドレイン電極層、及び画素電極層は、酸化インジウム、酸化インジウム酸化
スズ合金、酸化インジウム酸化亜鉛合金、または酸化亜鉛であることを特徴とする半導体
装置である。
【0045】
また、本発明の一態様は、上述の半導体装置において、さらに同一基板上に容量部を有し
、容量部は、容量配線及び該容量配線と重なる容量電極を有し、容量配線及び容量電極は
透光性を有する半導体装置である。
【発明の効果】
【0046】
安定した電気特性を有する薄膜トランジスタを作製し、提供することができる。よって、
電気特性が良好で信頼性のよい薄膜トランジスタを有する半導体装置を提供することがで
きる。
【図面の簡単な説明】
【0047】
【図1】薄膜トランジスタを説明する図。
【図2】薄膜トランジスタ作製方法を説明する図。
【図3】薄膜トランジスタ作製方法を説明する図。
【図4】薄膜トランジスタを説明する図。
【図5】薄膜トランジスタ作製方法を説明する図。
【図6】薄膜トランジスタ作製方法を説明する図。
【図7】薄膜トランジスタを説明する図。
【図8】薄膜トランジスタを説明する図。
【図9】半導体装置を説明する図。
【図10】半導体装置を説明する図。
【図11】半導体装置を説明する図。
【図12】表示装置を説明する図。
【図13】表示装置を説明する図。
【図14】半導体装置の画素等価回路を説明する図。
【図15】表示装置を説明する図。
【図16】半導体装置のブロック図を説明する図。
【図17】表示装置を説明する図。
【図18】表示装置を説明する図。
【図19】表示装置を説明する図。
【図20】表示装置を説明する図。
【図21】表示装置を説明する図。
【図22】電子書籍の一例を示す外観図。
【図23】テレビジョン装置およびデジタルフォトフレームの例を示す外観図。
【図24】遊技機の例を示す外観図。
【図25】携帯型コンピュータおよび携帯電話の一例を示す外観図。
【図26】半導体装置を説明する図。
【図27】半導体装置を説明する図。
【図28】半導体装置を説明する図。
【図29】半導体装置を説明する図。
【図30】半導体装置を説明する図。
【図31】半導体装置を説明する図。
【図32】半導体装置を説明する図。
【図33】半導体装置を説明する図。
【図34】半導体装置を説明する図。
【図35】半導体装置を説明する図。
【図36】半導体装置を説明する図。
【図37】半導体装置を説明する図。
【図38】半導体装置を説明する図。
【図39】半導体装置を説明する図。
【図40】半導体装置を説明する図。
【発明を実施するための形態】
【0048】
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定さ
れず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変
更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形
態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成にお
いて、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して
用い、その繰り返しの説明は省略する。
【0049】
(実施の形態1)
本実施の形態は、本発明の一態様である薄膜トランジスタおよびその作製方法について説
明する。
【0050】
図1(A)に、本発明の一態様である薄膜トランジスタ141及び142の断面図を示す
。薄膜トランジスタ141及び142は同一の基板100上に形成され、どちらもボトム
ゲート型の薄膜トランジスタである。薄膜トランジスタ141は駆動回路に配置され、薄
膜トランジスタ142は画素に配置されている。
【0051】
図1(C1)は駆動回路に配置されるチャネルストップ型の薄膜トランジスタ141の平
面図であり、図1(A)は図1(C1)の線C1−C2における断面図である。また、図
1(B)は、図1(C1)の線C3−C4における断面図である。
【0052】
また、図1(C2)は画素に配置されるチャネルストップ型の薄膜トランジスタ142の
平面図であり、図1(A)は図1(C2)の線D1−D2における断面図である。また、
図1(B)は、図1(C2)の線D3−D4における断面図である。
【0053】
薄膜トランジスタ141は、基板100上に設けた、第1のボトムゲート電極111と、
ゲート絶縁膜102と、第3の酸化物半導体層113cと第4の酸化物半導体領域113
dからなる酸化物半導体層113と、第1のチャネル保護層116と、ソース電極および
ドレイン電極を有する。なお、ソース電極およびドレイン電極は、可視光を透過する第1
の導電層114a上に第2の導電層115aを積層した導電層と、可視光を透過する第1
の導電層114b上に第2の導電層115bを積層した導電層を用いて形成されている。
更には、第1のチャネル保護層116に接してこれらを覆う第1の保護絶縁膜107と第
2の保護絶縁膜108と、第2の保護絶縁膜108上に設けられ、第3の酸化物半導体層
113cと重畳するバックゲート電極129が設けられている。
【0054】
なお、ソース電極およびドレイン電極の下面と接する低抵抗の第4の酸化物半導体領域1
13dは、チャネル保護層に対し自己整合的に形成されている。また、本実施の形態にて
説明する薄膜トランジスタ141は、チャネルストップ型の一態様である。
【0055】
また、液晶表示装置において、同一基板上に画素部と駆動回路を形成する場合、駆動回路
において、インバータ回路、NAND回路、NOR回路、ラッチ回路といった論理ゲート
を構成する薄膜トランジスタや、センスアンプ、定電圧発生回路、VCOといったアナロ
グ回路を構成する薄膜トランジスタは、ソース電極とドレイン電極間に正極性のみ、もし
くは負極性のみが印加される。従って、耐圧が要求される一方の第4の酸化物半導体領域
113dの幅をもう一方の第4の酸化物半導体領域113dの幅よりも広く設計してもよ
い。また、第4の酸化物半導体領域113dがボトムゲート電極と重なる幅を広くしても
よい。
【0056】
また、駆動回路に配置される薄膜トランジスタ141はシングルゲート構造の薄膜トラン
ジスタを用いて説明したが、必要に応じて、チャネル形成領域を複数有するマルチゲート
構造の薄膜トランジスタも形成することができる。
【0057】
また、酸化物半導体層113の上方に重なるバックゲート電極129を設ける。バックゲ
ート電極129をボトムゲート電極111と電気的に接続し、同電位とすることで、ボト
ムゲート電極111とバックゲート電極129の間に配置された酸化物半導体層113に
上下からゲート電圧を印加することができる。また、ボトムゲート電極111とバックゲ
ート電極129を異なる電位、例えば固定電位、GND、0Vとする場合には、TFTの
電気特性、例えばしきい値電圧などを制御することができる。なお、本明細書中では、酸
化物半導体層113の上方に重なって形成される導電層を、その電位にかかわらずバック
ゲート電極129と呼ぶ。したがって、バックゲート電極129はフローティング状態で
あってもよい。
【0058】
また、バックゲート電極129と酸化物半導体層113の間には第1の保護絶縁膜107
と、第2の保護絶縁膜108とを積層する。
【0059】
薄膜トランジスタ142は、基板100上に設けた、第2のボトムゲート電極211と、
ゲート絶縁膜102と、第3の酸化物半導体層213cと第4の酸化物半導体領域213
dからなる酸化物半導体層213と、第2のチャネル保護層216と、ソース電極および
ドレイン電極(214a、214b)を有する。更には、第2のチャネル保護層216に
接してこれらを覆う第1の保護絶縁膜107と第2の保護絶縁膜108が設けられている

【0060】
なお、ソース電極およびドレイン電極の下面と接する低抵抗の第4の酸化物半導体領域2
13dは自己整合的に形成されている。また、本実施の形態にて説明する薄膜トランジス
タ142は、チャネルストップ型の一態様である。なお、第2の保護絶縁膜108上に薄
膜トランジスタ142と重畳する画素電極128が設けられている。
【0061】
ただし、液晶表示装置は、液晶の劣化を防ぐため、交流駆動が行われている。この交流駆
動により、一定の期間毎に画素電極層に印加する信号電位の極性が正極性或いは負極性に
反転する。画素電極層に接続するTFTは、一対の電極が交互にソース電極とドレイン電
極の役割を果たす。本明細書では、便宜上、画素の薄膜トランジスタの電極のうち、一方
をソース電極と呼び、もう一方をドレイン電極と呼ぶが、実際には、交流駆動の際に一方
の電極が交互にソース電極とドレイン電極として機能する。また、リーク電流の低減を図
るため、画素に配置する薄膜トランジスタ142の第2のボトムゲート電極の幅を駆動回
路の薄膜トランジスタ141の第1のボトムゲート電極の幅よりも狭くしてもよい。また
、リーク電流の低減を図るため、画素に配置する薄膜トランジスタ142のボトムゲート
電極がソース電極またはドレイン電極と重ならないように設計してもよい。
【0062】
また、画素に配置される薄膜トランジスタ142はシングルゲート構造の薄膜トランジス
タを用いて説明したが、必要に応じて、チャネル形成領域を複数有するマルチゲート構造
の薄膜トランジスタも形成することができる。
【0063】
また、薄膜トランジスタ142には、可視光を透過する第3の酸化物半導体層213cと
、可視光を透過する導電膜を用いた第2のボトムゲート電極211及びソース電極および
ドレイン電極(214a、214b)と、可視光を透過する基板100と、可視光を透過
する第2のチャネル保護層216と、第1の保護絶縁膜107と、第2の保護絶縁膜10
8を用いている。従って、薄膜トランジスタ142は可視光を透過するいわゆる透明トラ
ンジスタである。
【0064】
図2及び図3に薄膜トランジスタ141及び142の作製工程の断面図を示す。
【0065】
基板100は、可視光を透過し絶縁表面を有する。具体的には、アルミノシリケートガラ
ス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われ
るガラス基板(「無アルカリガラス基板」とも呼ばれる)、本作製工程の処理温度に耐え
うる耐熱性を有するプラスチック基板などを用いることができる。絶縁表面を有する基板
100がマザーガラスの場合、第1世代(320mm×400mm)、第2世代(400
mm×500mm)、第3世代(550mm×650mm)、第4世代(680mm×8
80mm、または730mm×920mm)、第5世代(1000mm×1200mmま
たは1100mm×1250mm)、第6世代1500mm×1800mm)、第7世代
(1900mm×2200mm)、第8世代(2160mm×2460mm)、第9世代
(2400mm×2800mm、2450mm×3050mm)、第10世代(2950
mm×3400mm)などの大きさのものを用いることができる。
【0066】
また、下地絶縁層を基板100と第1のボトムゲート電極111の間、及び基板100と
第2のボトムゲート電極211の間に設けてもよい。下地絶縁層は、基板100から不純
物元素(例えばナトリウムなど)が薄膜トランジスタへ拡散する現象を防止する絶縁膜に
より形成すればよく、例えば窒化シリコン、酸化シリコン、窒化酸化シリコン、または酸
化窒化シリコンから選ばれた一または複数の膜により積層して形成することができる。
【0067】
絶縁表面を有する基板100上に第1のボトムゲート電極111及び第2のボトムゲート
電極211を設ける。第1のボトムゲート電極111及び第2のボトムゲート電極211
は可視光を透過する導電膜を用いて形成する。
【0068】
第1のボトムゲート電極111及び第2のボトムゲート電極211は、透光性を有する導
電性材料、例えば、酸化タングステンを含むインジウム酸化物、酸化タングステンを含む
インジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウ
ム錫酸化物、インジウム錫酸化物(以下、ITOと示す。)、インジウム亜鉛酸化物、酸
化ケイ素を添加したインジウム錫酸化物、In−Sn−Zn−O系、In−Al−Zn−
O系、Sn−Ga−Zn−O系、Al−Ga−Zn−O系、Sn−Al−Zn−O系、S
n−Zn−O系、Al−Zn−O系、In−O系、Sn−O系、Zn−Oなどの透光性を
有する導電性材料を用い、膜厚は50nm以上300nm以下の範囲内で適宜選択して形
成する。
【0069】
また、例えば、窒素ガスを含む雰囲気中でスパッタ法によりIn(インジウム)、Ga(
ガリウム)、およびZn(亜鉛)を含む酸化物半導体ターゲット(In:Ga
:ZnO=1:1:1(モル数比))を用いて得たインジウム、ガリウム、および亜鉛
を含む酸窒化物膜や、Al−Zn−O系非単結晶膜や、窒素を含ませたAl−Zn−O系
非単結晶膜、即ちAl−Zn−O−N系非単結晶膜(AZON膜とも呼ぶ)を用いてもよ
い。
【0070】
透光性を有する導電膜の成膜方法は、スパッタ法や真空蒸着法(電子ビーム蒸着法など)
や、アーク放電イオンプレーティング法や、スプレー法を用いる。また、スパッタ法を用
いる場合、SiOを2重量%以上10重量%以下含むターゲットを用いて成膜を行い、
透光性を有する導電膜に結晶化を阻害するSiOx(X>0)を含ませ、後の工程で行う
脱水化または脱水素化のための加熱処理の際に結晶化してしまうのを抑制することが好ま
しい。
【0071】
第1のボトムゲート電極111を含む配線層は、第2のボトムゲート電極211と同じく
、可視光を透過する導電性材料を用いて形成してもよいが、モリブデン、タングステンな
どの耐熱性を有する金属材料またはこれらを主成分とする合金材料を用いて、単層でまた
は積層して形成してもよい。
【0072】
第1のボトムゲート電極111を含む配線層を第2のボトムゲート電極211と同じ導電
膜を用いて形成すれば、工程数を削減できるため好ましい。また、第1のボトムゲート電
極111を含む配線層を、耐熱性を有する金属材料またはこれらを主成分とする合金材料
を用いて形成すれば、配線抵抗を低減できるため好ましい。
【0073】
例えば、第1のボトムゲート電極111を含む配線層を2層の積層構造とする場合には、
アルミニウム層上にモリブデン層が積層された2層構造、または銅層上にモリブデン層を
積層した2層構造、または銅層上に窒化チタン層若しくは窒化タンタルを積層した2層構
造、窒化チタン層とモリブデン層とを積層した2層構造とすることが好ましい。3層の積
層構造とする場合には、タングステン層または窒化タングステンと、アルミニウムとシリ
コンの合金またはアルミニウムとチタンの合金と、窒化チタンまたはチタン層と、を積層
した3層構造とすることが好ましい。
【0074】
本実施の形態では、可視光を透過する導電膜を基板100の全面に形成した後、第1のフ
ォトリソグラフィ工程を行い、該導電膜上にレジストマスクを形成し、エッチングにより
不要な部分を除去することで配線および電極(第1のボトムゲート電極111及び第2の
ボトムゲート電極211を含むゲート配線、容量配線、および端子電極など)を形成する

【0075】
次いで、第1のボトムゲート電極111及び第2のボトムゲート電極211上にゲート絶
縁膜102を形成する。本実施の形態では窒化シリコンを単層でゲート絶縁膜102を形
成する。
【0076】
ゲート絶縁膜102は、酸化シリコン、窒化シリコン、酸化窒化シリコンまたは窒化酸化
シリコンを単層でまたは積層して形成することができる。ここでは、窒化シリコン膜を単
層で用いた。
【0077】
ゲート絶縁膜102の成膜方法としては、例えば、プラズマCVD法またはスパッタリン
グ法などを用いることができる。プラズマCVD法を用いる場合は、原料ガスとして、S
iHと、酸素および窒素のいずれか一方または双方と、を用いてプラズマCVD法によ
り酸化窒化シリコン層を形成すればよい。または、酸素と窒素に代えて、一酸化二窒素な
どを用いてもよい。
【0078】
次いで、ゲート絶縁膜102上に、酸化物半導体膜を形成する。
【0079】
酸化物半導体膜は、In−Ga−Zn−O系非単結晶膜、In−Sn−Zn−O系、In
−Al−Zn−O系、Sn−Ga−Zn−O系、Al−Ga−Zn−O系、Sn−Al−
Zn−O系、In−Zn−O系、Sn−Zn−O系、Al−Zn−O系、In−O系、S
n−O系、Zn−O系の酸化物半導体膜を用いる。本実施の形態では、In−Ga−Zn
−O系酸化物半導体ターゲットを用いてスパッタ法により成膜する。また、酸化物半導体
膜は、希ガス(代表的にはアルゴン)雰囲気下、酸素雰囲気下、又は希ガス(代表的には
アルゴン)及び酸素雰囲気下においてスパッタ法により形成することができる。また、ス
パッタ法を用いる場合、SiOを2重量%以上10重量%以下含むターゲットを用いて
成膜を行い、酸化物半導体膜に結晶化を阻害するSiOx(X>0)を含ませ、後の工程
で行う脱水化または脱水素化のための加熱処理の際に結晶化してしまうのを抑制すること
が好ましい。
【0080】
次いで、酸化物半導体膜を第2のフォトリソグラフィ工程により島状の第1の酸化物半導
体層113a及び213aに加工する(図2(A)を参照)。また、島状の酸化物半導体
層を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマス
クをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減で
きる。
【0081】
なお、酸化物半導体膜をスパッタ法により形成する前に、アルゴンガスを導入してプラズ
マを発生させて逆スパッタを行い、ゲート絶縁膜102の表面に付着しているゴミなどを
除去することが好ましい。
【0082】
逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にRF電
源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。な
お、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。
【0083】
次いで、第1の酸化物半導体層113a及び213aに対して、脱水化または脱水素化を
行う。脱水化または脱水素化を行う第1の加熱処理の温度は、350℃以上基板の歪み点
未満、好ましくは400℃以上とする。ここでは、加熱処理装置の一つである電気炉に基
板を導入し、酸化物半導体層に対して窒素雰囲気下において加熱処理を行った後、酸化物
半導体層を大気に触れさせることなく冷却することで、酸化物半導体層への水や水素の再
混入を防ぐ。このようにして、第2の酸化物半導体層113b及び213bを得る(図2
(B)を参照)。
【0084】
本実施の形態では、酸化物半導体層の脱水化または脱水素化を行う加熱温度Tから、再び
水が入らないような十分な温度まで同じ炉を用い、具体的には加熱温度Tよりも100℃
以上下がるまで窒素雰囲気下で徐冷する。また、窒素雰囲気に限定されず、ヘリウム、ネ
オン、アルゴン等の不活性ガス雰囲気下或いは減圧下において脱水化または脱水素化を行
う。
【0085】
なお、第1の加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガス
に、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、
またはヘリウム、ネオン、アルゴン等の希ガスの純度を、6N(99.9999%)以上
、好ましくは7N(99.99999%)以上、(即ち不純物濃度を1ppm以下、好ま
しくは0.1ppm以下)とすることが好ましい。
【0086】
また、第1の加熱処理の条件、または酸化物半導体層の材料によっては、結晶化し、微結
晶膜または多結晶膜となる場合もある。
【0087】
また、酸化物半導体層の第1の加熱処理は、島状の酸化物半導体層に加工する前の酸化物
半導体膜に行うこともできる。その場合には、第1の加熱処理後に、加熱装置から基板を
取り出し、第2のフォトリソグラフィ工程を行う。
【0088】
また、酸化物半導体膜の成膜前に、不活性ガス雰囲気(窒素、またはヘリウム、ネオン、
アルゴン等)下、酸素雰囲気、或いは減圧下において加熱処理(400℃以上基板の歪み
点未満)を行い、ゲート絶縁層内に含まれる水素及び水などの不純物を除去してもよい。
【0089】
次いで、第2の酸化物半導体層113b及び213bと接して、チャネル保護層となる絶
縁膜を形成する。第2の酸化物半導体層113b及び213bに接して形成するチャネル
保護層となる絶縁膜は、酸化物絶縁膜からなり、少なくとも1nm以上の膜厚とすること
ができる。さらに、当該酸化物絶縁膜は、スパッタリング法など、酸化物絶縁膜に水、水
素等の不純物を混入させない方法を適宜用いて形成することができる。
【0090】
本実施の形態では、酸化物絶縁膜として膜厚300nmの酸化珪素膜をスパッタリング法
を用いて成膜する。成膜時の基板温度は、室温以上300℃以下とすればよく、本実施の
形態では100℃とする。酸化珪素膜のスパッタリング法による成膜は、希ガス(代表的
にはアルゴン)雰囲気下、酸素雰囲気下、または希ガス(代表的にはアルゴン)及び酸素
雰囲気下において行うことができる。また、ターゲットとして酸化珪素ターゲットまたは
珪素ターゲットを用いることができる。例えば、珪素ターゲットを用いて、酸素、及び窒
素雰囲気下でスパッタリング法により酸化珪素を形成することができる。低抵抗化した酸
化物半導体層に接して形成するチャネル保護層は、水分や、水素イオンや、OHなどの
不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、代表
的には酸化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、または酸化窒化アルミニウム
膜などを用いる。
【0091】
次いで、第3のフォトリソグラフィ工程を行い、チャネル保護層となる絶縁膜上にレジス
トマスクを形成し、エッチングにより不要な部分を除去して第1のチャネル保護層116
及び第2のチャネル保護層216を形成する。
【0092】
次いで、不活性ガス雰囲気下で第2の加熱処理(好ましくは200℃以上400℃以下、
例えば250℃以上350℃以下)を行う(図2(C)参照。)。例えば、窒素雰囲気下
で250℃、1時間の第2の加熱処理を行う。第2の加熱処理を行うと、第2の酸化物半
導体層113bの一部が第1のチャネル保護層116に接した状態で加熱され、第2の酸
化物半導体層213bの一部が第2のチャネル保護層216に接した状態で加熱される。
また、第2の酸化物半導体層113bの第1のチャネル保護層116が接していない領域
と、第2の酸化物半導体層213bの第1のチャネル保護層216が接していない領域は
、不活性ガス雰囲気に曝された状態で加熱される。
【0093】
以上の工程を経ることによって、成膜後の酸化物半導体膜に対して脱水化または脱水素化
のための加熱処理を行って低抵抗化した後、酸化物半導体膜の一部と接するチャネル保護
層を、酸化物絶縁膜を用いて形成し、チャネル保護層と重なる領域を選択的に酸素過剰な
状態とする。その結果、チャネル保護層と重なるチャネル形成領域は、I型となる。本明
細書では、このI型の酸化物半導体を第3の酸化物半導体と呼ぶ。従って、第1のチャネ
ル保護層116に接した状態で第2の加熱処理された第2の酸化物半導体層113bは第
3の酸化物半導体層113cとなり、第2のチャネル保護層216に接した状態で第2の
加熱処理された第2の酸化物半導体層213bは第3の酸化物半導体層213cとなる。
【0094】
一方、第2の酸化物半導体層113bの第1のチャネル保護層116が接していない領域
と、第2の酸化物半導体層213bの第1のチャネル保護層216が接していない領域に
は、自己整合的に高抵抗ドレイン領域が形成される。本明細書では、この高抵抗ドレイン
領域を第4の酸化物半導体領域と呼ぶ。従って、第1のチャネル保護層116に接してい
ない第2の酸化物半導体層113bは第4の酸化物半導体領域113dになり、第2のチ
ャネル保護層216に接していない第2の酸化物半導体層213bは第4の酸化物半導体
領域213dになる。
【0095】
次いで、ゲート絶縁膜102、第4の酸化物半導体領域113d及び213d上に可視光
を透過する導電膜を形成する。
【0096】
透光性を有する導電膜の成膜方法は、スパッタ法や真空蒸着法(電子ビーム蒸着法など)
や、アーク放電イオンプレーティング法や、スプレー法を用いる。導電膜の材料としては
、可視光に対して透光性を有する導電材料、例えばIn−Sn−Zn−O系、In−Al
−Zn−O系、Sn−Ga−Zn−O系、Al−Ga−Zn−O系、Sn−Al−Zn−
O系、In−Zn−O系、Sn−Zn−O系、Al−Zn−O系、In−O系、Sn−O
系、Zn−O系の金属酸化物を適用することができ、膜厚は50nm以上300nm以下
の範囲内で適宜選択する。また、スパッタ法を用いる場合、SiOを2重量%以上10
重量%以下含むターゲットを用いて成膜を行い、透光性を有する導電膜に結晶化を阻害す
るSiOx(X>0)を含ませ、後の工程で行う加熱処理の際に結晶化してしまうのを抑
制することが好ましい。
【0097】
次に、可視光を透過する導電膜上に金属導電膜を形成する。金属導電膜としては、Al、
Cr、Cu、Ta、Ti、Mo、Wから選ばれた元素、または上述した元素を成分とする
合金か、上述した元素を組み合わせた合金等がある。また、チタン層上にアルミニウム層
と、該アルミニウム層上にチタン層が積層された三層の積層構造、またはモリブデン層上
にアルミニウム層と、該アルミニウム層上にモリブデン層を積層した三層の積層構造とす
ることが好ましい。勿論、金属導電膜として単層、または2層構造、または4層以上の積
層構造としてもよい。
【0098】
次に、第4のフォトリソグラフィ工程によりレジストマスク134を形成し、選択的にエ
ッチングを行って可視光を透過する導電膜と、金属導電膜の不要な部分をエッチングして
除去し、可視光を透過する導電膜と金属導電膜を積層した電極層を形成する(図3(A)
参照)。
【0099】
なお、このエッチングにおいて、第1のチャネル保護層116及び第2のチャネル保護層
216は第3の酸化物半導体層113c及び213cのエッチングストッパーとして機能
するため、第3の酸化物半導体層113c及び213cはエッチングされない。
【0100】
第3の酸化物半導体層113cのチャネル形成領域上に第1のチャネル保護層116を設
け、第3の酸化物半導体層213cのチャネル形成領域上に第2のチャネル保護層216
を設ける構造であるため、第3の酸化物半導体層113c及び213cのチャネル形成領
域を工程時におけるダメージ(エッチング時のプラズマやエッチング剤による膜減りや、
酸化など)から保護できる。従って、薄膜トランジスタ141及び142の信頼性を向上
させることができる。
【0101】
また、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジ
ェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【0102】
次いで、レジストマスク134を除去した後、第5のフォトリソグラフィ工程を行い、ソ
ース電極及びドレイン電極(115a及び115b)を含む配線層と、薄膜トランジスタ
141を覆うレジストマスク135を形成する。次に、レジストマスク135を用い、エ
ッチングにより不要な導電層(215a、215b)を除去して、透光性を有するソース
電極及びドレイン電極(214a及び214b)を形成する。この段階で薄膜トランジス
タ141及び142が形成される(図3(B)を参照)。
【0103】
なお、ドレイン電極層、またはソース電極層と重畳した酸化物半導体層に、高抵抗ドレイ
ン領域である第4の酸化物半導体領域が形成されることにより、駆動回路を形成した際の
信頼性の向上を図ることができる。具体的には、ドレイン電極層から第4の酸化物半導体
領域、チャネル形成領域にかけて、導電性を段階的に変化させうるような構造とすること
ができる。そのため、ドレイン電極層に高電源電位VDDを供給する配線に接続して動作
させる場合、ゲート電極層とドレイン電極層との間に高電界が印加されても高抵抗ドレイ
ン領域である第4の酸化物半導体領域がバッファとなり局所的な高電界が印加されず、ト
ランジスタの耐圧を向上させた構成とすることができる。また、ドレイン電極層と重畳し
た酸化物半導体層において、高抵抗ドレイン領域である第4の酸化物半導体領域が形成さ
れることにより、駆動回路を形成した際のチャネル形成領域でのリーク電流の低減を図る
ことができる。
【0104】
具体的には、薄膜トランジスタ141においては、配線抵抗が低い金属導電膜で形成した
ドレイン電極である導電層115bが、透光性を有する導電層114bと、高抵抗ドレイ
ン領域である第4の酸化物半導体領域113dを経て、チャネル形成領域である第3の酸
化物半導体層113cに電気的に接続されている。従って、透光性を有する導電層114
bは低抵抗ドレイン領域(LRN領域とも呼ぶ)ということができる。また、薄膜トラン
ジスタ142においては、透光性を有する導電膜と、高抵抗ドレイン領域である第4の酸
化物半導体領域213dを経て、チャネル形成領域である第3の酸化物半導体層213c
に接続されている。
【0105】
次いで、レジストマスク135を除去し、第1のチャネル保護層116及び第2のチャネ
ル保護層216上に第1の保護絶縁膜107を形成する。第1の保護絶縁膜107は、膜
中の水分、水素イオン、およびOHなどが低減されており、これらの外部からの侵入を
ブロックする。絶縁性無機材料を用いて形成する。具体的には、酸化シリコン、酸化窒化
シリコンまたは窒化酸化シリコン、窒化シリコン、酸化アルミニウム、窒化アルミニウム
等を単層でまたは積層して形成することができる。
【0106】
ここでは、まず窒化シリコン膜を用いて、ゲート絶縁膜102に接する第1の保護絶縁膜
107aを形成する。窒化シリコン膜を用いて、ゲート絶縁膜102と第1の保護絶縁膜
107aを形成することで、薄膜トランジスタ141及び142の周囲を囲んで、同じ無
機絶縁膜同士が接する構造にでき、薄膜トランジスタの封止状態をより良好な状態にでき
る。窒化シリコン上に組成の異なる保護絶縁膜、例えば酸化窒化シリコンを積層して第1
の保護絶縁膜107としてもよい。
【0107】
第1の保護絶縁膜107の他の構成としては、例えば、スパッタ法を用いて厚さ300n
mの酸化シリコン膜を形成し、さらに窒化シリコンを積層してもよい。形成時の基板温度
は、室温以上300℃以下とすればよく、本実施の形態では100℃とする。酸化シリコ
ン膜のスパッタ法による形成は、希ガス(代表的にはアルゴン)雰囲気下、酸素雰囲気下
、または希ガス(代表的にはアルゴン)と酸素の混合ガス雰囲気下において行うことがで
きる。また、ターゲットとして酸化シリコンターゲットを用いてもシリコンターゲットを
用いてもよい。例えばシリコンターゲットを用いて、酸素を含む雰囲気下でスパッタ法に
より酸化シリコンを形成することができる。
【0108】
次に、薄膜トランジスタ141及び142を覆う第2の保護絶縁膜108を第1の保護絶
縁膜107上に形成する。
【0109】
第2の保護絶縁膜108は、第1の保護絶縁膜107を介して、第1のチャネル保護層1
16及び第2のチャネル保護層216と、ソース電極及びドレイン電極(115a、11
5b、214a、214b)を覆う。
【0110】
第2の保護絶縁膜108は、例えば、0.5μm〜3μmの厚さを有する感光性または非
感光性の有機材料を用いることができる。第2の保護絶縁膜108に用いることができる
感光性または非感光性の有機材料としては、ポリイミド、アクリル、ポリアミド、ポリイ
ミドアミド、レジスト若しくはベンゾシクロブテン、またはこれらを積層して形成したも
のなどを挙げることができる。また上記有機材料の他に、低誘電率材料(low−k材料
)、シロキサン系樹脂、PSG(リンガラス)、BPSG(リンボロンガラス)等を用い
ることができる。また、これらの材料で形成される絶縁膜を複数積層させることで、第2
の保護絶縁膜108を形成してもよい。
【0111】
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたSi−O−S
i結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基(例えばアルキ
ル基やアリール基)やフルオロ基を用いても良い。また、有機基はフルオロ基を有してい
ても良い。
【0112】
第2の保護絶縁膜108の形成法は、特に限定されず、その材料に応じて、スパッタ法、
SOG法、スピンコート、ディップ、スプレー塗布、液滴吐出法(インクジェット法、ス
クリーン印刷、オフセット印刷等)、ドクターナイフ、ロールコーター、カーテンコータ
ー、ナイフコーター等を用いることができる。
【0113】
本実施の形態では、第2の保護絶縁膜108として、感光性のポリイミドを塗布法により
形成する。ポリイミドを全面に塗布した後に、露光、現像および焼成を行って、表面が平
坦な1.5μmの厚さのポリイミドからなる第2の保護絶縁膜108を形成する。
【0114】
第2の保護絶縁膜108を設けることで、薄膜トランジスタ141及び142の構造によ
り生じる凹凸を緩和し、上面を平坦にすることができる。なお、樹脂層に限定されず、上
面が平坦となる方法(スピンコーティング法またはリフロー法など)により形成すること
ができるものであればよい。
【0115】
次いで、第1の保護絶縁膜107をエッチングにより開口し、薄膜トランジスタ142の
ドレイン電極214bに達するコンタクトホール125を形成する。
【0116】
また、薄膜トランジスタ141において、バックゲート電極129を第1のボトムゲート
電極111と接続する場合は、バックゲート電極129となる導電膜を形成する前に、第
2の保護絶縁膜108、第1の保護絶縁膜107及びゲート絶縁膜102の図示されてい
ない所定の箇所に開口部を設けておく。
【0117】
次いで、第2の保護絶縁膜108上に可視光を透過する導電膜を形成する。可視光を透過
する導電膜としては、第1のボトムゲート電極111及び第2のボトムゲート電極211
と同様の導電膜を適用することができる。また、バックゲート電極129と画素電極12
8を同じ材料とすることで工程を簡略にできる。
【0118】
次いで、第6のフォトリソグラフィ工程を行い、該導電膜上にレジストマスクを形成し、
エッチングにより不要な部分を除去してバックゲート電極129と画素電極128を含む
配線層を形成する。バックゲート電極129及び画素電極128を含む配線層を選択的に
エッチングして所望の上面形状にする際に、第2の保護絶縁膜108はエッチングストッ
パーとして機能する。
【0119】
なお、バックゲート電極129は、ソース電極及びドレイン電極間の第3の酸化物半導体
層113cが第1のチャネル保護層116と重なる領域を覆って配置されていれば良く、
バックゲート電極129の幅を短くすれば寄生容量を低減できる。
【0120】
また、画素電極128は薄膜トランジスタ142のドレイン電極214bとコンタクトホ
ール125を介して接続する(図3(C)を参照)。
【0121】
また、窒素雰囲気下または大気雰囲気下(大気中)において薄膜トランジスタ141及び
142に加熱処理を行ってもよい。加熱処理は、好ましくは温度350℃以下であって、
第1の保護絶縁膜107となる絶縁膜を形成した後であればいつでもよい。例えば、窒素
雰囲気下で350℃、1時間の加熱処理を行う。該加熱処理を行うと薄膜トランジスタ1
41及び142の電気的特性のばらつきを軽減することができる。
【0122】
以上の工程を経ることによって図1(A)に示す薄膜トランジスタ141及び142を形
成することができる。
【0123】
なお、図2(A)及び図2(B)において、チャネル保護層となる絶縁膜を形成する前に
、露出している第2の酸化物半導体層113b及び213bに対して酸素ラジカル処理を
行ってもよい。酸素ラジカル処理を行うことによって、酸化物半導体層の露出面近傍を改
質し、酸素過剰領域とすることができる。酸素ラジカルは、酸素を含むガスを用いてプラ
ズマ発生装置により供給されてもよいし、またはオゾン発生装置により供給されてもよい
。供給された酸素ラジカルまたは酸素を薄膜に照射することによって第2の酸化物半導体
層113b及び213bの表面(バックチャネル部の表面)を改質することができる。ま
た、酸素ラジカル処理に限定されず、アルゴンと酸素のラジカル処理を行ってもよい。ア
ルゴンと酸素のラジカル処理とは、アルゴンガスと酸素ガスを導入してプラズマを発生さ
せて薄膜表面の改質を行うことである。
【0124】
また、窒化シリコン膜上に酸化シリコン膜を形成した2層からなる積層膜をゲート絶縁膜
102に用いた薄膜トランジスタ210及び薄膜トランジスタ220の構成を図7に示す
。酸化物半導体層に接するゲート絶縁膜102bが酸化シリコン膜である場合、チャネル
保護層を酸化シリコン膜から形成する際、ゲート絶縁膜102bがエッチングされ、ゲー
ト絶縁膜102bの島状の酸化物半導体層に重なる領域の膜厚より、ゲート絶縁膜102
bの島状の酸化物半導体層に重ならない領域の膜厚は薄くなる。
【0125】
薄膜トランジスタ210及び220はゲート絶縁膜102と第1の保護絶縁膜107が互
いに接し、またゲート絶縁膜102と第1の保護絶縁膜107を同じ無機絶縁膜材料を用
いて形成することができる。薄膜トランジスタ210及び220の周囲を囲んで、同じ無
機絶縁膜同士が接する構造とすることで、薄膜トランジスタの封止状態がより良好な状態
にできる。同種の無機絶縁膜同士を接する構造とする場合、上述の無機絶縁膜を用いるこ
とができるが、特に窒化シリコン膜は不純物のバリア性に優れているため好ましい。
【0126】
また、画素電極128を形成するためのレジストマスクをインクジェット法で形成しても
よい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、
製造コストを低減できる。
【0127】
以上の工程により、7枚のフォトマスクを用いて、同一基板上に薄膜トランジスタ141
及び薄膜トランジスタ142、もしくは薄膜トランジスタ210及び薄膜トランジスタ2
20を作り分けて形成できる。
【0128】
バックゲート電極129を第3の酸化物半導体層113cのチャネル形成領域と重なる位
置に設けることによって、薄膜トランジスタの信頼性を調べるためのバイアス−熱ストレ
ス試験(以下、BT試験という)において、BT試験前後における薄膜トランジスタ14
1のしきい値電圧の変化量を低減することができる。また、バックゲート電極129の電
位は、ボトムゲート電極111と同じでもよいし、異なっていても良い。また、バックゲ
ート電極129の電位がGND、0V、或いはフローティング状態であってもよい。
【0129】
本実施の形態の薄膜トランジスタが有するチャネル形成領域の半導体層は高抵抗化領域で
あるので、薄膜トランジスタの電気的特性は安定化し、オフ電流の増加などを防止するこ
とができる。よって、電気的特性が良好で信頼性のよい薄膜トランジスタを有する半導体
装置とすることが可能となる。
【0130】
また、薄膜トランジスタ141及び142、並びに薄膜トランジスタ210及び220に
おいて、ソース電極及びドレイン電極が接するソース領域及びドレイン領域に第4の酸化
物半導体領域が形成されているため、コンタクト抵抗が抑制され、高いオン電流が得られ
る。
【0131】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる

【0132】
(実施の形態2)
本実施の形態は、本発明の一態様であって実施の形態1とは異なる薄膜トランジスタおよ
びその作製方法について説明する。
【0133】
図4(A)に、本発明の一態様である薄膜トランジスタ143及び144の断面図を示す
。薄膜トランジスタ143及び144は同一の基板100上に形成され、どちらもボトム
ゲート型の薄膜トランジスタである。薄膜トランジスタ143は駆動回路に配置され、薄
膜トランジスタ144は画素に配置されている。
【0134】
図4(C1)は駆動回路に配置されるチャネルストップ型の薄膜トランジスタ143の平
面図であり、図4(A)は図4(C1)の線C1−C2における断面図である。また、図
4(B)は、図4(C1)の線C3−C4における断面図である。
【0135】
また、図4(C2)は画素に配置されるチャネルストップ型の薄膜トランジスタ144の
平面図であり、図4(A)は図4(C2)の線D1−D2における断面図である。また、
図4(B)は、図4(C2)の線D3−D4における断面図である。
【0136】
薄膜トランジスタ143は、基板100上に設けた、第1のボトムゲート電極111と、
ゲート絶縁膜102と、第3の酸化物半導体層113cと、第1のチャネル保護層116
と、ソース電極およびドレイン電極を有する。なお、ソース電極およびドレイン電極は、
第1の導電層114a上に第2の導電層115aを積層した導電層と、第1の導電層11
4b上に第2の導電層115bを積層した導電層を用いて形成されている。更には、第1
のチャネル保護層116に接してこれらを覆う第1の保護絶縁膜107と第2の保護絶縁
膜108と、第2の保護絶縁膜108上に設けられ、第3の酸化物半導体層113cと重
畳するバックゲート電極129が設けられている。また、本実施の形態にて説明する薄膜
トランジスタ143は、チャネルストップ型の一態様である。
【0137】
また、液晶表示装置において、同一基板上に画素部と駆動回路を形成する場合、駆動回路
において、インバータ回路、NAND回路、NOR回路、ラッチ回路といった論理ゲート
を構成する薄膜トランジスタや、センスアンプ、定電圧発生回路、VCOといったアナロ
グ回路を構成する薄膜トランジスタは、ソース電極とドレイン電極間に正極性のみ、もし
くは負極性のみが印加される。従って、第3の酸化物半導体層113cの耐圧が要求され
るソース電極とドレイン電極のいずれか一方の幅をもう一方の幅よりも広く設計してもよ
い。また、第3の酸化物半導体層113cがボトムゲート電極と重なる幅を広くしてもよ
い。
【0138】
また、駆動回路に配置される薄膜トランジスタ143はシングルゲート構造の薄膜トラン
ジスタを用いて説明したが、必要に応じて、チャネル形成領域を複数有するマルチゲート
構造の薄膜トランジスタも形成することができる。
【0139】
また、第3の酸化物半導体層113cの上方に重なるバックゲート電極129を設ける。
バックゲート電極129をボトムゲート電極111と電気的に接続し、同電位とすること
で、ボトムゲート電極111とバックゲート電極129の間に配置された第3の酸化物半
導体層113cに上下からゲート電圧を印加することができる。また、ボトムゲート電極
111とバックゲート電極129を異なる電位、例えば固定電位、GND、0Vとする場
合には、TFTの電気特性、例えばしきい値電圧などを制御することができる。なお、本
明細書中では、第3の酸化物半導体層113cの上方に重なって形成される導電層を、そ
の電位にかかわらずバックゲート電極129と呼ぶ。したがって、バックゲート電極12
9はフローティング状態であってもよい。
【0140】
また、バックゲート電極129と第3の酸化物半導体層113cの間には第1の保護絶縁
膜107と、第2の保護絶縁膜108とを積層する。
【0141】
薄膜トランジスタ144は、基板100上に設けた、第2のボトムゲート電極211と、
ゲート絶縁膜102と、第3の酸化物半導体層213cと、第2のチャネル保護層216
と、ソース電極およびドレイン電極(214a、214b)を有する。更には、第2のチ
ャネル保護層216に接してこれらを覆う第1の保護絶縁膜107と第2の保護絶縁膜1
08が設けられている。従って、本実施の形態にて説明する薄膜トランジスタ144は、
チャネルストップ型の一態様である。なお、第2の保護絶縁膜108上に薄膜トランジス
タ144と重畳する画素電極128が設けられている。
【0142】
ただし、液晶表示装置は、液晶の劣化を防ぐため、交流駆動が行われている。この交流駆
動により、一定の期間毎に画素電極層に印加する信号電位の極性が正極性或いは負極性に
反転する。画素電極層に接続するTFTは、一対の電極が交互にソース電極とドレイン電
極の役割を果たす。本明細書では、便宜上、画素の薄膜トランジスタの一方をソース電極
と呼び、もう一方をドレイン電極と呼ぶが、実際には、交流駆動の際に一方の電極が交互
にソース電極とドレイン電極として機能する。また、リーク電流の低減を図るため、画素
に配置する薄膜トランジスタ144の第2のボトムゲート電極の幅を駆動回路の薄膜トラ
ンジスタ143の第1のボトムゲート電極の幅よりも狭くしてもよい。また、リーク電流
の低減を図るため、画素に配置する薄膜トランジスタ144のボトムゲート電極がソース
電極またはドレイン電極と重ならないように設計してもよい。
【0143】
また、画素に配置される薄膜トランジスタ144はシングルゲート構造の薄膜トランジス
タを用いて説明したが、必要に応じて、チャネル形成領域を複数有するマルチゲート構造
の薄膜トランジスタも形成することができる。
【0144】
また、薄膜トランジスタ144は、可視光を透過する第3の酸化物半導体層213cと、
可視光を透過する導電膜を用いた第2のボトムゲート電極211及びソース電極およびド
レイン電極(214a、214b)と、可視光を透過する基板100と、可視光を透過す
る第2のチャネル保護層216と、第1の保護絶縁膜107と、第2の保護絶縁膜108
を用いている。従って、薄膜トランジスタ144は可視光を透過するいわゆる透明トラン
ジスタである。
【0145】
チャネル形成領域を含む酸化物半導体層の材料としては、半導体特性を有する酸化物材料
を用いればよい。具体的には実施の形態1で例示した酸化物半導体材料を用いることがで
きる。
【0146】
なお、本実施の形態の薄膜トランジスタは、第3の酸化物半導体層(113c、213c
)をチャネル形成領域に有する。
【0147】
図5及び図6に薄膜トランジスタ143及び144の作製工程の断面図を示す。なお、絶
縁表面を有する基板100上に第1のボトムゲート電極111及び第2のボトムゲート電
極211を形成し、第1のボトムゲート電極111及び第2のボトムゲート電極211を
覆うゲート絶縁膜102を形成し、ゲート絶縁膜102を覆う酸化物半導体膜を形成する
工程までは実施の形態1と同一であるため、ここでは詳細な説明は省略し、図2(A)と
同じ箇所には同一の符号を用いて説明する。
【0148】
ゲート絶縁膜102上に、第1の酸化物半導体膜を実施の形態1と同様に形成する。
【0149】
次いで、第2のフォトリソグラフィ工程を行い、第1の酸化物半導体膜上にレジストマス
クを形成し、第1の酸化物半導体膜をエッチングして、島状の酸化物半導体層113a及
び213aを形成する。なお、ここでのエッチングは、ウェットエッチングに限定されず
ドライエッチングを用いてもよい(図5(A)を参照)。
【0150】
次いで、実施の形態1と同様に第1の酸化物半導体層113a及び213aの第1の加熱
処理を行う。第1の酸化物半導体層113a及び213aは、不活性ガス雰囲気下或いは
減圧下における加熱処理および徐冷によって、低抵抗化され、それぞれ低抵抗化された第
2の酸化物半導体層113b及び213bとすることができる(図5(B)を参照)。
【0151】
次いで、実施の形態1と同様に第2の酸化物半導体層113b及び213bに接して、チ
ャネル保護層となる絶縁膜を形成する。
【0152】
本実施の形態では、チャネル保護層となる絶縁膜としてスパッタ法を用いて厚さ300n
mの酸化シリコン膜を形成する。
【0153】
次いで、第3のフォトリソグラフィ工程を行い、チャネル保護層となる絶縁膜上にレジス
トマスクを形成し、エッチングにより不要な部分を除去して第1のチャネル保護層116
及び第2のチャネル保護層216を形成する。
【0154】
本実施の形態では、酸素ガス、NOガス雰囲気下、又は、超乾燥エア(露点が−40℃
以下、好ましくは−60℃以下)200℃以上400℃以下、好ましくは200℃以上3
00℃以下の条件で、第2の加熱処理を施す。例えば、酸素雰囲気下で250℃、1時間
の第2の加熱処理を行う。
【0155】
第2の酸化物半導体層113b及び213bは全体に高抵抗化する(図5(C)を参照)

【0156】
次いで、実施の形態1と同様にゲート絶縁膜102、第3の酸化物半導体層113c及び
213c上に可視光を透過する導電膜を形成し、その上に金属導電膜を積層して形成する

【0157】
次いで、第4のフォトリソグラフィ工程を行い、該導電膜上にレジストマスク134を形
成し、エッチングにより該導電膜及び可視光を透過する導電膜の不要な部分を除去して、
ソース電極及びドレイン電極を含む導電層(114a、114b、115a、115b、
214a、214b、215a、215b)を形成する(図6(A)を参照)。
【0158】
このエッチングにおいて、第1のチャネル保護層116及び第2のチャネル保護層216
は第3の酸化物半導体層113c及び213cのエッチングストッパーとして機能するた
め、第3の酸化物半導体層113c及び213cはエッチングされない。
【0159】
第3の酸化物半導体層113c及び213cのチャネル形成領域上に接して第1のチャネ
ル保護層116及び第2のチャネル保護層216を設ける構造であるため、第3の酸化物
半導体層113c及び213cのチャネル形成領域を工程時におけるダメージ(エッチン
グ時のプラズマやエッチング剤による膜減りや、酸化など)から保護できる。従って、薄
膜トランジスタ143及び144の信頼性を向上させることができる。
【0160】
レジストマスク134を除去した後、第5のフォトリソグラフィ工程を行い、ソース電極
及びドレイン電極(115a及び115b)を含む配線層と、薄膜トランジスタ143を
覆うレジストマスク135を形成する。次に、レジストマスク135を用い、エッチング
により不要な導電層(215a、215b)を除去して、透光性を有するソース電極及び
ドレイン電極(214a及び214b)を形成する。
【0161】
次いで、レジストマスク135を除去して、この段階で薄膜トランジスタ143及び14
4が形成される(図6(B)を参照)。
【0162】
次に、第1のチャネル保護層116及び第2のチャネル保護層216上に実施の形態1と
同様に第1の保護絶縁膜107を形成する。絶縁性無機材料を用いて単層でまたは積層し
て形成する。
【0163】
本実施の形態では、第1の保護絶縁膜107としてスパッタ法を用いて厚さ300nmの
酸化シリコン膜を形成し、さらに窒化シリコンを積層する。
【0164】
次に、実施の形態1と同様に薄膜トランジスタ143及び144を覆う第2の保護絶縁膜
108を第1の保護絶縁膜107上に形成する。
【0165】
第2の保護絶縁膜108は、第1の保護絶縁膜107を介して、第1のチャネル保護層1
16及び第2のチャネル保護層216と、ソース電極及びドレイン電極(115a、11
5b、214a、214b)を覆う。
【0166】
次いで、第1の保護絶縁膜107をエッチングにより開口し、薄膜トランジスタ144の
ドレイン電極214bに達するコンタクトホール125を形成する。
【0167】
また、薄膜トランジスタ143において、バックゲート電極129を第1のボトムゲート
電極111と接続する場合は、バックゲート電極129となる導電膜を形成する前に、第
2の保護絶縁膜108、第1の保護絶縁膜107及びゲート絶縁膜102の図示されてい
ない所定の箇所に開口部を設けておく。
【0168】
次いで、実施の形態1と同様に、第2の保護絶縁膜108上に可視光を透過する導電膜を
形成し、エッチングにより不要な部分を除去してバックゲート電極129と画素電極12
8を含む配線層を形成する。
【0169】
なお、バックゲート電極129は、ソース電極及びドレイン電極間の第3の酸化物半導体
層113cの第1のチャネル保護層116と重なる領域を覆って配置すれば良く、バック
ゲート電極129の幅を短くすれば寄生容量を低減できる。
【0170】
また、画素電極128は薄膜トランジスタ144のドレイン電極214bとコンタクトホ
ール125を介して接続する(図6(C)を参照)。
【0171】
また、窒素雰囲気下または大気雰囲気下(大気中)において薄膜トランジスタ143及び
144に加熱処理を行ってもよい。加熱処理は、好ましくは温度350℃以下であって、
第1の保護絶縁膜107となる絶縁膜を形成した後であればいつでもよい。例えば、窒素
雰囲気下で350℃、1時間の加熱処理を行う。該加熱処理を行うと薄膜トランジスタ1
43及び144の電気的特性のばらつきを軽減することができる。
【0172】
以上の工程を経ることによって図4(A)に示す薄膜トランジスタ143及び144を形
成することができる。
【0173】
なお、図5(A)及び図5(B)において、チャネル保護層となる絶縁膜を形成する前に
、実施の形態1と同様に露出している第2の酸化物半導体層113b及び213bに対し
て酸素ラジカル処理を行ってもよい。
【0174】
また、窒化シリコン膜と酸化シリコン膜を積層したゲート絶縁膜102を用いた薄膜トラ
ンジスタ145及び146の構成を図8に示す。酸化シリコン膜からチャネル保護層11
6及び216を形成する際、ゲート絶縁膜102の酸化シリコン膜がエッチングされるた
め、島状の酸化物半導体層に重なる酸化シリコン膜の膜厚に比べ、他の領域の膜厚は薄く
なる。
【0175】
また、画素電極128を形成するためのレジストマスクをインクジェット法で形成しても
よい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、
製造コストを低減できる。
【0176】
以上の工程により、7枚のフォトマスクを用いて、同一基板上に薄膜トランジスタ143
及び薄膜トランジスタ144、もしくは薄膜トランジスタ145及び薄膜トランジスタ1
46を作り分けて形成できる。
【0177】
バックゲート電極129を第3の酸化物半導体層113cのチャネル形成領域と重なる位
置に設けることによって、薄膜トランジスタの信頼性を調べるためのバイアス−熱ストレ
ス試験(以下、BT試験という)において、BT試験前後における薄膜トランジスタ14
3のしきい値電圧の変化量を低減することができる。また、バックゲート電極129の電
位は、ボトムゲート電極111と同じでもよいし、異なっていても良い。また、バックゲ
ート電極129の電位がGND、0V、或いはフローティング状態であってもよい。
【0178】
本実施の形態の薄膜トランジスタが有するチャネル形成領域の半導体層は高抵抗化領域で
あるので、薄膜トランジスタの電気的特性は安定化し、オフ電流の増加などを防止するこ
とができる。よって、電気的特性が良好で信頼性のよい薄膜トランジスタを有する半導体
装置とすることが可能となる。
【0179】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる

【0180】
(実施の形態3)
本実施の形態では、実施の形態1に示したアクティブマトリクス基板を用いて、アクティ
ブマトリクス型の液晶表示装置を作製する一例を示す。
【0181】
アクティブマトリクス基板の断面構造の一例を図9(A)に示す。
【0182】
実施の形態1では、同一基板上に駆動回路の薄膜トランジスタと画素部の薄膜トランジス
タを図示したが、本実施の形態では、それら薄膜トランジスタに加え、保持容量、ゲート
配線(ゲート配線層ともいう)、ソース配線(ソース配線層ともいう)の端子部も図示し
て説明する。容量、ゲート配線、ソース配線の端子部は、実施の形態1に示す作製工程と
同じ工程で形成することができ、フォトマスク枚数の増加や、工程数の増加することなく
作製することができる。また、画素部の表示領域となる部分においては、ゲート配線、ソ
ース配線、及び容量配線層は全て透光性を有する導電膜で形成されており、高い開口率を
実現している。また、表示領域でない部分のソース配線層は、配線抵抗を低抵抗とするた
め金属配線を用いることができる。
【0183】
図9(A)において、薄膜トランジスタ210は、駆動回路に設けられるチャネルストッ
プ型の薄膜トランジスタであり、画素電極層227と電気的に接続する薄膜トランジスタ
220は、画素部に設けられるチャネルストップ型の薄膜トランジスタである。
【0184】
基板200上方に形成される薄膜トランジスタ220として、本実施の形態では、実施の
形態1の薄膜トランジスタ220と同じ構造を用いる。なお、第1の保護絶縁層203は
単層であっても積層であってもよい。
【0185】
薄膜トランジスタ220のゲート電極層と同じ透光性を有する材料、及び同じ工程で形成
される容量配線層230は、誘電体となる第1のゲート絶縁層202a、第2のゲート絶
縁層202bを介して容量電極231と重なり、保持容量を形成する。なお、容量電極2
31は、薄膜トランジスタ220のソース電極層またはドレイン電極層と同じ透光性を有
する材料、及び同じ工程で形成される。従って、薄膜トランジスタ220が透光性を有し
ていることに加え、それぞれの保持容量も透光性を有するため、開口率を向上させること
ができる。
【0186】
保持容量が透光性を有することは、開口率を向上させる上で重要である。特に10インチ
以下の小型の液晶表示パネルにおいて、ゲート配線の本数を増やすなどして表示画像の高
精細化を図るため、画素寸法を微細化しても、高い開口率を実現することができる。また
、薄膜トランジスタ220及び保持容量の構成部材に透光性を有する膜を用いることで、
広視野角を実現するため、1画素を複数のサブピクセルに分割しても高い開口率を実現す
ることができる。即ち、高密度の薄膜トランジスタ群を配置しても開口率を大きくとるこ
とができ、表示領域の面積を十分に確保することができる。例えば、一つの画素内に2〜
4個のサブピクセル及び保持容量を有する場合、薄膜トランジスタが透光性を有している
ことに加え、それぞれの保持容量も透光性を有するため、開口率を向上させることができ
る。
【0187】
なお、保持容量は、画素電極層227の下方に設けられ、容量電極231が画素電極層2
27と電気的に接続される。
【0188】
本実施の形態では、容量電極231、及び容量配線層230を用いて保持容量を形成する
例を示したが、保持容量を形成する構造については特に限定されない。例えば、容量配線
層を設けず、画素電極層を隣り合う画素のゲート配線と平坦化絶縁層、保護絶縁層、及び
第1のゲート絶縁層及び第2のゲート絶縁層を介して重ねて保持容量を形成してもよい。
【0189】
また、ゲート配線、ソース配線、及び容量配線層は画素密度に応じて複数本設けられるも
のである。また、端子部においては、ゲート配線と同電位の第1の端子電極、ソース配線
と同電位の第2の端子電極、容量配線層と同電位の第3の端子電極などが複数並べられて
配置される。それぞれの端子電極の数は、それぞれ任意な数で設ければ良いものとし、実
施者が適宣決定すれば良い。
【0190】
端子部において、ゲート配線と同電位の第1の端子電極は、画素電極層227と同じ透光
性を有する材料で形成することができる。第1の端子電極は、ゲート配線に達するコンタ
クトホールを介してゲート配線と電気的に接続される。ゲート配線に達するコンタクトホ
ールは、薄膜トランジスタ220のドレイン電極層と、画素電極層227とを電気的に接
続するためのコンタクトホールと同じフォトマスクを用い、第2の保護絶縁層204、第
1の保護絶縁層203、第2のゲート絶縁層202b、及び第1のゲート絶縁層202a
を選択的にエッチングして形成する。
【0191】
また、駆動回路に配置される薄膜トランジスタ210のゲート電極層は、酸化物半導体層
の上方に設けられた導電層217と電気的に接続させる構造としてもよい。その場合には
、薄膜トランジスタ220のドレイン電極層と、画素電極層227とを電気的に接続する
ためのコンタクトホールと同じフォトマスクを用い、第2の保護絶縁層204、第1の保
護絶縁層203、第2のゲート絶縁層202b、及び第1のゲート絶縁層202aを選択
的にエッチングしてコンタクトホールを形成する。このコンタクトホールを介して導電層
217と駆動回路に配置される薄膜トランジスタ210のゲート電極層とを電気的に接続
する。
【0192】
また、駆動回路のソース配線234と同電位の第2の端子電極235は、画素電極層22
7と同じ透光性を有する材料で形成することができる。第2の端子電極235は、ソース
配線234に達するコンタクトホールを介してソース配線と電気的に接続される。ソース
配線は金属配線であり、薄膜トランジスタ210のソース電極層と同じ材料、同じ工程で
形成され、同電位である。
【0193】
また、容量配線層230と同電位の第3の端子電極は、画素電極層227と同じ透光性を
有する材料で形成することができる。また、容量配線層230に達するコンタクトホール
は、容量電極231が画素電極層227と電気的に接続するためのコンタクトホール22
4と同じフォトマスク、同じ工程で形成することができる。
【0194】
また、アクティブマトリクス型の液晶表示装置を作製する場合には、アクティブマトリク
ス基板と、対向電極(対向電極層ともいう)が設けられた対向基板との間に液晶層を設け
、アクティブマトリクス基板と対向基板とを固定する。なお、対向基板に設けられた対向
電極と電気的に接続する共通電極をアクティブマトリクス基板上に設け、共通電極と電気
的に接続する第4の端子電極を端子部に設ける。この第4の端子電極は、共通電極を固定
電位、例えばGND、0Vなどに設定するための端子である。第4の端子電極は、画素電
極層227と同じ透光性を有する材料で形成することができる。
【0195】
また、薄膜トランジスタ220のソース電極層と薄膜トランジスタ210のソース電極層
とを電気的に接続する構成は特に限定されず、例えば、薄膜トランジスタ220のソース
電極層と薄膜トランジスタ210のソース電極層を接続する接続電極を画素電極層227
と同じ工程で形成してもよい。また、表示領域でない部分において、薄膜トランジスタ2
20のソース電極層と薄膜トランジスタ210のソース電極層を接触して重ねる構成とし
てもよい。
【0196】
なお、駆動回路のゲート配線層232の断面構造を図9(A)に示している。本実施の形
態は、10インチ以下の小型の液晶表示パネルの例であるため、駆動回路のゲート配線層
232は、薄膜トランジスタ220のゲート電極層と同じ透光性を有する材料を用いてい
る。
【0197】
また、ゲート電極層、ソース電極層、ドレイン電極層、画素電極層、またはその他の電極
層や、その他の配線層に同じ材料を用いれば共通のスパッタターゲットや共通の製造装置
を用いることができ、その材料コスト及びエッチング時に使用するエッチャント(または
エッチングガス)に要するコストを低減することができ、結果として製造コストを削減す
ることができる。
【0198】
また、図9(A)の構造において、第2の保護絶縁層204として感光性の樹脂材料を用
いる場合、レジストマスクを形成する工程を省略することができる。
【0199】
また、図9(B)に、図9(A)とは一部異なる断面構造を示す。図9(B)は、図9(
A)と第2の保護絶縁層204が存在しない点以外は同じであるため、同じ箇所には同じ
符号を用い、同じ箇所の詳細な説明は省略する。図9(B)では、第1の保護絶縁層20
3上に接して画素電極層227、導電層217、及び第2の端子電極235を形成する。
【0200】
図9(B)の構造とすると、第2の保護絶縁層204の工程を省略することができる。
【0201】
本実施の形態は他の実施の形態と自由に組み合わせることができる。
【0202】
(実施の形態4)
本実施の形態では、液晶表示パネルのサイズが10インチを超え、60インチ、さらには
120インチとする場合には透光性を有する配線の配線抵抗が問題となる恐れがあるため
、ゲート配線の一部を金属配線として配線抵抗を低減する例を示す。
【0203】
なお、図10(A)は図9(A)と同じ箇所には同じ符号を用い、同じ箇所の詳細な説明
は省略する。
【0204】
図10(A)は、駆動回路のゲート配線の一部を金属配線とし、薄膜トランジスタ210
のゲート電極層と同じ透光性を有する配線と接して形成する例である。なお、金属配線を
形成するため、実施の形態3に比べ、フォトマスクの数は増える。
【0205】
まず、基板200上に脱水化または脱水素化のための第1の加熱処理に耐えることのでき
る耐熱性導電性材料膜(膜厚100nm以上500nm以下)を形成する。
【0206】
本実施の形態では、膜厚370nmのタングステン膜と膜厚50nmの窒化タンタル膜を
形成する。ここでは導電膜を窒化タンタル膜とタングステン膜との積層としたが、特に限
定されず、Ta、W、Ti、Mo、Al、Cuから選ばれた元素、または上述した元素を
成分とする合金か、上述した元素を組み合わせた合金膜、または上述した元素を成分とす
る窒化物で形成する。耐熱性導電性材料膜は、上述した元素を含む単層に限定されず、二
層以上の積層を用いることができる。
【0207】
第1のフォトリソグラフィ工程により金属配線を形成し、第1の金属配線層236と第2
の金属配線層237を形成する。タングステン膜及び窒化タンタル膜のエッチングにはI
CP(Inductively Coupled Plasma:誘導結合型プラズマ)
エッチング法を用いると良い。ICPエッチング法を用い、エッチング条件(コイル型の
電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等)を適
宜調節することによって所望のテーパー形状に膜をエッチングすることができる。第1の
金属配線層236と第2の金属配線層237をテーパー形状とすることで上に接して形成
する透光性を有する導電膜の成膜不良を低減することができる。
【0208】
次いで、透光性を有する導電膜を形成した後、第2のフォトリソグラフィ工程によりゲー
ト配線層238、薄膜トランジスタ210のゲート電極層、薄膜トランジスタ220のゲ
ート電極層及び容量配線層230を形成する。透光性を有する導電膜は、実施の形態1に
記載の可視光に対して透光性を有する導電材料を用いる。
【0209】
なお、透光性を有する導電膜の材料によっては、例えば、ゲート配線層238が第1の金
属配線層236または第2の金属配線層237に接する界面があると、後の熱処理などに
よって酸化膜が形成され、接触抵抗が高くなる恐れがあるため、第2の金属配線層237
は第1の金属配線層236の酸化を防ぐ窒化金属膜を用いることが好ましい。
【0210】
次いで、実施の形態1と同じ工程でゲート絶縁層、酸化物半導体層などを形成する。以降
の工程は、実施の形態1に従ってアクティブマトリクス基板を作製する。
【0211】
また、本実施の形態では、第2の保護絶縁層204を形成した後、フォトマスクを用いて
端子部の平坦化絶縁層を選択的に除去する例を示す。端子部においては、平坦化絶縁層が
存在しないほうが、FPCとの良好な接続を行う上で好ましい。
【0212】
図10(A)では、第2の端子電極235は、第1の保護絶縁層203上に形成される。
また、図10(A)では、第2の金属配線層237の一部と重なるゲート配線層238を
示したが、第1の金属配線層236及び第2の金属配線層237の全部を覆うゲート配線
層としてもよい。即ち、第1の金属配線層236及び第2の金属配線層237は、ゲート
配線層238を低抵抗化するための補助配線と呼ぶことができる。
【0213】
また、端子部において、ゲート配線と同電位の第1の端子電極は、第1の保護絶縁層20
3上に形成され、第2の金属配線層237と電気的に接続する。端子部から引き回す配線
も金属配線で形成する。
【0214】
また、表示領域でない部分のゲート配線層、容量配線層は、配線抵抗を低抵抗とするため
金属配線、即ち、第1の金属配線層236及び第2の金属配線層237を補助配線として
用いることもできる。
【0215】
また、図10(B)に、図10(A)とは一部異なる断面構造を示す。図10(B)は、
図10(A)と駆動回路の薄膜トランジスタのゲート電極層の材料が異なる点以外は同じ
であるため、同じ箇所には同じ符号を用い、同じ箇所の詳細な説明は省略する。
【0216】
図10(B)は、駆動回路の薄膜トランジスタのゲート電極層を金属配線とする例である
。駆動回路においては、ゲート電極層は透光性を有する材料に限定されない。
【0217】
図10(B)において、駆動回路の薄膜トランジスタ240は第1の金属配線層242上
に第2の金属配線層241が積層されたゲート電極層を含む。なお、第1の金属配線層2
42は、第1の金属配線層236と同じ材料、同じ工程で形成することができる。また、
第2の金属配線層241は、第2の金属配線層237と同じ材料、同じ工程で形成するこ
とができる。
【0218】
また、第1の金属配線層242を導電層217と電気的に接続する場合、第1の金属配線
層242の酸化を防ぐための第2の金属配線層241が窒化金属膜であることが好ましい

【0219】
本実施の形態では、金属配線を一部用いて配線抵抗を低減し、液晶表示パネルのサイズが
10インチを超え、60インチ、さらには120インチとする場合であっても表示画像の
高精細化を図り、高い開口率を実現することができる。
【0220】
本実施の形態は他の実施の形態と自由に組み合わせることができる。
【0221】
(実施の形態5)
本実施の形態では、保持容量の構成について、実施の形態3と異なる例を図11(A)及
び図11(B)に示す。図11(A)は、図9(A)と保持容量の構成が異なる点以外は
同じであるため、同じ箇所には同じ符号を用い、同じ箇所の詳細な説明は省略する。なお
、図11(A)では画素に配置される薄膜トランジスタ220と保持容量の断面構造を示
す。
【0222】
図11(A)は、誘電体を酸化物絶縁層からなるチャネル保護層216、第1の保護絶縁
層203、及び第2の保護絶縁層204とし、画素電極層227と、該画素電極層227
と重なる容量配線層250とで保持容量を形成する例である。容量配線層250は、画素
に配置される薄膜トランジスタ220のソース電極層と同じ透光性を有する材料、及び同
じ工程で形成されるため、薄膜トランジスタ220のソース配線層と重ならないようにレ
イアウトされる。
【0223】
図11(A)に示す保持容量は、一対の電極及び誘電体が透光性を有しており、保持容量
全体として透光性を有する。
【0224】
また、図11(B)は、図11(A)と異なる保持容量の構成の例である。図11(B)
も、図11(A)と保持容量の構成が異なる点以外は同じであるため、同じ箇所には同じ
符号を用い、同じ箇所の詳細な説明は省略する。
【0225】
図11(B)は、誘電体を第1のゲート絶縁層202a及び第2のゲート絶縁層202b
とし、容量配線層230と、該容量配線層230と重なる、酸化物半導体層251と容量
電極231との積層で保持容量を形成する例である。また、容量電極231は酸化物半導
体層251に接して積層されており、保持容量の一方の電極として機能する。なお、酸化
物半導体層251は、薄膜トランジスタ220のソース電極またはドレイン電極と同じ透
光性を有する材料、同じ工程で形成する。また、容量配線層230は、薄膜トランジスタ
220のゲート電極と同じ透光性を有する材料、同じ工程で形成されるため、薄膜トラン
ジスタ220のゲート配線層と重ならないようにレイアウトされる。
【0226】
また、容量電極231は画素電極層227と電気的に接続されている。
【0227】
図11(B)に示す保持容量も、一対の電極及び誘電体が透光性を有しており、保持容量
全体として透光性を有する。
【0228】
図11(A)及び図11(B)に示す保持容量は、透光性を有しており、ゲート配線の本
数を増やすなどして表示画像の高精細化を図るため、画素寸法を微細化しても、十分な容
量を得ることができ、且つ、高い開口率を実現することができる。
【0229】
本実施の形態は他の実施の形態と自由に組み合わせることができる。
【0230】
(実施の形態6)
本実施の形態では、同一基板上に少なくとも駆動回路の一部と、画素部に配置する薄膜ト
ランジスタを作製する例について以下に説明する。
【0231】
画素部に配置する薄膜トランジスタは、実施の形態1又は2に従って形成する。また、実
施の形態1又は2に示す薄膜トランジスタはnチャネル型TFTであるため、駆動回路の
うち、nチャネル型TFTで構成することができる駆動回路の一部を画素部の薄膜トラン
ジスタと同一基板上に形成する。
【0232】
アクティブマトリクス型表示装置のブロック図の一例を図16(A)に示す。表示装置の
基板5300上には、画素部5301、第1の走査線駆動回路5302、第2の走査線駆
動回路5303、信号線駆動回路5304を有する。画素部5301には、複数の信号線
が信号線駆動回路5304から延伸して配置され、複数の走査線が第1の走査線駆動回路
5302、及び第2の走査線駆動回路5303から延伸して配置されている。なお走査線
と信号線との交差領域には、各々、表示素子を有する画素がマトリクス状に配置されてい
る。また、表示装置の基板5300はFPC(Flexible Printed Ci
rcuit)等の接続部を介して、タイミング制御回路5305(コントローラ、制御I
Cともいう)に接続されている。
【0233】
図16(A)では、第1の走査線駆動回路5302、第2の走査線駆動回路5303、信
号線駆動回路5304は、画素部5301と同じ基板5300上に形成される。そのため
、外部に設ける駆動回路等の部品の数が減るので、コストの低減を図ることができる。ま
た、基板5300外部に駆動回路を設けた場合の配線を延伸させることによる接続部での
接続数を減らすことができ、信頼性の向上、又は歩留まりの向上を図ることができる。
【0234】
なお、タイミング制御回路5305は、第1の走査線駆動回路5302に対し、一例とし
て、第1の走査線駆動回路用スタート信号(GSP1)(スタートパルスともいう)、走
査線駆動回路用クロック信号(GCK1)を供給する。また、タイミング制御回路530
5は、第2の走査線駆動回路5303に対し、一例として、第2の走査線駆動回路用スタ
ート信号(GSP2)、走査線駆動回路用クロック信号(GCK2)を供給する。信号線
駆動回路5304に、信号線駆動回路用スタート信号(SSP)、信号線駆動回路用クロ
ック信号(SCK)、ビデオ信号用データ(DATA)(単にビデオ信号ともいう)、ラ
ッチ信号(LAT)を供給するものとする。なお各クロック信号は、周期のずれた複数の
クロック信号でもよいし、クロック信号を反転させた信号(CKB)とともに供給される
ものであってもよい。なお、第1の走査線駆動回路5302と第2の走査線駆動回路53
03との一方を省略することが可能である。
【0235】
図16(B)では、駆動周波数が低い回路(例えば、第1の走査線駆動回路5302、第
2の走査線駆動回路5303)を画素部5301と同じ基板5300に形成し、信号線駆
動回路5304を画素部5301とは別の基板に形成する構成について示している。当該
構成により、単結晶半導体を用いたトランジスタと比較すると電界効果移動度が小さい薄
膜トランジスタによって、基板5300に形成する駆動回路を構成することができる。し
たがって、表示装置の大型化、工程数の削減、コストの低減、又は歩留まりの向上などを
図ることができる。
【0236】
また、実施の形態1又は2に示す薄膜トランジスタは、nチャネル型TFTである。図1
7(A)、図17(B)ではnチャネル型TFTで構成する信号線駆動回路の構成、動作
について一例を示し説明する。
【0237】
信号線駆動回路は、シフトレジスタ5601、及びスイッチング回路5602を有する。
スイッチング回路5602は、スイッチング回路5602_1〜5602_N(Nは自然
数)という複数の回路を有する。スイッチング回路5602_1〜5602_Nは、各々
、薄膜トランジスタ5603_1〜5603_k(kは自然数)という複数のトランジス
タを有する。薄膜トランジスタ5603_1〜5603_kが、Nチャネル型TFTであ
る例を説明する。
【0238】
信号線駆動回路の接続関係について、スイッチング回路5602_1を例にして説明する
。薄膜トランジスタ5603_1〜5603_kの第1端子は、各々、配線5604_1
〜5604_kと接続される。薄膜トランジスタ5603_1〜5603_kの第2端子
は、各々、信号線S1〜Skと接続される。薄膜トランジスタ5603_1〜5603_
kのゲートは、配線5605_1と接続される。
【0239】
シフトレジスタ5601は、配線5605_1〜5605_Nに順番にHレベル(H信号
、高電源電位レベル、ともいう)の信号を出力し、スイッチング回路5602_1〜56
02_Nを順番に選択する機能を有する。
【0240】
スイッチング回路5602_1は、配線5604_1〜5604_kと信号線S1〜Sk
との導通状態(第1端子と第2端子との間の導通)を制御する機能、即ち配線5604_
1〜5604_kの電位を信号線S1〜Skに供給するか否かを制御する機能を有する。
このように、スイッチング回路5602_1は、セレクタとしての機能を有する。また薄
膜トランジスタ5603_1〜5603_kは、各々、配線5604_1〜5604_k
と信号線S1〜Skとの導通状態を制御する機能、即ち配線5604_1〜5604_k
の電位を信号線S1〜Skに供給する機能を有する。このように、薄膜トランジスタ56
03_1〜5603_kは、各々、スイッチとしての機能を有する。
【0241】
なお、配線5604_1〜5604_kには、各々、ビデオ信号用データ(DATA)が
入力される。ビデオ信号用データ(DATA)は、画像情報又は画像信号に応じたアナロ
グ信号である場合が多い。
【0242】
次に、図17(A)の信号線駆動回路の動作について、図17(B)のタイミングチャー
トを参照して説明する。図17(B)には、信号Sout_1〜Sout_N、及び信号
Vdata_1〜Vdata_kの一例を示す。信号Sout_1〜Sout_Nは、各
々、シフトレジスタ5601の出力信号の一例であり、信号Vdata_1〜Vdata
_kは、各々、配線5604_1〜5604_kに入力される信号の一例である。なお、
信号線駆動回路の1動作期間は、表示装置における1ゲート選択期間に対応する。1ゲー
ト選択期間は、一例として、期間T1〜期間TNに分割される。期間T1〜TNは、各々
、選択された行に属する画素にビデオ信号用データ(DATA)を書き込むための期間で
ある。
【0243】
期間T1〜期間TNにおいて、シフトレジスタ5601は、Hレベルの信号を配線560
5_1〜5605_Nに順番に出力する。例えば、期間T1において、シフトレジスタ5
601は、ハイレベルの信号を配線5605_1に出力する。すると、薄膜トランジスタ
5603_1〜5603_kはオンになるので、配線5604_1〜5604_kと、信
号線S1〜Skとが導通状態になる。このとき、配線5604_1〜5604_kには、
Data(S1)〜Data(Sk)が入力される。Data(S1)〜Data(Sk
)は、各々、薄膜トランジスタ5603_1〜5603_kを介して、選択される行に属
する画素のうち、1列目〜k列目の画素に書き込まれる。こうして、期間T1〜TNにお
いて、選択された行に属する画素に、k列ずつ順番にビデオ信号用データ(DATA)が
書き込まれる。
【0244】
以上のように、ビデオ信号用データ(DATA)が複数の列ずつ画素に書き込まれること
によって、ビデオ信号用データ(DATA)の数、又は配線の数を減らすことができる。
よって、外部回路との接続数を減らすことができる。また、ビデオ信号が複数の列ずつ画
素に書き込まれることによって、書き込み時間を長くすることができ、ビデオ信号の書き
込み不足を防止することができる。
【0245】
なお、シフトレジスタ5601及びスイッチング回路5602としては、実施の形態1又
は2に示す薄膜トランジスタで構成される回路を用いることが可能である。この場合、シ
フトレジスタ5601が有する全てのトランジスタの極性をNチャネル型、又はPチャネ
ル型のいずれかの極性のみで構成することができる。
【0246】
走査線駆動回路及び/または信号線駆動回路の一部に用いるシフトレジスタの一形態につ
いて図18及び図19を用いて説明する。
【0247】
走査線駆動回路は、シフトレジスタを有している。また場合によってはレベルシフタやバ
ッファ等を有していても良い。走査線駆動回路において、シフトレジスタにクロック信号
(CK)及びスタートパルス信号(SP)が入力されることによって、選択信号が生成さ
れる。生成された選択信号はバッファにおいて緩衝増幅され、対応する走査線に供給され
る。走査線には、1ライン分の画素のトランジスタのゲート電極が接続されている。そし
て、1ライン分の画素のトランジスタを一斉にONにしなくてはならないので、バッファ
は大きな電流を流すことが可能なものが用いられる。
【0248】
シフトレジスタは、第1のパルス出力回路10_1乃至第Nのパルス出力回路10_N(
Nは3以上の自然数)を有している(図18(A)参照)。図18(A)に示すシフトレ
ジスタの第1のパルス出力回路10_1乃至第Nのパルス出力回路10_Nには、第1の
配線11より第1のクロック信号CK1、第2の配線12より第2のクロック信号CK2
、第3の配線13より第3のクロック信号CK3、第4の配線14より第4のクロック信
号CK4が供給される。また第1のパルス出力回路10_1では、第5の配線15からの
スタートパルスSP1(第1のスタートパルス)が入力される。また2段目以降の第nの
パルス出力回路10_n(nは、2以上N以下の自然数)では、一段前段のパルス出力回
路からの信号(前段信号OUT(n−1)という)(nは2以上の自然数)が入力される
。また第1のパルス出力回路10_1では、2段後段の第3のパルス出力回路10_3か
らの信号が入力される。同様に、2段目以降の第nのパルス出力回路10_nでは、2段
後段の第(n+2)のパルス出力回路10_(n+2)からの信号(後段信号OUT(n
+2)という)が入力される。従って各段のパルス出力回路からは、後段及び/または二
つ前段のパルス出力回路に入力するための第1の出力信号(OUT(1)(SR)〜OU
T(N)(SR))、別の配線等に入力される第2の出力信号(OUT(1)〜OUT(
N))が出力される。なお、図18(A)に示すように、シフトレジスタの最終段の2つ
の段には、後段信号OUT(n+2)が入力されないため、一例としては、別途第2のス
タートパルスSP2、第3のスタートパルスSP3をそれぞれ入力する構成とすればよい

【0249】
なお、クロック信号(CK)は、一定の間隔でHレベルとLレベル(L信号、低電源電位
レベル、ともいう)を繰り返す信号である。ここで、第1のクロック信号(CK1)〜第
4のクロック信号(CK4)は、順に1/4周期分遅延している。本実施の形態では、第
1のクロック信号(CK1)〜第4のクロック信号(CK4)を利用して、パルス出力回
路の駆動の制御等を行う。なお、クロック信号は、入力される駆動回路に応じて、GCK
、SCKということもあるが、ここではCKとして説明を行う。
【0250】
第1の入力端子21、第2の入力端子22及び第3の入力端子23は、第1の配線11〜
第4の配線14のいずれかと電気的に接続されている。例えば、図18(A)において、
第1のパルス出力回路10_1は、第1の入力端子21が第1の配線11と電気的に接続
され、第2の入力端子22が第2の配線12と電気的に接続され、第3の入力端子23が
第3の配線13と電気的に接続されている。また、第2のパルス出力回路10_2は、第
1の入力端子21が第2の配線12と電気的に接続され、第2の入力端子22が第3の配
線13と電気的に接続され、第3の入力端子23が第4の配線14と電気的に接続されて
いる。
【0251】
第1のパルス出力回路10_1〜第Nのパルス出力回路10_Nの各々は、第1の入力端
子21、第2の入力端子22、第3の入力端子23、第4の入力端子24、第5の入力端
子25、第1の出力端子26、第2の出力端子27を有しているとする(図18(B)参
照)。第1のパルス出力回路10_1において、第1の入力端子21に第1のクロック信
号CK1が入力され、第2の入力端子22に第2のクロック信号CK2が入力され、第3
の入力端子23に第3のクロック信号CK3が入力され、第4の入力端子24にスタート
パルスが入力され、第5の入力端子25に後段信号OUT(3)が入力され、第1の出力
端子26より第1の出力信号OUT(1)(SR)が出力され、第2の出力端子27より
第2の出力信号OUT(1)が出力されていることとなる。
【0252】
なお第1のパルス出力回路10_1〜第Nのパルス出力回路10_Nは、3端子の薄膜ト
ランジスタ(TFT:Thin Film Transistorともいう)の他に、上
記実施の形態で説明した4端子の薄膜トランジスタを用いることができる。なお、本明細
書において、薄膜トランジスタが半導体層を介して二つのゲート電極を有する場合、半導
体層より下方のゲート電極を下方のゲート電極、半導体層に対して上方のゲート電極を上
方のゲート電極とも呼ぶ。
【0253】
酸化物半導体を薄膜トランジスタのチャネル形成領域を含む半導体層に用いた場合、製造
工程により、しきい値電圧がマイナス側、或いはプラス側にシフトすることがある。その
ため、チャネル形成領域を含む半導体層に酸化物半導体を用いた薄膜トランジスタでは、
しきい値電圧の制御を行うことのできる構成が好適である。4端子の薄膜トランジスタの
しきい値電圧は、上方及び/または下方のゲート電極の電位を制御することにより所望の
値に制御することができる。
【0254】
次に、図18(B)に示したパルス出力回路の具体的な回路構成の一例について、図18
(C)で説明する。
【0255】
図18(C)に示したパルス出力回路は、第1のトランジスタ31〜第13のトランジス
タ43を有している。また、上述した第1の入力端子21〜第5の入力端子25、及び第
1の出力端子26、第2の出力端子27に加え、第1の高電源電位VDDが供給される電
源線51、第2の高電源電位VCCが供給される電源線52、低電源電位VSSが供給さ
れる電源線53から、第1のトランジスタ31〜第13のトランジスタ43に信号、また
は電源電位が供給される。ここで図18(C)における各電源線の電源電位の大小関係は
、第1の電源電位VDDは第2の電源電位VCC以上の電位とし、第2の電源電位VCC
は第3の電源電位VSSより大きい電位とする。なお、第1のクロック信号(CK1)〜
第4のクロック信号(CK4)は、一定の間隔でHレベルとLレベルを繰り返す信号であ
るが、HレベルのときVDD、LレベルのときVSSであるとする。なお電源線51の電
位VDDを、電源線52の電位VCCより高くすることにより、動作に影響を与えること
なく、トランジスタのゲート電極に印加される電位を低く抑えることができ、トランジス
タのしきい値のシフトを低減し、劣化を抑制することができる。なお、第1のトランジス
タ31〜第13のトランジスタ43のうち、第1のトランジスタ31、第6のトランジス
タ36乃至第9のトランジスタ39には、4端子の薄膜トランジスタを用いることが好ま
しい。第1のトランジスタ31、第6のトランジスタ36乃至第9のトランジスタ39の
動作は、ソースまたはドレインとなる電極の一方が接続されたノードの電位を、ゲート電
極の制御信号によって切り替えることが求められるトランジスタであり、ゲート電極に入
力される制御信号に対する応答が速い(オン電流の立ち上がりが急峻)ことでよりパルス
出力回路の誤動作を低減することができるトランジスタである。そのため、4端子の薄膜
トランジスタを用いることによりしきい値電圧を制御することができ、誤動作がより低減
できるパルス出力回路とすることができる。
【0256】
図18(C)において、第1のトランジスタ31は、第1端子が電源線51に電気的に接
続され、第2端子が第9のトランジスタ39の第1端子に電気的に接続され、ゲート電極
が第4の入力端子24に電気的に接続されている。第2のトランジスタ32は、第1端子
が電源線53に電気的に接続され、第2端子が第9のトランジスタ39の第1端子に電気
的に接続され、ゲート電極が第4のトランジスタ34のゲート電極に電気的に接続されて
いる。第3のトランジスタ33は、第1端子が第1の入力端子21に電気的に接続され、
第2端子が第1の出力端子26に電気的に接続されている。第4のトランジスタ34は、
第1端子が電源線53に電気的に接続され、第2端子が第1の出力端子26に電気的に接
続されている。第5のトランジスタ35は、第1端子が電源線53に電気的に接続され、
第2端子が第2のトランジスタ32のゲート電極及び第4のトランジスタ34のゲート電
極に電気的に接続され、ゲート電極が第4の入力端子24に電気的に接続されている。第
6のトランジスタ36は、第1端子が電源線52に電気的に接続され、第2端子が第2の
トランジスタ32のゲート電極及び第4のトランジスタ34のゲート電極に電気的に接続
され、ゲート電極が第5の入力端子25に電気的に接続されている。第7のトランジスタ
37は、第1端子が電源線52に電気的に接続され、第2端子が第8のトランジスタ38
の第2端子に電気的に接続され、ゲート電極が第3の入力端子23に電気的に接続されて
いる。第8のトランジスタ38は、第1端子が第2のトランジスタ32のゲート電極及び
第4のトランジスタ34のゲート電極に電気的に接続され、ゲート電極が第2の入力端子
22に電気的に接続されている。第9のトランジスタ39は、第1端子が第1のトランジ
スタ31の第2端子及び第2のトランジスタ32の第2端子に電気的に接続され、第2端
子が第3のトランジスタ33のゲート電極及び第10のトランジスタ40のゲート電極に
電気的に接続され、ゲート電極が電源線52に電気的に接続されている。第10のトラン
ジスタ40は、第1端子が第1の入力端子21に電気的に接続され、第2端子が第2の出
力端子27に電気的に接続され、ゲート電極が第9のトランジスタ39の第2端子に電気
的に接続されている。第11のトランジスタ41は、第1端子が電源線53に電気的に接
続され、第2端子が第2の出力端子27に電気的に接続され、ゲート電極が第2のトラン
ジスタ32のゲート電極及び第4のトランジスタ34のゲート電極に電気的に接続されて
いる。第12のトランジスタ42は、第1端子が電源線53に電気的に接続され、第2端
子が第2の出力端子27に電気的に接続され、ゲート電極が第7のトランジスタ37のゲ
ート電極に電気的に接続されている。第13のトランジスタ43は、第1端子が電源線5
3に電気的に接続され、第2端子が第1の出力端子26に電気的に接続され、ゲート電極
が第7のトランジスタ37のゲート電極に電気的に接続されている。
【0257】
図18(C)において、第3のトランジスタ33のゲート電極、第10のトランジスタ4
0のゲート電極、及び第9のトランジスタ39の第2端子の接続箇所をノードAとする。
また、第2のトランジスタ32のゲート電極、第4のトランジスタ34のゲート電極、第
5のトランジスタ35の第2端子、第6のトランジスタ36の第2端子、第8のトランジ
スタ38の第1端子、及び第11のトランジスタ41のゲート電極の接続箇所をノードB
とする。
【0258】
図19(A)に、図18(C)で説明したパルス出力回路を第1のパルス出力回路10_
1に適用した場合に、第1の入力端子21乃至第5の入力端子25と第1の出力端子26
及び第2の出力端子27に入力または出力される信号を示している。
【0259】
具体的には、第1の入力端子21に第1のクロック信号CK1が入力され、第2の入力端
子22に第2のクロック信号CK2が入力され、第3の入力端子23に第3のクロック信
号CK3が入力され、第4の入力端子24にスタートパルスが入力され、第5の入力端子
25に後段信号OUT(3)が入力され、第1の出力端子26より第1の出力信号OUT
(1)(SR)が出力され、第2の出力端子27より第2の出力信号OUT(1)が出力
される。
【0260】
なお、薄膜トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの
端子を有する素子である。また、ゲートと重畳した領域にチャネル領域が形成される半導
体を有しており、ゲートの電位を制御することで、チャネル領域を介してドレインとソー
スの間に流れる電流を制御することが出来る。ここで、ソースとドレインとは、薄膜トラ
ンジスタの構造や動作条件等によって変わるため、いずれがソースまたはドレインである
かを限定することが困難である。そこで、ソース及びドレインとして機能する領域を、ソ
ースもしくはドレインと呼ばない場合がある。その場合、一例としては、それぞれを第1
端子、第2端子と表記する場合がある。
【0261】
なお図18(C)、図19(A)において、ノードAを浮遊状態とすることによりブート
ストラップ動作を行うための、容量素子を別途設けても良い。またノードBの電位を保持
するため、一方の電極をノードBに電気的に接続した容量素子を別途設けてもよい。
【0262】
ここで、図19(A)に示したパルス出力回路を複数具備するシフトレジスタのタイミン
グチャートについて図19(B)に示す。なおシフトレジスタが走査線駆動回路である場
合、図19(B)中の期間61は垂直帰線期間であり、期間62はゲート選択期間に相当
する。
【0263】
なお、図19(A)に示すように、ゲートに第2の電源電位VCCが印加される第9のト
ランジスタ39を設けておくことにより、ブートストラップ動作の前後において、以下の
ような利点がある。
【0264】
ゲート電極に第2の電源電位VCCが印加される第9のトランジスタ39がない場合、ブ
ートストラップ動作によりノードAの電位が上昇すると、第1のトランジスタ31の第2
端子であるソースの電位が上昇していき、第1の電源電位VDDより大きくなる。そして
、第1のトランジスタ31のソースが第1端子側、即ち電源線51側に切り替わる。その
ため、第1のトランジスタ31においては、ゲートとソースの間、ゲートとドレインの間
ともに、大きなバイアス電圧が印加されるために大きなストレスがかかり、トランジスタ
の劣化の要因となりうる。そこで、ゲート電極に第2の電源電位VCCが印加される第9
のトランジスタ39を設けておくことにより、ブートストラップ動作によりノードAの電
位は上昇するものの、第1のトランジスタ31の第2端子の電位の上昇を生じないように
することができる。つまり、第9のトランジスタ39を設けることにより、第1のトラン
ジスタ31のゲートとソースの間に印加される負のバイアス電圧の値を小さくすることが
できる。よって、本実施の形態の回路構成とすることにより、第1のトランジスタ31の
ゲートとソースの間に印加される負のバイアス電圧も小さくできるため、ストレスによる
第1のトランジスタ31の劣化を抑制することができる。
【0265】
なお、第9のトランジスタ39を設ける箇所については、第1のトランジスタ31の第2
端子と第3のトランジスタ33のゲートとの間に第1端子と第2端子を介して接続される
ように設ける構成であればよい。なお、本実施形態でのパルス出力回路を複数具備するシ
フトレジスタの場合、走査線駆動回路より段数の多い信号線駆動回路では、第9のトラン
ジスタ39を省略してもよく、トランジスタ数を削減することが利点である。
【0266】
なお第1のトランジスタ31乃至第13のトランジスタ43の半導体層として、酸化物半
導体を用いることにより、薄膜トランジスタのオフ電流を低減すると共に、オン電流及び
電界効果移動度を高めることが出来ると共に、劣化の度合いを低減することが出来るため
、回路内の誤動作を低減することができる。また酸化物半導体を用いたトランジスタは、
アモルファスシリコンを用いたトランジスタに比べ、ゲート電極に高電位が印加されるこ
とによるトランジスタの劣化の程度が小さい。そのため、第2の電源電位VCCを供給す
る電源線に、第1の電源電位VDDを供給しても同様の動作が得られ、且つ回路間を引き
回す電源線の数を低減することができるため、回路の小型化を図ることが出来る。
【0267】
なお、第7のトランジスタ37のゲート電極に第3の入力端子23によって供給されるク
ロック信号、第8のトランジスタ38のゲート電極に第2の入力端子22によって供給さ
れるクロック信号は、第7のトランジスタ37のゲート電極に第2の入力端子22によっ
て供給されるクロック信号、第8のトランジスタ38のゲート電極に第3の入力端子23
によって供給されるクロック信号となるように、結線関係を入れ替えても同様の作用を奏
する。なお、図19(A)に示すシフトレジスタにおいて、第7のトランジスタ37及び
第8のトランジスタ38が共にオンの状態から、第7のトランジスタ37がオフ、第8の
トランジスタ38がオンの状態、次いで第7のトランジスタ37がオフ、第8のトランジ
スタ38がオフの状態とすることによって、第2の入力端子22及び第3の入力端子23
の電位が低下することで生じる、ノードBの電位の低下が第7のトランジスタ37のゲー
ト電極の電位の低下、及び第8のトランジスタ38のゲート電極の電位の低下に起因して
2回生じることとなる。一方、図19(A)に示すシフトレジスタを図19(B)の期間
のように、第7のトランジスタ37及び第8のトランジスタ38が共にオンの状態から、
第7のトランジスタ37がオン、第8のトランジスタ38がオフの状態、次いで、第7の
トランジスタ37がオフ、第8のトランジスタ38がオフの状態とすることによって、第
2の入力端子22及び第3の入力端子23の電位が低下することで生じるノードBの電位
の低下を、第8のトランジスタ38のゲート電極の電位の低下による一回に低減すること
ができる。そのため、第7のトランジスタ37のゲート電極に第3の入力端子23によっ
て供給されるクロック信号、第8のゲート電極に第2の入力端子22によって供給される
クロック信号として、ノードBの電位の変動を小さくすることで、ノイズを低減すること
が出来るため好適である。
【0268】
このように、第1の出力端子26及び第2の出力端子27の電位をLレベルに保持する期
間に、ノードBに定期的にHレベルの信号が供給される構成とすることにより、パルス出
力回路の誤動作を抑制することができる。
【0269】
(実施の形態7)
薄膜トランジスタを作製し、該薄膜トランジスタを画素部、さらには駆動回路に用いて表
示機能を有する半導体装置(表示装置ともいう)を作製することができる。また、薄膜ト
ランジスタを用いて駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、シ
ステムオンパネルを形成することができる。
【0270】
表示装置は表示素子を含む。表示素子としては液晶素子(液晶表示素子ともいう)、発光
素子(発光表示素子ともいう)を用いることができる。発光素子は、電流または電圧によ
って輝度が制御される素子をその範疇に含んでおり、具体的には無機EL(Electr
o Luminescence)、有機EL等が含まれる。また、電子インクなど、電気
的作用によりコントラストが変化する表示媒体も適用することができる。
【0271】
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラ
を含むIC等を実装した状態にあるモジュールとを含む。さらに、該表示装置を作製する
過程における、表示素子が完成する前の一形態に相当する素子基板に関し、該素子基板は
、電流を表示素子に供給するための手段を複数の各画素に備える。素子基板は、具体的に
は、表示素子の画素電極(画素電極層ともいう)のみが形成された状態であっても良いし
、画素電極となる導電膜を成膜した後であって、エッチングして画素電極を形成する前の
状態であっても良いし、あらゆる形態があてはまる。
【0272】
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光
源(照明装置含む)を指す。また、コネクター、例えばFPC(Flexible pr
inted circuit)もしくはTAB(Tape Automated Bon
ding)テープもしくはTCP(Tape Carrier Package)が取り
付けられたモジュール、TABテープやTCPの先にプリント配線板が設けられたモジュ
ール、または表示素子にCOG(Chip On Glass)方式によりIC(集積回
路)が直接実装されたモジュールも全て表示装置に含むものとする。
【0273】
半導体装置の一形態に相当する液晶表示パネルの外観及び断面について、図12を用いて
説明する。図12(A1)(A2)は、薄膜トランジスタ4010、4011、及び液晶
素子4013を、第1の基板4001と第2の基板4006との間にシール材4005に
よって封止した、パネルの平面図であり、図12(B)は、図12(A1)(A2)のM
−Nにおける断面図に相当する。
【0274】
第1の基板4001上に設けられた画素部4002と、走査線駆動回路4004とを囲む
ようにして、シール材4005が設けられている。また画素部4002と、走査線駆動回
路4004の上に第2の基板4006が設けられている。よって画素部4002と、走査
線駆動回路4004とは、第1の基板4001とシール材4005と第2の基板4006
とによって、液晶層4008と共に封止されている。また第1の基板4001上のシール
材4005によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶
半導体膜又は多結晶半導体膜で形成された信号線駆動回路4003が実装されている。
【0275】
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、COG方法、
ワイヤボンディング方法、或いはTAB方法などを用いることができる。図12(A1)
は、COG方法により信号線駆動回路4003を実装する例であり、図12(A2)は、
TAB方法により信号線駆動回路4003を実装する例である。
【0276】
また第1の基板4001上に設けられた画素部4002と、走査線駆動回路4004は、
薄膜トランジスタを複数有しており、図12(B)では、画素部4002に含まれる薄膜
トランジスタ4010と、走査線駆動回路4004に含まれる薄膜トランジスタ4011
とを例示している。薄膜トランジスタ4010、4011上には保護絶縁層4020、4
021が設けられている。
【0277】
薄膜トランジスタ4010、4011は、実施の形態1又は2で示した酸化物半導体層を
含む信頼性の高い薄膜トランジスタを適用することができる。駆動回路用の薄膜トランジ
スタ4011としては、実施の形態1又は2で示した薄膜トランジスタ141、143、
画素用の薄膜トランジスタ4010としては、薄膜トランジスタ142、144を用いる
ことができる。本実施の形態において、薄膜トランジスタ4010、4011はnチャネ
ル型薄膜トランジスタである。
【0278】
絶縁層4021上において、駆動回路用の薄膜トランジスタ4011の酸化物半導体層の
チャネル形成領域と重なる位置にバックゲート電極4040が設けられている。バックゲ
ート電極4040を酸化物半導体層のチャネル形成領域と重なる位置に設けることによっ
て、BT試験前後における薄膜トランジスタ4011のしきい値電圧の変化量を低減する
ことができる。また、バックゲート電極4040は、電位が薄膜トランジスタ4011の
ゲート電極層と同じでもよいし、異なっていても良く、第2のゲート電極層として機能さ
せることもできる。また、バックゲート電極4040の電位がGND、0V、或いはフロ
ーティング状態であってもよい。
【0279】
また、液晶素子4013が有する画素電極層4030は、薄膜トランジスタ4010と電
気的に接続されている。そして液晶素子4013の対向電極層4031は第2の基板40
06上に形成されている。画素電極層4030と対向電極層4031と液晶層4008と
が重なっている部分が、液晶素子4013に相当する。なお、画素電極層4030、対向
電極層4031はそれぞれ配向膜として機能する絶縁層4032、4033が設けられ、
絶縁層4032、4033を介して液晶層4008を挟持している。
【0280】
なお、第1の基板4001、第2の基板4006としては、透光性基板を用いることがで
き、ガラス、セラミックス、プラスチックを用いることができる。プラスチックとしては
、FRP(Fiberglass−Reinforced Plastics)板、PV
F(ポリビニルフルオライド)フィルム、ポリエステルフィルムまたはアクリル樹脂フィ
ルムを用いることができる。
【0281】
また4035は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサ4035
であり、画素電極層4030と対向電極層4031との間の距離(セルギャップ)を制御
するために設けられている。なお球状のスペーサを用いていても良い。また、対向電極層
4031は、薄膜トランジスタ4010と同一基板上に設けられる共通電位線と電気的に
接続される。共通接続部を用いて、一対の基板間に配置される導電性粒子を介して対向電
極層4031と共通電位線とを電気的に接続することができる。なお、導電性粒子はシー
ル材4005に含有させる。
【0282】
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つで
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善
するために5重量%以上のカイラル剤を混合させた液晶組成物を用いて液晶層4008に
用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が1msec
以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。
【0283】
なお透過型液晶表示装置の他に、半透過型液晶表示装置でも適用できる。
【0284】
また、液晶表示装置では、基板の外側(視認側)に偏光板を設け、内側に着色層(カラー
フィルター)、表示素子に用いる電極層という順に設ける例を示すが、偏光板は基板の内
側に設けてもよい。また、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光
板及び着色層の材料や作製工程条件によって適宜設定すればよい。また、表示部以外にブ
ラックマトリクスとして機能する遮光膜を設けてもよい。
【0285】
薄膜トランジスタ4011はチャネル保護層として絶縁層4042が形成されている。4
042は実施の形態1で示したチャネル保護層116、216と同様な材料及び方法で形
成すればよい。また、薄膜トランジスタの表面凹凸を低減するため平坦化絶縁膜として機
能する絶縁層4021で覆う構成となっている。ここでは、絶縁層4041、4042と
して、実施の形態1で例示したスパッタ法により酸化珪素膜を形成する。
【0286】
また、絶縁層4041、4042上に保護絶縁層4020が形成されている。保護絶縁層
4020は実施の形態1で示した保護絶縁膜107と同様な材料及び方法で形成すればよ
い。ここでは、絶縁層4020として、PCVD法により窒化珪素膜を形成する。
【0287】
また、平坦化絶縁膜として絶縁層4021を形成する。絶縁層4021としては、実施の
形態1で示した保護絶縁膜108と同様な材料及び方法で形成すればよく、ポリイミド、
アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を
用いることができる。また上記有機材料の他に、低誘電率材料(low−k材料)、シロ
キサン系樹脂、PSG(リンガラス)、BPSG(リンボロンガラス)等を用いることが
できる。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁層402
1を形成してもよい。
【0288】
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたSi−O−S
i結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基(例えばアルキ
ル基やアリール基)やフルオロ基を用いても良い。また、有機基はフルオロ基を有してい
ても良い。
【0289】
絶縁層4021の形成法は、特に限定されず、その材料に応じて、スパッタ法、SOG法
、スピンコート、ディップ、スプレー塗布、液滴吐出法(インクジェット法、スクリーン
印刷、オフセット印刷等)、ドクターナイフ、ロールコーター、カーテンコーター、ナイ
フコーター等を用いることができる。絶縁層4021の焼成工程と半導体層のアニールを
兼ねることで効率よく半導体装置を作製することが可能となる。
【0290】
画素電極層4030、対向電極層4031は、酸化タングステンを含むインジウム酸化物
、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、
酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物(以下、ITOと示す。)、
インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する
導電性材料を用いることができる。
【0291】
また、画素電極層4030、対向電極層4031として、導電性高分子(導電性ポリマー
ともいう)を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形
成した画素電極は、シート抵抗が10000Ω/□以下、波長550nmにおける透光率
が70%以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗
率が0.1Ω・cm以下であることが好ましい。
【0292】
導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例え
ば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンま
たはその誘導体、若しくはこれらの2種以上の共重合体などがあげられる。
【0293】
また別途形成された信号線駆動回路4003と、走査線駆動回路4004または画素部4
002に与えられる各種信号及び電位は、FPC4018から供給されている。
【0294】
接続端子電極4015が、液晶素子4013が有する画素電極層4030と同じ導電膜か
ら形成され、端子電極4016は、薄膜トランジスタ4011のソース電極層及びドレイ
ン電極層と同じ導電膜で形成されている。
【0295】
接続端子電極4015は、FPC4018が有する端子と、異方性導電膜4019を介し
て電気的に接続されている。
【0296】
また図12においては、信号線駆動回路4003を別途形成し、第1の基板4001に実
装している例を示しているがこの構成に限定されない。走査線駆動回路を別途形成して実
装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して
実装しても良い。
【0297】
図21は、本明細書に開示する作製方法により作製されるTFT基板2600を用いて半
導体装置として液晶表示モジュールを構成する一例を示している。
【0298】
図21は液晶表示モジュールの一例であり、TFT基板2600と対向基板2601がシ
ール材2602により固着され、その間にTFT等を含む画素部2603、液晶層を含む
表示素子2604、着色層2605が設けられ表示領域を形成している。着色層2605
はカラー表示を行う場合に必要であり、RGB方式の場合は、赤、緑、青の各色に対応し
た着色層が各画素に対応して設けられている。TFT基板2600と対向基板2601の
外側には偏光板2606、偏光板2607、拡散板2613が配設されている。光源は冷
陰極管2610と反射板2611により構成され、回路基板2612は、フレキシブル配
線基板2609によりTFT基板2600の配線回路部2608と接続され、コントロー
ル回路や電源回路などの外部回路が組みこまれている。また偏光板と、液晶層との間に位
相差板を有した状態で積層してもよい。
【0299】
液晶表示モジュールには、TN(Twisted Nematic)モード、IPS(I
n−Plane−Switching)モード、FFS(Fringe Field S
witching)モード、MVA(Multi−domain Vertical A
lignment)モード、PVA(Patterned Vertical Alig
nment)モード、ASM(Axially Symmetric aligned
Micro−cell)モード、OCB(Optical Compensated B
irefringence)モード、FLC(Ferroelectric Liqui
d Crystal)モード、AFLC(AntiFerroelectric Liq
uid Crystal)モードなどを用いることができる。
【0300】
以上の工程により、半導体装置として信頼性の高い液晶表示パネルを作製することができ
る。
【0301】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
【0302】
(実施の形態8)
【0303】
半導体装置の一形態として電子ペーパーの例を示す。
【0304】
スイッチング素子と電気的に接続する素子を利用して電子インクを駆動させる電子ペーパ
ーに用いてもよい。電子ペーパーは、電気泳動表示装置(電気泳動ディスプレイ)とも呼
ばれており、紙と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とす
ることが可能という利点を有している。
【0305】
電気泳動ディスプレイは、様々な形態が考えられ得るが、プラスの電荷を有する第1の粒
子と、マイナスの電荷を有する第2の粒子とを含むマイクロカプセルが溶媒または溶質に
複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロ
カプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示す
るものである。なお、第1の粒子または第2の粒子は染料を含み、電界がない場合におい
て移動しないものである。また、第1の粒子の色と第2の粒子の色は異なるもの(無色を
含む)とする。
【0306】
このように、電気泳動ディスプレイは、誘電定数の高い物質が高い電界領域に移動する、
いわゆる誘電泳動的効果を利用したディスプレイである。なお、電気泳動ディスプレイは
、液晶表示装置には必要な偏光板は必要ない。
【0307】
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、こ
の電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また
、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
【0308】
また、アクティブマトリクス基板上に適宜、二つの電極の間に挟まれるように上記マイク
ロカプセルを複数配置すればアクティブマトリクス型の表示装置が完成し、マイクロカプ
セルに電界を印加すれば表示を行うことができる。例えば、実施の形態1又は2の薄膜ト
ランジスタによって得られるアクティブマトリクス基板を用いることができる。
【0309】
なお、マイクロカプセル中の第1の粒子および第2の粒子は、導電体材料、絶縁体材料、
半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレク
トロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を
用いればよい。
【0310】
図20は、半導体装置の例としてアクティブマトリクス型の電子ペーパーを示す。半導体
装置に用いられる薄膜トランジスタ581としては、実施の形態1で示す薄膜トランジス
タと同様に作製でき、酸化物半導体層を含む信頼性の高い薄膜トランジスタである。また
、実施の形態2乃至4で示す薄膜トランジスタも本実施の薄膜トランジスタ581として
適用することもできる。
【0311】
図20の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイス
トボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層であ
る第1の電極層及び第2の電極層の間に配置し、第1の電極層及び第2の電極層に電位差
を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。
【0312】
基板580上に形成された薄膜トランジスタ581はボトムゲート構造の薄膜トランジス
タであり、絶縁層583に覆われている。薄膜トランジスタ581のソース電極層又はド
レイン電極層は第1の電極層587と、絶縁層583及び絶縁層585に形成する開口で
接しており電気的に接続している。第1の電極層587と基板596上に形成された第2
の電極層588との間には、黒色領域590a及び白色領域590bを有し、周りに液体
で満たされているキャビティ594を含む球形粒子589が設けられており、球形粒子5
89の周囲は樹脂等の充填材595で充填されている。第1の電極層587が画素電極に
相当し、第2の電極層588が共通電極に相当する。第2の電極層588は、薄膜トラン
ジスタ581と同一基板上に設けられる共通電位線と電気的に接続される。共通接続部を
用いて、一対の基板間に配置される導電性粒子を介して第2の電極層588と共通電位線
とを電気的に接続することができる。
【0313】
また、ツイストボールの代わりに、電気泳動素子を用いることも可能である。透明な液体
と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径10μm〜20
0μm程度のマイクロカプセルを用いる。第1の電極層と第2の電極層との間に設けられ
るマイクロカプセルは、第1の電極層と第2の電極層によって、電場が与えられると、白
い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することができる。この
原理を応用した表示素子が電気泳動表示素子であり、電気泳動表示素子を用いたデバイス
は一般的に電子ペーパーとよばれている。電気泳動表示素子は、液晶表示素子に比べて反
射率が高いため、補助ライトは不要であり、また消費電力が小さく、薄暗い場所でも表示
部を認識することが可能である。また、表示部に電源が供給されない場合であっても、一
度表示した像を保持することが可能であるため、電波発信源から表示機能付き半導体装置
(単に表示装置、又は表示装置を具備する半導体装置ともいう)を遠ざけた場合であって
も、表示された像を保存しておくことが可能となる。
【0314】
以上の工程により、半導体装置として信頼性の高い電子ペーパーを作製することができる

【0315】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
【0316】
(実施の形態9)
半導体装置として発光表示装置の例を示す。表示装置の有する表示素子としては、ここで
はエレクトロルミネッセンスを利用する発光素子を用いて示す。エレクトロルミネッセン
スを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって
区別され、一般的に、前者は有機EL素子、後者は無機EL素子と呼ばれている。
【0317】
有機EL素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア(電子および正孔)が再結合することにより、発光性の有機化合物が励起状態を形成
し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよう
な発光素子は、電流励起型の発光素子と呼ばれる。
【0318】
無機EL素子は、その素子構成により、分散型無機EL素子と薄膜型無機EL素子とに分
類される。分散型無機EL素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−ア
クセプター再結合型発光である。薄膜型無機EL素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。なお、ここでは、発光素子として有機EL素子を用いて説明す
る。
【0319】
図14は、半導体装置の例としてデジタル時間階調駆動を適用可能な画素構成の一例を示
す図である。
【0320】
デジタル時間階調駆動を適用可能な画素の構成及び画素の動作について説明する。ここで
は酸化物半導体層をチャネル形成領域に用いるnチャネル型のトランジスタを1つの画素
に2つ用いる例を示す。
【0321】
画素6400は、スイッチング用トランジスタ6401、発光素子駆動用トランジスタ6
402、発光素子6404及び容量素子6403を有している。スイッチング用トランジ
スタ6401はゲートが走査線6406に接続され、第1電極(ソース電極及びドレイン
電極の一方)が信号線6405に接続され、第2電極(ソース電極及びドレイン電極の他
方)が発光素子駆動用トランジスタ6402のゲートに接続されている。発光素子駆動用
トランジスタ6402は、ゲートが容量素子6403を介して電源線6407に接続され
、第1電極が電源線6407に接続され、第2電極が発光素子6404の第1電極(画素
電極)に接続されている。発光素子6404の第2電極は共通電極6408に相当する。
共通電極6408は、同一基板上に形成される共通電位線と電気的に接続される。
【0322】
なお、発光素子6404の第2電極(共通電極6408)には低電源電位が設定されてい
る。なお、低電源電位とは、電源線6407に設定される高電源電位を基準にして低電源
電位<高電源電位を満たす電位であり、低電源電位としては例えばGND、0Vなどが設
定されていても良い。この高電源電位と低電源電位との電位差を発光素子6404に印加
して、発光素子6404に電流を流して発光素子6404を発光させるため、高電源電位
と低電源電位との電位差が発光素子6404の順方向しきい値電圧以上となるようにそれ
ぞれの電位を設定する。なお、共通電極6408に高電源電位、電源線6407に低電源
電位が設定されていても良い。その場合、発光素子6404に流れる電流が逆になるため
、発光素子6404の構成を適宜変更してもよい。
【0323】
なお、容量素子6403は発光素子駆動用トランジスタ6402のゲート容量を代用して
省略することも可能である。発光素子駆動用トランジスタ6402のゲート容量について
は、チャネル領域とゲート電極との間で容量が形成されていてもよい。
【0324】
ここで、電圧入力電圧駆動方式の場合には、発光素子駆動用トランジスタ6402のゲー
トには、発光素子駆動用トランジスタ6402が十分にオンするか、オフするかの二つの
状態となるようなビデオ信号を入力する。つまり、発光素子駆動用トランジスタ6402
は線形領域で動作させる。発光素子駆動用トランジスタ6402は線形領域で動作させる
ため、電源線6407の電圧よりも高い電圧を発光素子駆動用トランジスタ6402のゲ
ートにかける。なお、信号線6405には、(電源線電圧+発光素子駆動用トランジスタ
6402のVth)以上の電圧をかける。
【0325】
また、デジタル時間階調駆動に代えて、アナログ階調駆動を行う場合、信号の入力を異な
らせることで、図14と同じ画素構成を用いることができる。
【0326】
アナログ階調駆動を行う場合、発光素子駆動用トランジスタ6402のゲートに発光素子
6404の順方向電圧+発光素子駆動用トランジスタ6402のVth以上の電圧をかけ
る。発光素子6404の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少
なくとも順方向しきい値電圧を含む。なお、発光素子駆動用トランジスタ6402が飽和
領域で動作するようなビデオ信号を入力することで、発光素子6404に電流を流すこと
ができる。発光素子駆動用トランジスタ6402を飽和領域で動作させるため、電源線6
407の電位は、発光素子駆動用トランジスタ6402のゲート電位よりも高くする。ビ
デオ信号をアナログとすることで、発光素子6404にビデオ信号に応じた電流を流し、
アナログ階調駆動を行うことができる。
【0327】
なお、図14に示す画素構成は、これに限定されない。例えば、図14に示す画素に新た
にスイッチ、抵抗素子、容量素子、トランジスタ又は論理回路などを追加してもよい。
【0328】
次に、発光素子の構成について、図15を用いて説明する。ここでは、発光素子駆動用T
FTがn型であり、また発光素子の有する2つの電極について、上層の電極を陽極、下層
の電極を陰極とした場合を例に挙げて、画素の断面構造について説明する。図15(A)
(B)(C)の半導体装置に用いられる発光素子駆動用TFTであるTFT7001、7
011、7021は、実施の形態1で示す画素に配置される薄膜トランジスタと同様に作
製でき、酸化物半導体層を含む信頼性の高い薄膜トランジスタである。また、実施の形態
2乃至4で示す画素に配置される薄膜トランジスタをTFT7001、7011、702
1として適用することもできる。
【0329】
発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そ
して、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取
り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対
側の面から発光を取り出す両面射出構造の発光素子があり、画素構成はどの射出構造の発
光素子にも適用することができる。
【0330】
上面射出構造の発光素子について図15(A)を用いて説明する。
【0331】
図15(A)に、発光素子駆動用TFTであるTFT7001がn型で、発光素子700
2から発せられる光が陽極7005側に抜ける場合の、画素の断面図を示す。図15(A
)では、発光素子7002の陰極7003と発光素子駆動用TFTであるTFT7001
が電気的に接続されており、陰極7003上に発光層7004、陽極7005が順に積層
されている。陰極7003は仕事関数が小さく、なおかつ光を反射する導電膜であれば様
々の材料を用いることができる。例えば、Ca、Al、MgAg、AlLi等が望ましい
。そして発光層7004は、単数の層で構成されていても、複数の層が積層されるように
構成されていてもどちらでも良い。複数の層で構成されている場合、陰極7003上に電
子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれ
らの層を全て設ける必要はない。陽極7005は光を透過する透光性を有する導電性材料
を用いて形成し、例えば酸化タングステンを含むインジウム酸化物、酸化タングステンを
含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むイン
ジウム錫酸化物、インジウム錫酸化物(以下、ITOと示す。)、インジウム亜鉛酸化物
、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電膜を用いても良い

【0332】
また、陰極7003と隣り合う画素の陰極7008の間に、それぞれの端部を覆って隔壁
7009を設ける。隔壁7009は、ポリイミド、アクリル、ポリアミド、エポキシ等の
有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。隔壁7009は、
特に感光性の樹脂材料を用い、隔壁7009の側面が連続した曲率を持って形成される傾
斜面となるように形成することが好ましい。隔壁7009として感光性の樹脂材料を用い
る場合、レジストマスクを形成する工程を省略することができる。
【0333】
陰極7003及び陽極7005で発光層7004を挟んでいる領域が発光素子7002に
相当する。図15(A)に示した画素の場合、発光素子7002から発せられる光は、矢
印で示すように陽極7005側に射出する。
【0334】
次に、下面射出構造の発光素子について図15(B)を用いて説明する。発光素子駆動用
TFT7011がn型で、発光素子7012から発せられる光が陰極7013側に射出す
る場合の、画素の断面図を示す。図15(B)では、発光素子駆動用TFT7011と電
気的に接続された透光性を有する導電膜7017上に、発光素子7012の陰極7013
が成膜されており、陰極7013上に発光層7014、陽極7015が順に積層されてい
る。なお、陽極7015が透光性を有する場合、陽極7015上を覆うように、光を反射
または遮蔽するための遮蔽膜7016が成膜されていてもよい。陰極7013は、図15
(A)の場合と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることが
できる。ただしその膜厚は、光を透過する程度(好ましくは、5nm〜30nm程度)と
する。例えば20nmの膜厚を有するアルミニウム膜を、陰極7013として用いること
ができる。そして発光層7014は、図15(A)と同様に、単数の層で構成されていて
も、複数の層が積層されるように構成されていてもどちらでも良い。陽極7015は光を
透過する必要はないが、図15(A)と同様に、透光性を有する導電性材料を用いて形成
することができる。そして遮蔽膜7016は、例えば光を反射する金属等を用いることが
できるが、金属膜に限定されない。例えば黒の顔料を添加した樹脂等を用いることもでき
る。
【0335】
また、導電膜7017と隣り合う画素の導電膜7018の間に、それぞれの端部を覆って
隔壁7019を設ける。隔壁7019は、ポリイミド、アクリル、ポリアミド、エポキシ
等の有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。隔壁7019
は、特に感光性の樹脂材料を用い、隔壁7019の側面が連続した曲率を持って形成され
る傾斜面となるように形成することが好ましい。隔壁7019として感光性の樹脂材料を
用いる場合、レジストマスクを形成する工程を省略することができる。
【0336】
陰極7013及び陽極7015で、発光層7014を挟んでいる領域が発光素子7012
に相当する。図15(B)に示した画素の場合、発光素子7012から発せられる光は、
矢印で示すように陰極7013側に射出する。
【0337】
次に、両面射出構造の発光素子について、図15(C)を用いて説明する。図15(C)
では、発光素子駆動用TFT7021と電気的に接続された透光性を有する導電膜702
7上に、発光素子7022の陰極7023が成膜されており、陰極7023上に発光層7
024、陽極7025が順に積層されている。陰極7023は、図15(A)の場合と同
様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしそ
の膜厚は、光を透過する程度とする。例えば20nmの膜厚を有するAlを、陰極702
3として用いることができる。そして発光層7024は、図15(A)と同様に、単数の
層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。
陽極7025は、図15(A)と同様に、光を透過する透光性を有する導電性材料を用い
て形成することができる。
【0338】
また、導電膜7027と隣り合う画素の導電膜7028の間に、それぞれの端部を覆って
隔壁7029を設ける。隔壁7029は、ポリイミド、アクリル、ポリアミド、エポキシ
等の有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。隔壁7029
は、特に感光性の樹脂材料を用い、隔壁7029の側面が連続した曲率を持って形成され
る傾斜面となるように形成することが好ましい。隔壁7029として感光性の樹脂材料を
用いる場合、レジストマスクを形成する工程を省略することができる。
【0339】
陰極7023と、発光層7024と、陽極7025とが重なっている部分が発光素子70
22に相当する。図15(C)に示した画素の場合、発光素子7022から発せられる光
は、矢印で示すように陽極7025側と陰極7023側の両方に射出する。
【0340】
なお、ここでは、発光素子として有機EL素子について述べたが、発光素子として無機E
L素子を設けることも可能である。
【0341】
なお、発光素子の駆動を制御する薄膜トランジスタ(発光素子駆動用TFT)と発光素子
が電気的に接続されている例を示したが、発光素子駆動用TFTと発光素子との間に電流
制御用TFTが接続されている構成であってもよい。
【0342】
なお半導体装置は、図15に示した構成に限定されるものではなく、本明細書に開示する
技術的思想に基づく各種の変形が可能である。
【0343】
次に、半導体装置の一形態に相当する発光表示パネル(発光パネルともいう)の外観及び
断面について、図13を用いて説明する。図13(A)は、第1の基板上に形成された薄
膜トランジスタ及び発光素子を、第2の基板との間にシール材によって封止した、パネル
の平面図であり、図13(B)は、図13(A)のH−Iにおける断面図に相当する。
【0344】
第1の基板4501上に設けられた画素部4502、信号線駆動回路4503a、450
3b、及び走査線駆動回路4504a、4504bを囲むようにして、シール材4505
が設けられている。また画素部4502、信号線駆動回路4503a、4503b、及び
走査線駆動回路4504a、4504bの上に第2の基板4506が設けられている。よ
って画素部4502、信号線駆動回路4503a、4503b、及び走査線駆動回路45
04a、4504bは、第1の基板4501とシール材4505と第2の基板4506と
によって、充填材4507と共に密封されている。このように外気に曝されないように気
密性が高く、脱ガスの少ない保護フィルム(貼り合わせフィルム、紫外線硬化樹脂フィル
ム等)やカバー材でパッケージング(封入)することが好ましい。
【0345】
また第1の基板4501上に設けられた画素部4502、信号線駆動回路4503a、4
503b、及び走査線駆動回路4504a、4504bは、薄膜トランジスタを複数有し
ており、図13(B)では、画素部4502に含まれる薄膜トランジスタ4510と、信
号線駆動回路4503aに含まれる薄膜トランジスタ4509とを例示している。
【0346】
薄膜トランジスタ4509、4510は、実施の形態1又は2で示した酸化物半導体層を
含む信頼性の高い薄膜トランジスタを適用することができる。駆動回路に配置される薄膜
トランジスタ4509としては、実施の形態1又は2で示した薄膜トランジスタ141、
143、画素に配置される薄膜トランジスタ4510としては、薄膜トランジスタ142
、144を用いることができる。本実施の形態において、薄膜トランジスタ4509、4
510はnチャネル型薄膜トランジスタである。
【0347】
絶縁層4544上において駆動回路用の薄膜トランジスタ4509の酸化物半導体層のチ
ャネル形成領域と重なる位置にバックゲート電極4540が設けられている。バックゲー
ト電極4540を酸化物半導体層のチャネル形成領域と重なる位置に設けることによって
、BT試験前後における薄膜トランジスタ4509のしきい値電圧の変化量を低減するこ
とができる。また、バックゲート電極4540は、電位が薄膜トランジスタ4509のゲ
ート電極層と同じでもよいし、異なっていても良く、第2のゲート電極層として機能させ
ることもできる。また、バックゲート電極4540の電位がGND、0V、或いはフロー
ティング状態であってもよい。
【0348】
薄膜トランジスタ4509は、チャネル保護層として絶縁層4541が形成され、薄膜ト
ランジスタ4510はチャネル保護層として絶縁層4542が形成されている。絶縁層4
541、4542は実施の形態1で示したチャネル保護層116、216と同様な材料及
び方法で形成すればよい。また、薄膜トランジスタの表面凹凸を低減するため平坦化絶縁
膜として機能する絶縁層4544で覆う構成となっている。ここでは、絶縁層4541、
4542として、実施の形態1に例示したスパッタ法により酸化珪素膜を形成する。
【0349】
また、薄膜トランジスタ4509、4510上には保護絶縁層4543が形成されている
。保護絶縁層4543は実施の形態1で示した保護絶縁膜107と同様な材料及び方法で
形成することができる。ここでは、保護絶縁層4543として、PCVD法により窒化珪
素膜を形成する。
【0350】
また、平坦化絶縁膜として絶縁層4544を形成する。絶縁層4544としては、実施の
形態1で示した第2の保護絶縁膜108と同様な材料及び方法で形成すればよい。ここで
は、絶縁層4544としてアクリルを用いる。
【0351】
また4511は発光素子に相当し、発光素子4511が有する画素電極である第1の電極
層4517は、薄膜トランジスタ4510のソース電極層またはドレイン電極層と電気的
に接続されている。なお発光素子4511の構成は、第1の電極層4517、電界発光層
4512、第2の電極層4513の積層構造であるが、示した構成に限定されない。発光
素子4511から取り出す光の方向などに合わせて、発光素子4511の構成は適宜変え
ることができる。
【0352】
隔壁4520は、有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。
特に感光性の材料を用い、第1の電極層4517上に開口部を形成し、その開口部の側壁
が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
【0353】
電界発光層4512は、単数の層で構成されていても、複数の層が積層されるように構成
されていてもどちらでも良い。
【0354】
発光素子4511に酸素、水素、水分、二酸化炭素等が侵入しないように、第2の電極層
4513及び隔壁4520上に保護膜を形成してもよい。保護膜としては、窒化珪素膜、
窒化酸化珪素膜、DLC膜等を形成することができる。
【0355】
また、信号線駆動回路4503a、4503b、走査線駆動回路4504a、4504b
、または画素部4502に与えられる各種信号及び電位は、FPC4518a、4518
bから供給されている。
【0356】
接続端子電極4515は、発光素子4511が有する第1の電極層4517と同じ導電膜
から形成され、端子電極4516は、薄膜トランジスタ4509が有するソース電極層及
びドレイン電極層と同じ導電膜から形成されている。
【0357】
接続端子電極4515は、FPC4518aが有する端子と、異方性導電膜4519を介
して電気的に接続されている。
【0358】
発光素子4511からの光の取り出し方向に位置する基板には、第2の基板は透光性でな
ければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまた
はアクリルフィルムのような透光性を有する材料を用いる。
【0359】
また、充填材4507としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹
脂または熱硬化樹脂を用いることができ、PVC(ポリビニルクロライド)、アクリル、
ポリイミド、エポキシ樹脂、シリコーン樹脂、PVB(ポリビニルブチラル)またはEV
A(エチレンビニルアセテート)を用いることができる。例えば充填材として窒素を用い
ればよい。
【0360】
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板(楕円偏光板を含む)、
位相差板(λ/4板、λ/2板)、カラーフィルタなどの光学フィルムを適宜設けてもよ
い。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により
反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
【0361】
信号線駆動回路4503a、4503b、及び走査線駆動回路4504a、4504bは
、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜によって形成された駆動回
路で実装されていてもよい。また、信号線駆動回路のみ、或いは一部、又は走査線駆動回
路のみ、或いは一部のみを別途形成して実装しても良く、図13の構成に限定されない。
【0362】
以上の工程により、半導体装置として信頼性の高い発光表示装置(表示パネル)を作製す
ることができる。
【0363】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
【0364】
(実施の形態10)
本明細書に開示する半導体装置は、電子ペーパーとして適用することができる。電子ペー
パーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である
。例えば、電子ペーパーを用いて、電子書籍(電子ブック)、ポスター、電車などの乗り
物の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる
。電子機器の一例を図22に示す。
【0365】
図22は、電子書籍2700の一例を示している。例えば、電子書籍2700は、筐体2
701および筐体2703の2つの筐体で構成されている。筐体2701および筐体27
03は、軸部2711により一体とされており、該軸部2711を軸として開閉動作を行
うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる

【0366】
筐体2701には表示部2705が組み込まれ、筐体2703には表示部2707が組み
込まれている。表示部2705および表示部2707は、続き画面を表示する構成として
もよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とするこ
とで、例えば右側の表示部(図22では表示部2705)に文章を表示し、左側の表示部
(図22では表示部2707)に画像を表示することができる。
【0367】
また、図22では、筐体2701に操作部などを備えた例を示している。例えば、筐体2
701において、電源2721、操作キー2723、スピーカ2725などを備えている
。操作キー2723により、頁を送ることができる。なお、筐体の表示部と同一面にキー
ボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側
面に、外部接続用端子(イヤホン端子、USB端子、またはACアダプタおよびUSBケ
ーブルなどの各種ケーブルと接続可能な端子など)、記録媒体挿入部などを備える構成と
してもよい。さらに、電子書籍2700は、電子辞書としての機能を持たせた構成として
もよい。
【0368】
また、電子書籍2700は、無線で情報を送受信できる構成としてもよい。無線により、
電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすること
も可能である。
【0369】
(実施の形態11)
本明細書に開示する半導体装置は、さまざまな電子機器(遊技機も含む)に適用すること
ができる。電子機器としては、例えば、テレビジョン装置(テレビ、またはテレビジョン
受信機ともいう)、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメ
ラ、デジタルフォトフレーム、携帯電話機(携帯電話、携帯電話装置ともいう)、携帯型
ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられ
る。
【0370】
図23(A)は、テレビジョン装置9600の一例を示している。テレビジョン装置96
00は、筐体9601に表示部9603が組み込まれている。表示部9603により、映
像を表示することが可能である。また、ここでは、スタンド9605により筐体9601
を支持した構成を示している。
【0371】
テレビジョン装置9600の操作は、筐体9601が備える操作スイッチや、別体のリモ
コン操作機9610により行うことができる。リモコン操作機9610が備える操作キー
9609により、チャンネルや音量の操作を行うことができ、表示部9603に表示され
る映像を操作することができる。また、リモコン操作機9610に、当該リモコン操作機
9610から出力する情報を表示する表示部9607を設ける構成としてもよい。
【0372】
なお、テレビジョン装置9600は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向(送信者から受信者)または双方向
(送信者と受信者間、あるいは受信者間同士など)の情報通信を行うことも可能である。
【0373】
図23(B)は、デジタルフォトフレーム9700の一例を示している。例えば、デジタ
ルフォトフレーム9700は、筐体9701に表示部9703が組み込まれている。表示
部9703は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影
した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
【0374】
なお、デジタルフォトフレーム9700は、操作部、外部接続用端子(USB端子、US
Bケーブルなどの各種ケーブルと接続可能な端子など)、記録媒体挿入部などを備える構
成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に
備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレーム9700
の記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して
画像データを取り込み、取り込んだ画像データを表示部9703に表示させることができ
る。
【0375】
また、デジタルフォトフレーム9700は、無線で情報を送受信できる構成としてもよい
。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
【0376】
図24(A)は携帯型遊技機であり、筐体9881と筐体9891の2つの筐体で構成さ
れており、連結部9893により、開閉可能に連結されている。筐体9881には表示部
9882が組み込まれ、筐体9891には表示部9883が組み込まれている。また、図
24(A)に示す携帯型遊技機は、その他、スピーカ部9884、記録媒体挿入部988
6、LEDランプ9890、入力手段(操作キー9885、接続端子9887、センサ9
888(力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、
化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振
動、におい又は赤外線を測定する機能を含むもの)、マイクロフォン9889)等を備え
ている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも本明細書
に開示する半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構成
とすることができる。図24(A)に示す携帯型遊技機は、記録媒体に記録されているプ
ログラム又はデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信
を行って情報を共有する機能を有する。なお、図24(A)に示す携帯型遊技機が有する
機能はこれに限定されず、様々な機能を有することができる。
【0377】
図24(B)は大型遊技機であるスロットマシン9900の一例を示している。スロット
マシン9900は、筐体9901に表示部9903が組み込まれている。また、スロット
マシン9900は、その他、スタートレバーやストップスイッチなどの操作手段、コイン
投入口、スピーカなどを備えている。もちろん、スロットマシン9900の構成は上述の
ものに限定されず、少なくとも本明細書に開示する半導体装置を備えた構成であればよく
、その他付属設備が適宜設けられた構成とすることができる。
【0378】
図25(A)は携帯型のコンピュータの一例を示す斜視図である。
【0379】
図25(A)の携帯型のコンピュータは、上部筐体9301と下部筐体9302とを接続
するヒンジユニットを閉状態として表示部9303を有する上部筐体9301と、キーボ
ード9304を有する下部筐体9302とを重ねた状態とすることができ、持ち運ぶこと
が便利であるとともに、使用者がキーボード入力する場合には、ヒンジユニットを開状態
として、表示部9303を見て入力操作を行うことができる。
【0380】
また、下部筐体9302はキーボード9304の他に入力操作を行うポインティングデバ
イス9306を有する。また、表示部9303をタッチ入力パネルとすれば、表示部の一
部に触れることで入力操作を行うこともできる。また、下部筐体9302はCPUやハー
ドディスク等の演算機能部を有している。また、下部筐体9302は他の機器、例えばU
SBの通信規格に準拠した通信ケーブルが差し込まれる外部接続ポート9305を有して
いる。
【0381】
上部筐体9301には更に上部筐体9301内部にスライドさせて収納可能な表示部93
07を有しており、広い表示画面を実現することができる。また、収納可能な表示部93
07の画面の向きを使用者は調節できる。また、収納可能な表示部9307をタッチ入力
パネルとすれば、収納可能な表示部の一部に触れることで入力操作を行うこともできる。
【0382】
表示部9303または収納可能な表示部9307は、液晶表示パネル、有機発光素子また
は無機発光素子などの発光表示パネルなどの映像表示装置を用いる。
【0383】
また、図25(A)の携帯型のコンピュータは、受信機などを備えた構成として、テレビ
放送を受信して映像を表示部または表示部に表示することができる。また、上部筐体93
01と下部筐体9302とを接続するヒンジユニットを閉状態としたまま、表示部930
7をスライドさせて画面全面を露出させ、画面角度を調節して使用者がテレビ放送を見る
こともできる。この場合には、ヒンジユニットを開状態として表示部9303を表示させ
ず、さらにテレビ放送を表示するだけの回路の起動のみを行うため、最小限の消費電力と
することができ、バッテリー容量の限られている携帯型のコンピュータにおいて有用であ
る。
【0384】
また、図25(B)は、腕時計のように使用者の腕に装着可能な形態を有している携帯電
話の一例を示す斜視図である。
【0385】
この携帯電話は、少なくとも電話機能を有する通信装置及びバッテリーを有する本体、本
体を腕に装着するためのバンド部9204、腕に対するバンド部の固定状態を調節する調
節部9205、表示部9201、スピーカ9207、及びマイク9208から構成されて
いる。
【0386】
また、本体は、操作スイッチ9203を有し、電源入力スイッチや、表示切り替えスイッ
チや、撮像開始指示スイッチの他、例えばボタンを押すとインタネット用のプログラムが
起動されるなど、各ファンクションを対応づけることができる。
【0387】
この携帯電話の入力操作は、表示部9201に指や入力ペンなどで触れること、又は操作
スイッチ9203の操作、またはマイク9208への音声入力により行われる。なお、図
25(B)では、表示部9201に表示された表示ボタン9202を図示しており、指な
どで触れることにより入力を行うことができる。
【0388】
また、本体は、撮影レンズを通して結像される被写体像を電子画像信号に変換する撮像手
段を有するカメラ部9206を有する。なお、特にカメラ部は設けなくともよい。
【0389】
また、図25(B)に示す携帯電話は、テレビ放送の受信機などを備えた構成として、テ
レビ放送を受信して映像を表示部9201に表示することができ、さらにメモリなどの記
憶装置などを備えた構成として、テレビ放送をメモリに録画できる。また、図25(B)
に示す携帯電話は、GPSなどの位置情報を収集できる機能を有していてもよい。
【0390】
表示部9201は、液晶表示パネル、有機発光素子または無機発光素子などの発光表示パ
ネルなどの映像表示装置を用いる。図25(B)に示す携帯電話は、小型、且つ、軽量で
あるため、バッテリー容量の限られており、表示部9201に用いる表示装置は低消費電
力で駆動できるパネルを用いることが好ましい。
【0391】
なお、図25(B)では”腕”に装着するタイプの電子機器を図示したが、特に限定され
ず、携行できる形状を有しているものであればよい。
【0392】
(実施の形態12)
本実施の形態では、半導体装置の一形態として、実施の形態1乃至5で示す薄膜トランジ
スタを有する表示装置の例を図26乃至図39を用いて説明する。本実施の形態は、表示
素子として液晶素子を用いた液晶表示装置の例を図26乃至図39を用いて説明する。図
26乃至図39の液晶表示装置に用いられるTFT628、629は、実施の形態1乃至
5で示す薄膜トランジスタを適用することができ、実施の形態1乃至5で示す工程で同様
に作製できる電気特性及び信頼性の高い薄膜トランジスタである。TFT628はチャネ
ル保護層608を、TFT629はチャネル保護層611をそれぞれ有し、酸化物半導体
層をチャネル形成領域とする逆スタガ薄膜トランジスタである。
【0393】
はじめにVA(Vertical Alignment)型の液晶表示装置について示す
。VA型の液晶表示装置とは、液晶表示パネルの液晶分子の配列を制御する方式の一種で
ある。VA型の液晶表示装置は、電圧が印加されていないときにパネル面に対して液晶分
子が垂直方向を向く方式である。本実施の形態では、特に画素(ピクセル)をいくつかの
領域(サブピクセル)に分け、それぞれ別の方向に分子を倒すよう工夫されている。これ
をマルチドメイン化あるいはマルチドメイン設計という。以下の説明では、マルチドメイ
ン設計が考慮された液晶表示装置について説明する。
【0394】
図27及び図28は、それぞれ画素電極及び対向電極を示している。なお、図27は画素
電極が形成される基板側の平面図であり、図中に示す切断線E−Fに対応する断面構造を
図26に表している。また、図28は対向電極が形成される基板側の平面図である。以下
の説明ではこれらの図を参照して説明する。
【0395】
図26は、TFT628とそれに接続する画素電極層624、及び保持容量部630が形
成された基板600と、対向電極層640等が形成される対向基板601とが重ね合わせ
られ、液晶が注入された状態を示している。
【0396】
対向基板601には、着色膜636、対向電極層640が形成され、対向電極層640上
に突起644が形成されている。画素電極層624上には配向膜648が形成され、同様
に対向電極層640及び突起644上にも配向膜646が形成されている。基板600と
対向基板601の間に液晶層650が形成されている。
【0397】
基板600上には、TFT628とそれに接続する画素電極層624、及び保持容量部6
30が形成される。画素電極層624は、TFT628、配線616、及び保持容量部6
30を覆う絶縁膜620、絶縁膜620を覆う絶縁膜622をそれぞれ貫通するコンタク
トホール623で、配線618と接続する。TFT628は実施の形態1乃至5で示す薄
膜トランジスタを適宜用いることができる。また、保持容量部630は、TFT628の
ゲート配線602と同時に形成した第1の容量配線604と、ゲート絶縁膜606と、配
線616、618と同時に形成した第2の容量配線617で構成される。
【0398】
画素電極層624と液晶層650と対向電極層640が重なり合うことで、液晶素子が形
成されている。
【0399】
図27に基板600上の構造を示す。画素電極層624は実施の形態1で示した材料を用
いて形成する。画素電極層624にはスリット625を設ける。スリット625は液晶の
配向を制御するためのものである。
【0400】
図27に示すTFT629とそれに接続する画素電極層626及び保持容量部631は、
それぞれTFT628、画素電極層624及び保持容量部630と同様に形成することが
できる。TFT628とTFT629は共に配線616と接続している。この液晶表示パ
ネルの画素(ピクセル)は、画素電極層624と画素電極層626により構成されている
。画素電極層624と画素電極層626はサブピクセルである。
【0401】
図28に対向基板側の平面構造を示す。遮光膜632上に対向電極層640が形成されて
いる。対向電極層640は、画素電極層624と同様の材料を用いて形成することが好ま
しい。対向電極層640上には液晶の配向を制御する突起644が形成されている。なお
、図28に基板600上に形成される画素電極層624及び画素電極層626を破線で示
し、対向電極層640と、画素電極層624及び画素電極層626が重なり合って配置さ
れている様子を示している。
【0402】
この画素構造の等価回路を図29に示す。TFT628とTFT629は、共にゲート配
線602、配線616と接続している。この場合、容量配線604と容量配線605の電
位を異ならせることで、液晶素子651と液晶素子652の動作を異ならせることができ
る。すなわち、容量配線604と容量配線605の電位を個別に制御することにより液晶
の配向を精密に制御して視野角を広げている。
【0403】
スリット625を設けた画素電極層624に電圧を印加すると、スリット625の近傍に
は電界の歪み(斜め電界)が発生する。このスリット625と、対向基板601側の突起
644とを交互に咬み合うように配置することで、斜め電界を効果的に発生させて液晶の
配向を制御することで、液晶が配向する方向を場所によって異ならせている。すなわち、
マルチドメイン化して液晶表示パネルの視野角を広げている。
【0404】
次に、上記とは異なるVA型の液晶表示装置について、図30乃至図33を用いて説明す
る。
【0405】
図30と図31は、VA型液晶表示パネルの画素構造を示している。図31は基板600
の平面図であり、図中に示す切断線Y−Zに対応する断面構造を図30に表している。
【0406】
この画素構造は、一つの画素に複数の画素電極が有り、それぞれの画素電極にTFTが接
続されている。各TFTは、異なるゲート信号で駆動されるように構成されている。すな
わち、マルチドメイン設計された画素において、個々の画素電極に印加する信号を、独立
して制御する構成を有している。
【0407】
画素電極層624は、絶縁膜622をそれぞれ貫通するコンタクトホール623において
、配線618でTFT628と接続している。また、画素電極層626は絶縁膜622を
それぞれ貫通するコンタクトホール627において、配線619でTFT629と接続し
ている。TFT628のゲート配線602と、TFT629のゲート配線603には、異
なるゲート信号を与えることができるように分離されている。一方、データ線として機能
する配線616は、TFT628とTFT629で共通に用いられている。TFT628
とTFT629は実施の形態1乃至5で示す薄膜トランジスタを適宜用いることができる
。なお、ゲート配線602、ゲート配線603及び容量配線690上にはゲート絶縁膜6
06が形成されている。
【0408】
画素電極層624と画素電極層626の形状は異なっており、V字型に広がる画素電極層
624の外側を囲むように画素電極層626が形成されている。画素電極層624と画素
電極層626に印加する電圧を、TFT628及びTFT629により異ならせることで
、液晶の配向を制御している。この画素構造の等価回路を図33に示す。TFT628は
ゲート配線602と接続し、TFT629はゲート配線603と接続している。また、T
FT628とTFT629は、共に配線616と接続している。ゲート配線602とゲー
ト配線603に異なるゲート信号を与えることで、液晶素子651と液晶素子652の動
作を異ならせることができる。すなわち、TFT628とTFT629の動作を個別に制
御することにより、液晶素子651と液晶素子652の液晶の配向を精密に制御して視野
角を広げることができる。
【0409】
対向基板601には、着色膜636、対向電極層640が形成されている。また、着色膜
636と対向電極層640の間には平坦化膜637が形成され、液晶の配向乱れを防いで
いる。図32に対向基板側の平面構造を示す。対向電極層640は異なる画素間で共通化
されている電極であるが、スリット641が形成されている。このスリット641と、画
素電極層624及び画素電極層626側のスリット625とを交互に咬み合うように配置
することで、斜め電界を効果的に発生させて液晶の配向を制御することができる。これに
より、液晶が配向する方向を場所によって異ならせることができ、視野角を広げている。
なお、図32に基板600上に形成される画素電極層624及び画素電極層626を破線
で示し、対向電極層640と、画素電極層624及び画素電極層626が重なり合って配
置されている様子を示している。
【0410】
画素電極層624及び画素電極層626上には配向膜648が形成され、同様に対向電極
層640上にも配向膜646が形成されている。基板600と対向基板601の間に液晶
層650が形成されている。また、画素電極層624と液晶層650と対向電極層640
が重なり合うことで、第1の液晶素子が形成されている。また、画素電極層626と液晶
層650と対向電極層640が重なり合うことで、第2の液晶素子が形成されている。図
30乃至図33で説明する表示パネルの画素構造は、一画素に第1の液晶素子と第2の液
晶素子が設けられたマルチドメイン構造となっている。
【0411】
次に、横電界方式の液晶表示装置について示す。横電界方式は、セル内の液晶分子に対し
て水平方向に電界を加えることで液晶を駆動して階調表現する方式である。この方式によ
れば、視野角を約180度にまで広げることができる。以下の説明では、横電界方式を採
用する液晶表示装置について説明する。
【0412】
図34は、電極層607、TFT628、TFT628に接続する画素電極層624が形
成された基板600と、対向基板601を重ね合わせ、液晶を注入した状態を示している
。対向基板601には、着色膜636、平坦化膜637などが形成されている。なお、対
向基板601側に対向電極は設けられていない。また、基板600と対向基板601の間
に、配向膜646と配向膜648を介して液晶層650が形成されている。
【0413】
基板600上には、電極層607及び電極層607に接続する容量配線604、並びにT
FT628が形成される。容量配線604はTFT628のゲート配線602と同時に形
成することができる。TFT628としては、実施の形態1乃至5で示した薄膜トランジ
スタを適用することができる。電極層607は、実施の形態1乃至5で示す画素電極層と
同様の材料を用いることができる。また、電極層607は略画素の形状に区画化した形状
で形成する。なお、電極層607及び容量配線604上にはゲート絶縁膜606が形成さ
れる。
【0414】
TFT628の配線616、配線618がゲート絶縁膜606上に形成される。配線61
6は液晶表示パネルにおいてビデオ信号をのせるデータ線であり一方向に伸びる配線であ
ると同時に、TFT628のソース領域又はドレイン領域と接続し、ソース及びドレイン
の一方の電極となる。配線618はソース及びドレインの他方の電極となり、画素電極層
624と接続する配線である。
【0415】
配線616、配線618上に絶縁膜620が形成される。また、絶縁膜620上には、絶
縁膜620に形成されるコンタクトホールにおいて、配線618に接続する画素電極層6
24が形成される。画素電極層624は実施の形態1で示した画素電極と同様の材料を用
いて形成する。
【0416】
このようにして、基板600上にTFT628とそれに接続する画素電極層624が形成
される。なお、保持容量は電極層607と画素電極層624の間で形成している。
【0417】
図35は、画素電極の構成を示す平面図である。図35に示す切断線O−Pに対応する断
面構造を図34に表している。画素電極層624にはスリット625が設けられる。スリ
ット625は液晶の配向を制御するためのものである。この場合、電界は電極層607と
画素電極層624の間で発生する。電極層607と画素電極層624の間にはゲート絶縁
膜606が形成されているが、ゲート絶縁膜606の厚さは50〜200nmであり、2
〜10μmである液晶層の厚さと比較して十分薄いので、実質的に基板600と平行な方
向(水平方向)に電界が発生する。この電界により液晶の配向が制御される。この基板と
略平行な方向の電界を利用して液晶分子を水平に回転させる。この場合、液晶分子はどの
状態でも水平であるため、見る角度によるコントラストなどの影響は少なく、視野角が広
がることとなる。また、電極層607と画素電極層624は共に透光性の電極であるので
、開口率を向上させることができる。
【0418】
次に、横電界方式の液晶表示装置の他の一例について示す。
【0419】
図36と図37は、IPS型の液晶表示装置の画素構造を示している。図37は平面図で
あり、図中に示す切断線V−Wに対応する断面構造を図36に表している。以下の説明で
はこの両図を参照して説明する。
【0420】
図36は、TFT628とそれに接続する画素電極層624が形成された基板600と、
対向基板601を重ね合わせ、液晶を注入した状態を示している。対向基板601には着
色膜636、平坦化膜637などが形成されている。なお、対向基板601側に対向電極
は設けられていない。基板600と対向基板601の間に、配向膜646及び配向膜64
8を介して液晶層650が形成されている。
【0421】
基板600上には、共通電位線609、及びTFT628が形成される。共通電位線60
9はTFT628のゲート配線602と同時に形成することができる。TFT628とし
ては、実施の形態1乃至5で示した薄膜トランジスタを適用することができる。
【0422】
TFT628の配線616、配線618がゲート絶縁膜606上に形成される。配線61
6は液晶表示パネルにおいてビデオ信号をのせるデータ線であり一方向に伸びる配線であ
ると同時に、TFT628のソース領域又はドレイン領域と接続し、ソース及びドレイン
の一方の電極となる。配線618はソース及びドレインの他方の電極となり、画素電極層
624と接続する配線である。
【0423】
配線616、配線618上に絶縁膜620が形成される。また、絶縁膜620上には、絶
縁膜620に形成されるコンタクトホール623を介して、配線618に接続する画素電
極層624が形成される。画素電極層624は実施の形態1乃至5で示した画素電極と同
様の材料を用いて形成する。なお、図37に示すように、画素電極層624は、共通電位
線609と同時に形成した櫛形の電極と横電界が発生するように形成される。また、画素
電極層624の櫛歯の部分が共通電位線609と同時に形成した櫛形の電極と交互に咬み
合うように形成される。
【0424】
画素電極層624に印加される電位と共通電位線609の電位との間に電界が生じると、
この電界により液晶の配向が制御される。この基板と略平行な方向の電界を利用して液晶
分子を水平に回転させる。この場合、液晶分子はどの状態でも水平であるため、見る角度
によるコントラストなどの影響は少なく、視野角が広がることとなる。
【0425】
このようにして、基板600上にTFT628とそれに接続する画素電極層624が形成
される。保持容量は共通電位線609と容量電極615の間にゲート絶縁膜606を設け
、それにより形成している。容量電極615と画素電極層624はコンタクトホール63
3を介して接続されている。
【0426】
次に、TN型の液晶表示装置の形態について示す。
【0427】
図38と図39は、TN型の液晶表示装置の画素構造を示している。図39は平面図であ
り、図中に示す切断線K−Lに対応する断面構造を図38に表している。以下の説明では
この両図を参照して説明する。
【0428】
画素電極層624は絶縁膜620に形成されるコンタクトホール623及び配線618を
介してTFT628と接続している。データ線として機能する配線616は、TFT62
8と接続している。TFT628は実施の形態1乃至5に示すTFTのいずれかを適用す
ることができる。
【0429】
画素電極層624は、実施の形態1乃至5で示す画素電極を用いて形成されている。容量
配線604はTFT628のゲート配線602と同時に形成することができる。ゲート配
線602及び容量配線604上にはゲート絶縁膜606が形成される。保持容量は、容量
配線604と容量電極615の間にゲート絶縁膜606を介して形成している。
【0430】
対向基板601には、着色膜636、対向電極層640が形成されている。また、着色膜
636と対向電極層640の間には平坦化膜637が形成され、液晶の配向乱れを防いで
いる。液晶層650は画素電極層624と対向電極層640の間に配向膜648及び配向
膜646を介して形成されている。
【0431】
画素電極層624と液晶層650と対向電極層640が重なり合うことで、液晶素子が形
成されている。
【0432】
また、着色膜636は、基板600側に形成されていても良い。また、基板600の薄膜
トランジスタが形成されている面とは逆の面に偏光板を貼り合わせ、また対向基板601
の対向電極層640が形成されている面とは逆の面に、偏光板を貼り合わせておく。
【0433】
以上の工程により、表示装置として液晶表示装置を作製することができる。本実施の形態
の液晶表示装置は、開口率が高い液晶表示装置である。
【0434】
(実施の形態13)
本実施の形態では、断面から見て酸化物半導体層を窒化物絶縁膜で囲む例を図40に示す
。図40は、酸化物絶縁層416の上面形状及び端部の位置が図1(A)と異なる点、ゲ
ート絶縁層の構成が異なる点以外は同じであるため、同じ箇所の詳細な説明は省略する。
【0435】
駆動回路に配置される薄膜トランジスタ410はチャネルストップ型の薄膜トランジスタ
であり、絶縁表面を有する基板400上に、ゲート電極層411、窒化物絶縁膜からなる
ゲート絶縁層402、少なくとも酸化物半導体層413、第1の低抵抗N型領域414a
、及び第2の低抵抗N型領域414bを有する酸化物半導体層、ソース電極層415a、
及びドレイン電極層415bを含む。また、酸化物半導体層413のチャネル形成領域に
接してチャネル保護層として機能する酸化物絶縁層416が設けられている。
【0436】
また、画素に配置される薄膜トランジスタ420は、薄膜トランジスタ410と同様にチ
ャネルストップ型の薄膜トランジスタであり、ゲート電極層421、窒化物絶縁膜からな
るゲート絶縁層402、酸化物半導体層422、ソース電極層425a及びドレイン電極
層425bを含む。また、酸化物半導体層422のチャネル形成領域に接してチャネル保
護層として機能する酸化物絶縁層426が設けられている。
【0437】
なお、酸化物絶縁層416及び酸化物絶縁層426をフォトリソグラフィ工程で形成する
際に、薄膜トランジスタ410及び薄膜トランジスタ420の外側のゲート絶縁層402
が露出するように加工する。
【0438】
さらに薄膜トランジスタ410及び薄膜トランジスタ420の上面及び側面を覆うように
窒化物絶縁膜からなる保護絶縁層403を形成する。
【0439】
また、ソース電極層415aの下面に接して第1の低抵抗N型領域414aが自己整合的
に形成されている。また、ドレイン電極層405bの下面に接して第2の低抵抗N型領域
414bが自己整合的に形成されている。また、酸化物半導体層413のチャネル形成領
域は、酸化物絶縁層416と接し、且つ膜厚が薄くなっており、第1の低抵抗N型領域4
14a、及び第2の低抵抗N型領域414bよりも高抵抗の領域(I型領域)とする。
【0440】
また、酸化物半導体層413のチャネル形成領域、第1の低抵抗N型領域414a、及び
第2の低抵抗N型領域414bの下面に接して窒化物絶縁膜からなるゲート絶縁層402
が形成されている。
【0441】
窒化物絶縁膜からなる保護絶縁層403は、スパッタ法で得られる窒化珪素膜、酸化窒化
珪素膜、窒化アルミニウム膜、酸化窒化アルミニウム膜などの水分や、水素イオンや、O
などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜を
用いる。
【0442】
本実施の形態では、窒化物絶縁膜からなる保護絶縁層403として、薄膜トランジスタ4
10及び薄膜トランジスタ420の上面、及び側面を囲むようにRFスパッタ法を用い、
膜厚100nmの窒化珪素膜を設ける。また、薄膜トランジスタ410及び薄膜トランジ
スタ420の外側において、保護絶縁層403を窒化物絶縁膜からなるゲート絶縁層40
2と接する構成とする。
【0443】
図40に示す構造とすることで、窒化物絶縁膜からなる保護絶縁層403の形成後の製造
プロセスにおいて、外部からの水分の侵入を防ぐことができる。また、半導体装置、例え
ば液晶表示装置としてデバイスが完成した後にも長期的に、外部からの水分の侵入を防ぐ
ことができデバイスの長期信頼性を向上することができる。
【0444】
また、本実施の形態では一つの薄膜トランジスタを窒化物絶縁膜で囲む構成を示したが特
に限定されず、複数の薄膜トランジスタを窒化物絶縁膜で囲む構成としてもよいし、画素
部の複数の薄膜トランジスタをまとめて窒化物絶縁膜で囲む構成としてもよい。少なくと
もアクティブマトリクス基板の画素部の周縁を囲むように保護絶縁層403とゲート絶縁
層402とが接する領域を設ける構成とすればよい。
【0445】
本実施の形態は他の実施の形態と自由に組み合わせることができる。
【符号の説明】
【0446】
10 パルス出力回路
11 配線
12 配線
13 配線
14 配線
15 配線
21 入力端子
22 入力端子
23 入力端子
24 入力端子
25 入力端子
26 出力端子
27 出力端子
31 トランジスタ
32 トランジスタ
33 トランジスタ
34 トランジスタ
35 トランジスタ
36 トランジスタ
37 トランジスタ
38 トランジスタ
39 トランジスタ
40 トランジスタ
41 トランジスタ
42 トランジスタ
43 トランジスタ
51 電源線
52 電源線
53 電源線
61 期間
62 期間
100 基板
102 ゲート絶縁膜
102b ゲート絶縁膜
107 保護絶縁膜
107a 保護絶縁膜
108 保護絶縁膜
111 ボトムゲート電極
113 酸化物半導体層
113a 酸化物半導体層
113b 酸化物半導体層
113c 酸化物半導体層
113d 酸化物半導体領域
114a 導電層
114b 導電層
115a 導電層
115b 導電層
116 チャネル保護層
125 コンタクトホール
128 画素電極
129 バックゲート電極
134 レジストマスク
135 レジストマスク
141 薄膜トランジスタ
142 薄膜トランジスタ
143 薄膜トランジスタ
144 薄膜トランジスタ
145 薄膜トランジスタ
146 薄膜トランジスタ
200 基板
202a ゲート絶縁層
202b ゲート絶縁層
203 保護絶縁層
204 保護絶縁層
210 薄膜トランジスタ
211 ボトムゲート電極
213 酸化物半導体層
213a 酸化物半導体層
213b 酸化物半導体層
213c 酸化物半導体層
213d 酸化物半導体領域
214a ソース電極又はドレイン電極
214b ソース電極又はドレイン電極
215a 導電層
215b 導電層
216 チャネル保護層
217 導電層
220 薄膜トランジスタ
224 コンタクトホール
227 画素電極層
230 容量配線層
231 容量電極
232 ゲート配線層
234 ソース配線
235 端子電極
236 金属配線層
237 金属配線層
238 ゲート配線層
240 薄膜トランジスタ
241 金属配線層
242 金属配線層
250 容量配線層
251 酸化物半導体層
400 基板
402 ゲート絶縁層
403 保護絶縁層
405b ドレイン電極層
410 薄膜トランジスタ
411 ゲート電極層
413 酸化物半導体層
414a 低抵抗N型領域
414b 低抵抗N型領域
415a ソース電極層
415b ドレイン電極層
416 酸化物絶縁層
420 薄膜トランジスタ
421 ゲート電極層
422 酸化物半導体層
425a ソース電極層
425b ドレイン電極層
426 酸化物絶縁層
580 基板
581 薄膜トランジスタ
583 絶縁層
585 絶縁層
587 電極層
588 電極層
589 球形粒子
590a 黒色領域
590b 白色領域
594 キャビティ
595 充填材
596 基板
600 基板
601 対向基板
602 ゲート配線
603 ゲート配線
604 容量配線
605 容量配線
606 ゲート絶縁膜
607 電極層
608 チャネル保護層
609 共通電位線
611 チャネル保護層
615 容量電極
616 配線
617 容量配線
618 配線
619 配線
620 絶縁膜
622 絶縁膜
623 コンタクトホール
624 画素電極層
625 スリット
626 画素電極層
627 コンタクトホール
628 TFT
629 TFT
630 保持容量部
631 保持容量部
632 遮光膜
633 コンタクトホール
636 着色膜
637 平坦化膜
640 対向電極層
641 スリット
644 突起
646 配向膜
648 配向膜
650 液晶層
651 液晶素子
652 液晶素子
690 容量配線
2600 TFT基板
2601 対向基板
2602 シール材
2603 画素部
2604 表示素子
2605 着色層
2606 偏光板
2607 偏光板
2608 配線回路部
2609 フレキシブル配線基板
2610 冷陰極管
2611 反射板
2612 回路基板
2613 拡散板
2700 電子書籍
2701 筐体
2703 筐体
2705 表示部
2707 表示部
2711 軸部
2721 電源
2723 操作キー
2725 スピーカ
4001 基板
4002 画素部
4003 信号線駆動回路
4004 走査線駆動回路
4005 シール材
4006 基板
4008 液晶層
4010 薄膜トランジスタ
4011 薄膜トランジスタ
4013 液晶素子
4015 接続端子電極
4016 端子電極
4018 FPC
4019 異方性導電膜
4020 絶縁層
4021 絶縁層
4030 画素電極層
4031 対向電極層
4032 絶縁層
4035 スペーサ
4040 バックゲート電極
4041 絶縁層
4042 絶縁層
4501 基板
4502 画素部
4503a 信号線駆動回路
4504a 走査線駆動回路
4505 シール材
4506 基板
4507 充填材
4509 薄膜トランジスタ
4510 薄膜トランジスタ
4511 発光素子
4512 電界発光層
4513 電極層
4515 接続端子電極
4516 端子電極
4517 電極層
4518a FPC
4518b FPC
4519 異方性導電膜
4520 隔壁
4540 バックゲート電極
4541 絶縁層
4542 絶縁層
4543 絶縁層
4544 絶縁層
5300 基板
5301 画素部
5302 走査線駆動回路
5303 走査線駆動回路
5304 信号線駆動回路
5305 タイミング制御回路
5601 シフトレジスタ
5602 スイッチング回路
5603 薄膜トランジスタ
5604 配線
5605 配線
6400 画素
6401 スイッチング用トランジスタ
6402 駆動用トランジスタ
6403 容量素子
6404 発光素子
6405 信号線
6406 走査線
6407 電源線
6408 共通電極
7001 TFT
7002 発光素子
7003 陰極
7004 発光層
7005 陽極
7008 陰極
7009 隔壁
7011 駆動用TFT
7012 発光素子
7013 陰極
7014 発光層
7015 陽極
7016 遮蔽膜
7017 導電膜
7018 導電膜
7019 隔壁
7021 駆動用TFT
7022 発光素子
7023 陰極
7024 発光層
7025 陽極
7027 導電膜
7028 導電膜
7029 隔壁
9201 表示部
9202 表示ボタン
9203 操作スイッチ
9204 バンド部
9205 調節部
9206 カメラ部
9207 スピーカ
9208 マイク
9301 上部筐体
9302 下部筐体
9303 表示部
9304 キーボード
9305 外部接続ポート
9306 ポインティングデバイス
9307 表示部
9600 テレビジョン装置
9601 筐体
9603 表示部
9605 スタンド
9607 表示部
9609 操作キー
9610 リモコン操作機
9700 デジタルフォトフレーム
9701 筐体
9703 表示部
9881 筐体
9882 表示部
9883 表示部
9884 スピーカ部
9885 入力手段(操作キー)
9886 記録媒体挿入部
9887 接続端子
9888 センサ
9889 マイクロフォン
9890 LEDランプ
9891 筐体
9893 連結部
9900 スロットマシン
9901 筐体
9903 表示部

【特許請求の範囲】
【請求項1】
基板上に第1のゲート電極及び第2のゲート電極を形成し、
前記第1のゲート電極及び前記第2のゲート電極上にゲート絶縁層を形成し、
前記ゲート絶縁層上に、前記第1のゲート電極と一部が重なるように第1の酸化物半導体層を形成するとともに、前記第2のゲート電極と一部が重なるように第2の酸化物半導体層を形成し、
前記第1の酸化物半導体層上の一部と接する第1のチャネル保護層を形成するとともに、前記第2の酸化物半導体層上の一部と接する第2のチャネル保護層を形成し、
前記第1のチャネル保護層上、前記第1の酸化物半導体層上、前記第2のチャネル保護層上、及び前記第2の酸化物半導体層上に透光性を有する導電膜を形成し、
前記透光性を有する導電膜上に金属を有する導電膜を形成し、
前記透光性を有する導電膜及び前記金属を有する導電膜をエッチングして、前記第1のチャネル保護層の一部及び前記第2のチャネル保護層の一部を露出させ、前記第1のチャネル保護層上及び前記第1の酸化物半導体層上に第1の透光性を有する導電膜及び第1の金属を有する導電膜を、前記第2のチャネル保護層上及び前記第2の酸化物半導体層上に第2の透光性を有する導電膜及び第2の金属を有する導電膜を形成し、
前記第2の金属を有する導電膜を除去することを特徴とする半導体装置の作製方法。
【請求項2】
請求項1において、
前記第2の金属を有する導電膜を除去した後、前記第1のチャネル保護層、前記第2のチャネル保護層、前記第1の金属を有する導電膜、及び前記第2の透光性を有する導電膜上に絶縁膜を形成し、
前記絶縁膜上に、前記第2の透光性を有する導電膜と電気的に接続される画素電極層と、前記第1の酸化物半導体層の一部と重なる導電膜とを形成することを特徴とする半導体装置の作製方法。
【請求項3】
請求項1または2において、
前記第2のゲート電極、前記ゲート絶縁層、前記第2の酸化物半導体層、及び前記第2のチャネル保護層は透光性を有することを特徴とする半導体装置の作製方法。
【請求項4】
請求項1乃至3のいずれか一において、
前記第1の酸化物半導体層及び前記第2の酸化物半導体層は、インジウム、ガリウム及び亜鉛を有することを特徴とする半導体装置の作製方法。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate

【図6】
image rotate

【図7】
image rotate

【図8】
image rotate

【図9】
image rotate

【図10】
image rotate

【図11】
image rotate

【図12】
image rotate

【図13】
image rotate

【図14】
image rotate

【図15】
image rotate

【図16】
image rotate

【図17】
image rotate

【図18】
image rotate

【図19】
image rotate

【図20】
image rotate

【図21】
image rotate

【図22】
image rotate

【図23】
image rotate

【図24】
image rotate

【図25】
image rotate

【図26】
image rotate

【図27】
image rotate

【図28】
image rotate

【図29】
image rotate

【図30】
image rotate

【図31】
image rotate

【図32】
image rotate

【図33】
image rotate

【図34】
image rotate

【図35】
image rotate

【図36】
image rotate

【図37】
image rotate

【図38】
image rotate

【図39】
image rotate

【図40】
image rotate


【公開番号】特開2013−84964(P2013−84964A)
【公開日】平成25年5月9日(2013.5.9)
【国際特許分類】
【出願番号】特願2012−257016(P2012−257016)
【出願日】平成24年11月26日(2012.11.26)
【分割の表示】特願2010−159783(P2010−159783)の分割
【原出願日】平成22年7月14日(2010.7.14)
【出願人】(000153878)株式会社半導体エネルギー研究所 (5,264)
【Fターム(参考)】