半導体装置の製造方法、フラッシュメモリの製造方法、およびスタティックランダムアクセスメモリの製造方法ならびにフラッシュメモリ
【課題】同一のレジストパターンにより、ドライエッチングおよびウエットエッチングを連続的に行なう際に、変質したレジスト表面層を剥がれなくするように改良された、半導体装置の製造方法を提供することを主要な目的とする。
【解決手段】半導体基板１の上に、絶縁膜２と導電層３を順次形成する。導電層３の上にレジストパターン４を形成する。レジストパターン４をマスクに用いて、導電層３をドライエッチングする。レジストパターン４の表層部を一部削る。レジストパターン４をマスクに用いて、絶縁膜２をウエットエッチングする。
【解決手段】半導体基板１の上に、絶縁膜２と導電層３を順次形成する。導電層３の上にレジストパターン４を形成する。レジストパターン４をマスクに用いて、導電層３をドライエッチングする。レジストパターン４の表層部を一部削る。レジストパターン４をマスクに用いて、絶縁膜２をウエットエッチングする。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、一般に、半導体装置の製造方法に関するものであり、より特定的には、ドライエッチとウエットエッチを連続して行なう工程を含む半導体装置の製造方法に関する。この発明は、また、ドライエッチおよびウエットエッチを連続して行なう工程を含む、フラッシュメモリの製造方法に関する。この発明は、そのような製造方法により製造したフラッシュメモリに関する。この発明は、さらに、スタティックランダムアクセスメモリ（以下、ＳＲＡＭと略する）の製造方法に関する。
【背景技術】
【０００２】
図１１は、従来のフラッシュメモリのメモリセルの断面図である。
図１１を参照して、Ｐ型不純物を含む半導体基板１の表面中にＰ型不純物領域１ａが形成されている。半導体基板１の上に、トンネル酸化膜３を介在させてフローティングゲート４が形成されている。Ｐ型不純物領域１ａの表面中であって、フローティングゲート４の両側にソース／ドレイン領域２ａ，２ｂが形成されている。フローティングゲート４の上に絶縁膜８が形成されている。絶縁膜８の上にコントロールゲート９が形成されている。コントロールゲート９を覆うように、半導体基板１の上に絶縁層１０，１１が形成されている。
【０００３】
次に、フラッシュメモリの動作について説明する。
書込動作においては、ドレイン領域２ｂに６〜８Ｖ程度のドレイン電圧を、コントロールゲート９に１０〜１５Ｖ程度のゲート電圧を印加する。ソース領域２ａと半導体基板１の電位は接地電位に保たれる。このとき、チャネル領域２ｃには数百μＡの電流が流れる。ソース領域２ａからドレイン領域２ｂに流れた電子のうち、ドレイン領域２ｂ近傍で加速された電子は、高エネルギを有する電子（ホットエレクトロン）となる。この電子は、コントロールゲート９に印加されたゲート電圧による電界のため、矢印１２の方向に流れ、フローティングゲート４に注入される。フローティングゲート４に電子の蓄積が行なわれると、トランジスタのしきい値電圧が高くなる。このしきい値電圧が一定値よりも高くなった場合が“０”と呼ばれる状態である。
【０００４】
次に、データ消去動作について説明する。まず、ソース領域２ａに１０〜１５Ｖ程度のソース電圧を印加し、コントロールゲート９と半導体基板１は接地電位に保持する。次に、ドレイン領域２ｂをフローティングとし、ソース領域２ａに印加するソース電圧による電界により、フローティングゲート４に蓄積されていた電子は、矢印１３の方向に、トンネル絶縁膜３を通過して半導体基板１内に流れる。このようにしてフローティングゲート４内部に蓄積されていた電子が引抜かれることによって、トランジスタのしきい値が高くなる。このしきい値電圧が所定の値より低い状態が、“１”と呼ばれるデータを消去された状態である。この消去状態によって、同一半導体装置内に形成されたメモリセルの一括消去が可能となる。さらに、読出動作においては、コントロールゲート９に５Ｖ程度のゲート電圧を印加し、ドレイン領域２ｂに１〜２Ｖ程度のドレイン電圧を印加したときに、チャネル領域２ｃに電流が流れるかどうか、つまり、トランジスタがＯＮ状態かＯＦＦ状態かによってデータが“１”か“０”かの判定をするというものである。
【０００５】
次に、上記のように構成されるフラッシュメモリの製造方法について説明する。
まず、図１２を参照して、単結晶シリコンからなる半導体基板１上にメモリセル同士、周辺回路のトランジスタ同士およびセルと周辺トランジスタを分離する素子分離酸化膜を形成した後、メモリセルが形成されるＰ型不純物領域１ａを形成した後、基板の上面を酸化し、二酸化シリコン（ＳｉＯ2）からなるトンネル絶縁膜３を形成する。
【０００６】
図１３を参照して、トンネル絶縁膜３上に、ＣＶＤ（Chemical Vapor Deposition）技術によって、多結晶シリコンを積層し、これをメモリセル領域のみＸ方向（紙面に向かって水平方向。図中では表示しない）にエッチングして、フローティングゲート４を形成する。次に、同様にＣＶＤ技術によって、絶縁膜８（たとえば、シリコン窒化（ＳｉＮ）膜、シリコン酸化膜）を形成する。次に、周辺回路領域の絶縁膜８、上記多結晶シリコン、トンネル絶縁膜３を除去する。次に、多結晶シリコン（ポリシリコン）（フローティングゲート）４の形成と同じ要領で、ＣＶＤ技術によって、コントロールゲート９となる多結晶シリコンを積層する。
【０００７】
次に、図１４を参照して、多結晶シリコンを形成した領域のうち、ゲート電極として残したい領域については、その上部にレジストパターン１４をＹ方向（紙面に向かって垂直方向）に形成し、レジストパターン１４をマスクとして、トンネル絶縁膜３の表面が露出するまで異方性エッチングを行なう。
【０００８】
その後、レジストパターン１４をプラズマアッシング等の方法を用いて除去する。
図１５を参照して、矢印１５の方向に沿って不純物イオンを注入し、Ｐ型不純物領域１ａの上部にＰ型不純物領域１ａよりも不純物濃度が大きなＮ型高濃度不純物領域（ソース／ドレイン領域）２ａ，２ｂの形成を行なう。その後、図１１に戻って、ＣＶＤ技術等を用いてシリコン酸化膜からなる絶縁層１０，１１を、保護膜として形成することで、フラッシュメモリが完成する。
【発明の概要】
【発明が解決しようとする課題】
【０００９】
以上のように構成される半導体装置の製造方法の問題点について、簡略化した図面を用いて説明する。
【００１０】
図１６を参照して、シリコン基板１の上に、ＳｉＯ2膜２を形成する。ＳｉＯ2膜２の上に、ポリシリコン膜３を堆積する。ポリシリコン膜３の上に、写真製版により、レジストパターン４を形成する。レジストパターン４をマスクにして、ポリシリコン膜３をドライエッチングし、続いて、連続的にＳｉＯ2膜２を、フッ酸（ＨＦ）液によりエッチングする。
【００１１】
このとき、図１７を参照して、フッ酸液で処理する際に、ポリシリコン膜３のドライエッチング時に、変質した、レジストパターン４の表面層５が剥がれる。剥がれたレジスト表面層５がシリコン基板１の上に再付着し、この剥がれたレジスト表面層５の下のＳｉＯ2膜２のエッチングが阻害されるという問題点があった。また、剥がれたレジスト表面層５が、フッ酸処理槽中に流出し、異物として槽を汚染するという問題点があった。
【００１２】
そして、ポリシリコンエッチングを、塩素（Ｃｌ）系のガスを使って行なった場合に、特にこのような問題が発生しやすかった。
【００１３】
また、ポリシリコン膜の上に絶縁膜、たとえばＳｉＯ2膜、ＳｉＮ膜が堆積されている場合に、ＳｉＯ2／ＳｉＮ膜をドライエッチングし、ポリシリコン膜をドライエッチングし、次に、ＳｉＯ2膜をフッ酸液でウエットエッチングするという連続処理を行なうと、一層このような問題が発生しやすかった。
【００１４】
この発明は、上記のような問題点を解決するためになされたもので、レジストパターンの表面変質層が剥がれることを防止することができるように改良された半導体装置の製造方法を提供することにある。
【００１５】
この発明の他の目的は、レジストパターンの表面変質層が剥がれないように改良された、フラッシュメモリの製造方法を提供することにある。
【００１６】
この発明の他の目的は、レジストパターンの表面変質層が剥がれないように改良された、スタティックランダムアクセスメモリの製造方法の製造方法を提供することにある。
【課題を解決するための手段】
【００１７】
請求項１に係る半導体装置の製造方法においては、まず、半導体基板の上に絶縁膜と導電層を順次形成する。このときの形成は、成膜のみで形成してもよいし、成膜後にパターニングを行なって形成してもよい（第１工程）。上記導電層の上にレジストパターンを形成する（第２工程）。上記レジストパターンをマスクに用いて、上記導電層をドライエッチングする（第３工程）。上記レジストパターンの表面の変質層と、該レジストパターンの表面より下にある正常な層とをくっつけ、これらを剥がれなくする（第４工程）。上記レジストパターンをマスクに用いて、上記絶縁膜をウエットエッチングする（第５工程）。
【００１８】
この発明によれば、レジストパターンの表面の変質層と、該レジストパターンの表面より下にある正常な層とをくっつけるので、これらが剥がれなくなる。
【００１９】
請求項２に係る半導体装置の製造方法においては、上記第４工程は、Ｎ2雰囲気中で上記レジストパターンの表面にディープ紫外光を照射し、その後熱処理する工程を含む。
【００２０】
請求項３に係る半導体装置の製造方法においては、上記第４工程は、乾燥空気雰囲気中で上記レジストパターンの表面にディープ紫外光を照射し、その後、該レジストパターンを熱処理する工程を含む。
【００２１】
請求項４に係る半導体装置の製造方法においては、上記第４工程は、乾燥空気雰囲気中、上記レジストパターンを熱処理することによって行なう。
【００２２】
請求項５に係るフラッシュメモリは、半導体基板を備える。上記半導体基板の上にダミーゲート領域が設けられている。上記半導体基板の上に、上記ダミーゲート領域を挟むようにメモリセル領域と周辺回路領域が設けられている。上記ダミーゲート領域は、上記半導体基板の上に形成された分離酸化膜を含む。上記分離酸化膜の上に、その周辺回路領域側の端部が上記メモリセル領域側に後退した第１導電層が設けられている。上記第１導電層の上に、その周辺回路領域側の端部が上記メモリセル領域側に後退した絶縁層が設けられている。上記分離酸化膜の上に、上記第１導電層および上記絶縁層を覆うように、第２導電層が設けられている。
【００２３】
請求項６に係る半導体装置の製造方法においては、まず、半導体基板の上に絶縁膜と導電層を順次形成する（第１工程）。第２の絶縁膜を形成する（第２工程）。上記第２の絶縁膜の上にレジストパターンを形成する（第３工程）。上記レジストパターンをマスクに用いて、上記第２の絶縁膜と上記導電層をドライエッチングする（第４工程）。上記レジストパターンの表面の変質層と、該レジストパターンの表面より下にある正常な層とをくっつけ、これらを剥がれなくする（第５工程）。上記レジストパターンをマスクに用いて、上記絶縁膜をウエットエッチングする（第６工程）。
【００２４】
請求項７に係る半導体装置の製造方法においては、上記第５工程は、Ｎ2雰囲気中で上記レジストパターンの表面にディープ紫外光を照射し、その後、該レジストパターンを熱処理する工程を含む。
【００２５】
請求項８に係る半導体装置の製造方法においては、上記第５工程は、乾燥空気雰囲気中で上記レジストパターンの表面にディープ紫外光を照射し、その後、該レジストパターンを熱処理する工程を含む。
【００２６】
請求項９に記載の半導体装置の製造方法においては、上記第５工程は、乾燥空気雰囲気中、上記レジストパターンを熱処理することにより行なう。
【００２７】
請求項１０に係るフラッシュメモリの製造方法においては、まず、半導体基板の表面に、メモリセル領域と周辺回路領域を分離する分離酸化膜を形成する（第１工程）。上記半導体基板の表面上にトンネル酸化膜を形成する（第２工程）。上記トンネル酸化膜の上に第１ポリシリコン層を形成する（第３工程）。上記トンネル酸化膜と上記第１ポリシリコン層を所望の形にパターニングする（第４工程）。上記第１ポリシリコン層の上に絶縁膜を形成する（第５工程）。上記絶縁膜の上に、その端部が分離酸化膜上に位置し、かつ上記メモリセル領域のみを覆う、レジストパターンを形成する（第６工程）。上記レジストパターンをマスクに用いて、上記周辺回路領域の上にある、上記絶縁膜および上記第１ポリシリコン層をドライエッチングにより除去する（第７工程）。上記レジストパターンの表面変質層と、該レジストパターンの表面より下にある正常な部分をくっつけ、これらを剥がれなくする（第８工程）。上記レジストパターンを再びマスクに用いて、上記周辺回路領域の上にある上記トンネル酸化膜をウエットエッチングにより除去する（第９工程）。上記レジストパターンを除去する（第１０工程）。上記半導体基板の上であって、上記周辺回路領域の上に、周辺トランジスタ用のゲート酸化膜を形成する（第１１工程）。上記半導体基板の上に第２ポリシリコン層を形成する（第１２工程）。上記第２ポリシリコン層の上に、エッチングマスク用の酸化膜を形成する（第１３工程）。上記メモリセル領域にコントロールゲートを形成し、周辺回路のトランジスタゲートを形成する（第１４工程）。上記絶縁膜および上記第１ポリシリコン層をパターニングし、フローティングゲートを形成する（第１５工程）。
【００２８】
請求項１１に係るフラッシュメモリの製造方法においては、上記第８工程は、Ｎ2雰囲気中で上記レジストパターンの表面にディープ紫外光を照射し、熱処理する工程であることを含む。
【００２９】
請求項１２に係るフラッシュメモリの製造方法においては、上記第８工程は乾燥空気雰囲気中で上記レジストパターンの表面にディープ紫外光を照射し、熱処理する工程であることを含む。
【００３０】
請求項１３に係るフラッシュメモリの製造方法においては、上記第８工程は乾燥空気雰囲気中、上記レジストパターンを熱処理することにより行なう。
【００３１】
請求項１４に係るＳＲＡＭの製造方法においては、まず、半導体基板の表面に、分離酸化膜を形成する（第１工程）。上記半導体基板上にゲート酸化膜を成膜する（第２工程）。上記ゲート酸化膜上に第１ポリシリコン層を成膜する（第３工程）。活性領域から分離酸化膜上に及ぶような開口部を有するレジストパターンを形成する（第４工程）。上記レジストパターンをマスクとして、上記第１ポリシリコン層をドライエッチングにより除去する（第５工程）。上記レジストパターンの表面の変質層と表面より下にある正常な部分をくっつけ、これらを剥がれなくする（第６工程）。上記レジストパターンを再びマスクに用いて、パターン底のゲート酸化膜をウエットエッチングにより除去する（第７工程）。上記レジストパターンを除去する（第８工程）。第２ポリシリコン層を形成する（第９工程）。アクセストランジスタ、ドライバトランジスタ、周辺回路のトランジスタのゲート電極となるパターンをレジストにて形成する（第１０工程）。上記レジストパターンをマスクとして、第１ポリシリコン層、第２ポリシリコン層をドライエッチングする（第１１工程）。上記レジストパターンを除去する（第１２工程）。ｎ領域のみにｎ型不純物をドーピングする（第１３工程）。熱処理を行なう（第１４工程）。
【００３２】
請求項１５に記載のＳＲＡＭの製造方法においては、上記第６工程は、Ｎ2雰囲気中で上記レジストパターンの表面にディープ紫外光を照射し、その後、該レジストパターンを熱処理する工程を含む。
【００３３】
請求項１６に係るＳＲＡＭの製造方法においては、上記第６工程は、乾燥空気雰囲気中で上記レジストパターンの表面にディープ紫外光を照射し、その後、該レジストパターンを熱処理する工程を含む。
【００３４】
請求項１７に記載のＳＲＡＭの製造方法においては、上記第６工程は、乾燥空気雰囲気中、上記レジストパターンを熱処理することにより行なう。
【００３５】
その他、本発明の半導体装置の製造方法においては、まず、半導体基板の上に、絶縁膜と導電層を順次形成する。このときの形成は、成膜のみでも、成膜後にパターニングを行なうの、どちらにも対応する（第１工程）。上記導電層の上にレジストパターンを形成する（第２工程）。上記レジストパターンをマスクに用いて、上記導電層をドライエッチングする（第３工程）。上記レジストパターンの表層部を一部削る（第４工程）。上記レジストパターンをマスクに用いて、上記絶縁膜をエッチングする。
【００３６】
この発明によれば、レジストパターンの表層部を一部削るので、変質したレジストパターンの表面が除去される。
【００３７】
本発明の半導体装置の製造方法においては、上記第４工程を、Ｏ2プラズマを用いるエッチングにより行なう。
【００３８】
本発明の半導体装置の製造方法においては、上記第３工程におけるドライエッチングを、Ｏ2を混入したガスを用いて行ない、それによって、上記第４工程を、上記導電層のドライエッチングのシークエンスの中で行なう。
【００３９】
本発明の半導体装置の製造方法においては、まず、半導体基板の上に絶縁膜と導電層を順次形成する。このときの形成は、成膜のみで形成してもよいし、成膜後にパターニングを行なって形成してもよい（第１工程）。上記導電層の上にレジストパターンを形成する（第２工程）。上記レジストパターンをマスクに用いて、上記導電層をドライエッチングする（第３工程）。上記レジストパターンの表面の変質層と、該レジストパターンの表面より下にある正常な層とをくっつけ、これらを剥がれなくする（第４工程）。上記レジストパターンをマスクに用いて、上記絶縁膜をエッチングする（第５工程）。
【００４０】
この発明によれば、レジストパターンの表面の変質層と、該レジストパターンの表面より下にある正常な層とをくっつけるので、これらが剥がれなくなる。
【００４１】
本発明の半導体装置の製造方法においては、上記第４工程は、Ｎ2雰囲気中で上記レジストパターンの表面にディープ紫外光を照射し、その後熱処理する工程を含む。
【００４２】
本発明の半導体装置の製造方法においては、上記第４工程は、乾燥空気雰囲気中で上記レジストパターンの表面にディープ紫外光を照射し、その後、該レジストパターンを熱処理する工程を含む。
【００４３】
本発明の半導体装置の製造方法においては、上記第４工程は、乾燥空気雰囲気中、上記レジストパターンを熱処理することによって行なう。
【００４４】
本発明のフラッシュメモリの製造方法においては、まず、半導体基板の表面に、メモリセル領域と周辺回路領域を分離する分離酸化膜を形成する（第１工程）。上記半導体基板の表面上にトンネル酸化膜を形成する（第２工程）。上記トンネル酸化膜の上に第１ポリシリコン層を形成する（第３工程）。上記トンネル酸化膜と上記第１ポリシリコン層を所望の形にパターニングする（第４工程）。上記第１ポリシリコン層の上に絶縁膜を形成する（第５工程）。上記絶縁膜の上に、その端部が分離酸化膜上に位置し、かつ上記メモリセル領域のみを覆う、レジストパターンを形成する（第６工程）。上記レジストパターンをマスクに用いて、上記周辺回路領域の上にある、上記絶縁膜および上記第１ポリシリコン層をドライエッチングにより除去する（第７工程）。上記レジストパターンの表層部を一部削る（第８工程）。上記レジストパターンを再びマスクに用いて、上記周辺回路領域の上にある上記トンネル酸化膜を除去する（第９工程）。上記レジストパターンを除去する（第１０工程）。上記半導体基板の上であって、上記周辺回路領域の上に、周辺トランジスタ用のゲート酸化膜を形成する（第１１工程）。上記半導体基板の上に第２ポリシリコン層を形成する（第１２工程）。上記第２ポリシリコン層の上に、エッチングマスク用の酸化膜を形成する（第１３工程）。上記メモリセル領域にコントロールゲートを形成し、周辺回路のトランジスタゲートを形成する（第１４工程）。上記絶縁膜および上記第１ポリシリコン層をパターニングし、フローティングゲートを形成する（第１５工程）。
【００４５】
この発明によれば、レジストパターンの表層部を一部削るので、レジストパターンの表面変質層が除去される。
【００４６】
本発明のフラッシュメモリは、半導体基板を備える。上記半導体基板の上にダミーゲート領域が設けられている。上記半導体基板の上に、上記ダミーゲート領域を挟むようにメモリセル領域と周辺回路領域が設けられている。上記ダミーゲート領域は、上記半導体基板の上に形成された分離酸化膜を含む。上記分離酸化膜の上に、その周辺回路領域側の端部が上記メモリセル領域側に後退した第１導電層が設けられている。上記第１導電層の上に、その周辺回路領域側の端部が上記メモリセル領域側に後退した絶縁層が設けられている。上記分離酸化膜の上に、上記第１導電層および上記絶縁層を覆うように、第２導電層が設けられている。
【００４７】
本発明の半導体装置の製造方法においては、上記の製法において、上記導電層はポリシリコン膜であり、上記ドライエッチングは塩素ガスを用いて行なわれる。
【００４８】
本発明のフラッシュメモリの製造方法においては、上記フラッシュメモリの製造方法の第６工程におけるドライエッチングを、塩素ガスを用いて行なう。
【００４９】
本発明の半導体装置の製造方法においては、まず半導体基板の上に絶縁膜と導電層を順次形成する（第１工程）。第２の絶縁膜を形成する（第２工程）。上記第２の絶縁膜の上にレジストパターンを形成する（第３工程）。上記レジストパターンをマスクに用いて、上記第２の絶縁膜と導電層をドライエッチングする（第４工程）。上記レジストパターンの表層部を一部削る（第５工程）。上記レジストパターンをマスクに用いて、上記絶縁膜をエッチングする（第６工程）。
【００５０】
本発明の半導体装置の製造方法においては、上記第５工程を、Ｏ2プラズマを用いるエッチングにより行なう。
【００５１】
本発明の半導体装置の製造方法においては、上記第４工程におけるドライエッチングをＯ2を混入したガスを用いて行ない、それによって、上記第５工程を、上記導電層のドライエッチングのシークエンスの中で行なう。
【００５２】
本発明の半導体装置の製造方法においては、まず、半導体基板の上に絶縁膜と導電層を順次形成する（第１工程）。第２の絶縁膜を形成する（第２工程）。上記第２の絶縁膜の上にレジストパターンを形成する（第３工程）。上記レジストパターンをマスクに用いて、上記第２の絶縁膜と上記導電層をドライエッチングする（第４工程）。上記レジストパターンの表面の変質層と、該レジストパターンの表面より下にある正常な層とをくっつけ、これらを剥がれなくする（第５工程）。上記レジストパターンをマスクに用いて、上記絶縁膜をエッチングする（第６工程）。
【００５３】
本発明の半導体装置の製造方法においては、上記第５工程は、Ｎ2雰囲気中で上記レジストパターンの表面にディープ紫外光を照射し、その後、該レジストパターンを熱処理する工程を含む。
【００５４】
本発明の半導体装置の製造方法においては、上記第５工程は、乾燥空気雰囲気中で上記レジストパターンの表面にディープ紫外光を照射し、その後、該レジストパターンを熱処理する工程を含む。
【００５５】
本発明の半導体装置の製造方法においては、上記第５工程は、乾燥空気雰囲気中、上記レジストパターンを熱処理することにより行なう。
【００５６】
本発明のフラッシュメモリの製造方法においては、まず、半導体基板の表面に、メモリセル領域と周辺回路領域を分離する分離酸化膜を形成する（第１工程）。上記半導体基板の表面上にトンネル酸化膜を形成する（第２工程）。上記トンネル酸化膜の上に第１ポリシリコン層を形成する（第３工程）。上記トンネル酸化膜と上記第１ポリシリコン層を所望の形にパターニングする（第４工程）。上記第１ポリシリコン層の上に絶縁膜を形成する（第５工程）。上記絶縁膜の上に、その端部が分離酸化膜上に位置し、かつ上記メモリセル領域のみを覆う、レジストパターンを形成する（第６工程）。上記レジストパターンをマスクに用いて、上記周辺回路領域の上にある、上記絶縁膜および上記第１ポリシリコン層をドライエッチングにより除去する（第７工程）。上記レジストパターンの表層部を、一部削ることをＯ2プラズマを用いるエッチングにより行なう（第８工程）。上記レジストパターンを再びマスクに用いて、上記周辺回路領域の上にある上記トンネル酸化膜を除去する（第９工程）。上記レジストパターンを除去する（第１０工程）。上記半導体基板の上であって、上記周辺回路領域の上に、周辺トランジスタ用のゲート酸化膜を形成する（第１１工程）。上記半導体基板の上に第２ポリシリコン層を形成する（第１２工程）。上記第２ポリシリコン層の上に、エッチングマスク用の酸化膜を形成する（第１３工程）。上記メモリセル領域にコントロールゲートを形成し、周辺回路のトランジスタゲートを形成する（第１４工程）。上記絶縁膜および上記第１ポリシリコン層をパターニングし、フローティングゲートを形成する（第１５工程）。
【００５７】
本発明のフラッシュメモリの製造方法においては、上記第７工程のドライエッチングをＯ2を混入したガスを用いて行ない、上記第８工程のレジストパターンの表層部を一部削ることをドライエッチングのシークエンス中で行なうことを特徴とする。
【００５８】
本発明のフラッシュメモリの製造方法においては、まず、半導体基板の表面に、メモリセル領域と周辺回路領域を分離する分離酸化膜を形成する（第１工程）。上記半導体基板の表面上にトンネル酸化膜を形成する（第２工程）。上記トンネル酸化膜の上に第１ポリシリコン層を形成する（第３工程）。上記トンネル酸化膜と上記第１ポリシリコン層を所望の形にパターニングする（第４工程）。上記第１ポリシリコン層の上に絶縁膜を形成する（第５工程）。上記絶縁膜の上に、その端部が分離酸化膜上に位置し、かつ上記メモリセル領域のみを覆う、レジストパターンを形成する（第６工程）。上記レジストパターンをマスクに用いて、上記周辺回路領域の上にある、上記絶縁膜および上記第１ポリシリコン層をドライエッチングにより除去する（第７工程）。上記レジストパターンの表面変質層と、該レジストパターンの表面より下にある正常な部分をくっつけ、これらを剥がれなくする（第８工程）。上記レジストパターンを再びマスクに用いて、上記周辺回路領域の上にある上記トンネル酸化膜を除去する（第９工程）。上記レジストパターンを除去する（第１０工程）。上記半導体基板の上であって、上記周辺回路領域の上に、周辺トランジスタ用のゲート酸化膜を形成する（第１１工程）。上記半導体基板の上に第２ポリシリコン層を形成する（第１２工程）。上記第２ポリシリコン層の上に、エッチングマスク用の酸化膜を形成する（第１３工程）。上記メモリセル領域にコントロールゲートを形成し、周辺回路のトランジスタゲートを形成する（第１４工程）。上記絶縁膜および上記第１ポリシリコン層をパターニングし、フローティングゲートを形成する（第１５工程）。
【００５９】
本発明のフラッシュメモリの製造方法においては、上記第８工程は、Ｎ2雰囲気中で上記レジストパターンの表面にディープ紫外光を照射し、熱処理する工程であることを含む。
【００６０】
本発明のフラッシュメモリの製造方法においては、上記第８工程は乾燥空気雰囲気中で上記レジストパターンの表面にディープ紫外光を照射し、熱処理する工程であることを含む。
【００６１】
本発明のフラッシュメモリの製造方法においては、上記第８工程は乾燥空気雰囲気中、上記レジストパターンを熱処理することにより行なう。
【００６２】
本発明のＳＲＡＭの製造方法においては、まず、半導体基板の表面に、分離酸化膜を形成する（第１工程）。上記半導体基板上にゲート酸化膜を成膜する（第２工程）。上記ゲート酸化膜上に第１ポリシリコン層を成膜する（第３工程）。活性領域から分離酸化膜上に及ぶような開口部を有するレジストパターンを形成する（第４工程）。上記レジストパターンをマスクとして、上記第１ポリシリコン層をドライエッチングにより除去する（第５工程）。上記レジストパターンの表層部を一部削る（第６工程）。上記レジストパターンを再びマスクに用いて、パターン底のゲート酸化膜を除去する（第７工程）。上記レジストパターンを除去する（第８工程）。上記第２ポリシリコン層を形成する（第９工程）。アクセストランジスタ、ドライバトランジスタ、周辺回路のトランジスタのゲート電極となるパターンをレジストにて形成する（第１０工程）。上記レジストパターンをマスクとして、上記第１ポリシリコン層、上記第２ポリシリコン層をドライエッチングする（第１１工程）。上記レジストパターンを除去する（第１２工程）。ｎ領域のみにｎ型不純物をドーピングする（第１３工程）。熱処理を行なう（第１４工程）。
【００６３】
本発明のＳＲＡＭの製造方法においては、上記第６工程をＯ2プラズマを用いたエッチングにより行なう。
【００６４】
本発明のＳＲＡＭの製造方法においては、上記第５工程において、ドライエッチングにＯ2を混入したガスを用いて行ない、上記第６工程のレジストパターンの表層部を一部削ることをドライエッチングのシークエンス中で行なう。
【００６５】
本発明のＳＲＡＭの製造方法においては、まず、半導体基板の表面に、分離酸化膜を形成する（第１工程）。上記半導体基板上にゲート酸化膜を成膜する（第２工程）。上記ゲート酸化膜上に第１ポリシリコン層を成膜する（第３工程）。活性領域から分離酸化膜上に及ぶような開口部を有するレジストパターンを形成する（第４工程）。上記レジストパターンをマスクとして、上記第１ポリシリコン層をドライエッチングにより除去する（第５工程）。上記レジストパターン表面の変質層と表面より下にある正常な部分をくっつけ、これらを剥がれなくする（第６工程）。上記レジストパターンを再びマスクに用いて、パターン底のゲート酸化膜を除去する（第７工程）。上記レジストパターンを除去する（第８工程）。第２ポリシリコン層を形成する（第９工程）。アクセストランジスタ、ドライバトランジスタ、周辺回路のトランジスタのゲート電極となるパターンをレジストにて形成する（第１０工程）。上記レジストパターンをマスクとして、第１ポリシリコン層、第２ポリシリコン層をドライエッチングする（第１１工程）。上記レジストパターンを除去する（第１２工程）。ｎ領域のみにｎ型不純物をドーピングする（第１３工程）。熱処理を行なう（第１４工程）。
【００６６】
本発明のＳＲＡＭの製造方法においては、上記第６工程は、Ｎ2雰囲気中で上記レジストパターンの表面にディープ紫外光を照射し、その後、該レジストパターンを熱処理する工程を含む。
【００６７】
本発明のＳＲＡＭの製造方法においては、上記第６工程は、乾燥空気雰囲気中で上記レジストパターンの表面にディープ紫外光を照射し、その後、該レジストパターンを熱処理する工程を含む。
【００６８】
本発明のＳＲＡＭの製造方法においては、上記第６工程は、乾燥空気雰囲気中、上記レジストパターンを熱処理することにより行なう。
【図面の簡単な説明】
【００６９】
【図１】実施の形態１に係る製造方法を説明するための、半導体装置の断面図である。
【図２】実施の形態５に係る半導体装置の製造方法の順序の第１の工程における半導体装置の断面図である。
【図３】実施の形態５に係る半導体装置の製造方法の順序の第２の工程における半導体装置の断面図である。
【図４】実施の形態５に係る半導体装置の製造方法の順序の第３の工程における半導体装置の断面図である。
【図５】実施の形態１０に係るフラッシュメモリの製造方法により製造した半導体装置の断面図である。
【図６】実施の形態１０に係るフラッシュメモリの製造方法の順序の第１の工程における半導体装置の断面図である。
【図７】実施の形態１０に係るフラッシュメモリの製造方法の順序の第２の工程における半導体装置の断面図である。
【図８】実施の形態１０に係るフラッシュメモリの製造方法の順序の第３の工程における半導体装置の断面図である。
【図９】実施の形態１０に係る半導体装置の製造方法の順序の第４の工程における半導体装置の断面図である。
【図１０】実施の形態１０に係る半導体装置の製造方法の順序の第５の工程における半導体装置の断面図である。
【図１１】従来のフラッシュメモリのメモリセルの断面図である。
【図１２】従来のフラッシュメモリの製造方法の順序の第１の工程における半導体装置の断面図である。
【図１３】従来のフラッシュメモリの製造方法の順序の第２の工程における半導体装置の断面図である。
【図１４】従来のフラッシュメモリの製造方法の順序の第３の工程における半導体装置の断面図である。
【図１５】従来のフラッシュメモリの製造方法の順序の第４の工程における半導体装置の断面図である。
【図１６】従来の半導体装置の製造方法の問題点を示す第１の工程における半導体装置の断面図である。
【図１７】従来の半導体装置の製造方法の問題点を示す第２の工程における半導体装置の断面図である。
【図１８】実施の形態３に係る方法を説明するための半導体装置の断面図である。
【図１９】実施の形態７に係る製造方法の順序の第１の工程における半導体装置の断面図である。
【図２０】実施の形態７に係る製造方法の順序の第２の工程における半導体装置の断面図である。
【図２１】実施の形態７に係る製造方法の順序の第３の工程における半導体装置の断面図である。
【図２２】高抵抗負荷型ＳＲＡＭメモリセルの等価回路図である。
【図２３】実施の形態１１に係る方法の製造方法の順序の第１の工程における半導体装置の断面図である。
【図２４】実施の形態１１に係る方法の製造方法の順序の第２の工程における半導体装置の断面図である。
【図２５】実施の形態１１に係る方法の製造方法の順序の第３の工程における半導体装置の断面図である。
【発明を実施するための形態】
【００７０】
本発明の実施の形態は、写真製版−ポリシリコンドライエッチング−ＨＦ液ウエットエッチングを、連続的に行なうまたは写真製版−シリコン酸化膜ドライエッチング−ポリシリコンドライエッチング−ＨＦ液ウエットエッチングを連続的に行なう、という工程を含む半導体装置の製造方法のすべてについて適用される。以下、実施の形態を図について説明する。
【００７１】
実施の形態１
図１を参照して、シリコン基板１の上にＳｉＯ2膜２を形成する。ＳｉＯ2膜２の上にポリシリコン膜３を形成する。このときの形成は、成膜のみでも、成膜後にパターニングを行なうのどちらにも対応する。ポリシリコン膜３の上にレジストパターン４を形成する。レジストパターン４をマスクにして、ポリシリコン膜３をエッチングする。その後、Ｏ2プラズマ処理（アッシング処理）を行なう。Ｏ2プラズマ処理は、ポリシリコン膜３のエッチングのシークエンス中、または別装置で行なわれる。レジストパターン４の表面を、約１０ｎｍ除去した後、レジストパターン４をマスクにして、ＳｉＯ2膜２の、ＨＦ液処理を行なう。本発明の実施の形態によれば、Ｏ2プラズマ処理により、レジストパターン４の表層部を一部除去しているので、図１７に示す従来方法によって生じた問題点は解消される。すなわち、剥がれたレジスト表面変質層がＳｉＯ2膜２のエッチングを妨げるという問題は生じない。なお、ＨＦ液処理の前に、レジストパターン４が、元のパターンの位置より後退している（点線で示した分だけ水平方向に後退している）が、問題は生じない。
【００７２】
実施の形態２
本実施の形態も、変質レジストを除去する目的で行なわれる。本実施の形態では、ポリシリコンのエッチングのシークエンスの中で、変質レジストの除去が行なわれる。すなわち、ポリシリコン膜のメインエッチ、オーバーエッチング後に、Ｏ2を混入したエッチングを行なう。たとえば、次のようなエッチングシークエンスで行なう。
【００７３】
メインエッチング→Ｃｌ2ガスを用いるオーバーエッチング→Ｃｌ2＋Ｏ2ガスを用いる後処理
この場合は、Ｏ2プラズマ処理とは異なるため、レジストパターンの後退は少なくなる。なお、Ｏ2ガスを混入したエッチングは、オーバーエッチングの途中から行なってもよい。
【００７４】
実施の形態３
図１８を参照して、シリコン基板１の上にＳｉＯ2膜２を形成する。ＳｉＯ2膜２の上にポリシリコン膜３を形成する。このときの形成は成膜のみでも、成膜後にパターニングを行なうのどちらにも対応する。その後、第２の絶縁膜７を成膜後、第２の絶縁膜７の上に、レジストパターン４を形成する。レジストパターン４をマスクにして、第２の絶縁膜７とポリシリコン膜３をエッチングする。その後、Ｏ2プラズマ処理（アッシング処理）を行なう。Ｏ2プラズマ処理は、ポリシリコン膜３のエッチングのシークエンス中、または別装置で行なわれる。レジストパターン４の表面を、約１０ｎｍ除去した後、レジストパターン４をマスクにして、ＳｉＯ2膜２の、ＨＦ液処理を行なう。本発明の実施の形態によれば、Ｏ2プラズマ処理により、レジストパターン４の表層部を一部除去しているので、図１７に示す従来方法によって生じた問題点は解消される。すなわち、剥がれたレジスト表面変質層がＳｉＯ2膜２のエッチングを妨げるという問題は生じない。なお、ＨＦ液処理の前に、レジストパターン４が、元のパターンの位置より後退している（点線で示した分だけ水平方向に後退している）が、問題は生じない。
【００７５】
実施の形態４
本実施の形態も、変質レジストを除去する目的で行なわれる。本実施の形態では、第２の絶縁膜７のエッチング後、ポリシリコンのエッチングのシークエンスの中で、変質レジストの除去が行なわれる。すなわち、ポリシリコン膜のメインエッチ、オーバエッチング後に、Ｏ2を混入したエッチングを行なう。たとえば、次のようなエッチングシークエンスで行なう。
【００７６】
メインエッチング→Ｃｌ2ガスを用いるオーバエッチング→Ｃｌ2＋Ｏ2ガスを用いる後処理
この場合は、Ｏ2プラズマ処理とは異なるため、レジストパターンの後退は少なくなる。なお、Ｏ2ガスを混入したエッチングは、オーバエッチングの途中から行なってもよい。
【００７７】
実施の形態５
本実施の形態は、変質した表面レジストを硬化することによって、変質部の剥がれを防止するものである。
【００７８】
図２を参照して、シリコン基板１の上にＳｉＯ2膜２を形成する。ＳｉＯ2膜２の上にポリシリコン膜３を形成する。ポリシリコン膜３の上に、レジストパターン４を形成する。レジストパターン４をマスクにして、ポリシリコン膜３をエッチングする。このとき、レジストパターン４の表面が変質する。図中、６は、変質したレジスト表面層を表わしている。
【００７９】
図３を参照して、変質したレジスト表面層６を硬化するために、レジスト表面層６をＮ2雰囲気中で、ディープ紫外線キュア（以下、ＤＵＶキュア処理と略す）する。具体的には、波長約２５０ｎｍ〜６００ｎｍの光を、レジストパターン４に１００秒間照射し、シリコン基板１の載っているステージを約１００℃〜１５０℃まで昇温する。本実施の形態によれば、ＤＵＶ光で、変質した表面レジスト層６と下の正常なレジスト層４の感光基を分解し、これらを交わらせる。図中７は、交わってできた層を表わしている。
【００８０】
図４を参照して、この状態で、熱処理を行ない、変質層６を下の正常なレジスト層４とくっつける。これによって、変質したレジスト表面層６の剥がれを防止できる。また、ＤＵＶキュア処理によって、波長の短い光がレジスト表面層６に照射されるので、表面の残留エッチングガスが化学反応により除去されるという効果も生じ、残留ガスの悪影響が除去される。本実施の形態に係る工程を要約すると、次のとおりである。
【００８１】
ポリシリコンエッチ→ＤＵＶキュア（Ｎ2雰囲気）→ＨＦ液ウエットエッチング
実施の形態６
本実施の形態は、実施の形態３の変形例である。Ｎ2雰囲気の代わりに、Dry Air（乾燥空気）雰囲気中で、ＤＵＶキュア処理を行なう。この処理を行なうと、レジストの表面変質層と下の正常なレジスト層を交わらせて、これらを硬化するだけでなく、変質層が、Dry Air中のＯ2と、ＤＵＶ光により発生するＯ3（オゾン）とにより、数ｎｍ程度、除去されるという新たな効果が生じる。
【００８２】
本実施の形態の工程を要約すれば、次のとおりである。
ポリシリコンエッチ→ＤＵＶキュア（Dry Air雰囲気）→ＨＦ液ウエットエッチング
実施の形態７
本実施の形態は、変質した表面レジストを硬化することによって、変質部の剥がれを防止するものである。
【００８３】
図１９を参照して、シリコン基板１の上にＳｉＯ2膜２を形成する。ＳｉＯ2膜２の上にポリシリコン膜３を形成する。このときの形成は成膜のみでも、成膜後にパターニングを行なうのどちらにも対応する。その後、第２の絶縁膜７を成膜後、第２の絶縁膜７の上に、レジストパターン４を形成する。レジストパターン４をマスクにして、第２の絶縁膜７とポリシリコン膜３をエッチングする。このとき、レジストパターン４の表面が変質する。図中、６は、変質したレジスト表面層を表わしている。
【００８４】
図２０を参照して、変質したレジスト表面層６を硬化するために、レジスト表面層６をＮ2雰囲気中で、ディープ紫外線キュア（以下、ＤＵＶキュア処理と略する）する。具体的には、波長約２５０ｎｍ〜６００ｎｍの光を、レジストパターン４に１００秒間照射し、シリコン基板１の載っているステージを約１００℃〜１５０℃まで昇温する。本実施の形態によれば、ＤＵＶ光で、変質した表面レジスト層６と下の正常なレジスト層４の感光基を分解し、これらを交わらせる。図中７は、交わってできた層を表わしている。
【００８５】
図２１を参照して、この状態で、熱処理を行ない、変質層６を下の正常なレジスト層４とくっつける。これによって、変質したレジスト表面層６の剥がれを防止できる。また、ＤＵＶキュア処理によって、波長の短い光がレジスト表面層６に照射されるので、表面の残留エッチングガスが化学反応により除去されるという効果も生じ、残留ガスの悪影響が除去される。本実施の形態に係る工程を要約すると、次のとおりである。
【００８６】
ポリシリコンエッチ→ＤＵＶキュア（Ｎ2雰囲気）→ＨＦ液ウエットエッチング
実施の形態８
本実施の形態は、実施の形態７の変形例である。Ｎ2雰囲気の代わりに、Dry Air（乾燥空気）雰囲気中で、ＤＵＶキュア処理を行なう。この処理を行なうと、レジストの表面変質層と下の正常なレジスト層を交わらせて、これらを硬化するだけでなく、変質層が、Dry Air中のＯ2と、ＤＵＶ光により発生するＯ3（オゾン）とにより、数ｎｍ程度、除去されるという新たな効果が生じる。
【００８７】
本実施の形態の工程を要約すれば、次のとおりである。
ポリシリコンエッチ→ＤＵＶキュア（Dry Air雰囲気）→ＨＦ液ウエットエッチング
実施の形態９
本実施の形態も、実施の形態５と７の変形例である。本実施の形態ではＤＵＶキュアを行なわず、ウェハをDry Air雰囲気で満たされたオーブン中で、たとえば１５０℃で、１時間、ベーキングする。変質層と下層の正常層の交わる効果は少ないが、変質層と下層の正常層が、接している部分で、硬化する際に、これらがつながることが期待できる。
【００８８】
本実施の形態の工程を要約すれば次のとおりである。
ポリシリコンエッチング→オーブン処理（１５０℃，１時間，Dry Air）→ＨＦ液ウエットエッチング
実施の形態１０
本実施の形態は、上述した発明を、実際の半導体装置に適用したものである。本実施の形態では、２層スタックトポリシリコン膜によりセルを形成する、フラッシュメモリの製造方法について述べる。
【００８９】
図５は、実施の形態１０に係る方法によって製造したフラッシュメモリの断面図である。フラッシュメモリは、半導体基板１を備える。半導体基板１の上にダミーゲート１４を含むダミーゲート領域が設けられている。半導体基板の上に、ダミーゲート領域を挟むようにメモリセル領域と周辺回路領域が設けられている。ダミーゲート領域は、半導体基板１の上に形成された分離酸化膜８を含む。分離酸化膜８の上に、第１導電層１０が設けられている。第１導電層１０の周辺回路領域側の端部１０ａはメモリセル領域側に後退している。第１導電層１０の上に絶縁層１１が設けられている。絶縁層１１の周辺回路領域側の端部１１ａはメモリセル領域側に後退している。分離酸化膜８の上に、第１導電層１０および絶縁層１１を覆うように、第２導電層１３が設けられている。
【００９０】
図５を参照して、メモリセルでは、フローティングゲート、ポリ−ポリ絶縁膜が必要だが、周辺回路では、これらの膜は不要である。
【００９１】
以下、図５に示すフラッシュメモリの製造方法について説明する。
図６を参照して、半導体基板１の上に、分離酸化膜８とトンネル酸化膜９を形成する。その後、半導体基板１の上に第１ポリシリコン層（フローティングゲートになるもの）１０をＸ方向（紙面に向かって水平方向。図中では表示しない）にエッチング後、ポリ−ポリ絶縁膜１１を形成する。
ポリ−ポリ絶縁膜１１の上に、その端部が分離酸化膜８上に位置し、かつメモリセル領域のみを覆う、レジストパターン１５を、写真製版処理によって形成する。
【００９２】
次に、図７を参照して、ＣＣｌ4あるいはＣＨＣｌ3などのフロロカーボン系のエッチングガスを用いて、レジストパターン１５をマスクにし、ポリ−ポリ絶縁膜１１をエッチングし、次に第１ポリシリコン層１０をエッチングする。
【００９３】
この後、連続して、トンネル酸化膜９をＨＦ液でエッチングすると、レジスト表面の変質層が剥がれるため、上述した実施の形態１−９の方法をここで適用する。すなわち、レジストパターン１５の表面の変質層を除去するか、あるいは、変質層とその下にある正常なレジスト層とをくっつけ、レジスト表面の変質層が剥がれるのを防止する。
【００９４】
次に、そのような処理を行なった後、レジストパターン１５をマスクにして、周辺回路領域のトンネル酸化膜９のエッチング除去を行なう。本発明の実施の形態では、上記実施の形態１または２を適用している。その後、レジストパターン１５を除去する。周辺回路領域にゲート酸化膜１２を形成する。
【００９５】
次に、図８を参照して、第２ポリシリコン層１３とエッチングマスク用酸化膜１６を半導体基板１の上に形成する。さて、本実施の形態によれば、レジスト表面の変質層が剥がれるのを防止する処理を行なうと、レジストパターン１５が、Ｏ2プラズマまたはエッチングシークエンス中に混入しているＯ2のために、後退する。そのため、トンネル酸化膜９のエッチング除去時、ポリ−ポリ絶縁膜１１が、従来のフローのものより、メモリセル領域側に後退して仕上がる。このため、後工程で、この領域で、すなわち、分離酸化膜８の上で、ダミーゲート１４を形成する際、急激な段差変化は生じない。すなわち、分離酸化膜８＋第２ポリシリコン層１３（矢印Ａ部分）からすぐに分離酸化膜８＋第１ポリシリコン層１０＋ポリ−ポリ絶縁層１１＋第２ポリシリコン層１３（矢印Ｃ部分）にいくという急激な段差変化は生じないで、分離酸化膜８＋第２ポリシリコン層１３（矢印Ａ部分）→分離酸化膜８＋第２ポリシリコン層１３＋第１ポリシリコン層１０（矢印Ｂ部分）→分離酸化膜８＋第２ポリシリコン層１３＋ポリ−ポリ絶縁膜１１＋第１ポリシリコン１０（矢印Ｃ部分）というように、段差が緩やかに推移する。したがって、この領域および周辺で、後工程における写真製版、加工処理が容易になるという利点が生じる。
【００９６】
図８と図９を参照して、エッチングマスク用酸化膜１６をパターニングし、メモリセルのコントロールゲート１３、周辺回路のトランジスタゲート１３をパターニングする。
【００９７】
図１０を参照して、メモリセル領域だけ、エッチングマスク用酸化膜１６を使って、ポリ−ポリ絶縁膜１１、フローティングゲート１０をエッチングする。これにより、図５に示す、フラッシュメモリが完成する。
【００９８】
実施の形態１１
ＳＲＡＭに本発明を適用した例を以下に示す。
【００９９】
図２２は、高抵抗負荷型ＳＲＡＭメモリセルの等価回路である。図中の記憶ノード１は、アクセストランジスタ１のソース、ドライバトランジスタ２のドレイン、ドライバトランジスタ１のゲートを結ぶ必要がある。
【０１００】
この部分に本発明を適用した例を以下に示す。
図２３は、たとえばＮ型基板５１中に作ったＰウェル５２内にフィールド酸化膜５３を作って分離を行ない、各トランジスタ共通のゲート酸化膜、ゲート電極、ポリシリコン５４を成膜した状態である。
【０１０１】
次に、図２４を参照して、レジストパターン５５を形成し、いわゆるゲート直接コンタクト５６を作る。
【０１０２】
すなわち、レジストパターン５５を作り、ポリシリコン５４をドライエッチングし、次にゲート酸化膜５６をウエットエッチングするが、このときに今まで述べてきたような、レジストパターン表面の異常が発生するため、既に述べた実施の形態を適用する。
【０１０３】
図２５は、ゲート直接コンタクトと、ドライバトランジスタ１のゲート電極５７が完成した図である。図中のコンタクト、活性領域のｎ+領域が記憶ノード１に相当する。
【０１０４】
この構造にディープ紫外光による手段を用いた場合、ゲート直接コンタクトの中の残留したエッチングガスの残留物、たとえば塩素（Ｃｌ2）とかカーボン（Ｃ）などが除去されるため、コンタクト抵抗が低く、ｎ+−Ｐウェル間に結晶欠陥が発生せず、すなわち記憶ノード１に蓄えられた電荷がリークしないという効果も期待できる。
【０１０５】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【０１０６】
１ 半導体基板、２ 絶縁膜、３ 導電層、４ レジストパターン。
【技術分野】
【０００１】
この発明は、一般に、半導体装置の製造方法に関するものであり、より特定的には、ドライエッチとウエットエッチを連続して行なう工程を含む半導体装置の製造方法に関する。この発明は、また、ドライエッチおよびウエットエッチを連続して行なう工程を含む、フラッシュメモリの製造方法に関する。この発明は、そのような製造方法により製造したフラッシュメモリに関する。この発明は、さらに、スタティックランダムアクセスメモリ（以下、ＳＲＡＭと略する）の製造方法に関する。
【背景技術】
【０００２】
図１１は、従来のフラッシュメモリのメモリセルの断面図である。
図１１を参照して、Ｐ型不純物を含む半導体基板１の表面中にＰ型不純物領域１ａが形成されている。半導体基板１の上に、トンネル酸化膜３を介在させてフローティングゲート４が形成されている。Ｐ型不純物領域１ａの表面中であって、フローティングゲート４の両側にソース／ドレイン領域２ａ，２ｂが形成されている。フローティングゲート４の上に絶縁膜８が形成されている。絶縁膜８の上にコントロールゲート９が形成されている。コントロールゲート９を覆うように、半導体基板１の上に絶縁層１０，１１が形成されている。
【０００３】
次に、フラッシュメモリの動作について説明する。
書込動作においては、ドレイン領域２ｂに６〜８Ｖ程度のドレイン電圧を、コントロールゲート９に１０〜１５Ｖ程度のゲート電圧を印加する。ソース領域２ａと半導体基板１の電位は接地電位に保たれる。このとき、チャネル領域２ｃには数百μＡの電流が流れる。ソース領域２ａからドレイン領域２ｂに流れた電子のうち、ドレイン領域２ｂ近傍で加速された電子は、高エネルギを有する電子（ホットエレクトロン）となる。この電子は、コントロールゲート９に印加されたゲート電圧による電界のため、矢印１２の方向に流れ、フローティングゲート４に注入される。フローティングゲート４に電子の蓄積が行なわれると、トランジスタのしきい値電圧が高くなる。このしきい値電圧が一定値よりも高くなった場合が“０”と呼ばれる状態である。
【０００４】
次に、データ消去動作について説明する。まず、ソース領域２ａに１０〜１５Ｖ程度のソース電圧を印加し、コントロールゲート９と半導体基板１は接地電位に保持する。次に、ドレイン領域２ｂをフローティングとし、ソース領域２ａに印加するソース電圧による電界により、フローティングゲート４に蓄積されていた電子は、矢印１３の方向に、トンネル絶縁膜３を通過して半導体基板１内に流れる。このようにしてフローティングゲート４内部に蓄積されていた電子が引抜かれることによって、トランジスタのしきい値が高くなる。このしきい値電圧が所定の値より低い状態が、“１”と呼ばれるデータを消去された状態である。この消去状態によって、同一半導体装置内に形成されたメモリセルの一括消去が可能となる。さらに、読出動作においては、コントロールゲート９に５Ｖ程度のゲート電圧を印加し、ドレイン領域２ｂに１〜２Ｖ程度のドレイン電圧を印加したときに、チャネル領域２ｃに電流が流れるかどうか、つまり、トランジスタがＯＮ状態かＯＦＦ状態かによってデータが“１”か“０”かの判定をするというものである。
【０００５】
次に、上記のように構成されるフラッシュメモリの製造方法について説明する。
まず、図１２を参照して、単結晶シリコンからなる半導体基板１上にメモリセル同士、周辺回路のトランジスタ同士およびセルと周辺トランジスタを分離する素子分離酸化膜を形成した後、メモリセルが形成されるＰ型不純物領域１ａを形成した後、基板の上面を酸化し、二酸化シリコン（ＳｉＯ2）からなるトンネル絶縁膜３を形成する。
【０００６】
図１３を参照して、トンネル絶縁膜３上に、ＣＶＤ（Chemical Vapor Deposition）技術によって、多結晶シリコンを積層し、これをメモリセル領域のみＸ方向（紙面に向かって水平方向。図中では表示しない）にエッチングして、フローティングゲート４を形成する。次に、同様にＣＶＤ技術によって、絶縁膜８（たとえば、シリコン窒化（ＳｉＮ）膜、シリコン酸化膜）を形成する。次に、周辺回路領域の絶縁膜８、上記多結晶シリコン、トンネル絶縁膜３を除去する。次に、多結晶シリコン（ポリシリコン）（フローティングゲート）４の形成と同じ要領で、ＣＶＤ技術によって、コントロールゲート９となる多結晶シリコンを積層する。
【０００７】
次に、図１４を参照して、多結晶シリコンを形成した領域のうち、ゲート電極として残したい領域については、その上部にレジストパターン１４をＹ方向（紙面に向かって垂直方向）に形成し、レジストパターン１４をマスクとして、トンネル絶縁膜３の表面が露出するまで異方性エッチングを行なう。
【０００８】
その後、レジストパターン１４をプラズマアッシング等の方法を用いて除去する。
図１５を参照して、矢印１５の方向に沿って不純物イオンを注入し、Ｐ型不純物領域１ａの上部にＰ型不純物領域１ａよりも不純物濃度が大きなＮ型高濃度不純物領域（ソース／ドレイン領域）２ａ，２ｂの形成を行なう。その後、図１１に戻って、ＣＶＤ技術等を用いてシリコン酸化膜からなる絶縁層１０，１１を、保護膜として形成することで、フラッシュメモリが完成する。
【発明の概要】
【発明が解決しようとする課題】
【０００９】
以上のように構成される半導体装置の製造方法の問題点について、簡略化した図面を用いて説明する。
【００１０】
図１６を参照して、シリコン基板１の上に、ＳｉＯ2膜２を形成する。ＳｉＯ2膜２の上に、ポリシリコン膜３を堆積する。ポリシリコン膜３の上に、写真製版により、レジストパターン４を形成する。レジストパターン４をマスクにして、ポリシリコン膜３をドライエッチングし、続いて、連続的にＳｉＯ2膜２を、フッ酸（ＨＦ）液によりエッチングする。
【００１１】
このとき、図１７を参照して、フッ酸液で処理する際に、ポリシリコン膜３のドライエッチング時に、変質した、レジストパターン４の表面層５が剥がれる。剥がれたレジスト表面層５がシリコン基板１の上に再付着し、この剥がれたレジスト表面層５の下のＳｉＯ2膜２のエッチングが阻害されるという問題点があった。また、剥がれたレジスト表面層５が、フッ酸処理槽中に流出し、異物として槽を汚染するという問題点があった。
【００１２】
そして、ポリシリコンエッチングを、塩素（Ｃｌ）系のガスを使って行なった場合に、特にこのような問題が発生しやすかった。
【００１３】
また、ポリシリコン膜の上に絶縁膜、たとえばＳｉＯ2膜、ＳｉＮ膜が堆積されている場合に、ＳｉＯ2／ＳｉＮ膜をドライエッチングし、ポリシリコン膜をドライエッチングし、次に、ＳｉＯ2膜をフッ酸液でウエットエッチングするという連続処理を行なうと、一層このような問題が発生しやすかった。
【００１４】
この発明は、上記のような問題点を解決するためになされたもので、レジストパターンの表面変質層が剥がれることを防止することができるように改良された半導体装置の製造方法を提供することにある。
【００１５】
この発明の他の目的は、レジストパターンの表面変質層が剥がれないように改良された、フラッシュメモリの製造方法を提供することにある。
【００１６】
この発明の他の目的は、レジストパターンの表面変質層が剥がれないように改良された、スタティックランダムアクセスメモリの製造方法の製造方法を提供することにある。
【課題を解決するための手段】
【００１７】
請求項１に係る半導体装置の製造方法においては、まず、半導体基板の上に絶縁膜と導電層を順次形成する。このときの形成は、成膜のみで形成してもよいし、成膜後にパターニングを行なって形成してもよい（第１工程）。上記導電層の上にレジストパターンを形成する（第２工程）。上記レジストパターンをマスクに用いて、上記導電層をドライエッチングする（第３工程）。上記レジストパターンの表面の変質層と、該レジストパターンの表面より下にある正常な層とをくっつけ、これらを剥がれなくする（第４工程）。上記レジストパターンをマスクに用いて、上記絶縁膜をウエットエッチングする（第５工程）。
【００１８】
この発明によれば、レジストパターンの表面の変質層と、該レジストパターンの表面より下にある正常な層とをくっつけるので、これらが剥がれなくなる。
【００１９】
請求項２に係る半導体装置の製造方法においては、上記第４工程は、Ｎ2雰囲気中で上記レジストパターンの表面にディープ紫外光を照射し、その後熱処理する工程を含む。
【００２０】
請求項３に係る半導体装置の製造方法においては、上記第４工程は、乾燥空気雰囲気中で上記レジストパターンの表面にディープ紫外光を照射し、その後、該レジストパターンを熱処理する工程を含む。
【００２１】
請求項４に係る半導体装置の製造方法においては、上記第４工程は、乾燥空気雰囲気中、上記レジストパターンを熱処理することによって行なう。
【００２２】
請求項５に係るフラッシュメモリは、半導体基板を備える。上記半導体基板の上にダミーゲート領域が設けられている。上記半導体基板の上に、上記ダミーゲート領域を挟むようにメモリセル領域と周辺回路領域が設けられている。上記ダミーゲート領域は、上記半導体基板の上に形成された分離酸化膜を含む。上記分離酸化膜の上に、その周辺回路領域側の端部が上記メモリセル領域側に後退した第１導電層が設けられている。上記第１導電層の上に、その周辺回路領域側の端部が上記メモリセル領域側に後退した絶縁層が設けられている。上記分離酸化膜の上に、上記第１導電層および上記絶縁層を覆うように、第２導電層が設けられている。
【００２３】
請求項６に係る半導体装置の製造方法においては、まず、半導体基板の上に絶縁膜と導電層を順次形成する（第１工程）。第２の絶縁膜を形成する（第２工程）。上記第２の絶縁膜の上にレジストパターンを形成する（第３工程）。上記レジストパターンをマスクに用いて、上記第２の絶縁膜と上記導電層をドライエッチングする（第４工程）。上記レジストパターンの表面の変質層と、該レジストパターンの表面より下にある正常な層とをくっつけ、これらを剥がれなくする（第５工程）。上記レジストパターンをマスクに用いて、上記絶縁膜をウエットエッチングする（第６工程）。
【００２４】
請求項７に係る半導体装置の製造方法においては、上記第５工程は、Ｎ2雰囲気中で上記レジストパターンの表面にディープ紫外光を照射し、その後、該レジストパターンを熱処理する工程を含む。
【００２５】
請求項８に係る半導体装置の製造方法においては、上記第５工程は、乾燥空気雰囲気中で上記レジストパターンの表面にディープ紫外光を照射し、その後、該レジストパターンを熱処理する工程を含む。
【００２６】
請求項９に記載の半導体装置の製造方法においては、上記第５工程は、乾燥空気雰囲気中、上記レジストパターンを熱処理することにより行なう。
【００２７】
請求項１０に係るフラッシュメモリの製造方法においては、まず、半導体基板の表面に、メモリセル領域と周辺回路領域を分離する分離酸化膜を形成する（第１工程）。上記半導体基板の表面上にトンネル酸化膜を形成する（第２工程）。上記トンネル酸化膜の上に第１ポリシリコン層を形成する（第３工程）。上記トンネル酸化膜と上記第１ポリシリコン層を所望の形にパターニングする（第４工程）。上記第１ポリシリコン層の上に絶縁膜を形成する（第５工程）。上記絶縁膜の上に、その端部が分離酸化膜上に位置し、かつ上記メモリセル領域のみを覆う、レジストパターンを形成する（第６工程）。上記レジストパターンをマスクに用いて、上記周辺回路領域の上にある、上記絶縁膜および上記第１ポリシリコン層をドライエッチングにより除去する（第７工程）。上記レジストパターンの表面変質層と、該レジストパターンの表面より下にある正常な部分をくっつけ、これらを剥がれなくする（第８工程）。上記レジストパターンを再びマスクに用いて、上記周辺回路領域の上にある上記トンネル酸化膜をウエットエッチングにより除去する（第９工程）。上記レジストパターンを除去する（第１０工程）。上記半導体基板の上であって、上記周辺回路領域の上に、周辺トランジスタ用のゲート酸化膜を形成する（第１１工程）。上記半導体基板の上に第２ポリシリコン層を形成する（第１２工程）。上記第２ポリシリコン層の上に、エッチングマスク用の酸化膜を形成する（第１３工程）。上記メモリセル領域にコントロールゲートを形成し、周辺回路のトランジスタゲートを形成する（第１４工程）。上記絶縁膜および上記第１ポリシリコン層をパターニングし、フローティングゲートを形成する（第１５工程）。
【００２８】
請求項１１に係るフラッシュメモリの製造方法においては、上記第８工程は、Ｎ2雰囲気中で上記レジストパターンの表面にディープ紫外光を照射し、熱処理する工程であることを含む。
【００２９】
請求項１２に係るフラッシュメモリの製造方法においては、上記第８工程は乾燥空気雰囲気中で上記レジストパターンの表面にディープ紫外光を照射し、熱処理する工程であることを含む。
【００３０】
請求項１３に係るフラッシュメモリの製造方法においては、上記第８工程は乾燥空気雰囲気中、上記レジストパターンを熱処理することにより行なう。
【００３１】
請求項１４に係るＳＲＡＭの製造方法においては、まず、半導体基板の表面に、分離酸化膜を形成する（第１工程）。上記半導体基板上にゲート酸化膜を成膜する（第２工程）。上記ゲート酸化膜上に第１ポリシリコン層を成膜する（第３工程）。活性領域から分離酸化膜上に及ぶような開口部を有するレジストパターンを形成する（第４工程）。上記レジストパターンをマスクとして、上記第１ポリシリコン層をドライエッチングにより除去する（第５工程）。上記レジストパターンの表面の変質層と表面より下にある正常な部分をくっつけ、これらを剥がれなくする（第６工程）。上記レジストパターンを再びマスクに用いて、パターン底のゲート酸化膜をウエットエッチングにより除去する（第７工程）。上記レジストパターンを除去する（第８工程）。第２ポリシリコン層を形成する（第９工程）。アクセストランジスタ、ドライバトランジスタ、周辺回路のトランジスタのゲート電極となるパターンをレジストにて形成する（第１０工程）。上記レジストパターンをマスクとして、第１ポリシリコン層、第２ポリシリコン層をドライエッチングする（第１１工程）。上記レジストパターンを除去する（第１２工程）。ｎ領域のみにｎ型不純物をドーピングする（第１３工程）。熱処理を行なう（第１４工程）。
【００３２】
請求項１５に記載のＳＲＡＭの製造方法においては、上記第６工程は、Ｎ2雰囲気中で上記レジストパターンの表面にディープ紫外光を照射し、その後、該レジストパターンを熱処理する工程を含む。
【００３３】
請求項１６に係るＳＲＡＭの製造方法においては、上記第６工程は、乾燥空気雰囲気中で上記レジストパターンの表面にディープ紫外光を照射し、その後、該レジストパターンを熱処理する工程を含む。
【００３４】
請求項１７に記載のＳＲＡＭの製造方法においては、上記第６工程は、乾燥空気雰囲気中、上記レジストパターンを熱処理することにより行なう。
【００３５】
その他、本発明の半導体装置の製造方法においては、まず、半導体基板の上に、絶縁膜と導電層を順次形成する。このときの形成は、成膜のみでも、成膜後にパターニングを行なうの、どちらにも対応する（第１工程）。上記導電層の上にレジストパターンを形成する（第２工程）。上記レジストパターンをマスクに用いて、上記導電層をドライエッチングする（第３工程）。上記レジストパターンの表層部を一部削る（第４工程）。上記レジストパターンをマスクに用いて、上記絶縁膜をエッチングする。
【００３６】
この発明によれば、レジストパターンの表層部を一部削るので、変質したレジストパターンの表面が除去される。
【００３７】
本発明の半導体装置の製造方法においては、上記第４工程を、Ｏ2プラズマを用いるエッチングにより行なう。
【００３８】
本発明の半導体装置の製造方法においては、上記第３工程におけるドライエッチングを、Ｏ2を混入したガスを用いて行ない、それによって、上記第４工程を、上記導電層のドライエッチングのシークエンスの中で行なう。
【００３９】
本発明の半導体装置の製造方法においては、まず、半導体基板の上に絶縁膜と導電層を順次形成する。このときの形成は、成膜のみで形成してもよいし、成膜後にパターニングを行なって形成してもよい（第１工程）。上記導電層の上にレジストパターンを形成する（第２工程）。上記レジストパターンをマスクに用いて、上記導電層をドライエッチングする（第３工程）。上記レジストパターンの表面の変質層と、該レジストパターンの表面より下にある正常な層とをくっつけ、これらを剥がれなくする（第４工程）。上記レジストパターンをマスクに用いて、上記絶縁膜をエッチングする（第５工程）。
【００４０】
この発明によれば、レジストパターンの表面の変質層と、該レジストパターンの表面より下にある正常な層とをくっつけるので、これらが剥がれなくなる。
【００４１】
本発明の半導体装置の製造方法においては、上記第４工程は、Ｎ2雰囲気中で上記レジストパターンの表面にディープ紫外光を照射し、その後熱処理する工程を含む。
【００４２】
本発明の半導体装置の製造方法においては、上記第４工程は、乾燥空気雰囲気中で上記レジストパターンの表面にディープ紫外光を照射し、その後、該レジストパターンを熱処理する工程を含む。
【００４３】
本発明の半導体装置の製造方法においては、上記第４工程は、乾燥空気雰囲気中、上記レジストパターンを熱処理することによって行なう。
【００４４】
本発明のフラッシュメモリの製造方法においては、まず、半導体基板の表面に、メモリセル領域と周辺回路領域を分離する分離酸化膜を形成する（第１工程）。上記半導体基板の表面上にトンネル酸化膜を形成する（第２工程）。上記トンネル酸化膜の上に第１ポリシリコン層を形成する（第３工程）。上記トンネル酸化膜と上記第１ポリシリコン層を所望の形にパターニングする（第４工程）。上記第１ポリシリコン層の上に絶縁膜を形成する（第５工程）。上記絶縁膜の上に、その端部が分離酸化膜上に位置し、かつ上記メモリセル領域のみを覆う、レジストパターンを形成する（第６工程）。上記レジストパターンをマスクに用いて、上記周辺回路領域の上にある、上記絶縁膜および上記第１ポリシリコン層をドライエッチングにより除去する（第７工程）。上記レジストパターンの表層部を一部削る（第８工程）。上記レジストパターンを再びマスクに用いて、上記周辺回路領域の上にある上記トンネル酸化膜を除去する（第９工程）。上記レジストパターンを除去する（第１０工程）。上記半導体基板の上であって、上記周辺回路領域の上に、周辺トランジスタ用のゲート酸化膜を形成する（第１１工程）。上記半導体基板の上に第２ポリシリコン層を形成する（第１２工程）。上記第２ポリシリコン層の上に、エッチングマスク用の酸化膜を形成する（第１３工程）。上記メモリセル領域にコントロールゲートを形成し、周辺回路のトランジスタゲートを形成する（第１４工程）。上記絶縁膜および上記第１ポリシリコン層をパターニングし、フローティングゲートを形成する（第１５工程）。
【００４５】
この発明によれば、レジストパターンの表層部を一部削るので、レジストパターンの表面変質層が除去される。
【００４６】
本発明のフラッシュメモリは、半導体基板を備える。上記半導体基板の上にダミーゲート領域が設けられている。上記半導体基板の上に、上記ダミーゲート領域を挟むようにメモリセル領域と周辺回路領域が設けられている。上記ダミーゲート領域は、上記半導体基板の上に形成された分離酸化膜を含む。上記分離酸化膜の上に、その周辺回路領域側の端部が上記メモリセル領域側に後退した第１導電層が設けられている。上記第１導電層の上に、その周辺回路領域側の端部が上記メモリセル領域側に後退した絶縁層が設けられている。上記分離酸化膜の上に、上記第１導電層および上記絶縁層を覆うように、第２導電層が設けられている。
【００４７】
本発明の半導体装置の製造方法においては、上記の製法において、上記導電層はポリシリコン膜であり、上記ドライエッチングは塩素ガスを用いて行なわれる。
【００４８】
本発明のフラッシュメモリの製造方法においては、上記フラッシュメモリの製造方法の第６工程におけるドライエッチングを、塩素ガスを用いて行なう。
【００４９】
本発明の半導体装置の製造方法においては、まず半導体基板の上に絶縁膜と導電層を順次形成する（第１工程）。第２の絶縁膜を形成する（第２工程）。上記第２の絶縁膜の上にレジストパターンを形成する（第３工程）。上記レジストパターンをマスクに用いて、上記第２の絶縁膜と導電層をドライエッチングする（第４工程）。上記レジストパターンの表層部を一部削る（第５工程）。上記レジストパターンをマスクに用いて、上記絶縁膜をエッチングする（第６工程）。
【００５０】
本発明の半導体装置の製造方法においては、上記第５工程を、Ｏ2プラズマを用いるエッチングにより行なう。
【００５１】
本発明の半導体装置の製造方法においては、上記第４工程におけるドライエッチングをＯ2を混入したガスを用いて行ない、それによって、上記第５工程を、上記導電層のドライエッチングのシークエンスの中で行なう。
【００５２】
本発明の半導体装置の製造方法においては、まず、半導体基板の上に絶縁膜と導電層を順次形成する（第１工程）。第２の絶縁膜を形成する（第２工程）。上記第２の絶縁膜の上にレジストパターンを形成する（第３工程）。上記レジストパターンをマスクに用いて、上記第２の絶縁膜と上記導電層をドライエッチングする（第４工程）。上記レジストパターンの表面の変質層と、該レジストパターンの表面より下にある正常な層とをくっつけ、これらを剥がれなくする（第５工程）。上記レジストパターンをマスクに用いて、上記絶縁膜をエッチングする（第６工程）。
【００５３】
本発明の半導体装置の製造方法においては、上記第５工程は、Ｎ2雰囲気中で上記レジストパターンの表面にディープ紫外光を照射し、その後、該レジストパターンを熱処理する工程を含む。
【００５４】
本発明の半導体装置の製造方法においては、上記第５工程は、乾燥空気雰囲気中で上記レジストパターンの表面にディープ紫外光を照射し、その後、該レジストパターンを熱処理する工程を含む。
【００５５】
本発明の半導体装置の製造方法においては、上記第５工程は、乾燥空気雰囲気中、上記レジストパターンを熱処理することにより行なう。
【００５６】
本発明のフラッシュメモリの製造方法においては、まず、半導体基板の表面に、メモリセル領域と周辺回路領域を分離する分離酸化膜を形成する（第１工程）。上記半導体基板の表面上にトンネル酸化膜を形成する（第２工程）。上記トンネル酸化膜の上に第１ポリシリコン層を形成する（第３工程）。上記トンネル酸化膜と上記第１ポリシリコン層を所望の形にパターニングする（第４工程）。上記第１ポリシリコン層の上に絶縁膜を形成する（第５工程）。上記絶縁膜の上に、その端部が分離酸化膜上に位置し、かつ上記メモリセル領域のみを覆う、レジストパターンを形成する（第６工程）。上記レジストパターンをマスクに用いて、上記周辺回路領域の上にある、上記絶縁膜および上記第１ポリシリコン層をドライエッチングにより除去する（第７工程）。上記レジストパターンの表層部を、一部削ることをＯ2プラズマを用いるエッチングにより行なう（第８工程）。上記レジストパターンを再びマスクに用いて、上記周辺回路領域の上にある上記トンネル酸化膜を除去する（第９工程）。上記レジストパターンを除去する（第１０工程）。上記半導体基板の上であって、上記周辺回路領域の上に、周辺トランジスタ用のゲート酸化膜を形成する（第１１工程）。上記半導体基板の上に第２ポリシリコン層を形成する（第１２工程）。上記第２ポリシリコン層の上に、エッチングマスク用の酸化膜を形成する（第１３工程）。上記メモリセル領域にコントロールゲートを形成し、周辺回路のトランジスタゲートを形成する（第１４工程）。上記絶縁膜および上記第１ポリシリコン層をパターニングし、フローティングゲートを形成する（第１５工程）。
【００５７】
本発明のフラッシュメモリの製造方法においては、上記第７工程のドライエッチングをＯ2を混入したガスを用いて行ない、上記第８工程のレジストパターンの表層部を一部削ることをドライエッチングのシークエンス中で行なうことを特徴とする。
【００５８】
本発明のフラッシュメモリの製造方法においては、まず、半導体基板の表面に、メモリセル領域と周辺回路領域を分離する分離酸化膜を形成する（第１工程）。上記半導体基板の表面上にトンネル酸化膜を形成する（第２工程）。上記トンネル酸化膜の上に第１ポリシリコン層を形成する（第３工程）。上記トンネル酸化膜と上記第１ポリシリコン層を所望の形にパターニングする（第４工程）。上記第１ポリシリコン層の上に絶縁膜を形成する（第５工程）。上記絶縁膜の上に、その端部が分離酸化膜上に位置し、かつ上記メモリセル領域のみを覆う、レジストパターンを形成する（第６工程）。上記レジストパターンをマスクに用いて、上記周辺回路領域の上にある、上記絶縁膜および上記第１ポリシリコン層をドライエッチングにより除去する（第７工程）。上記レジストパターンの表面変質層と、該レジストパターンの表面より下にある正常な部分をくっつけ、これらを剥がれなくする（第８工程）。上記レジストパターンを再びマスクに用いて、上記周辺回路領域の上にある上記トンネル酸化膜を除去する（第９工程）。上記レジストパターンを除去する（第１０工程）。上記半導体基板の上であって、上記周辺回路領域の上に、周辺トランジスタ用のゲート酸化膜を形成する（第１１工程）。上記半導体基板の上に第２ポリシリコン層を形成する（第１２工程）。上記第２ポリシリコン層の上に、エッチングマスク用の酸化膜を形成する（第１３工程）。上記メモリセル領域にコントロールゲートを形成し、周辺回路のトランジスタゲートを形成する（第１４工程）。上記絶縁膜および上記第１ポリシリコン層をパターニングし、フローティングゲートを形成する（第１５工程）。
【００５９】
本発明のフラッシュメモリの製造方法においては、上記第８工程は、Ｎ2雰囲気中で上記レジストパターンの表面にディープ紫外光を照射し、熱処理する工程であることを含む。
【００６０】
本発明のフラッシュメモリの製造方法においては、上記第８工程は乾燥空気雰囲気中で上記レジストパターンの表面にディープ紫外光を照射し、熱処理する工程であることを含む。
【００６１】
本発明のフラッシュメモリの製造方法においては、上記第８工程は乾燥空気雰囲気中、上記レジストパターンを熱処理することにより行なう。
【００６２】
本発明のＳＲＡＭの製造方法においては、まず、半導体基板の表面に、分離酸化膜を形成する（第１工程）。上記半導体基板上にゲート酸化膜を成膜する（第２工程）。上記ゲート酸化膜上に第１ポリシリコン層を成膜する（第３工程）。活性領域から分離酸化膜上に及ぶような開口部を有するレジストパターンを形成する（第４工程）。上記レジストパターンをマスクとして、上記第１ポリシリコン層をドライエッチングにより除去する（第５工程）。上記レジストパターンの表層部を一部削る（第６工程）。上記レジストパターンを再びマスクに用いて、パターン底のゲート酸化膜を除去する（第７工程）。上記レジストパターンを除去する（第８工程）。上記第２ポリシリコン層を形成する（第９工程）。アクセストランジスタ、ドライバトランジスタ、周辺回路のトランジスタのゲート電極となるパターンをレジストにて形成する（第１０工程）。上記レジストパターンをマスクとして、上記第１ポリシリコン層、上記第２ポリシリコン層をドライエッチングする（第１１工程）。上記レジストパターンを除去する（第１２工程）。ｎ領域のみにｎ型不純物をドーピングする（第１３工程）。熱処理を行なう（第１４工程）。
【００６３】
本発明のＳＲＡＭの製造方法においては、上記第６工程をＯ2プラズマを用いたエッチングにより行なう。
【００６４】
本発明のＳＲＡＭの製造方法においては、上記第５工程において、ドライエッチングにＯ2を混入したガスを用いて行ない、上記第６工程のレジストパターンの表層部を一部削ることをドライエッチングのシークエンス中で行なう。
【００６５】
本発明のＳＲＡＭの製造方法においては、まず、半導体基板の表面に、分離酸化膜を形成する（第１工程）。上記半導体基板上にゲート酸化膜を成膜する（第２工程）。上記ゲート酸化膜上に第１ポリシリコン層を成膜する（第３工程）。活性領域から分離酸化膜上に及ぶような開口部を有するレジストパターンを形成する（第４工程）。上記レジストパターンをマスクとして、上記第１ポリシリコン層をドライエッチングにより除去する（第５工程）。上記レジストパターン表面の変質層と表面より下にある正常な部分をくっつけ、これらを剥がれなくする（第６工程）。上記レジストパターンを再びマスクに用いて、パターン底のゲート酸化膜を除去する（第７工程）。上記レジストパターンを除去する（第８工程）。第２ポリシリコン層を形成する（第９工程）。アクセストランジスタ、ドライバトランジスタ、周辺回路のトランジスタのゲート電極となるパターンをレジストにて形成する（第１０工程）。上記レジストパターンをマスクとして、第１ポリシリコン層、第２ポリシリコン層をドライエッチングする（第１１工程）。上記レジストパターンを除去する（第１２工程）。ｎ領域のみにｎ型不純物をドーピングする（第１３工程）。熱処理を行なう（第１４工程）。
【００６６】
本発明のＳＲＡＭの製造方法においては、上記第６工程は、Ｎ2雰囲気中で上記レジストパターンの表面にディープ紫外光を照射し、その後、該レジストパターンを熱処理する工程を含む。
【００６７】
本発明のＳＲＡＭの製造方法においては、上記第６工程は、乾燥空気雰囲気中で上記レジストパターンの表面にディープ紫外光を照射し、その後、該レジストパターンを熱処理する工程を含む。
【００６８】
本発明のＳＲＡＭの製造方法においては、上記第６工程は、乾燥空気雰囲気中、上記レジストパターンを熱処理することにより行なう。
【図面の簡単な説明】
【００６９】
【図１】実施の形態１に係る製造方法を説明するための、半導体装置の断面図である。
【図２】実施の形態５に係る半導体装置の製造方法の順序の第１の工程における半導体装置の断面図である。
【図３】実施の形態５に係る半導体装置の製造方法の順序の第２の工程における半導体装置の断面図である。
【図４】実施の形態５に係る半導体装置の製造方法の順序の第３の工程における半導体装置の断面図である。
【図５】実施の形態１０に係るフラッシュメモリの製造方法により製造した半導体装置の断面図である。
【図６】実施の形態１０に係るフラッシュメモリの製造方法の順序の第１の工程における半導体装置の断面図である。
【図７】実施の形態１０に係るフラッシュメモリの製造方法の順序の第２の工程における半導体装置の断面図である。
【図８】実施の形態１０に係るフラッシュメモリの製造方法の順序の第３の工程における半導体装置の断面図である。
【図９】実施の形態１０に係る半導体装置の製造方法の順序の第４の工程における半導体装置の断面図である。
【図１０】実施の形態１０に係る半導体装置の製造方法の順序の第５の工程における半導体装置の断面図である。
【図１１】従来のフラッシュメモリのメモリセルの断面図である。
【図１２】従来のフラッシュメモリの製造方法の順序の第１の工程における半導体装置の断面図である。
【図１３】従来のフラッシュメモリの製造方法の順序の第２の工程における半導体装置の断面図である。
【図１４】従来のフラッシュメモリの製造方法の順序の第３の工程における半導体装置の断面図である。
【図１５】従来のフラッシュメモリの製造方法の順序の第４の工程における半導体装置の断面図である。
【図１６】従来の半導体装置の製造方法の問題点を示す第１の工程における半導体装置の断面図である。
【図１７】従来の半導体装置の製造方法の問題点を示す第２の工程における半導体装置の断面図である。
【図１８】実施の形態３に係る方法を説明するための半導体装置の断面図である。
【図１９】実施の形態７に係る製造方法の順序の第１の工程における半導体装置の断面図である。
【図２０】実施の形態７に係る製造方法の順序の第２の工程における半導体装置の断面図である。
【図２１】実施の形態７に係る製造方法の順序の第３の工程における半導体装置の断面図である。
【図２２】高抵抗負荷型ＳＲＡＭメモリセルの等価回路図である。
【図２３】実施の形態１１に係る方法の製造方法の順序の第１の工程における半導体装置の断面図である。
【図２４】実施の形態１１に係る方法の製造方法の順序の第２の工程における半導体装置の断面図である。
【図２５】実施の形態１１に係る方法の製造方法の順序の第３の工程における半導体装置の断面図である。
【発明を実施するための形態】
【００７０】
本発明の実施の形態は、写真製版−ポリシリコンドライエッチング−ＨＦ液ウエットエッチングを、連続的に行なうまたは写真製版−シリコン酸化膜ドライエッチング−ポリシリコンドライエッチング−ＨＦ液ウエットエッチングを連続的に行なう、という工程を含む半導体装置の製造方法のすべてについて適用される。以下、実施の形態を図について説明する。
【００７１】
実施の形態１
図１を参照して、シリコン基板１の上にＳｉＯ2膜２を形成する。ＳｉＯ2膜２の上にポリシリコン膜３を形成する。このときの形成は、成膜のみでも、成膜後にパターニングを行なうのどちらにも対応する。ポリシリコン膜３の上にレジストパターン４を形成する。レジストパターン４をマスクにして、ポリシリコン膜３をエッチングする。その後、Ｏ2プラズマ処理（アッシング処理）を行なう。Ｏ2プラズマ処理は、ポリシリコン膜３のエッチングのシークエンス中、または別装置で行なわれる。レジストパターン４の表面を、約１０ｎｍ除去した後、レジストパターン４をマスクにして、ＳｉＯ2膜２の、ＨＦ液処理を行なう。本発明の実施の形態によれば、Ｏ2プラズマ処理により、レジストパターン４の表層部を一部除去しているので、図１７に示す従来方法によって生じた問題点は解消される。すなわち、剥がれたレジスト表面変質層がＳｉＯ2膜２のエッチングを妨げるという問題は生じない。なお、ＨＦ液処理の前に、レジストパターン４が、元のパターンの位置より後退している（点線で示した分だけ水平方向に後退している）が、問題は生じない。
【００７２】
実施の形態２
本実施の形態も、変質レジストを除去する目的で行なわれる。本実施の形態では、ポリシリコンのエッチングのシークエンスの中で、変質レジストの除去が行なわれる。すなわち、ポリシリコン膜のメインエッチ、オーバーエッチング後に、Ｏ2を混入したエッチングを行なう。たとえば、次のようなエッチングシークエンスで行なう。
【００７３】
メインエッチング→Ｃｌ2ガスを用いるオーバーエッチング→Ｃｌ2＋Ｏ2ガスを用いる後処理
この場合は、Ｏ2プラズマ処理とは異なるため、レジストパターンの後退は少なくなる。なお、Ｏ2ガスを混入したエッチングは、オーバーエッチングの途中から行なってもよい。
【００７４】
実施の形態３
図１８を参照して、シリコン基板１の上にＳｉＯ2膜２を形成する。ＳｉＯ2膜２の上にポリシリコン膜３を形成する。このときの形成は成膜のみでも、成膜後にパターニングを行なうのどちらにも対応する。その後、第２の絶縁膜７を成膜後、第２の絶縁膜７の上に、レジストパターン４を形成する。レジストパターン４をマスクにして、第２の絶縁膜７とポリシリコン膜３をエッチングする。その後、Ｏ2プラズマ処理（アッシング処理）を行なう。Ｏ2プラズマ処理は、ポリシリコン膜３のエッチングのシークエンス中、または別装置で行なわれる。レジストパターン４の表面を、約１０ｎｍ除去した後、レジストパターン４をマスクにして、ＳｉＯ2膜２の、ＨＦ液処理を行なう。本発明の実施の形態によれば、Ｏ2プラズマ処理により、レジストパターン４の表層部を一部除去しているので、図１７に示す従来方法によって生じた問題点は解消される。すなわち、剥がれたレジスト表面変質層がＳｉＯ2膜２のエッチングを妨げるという問題は生じない。なお、ＨＦ液処理の前に、レジストパターン４が、元のパターンの位置より後退している（点線で示した分だけ水平方向に後退している）が、問題は生じない。
【００７５】
実施の形態４
本実施の形態も、変質レジストを除去する目的で行なわれる。本実施の形態では、第２の絶縁膜７のエッチング後、ポリシリコンのエッチングのシークエンスの中で、変質レジストの除去が行なわれる。すなわち、ポリシリコン膜のメインエッチ、オーバエッチング後に、Ｏ2を混入したエッチングを行なう。たとえば、次のようなエッチングシークエンスで行なう。
【００７６】
メインエッチング→Ｃｌ2ガスを用いるオーバエッチング→Ｃｌ2＋Ｏ2ガスを用いる後処理
この場合は、Ｏ2プラズマ処理とは異なるため、レジストパターンの後退は少なくなる。なお、Ｏ2ガスを混入したエッチングは、オーバエッチングの途中から行なってもよい。
【００７７】
実施の形態５
本実施の形態は、変質した表面レジストを硬化することによって、変質部の剥がれを防止するものである。
【００７８】
図２を参照して、シリコン基板１の上にＳｉＯ2膜２を形成する。ＳｉＯ2膜２の上にポリシリコン膜３を形成する。ポリシリコン膜３の上に、レジストパターン４を形成する。レジストパターン４をマスクにして、ポリシリコン膜３をエッチングする。このとき、レジストパターン４の表面が変質する。図中、６は、変質したレジスト表面層を表わしている。
【００７９】
図３を参照して、変質したレジスト表面層６を硬化するために、レジスト表面層６をＮ2雰囲気中で、ディープ紫外線キュア（以下、ＤＵＶキュア処理と略す）する。具体的には、波長約２５０ｎｍ〜６００ｎｍの光を、レジストパターン４に１００秒間照射し、シリコン基板１の載っているステージを約１００℃〜１５０℃まで昇温する。本実施の形態によれば、ＤＵＶ光で、変質した表面レジスト層６と下の正常なレジスト層４の感光基を分解し、これらを交わらせる。図中７は、交わってできた層を表わしている。
【００８０】
図４を参照して、この状態で、熱処理を行ない、変質層６を下の正常なレジスト層４とくっつける。これによって、変質したレジスト表面層６の剥がれを防止できる。また、ＤＵＶキュア処理によって、波長の短い光がレジスト表面層６に照射されるので、表面の残留エッチングガスが化学反応により除去されるという効果も生じ、残留ガスの悪影響が除去される。本実施の形態に係る工程を要約すると、次のとおりである。
【００８１】
ポリシリコンエッチ→ＤＵＶキュア（Ｎ2雰囲気）→ＨＦ液ウエットエッチング
実施の形態６
本実施の形態は、実施の形態３の変形例である。Ｎ2雰囲気の代わりに、Dry Air（乾燥空気）雰囲気中で、ＤＵＶキュア処理を行なう。この処理を行なうと、レジストの表面変質層と下の正常なレジスト層を交わらせて、これらを硬化するだけでなく、変質層が、Dry Air中のＯ2と、ＤＵＶ光により発生するＯ3（オゾン）とにより、数ｎｍ程度、除去されるという新たな効果が生じる。
【００８２】
本実施の形態の工程を要約すれば、次のとおりである。
ポリシリコンエッチ→ＤＵＶキュア（Dry Air雰囲気）→ＨＦ液ウエットエッチング
実施の形態７
本実施の形態は、変質した表面レジストを硬化することによって、変質部の剥がれを防止するものである。
【００８３】
図１９を参照して、シリコン基板１の上にＳｉＯ2膜２を形成する。ＳｉＯ2膜２の上にポリシリコン膜３を形成する。このときの形成は成膜のみでも、成膜後にパターニングを行なうのどちらにも対応する。その後、第２の絶縁膜７を成膜後、第２の絶縁膜７の上に、レジストパターン４を形成する。レジストパターン４をマスクにして、第２の絶縁膜７とポリシリコン膜３をエッチングする。このとき、レジストパターン４の表面が変質する。図中、６は、変質したレジスト表面層を表わしている。
【００８４】
図２０を参照して、変質したレジスト表面層６を硬化するために、レジスト表面層６をＮ2雰囲気中で、ディープ紫外線キュア（以下、ＤＵＶキュア処理と略する）する。具体的には、波長約２５０ｎｍ〜６００ｎｍの光を、レジストパターン４に１００秒間照射し、シリコン基板１の載っているステージを約１００℃〜１５０℃まで昇温する。本実施の形態によれば、ＤＵＶ光で、変質した表面レジスト層６と下の正常なレジスト層４の感光基を分解し、これらを交わらせる。図中７は、交わってできた層を表わしている。
【００８５】
図２１を参照して、この状態で、熱処理を行ない、変質層６を下の正常なレジスト層４とくっつける。これによって、変質したレジスト表面層６の剥がれを防止できる。また、ＤＵＶキュア処理によって、波長の短い光がレジスト表面層６に照射されるので、表面の残留エッチングガスが化学反応により除去されるという効果も生じ、残留ガスの悪影響が除去される。本実施の形態に係る工程を要約すると、次のとおりである。
【００８６】
ポリシリコンエッチ→ＤＵＶキュア（Ｎ2雰囲気）→ＨＦ液ウエットエッチング
実施の形態８
本実施の形態は、実施の形態７の変形例である。Ｎ2雰囲気の代わりに、Dry Air（乾燥空気）雰囲気中で、ＤＵＶキュア処理を行なう。この処理を行なうと、レジストの表面変質層と下の正常なレジスト層を交わらせて、これらを硬化するだけでなく、変質層が、Dry Air中のＯ2と、ＤＵＶ光により発生するＯ3（オゾン）とにより、数ｎｍ程度、除去されるという新たな効果が生じる。
【００８７】
本実施の形態の工程を要約すれば、次のとおりである。
ポリシリコンエッチ→ＤＵＶキュア（Dry Air雰囲気）→ＨＦ液ウエットエッチング
実施の形態９
本実施の形態も、実施の形態５と７の変形例である。本実施の形態ではＤＵＶキュアを行なわず、ウェハをDry Air雰囲気で満たされたオーブン中で、たとえば１５０℃で、１時間、ベーキングする。変質層と下層の正常層の交わる効果は少ないが、変質層と下層の正常層が、接している部分で、硬化する際に、これらがつながることが期待できる。
【００８８】
本実施の形態の工程を要約すれば次のとおりである。
ポリシリコンエッチング→オーブン処理（１５０℃，１時間，Dry Air）→ＨＦ液ウエットエッチング
実施の形態１０
本実施の形態は、上述した発明を、実際の半導体装置に適用したものである。本実施の形態では、２層スタックトポリシリコン膜によりセルを形成する、フラッシュメモリの製造方法について述べる。
【００８９】
図５は、実施の形態１０に係る方法によって製造したフラッシュメモリの断面図である。フラッシュメモリは、半導体基板１を備える。半導体基板１の上にダミーゲート１４を含むダミーゲート領域が設けられている。半導体基板の上に、ダミーゲート領域を挟むようにメモリセル領域と周辺回路領域が設けられている。ダミーゲート領域は、半導体基板１の上に形成された分離酸化膜８を含む。分離酸化膜８の上に、第１導電層１０が設けられている。第１導電層１０の周辺回路領域側の端部１０ａはメモリセル領域側に後退している。第１導電層１０の上に絶縁層１１が設けられている。絶縁層１１の周辺回路領域側の端部１１ａはメモリセル領域側に後退している。分離酸化膜８の上に、第１導電層１０および絶縁層１１を覆うように、第２導電層１３が設けられている。
【００９０】
図５を参照して、メモリセルでは、フローティングゲート、ポリ−ポリ絶縁膜が必要だが、周辺回路では、これらの膜は不要である。
【００９１】
以下、図５に示すフラッシュメモリの製造方法について説明する。
図６を参照して、半導体基板１の上に、分離酸化膜８とトンネル酸化膜９を形成する。その後、半導体基板１の上に第１ポリシリコン層（フローティングゲートになるもの）１０をＸ方向（紙面に向かって水平方向。図中では表示しない）にエッチング後、ポリ−ポリ絶縁膜１１を形成する。
ポリ−ポリ絶縁膜１１の上に、その端部が分離酸化膜８上に位置し、かつメモリセル領域のみを覆う、レジストパターン１５を、写真製版処理によって形成する。
【００９２】
次に、図７を参照して、ＣＣｌ4あるいはＣＨＣｌ3などのフロロカーボン系のエッチングガスを用いて、レジストパターン１５をマスクにし、ポリ−ポリ絶縁膜１１をエッチングし、次に第１ポリシリコン層１０をエッチングする。
【００９３】
この後、連続して、トンネル酸化膜９をＨＦ液でエッチングすると、レジスト表面の変質層が剥がれるため、上述した実施の形態１−９の方法をここで適用する。すなわち、レジストパターン１５の表面の変質層を除去するか、あるいは、変質層とその下にある正常なレジスト層とをくっつけ、レジスト表面の変質層が剥がれるのを防止する。
【００９４】
次に、そのような処理を行なった後、レジストパターン１５をマスクにして、周辺回路領域のトンネル酸化膜９のエッチング除去を行なう。本発明の実施の形態では、上記実施の形態１または２を適用している。その後、レジストパターン１５を除去する。周辺回路領域にゲート酸化膜１２を形成する。
【００９５】
次に、図８を参照して、第２ポリシリコン層１３とエッチングマスク用酸化膜１６を半導体基板１の上に形成する。さて、本実施の形態によれば、レジスト表面の変質層が剥がれるのを防止する処理を行なうと、レジストパターン１５が、Ｏ2プラズマまたはエッチングシークエンス中に混入しているＯ2のために、後退する。そのため、トンネル酸化膜９のエッチング除去時、ポリ−ポリ絶縁膜１１が、従来のフローのものより、メモリセル領域側に後退して仕上がる。このため、後工程で、この領域で、すなわち、分離酸化膜８の上で、ダミーゲート１４を形成する際、急激な段差変化は生じない。すなわち、分離酸化膜８＋第２ポリシリコン層１３（矢印Ａ部分）からすぐに分離酸化膜８＋第１ポリシリコン層１０＋ポリ−ポリ絶縁層１１＋第２ポリシリコン層１３（矢印Ｃ部分）にいくという急激な段差変化は生じないで、分離酸化膜８＋第２ポリシリコン層１３（矢印Ａ部分）→分離酸化膜８＋第２ポリシリコン層１３＋第１ポリシリコン層１０（矢印Ｂ部分）→分離酸化膜８＋第２ポリシリコン層１３＋ポリ−ポリ絶縁膜１１＋第１ポリシリコン１０（矢印Ｃ部分）というように、段差が緩やかに推移する。したがって、この領域および周辺で、後工程における写真製版、加工処理が容易になるという利点が生じる。
【００９６】
図８と図９を参照して、エッチングマスク用酸化膜１６をパターニングし、メモリセルのコントロールゲート１３、周辺回路のトランジスタゲート１３をパターニングする。
【００９７】
図１０を参照して、メモリセル領域だけ、エッチングマスク用酸化膜１６を使って、ポリ−ポリ絶縁膜１１、フローティングゲート１０をエッチングする。これにより、図５に示す、フラッシュメモリが完成する。
【００９８】
実施の形態１１
ＳＲＡＭに本発明を適用した例を以下に示す。
【００９９】
図２２は、高抵抗負荷型ＳＲＡＭメモリセルの等価回路である。図中の記憶ノード１は、アクセストランジスタ１のソース、ドライバトランジスタ２のドレイン、ドライバトランジスタ１のゲートを結ぶ必要がある。
【０１００】
この部分に本発明を適用した例を以下に示す。
図２３は、たとえばＮ型基板５１中に作ったＰウェル５２内にフィールド酸化膜５３を作って分離を行ない、各トランジスタ共通のゲート酸化膜、ゲート電極、ポリシリコン５４を成膜した状態である。
【０１０１】
次に、図２４を参照して、レジストパターン５５を形成し、いわゆるゲート直接コンタクト５６を作る。
【０１０２】
すなわち、レジストパターン５５を作り、ポリシリコン５４をドライエッチングし、次にゲート酸化膜５６をウエットエッチングするが、このときに今まで述べてきたような、レジストパターン表面の異常が発生するため、既に述べた実施の形態を適用する。
【０１０３】
図２５は、ゲート直接コンタクトと、ドライバトランジスタ１のゲート電極５７が完成した図である。図中のコンタクト、活性領域のｎ+領域が記憶ノード１に相当する。
【０１０４】
この構造にディープ紫外光による手段を用いた場合、ゲート直接コンタクトの中の残留したエッチングガスの残留物、たとえば塩素（Ｃｌ2）とかカーボン（Ｃ）などが除去されるため、コンタクト抵抗が低く、ｎ+−Ｐウェル間に結晶欠陥が発生せず、すなわち記憶ノード１に蓄えられた電荷がリークしないという効果も期待できる。
【０１０５】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【０１０６】
１ 半導体基板、２ 絶縁膜、３ 導電層、４ レジストパターン。
【特許請求の範囲】
【請求項１】
半導体基板の上に絶縁膜と導電層を順次形成する第１工程と、
前記導電層の上にレジストパターンを形成する第２工程と、
前記レジストパターンをマスクに用いて、前記導電層をドライエッチングする第３工程と、
前記レジストパターンの表面の変質層と、該レジストパターンの表面より下にある正常な層とをくっつけ、これらを剥がれなくする第４工程と、
前記レジストパターンをマスクに用いて、前記絶縁膜をウエットエッチングする第５工程と、を備えた半導体装置の製造方法。
【請求項２】
前記第４工程は、Ｎ2雰囲気中で前記レジストパターンの表面にディープ紫外光を照射し、その後、該レジストパターンを熱処理する工程を含む、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第４工程は、乾燥空気雰囲気中で前記レジストパターンの表面にディープ紫外光を照射し、その後、該レジストパターンを熱処理する工程を含む、請求項１に記載の半導体装置の製造方法。
【請求項４】
前記第４工程は、乾燥空気雰囲気中、前記レジストパターンを熱処理することにより行なう、請求項１に記載の半導体装置の製造方法。
【請求項５】
半導体基板と、
前記半導体基板の上に設けられたダミーゲート領域と、
前記半導体基板の上に、前記ダミーゲート領域を挟むように設けられたメモリセル領域と周辺回路領域と、を備え、
前記ダミーゲート領域は、
前記半導体基板の上に形成された分離酸化膜と、
前記分離酸化膜の上に設けられ、その周辺回路領域側の端部が前記メモリセル領域側に後退した第１導電層と、
前記第１導電層の上に設けられ、その周辺回路領域側の端部が前記メモリセル領域側に後退した絶縁層と、
前記分離酸化膜の上に、前記第１導電層および前記絶縁層を覆うように設けられた第２導電層と、を含むフラッシュメモリ。
【請求項６】
半導体基板の上に絶縁膜と導電層を順次形成する第１工程と、
第２の絶縁膜を形成する第２工程と、
前記第２の絶縁膜の上にレジストパターンを形成する第３工程と、
前記レジストパターンをマスクに用いて、前記第２の絶縁膜と前記導電層をドライエッチングする第４工程と、
前記レジストパターンの表面の変質層と、該レジストパターンの表面より下にある正常な層とをくっつけ、これらを剥がれなくする第５工程と、
前記レジストパターンをマスクに用いて、前記絶縁膜をウエットエッチングする第６工程と、を備えた、半導体装置の製造方法。
【請求項７】
前記第５工程は、Ｎ2雰囲気中で前記レジストパターンの表面にディープ紫外光を照射し、その後、該レジストパターンを熱処理する工程を含む、請求項６に記載の半導体装置の製造方法。
【請求項８】
前記第５工程は、乾燥空気雰囲気中で前記レジストパターンの表面にディープ紫外光を照射し、その後、該レジストパターンを熱処理する工程を含む、請求項６に記載の半導体装置の製造方法。
【請求項９】
前記第５工程は、乾燥空気雰囲気中、前記レジストパターンを熱処理することにより行なう、請求項６に記載の半導体装置の製造方法。
【請求項１０】
半導体基板の表面に、メモリセル領域と周辺回路領域を分離する分離酸化膜を形成する第１工程と、
前記半導体基板の表面上にトンネル酸化膜を形成する第２工程と、
前記トンネル酸化膜の上に第１ポリシリコン層を形成する第３工程と、
前記トンネル酸化膜と前記第１ポリシリコン層を所望の形にパターニングする第４工程と、
前記第１ポリシリコン層の上に絶縁膜を形成する第５工程と、
前記絶縁膜の上に、その端部が分離酸化膜上に位置し、かつ前記メモリセル領域のみを覆う、レジストパターンを形成する第６工程と、
前記レジストパターンをマスクに用いて、前記周辺回路領域の上にある、前記絶縁膜および前記第１ポリシリコン層をドライエッチングにより除去する第７工程と、
前記レジストパターンの表面変質層と、該レジストパターンの表面より下にある正常な部分をくっつけ、これらを剥がれなくする第８工程と、
前記レジストパターンを再びマスクに用いて、前記周辺回路領域の上にある前記トンネル酸化膜をウエットエッチングにより除去する第９工程と、
前記レジストパターンを除去する第１０工程と、
前記半導体基板の上であって、前記周辺回路領域の上に、周辺トランジスタ用のゲート酸化膜を形成する第１１工程と、
前記半導体基板の上に第２ポリシリコン層を形成する第１２工程と、
前記第２ポリシリコン層の上に、エッチングマスク用の酸化膜を形成する第１３工程と、
前記メモリセル領域にコントロールゲートを形成し、周辺回路のトランジスタゲートを形成する第１４工程と、
前記絶縁膜および前記第１ポリシリコン層をパターニングし、フローティングゲートを形成する第１５工程と、を備えたフラッシュメモリの製造方法。
【請求項１１】
前記第８工程は、Ｎ2雰囲気中で前記レジストパターンの表面にディープ紫外光を照射し、熱処理する工程であることを含む、請求項１０に記載のフラッシュメモリの製造方法。
【請求項１２】
前記第８工程は、乾燥空気雰囲気中で前記レジストパターンの表面にディープ紫外光を照射し、熱処理する工程であることを含む、請求項１０に記載のフラッシュメモリの製造方法。
【請求項１３】
前記第８工程は、乾燥空気雰囲気中、前記レジストパターンを熱処理することにより行なう、請求項１０に記載のフラッシュメモリの製造方法。
【請求項１４】
半導体基板の表面に、分離酸化膜を形成する第１工程と、
前記半導体基板上にゲート酸化膜を成膜する第２工程と、
前記ゲート酸化膜上に第１ポリシリコン層を成膜する第３工程と、
活性領域から分離酸化膜上に及ぶような開口部を有するレジストパターンを形成する第４工程と、
前記レジストパターンをマスクとして、前記第１ポリシリコン層をドライエッチングにより除去する第５工程と、
前記レジストパターンの表面の変質層と表面より下にある正常な部分をくっつけ、これらを剥がれなくする第６工程と、
前記レジストパターンを再びマスクに用いて、パターン底のゲート酸化膜をウエットエッチングにより除去する第７工程と、
前記レジストパターンを除去する第８工程と、
第２ポリシリコン層を形成する第９工程と、
アクセストランジスタ、ドライバトランジスタ、周辺回路のトランジスタのゲート電極となるパターンをレジストにて形成する第１０工程と、
前記レジストパターンをマスクとして、前記第１ポリシリコン層、前記第２ポリシリコン層をドライエッチングする第１１工程と、
前記レジストパターンを除去する第１２工程と、
ｎ領域のみにｎ型不純物をドーピングする第１３工程と、
熱処理を行なう第１４工程と、を備えた、スタティックランダムアクセスメモリの製造方法。
【請求項１５】
前記第６工程は、Ｎ2雰囲気中で前記レジストパターンの表面にディープ紫外光を照射し、その後、該レジストパターンを熱処理する工程を含む、請求項１４に記載のスタティックランダムアクセスメモリの製造方法。
【請求項１６】
前記第６工程は、乾燥空気雰囲気中で前記レジストパターンの表面にディープ紫外光を照射し、その後、該レジストパターンを熱処理する工程を含む、請求項１４に記載のスタティックランダムアクセスメモリの製造方法。
【請求項１７】
前記第６工程は、乾燥空気雰囲気中、前記レジストパターンを熱処理することにより行なう、請求項１４に記載のスタティックランダムアクセスメモリの製造方法。
【請求項１】
半導体基板の上に絶縁膜と導電層を順次形成する第１工程と、
前記導電層の上にレジストパターンを形成する第２工程と、
前記レジストパターンをマスクに用いて、前記導電層をドライエッチングする第３工程と、
前記レジストパターンの表面の変質層と、該レジストパターンの表面より下にある正常な層とをくっつけ、これらを剥がれなくする第４工程と、
前記レジストパターンをマスクに用いて、前記絶縁膜をウエットエッチングする第５工程と、を備えた半導体装置の製造方法。
【請求項２】
前記第４工程は、Ｎ2雰囲気中で前記レジストパターンの表面にディープ紫外光を照射し、その後、該レジストパターンを熱処理する工程を含む、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第４工程は、乾燥空気雰囲気中で前記レジストパターンの表面にディープ紫外光を照射し、その後、該レジストパターンを熱処理する工程を含む、請求項１に記載の半導体装置の製造方法。
【請求項４】
前記第４工程は、乾燥空気雰囲気中、前記レジストパターンを熱処理することにより行なう、請求項１に記載の半導体装置の製造方法。
【請求項５】
半導体基板と、
前記半導体基板の上に設けられたダミーゲート領域と、
前記半導体基板の上に、前記ダミーゲート領域を挟むように設けられたメモリセル領域と周辺回路領域と、を備え、
前記ダミーゲート領域は、
前記半導体基板の上に形成された分離酸化膜と、
前記分離酸化膜の上に設けられ、その周辺回路領域側の端部が前記メモリセル領域側に後退した第１導電層と、
前記第１導電層の上に設けられ、その周辺回路領域側の端部が前記メモリセル領域側に後退した絶縁層と、
前記分離酸化膜の上に、前記第１導電層および前記絶縁層を覆うように設けられた第２導電層と、を含むフラッシュメモリ。
【請求項６】
半導体基板の上に絶縁膜と導電層を順次形成する第１工程と、
第２の絶縁膜を形成する第２工程と、
前記第２の絶縁膜の上にレジストパターンを形成する第３工程と、
前記レジストパターンをマスクに用いて、前記第２の絶縁膜と前記導電層をドライエッチングする第４工程と、
前記レジストパターンの表面の変質層と、該レジストパターンの表面より下にある正常な層とをくっつけ、これらを剥がれなくする第５工程と、
前記レジストパターンをマスクに用いて、前記絶縁膜をウエットエッチングする第６工程と、を備えた、半導体装置の製造方法。
【請求項７】
前記第５工程は、Ｎ2雰囲気中で前記レジストパターンの表面にディープ紫外光を照射し、その後、該レジストパターンを熱処理する工程を含む、請求項６に記載の半導体装置の製造方法。
【請求項８】
前記第５工程は、乾燥空気雰囲気中で前記レジストパターンの表面にディープ紫外光を照射し、その後、該レジストパターンを熱処理する工程を含む、請求項６に記載の半導体装置の製造方法。
【請求項９】
前記第５工程は、乾燥空気雰囲気中、前記レジストパターンを熱処理することにより行なう、請求項６に記載の半導体装置の製造方法。
【請求項１０】
半導体基板の表面に、メモリセル領域と周辺回路領域を分離する分離酸化膜を形成する第１工程と、
前記半導体基板の表面上にトンネル酸化膜を形成する第２工程と、
前記トンネル酸化膜の上に第１ポリシリコン層を形成する第３工程と、
前記トンネル酸化膜と前記第１ポリシリコン層を所望の形にパターニングする第４工程と、
前記第１ポリシリコン層の上に絶縁膜を形成する第５工程と、
前記絶縁膜の上に、その端部が分離酸化膜上に位置し、かつ前記メモリセル領域のみを覆う、レジストパターンを形成する第６工程と、
前記レジストパターンをマスクに用いて、前記周辺回路領域の上にある、前記絶縁膜および前記第１ポリシリコン層をドライエッチングにより除去する第７工程と、
前記レジストパターンの表面変質層と、該レジストパターンの表面より下にある正常な部分をくっつけ、これらを剥がれなくする第８工程と、
前記レジストパターンを再びマスクに用いて、前記周辺回路領域の上にある前記トンネル酸化膜をウエットエッチングにより除去する第９工程と、
前記レジストパターンを除去する第１０工程と、
前記半導体基板の上であって、前記周辺回路領域の上に、周辺トランジスタ用のゲート酸化膜を形成する第１１工程と、
前記半導体基板の上に第２ポリシリコン層を形成する第１２工程と、
前記第２ポリシリコン層の上に、エッチングマスク用の酸化膜を形成する第１３工程と、
前記メモリセル領域にコントロールゲートを形成し、周辺回路のトランジスタゲートを形成する第１４工程と、
前記絶縁膜および前記第１ポリシリコン層をパターニングし、フローティングゲートを形成する第１５工程と、を備えたフラッシュメモリの製造方法。
【請求項１１】
前記第８工程は、Ｎ2雰囲気中で前記レジストパターンの表面にディープ紫外光を照射し、熱処理する工程であることを含む、請求項１０に記載のフラッシュメモリの製造方法。
【請求項１２】
前記第８工程は、乾燥空気雰囲気中で前記レジストパターンの表面にディープ紫外光を照射し、熱処理する工程であることを含む、請求項１０に記載のフラッシュメモリの製造方法。
【請求項１３】
前記第８工程は、乾燥空気雰囲気中、前記レジストパターンを熱処理することにより行なう、請求項１０に記載のフラッシュメモリの製造方法。
【請求項１４】
半導体基板の表面に、分離酸化膜を形成する第１工程と、
前記半導体基板上にゲート酸化膜を成膜する第２工程と、
前記ゲート酸化膜上に第１ポリシリコン層を成膜する第３工程と、
活性領域から分離酸化膜上に及ぶような開口部を有するレジストパターンを形成する第４工程と、
前記レジストパターンをマスクとして、前記第１ポリシリコン層をドライエッチングにより除去する第５工程と、
前記レジストパターンの表面の変質層と表面より下にある正常な部分をくっつけ、これらを剥がれなくする第６工程と、
前記レジストパターンを再びマスクに用いて、パターン底のゲート酸化膜をウエットエッチングにより除去する第７工程と、
前記レジストパターンを除去する第８工程と、
第２ポリシリコン層を形成する第９工程と、
アクセストランジスタ、ドライバトランジスタ、周辺回路のトランジスタのゲート電極となるパターンをレジストにて形成する第１０工程と、
前記レジストパターンをマスクとして、前記第１ポリシリコン層、前記第２ポリシリコン層をドライエッチングする第１１工程と、
前記レジストパターンを除去する第１２工程と、
ｎ領域のみにｎ型不純物をドーピングする第１３工程と、
熱処理を行なう第１４工程と、を備えた、スタティックランダムアクセスメモリの製造方法。
【請求項１５】
前記第６工程は、Ｎ2雰囲気中で前記レジストパターンの表面にディープ紫外光を照射し、その後、該レジストパターンを熱処理する工程を含む、請求項１４に記載のスタティックランダムアクセスメモリの製造方法。
【請求項１６】
前記第６工程は、乾燥空気雰囲気中で前記レジストパターンの表面にディープ紫外光を照射し、その後、該レジストパターンを熱処理する工程を含む、請求項１４に記載のスタティックランダムアクセスメモリの製造方法。
【請求項１７】
前記第６工程は、乾燥空気雰囲気中、前記レジストパターンを熱処理することにより行なう、請求項１４に記載のスタティックランダムアクセスメモリの製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【公開番号】特開２０１１−１２９９３６（Ｐ２０１１−１２９９３６Ａ）
【公開日】平成２３年６月３０日（２０１１．６．３０）
【国際特許分類】
【出願番号】特願２０１１−１１２４（Ｐ２０１１−１１２４）
【出願日】平成２３年１月６日（２０１１．１．６）
【分割の表示】特願２０００−７５８５（Ｐ２０００−７５８５）の分割
【原出願日】平成１２年１月１７日（２０００．１．１７）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【出願人】（５９１０３６５０５）株式会社ルネサスセミコンダクタエンジニアリング (6)
【Ｆターム（参考）】
【公開日】平成２３年６月３０日（２０１１．６．３０）
【国際特許分類】
【出願日】平成２３年１月６日（２０１１．１．６）
【分割の表示】特願２０００−７５８５（Ｐ２０００−７５８５）の分割
【原出願日】平成１２年１月１７日（２０００．１．１７）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【出願人】（５９１０３６５０５）株式会社ルネサスセミコンダクタエンジニアリング (6)
【Ｆターム（参考）】
[ Back to top ]