半導体装置の製造方法、製造システムおよび調整装置
【課題】製品の歩留まりを向上させることができる半導体装置の製造方法、製造システムおよび調整装置を提供すること。
【解決手段】実施形態にかかる半導体装置の製造方法は、成膜工程と、加工工程と、イオン注入工程と、アニール工程と、調整工程とを含む。成膜工程では、基板上に半導体の薄膜を成膜する。加工工程では、薄膜を所定の形状に加工する。イオン注入工程では、所定の形状に加工された薄膜に対してイオン注入処理を行う。アニール工程では、イオン注入処理が行われた薄膜をアニール処理して抵抗素子を生成する。調整工程では、成膜工程における薄膜の成膜条件および成膜結果と加工工程における薄膜の加工結果とのうち、少なくともいずれか１つに基づき、イオン注入工程におけるイオン注入処理の処理条件およびアニール工程におけるアニール処理の処理条件の双方または一方を調整する。
【解決手段】実施形態にかかる半導体装置の製造方法は、成膜工程と、加工工程と、イオン注入工程と、アニール工程と、調整工程とを含む。成膜工程では、基板上に半導体の薄膜を成膜する。加工工程では、薄膜を所定の形状に加工する。イオン注入工程では、所定の形状に加工された薄膜に対してイオン注入処理を行う。アニール工程では、イオン注入処理が行われた薄膜をアニール処理して抵抗素子を生成する。調整工程では、成膜工程における薄膜の成膜条件および成膜結果と加工工程における薄膜の加工結果とのうち、少なくともいずれか１つに基づき、イオン注入工程におけるイオン注入処理の処理条件およびアニール工程におけるアニール処理の処理条件の双方または一方を調整する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置の製造方法、製造システムおよび調整装置に関する。
【背景技術】
【０００２】
従来、基板上に半導体の薄膜を成膜する工程と成膜された薄膜を加工する工程とを繰り返して半導体装置を製造する半導体装置の製造方法が知られている。かかる半導体装置の製造方法では、各工程が終了する毎に薄膜の形状や特性を測定し、測定結果に基づいて各工程における処理条件をフィードバック制御することにより、次回薄膜の成膜や加工を行う際の成膜精度や加工精度を向上させていた。
【０００３】
しかしながら、各工程における処理条件をフィードバック制御した場合、フィードバック制御による効果は、次回以降に成膜や加工が行われる薄膜に対して反映されるものであるため、今回成膜や加工が行われた製品の歩留まりが低下するという問題がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】再表２００４／０３６６３９号公報
【特許文献２】特開２０００−１００９７３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようとする課題は、製品の歩留まりを向上させることができる半導体装置の製造方法、製造システムおよび調整装置を提供することである。
【課題を解決するための手段】
【０００６】
実施形態によれば、半導体装置の製造方法が提供される。半導体装置の製造方法は、成膜工程と、加工工程と、イオン注入工程と、アニール工程と、調整工程とを含む。成膜工程では、基板上に半導体の薄膜を成膜する。加工工程では、薄膜を所定の形状に加工する。イオン注入工程では、所定の形状に加工された薄膜に対してイオン注入処理を行う。アニール工程では、イオン注入処理が行われた薄膜をアニール処理して抵抗素子を生成する。調整工程では、成膜工程における薄膜の成膜条件および成膜結果と加工工程における薄膜の加工結果とのうち、少なくともいずれか１つに基づき、イオン注入工程におけるイオン注入処理の処理条件およびアニール工程におけるアニール処理の処理条件の双方または一方を調整する。
【図面の簡単な説明】
【０００７】
【図１】第１の実施形態にかかる製造システムによる製造方法を示す説明図。
【図２】第１の実施形態にかかる製造システムの構成を示す説明図。
【図３】第１の実施形態にかかる成膜装置を示す模式図。
【図４】第１の実施形態にかかる加工装置による寸法の計測位置を示す図。
【図５Ａ】第１の実施形態にかかる膜厚関数情報の一例を示す説明図。
【図５Ｂ】第１の実施形態にかかる寸法関数情報の一例を示す説明図。
【図５Ｃ】第１の実施形態にかかる寸法関数情報の一例を示す説明図。
【図６】第１の実施形態にかかる炉内係数情報の一例を示す図。
【図７Ａ】第１の実施形態にかかるドーズ量関数情報の一例を示す説明図。
【図７Ｂ】第１の実施形態にかかるアニール温度関数情報の一例を示す説明図。
【図８Ａ】第１の実施形態にかかるイオン注入処理の処理条件を調整する手順を示す説明図。
【図８Ｂ】第１の実施形態にかかるアニール処理の処理条件を調整する手順を示す説明図。
【図９】第１の実施形態にかかる製造装置処理および調整装置処理の一例を示す図。
【図１０】変形例１にかかる製造装置処理および調整装置処理の一例を示す図。
【図１１】変形例２にかかる製造装置処理および調整装置処理の一例を示す図。
【図１２】変形例３にかかる製造装置処理および調整装置処理の一例を示す図。
【図１３】第２の実施形態にかかる製造システムの構成を示す説明図。
【図１４】第２の実施形態にかかる成膜条件情報の一例を示す説明図。
【図１５】第２の実施形態にかかるエッチング条件情報の一例を示す説明図。
【図１６】第２の実施形態にかかる調整装置が実行する処理を示すフローチャート。
【発明を実施するための形態】
【０００８】
以下に、添付図面を参照して、第１の実施形態および第２の実施形態にかかる半導体装置の製造方法、半導体装置の製造システムおよび調整装置を詳細に説明する。なお、以下に示す実施形態によって本発明が限定されるものではない。また、以下では、半導体装置の製造方法を単に「製造方法」と記載し、半導体装置の製造システムを単に「製造システム」と記載する。
【０００９】
（第１の実施形態）
まず、第１の実施形態にかかる製造システムによる製造方法について、図１を用いて説明する。図１は、第１の実施形態にかかる製造システム１による製造方法を示す説明図である。なお、図１では、製造システム１の構成を簡略化して図示している。また、かかる製造システム１の詳細については、図２を用いて後述する。
【００１０】
また、以下では、ポリシリコン等の半導体の薄膜抵抗素子（以下、「抵抗素子」と記載する）を生成する場合について説明する。また、製造システム１は、抵抗素子以外にコンデンサ等の受動素子やトランジスタ等の能動素子も生成することができる。
【００１１】
また、以下では、説明を簡単にする観点から、第１の実施形態にかかる製造システム１に含まれる成膜装置、加工装置、イオン注入装置およびアニール装置を総称する場合、製造装置と呼ぶこととする。
【００１２】
図１に示すように、製造システム１は、半導体装置を製造する製造装置２と製造装置２に含まれる複数の装置の動作を調整する調整装置３とを含む。そして、製造システム１では、ポリシリコンの抵抗素子を生成する場合、まず、シリコンウエハ等の基板上にポリシリコンの薄膜を成膜する成膜工程を成膜装置が行う（ステップＳ１）。
【００１３】
続いて、製造装置２では、成膜された薄膜を所定の形状に加工する加工工程を加工装置が行う（ステップＳ２）。加工装置は、かかる加工工程によって薄膜を抵抗素子の形状に加工する。続いて、製造装置２では、イオン注入装置が抵抗素子の形状に加工された薄膜に対して不純物イオンのイオン注入処理を施すイオン注入工程を行う（ステップＳ３）。
【００１４】
続いて、製造装置２では、不純物イオンが注入された薄膜に対してアニール処理を施すアニール工程をアニール装置が行う（ステップＳ４）。アニール装置は、かかるアニール工程により薄膜内の不純物イオンを活性化して抵抗素子を生成する。なお、かかる抵抗素子には、以後の工程によって抵抗素子の電極が設けられる。
【００１５】
ところで、かかる製造装置２では、最終生成物である抵抗素子のシート抵抗を如何に所望の抵抗値へ近付けるかが重要である。ここで、製造装置２によって生成される抵抗素子のシート抵抗は、抵抗素子の膜厚、寸法、不純物イオン濃度、および不純物イオンの活性化率に依存する。
【００１６】
そこで、製造システム１では、成膜工程や加工工程という上流工程で薄膜の膜厚や寸法に誤差が生じた場合、上流工程で生じた誤差により変化する最終的なシート抵抗をイオン注入工程やアニール工程という下流工程で調整装置３が補正する（ステップＳ５）。
【００１７】
具体的には、調整装置３は、成膜装置によって薄膜が成膜されると、成膜装置から薄膜の成膜時に適用された成膜条件と、薄膜の成膜結果とを取得する（ステップＳ６）。たとえば、調整装置３は、成膜条件として成膜時における成膜炉内の温度を取得し、成膜結果として成膜された薄膜の膜厚を取得する。
【００１８】
また、調整装置３は、加工装置によって薄膜の形状が加工されると、加工装置から薄膜の加工結果を取得する（ステップＳ７）。たとえば、調整装置３は、加工結果として、抵抗素子の形状に加工された薄膜の寸法を取得する。
【００１９】
ここでの寸法とは、抵抗素子の形状に加工された薄膜の基板上における長さおよび幅である。なお、ここでの長さは、薄膜を抵抗素子として機能させた場合に電流が流れる方向の基板上における長さであり、幅は、電流が流れる方向と直交する方向の基板上における長さである。
【００２０】
続いて、調整装置３は、取得した成膜条件、成膜結果および加工結果のうち、少なくともいずれか１つに基づき、イオン注入処理の処理条件を調整することで抵抗素子のシート抵抗を補正する（ステップＳ８）。
【００２１】
たとえば、調整装置３は、取得した成膜条件、成膜結果および加工結果のうち、少なくともいずれか１つに基づき、抵抗素子のシート抵抗を予測する。そして、調整装置３は、予測したシート抵抗と予め定められた所望の抵抗値との差分を低減するように、イオン注入処理の処理時間や不純物イオンのドーズ量を調整する。なお、かかる調整の詳細については、図８Ａを用いて後述する。
【００２２】
続いて、調整装置３は、取得した成膜条件、成膜結果および加工結果のうち、少なくともいずれか１つに基づき、アニール処理の処理条件を調整することで抵抗素子のシート抵抗を補正する（ステップＳ９）。
【００２３】
たとえば、調整装置３は、取得した成膜条件、成膜結果および加工結果のうち、少なくともいずれか１つに基づいて予測したシート抵抗と予め定められた所望の抵抗値との差分を低減するように、アニール処理の処理時間や処理温度を調整する。なお、かかる調整の詳細については、図８Ｂを用いて後述する。
【００２４】
このように、調整装置３は、上流工程で生じた誤差により変化するシート抵抗の目的値からのズレを下流工程で補正する。これにより、製造システム１では、最終生成物である抵抗素子のシート抵抗を予め定められた抵抗値へ近付けることができるため、シート抵抗のバラツキを抑制することができる。したがって、製造システム１によれば、製品の歩留まりを向上させることができる。
【００２５】
なお、ここでは、調整装置３がイオン注入処理の処理条件およびアニール処理の処理条件の双方を調整する場合について説明したが、調整装置３は、イオン注入処理の処理条件およびアニール処理の処理条件のいずれか一方を調整することもできる。なお、かかる点については、図１１および図１２を用いて後述する。
【００２６】
次に、図２を用いて第１の実施形態にかかる製造システム１の構成について説明する。図２は、第１の実施形態にかかる製造システム１の構成を示す説明図である。図２に示すように、製造システム１は、製造装置２と、調整装置３とを含む。製造装置２は、成膜装置２１、加工装置２２、イオン注入装置２３およびアニール装置２４を含む。
【００２７】
成膜装置２１は、ＬＰ−ＣＶＤ（Low Pressure―Chemical Vapor Deposition）を行うことでシリコンウエハ等の基板上に半導体の薄膜を成膜する装置である。ここで、図３を用いて成膜装置２１について説明する。図３は、第１の実施形態にかかる成膜装置２１を示す模式図である。
【００２８】
図３に示すように、成膜装置２１は、複数の基板２６を収納して処理する成膜炉２５を備えている。また、成膜炉２５は、処理対象となる複数の基板２６を縦方向に多段に収納する。
【００２９】
また、成膜装置２１には、成膜する薄膜の膜厚に応じて予め定められた複数種類の成膜条件が設定される。たとえば、成膜装置２１には、成膜時における成膜炉２５内の温度、成膜時間、成膜炉２５に導入する原料ガスの流量、成膜炉２５内の圧力等の成膜条件が設定される。
【００３０】
そして、成膜装置２１は、設定された複数種類の成膜条件に基づき、成膜炉２５内でＬＰ−ＣＶＤを行うことにより基板２６上に半導体（ここでは、ポリシリコン）の薄膜を成膜する。
【００３１】
かかる縦型の成膜装置２１では、成膜炉２５内における基板２６の位置（以下、「炉内位置」と記載する）によって成膜される薄膜の膜質に差が生じる。たとえば、図３に示すような縦型の成膜炉２５の場合、上下方向へ多段に収納した複数の基板２６にポリシリコンの薄膜を成膜すると、ポリシリコンのグレインサイズは、成膜する基板２６の炉内位置が成膜炉２５内の上段へ行くほど大きくなる傾向にある。
【００３２】
そして、グレインサイズが異なるポリシリコン膜に対して同一の処理条件でイオン注入処理およびアニール処理を行った場合、グレインサイズが大きなポリシリコン膜は、グレインサイズが小さなポリシリコン膜に比べシート抵抗が小さくなる。すなわち、ポリシリコンのグレインサイズにバラツキが生じた場合、抵抗素子のシート抵抗にもバラツキが生じる。
【００３３】
そこで、製造システム１では、成膜炉２５内の空間を縦方向について複数（ここでは、６つ）の炉内位置Ａ、Ｂ、Ｃ、Ｄ、ＥおよびＦに分け、最上段の炉内位置Ａおよび最下段の炉内位置Ｆを除く炉内位置Ｂ、Ｃ、ＤおよびＥで成膜された基板２６を次の工程へ送る。
【００３４】
また、成膜装置２１は、各種成膜条件が設定された場合に、設定された成膜条件を調整装置３へ出力し、薄膜が完了すると、成膜した薄膜の膜厚を計測し、計測結果を成膜結果として調整装置３へ出力する。このとき成膜装置２１は、膜厚を計測した基板２６の炉内位置Ｂ、Ｃ、ＤおよびＥと成膜結果とを対応付けて調整装置３へ出力する。
【００３５】
図２の説明に戻り製造装置２の説明を続ける。加工装置２２は、成膜装置２１によって成膜された薄膜を所定形状に加工する装置である。ここでは、加工装置２２は、設定された加工条件に基づいてポリシリコンの薄膜を抵抗素子の形状に加工する。
【００３６】
具体的には、加工装置２２は、ポリシリコンの薄膜上にフォトレジストを塗布し、フォトリソグラフィーによってフォトレジストに所定のパターニングを施すことでレジストマスクを形成する。続いて、加工装置２２は、レジストマスクを用いてＲＩＥ（Reactive Ion Etching）を行うことによってポリシリコンの薄膜を抵抗素子の形状に加工する。
【００３７】
そして、加工装置２２は、各種加工条件が設定された場合に、設定された加工条件を調整装置３へ出力し、薄膜の形状を加工した場合に、加工した薄膜の寸法を計測し、計測結果を加工結果として調整装置３へ出力する。
【００３８】
ここで、図４を用いて加工装置２２による寸法の計測位置について説明する。図４は、第１の実施形態にかかる加工装置２２による寸法の計測位置を示す図である。図４に示すように、加工装置２２は、各基板２６を中心からの距離に応じて複数（ここでは、３つ）の計測領域Ｇ、ＨおよびＩに分割する。
【００３９】
そして、加工装置２２は、各計測領域Ｇ、ＨおよびＩ内で抵抗素子の形状に加工された薄膜の寸法、すなわち、基板２６の面上における薄膜の長さおよび幅を計測し、計測結果を計測領域Ｇ、ＨおよびＩ毎に調整装置３へ出力する。
【００４０】
図２の説明に戻り製造装置２の説明を続ける。イオン注入装置２３は、所定形状に加工されたポリシリコンの薄膜に対して不純物イオンをイオン注入する装置である。かかるイオン注入装置２３は、イオン注入処理を行った場合に、イオン注入処理の処理条件を調整装置３へ出力する。たとえば、イオン注入装置２３は、イオン注入した不純物イオンのドーズ量や不純物イオンの注入時間等を処理条件として調整装置３へ出力する。
【００４１】
アニール装置２４は、不純物イオンがイオン注入されたポリシリコンの薄膜に対して熱処理を行うことにより、薄膜内の不純物イオンを活性化させて抵抗素子を生成する装置である。
【００４２】
調整装置３は、製造装置２に含まれる成膜装置２１、加工装置２２、イオン注入装置２３およびアニール装置２４の各装置で実行される製造工程の内容を調整する装置であり、制御部４と記憶部５とを備えている。
【００４３】
記憶部５は、成膜装置情報５０、成膜結果情報５１、加工装置情報５２、加工結果情報５３、膜厚関数情報５４、寸法関数情報５５ａおよび５５ｂ、炉内位置係数情報５６、ドーズ量関数情報５７、アニール温度関数情報５８、シート抵抗情報５９を記憶する記憶デバイスである。
【００４４】
成膜装置情報５０は、成膜装置２１に設定された各種成膜条件の設定履歴であり、具体的には、成膜時における成膜炉２５内の温度、成膜時間、成膜炉２５に導入する原料ガスの流量、成膜炉２５内の圧力等の成膜条件に関する設定履歴である。成膜結果情報５１は、成膜装置２１によって成膜された薄膜の膜厚を測定した測定値である。
【００４５】
加工装置情報５２は、加工装置２２に設定された各種加工条件の設定履歴であり、具体的には、フォトグラフィーの際に用いた露光マスクの種類や露光時における露光マスクの位置情報等に関する履歴である。加工結果情報５３は、加工装置２２によって加工された薄膜の寸法を測定した測定値である。
【００４６】
膜厚関数情報５４は、成膜工程で成膜された薄膜の膜厚と、成膜工程で成膜された薄膜に対してイオン注入処理およびアニール処理を施した場合の薄膜のシート抵抗との関係を示す関数である。
【００４７】
また、寸法関数情報５５ａおよび５５ｂは、加工工程で形状を加工された薄膜の寸法と、加工工程で形状を加工された薄膜に対してイオン注入およびアニール処理を施した場合の薄膜のシート抵抗との関係を示す関数である。
【００４８】
ここで、図５Ａ、図５Ｂ、図５Ｃを用いて膜厚関数情報５４および寸法関数情報５５ａ、５５ｂの一例について説明する。図５Ａは、第１の実施形態にかかる膜厚関数情報５４の一例を示す説明図であり、図５Ｂおよび図５Ｃは、第１の実施形態にかかる寸法関数情報５５ａ、５５ｂの一例を示す説明図である。
【００４９】
図５Ａに示すように、膜厚関数情報５４は、次式
シート抵抗＝−ａ×（抵抗素子の膜厚）＋ｂ・・・式（１）
によって表わされるシート抵抗と薄膜の膜厚との関係を示す関数である。なお、式（１）におけるａおよびｂは、薄膜の寸法、イオン注入処理およびアニール処理の処理条件から算出される正の定数である。同図に示すように、シート抵抗の抵抗値は、薄膜の膜厚が大きくなるほど低下する。
【００５０】
なお、図５Ａでは、膜厚関数情報５４として１つの関数を例示しているが、記憶部５は、薄膜の寸法、イオン注入処理およびアニール処理の処理条件の組み合わせ毎に、複数の関数を記憶する。かかる膜厚関数情報５４は、制御部４が成膜装置情報５０や成膜結果情報５１に基づいてシート抵抗を予測する際に用いられる。
【００５１】
また、図５Ｂに示すように、寸法関数情報５５ａは、次式
シート抵抗＝ｃ×（抵抗素子の寸法）＋ｄ・・・式（２）
によって表わされるシート抵抗とシート抵抗の寸法（長さ）との関係を示す関数である。なお、式（２）におけるｃおよびｄは、薄膜の膜厚、イオン注入処理およびアニール処理の処理条件から算出される正の定数である。同図に示すように、シート抵抗の抵抗値は、薄膜の長さが大きくなるほど上昇する。
【００５２】
また、図５Ｃに示すように、寸法関数情報５５ｂは、シート抵抗とシート抵抗の寸法（幅）との関係を示す関数である。かかるシート抵抗の幅に関する寸法関数情報５５ｂは、上記式（２）と同様に一次関数によって表わされる。
【００５３】
ただし、シート抵抗の幅に関する寸法関数情報５５ｂの場合、上記式（２）における定数ｃは、負の定数となる。すなわち、シート抵抗の抵抗値は、薄膜の幅が大きくなるほど低下する。
【００５４】
なお、図５Ｂおよび図５Ｃでは、寸法関数情報５５ａおよび５５ｂとして、それぞれ１つの関数を例示しているが、記憶部５は、薄膜の膜厚、イオン注入処理およびアニール処理の処理条件の組み合わせ毎に、複数の関数を記憶する。かかる寸法関数情報５５ａおよび５５ｂは、制御部４が加工結果情報５３に基づいてシート抵抗を予測する際に用いられる。
【００５５】
図２の説明に戻り調整装置３の説明を続ける。炉内位置係数情報５６は、成膜装置２１から加工装置２２へ送られる基板２６の成膜炉２５内における炉内位置Ｂ、Ｃ、ＤおよびＥと所定の炉内位置係数とを対応付けた情報である。
【００５６】
かかる炉内位置係数情報５６は、制御部４が膜厚関数情報５４に基づいて予測したシート抵抗を補正する際に用いられる。前述したように、成膜工程で成膜された薄膜は、成膜炉２５内の炉内位置Ｂ、Ｃ、ＤおよびＥによって膜質が異なり、かかる膜質の違いによって最終的なシート抵抗も薄膜が成膜された炉内位置Ｂ、Ｃ、ＤおよびＥによって変わってくる。
【００５７】
このため、膜厚関数情報５４に基づいて予測されたシート抵抗は、炉内位置Ｂ、Ｃ、ＤおよびＥ毎に補正する必要がある。そこで、調整装置３では、成膜装置２１から加工装置２２へ送られる基板２６の成膜炉２５内における炉内位置Ｂ、Ｃ、ＤおよびＥと所定の炉内位置係数とを対応付けた炉内位置係数情報５６を記憶部５によって記憶している。
【００５８】
ここで、図６を用いて炉内位置係数情報５６の一例について説明する。図６は、第１の実施形態にかかる炉内位置係数情報５６の一例を示す図である。なお、図６に示す炉内位置Ｂ、Ｃ、ＤおよびＥは、図３に示す炉内位置Ｂ、Ｃ、ＤおよびＥに対応する。
【００５９】
前述したように、成膜装置２１の成膜炉２５では、成膜する基板２６の炉内位置Ｂ、Ｃ、ＤおよびＥが成膜炉２５内の上段へ行くほどポリシリコンのグレインサイズが大きくなり、シート抵抗が小さくなる傾向がある。
【００６０】
そこで、図６に示すように、炉内位置係数情報５６では、各炉内位置Ｂ、Ｃ、ＤおよびＥに対して、各炉内位置Ｂ、Ｃ、ＤおよびＥが成膜炉２５内で上段に行くほど小さくなる炉内位置係数α、β、γおよびδをそれぞれ対応付けている。
【００６１】
そして、制御部４は、膜厚関数情報５４に基づいて予測した薄膜のシート抵抗へ、薄膜が成膜された炉内位置Ｂ、Ｃ、ＤおよびＥに対応した炉内位置係数α、β、γおよびδを乗算することで、炉内位置Ｂ、Ｃ、ＤおよびＥ毎に予測したシート抵抗を補正する。
【００６２】
図２の説明に戻り、ドーズ量関数情報５７は、薄膜へイオン注入する不純物イオンのドーズ量と抵抗素子のシート抵抗との関係を示す関数である。また、アニール温度関数情報５８は、アニール処理における処理温度と薄膜のシート抵抗との関係を示す関数である。
【００６３】
ここで、図７Ａおよび図７Ｂを用いてドーズ量関数情報５７およびアニール温度関数情報５８の一例について説明する。図７Ａは、第１の実施形態にかかるドーズ量関数情報５７の一例を示す説明図であり、図７Ｂは、第１の実施形態にかかるアニール温度関数情報５８の一例を示す説明図である。
【００６４】
図７Ａに示すように、ドーズ量関数情報５７は、次式
ドーズ量＝ｅ×（シート抵抗）２−ｆ×（シート抵抗）＋ｇ・・・式（３）
によって表わされる不純物イオンのドーズ量と抵抗素子のシート抵抗との関係を示す関数である。なお、式（３）におけるｅ、ｆおよびｇは、薄膜の成膜条件、薄膜の膜厚および寸法から算出される正の定数である。同図に示すように、シート抵抗の抵抗値は、ドーズ量を増大するほど低下する。また、シート抵抗の低下率は、ドーズ量が増大するほど低くなる。
【００６５】
なお、図７Ａでは、ドーズ量関数情報５７として１つの関数を例示しているが、記憶部５は、薄膜の成膜条件、薄膜の膜厚および寸法の組み合わせ毎に、複数の関数を記憶する。かかるドーズ量関数情報５７は、制御部４がイオン注入処理の処理条件を調整する際に用いられる。
【００６６】
また、図７Ｂに示すように、アニール温度関数情報５８は、次式
シート抵抗＝−ｈ×（アニール温度）＋ｉ・・・式（４）
によって表わされるシート抵抗とアニール処理の処理温度との関係を示す関数である。なお、式（４）におけるｈおよびｉは、薄膜の成膜条件、薄膜の膜厚および寸法から算出される正の定数である。同図に示すように、シート抵抗の抵抗値は、アニール処理の処理温度が高くなるほど低下する。
【００６７】
なお、図７Ｂでは、アニール温度関数情報５８として１つの関数を例示しているが、記憶部５は、薄膜の成膜条件、薄膜の膜厚および寸法の組み合わせ毎に、複数の関数を記憶する。かかるアニール温度関数情報５８は、制御部４がアニール処理の処理条件を調整する際に用いられる。
【００６８】
なお、調整装置３は、アニール温度関数情報５８に加え、アニール処理の処理時間とシート抵抗との関係を示す情報を記憶部５へ記憶させ、かかる情報に基づいて制御部４がアニール処理の処理条件を調整するように構成することもできる。また、シート抵抗情報５９は、予め定められた抵抗素子のシート抵抗に関する目標値である。
【００６９】
制御部４は、調整装置３全体の動作を統括制御する処理部であり、たとえば、ＣＰＵ（Central Processing Unit）とＲＯＭ（Read Only Memory）とＲＡＭ（Random Access Memory）とを有する情報処理装置である。
【００７０】
かかる制御部４は、ＣＰＵがＲＯＭから各種プログラムを読出し、ＲＡＭを作業領域として使用して実行することにより機能する成膜補正部４１、形状補正部４２および調整部４３を備えている。
【００７１】
成膜補正部４１は、成膜装置２１に設定されている成膜条件を調整することによって成膜工程で成膜される薄膜の膜厚が予め設定された所望の膜厚となるように補正する処理部である。
【００７２】
具体的には、成膜補正部４１は、成膜装置２１によって薄膜が成膜される毎に、成膜時における成膜炉２５内の温度、成膜時間、成膜炉２５に導入する原料ガスの流量、成膜炉２５内の圧力等の成膜条件を成膜装置２１から取得する。そして、成膜補正部４１は、取得した各成膜条件を成膜装置情報５０として記憶部５へ順次記憶させる。
【００７３】
また、成膜補正部４１は、成膜装置２１によって薄膜が成膜される毎に、成膜された薄膜の膜厚の測定結果を成膜結果として取得し、取得した成膜結果を成膜結果情報５１として記憶部５へ記憶させる。
【００７４】
そして、成膜補正部４１は、成膜装置情報５０と成膜結果情報５１とに基づいて、次回成膜される薄膜の膜厚と今回成膜された膜厚とが一致するように調整した成膜条件を成膜装置２１へ出力して設定する。これにより、成膜工程で成膜される薄膜の膜厚が予め設定された所望の膜厚へ近付くように補正される。
【００７５】
形状補正部４２は、加工装置２２に設定されている加工条件を調整することによって加工工程で加工される薄膜の寸法が予め設定された所望の寸法となるように補正する処理部である。
【００７６】
具体的には、形状補正部４２は、加工装置２２によって薄膜の形状が加工される毎に、フォトグラフィーの際に用いた露光マスクの種類や露光時における露光マスクの位置情報等の加工条件を加工装置２２から取得する。そして、形状補正部４２は、取得した各加工条件を加工装置情報５２として記憶部５へ順次記憶させる。
【００７７】
また、形状補正部４２は、加工装置２２によって薄膜の形状が加工される毎に、加工された薄膜の寸法に関する測定結果を加工結果として取得し、取得した加工結果を加工結果情報５３として記憶部５へ記憶させる。
【００７８】
そして、形状補正部４２は、加工装置情報５２と加工結果情報５３とに基づいて、次回加工される薄膜の寸法と今回加工された薄膜の寸法とが一致するように調整した加工条件を加工装置２２へ出力して設定する。これにより、加工工程で成膜される薄膜の寸法が予め設定された所望の寸法へ近付くように補正される。
【００７９】
調整部４３は、記憶部５によって記憶されている各種情報に基づいて、イオン注入装置２３によるイオン注入処理の処理条件およびアニール装置２４によるアニール処理の処理条件を調整することによって抵抗素子のシート抵抗のバラツキを抑制する処理部である。
【００８０】
かかる調整部４３は、イオン注入処理およびアニール処理の処理条件を調整する場合、成膜工程によって成膜された薄膜を用いて生成される抵抗素子のシート抵抗および加工工程によって加工された薄膜を用いて生成される抵抗素子のシート抵抗を予測する。
【００８１】
具体的には、調整部４３は、成膜装置２１によって薄膜が成膜されると、成膜装置情報５０および成膜結果情報５１を記憶部５から読み出し、読み出した成膜装置情報５０および成膜結果情報５１に基づき、成膜工程によって成膜された薄膜の膜厚を判別する。
【００８２】
たとえば、調整部４３は、記憶部５によって記憶されている成膜装置情報５０から算出した膜厚と、成膜結果情報５１として記憶部５に記憶されている膜厚とを平均化した膜厚を成膜工程によって成膜された薄膜の膜厚として判別する。
【００８３】
なお、調整部４３は、成膜装置情報５０から算出した膜厚を成膜工程によって成膜された薄膜の膜厚として判別してもよく、成膜結果情報５１として記憶部５に記憶されている膜厚を成膜工程によって成膜された薄膜の膜厚として判別してもよい。
【００８４】
続いて、調整部４３は、記憶部５から膜厚関数情報５４を読み出し、読み出した膜厚関数情報５４の式（１）へ判別した膜厚を代入することによってシート抵抗を算出する。このとき調整部４３は、成膜炉２５の炉内位置Ｂ、Ｃ、ＤおよびＥ毎にシート抵抗を算出する。
【００８５】
続いて、調整部４３は、炉内位置Ｂ、Ｃ、ＤおよびＥ毎に算出した各シート抵抗に対して対応する炉内位置係数情報５６の炉内係数α、β、γおよびδをそれぞれ乗算することにより、成膜工程によって成膜された薄膜を用いて生成される抵抗素子のシート抵抗の予測値を算出する。これにより、調整部４３は、炉内位置Ｂ、Ｃ、ＤおよびＥを考慮したシート抵抗の予測値を精度よく算出することができる。
【００８６】
また、調整部４３は、加工装置２２によって薄膜の形状が加工されると、加工工程によって加工された薄膜を用いて生成される抵抗素子のシート抵抗を予測する。具体的には、調整部４３は、記憶部５から加工結果情報５３および寸法関数情報５５ａおよび５５ｂを読み出す。
【００８７】
続いて、調整部４３は、加工結果情報５３における薄膜の寸法を寸法関数情報５５ａおよび５５ｂの式（２）へ代入することでシート抵抗の予測値を算出する。このとき、調整部４３は、寸法の計測領域Ｇ、ＨおよびＩ（図４参照）毎にシート抵抗の予測値を算出する。
【００８８】
そして、調整部４３は、算出したシート抵抗の予測値を用いてイオン注入処理およびアニール処理の処理条件を調整する。ここで、図８Ａおよび図８Ｂを用いてイオン注入処理およびアニール処理の処理条件を調整する手順について説明する。
【００８９】
図８Ａは、第１の実施形態にかかるイオン注入処理の処理条件を調整する手順を示す説明図であり、図８Ｂは、第１の実施形態にかかるアニール処理の処理条件を調整する手順を示す説明図である。
【００９０】
図８Ａに示すように、調整部４３は、イオン注入処理の処理条件を調整する場合、算出したシート抵抗の予測値Ｊとシート抵抗情報５９として記憶されている目的値Ｋとを比較する。そして、調整部４３は、シート抵抗の予測値Ｊがシート抵抗の目的値Ｋよりも大きい場合、イオン注入装置２３に設定されているドーズ量の既定値Ｌをドーズ量関数情報５７に基づいて調整値Ｍまで上昇させる。一方、調整部４３は、シート抵抗の予測値Ｊがシート抵抗の目的値Ｋよりも小さい場合には、イオン注入装置２３に設定されているドーズ量を低下させる。
【００９１】
このように、調整部４３は、上流工程で成膜した薄膜の膜厚や寸法と予め定められた所望の膜厚や寸法との間に誤差が生じた場合、下流工程でイオン注入処理の処理条件を調整することにより最終的な抵抗素子のシート抵抗を目的値Ｋへ近付けることができる。したがって、製造システム１によれば、抵抗素子のシート抵抗にバラツキが生じることを抑制することができる。
【００９２】
また、図８Ｂに示すように、調整部４３は、アニール処理の処理条件を調整する場合、算出したシート抵抗の予測値Ｏとシート抵抗情報５９として記憶されている目的値Ｐとを比較する。そして、調整部４３は、シート抵抗の予測値Ｏがシート抵抗の目的値Ｐよりも小さい場合、アニール装置２４に設定されている処理温度の既定値Ｑをアニール温度関数情報５８に基づいて調整値Ｒまで低下させる。一方、調整部４３は、シート抵抗の予測値Ｏがシート抵抗の目的値Ｐよりも大きい場合、アニール装置２４に設定されている処理温度を上昇させる。
【００９３】
また、調整部４３は、アニール処理の処理条件を調整する場合、加工結果情報５３に基づき、薄膜の寸法が計測された計測領域Ｇ、Ｈ、Ｉ毎、すなわち、薄膜の基板２６上における位置毎に処理条件を調整する。
【００９４】
このように、調整部４３は、上流工程で成膜した薄膜の膜厚や寸法と予め定められた所望の膜厚や寸法との間に誤差が生じた場合、下流工程でアニール処理の処理条件を薄膜の基板２６上における位置毎に調整する。これにより、製造システム１では、最終的な抵抗素子のシート抵抗を目的値Ｐへ近付けることができるので、抵抗素子のシート抵抗にバラツキが生じることを抑制することができる。
【００９５】
次に、図９を用いて第１の実施形態にかかる製造システム１で製造装置２が実行する製造装置処理および調整装置３が実行する調整装置処理について説明する。図９は、第１の実施形態にかかる製造装置処理および調整装置処理の一例を示す図である。
【００９６】
図９に示すように、製造システム１では、成膜装置２１がＬＰ−ＣＶＤを行うことにより基板２６上にポリシリコンの薄膜を形成する（ステップＳ１０１）。一方、調整装置３は、成膜装置２１によって薄膜が成膜されると、調整装置３は、成膜装置２１から成膜装置情報５０および成膜結果情報５１を取得する（ステップＳ２０１）。
【００９７】
続いて、調整装置３は、取得した成膜装置情報５０および成膜結果情報５１に基づき、成膜装置２１によって成膜された薄膜によって生成される抵抗素子のシート抵抗を予測する（ステップＳ２０２）。続いて、調整装置３は、予測したシート抵抗と予め定められた所望の抵抗値との差分を低減可能なイオン注入処理の処理条件を算出し（ステップＳ２０３）、算出した処理条件をイオン注入装置２３へ設定する（ステップＳ２０４）。
【００９８】
また、加工装置２２は、成膜装置２１によって薄膜が成膜された基板２６が搬入されると、搬入された基板２６に成膜されている薄膜をフォトリソグラフィーおよびＲＩＥによって抵抗素子の形状に加工する（ステップＳ１０２）。
【００９９】
続いて、イオン注入装置２３は、加工装置２２によって形状が加工された基板２６が搬入されると、搬入された基板２６に対し、調整装置３によって設定された処理条件で不純物イオンのイオン注入処理を行う（ステップＳ１０３）。
【０１００】
一方、調整装置３は、加工装置２２によって薄膜が抵抗素子の形状に加工されると、加工装置２２から加工結果情報５３を取得する（ステップＳ２０５）。続いて、調整装置３は、イオン注入装置２３からイオン注入処理の処理結果を取得する（ステップＳ２０６）。
【０１０１】
続いて、調整装置３は、加工装置２２から取得した加工結果情報５３とイオン注入装置２３から取得した処理結果とに基づいて抵抗素子の最終的なシート抵抗を予測する（ステップＳ２０７）。
【０１０２】
続いて、調整装置３は、予測したシート抵抗と予め定められた所望の抵抗値との差分を低減可能なアニール処理の処理条件を算出し（ステップＳ２０８）、算出した処理条件をアニール装置２４へ設定する（ステップＳ２０９）。最後に、アニール装置２４は、調整装置３によって設定された処理条件でアニール処理を行い（ステップＳ１０４）、抵抗素子を生成する。
【０１０３】
このように、上述した第１の実施形態では、製造システム１の調整装置３が、上流工程である成膜工程の処理条件および処理結果に基づき、下流工程であるイオン注入処理の処理条件を調整することによって上流工程で生じた誤差を下流工程で補正する。
【０１０４】
さらに、製造システム１では、調整装置３が上流工程である加工工程の加工結果と、調整後の処理条件で実行されたイオン注入処理の処理結果とに基づき、下流工程であるアニール処理の処理条件を調整することによって上流工程で生じた誤差を補正する。
【０１０５】
これにより、製造システム１では、仮に上流工程で誤差が生じた場合であっても、最終生成物となる抵抗素子のシート抵抗を予め定められた所望の抵抗値へ近付けることができるため、抵抗素子のシート抵抗にバラツキが生じることを抑制することができる。
【０１０６】
なお、製造装置処理および調整装置処理は、図９に示す処理に限定するものではない。以下では、図１０〜図１２を用いて第１の実施形態にかかる製造装置処理および調整装置処理の変形例１〜３について説明する。
【０１０７】
図１０は、変形例１にかかる製造装置処理および調整装置処理の一例を示す図であり、図１１は、変形例２にかかる製造装置処理および調整装置処理の一例を示す図であり、図１２は、変形例３にかかる製造装置処理および調整装置処理の一例を示す図である。
【０１０８】
なお、図１０〜図１２では、図９に示す処理と同一の処理に対して同一のステップ番号を付している。図１０に示すように、変形例１は、調整装置処理におけるステップＳ３００およびステップＳ３０１だけが図９に示す処理と異なる。
【０１０９】
すなわち、変形例１にかかる調整装置３は、図９に示す処理と同様に、上流工程である成膜工程の処理条件および処理結果に基づき、下流工程であるイオン注入処理の処理条件を調整することによって上流工程で生じた誤差を下流工程で補正する。
【０１１０】
さらに、調整装置３は、加工装置２２からの加工結果情報５３の取得（ステップＳ２０５）およびイオン注入装置２３からの処理結果の取得（ステップＳ２０６）を行った後、成膜装置情報５０および成膜結果情報５１を記憶部５から読み出す（ステップＳ３００）。
【０１１１】
続いて、調整装置３は、加工結果情報５３、イオン注入処理の処理結果、成膜装置情報５０および成膜結果情報５１に基づいて最終的なシート抵抗を予測する（ステップＳ３０１）。その後、予測したシート抵抗に基づいてアニール処理の処理条件を算出し（ステップＳ２０８）、処理条件をアニール装置２４へ設定する（ステップＳ２０９）。
【０１１２】
このように、変形例１にかかる調整装置３は、加工結果情報５３およびイオン注入処理の処理結果に加え、再度、成膜装置情報５０および成膜結果情報５１を考慮してアニール処理の処理条件を調整する。これにより、変形例１にかかる製造システムによれば、最終生成物となる抵抗素子のシート抵抗を予め定められた所望の抵抗値へ、より正確に近付けることができる。
【０１１３】
また、図１１に示すように、変形例２は、イオン注入装置２３が予め定められた処理条件でイオン注入処理を実行する（ステップＳ４００）点および調整装置３が図９に示すステップＳ２０５〜２０９の処理を実行する点が図９に示す処理と異なる。
【０１１４】
また、図１２に示すように、変形例３は、アニール装置２４が予め設定された処理条件でアニール処理を実行する（ステップＳ５００）点および調整装置３が図９に示すステップＳ２０１〜２０４の処理を実行する点が図９に示す処理と異なる。
【０１１５】
かかる変形例２および変形例３によっても、上流工程で誤差が生じた場合に、最終生成物となる抵抗素子のシート抵抗を予め定められた所望の抵抗値へ近付けることができるため、抵抗素子のシート抵抗にバラツキが生じることを抑制することができる。
【０１１６】
しかも、変形例２および変形例３によれば、調整装置３は、イオン注入処理またはアニール処理のいずれか一方の処理条件を算出して対応する装置へ設定するだけで済むため、処理負荷を低減しつつ、シート抵抗のバラツキを抑制することができる。
【０１１７】
なお、上述した第１の実施形態および変形例１〜３では、調整装置３がイオン注入処理のドーズ量を調整する場合について説明したが、調整装置３は、イオン注入処理のイオン注入時間を調整してもよい。また、調整装置３は、ドーズ量およびイオン注入時間の双方を調整してもよい。かかる構成とする場合、調整装置３は、処理時間が最短となるようにドーズ量およびイオン注入時間を調整する。
【０１１８】
また、上述した第１の実施形態および変形例１〜３では、調整装置３がアニール処理の処理温度を調整する場合について説明したが、調整装置３は、アニール処理の処理時間を調整してもよい。また、調整装置３は、アニール処理の処理温度および処理時間の双方を調整してもよい。かかる構成とする場合、調整装置３は、処理時間が最短となるように処理温度および処理時間を調整する。
【０１１９】
（第２の実施形態）
次に、第２の実施形態にかかる製造システムによる製造方法について説明する。図１３は、第２の実施形態にかかる製造システム１０の構成を示す説明図である。なお、図１３には、製造システム１０の特徴を説明するために必要な構成要素を図示しており、一般的な構成要素については図示を省略している。
【０１２０】
図１３に示すように、製造システム１０は、成膜装置１１、エッチング装置１２、膜厚測定装置１３、調整装置１４を備え、半導体の薄膜を成膜した後、薄膜をエッチングして膜厚を所望の膜厚（以下、「目標膜厚」と記載する）まで低減するシステムである。
【０１２１】
具体的には、成膜装置１１は、シリコンウエハ等の基板や基板上にシリコン層等の半導体層が形成されたウエハを酸化させる酸化炉を備える。そして、成膜装置１１は、酸化炉の内部で複数枚のウエハを熱処理することによってウエハ上に酸化させた半導体の薄膜（以下、「酸化膜」と記載する）を成膜する。
【０１２２】
かかる成膜装置１１は、予め設定された所定の成膜条件の下で酸化膜の成膜工程を行う。なお、成膜条件は、成膜する酸化膜の用途等によって任意に設定変更される。そして、成膜装置１１は、成膜条件の設定時、または酸化膜の成膜前、もしくは酸化膜の成膜後に、成膜条件を示す成膜条件情報１６ａを調整装置１４へ出力する。かかる成膜条件情報１６ａの一例については、図１４を参照して後述する。
【０１２３】
エッチング装置１２は、成膜装置１１によって成膜された酸化膜をウェットエッチングすることによって酸化膜の膜厚を目標膜厚まで低減する装置である。かかるエッチング装置１２は、予め設定された所定のエッチング条件または調整装置１４によって調整されたエッチング条件の下で酸化膜のエッチング工程を行う。
【０１２４】
また、エッチング装置１２は、エッチングを行う前に、これから行うエッチング工程のエッチング条件を示すエッチング条件情報１６ｂを調整装置１４へ出力する。なお、エッチング条件情報１６ｂの一例については、図１５を参照して後述する。
【０１２５】
膜厚測定装置１３は、成膜装置１１によって成膜された酸化膜の膜厚およびエッチング装置１２によってエッチングされた酸化膜の膜厚を測定する装置である。かかる膜厚測定装置１３は、調整装置１４から膜厚測定指示が入力された場合に、酸化膜の膜厚を測定し、測定結果を調整装置１４へ出力する。
【０１２６】
調整装置１４は、成膜装置１１における酸化膜の成膜条件およびエッチング装置１２におけるエッチング条件に基づいてエッチング装置１２におけるエッチング条件を調整する装置である。具体的には、調整装置１４は、調整部１５と記憶部１６とを備える。
【０１２７】
記憶部１６は、成膜装置１１から入力される成膜条件情報１６ａと、エッチング装置１２から入力されるエッチング条件情報１６ｂと、目標膜厚情報１６ｃとを記憶する。なお、目標膜厚情報１６ｃは、酸化膜の目標膜厚を示す情報であり、外部から任意に設定変更が可能な情報である。
【０１２８】
ここで、図１４および図１５を参照し、成膜条件情報１６ａおよびエッチング条件情報１６ｂについて説明する。図１４は、第２の実施形態にかかる成膜条件情報１６ａの一例を示す説明図であり、図１５は、第２の実施形態にかかるエッチング条件情報１６ｂの一例を示す説明図である。
【０１２９】
図１４に示すように、成膜条件情報１６ａは、装置内位置、処理温度、処理圧力、ガス流量、処理時間のそれぞれを示す情報を含む。装置内位置は、酸化炉におけるウエハの載置位置を示す情報である。本実施形態では、酸化炉内部の各領域に対して１、２、３・・・というように装置内位置を示す番号を付している。
【０１３０】
また、処理温度は、酸化膜を成膜する際の酸化炉内部の温度であり、処理圧力は、酸化膜を成膜する際の酸化炉内部の気圧である。また、ガス流量は、酸化膜を成膜する際に酸化炉内部へ単位時間に導入される処理ガスの流量（容積）であり、処理時間は、酸化膜の成膜にかける処理時間である。
【０１３１】
ここで、図１４におけるｓ、ｔ、ｕ、ｖは、成膜条件情報１６ａにおける処理温度、処理圧力、ガス流量、処理時間のそれぞれを示す数値である。なお、成膜条件情報１６ａとして、図１４に示す情報に加え、例えば、処理ガスの種類や酸化炉内部における処理ガスの濃度を示す情報等を含めてもよい。
【０１３２】
また、図１５に示すように、エッチング条件情報１６ｂは、処理時間、処理回数、処理温度のそれぞれを示す情報を含む。処理時間は、酸化膜のウェットエッチングにかける処理時間であり、処理回数は、同じウエハに対して所定の単位時間内に繰り返しエッチングを行う処理回数であり、処理温度は、ウェットエッチングに使用するエッチャントの温度である。
【０１３３】
ここで、図１５におけるｗ、ｘ、ｙは、エッチング条件情報１６ｂにおける処理時間、処理回数、処理温度のそれぞれを示す数値である。なお、エッチング条件情報１６ｂとして、図１５に示す情報に加え、例えば、エッチャントの種類や濃度を示す情報等を含めてもよい。
【０１３４】
次に、図１３へ戻り調整部１５について説明する。調整部１５は、記憶部１６によって記憶された各情報に基づき、エッチング装置１２におけるエッチング条件を調整することによってエッチング後の酸化膜の膜厚を目標膜厚へ近付ける処理部である。
【０１３５】
具体的には、調整部１５は、予測膜厚算出部１５ａ、補正量算出部１５ｂ、膜厚測定指示部１５ｃを備える。予測膜厚算出部１５ａは、記憶部１６によって記憶された成膜条件情報１６ａおよびエッチング条件情報１６ｂを用いてエッチング工程後における酸化膜の予測膜厚を算出して補正量算出部１５ｂへ出力する処理部である。
【０１３６】
かかる予測膜厚算出部１５ａは、記憶部１６から読出した成膜条件情報１６ａに含まれる各情報の数値と、記憶部１６から読出したエッチング条件情報１６ｂに対応するエッチング条件の下でエッチングを行った場合における酸化膜の膜厚の低減量とを次式
予測膜厚＝ｊ×（処理温度）＋ｋ×（処理時間）＋ｌ×（ガス流量）＋ｍ×（処理圧力）＋ｎ×（装置内位置）＋ｏ・・・式（５）
へ代入することによって予測膜厚を算出する。
【０１３７】
ここで、式（５）における処理温度は、成膜工程における処理温度であり、処理時間は、成膜工程における処理時間である。また、式（５）におけるｊは、処理温度の変化に伴う酸化膜の膜厚の変化率を示す定数であり、ｋは、処理時間の変化に伴う酸化膜の膜厚の変化率を示す定数であり、ｌは、ガス流量の変化に伴う酸化膜の膜厚の変化率を示す定数である。
【０１３８】
また、式（５）におけるｍは、処理圧力の変化に伴う酸化膜の膜厚の変化率を示す定数であり、ｎは、装置内位置の違いに伴う酸化膜の膜厚の変化率を示す定数である。また、式（５）におけるｏは、記憶部１６によって記憶されたエッチング条件情報１６ｂに対応したエッチング条件の下でウェットエッチングを行った場合に低減される酸化膜の膜厚の低減量を示す負の数値である。
【０１３９】
これらの定数ｊ、ｋ、ｌ、ｍ、ｎ、ｏは、成膜条件およびエッチング条件を変更して酸化膜の成膜およびエッチングを行う試験を繰り返し、試験の結果に基づいて予め算出された定数である。
【０１４０】
補正量算出部１５ｂは、予測膜厚算出部１５ａから入力されるエッチング工程後における酸化膜の予測膜厚と、記憶部１６に記憶されたエッチング条件情報１６ｂおよび目標膜厚情報１６ｃとに基づいてエッチング時間の補正量を算出する処理部である。
【０１４１】
かかる補正量算出部１５ｂは、予測膜厚算出部１５ａから入力される予測膜厚、記憶部１６から読出したエッチング条件情報１６ｂを用いて算出したエッチングレート、目標膜厚情報１６ｃに対応する目標膜厚を次式
エッチング時間の補正量＝｛（予測膜厚）−（目標膜厚）｝／（エッチングレート）・・・式（６）
へ代入することによってエッチング時間の補正量を算出する。
【０１４２】
ここで、エッチングレートは、記憶部１６によって記憶されたエッチング条件情報１６ｂにおける処理温度および処理回数でエッチングを行った場合に、所定の単位時間内でエッチングされる酸化膜のエッチング量である。
【０１４３】
かかるエッチングレートは、補正量算出部１５ｂが次式
エッチングレート＝ｐ×（処理温度）＋ｑ×（処理回数）＋ｒ・・・式（７）
によって算出する。
【０１４４】
なお、式（７）における処理温度は、エッチング工程における処理温度である。また、式（７）における定数ｐ、ｑ、ｒは、エッチング条件を変更して酸化膜のエッチングを行う試験を繰り返し、試験の結果に基づいて予め算出された定数である。
【０１４５】
そして、補正量算出部１５ｂは、算出したエッチング時間の補正量に基づいてエッチング装置１２によるエッチング時間を補正し、補正後のエッチング時間をエッチング装置１２へ出力してエッチング時間の設定変更を行う。
【０１４６】
すなわち、補正量算出部１５ｂは、算出した補正量が正の場合、記憶部１６に記憶されたエッチング条件情報１６ｂにおける処理時間へ補正量を加算した時間を補正後のエッチング時間としてエッチング装置１２へ出力する。
【０１４７】
一方、補正量算出部１５ｂは、算出した補正量が負の場合、記憶部１６に記憶されたエッチング条件情報１６ｂにおける処理時間から補正量を減算した時間を補正後のエッチング時間としてエッチング装置１２へ出力する。
【０１４８】
そして、エッチング装置１２は、補正量算出部１５ｂから補正後のエッチング時間が入力された場合、補正後のエッチング時間を調整装置１４の記憶部１６へ出力してエッチング条件情報１６ｂを更新し、酸化膜を補正後のエッチング時間エッチングする。また、補正量算出部１５ｂは、補正後のエッチング時間を膜厚測定指示部１５ｃへ出力する。
【０１４９】
膜厚測定指示部１５ｃは、補正量算出部１５ｂから入力される補正後のエッチング時間が所定のエッチング条件を逸脱したか否かを判定し、逸脱したと判定した場合、酸化膜の膜厚測定指示を膜厚測定装置１３へ出力する処理部である。
【０１５０】
例えば、膜厚測定指示部１５ｃは、補正後のエッチング時間が予め定められた所定時間範囲の上限値を超えた場合、および下限値を下回った場合に、補正後のエッチング時間が所定のエッチング条件を逸脱したと判定する。
【０１５１】
そして、膜厚測定装置１３は、膜厚測定指示部１５ｃから膜厚測定指示が入力された場合に、成膜装置１１によって成膜された酸化膜の膜厚と、エッチング装置１２によってエッチングされた酸化膜の膜厚とを測定し、測定結果を膜厚測定指示部１５ｃへ出力する。
【０１５２】
膜厚測定指示部１５ｃは、測定結果が入力された場合に、次回のエッチング時間が所定のエッチング条件を逸脱しなくなるように、式（５）および式（６）における各定数の補正値を予測膜厚算出部１５ａと補正量算出部１５ｂとへ出力する。そして、予測膜厚算出部１５ａおよび補正量算出部１５ｂは、式（５）および式（６）における各定数を膜厚測定指示部１５ｃから入力される補正値へ更新する。
【０１５３】
次に、図１６を参照し、調整装置１４が実行する処理について説明する。図１６は、第２の実施形態にかかる調整装置１４が実行する処理を示すフローチャートである。図１６に示すように、調整装置１４の予測膜厚算出部１５ａは、記憶部１６へ成膜条件情報１６ａおよびエッチング条件情報１６ｂが記憶された場合に、記憶部１６から成膜条件情報１６ａおよびエッチング条件情報１６ｂを読出す（ステップＳ６０１）。
【０１５４】
続いて、予測膜厚算出部１５ａは、記憶部１６から読出した成膜条件情報１６ａおよびエッチング条件情報１６ｂを用い、式（５）の演算処理を実行してエッチング工程後における酸化膜の予測膜厚を算出する（ステップＳ６０２）。そして、予測膜厚算出部１５ａは、算出した予測膜厚を補正量算出部１５ｂへ出力する。
【０１５５】
補正量算出部１５ｂは、予測膜厚算出部１５ａから予測膜厚が入力された場合、記憶部１６からエッチング条件情報１６ｂおよび目標膜厚情報１６ｃを読出す（ステップＳ６０３）。続いて、補正量算出部１５ｂは、記憶部１６から読出したエッチング条件情報１６ｂおよび目標膜厚情報１６ｃを用い、式（６）および式（７）の演算処理を実行してエッチング条件の補正量（ここでは、エッチング時間の補正量）を算出する（ステップＳ６０４）。
【０１５６】
そして、補正量算出部１５ｂは、算出した補正量を用いてエッチング装置１２のエッチング条件（ここでは、エッチング時間）を補正し、補正後のエッチング条件をエッチング装置１２および膜厚測定指示部１５ｃへ出力する（ステップＳ６０５）。
【０１５７】
続いて、膜厚測定指示部１５ｃは、補正量算出部１５ｂから入力された補正後のエッチング条件が所定のエッチング条件を逸脱したか否かを判定する（ステップＳ６０６）。ここで、膜厚測定指示部１５ｃは、補正後のエッチング条件が所定のエッチング条件を逸脱しないと判定した場合（ステップＳ６０６，Ｎｏ）、処理を終了する。
【０１５８】
一方、膜厚測定指示部１５ｃは、補正後のエッチング条件が所定のエッチング条件を逸脱したと判定した場合（ステップＳ６０６，Ｙｅｓ）、膜厚測定装置１３へ膜厚計測指示を出力する（ステップＳ６０７）。
【０１５９】
続いて、膜厚測定指示部１５ｃは、膜厚測定装置１３から入力される成膜工程後における酸化膜の膜厚およびエッチング工程後における酸化膜の膜厚の測定結果に基づき、予測膜厚およびエッチング条件の補正量の算出処理内容を補正する（ステップＳ６０８）。
【０１６０】
例えば、膜厚測定指示部１５ｃは、次回のエッチング時間が所定のエッチング条件を逸脱しなくなるように、式（５）および式（６）における各定数の補正値を予測膜厚算出部１５ａと補正量算出部１５ｂとへ出力して処理を終了する。
【０１６１】
上述したように、第２の実施形態にかかる半導体装置の製造方法は、基板上に半導体の薄膜を成膜する成膜工程と、成膜した薄膜をエッチングして薄膜の膜厚を低減するエッチング工程とを含む。さらに、第２の実施形態にかかる半導体装置の製造方法は、成膜工程における薄膜の成膜条件およびエッチング工程におけるエッチング条件に基づいてエッチング工程におけるエッチング条件を調整する調整工程とを含む。
【０１６２】
これにより、第２の実施形態にかかる半導体装置の製造方法によれば、エッチング条件を調整したことによる効果が今回エッチングされる薄膜から反映されるので、製品の歩留まりを向上させることができる。
【０１６３】
また、第２の実施形態にかかる半導体装置の製造方法における調整工程では、成膜装置１１に設定された成膜条件およびエッチング装置１２に設定されたエッチング条件に基づき、エッチング工程後における薄膜の膜厚を予測する。さらに、調整工程では、予測したエッチング工程後の膜厚と予め定められた目標とする薄膜の膜厚との差分が低減するようにエッチング条件を調整する。
【０１６４】
すなわち、第２の実施形態にかかる半導体装置の製造方法では、成膜工程後における薄膜の膜厚測定、およびエッチング工程後における薄膜の膜厚測定を行うことなく、エッチング条件の調整を行うことができる。
【０１６５】
これにより、第２の実施形態にかかる半導体装置の製造方法によれば、膜厚測定装置１３による膜厚測定回数の低減、および膜厚測定時間の短縮が可能となるので、製品の製造時間を短縮することができる。
【０１６６】
また、第２の実施形態にかかる半導体装置の製造方法では、調整工程によって調整されたエッチング条件が所定のエッチング条件を逸脱した場合に、薄膜の膜厚を測定する測定工程をさらに含む。
【０１６７】
これにより、第２の実施形態にかかる半導体装置の製造方法では、調整後のエッチング条件が所定のエッチング条件を逸脱した場合に、実際の膜厚を測定した測定結果を用いて予測膜厚やエッチング条件の補正量の算出処理内容を補正することができる。したがって、第２の実施形態にかかる半導体装置の製造方法では、エッチング後の薄膜の膜厚を目標とする所望の膜厚へさらに精度よく近付けることができる。
【０１６８】
なお、第２の実施形態では、成膜装置１１が酸化シリコン膜を成膜する装置である場合について説明したが、成膜装置１１は、窒化シリコン膜やエピタキシャル成長によるシリコン膜等、任意の半導体の薄膜を成膜する装置であってもよい。
【０１６９】
また、第２の実施形態では、エッチング条件のうちエッチング時間を調整する場合について説明したが、調整するエッチング条件は、所定時間あたりのエッチング処理回数やエッチング工程における処理温度を調整してもよい。
【０１７０】
また、第２の実施形態では、エッチング装置１２がウェットエッチングを行う装置である場合について説明したが、エッチング装置１２は、ドライエッチングを行う装置であってもよい。また、エッチング装置１２に代えて薄膜を研磨することによって膜厚を所望の膜厚まで低減する研磨装置を用いてもよい。かかる場合には、成膜条件と研磨装置へ設定される研磨条件に基づいて研磨装置へ設定する研磨条件を調整する。なお、研磨装置がＣＭＰ（Chemical Mechanical Polishing）を行う装置の場合、研磨条件は、研磨時間、研磨剤の粗さ等となる。
【０１７１】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１７２】
１、１０ 製造システム、２ 製造装置、２１、１１ 成膜装置、２２ 加工装置、２３ イオン注入装置、２４ アニール装置、３、１４ 調整装置、４ 制御部、４１ 成膜補正部、４２ 形状補正部、４３、１５ 調整部、５、１６ 記憶部、５０ 成膜装置情報、５１ 成膜結果情報、５２ 加工装置情報、５３ 加工結果情報、５４ 膜厚関数情報、５５ａ、５５ｂ 寸法関数情報、５６ 炉内位置係数情報、５７ ドーズ量関数情報、５８ アニール温度関数情報、５９ シート抵抗情報、１２ エッチング装置、１３ 膜厚測定装置、１５ａ 予測膜厚算出部、１５ｂ 補正量算出部、１５ｃ 膜厚測定指示部、１６ａ 成膜条件情報、１６ｂ エッチング条件情報、１６ｃ 目標膜厚情報
【技術分野】
【０００１】
本発明の実施形態は、半導体装置の製造方法、製造システムおよび調整装置に関する。
【背景技術】
【０００２】
従来、基板上に半導体の薄膜を成膜する工程と成膜された薄膜を加工する工程とを繰り返して半導体装置を製造する半導体装置の製造方法が知られている。かかる半導体装置の製造方法では、各工程が終了する毎に薄膜の形状や特性を測定し、測定結果に基づいて各工程における処理条件をフィードバック制御することにより、次回薄膜の成膜や加工を行う際の成膜精度や加工精度を向上させていた。
【０００３】
しかしながら、各工程における処理条件をフィードバック制御した場合、フィードバック制御による効果は、次回以降に成膜や加工が行われる薄膜に対して反映されるものであるため、今回成膜や加工が行われた製品の歩留まりが低下するという問題がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】再表２００４／０３６６３９号公報
【特許文献２】特開２０００−１００９７３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようとする課題は、製品の歩留まりを向上させることができる半導体装置の製造方法、製造システムおよび調整装置を提供することである。
【課題を解決するための手段】
【０００６】
実施形態によれば、半導体装置の製造方法が提供される。半導体装置の製造方法は、成膜工程と、加工工程と、イオン注入工程と、アニール工程と、調整工程とを含む。成膜工程では、基板上に半導体の薄膜を成膜する。加工工程では、薄膜を所定の形状に加工する。イオン注入工程では、所定の形状に加工された薄膜に対してイオン注入処理を行う。アニール工程では、イオン注入処理が行われた薄膜をアニール処理して抵抗素子を生成する。調整工程では、成膜工程における薄膜の成膜条件および成膜結果と加工工程における薄膜の加工結果とのうち、少なくともいずれか１つに基づき、イオン注入工程におけるイオン注入処理の処理条件およびアニール工程におけるアニール処理の処理条件の双方または一方を調整する。
【図面の簡単な説明】
【０００７】
【図１】第１の実施形態にかかる製造システムによる製造方法を示す説明図。
【図２】第１の実施形態にかかる製造システムの構成を示す説明図。
【図３】第１の実施形態にかかる成膜装置を示す模式図。
【図４】第１の実施形態にかかる加工装置による寸法の計測位置を示す図。
【図５Ａ】第１の実施形態にかかる膜厚関数情報の一例を示す説明図。
【図５Ｂ】第１の実施形態にかかる寸法関数情報の一例を示す説明図。
【図５Ｃ】第１の実施形態にかかる寸法関数情報の一例を示す説明図。
【図６】第１の実施形態にかかる炉内係数情報の一例を示す図。
【図７Ａ】第１の実施形態にかかるドーズ量関数情報の一例を示す説明図。
【図７Ｂ】第１の実施形態にかかるアニール温度関数情報の一例を示す説明図。
【図８Ａ】第１の実施形態にかかるイオン注入処理の処理条件を調整する手順を示す説明図。
【図８Ｂ】第１の実施形態にかかるアニール処理の処理条件を調整する手順を示す説明図。
【図９】第１の実施形態にかかる製造装置処理および調整装置処理の一例を示す図。
【図１０】変形例１にかかる製造装置処理および調整装置処理の一例を示す図。
【図１１】変形例２にかかる製造装置処理および調整装置処理の一例を示す図。
【図１２】変形例３にかかる製造装置処理および調整装置処理の一例を示す図。
【図１３】第２の実施形態にかかる製造システムの構成を示す説明図。
【図１４】第２の実施形態にかかる成膜条件情報の一例を示す説明図。
【図１５】第２の実施形態にかかるエッチング条件情報の一例を示す説明図。
【図１６】第２の実施形態にかかる調整装置が実行する処理を示すフローチャート。
【発明を実施するための形態】
【０００８】
以下に、添付図面を参照して、第１の実施形態および第２の実施形態にかかる半導体装置の製造方法、半導体装置の製造システムおよび調整装置を詳細に説明する。なお、以下に示す実施形態によって本発明が限定されるものではない。また、以下では、半導体装置の製造方法を単に「製造方法」と記載し、半導体装置の製造システムを単に「製造システム」と記載する。
【０００９】
（第１の実施形態）
まず、第１の実施形態にかかる製造システムによる製造方法について、図１を用いて説明する。図１は、第１の実施形態にかかる製造システム１による製造方法を示す説明図である。なお、図１では、製造システム１の構成を簡略化して図示している。また、かかる製造システム１の詳細については、図２を用いて後述する。
【００１０】
また、以下では、ポリシリコン等の半導体の薄膜抵抗素子（以下、「抵抗素子」と記載する）を生成する場合について説明する。また、製造システム１は、抵抗素子以外にコンデンサ等の受動素子やトランジスタ等の能動素子も生成することができる。
【００１１】
また、以下では、説明を簡単にする観点から、第１の実施形態にかかる製造システム１に含まれる成膜装置、加工装置、イオン注入装置およびアニール装置を総称する場合、製造装置と呼ぶこととする。
【００１２】
図１に示すように、製造システム１は、半導体装置を製造する製造装置２と製造装置２に含まれる複数の装置の動作を調整する調整装置３とを含む。そして、製造システム１では、ポリシリコンの抵抗素子を生成する場合、まず、シリコンウエハ等の基板上にポリシリコンの薄膜を成膜する成膜工程を成膜装置が行う（ステップＳ１）。
【００１３】
続いて、製造装置２では、成膜された薄膜を所定の形状に加工する加工工程を加工装置が行う（ステップＳ２）。加工装置は、かかる加工工程によって薄膜を抵抗素子の形状に加工する。続いて、製造装置２では、イオン注入装置が抵抗素子の形状に加工された薄膜に対して不純物イオンのイオン注入処理を施すイオン注入工程を行う（ステップＳ３）。
【００１４】
続いて、製造装置２では、不純物イオンが注入された薄膜に対してアニール処理を施すアニール工程をアニール装置が行う（ステップＳ４）。アニール装置は、かかるアニール工程により薄膜内の不純物イオンを活性化して抵抗素子を生成する。なお、かかる抵抗素子には、以後の工程によって抵抗素子の電極が設けられる。
【００１５】
ところで、かかる製造装置２では、最終生成物である抵抗素子のシート抵抗を如何に所望の抵抗値へ近付けるかが重要である。ここで、製造装置２によって生成される抵抗素子のシート抵抗は、抵抗素子の膜厚、寸法、不純物イオン濃度、および不純物イオンの活性化率に依存する。
【００１６】
そこで、製造システム１では、成膜工程や加工工程という上流工程で薄膜の膜厚や寸法に誤差が生じた場合、上流工程で生じた誤差により変化する最終的なシート抵抗をイオン注入工程やアニール工程という下流工程で調整装置３が補正する（ステップＳ５）。
【００１７】
具体的には、調整装置３は、成膜装置によって薄膜が成膜されると、成膜装置から薄膜の成膜時に適用された成膜条件と、薄膜の成膜結果とを取得する（ステップＳ６）。たとえば、調整装置３は、成膜条件として成膜時における成膜炉内の温度を取得し、成膜結果として成膜された薄膜の膜厚を取得する。
【００１８】
また、調整装置３は、加工装置によって薄膜の形状が加工されると、加工装置から薄膜の加工結果を取得する（ステップＳ７）。たとえば、調整装置３は、加工結果として、抵抗素子の形状に加工された薄膜の寸法を取得する。
【００１９】
ここでの寸法とは、抵抗素子の形状に加工された薄膜の基板上における長さおよび幅である。なお、ここでの長さは、薄膜を抵抗素子として機能させた場合に電流が流れる方向の基板上における長さであり、幅は、電流が流れる方向と直交する方向の基板上における長さである。
【００２０】
続いて、調整装置３は、取得した成膜条件、成膜結果および加工結果のうち、少なくともいずれか１つに基づき、イオン注入処理の処理条件を調整することで抵抗素子のシート抵抗を補正する（ステップＳ８）。
【００２１】
たとえば、調整装置３は、取得した成膜条件、成膜結果および加工結果のうち、少なくともいずれか１つに基づき、抵抗素子のシート抵抗を予測する。そして、調整装置３は、予測したシート抵抗と予め定められた所望の抵抗値との差分を低減するように、イオン注入処理の処理時間や不純物イオンのドーズ量を調整する。なお、かかる調整の詳細については、図８Ａを用いて後述する。
【００２２】
続いて、調整装置３は、取得した成膜条件、成膜結果および加工結果のうち、少なくともいずれか１つに基づき、アニール処理の処理条件を調整することで抵抗素子のシート抵抗を補正する（ステップＳ９）。
【００２３】
たとえば、調整装置３は、取得した成膜条件、成膜結果および加工結果のうち、少なくともいずれか１つに基づいて予測したシート抵抗と予め定められた所望の抵抗値との差分を低減するように、アニール処理の処理時間や処理温度を調整する。なお、かかる調整の詳細については、図８Ｂを用いて後述する。
【００２４】
このように、調整装置３は、上流工程で生じた誤差により変化するシート抵抗の目的値からのズレを下流工程で補正する。これにより、製造システム１では、最終生成物である抵抗素子のシート抵抗を予め定められた抵抗値へ近付けることができるため、シート抵抗のバラツキを抑制することができる。したがって、製造システム１によれば、製品の歩留まりを向上させることができる。
【００２５】
なお、ここでは、調整装置３がイオン注入処理の処理条件およびアニール処理の処理条件の双方を調整する場合について説明したが、調整装置３は、イオン注入処理の処理条件およびアニール処理の処理条件のいずれか一方を調整することもできる。なお、かかる点については、図１１および図１２を用いて後述する。
【００２６】
次に、図２を用いて第１の実施形態にかかる製造システム１の構成について説明する。図２は、第１の実施形態にかかる製造システム１の構成を示す説明図である。図２に示すように、製造システム１は、製造装置２と、調整装置３とを含む。製造装置２は、成膜装置２１、加工装置２２、イオン注入装置２３およびアニール装置２４を含む。
【００２７】
成膜装置２１は、ＬＰ−ＣＶＤ（Low Pressure―Chemical Vapor Deposition）を行うことでシリコンウエハ等の基板上に半導体の薄膜を成膜する装置である。ここで、図３を用いて成膜装置２１について説明する。図３は、第１の実施形態にかかる成膜装置２１を示す模式図である。
【００２８】
図３に示すように、成膜装置２１は、複数の基板２６を収納して処理する成膜炉２５を備えている。また、成膜炉２５は、処理対象となる複数の基板２６を縦方向に多段に収納する。
【００２９】
また、成膜装置２１には、成膜する薄膜の膜厚に応じて予め定められた複数種類の成膜条件が設定される。たとえば、成膜装置２１には、成膜時における成膜炉２５内の温度、成膜時間、成膜炉２５に導入する原料ガスの流量、成膜炉２５内の圧力等の成膜条件が設定される。
【００３０】
そして、成膜装置２１は、設定された複数種類の成膜条件に基づき、成膜炉２５内でＬＰ−ＣＶＤを行うことにより基板２６上に半導体（ここでは、ポリシリコン）の薄膜を成膜する。
【００３１】
かかる縦型の成膜装置２１では、成膜炉２５内における基板２６の位置（以下、「炉内位置」と記載する）によって成膜される薄膜の膜質に差が生じる。たとえば、図３に示すような縦型の成膜炉２５の場合、上下方向へ多段に収納した複数の基板２６にポリシリコンの薄膜を成膜すると、ポリシリコンのグレインサイズは、成膜する基板２６の炉内位置が成膜炉２５内の上段へ行くほど大きくなる傾向にある。
【００３２】
そして、グレインサイズが異なるポリシリコン膜に対して同一の処理条件でイオン注入処理およびアニール処理を行った場合、グレインサイズが大きなポリシリコン膜は、グレインサイズが小さなポリシリコン膜に比べシート抵抗が小さくなる。すなわち、ポリシリコンのグレインサイズにバラツキが生じた場合、抵抗素子のシート抵抗にもバラツキが生じる。
【００３３】
そこで、製造システム１では、成膜炉２５内の空間を縦方向について複数（ここでは、６つ）の炉内位置Ａ、Ｂ、Ｃ、Ｄ、ＥおよびＦに分け、最上段の炉内位置Ａおよび最下段の炉内位置Ｆを除く炉内位置Ｂ、Ｃ、ＤおよびＥで成膜された基板２６を次の工程へ送る。
【００３４】
また、成膜装置２１は、各種成膜条件が設定された場合に、設定された成膜条件を調整装置３へ出力し、薄膜が完了すると、成膜した薄膜の膜厚を計測し、計測結果を成膜結果として調整装置３へ出力する。このとき成膜装置２１は、膜厚を計測した基板２６の炉内位置Ｂ、Ｃ、ＤおよびＥと成膜結果とを対応付けて調整装置３へ出力する。
【００３５】
図２の説明に戻り製造装置２の説明を続ける。加工装置２２は、成膜装置２１によって成膜された薄膜を所定形状に加工する装置である。ここでは、加工装置２２は、設定された加工条件に基づいてポリシリコンの薄膜を抵抗素子の形状に加工する。
【００３６】
具体的には、加工装置２２は、ポリシリコンの薄膜上にフォトレジストを塗布し、フォトリソグラフィーによってフォトレジストに所定のパターニングを施すことでレジストマスクを形成する。続いて、加工装置２２は、レジストマスクを用いてＲＩＥ（Reactive Ion Etching）を行うことによってポリシリコンの薄膜を抵抗素子の形状に加工する。
【００３７】
そして、加工装置２２は、各種加工条件が設定された場合に、設定された加工条件を調整装置３へ出力し、薄膜の形状を加工した場合に、加工した薄膜の寸法を計測し、計測結果を加工結果として調整装置３へ出力する。
【００３８】
ここで、図４を用いて加工装置２２による寸法の計測位置について説明する。図４は、第１の実施形態にかかる加工装置２２による寸法の計測位置を示す図である。図４に示すように、加工装置２２は、各基板２６を中心からの距離に応じて複数（ここでは、３つ）の計測領域Ｇ、ＨおよびＩに分割する。
【００３９】
そして、加工装置２２は、各計測領域Ｇ、ＨおよびＩ内で抵抗素子の形状に加工された薄膜の寸法、すなわち、基板２６の面上における薄膜の長さおよび幅を計測し、計測結果を計測領域Ｇ、ＨおよびＩ毎に調整装置３へ出力する。
【００４０】
図２の説明に戻り製造装置２の説明を続ける。イオン注入装置２３は、所定形状に加工されたポリシリコンの薄膜に対して不純物イオンをイオン注入する装置である。かかるイオン注入装置２３は、イオン注入処理を行った場合に、イオン注入処理の処理条件を調整装置３へ出力する。たとえば、イオン注入装置２３は、イオン注入した不純物イオンのドーズ量や不純物イオンの注入時間等を処理条件として調整装置３へ出力する。
【００４１】
アニール装置２４は、不純物イオンがイオン注入されたポリシリコンの薄膜に対して熱処理を行うことにより、薄膜内の不純物イオンを活性化させて抵抗素子を生成する装置である。
【００４２】
調整装置３は、製造装置２に含まれる成膜装置２１、加工装置２２、イオン注入装置２３およびアニール装置２４の各装置で実行される製造工程の内容を調整する装置であり、制御部４と記憶部５とを備えている。
【００４３】
記憶部５は、成膜装置情報５０、成膜結果情報５１、加工装置情報５２、加工結果情報５３、膜厚関数情報５４、寸法関数情報５５ａおよび５５ｂ、炉内位置係数情報５６、ドーズ量関数情報５７、アニール温度関数情報５８、シート抵抗情報５９を記憶する記憶デバイスである。
【００４４】
成膜装置情報５０は、成膜装置２１に設定された各種成膜条件の設定履歴であり、具体的には、成膜時における成膜炉２５内の温度、成膜時間、成膜炉２５に導入する原料ガスの流量、成膜炉２５内の圧力等の成膜条件に関する設定履歴である。成膜結果情報５１は、成膜装置２１によって成膜された薄膜の膜厚を測定した測定値である。
【００４５】
加工装置情報５２は、加工装置２２に設定された各種加工条件の設定履歴であり、具体的には、フォトグラフィーの際に用いた露光マスクの種類や露光時における露光マスクの位置情報等に関する履歴である。加工結果情報５３は、加工装置２２によって加工された薄膜の寸法を測定した測定値である。
【００４６】
膜厚関数情報５４は、成膜工程で成膜された薄膜の膜厚と、成膜工程で成膜された薄膜に対してイオン注入処理およびアニール処理を施した場合の薄膜のシート抵抗との関係を示す関数である。
【００４７】
また、寸法関数情報５５ａおよび５５ｂは、加工工程で形状を加工された薄膜の寸法と、加工工程で形状を加工された薄膜に対してイオン注入およびアニール処理を施した場合の薄膜のシート抵抗との関係を示す関数である。
【００４８】
ここで、図５Ａ、図５Ｂ、図５Ｃを用いて膜厚関数情報５４および寸法関数情報５５ａ、５５ｂの一例について説明する。図５Ａは、第１の実施形態にかかる膜厚関数情報５４の一例を示す説明図であり、図５Ｂおよび図５Ｃは、第１の実施形態にかかる寸法関数情報５５ａ、５５ｂの一例を示す説明図である。
【００４９】
図５Ａに示すように、膜厚関数情報５４は、次式
シート抵抗＝−ａ×（抵抗素子の膜厚）＋ｂ・・・式（１）
によって表わされるシート抵抗と薄膜の膜厚との関係を示す関数である。なお、式（１）におけるａおよびｂは、薄膜の寸法、イオン注入処理およびアニール処理の処理条件から算出される正の定数である。同図に示すように、シート抵抗の抵抗値は、薄膜の膜厚が大きくなるほど低下する。
【００５０】
なお、図５Ａでは、膜厚関数情報５４として１つの関数を例示しているが、記憶部５は、薄膜の寸法、イオン注入処理およびアニール処理の処理条件の組み合わせ毎に、複数の関数を記憶する。かかる膜厚関数情報５４は、制御部４が成膜装置情報５０や成膜結果情報５１に基づいてシート抵抗を予測する際に用いられる。
【００５１】
また、図５Ｂに示すように、寸法関数情報５５ａは、次式
シート抵抗＝ｃ×（抵抗素子の寸法）＋ｄ・・・式（２）
によって表わされるシート抵抗とシート抵抗の寸法（長さ）との関係を示す関数である。なお、式（２）におけるｃおよびｄは、薄膜の膜厚、イオン注入処理およびアニール処理の処理条件から算出される正の定数である。同図に示すように、シート抵抗の抵抗値は、薄膜の長さが大きくなるほど上昇する。
【００５２】
また、図５Ｃに示すように、寸法関数情報５５ｂは、シート抵抗とシート抵抗の寸法（幅）との関係を示す関数である。かかるシート抵抗の幅に関する寸法関数情報５５ｂは、上記式（２）と同様に一次関数によって表わされる。
【００５３】
ただし、シート抵抗の幅に関する寸法関数情報５５ｂの場合、上記式（２）における定数ｃは、負の定数となる。すなわち、シート抵抗の抵抗値は、薄膜の幅が大きくなるほど低下する。
【００５４】
なお、図５Ｂおよび図５Ｃでは、寸法関数情報５５ａおよび５５ｂとして、それぞれ１つの関数を例示しているが、記憶部５は、薄膜の膜厚、イオン注入処理およびアニール処理の処理条件の組み合わせ毎に、複数の関数を記憶する。かかる寸法関数情報５５ａおよび５５ｂは、制御部４が加工結果情報５３に基づいてシート抵抗を予測する際に用いられる。
【００５５】
図２の説明に戻り調整装置３の説明を続ける。炉内位置係数情報５６は、成膜装置２１から加工装置２２へ送られる基板２６の成膜炉２５内における炉内位置Ｂ、Ｃ、ＤおよびＥと所定の炉内位置係数とを対応付けた情報である。
【００５６】
かかる炉内位置係数情報５６は、制御部４が膜厚関数情報５４に基づいて予測したシート抵抗を補正する際に用いられる。前述したように、成膜工程で成膜された薄膜は、成膜炉２５内の炉内位置Ｂ、Ｃ、ＤおよびＥによって膜質が異なり、かかる膜質の違いによって最終的なシート抵抗も薄膜が成膜された炉内位置Ｂ、Ｃ、ＤおよびＥによって変わってくる。
【００５７】
このため、膜厚関数情報５４に基づいて予測されたシート抵抗は、炉内位置Ｂ、Ｃ、ＤおよびＥ毎に補正する必要がある。そこで、調整装置３では、成膜装置２１から加工装置２２へ送られる基板２６の成膜炉２５内における炉内位置Ｂ、Ｃ、ＤおよびＥと所定の炉内位置係数とを対応付けた炉内位置係数情報５６を記憶部５によって記憶している。
【００５８】
ここで、図６を用いて炉内位置係数情報５６の一例について説明する。図６は、第１の実施形態にかかる炉内位置係数情報５６の一例を示す図である。なお、図６に示す炉内位置Ｂ、Ｃ、ＤおよびＥは、図３に示す炉内位置Ｂ、Ｃ、ＤおよびＥに対応する。
【００５９】
前述したように、成膜装置２１の成膜炉２５では、成膜する基板２６の炉内位置Ｂ、Ｃ、ＤおよびＥが成膜炉２５内の上段へ行くほどポリシリコンのグレインサイズが大きくなり、シート抵抗が小さくなる傾向がある。
【００６０】
そこで、図６に示すように、炉内位置係数情報５６では、各炉内位置Ｂ、Ｃ、ＤおよびＥに対して、各炉内位置Ｂ、Ｃ、ＤおよびＥが成膜炉２５内で上段に行くほど小さくなる炉内位置係数α、β、γおよびδをそれぞれ対応付けている。
【００６１】
そして、制御部４は、膜厚関数情報５４に基づいて予測した薄膜のシート抵抗へ、薄膜が成膜された炉内位置Ｂ、Ｃ、ＤおよびＥに対応した炉内位置係数α、β、γおよびδを乗算することで、炉内位置Ｂ、Ｃ、ＤおよびＥ毎に予測したシート抵抗を補正する。
【００６２】
図２の説明に戻り、ドーズ量関数情報５７は、薄膜へイオン注入する不純物イオンのドーズ量と抵抗素子のシート抵抗との関係を示す関数である。また、アニール温度関数情報５８は、アニール処理における処理温度と薄膜のシート抵抗との関係を示す関数である。
【００６３】
ここで、図７Ａおよび図７Ｂを用いてドーズ量関数情報５７およびアニール温度関数情報５８の一例について説明する。図７Ａは、第１の実施形態にかかるドーズ量関数情報５７の一例を示す説明図であり、図７Ｂは、第１の実施形態にかかるアニール温度関数情報５８の一例を示す説明図である。
【００６４】
図７Ａに示すように、ドーズ量関数情報５７は、次式
ドーズ量＝ｅ×（シート抵抗）２−ｆ×（シート抵抗）＋ｇ・・・式（３）
によって表わされる不純物イオンのドーズ量と抵抗素子のシート抵抗との関係を示す関数である。なお、式（３）におけるｅ、ｆおよびｇは、薄膜の成膜条件、薄膜の膜厚および寸法から算出される正の定数である。同図に示すように、シート抵抗の抵抗値は、ドーズ量を増大するほど低下する。また、シート抵抗の低下率は、ドーズ量が増大するほど低くなる。
【００６５】
なお、図７Ａでは、ドーズ量関数情報５７として１つの関数を例示しているが、記憶部５は、薄膜の成膜条件、薄膜の膜厚および寸法の組み合わせ毎に、複数の関数を記憶する。かかるドーズ量関数情報５７は、制御部４がイオン注入処理の処理条件を調整する際に用いられる。
【００６６】
また、図７Ｂに示すように、アニール温度関数情報５８は、次式
シート抵抗＝−ｈ×（アニール温度）＋ｉ・・・式（４）
によって表わされるシート抵抗とアニール処理の処理温度との関係を示す関数である。なお、式（４）におけるｈおよびｉは、薄膜の成膜条件、薄膜の膜厚および寸法から算出される正の定数である。同図に示すように、シート抵抗の抵抗値は、アニール処理の処理温度が高くなるほど低下する。
【００６７】
なお、図７Ｂでは、アニール温度関数情報５８として１つの関数を例示しているが、記憶部５は、薄膜の成膜条件、薄膜の膜厚および寸法の組み合わせ毎に、複数の関数を記憶する。かかるアニール温度関数情報５８は、制御部４がアニール処理の処理条件を調整する際に用いられる。
【００６８】
なお、調整装置３は、アニール温度関数情報５８に加え、アニール処理の処理時間とシート抵抗との関係を示す情報を記憶部５へ記憶させ、かかる情報に基づいて制御部４がアニール処理の処理条件を調整するように構成することもできる。また、シート抵抗情報５９は、予め定められた抵抗素子のシート抵抗に関する目標値である。
【００６９】
制御部４は、調整装置３全体の動作を統括制御する処理部であり、たとえば、ＣＰＵ（Central Processing Unit）とＲＯＭ（Read Only Memory）とＲＡＭ（Random Access Memory）とを有する情報処理装置である。
【００７０】
かかる制御部４は、ＣＰＵがＲＯＭから各種プログラムを読出し、ＲＡＭを作業領域として使用して実行することにより機能する成膜補正部４１、形状補正部４２および調整部４３を備えている。
【００７１】
成膜補正部４１は、成膜装置２１に設定されている成膜条件を調整することによって成膜工程で成膜される薄膜の膜厚が予め設定された所望の膜厚となるように補正する処理部である。
【００７２】
具体的には、成膜補正部４１は、成膜装置２１によって薄膜が成膜される毎に、成膜時における成膜炉２５内の温度、成膜時間、成膜炉２５に導入する原料ガスの流量、成膜炉２５内の圧力等の成膜条件を成膜装置２１から取得する。そして、成膜補正部４１は、取得した各成膜条件を成膜装置情報５０として記憶部５へ順次記憶させる。
【００７３】
また、成膜補正部４１は、成膜装置２１によって薄膜が成膜される毎に、成膜された薄膜の膜厚の測定結果を成膜結果として取得し、取得した成膜結果を成膜結果情報５１として記憶部５へ記憶させる。
【００７４】
そして、成膜補正部４１は、成膜装置情報５０と成膜結果情報５１とに基づいて、次回成膜される薄膜の膜厚と今回成膜された膜厚とが一致するように調整した成膜条件を成膜装置２１へ出力して設定する。これにより、成膜工程で成膜される薄膜の膜厚が予め設定された所望の膜厚へ近付くように補正される。
【００７５】
形状補正部４２は、加工装置２２に設定されている加工条件を調整することによって加工工程で加工される薄膜の寸法が予め設定された所望の寸法となるように補正する処理部である。
【００７６】
具体的には、形状補正部４２は、加工装置２２によって薄膜の形状が加工される毎に、フォトグラフィーの際に用いた露光マスクの種類や露光時における露光マスクの位置情報等の加工条件を加工装置２２から取得する。そして、形状補正部４２は、取得した各加工条件を加工装置情報５２として記憶部５へ順次記憶させる。
【００７７】
また、形状補正部４２は、加工装置２２によって薄膜の形状が加工される毎に、加工された薄膜の寸法に関する測定結果を加工結果として取得し、取得した加工結果を加工結果情報５３として記憶部５へ記憶させる。
【００７８】
そして、形状補正部４２は、加工装置情報５２と加工結果情報５３とに基づいて、次回加工される薄膜の寸法と今回加工された薄膜の寸法とが一致するように調整した加工条件を加工装置２２へ出力して設定する。これにより、加工工程で成膜される薄膜の寸法が予め設定された所望の寸法へ近付くように補正される。
【００７９】
調整部４３は、記憶部５によって記憶されている各種情報に基づいて、イオン注入装置２３によるイオン注入処理の処理条件およびアニール装置２４によるアニール処理の処理条件を調整することによって抵抗素子のシート抵抗のバラツキを抑制する処理部である。
【００８０】
かかる調整部４３は、イオン注入処理およびアニール処理の処理条件を調整する場合、成膜工程によって成膜された薄膜を用いて生成される抵抗素子のシート抵抗および加工工程によって加工された薄膜を用いて生成される抵抗素子のシート抵抗を予測する。
【００８１】
具体的には、調整部４３は、成膜装置２１によって薄膜が成膜されると、成膜装置情報５０および成膜結果情報５１を記憶部５から読み出し、読み出した成膜装置情報５０および成膜結果情報５１に基づき、成膜工程によって成膜された薄膜の膜厚を判別する。
【００８２】
たとえば、調整部４３は、記憶部５によって記憶されている成膜装置情報５０から算出した膜厚と、成膜結果情報５１として記憶部５に記憶されている膜厚とを平均化した膜厚を成膜工程によって成膜された薄膜の膜厚として判別する。
【００８３】
なお、調整部４３は、成膜装置情報５０から算出した膜厚を成膜工程によって成膜された薄膜の膜厚として判別してもよく、成膜結果情報５１として記憶部５に記憶されている膜厚を成膜工程によって成膜された薄膜の膜厚として判別してもよい。
【００８４】
続いて、調整部４３は、記憶部５から膜厚関数情報５４を読み出し、読み出した膜厚関数情報５４の式（１）へ判別した膜厚を代入することによってシート抵抗を算出する。このとき調整部４３は、成膜炉２５の炉内位置Ｂ、Ｃ、ＤおよびＥ毎にシート抵抗を算出する。
【００８５】
続いて、調整部４３は、炉内位置Ｂ、Ｃ、ＤおよびＥ毎に算出した各シート抵抗に対して対応する炉内位置係数情報５６の炉内係数α、β、γおよびδをそれぞれ乗算することにより、成膜工程によって成膜された薄膜を用いて生成される抵抗素子のシート抵抗の予測値を算出する。これにより、調整部４３は、炉内位置Ｂ、Ｃ、ＤおよびＥを考慮したシート抵抗の予測値を精度よく算出することができる。
【００８６】
また、調整部４３は、加工装置２２によって薄膜の形状が加工されると、加工工程によって加工された薄膜を用いて生成される抵抗素子のシート抵抗を予測する。具体的には、調整部４３は、記憶部５から加工結果情報５３および寸法関数情報５５ａおよび５５ｂを読み出す。
【００８７】
続いて、調整部４３は、加工結果情報５３における薄膜の寸法を寸法関数情報５５ａおよび５５ｂの式（２）へ代入することでシート抵抗の予測値を算出する。このとき、調整部４３は、寸法の計測領域Ｇ、ＨおよびＩ（図４参照）毎にシート抵抗の予測値を算出する。
【００８８】
そして、調整部４３は、算出したシート抵抗の予測値を用いてイオン注入処理およびアニール処理の処理条件を調整する。ここで、図８Ａおよび図８Ｂを用いてイオン注入処理およびアニール処理の処理条件を調整する手順について説明する。
【００８９】
図８Ａは、第１の実施形態にかかるイオン注入処理の処理条件を調整する手順を示す説明図であり、図８Ｂは、第１の実施形態にかかるアニール処理の処理条件を調整する手順を示す説明図である。
【００９０】
図８Ａに示すように、調整部４３は、イオン注入処理の処理条件を調整する場合、算出したシート抵抗の予測値Ｊとシート抵抗情報５９として記憶されている目的値Ｋとを比較する。そして、調整部４３は、シート抵抗の予測値Ｊがシート抵抗の目的値Ｋよりも大きい場合、イオン注入装置２３に設定されているドーズ量の既定値Ｌをドーズ量関数情報５７に基づいて調整値Ｍまで上昇させる。一方、調整部４３は、シート抵抗の予測値Ｊがシート抵抗の目的値Ｋよりも小さい場合には、イオン注入装置２３に設定されているドーズ量を低下させる。
【００９１】
このように、調整部４３は、上流工程で成膜した薄膜の膜厚や寸法と予め定められた所望の膜厚や寸法との間に誤差が生じた場合、下流工程でイオン注入処理の処理条件を調整することにより最終的な抵抗素子のシート抵抗を目的値Ｋへ近付けることができる。したがって、製造システム１によれば、抵抗素子のシート抵抗にバラツキが生じることを抑制することができる。
【００９２】
また、図８Ｂに示すように、調整部４３は、アニール処理の処理条件を調整する場合、算出したシート抵抗の予測値Ｏとシート抵抗情報５９として記憶されている目的値Ｐとを比較する。そして、調整部４３は、シート抵抗の予測値Ｏがシート抵抗の目的値Ｐよりも小さい場合、アニール装置２４に設定されている処理温度の既定値Ｑをアニール温度関数情報５８に基づいて調整値Ｒまで低下させる。一方、調整部４３は、シート抵抗の予測値Ｏがシート抵抗の目的値Ｐよりも大きい場合、アニール装置２４に設定されている処理温度を上昇させる。
【００９３】
また、調整部４３は、アニール処理の処理条件を調整する場合、加工結果情報５３に基づき、薄膜の寸法が計測された計測領域Ｇ、Ｈ、Ｉ毎、すなわち、薄膜の基板２６上における位置毎に処理条件を調整する。
【００９４】
このように、調整部４３は、上流工程で成膜した薄膜の膜厚や寸法と予め定められた所望の膜厚や寸法との間に誤差が生じた場合、下流工程でアニール処理の処理条件を薄膜の基板２６上における位置毎に調整する。これにより、製造システム１では、最終的な抵抗素子のシート抵抗を目的値Ｐへ近付けることができるので、抵抗素子のシート抵抗にバラツキが生じることを抑制することができる。
【００９５】
次に、図９を用いて第１の実施形態にかかる製造システム１で製造装置２が実行する製造装置処理および調整装置３が実行する調整装置処理について説明する。図９は、第１の実施形態にかかる製造装置処理および調整装置処理の一例を示す図である。
【００９６】
図９に示すように、製造システム１では、成膜装置２１がＬＰ−ＣＶＤを行うことにより基板２６上にポリシリコンの薄膜を形成する（ステップＳ１０１）。一方、調整装置３は、成膜装置２１によって薄膜が成膜されると、調整装置３は、成膜装置２１から成膜装置情報５０および成膜結果情報５１を取得する（ステップＳ２０１）。
【００９７】
続いて、調整装置３は、取得した成膜装置情報５０および成膜結果情報５１に基づき、成膜装置２１によって成膜された薄膜によって生成される抵抗素子のシート抵抗を予測する（ステップＳ２０２）。続いて、調整装置３は、予測したシート抵抗と予め定められた所望の抵抗値との差分を低減可能なイオン注入処理の処理条件を算出し（ステップＳ２０３）、算出した処理条件をイオン注入装置２３へ設定する（ステップＳ２０４）。
【００９８】
また、加工装置２２は、成膜装置２１によって薄膜が成膜された基板２６が搬入されると、搬入された基板２６に成膜されている薄膜をフォトリソグラフィーおよびＲＩＥによって抵抗素子の形状に加工する（ステップＳ１０２）。
【００９９】
続いて、イオン注入装置２３は、加工装置２２によって形状が加工された基板２６が搬入されると、搬入された基板２６に対し、調整装置３によって設定された処理条件で不純物イオンのイオン注入処理を行う（ステップＳ１０３）。
【０１００】
一方、調整装置３は、加工装置２２によって薄膜が抵抗素子の形状に加工されると、加工装置２２から加工結果情報５３を取得する（ステップＳ２０５）。続いて、調整装置３は、イオン注入装置２３からイオン注入処理の処理結果を取得する（ステップＳ２０６）。
【０１０１】
続いて、調整装置３は、加工装置２２から取得した加工結果情報５３とイオン注入装置２３から取得した処理結果とに基づいて抵抗素子の最終的なシート抵抗を予測する（ステップＳ２０７）。
【０１０２】
続いて、調整装置３は、予測したシート抵抗と予め定められた所望の抵抗値との差分を低減可能なアニール処理の処理条件を算出し（ステップＳ２０８）、算出した処理条件をアニール装置２４へ設定する（ステップＳ２０９）。最後に、アニール装置２４は、調整装置３によって設定された処理条件でアニール処理を行い（ステップＳ１０４）、抵抗素子を生成する。
【０１０３】
このように、上述した第１の実施形態では、製造システム１の調整装置３が、上流工程である成膜工程の処理条件および処理結果に基づき、下流工程であるイオン注入処理の処理条件を調整することによって上流工程で生じた誤差を下流工程で補正する。
【０１０４】
さらに、製造システム１では、調整装置３が上流工程である加工工程の加工結果と、調整後の処理条件で実行されたイオン注入処理の処理結果とに基づき、下流工程であるアニール処理の処理条件を調整することによって上流工程で生じた誤差を補正する。
【０１０５】
これにより、製造システム１では、仮に上流工程で誤差が生じた場合であっても、最終生成物となる抵抗素子のシート抵抗を予め定められた所望の抵抗値へ近付けることができるため、抵抗素子のシート抵抗にバラツキが生じることを抑制することができる。
【０１０６】
なお、製造装置処理および調整装置処理は、図９に示す処理に限定するものではない。以下では、図１０〜図１２を用いて第１の実施形態にかかる製造装置処理および調整装置処理の変形例１〜３について説明する。
【０１０７】
図１０は、変形例１にかかる製造装置処理および調整装置処理の一例を示す図であり、図１１は、変形例２にかかる製造装置処理および調整装置処理の一例を示す図であり、図１２は、変形例３にかかる製造装置処理および調整装置処理の一例を示す図である。
【０１０８】
なお、図１０〜図１２では、図９に示す処理と同一の処理に対して同一のステップ番号を付している。図１０に示すように、変形例１は、調整装置処理におけるステップＳ３００およびステップＳ３０１だけが図９に示す処理と異なる。
【０１０９】
すなわち、変形例１にかかる調整装置３は、図９に示す処理と同様に、上流工程である成膜工程の処理条件および処理結果に基づき、下流工程であるイオン注入処理の処理条件を調整することによって上流工程で生じた誤差を下流工程で補正する。
【０１１０】
さらに、調整装置３は、加工装置２２からの加工結果情報５３の取得（ステップＳ２０５）およびイオン注入装置２３からの処理結果の取得（ステップＳ２０６）を行った後、成膜装置情報５０および成膜結果情報５１を記憶部５から読み出す（ステップＳ３００）。
【０１１１】
続いて、調整装置３は、加工結果情報５３、イオン注入処理の処理結果、成膜装置情報５０および成膜結果情報５１に基づいて最終的なシート抵抗を予測する（ステップＳ３０１）。その後、予測したシート抵抗に基づいてアニール処理の処理条件を算出し（ステップＳ２０８）、処理条件をアニール装置２４へ設定する（ステップＳ２０９）。
【０１１２】
このように、変形例１にかかる調整装置３は、加工結果情報５３およびイオン注入処理の処理結果に加え、再度、成膜装置情報５０および成膜結果情報５１を考慮してアニール処理の処理条件を調整する。これにより、変形例１にかかる製造システムによれば、最終生成物となる抵抗素子のシート抵抗を予め定められた所望の抵抗値へ、より正確に近付けることができる。
【０１１３】
また、図１１に示すように、変形例２は、イオン注入装置２３が予め定められた処理条件でイオン注入処理を実行する（ステップＳ４００）点および調整装置３が図９に示すステップＳ２０５〜２０９の処理を実行する点が図９に示す処理と異なる。
【０１１４】
また、図１２に示すように、変形例３は、アニール装置２４が予め設定された処理条件でアニール処理を実行する（ステップＳ５００）点および調整装置３が図９に示すステップＳ２０１〜２０４の処理を実行する点が図９に示す処理と異なる。
【０１１５】
かかる変形例２および変形例３によっても、上流工程で誤差が生じた場合に、最終生成物となる抵抗素子のシート抵抗を予め定められた所望の抵抗値へ近付けることができるため、抵抗素子のシート抵抗にバラツキが生じることを抑制することができる。
【０１１６】
しかも、変形例２および変形例３によれば、調整装置３は、イオン注入処理またはアニール処理のいずれか一方の処理条件を算出して対応する装置へ設定するだけで済むため、処理負荷を低減しつつ、シート抵抗のバラツキを抑制することができる。
【０１１７】
なお、上述した第１の実施形態および変形例１〜３では、調整装置３がイオン注入処理のドーズ量を調整する場合について説明したが、調整装置３は、イオン注入処理のイオン注入時間を調整してもよい。また、調整装置３は、ドーズ量およびイオン注入時間の双方を調整してもよい。かかる構成とする場合、調整装置３は、処理時間が最短となるようにドーズ量およびイオン注入時間を調整する。
【０１１８】
また、上述した第１の実施形態および変形例１〜３では、調整装置３がアニール処理の処理温度を調整する場合について説明したが、調整装置３は、アニール処理の処理時間を調整してもよい。また、調整装置３は、アニール処理の処理温度および処理時間の双方を調整してもよい。かかる構成とする場合、調整装置３は、処理時間が最短となるように処理温度および処理時間を調整する。
【０１１９】
（第２の実施形態）
次に、第２の実施形態にかかる製造システムによる製造方法について説明する。図１３は、第２の実施形態にかかる製造システム１０の構成を示す説明図である。なお、図１３には、製造システム１０の特徴を説明するために必要な構成要素を図示しており、一般的な構成要素については図示を省略している。
【０１２０】
図１３に示すように、製造システム１０は、成膜装置１１、エッチング装置１２、膜厚測定装置１３、調整装置１４を備え、半導体の薄膜を成膜した後、薄膜をエッチングして膜厚を所望の膜厚（以下、「目標膜厚」と記載する）まで低減するシステムである。
【０１２１】
具体的には、成膜装置１１は、シリコンウエハ等の基板や基板上にシリコン層等の半導体層が形成されたウエハを酸化させる酸化炉を備える。そして、成膜装置１１は、酸化炉の内部で複数枚のウエハを熱処理することによってウエハ上に酸化させた半導体の薄膜（以下、「酸化膜」と記載する）を成膜する。
【０１２２】
かかる成膜装置１１は、予め設定された所定の成膜条件の下で酸化膜の成膜工程を行う。なお、成膜条件は、成膜する酸化膜の用途等によって任意に設定変更される。そして、成膜装置１１は、成膜条件の設定時、または酸化膜の成膜前、もしくは酸化膜の成膜後に、成膜条件を示す成膜条件情報１６ａを調整装置１４へ出力する。かかる成膜条件情報１６ａの一例については、図１４を参照して後述する。
【０１２３】
エッチング装置１２は、成膜装置１１によって成膜された酸化膜をウェットエッチングすることによって酸化膜の膜厚を目標膜厚まで低減する装置である。かかるエッチング装置１２は、予め設定された所定のエッチング条件または調整装置１４によって調整されたエッチング条件の下で酸化膜のエッチング工程を行う。
【０１２４】
また、エッチング装置１２は、エッチングを行う前に、これから行うエッチング工程のエッチング条件を示すエッチング条件情報１６ｂを調整装置１４へ出力する。なお、エッチング条件情報１６ｂの一例については、図１５を参照して後述する。
【０１２５】
膜厚測定装置１３は、成膜装置１１によって成膜された酸化膜の膜厚およびエッチング装置１２によってエッチングされた酸化膜の膜厚を測定する装置である。かかる膜厚測定装置１３は、調整装置１４から膜厚測定指示が入力された場合に、酸化膜の膜厚を測定し、測定結果を調整装置１４へ出力する。
【０１２６】
調整装置１４は、成膜装置１１における酸化膜の成膜条件およびエッチング装置１２におけるエッチング条件に基づいてエッチング装置１２におけるエッチング条件を調整する装置である。具体的には、調整装置１４は、調整部１５と記憶部１６とを備える。
【０１２７】
記憶部１６は、成膜装置１１から入力される成膜条件情報１６ａと、エッチング装置１２から入力されるエッチング条件情報１６ｂと、目標膜厚情報１６ｃとを記憶する。なお、目標膜厚情報１６ｃは、酸化膜の目標膜厚を示す情報であり、外部から任意に設定変更が可能な情報である。
【０１２８】
ここで、図１４および図１５を参照し、成膜条件情報１６ａおよびエッチング条件情報１６ｂについて説明する。図１４は、第２の実施形態にかかる成膜条件情報１６ａの一例を示す説明図であり、図１５は、第２の実施形態にかかるエッチング条件情報１６ｂの一例を示す説明図である。
【０１２９】
図１４に示すように、成膜条件情報１６ａは、装置内位置、処理温度、処理圧力、ガス流量、処理時間のそれぞれを示す情報を含む。装置内位置は、酸化炉におけるウエハの載置位置を示す情報である。本実施形態では、酸化炉内部の各領域に対して１、２、３・・・というように装置内位置を示す番号を付している。
【０１３０】
また、処理温度は、酸化膜を成膜する際の酸化炉内部の温度であり、処理圧力は、酸化膜を成膜する際の酸化炉内部の気圧である。また、ガス流量は、酸化膜を成膜する際に酸化炉内部へ単位時間に導入される処理ガスの流量（容積）であり、処理時間は、酸化膜の成膜にかける処理時間である。
【０１３１】
ここで、図１４におけるｓ、ｔ、ｕ、ｖは、成膜条件情報１６ａにおける処理温度、処理圧力、ガス流量、処理時間のそれぞれを示す数値である。なお、成膜条件情報１６ａとして、図１４に示す情報に加え、例えば、処理ガスの種類や酸化炉内部における処理ガスの濃度を示す情報等を含めてもよい。
【０１３２】
また、図１５に示すように、エッチング条件情報１６ｂは、処理時間、処理回数、処理温度のそれぞれを示す情報を含む。処理時間は、酸化膜のウェットエッチングにかける処理時間であり、処理回数は、同じウエハに対して所定の単位時間内に繰り返しエッチングを行う処理回数であり、処理温度は、ウェットエッチングに使用するエッチャントの温度である。
【０１３３】
ここで、図１５におけるｗ、ｘ、ｙは、エッチング条件情報１６ｂにおける処理時間、処理回数、処理温度のそれぞれを示す数値である。なお、エッチング条件情報１６ｂとして、図１５に示す情報に加え、例えば、エッチャントの種類や濃度を示す情報等を含めてもよい。
【０１３４】
次に、図１３へ戻り調整部１５について説明する。調整部１５は、記憶部１６によって記憶された各情報に基づき、エッチング装置１２におけるエッチング条件を調整することによってエッチング後の酸化膜の膜厚を目標膜厚へ近付ける処理部である。
【０１３５】
具体的には、調整部１５は、予測膜厚算出部１５ａ、補正量算出部１５ｂ、膜厚測定指示部１５ｃを備える。予測膜厚算出部１５ａは、記憶部１６によって記憶された成膜条件情報１６ａおよびエッチング条件情報１６ｂを用いてエッチング工程後における酸化膜の予測膜厚を算出して補正量算出部１５ｂへ出力する処理部である。
【０１３６】
かかる予測膜厚算出部１５ａは、記憶部１６から読出した成膜条件情報１６ａに含まれる各情報の数値と、記憶部１６から読出したエッチング条件情報１６ｂに対応するエッチング条件の下でエッチングを行った場合における酸化膜の膜厚の低減量とを次式
予測膜厚＝ｊ×（処理温度）＋ｋ×（処理時間）＋ｌ×（ガス流量）＋ｍ×（処理圧力）＋ｎ×（装置内位置）＋ｏ・・・式（５）
へ代入することによって予測膜厚を算出する。
【０１３７】
ここで、式（５）における処理温度は、成膜工程における処理温度であり、処理時間は、成膜工程における処理時間である。また、式（５）におけるｊは、処理温度の変化に伴う酸化膜の膜厚の変化率を示す定数であり、ｋは、処理時間の変化に伴う酸化膜の膜厚の変化率を示す定数であり、ｌは、ガス流量の変化に伴う酸化膜の膜厚の変化率を示す定数である。
【０１３８】
また、式（５）におけるｍは、処理圧力の変化に伴う酸化膜の膜厚の変化率を示す定数であり、ｎは、装置内位置の違いに伴う酸化膜の膜厚の変化率を示す定数である。また、式（５）におけるｏは、記憶部１６によって記憶されたエッチング条件情報１６ｂに対応したエッチング条件の下でウェットエッチングを行った場合に低減される酸化膜の膜厚の低減量を示す負の数値である。
【０１３９】
これらの定数ｊ、ｋ、ｌ、ｍ、ｎ、ｏは、成膜条件およびエッチング条件を変更して酸化膜の成膜およびエッチングを行う試験を繰り返し、試験の結果に基づいて予め算出された定数である。
【０１４０】
補正量算出部１５ｂは、予測膜厚算出部１５ａから入力されるエッチング工程後における酸化膜の予測膜厚と、記憶部１６に記憶されたエッチング条件情報１６ｂおよび目標膜厚情報１６ｃとに基づいてエッチング時間の補正量を算出する処理部である。
【０１４１】
かかる補正量算出部１５ｂは、予測膜厚算出部１５ａから入力される予測膜厚、記憶部１６から読出したエッチング条件情報１６ｂを用いて算出したエッチングレート、目標膜厚情報１６ｃに対応する目標膜厚を次式
エッチング時間の補正量＝｛（予測膜厚）−（目標膜厚）｝／（エッチングレート）・・・式（６）
へ代入することによってエッチング時間の補正量を算出する。
【０１４２】
ここで、エッチングレートは、記憶部１６によって記憶されたエッチング条件情報１６ｂにおける処理温度および処理回数でエッチングを行った場合に、所定の単位時間内でエッチングされる酸化膜のエッチング量である。
【０１４３】
かかるエッチングレートは、補正量算出部１５ｂが次式
エッチングレート＝ｐ×（処理温度）＋ｑ×（処理回数）＋ｒ・・・式（７）
によって算出する。
【０１４４】
なお、式（７）における処理温度は、エッチング工程における処理温度である。また、式（７）における定数ｐ、ｑ、ｒは、エッチング条件を変更して酸化膜のエッチングを行う試験を繰り返し、試験の結果に基づいて予め算出された定数である。
【０１４５】
そして、補正量算出部１５ｂは、算出したエッチング時間の補正量に基づいてエッチング装置１２によるエッチング時間を補正し、補正後のエッチング時間をエッチング装置１２へ出力してエッチング時間の設定変更を行う。
【０１４６】
すなわち、補正量算出部１５ｂは、算出した補正量が正の場合、記憶部１６に記憶されたエッチング条件情報１６ｂにおける処理時間へ補正量を加算した時間を補正後のエッチング時間としてエッチング装置１２へ出力する。
【０１４７】
一方、補正量算出部１５ｂは、算出した補正量が負の場合、記憶部１６に記憶されたエッチング条件情報１６ｂにおける処理時間から補正量を減算した時間を補正後のエッチング時間としてエッチング装置１２へ出力する。
【０１４８】
そして、エッチング装置１２は、補正量算出部１５ｂから補正後のエッチング時間が入力された場合、補正後のエッチング時間を調整装置１４の記憶部１６へ出力してエッチング条件情報１６ｂを更新し、酸化膜を補正後のエッチング時間エッチングする。また、補正量算出部１５ｂは、補正後のエッチング時間を膜厚測定指示部１５ｃへ出力する。
【０１４９】
膜厚測定指示部１５ｃは、補正量算出部１５ｂから入力される補正後のエッチング時間が所定のエッチング条件を逸脱したか否かを判定し、逸脱したと判定した場合、酸化膜の膜厚測定指示を膜厚測定装置１３へ出力する処理部である。
【０１５０】
例えば、膜厚測定指示部１５ｃは、補正後のエッチング時間が予め定められた所定時間範囲の上限値を超えた場合、および下限値を下回った場合に、補正後のエッチング時間が所定のエッチング条件を逸脱したと判定する。
【０１５１】
そして、膜厚測定装置１３は、膜厚測定指示部１５ｃから膜厚測定指示が入力された場合に、成膜装置１１によって成膜された酸化膜の膜厚と、エッチング装置１２によってエッチングされた酸化膜の膜厚とを測定し、測定結果を膜厚測定指示部１５ｃへ出力する。
【０１５２】
膜厚測定指示部１５ｃは、測定結果が入力された場合に、次回のエッチング時間が所定のエッチング条件を逸脱しなくなるように、式（５）および式（６）における各定数の補正値を予測膜厚算出部１５ａと補正量算出部１５ｂとへ出力する。そして、予測膜厚算出部１５ａおよび補正量算出部１５ｂは、式（５）および式（６）における各定数を膜厚測定指示部１５ｃから入力される補正値へ更新する。
【０１５３】
次に、図１６を参照し、調整装置１４が実行する処理について説明する。図１６は、第２の実施形態にかかる調整装置１４が実行する処理を示すフローチャートである。図１６に示すように、調整装置１４の予測膜厚算出部１５ａは、記憶部１６へ成膜条件情報１６ａおよびエッチング条件情報１６ｂが記憶された場合に、記憶部１６から成膜条件情報１６ａおよびエッチング条件情報１６ｂを読出す（ステップＳ６０１）。
【０１５４】
続いて、予測膜厚算出部１５ａは、記憶部１６から読出した成膜条件情報１６ａおよびエッチング条件情報１６ｂを用い、式（５）の演算処理を実行してエッチング工程後における酸化膜の予測膜厚を算出する（ステップＳ６０２）。そして、予測膜厚算出部１５ａは、算出した予測膜厚を補正量算出部１５ｂへ出力する。
【０１５５】
補正量算出部１５ｂは、予測膜厚算出部１５ａから予測膜厚が入力された場合、記憶部１６からエッチング条件情報１６ｂおよび目標膜厚情報１６ｃを読出す（ステップＳ６０３）。続いて、補正量算出部１５ｂは、記憶部１６から読出したエッチング条件情報１６ｂおよび目標膜厚情報１６ｃを用い、式（６）および式（７）の演算処理を実行してエッチング条件の補正量（ここでは、エッチング時間の補正量）を算出する（ステップＳ６０４）。
【０１５６】
そして、補正量算出部１５ｂは、算出した補正量を用いてエッチング装置１２のエッチング条件（ここでは、エッチング時間）を補正し、補正後のエッチング条件をエッチング装置１２および膜厚測定指示部１５ｃへ出力する（ステップＳ６０５）。
【０１５７】
続いて、膜厚測定指示部１５ｃは、補正量算出部１５ｂから入力された補正後のエッチング条件が所定のエッチング条件を逸脱したか否かを判定する（ステップＳ６０６）。ここで、膜厚測定指示部１５ｃは、補正後のエッチング条件が所定のエッチング条件を逸脱しないと判定した場合（ステップＳ６０６，Ｎｏ）、処理を終了する。
【０１５８】
一方、膜厚測定指示部１５ｃは、補正後のエッチング条件が所定のエッチング条件を逸脱したと判定した場合（ステップＳ６０６，Ｙｅｓ）、膜厚測定装置１３へ膜厚計測指示を出力する（ステップＳ６０７）。
【０１５９】
続いて、膜厚測定指示部１５ｃは、膜厚測定装置１３から入力される成膜工程後における酸化膜の膜厚およびエッチング工程後における酸化膜の膜厚の測定結果に基づき、予測膜厚およびエッチング条件の補正量の算出処理内容を補正する（ステップＳ６０８）。
【０１６０】
例えば、膜厚測定指示部１５ｃは、次回のエッチング時間が所定のエッチング条件を逸脱しなくなるように、式（５）および式（６）における各定数の補正値を予測膜厚算出部１５ａと補正量算出部１５ｂとへ出力して処理を終了する。
【０１６１】
上述したように、第２の実施形態にかかる半導体装置の製造方法は、基板上に半導体の薄膜を成膜する成膜工程と、成膜した薄膜をエッチングして薄膜の膜厚を低減するエッチング工程とを含む。さらに、第２の実施形態にかかる半導体装置の製造方法は、成膜工程における薄膜の成膜条件およびエッチング工程におけるエッチング条件に基づいてエッチング工程におけるエッチング条件を調整する調整工程とを含む。
【０１６２】
これにより、第２の実施形態にかかる半導体装置の製造方法によれば、エッチング条件を調整したことによる効果が今回エッチングされる薄膜から反映されるので、製品の歩留まりを向上させることができる。
【０１６３】
また、第２の実施形態にかかる半導体装置の製造方法における調整工程では、成膜装置１１に設定された成膜条件およびエッチング装置１２に設定されたエッチング条件に基づき、エッチング工程後における薄膜の膜厚を予測する。さらに、調整工程では、予測したエッチング工程後の膜厚と予め定められた目標とする薄膜の膜厚との差分が低減するようにエッチング条件を調整する。
【０１６４】
すなわち、第２の実施形態にかかる半導体装置の製造方法では、成膜工程後における薄膜の膜厚測定、およびエッチング工程後における薄膜の膜厚測定を行うことなく、エッチング条件の調整を行うことができる。
【０１６５】
これにより、第２の実施形態にかかる半導体装置の製造方法によれば、膜厚測定装置１３による膜厚測定回数の低減、および膜厚測定時間の短縮が可能となるので、製品の製造時間を短縮することができる。
【０１６６】
また、第２の実施形態にかかる半導体装置の製造方法では、調整工程によって調整されたエッチング条件が所定のエッチング条件を逸脱した場合に、薄膜の膜厚を測定する測定工程をさらに含む。
【０１６７】
これにより、第２の実施形態にかかる半導体装置の製造方法では、調整後のエッチング条件が所定のエッチング条件を逸脱した場合に、実際の膜厚を測定した測定結果を用いて予測膜厚やエッチング条件の補正量の算出処理内容を補正することができる。したがって、第２の実施形態にかかる半導体装置の製造方法では、エッチング後の薄膜の膜厚を目標とする所望の膜厚へさらに精度よく近付けることができる。
【０１６８】
なお、第２の実施形態では、成膜装置１１が酸化シリコン膜を成膜する装置である場合について説明したが、成膜装置１１は、窒化シリコン膜やエピタキシャル成長によるシリコン膜等、任意の半導体の薄膜を成膜する装置であってもよい。
【０１６９】
また、第２の実施形態では、エッチング条件のうちエッチング時間を調整する場合について説明したが、調整するエッチング条件は、所定時間あたりのエッチング処理回数やエッチング工程における処理温度を調整してもよい。
【０１７０】
また、第２の実施形態では、エッチング装置１２がウェットエッチングを行う装置である場合について説明したが、エッチング装置１２は、ドライエッチングを行う装置であってもよい。また、エッチング装置１２に代えて薄膜を研磨することによって膜厚を所望の膜厚まで低減する研磨装置を用いてもよい。かかる場合には、成膜条件と研磨装置へ設定される研磨条件に基づいて研磨装置へ設定する研磨条件を調整する。なお、研磨装置がＣＭＰ（Chemical Mechanical Polishing）を行う装置の場合、研磨条件は、研磨時間、研磨剤の粗さ等となる。
【０１７１】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１７２】
１、１０ 製造システム、２ 製造装置、２１、１１ 成膜装置、２２ 加工装置、２３ イオン注入装置、２４ アニール装置、３、１４ 調整装置、４ 制御部、４１ 成膜補正部、４２ 形状補正部、４３、１５ 調整部、５、１６ 記憶部、５０ 成膜装置情報、５１ 成膜結果情報、５２ 加工装置情報、５３ 加工結果情報、５４ 膜厚関数情報、５５ａ、５５ｂ 寸法関数情報、５６ 炉内位置係数情報、５７ ドーズ量関数情報、５８ アニール温度関数情報、５９ シート抵抗情報、１２ エッチング装置、１３ 膜厚測定装置、１５ａ 予測膜厚算出部、１５ｂ 補正量算出部、１５ｃ 膜厚測定指示部、１６ａ 成膜条件情報、１６ｂ エッチング条件情報、１６ｃ 目標膜厚情報
【特許請求の範囲】
【請求項１】
基板上に半導体の薄膜を成膜する成膜工程と、
前記薄膜を所定の形状に加工する加工工程と、
前記所定の形状に加工された薄膜に対してイオン注入処理を行うイオン注入工程と、
前記イオン注入処理が行われた薄膜をアニール処理して抵抗素子を生成するアニール工程と、
前記成膜工程における前記薄膜の成膜条件および成膜結果と前記加工工程における前記薄膜の加工結果とのうち、少なくともいずれか１つに基づき、前記イオン注入工程における前記イオン注入処理の処理条件および前記アニール工程におけるアニール処理の処理条件の双方または一方を調整する調整工程と
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記調整工程は、
前記成膜条件、前記成膜結果および前記加工結果のうち、少なくともいずれか１つに基づき、前記抵抗素子のシート抵抗を予測し、当該シート抵抗と予め定められたシート抵抗との差分が低減するように前記イオン注入処理の処理条件および前記アニール処理の処理条件の双方または一方を調整する
ことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記調整工程は、
前記アニール処理の処理条件となる処理温度を調整する場合、前記所定の形状に加工された薄膜の前記基板における位置毎に当該処理温度を調整する
ことを特徴とする請求項１または請求項２に記載の半導体装置の製造方法。
【請求項４】
前記調整工程は、
前記アニール処理の処理条件となる処理温度を調整する場合、前記イオン注入工程によってイオン注入されたイオンのドーズ量に基づいて当該処理温度を調整する
ことを特徴とする請求項１または請求項２に記載の半導体装置の製造方法。
【請求項５】
基板上に半導体の薄膜を成膜する成膜工程と、
前記薄膜をエッチングして当該薄膜の膜厚を低減するエッチング工程と、
前記成膜工程における成膜条件および前記エッチング工程におけるエッチング条件に基づいて前記エッチング条件を調整する調整工程と
を含むことを特徴とする半導体装置の製造方法。
【請求項６】
前記調整工程は、
前記成膜条件および前記エッチング条件に基づき、前記エッチング工程後における前記薄膜の膜厚を予測し、当該膜厚と予め定められた前記薄膜の膜厚との差分が低減するように前記エッチング条件を調整する
ことを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
前記調整工程によって調整された前記エッチング条件が所定のエッチング条件を逸脱した場合に、前記薄膜の膜厚を測定する測定工程
をさらに含むことを特徴とする請求項５または請求項６に記載の半導体装置の製造方法。
【請求項８】
基板上に半導体の薄膜を成膜する成膜装置と、
前記薄膜を所定の形状に加工する加工装置と、
前記所定の形状に加工された薄膜に対してイオン注入処理を行うイオン注入装置と、
前記イオン注入処理が行われた薄膜をアニール処理して抵抗素子を生成するアニール装置と、
前記成膜装置における前記薄膜の成膜条件および成膜結果と前記加工装置における前記薄膜の加工結果とのうち、少なくともいずれか１つに基づき、前記イオン注入装置におけるイオン注入処理の処理条件および前記アニール装置におけるアニール処理の処理条件の双方または一方を調整する調整装置と
を備えることを特徴とする半導体装置の製造システム。
【請求項９】
基板上に半導体の薄膜を成膜する成膜装置と、
前記薄膜をエッチングして当該薄膜の膜厚を低減するエッチング装置と、
前記成膜装置における成膜条件および前記エッチング装置におけるエッチング条件に基づいて前記エッチング条件を調整する調整装置と
を備えることを特徴とする半導体装置の製造システム。
【請求項１０】
基板上に半導体の薄膜を成膜する成膜装置における前記薄膜の成膜条件と前記薄膜の成膜結果と前記薄膜を所定の形状に加工する加工装置における前記薄膜の加工結果とのうち、少なくともいずれか１つの情報を記憶する記憶部と、
前記記憶部によって記憶された情報に基づき、前記所定の形状に加工された薄膜に対してイオン注入処理を行うイオン注入装置におけるイオン注入処理の処理条件、および前記イオン注入処理が行われた薄膜をアニール処理して抵抗素子を生成するアニール装置におけるアニール処理の処理条件の双方または一方を調整する調整部と
を備えることを特徴とする調整装置。
【請求項１１】
基板上に半導体の薄膜を成膜する成膜装置における成膜条件と前記薄膜をエッチングして当該薄膜の膜厚を低減するエッチング装置におけるエッチング条件とを記憶する記憶部と、
前記記憶部によって記憶された前記成膜条件および前記エッチング条件に基づいて前記エッチング条件を調整する調整部と
を備えることを特徴とする調整装置。
【請求項１】
基板上に半導体の薄膜を成膜する成膜工程と、
前記薄膜を所定の形状に加工する加工工程と、
前記所定の形状に加工された薄膜に対してイオン注入処理を行うイオン注入工程と、
前記イオン注入処理が行われた薄膜をアニール処理して抵抗素子を生成するアニール工程と、
前記成膜工程における前記薄膜の成膜条件および成膜結果と前記加工工程における前記薄膜の加工結果とのうち、少なくともいずれか１つに基づき、前記イオン注入工程における前記イオン注入処理の処理条件および前記アニール工程におけるアニール処理の処理条件の双方または一方を調整する調整工程と
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記調整工程は、
前記成膜条件、前記成膜結果および前記加工結果のうち、少なくともいずれか１つに基づき、前記抵抗素子のシート抵抗を予測し、当該シート抵抗と予め定められたシート抵抗との差分が低減するように前記イオン注入処理の処理条件および前記アニール処理の処理条件の双方または一方を調整する
ことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記調整工程は、
前記アニール処理の処理条件となる処理温度を調整する場合、前記所定の形状に加工された薄膜の前記基板における位置毎に当該処理温度を調整する
ことを特徴とする請求項１または請求項２に記載の半導体装置の製造方法。
【請求項４】
前記調整工程は、
前記アニール処理の処理条件となる処理温度を調整する場合、前記イオン注入工程によってイオン注入されたイオンのドーズ量に基づいて当該処理温度を調整する
ことを特徴とする請求項１または請求項２に記載の半導体装置の製造方法。
【請求項５】
基板上に半導体の薄膜を成膜する成膜工程と、
前記薄膜をエッチングして当該薄膜の膜厚を低減するエッチング工程と、
前記成膜工程における成膜条件および前記エッチング工程におけるエッチング条件に基づいて前記エッチング条件を調整する調整工程と
を含むことを特徴とする半導体装置の製造方法。
【請求項６】
前記調整工程は、
前記成膜条件および前記エッチング条件に基づき、前記エッチング工程後における前記薄膜の膜厚を予測し、当該膜厚と予め定められた前記薄膜の膜厚との差分が低減するように前記エッチング条件を調整する
ことを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
前記調整工程によって調整された前記エッチング条件が所定のエッチング条件を逸脱した場合に、前記薄膜の膜厚を測定する測定工程
をさらに含むことを特徴とする請求項５または請求項６に記載の半導体装置の製造方法。
【請求項８】
基板上に半導体の薄膜を成膜する成膜装置と、
前記薄膜を所定の形状に加工する加工装置と、
前記所定の形状に加工された薄膜に対してイオン注入処理を行うイオン注入装置と、
前記イオン注入処理が行われた薄膜をアニール処理して抵抗素子を生成するアニール装置と、
前記成膜装置における前記薄膜の成膜条件および成膜結果と前記加工装置における前記薄膜の加工結果とのうち、少なくともいずれか１つに基づき、前記イオン注入装置におけるイオン注入処理の処理条件および前記アニール装置におけるアニール処理の処理条件の双方または一方を調整する調整装置と
を備えることを特徴とする半導体装置の製造システム。
【請求項９】
基板上に半導体の薄膜を成膜する成膜装置と、
前記薄膜をエッチングして当該薄膜の膜厚を低減するエッチング装置と、
前記成膜装置における成膜条件および前記エッチング装置におけるエッチング条件に基づいて前記エッチング条件を調整する調整装置と
を備えることを特徴とする半導体装置の製造システム。
【請求項１０】
基板上に半導体の薄膜を成膜する成膜装置における前記薄膜の成膜条件と前記薄膜の成膜結果と前記薄膜を所定の形状に加工する加工装置における前記薄膜の加工結果とのうち、少なくともいずれか１つの情報を記憶する記憶部と、
前記記憶部によって記憶された情報に基づき、前記所定の形状に加工された薄膜に対してイオン注入処理を行うイオン注入装置におけるイオン注入処理の処理条件、および前記イオン注入処理が行われた薄膜をアニール処理して抵抗素子を生成するアニール装置におけるアニール処理の処理条件の双方または一方を調整する調整部と
を備えることを特徴とする調整装置。
【請求項１１】
基板上に半導体の薄膜を成膜する成膜装置における成膜条件と前記薄膜をエッチングして当該薄膜の膜厚を低減するエッチング装置におけるエッチング条件とを記憶する記憶部と、
前記記憶部によって記憶された前記成膜条件および前記エッチング条件に基づいて前記エッチング条件を調整する調整部と
を備えることを特徴とする調整装置。
【図１】
【図２】
【図３】
【図４】
【図５Ａ】
【図５Ｂ】
【図５Ｃ】
【図６】
【図７Ａ】
【図７Ｂ】
【図８Ａ】
【図８Ｂ】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図２】
【図３】
【図４】
【図５Ａ】
【図５Ｂ】
【図５Ｃ】
【図６】
【図７Ａ】
【図７Ｂ】
【図８Ａ】
【図８Ｂ】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【公開番号】特開２０１２−２１２８４７（Ｐ２０１２−２１２８４７Ａ）
【公開日】平成２４年１１月１日（２０１２．１１．１）
【国際特許分類】
【出願番号】特願２０１１−２３３３１６（Ｐ２０１１−２３３３１６）
【出願日】平成２３年１０月２４日（２０１１．１０．２４）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２４年１１月１日（２０１２．１１．１）
【国際特許分類】
【出願日】平成２３年１０月２４日（２０１１．１０．２４）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]