半導体装置の製造方法および半導体装置
【課題】ハンプのない半導体装置の製造方法と半導体装置とを提供する。
【解決手段】被加工膜２の上に下層レジスト膜となる感光性のポジ型のレジスト材料が塗布される。下層レジスト材料膜に周辺露光処理と現像処理とを施すことにより、外周領域に位置する下層レジスト材料膜の部分が除去される。中間層レジスト膜となる感光性のポジ型のレジスト材料を塗布し、周辺露光処理と現像処理とを施すことにより、外周領域に位置する中間層レジスト材料膜の部分が除去される。
【解決手段】被加工膜２の上に下層レジスト膜となる感光性のポジ型のレジスト材料が塗布される。下層レジスト材料膜に周辺露光処理と現像処理とを施すことにより、外周領域に位置する下層レジスト材料膜の部分が除去される。中間層レジスト膜となる感光性のポジ型のレジスト材料を塗布し、周辺露光処理と現像処理とを施すことにより、外周領域に位置する中間層レジスト材料膜の部分が除去される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法および半導体装置に関し、特に、多層レジストプロセスを適用した半導体装置の製造方法と、その製造方法によって製造される半導体装置とに関するものである。
【背景技術】
【０００２】
半導体集積回路を備えた半導体装置の製造を行う場合には、半導体基板等における所定の領域へのイオン注入処理や、半導体基板の表面に形成された被加工膜へのエッチング処理等のように、選択的な処理（加工）が施される。このような処理では、被加工膜等を選択的に保護する目的で、紫外線、Ｘ線、電子線等の活性光線に感光する組成物、いわゆる感光性フォトレジスト被膜（フォトレジスト膜）のパターンを被加工膜上に形成するリソグラフィが行われる。このリソグラフィでは、とりわけ、紫外線を利用したフォトレジスト膜によるパターン形成が最も広く用いられている。
【０００３】
半導体集積回路の高集積化および高性能化が進むにしたがい、回路パターンの微細化と高度な寸法制御が求められるようになっている。露光装置では、水銀ランプのｇ線（波長＝４３６ｎｍ）から、ｉ線（波長＝３６５ｎｍ）、ＫｒＦエキシマレーザー（波長＝２４８ｎｍ）、ＡｒＦエキシマレーザー（波長＝１９３ｎｍ）へと、露光光源の短波長化が進められてきている。また、最近では、露光装置の縮小投影レンズと半導体基板上に塗布されたフォトレジスト膜との間に水（純水）を満たすことにより、解像力を向上させることができる液浸露光技術も登場し、光リソグラフィの延命化が図られている。
【０００４】
一方、フォトレジスト膜では、パターンの解像性を確保するために、フォトレジスト膜の膜厚の薄膜化が進み、最近では１００ｎｍ前後の膜厚のフォトレジスト膜が適用されるようになっている。しかしながら、パターンの微細化とフォトレジスト膜の薄膜化とにより、有機ＢＡＲＣ（Bottom Anti Reflection Coating）膜のような反射防止膜とフォトレジスト膜を適用したリソグラフィでは、被加工膜に対するエッチング耐性を確保することが難しくなってきている。なお、被加工膜には、たとえば、シリコン酸化膜あるいはポリシリコン膜等の様々な膜種がある。
【０００５】
このようなエッチング耐性を確保するために、最近では多層レジストプロセスの導入が進められている。多層レジストプロセスの代表的なものとしては、三層レジストプロセスがある。三層レジストプロセスでは、上層レジスト膜、中間層レジスト膜および下層レジスト膜が形成される。上層レジスト膜は、露光と現像によってパターンが形成されるレジスト膜であり、感光性のレジスト膜である。下層レジスト膜は、被加工膜に対してドライエッチングのマスクとなるレジスト膜である。中間層レジスト膜は、上層レジスト膜のパターンを下層レジスト膜に転写する役割をもつレジスト膜である。
【０００６】
下層レジスト膜をドライエッチングのマスクとするため、下層レジスト膜の材料として、高いエッチング耐性を有するとともに、下地の段差を平坦化させたり反射防止の機能を有する材料が用いられる。また、中間層レジスト膜を、上層レジストおよび下層レジストに対してエッチング選択性をもたせるために、中間層レジスト膜の材料として、高濃度のシリコン（Ｓｉ）原子を含有する材料が用いられる。このような多層レジストプロセスを採用することによって、高いエッチング耐性（エッチング選択比）が確保されて、微細なパターンを精度よく形成することが可能になる。なお、多層レジストプロセスを開示した文献の一例として、特許文献１がある。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特公平０４−３０７４０号公報
【特許文献２】特開２０１０−９３０４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、多層レジストプロセスでは、下層レジスト膜あるいは中間層レジスト膜に、次のような問題点があった。下層レジスト膜あるいは中間層レジスト膜を形成する工程では、まず、それぞれ所定の下層（中間層）レジスト材料がウェハ（半導体基板）の表面上に塗布される。次に、ウェハを所定の回転数をもって回転させることにより、ウェハ上に均一な膜厚の下層（中間層）レジスト材料膜が形成される。次に、ウェハを回転させながら、ウェハのエッジに位置する下層（中間層）レジスト材料膜の部分に、下層（中間層）レジスト材料を溶解する所定の有機溶剤を噴きつけることによって、エッジリンスが行われる。その後、所定の温度をもってベーク処理を行ない下層（中間層）レジスト材料を架橋させることによって、下層（中間層）レジスト膜が形成される。
【０００９】
この一連の下層（中間層）レジスト膜を形成する工程のうち、エッジリンスを行う工程では、ウェハの外周部に位置する下層（中間層）レジスト材料が溶解する。溶解した下層（中間層）レジスト材料は、回転するウェハから外方へ飛ばされることになる。一方、飛ばされずにウェハに残る溶解した下層（中間層）レジスト材料の分は、下層（中間層）レジスト材料を乾燥させる際に膨れて盛り上がることがある。このため、最外周に位置する下層（中間層）レジスト材料膜の部分の膜厚が、その内側に位置する下層（中間層）レジスト材料膜の部分の膜厚よりも厚くなってしまう。この下層（中間層）レジスト材料膜が膨れて盛り上がった部分は、「ハンプ」と称されている。
【００１０】
下層（中間層）レジスト膜にハンプが生じた状態で、被加工膜にエッチング等の加工を施すと、下層レジスト膜あるいは中間層レジスト膜のレジスト残渣が発生することがある。また、被加工膜の残渣（被加工膜残渣）が発生することがある。これらの残渣は異物の発生の要因となる。なお、ハンプが発生する現象や、ハンプの発生に伴って生じる課題を開示した文献の一例として、特許文献２がある。
【００１１】
本発明は上記問題点を解決するためになされたものであり、一つの目的は、ハンプのない半導体装置の製造方法を提供することであり、他の目的は、そのような半導体装置の製造方法によって製造される、ハンプのない半導体装置を提供することである。
【課題を解決するための手段】
【００１２】
本発明の一実施例に係る半導体装置の製造方法は、以下の工程を備えている。半導体基板の主表面上に、被加工膜を形成する。被加工膜を覆うように、第１レジスト材料を塗布する。被加工膜上に塗布された第１レジスト材料によって第１の膜を形成する。被加工膜を覆う第１の膜のうち、半導体基板の外縁に沿って延在する第１外周領域に位置する第１の膜の部分に第１周辺露光処理を施す。所定の現像液によって現像処理を施すことにより、第１周辺露光処理が施されていない第１外周領域の内側に位置する第１の膜の部分を残して、第１周辺露光処理が施された第１外周領域に位置する第１の膜の部分を除去する。第１の膜を覆うように、少なくとも第２レジスト材料を塗布することにより、第１の膜上に、第２レジスト材料による第２の膜を形成する。第２の膜に、所定の写真製版処理を施すことにより、所定のパターンを形成する。第２の膜の所定のパターンによって覆われずに露出した第１の膜の部分を除去することにより、第１の膜に、所定のパターンに対応した第１の膜のパターンを形成する。第１の膜のパターンによって覆われずに露出した被加工膜の部分を除去する。
【００１３】
本発明の他の実施例に係る半導体装置は、上記半導体装置の製造方法によって製造される半導体装置である。
【発明の効果】
【００１４】
本発明の一実施例に係る半導体装置の製造方法によれば、第１の膜にハンプが生じることがなく、これにより、レジスト残渣あるいは被加工膜残渣が低減される。その結果、異物の発生による半導体装置の歩留まりの低下を抑制することができる。また、膜剥がれによる半導体装置の信頼性劣化も抑制することができる。
【００１５】
本発明の他の実施例に係る半導体装置によれば、歩留まりの低下、あるいは、信頼性の劣化が抑制される。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施の形態１に係る半導体装置の製造方法に適用される、下層レジスト膜となるレジスト材料の一例の構造を示す図である。
【図２】同実施の形態において、半導体装置の製造方法の一工程を示す断面図である。
【図３】同実施の形態において、図２に示す工程の後に行われる工程を示す断面図である。
【図４】同実施の形態において、レジスト材料における周辺露光処理が施された部分の反応を示す図である。
【図５】同実施の形態において、図３に示す工程の後に行われる工程を示す断面図である。
【図６】同実施の形態において、図５に示す工程の後に行われる工程を示す断面図である。
【図７】同実施の形態において、図６に示す工程の後に行われる工程を示す断面図である。
【図８】同実施の形態において、図７に示す工程の後に行われる工程を示す断面図である。
【図９】同実施の形態において、下層レジスト膜となるレジスト材料の高温ベーク処理による架橋反応を示す図である。
【図１０】同実施の形態において、中間層レジスト膜となるレジスト材料の一例の構造を示す図である。
【図１１】同実施の形態において、図８に示す工程の後に行われる工程を示す断面図である。
【図１２】同実施の形態において、図１１に示す工程の後に行われる工程を示す断面図である。
【図１３】同実施の形態において、図１２に示す工程の後に行われる工程を示す断面図である。
【図１４】同実施の形態において、中間層レジスト膜となるレジスト材料における、ベースポリマーの架橋反応のイメージを示す図である。
【図１５】同実施の形態において、図１３に示す工程の後に行われる工程を示す断面図である。
【図１６】同実施の形態において、図１５に示す工程の後に行われる工程を示す断面図である。
【図１７】同実施の形態において、図１６に示す工程の後に行われる工程を示す断面図である。
【図１８】同実施の形態において、図１７に示す工程の後に行われる工程を示す断面図である。
【図１９】同実施の形態において、図１８に示す工程の後に行われる工程を示す断面図である。
【図２０】同実施の形態において、図１９に示す工程の後に行われる工程を示す断面図である。
【図２１】同実施の形態において、図２０に示す工程の後に行われる工程を示す断面図である。
【図２２】同実施の形態において、図２１に示す工程の後に行われる工程を示す断面図である。
【図２３】同実施の形態において、図２２に示す工程の後に行われる工程を示す断面図である。
【図２４】同実施の形態において、図２３に示す工程の後に行われる工程を示す断面図である。
【図２５】同実施の形態において、図２４に示す工程の後に行われる工程を示す断面図である。
【図２６】比較例に係る半導体装置の製造方法の一工程を示す断面図である。
【図２７】図２６に示す工程の後に行われる工程を示す断面図である。
【図２８】図２７に示す工程の後に行われる工程を示す断面図である。
【図２９】図２８に示す工程の後に行われる工程を示す断面図である。
【図３０】図２９に示す工程の後に行われる工程を示す断面図である。
【図３１】図３０に示す工程の後に行われる工程を示す断面図である。
【図３２】図３１に示す工程の後に行われる工程を示す断面図である。
【図３３】図３２に示す工程の後に行われる工程を示す断面図である。
【図３４】図３３に示す工程の後に行われる工程を示す断面図である。
【図３５】図３４に示す工程の後に行われる工程を示す断面図である。
【図３６】同実施の形態において、下層レジスト膜となるレジスト材料の他の例の構造を示す図である。
【図３７】同実施の形態において、図３６に示すレジスト材料を適用した場合における周辺露光処理が施された部分の反応を示す図である。
【図３８】同実施の形態において、中間層レジスト膜となるレジスト材料の他の例の構造を示す図である。
【図３９】本発明の実施の形態２に係る半導体装置の製造方法の一工程を示す断面図である。
【図４０】同実施の形態において、図３９に示す工程の後に行われる工程を示す断面図である。
【図４１】同実施の形態において、図４０に示す工程の後に行われる工程を示す断面図である。
【図４２】同実施の形態において、図４１に示す工程の後に行われる工程を示す断面図である。
【図４３】同実施の形態において、図４２に示す工程の後に行われる工程を示す断面図である。
【図４４】同実施の形態において、図４３に示す工程の後に行われる工程を示す断面図である。
【図４５】同実施の形態において、図４４に示す工程の後に行われる工程を示す断面図である。
【図４６】同実施の形態において、図４５に示す工程の後に行われる工程を示す断面図である。
【図４７】同実施の形態において、図４６に示す工程の後に行われる工程を示す断面図である。
【図４８】同実施の形態において、図４７に示す工程の後に行われる工程を示す断面図である。
【発明を実施するための形態】
【００１７】
実施の形態１
ここでは、多層レジストプロセスを適用した半導体装置の製造方法の主要部分について説明する。多層レジストプロセスとして、下層レジスト膜、中間層レジスト膜および上層レジスト膜の三層レジストプロセスを例に挙げる。まず、半導体基板の表面に、所定の加工が施される被加工膜が形成される。次に、被加工膜に接するように下層レジスト膜が形成される。
【００１８】
下層レジスト膜となるレジスト材料として、感光性のポジ型のレジスト材料を用いる。このレジスト材料では、ｇ線による露光とアルカリ水溶液による現像によって所望のパターンが形成される。そのようなレジスト材料の一例として、ここでは、図１に示すように、ノボラック系のベースポリマーに、ナフトキノンジアジド系感光剤を含有させたポジ型のレジスト材料を挙げる。
【００１９】
ポジ型のレジスト材料は、レジスト塗布装置によって被加工膜の上に所定量滴下される。その後、所定の回転数をもって半導体基板を回転させて、所定の温度をもってプリベーク処理を施すことによって、図２に示すように、半導体基板１の表面（被加工膜２の表面）に均一な膜厚の下層レジスト材料膜３が形成される。次に、図３に示すように、半導体基板１における所定の外周領域に位置する下層レジスト材料膜３の部分に露光光５４を照射することによって、周辺露光処理が施される。
【００２０】
このとき、図４に示すように、露光光が照射された下層レジスト材料膜３の部分（下層レジスト材料膜３ａ）では、感光剤であるナフトキノンジアジド基が光分解して、インデンカルボン酸になり、下層レジスト材料膜３ａがアルカリ現像液に可溶な性質になる。なお、周辺露光処理では、通常、水銀ランプを用いて波長２５０〜６００ｎｍの光が照射されるが、波長選択フィルタを用いて、４３６ｎｍ（ｇ線）、４０５ｎｍ（ｈ線）あるいは３６５ｎｍ（ｉ線）の波長の光を選択して照射してもよい。
【００２１】
次に、図５に示すように、所定の温度をもって露光後ベーク処理（ＰＥＢ：Post Exposure Bake）を施すことによって、下層レジスト膜３ｂが形成される。次に、図６に示すように、アルカリ現像液（矢印６２）によって現像処理が施される。現像処理を施すことによって、半導体基板の外周領域に位置する、アルカリ現像液に可溶な下層レジスト膜３ａが除去されて、図７に示すように、外周端がカットされた態様の下層レジスト膜３ｂが形成される。
【００２２】
次に、図８に示すように、たとえば、約１８０℃以上の温度のもとで、下層レジスト膜３ｂに高温ベーク処理（熱６１）が施される。高温ベーク処理を施すことにより、図９に示すように、ナフトキノンジアジド系感光剤を含有するレジスト（下層レジスト膜３ｂ）には熱架橋反応が生じ、架橋ポリマーが生成されて、下層レジスト膜３ｂが硬化する。下層レジスト膜３ｂが硬化することによって、次の工程において、中間層レジスト膜となるレジスト材料の溶媒に不溶となって、中間層レジスト材料膜（中間層レジスト膜）とインターミキシングを起こさない下層レジスト膜にすることができる。
【００２３】
次に、下層レジスト膜に接するように中間層レジスト膜が形成される。中間層レジスト膜となるレジスト材料として、下層レジスト膜となるレジスト材料と同様に、感光性のポジ型のレジスト材料を用いる。このレジスト材料は、シリコン（Ｓｉ）原子を含有するポリマーと光酸発生剤から構成されている。
【００２４】
シリコン（Ｓｉ）原子を含有するポリマーとして、ここでは、たとえば、図１０に示すように、側鎖に酸分解性あるいはアルカリ可溶性をもたせたり、光学特性、密着性、ガラス転位温度等を調整するための化学修飾を施したシリコン主鎖型のシロキサンポリマーがある。また、光酸発生剤としては、たとえば、スルホニウム塩あるいはヨードニウム塩がある。
【００２５】
中間層レジスト膜となるレジスト材料は、レジスト塗布装置によって下層レジスト膜の上に所定量滴下される。その後、所定の回転数をもって半導体基板を回転させて、所定の温度をもってプリベーク処理を施すことによって、図１１に示すように、下層レジスト膜３ｂを覆うように、中間層レジスト材料層４が形成される。
【００２６】
次に、図１２に示すように、半導体基板１における所定の外周領域に位置する中間層レジスト材料膜４の部分に露光光５４を照射することによって周辺露光処理が施される。露光光が照射された中間層レジスト膜４の部分（中間層レジスト材料膜４ａ）では、光酸発生剤が光分解して酸が発生する。
【００２７】
次に、図１３に示すように、所定の温度をもってＰＥＢ処理（熱６１）を施すことによって、中間層レジスト膜４ｂが形成される。露光された部分では、酸が触媒となってベースポリマーの酸分解基を分解し、露光された部分は、アルカリ現像液に可溶な性質の中間層レジスト材料膜４ａになる。
【００２８】
次に、図１５に示すように、アルカリ現像液（矢印６２）によって現像処理が施される。現像処理を施すことによって、半導体基板の外周領域に位置する、アルカリ現像液に可溶な中間層レジスト膜４ａの部分が除去されて、図１６に示すように、外周端がカットされた態様の中間層レジスト膜４ｂが形成される。
【００２９】
次に、図１７に示すように、たとえば、約１８０℃以上の温度のもとで、中間層レジスト膜４ｂに高温ベーク処理（熱６１）が施される。高温ベーク処理を施すことにより、図１４に示すように、中間層レジスト材料膜４中に発生した酸による架橋反応が促進され、ベースポリマー４１は架橋されて架橋ポリマー４３が形成され、中間層レジスト膜が硬化する。中間層レジスト膜４ｂが硬化することによって、次の工程において、上層レジスト膜となるレジスト材料の溶媒に不溶となって、上層レジスト材料膜（上層レジスト膜）とインターミキシングを起こさない中間層レジスト膜にすることができる。
【００３０】
次に、中間層レジスト膜に接するように上層レジスト膜が形成される。上層レジスト膜となるレジスト材料として、ポジ型レジスト材料を例に挙げる。上層レジスト膜となるレジスト材料は、レジスト塗布装置によって中間層レジスト膜の上に所定量滴下される。その後、所定の回転数をもって半導体基板を回転させて、所定の温度をもってプリベーク処理を施すことによって、図１８に示すように、中間層レジスト膜４ｂを覆うように、上層レジスト材料膜５が形成される。
【００３１】
次に、上層レジスト材料膜５に所定の写真製版処理を施すことにより、チップが形成される領域に位置する上層レジスト材料膜の部分には、所定のパターン（図示せず）が露光される。次に、図１９に示すように、半導体基板１における所定の外周領域に位置する上層レジスト材料膜５の部分に露光光５４を照射することによって周辺露光処理が施される。次に、写真製版処理が施された上層レジスト材料膜５に、所定の温度のもとでＰＥＢ処理を施すことによって上層レジスト膜５ｂ（図２０参照）が形成される。
【００３２】
次に、所定の現像液（矢印６２）によって現像処理を施すことにより、図２０に示すように、チップ形成領域ＣＲでは、上層レジスト膜５ｂに所定のパターンが形成される。一方、半導体基板１の外周部ＰＲでは、上層レジスト膜５ｂの部分が除去されて、それぞれハンプのない下層レジスト膜３ｂの表面と中間層レジスト膜４ｂの表面とが露出する。こうして、図２１に示すように、被加工膜２をパターニングするための、下層レジスト膜３ｂ、中間層レジスト膜４ｂおよび上層レジスト膜５ｂが形成される。
【００３３】
次に、下層レジスト膜３ｂ、中間層レジスト膜４ｂおよび上層レジスト膜５ｂによって、被加工膜２がパターニングされる。まず、図２２に示すように、上層レジスト膜５ｂをマスクとして中間層レジスト膜４ｂにエッチングを施すことにより、上層レジスト膜５ｂのパターンが中間層レジスト膜４ｂに転写される。この場合、中間層レジスト膜となるレジスト材料としてシリコン（Ｓｉ）原子を含有するレジスト材料を適用し、たとえば、ＣＦ4のようなフッ素系ガスを用いてエッチングを施すことで、上層レジスト膜５ｂに対して高いエッチング選択比を得ることができる。
【００３４】
次に、図２３に示すように、中間層レジスト膜４ｂをマスクとして、下層レジスト膜３ｂにエッチングを施すことにより、中間層レジスト膜４ｂを介して上層レジスト膜５ｂのパターンが下層レジスト膜３ｂに転写される。この場合、たとえば、酸素（Ｏ2）あるいは窒素（Ｎ2）／水素（Ｈ2）のようなガスを用いてエッチングを施すことで、中間層レジスト膜４ｂに対して高いエッチング選択比を得ることができる。
【００３５】
次に、図２４に示すように、下層レジスト膜３ｂをマスクとして、被加工膜２にエッチングを施すことにより、被加工膜２がパターニングされる。その後、図２５に示すように、酸素プラズマアッシング処理を施すことにより、半導体基板１に残る下層レジスト膜３ｂ等が除去されて、被加工膜２のパターニングが完了する。
【００３６】
上述した半導体装置の製造方法では、半導体基板におけるそれぞれ所定の外周領域に位置する下層レジスト材料膜３の部分と中間層レジスト材料膜４の部分とが除去されて、半導体基板１における外周部ＰＲでは、下層レジスト材料膜３あるいは中間層レジスト材料膜４にハンプは形成されない。これにより、レジスト残渣あるいは被加工膜残渣を低減することができる。このことについて、比較例を交えて説明する。
【００３７】
比較例に係る半導体装置の製造方法では、まず、半導体基板の表面に形成された被加工膜の上に、レジスト塗布装置によって下層レジスト材料が塗布され、所定の回転数をもって半導体基板を回転させることにより、図２６に示すように、半導体基板１０１の表面に均一な膜厚の下層レジスト材料膜１０３が形成される。
【００３８】
次に、図２７に示すように、溶剤吐出ノズル１５４から、溶剤１６５を吐出させて下層レジスト材料膜１０３に噴き付けることによりエッジリンスが行われる。次に、下層レジスト材料膜１０３を乾燥させる。このとき、図２８に示すように、溶解して半導体基板１０１に残された下層レジスト材料膜の成分が膨れて盛り上がり、ハンプ１０３ａが発生することがある。次に、図２９に示すように、所定の温度のもとで半導体基板１０１にベーク処理１６６を施すことにより、下層レジスト材料膜１０３が架橋し、図３０に示すように、下層レジスト膜１０３ｂが形成される。
【００３９】
次に、半導体基板１０１の表面に中間層レジスト材料を塗布し、下層レジスト膜を形成する工程と同様の工程を経て、中間層レジスト膜１０４ｂが形成される。中間層レジスト膜１０４ｂには、中間層レジスト材料層を乾燥させる際に、ハンプ１０４ａが発生することがある（図３１参照）。次に、半導体基板１０１の表面に上層レジスト材料を塗布し、上述した実施の形態における上層レジスト膜を形成する工程と同様の工程を経て、上層レジスト膜１０５ｂが形成される。こうして、図３１に示すように、被加工膜１０２をパターニングするための、下層レジスト膜１０３ｂ、中間層レジスト膜１０４ｂおよび上層レジスト膜１０５ｂが形成される。半導体基板１０１の外周部に露出する下層レジスト膜１０３ｂあるいは中間層レジスト膜１０４ｂには、ハンプ１０３ａ，１０４ａが認められる。
【００４０】
次に、下層レジスト膜１０３ｂ、中間層レジスト膜１０４ｂおよび上層レジスト膜１０５ｂによって被加工膜１０２がパターニングされる。まず、図３２に示すように、上層レジスト膜１０５ｂをマスクとして中間層レジスト膜１０４ｂにエッチング処理を施すことにより、上層レジスト膜１０５ｂのパターンが中間層レジスト膜１０４ｂに転写される。このとき、ハンプ１０４ａが発生している箇所の中間層レジスト膜１０４ｂの部分は、レジスト残渣１０４ｃとなることが多い。また、下層レジスト膜１０３ｂのハンプ１０３ａもエッチングされずに残ることが多い。
【００４１】
次に、図３３に示すように、中間層レジスト膜１０４ｂをマスクとして、下層レジスト膜１０３ｂにエッチングを施すことにより、中間層レジスト膜１０４ｂを介して上層レジスト膜１０５ｂのパターンが下層レジスト膜１０３ｂに転写される。このとき、本来であれば、下層レジスト膜１０３ｂまで除去されるべき半導体基板１０１の外周部では、ハンプ１０３ａが発生している箇所の下層レジスト膜１０３ｂの部分は、レジスト残渣１０３ｃとなることが多い。また、レジスト残渣１０４ｃが位置している箇所では、レジスト残渣１０４ｃがマスクとなって、その直下に位置する下層レジスト膜１０３ｂの部分がレジスト残渣１０３ｄとなることがある。
【００４２】
このように、比較例に係る半導体装置の製造方法では、被加工膜１０２をパターニングするためのレジストマスク（下層レジスト膜１０３ｂ等）が形成された時点で、半導体基板１０１における外周部では、レジスト残渣１０３ｃ、１０３ｄ、１０４ｃが存在することが多い。
【００４３】
次に、図３４に示すように、下層レジスト膜１０３ｂ等をマスクとして、被加工膜１０２にエッチングを施すことにより、被加工膜１０２がパターニングされる。このとき、レジスト残渣１０４ｃ、１０３ｄが位置している箇所では、レジスト残渣がマスクとなって、被加工膜１０２の部分は被加工膜残渣１０２ｂとなる。また、レジスト残渣１０３ｃが位置していた箇所でも、被加工膜１０２の部分が被加工膜残渣１０２ａとなる。
【００４４】
その後、図３５に示すように、酸素プラズマアッシング処理を施すことにより、下層レジスト膜１０３ｂ等が除去される。このとき、レジスト残渣１０３ｄが完全に除去されないことがある。また、被加工膜残渣１０２ａ，１０２ｂも除去されずに、半導体基板１０１の外周部に残されることになる。
【００４５】
比較例に係る半導体装置の製造方法では、半導体基板の外周部に被加工膜残渣１０２ａ，１０２ｂ等が存在する状態で製造工程を進めると、被加工膜残渣１０２ａ，１０２ｂ等が異物となって、半導体装置の歩留まりを低下させてしまうおそれがある。また、膜剥がれの要因となって、半導体装置の信頼性を下げてしまうおそれがある。
【００４６】
また、上層レジスト膜をパターニングした後に、寸法や重ね合わせ精度等の不具合によって再生処理（リワーク処理）を行う必要が生じた場合には、中間層レジスト膜はフッ素系ガスを用いてエッチバックされ、下層レジスト膜は酸素ガスを用いてアッシングされることになる。このため、ハンプが発生している箇所では、中間層レジスト膜あるいは下層レジスト膜の部分を除去しきれない場合が多く、異物の発生要因となる。
【００４７】
一方、半導体基板１０１の外周部に残された被加工膜残渣１０２ａ，１０２ｂ等を除去する手法があり、一般に、ベベルエッチングあるいはベベルＣＭＰ（Chemical Mechanical Polishing）が知られている。所定のエッチング処理や再生処理を行った後に、このベベルエッチング等を行うことで、被加工膜残渣１０２ａ，１０２ｂ等が除去される。ところが、これらの処理を行なう場合には、下地の半導体基板１０１にダメージを与えることになり、半導体装置の歩留まりや信頼性に影響を与えるおそれがあり、また、その再生処理を行なう回数を制限する必要もある。
【００４８】
これに対して、上述した半導体装置の製造方法では、下層レジスト膜および中間層レジスト膜として、それぞれ感光性を有するポジ型のレジスト材料を適用し、半導体基板におけるそれぞれ所定の外周領域に位置する下層レジスト（材料）膜の部分と中間層レジスト（材料）膜の部分とが除去される。これにより、従来の三層レジストプロセスのように、半導体基板における外周部においてハンプが生じることはなく、異物の発生による半導体装置の歩留まりの低下を抑制することができる。また、膜剥がれによる半導体装置の信頼性劣化も抑制することができる。
【００４９】
また、上層レジスト膜をパターニングした後に、寸法や重ね合わせ精度等の不具合によって再生処理を行う必要が生じた場合であっても、下地（膜、半導体基板等）にダメージを与えることなくすべてのレジスト膜を完全に除去することができ、その後、再度レジストパターンを形成することが可能となる。また、再生処理による下地の半導体基板へのダメージがないため、再生処理を行う回数に制限をかける必要もない。
【００５０】
（レジスト材料について）
上述した半導体装置の製造方法では、下層レジスト膜となるレジスト材料として、ノボラック系のベースポリマーに、ナフトキノンジアジド系感光剤を含有させたポジ型のレジスト材料を例に挙げた。また、中間層レジスト膜となるレジスト材料として、シリコン（Ｓｉ）原子を含有する、シロキサンポリマーを骨格とするポリマーを例に挙げた。ここで、上述した半導体装置の製造方法において、下層レジスト膜あるいは中間層レジスト膜として適用されるレジスト材料について説明する。
【００５１】
まず、三層レジストプロセスにおける従来の一般的な下層レジスト膜あるいは中間層レジスト膜として適用されているレジスト材料は、ベースポリマー、架橋剤、熱酸発生剤、溶媒から構成されている。このレジスト材料では、回転塗布後のベークによって熱酸発生剤の分解が起こり、レジスト材料膜中に酸が発生する。発生した酸により、ベースポリマーと架橋剤との架橋反応が起こる。
【００５２】
これに対して、上述した半導体装置の製造方法に用いる下層レジスト膜あるいは中間層レジスト膜として適用されるレジスト材料は、感光性とアルカリ現像液に対する溶解性を備え、露光された部分が溶解除去されるポジ型の現像特性を有する。さらに、このレジスト材料は、高温ベーク処理あるいはキュア処理により硬化される特性を有する。
【００５３】
（下層レジスト材料について）
下層レジスト膜には、高いエッチング耐性とともに、下地の段差の平坦化と反射防止の効果が求められることから、ベースポリマーとして、一般的にフェノール樹脂のような芳香環を高濃度に含むものが適用される。また、下層レジスト膜では、この上に塗布される中間層レジスト膜となるレジスト材料とインターミキシングを起こさないように、ベースポリマーを架橋させてレジスト材料の溶媒に不溶化させる必要がある。
【００５４】
上述した半導体装置の製造方法では、ノボラック系のベースポリマーに、ナフトキノンジアジド系感光剤を含有させたポジ型のレジスト材料を例に挙げた。下層レジスト膜となるレジスト材料としては、この他に、光酸発生剤（ＰＡＧ（Photo Acid Generator））とポリビニルフェノール系ポリマーから構成される、化学増幅タイプのポジ型フォトレジスト材料を適用することもできる。図３６に、そのような化学増幅型のポジ型フォトレジスト材料の構造の一例を示す。このポジ型フォトレジスト材料では、ベースポリマーとして、エチルアセタール化したポリビニルフェノールが適用され、光酸発生剤として、トリフルオロメタンスルホン酸トリフェニルスルホニウムが適用されている。
【００５５】
また、このような化学増幅型のポジ型フォトレジスト材料を用いた場合において、露光光が照射された部分の反応を図３７に示す。図３７に示すように、露光光が照射されたポジ型フォトレジスト材料の部分では、光酸発生剤が光分解して酸（プロトン）が発生する。発生した酸は触媒となってベースポリマーのアセタール基を脱離させ、アルカリ現像液に可溶になる。
【００５６】
下層レジスト膜となるレジスト材料のベースポリマーには、上記のノボラック系ポリマーあるいはポリビニルフェノール系ポリマーのようなベンゼン骨格を含むポリマーの他に、ナフタレン骨格、アントラセン骨格、フルオレン骨格、ピレン骨格等を含むポリマーも材料候補として挙げられ、これらのレジスト材料は、下層レジスト膜としてさらに高いエッチング耐性を持たせるのに有利である。
【００５７】
光酸発生剤としては、スルホニウム塩あるいはヨードニウム塩がもっと効果的であるが、これらの他には、イミドスルホネート類、ジアゾメタン類あるいは有機ハロゲン化物等を用いてもよい。
【００５８】
なお、下層レジスト膜となるレジスト材料としては、感光性とアルカリ現像液への溶解性を備えるとともに、高温ベーク処理、ＤＵＶキュア、電子線キュアあるいはアルゴン等のイオン注入によるキュア処理等によって硬化される特性を有するものであれば、上述したレジスト材料に限られない。また、レジスト材料に架橋剤が含まれていてもよい。
【００５９】
（中間層レジスト材料について）
中間層レジスト膜には、上層レジスト膜および下層レジスト膜に対してエッチング選択比をもたせるために、高濃度のシリコン（Ｓｉ）原子を含有するポリマーが用いられる。また、この中間層レジスト膜と、その上に塗布する上層レジスト（材料）膜とがインターミキシングしないように、ポリマーを架橋させて上層レジスト膜となるレジスト材料の溶媒に中間層レジスト膜が溶けないようにする必要がある。レジスト材料としては、さらに、感光性とポジ型の現像特性を有する必要がある。
【００６０】
上述した半導体装置の製造方法では、シリコン（Ｓｉ）原子を含有するポリマーとしてシロキサンポリマーを骨格とするポリマーと光酸発生剤を含む感光性のポジ型レジスト材料を例に挙げた。中間層レジストのポリマーとしては、この他に、図３８に示すように、アクリルポリマー等の骨格にシリコン（Ｓｉ）原子を含有した基を含み、かつ、酸分解性あるいはアルカリ可溶性、光学特性、密着性、ガラス転移温度等を調整する側鎖を導入したシリコン側鎖型ポリマーを適用することもできる。
【００６１】
また、光酸発生剤としては、スルホニウム塩およびヨードニウム塩が最も効果的あるが、これらの他に、イミドスルホネート類、ジアゾメタン類あるいは有機ハロゲン化物等を適用してもよい。露光光が照射されることによって、光酸発生剤が光分解して酸が発生する。発生した酸は触媒となってベースポリマーの酸分解基を分解し、アルカリ現像液に可溶になる。
【００６２】
中間層レジスト膜となるレジスト材料としては、感光性とアルカリ現像液への溶解性を備えるとともに、高温ベーク処理、ＤＵＶキュア、電子線キュアあるいはアルゴン等のイオン注入によるキュア処理等によって硬化される特性を有するものであれば、上述したレジスト材料に限られない。また、レジスト材料に架橋剤が含まれていてもよい。
【００６３】
（上層レジスト材料について）
上述した半導体装置の製造方法では、上層レジスト膜となるレジスト材料として、ポジ型レジスト材料を例に挙げて、周辺露光処理を施す場合について説明した。上層レジスト膜となるレジスト材料としては、ポジ型レジスト材料に限られず、ネガ型レジスト材料を適用してもよい。この場合には、半導体基板の外周領域に位置する上層レジスト（材料）膜の部分に露光光を照射させないようにし、その外周領域に位置する上層レジスト（材料）膜の部分を現像処理によって除去すればよい。
【００６４】
実施の形態２
ここでは、多層レジストプロセスを適用したより具体的な半導体装置の製造方法の一例について説明する。まず、図３９に示すように、半導体基板１の表面に熱酸化処理を施すことにより、絶縁膜１９が形成される。その絶縁膜１９上に、たとえば、ポリシリコン膜およびその金属シリサイド膜等を含む導電膜２０が形成される。
【００６５】
次に、ゲート電極をパターニングするための写真製版処理として、三層レジストプロセスが適用される。すなわち、図１〜図２１に示す一連の三層レジストプロセスと同様のプロセスが適用されて、図４０に示すように、下層レジスト膜２１、中間層レジスト膜２２および上層レジスト膜２３が形成される。半導体基板１におけるチップ形成領域ＣＲでは、ゲート電極をパターニングするための上層レジスト膜２３のレジストパターン２３ａが形成される。一方、半導体基板１における外周部ＰＲでは、ハンプのない中間層レジスト膜２２と下層レジスト膜２１が露出している。
【００６６】
次に、上層レジスト膜２３のレジストパターン２３ａをマスクとして、中間層レジスト膜２２にエッチングを施すことにより、レジストパターン２３ａが中間層レジスト膜２２にレジストパターン２２ａとして転写され、さらに、中間層レジスト膜２２のレジストパターン２２ａをマスクとして下層レジスト膜２１にエッチングを施すことにより、レジストパターン２３ａが下層レジスト膜２１にレジストパターン２１ａとして転写される。
【００６７】
こうして、図４１に示すように、ゲート電極をパターニングするための下層レジスト膜、中間層レジスト膜および上層レジスト膜によるレジストパターン２３ａ，２２ａ，２１ａが形成される。なお、図４１では、上層レジスト膜２３のレジストパターン２３ａまで残された状態が示されているが、少なくとも、下層レジスト膜２１のレジストパターン２１ａが残されていればよい。
【００６８】
次に、レジストパターン２３ａ，２２ａ，２１ａをマスクとして、導電膜２０にエッチングを施すことにより、図４２に示すように、ゲート電極２０ａが形成される。次に、そのゲート電極２０ａをマスクとして、半導体基板１に、たとえばｎ型の不純物を低いドーズ量をもって注入することにより、ｎ型低濃度不純物領域２４ａが形成される（図４３参照）。次に、ゲート電極２０ａを覆うように、絶縁膜（図示せず）が形成される。その絶縁膜に異方性エッチングを施すことにより、ゲート電極２０ａの側壁にサイドウォール絶縁膜２５が形成される（図４３参照）。
【００６９】
次に、ゲート電極２０ａおよびサイドウォール絶縁膜２５をマスクとして、ｎ型の不純物を高いドーズ量をもって注入することにより、ｎ型高濃度不純物領域２４ｂが形成される。こうして、図４３に示すように、半導体基板１の表面上にゲート絶縁膜１９ａを介在させて形成されたゲート電極２０ａ、ｎ型低濃度不純物領域２４ａおよびｎ型高濃度不純物領域２４ｂを含むＭＯＳ（Metal Oxide Semiconductor）トランジスタが形成される。次に、ゲート電極２０ａ等を覆うように半導体基板１上に、たとえば、シリコン酸化膜等の層間絶縁膜２６が形成される（図４４参照）。
【００７０】
次に、その層間絶縁膜２６にコンタクトホールを形成するための写真製版処理として、三層レジストプロセスが適用される。すなわち、図１〜図２１に示す一連の三層レジストプロセスと同様のプロセスが適用されて、図４４に示すように、下層レジスト膜２７、中間層レジスト膜２８および上層レジスト膜２９が形成される。半導体基板１におけるチップ形成領域ＣＲでは、コンタクトホールを形成するための上層レジスト膜２９のレジストパターン２９ａが形成される。一方、半導体基板１における外周部ＰＲでは、ハンプのない中間層レジスト膜２８と下層レジスト膜２７が露出している。
【００７１】
次に、上層レジスト膜２９のレジストパターン２９ａを、中間層レジスト膜２８および下層レジスト膜２７に転写し、コンタクトホールを形成するためのレジストパターン（図示せず）が形成される。そのレジストパターンをマスクとして、層間絶縁膜２６に異方性エッチングを施すことにより、図４５に示すように、ｎ型高濃度不純物領域２４ｂの表面を露出するコンタクトホール３０が形成される。その後、レジストパターンが除去される。次に、図４６に示すように、コンタクトホール内を充填するように、層間絶縁膜２６上にバリアメタル等を含む所定の導電膜３１が形成される。
【００７２】
次に、その導電膜３１をパターニングするための写真製版処理として、三層レジストプロセスが適用される。すなわち、図１〜図２１に示す一連の三層レジストプロセスと同様のプロセスが適用されて、図４７に示すように、下層レジスト膜３２、中間層レジスト膜３３および上層レジスト膜３４が形成される。半導体基板１におけるチップ形成領域ＣＲでは、導電膜３１をパターニングするための上層レジスト膜３４のレジストパターン３４ａが形成される。一方、半導体基板１における外周部ＰＲでは、ハンプのない中間層レジスト膜３３と下層レジスト膜３２が露出している。
【００７３】
上層レジスト膜３４のレジストパターン３４ａを、中間層レジスト膜３３および下層レジスト膜３２に転写し、導電膜をパターニングするためのレジストパターン（図示せず）が形成される。そのレジストパターンをマスクとして、導電膜３１に異方性エッチングを施すことにより、図４８に示すように、ｎ型高濃度不純物領域２４ｂに電気的に接続される配線３１ａが形成される。その後、下層レジスト膜３２等が除去される。こうして、トランジスタを備えた半導体装置の主要部分が形成される。
【００７４】
上述した、写真製版処理として三層レジストプロセスを適用した半導体装置の製造方法では、周辺露光処理を施すことにより、半導体基板におけるそれぞれ所定の外周領域に位置する下層レジスト（材料）膜の部分と中間層レジスト（材料）膜の部分とを現像液に可溶とし、その部分を現像液に溶解させてこれを除去することで、ハンプのない下層レジスト膜と中間層レジスト膜とを形成することができる。これにより、導電膜２０、層間絶縁膜２６、導電膜３１等の被加工膜をパターニングした後の半導体基板１の外周部では、レジスト残渣あるいは被加工膜残渣が低減される。その結果、異物の発生による半導体装置の歩留まりの低下を抑制することができるとともに、膜剥がれによる半導体装置の信頼性劣化も抑制することができる。
【００７５】
なお、上述した三層レジストプロセスは、実施の形態１あるいは実施の形態２において説明した工程に限られず、写真製版処理が行われる工程に広く適用することが可能である。また、写真製版処理としては、三層レジストプロセスに限られず、感光性レジストに転写されたレジストパターンを、被加工膜のエッチングとの関係でエッチング耐性を有し、そして、感光性を有するレジスト膜に転写するプロセスであれば、二層レジストプロセスあるいは四層以上のレジストプロセスにも適用が可能である。
【００７６】
今回開示された実施の形態は例示であってこれに制限されるものではない。本発明は上記で説明した範囲ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【００７７】
本発明は、多層レジストプロセスを適用した半導体装置の製造方法等に有効に利用される。
【符号の説明】
【００７８】
１ 半導体基板、２ 被加工膜、３ 下層レジスト材料膜、３ｂ 下層レジスト膜、４ 中間層レジスト材料膜、４ｂ 中間層レジスト膜、５ 上層レジスト材料膜、５ｂ 上層レジスト膜、１９ 絶縁膜、１９ａ ゲート絶縁膜、２０ 導電膜、２０ａ ゲート電極、２１ 下層レジスト膜、２１ａ レジストパターン、２２ 中間層レジスト膜、２２ａ レジストパターン、２３ 上層レジスト膜、２３ａ レジストパターン、２４ａ ｎ型低濃度不純物領域、２４ｂ ｎ型高濃度不純物領域、２５ サイドウォール絶縁膜、２６ 層間絶縁膜、２７ 下層レジスト膜、２８ 中間層レジスト膜、２９ 上層レジスト膜、２９ａ レジストパターン、３０ コンタクトホール、３１ 導電膜、３１ａ 導電膜、３２ 下層レジスト膜、３３ 中間層レジスト膜、３４ 上層レジスト膜、３４ａ レジストパターン、４１ ベースポリマー、４２ 架橋剤、４３ 架橋ポリマー、５４ 露光光、６１ 熱、６２ 現像液。
【技術分野】
【０００１】
本発明は、半導体装置の製造方法および半導体装置に関し、特に、多層レジストプロセスを適用した半導体装置の製造方法と、その製造方法によって製造される半導体装置とに関するものである。
【背景技術】
【０００２】
半導体集積回路を備えた半導体装置の製造を行う場合には、半導体基板等における所定の領域へのイオン注入処理や、半導体基板の表面に形成された被加工膜へのエッチング処理等のように、選択的な処理（加工）が施される。このような処理では、被加工膜等を選択的に保護する目的で、紫外線、Ｘ線、電子線等の活性光線に感光する組成物、いわゆる感光性フォトレジスト被膜（フォトレジスト膜）のパターンを被加工膜上に形成するリソグラフィが行われる。このリソグラフィでは、とりわけ、紫外線を利用したフォトレジスト膜によるパターン形成が最も広く用いられている。
【０００３】
半導体集積回路の高集積化および高性能化が進むにしたがい、回路パターンの微細化と高度な寸法制御が求められるようになっている。露光装置では、水銀ランプのｇ線（波長＝４３６ｎｍ）から、ｉ線（波長＝３６５ｎｍ）、ＫｒＦエキシマレーザー（波長＝２４８ｎｍ）、ＡｒＦエキシマレーザー（波長＝１９３ｎｍ）へと、露光光源の短波長化が進められてきている。また、最近では、露光装置の縮小投影レンズと半導体基板上に塗布されたフォトレジスト膜との間に水（純水）を満たすことにより、解像力を向上させることができる液浸露光技術も登場し、光リソグラフィの延命化が図られている。
【０００４】
一方、フォトレジスト膜では、パターンの解像性を確保するために、フォトレジスト膜の膜厚の薄膜化が進み、最近では１００ｎｍ前後の膜厚のフォトレジスト膜が適用されるようになっている。しかしながら、パターンの微細化とフォトレジスト膜の薄膜化とにより、有機ＢＡＲＣ（Bottom Anti Reflection Coating）膜のような反射防止膜とフォトレジスト膜を適用したリソグラフィでは、被加工膜に対するエッチング耐性を確保することが難しくなってきている。なお、被加工膜には、たとえば、シリコン酸化膜あるいはポリシリコン膜等の様々な膜種がある。
【０００５】
このようなエッチング耐性を確保するために、最近では多層レジストプロセスの導入が進められている。多層レジストプロセスの代表的なものとしては、三層レジストプロセスがある。三層レジストプロセスでは、上層レジスト膜、中間層レジスト膜および下層レジスト膜が形成される。上層レジスト膜は、露光と現像によってパターンが形成されるレジスト膜であり、感光性のレジスト膜である。下層レジスト膜は、被加工膜に対してドライエッチングのマスクとなるレジスト膜である。中間層レジスト膜は、上層レジスト膜のパターンを下層レジスト膜に転写する役割をもつレジスト膜である。
【０００６】
下層レジスト膜をドライエッチングのマスクとするため、下層レジスト膜の材料として、高いエッチング耐性を有するとともに、下地の段差を平坦化させたり反射防止の機能を有する材料が用いられる。また、中間層レジスト膜を、上層レジストおよび下層レジストに対してエッチング選択性をもたせるために、中間層レジスト膜の材料として、高濃度のシリコン（Ｓｉ）原子を含有する材料が用いられる。このような多層レジストプロセスを採用することによって、高いエッチング耐性（エッチング選択比）が確保されて、微細なパターンを精度よく形成することが可能になる。なお、多層レジストプロセスを開示した文献の一例として、特許文献１がある。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特公平０４−３０７４０号公報
【特許文献２】特開２０１０−９３０４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、多層レジストプロセスでは、下層レジスト膜あるいは中間層レジスト膜に、次のような問題点があった。下層レジスト膜あるいは中間層レジスト膜を形成する工程では、まず、それぞれ所定の下層（中間層）レジスト材料がウェハ（半導体基板）の表面上に塗布される。次に、ウェハを所定の回転数をもって回転させることにより、ウェハ上に均一な膜厚の下層（中間層）レジスト材料膜が形成される。次に、ウェハを回転させながら、ウェハのエッジに位置する下層（中間層）レジスト材料膜の部分に、下層（中間層）レジスト材料を溶解する所定の有機溶剤を噴きつけることによって、エッジリンスが行われる。その後、所定の温度をもってベーク処理を行ない下層（中間層）レジスト材料を架橋させることによって、下層（中間層）レジスト膜が形成される。
【０００９】
この一連の下層（中間層）レジスト膜を形成する工程のうち、エッジリンスを行う工程では、ウェハの外周部に位置する下層（中間層）レジスト材料が溶解する。溶解した下層（中間層）レジスト材料は、回転するウェハから外方へ飛ばされることになる。一方、飛ばされずにウェハに残る溶解した下層（中間層）レジスト材料の分は、下層（中間層）レジスト材料を乾燥させる際に膨れて盛り上がることがある。このため、最外周に位置する下層（中間層）レジスト材料膜の部分の膜厚が、その内側に位置する下層（中間層）レジスト材料膜の部分の膜厚よりも厚くなってしまう。この下層（中間層）レジスト材料膜が膨れて盛り上がった部分は、「ハンプ」と称されている。
【００１０】
下層（中間層）レジスト膜にハンプが生じた状態で、被加工膜にエッチング等の加工を施すと、下層レジスト膜あるいは中間層レジスト膜のレジスト残渣が発生することがある。また、被加工膜の残渣（被加工膜残渣）が発生することがある。これらの残渣は異物の発生の要因となる。なお、ハンプが発生する現象や、ハンプの発生に伴って生じる課題を開示した文献の一例として、特許文献２がある。
【００１１】
本発明は上記問題点を解決するためになされたものであり、一つの目的は、ハンプのない半導体装置の製造方法を提供することであり、他の目的は、そのような半導体装置の製造方法によって製造される、ハンプのない半導体装置を提供することである。
【課題を解決するための手段】
【００１２】
本発明の一実施例に係る半導体装置の製造方法は、以下の工程を備えている。半導体基板の主表面上に、被加工膜を形成する。被加工膜を覆うように、第１レジスト材料を塗布する。被加工膜上に塗布された第１レジスト材料によって第１の膜を形成する。被加工膜を覆う第１の膜のうち、半導体基板の外縁に沿って延在する第１外周領域に位置する第１の膜の部分に第１周辺露光処理を施す。所定の現像液によって現像処理を施すことにより、第１周辺露光処理が施されていない第１外周領域の内側に位置する第１の膜の部分を残して、第１周辺露光処理が施された第１外周領域に位置する第１の膜の部分を除去する。第１の膜を覆うように、少なくとも第２レジスト材料を塗布することにより、第１の膜上に、第２レジスト材料による第２の膜を形成する。第２の膜に、所定の写真製版処理を施すことにより、所定のパターンを形成する。第２の膜の所定のパターンによって覆われずに露出した第１の膜の部分を除去することにより、第１の膜に、所定のパターンに対応した第１の膜のパターンを形成する。第１の膜のパターンによって覆われずに露出した被加工膜の部分を除去する。
【００１３】
本発明の他の実施例に係る半導体装置は、上記半導体装置の製造方法によって製造される半導体装置である。
【発明の効果】
【００１４】
本発明の一実施例に係る半導体装置の製造方法によれば、第１の膜にハンプが生じることがなく、これにより、レジスト残渣あるいは被加工膜残渣が低減される。その結果、異物の発生による半導体装置の歩留まりの低下を抑制することができる。また、膜剥がれによる半導体装置の信頼性劣化も抑制することができる。
【００１５】
本発明の他の実施例に係る半導体装置によれば、歩留まりの低下、あるいは、信頼性の劣化が抑制される。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施の形態１に係る半導体装置の製造方法に適用される、下層レジスト膜となるレジスト材料の一例の構造を示す図である。
【図２】同実施の形態において、半導体装置の製造方法の一工程を示す断面図である。
【図３】同実施の形態において、図２に示す工程の後に行われる工程を示す断面図である。
【図４】同実施の形態において、レジスト材料における周辺露光処理が施された部分の反応を示す図である。
【図５】同実施の形態において、図３に示す工程の後に行われる工程を示す断面図である。
【図６】同実施の形態において、図５に示す工程の後に行われる工程を示す断面図である。
【図７】同実施の形態において、図６に示す工程の後に行われる工程を示す断面図である。
【図８】同実施の形態において、図７に示す工程の後に行われる工程を示す断面図である。
【図９】同実施の形態において、下層レジスト膜となるレジスト材料の高温ベーク処理による架橋反応を示す図である。
【図１０】同実施の形態において、中間層レジスト膜となるレジスト材料の一例の構造を示す図である。
【図１１】同実施の形態において、図８に示す工程の後に行われる工程を示す断面図である。
【図１２】同実施の形態において、図１１に示す工程の後に行われる工程を示す断面図である。
【図１３】同実施の形態において、図１２に示す工程の後に行われる工程を示す断面図である。
【図１４】同実施の形態において、中間層レジスト膜となるレジスト材料における、ベースポリマーの架橋反応のイメージを示す図である。
【図１５】同実施の形態において、図１３に示す工程の後に行われる工程を示す断面図である。
【図１６】同実施の形態において、図１５に示す工程の後に行われる工程を示す断面図である。
【図１７】同実施の形態において、図１６に示す工程の後に行われる工程を示す断面図である。
【図１８】同実施の形態において、図１７に示す工程の後に行われる工程を示す断面図である。
【図１９】同実施の形態において、図１８に示す工程の後に行われる工程を示す断面図である。
【図２０】同実施の形態において、図１９に示す工程の後に行われる工程を示す断面図である。
【図２１】同実施の形態において、図２０に示す工程の後に行われる工程を示す断面図である。
【図２２】同実施の形態において、図２１に示す工程の後に行われる工程を示す断面図である。
【図２３】同実施の形態において、図２２に示す工程の後に行われる工程を示す断面図である。
【図２４】同実施の形態において、図２３に示す工程の後に行われる工程を示す断面図である。
【図２５】同実施の形態において、図２４に示す工程の後に行われる工程を示す断面図である。
【図２６】比較例に係る半導体装置の製造方法の一工程を示す断面図である。
【図２７】図２６に示す工程の後に行われる工程を示す断面図である。
【図２８】図２７に示す工程の後に行われる工程を示す断面図である。
【図２９】図２８に示す工程の後に行われる工程を示す断面図である。
【図３０】図２９に示す工程の後に行われる工程を示す断面図である。
【図３１】図３０に示す工程の後に行われる工程を示す断面図である。
【図３２】図３１に示す工程の後に行われる工程を示す断面図である。
【図３３】図３２に示す工程の後に行われる工程を示す断面図である。
【図３４】図３３に示す工程の後に行われる工程を示す断面図である。
【図３５】図３４に示す工程の後に行われる工程を示す断面図である。
【図３６】同実施の形態において、下層レジスト膜となるレジスト材料の他の例の構造を示す図である。
【図３７】同実施の形態において、図３６に示すレジスト材料を適用した場合における周辺露光処理が施された部分の反応を示す図である。
【図３８】同実施の形態において、中間層レジスト膜となるレジスト材料の他の例の構造を示す図である。
【図３９】本発明の実施の形態２に係る半導体装置の製造方法の一工程を示す断面図である。
【図４０】同実施の形態において、図３９に示す工程の後に行われる工程を示す断面図である。
【図４１】同実施の形態において、図４０に示す工程の後に行われる工程を示す断面図である。
【図４２】同実施の形態において、図４１に示す工程の後に行われる工程を示す断面図である。
【図４３】同実施の形態において、図４２に示す工程の後に行われる工程を示す断面図である。
【図４４】同実施の形態において、図４３に示す工程の後に行われる工程を示す断面図である。
【図４５】同実施の形態において、図４４に示す工程の後に行われる工程を示す断面図である。
【図４６】同実施の形態において、図４５に示す工程の後に行われる工程を示す断面図である。
【図４７】同実施の形態において、図４６に示す工程の後に行われる工程を示す断面図である。
【図４８】同実施の形態において、図４７に示す工程の後に行われる工程を示す断面図である。
【発明を実施するための形態】
【００１７】
実施の形態１
ここでは、多層レジストプロセスを適用した半導体装置の製造方法の主要部分について説明する。多層レジストプロセスとして、下層レジスト膜、中間層レジスト膜および上層レジスト膜の三層レジストプロセスを例に挙げる。まず、半導体基板の表面に、所定の加工が施される被加工膜が形成される。次に、被加工膜に接するように下層レジスト膜が形成される。
【００１８】
下層レジスト膜となるレジスト材料として、感光性のポジ型のレジスト材料を用いる。このレジスト材料では、ｇ線による露光とアルカリ水溶液による現像によって所望のパターンが形成される。そのようなレジスト材料の一例として、ここでは、図１に示すように、ノボラック系のベースポリマーに、ナフトキノンジアジド系感光剤を含有させたポジ型のレジスト材料を挙げる。
【００１９】
ポジ型のレジスト材料は、レジスト塗布装置によって被加工膜の上に所定量滴下される。その後、所定の回転数をもって半導体基板を回転させて、所定の温度をもってプリベーク処理を施すことによって、図２に示すように、半導体基板１の表面（被加工膜２の表面）に均一な膜厚の下層レジスト材料膜３が形成される。次に、図３に示すように、半導体基板１における所定の外周領域に位置する下層レジスト材料膜３の部分に露光光５４を照射することによって、周辺露光処理が施される。
【００２０】
このとき、図４に示すように、露光光が照射された下層レジスト材料膜３の部分（下層レジスト材料膜３ａ）では、感光剤であるナフトキノンジアジド基が光分解して、インデンカルボン酸になり、下層レジスト材料膜３ａがアルカリ現像液に可溶な性質になる。なお、周辺露光処理では、通常、水銀ランプを用いて波長２５０〜６００ｎｍの光が照射されるが、波長選択フィルタを用いて、４３６ｎｍ（ｇ線）、４０５ｎｍ（ｈ線）あるいは３６５ｎｍ（ｉ線）の波長の光を選択して照射してもよい。
【００２１】
次に、図５に示すように、所定の温度をもって露光後ベーク処理（ＰＥＢ：Post Exposure Bake）を施すことによって、下層レジスト膜３ｂが形成される。次に、図６に示すように、アルカリ現像液（矢印６２）によって現像処理が施される。現像処理を施すことによって、半導体基板の外周領域に位置する、アルカリ現像液に可溶な下層レジスト膜３ａが除去されて、図７に示すように、外周端がカットされた態様の下層レジスト膜３ｂが形成される。
【００２２】
次に、図８に示すように、たとえば、約１８０℃以上の温度のもとで、下層レジスト膜３ｂに高温ベーク処理（熱６１）が施される。高温ベーク処理を施すことにより、図９に示すように、ナフトキノンジアジド系感光剤を含有するレジスト（下層レジスト膜３ｂ）には熱架橋反応が生じ、架橋ポリマーが生成されて、下層レジスト膜３ｂが硬化する。下層レジスト膜３ｂが硬化することによって、次の工程において、中間層レジスト膜となるレジスト材料の溶媒に不溶となって、中間層レジスト材料膜（中間層レジスト膜）とインターミキシングを起こさない下層レジスト膜にすることができる。
【００２３】
次に、下層レジスト膜に接するように中間層レジスト膜が形成される。中間層レジスト膜となるレジスト材料として、下層レジスト膜となるレジスト材料と同様に、感光性のポジ型のレジスト材料を用いる。このレジスト材料は、シリコン（Ｓｉ）原子を含有するポリマーと光酸発生剤から構成されている。
【００２４】
シリコン（Ｓｉ）原子を含有するポリマーとして、ここでは、たとえば、図１０に示すように、側鎖に酸分解性あるいはアルカリ可溶性をもたせたり、光学特性、密着性、ガラス転位温度等を調整するための化学修飾を施したシリコン主鎖型のシロキサンポリマーがある。また、光酸発生剤としては、たとえば、スルホニウム塩あるいはヨードニウム塩がある。
【００２５】
中間層レジスト膜となるレジスト材料は、レジスト塗布装置によって下層レジスト膜の上に所定量滴下される。その後、所定の回転数をもって半導体基板を回転させて、所定の温度をもってプリベーク処理を施すことによって、図１１に示すように、下層レジスト膜３ｂを覆うように、中間層レジスト材料層４が形成される。
【００２６】
次に、図１２に示すように、半導体基板１における所定の外周領域に位置する中間層レジスト材料膜４の部分に露光光５４を照射することによって周辺露光処理が施される。露光光が照射された中間層レジスト膜４の部分（中間層レジスト材料膜４ａ）では、光酸発生剤が光分解して酸が発生する。
【００２７】
次に、図１３に示すように、所定の温度をもってＰＥＢ処理（熱６１）を施すことによって、中間層レジスト膜４ｂが形成される。露光された部分では、酸が触媒となってベースポリマーの酸分解基を分解し、露光された部分は、アルカリ現像液に可溶な性質の中間層レジスト材料膜４ａになる。
【００２８】
次に、図１５に示すように、アルカリ現像液（矢印６２）によって現像処理が施される。現像処理を施すことによって、半導体基板の外周領域に位置する、アルカリ現像液に可溶な中間層レジスト膜４ａの部分が除去されて、図１６に示すように、外周端がカットされた態様の中間層レジスト膜４ｂが形成される。
【００２９】
次に、図１７に示すように、たとえば、約１８０℃以上の温度のもとで、中間層レジスト膜４ｂに高温ベーク処理（熱６１）が施される。高温ベーク処理を施すことにより、図１４に示すように、中間層レジスト材料膜４中に発生した酸による架橋反応が促進され、ベースポリマー４１は架橋されて架橋ポリマー４３が形成され、中間層レジスト膜が硬化する。中間層レジスト膜４ｂが硬化することによって、次の工程において、上層レジスト膜となるレジスト材料の溶媒に不溶となって、上層レジスト材料膜（上層レジスト膜）とインターミキシングを起こさない中間層レジスト膜にすることができる。
【００３０】
次に、中間層レジスト膜に接するように上層レジスト膜が形成される。上層レジスト膜となるレジスト材料として、ポジ型レジスト材料を例に挙げる。上層レジスト膜となるレジスト材料は、レジスト塗布装置によって中間層レジスト膜の上に所定量滴下される。その後、所定の回転数をもって半導体基板を回転させて、所定の温度をもってプリベーク処理を施すことによって、図１８に示すように、中間層レジスト膜４ｂを覆うように、上層レジスト材料膜５が形成される。
【００３１】
次に、上層レジスト材料膜５に所定の写真製版処理を施すことにより、チップが形成される領域に位置する上層レジスト材料膜の部分には、所定のパターン（図示せず）が露光される。次に、図１９に示すように、半導体基板１における所定の外周領域に位置する上層レジスト材料膜５の部分に露光光５４を照射することによって周辺露光処理が施される。次に、写真製版処理が施された上層レジスト材料膜５に、所定の温度のもとでＰＥＢ処理を施すことによって上層レジスト膜５ｂ（図２０参照）が形成される。
【００３２】
次に、所定の現像液（矢印６２）によって現像処理を施すことにより、図２０に示すように、チップ形成領域ＣＲでは、上層レジスト膜５ｂに所定のパターンが形成される。一方、半導体基板１の外周部ＰＲでは、上層レジスト膜５ｂの部分が除去されて、それぞれハンプのない下層レジスト膜３ｂの表面と中間層レジスト膜４ｂの表面とが露出する。こうして、図２１に示すように、被加工膜２をパターニングするための、下層レジスト膜３ｂ、中間層レジスト膜４ｂおよび上層レジスト膜５ｂが形成される。
【００３３】
次に、下層レジスト膜３ｂ、中間層レジスト膜４ｂおよび上層レジスト膜５ｂによって、被加工膜２がパターニングされる。まず、図２２に示すように、上層レジスト膜５ｂをマスクとして中間層レジスト膜４ｂにエッチングを施すことにより、上層レジスト膜５ｂのパターンが中間層レジスト膜４ｂに転写される。この場合、中間層レジスト膜となるレジスト材料としてシリコン（Ｓｉ）原子を含有するレジスト材料を適用し、たとえば、ＣＦ4のようなフッ素系ガスを用いてエッチングを施すことで、上層レジスト膜５ｂに対して高いエッチング選択比を得ることができる。
【００３４】
次に、図２３に示すように、中間層レジスト膜４ｂをマスクとして、下層レジスト膜３ｂにエッチングを施すことにより、中間層レジスト膜４ｂを介して上層レジスト膜５ｂのパターンが下層レジスト膜３ｂに転写される。この場合、たとえば、酸素（Ｏ2）あるいは窒素（Ｎ2）／水素（Ｈ2）のようなガスを用いてエッチングを施すことで、中間層レジスト膜４ｂに対して高いエッチング選択比を得ることができる。
【００３５】
次に、図２４に示すように、下層レジスト膜３ｂをマスクとして、被加工膜２にエッチングを施すことにより、被加工膜２がパターニングされる。その後、図２５に示すように、酸素プラズマアッシング処理を施すことにより、半導体基板１に残る下層レジスト膜３ｂ等が除去されて、被加工膜２のパターニングが完了する。
【００３６】
上述した半導体装置の製造方法では、半導体基板におけるそれぞれ所定の外周領域に位置する下層レジスト材料膜３の部分と中間層レジスト材料膜４の部分とが除去されて、半導体基板１における外周部ＰＲでは、下層レジスト材料膜３あるいは中間層レジスト材料膜４にハンプは形成されない。これにより、レジスト残渣あるいは被加工膜残渣を低減することができる。このことについて、比較例を交えて説明する。
【００３７】
比較例に係る半導体装置の製造方法では、まず、半導体基板の表面に形成された被加工膜の上に、レジスト塗布装置によって下層レジスト材料が塗布され、所定の回転数をもって半導体基板を回転させることにより、図２６に示すように、半導体基板１０１の表面に均一な膜厚の下層レジスト材料膜１０３が形成される。
【００３８】
次に、図２７に示すように、溶剤吐出ノズル１５４から、溶剤１６５を吐出させて下層レジスト材料膜１０３に噴き付けることによりエッジリンスが行われる。次に、下層レジスト材料膜１０３を乾燥させる。このとき、図２８に示すように、溶解して半導体基板１０１に残された下層レジスト材料膜の成分が膨れて盛り上がり、ハンプ１０３ａが発生することがある。次に、図２９に示すように、所定の温度のもとで半導体基板１０１にベーク処理１６６を施すことにより、下層レジスト材料膜１０３が架橋し、図３０に示すように、下層レジスト膜１０３ｂが形成される。
【００３９】
次に、半導体基板１０１の表面に中間層レジスト材料を塗布し、下層レジスト膜を形成する工程と同様の工程を経て、中間層レジスト膜１０４ｂが形成される。中間層レジスト膜１０４ｂには、中間層レジスト材料層を乾燥させる際に、ハンプ１０４ａが発生することがある（図３１参照）。次に、半導体基板１０１の表面に上層レジスト材料を塗布し、上述した実施の形態における上層レジスト膜を形成する工程と同様の工程を経て、上層レジスト膜１０５ｂが形成される。こうして、図３１に示すように、被加工膜１０２をパターニングするための、下層レジスト膜１０３ｂ、中間層レジスト膜１０４ｂおよび上層レジスト膜１０５ｂが形成される。半導体基板１０１の外周部に露出する下層レジスト膜１０３ｂあるいは中間層レジスト膜１０４ｂには、ハンプ１０３ａ，１０４ａが認められる。
【００４０】
次に、下層レジスト膜１０３ｂ、中間層レジスト膜１０４ｂおよび上層レジスト膜１０５ｂによって被加工膜１０２がパターニングされる。まず、図３２に示すように、上層レジスト膜１０５ｂをマスクとして中間層レジスト膜１０４ｂにエッチング処理を施すことにより、上層レジスト膜１０５ｂのパターンが中間層レジスト膜１０４ｂに転写される。このとき、ハンプ１０４ａが発生している箇所の中間層レジスト膜１０４ｂの部分は、レジスト残渣１０４ｃとなることが多い。また、下層レジスト膜１０３ｂのハンプ１０３ａもエッチングされずに残ることが多い。
【００４１】
次に、図３３に示すように、中間層レジスト膜１０４ｂをマスクとして、下層レジスト膜１０３ｂにエッチングを施すことにより、中間層レジスト膜１０４ｂを介して上層レジスト膜１０５ｂのパターンが下層レジスト膜１０３ｂに転写される。このとき、本来であれば、下層レジスト膜１０３ｂまで除去されるべき半導体基板１０１の外周部では、ハンプ１０３ａが発生している箇所の下層レジスト膜１０３ｂの部分は、レジスト残渣１０３ｃとなることが多い。また、レジスト残渣１０４ｃが位置している箇所では、レジスト残渣１０４ｃがマスクとなって、その直下に位置する下層レジスト膜１０３ｂの部分がレジスト残渣１０３ｄとなることがある。
【００４２】
このように、比較例に係る半導体装置の製造方法では、被加工膜１０２をパターニングするためのレジストマスク（下層レジスト膜１０３ｂ等）が形成された時点で、半導体基板１０１における外周部では、レジスト残渣１０３ｃ、１０３ｄ、１０４ｃが存在することが多い。
【００４３】
次に、図３４に示すように、下層レジスト膜１０３ｂ等をマスクとして、被加工膜１０２にエッチングを施すことにより、被加工膜１０２がパターニングされる。このとき、レジスト残渣１０４ｃ、１０３ｄが位置している箇所では、レジスト残渣がマスクとなって、被加工膜１０２の部分は被加工膜残渣１０２ｂとなる。また、レジスト残渣１０３ｃが位置していた箇所でも、被加工膜１０２の部分が被加工膜残渣１０２ａとなる。
【００４４】
その後、図３５に示すように、酸素プラズマアッシング処理を施すことにより、下層レジスト膜１０３ｂ等が除去される。このとき、レジスト残渣１０３ｄが完全に除去されないことがある。また、被加工膜残渣１０２ａ，１０２ｂも除去されずに、半導体基板１０１の外周部に残されることになる。
【００４５】
比較例に係る半導体装置の製造方法では、半導体基板の外周部に被加工膜残渣１０２ａ，１０２ｂ等が存在する状態で製造工程を進めると、被加工膜残渣１０２ａ，１０２ｂ等が異物となって、半導体装置の歩留まりを低下させてしまうおそれがある。また、膜剥がれの要因となって、半導体装置の信頼性を下げてしまうおそれがある。
【００４６】
また、上層レジスト膜をパターニングした後に、寸法や重ね合わせ精度等の不具合によって再生処理（リワーク処理）を行う必要が生じた場合には、中間層レジスト膜はフッ素系ガスを用いてエッチバックされ、下層レジスト膜は酸素ガスを用いてアッシングされることになる。このため、ハンプが発生している箇所では、中間層レジスト膜あるいは下層レジスト膜の部分を除去しきれない場合が多く、異物の発生要因となる。
【００４７】
一方、半導体基板１０１の外周部に残された被加工膜残渣１０２ａ，１０２ｂ等を除去する手法があり、一般に、ベベルエッチングあるいはベベルＣＭＰ（Chemical Mechanical Polishing）が知られている。所定のエッチング処理や再生処理を行った後に、このベベルエッチング等を行うことで、被加工膜残渣１０２ａ，１０２ｂ等が除去される。ところが、これらの処理を行なう場合には、下地の半導体基板１０１にダメージを与えることになり、半導体装置の歩留まりや信頼性に影響を与えるおそれがあり、また、その再生処理を行なう回数を制限する必要もある。
【００４８】
これに対して、上述した半導体装置の製造方法では、下層レジスト膜および中間層レジスト膜として、それぞれ感光性を有するポジ型のレジスト材料を適用し、半導体基板におけるそれぞれ所定の外周領域に位置する下層レジスト（材料）膜の部分と中間層レジスト（材料）膜の部分とが除去される。これにより、従来の三層レジストプロセスのように、半導体基板における外周部においてハンプが生じることはなく、異物の発生による半導体装置の歩留まりの低下を抑制することができる。また、膜剥がれによる半導体装置の信頼性劣化も抑制することができる。
【００４９】
また、上層レジスト膜をパターニングした後に、寸法や重ね合わせ精度等の不具合によって再生処理を行う必要が生じた場合であっても、下地（膜、半導体基板等）にダメージを与えることなくすべてのレジスト膜を完全に除去することができ、その後、再度レジストパターンを形成することが可能となる。また、再生処理による下地の半導体基板へのダメージがないため、再生処理を行う回数に制限をかける必要もない。
【００５０】
（レジスト材料について）
上述した半導体装置の製造方法では、下層レジスト膜となるレジスト材料として、ノボラック系のベースポリマーに、ナフトキノンジアジド系感光剤を含有させたポジ型のレジスト材料を例に挙げた。また、中間層レジスト膜となるレジスト材料として、シリコン（Ｓｉ）原子を含有する、シロキサンポリマーを骨格とするポリマーを例に挙げた。ここで、上述した半導体装置の製造方法において、下層レジスト膜あるいは中間層レジスト膜として適用されるレジスト材料について説明する。
【００５１】
まず、三層レジストプロセスにおける従来の一般的な下層レジスト膜あるいは中間層レジスト膜として適用されているレジスト材料は、ベースポリマー、架橋剤、熱酸発生剤、溶媒から構成されている。このレジスト材料では、回転塗布後のベークによって熱酸発生剤の分解が起こり、レジスト材料膜中に酸が発生する。発生した酸により、ベースポリマーと架橋剤との架橋反応が起こる。
【００５２】
これに対して、上述した半導体装置の製造方法に用いる下層レジスト膜あるいは中間層レジスト膜として適用されるレジスト材料は、感光性とアルカリ現像液に対する溶解性を備え、露光された部分が溶解除去されるポジ型の現像特性を有する。さらに、このレジスト材料は、高温ベーク処理あるいはキュア処理により硬化される特性を有する。
【００５３】
（下層レジスト材料について）
下層レジスト膜には、高いエッチング耐性とともに、下地の段差の平坦化と反射防止の効果が求められることから、ベースポリマーとして、一般的にフェノール樹脂のような芳香環を高濃度に含むものが適用される。また、下層レジスト膜では、この上に塗布される中間層レジスト膜となるレジスト材料とインターミキシングを起こさないように、ベースポリマーを架橋させてレジスト材料の溶媒に不溶化させる必要がある。
【００５４】
上述した半導体装置の製造方法では、ノボラック系のベースポリマーに、ナフトキノンジアジド系感光剤を含有させたポジ型のレジスト材料を例に挙げた。下層レジスト膜となるレジスト材料としては、この他に、光酸発生剤（ＰＡＧ（Photo Acid Generator））とポリビニルフェノール系ポリマーから構成される、化学増幅タイプのポジ型フォトレジスト材料を適用することもできる。図３６に、そのような化学増幅型のポジ型フォトレジスト材料の構造の一例を示す。このポジ型フォトレジスト材料では、ベースポリマーとして、エチルアセタール化したポリビニルフェノールが適用され、光酸発生剤として、トリフルオロメタンスルホン酸トリフェニルスルホニウムが適用されている。
【００５５】
また、このような化学増幅型のポジ型フォトレジスト材料を用いた場合において、露光光が照射された部分の反応を図３７に示す。図３７に示すように、露光光が照射されたポジ型フォトレジスト材料の部分では、光酸発生剤が光分解して酸（プロトン）が発生する。発生した酸は触媒となってベースポリマーのアセタール基を脱離させ、アルカリ現像液に可溶になる。
【００５６】
下層レジスト膜となるレジスト材料のベースポリマーには、上記のノボラック系ポリマーあるいはポリビニルフェノール系ポリマーのようなベンゼン骨格を含むポリマーの他に、ナフタレン骨格、アントラセン骨格、フルオレン骨格、ピレン骨格等を含むポリマーも材料候補として挙げられ、これらのレジスト材料は、下層レジスト膜としてさらに高いエッチング耐性を持たせるのに有利である。
【００５７】
光酸発生剤としては、スルホニウム塩あるいはヨードニウム塩がもっと効果的であるが、これらの他には、イミドスルホネート類、ジアゾメタン類あるいは有機ハロゲン化物等を用いてもよい。
【００５８】
なお、下層レジスト膜となるレジスト材料としては、感光性とアルカリ現像液への溶解性を備えるとともに、高温ベーク処理、ＤＵＶキュア、電子線キュアあるいはアルゴン等のイオン注入によるキュア処理等によって硬化される特性を有するものであれば、上述したレジスト材料に限られない。また、レジスト材料に架橋剤が含まれていてもよい。
【００５９】
（中間層レジスト材料について）
中間層レジスト膜には、上層レジスト膜および下層レジスト膜に対してエッチング選択比をもたせるために、高濃度のシリコン（Ｓｉ）原子を含有するポリマーが用いられる。また、この中間層レジスト膜と、その上に塗布する上層レジスト（材料）膜とがインターミキシングしないように、ポリマーを架橋させて上層レジスト膜となるレジスト材料の溶媒に中間層レジスト膜が溶けないようにする必要がある。レジスト材料としては、さらに、感光性とポジ型の現像特性を有する必要がある。
【００６０】
上述した半導体装置の製造方法では、シリコン（Ｓｉ）原子を含有するポリマーとしてシロキサンポリマーを骨格とするポリマーと光酸発生剤を含む感光性のポジ型レジスト材料を例に挙げた。中間層レジストのポリマーとしては、この他に、図３８に示すように、アクリルポリマー等の骨格にシリコン（Ｓｉ）原子を含有した基を含み、かつ、酸分解性あるいはアルカリ可溶性、光学特性、密着性、ガラス転移温度等を調整する側鎖を導入したシリコン側鎖型ポリマーを適用することもできる。
【００６１】
また、光酸発生剤としては、スルホニウム塩およびヨードニウム塩が最も効果的あるが、これらの他に、イミドスルホネート類、ジアゾメタン類あるいは有機ハロゲン化物等を適用してもよい。露光光が照射されることによって、光酸発生剤が光分解して酸が発生する。発生した酸は触媒となってベースポリマーの酸分解基を分解し、アルカリ現像液に可溶になる。
【００６２】
中間層レジスト膜となるレジスト材料としては、感光性とアルカリ現像液への溶解性を備えるとともに、高温ベーク処理、ＤＵＶキュア、電子線キュアあるいはアルゴン等のイオン注入によるキュア処理等によって硬化される特性を有するものであれば、上述したレジスト材料に限られない。また、レジスト材料に架橋剤が含まれていてもよい。
【００６３】
（上層レジスト材料について）
上述した半導体装置の製造方法では、上層レジスト膜となるレジスト材料として、ポジ型レジスト材料を例に挙げて、周辺露光処理を施す場合について説明した。上層レジスト膜となるレジスト材料としては、ポジ型レジスト材料に限られず、ネガ型レジスト材料を適用してもよい。この場合には、半導体基板の外周領域に位置する上層レジスト（材料）膜の部分に露光光を照射させないようにし、その外周領域に位置する上層レジスト（材料）膜の部分を現像処理によって除去すればよい。
【００６４】
実施の形態２
ここでは、多層レジストプロセスを適用したより具体的な半導体装置の製造方法の一例について説明する。まず、図３９に示すように、半導体基板１の表面に熱酸化処理を施すことにより、絶縁膜１９が形成される。その絶縁膜１９上に、たとえば、ポリシリコン膜およびその金属シリサイド膜等を含む導電膜２０が形成される。
【００６５】
次に、ゲート電極をパターニングするための写真製版処理として、三層レジストプロセスが適用される。すなわち、図１〜図２１に示す一連の三層レジストプロセスと同様のプロセスが適用されて、図４０に示すように、下層レジスト膜２１、中間層レジスト膜２２および上層レジスト膜２３が形成される。半導体基板１におけるチップ形成領域ＣＲでは、ゲート電極をパターニングするための上層レジスト膜２３のレジストパターン２３ａが形成される。一方、半導体基板１における外周部ＰＲでは、ハンプのない中間層レジスト膜２２と下層レジスト膜２１が露出している。
【００６６】
次に、上層レジスト膜２３のレジストパターン２３ａをマスクとして、中間層レジスト膜２２にエッチングを施すことにより、レジストパターン２３ａが中間層レジスト膜２２にレジストパターン２２ａとして転写され、さらに、中間層レジスト膜２２のレジストパターン２２ａをマスクとして下層レジスト膜２１にエッチングを施すことにより、レジストパターン２３ａが下層レジスト膜２１にレジストパターン２１ａとして転写される。
【００６７】
こうして、図４１に示すように、ゲート電極をパターニングするための下層レジスト膜、中間層レジスト膜および上層レジスト膜によるレジストパターン２３ａ，２２ａ，２１ａが形成される。なお、図４１では、上層レジスト膜２３のレジストパターン２３ａまで残された状態が示されているが、少なくとも、下層レジスト膜２１のレジストパターン２１ａが残されていればよい。
【００６８】
次に、レジストパターン２３ａ，２２ａ，２１ａをマスクとして、導電膜２０にエッチングを施すことにより、図４２に示すように、ゲート電極２０ａが形成される。次に、そのゲート電極２０ａをマスクとして、半導体基板１に、たとえばｎ型の不純物を低いドーズ量をもって注入することにより、ｎ型低濃度不純物領域２４ａが形成される（図４３参照）。次に、ゲート電極２０ａを覆うように、絶縁膜（図示せず）が形成される。その絶縁膜に異方性エッチングを施すことにより、ゲート電極２０ａの側壁にサイドウォール絶縁膜２５が形成される（図４３参照）。
【００６９】
次に、ゲート電極２０ａおよびサイドウォール絶縁膜２５をマスクとして、ｎ型の不純物を高いドーズ量をもって注入することにより、ｎ型高濃度不純物領域２４ｂが形成される。こうして、図４３に示すように、半導体基板１の表面上にゲート絶縁膜１９ａを介在させて形成されたゲート電極２０ａ、ｎ型低濃度不純物領域２４ａおよびｎ型高濃度不純物領域２４ｂを含むＭＯＳ（Metal Oxide Semiconductor）トランジスタが形成される。次に、ゲート電極２０ａ等を覆うように半導体基板１上に、たとえば、シリコン酸化膜等の層間絶縁膜２６が形成される（図４４参照）。
【００７０】
次に、その層間絶縁膜２６にコンタクトホールを形成するための写真製版処理として、三層レジストプロセスが適用される。すなわち、図１〜図２１に示す一連の三層レジストプロセスと同様のプロセスが適用されて、図４４に示すように、下層レジスト膜２７、中間層レジスト膜２８および上層レジスト膜２９が形成される。半導体基板１におけるチップ形成領域ＣＲでは、コンタクトホールを形成するための上層レジスト膜２９のレジストパターン２９ａが形成される。一方、半導体基板１における外周部ＰＲでは、ハンプのない中間層レジスト膜２８と下層レジスト膜２７が露出している。
【００７１】
次に、上層レジスト膜２９のレジストパターン２９ａを、中間層レジスト膜２８および下層レジスト膜２７に転写し、コンタクトホールを形成するためのレジストパターン（図示せず）が形成される。そのレジストパターンをマスクとして、層間絶縁膜２６に異方性エッチングを施すことにより、図４５に示すように、ｎ型高濃度不純物領域２４ｂの表面を露出するコンタクトホール３０が形成される。その後、レジストパターンが除去される。次に、図４６に示すように、コンタクトホール内を充填するように、層間絶縁膜２６上にバリアメタル等を含む所定の導電膜３１が形成される。
【００７２】
次に、その導電膜３１をパターニングするための写真製版処理として、三層レジストプロセスが適用される。すなわち、図１〜図２１に示す一連の三層レジストプロセスと同様のプロセスが適用されて、図４７に示すように、下層レジスト膜３２、中間層レジスト膜３３および上層レジスト膜３４が形成される。半導体基板１におけるチップ形成領域ＣＲでは、導電膜３１をパターニングするための上層レジスト膜３４のレジストパターン３４ａが形成される。一方、半導体基板１における外周部ＰＲでは、ハンプのない中間層レジスト膜３３と下層レジスト膜３２が露出している。
【００７３】
上層レジスト膜３４のレジストパターン３４ａを、中間層レジスト膜３３および下層レジスト膜３２に転写し、導電膜をパターニングするためのレジストパターン（図示せず）が形成される。そのレジストパターンをマスクとして、導電膜３１に異方性エッチングを施すことにより、図４８に示すように、ｎ型高濃度不純物領域２４ｂに電気的に接続される配線３１ａが形成される。その後、下層レジスト膜３２等が除去される。こうして、トランジスタを備えた半導体装置の主要部分が形成される。
【００７４】
上述した、写真製版処理として三層レジストプロセスを適用した半導体装置の製造方法では、周辺露光処理を施すことにより、半導体基板におけるそれぞれ所定の外周領域に位置する下層レジスト（材料）膜の部分と中間層レジスト（材料）膜の部分とを現像液に可溶とし、その部分を現像液に溶解させてこれを除去することで、ハンプのない下層レジスト膜と中間層レジスト膜とを形成することができる。これにより、導電膜２０、層間絶縁膜２６、導電膜３１等の被加工膜をパターニングした後の半導体基板１の外周部では、レジスト残渣あるいは被加工膜残渣が低減される。その結果、異物の発生による半導体装置の歩留まりの低下を抑制することができるとともに、膜剥がれによる半導体装置の信頼性劣化も抑制することができる。
【００７５】
なお、上述した三層レジストプロセスは、実施の形態１あるいは実施の形態２において説明した工程に限られず、写真製版処理が行われる工程に広く適用することが可能である。また、写真製版処理としては、三層レジストプロセスに限られず、感光性レジストに転写されたレジストパターンを、被加工膜のエッチングとの関係でエッチング耐性を有し、そして、感光性を有するレジスト膜に転写するプロセスであれば、二層レジストプロセスあるいは四層以上のレジストプロセスにも適用が可能である。
【００７６】
今回開示された実施の形態は例示であってこれに制限されるものではない。本発明は上記で説明した範囲ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【００７７】
本発明は、多層レジストプロセスを適用した半導体装置の製造方法等に有効に利用される。
【符号の説明】
【００７８】
１ 半導体基板、２ 被加工膜、３ 下層レジスト材料膜、３ｂ 下層レジスト膜、４ 中間層レジスト材料膜、４ｂ 中間層レジスト膜、５ 上層レジスト材料膜、５ｂ 上層レジスト膜、１９ 絶縁膜、１９ａ ゲート絶縁膜、２０ 導電膜、２０ａ ゲート電極、２１ 下層レジスト膜、２１ａ レジストパターン、２２ 中間層レジスト膜、２２ａ レジストパターン、２３ 上層レジスト膜、２３ａ レジストパターン、２４ａ ｎ型低濃度不純物領域、２４ｂ ｎ型高濃度不純物領域、２５ サイドウォール絶縁膜、２６ 層間絶縁膜、２７ 下層レジスト膜、２８ 中間層レジスト膜、２９ 上層レジスト膜、２９ａ レジストパターン、３０ コンタクトホール、３１ 導電膜、３１ａ 導電膜、３２ 下層レジスト膜、３３ 中間層レジスト膜、３４ 上層レジスト膜、３４ａ レジストパターン、４１ ベースポリマー、４２ 架橋剤、４３ 架橋ポリマー、５４ 露光光、６１ 熱、６２ 現像液。
【特許請求の範囲】
【請求項１】
半導体基板の主表面上に、被加工膜を形成する工程と、
前記被加工膜を覆うように、第１レジスト材料を塗布する工程と、
前記被加工膜上に塗布された第１レジスト材料によって第１の膜を形成する工程と、
前記被加工膜を覆う前記第１の膜のうち、前記半導体基板の外縁に沿って延在する第１外周領域に位置する前記第１の膜の部分に第１周辺露光処理を施す工程と、
所定の現像液によって現像処理を施すことにより、前記第１周辺露光処理が施されていない前記第１外周領域の内側に位置する前記第１の膜の部分を残して、前記第１周辺露光処理が施された前記第１外周領域に位置する前記第１の膜の部分を除去する工程と、
前記第１の膜を覆うように、少なくとも第２レジスト材料を塗布することにより、前記第１の膜上に、前記第２レジスト材料による第２の膜を形成する工程と、
前記第２の膜に、所定の写真製版処理を施すことにより、所定のパターンを形成する工程と、
前記第２の膜の前記所定のパターンによって覆われずに露出した前記第１の膜の部分を除去することにより、前記第１の膜に、前記所定のパターンに対応した前記第１の膜のパターンを形成する工程と、
前記第１の膜の前記パターンによって覆われずに露出した前記被加工膜の部分を除去する工程と
を備えた、半導体装置の製造方法。
【請求項２】
前記第２の膜に前記所定のパターンを形成する工程は、
前記第２の膜のうち、前記半導体基板の外縁に沿って延在する第２外周領域に位置する前記第２の膜の部分に第２周辺露光処理を施す工程と、
前記現像処理を施すことにより、前記第２外周領域に位置する前記第２の膜の部分を除去する工程と
を含む、請求項１記載の半導体装置の製造方法。
【請求項３】
前記第２の膜に前記所定のパターンを形成する工程は、
前記第２の膜のうち、前記半導体基板の外縁に沿って延在する第２外周領域に位置する前記第２の膜の部分を除いて、前記第２外周領域の内側に位置する前記第２の膜の部分に露光光を照射する工程と、
前記現像処理を施すことにより、前記露光光が照射されていない前記第２外周領域に位置する前記第２の膜の部分を除去する工程と
を含む、請求項１記載の半導体装置の製造方法。
【請求項４】
前記第２の膜を形成する工程は、前記第２レジスト材料を塗布する前に、
前記第１の膜を覆うように、第３レジスト材料を塗布する工程と、
前記第１の膜を覆う前記第３レジスト材料のうち、前記半導体基板の外縁に沿って延在する第３外周領域に位置する前記第３レジスト材料の部分に第３周辺露光処理を施す工程と、
所定の現像液によって現像処理を施すことにより、前記第３周辺露光処理が施されていない前記第３外周領域の内側に位置する前記第３レジスト材料の部分を残して、前記第３周辺露光処理が施された前記第３外周領域に位置する前記第３レジスト材料の部分を除去する工程と
を含み、
前記第２の膜に前記所定のパターンを形成する工程は、
前記第２レジスト材料によって形成されるレジスト膜に、前記所定のパターンを形成する工程と、
前記レジスト膜に形成された前記所定のパターンによって覆われずに露出した、前記第３レジスト材料によって形成される他のレジスト膜の部分を除去することにより、前記所定のパターンに対応した前記他のレジスト膜のパターンを形成する工程と
を含み、
前記第１の膜の前記パターンを形成する工程は、少なくとも前記他のレジスト膜の前記パターンによって覆われずに露出した前記第１の膜の部分を除去する工程を含む、請求項１〜３のいずれかに記載の半導体装置の製造方法。
【請求項５】
請求項１〜４のいずれかに記載の半導体装置の製造方法によって形成された、半導体装置。
【請求項１】
半導体基板の主表面上に、被加工膜を形成する工程と、
前記被加工膜を覆うように、第１レジスト材料を塗布する工程と、
前記被加工膜上に塗布された第１レジスト材料によって第１の膜を形成する工程と、
前記被加工膜を覆う前記第１の膜のうち、前記半導体基板の外縁に沿って延在する第１外周領域に位置する前記第１の膜の部分に第１周辺露光処理を施す工程と、
所定の現像液によって現像処理を施すことにより、前記第１周辺露光処理が施されていない前記第１外周領域の内側に位置する前記第１の膜の部分を残して、前記第１周辺露光処理が施された前記第１外周領域に位置する前記第１の膜の部分を除去する工程と、
前記第１の膜を覆うように、少なくとも第２レジスト材料を塗布することにより、前記第１の膜上に、前記第２レジスト材料による第２の膜を形成する工程と、
前記第２の膜に、所定の写真製版処理を施すことにより、所定のパターンを形成する工程と、
前記第２の膜の前記所定のパターンによって覆われずに露出した前記第１の膜の部分を除去することにより、前記第１の膜に、前記所定のパターンに対応した前記第１の膜のパターンを形成する工程と、
前記第１の膜の前記パターンによって覆われずに露出した前記被加工膜の部分を除去する工程と
を備えた、半導体装置の製造方法。
【請求項２】
前記第２の膜に前記所定のパターンを形成する工程は、
前記第２の膜のうち、前記半導体基板の外縁に沿って延在する第２外周領域に位置する前記第２の膜の部分に第２周辺露光処理を施す工程と、
前記現像処理を施すことにより、前記第２外周領域に位置する前記第２の膜の部分を除去する工程と
を含む、請求項１記載の半導体装置の製造方法。
【請求項３】
前記第２の膜に前記所定のパターンを形成する工程は、
前記第２の膜のうち、前記半導体基板の外縁に沿って延在する第２外周領域に位置する前記第２の膜の部分を除いて、前記第２外周領域の内側に位置する前記第２の膜の部分に露光光を照射する工程と、
前記現像処理を施すことにより、前記露光光が照射されていない前記第２外周領域に位置する前記第２の膜の部分を除去する工程と
を含む、請求項１記載の半導体装置の製造方法。
【請求項４】
前記第２の膜を形成する工程は、前記第２レジスト材料を塗布する前に、
前記第１の膜を覆うように、第３レジスト材料を塗布する工程と、
前記第１の膜を覆う前記第３レジスト材料のうち、前記半導体基板の外縁に沿って延在する第３外周領域に位置する前記第３レジスト材料の部分に第３周辺露光処理を施す工程と、
所定の現像液によって現像処理を施すことにより、前記第３周辺露光処理が施されていない前記第３外周領域の内側に位置する前記第３レジスト材料の部分を残して、前記第３周辺露光処理が施された前記第３外周領域に位置する前記第３レジスト材料の部分を除去する工程と
を含み、
前記第２の膜に前記所定のパターンを形成する工程は、
前記第２レジスト材料によって形成されるレジスト膜に、前記所定のパターンを形成する工程と、
前記レジスト膜に形成された前記所定のパターンによって覆われずに露出した、前記第３レジスト材料によって形成される他のレジスト膜の部分を除去することにより、前記所定のパターンに対応した前記他のレジスト膜のパターンを形成する工程と
を含み、
前記第１の膜の前記パターンを形成する工程は、少なくとも前記他のレジスト膜の前記パターンによって覆われずに露出した前記第１の膜の部分を除去する工程を含む、請求項１〜３のいずれかに記載の半導体装置の製造方法。
【請求項５】
請求項１〜４のいずれかに記載の半導体装置の製造方法によって形成された、半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図３７】
【図３８】
【図３９】
【図４０】
【図４１】
【図４２】
【図４３】
【図４４】
【図４５】
【図４６】
【図４７】
【図４８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図３７】
【図３８】
【図３９】
【図４０】
【図４１】
【図４２】
【図４３】
【図４４】
【図４５】
【図４６】
【図４７】
【図４８】
【公開番号】特開２０１３−２１２０１（Ｐ２０１３−２１２０１Ａ）
【公開日】平成２５年１月３１日（２０１３．１．３１）
【国際特許分類】
【出願番号】特願２０１１−１５４４４３（Ｐ２０１１−１５４４４３）
【出願日】平成２３年７月１３日（２０１１．７．１３）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２５年１月３１日（２０１３．１．３１）
【国際特許分類】
【出願日】平成２３年７月１３日（２０１１．７．１３）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]