半導体装置の製造方法及び半導体装置、電子機器
【課題】空洞部の破壊を防ぐと共に、基板間の接続の信頼性を向上できるようにした半導体装置の製造方法及び半導体装置、電子機器を提供する。
【解決手段】第１の基板は、第１の面と第２の面とを有する第１の基材と、第１の基材の第１の面側に設けられた犠牲層と、第１の基材の第１の面と第２の面との間を貫通する貫通電極と、貫通電極と第１の基材との間に設けられた絶縁膜と、を有する。第２の基板は、第３の面を有する第２の基材と、第２の基材の第３の面側に設けられたバンプと、第２の基材の第３の面側に設けられ、バンプを囲む環状導電部と、を有する。第２の面と第３の面とを対向させた状態で、貫通電極とバンプとを接続すると共に、第１の基板の周縁部を環状導電部に埋入させる実装工程と、実装工程の後で、犠牲層をエッチングして第１の基材の第１の面側に空洞部を形成するエッチング工程と、を含む。
【解決手段】第１の基板は、第１の面と第２の面とを有する第１の基材と、第１の基材の第１の面側に設けられた犠牲層と、第１の基材の第１の面と第２の面との間を貫通する貫通電極と、貫通電極と第１の基材との間に設けられた絶縁膜と、を有する。第２の基板は、第３の面を有する第２の基材と、第２の基材の第３の面側に設けられたバンプと、第２の基材の第３の面側に設けられ、バンプを囲む環状導電部と、を有する。第２の面と第３の面とを対向させた状態で、貫通電極とバンプとを接続すると共に、第１の基板の周縁部を環状導電部に埋入させる実装工程と、実装工程の後で、犠牲層をエッチングして第１の基材の第１の面側に空洞部を形成するエッチング工程と、を含む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法及び半導体装置、電子機器に関する。
【背景技術】
【０００２】
従来技術として、例えば、特許文献１〜３に開示されたものがある。即ち、特許文献１には、犠牲層を除去することにより形成された空洞部の上方で支持部により支えられた構造の焦電型検出素子が開示されている。また、特許文献２には、シリコンの第１の面（集積回路形成面）と第２の面（裏面）との間を貫く貫通電極が開示されている。そして、特許文献３には、電子回路素子を基板に実装する際に、電子回路素子が有する外周封止用電極を、基板が有する封止用電極に接合することによって、外周封止用電極の内側に配置されているチップ電極を封止する技術が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−１５３８５１号公報
【特許文献２】特開２０１０−１７７２３７号公報
【特許文献３】特開２００４−２１４４６９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、特許文献１に開示されたような、空洞部の上方で支えられた構造の焦電型検出素子を他の基板に実装する場合、この焦電型素子に実装時の荷重が加えられると、その荷重によって空洞部が破壊されてしまう可能性がある。このような空洞部の破壊を防ぐ方法として、空洞部が形成される前に焦電型素子を基板に実装しておき、実装後に空洞部を形成する方法が考えられる。また、上記の実装に際しては、特許文献３に開示されているように、外周封止用電極と封止用電極とを接続することにより、それらの内側に位置するチップ電極を気密封止する方法が考えられる。
【０００５】
ここで、上記の焦電型検出素子が、特許文献２に開示されたような貫通電極を有する場合は、特許文献２の図３に記載されている下地層１４１（例えばシリコン酸化物（ＳｉＯ２）やシリコン窒化物（Ｓｉ３Ｎ４）等の絶縁性材料からなる）は外周封止用電極の外側に露出した構造となる。このため、犠牲層をエッチングして空洞部を形成する際に、この下地層もエッチングされてしまう可能性があった。下地層がエッチングされると、外周封止用電極と半導体基板との間に隙間が生じてエッチャント等が侵入する。その結果、上記の気密封止が破られて、焦電型素子と基板との接続の信頼性が低下してしまう可能性があった。
そこで、この発明はこのような事情に鑑みてなされたものであって、空洞部の破壊を防ぐと共に、基板間の接続の信頼性を向上できるようにした半導体装置の製造方法及び半導体装置、電子機器を提供することを目的の一つとする。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明の一態様に係る半導体装置の製造方法は、少なくとも一方が半導体素子を含む第１の基板及び第２の基板を互いに接続して半導体装置を製造する方法であって、前記第１の基板は、第１の面及び該第１の面の反対側の第２の面を有する第１の基材と、前記第１の基材の第１の面側に設けられた犠牲層と、前記第１の基材の前記第１の面と前記第２の面との間を貫通する貫通電極と、前記貫通電極と前記第１の基材との間に設けられた絶縁膜と、を有し、前記第２の基板は、第３の面を有する第２の基材と、前記第２の基材の前記第３の面側に設けられたバンプと、前記第２の基材の前記第３の面側に設けられ、前記バンプを囲む環状導電部と、を有し、前記第２の面と前記第３の面とを対向させた状態で、前記貫通電極と前記バンプとを接続すると共に、前記第１の基板の周縁部を前記環状導電部に埋入させる実装工程と、前記実装工程の後で、前記犠牲層をエッチングして前記第１の基材の前記第１の面側に空洞部を形成するエッチング工程と、を含むことを特徴とする。
このような製造方法であれば、エッチング工程の前に実装工程を行う。実装工程では空洞部は未形成であり、第１の基板に付加される荷重で空洞部が壊れることはない。このため、上記の空洞部を壊すことなく、第１の基板を第２の基板に実装することができる。
【０００７】
また、この実装工程では、第１の基板の周縁部を環状導電部に埋入することにより、絶縁膜を環状導電部で囲まれた領域内に封止する。絶縁膜が環状導電部の外側に露出しないようにすることができるので、エッチング工程で絶縁膜がエッチングされることを防ぐことができ、第１の基板と第２の基板との間に隙間が生じることを防ぐことができる。従って、この隙間を通って半導体装置内に水分等が侵入することを防ぐことができ、貫通電極等の腐食を防ぐことができる。これにより、第１の基板と第２の基板との接続の信頼性を高めることができる。
【０００８】
なお、本発明の「第１の基板」としては、例えば、後述する半導体チップ１０、又は、半導体チップ１１０が該当する。「第２の基板」としては、例えば、後述するベース基板５０が該当する。「第１の基材」としては例えば後述する基材１が該当し、「第１の面」としては例えば後述する表面１ａが該当し、「第２の面」としては例えば後述する裏面１ｂが該当する。また、「第２の基材」としては例えば後述する基材５１が該当し、「第３の面」としては例えば後述する表面５１ａが該当する。さらに、「絶縁膜」としては、例えば、後述するＴＳＶ絶縁膜２７が該当する。「環状導電部」としては、例えば、後述する環状バンプ７０が該当する。
【０００９】
また、上記の半導体装置の製造方法において、前記実装工程の前に、前記貫通電極の前記バンプと接続される側の面に凹部を形成する凹部形成工程、をさらに含み、前記実装工程では、前記凹部の内側に前記バンプの先端部を入れた状態で前記貫通電極と前記バンプとを接続することを特徴としてもよい。このような製造方法であれば、実装工程でのバンプの潰れを抑制することができる。これにより、バンプが潰れて水平方向に広がり、隣り合うバンプ同士が意図せず接触する（即ち、ショートする）可能性を低減することができる。
【００１０】
本発明の別の態様に係る半導体装置は、少なくとも一方が半導体素子を含む第１の基板及び第２の基板が互いに接続された半導体装置であって、前記第１の基板は、第１の面及び該第１の面の反対側の第２の面を有し、前記第１の面側に空洞部が設けられた第１の基材と、前記第１の基材の前記第１の面と前記第２の面との間を貫通する貫通電極と、前記貫通電極と前記第１の基材との間に設けられた絶縁膜と、を有し、前記第２の基板は、前記第２の面と対向する第３の面を有する第２の基材と、前記第２の基材の前記第３の面側に設けられ、前記貫通電極に接続されたバンプと、前記第２の基材の前記第３の面側に設けられ、前記バンプを囲む環状導電部と、を有し、前記第１の基板の周縁部が前記環状導電部に埋入していることを特徴とする。このような構成であれば、上記の製造方法により半導体装置を製造することができる。従って、空洞部が破壊されておらず、且つ、第１の基板と第２の基板とが信頼性高く接続された半導体装置を提供することができる。
【００１１】
また、上記の半導体装置において、前記第１の基板は、前記第１の基材の前記第１の面と前記第２の面との間であって、前記貫通電極よりも前記周縁部に近い位置を貫通する第２の貫通電極、をさらに有し、前記第２の貫通電極と前記第１の基材との間に絶縁膜が設けられており、前記第２の貫通電極と前記環状導電部とが接続されていることを特徴としてもよい。このような構成であれば、第２の基板の環状導電部を第１の基板と接続する端子として用いることができる。例えば、環状導電部が接地電位（グランド）に接続される場合は、この環状導電部を半導体素子と第２の基板とに共通のグランド端子として用いることができる。
【００１２】
また、上記の半導体装置において、前記第１の基板の前記第２の面と前記第２の基板の前記第３の面との間であって、前記環状導電部で囲まれる領域に設けられた樹脂、をさらに有することを特徴としてもよい。このような構成であれば、第１の基板と第２の基板とに樹脂を密着させることができる。樹脂と第１の基板との間に働く接着力と、樹脂と第２の基板との間に働く接着力とにより、第１の基板と第２の基板との接続強度をさらに高めることができる。これにより、第１の基板と第２の基板との接続の信頼性をさらに高めることができる。なお、本発明の「樹脂」としては、例えば、後述する封止樹脂８１が該当する。
本発明のさらに別の態様に係る電子機器は、上記の半導体装置を備えることを特徴とする。このような構成であれば、空洞部が破壊されておらず、且つ、第１の基板と第２の基板とが信頼性高く接続された半導体装置を備えた電子機器を提供することができる。
【図面の簡単な説明】
【００１３】
【図１】第１実施形態に係る半導体装置１００の製造方法を示す図。
【図２】バンプ６０及び環状バンプ７０の形状等の一例を示す図。
【図３】半導体チップ１０と環状バンプ７０との位置関係の一例を示す図。
【図４】半導体装置１００の第１変形例を示す図。
【図５】半導体装置１００の第２変形例を示す図。
【図６】半導体装置１００の第３変形例を示す図。
【図７】第２実施形態に係る半導体装置２００の製造方法を示す図。
【図８】第２の貫通電極２０ｂと環状バンプ７０との位置関係の一例を示す図。
【図９】半導体装置２００の第１変形例を示す図。
【図１０】半導体装置２００の第２変形例を示す図。
【図１１】半導体装置２００の第３変形例を示す図。
【発明を実施するための形態】
【００１４】
以下、本発明の実施の形態について図面を参照しながら説明する。なお、以下に説明する各図において、同一の構成を有する部分には同一の符号を付し、その重複する説明は省略する。
（１）第１実施形態
（１．１）製造方法及び構成
図１（ａ）〜（ｃ）は、本発明の第１実施形態に係る半導体装置１００の製造方法を示す断面図である。図１（ａ）に示すように、まず始めに、半導体チップ１０と、ベース基板５０とを用意する。
【００１５】
半導体チップ１０は、例えばシリコン等からなる基材１と、この基材１の表面１ａの側に形成された第１の絶縁層３と、第１の絶縁層３上に形成された電極５と、電極５を覆うように形成された第２の絶縁層７と、第２の絶縁層７上に形成された第３の絶縁層９と、第３の絶縁層９に埋め込まれた犠牲層１１と、この犠牲層１１の一部を覆うように第３の絶縁層９上に設けられた素子１３と、素子１３と電極５とを接続するプラグ電極１５と、を備える。第１の絶縁層３、第２の絶縁層７、第３の絶縁層９は、例えばシリコン酸化膜（ＳｉＯ２）又はシリコン窒化膜（Ｓｉ３Ｎ４）からなる。電極５は、例えば、窒化チタン（ＴｉＮ）からなる。犠牲層１１は、例えばシリコン酸化膜からなる。素子１３は、例えば赤外線を検出可能な焦電センサーである。プラグ電極１５は、例えばタングステン（Ｗ）からなる。
【００１６】
なお、図示しないが、第３の絶縁層９の表面と、第２の絶縁層７と犠牲層１１との間、及び、第３の絶縁層９と犠牲層１１との間には、エッチング防止膜が設けられていてもよい。また、第１の絶縁層３と、第２の絶縁層７及び、第３の絶縁層９の側面にもエッチング防止膜が設けられていてもよい。このエッチング防止膜は、後述の空洞部を形成するために犠牲層１１をエッチングする工程において、第２の絶縁層７と第３の絶縁層９がエッチングされることを防止するための膜である。エッチング防止膜としては、例えば、シリコン酸化膜からなる犠牲層１１をエッチングするときに用いられるフッ化水素（ＨＦ）に対して、耐食性のある材質（例えば、シリコン窒化膜、アルミニウム、タングステン等）の膜である。
【００１７】
また、この半導体チップ１０は、貫通電極（ＴＳＶ：Ｔｈｒｏｕｇｈ Ｓｉ Ｖｉａ）２０と、この貫通電極２０と基材１との間に設けられたＴＳＶ絶縁膜２７と、を備える。図１（ａ）に示すように、基材１には、その表面１ａと裏面１ｂとの間を貫通する貫通孔２１が設けられている。貫通電極２０は、この貫通孔２１内にＴＳＶ絶縁膜２７を介して設けられている。即ち、ＴＳＶ絶縁膜２７は、貫通孔２１の内側面から基材１の裏面１ｂにかけて設けられている。ＴＳＶ絶縁膜２７は、例えばシリコン酸化膜である。
【００１８】
貫通電極２０は、例えば、スパッタリングで形成されたシード層２３と、電解めっき法で形成された電極本体２４と、電極本体２４のベース基板５０と接続される側の面（例えば、下面）に設けられたろう材２５と、を有する。シード層２３及び電極本体２４は例えば銅（Ｃｕ）であり、ろう材２５は例えばスズと銀との合金（Ｓｎ−Ａｇ）である。このような構成の貫通電極２０は、第１の絶縁層３を貫いて電極５に接続されている。
【００１９】
一方、ベース基板５０は、例えばシリコン等からなる基材５１と、この基材５１の表面５１ａの側に形成された絶縁層５３と、この絶縁層５３上に形成された第１の電極５５及び第２の電極５７と、これら第１の電極５５及び第２の電極５７を覆うように絶縁層５３上に形成されたパシベーション膜５９と、このパシベーション膜５９上に形成されたバンプ６０及び環状バンプ７０と、を備える。図１（ａ）に示すように、パシベーション膜５９には、第１の電極５５又は第２の電極５７を底面とする開口部が設けられている。この開口部を介して、バンプ６０は電極５５に接続され、環状バンプ７０は電極５７に接続されている。
【００２０】
図２は、バンプ６０及び環状バンプ７０の各形状と、これらの位置関係の一例を示す平面図である。図２に示すように、バンプ６０の平面視による形状（以下、平面形状）は例えば円形である。また、環状バンプ７０の平面形状は例えば矩形枠である。環状バンプ７０はバンプ６０を平面視で囲むように配置されている（即ち、バンプ６０は環状バンプ７０で囲まれた領域に配置されている。）。
【００２１】
図１（ａ）に戻って、絶縁層５３は、例えばシリコン酸化膜からなる。第１の電極５５と第２の電極５７は、例えばアルミニウム（Ａｌ）からなる。バンプ６０及び環状バンプ７０は、例えば金（Ａｕ）からなる。パシベーション膜５９は、例えばポリイミドからなる。また、図１（ａ）において、バンプ６０及び環状バンプ７０のパシベーション膜５９からの高さをｈとしたとき、ｈは例えば１０〜２５μｍである。なお、図示しないが、第１の電極５５とバンプ６０との間、及び第２の電極５７と環状バンプ７０との間には、それぞれ、チタン（Ｔｉ）、タングステン（Ｗ）、プラチナ（Ｐｔ）、銅（Ｃｕ）又はクロム（Ｃｒ）等の中間層が設けられていてもよい。
【００２２】
次に、用意した半導体チップ１０とベース基板５０とを重ね合わせて接合する。即ち、半導体チップ１０をベース基板５０に実装する（実装工程）。ここでは、図１（ａ）の矢印で示すように、半導体チップ１０の裏面１ｂの側とベース基板５０の表面５１ａの側とを対向させる。そして、この状態で半導体チップ１０をベース基板５０に相対的に押圧して、半導体チップ１０をベース基板５０に接合する。
【００２３】
これにより、図１（ｂ）に示すように、貫通電極２０とバンプ６０とを接続すると共に、半導体チップ１０の周縁部（側面を含む）１ｃを環状バンプ７０に埋入させる。なお、この実装工程では、バンプ６０は貫通電極２０と接合することにより押し潰される。押し潰された後のバンプ６０のパシベーション膜５９からの高さをｈ´としたとき、ｈ＞ｈ´である。ｈ´は例えば５〜１５μｍである。
図３は、半導体チップ１０をベース基板５０に実装した後の、半導体チップ１０と環状バンプ７０との位置関係の一例を示す平面図である。図３に示すように、犠牲層１１のエッチング工程では、半導体チップ１０の周縁部１ｃは全周に亘って環状バンプ７０に埋設されている。
【００２４】
次に、実装工程の後で、犠牲層１１をエッチングして除去する（エッチング工程）。このエッチング工程では、図１（ｂ）及び図３に示したように、犠牲層１１の一部が素子１３の下から露出している。このため、半導体チップ１０をベース基板５０と共に、ＨＦ溶液に浸漬する（又は、ＨＦべ―パー雰囲気に晒す）ことによって、シリコン酸化膜からなる犠牲層１１をエッチングして除去することができる。これにより、図１（ｃ）に示すように、半導体チップ１０に空洞部３１が形成される。以上の工程を経て、半導体チップ１０とベース基板５０とが接続され、空洞部３１の上方に素子１３を有する構造の半導体装置１００が完成する。
【００２５】
完成後の半導体装置１００は、下記の構成を有する。即ち、図１（ｃ）に示すように、半導体装置１００は、半導体チップ１０とベース基板５０とを備える。半導体チップ１０は、表面１ａ側に空洞部３１が設けられた基材１と、この基材１の表面１ａと裏面１ｂとの間を貫通する貫通電極２０と、貫通電極２０と基材１との間に設けられたＴＳＶ絶縁膜２７と、を有する。ベース基板５０は、基材５１と、この基材５１の表面５１ａ側に設けられたバンプ６０と、表面５１側に設けられ、バンプ６０を囲む環状バンプ７０と、を有する。そして、半導体チップ１０の裏面１ｂとベース基板５０の表面５１ａとが対向した状態で、貫通電極２０とバンプ６０とが接続されると共に、半導体チップ１０の周縁部１ｃが環状バンプ７０に埋入している。ここで、「半導体チップ１０の周縁部１ｃが環状バンプ７０に埋入している」とは、半導体チップ１０の表面１ａ及び裏面１ｂを接続する側面と裏面１ｂとで形成される角部とが、環状バンプ７０に覆われている状態のことである。
【００２６】
なお、図示しないが、ベース基板５０には、第１の電極５５又は第２の電極５７等の配線の他に、例えば、半導体チップ１０を制御する制御回路等が形成されていてもよい。この図示しない制御回路は、実装工程の前に、ＣＭＯＳプロセスでベース基板５０に形成することが可能である。このように、制御回路がベース基板５０に形成されている場合は、例えば、この制御回路と素子１３との間で貫通電極２０（第２実施形態では、第１の貫通電極２０ａ）を経由して、信号の送受が行われる。
【００２７】
（１．２）第１実施形態の効果
本発明の第１実施形態によれば、エッチング工程の前に実装工程を行う。実装工程では空洞部３１は未形成であり、半導体チップ１０に付加される荷重で空洞部３１が壊れることはない。このため、素子１３の下方に形成される空洞部３１を壊すことなく、半導体チップ１０をベース基板５０に実装することができる。
【００２８】
また、この実装工程では、半導体チップ１０の周縁部１ｃを環状バンプ７０に埋入させる。これにより、ＴＳＶ絶縁膜２７を環状バンプ７０で囲まれた領域内に封止する。ＴＳＶ絶縁膜２７が環状バンプ７０の外側に露出しないようにすることができるので、エッチング工程でＴＳＶ絶縁膜２７がエッチングされることを防ぐことができ、半導体チップ１０とベース基板５０との間に隙間が生じることを防ぐことができる。この隙間を通って半導体装置内に水分等が侵入することを防ぐことができるため、貫通電極２０等の腐食を防ぐことができる。従って、半導体チップ１０とベース基板５０との接続の信頼性を高めることができる。次に、第１実施形態の変形例を示す。
【００２９】
（１．３）第１変形例
図４は、半導体装置１００の第１変形例を示す断面図である。図４に示すように、半導体装置１００は、半導体チップ１０とベース基板５０との間であって、環状バンプ７０で囲まれた領域内に封止樹脂８１を有していてもよい。封止樹脂８１としては、例えば、熱硬化性のエポキシ系樹脂、ポリイミド系樹脂、アクリル系樹脂などが挙げられる。このような構成であれば、半導体チップ１０とベース基板５０とに封止樹脂８１を密着させることができる。封止樹脂８１と半導体チップ１０との間に働く接着力と、封止樹脂８１とベース基板５０との間に働く接着力とにより、半導体チップ１０とベース基板５０との接続強度をさらに高めることができる。これにより、半導体チップ１０とベース基板５０との接続の信頼性をさらに高めることができる。
【００３０】
なお、上記の封止樹脂８１は、例えば実装工程の前に、ベース基板５０の環状バンプ７０で囲まれた領域に塗布する。そして、封止樹脂８１を塗布した後で半導体チップ１０をベース基板５０に実装する。これにより、半導体チップ１０とベース基板５０との間であって、環状バンプ７０で囲まれた領域に封止樹脂８１を封入することができる。この封止樹脂８１が熱硬化性の場合は、例えば、実装時の熱で封止樹脂８１を硬化させることができる。
【００３１】
（１．４）第２の変形例
図５は、半導体装置１００の第２変形例を示す断面図である。図５に示すように、半導体装置１００は、環状バンプ７０の半導体チップ１０から露出している領域７１上に、半導体チップ１０の側面を覆う絶縁性の樹脂８３を有していてもよい。この樹脂８３は、例えば、図１（ｂ）の段階で上記の領域７１上に塗布しておく。即ち、半導体チップ１０の周縁部１ｃを環状バンプ７０に埋設した後で樹脂８３を塗布しておく。そして、樹脂８３を塗布した後で、犠牲層１１をエッチングする。樹脂８３としては、例えば、熱硬化性又は紫外線硬化性のエポキシ系樹脂、ポリイミド系樹脂、アクリル系樹脂などが挙げられる。
【００３２】
このような構成であれば、犠牲層１１をエッチングする際に、半導体チップ１０と環状バンプ７０との接触界面にエッチャントが直接触れることを防ぐことができる。エッチャントが接触界面に沿ってＴＳＶ絶縁膜２７まで到達する可能性をさらに低減することができるので、半導体チップ１０とベース基板５０との接続の信頼性をさらに高めることができる。
【００３３】
（１．５）第３の変形例
図６は、半導体装置１００の第３の変形例を示す断面図である。図６に示すように、半導体装置１００の製造工程では、貫通電極２０のバンプ６０と接続される側の面に凹部２９を形成してもよい（凹部形成工程）。この凹部２９は、貫通電極２０を形成する際のめっき処理時間を、凹部２９を有さない場合（例えば、図１（ａ）の場合）よりも短めに調整することで、形成することができる。また、ろう材２５は、貫通電極２０に凹部２９を形成した後で、その凹部２９の底面及び内側面を覆うように形成する。そして、実装工程では、バンプ６０の先端部６１を凹部２９の内側まで入れて、貫通電極２０とバンプ６０とを接続する。このような製造方法であれば、バンプ６０の潰れを抑制することができる。これにより、バンプ６０が潰れて水平方向に広がり、隣り合うバンプ６０同士が意図せず接触する（即ち、ショートする）可能性を低減することができる。
【００３４】
（２）第２実施形態
上記の第１実施形態では、半導体チップ１０の周縁部１ｃを環状バンプ７０に埋め込んで、この環状バンプ７０で囲まれた領域を封止する場合について説明した。つまり、環状バンプ７０を封止材として用いる場合について説明した。しかしながら、本発明では、環状バンプ７０に電極としての機能を追加してもよい。第２実施形態では、このような形態について説明する。
【００３５】
（２．１）製造方法及び構成
図７（ａ）〜（ｃ）は、本発明の第２実施形態に係る半導体装置２００の製造方法を示す断面図である。図２（ａ）に示すように、まず始めに、半導体チップ１１０と、ベース基板５０とを用意する。
半導体チップ１１０は、例えば、基材１と、第１の絶縁層３と、第１の絶縁層３上に形成された第１の電極５ａ及び第２の電極５ｂと、第１の電極５ａ及び第２の電極５ｂを覆うように形成された第２の絶縁層７と、第３の絶縁層９と、犠牲層１１と、素子１３と、を備える。第１の電極５ａ及び第２の電極５ｂの材質は、例えば、第１実施形態で説明した電極５と同じである。
【００３６】
また、この半導体チップ１１０は、第１の貫通電極２０ａと、第２の貫通電極２０ｂと、ＴＳＶ絶縁膜２７と、プラグ電極１５と、を備える。ここで、基材１の表面１ａと裏面１ｂとの間には、当該間を貫通する第１の貫通孔２１ａと第２の貫通孔２１ｂとが設けられている。第２の貫通孔２１ｂは、第１の貫通孔２１ａよりも周縁部１ｃに近い位置に設けられている。第１の貫通電極２０ａはＴＳＶ絶縁膜２７を介して第１の貫通孔２１ａ内に設けられており、第２の貫通電極２０ｂはＴＳＶ絶縁膜２７を介して第２の貫通孔２１ｂ内に設けられている。第１の貫通電極２０ａと第２の貫通電極２０ｂの各構造及び各材質は、第１実施形態で説明した貫通電極２０と同じである。
なお、第２の貫通電極２０ｂに接続する第２の電極５ｂは、素子１３に接続するための電極ではなく、例えば、グランド電極（即ち、接地電位の電極）として用いられる。
【００３７】
次に、用意した半導体チップ１１０をベース基板５０に実装する（実装工程）。ここでは、図７（ａ）の矢印で示すように、半導体チップ１１０の裏面１ｂの側とベース基板５０の表面５１ａの側とを対向させる。そして、この状態で半導体チップ１１０をベース基板５０に相対的に押圧して、半導体チップ１１０をベース基板５０に接合する。これにより、図１（ｂ）に示すように、貫通電極２０ａとバンプ６０とを接続すると共に、半導体チップ１１０の周縁部（側面を含む）１ｃを環状バンプ７０に埋入させる。また同時に、貫通電極２０ｂを環状バンプ７０に接続する。
【００３８】
図８は、半導体チップ１１０をベース基板５０に実装した後の、第２の貫通電極２０ｂと環状バンプ７０との位置関係の一例を示す平面図である。図８に示すように、第２の貫通電極２０ｂの少なくとも一部は環状バンプ７０と平面視で重なるように配置されている。これにより、第２の貫通電極２０ｂと環状バンプ７０とが接続される。このため、環状バンプ７０を、例えば、半導体チップ１１０とベース基板５０とに共通のグランド電極とすることができる。
【００３９】
次に、ベース基板５０に実装された半導体チップ１１０の犠牲層１１をエッチングして除去する（エッチング工程）。エッチングの方法は第１実施形態と同じである。これにより、図７（ｃ）に示すように、半導体チップ１１０の表面１ａ側に空洞部３１が形成される。以上の工程を経て、半導体チップ１１０とベース基板５０とが接続され、空洞部３１の上方に素子１３を有する構造の半導体装置２００が完成する。
【００４０】
完成後の半導体装置２００は、下記の構成を有する。即ち、図７（ｃ）に示すように、半導体装置２００は、半導体チップ１１０とベース基板５０とを備える。半導体チップ１１１０は、基材１の表面１ａと裏面１ｂとの間を貫通する第１の貫通電極２０ａと、第１の貫通電極２０ａよりも周縁部１ｃに近い位置を貫通する第２の貫通電極２０ｂと、を有する。また、ＴＳＶ絶縁膜２７は、第１の貫通電極２０ａと基材１との間、及び、第２の貫通電極２０ｂと基材１との間にそれぞれ設けられている。そして、第１の貫通電極２０ａはバンプ６０に接続され、第２の貫通電極２０ｂは環状バンプ７０に接続されている。
【００４１】
（２．２）第２実施形態の効果
本発明の第２実施形態によれば、第１実施形態と同様の効果を奏する。
また、本発明の第２実施形態によれば、環状バンプ７０を半導体チップ１１０と接続する端子として用いることができる。例えば、環状バンプ７０が接地電位（グランド）に接続される場合は、この環状バンプ７０を半導体チップ１１０とベース基板５０とに共通のグランド端子として用いることができる。
【００４２】
（２．３）変形例
なお、この第２実施形態においても、第１実施形態で説明した第１〜第３の変形例と同様の態様を採ることができる。即ち、図９に示すように、半導体装置２００は、半導体チップ１１０とベース基板５０との間であって、環状バンプ７０で囲まれた領域内に封止樹脂８１を有していてもよい。これにより、半導体チップ１０とベース基板５０との接続の信頼性をさらに高めることができる。
【００４３】
また、図１０に示すように、半導体装置２００は、環状バンプ７０の半導体チップ１１０から露出している領域７１上から半導体チップ１１０の側面を覆う絶縁性の樹脂８３を有していてもよい。これにより、犠牲層１１をエッチングする際に、半導体チップ１１０と環状バンプ７０との接触界面にエッチャントが直接触れることを防ぐことができる。エッチャントが接触界面に沿ってＴＳＶ絶縁膜２７まで到達する可能性を低減することができるので、半導体チップ１１０とベース基板５０との接続の信頼性をさらに高めることができる。
【００４４】
さらに、図１１に示すように、半導体装置２００を製造する過程では、第１の貫通電極２０ａのバンプ６０と接続される側の面、及び、第２の貫通電極２０ｂの環状バンプ７０と接続される側の面にそれぞれ凹部２９を形成してもよい（凹部形成工程）。これらの凹部２９は、第１の貫通電極２０ａ及び第２の貫通電極２０ｂを同時に形成する際のめっき処理時間を、凹部を有さない場合（例えば、図７（ａ）の場合）よりも短めに調整することで、形成することができる。このような製造方法であれば、バンプ６０の潰れを抑制することができる。これにより、バンプ６０が潰れて水平方向に広がり、隣り合うバンプ６０同士が意図せず接触する可能性を低減することができる。
【００４５】
（３）電子機器、その他
本発明の実施形態に係る電子機器は、上記の半導体装置１００（又は、半導体装置２００）を含んだものである。この電子機器が備える半導体装置は、素子の下方に位置する空洞部が破壊されておらず、且つ、半導体チップとベース基板とが信頼性高く接続されている。従って、信頼性の高い電子機器を提供することができる。
【００４６】
なお、上記の各実施形態に係る半導体装置の製造方法及び半導体装置、並びに、電子機器は、例えば、赤外線を受光することにより人体の存在を検出する人感センサーや、人体の温度分布などを検出する温度センサー等を一例とする各種機器と、その製造方法に適用することができる。また、本発明は、いわゆるＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）プロセスを利用した半導体装置の製造方法と、この製造方法により形成される半導体装置にも適用することができる。
【符号の説明】
【００４７】
１ （半導体チップの）基材、１ａ、５１ａ 表面、１ｂ 裏面、１ｃ 周縁部（側面を含む）、３ 第１の絶縁層、５ 電極、５ａ 第１の電極、５ｂ 第２の電極、７ 第２の絶縁層、９ 第３の絶縁層、１０、１１０ 半導体チップ、１１ 犠牲層、１３ 素子、１５ プラグ電極、２０、２０ａ、２０ｂ 貫通電極、２１ 貫通孔、２３ シード層、２４ 電極本体、２５ ろう材、２７ ＴＳＶ絶縁膜、２９ 凹部、３１ 空洞部、５０ ベース基板、５１ （ベース基板の）基材、５１ａ 表面、５３ 絶縁層、５５ 第１の電極、５７ 第２の電極、５９ パシベーション膜、６０ バンプ、６１ 先端部、７０ 環状バンプ、７１ （環状バンプの半導体チップ１１から露出している）領域、８１ 封止樹脂、８３ 樹脂、１００、２００ 半導体装置
【技術分野】
【０００１】
本発明は、半導体装置の製造方法及び半導体装置、電子機器に関する。
【背景技術】
【０００２】
従来技術として、例えば、特許文献１〜３に開示されたものがある。即ち、特許文献１には、犠牲層を除去することにより形成された空洞部の上方で支持部により支えられた構造の焦電型検出素子が開示されている。また、特許文献２には、シリコンの第１の面（集積回路形成面）と第２の面（裏面）との間を貫く貫通電極が開示されている。そして、特許文献３には、電子回路素子を基板に実装する際に、電子回路素子が有する外周封止用電極を、基板が有する封止用電極に接合することによって、外周封止用電極の内側に配置されているチップ電極を封止する技術が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−１５３８５１号公報
【特許文献２】特開２０１０−１７７２３７号公報
【特許文献３】特開２００４−２１４４６９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、特許文献１に開示されたような、空洞部の上方で支えられた構造の焦電型検出素子を他の基板に実装する場合、この焦電型素子に実装時の荷重が加えられると、その荷重によって空洞部が破壊されてしまう可能性がある。このような空洞部の破壊を防ぐ方法として、空洞部が形成される前に焦電型素子を基板に実装しておき、実装後に空洞部を形成する方法が考えられる。また、上記の実装に際しては、特許文献３に開示されているように、外周封止用電極と封止用電極とを接続することにより、それらの内側に位置するチップ電極を気密封止する方法が考えられる。
【０００５】
ここで、上記の焦電型検出素子が、特許文献２に開示されたような貫通電極を有する場合は、特許文献２の図３に記載されている下地層１４１（例えばシリコン酸化物（ＳｉＯ２）やシリコン窒化物（Ｓｉ３Ｎ４）等の絶縁性材料からなる）は外周封止用電極の外側に露出した構造となる。このため、犠牲層をエッチングして空洞部を形成する際に、この下地層もエッチングされてしまう可能性があった。下地層がエッチングされると、外周封止用電極と半導体基板との間に隙間が生じてエッチャント等が侵入する。その結果、上記の気密封止が破られて、焦電型素子と基板との接続の信頼性が低下してしまう可能性があった。
そこで、この発明はこのような事情に鑑みてなされたものであって、空洞部の破壊を防ぐと共に、基板間の接続の信頼性を向上できるようにした半導体装置の製造方法及び半導体装置、電子機器を提供することを目的の一つとする。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明の一態様に係る半導体装置の製造方法は、少なくとも一方が半導体素子を含む第１の基板及び第２の基板を互いに接続して半導体装置を製造する方法であって、前記第１の基板は、第１の面及び該第１の面の反対側の第２の面を有する第１の基材と、前記第１の基材の第１の面側に設けられた犠牲層と、前記第１の基材の前記第１の面と前記第２の面との間を貫通する貫通電極と、前記貫通電極と前記第１の基材との間に設けられた絶縁膜と、を有し、前記第２の基板は、第３の面を有する第２の基材と、前記第２の基材の前記第３の面側に設けられたバンプと、前記第２の基材の前記第３の面側に設けられ、前記バンプを囲む環状導電部と、を有し、前記第２の面と前記第３の面とを対向させた状態で、前記貫通電極と前記バンプとを接続すると共に、前記第１の基板の周縁部を前記環状導電部に埋入させる実装工程と、前記実装工程の後で、前記犠牲層をエッチングして前記第１の基材の前記第１の面側に空洞部を形成するエッチング工程と、を含むことを特徴とする。
このような製造方法であれば、エッチング工程の前に実装工程を行う。実装工程では空洞部は未形成であり、第１の基板に付加される荷重で空洞部が壊れることはない。このため、上記の空洞部を壊すことなく、第１の基板を第２の基板に実装することができる。
【０００７】
また、この実装工程では、第１の基板の周縁部を環状導電部に埋入することにより、絶縁膜を環状導電部で囲まれた領域内に封止する。絶縁膜が環状導電部の外側に露出しないようにすることができるので、エッチング工程で絶縁膜がエッチングされることを防ぐことができ、第１の基板と第２の基板との間に隙間が生じることを防ぐことができる。従って、この隙間を通って半導体装置内に水分等が侵入することを防ぐことができ、貫通電極等の腐食を防ぐことができる。これにより、第１の基板と第２の基板との接続の信頼性を高めることができる。
【０００８】
なお、本発明の「第１の基板」としては、例えば、後述する半導体チップ１０、又は、半導体チップ１１０が該当する。「第２の基板」としては、例えば、後述するベース基板５０が該当する。「第１の基材」としては例えば後述する基材１が該当し、「第１の面」としては例えば後述する表面１ａが該当し、「第２の面」としては例えば後述する裏面１ｂが該当する。また、「第２の基材」としては例えば後述する基材５１が該当し、「第３の面」としては例えば後述する表面５１ａが該当する。さらに、「絶縁膜」としては、例えば、後述するＴＳＶ絶縁膜２７が該当する。「環状導電部」としては、例えば、後述する環状バンプ７０が該当する。
【０００９】
また、上記の半導体装置の製造方法において、前記実装工程の前に、前記貫通電極の前記バンプと接続される側の面に凹部を形成する凹部形成工程、をさらに含み、前記実装工程では、前記凹部の内側に前記バンプの先端部を入れた状態で前記貫通電極と前記バンプとを接続することを特徴としてもよい。このような製造方法であれば、実装工程でのバンプの潰れを抑制することができる。これにより、バンプが潰れて水平方向に広がり、隣り合うバンプ同士が意図せず接触する（即ち、ショートする）可能性を低減することができる。
【００１０】
本発明の別の態様に係る半導体装置は、少なくとも一方が半導体素子を含む第１の基板及び第２の基板が互いに接続された半導体装置であって、前記第１の基板は、第１の面及び該第１の面の反対側の第２の面を有し、前記第１の面側に空洞部が設けられた第１の基材と、前記第１の基材の前記第１の面と前記第２の面との間を貫通する貫通電極と、前記貫通電極と前記第１の基材との間に設けられた絶縁膜と、を有し、前記第２の基板は、前記第２の面と対向する第３の面を有する第２の基材と、前記第２の基材の前記第３の面側に設けられ、前記貫通電極に接続されたバンプと、前記第２の基材の前記第３の面側に設けられ、前記バンプを囲む環状導電部と、を有し、前記第１の基板の周縁部が前記環状導電部に埋入していることを特徴とする。このような構成であれば、上記の製造方法により半導体装置を製造することができる。従って、空洞部が破壊されておらず、且つ、第１の基板と第２の基板とが信頼性高く接続された半導体装置を提供することができる。
【００１１】
また、上記の半導体装置において、前記第１の基板は、前記第１の基材の前記第１の面と前記第２の面との間であって、前記貫通電極よりも前記周縁部に近い位置を貫通する第２の貫通電極、をさらに有し、前記第２の貫通電極と前記第１の基材との間に絶縁膜が設けられており、前記第２の貫通電極と前記環状導電部とが接続されていることを特徴としてもよい。このような構成であれば、第２の基板の環状導電部を第１の基板と接続する端子として用いることができる。例えば、環状導電部が接地電位（グランド）に接続される場合は、この環状導電部を半導体素子と第２の基板とに共通のグランド端子として用いることができる。
【００１２】
また、上記の半導体装置において、前記第１の基板の前記第２の面と前記第２の基板の前記第３の面との間であって、前記環状導電部で囲まれる領域に設けられた樹脂、をさらに有することを特徴としてもよい。このような構成であれば、第１の基板と第２の基板とに樹脂を密着させることができる。樹脂と第１の基板との間に働く接着力と、樹脂と第２の基板との間に働く接着力とにより、第１の基板と第２の基板との接続強度をさらに高めることができる。これにより、第１の基板と第２の基板との接続の信頼性をさらに高めることができる。なお、本発明の「樹脂」としては、例えば、後述する封止樹脂８１が該当する。
本発明のさらに別の態様に係る電子機器は、上記の半導体装置を備えることを特徴とする。このような構成であれば、空洞部が破壊されておらず、且つ、第１の基板と第２の基板とが信頼性高く接続された半導体装置を備えた電子機器を提供することができる。
【図面の簡単な説明】
【００１３】
【図１】第１実施形態に係る半導体装置１００の製造方法を示す図。
【図２】バンプ６０及び環状バンプ７０の形状等の一例を示す図。
【図３】半導体チップ１０と環状バンプ７０との位置関係の一例を示す図。
【図４】半導体装置１００の第１変形例を示す図。
【図５】半導体装置１００の第２変形例を示す図。
【図６】半導体装置１００の第３変形例を示す図。
【図７】第２実施形態に係る半導体装置２００の製造方法を示す図。
【図８】第２の貫通電極２０ｂと環状バンプ７０との位置関係の一例を示す図。
【図９】半導体装置２００の第１変形例を示す図。
【図１０】半導体装置２００の第２変形例を示す図。
【図１１】半導体装置２００の第３変形例を示す図。
【発明を実施するための形態】
【００１４】
以下、本発明の実施の形態について図面を参照しながら説明する。なお、以下に説明する各図において、同一の構成を有する部分には同一の符号を付し、その重複する説明は省略する。
（１）第１実施形態
（１．１）製造方法及び構成
図１（ａ）〜（ｃ）は、本発明の第１実施形態に係る半導体装置１００の製造方法を示す断面図である。図１（ａ）に示すように、まず始めに、半導体チップ１０と、ベース基板５０とを用意する。
【００１５】
半導体チップ１０は、例えばシリコン等からなる基材１と、この基材１の表面１ａの側に形成された第１の絶縁層３と、第１の絶縁層３上に形成された電極５と、電極５を覆うように形成された第２の絶縁層７と、第２の絶縁層７上に形成された第３の絶縁層９と、第３の絶縁層９に埋め込まれた犠牲層１１と、この犠牲層１１の一部を覆うように第３の絶縁層９上に設けられた素子１３と、素子１３と電極５とを接続するプラグ電極１５と、を備える。第１の絶縁層３、第２の絶縁層７、第３の絶縁層９は、例えばシリコン酸化膜（ＳｉＯ２）又はシリコン窒化膜（Ｓｉ３Ｎ４）からなる。電極５は、例えば、窒化チタン（ＴｉＮ）からなる。犠牲層１１は、例えばシリコン酸化膜からなる。素子１３は、例えば赤外線を検出可能な焦電センサーである。プラグ電極１５は、例えばタングステン（Ｗ）からなる。
【００１６】
なお、図示しないが、第３の絶縁層９の表面と、第２の絶縁層７と犠牲層１１との間、及び、第３の絶縁層９と犠牲層１１との間には、エッチング防止膜が設けられていてもよい。また、第１の絶縁層３と、第２の絶縁層７及び、第３の絶縁層９の側面にもエッチング防止膜が設けられていてもよい。このエッチング防止膜は、後述の空洞部を形成するために犠牲層１１をエッチングする工程において、第２の絶縁層７と第３の絶縁層９がエッチングされることを防止するための膜である。エッチング防止膜としては、例えば、シリコン酸化膜からなる犠牲層１１をエッチングするときに用いられるフッ化水素（ＨＦ）に対して、耐食性のある材質（例えば、シリコン窒化膜、アルミニウム、タングステン等）の膜である。
【００１７】
また、この半導体チップ１０は、貫通電極（ＴＳＶ：Ｔｈｒｏｕｇｈ Ｓｉ Ｖｉａ）２０と、この貫通電極２０と基材１との間に設けられたＴＳＶ絶縁膜２７と、を備える。図１（ａ）に示すように、基材１には、その表面１ａと裏面１ｂとの間を貫通する貫通孔２１が設けられている。貫通電極２０は、この貫通孔２１内にＴＳＶ絶縁膜２７を介して設けられている。即ち、ＴＳＶ絶縁膜２７は、貫通孔２１の内側面から基材１の裏面１ｂにかけて設けられている。ＴＳＶ絶縁膜２７は、例えばシリコン酸化膜である。
【００１８】
貫通電極２０は、例えば、スパッタリングで形成されたシード層２３と、電解めっき法で形成された電極本体２４と、電極本体２４のベース基板５０と接続される側の面（例えば、下面）に設けられたろう材２５と、を有する。シード層２３及び電極本体２４は例えば銅（Ｃｕ）であり、ろう材２５は例えばスズと銀との合金（Ｓｎ−Ａｇ）である。このような構成の貫通電極２０は、第１の絶縁層３を貫いて電極５に接続されている。
【００１９】
一方、ベース基板５０は、例えばシリコン等からなる基材５１と、この基材５１の表面５１ａの側に形成された絶縁層５３と、この絶縁層５３上に形成された第１の電極５５及び第２の電極５７と、これら第１の電極５５及び第２の電極５７を覆うように絶縁層５３上に形成されたパシベーション膜５９と、このパシベーション膜５９上に形成されたバンプ６０及び環状バンプ７０と、を備える。図１（ａ）に示すように、パシベーション膜５９には、第１の電極５５又は第２の電極５７を底面とする開口部が設けられている。この開口部を介して、バンプ６０は電極５５に接続され、環状バンプ７０は電極５７に接続されている。
【００２０】
図２は、バンプ６０及び環状バンプ７０の各形状と、これらの位置関係の一例を示す平面図である。図２に示すように、バンプ６０の平面視による形状（以下、平面形状）は例えば円形である。また、環状バンプ７０の平面形状は例えば矩形枠である。環状バンプ７０はバンプ６０を平面視で囲むように配置されている（即ち、バンプ６０は環状バンプ７０で囲まれた領域に配置されている。）。
【００２１】
図１（ａ）に戻って、絶縁層５３は、例えばシリコン酸化膜からなる。第１の電極５５と第２の電極５７は、例えばアルミニウム（Ａｌ）からなる。バンプ６０及び環状バンプ７０は、例えば金（Ａｕ）からなる。パシベーション膜５９は、例えばポリイミドからなる。また、図１（ａ）において、バンプ６０及び環状バンプ７０のパシベーション膜５９からの高さをｈとしたとき、ｈは例えば１０〜２５μｍである。なお、図示しないが、第１の電極５５とバンプ６０との間、及び第２の電極５７と環状バンプ７０との間には、それぞれ、チタン（Ｔｉ）、タングステン（Ｗ）、プラチナ（Ｐｔ）、銅（Ｃｕ）又はクロム（Ｃｒ）等の中間層が設けられていてもよい。
【００２２】
次に、用意した半導体チップ１０とベース基板５０とを重ね合わせて接合する。即ち、半導体チップ１０をベース基板５０に実装する（実装工程）。ここでは、図１（ａ）の矢印で示すように、半導体チップ１０の裏面１ｂの側とベース基板５０の表面５１ａの側とを対向させる。そして、この状態で半導体チップ１０をベース基板５０に相対的に押圧して、半導体チップ１０をベース基板５０に接合する。
【００２３】
これにより、図１（ｂ）に示すように、貫通電極２０とバンプ６０とを接続すると共に、半導体チップ１０の周縁部（側面を含む）１ｃを環状バンプ７０に埋入させる。なお、この実装工程では、バンプ６０は貫通電極２０と接合することにより押し潰される。押し潰された後のバンプ６０のパシベーション膜５９からの高さをｈ´としたとき、ｈ＞ｈ´である。ｈ´は例えば５〜１５μｍである。
図３は、半導体チップ１０をベース基板５０に実装した後の、半導体チップ１０と環状バンプ７０との位置関係の一例を示す平面図である。図３に示すように、犠牲層１１のエッチング工程では、半導体チップ１０の周縁部１ｃは全周に亘って環状バンプ７０に埋設されている。
【００２４】
次に、実装工程の後で、犠牲層１１をエッチングして除去する（エッチング工程）。このエッチング工程では、図１（ｂ）及び図３に示したように、犠牲層１１の一部が素子１３の下から露出している。このため、半導体チップ１０をベース基板５０と共に、ＨＦ溶液に浸漬する（又は、ＨＦべ―パー雰囲気に晒す）ことによって、シリコン酸化膜からなる犠牲層１１をエッチングして除去することができる。これにより、図１（ｃ）に示すように、半導体チップ１０に空洞部３１が形成される。以上の工程を経て、半導体チップ１０とベース基板５０とが接続され、空洞部３１の上方に素子１３を有する構造の半導体装置１００が完成する。
【００２５】
完成後の半導体装置１００は、下記の構成を有する。即ち、図１（ｃ）に示すように、半導体装置１００は、半導体チップ１０とベース基板５０とを備える。半導体チップ１０は、表面１ａ側に空洞部３１が設けられた基材１と、この基材１の表面１ａと裏面１ｂとの間を貫通する貫通電極２０と、貫通電極２０と基材１との間に設けられたＴＳＶ絶縁膜２７と、を有する。ベース基板５０は、基材５１と、この基材５１の表面５１ａ側に設けられたバンプ６０と、表面５１側に設けられ、バンプ６０を囲む環状バンプ７０と、を有する。そして、半導体チップ１０の裏面１ｂとベース基板５０の表面５１ａとが対向した状態で、貫通電極２０とバンプ６０とが接続されると共に、半導体チップ１０の周縁部１ｃが環状バンプ７０に埋入している。ここで、「半導体チップ１０の周縁部１ｃが環状バンプ７０に埋入している」とは、半導体チップ１０の表面１ａ及び裏面１ｂを接続する側面と裏面１ｂとで形成される角部とが、環状バンプ７０に覆われている状態のことである。
【００２６】
なお、図示しないが、ベース基板５０には、第１の電極５５又は第２の電極５７等の配線の他に、例えば、半導体チップ１０を制御する制御回路等が形成されていてもよい。この図示しない制御回路は、実装工程の前に、ＣＭＯＳプロセスでベース基板５０に形成することが可能である。このように、制御回路がベース基板５０に形成されている場合は、例えば、この制御回路と素子１３との間で貫通電極２０（第２実施形態では、第１の貫通電極２０ａ）を経由して、信号の送受が行われる。
【００２７】
（１．２）第１実施形態の効果
本発明の第１実施形態によれば、エッチング工程の前に実装工程を行う。実装工程では空洞部３１は未形成であり、半導体チップ１０に付加される荷重で空洞部３１が壊れることはない。このため、素子１３の下方に形成される空洞部３１を壊すことなく、半導体チップ１０をベース基板５０に実装することができる。
【００２８】
また、この実装工程では、半導体チップ１０の周縁部１ｃを環状バンプ７０に埋入させる。これにより、ＴＳＶ絶縁膜２７を環状バンプ７０で囲まれた領域内に封止する。ＴＳＶ絶縁膜２７が環状バンプ７０の外側に露出しないようにすることができるので、エッチング工程でＴＳＶ絶縁膜２７がエッチングされることを防ぐことができ、半導体チップ１０とベース基板５０との間に隙間が生じることを防ぐことができる。この隙間を通って半導体装置内に水分等が侵入することを防ぐことができるため、貫通電極２０等の腐食を防ぐことができる。従って、半導体チップ１０とベース基板５０との接続の信頼性を高めることができる。次に、第１実施形態の変形例を示す。
【００２９】
（１．３）第１変形例
図４は、半導体装置１００の第１変形例を示す断面図である。図４に示すように、半導体装置１００は、半導体チップ１０とベース基板５０との間であって、環状バンプ７０で囲まれた領域内に封止樹脂８１を有していてもよい。封止樹脂８１としては、例えば、熱硬化性のエポキシ系樹脂、ポリイミド系樹脂、アクリル系樹脂などが挙げられる。このような構成であれば、半導体チップ１０とベース基板５０とに封止樹脂８１を密着させることができる。封止樹脂８１と半導体チップ１０との間に働く接着力と、封止樹脂８１とベース基板５０との間に働く接着力とにより、半導体チップ１０とベース基板５０との接続強度をさらに高めることができる。これにより、半導体チップ１０とベース基板５０との接続の信頼性をさらに高めることができる。
【００３０】
なお、上記の封止樹脂８１は、例えば実装工程の前に、ベース基板５０の環状バンプ７０で囲まれた領域に塗布する。そして、封止樹脂８１を塗布した後で半導体チップ１０をベース基板５０に実装する。これにより、半導体チップ１０とベース基板５０との間であって、環状バンプ７０で囲まれた領域に封止樹脂８１を封入することができる。この封止樹脂８１が熱硬化性の場合は、例えば、実装時の熱で封止樹脂８１を硬化させることができる。
【００３１】
（１．４）第２の変形例
図５は、半導体装置１００の第２変形例を示す断面図である。図５に示すように、半導体装置１００は、環状バンプ７０の半導体チップ１０から露出している領域７１上に、半導体チップ１０の側面を覆う絶縁性の樹脂８３を有していてもよい。この樹脂８３は、例えば、図１（ｂ）の段階で上記の領域７１上に塗布しておく。即ち、半導体チップ１０の周縁部１ｃを環状バンプ７０に埋設した後で樹脂８３を塗布しておく。そして、樹脂８３を塗布した後で、犠牲層１１をエッチングする。樹脂８３としては、例えば、熱硬化性又は紫外線硬化性のエポキシ系樹脂、ポリイミド系樹脂、アクリル系樹脂などが挙げられる。
【００３２】
このような構成であれば、犠牲層１１をエッチングする際に、半導体チップ１０と環状バンプ７０との接触界面にエッチャントが直接触れることを防ぐことができる。エッチャントが接触界面に沿ってＴＳＶ絶縁膜２７まで到達する可能性をさらに低減することができるので、半導体チップ１０とベース基板５０との接続の信頼性をさらに高めることができる。
【００３３】
（１．５）第３の変形例
図６は、半導体装置１００の第３の変形例を示す断面図である。図６に示すように、半導体装置１００の製造工程では、貫通電極２０のバンプ６０と接続される側の面に凹部２９を形成してもよい（凹部形成工程）。この凹部２９は、貫通電極２０を形成する際のめっき処理時間を、凹部２９を有さない場合（例えば、図１（ａ）の場合）よりも短めに調整することで、形成することができる。また、ろう材２５は、貫通電極２０に凹部２９を形成した後で、その凹部２９の底面及び内側面を覆うように形成する。そして、実装工程では、バンプ６０の先端部６１を凹部２９の内側まで入れて、貫通電極２０とバンプ６０とを接続する。このような製造方法であれば、バンプ６０の潰れを抑制することができる。これにより、バンプ６０が潰れて水平方向に広がり、隣り合うバンプ６０同士が意図せず接触する（即ち、ショートする）可能性を低減することができる。
【００３４】
（２）第２実施形態
上記の第１実施形態では、半導体チップ１０の周縁部１ｃを環状バンプ７０に埋め込んで、この環状バンプ７０で囲まれた領域を封止する場合について説明した。つまり、環状バンプ７０を封止材として用いる場合について説明した。しかしながら、本発明では、環状バンプ７０に電極としての機能を追加してもよい。第２実施形態では、このような形態について説明する。
【００３５】
（２．１）製造方法及び構成
図７（ａ）〜（ｃ）は、本発明の第２実施形態に係る半導体装置２００の製造方法を示す断面図である。図２（ａ）に示すように、まず始めに、半導体チップ１１０と、ベース基板５０とを用意する。
半導体チップ１１０は、例えば、基材１と、第１の絶縁層３と、第１の絶縁層３上に形成された第１の電極５ａ及び第２の電極５ｂと、第１の電極５ａ及び第２の電極５ｂを覆うように形成された第２の絶縁層７と、第３の絶縁層９と、犠牲層１１と、素子１３と、を備える。第１の電極５ａ及び第２の電極５ｂの材質は、例えば、第１実施形態で説明した電極５と同じである。
【００３６】
また、この半導体チップ１１０は、第１の貫通電極２０ａと、第２の貫通電極２０ｂと、ＴＳＶ絶縁膜２７と、プラグ電極１５と、を備える。ここで、基材１の表面１ａと裏面１ｂとの間には、当該間を貫通する第１の貫通孔２１ａと第２の貫通孔２１ｂとが設けられている。第２の貫通孔２１ｂは、第１の貫通孔２１ａよりも周縁部１ｃに近い位置に設けられている。第１の貫通電極２０ａはＴＳＶ絶縁膜２７を介して第１の貫通孔２１ａ内に設けられており、第２の貫通電極２０ｂはＴＳＶ絶縁膜２７を介して第２の貫通孔２１ｂ内に設けられている。第１の貫通電極２０ａと第２の貫通電極２０ｂの各構造及び各材質は、第１実施形態で説明した貫通電極２０と同じである。
なお、第２の貫通電極２０ｂに接続する第２の電極５ｂは、素子１３に接続するための電極ではなく、例えば、グランド電極（即ち、接地電位の電極）として用いられる。
【００３７】
次に、用意した半導体チップ１１０をベース基板５０に実装する（実装工程）。ここでは、図７（ａ）の矢印で示すように、半導体チップ１１０の裏面１ｂの側とベース基板５０の表面５１ａの側とを対向させる。そして、この状態で半導体チップ１１０をベース基板５０に相対的に押圧して、半導体チップ１１０をベース基板５０に接合する。これにより、図１（ｂ）に示すように、貫通電極２０ａとバンプ６０とを接続すると共に、半導体チップ１１０の周縁部（側面を含む）１ｃを環状バンプ７０に埋入させる。また同時に、貫通電極２０ｂを環状バンプ７０に接続する。
【００３８】
図８は、半導体チップ１１０をベース基板５０に実装した後の、第２の貫通電極２０ｂと環状バンプ７０との位置関係の一例を示す平面図である。図８に示すように、第２の貫通電極２０ｂの少なくとも一部は環状バンプ７０と平面視で重なるように配置されている。これにより、第２の貫通電極２０ｂと環状バンプ７０とが接続される。このため、環状バンプ７０を、例えば、半導体チップ１１０とベース基板５０とに共通のグランド電極とすることができる。
【００３９】
次に、ベース基板５０に実装された半導体チップ１１０の犠牲層１１をエッチングして除去する（エッチング工程）。エッチングの方法は第１実施形態と同じである。これにより、図７（ｃ）に示すように、半導体チップ１１０の表面１ａ側に空洞部３１が形成される。以上の工程を経て、半導体チップ１１０とベース基板５０とが接続され、空洞部３１の上方に素子１３を有する構造の半導体装置２００が完成する。
【００４０】
完成後の半導体装置２００は、下記の構成を有する。即ち、図７（ｃ）に示すように、半導体装置２００は、半導体チップ１１０とベース基板５０とを備える。半導体チップ１１１０は、基材１の表面１ａと裏面１ｂとの間を貫通する第１の貫通電極２０ａと、第１の貫通電極２０ａよりも周縁部１ｃに近い位置を貫通する第２の貫通電極２０ｂと、を有する。また、ＴＳＶ絶縁膜２７は、第１の貫通電極２０ａと基材１との間、及び、第２の貫通電極２０ｂと基材１との間にそれぞれ設けられている。そして、第１の貫通電極２０ａはバンプ６０に接続され、第２の貫通電極２０ｂは環状バンプ７０に接続されている。
【００４１】
（２．２）第２実施形態の効果
本発明の第２実施形態によれば、第１実施形態と同様の効果を奏する。
また、本発明の第２実施形態によれば、環状バンプ７０を半導体チップ１１０と接続する端子として用いることができる。例えば、環状バンプ７０が接地電位（グランド）に接続される場合は、この環状バンプ７０を半導体チップ１１０とベース基板５０とに共通のグランド端子として用いることができる。
【００４２】
（２．３）変形例
なお、この第２実施形態においても、第１実施形態で説明した第１〜第３の変形例と同様の態様を採ることができる。即ち、図９に示すように、半導体装置２００は、半導体チップ１１０とベース基板５０との間であって、環状バンプ７０で囲まれた領域内に封止樹脂８１を有していてもよい。これにより、半導体チップ１０とベース基板５０との接続の信頼性をさらに高めることができる。
【００４３】
また、図１０に示すように、半導体装置２００は、環状バンプ７０の半導体チップ１１０から露出している領域７１上から半導体チップ１１０の側面を覆う絶縁性の樹脂８３を有していてもよい。これにより、犠牲層１１をエッチングする際に、半導体チップ１１０と環状バンプ７０との接触界面にエッチャントが直接触れることを防ぐことができる。エッチャントが接触界面に沿ってＴＳＶ絶縁膜２７まで到達する可能性を低減することができるので、半導体チップ１１０とベース基板５０との接続の信頼性をさらに高めることができる。
【００４４】
さらに、図１１に示すように、半導体装置２００を製造する過程では、第１の貫通電極２０ａのバンプ６０と接続される側の面、及び、第２の貫通電極２０ｂの環状バンプ７０と接続される側の面にそれぞれ凹部２９を形成してもよい（凹部形成工程）。これらの凹部２９は、第１の貫通電極２０ａ及び第２の貫通電極２０ｂを同時に形成する際のめっき処理時間を、凹部を有さない場合（例えば、図７（ａ）の場合）よりも短めに調整することで、形成することができる。このような製造方法であれば、バンプ６０の潰れを抑制することができる。これにより、バンプ６０が潰れて水平方向に広がり、隣り合うバンプ６０同士が意図せず接触する可能性を低減することができる。
【００４５】
（３）電子機器、その他
本発明の実施形態に係る電子機器は、上記の半導体装置１００（又は、半導体装置２００）を含んだものである。この電子機器が備える半導体装置は、素子の下方に位置する空洞部が破壊されておらず、且つ、半導体チップとベース基板とが信頼性高く接続されている。従って、信頼性の高い電子機器を提供することができる。
【００４６】
なお、上記の各実施形態に係る半導体装置の製造方法及び半導体装置、並びに、電子機器は、例えば、赤外線を受光することにより人体の存在を検出する人感センサーや、人体の温度分布などを検出する温度センサー等を一例とする各種機器と、その製造方法に適用することができる。また、本発明は、いわゆるＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）プロセスを利用した半導体装置の製造方法と、この製造方法により形成される半導体装置にも適用することができる。
【符号の説明】
【００４７】
１ （半導体チップの）基材、１ａ、５１ａ 表面、１ｂ 裏面、１ｃ 周縁部（側面を含む）、３ 第１の絶縁層、５ 電極、５ａ 第１の電極、５ｂ 第２の電極、７ 第２の絶縁層、９ 第３の絶縁層、１０、１１０ 半導体チップ、１１ 犠牲層、１３ 素子、１５ プラグ電極、２０、２０ａ、２０ｂ 貫通電極、２１ 貫通孔、２３ シード層、２４ 電極本体、２５ ろう材、２７ ＴＳＶ絶縁膜、２９ 凹部、３１ 空洞部、５０ ベース基板、５１ （ベース基板の）基材、５１ａ 表面、５３ 絶縁層、５５ 第１の電極、５７ 第２の電極、５９ パシベーション膜、６０ バンプ、６１ 先端部、７０ 環状バンプ、７１ （環状バンプの半導体チップ１１から露出している）領域、８１ 封止樹脂、８３ 樹脂、１００、２００ 半導体装置
【特許請求の範囲】
【請求項１】
少なくとも一方が半導体素子を含む第１の基板及び第２の基板を互いに接続して半導体装置を製造する方法であって、
前記第１の基板は、
第１の面及び該第１の面の反対側の第２の面を有する第１の基材と、
前記第１の基材の第１の面側に設けられた犠牲層と、
前記第１の基材の前記第１の面と前記第２の面との間を貫通する貫通電極と、
前記貫通電極と前記第１の基材との間に設けられた絶縁膜と、を有し、
前記第２の基板は、
第３の面を有する第２の基材と、
前記第２の基材の前記第３の面側に設けられたバンプと、
前記第２の基材の前記第３の面側に設けられ、前記バンプを囲む環状導電部と、を有し、
前記第２の面と前記第３の面とを対向させた状態で、前記貫通電極と前記バンプとを接続すると共に、前記第１の基板の周縁部を前記環状導電部に埋入させる実装工程と、
前記実装工程の後で、前記犠牲層をエッチングして前記第１の基材の前記第１の面側に空洞部を形成するエッチング工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記実装工程の前に、前記貫通電極の前記バンプと接続される側の面に凹部を形成する凹部形成工程、をさらに含み、
前記実装工程では、前記凹部の内側に前記バンプの先端部を入れた状態で前記貫通電極と前記バンプとを接続することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
少なくとも一方が半導体素子を含む第１の基板及び第２の基板が互いに接続された半導体装置であって、
前記第１の基板は、
第１の面及び該第１の面の反対側の第２の面を有し、前記第１の面側に空洞部が設けられた第１の基材と、
前記第１の基材の前記第１の面と前記第２の面との間を貫通する貫通電極と、
前記貫通電極と前記第１の基材との間に設けられた絶縁膜と、を有し、
前記第２の基板は、
前記第２の面と対向する第３の面を有する第２の基材と、
前記第２の基材の前記第３の面側に設けられ、前記貫通電極に接続されたバンプと、
前記第２の基材の前記第３の面側に設けられ、前記バンプを囲む環状導電部と、を有し、
前記第１の基板の周縁部が前記環状導電部に埋入していることを特徴とする半導体装置。
【請求項４】
前記第１の基板は、
前記第１の基材の前記第１の面と前記第２の面との間であって、前記貫通電極よりも前記周縁部に近い位置を貫通する第２の貫通電極、をさらに有し、
前記第２の貫通電極と前記第１の基材との間に絶縁膜が設けられており、
前記第２の貫通電極と前記環状導電部とが接続されていることを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記第１の基板の前記第２の面と前記第２の基板の前記第３の面との間であって、前記環状導電部で囲まれる領域に設けられた樹脂、をさらに有することを特徴とする請求項３又は請求項４に記載の半導体装置。
【請求項６】
請求項３から請求項５の何れか一項に記載の半導体装置を備えることを特徴とする電子機器。
【請求項１】
少なくとも一方が半導体素子を含む第１の基板及び第２の基板を互いに接続して半導体装置を製造する方法であって、
前記第１の基板は、
第１の面及び該第１の面の反対側の第２の面を有する第１の基材と、
前記第１の基材の第１の面側に設けられた犠牲層と、
前記第１の基材の前記第１の面と前記第２の面との間を貫通する貫通電極と、
前記貫通電極と前記第１の基材との間に設けられた絶縁膜と、を有し、
前記第２の基板は、
第３の面を有する第２の基材と、
前記第２の基材の前記第３の面側に設けられたバンプと、
前記第２の基材の前記第３の面側に設けられ、前記バンプを囲む環状導電部と、を有し、
前記第２の面と前記第３の面とを対向させた状態で、前記貫通電極と前記バンプとを接続すると共に、前記第１の基板の周縁部を前記環状導電部に埋入させる実装工程と、
前記実装工程の後で、前記犠牲層をエッチングして前記第１の基材の前記第１の面側に空洞部を形成するエッチング工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記実装工程の前に、前記貫通電極の前記バンプと接続される側の面に凹部を形成する凹部形成工程、をさらに含み、
前記実装工程では、前記凹部の内側に前記バンプの先端部を入れた状態で前記貫通電極と前記バンプとを接続することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
少なくとも一方が半導体素子を含む第１の基板及び第２の基板が互いに接続された半導体装置であって、
前記第１の基板は、
第１の面及び該第１の面の反対側の第２の面を有し、前記第１の面側に空洞部が設けられた第１の基材と、
前記第１の基材の前記第１の面と前記第２の面との間を貫通する貫通電極と、
前記貫通電極と前記第１の基材との間に設けられた絶縁膜と、を有し、
前記第２の基板は、
前記第２の面と対向する第３の面を有する第２の基材と、
前記第２の基材の前記第３の面側に設けられ、前記貫通電極に接続されたバンプと、
前記第２の基材の前記第３の面側に設けられ、前記バンプを囲む環状導電部と、を有し、
前記第１の基板の周縁部が前記環状導電部に埋入していることを特徴とする半導体装置。
【請求項４】
前記第１の基板は、
前記第１の基材の前記第１の面と前記第２の面との間であって、前記貫通電極よりも前記周縁部に近い位置を貫通する第２の貫通電極、をさらに有し、
前記第２の貫通電極と前記第１の基材との間に絶縁膜が設けられており、
前記第２の貫通電極と前記環状導電部とが接続されていることを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記第１の基板の前記第２の面と前記第２の基板の前記第３の面との間であって、前記環状導電部で囲まれる領域に設けられた樹脂、をさらに有することを特徴とする請求項３又は請求項４に記載の半導体装置。
【請求項６】
請求項３から請求項５の何れか一項に記載の半導体装置を備えることを特徴とする電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２０１３−９８５１４（Ｐ２０１３−９８５１４Ａ）
【公開日】平成２５年５月２０日（２０１３．５．２０）
【国際特許分類】
【出願番号】特願２０１１−２４３１３２（Ｐ２０１１−２４３１３２）
【出願日】平成２３年１１月７日（２０１１．１１．７）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成２５年５月２０日（２０１３．５．２０）
【国際特許分類】
【出願日】平成２３年１１月７日（２０１１．１１．７）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]