Notice: Undefined variable: fterm_desc_sub in /mnt/www/biblio_conv.php on line 353
半導体装置の製造方法
説明

半導体装置の製造方法

【課題】 めっき法にてバンプ電極(突起電極)を形成する際に、バンプ電極の表面に望ましくない凸部が形成されてしまうことを防ぐ。
【解決手段】 めっき処理開始時からの所定時間は、所定電流値の交流電流を印加することにより、下地の金属膜を所定量エッチングし、下地の金属膜の表面の凸部を除去する。続いて、その交流電流の電流波形のうち、バンプ電極となる金属膜を成長させる極性成分のみが所定量上昇した波形を有する交流電流を所定時間印加することによって金属膜を成長させ、バンプ電極を形成する。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置の製造技術に関し、特に、めっき法にて突起電極を形成する工程に適用して有効な技術に関するものである。
【背景技術】
【0002】
特開平11−8210号公報(特許文献1)には、めっき法にてAu(金)膜を形成する際に、まずめっき液に交流電流を流すことによって下地金属膜表面の酸化膜を除去し、次いでめっき液に直流電流を流すことによって下地金属膜上にAu膜を形成することにより、Au膜と下地金属膜との密着性を向上する技術が開示されている。
【0003】
また、特開平7−197299号公報(特許文献2)には、めっき装置におけるアノード電極への電流出力を適宜切り替えることによって、ウエハ上に均一な高さのバンプ電極を形成する技術が開示されている。
【0004】
また、特開2002−146595号公報(特許文献3)には、電解めっき法にてウエハにめっき膜を成膜する際に、ウエハのめっき膜が形成される側とは反対側に交流印加電極を接続し、その交流印加電極に交流電力を印加することによって、ウエハ面内におけるめっき膜の膜厚均一性を高める技術が開示されている。
【0005】
特開平6−326113号公報(特許文献4)には、めっき開始時から所定時間は定電圧源を用いてめっき処理を実施し、以降は定電流源を用いてめっき処理を実施することにより、めっき処理開始時から定常状態と同様のめっき処理を行える技術が開示されている。
【0006】
また、特開2003−64479号公報(特許文献5)には、無電解めっき処理の前処理として基板(ウエハ)に交流電力を印加し、基板の表面の負電荷を除去する技術が開示されている。
【特許文献1】特開平11−8210号公報
【特許文献2】特開平7−197299号公報
【特許文献3】特開2002−146595号公報
【特許文献4】特開平6−326113号公報
【特許文献5】特開2003−64479号公報
【発明の開示】
【発明が解決しようとする課題】
【0007】
Ag(銀)バンプ電極とリード(ジュメット線)とが圧着接続されて形成されるガラスパッケージダイオードの製造工程においては、バンプ電極を形成するに当たってめっき法が用いられている。バンプ電極をめっき法で形成するには、たとえばめっき膜の下地となる金属膜を蒸着法およびリフトオフ法を用いて選択的に形成した後に、めっき法を用いてその下地膜上にめっき膜を成長させる手段が用いられる。本発明者は、このような手段でバンプ電極を形成する際に以下のような課題が存在することを見出した。
【0008】
すなわち、蒸着法で形成された上記下地膜の表面には凸部が形成されてしまう場合があり、このような凸部が存在する状況下でめっき法にてバンプ電極を形成してしまうと、めっき膜は下地段差に倣って形成されてしまうため、バンプ電極の表面にまで凸部が形成されてしまう。バンプ電極の表面に凸部が形成されてしまった場合には、バンプ電極とバンプ電極が接続するジュメット線との接触面積が縮小してしまうことから、バンプ電極とジュメット線との接続部では抵抗値が増加してしまい、ダイオードの電圧特性が所望の特性と異なるものになってしまう課題が存在する。また、バンプ電極とジュメット線との接触面積が縮小してしまうことから、バンプ電極とジュメット線との接触強度が低下してしまう課題が存在する。
【0009】
本発明の目的は、めっき法にて形成するバンプ電極の表面に望ましくない凸部が形成されてしまうことを防ぐことのできる技術を提供することにある。
【0010】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【0011】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【0012】
本発明による半導体装置の製造方法は、めっき法にて形成された突起電極を有する半導体装置の製造方法であり、
(a)半導体ウエハの主面に選択的に第1の金属膜を形成する工程、
(b)前記第1の金属膜を下地膜とし、めっき法にて前記第1の金属膜上に前記突起電極を形成する工程、
を含み、
前記(b)工程は、
(b1)前記半導体ウエハに第1の電流値の第1の交流電力を印加することによるめっき処理を第1の時間施す工程、
(b2)前記(b1)工程後、前記突起電極を成長させる第1の極性成分が前記第1の極性成分とは反対の第2の極性成分より大きく、前記第1の極性成分が第2の電流値の第2の交流電力を前記半導体ウエハに印加することによるめっき処理を第2の時間施す工程、
を含むものである。
【0013】
また、本発明による半導体装置の製造方法は、めっき法にて形成された突起電極を有する半導体装置の製造方法であり、
(a)半導体ウエハの主面に選択的に第1の金属膜を形成する工程、
(b)前記第1の金属膜を下地膜とし、めっき法にて前記第1の金属膜上に前記突起電極を形成する工程、
を含み、
前記(b)工程は、
(b1)前記半導体ウエハに第1の電流値の第1の交流電力を印加することによるめっき処理を第1の時間施す工程、
(b2)前記(b1)工程後、前記突起電極を成長させる第1の極性の第2の電流値の第1の直流電力を前記半導体ウエハに印加することによるめっき処理を第2の時間施す工程、
を含むものである。
【発明の効果】
【0014】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【0015】
めっき法にてバンプ電極(突起電極)を形成する際に、バンプ電極の表面に望ましくない凸部が形成されてしまうことを防ぐことができる。
【発明を実施するための最良の形態】
【0016】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【0017】
本実施の形態の半導体装置は、たとえばバンプ電極とリード(ジュメット線)とが圧着接続されて形成されるガラスパッケージダイオードである。この本実施の形態の半導体装置の製造工程について図1〜図14を用いて説明する。
【0018】
まず、n型不純物(たとえばSb(アンチモン))が高濃度でドープされたSi(シリコン)からなるウエハ状のn型高濃度基板(半導体ウエハ)1を用意する。このn型高濃度基板1にドープされたn型不純物の濃度は、たとえば1×1019個/cm〜1×1020個/cm程度とすることを例示できる。
【0019】
続いて、n型高濃度基板1の主面上にn型不純物(たとえばP(リン))がドープされたn型のSi層をエピタキシャル成長させることにより、n型低濃度層2を形成する。このn型低濃度層2は、抵抗率が約100Ωcm以上であり、その厚さは、たとえば約15μm程度とし、ドープされたn型不純物の濃度は、1×1016個/cm〜1×1019個/cm程度とすることを例示できる。
【0020】
続いて、n型高濃度基板1に熱酸化処理を施し、n型低濃度層2の表面に膜厚0.4μm〜1μm程度の酸化シリコン膜3を形成する。
【0021】
次に、図2に示すように、n型低濃度層2の表面の酸化シリコン膜3上にフォトレジスト膜4を成膜し、このフォトレジスト膜4をフォトリソグラフィ技術によってパターニングし、開口部を形成する。続いて、そのフォトレジスト膜4をマスクとして酸化シリコン膜3をエッチングし、n型低濃度層2の表面の酸化シリコン膜3に次の工程において形成するp型拡散層を形成するための開口部6を選択的に形成する。
【0022】
次に、開口部6内を含むn型低濃度層2上に、たとえばPBF(Poly Boron Film)などのドーピング材料を塗布する。続いて、約900℃程度の雰囲気中にてn型高濃度基板1をアニールすることにより、そのn型低濃度層2にp型不純物であるB(ホウ素)をドーピングし、p型拡散層7を形成する。続いて、N(窒素)雰囲気中において、n型高濃度基板1に約1000℃程度の熱処理を施すことにより、p型拡散層7とn型低濃度層2とによるpn接合を形成し、ダイオード素子を形成することができる。
【0023】
次に、図3に示すように、開口部6内を含むフォトレジスト膜4上に、たとえば蒸着法を用いてPd(パラジウム)とAg(銀)からなる膜厚1.0μm程度の金属膜(第1の金属膜)8を堆積する。続いて、図4に示すように、リフトオフ法によってフォトレジスト膜4を除去し、金属膜8を開口部6内に残す。次いで、図5に示すように、めっき法により、たとえばAg膜を開口部6内の金属膜8から成長させることによって、高さ35μm程度のバンプ電極(突起電極)BMPを形成する。
【0024】
ところで、図6に示すように、蒸着法にて成膜した金属膜8には表面に高さ1μm〜2μm程度の凸部8Aが形成されてしまうことがある。このような凸部8Aが下地の金属膜8の表面に存在する状況下において、直流電源を用いためっき法によりバンプ電極BMPを形成すると、バンプ電極BMPとなるAg膜の成長に凸部8Aの外形が反映され、バンプ電極BMPの表面に凸部T1が形成されてしまうことを本発明者は見出した(図7参照)。このような凸部T1が形成されてしまった場合には、後の工程でバンプ電極BMPとジュメット線とを接続した際に、バンプ電極BMPとジュメット線との接触面積が縮小してしまうことから、バンプ電極BMPとジュメット線との接続部では抵抗値が増加してしまい、ダイオードの電圧特性が所望の特性と異なるものになってしまう不具合が生じる。また、バンプ電極BMPとジュメット線との接触面積が縮小してしまうことから、バンプ電極とジュメット線との接触強度が低下してしまう不具合も生じる。
【0025】
ここで、本発明者は、交流電源を用いためっき法によりバンプ電極BMPを形成しようとすると、金属膜8の表面の凸部8Aをエッチングできることを見出した。つまり、交流電流は、一方の極性成分(第1の極性成分)がめっき膜を成長させるように作用し、他方(第2の極性成分)がエッチングするように作用するものである。そこで、本実施の形態では、図8に示すような電流波形を有する交流電源を用いためっき法によりバンプ電極BMPを形成する。すなわち、めっき処理開始時から約7分間(第1の時間)は、たとえば電流値60mA程度(第1の電流値)の交流電流(第1の交流電力)を印加することにより、金属膜8を1μm〜2μm程度エッチングする。それにより、金属膜8の表面の凸部8Aを除去する。続いて、その電流波形のうち、バンプ電極BMPとなるAg膜を成長させる極性成分のみが、たとえば400mA程度(第2の電流値)まで上昇した波形を有する交流電流(第2の交流電力)を約60分間(第2の時間)印加することにより、高さ35μm程度のバンプ電極BMPを形成する。それにより、バンプ電極BMPの表面に凸部T1が形成されてしまうことを防ぐことができる。本発明者の行った実験によれば、直流電流のみを用いてめっき処理を行った場合に比べて歩留まりを約10%向上することができた。その結果、後の工程でバンプ電極BMPとジュメット線とを接続した際に、バンプ電極BMPとジュメット線との接触面積が縮小してしまうことを防ぐことができるので、バンプ電極BMPとジュメット線との接続部での抵抗値の増加を防ぐことができる。すなわち、ダイオードの電圧特性が所望の特性と異なるものになってしまうことを防ぐことができる。また、バンプ電極BMPとジュメット線との接触面積が縮小してしまうことを防ぐことができるので、バンプ電極とジュメット線との接触強度の低下を防ぐことができる。
【0026】
また、図8に示したような波形の交流電流を印加する代わりに、図9に示すような波形の電流を印加してもよい。すなわち、金属膜8のエッチングによって凸部8Aを除去するまでの波形は、図に示した交流電流の波形と同様であるが、その後、バンプ電極BMPとなるAg膜を成長させる極性(第1の極性)の400mA程度の直流電流(第1の直流電力)を約60分間(第2の時間)印加するものである。それによっても同様の効果を得ることができる。
【0027】
次に、図10に示すように、n型高濃度基板1の裏面をグラインディングにより研削し、後述するパッケージ形態に合わせて、n型高濃度基板1を薄くする。続いて、たとえばスピンエッチング装置を用いたウエットエッチング法により、n型高濃度基板1の裏面をエッチングする。
【0028】
続いて、n型高濃度基板1を洗浄した後、たとえばスパッタリング法を用いてn型高濃度基板1の裏面にAg(銀)膜を堆積し、裏面電極17を形成する。続いて、n型高濃度基板1上に形成されたダイオードの単位素子をダイシングにより分割し、単位素子のダイオードを有する半導体チップ18を形成する。
【0029】
次に、図11に示すように、ジュメット電極形成用の比較的長いジュメット線を用意する。このジュメット線は、たとえばFe(鉄)およびNiを主成分とする合金から形成された円柱状の芯部と、その芯部の外周に形成されたCuを主成分とする被覆層とから形成されている。続いて、そのジュメット線を、たとえばダイヤモンドカッターなどを用いて所定の長さに切断し、ジュメット電極21、22を形成する。なお、ジュメット電極22については、後の工程で用いるため、図11中での図示は省略する。
【0030】
次に、外部リード23をジュメット電極21の端面の中心位置またはその近傍に接続(溶接)し、外部リード24をジュメット電極22の端面の中心位置またはその近傍に接続(圧着)する。この外部リード23とジュメット電極21との接続、および外部リード24とジュメット電極22との接続には、たとえばアーク溶接法またはスポット溶接法などを適用することができる。また、ジュメット電極21、22形成用のジュメット線の断面に外部リード23(外部リード24)を接続(溶接)した後に、ジュメット線を切断して、外部リード23(外部リード24)が接続(溶接)されたジュメット電極21(ジュメット電極22)を形成することもできる。なお、外部リード24およびジュメット電極22については、外部リード23およびジュメット電極21とほぼ同様の構造となるので、図11中での図示は省略する。
【0031】
次に、組立用治具25を用いてガラス封止を行う。組立用治具25の上面には、複数の円形の孔部が格子状に設けられている。孔部は、組立用治具25の上面に形成されている。上記のように外部リード23を接続したジュメット電極21を、組立用治具25の各孔部内に、ジュメット電極21側を上に(外部リード23側を下に)向けて挿入する。
【0032】
次に、ガラス封止体となるガラス管27にジュメット電極21を嵌め合わせる。
【0033】
次に、図12に示すように、ガラス管27内に、半導体チップ18を投入する。これにより、半導体チップ18が、ガラス管27の孔内のジュメット電極21上に配置される。この際、半導体チップ18の主面(バンプ電極BMP形成側の面)または裏面(裏面電極17形成側の面)のいずれが上方を向いていてもよい。
【0034】
次に、図13に示すように、組立用治具25の孔部内に、外部リード24が接続されたジュメット電極22を、ジュメット電極22側を下に(外部リード24側を上に)向けて挿入(投入)する。これにより、ジュメット電極22はガラス管27の孔内に嵌め合わされる。半導体チップ18は、ジュメット電極21、22により挟まれる。そして、必要に応じて加圧器具(図示は省略)を用いてジュメット電極22に対して荷重を加えることにより、半導体チップ18に対してジュメット電極21、22を押圧した状態とする。
【0035】
次に、ジュメット電極21、22、半導体チップ18およびガラス管27がセットされた組立用治具25をガラス封止用の加熱装置(図示は省略)に投入し、所定の温度で加熱する。これにより、ガラス管27が溶融して、ガラス管27がジュメット電極21、22の外周面に融着する。加熱の後、冷却されてガラス管27が硬化してガラス封止体となる。これにより、各部材が固定され、図14に示すようなダイオードのパッケージが製造される。ガラス封止体とジュメット電極21、22の外周とが接着されるので、ジュメット電極21とジュメット電極22との間に位置する半導体チップ18は気密封止される。製造されたパッケージは、組立用治具25から取り出され、パッケージの極性を調べるための試験が行われ、パッケージのアノード側とカソード側とが判別され、必要に応じてマーキングが行われる。また、パッケージの配線基板への実装工程では、外部リード23、24が配線基板の配線パターンにはんだなどを介して接続される。
【0036】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【0037】
たとえば、前記実施の形態では、ダイオードのバンプ電極をめっき法にて形成する場合について説明したが、同様のバンプ電極形成工程は、バンプ電極を有する他の半導体装置(たとえばLDC(Liquid Crystal Display)ドライバ)のチップ上に形成するバンプ電極でも適用することができる。
【産業上の利用可能性】
【0038】
本発明の半導体装置の製造方法は、たとえばバンプ電極を有し、そのバンプ電極で外部と電気的に接続するダイオードの製造工程にて適用することができる。
【図面の簡単な説明】
【0039】
【図1】本発明の一実施の形態である半導体装置の製造方法を説明する要部断面図である。
【図2】図1に続く半導体装置の製造工程中の要部断面図である。
【図3】図2に続く半導体装置の製造工程中の要部断面図である。
【図4】図3に続く半導体装置の製造工程中の要部断面図である。
【図5】図4に続く半導体装置の製造工程中の要部断面図である。
【図6】蒸着法にて成膜した金属膜に形成された凸部を説明する要部断面図である。
【図7】図6に示した凸部の存在下でめっき法によりバンプ電極を形成した場合において、バンプ電極に形成される凸部を説明する要部断面図である。
【図8】図5に示した半導体装置の製造工程中において、用いた交流電源の電流波形を示す説明図である。
【図9】図5に示した半導体装置の製造工程中において、用いた交流電源の電流波形を示す説明図である。
【図10】本発明の一実施の形態である半導体装置の製造工程中の要部断面図である。
【図11】本発明の一実施の形態である半導体装置の製造工程中の要部断面図である。
【図12】図11に続く半導体装置の製造工程中の要部断面図である。
【図13】図12に続く半導体装置の製造工程中の要部断面図である。
【図14】図13に続く半導体装置の製造工程中の要部断面図である。
【符号の説明】
【0040】
1 n型高濃度基板(半導体ウエハ)
2 n型低濃度層
3 酸化シリコン膜
4 フォトレジスト膜
6 開口部
7 p型拡散層
8 金属膜(第1の金属膜)
8A 凸部
17 裏面電極
18 半導体チップ
21、22 ジュメット電極
23、24 外部リード
25 組立用治具
27 ガラス管
BMP バンプ電極(突起電極)
T1 凸部

【特許請求の範囲】
【請求項1】
めっき法にて形成された突起電極を有する半導体装置の製造方法であって、
(a)半導体ウエハの主面に選択的に第1の金属膜を形成する工程、
(b)前記第1の金属膜を下地膜とし、めっき法にて前記第1の金属膜上に前記突起電極を形成する工程、
を含み、
前記(b)工程は、
(b1)前記半導体ウエハに第1の電流値の第1の交流電力を印加することによるめっき処理を第1の時間施す工程、
(b2)前記(b1)工程後、前記突起電極を成長させる第1の極性成分が前記第1の極性成分とは反対の第2の極性成分より大きく、前記第1の極性成分が第2の電流値の第2の交流電力を前記半導体ウエハに印加することによるめっき処理を第2の時間施す工程、
を含むことを特徴とする半導体装置の製造方法。
【請求項2】
めっき法にて形成された突起電極を有する半導体装置の製造方法であって、
(a)半導体ウエハの主面に選択的に第1の金属膜を形成する工程、
(b)前記第1の金属膜を下地膜とし、めっき法にて前記第1の金属膜上に前記突起電極を形成する工程、
を含み、
前記第1の金属膜は蒸着法にて形成し、
前記(b)工程は、
(b1)前記半導体ウエハに第1の電流値の第1の交流電力を印加することによるめっき処理を第1の時間施す工程、
(b2)前記(b1)工程後、前記突起電極を成長させる第1の極性成分が前記第1の極性成分とは反対の第2の極性成分より大きく、前記第1の極性成分が第2の電流値の第2の交流電力を前記半導体ウエハに印加することによるめっき処理を第2の時間施す工程、
を含むことを特徴とする半導体装置の製造方法。
【請求項3】
めっき法にて形成された突起電極を有する半導体装置の製造方法であって、
(a)半導体ウエハの主面に選択的に第1の金属膜を形成する工程、
(b)前記第1の金属膜を下地膜とし、めっき法にて前記第1の金属膜上に前記突起電極を形成する工程、
を含み、
前記(b)工程は、
(b1)前記半導体ウエハに第1の電流値の第1の交流電力を印加することによるめっき処理を第1の時間施す工程、
(b2)前記(b1)工程後、前記突起電極を成長させる第1の極性の第2の電流値の第1の直流電力を前記半導体ウエハに印加することによるめっき処理を第2の時間施す工程、
を含むことを特徴とする半導体装置の製造方法。
【請求項4】
めっき法にて形成された突起電極を有する半導体装置の製造方法であって、
(a)半導体ウエハの主面に選択的に第1の金属膜を形成する工程、
(b)前記第1の金属膜を下地膜とし、めっき法にて前記第1の金属膜上に前記突起電極を形成する工程、
を含み、
前記第1の金属膜は蒸着法にて形成し、
前記(b)工程は、
(b1)前記半導体ウエハに第1の電流値の第1の交流電力を印加することによるめっき処理を第1の時間施す工程、
(b2)前記(b1)工程後、前記突起電極を成長させる第1の極性の第2の電流値の第1の直流電力を前記半導体ウエハに印加することによるめっき処理を第2の時間施す工程、
を含むことを特徴とする半導体装置の製造方法。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate

【図6】
image rotate

【図7】
image rotate

【図8】
image rotate

【図9】
image rotate

【図10】
image rotate

【図11】
image rotate

【図12】
image rotate

【図13】
image rotate

【図14】
image rotate


【公開番号】特開2007−48924(P2007−48924A)
【公開日】平成19年2月22日(2007.2.22)
【国際特許分類】
【出願番号】特願2005−231518(P2005−231518)
【出願日】平成17年8月10日(2005.8.10)
【出願人】(503121103)株式会社ルネサステクノロジ (4,790)
【Fターム(参考)】