説明

半導体装置の製造方法

【課題】金−半田接続でフリップチップ接続する際の半田の濡れ性の向上を図る。
【解決手段】水素とドライエアーの混合ガスを燃焼させて形成した炎14を、トーチ13とパッケージ基板3の間に配置したマスク12を介してパッケージ基板3の複数のフリップ用端子上の半田6にパッケージ基板3の表面温度が160〜170℃になるように照射する熱処理を行い、その後に金−半田接続でフリップチップ接続することで、半田6の表面に付着した有機物(カーボン等)を除去して半田6の濡れ性を確保して金−半田接続できる。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体製造技術に関し、特に、金−半田接続における半田改質プロセスに適用して有効な技術に関する。
【背景技術】
【0002】
実装基板上に半田バンプを介してベアチップを接続する電子部品の実装において、半田バンプの表面に形成された酸化膜を擦過式のクリーナを用いて機械的、物理的に除去する技術がある(例えば、特許文献1参照)。
【0003】
また、モールド樹脂によって樹脂封止されたパッケージを有する表面実装型の半導体装置において、パッケージの裏面にレーザ光を照射して、モールド樹脂表面のワックス成分を除去する技術がある(例えば、特許文献2参照)。
【特許文献1】特開2002−203872号公報
【特許文献2】特開平11−68004号公報
【発明の開示】
【発明が解決しようとする課題】
【0004】
半導体チップが金−半田接続によって配線基板にフリップチップ接続されて成る半導体装置の組み立てにおいて、半導体チップが搭載される配線基板の電極には、予め半田が塗布されている。
【0005】
しかしながら、この半田の表面には、酸化膜や有機汚染膜が形成されているため、半田の濡れ性(半導体チップに形成されたバンプへの濡れ性)を低下させてしまったり、濡れ性にバラツキを生じさせる。そこで、配線基板上に半導体チップをフリップチップ接続する際(金−半田接続)、まず、予め配線基板をベークし、さらにArプラズマ処理を行っているが、このArプラズマ処理だけでは半田の表面の有機膜を除去しきれない。そこで、半田の濡れ性を向上する(半田の表面を改質する)ために、様々な方法が考案されている。
【0006】
以下に示す1)〜5)は、本願発明者が検討した半田の濡れ性を向上させるための方法とその問題点である。
【0007】
1)配線基板の電極上の半田プリコートにフラックスを塗って半導体チップを実装する方法。この方法においては、フラックスにハロゲン物質が含まれており、このハロゲン物質によって配線基板の半田の表面に形成された酸化膜や有機汚染膜を除去することができる。ここで、配線基板の半田の表面に再び酸化膜や有機汚染膜が形成されないように、ハロゲン物質が残存した状態で半導体チップは配線基板上に実装される。しかしながら、半導体チップを配線基板上に実装した後にもフラックスが残存していると、半導体チップの主面に形成されたアルミニウム製のパッド(表面電極)を腐食してしまう。そのため、フラックスにより配線基板の半田の表面に形成された酸化膜や有機汚染膜を除去した後は、このフラックスを、例えば洗浄により除去することが必要である。
【0008】
しかしながら、フリップチップ接続を適用する場合、この洗浄工程を行うことが困難である。その理由は、金−半田接続の場合、半導体チップに形成された金バンプと配線基板の電極との接合強度が相対的に低いため、半導体チップと配線基板の間にアンダーフィルを充填する必要がある。このアンダーフィルは、半導体チップの実装時の温度を下げずに充填される。もし、洗浄工程を行うとすれば、アンダーフィルを充填する前に洗浄する必要があり、洗浄のためにステージ(ヒータ)から一旦降ろさなければならない。しかしながら、ステージから降ろすと冷却されることで発生する熱収縮応力により半田の接続部が破壊されるという問題が起こる。したがって、フリップチップ接続後にフラックス洗浄を実施することはできないため、フラックスを塗布するという1)の方法は不可である。
【0009】
2)O2 プラズマを用いて半田をクリーニングする方法。O2 プラズマは、有機物を除去する方法としては有効な手段である。しかしながら、配線基板上の絶縁膜であるソルダレジストには、ハロゲン物質が含まれており、配線基板にO2 プラズマを照射すると、ソルダレジストからハロゲンイオンが大量に放出される。配線基板の表層にハロゲンイオンを残した状態で樹脂モールディングが行われると、耐湿性のバイアス試験でハロゲンイオンが悪影響を及ぼし、様々な箇所で腐食が発生することが問題である。すなわち、製品(半導体装置)の耐湿性という点で2)の方法は不可である。
【0010】
3)Arプラズマを用いて半田をクリーニングする方法。Arプラズマは、物理的にArの原子を物質に衝突させてメカニカル的に対象物を飛ばす手法であるが、効果が小さく、さらに他の有機汚染が増加する場合がある。また、配線基板の温度が高くなるため、配線基板からガスが出て再汚染になる等の問題があり、これにより、3)の方法は不可である。
【0011】
4)フラックスを塗布した後にリフローを行い、その後、洗浄(アルコール系)する方法。すなわち、金−半田接続を行う前に、予めフラックス洗浄する方法であるが、洗浄することで有機物が再付着することが問題であり、4)の方法も不可である。
【0012】
5)4)のアルコール系による洗浄を水系による洗浄に置き換えた方法。有機物と酸化膜を同時に除去できないことが問題であり、5)の方法も不可である。
【0013】
以上により、半田の濡れ性を向上させる方法として、本願発明者が検討した前記1)〜5)の方法は不可である。
【0014】
また、前記特許文献1(特開2002−203872号公報)には、半田バンプの表面に形成された酸化膜を擦過式のクリーナによって機械的、物理的に除去する技術が開示されているが、この場合、半田バンプに負荷がかかるため、半田バンプが破損し易いことが問題である。
【0015】
また、前記特許文献2(特開平11−68004号公報)には、パッケージの裏面にレーザ光を照射してワックス成分(有機膜)を除去する技術が開示されているが、この場合、レーザ光の照射対象がパッケージ(レジン)であるため、高温で、かつ一度の照射で有機膜を除去可能であるが、照射対象が配線基板の場合には、高温で、一度の照射で除去しようとすると、基板表面のソルダレジストが焼けるという問題が起こる。
【0016】
さらに、配線基板の場合、半田バンプの周囲にはワイヤボンディング用のリード(電極)等が配置されているため、単に高温のレーザ光を照射すると、ワイヤボンディング用のリードも焼けるという不具合が発生する。
【0017】
本発明の目的は、金−半田接続によってフリップチップ接続する際の半田の濡れ性の向上を図ることができる技術を提供することにある。
【0018】
また、本発明の他の目的は、アンダーフィルの浸透性を向上しつつ、フリップチップ接続用の半田の濡れ性の向上を図ることができる技術を提供することにある。
【0019】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【0020】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【0021】
すなわち、本発明は、複数の電極上に半田が塗布された配線基板を準備する工程と、前記半田を、水素とドライエアーの混合ガスを用いた水素バーニングによって熱処理する工程と、複数の表面電極に金バンプが接合された半導体チップを配線基板上に配置し、その後に半田を加熱溶融して金バンプと半田を接続してフリップチップ接続する工程と、半導体チップと配線基板の間にアンダーフィルを充填する工程とを有するものである。
【0022】
また、本発明は、複数の電極上に半田が塗布された配線基板を所望の雰囲気内に配置し、前記雰囲気内で第1のArプラズマを形成して配線基板の主面の汚れを除去する工程と、前記除去の後に、配線基板の複数の電極上の半田を、水素とドライエアーの混合ガスを用いた水素バーニングによって熱処理する工程とを有するものである。さらに、複数の表面電極に金バンプが接合された第1の半導体チップを配線基板の主面上に配置し、その後に半田を加熱溶融して金バンプと半田を接続して第1の半導体チップをフリップチップ接続する工程と、第1の半導体チップと配線基板の間にアンダーフィルを充填する工程と、第1の半導体チップ上に第2の半導体チップをその主面を上方に向けて搭載する工程とを有するものである。さらに、配線基板を所望の雰囲気内に配置し、前記雰囲気内で第2のArプラズマを形成して配線基板の主面の複数のボンディングリードの汚れを除去する工程と、前記除去の後に、第2の半導体チップの主面の複数の表面電極と、配線基板の主面の複数のボンディングリードとをそれぞれ導電性のワイヤによって電気的に接続する工程とを有するものである。
【発明の効果】
【0023】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【0024】
水素とドライエアーの混合ガスを用いた水素バーニングにより配線基板の複数の電極上の半田を熱処理し、その後に金−半田接続でフリップチップ接続することで、半田の表面に付着した有機物を除去して半田の濡れ性を向上させ、良好な金−半田接続を実現することができる。
【発明を実施するための最良の形態】
【0025】
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【0026】
さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
【0027】
また、以下の実施の形態において、要素の数など(個数、数値、量、範囲などを含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
【0028】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、図面を分かりやすくするために斜視図や平面図であってもハッチングを付す場合がある。
【0029】
(実施の形態)
図1は本発明の実施の形態の半導体装置の製造方法の一例を示すプロセスフロー図、図2は図1に示す半導体装置の製造方法で用いられる配線基板の構造の一例を示す平面図、図3は図2に示すA−A線に沿って切断した構造の一例を示す断面図、図4は図1に示す半導体装置の製造方法における水素バーニング時のマスク配置状態の構造の一例を示す平面図、図5は図4に示すA−A線に沿って切断した構造の一例を示す断面図である。また、図6は図1に示す半導体装置の製造方法における水素バーニング状態の一例を示す概念図、図7は図1に示す半導体装置の製造方法におけるフリップチップ接続時の構造の一例を示す平面図、図8は図7に示すA−A線に沿って切断した構造の一例を示す断面図、図9は図1に示す半導体装置の製造方法における水素バーニング及びフリップチップ接続後のフリップチップ接続部の構造の一例を模式的に示す拡大断面図である。さらに、図10は図1に示す半導体装置の製造方法におけるアンダーフィル充填時の構造の一例を示す平面図、図11は図10のA−A線に沿って切断した構造の一例を示す断面図、図12は図1に示す半導体装置の製造方法における2段目のダイボンディング時の構造の一例を示す平面図、図13は図12のA−A線に沿って切断した構造の一例を示す断面図である。また、図14は図1に示す半導体装置の製造方法におけるワイヤボンディング時の構造の一例を示す平面図、図15は図14のA−A線に沿って切断した構造の一例を示す断面図、図16は図1に示す半導体装置の製造方法における樹脂封止後の構造の一例を示す断面図、図17は図1に示す半導体装置の製造方法におけるボール付け後の構造の一例を示す断面図である。
【0030】
本実施の形態は、半導体チップが、半導体チップに形成された金バンプと配線基板の電極(ボンディングリード)上に形成された半田との接続(金−半田接続)によって配線基板上にフリップチップ接続されて成る半導体装置の組み立てを説明するものであり、本実施の形態では、前記半導体装置の一例として、複数の半導体チップが組み込まれたSIP(System In Package)と呼ばれる半導体パッケージ7を取り上げて説明する。
【0031】
前記SIP(半導体パッケージ7)には、メモリ回路を有したメモリチップと、このメモリチップを制御するとともに半導体パッケージ7の外部との信号のやり取りを行うマイコンチップとが組み込まれており、本実施の形態では、図17に示すような1つのマイコンチップ(第1の半導体チップ1)と、1つのメモリチップ(第2の半導体チップ2)が組み込まれた半導体パッケージ7を一例として取り上げるが、組み込まれる半導体チップの数は2つ以上であれば何個でもよい。また、半導体パッケージ7がSIPではない場合、組み込まれる半導体チップの数は1つであってもよい。
【0032】
すなわち、本実施の形態の半導体パッケージ7は、金−半田接続によって配線基板上にフリップチップ接続される半導体チップを少なくとも1つ有していればよく、図17に示す半導体パッケージ7(SIP)では、1段目の半導体チップである第1の半導体チップ(マイコンチップ)1が金−半田接続によって配線基板にフリップチップ接続され、さらに、2段目の第2の半導体チップ(メモリチップ)2が第1の半導体チップ1上に積層されている。なお、第2の半導体チップ2は、配線基板に対してワイヤ接続されている。
【0033】
続いて、半導体パッケージ7の詳細構造について説明すると、半導体チップが搭載されるパッケージ基板(配線基板)3と、パッケージ基板3に金−半田接続によってフリップチップ接続されたマイコンチップである第1の半導体チップ1と、第1の半導体チップ1上に積層されたメモリチップである第2の半導体チップ2と、複数のワイヤ4と、封止用樹脂により形成された樹脂体10と、複数の外部端子である半田ボール8とから成る。
【0034】
パッケージ基板(配線基板)3は、チップ搭載面である主面3aと、主面3aと反対側の裏面3bとを有しており、主面3aにはフリップチップ接続用の複数のフリップチップ接続用端子(ボンディングリード)3cと、ワイヤ4と接続する複数のワイヤ接続用端子(ボンディングリード)3dが形成されている。複数のフリップチップ接続用端子3c及びワイヤ接続用端子3dは、主面3aに形成された絶縁膜であるソルダレジスト3eから露出している。複数のフリップチップ接続用端子3cは、第1の半導体チップ1とフリップチップ接続可能なように第1の半導体チップ1の主面1aの複数のパッド(電極)1cと同じ配列で形成されている。さらに、複数のワイヤ接続用端子(ボンディングリード)3dは、第1の半導体チップ1上の第2の半導体チップ2とワイヤ4を介して接続可能なように、第1の半導体チップ1のチップ搭載領域の外側、すなわちパッケージ基板3の主面3aの縁部に沿って形成されている。
【0035】
また、第1の半導体チップ1及び第2の半導体チップ2は、それぞれ主面1a,2a及び裏面1b,2bを有しており、それぞれの主面1a,2aには複数の電極であるパッド1c,2cが形成されている。
【0036】
なお、第1の半導体チップ1は、金−半田接続によって配線基板にフリップチップ接続されている。すなわち、第1の半導体チップ1の主面1aとパッケージ基板3の主面3aとが対向した状態で、第1の半導体チップ1のパッド1cとパッケージ基板3のフリップチップ接続用端子3cとが金バンプ5及び半田6を介してフリップチップ接続されている。
【0037】
さらに、第1の半導体チップ1のフリップチップ接続部や第1の半導体チップ1とパッケージ基板3との間、およびチップ側面にはアンダーフィル9が充填されており、第1の半導体チップ1や前記フリップチップ接続部が保護されている。
【0038】
一方、第2の半導体チップ2は、上方を向いた第1の半導体チップ1の裏面1b上にフィルム状接着材11等を介して固着されている。その際、第2の半導体チップ2はパッケージ基板3とワイヤ接続のため、その主面2aを上方に向けて固着されている。すなわち、第2の半導体チップ2の裏面2bと第1の半導体チップ1の裏面1bとがフィルム状接着材11等を介して接続している。
【0039】
また、第2の半導体チップ2の主面2aのパッド2cは、金線等のワイヤ4によってパッケージ基板3の主面3aのワイヤ接続用端子3dと電気的に接続されている。
【0040】
また、第1の半導体チップ1、第2の半導体チップ2及び複数のワイヤ4等は、パッケージ基板3の主面3a上に封止用樹脂によって形成された樹脂体10によって覆われて封止されている。前記封止用樹脂は、例えば、熱硬化性のエポキシ樹脂である。
【0041】
また、パッケージ基板3の裏面3bには半導体パッケージ7の外部端子となる複数の半田ボール8が設けられており、第1の半導体チップ1や第2の半導体チップ2は、パッケージ基板3のフリップチップ接続用端子3cやワイヤ接続用端子3dを介して、対応する半田ボール8と電気的に接続されている。
【0042】
次に、本実施の形態の半導体装置の製造方法を、図1に示す製造プロセスフローに沿って説明する。
【0043】
まず、図1のステップS1に示す基板準備を行う。ここでは、図2及び図3に示すように、主面3a上に複数の電極(フリップ用端子3cやワイヤ接続用端子3d等)が形成され、かつ複数のフリップチップ接続用端子3cそれぞれの上に半田6が塗布されたパッケージ基板(配線基板)3を準備する。
【0044】
その後、ステップS2に示す基板ベークを行う。ここで、基板ベークを行う1つの理由としては、半導体装置を組み立てるまで保管されていたパッケージ基板3が湿気の少ない環境下に置かれていたとしても、長時間保管されていると、吸湿していることがある。そのため、このステップS2に示す基板ベーク処理により、完全にパッケージ基板3内に取り込まれた水分を除去する。
【0045】
その後、ステップS3に示す第1のAr(アルゴン)プラズマ処理を行う。すなわち、パッケージ基板3を所望の雰囲気内に配置し、前記雰囲気内で第1のArプラズマを形成してパッケージ基板3の主面3a、特に第1の半導体チップ1を搭載し、アンダーフィル9を充填する領域の汚れを除去する。これにより、後にアンダーフィル9で封止される領域内には、異物が取り込まれ難くなるため、半導体装置の信頼性を向上することができる。しかしながら、この半田6の表面に形成された酸化膜や有機膜汚染膜は、第1のAr(アルゴン)プラズマ処理だけでは完全に除去することができない。
【0046】
そのため、本実施の形態では、第1のAr(アルゴン)プラズマ処理を施した後、図1のステップS4に示す水素バーニング(バーニング、熱処理)の工程を行う。
【0047】
ここで、ステップS3に示す第1のArプラズマ処理の工程と、ステップS4に示す水素バーニング(バーニング、熱処理)の工程のどちらを先に行った方が好ましいかについて説明する。
【0048】
まず、半田6の濡れ性を向上させるためだけであるなら、水素バーニングを先に行ってもよいが、半導体パッケージ7の組み立て全般を考慮した際に、樹脂(アンダーフィル9)の浸透性を向上させるためにはArプラズマ処理も重要である。
【0049】
そこで、水素バーニングをArプラズマ処理より先に行うと、水素バーニングにより一度清浄化された半田6が、その後のArプラズマ処理により汚れて濡れ性が悪くなることを本願発明者は見出した。つまり、Arプラズマ処理では、様々な物質が飛散するため、これらの物質が半田6に付着して半田6の濡れ性が悪くなる。
【0050】
したがって、図1のフローに示すように、ステップS3で第1のArプラズマ処理を行い、その後、ステップS4で水素バーニングを行うことが好ましい。
【0051】
ただし、Arプラズマ処理後に水素バーニングを行うと、Arプラズマ処理を行った箇所の効果が少なくなってしまうため、水素バーニングをかけたくない箇所には、後述するようにパッケージ基板3上にマスク12(図4及び図5参照)を配置して水素バーニングを行う。
【0052】
これにより、Arプラズマ処理後に水素バーニングを行っても、Arプラズマ処理を行った箇所の効果が少なくなってしまうことは阻止できる。
【0053】
また、水素バーニングを配線基板の電極以外の場所(絶縁膜)に施すと、配線基板の表面が焼きついてしまい、絶縁膜からアウトガスが発生してしまう恐れがある。
【0054】
しかしながら、本実施の形態のように、マスク12を介して水素バーニングを行うことで、半田6のみをバーニングすることができる。
【0055】
前記理由により、水素バーニングを行う前に、Arプラズマ処理を行うことが好ましい。
【0056】
なお、ステップS3の第1のArプラズマ処理を行う際には、後述するステップS8の第2のArプラズマ処理に比較して、第1のArプラズマを形成するための出力を、第2のArプラズマを形成するための出力より小さくすることが好ましい。
【0057】
さらに、ステップS3の第1のArプラズマを印加する時間を、ステップS8の第2のArプラズマを印加する時間より短くすることが好ましい。
【0058】
例えば、ステップS3の第1のArプラズマ処理では、出力300wで、かつ3秒程度Arプラズマを印加することが好ましい。
【0059】
一方、ステップS8の第2のArプラズマ処理では、出力500wで、かつ20秒程度Arプラズマを印加することが好ましい。第2のArプラズマ処理は、ステップS8の第2のArプラズマ処理工程後のステップS9のワイヤボンディング工程でのワイヤ4とパッケージ基板3のワイヤ接続用端子3dとの接続性を高めるためにワイヤ接続用端子3dを洗浄するためのものであるが、組み立て工程が進行している分、パッケージ基板3の汚れ量も大きくなっているため、したがって、比較的大きなエネルギで第2のArプラズマ処理を行う。
【0060】
これに対して、ステップS3の第1のArプラズマ処理工程では、組み立てがステップS8の第2のArプラズマ処理ほど進行していない分、パッケージ基板3の汚れも少ない。したがって、大きなエネルギで第1のArプラズマ処理を行うと、パッケージ基板3が余計に汚れるという問題が生じる。したがって、ステップS3の第1のArプラズマ処理では、アンダーフィル9(樹脂)の浸透性を向上できる程度にパッケージ基板3をクリーンにする範囲のぎりぎりの弱い目のエネルギを印加してArプラズマ処理を行うことが好ましい。
【0061】
その後、ステップS4の水素バーニング(バーニング、熱処理)を行う。すなわち、ステップS3の第1のArプラズマ処理後に、パッケージ基板3の複数のフリップチップ接続用端子3c上の半田6を、水素とドライエアーの混合ガス(フォーミングガス)を用いた水素バーニングによって熱処理して半田6の濡れ性の向上を図る。その際、水素とドライエアーの混合比率は、例えば、水素:ドライエアー=1:2である。
【0062】
なお、水素バーニングでは、各フリップチップ接続用端子3c上の半田6に水素とドライエアーの混合ガスを燃やした炎14を当てることにより、主に、半田6に付着しているカーボン等の有機物を焼き払って除去することで半田6の濡れ性を向上させる。
【0063】
また、本実施の形態の水素バーニングでは、図6に示すように、水素バーニング時に、水素バーニング用の炎14を形成するトーチ13とパッケージ基板3との間にマスク12を介在させて水素バーニングを行う。つまり、トーチ13とパッケージ基板3の間にマスク12を介在させることで、水素バーニングを施したくない箇所には水素バーニングを行わず、水素バーニングを施したい箇所のみに施す。
【0064】
ここでは、図4及び図5に示すように、パッケージ基板3のフリップチップ接続用端子3cの配列に対応した形状に開口部12aが形成されたマスク12を準備し、このマスク12をパッケージ基板3上に配置した状態で水素バーニングを行う。
【0065】
これにより、水素バーニング時にトーチ13から出る炎14はフリップチップ接続用端子3c上に仮固定された半田6のみを加熱することができ、半田6を熱処理することで半田6の濡れ性を向上させることができる。その際、マスク12の開口部12aは、パッケージ基板3のフリップチップ接続用端子3cの配列に対応した形状に形成されており、それ以外の領域はマスク12で覆われているため、ステップS3の第1のArプラズマ処理の工程でArプラズマによって清浄された基板表面に対して水素バーニングが施されることを阻止できる。したがって、ステップS3の第1のArプラズマ処理の効果が水素バーニングを行ったことによって低減することを阻止できる。
【0066】
また、マスク12の開口部12aが、パッケージ基板3のフリップチップ接続用端子3cの配列に対応した形状に形成され、それ以外の領域はマスク12で覆われているため、水素バーニングによって基板表面(主面3a)が焦げたり、基板表面に実装された電子部品が焦げて破損する等の事象を防止できる。
【0067】
すなわち、本実施の形態の水素バーニングの対象は、パッケージ基板3上のフリップチップ接続用の半田6のみであり、それ以外の加熱したくない箇所(基板そのものや基板に実装された電子部品、さらには第1のArプラズマ処理で清浄された箇所やワイヤ接続用端子3d等)にはマスク12を配置して加熱を行わずに半田6のみを加熱する。
【0068】
また、本実施の形態では、水素バーニングを行う際に、水素バーニング用の炎14を形成するトーチ13をパッケージ基板3上で複数回往復移動させてパッケージ基板3の半田6を徐々に加熱する。その際、水素バーニングの管理条件としては、パッケージ基板3の表面温度が160〜170℃になるように水素バーニングを行うことが好ましい。
【0069】
例えば、基板−トーチ間距離を7〜16mmとして、トーチ13の炎14を半田6に照射した状態で、パッケージ基板3上でトーチ13を3〜10回、好ましくは5回往復させることでパッケージ基板3の表面温度を160〜170℃になるようにする。ただし、基板−トーチ間距離やトーチ13の往復回数等の照射条件は、一例であり、水素バーニングは、あくまでパッケージ基板3の表面温度が160〜170℃になるように管理しながら照射条件出しして行う。
【0070】
このように、パッケージ基板3の表面温度が160〜170℃になるように水素バーニングを行うことで半田6の濡れ性を向上させることができるとともに、パッケージ基板3上でトーチ13を複数回往復移動させて半田6を徐々に加熱することにより、後述するフリップチップ接続後の金バンプ5と半田6の界面に、強固な合金層を形成することができる。
【0071】
水素バーニング終了後、図1のステップS5に示すフリップチップ接続を行う。ここでは、図7及び図8に示すように、複数のパッド(表面電極)1cを有し、かつ複数のパッド1cに金バンプ5が接合された第1の半導体チップ1をパッケージ基板3の主面3a上に配置し、その後に半田6を加熱溶融して金バンプ5と半田6とを接続して第1の半導体チップ1をパッケージ基板3にフリップチップ接続する。その際、図8に示すように、例えば、150〜200℃の熱雰囲気15中でチップ側から荷重16を掛けながらフリップチップ接続を行う。このとき、第1の半導体チップ1に荷重16を掛ける治具(図示しない)自体にも加熱機構が備えられており、直接、第1の半導体チップ1の温度を上昇させている。これにより、金バンプ5と半田6の接合部に熱が伝わり易くなり、接合信頼性を向上することができる。ここで、第1の半導体チップ1に熱をかけながら荷重16を加える治具の加熱温度は、例えば200℃である。
【0072】
なお、本実施の形態では、金バンプ5と半田6のフリップチップ接続後に、図9に示すように、金バンプ5と半田6の界面には、パッケージ実装時のリフロー温度よりも高い融点を有する合金層が形成されていることが好ましい。パッケージ実装時のリフロー温度(MAX)は260℃であるため、本実施の形態では例えばAuSn2 の合金層6aが形成されることが好ましい。前記AuSn2 の合金層6aは、例えば、融点が260℃を越えるAuSn合金層であり、309℃である。本実施の形態では、半導体パッケージ組み立て後のリフロー時(実装時)等に金バンプ5と半田6の界面にクラックが形成されないような強固な合金層を形成するために、水素バーニング時に、トーチ13を複数回往復移動させて半田6を徐々に加熱する。
【0073】
その結果、水素バーニング後のフリップチップ接続により、融点が260℃を越えるAuSn合金層であるAuSn2 を、金バンプ5と半田6の界面に形成することができる。その際、AuSn2 の合金層6aの合金幅(L)を、例えば、L=22μm(MIN)とすることにより、前記合金幅の安定化を図ることができる。
【0074】
このように水素バーニングにおいてパッケージ基板3の表面温度が160〜170℃になるようにトーチ13を複数回往復移動させて半田6を徐々に加熱し、その後のフリップチップ接続により金バンプ5と半田6の界面にAuSn2 の合金層6aを、合金幅22μm(MIN)で形成することで、半田6の濡れ性を向上させることができるとともに、耐リフロー性及び接続信頼性を向上させた金−半田接続を実現させることができる。
【0075】
フリップチップ接続後、図1のステップS6に示すアンダーフィル充填を行う。ここでは、図10及び図11に示すように、第1の半導体チップ1とパッケージ基板3の間及び第1の半導体チップ1の周囲にアンダーフィル9(樹脂)を充填する。その際、金バンプ5−半田6接続時の温度雰囲気中で行う。
【0076】
すなわち、本実施の形態の半導体装置の組み立てでは、熱を掛けた状態でフリップチップ接続し、その後、前記熱を掛けた状態を維持したまま直ぐにアンダーフィル9の充填を行う。つまり、フリップチップ接続時と同じ熱雰囲気15中でアンダーフィル9の充填を行う。
【0077】
これにより、フリップチップ接続した後に、第1の半導体チップ1が搭載された配線基板3をステージ(ヒータ)から降ろさずにアンダーフィル(樹脂)9を充填することができるため、熱収縮応力により金―半田の接続部が破壊されるという問題を抑制することができる。
【0078】
アンダーフィル充填後、ステップS7に示す2段目のダイボンディングを行う。ここでは、図12及び図13に示すように、第1の半導体チップ1上に第2の半導体チップ2をその主面2aを上方に向けて搭載する。すなわち、第1の半導体チップ1の裏面1b上にフィルム状接着材11を介して第2の半導体チップ2をダイボンディングする。その際、第2の半導体チップ2はパッケージ基板3とワイヤ接続であるため、表面電極であるパッド2cが形成された主面2aを上方に向け、第1の半導体チップ1の裏面1bに対してフィルム状接着材11を介して裏面2bを接続する。
【0079】
その後、ステップS8に示す第2のArプラズマ処理を行う。すなわち、パッケージ基板3を所望の雰囲気内に配置し、この雰囲気内で第2のArプラズマを形成して第2のArプラズマ処理を行う。その際、ステップS3の第1のArプラズマ処理時の処理条件より高いエネルギで第2のArプラズマ処理を行う。
【0080】
例えば、ステップS3の第1のArプラズマ処理では、出力300wで、かつ3秒程度Arプラズマを印加したのに対して、ステップS8の第2のArプラズマ処理では、出力500wで、かつ20秒程度Arプラズマを印加することが好ましい。第2のArプラズマ処理は、ステップS8の第2のArプラズマ処理工程後のステップS9のワイヤボンディング工程でのワイヤ4とパッケージ基板3のワイヤ接続用端子3dとの接続性を高めるためにワイヤ接続用端子3dを洗浄するものであるため、第1のArプラズマ処理時の処理条件より高いエネルギでArプラズマ処理を行う。
【0081】
したがって、第2のArプラズマ処理により、パッケージ基板3の主面3aの複数のワイヤ接続用端子(ボンディングリード)3dの表面の汚れを除去することができる。
【0082】
その後、ステップS9にワイヤボンディングを行う。すなわち、図14及び図15に示すように、第2の半導体チップ2の主面2aの複数のパッド2cと、パッケージ基板3の主面3aの複数のワイヤ接続用端子3dとをそれぞれ導電性のワイヤ4によって電気的に接続する。
【0083】
その際、ステップS8の第2のArプラズマ処理によって、パッケージ基板3のボンディングリードであるワイヤ接続用端子3dの洗浄が行われているため、ワイヤ4とワイヤ接続用端子3dとの接続性を高めることができる。
【0084】
その後、ステップS10に示す樹脂封止を行う。すなわち、図16に示すように、樹脂モールディング等によって樹脂封止を行ってパッケージ基板3の主面3a上に樹脂体10を形成し、この樹脂体10によって、第1の半導体チップ1、第2の半導体チップ2及び複数のワイヤ4等を封止する。
【0085】
その後、ステップS11に示すボール付けを行う。ここでは、図17に示すように、パッケージ基板3の裏面3bに複数の外部端子である半田ボール8を接合する。
【0086】
その後、ステップS12に示す個片化を行ってSIPである半導体パッケージ7の組み立て完了となる。
【0087】
本実施の形態の半導体装置の製造方法によれば、水素とドライエアーの混合ガスを用いた水素バーニングによりパッケージ基板3の複数のフリップチップ接続用端子3c上の半田6を熱処理し、その後に金−半田接続でフリップチップ接続することで、半田6の表面に付着した有機物(カーボン等)を除去して半田6の濡れ性を向上させることができ、その結果、良好な金−半田接続を実現することができる。
【0088】
さらに、フリップチップ接続後にフラックス洗浄を行うのではなく、予めパッケージ基板3上の半田6にバーニングを行うため、金−半田接続で熱を印加した状態でフリップチップ接続し、その後、すぐアンダーフィル9を充填することができる。
【0089】
これにより、アンダーフィル9を充填してフリップチップ接続部を硬化させた後に常温に戻してフラックス洗浄を行うことで、フリップチップ接続部が破壊されることを防止できる。
【0090】
また、半導体パッケージ7の組み立て工程の最初に水素バーニングによってパッケージ基板3の複数のフリップチップ接続用端子3c上の半田6を熱処理することにより、外部から搬入したパッケージ基板3に対しても、その電極(フリップチップ接続用端子3c)上の半田6の状態を管理することができ、製品(半導体パッケージ7)の組み立てにおける信頼性を向上させることができる。
【0091】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【0092】
例えば、前記実施の形態では、半導体パッケージ7として、半導体チップを2段に積層する場合について説明したが、前記実施の形態の半導体装置は、少なくとも金−半田接続によるフリップチップ接続でパッケージ基板3上に実装される半導体チップを1つ有していれば、半導体チップの積層数は2段以上の複数段であってもよく、また、1段のみの単層であってもよい。
【産業上の利用可能性】
【0093】
本発明は、金−半田接続によるフリップチップ接続に好適である。
【図面の簡単な説明】
【0094】
【図1】本発明の実施の形態の半導体装置の製造方法の一例を示すプロセスフロー図である。
【図2】図1に示す半導体装置の製造方法で用いられる配線基板の構造の一例を示す平面図である。
【図3】図2に示すA−A線に沿って切断した構造の一例を示す断面図である。
【図4】図1に示す半導体装置の製造方法における水素バーニング時のマスク配置状態の構造の一例を示す平面図である。
【図5】図4に示すA−A線に沿って切断した構造の一例を示す断面図である。
【図6】図1に示す半導体装置の製造方法における水素バーニング状態の一例を示す概念図である。
【図7】図1に示す半導体装置の製造方法におけるフリップチップ接続時の構造の一例を示す平面図である。
【図8】図7に示すA−A線に沿って切断した構造の一例を示す断面図である。
【図9】図1に示す半導体装置の製造方法における水素バーニング及びフリップチップ接続後のフリップチップ接続部の構造の一例を模式的に示す拡大断面図である。
【図10】図1に示す半導体装置の製造方法におけるアンダーフィル充填時の構造の一例を示す平面図である。
【図11】図10のA−A線に沿って切断した構造の一例を示す断面図である。
【図12】図1に示す半導体装置の製造方法における2段目のダイボンディング時の構造の一例を示す平面図である。
【図13】図12のA−A線に沿って切断した構造の一例を示す断面図である。
【図14】図1に示す半導体装置の製造方法におけるワイヤボンディング時の構造の一例を示す平面図である。
【図15】図14のA−A線に沿って切断した構造の一例を示す断面図である。
【図16】図1に示す半導体装置の製造方法における樹脂封止後の構造の一例を示す断面図である。
【図17】図1に示す半導体装置の製造方法におけるボール付け後の構造の一例を示す断面図である。
【符号の説明】
【0095】
1 第1の半導体チップ
1a 主面
1b 裏面
1c パッド(表面電極)
2 第2の半導体チップ
2a 主面
2b 裏面
2c パッド(表面電極)
3 パッケージ基板(配線基板)
3a 主面
3b 裏面
3c フリップチップ接続用端子
3d ワイヤ接続用端子(ボンディングリード)
3e ソルダレジスト
4 ワイヤ
5 金バンプ
6 半田
6a AuSn2 の合金層
7 半導体パッケージ(半導体装置)
8 半田ボール
9 アンダーフィル
10 樹脂体
11 フィルム状接着材
12 マスク
12a 開口部
13 トーチ
14 炎
15 熱雰囲気
16 荷重

【特許請求の範囲】
【請求項1】
(a)主面上に複数の電極が形成され、かつ前記複数の電極上に半田が塗布された配線基板を準備する工程と、
(b)前記配線基板の前記複数の電極上の半田を、水素とドライエアーの混合ガスを用いてバーニングする工程と、
(c)複数の表面電極を有し、かつ前記複数の表面電極に金バンプが接合された半導体チップを前記配線基板の主面上に配置し、その後に前記半田を加熱溶融して前記金バンプと前記半田とを接続して前記半導体チップを前記配線基板にフリップチップ接続する工程と、
(d)前記半導体チップと前記配線基板の間にアンダーフィルを充填する工程とを有することを特徴とする半導体装置の製造方法。
【請求項2】
請求項1記載の半導体装置の製造方法において、前記(b)工程で、バーニング用の炎を形成するトーチと前記配線基板との間にマスクを介在させて水素バーニングを行うことを特徴とする半導体装置の製造方法。
【請求項3】
請求項1記載の半導体装置の製造方法において、前記(b)工程でバーニングする際、バーニング用の炎を形成するトーチを前記配線基板上で複数回往復移動させて前記配線基板の半田を徐々に加熱することを特徴とする半導体装置の製造方法。
【請求項4】
請求項1記載の半導体装置の製造方法において、前記(d)工程のアンダーフィルの充填は、前記(c)工程での金バンプ−半田接続時の温度雰囲気中で行うことを特徴とする半導体装置の製造方法。
【請求項5】
請求項1記載の半導体装置の製造方法において、前記金バンプと前記半田の接続後に、前記金バンプと前記半田の界面にはAuSn2 以上の合金層が形成されることを特徴とする半導体装置の製造方法。
【請求項6】
請求項1記載の半導体装置の製造方法において、前記金バンプと前記半田の接続後に、前記金バンプと前記半田の界面には融点が260℃を越えるAuSn合金層が形成されることを特徴とする半導体装置の製造方法。
【請求項7】
請求項1記載の半導体装置の製造方法において、前記(b)工程で、バーニングすることによって前記半田に付着しているカーボンを除去することを特徴とする半導体装置の製造方法。
【請求項8】
請求項1記載の半導体装置の製造方法において、前記(b)工程で、前記配線基板の表面温度が160〜170℃になるようにバーニングすることを特徴とする半導体装置の製造方法。
【請求項9】
(a)主面上に複数の電極が形成され、かつ前記複数の電極上に半田が塗布された配線基板を準備する工程と、
(b)前記配線基板を所望の雰囲気内に配置し、前記雰囲気内で第1のArプラズマを形成して前記配線基板の主面の汚れを除去する工程と、
(c)前記(b)工程の後に、前記配線基板の前記複数の電極上の半田を、水素とドライエアーの混合ガスを用いてバーニングする工程と、
(d)複数の表面電極を有し、かつ前記複数の表面電極に金バンプが接合された第1の半導体チップを前記配線基板の主面上に配置し、その後に前記半田を加熱溶融して前記金バンプと前記半田とを接続して前記第1の半導体チップを前記配線基板にフリップチップ接続する工程と、
(e)前記第1の半導体チップと前記配線基板の間にアンダーフィルを充填する工程と、
(f)前記第1の半導体チップ上に第2の半導体チップをその主面を上方に向けて搭載する工程と、
(g)前記配線基板を所望の雰囲気内に配置し、前記雰囲気内で第2のArプラズマを形成して前記配線基板の主面の複数のボンディングリードの汚れを除去する工程と、
(h)前記(g)工程の後に、前記第2の半導体チップの主面の複数の表面電極と、前記配線基板の主面の前記複数のボンディングリードとをそれぞれ導電性のワイヤによって電気的に接続する工程とを有することを特徴とする半導体装置の製造方法。
【請求項10】
請求項9記載の半導体装置の製造方法において、前記(b)工程の前記第1のArプラズマを形成するための出力は、前記(g)工程の前記第2のArプラズマを形成するための出力より小さいことを特徴とする半導体装置の製造方法。
【請求項11】
請求項10記載の半導体装置の製造方法において、前記(b)工程で前記第1のArプラズマを印加する時間は、前記(g)工程で前記第2のArプラズマを印加する時間より短いことを特徴とする半導体装置の製造方法。
【請求項12】
請求項9記載の半導体装置の製造方法において、前記(c)工程で、バーニング用の炎を形成するトーチと前記配線基板との間にマスクを介在させて水素バーニングを行うことを特徴とする半導体装置の製造方法。
【請求項13】
請求項9記載の半導体装置の製造方法において、前記(c)工程でバーニングする際、バーニング用の炎を形成するトーチを前記配線基板上で複数回往復移動させて前記配線基板の半田を徐々に加熱することを特徴とする半導体装置の製造方法。
【請求項14】
請求項9記載の半導体装置の製造方法において、前記(c)工程で、前記配線基板の表面温度が160〜170℃になるように前記水素バーニングを行うことを特徴とする半導体装置の製造方法。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate

【図6】
image rotate

【図7】
image rotate

【図8】
image rotate

【図9】
image rotate

【図10】
image rotate

【図11】
image rotate

【図12】
image rotate

【図13】
image rotate

【図14】
image rotate

【図15】
image rotate

【図16】
image rotate

【図17】
image rotate


【公開番号】特開2008−244206(P2008−244206A)
【公開日】平成20年10月9日(2008.10.9)
【国際特許分類】
【出願番号】特願2007−83656(P2007−83656)
【出願日】平成19年3月28日(2007.3.28)
【出願人】(503121103)株式会社ルネサステクノロジ (4,790)
【Fターム(参考)】