半導体装置の製造方法
【課題】 CSPと呼ばれる半導体装置において、封止膜が配線の表面および柱状電極の外周面から剥離しにくいようにし、且つ、配線間でショートが発生しにくいようにする。
【解決手段】 銅からなる配線7の表面および銅からなる柱状電極10の外周面には針状構造の酸化銅膜11が設けられている。これにより、酸化銅膜11が無い場合と比較して、エポキシ系樹脂等からなる封止膜12が配線7の表面および柱状電極10の外周面から剥離しにくいようにすることができる。また、酸化銅膜11を形成する前に、配線7下以外の領域における導電性を有する変質層Cを完全に除去することにより、変質層Cに起因する配線7間でのショートの発生を確実に防止することができる。
【解決手段】 銅からなる配線7の表面および銅からなる柱状電極10の外周面には針状構造の酸化銅膜11が設けられている。これにより、酸化銅膜11が無い場合と比較して、エポキシ系樹脂等からなる封止膜12が配線7の表面および柱状電極10の外周面から剥離しにくいようにすることができる。また、酸化銅膜11を形成する前に、配線7下以外の領域における導電性を有する変質層Cを完全に除去することにより、変質層Cに起因する配線7間でのショートの発生を確実に防止することができる。
【発明の詳細な説明】
【技術分野】
【0001】
この発明は半導体装置の製造方法に関する。
【背景技術】
【0002】
従来の半導体装置には、CSP(chip size package)と呼ばれるもので、半導体基板上に設けられたポリイミド系樹脂等からなる保護膜上に複数の配線が設けられ、配線の接続パッド部上面に柱状電極が設けられ、配線を含む保護膜の上面に封止膜がその上面が柱状電極の上面と面一となるように設けられ、柱状電極の上面に半田ボールが設けられたものがある(例えば、特許文献1参照)。この場合、封止膜が配線の表面および柱状電極の外周面から剥離しにくいようにするために、銅からなる配線の表面および銅からなる柱状電極の外周面には針状構造の酸化銅膜が設けられている。
【0003】
上記のような半導体装置において、何らかの理由により、ポリイミド系樹脂等からなる保護膜の上面側に導電性を有する変質層(以下、この変質層を変質層Cという)が形成されていると、配線間でショートが発生するので、これを防止するために、配線および柱状電極を形成した後に、配線下以外の領域における変質層Cを除去している(例えば、特許文献2参照)。
【0004】
【特許文献1】特開2004−22699号公報
【特許文献2】特開2006−270031号公報
【0005】
ところで、配線の表面等への酸化銅膜の形成を処理液を用いた浸漬処理により行う場合には、配線の表面等に酸化銅膜を形成した後に、配線下以外の領域における変質層Cをドライプロセスにより除去すると、酸化銅膜を形成するときに変質層Cの上面等に吸着された水分が変質層Cの除去と同時に除去され、生産効率が良くなる。
【発明の開示】
【発明が解決しようとする課題】
【0006】
ところで、一般的には、酸化銅膜を処理液を用いた浸漬処理により形成するとき、配線等の銅表面のみに酸化銅膜が形成され、変質層Cの上面には酸化銅膜は形成されない、と言われている。しかるに、微細化に伴い、配線の間隔を10μmとし、1Vの電圧を印加したところ、10〜1000μAのリーク電流が発生した。その原因を調べたところ、変質層Cの上面にも局所的に酸化銅膜が形成され、特に、配線間に多く形成され、配線下以外の領域における変質層Cを除去するとき、これらの酸化銅膜下に変質層Cが残存され、配線間でショートが発生する原因となってしまうということが分かった。
【0007】
そこで、この発明は、変質層に起因する配線間でのショートの発生を確実に防止することができる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【0008】
請求項1に記載の発明は、上面に複数の接続パッドを有する半導体基板上に、前記接続パッドに対応する部分に開口部を有する樹脂からなる保護膜を形成する保護膜形成工程と、前記保護膜の開口部を介して露出された前記接続パッドの上面に残存された前記保護膜の残渣をドライエッチング法により除去する残渣除去工程と、前記保護膜の開口部を介して露出された前記接続パッドの上面に形成された酸化膜を前記残渣除去工程時とは異なるドライエッチング法により除去する酸化膜除去工程と、前記保護膜の開口部を介して露出された前記接続パッドの上面および前記残渣除去工程および前記酸化膜除去工程に起因して前記保護膜の表面に形成された変質層の上面に銅を含む金属からなる配線を形成し、且つ、前記配線の接続パッド部上面に銅からなる柱状電極を形成する柱状電極形成工程と、前記配線下以外の領域における前記変質層を除去する変質層除去工程と、前記配線の表面および前記柱状電極の表面に酸化銅膜を形成する酸化銅膜形成工程と、を有し、前記変質層除去工程は前記酸化銅膜形成工程よりも前の工程であることを特徴とするものである。
請求項2に記載の発明は、請求項1に記載の発明において、前記変質層除去工程は、前記配線下以外の領域における前記保護膜の上面側の一部を含んで除去することを特徴とするものである。
請求項3に記載の発明は、請求項1に記載の発明において、前記酸化銅形成工程は、水酸化ナトリウムを含む第1の処理液と亜塩素酸ナトリウムを含む第2の処理液との混合液からなる処理液を用いて行うことを特徴とするものである。
請求項4に記載の発明は、請求項3に記載の発明において、前記第1の処理液は10〜20wt%程度の水酸化ナトリウムを含み、前記第2の処理液は15〜25wt%程度の亜塩素酸ナトリウムを含むことを特徴とするものである。
【発明の効果】
【0009】
この発明によれば、配線下以外の領域における変質層を除去した後に、配線の表面および柱状電極の表面に酸化銅膜を形成しているので、配線下以外の領域における変質層を完全に除去することができ、ひいては変質層に起因する配線間でのショートの発生を確実に防止することができる。
【発明を実施するための最良の形態】
【0010】
図1はこの発明の製造方法により製造された半導体装置の一例の断面図を示す。この半導体装置は、一般的にはCSPと呼ばれるものであり、シリコン基板(半導体基板)1を備えている。シリコン基板1の上面には所定の機能の集積回路、特に、トランジスタ、ダイオード、抵抗、コンデンサ等の素子(図示せず)が設けられ、上面周辺部には、上記集積回路に接続されたアルミニウム系金属からなる接続パッド2が設けられている。接続パッド2は2個のみを図示するが実際にはシリコン基板1の上面周辺部に多数配列されている。
【0011】
接続パッド2の中央部を除くシリコン基板1の上面には酸化シリコン等からなる絶縁膜3が設けられ、接続パッド2の中央部は絶縁膜3に設けられた開口部4を介して露出されている。絶縁膜3の上面にはポリイミド系樹脂等からなる保護膜5が設けられている。この場合、保護膜5の上面側における配線形成領域には導電性を有する変質層Cが形成されている。また、絶縁膜3の開口部4に対応する部分における変質層Cを含む保護膜5には開口部6が設けられている。
【0012】
変質層Cの上面には配線7が設けられている。配線7は、変質層Cの上面に設けられた銅を含む金属からなる下地金属層8と、下地金属層8の上面に設けられた銅からなる上部金属層9との2層構造となっている。配線9の一端部は、絶縁膜3および変質層Cを含む保護膜5の開口部4、6を介して接続パッド2に接続されている。配線7の接続パッド部上面には銅からなる柱状電極10が設けられている。
【0013】
配線7の表面および柱状電極10の外周面には酸化銅膜11が設けられている。配線7の表面上の酸化銅膜11を含む保護膜5の上面にはエポキシ系樹脂等からなる封止膜12がその上面が柱状電極10およびその外周面の酸化銅膜11の上面と面一となるように設けられている。柱状電極10およびその外周面の酸化銅膜11の上面には半田ボール13が設けられている。
【0014】
次に、この半導体装置の製造方法の一例について説明する。まず、図2に示すように、ウエハ状態のシリコン基板(以下、半導体ウエハ21という)上にアルミニウム系金属からなる接続パッド2および酸化シリコン等からなる絶縁膜3が形成され、接続パッド2の中央部が絶縁膜3に形成された開口部4を介して露出されたものを準備する。
【0015】
この場合、半導体ウエハ21の上面において各半導体装置が形成される領域には所定の機能の集積回路が形成され、接続パッド2はそれぞれ対応する領域に形成された集積回路に電気的に接続されている。なお、図2において、符号22で示す領域はダイシングストリートに対応する領域である。
【0016】
次に、図3に示すように、絶縁膜3の上面に、スクリーン印刷法やスピンコート法等により、ポリイミド系樹脂等からなる保護膜5を形成する。この場合、絶縁膜3の開口部3に対応する部分における保護膜5には、フォトリソグラフィ法により、開口部6が形成されている。
【0017】
ここで、ポリイミド系樹脂等からなる保護膜5に開口部6を形成したとき、絶縁膜3および保護膜5の開口部4、6を介して露出された接続パッド2の上面にスカムと呼ばれるポリイミド系樹脂等からなる残渣(図示せず)が残存する場合がある。そこで、次に、この残渣を酸素プラズマアッシングにより除去する。この場合、図4に示すように、保護膜5の上面層が酸素プラズマの影響を受けて変質し、変質層(以下、この変質層を変質層Aという)が形成される。すなわち、図3に示す保護膜5の上面はほぼ平坦であり、変質層は形成されていないが、この時点では、上面が10〜100nmの凸凹構造の変質層Aが形成されている。
【0018】
次に、絶縁膜3および変質層Aを含む保護膜5の開口部4、6を介して露出されたアルミニウム系金属からなる接続パッド2の上面に形成された自然酸化膜(図示せず)をアルゴンガス等の不活性ガスを用いたプラズマエッチングにより除去する。この場合、このようなプラズマエッチングにより、変質層Aがさらに変質して、表面粗さが変質層Aよりも粗い網目構造の変質層Cが形成される。変質層Cの網目の直径は10〜500nm、網の太さは10〜200nm、層厚は10〜1000nmである。
【0019】
ここで、保護膜5の材料であるポリイミド系樹脂等からなる樹脂の構成元素が炭素、酸素、窒素、水素であると、変質層Cの構成元素は炭素、酸素、窒素、水素、不活性ガスとなる。変質層Cに含まれる不活性ガスは、不活性ガスとしてアルゴンを用いたプラズマエッチング処理ではアルゴンガスである。なお、変質層Aの構成元素は、保護膜5と同じで、炭素、酸素、窒素、水素である。
【0020】
次に、図5に示すように、絶縁膜3および変質層Cを含む保護膜5の開口部4、6を介して露出された接続パッド2の上面を含む変質層Cの上面全体に下地金属層8を形成する。この場合、下地金属層8は、スパッタ法等により形成された銅層のみであってもよく、またスパッタ法により形成されたチタン層等の薄膜層上にスパッタ法により銅層を形成したものであってもよい。この場合、下地金属層8は変質層Cの上面に形成されるため、その界面の密着力は高い。
【0021】
次に、下地金属層8の上面にメッキレジスト膜23をパターン形成する。この場合、上部金属層9形成領域に対応する部分におけるメッキレジスト膜23には開口部24が形成されている。次に、下地金属層8をメッキ電流路とした銅の電解メッキを行なうことにより、メッキレジスト膜23の開口部24内の下地金属層8の上面に上部金属層9を形成する。次に、メッキレジスト膜23を剥離する。
【0022】
次に、図6に示すように、上部金属層9を含む下地金属層8の上面にメッキレジスト膜25をパターン形成する。この場合、柱状電極10形成領域に対応する部分におけるメッキレジスト膜25には開口部26が形成されている。次に、下地金属層8をメッキ電流路とした銅の電解メッキを行なうことにより、メッキレジスト膜25の開口部26内の上部金属層9の接続パッド部上面に柱状電極10を形成する。
【0023】
次に、メッキレジスト膜23を剥離し、次いで、上部金属層9をマスクとして下地金属層8の不要な部分をウェットエッチングして除去すると、図7に示すように、上部金属層9下にのみ下地金属層8が残存される。この状態では、上部金属層9およびその下に残存された下地金属層8により、2層構造の配線7が形成されている。
【0024】
また、この状態では、配線7下以外の領域における保護膜5の上面にも変質層Cが形成されている。変質層Cは導電性を有するため、このままでは、配線7間でショートが発生してしまう。そこで、次に、配線7下以外の領域における変質層Cを酸素プラズマアッシングにより除去すると、図8に示すように、配線7下にのみ変質層Cが残存される。
【0025】
この場合の酸素プラズマアッシングとしては、ICP(Inductively Coupled Plasma)タイプのプラズマアッシング装置を用い、1枚の半導体ウエハ21に対して、パワー1000W、プロセス圧27Pa、処理温度40℃、酸素流量200mL/min、処理時間1分の条件で行なった。
【0026】
すると、オーバーアッシングとなり、配線7下以外の領域における保護膜5の上面側の一部も除去され、配線7下以外の領域における変質層Cが完全に除去された。この場合、配線7下以外の領域における保護膜5の上面層が酸素プラズマの影響を受けて変質し、変質層A(図示せず)が形成されるが、変質層Aは導電性を有していないため、別に支障はない。
【0027】
次に、図9に示すように、下地金属層8のうちの銅層の側面、銅からなる上部金属層9の表面および銅からなる柱状電極10の表面に酸化銅膜11を形成する。ここで、酸化銅膜11の形成方法について説明する。上述した如く、下地金属層8の不要な部分をウェットエッチングして除去した後に、必要に応じ、当該ウェットエッチング後の水洗等により下地金属層8のうちの銅層の側面、上部金属層9の表面および柱状電極10の表面に不均一に発生した酸化銅を硫酸水溶液中への浸漬処理により除去し、次いで水洗、乾燥を行い、下地金属層8のうちの銅層の側面、上部金属層9の表面および柱状電極10の表面を純銅面とする。
【0028】
次に、酸化銅膜11を処理液を用いた浸漬処理により形成する。酸化銅膜11は、より詳細には、酸化銅膜または酸化銅膜と該酸化銅膜の表面に形成された酸化第1銅膜によって構成される。まず、処理液について説明する。第1の処理液は、水酸化ナトリウム10〜20wt%と、純水80〜90wt%とからなる処理液である。第2の処理液は、亜塩素酸ナトリウム15〜25wt%と、純水75〜85wt%とからなる処理液である。
【0029】
そして、まず、第1の処理液480mLと純水11520mLとの混合液中に半導体ウエハ21等を室温で2分浸漬する。この浸漬処理は、次の浸漬処理の処理液(混合液)に下地金属層8、上部金属層9および柱状電極10をなじませるために行うものであり、下地金属層8のうちの銅層の側面、上部金属層9の表面および柱状電極10の表面に酸化銅膜は形成されない。
【0030】
次に、第1の処理液960mLと第2の処理液1560mLと純水9480mLとの混合液中に半導体ウエハ21等を温度70〜80℃で3〜5分(数分)浸漬し、次いで水洗、温水洗、乾燥を行う。すると、下地金属層8のうちの銅層の側面、銅からなる上部金属層9の表面および銅からなる柱状電極10の表面に酸化銅膜11が形成される。この場合、配線7下以外の領域における保護膜5の上面側に変質層A(図示せず)が形成され、この変質層Aの上面にも局所的に酸化銅膜が形成されるが、変質層Aは導電性を有していないため、別に支障はない。
【0031】
次に、図10に示すように、酸化銅膜11を含む保護膜5の上面に、スクリーン印刷法やスピンコート法等により、エポキシ系樹脂等からなる封止膜12をその厚さが酸化銅膜11を含む柱状電極10の高さよりも厚くなるように形成する。したがって、この状態では、柱状電極10上の酸化銅膜11の上面は封止膜12によって覆われている。
【0032】
次に、封止膜12の上面側および少なくとも柱状電極10上の酸化銅膜11を研削し、図11に示すように、柱状電極10およびその外周面の酸化銅膜11の上面を露出させ、且つ、この露出された柱状電極10およびその外周面の酸化銅膜11の上面を含む封止膜12の上面を平坦化する。この研削により柱状電極10の上面にばりが生じた場合には、このばりをウェットエッチングにより除去したり、さらにこの後の酸化を防止するために、柱状電極10の上面に無電解メッキによるニッケル層の形成等の表面処理を行うようにしてもよい。
【0033】
次に、図12に示すように、柱状電極10およびその外周面の酸化銅膜11の上面に半田ボール13を形成する。次に、図13に示すように、封止膜12、保護膜5、絶縁膜3および半導体ウエハ21をダイシングストリート22に沿って切断すると、図1に示す半導体装置が複数個得られる。
【0034】
このようにして得られた半導体装置では、配線7の表面および柱状電極10の外周面に酸化銅膜11を形成しているので、エポキシ系樹脂等からなる封止膜12の酸化銅膜11に対する密着性が良くなり、したがって封止膜12が配線7の表面および柱状電極10の外周面から剥離しにくいようにすることができる。また、酸化銅膜11により、配線7の表面および柱状電極10の外周面でのマイグレーションの発生を抑制することができる。
【0035】
また、このようにして得られた半導体装置では、配線7下以外の領域における変質層Cを除去した後に、配線7の表面および柱状電極10の表面に酸化銅膜11を形成しているので、配線7下以外の領域における変質層Cを完全に除去することができ、ひいては変質層Cに起因する配線7間でのショートの発生を確実に防止することができる。
【図面の簡単な説明】
【0036】
【図1】この発明の製造方法により製造された半導体装置の一例の断面図。
【図2】図1に示す半導体装置の製造方法の一例において、当初準備したものの断面図。
【図3】図2に続く工程の断面図。
【図4】図3に続く工程の断面図。
【図5】図4に続く工程の断面図。
【図6】図5に続く工程の断面図。
【図7】図6に続く工程の断面図。
【図8】図7に続く工程の断面図。
【図9】図8に続く工程の断面図。
【図10】図9に続く工程の断面図。
【図11】図10に続く工程の断面図。
【図12】図11に続く工程の断面図。
【図13】図12に続く工程の断面図。
【符号の説明】
【0037】
1 シリコン基板
2 接続パッド
3 絶縁膜
4 保護膜
7 配線
8 下地金属層
9 上部金属層
10 柱状電極
11 酸化銅膜
12 封止膜
13 半田ボール
A 変質層A
C 変質層C
【技術分野】
【0001】
この発明は半導体装置の製造方法に関する。
【背景技術】
【0002】
従来の半導体装置には、CSP(chip size package)と呼ばれるもので、半導体基板上に設けられたポリイミド系樹脂等からなる保護膜上に複数の配線が設けられ、配線の接続パッド部上面に柱状電極が設けられ、配線を含む保護膜の上面に封止膜がその上面が柱状電極の上面と面一となるように設けられ、柱状電極の上面に半田ボールが設けられたものがある(例えば、特許文献1参照)。この場合、封止膜が配線の表面および柱状電極の外周面から剥離しにくいようにするために、銅からなる配線の表面および銅からなる柱状電極の外周面には針状構造の酸化銅膜が設けられている。
【0003】
上記のような半導体装置において、何らかの理由により、ポリイミド系樹脂等からなる保護膜の上面側に導電性を有する変質層(以下、この変質層を変質層Cという)が形成されていると、配線間でショートが発生するので、これを防止するために、配線および柱状電極を形成した後に、配線下以外の領域における変質層Cを除去している(例えば、特許文献2参照)。
【0004】
【特許文献1】特開2004−22699号公報
【特許文献2】特開2006−270031号公報
【0005】
ところで、配線の表面等への酸化銅膜の形成を処理液を用いた浸漬処理により行う場合には、配線の表面等に酸化銅膜を形成した後に、配線下以外の領域における変質層Cをドライプロセスにより除去すると、酸化銅膜を形成するときに変質層Cの上面等に吸着された水分が変質層Cの除去と同時に除去され、生産効率が良くなる。
【発明の開示】
【発明が解決しようとする課題】
【0006】
ところで、一般的には、酸化銅膜を処理液を用いた浸漬処理により形成するとき、配線等の銅表面のみに酸化銅膜が形成され、変質層Cの上面には酸化銅膜は形成されない、と言われている。しかるに、微細化に伴い、配線の間隔を10μmとし、1Vの電圧を印加したところ、10〜1000μAのリーク電流が発生した。その原因を調べたところ、変質層Cの上面にも局所的に酸化銅膜が形成され、特に、配線間に多く形成され、配線下以外の領域における変質層Cを除去するとき、これらの酸化銅膜下に変質層Cが残存され、配線間でショートが発生する原因となってしまうということが分かった。
【0007】
そこで、この発明は、変質層に起因する配線間でのショートの発生を確実に防止することができる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【0008】
請求項1に記載の発明は、上面に複数の接続パッドを有する半導体基板上に、前記接続パッドに対応する部分に開口部を有する樹脂からなる保護膜を形成する保護膜形成工程と、前記保護膜の開口部を介して露出された前記接続パッドの上面に残存された前記保護膜の残渣をドライエッチング法により除去する残渣除去工程と、前記保護膜の開口部を介して露出された前記接続パッドの上面に形成された酸化膜を前記残渣除去工程時とは異なるドライエッチング法により除去する酸化膜除去工程と、前記保護膜の開口部を介して露出された前記接続パッドの上面および前記残渣除去工程および前記酸化膜除去工程に起因して前記保護膜の表面に形成された変質層の上面に銅を含む金属からなる配線を形成し、且つ、前記配線の接続パッド部上面に銅からなる柱状電極を形成する柱状電極形成工程と、前記配線下以外の領域における前記変質層を除去する変質層除去工程と、前記配線の表面および前記柱状電極の表面に酸化銅膜を形成する酸化銅膜形成工程と、を有し、前記変質層除去工程は前記酸化銅膜形成工程よりも前の工程であることを特徴とするものである。
請求項2に記載の発明は、請求項1に記載の発明において、前記変質層除去工程は、前記配線下以外の領域における前記保護膜の上面側の一部を含んで除去することを特徴とするものである。
請求項3に記載の発明は、請求項1に記載の発明において、前記酸化銅形成工程は、水酸化ナトリウムを含む第1の処理液と亜塩素酸ナトリウムを含む第2の処理液との混合液からなる処理液を用いて行うことを特徴とするものである。
請求項4に記載の発明は、請求項3に記載の発明において、前記第1の処理液は10〜20wt%程度の水酸化ナトリウムを含み、前記第2の処理液は15〜25wt%程度の亜塩素酸ナトリウムを含むことを特徴とするものである。
【発明の効果】
【0009】
この発明によれば、配線下以外の領域における変質層を除去した後に、配線の表面および柱状電極の表面に酸化銅膜を形成しているので、配線下以外の領域における変質層を完全に除去することができ、ひいては変質層に起因する配線間でのショートの発生を確実に防止することができる。
【発明を実施するための最良の形態】
【0010】
図1はこの発明の製造方法により製造された半導体装置の一例の断面図を示す。この半導体装置は、一般的にはCSPと呼ばれるものであり、シリコン基板(半導体基板)1を備えている。シリコン基板1の上面には所定の機能の集積回路、特に、トランジスタ、ダイオード、抵抗、コンデンサ等の素子(図示せず)が設けられ、上面周辺部には、上記集積回路に接続されたアルミニウム系金属からなる接続パッド2が設けられている。接続パッド2は2個のみを図示するが実際にはシリコン基板1の上面周辺部に多数配列されている。
【0011】
接続パッド2の中央部を除くシリコン基板1の上面には酸化シリコン等からなる絶縁膜3が設けられ、接続パッド2の中央部は絶縁膜3に設けられた開口部4を介して露出されている。絶縁膜3の上面にはポリイミド系樹脂等からなる保護膜5が設けられている。この場合、保護膜5の上面側における配線形成領域には導電性を有する変質層Cが形成されている。また、絶縁膜3の開口部4に対応する部分における変質層Cを含む保護膜5には開口部6が設けられている。
【0012】
変質層Cの上面には配線7が設けられている。配線7は、変質層Cの上面に設けられた銅を含む金属からなる下地金属層8と、下地金属層8の上面に設けられた銅からなる上部金属層9との2層構造となっている。配線9の一端部は、絶縁膜3および変質層Cを含む保護膜5の開口部4、6を介して接続パッド2に接続されている。配線7の接続パッド部上面には銅からなる柱状電極10が設けられている。
【0013】
配線7の表面および柱状電極10の外周面には酸化銅膜11が設けられている。配線7の表面上の酸化銅膜11を含む保護膜5の上面にはエポキシ系樹脂等からなる封止膜12がその上面が柱状電極10およびその外周面の酸化銅膜11の上面と面一となるように設けられている。柱状電極10およびその外周面の酸化銅膜11の上面には半田ボール13が設けられている。
【0014】
次に、この半導体装置の製造方法の一例について説明する。まず、図2に示すように、ウエハ状態のシリコン基板(以下、半導体ウエハ21という)上にアルミニウム系金属からなる接続パッド2および酸化シリコン等からなる絶縁膜3が形成され、接続パッド2の中央部が絶縁膜3に形成された開口部4を介して露出されたものを準備する。
【0015】
この場合、半導体ウエハ21の上面において各半導体装置が形成される領域には所定の機能の集積回路が形成され、接続パッド2はそれぞれ対応する領域に形成された集積回路に電気的に接続されている。なお、図2において、符号22で示す領域はダイシングストリートに対応する領域である。
【0016】
次に、図3に示すように、絶縁膜3の上面に、スクリーン印刷法やスピンコート法等により、ポリイミド系樹脂等からなる保護膜5を形成する。この場合、絶縁膜3の開口部3に対応する部分における保護膜5には、フォトリソグラフィ法により、開口部6が形成されている。
【0017】
ここで、ポリイミド系樹脂等からなる保護膜5に開口部6を形成したとき、絶縁膜3および保護膜5の開口部4、6を介して露出された接続パッド2の上面にスカムと呼ばれるポリイミド系樹脂等からなる残渣(図示せず)が残存する場合がある。そこで、次に、この残渣を酸素プラズマアッシングにより除去する。この場合、図4に示すように、保護膜5の上面層が酸素プラズマの影響を受けて変質し、変質層(以下、この変質層を変質層Aという)が形成される。すなわち、図3に示す保護膜5の上面はほぼ平坦であり、変質層は形成されていないが、この時点では、上面が10〜100nmの凸凹構造の変質層Aが形成されている。
【0018】
次に、絶縁膜3および変質層Aを含む保護膜5の開口部4、6を介して露出されたアルミニウム系金属からなる接続パッド2の上面に形成された自然酸化膜(図示せず)をアルゴンガス等の不活性ガスを用いたプラズマエッチングにより除去する。この場合、このようなプラズマエッチングにより、変質層Aがさらに変質して、表面粗さが変質層Aよりも粗い網目構造の変質層Cが形成される。変質層Cの網目の直径は10〜500nm、網の太さは10〜200nm、層厚は10〜1000nmである。
【0019】
ここで、保護膜5の材料であるポリイミド系樹脂等からなる樹脂の構成元素が炭素、酸素、窒素、水素であると、変質層Cの構成元素は炭素、酸素、窒素、水素、不活性ガスとなる。変質層Cに含まれる不活性ガスは、不活性ガスとしてアルゴンを用いたプラズマエッチング処理ではアルゴンガスである。なお、変質層Aの構成元素は、保護膜5と同じで、炭素、酸素、窒素、水素である。
【0020】
次に、図5に示すように、絶縁膜3および変質層Cを含む保護膜5の開口部4、6を介して露出された接続パッド2の上面を含む変質層Cの上面全体に下地金属層8を形成する。この場合、下地金属層8は、スパッタ法等により形成された銅層のみであってもよく、またスパッタ法により形成されたチタン層等の薄膜層上にスパッタ法により銅層を形成したものであってもよい。この場合、下地金属層8は変質層Cの上面に形成されるため、その界面の密着力は高い。
【0021】
次に、下地金属層8の上面にメッキレジスト膜23をパターン形成する。この場合、上部金属層9形成領域に対応する部分におけるメッキレジスト膜23には開口部24が形成されている。次に、下地金属層8をメッキ電流路とした銅の電解メッキを行なうことにより、メッキレジスト膜23の開口部24内の下地金属層8の上面に上部金属層9を形成する。次に、メッキレジスト膜23を剥離する。
【0022】
次に、図6に示すように、上部金属層9を含む下地金属層8の上面にメッキレジスト膜25をパターン形成する。この場合、柱状電極10形成領域に対応する部分におけるメッキレジスト膜25には開口部26が形成されている。次に、下地金属層8をメッキ電流路とした銅の電解メッキを行なうことにより、メッキレジスト膜25の開口部26内の上部金属層9の接続パッド部上面に柱状電極10を形成する。
【0023】
次に、メッキレジスト膜23を剥離し、次いで、上部金属層9をマスクとして下地金属層8の不要な部分をウェットエッチングして除去すると、図7に示すように、上部金属層9下にのみ下地金属層8が残存される。この状態では、上部金属層9およびその下に残存された下地金属層8により、2層構造の配線7が形成されている。
【0024】
また、この状態では、配線7下以外の領域における保護膜5の上面にも変質層Cが形成されている。変質層Cは導電性を有するため、このままでは、配線7間でショートが発生してしまう。そこで、次に、配線7下以外の領域における変質層Cを酸素プラズマアッシングにより除去すると、図8に示すように、配線7下にのみ変質層Cが残存される。
【0025】
この場合の酸素プラズマアッシングとしては、ICP(Inductively Coupled Plasma)タイプのプラズマアッシング装置を用い、1枚の半導体ウエハ21に対して、パワー1000W、プロセス圧27Pa、処理温度40℃、酸素流量200mL/min、処理時間1分の条件で行なった。
【0026】
すると、オーバーアッシングとなり、配線7下以外の領域における保護膜5の上面側の一部も除去され、配線7下以外の領域における変質層Cが完全に除去された。この場合、配線7下以外の領域における保護膜5の上面層が酸素プラズマの影響を受けて変質し、変質層A(図示せず)が形成されるが、変質層Aは導電性を有していないため、別に支障はない。
【0027】
次に、図9に示すように、下地金属層8のうちの銅層の側面、銅からなる上部金属層9の表面および銅からなる柱状電極10の表面に酸化銅膜11を形成する。ここで、酸化銅膜11の形成方法について説明する。上述した如く、下地金属層8の不要な部分をウェットエッチングして除去した後に、必要に応じ、当該ウェットエッチング後の水洗等により下地金属層8のうちの銅層の側面、上部金属層9の表面および柱状電極10の表面に不均一に発生した酸化銅を硫酸水溶液中への浸漬処理により除去し、次いで水洗、乾燥を行い、下地金属層8のうちの銅層の側面、上部金属層9の表面および柱状電極10の表面を純銅面とする。
【0028】
次に、酸化銅膜11を処理液を用いた浸漬処理により形成する。酸化銅膜11は、より詳細には、酸化銅膜または酸化銅膜と該酸化銅膜の表面に形成された酸化第1銅膜によって構成される。まず、処理液について説明する。第1の処理液は、水酸化ナトリウム10〜20wt%と、純水80〜90wt%とからなる処理液である。第2の処理液は、亜塩素酸ナトリウム15〜25wt%と、純水75〜85wt%とからなる処理液である。
【0029】
そして、まず、第1の処理液480mLと純水11520mLとの混合液中に半導体ウエハ21等を室温で2分浸漬する。この浸漬処理は、次の浸漬処理の処理液(混合液)に下地金属層8、上部金属層9および柱状電極10をなじませるために行うものであり、下地金属層8のうちの銅層の側面、上部金属層9の表面および柱状電極10の表面に酸化銅膜は形成されない。
【0030】
次に、第1の処理液960mLと第2の処理液1560mLと純水9480mLとの混合液中に半導体ウエハ21等を温度70〜80℃で3〜5分(数分)浸漬し、次いで水洗、温水洗、乾燥を行う。すると、下地金属層8のうちの銅層の側面、銅からなる上部金属層9の表面および銅からなる柱状電極10の表面に酸化銅膜11が形成される。この場合、配線7下以外の領域における保護膜5の上面側に変質層A(図示せず)が形成され、この変質層Aの上面にも局所的に酸化銅膜が形成されるが、変質層Aは導電性を有していないため、別に支障はない。
【0031】
次に、図10に示すように、酸化銅膜11を含む保護膜5の上面に、スクリーン印刷法やスピンコート法等により、エポキシ系樹脂等からなる封止膜12をその厚さが酸化銅膜11を含む柱状電極10の高さよりも厚くなるように形成する。したがって、この状態では、柱状電極10上の酸化銅膜11の上面は封止膜12によって覆われている。
【0032】
次に、封止膜12の上面側および少なくとも柱状電極10上の酸化銅膜11を研削し、図11に示すように、柱状電極10およびその外周面の酸化銅膜11の上面を露出させ、且つ、この露出された柱状電極10およびその外周面の酸化銅膜11の上面を含む封止膜12の上面を平坦化する。この研削により柱状電極10の上面にばりが生じた場合には、このばりをウェットエッチングにより除去したり、さらにこの後の酸化を防止するために、柱状電極10の上面に無電解メッキによるニッケル層の形成等の表面処理を行うようにしてもよい。
【0033】
次に、図12に示すように、柱状電極10およびその外周面の酸化銅膜11の上面に半田ボール13を形成する。次に、図13に示すように、封止膜12、保護膜5、絶縁膜3および半導体ウエハ21をダイシングストリート22に沿って切断すると、図1に示す半導体装置が複数個得られる。
【0034】
このようにして得られた半導体装置では、配線7の表面および柱状電極10の外周面に酸化銅膜11を形成しているので、エポキシ系樹脂等からなる封止膜12の酸化銅膜11に対する密着性が良くなり、したがって封止膜12が配線7の表面および柱状電極10の外周面から剥離しにくいようにすることができる。また、酸化銅膜11により、配線7の表面および柱状電極10の外周面でのマイグレーションの発生を抑制することができる。
【0035】
また、このようにして得られた半導体装置では、配線7下以外の領域における変質層Cを除去した後に、配線7の表面および柱状電極10の表面に酸化銅膜11を形成しているので、配線7下以外の領域における変質層Cを完全に除去することができ、ひいては変質層Cに起因する配線7間でのショートの発生を確実に防止することができる。
【図面の簡単な説明】
【0036】
【図1】この発明の製造方法により製造された半導体装置の一例の断面図。
【図2】図1に示す半導体装置の製造方法の一例において、当初準備したものの断面図。
【図3】図2に続く工程の断面図。
【図4】図3に続く工程の断面図。
【図5】図4に続く工程の断面図。
【図6】図5に続く工程の断面図。
【図7】図6に続く工程の断面図。
【図8】図7に続く工程の断面図。
【図9】図8に続く工程の断面図。
【図10】図9に続く工程の断面図。
【図11】図10に続く工程の断面図。
【図12】図11に続く工程の断面図。
【図13】図12に続く工程の断面図。
【符号の説明】
【0037】
1 シリコン基板
2 接続パッド
3 絶縁膜
4 保護膜
7 配線
8 下地金属層
9 上部金属層
10 柱状電極
11 酸化銅膜
12 封止膜
13 半田ボール
A 変質層A
C 変質層C
【特許請求の範囲】
【請求項1】
上面に複数の接続パッドを有する半導体基板上に、前記接続パッドに対応する部分に開口部を有する樹脂からなる保護膜を形成する保護膜形成工程と、
前記保護膜の開口部を介して露出された前記接続パッドの上面に残存された前記保護膜の残渣をドライエッチング法により除去する残渣除去工程と、
前記保護膜の開口部を介して露出された前記接続パッドの上面に形成された酸化膜を前記残渣除去工程時とは異なるドライエッチング法により除去する酸化膜除去工程と、
前記保護膜の開口部を介して露出された前記接続パッドの上面および前記残渣除去工程および前記酸化膜除去工程に起因して前記保護膜の表面に形成された変質層の上面に銅を含む金属からなる配線を形成し、且つ、前記配線の接続パッド部上面に銅からなる柱状電極を形成する柱状電極形成工程と、
前記配線下以外の領域における前記変質層を除去する変質層除去工程と、
前記配線の表面および前記柱状電極の表面に酸化銅膜を形成する酸化銅膜形成工程と、
を有し、前記変質層除去工程は前記酸化銅膜形成工程よりも前の工程であることを特徴とする半導体装置の製造方法。
【請求項2】
請求項1に記載の発明において、前記変質層除去工程は、前記配線下以外の領域における前記保護膜の上面側の一部を含んで除去することを特徴とする半導体装置の製造方法。
【請求項3】
請求項1に記載の発明において、前記酸化銅形成工程は、水酸化ナトリウムを含む第1の処理液と亜塩素酸ナトリウムを含む第2の処理液との混合液からなる処理液を用いて行うことを特徴とする半導体装置の製造方法。
【請求項4】
請求項3に記載の発明において、前記第1の処理液は10〜20wt%程度の水酸化ナトリウムを含み、前記第2の処理液は15〜25wt%程度の亜塩素酸ナトリウムを含むことを特徴とする半導体装置の製造方法。
【請求項1】
上面に複数の接続パッドを有する半導体基板上に、前記接続パッドに対応する部分に開口部を有する樹脂からなる保護膜を形成する保護膜形成工程と、
前記保護膜の開口部を介して露出された前記接続パッドの上面に残存された前記保護膜の残渣をドライエッチング法により除去する残渣除去工程と、
前記保護膜の開口部を介して露出された前記接続パッドの上面に形成された酸化膜を前記残渣除去工程時とは異なるドライエッチング法により除去する酸化膜除去工程と、
前記保護膜の開口部を介して露出された前記接続パッドの上面および前記残渣除去工程および前記酸化膜除去工程に起因して前記保護膜の表面に形成された変質層の上面に銅を含む金属からなる配線を形成し、且つ、前記配線の接続パッド部上面に銅からなる柱状電極を形成する柱状電極形成工程と、
前記配線下以外の領域における前記変質層を除去する変質層除去工程と、
前記配線の表面および前記柱状電極の表面に酸化銅膜を形成する酸化銅膜形成工程と、
を有し、前記変質層除去工程は前記酸化銅膜形成工程よりも前の工程であることを特徴とする半導体装置の製造方法。
【請求項2】
請求項1に記載の発明において、前記変質層除去工程は、前記配線下以外の領域における前記保護膜の上面側の一部を含んで除去することを特徴とする半導体装置の製造方法。
【請求項3】
請求項1に記載の発明において、前記酸化銅形成工程は、水酸化ナトリウムを含む第1の処理液と亜塩素酸ナトリウムを含む第2の処理液との混合液からなる処理液を用いて行うことを特徴とする半導体装置の製造方法。
【請求項4】
請求項3に記載の発明において、前記第1の処理液は10〜20wt%程度の水酸化ナトリウムを含み、前記第2の処理液は15〜25wt%程度の亜塩素酸ナトリウムを含むことを特徴とする半導体装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【公開番号】特開2010−62175(P2010−62175A)
【公開日】平成22年3月18日(2010.3.18)
【国際特許分類】
【出願番号】特願2008−223171(P2008−223171)
【出願日】平成20年9月1日(2008.9.1)
【出願人】(000001443)カシオ計算機株式会社 (8,748)
【Fターム(参考)】
【公開日】平成22年3月18日(2010.3.18)
【国際特許分類】
【出願日】平成20年9月1日(2008.9.1)
【出願人】(000001443)カシオ計算機株式会社 (8,748)
【Fターム(参考)】
[ Back to top ]