半導体装置の製造方法
【課題】半導体素子の破損を抑制すること。
【解決手段】上面に凹部１８を備える基板１０の前記凹部１８内に第１半導体素子３０を実装する工程と、前記第１半導体素子３０の上面上に弾性体４０を配置する工程と、第２半導体素子５０の下面が前記弾性体４０の上面に接するように前記第２半導体素子５０の上面に荷重をかけて前記第２半導体素子５０を前記基板１０に接合する工程と、を含む半導体装置の製造方法。
【解決手段】上面に凹部１８を備える基板１０の前記凹部１８内に第１半導体素子３０を実装する工程と、前記第１半導体素子３０の上面上に弾性体４０を配置する工程と、第２半導体素子５０の下面が前記弾性体４０の上面に接するように前記第２半導体素子５０の上面に荷重をかけて前記第２半導体素子５０を前記基板１０に接合する工程と、を含む半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、例えば、半導体素子を実装する半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、半導体素子を３次元に実装する技術が開発されている。例えば、基板上面の凹部に第１の電子部品を実装し、凹部上に第２の電子部品を実装する技術が知られている（例えば、特許文献１）。例えば、基板上面の凹部内にＩＣチップを実装し、凹部上にＩＣモジュールを実装する技術が知られている（例えば、特許文献２）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】実開平７−４２１６５号公報
【特許文献２】特開２００４−２６５９５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
半導体素子を３次元に実装する場合、低コストで半導体素子を実装することが求められている。例えば、低コスト化のため、凹部上の半導体素子に荷重をかけて半導体素子を実装する場合、半導体素子が破損してしまう場合がある。本半導体装置の製造方法は、半導体素子の破損を抑制することを目的とする。
【課題を解決するための手段】
【０００５】
例えば、上面に凹部を備える基板の前記凹部内に第１半導体素子を実装する工程と、前記第１半導体素子の上面上に弾性体を配置する工程と、第２半導体素子の下面が前記弾性体の上面に接するように前記第２半導体素子の上面に荷重をかけて前記第２半導体素子を前記基板に接合する工程と、を含むことを特徴とする半導体装置の製造方法を用いることができる。
【発明の効果】
【０００６】
本半導体装置の製造方法によれば、半導体素子の破損を抑制することができる。
【図面の簡単な説明】
【０００７】
【図１】図１（ａ）から図１（ｄ）は、実施例１に係る半導体装置の製造方法を示す図である。
【図２】図２（ａ）から図２（ｄ）は、実施例２に係る半導体装置の製造方法を示す断面図（その１）である。
【図３】図３（ａ）から図３（ｃ）は、実施例２に係る半導体装置の製造方法を示す断面図（その２）である。
【図４】図４（ａ）から図４（ｄ）は、実施例３に係る半導体装置の製造方法を示す断面図である。
【発明を実施するための形態】
【０００８】
以下、図面を参照に実施例について説明する。
【実施例１】
【０００９】
図１（ａ）から図１（ｄ）は、実施例１に係る半導体装置の製造方法を示す図である。図１（ａ）のように、絶縁性の基板１０の上面に凹部１８を形成する。基板１０は、例えばセラミック基板または樹脂基板である。図１（ｂ）のように、凹部１８内に第１半導体素子３０を実装する。例えば、第１半導体素子３０を凹部１８の底面にフェースアップ実装する。図１（ｃ）のように、第１半導体素子３０の上面上に弾性体４０を配置する。図１（ｄ）のように、第２半導体素子５０の下面が弾性体４０の上面に接するように第２半導体素子５０の上面に荷重６０をかけて第２半導体素子５０を基板１０に接合する。例えば、第２半導体素子５０をバンプ５２を用い基板１０にフリップチップ実装する。第１半導体素子３０および第２半導体素子５０は、例えばＬＳＩ（Large Scale Integrated Circuit）等のシリコンチップとすることができる。
【００１０】
実施例１によれば、第２半導体素子５０の上面に荷重６０をかけ第２半導体素子５０と基板１０とを接合させるため、低コストに第２半導体素子５０を凹部１８上に実装することができる。さらに、第１半導体素子３０と第２半導体素子５０との間に弾性体が配置されているため、図１（ｄ）における荷重６０に起因し、第２半導体素子５０が破損することを抑制することができる。特に、半導体装置を小型化する場合、第２半導体素子５０の膜厚を薄くすることなり、第２半導体素子５０が破損し易くなる。実施例１においては、このような場合においても第２半導体素子５０の破損を抑制し、半導体装置の小型化が可能となる。
【００１１】
基板１０としては、セラミック基板または樹脂基板を用いることができる。第２半導体素子５０の上面に荷重をかけ第２半導体素子５０を基板１０に接合させる場合、基板１０の反発力があることが好ましい。よって、基板１０は樹脂層を含むことが好ましい。より好ましくは、基板１０のうち少なくとも凹部１８の底面より上部は、樹脂層であることが好ましい。
【００１２】
また、図１（ｄ）のように、第２半導体素子５０の上面に荷重をかけ、第２半導体素子５０を基板１０にフリップチップ接合することにより、低コストの接合が可能となる。
【実施例２】
【００１３】
実施例２は、弾性体として樹脂シートを用いる例である。図２（ａ）から図３（ｃ）は、実施例２に係る半導体装置の製造方法を示す断面図である。図２（ａ）のように、基板１０は、多層配線層１２、コア層１４および多層配線層１６が積層し設けられている。ここで、多層配線層１２の表面および内部と、多層配線層１２の内部に形成されている配線層は省略している。また、多層配線層１２は、配線が表面に１層のみ形成されているものも含むものである。多層配線層１２、コア層１４および多層配線層１６の膜厚はそれぞれ、例えば０．４ｍｍ、０．３ｍｍおよび０．６ｍｍとすることができる。基板１０には凹部１８が設けられている。凹部１８は上側の幅が下側の幅より大きい段差を含んでいる。凹部１８の下側の大きさは例えば６ｍｍ×６ｍｍであり、上側の大きさは８ｍｍ×８ｍｍである。凹部１８は、ルータ加工法またはレーザ加工法を用い形成することができる。例えばレーザ法を用いることができる。その後、削り残りを洗浄する。表面に露出している基板１０の配線および凹部１８の底面２６のコア層１４上にＮｉをめっきし、次いでＡｕめっきする。基板１０の上面上の凹部１８の外側にパッドとして金属層２０が設けられている。凹部１８内の段差の段差面２４にパッドとして金属層２２が設けられている。多層配線層１２および１６は、例えばセラミック層または樹脂層であり、好ましくは樹脂層である。コア層１４は、例えば第１半導体素子３０の放熱用金属層であり、例えばＣｕを含む金属である。コア層１４を放熱用に用いるため、凹部１８の底面２６は例えばコア層１４に達していることが好ましい。金属層２０および２２は、例えばＡｕを含む金属である。
【００１４】
図２（ｂ）のように、凹部１８の底面２６にダイボンド剤２８として、例えば接着剤を塗布する。図２（ｃ）のように、凹部１８の底面２６にダイボンド剤２８を介して第１半導体素子３０をフェースアップ実装する。第１半導体素子３０の大きさは例えば５ｍｍ×５ｍｍであり、厚さは例えば２００μｍである。第１半導体素子３０のパッドおよび金属層２０および２２上を例えば酸素アッシャを用い洗浄する。第１半導体素子３０のパッドと基板１０の金属層２２とをボンディングワイヤ３２を用い接続する。第１半導体素子３０のパッドは、第１半導体素子３０に電源や入出力信号を入出力するための端子である。ワイヤ３２としては、例えばＡｕまたはＣｕを少なくとも含むワイヤを用いることができる。ワイヤ３２の直径は例えば２５μｍとすることができる。凹部１８の深さは例えば６００μｍ、底面２６から段差面２４までの高さは、例えば２００μｍである。凹部１８の深さは、ボンディングワイヤ３２の最上部が基板１０の上面より高くならないような深さとすることが好ましい。これにより、ワイヤ３２の上部が第２半導体素子５０等に接触することを抑制することができる。
【００１５】
図２（ｄ）のように、第１半導体素子３０上に、シート状の弾性体４０を配置し、必要に応じて、硬化させる。硬化条件は、例えば温度が１５０℃〜２５０℃、時間が１０分〜６０分であり、例えば２００℃、３０分である。弾性体４０の大きさは例えば２ｍｍ×２ｍｍである。弾性体４０は第１半導体素子３０の中央部に配置することにより、第１半導体素子３０の周辺に配置されたワイヤ３２を破損させることを抑制できる。弾性体４０の膜厚は、凹部１８の底面２６から図３（ｂ）で説明する第２半導体素子５０の下面までの高さとほぼ等しいことが好ましい。例えば、４００μｍとすることができる。弾性体４０としては、ポリイミド樹脂、エポキシ樹脂、アクリル樹脂の少なくとも一つを含む樹脂シートまたはこれらの樹脂を硬化させた樹脂シートを用いることができる。また、ポリイミド樹脂、エポキシ樹脂、アクリル樹脂の少なくとも一つの樹脂にゴム系フィラーを含ませてもよい。さらに、無機系フィラーを含ませてもよい。例えば、樹脂シートの弾性率が５ＧＰａ以上の場合、第２半導体素子５０を基板１０に接合させる際に、第２半導体素子５０が破損することがある。そこで、弾性体４０の弾性率は５ＧＰａ未満が好ましい。
【００１６】
図３（ａ）のように、金属層２０を覆うようにＮＣＰ４２（Non Conductive Paste）を塗布する。ＮＣＰは、例えばアンダーフィル剤であり、エポキシ等の絶縁性の樹脂に無機フィラーを含有させたものである。また、ＮＣＰとして横方向に絶縁性が確保された導電性樹脂を用いることもできる。
【００１７】
図３（ｂ）のように、第２半導体素子５０の下面にはバンプ５２が形成されている。第２半導体素子５０の大きさは例えば１１ｍｍ×１１ｍｍであり、厚さは例えば２００μｍである。バンプ５２は、第２半導体素子５０に電源や入出力信号を入出力するための端子である。バンプ５２は、例えばＡｕバンプ等の金属バンプであり、スタッドバンプ法またはメッキ法により形成されたバンプである。バンプ５２としてはＡｕ以外にも例えばＣｕを用いることができる。バンプ５２の高さは、例えば５０μｍである。バンプ５２と金属層２０とを位置合わせする。第２半導体素子５０の上面に荷重６０を加える。荷重６０の大きさは、例えば１つのバンプ５２あたり１０〜５０ｇｆとする。例えば１つのバンプあたり３５ｇｆとする。また、例えば第２半導体素子５０を、１２０〜２５０℃の温度で３〜３０秒間加熱する。例えば２１０℃の温度で２０秒間加熱する。これにより、第２半導体素子５０と基板１０とを、バンプ５２と金属層２０とを介し電気的に接合させることができる。また、ＮＣＰ４２を熱硬化型樹脂とすることにより、第２半導体素子５０の加熱の際にＮＣＰ４２を硬化させ、第２半導体素子５０と基板１０との機械的接合を強化することもできる。第２半導体素子５０の上面から荷重６０をかけ第２半導体素子５０を基板１０に接合する方法としては、例えば超音波接合、圧接接合または熱圧着接合を用いることができる。以上により、図３（ｃ）のように、実施例２に係る半導体装置が完成する。
【００１８】
実施例２のように、第１半導体素子３０上に弾性体４０として弾性体シートを配置することができる。これにより、簡単に、第２半導体素子５０の破損を抑制することができる。
【００１９】
また、第２半導体素子５０を基板１０に接合する際は、第２半導体素子５０に形成された金属バンプ５２と基板１０の凹部１８の外側の上面に形成された金属層２０とを接続する。このように、荷重６０により金属バンプ５２と金属層２０とを接合させることにより、第２半導体素子５０と基板１０との電気的および機械的な接合がより簡単に可能となる。なお、第２半導体素子５０に金属層（例えばバッド）を設け、基板１０の凹部１８の外側に金属バンプを設けてもよい。つまり、第２半導体素子５０の下面と基板１０の凹部１８の外側の上面との一方に形成された金属バンプ５２と、第２半導体素子５０の下面と基板１０の凹部１８の外側の上面との他方に形成された金属層２０と、を接合すればよい。
【００２０】
さらに、第１半導体素子３０を凹部１８に実装する際は、凹部１８の底面２６上に第１半導体素子３０をフェースアップで実装することができる。これにより、第１半導体素子３０の下面は凹部１８の底面２６に全面に渡り接合している。よって、弾性体４０を介し荷重６０が第１半導体素子３０に加わっても第１半導体素子３０が破損することを抑制することができる。
【００２１】
さらに、凹部１８は、上側の幅が下側の幅より大きい段差を含み、第１半導体素子３０と段差に形成された段差面２４とをワイヤ３２を用い接続することができる。これにより、短いワイヤ３２を用い第１半導体素子３０と基板１０とを電気的に接続させることができる。
【００２２】
さらに、基板１０は、コア層１４と、コア層１４上に形成された多層配線層１６と、を含み、凹部１８はコア層１４に達しており、第１半導体素子３０をコア層１４上に実装することが好ましい。これにより、コア層１４を介し、第１半導体素子３０の熱を放出させることができる。なお、コア層１４下の多層配線層１２は設けられていなくともよい。
【実施例３】
【００２３】
実施例３は弾性体としてポッティング剤を用いる例である。図４（ａ）から図４（ｄ）は、実施例３に係る半導体装置の製造方法を示す断面図である。図２（ａ）から図２（ｃ）と同様の工程を行う。図２（ａ）において、ルータ法を用い凹部１８を形成する。凹部１８の下側の大きさは例えば７ｍｍ×７ｍｍであり上側の大きさは例えば９ｍｍ×９ｍｍとする。図２（ｂ）において、大きさが６ｍｍ×６ｍｍあり厚さが３００μｍである第１半導体素子３０を底面２６にフェースアップ実装する。その他の工程は、実施例１の図２（ａ）から図２（ｃ）と同様であり説明を省略する。図４（ａ）のように第１半導体素子３０上に液状の熱硬化型樹脂である液状部材４１を配置する。液状部材４１としては、例えば、ポリイミド樹脂、エポキシ樹脂およびアクリル樹脂の少なくとも一つの樹脂等のポッティング剤を用いることができる。例えばエポキシ樹脂を含む液状部材４１を用いる。液状部材４１はワイヤ３２を覆うように配置する。液状部材４１を例えば１５０℃の温度で３０分熱処理し硬化させる。これにより、液状部材４１から弾性体４０が形成される。図４（ｂ）のように、実施例２の図３（ａ）と同様に、金属層２０を覆うようにＮＣＰ４２を設ける。
【００２４】
図４（ｃ）のように、実施例２の図３（ｂ）と同様に、第２半導体素子５０の上面に荷重６０を加える。第２半導体素子５０の大きさは例えば１１．５ｍｍ×１１．５ｍｍであり、厚さは例えば２００μｍである。荷重６０の大きさは、例えば１つのバンプあたり４０ｇｆとする。第２半導体素子５０をＮＣＰ４２を介して、例えば２００℃の温度で１０秒間加熱する。これにより、第２半導体素子５０と基板１０とをバンプ５２を介し接続することができる。以上により、図４（ｄ）のように、実施例３に係る半導体装置が完成する。
【００２５】
図４（ａ）から図４（ｄ）において、液状部材４１を塗布せず、その他の工程は実施例３で例示した方法と同じとした比較例に係る半導体装置を作製した。比較例においては、図４（ｃ）の荷重６０をかけた際に、第２半導体素子５０に割れが発生した。一方、実施例３において例示した方法で作製した半導体装置においては、第２半導体素子５０の割れは発生しなかった。このように、実施例３によれば、第２半導体素子５０の破損を抑制することができる。
【００２６】
さらに、図４（ａ）のように、第１半導体素子３０上に熱硬化型樹脂を配置する。熱硬化樹脂に熱を加えることにより熱硬化樹脂を硬化させ弾性体４０を形成することができる。これにより、弾性体４０を形成することができる。また、図４（ａ）のように、液状部材４１がワイヤ３２を覆うことにより、ワイヤ３２を保護することができる。
【００２７】
実施例１から実施例３において、第２半導体素子５０の上面に熱放出用の導電層を接触させてもよい。さらに、第１半導体素子３０上に１または複数の半導体素子を積層させてもよい。例えば、第１半導体素子３０上に１または複数の別の半導体素子をフェースアップで積層し、最上の半導体素子の上に弾性体４０を配置してもよい。第２半導体素子５０上に１または複数の半導体素子を積層させてもよい。例えば第２半導体素子５０の上面上に１または複数の別の半導体素子をフェースアップで積層してもよい。
【００２８】
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【００２９】
実施例１〜３を含む実施形態に関し、さらに以下の付記を開示する。
（付記１）：上面に凹部を備える基板の前記凹部内に第１半導体素子を実装する工程と、前記第１半導体素子の上面上に弾性体を配置する工程と、第２半導体素子の下面が前記弾性体の上面に接するように前記第２半導体素子の上面に荷重をかけて前記第２半導体素子を前記基板に接合する工程と、を含むことを特徴とする半導体装置の製造方法。
（付記２）：前記基板は樹脂層を含むことを特徴とする付記１記載の半導体装置の製造方法。
（付記３）：前記第２半導体素子を前記基板に接合する工程は、前記第２半導体素子を前記基板にフリップチップ接合する工程を含むことを特徴とする付記１または２記載の半導体装置の製造方法。
（付記４）：前記第２半導体素子を前記基板に接合する工程は、前記第２半導体素子の下面と前記基板の前記凹部の外側の上面との一方に形成された金属バンプと、前記第２半導体素子の下面と前記基板の前記凹部の外側の上面との他方に形成された金属層と、を接合する工程を含むことを特徴とする付記１から３のいずれか一項記載の半導体装置の製造方法。
（付記５）：前記第１半導体素子上に弾性体を配置する工程は、前記第１半導体上に弾性体シートを配置する工程を含むことを特徴とする付記１から４のいずれか一項記載の半導体装置の製造方法。
（付記６）：前記第１半導体素子上に弾性体を配置する工程は、前記第１半導体上に熱硬化型樹脂を配置する工程と、前記熱硬化樹脂に熱を加えることにより前記熱硬化樹脂を硬化させ前記弾性体を形成する工程と、を含むことを特徴とする付記１から４のいずれか一項記載の半導体装置の製造方法。
（付記７）：前記第１半導体素子を実装する工程は、前記凹部の底面上に前記第１半導体素子をフェースアップで実装する工程であることを特徴とする付記１から６のいずれか一項記載の半導体装置の製造方法。
（付記８）：前記凹部は、上側の幅が下側の幅より大きい段差を含み、前記第１半導体素子と前記段差に形成された段差面とをワイヤを用い接続する工程を含むことを特徴とする付記７記載の半導体装置の製造方法。
（付記９）：前記基板は、コア層と、前記コア層上に形成された多層配線層と、を含み、前記凹部は前記コア層に達しており、前記第１半導体素子を実装する工程は、前記第１半導体素子を前記コア層上に実装する工程を含むことを特徴とする付記１から８のいずれか一項記載の半導体装置の製造方法。
【符号の説明】
【００３０】
１０ 基板
１２、１６ 多層配線層
１４ コア層
１８ 凹部
２０、２２ 金属層
２４ 段差面
３０ 第１半導体素子
３２ ワイヤ
４０ 弾性体
５０ 第２半導体素子
５２ バンプ
６０ 荷重
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、例えば、半導体素子を実装する半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、半導体素子を３次元に実装する技術が開発されている。例えば、基板上面の凹部に第１の電子部品を実装し、凹部上に第２の電子部品を実装する技術が知られている（例えば、特許文献１）。例えば、基板上面の凹部内にＩＣチップを実装し、凹部上にＩＣモジュールを実装する技術が知られている（例えば、特許文献２）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】実開平７−４２１６５号公報
【特許文献２】特開２００４−２６５９５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
半導体素子を３次元に実装する場合、低コストで半導体素子を実装することが求められている。例えば、低コスト化のため、凹部上の半導体素子に荷重をかけて半導体素子を実装する場合、半導体素子が破損してしまう場合がある。本半導体装置の製造方法は、半導体素子の破損を抑制することを目的とする。
【課題を解決するための手段】
【０００５】
例えば、上面に凹部を備える基板の前記凹部内に第１半導体素子を実装する工程と、前記第１半導体素子の上面上に弾性体を配置する工程と、第２半導体素子の下面が前記弾性体の上面に接するように前記第２半導体素子の上面に荷重をかけて前記第２半導体素子を前記基板に接合する工程と、を含むことを特徴とする半導体装置の製造方法を用いることができる。
【発明の効果】
【０００６】
本半導体装置の製造方法によれば、半導体素子の破損を抑制することができる。
【図面の簡単な説明】
【０００７】
【図１】図１（ａ）から図１（ｄ）は、実施例１に係る半導体装置の製造方法を示す図である。
【図２】図２（ａ）から図２（ｄ）は、実施例２に係る半導体装置の製造方法を示す断面図（その１）である。
【図３】図３（ａ）から図３（ｃ）は、実施例２に係る半導体装置の製造方法を示す断面図（その２）である。
【図４】図４（ａ）から図４（ｄ）は、実施例３に係る半導体装置の製造方法を示す断面図である。
【発明を実施するための形態】
【０００８】
以下、図面を参照に実施例について説明する。
【実施例１】
【０００９】
図１（ａ）から図１（ｄ）は、実施例１に係る半導体装置の製造方法を示す図である。図１（ａ）のように、絶縁性の基板１０の上面に凹部１８を形成する。基板１０は、例えばセラミック基板または樹脂基板である。図１（ｂ）のように、凹部１８内に第１半導体素子３０を実装する。例えば、第１半導体素子３０を凹部１８の底面にフェースアップ実装する。図１（ｃ）のように、第１半導体素子３０の上面上に弾性体４０を配置する。図１（ｄ）のように、第２半導体素子５０の下面が弾性体４０の上面に接するように第２半導体素子５０の上面に荷重６０をかけて第２半導体素子５０を基板１０に接合する。例えば、第２半導体素子５０をバンプ５２を用い基板１０にフリップチップ実装する。第１半導体素子３０および第２半導体素子５０は、例えばＬＳＩ（Large Scale Integrated Circuit）等のシリコンチップとすることができる。
【００１０】
実施例１によれば、第２半導体素子５０の上面に荷重６０をかけ第２半導体素子５０と基板１０とを接合させるため、低コストに第２半導体素子５０を凹部１８上に実装することができる。さらに、第１半導体素子３０と第２半導体素子５０との間に弾性体が配置されているため、図１（ｄ）における荷重６０に起因し、第２半導体素子５０が破損することを抑制することができる。特に、半導体装置を小型化する場合、第２半導体素子５０の膜厚を薄くすることなり、第２半導体素子５０が破損し易くなる。実施例１においては、このような場合においても第２半導体素子５０の破損を抑制し、半導体装置の小型化が可能となる。
【００１１】
基板１０としては、セラミック基板または樹脂基板を用いることができる。第２半導体素子５０の上面に荷重をかけ第２半導体素子５０を基板１０に接合させる場合、基板１０の反発力があることが好ましい。よって、基板１０は樹脂層を含むことが好ましい。より好ましくは、基板１０のうち少なくとも凹部１８の底面より上部は、樹脂層であることが好ましい。
【００１２】
また、図１（ｄ）のように、第２半導体素子５０の上面に荷重をかけ、第２半導体素子５０を基板１０にフリップチップ接合することにより、低コストの接合が可能となる。
【実施例２】
【００１３】
実施例２は、弾性体として樹脂シートを用いる例である。図２（ａ）から図３（ｃ）は、実施例２に係る半導体装置の製造方法を示す断面図である。図２（ａ）のように、基板１０は、多層配線層１２、コア層１４および多層配線層１６が積層し設けられている。ここで、多層配線層１２の表面および内部と、多層配線層１２の内部に形成されている配線層は省略している。また、多層配線層１２は、配線が表面に１層のみ形成されているものも含むものである。多層配線層１２、コア層１４および多層配線層１６の膜厚はそれぞれ、例えば０．４ｍｍ、０．３ｍｍおよび０．６ｍｍとすることができる。基板１０には凹部１８が設けられている。凹部１８は上側の幅が下側の幅より大きい段差を含んでいる。凹部１８の下側の大きさは例えば６ｍｍ×６ｍｍであり、上側の大きさは８ｍｍ×８ｍｍである。凹部１８は、ルータ加工法またはレーザ加工法を用い形成することができる。例えばレーザ法を用いることができる。その後、削り残りを洗浄する。表面に露出している基板１０の配線および凹部１８の底面２６のコア層１４上にＮｉをめっきし、次いでＡｕめっきする。基板１０の上面上の凹部１８の外側にパッドとして金属層２０が設けられている。凹部１８内の段差の段差面２４にパッドとして金属層２２が設けられている。多層配線層１２および１６は、例えばセラミック層または樹脂層であり、好ましくは樹脂層である。コア層１４は、例えば第１半導体素子３０の放熱用金属層であり、例えばＣｕを含む金属である。コア層１４を放熱用に用いるため、凹部１８の底面２６は例えばコア層１４に達していることが好ましい。金属層２０および２２は、例えばＡｕを含む金属である。
【００１４】
図２（ｂ）のように、凹部１８の底面２６にダイボンド剤２８として、例えば接着剤を塗布する。図２（ｃ）のように、凹部１８の底面２６にダイボンド剤２８を介して第１半導体素子３０をフェースアップ実装する。第１半導体素子３０の大きさは例えば５ｍｍ×５ｍｍであり、厚さは例えば２００μｍである。第１半導体素子３０のパッドおよび金属層２０および２２上を例えば酸素アッシャを用い洗浄する。第１半導体素子３０のパッドと基板１０の金属層２２とをボンディングワイヤ３２を用い接続する。第１半導体素子３０のパッドは、第１半導体素子３０に電源や入出力信号を入出力するための端子である。ワイヤ３２としては、例えばＡｕまたはＣｕを少なくとも含むワイヤを用いることができる。ワイヤ３２の直径は例えば２５μｍとすることができる。凹部１８の深さは例えば６００μｍ、底面２６から段差面２４までの高さは、例えば２００μｍである。凹部１８の深さは、ボンディングワイヤ３２の最上部が基板１０の上面より高くならないような深さとすることが好ましい。これにより、ワイヤ３２の上部が第２半導体素子５０等に接触することを抑制することができる。
【００１５】
図２（ｄ）のように、第１半導体素子３０上に、シート状の弾性体４０を配置し、必要に応じて、硬化させる。硬化条件は、例えば温度が１５０℃〜２５０℃、時間が１０分〜６０分であり、例えば２００℃、３０分である。弾性体４０の大きさは例えば２ｍｍ×２ｍｍである。弾性体４０は第１半導体素子３０の中央部に配置することにより、第１半導体素子３０の周辺に配置されたワイヤ３２を破損させることを抑制できる。弾性体４０の膜厚は、凹部１８の底面２６から図３（ｂ）で説明する第２半導体素子５０の下面までの高さとほぼ等しいことが好ましい。例えば、４００μｍとすることができる。弾性体４０としては、ポリイミド樹脂、エポキシ樹脂、アクリル樹脂の少なくとも一つを含む樹脂シートまたはこれらの樹脂を硬化させた樹脂シートを用いることができる。また、ポリイミド樹脂、エポキシ樹脂、アクリル樹脂の少なくとも一つの樹脂にゴム系フィラーを含ませてもよい。さらに、無機系フィラーを含ませてもよい。例えば、樹脂シートの弾性率が５ＧＰａ以上の場合、第２半導体素子５０を基板１０に接合させる際に、第２半導体素子５０が破損することがある。そこで、弾性体４０の弾性率は５ＧＰａ未満が好ましい。
【００１６】
図３（ａ）のように、金属層２０を覆うようにＮＣＰ４２（Non Conductive Paste）を塗布する。ＮＣＰは、例えばアンダーフィル剤であり、エポキシ等の絶縁性の樹脂に無機フィラーを含有させたものである。また、ＮＣＰとして横方向に絶縁性が確保された導電性樹脂を用いることもできる。
【００１７】
図３（ｂ）のように、第２半導体素子５０の下面にはバンプ５２が形成されている。第２半導体素子５０の大きさは例えば１１ｍｍ×１１ｍｍであり、厚さは例えば２００μｍである。バンプ５２は、第２半導体素子５０に電源や入出力信号を入出力するための端子である。バンプ５２は、例えばＡｕバンプ等の金属バンプであり、スタッドバンプ法またはメッキ法により形成されたバンプである。バンプ５２としてはＡｕ以外にも例えばＣｕを用いることができる。バンプ５２の高さは、例えば５０μｍである。バンプ５２と金属層２０とを位置合わせする。第２半導体素子５０の上面に荷重６０を加える。荷重６０の大きさは、例えば１つのバンプ５２あたり１０〜５０ｇｆとする。例えば１つのバンプあたり３５ｇｆとする。また、例えば第２半導体素子５０を、１２０〜２５０℃の温度で３〜３０秒間加熱する。例えば２１０℃の温度で２０秒間加熱する。これにより、第２半導体素子５０と基板１０とを、バンプ５２と金属層２０とを介し電気的に接合させることができる。また、ＮＣＰ４２を熱硬化型樹脂とすることにより、第２半導体素子５０の加熱の際にＮＣＰ４２を硬化させ、第２半導体素子５０と基板１０との機械的接合を強化することもできる。第２半導体素子５０の上面から荷重６０をかけ第２半導体素子５０を基板１０に接合する方法としては、例えば超音波接合、圧接接合または熱圧着接合を用いることができる。以上により、図３（ｃ）のように、実施例２に係る半導体装置が完成する。
【００１８】
実施例２のように、第１半導体素子３０上に弾性体４０として弾性体シートを配置することができる。これにより、簡単に、第２半導体素子５０の破損を抑制することができる。
【００１９】
また、第２半導体素子５０を基板１０に接合する際は、第２半導体素子５０に形成された金属バンプ５２と基板１０の凹部１８の外側の上面に形成された金属層２０とを接続する。このように、荷重６０により金属バンプ５２と金属層２０とを接合させることにより、第２半導体素子５０と基板１０との電気的および機械的な接合がより簡単に可能となる。なお、第２半導体素子５０に金属層（例えばバッド）を設け、基板１０の凹部１８の外側に金属バンプを設けてもよい。つまり、第２半導体素子５０の下面と基板１０の凹部１８の外側の上面との一方に形成された金属バンプ５２と、第２半導体素子５０の下面と基板１０の凹部１８の外側の上面との他方に形成された金属層２０と、を接合すればよい。
【００２０】
さらに、第１半導体素子３０を凹部１８に実装する際は、凹部１８の底面２６上に第１半導体素子３０をフェースアップで実装することができる。これにより、第１半導体素子３０の下面は凹部１８の底面２６に全面に渡り接合している。よって、弾性体４０を介し荷重６０が第１半導体素子３０に加わっても第１半導体素子３０が破損することを抑制することができる。
【００２１】
さらに、凹部１８は、上側の幅が下側の幅より大きい段差を含み、第１半導体素子３０と段差に形成された段差面２４とをワイヤ３２を用い接続することができる。これにより、短いワイヤ３２を用い第１半導体素子３０と基板１０とを電気的に接続させることができる。
【００２２】
さらに、基板１０は、コア層１４と、コア層１４上に形成された多層配線層１６と、を含み、凹部１８はコア層１４に達しており、第１半導体素子３０をコア層１４上に実装することが好ましい。これにより、コア層１４を介し、第１半導体素子３０の熱を放出させることができる。なお、コア層１４下の多層配線層１２は設けられていなくともよい。
【実施例３】
【００２３】
実施例３は弾性体としてポッティング剤を用いる例である。図４（ａ）から図４（ｄ）は、実施例３に係る半導体装置の製造方法を示す断面図である。図２（ａ）から図２（ｃ）と同様の工程を行う。図２（ａ）において、ルータ法を用い凹部１８を形成する。凹部１８の下側の大きさは例えば７ｍｍ×７ｍｍであり上側の大きさは例えば９ｍｍ×９ｍｍとする。図２（ｂ）において、大きさが６ｍｍ×６ｍｍあり厚さが３００μｍである第１半導体素子３０を底面２６にフェースアップ実装する。その他の工程は、実施例１の図２（ａ）から図２（ｃ）と同様であり説明を省略する。図４（ａ）のように第１半導体素子３０上に液状の熱硬化型樹脂である液状部材４１を配置する。液状部材４１としては、例えば、ポリイミド樹脂、エポキシ樹脂およびアクリル樹脂の少なくとも一つの樹脂等のポッティング剤を用いることができる。例えばエポキシ樹脂を含む液状部材４１を用いる。液状部材４１はワイヤ３２を覆うように配置する。液状部材４１を例えば１５０℃の温度で３０分熱処理し硬化させる。これにより、液状部材４１から弾性体４０が形成される。図４（ｂ）のように、実施例２の図３（ａ）と同様に、金属層２０を覆うようにＮＣＰ４２を設ける。
【００２４】
図４（ｃ）のように、実施例２の図３（ｂ）と同様に、第２半導体素子５０の上面に荷重６０を加える。第２半導体素子５０の大きさは例えば１１．５ｍｍ×１１．５ｍｍであり、厚さは例えば２００μｍである。荷重６０の大きさは、例えば１つのバンプあたり４０ｇｆとする。第２半導体素子５０をＮＣＰ４２を介して、例えば２００℃の温度で１０秒間加熱する。これにより、第２半導体素子５０と基板１０とをバンプ５２を介し接続することができる。以上により、図４（ｄ）のように、実施例３に係る半導体装置が完成する。
【００２５】
図４（ａ）から図４（ｄ）において、液状部材４１を塗布せず、その他の工程は実施例３で例示した方法と同じとした比較例に係る半導体装置を作製した。比較例においては、図４（ｃ）の荷重６０をかけた際に、第２半導体素子５０に割れが発生した。一方、実施例３において例示した方法で作製した半導体装置においては、第２半導体素子５０の割れは発生しなかった。このように、実施例３によれば、第２半導体素子５０の破損を抑制することができる。
【００２６】
さらに、図４（ａ）のように、第１半導体素子３０上に熱硬化型樹脂を配置する。熱硬化樹脂に熱を加えることにより熱硬化樹脂を硬化させ弾性体４０を形成することができる。これにより、弾性体４０を形成することができる。また、図４（ａ）のように、液状部材４１がワイヤ３２を覆うことにより、ワイヤ３２を保護することができる。
【００２７】
実施例１から実施例３において、第２半導体素子５０の上面に熱放出用の導電層を接触させてもよい。さらに、第１半導体素子３０上に１または複数の半導体素子を積層させてもよい。例えば、第１半導体素子３０上に１または複数の別の半導体素子をフェースアップで積層し、最上の半導体素子の上に弾性体４０を配置してもよい。第２半導体素子５０上に１または複数の半導体素子を積層させてもよい。例えば第２半導体素子５０の上面上に１または複数の別の半導体素子をフェースアップで積層してもよい。
【００２８】
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【００２９】
実施例１〜３を含む実施形態に関し、さらに以下の付記を開示する。
（付記１）：上面に凹部を備える基板の前記凹部内に第１半導体素子を実装する工程と、前記第１半導体素子の上面上に弾性体を配置する工程と、第２半導体素子の下面が前記弾性体の上面に接するように前記第２半導体素子の上面に荷重をかけて前記第２半導体素子を前記基板に接合する工程と、を含むことを特徴とする半導体装置の製造方法。
（付記２）：前記基板は樹脂層を含むことを特徴とする付記１記載の半導体装置の製造方法。
（付記３）：前記第２半導体素子を前記基板に接合する工程は、前記第２半導体素子を前記基板にフリップチップ接合する工程を含むことを特徴とする付記１または２記載の半導体装置の製造方法。
（付記４）：前記第２半導体素子を前記基板に接合する工程は、前記第２半導体素子の下面と前記基板の前記凹部の外側の上面との一方に形成された金属バンプと、前記第２半導体素子の下面と前記基板の前記凹部の外側の上面との他方に形成された金属層と、を接合する工程を含むことを特徴とする付記１から３のいずれか一項記載の半導体装置の製造方法。
（付記５）：前記第１半導体素子上に弾性体を配置する工程は、前記第１半導体上に弾性体シートを配置する工程を含むことを特徴とする付記１から４のいずれか一項記載の半導体装置の製造方法。
（付記６）：前記第１半導体素子上に弾性体を配置する工程は、前記第１半導体上に熱硬化型樹脂を配置する工程と、前記熱硬化樹脂に熱を加えることにより前記熱硬化樹脂を硬化させ前記弾性体を形成する工程と、を含むことを特徴とする付記１から４のいずれか一項記載の半導体装置の製造方法。
（付記７）：前記第１半導体素子を実装する工程は、前記凹部の底面上に前記第１半導体素子をフェースアップで実装する工程であることを特徴とする付記１から６のいずれか一項記載の半導体装置の製造方法。
（付記８）：前記凹部は、上側の幅が下側の幅より大きい段差を含み、前記第１半導体素子と前記段差に形成された段差面とをワイヤを用い接続する工程を含むことを特徴とする付記７記載の半導体装置の製造方法。
（付記９）：前記基板は、コア層と、前記コア層上に形成された多層配線層と、を含み、前記凹部は前記コア層に達しており、前記第１半導体素子を実装する工程は、前記第１半導体素子を前記コア層上に実装する工程を含むことを特徴とする付記１から８のいずれか一項記載の半導体装置の製造方法。
【符号の説明】
【００３０】
１０ 基板
１２、１６ 多層配線層
１４ コア層
１８ 凹部
２０、２２ 金属層
２４ 段差面
３０ 第１半導体素子
３２ ワイヤ
４０ 弾性体
５０ 第２半導体素子
５２ バンプ
６０ 荷重
【特許請求の範囲】
【請求項１】
上面に凹部を備える基板の前記凹部内に第１半導体素子を実装する工程と、
前記第１半導体素子の上面上に弾性体を配置する工程と、
第２半導体素子の下面が前記弾性体の上面に接するように前記第２半導体素子の上面に荷重をかけて前記第２半導体素子を前記基板に接合する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記基板は樹脂層を含むことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記第２半導体素子を前記基板に接合する工程は、前記第２半導体素子を前記基板にフリップチップ接合する工程を含むことを特徴とする請求項１または２記載の半導体装置の製造方法。
【請求項４】
前記第１半導体素子を実装する工程は、前記凹部の底面上に前記第１半導体素子をフェースアップで実装する工程であることを特徴とする請求項１から３のいずれか一項記載の半導体装置の製造方法。
【請求項５】
前記凹部は、上側の幅が下側の幅より大きい段差を含み、前記第１半導体素子と前記段差に形成された段差面とをワイヤを用い接続する工程を含むことを特徴とする請求項４記載の半導体装置の製造方法。
【請求項１】
上面に凹部を備える基板の前記凹部内に第１半導体素子を実装する工程と、
前記第１半導体素子の上面上に弾性体を配置する工程と、
第２半導体素子の下面が前記弾性体の上面に接するように前記第２半導体素子の上面に荷重をかけて前記第２半導体素子を前記基板に接合する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記基板は樹脂層を含むことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記第２半導体素子を前記基板に接合する工程は、前記第２半導体素子を前記基板にフリップチップ接合する工程を含むことを特徴とする請求項１または２記載の半導体装置の製造方法。
【請求項４】
前記第１半導体素子を実装する工程は、前記凹部の底面上に前記第１半導体素子をフェースアップで実装する工程であることを特徴とする請求項１から３のいずれか一項記載の半導体装置の製造方法。
【請求項５】
前記凹部は、上側の幅が下側の幅より大きい段差を含み、前記第１半導体素子と前記段差に形成された段差面とをワイヤを用い接続する工程を含むことを特徴とする請求項４記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２０１１−２２８５２１（Ｐ２０１１−２２８５２１Ａ）
【公開日】平成２３年１１月１０日（２０１１．１１．１０）
【国際特許分類】
【出願番号】特願２０１０−９７７５４（Ｐ２０１０−９７７５４）
【出願日】平成２２年４月２１日（２０１０．４．２１）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
【公開日】平成２３年１１月１０日（２０１１．１１．１０）
【国際特許分類】
【出願日】平成２２年４月２１日（２０１０．４．２１）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
[ Back to top ]