半導体装置の製造方法
【課題】信頼性の高いゲート絶縁膜を備えたSiC半導体装置を提供する。
【解決手段】8度以下のオフ角度を有する炭化珪素基板(1)と、この基板上に形成された第1導電型の第1炭化珪素領域(2)と、この領域の表面に形成された第2導電型の第2炭化珪素領域(3)と、この領域の表面に形成され、不純物濃度が第2の炭化珪素領域と同程度に調整された第1導電型の第3炭化珪素領域(4)と、この領域の表面に選択的に形成された第1導電型の第4炭化珪素領域(5)と、第2炭化珪素領域の表面に形成された第2導電型の第5炭化珪素領域(6)と、第1炭化珪素領域から第3炭化珪素領域の少なくとも端部までを覆うように形成されたゲート絶縁膜(7)と、この上に形成されたゲート電極(8)とを具備し、第3炭化珪素領域の表面における、第3と第4炭化珪素領域の境界面は、オフ角度方向と90°以外の角度で交差するように形成されている。
【解決手段】8度以下のオフ角度を有する炭化珪素基板(1)と、この基板上に形成された第1導電型の第1炭化珪素領域(2)と、この領域の表面に形成された第2導電型の第2炭化珪素領域(3)と、この領域の表面に形成され、不純物濃度が第2の炭化珪素領域と同程度に調整された第1導電型の第3炭化珪素領域(4)と、この領域の表面に選択的に形成された第1導電型の第4炭化珪素領域(5)と、第2炭化珪素領域の表面に形成された第2導電型の第5炭化珪素領域(6)と、第1炭化珪素領域から第3炭化珪素領域の少なくとも端部までを覆うように形成されたゲート絶縁膜(7)と、この上に形成されたゲート電極(8)とを具備し、第3炭化珪素領域の表面における、第3と第4炭化珪素領域の境界面は、オフ角度方向と90°以外の角度で交差するように形成されている。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、炭化珪素(SiC)を用いた高耐圧半導体装置に関する。
【背景技術】
【0002】
最近、シリコンを材料としたパワーデバイスの性能を飛躍的に凌駕する、炭化珪素を材料としたパワーデバイスが開発されている。炭化珪素はワイドバンドギャップ半導体であり、破壊電界強度がシリコンの10倍近い大きさなので、パワー半導体の耐圧とオン抵抗のトレードオフを改善できる(例えば、非特許文献1参照)。炭化珪素の中でも、六方晶形の炭化珪素(特に、4H−SiC)が優れた物理的、電気的特性を有し、高耐圧や高電子移動度を実現できるとして期待されている。
【0003】
炭化珪素基板の製造には、SiC結晶の品質の点から、SiCのエピタキシャル成長が必要である。4H−SiCのエピタキシャル成長膜は、結晶角度をC軸と呼ばれる<0001>方向から僅かに傾けたSiC面上に成長される(特許文献1参照)。
【0004】
炭化珪素を材料とする高耐圧半導体デバイスにおいても、シリコンと同様に基板表面にMOS構造を形成するSiCMOSFETが開発されてきた。この素子はMOS構造によりチャネルを形成するため、安定性に優れたノーマリーオフの特性を容易に実現できるという特長がある。
【0005】
しかしながら、SiCMOSFETのMOS構造においては、酸化膜信頼性が低く製品の長期保証が困難であるという問題があった。SiCMOS構造における酸化膜長期信頼性の劣化は、SiCウェハの欠陥、特に基底面転位と呼ばれる欠陥が影響していることが分かってきた。現在のSiCウェハの製造方法では基底面転位の密度はSiCMOSFETの面積と比べて大きく、基底面転位を完全に排除するウェハーを作ることは困難である。
【非特許文献1】SiC素子の基礎と応用、荒井和雄、吉田貞史共編、オーム社(2003年)、165〜168頁
【特許文献1】米国特許4,912,064号公報
【発明の開示】
【発明が解決しようとする課題】
【0006】
本発明は上記の如き事情に鑑みてなされたものであり、その目的はSiC結晶欠陥による酸化膜信頼性の劣化を防止し得る高耐圧半導体装置を提供することにある。
【課題を解決するための手段】
【0007】
上記課題を解決するために、本発明の高耐圧装置の第1は、炭化珪素よりなり、基板表面の法線ベクトルが<0001>方向もしくは<000−1>方向に対して8度以下のオフ角度を有する半導体基板と、前記半導体基板上に形成された第1導電型の第1の炭化珪素領域と、前記第1の炭化珪素領域の表面に形成された第2導電型の第2の炭化珪素領域と、前記第2の炭化珪素領域の表面に選択的に形成され、不純物濃度が前記第2の炭化珪素領域と同程度に調整された第1導電型の第3の炭化珪素領域と、前記第3の炭化珪素領域の表面に選択的に形成され、不純物濃度が前記第3の炭化珪素領域より高い第1導電型の第4の炭化珪素領域と、前記第2の炭化珪素領域の表面に選択的に形成され、不純物濃度が前記第2の炭化珪素領域より高い第2導電型の第5の炭化珪素領域と、前記第1の炭化珪素領域から、前記第2の炭化珪素領域を介して、前記第3の炭化珪素領域の少なくとも端部までを覆うように形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記第4及び第5の炭化珪素領域上に形成された第1の主電極と、前記半導体基板の裏面に形成された第2の主電極とを具備し、前記第3の炭化珪素領域の表面における、前記第3の炭化珪素領域と前記第4の炭化珪素領域との境界面は、前記オフ角度方向と90°以外の角度で交差するように形成されていることを特徴とする。
【0008】
また、本発明の半導体装置の第2は、炭化珪素よりなり、基板表面の法線ベクトルが<0001>方向もしくは<000−1>方向に対して8度以下のオフ角度を有する半導体基板と、前記半導体基板上に形成された第1導電型の第1の炭化珪素領域と、前記第1の炭化珪素領域に隣接して、前記半導体基板上に形成された第2導電型の第2の炭化珪素領域と、前記第2の炭化珪素領域の表面に選択的に形成され、不純物濃度が前記第2の炭化珪素領域と同程度に調整された第1導電型の第3の炭化珪素領域と、前記第3の炭化珪素領域の表面に選択的に形成され、不純物濃度が前記第3の炭化珪素領域より高い第1導電型の第4の炭化珪素領域と、前記第2の炭化珪素領域の表面に選択的に形成され、不純物濃度が前記第2の炭化珪素領域より高い第2導電型の第5の炭化珪素領域と、前記第1の炭化珪素領域の上面に、前記第2の炭化珪素領域と離隔して形成され、不純物濃度が前記第1の炭化珪素領域よりも高い第1導電型の第6の炭化珪素領域と、前記第1の炭化珪素領域から、前記第2の炭化珪素領域を介して、前記第3の炭化珪素領域の少なくとも端部までを覆うように形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記第4及び第5の炭化珪素領域上に形成された第1の主電極と、前記第6の炭化珪素領域上に形成された第2の主電極とを具備し、前記第3の炭化珪素領域の表面における、前記第3の炭化珪素領域と前記第4の炭化珪素領域との境界面は、前記オフ角度方向と90°以外の角度で交差するように形成されていることを特徴とする。
【0009】
また、本発明の半導体装置の第3は、炭化珪素よりなり、基板表面の法線ベクトルが<0001>方向もしくは<000−1>方向に対して8度以下のオフ角度を有する半導体基板と、前記半導体基板上に形成された第1導電型の第1の炭化珪素層と、前記第1の炭化珪素層の表面に、前記第1の炭化珪素層よりも高不純物濃度で埋め込まれた第1導電型の第1の炭化珪素領域と、前記第1の炭化珪素領域を埋め込むように前記第1の炭化珪素層上に形成された第1導電型の第2の炭化珪素層と、前記第2の炭化珪素層の上面に選択的に形成されたゲート絶縁膜と、前記第1の炭化珪素領域を端部とする前記第2の炭化珪素層の基底面が、前記第2の炭化珪素層の上面に露出する領域に対し、この領域を外れた部分の前記ゲート絶縁膜上に形成されたゲート電極とを具備することを特徴とする。
【発明の効果】
【0010】
本発明によれば、ゲート酸化膜の信頼性を向上させることができるので、基底面転位欠陥が存在するSiC半導体装置において生じる、基底面転位上に形成された酸化膜経時破壊特性の局所的劣化による素子寿命の低下を防止することができる。これによりSiC半導体本来の性能を引き出すことができ、高耐圧半導体装置を高信頼化・大容量化することが可能になる。
【発明を実施するための最良の形態】
【0011】
実施形態の説明の前に、SiCMOSFETにおいて、ゲート酸化膜の劣化が生じるメカニズムについて説明する。図36は、一般的な縦型SiCMOSFETの断面図である。SiCMOSFETはMOSFET素子の複数ユニットを並列接続して形成されるが、図36はゲート電極8を共有する概略2素子分を示している。
【0012】
より詳細には、例えばn+ 型のSiC基板1上に、ドリフト層となるn-型のSiC層2が形成されている。SiC層2の上部にはp型ボディ層(p型ウェル)3が形成されている。
【0013】
p型ボディ層3の上部には、n型ソース領域4とp+ 型コンタクト6とが略同一深さに形成されている。n型ソース領域4の表面でp+ 型コンタクト6に隣接する位置にn+ 型ソースコンタクト5が形成され、n+ 型ソースコンタクト5とp+ 型コンタクト6に跨るようにソース電極9が形成されている。
【0014】
n-型SiC層2の上面から、p型ボディ層3、n型ソース領域4の上面にはこれに跨るようにゲート絶縁膜7が形成され、その上にゲート電極8が形成されている。p型ボディ層3の上面で、n-型SiC層2とn型ソース領域4に挟まれた部分がチャネル領域となる。SiC基板1の下面にはドレイン電極10が形成されている。
【0015】
一方、結晶層には種々な結晶欠陥が存在するが、結晶構造の乱れが1方向に伸びた線欠陥が知られている。代表的な線欠陥に転位がある。転位は結晶の塑性変形により発生し、刃状転位、螺旋転位などがある。刃状転位は転位線がすべり方向に対し垂直な転位であり、螺旋転位はすべり方向に対して平行な転位である。これら刃状転位、螺旋転位の中で基底面と呼ばれる結晶面内に局在するものを、特に基底面転位と総称している。なお、基底面とはc軸に垂直な面である。
【0016】
基底面転位の特徴は、比較的低エネルギーで基底面内を動くことが可能であることである。SiC基板では、エピタキシャル成長を容易にするため、前述のように結晶軸を基板面の法線に対し若干傾けて使用する。図36において参照番号11は、ある基底面における基底面転位を垂直断面図上に投影した図である。基底面転位は基底面内に存在し、SiC層2あるいはボディ層3の上面に達して、ゲート酸化膜8を劣化させる。
【0017】
図37は、上記の基底面転位をより理解しやすいように、立体化した摸式的な斜視図である。ボディ領域3とn+ コンタクト領域6のみが描かれていると見ると分かりやすい。基底面12はボディ領域3の上面の法線Nに対し傾いており、転位線11はこの基底面12上を移動してボディ領域3の上面に達する。ボディ領域3の上面に達した転位は、ゲート酸化膜の品質を劣化させることになる。
【0018】
本発明は、上記の問題の解決策を提供するものであり、以下実施形態を通じて詳細に説明する。
【0019】
(第1の実施形態)
図1は第1の実施形態に係るSiCMOSFETの概略2素子分の断面図で、図2の素子上面図に素子断面と記した部分の断面図に相当する。なお、図2においては、ゲート電極8、ソース電極9は図示されていない。SiCMOSFETは、図2に示すように複数のMOSFET素子が並列に形成されたものである。また、図2における参照番号13はリサーフ領域などの素子終端領域、14はn+ 型チャネルストッパである。
【0020】
n+ 型SiC基板1の主面は、<0001>方向若しくは<000−1>方向に対して、所定のオフ角度、通常は4°あるいは8°、傾いた(オフした)法線Nを備えている。この法線Nを面方位と称し、オフする方向をオフ方向と称するが、第1の実施形態の場合、オフ方向は<11−20>方向である。図2の上部に示した矢視の方向が<11−20>方向になる。なお、<000−1>、<11−20>中の符号「−」は、結晶学上において数字の上につける「−」(バー)を意味している。
【0021】
図1に示した第1の実施形態のSiCMOSFETの概念的な断面構成は図36に示したものと同一なので、同一箇所には同一番号を付して、重複する説明は省略する。図36との相異は、断面図上には表示されない基底面位置の制御にある。
【0022】
前述の図36,37の説明に続くが、ここでボディ領域3の上面にn+ 領域(この場合コンタクト領域5)が存在すると、n+ 領域と他の領域との格子定数の違いにより、界面に歪が生じる。この歪を緩和させるため、比較的低エネルギーで基底面を運動できる基底面転位が引力により界面に引き寄せられる。その結果基底面転位はn+ 領域の周辺に集積する様になる。
【0023】
従って、n+ 領域形成後高温アニールを行えば、例えば図3,4に示すように、基板面転位11´をn+ 領域5に集中させることができる。この結果、ゲート酸化膜の信頼性劣化を引き起こす基底面転位をチャネル部分から排除することができ、高信頼化が達成可能となる。なお、図3の転位線11´は、図4の転位線11´を図2に素子断面と表示された面に投影したものである。
【0024】
基底面転位は基底面内のみを運動できるので、基底面転位をチャネル部分から排除するためには、n+ 領域はチャネルを通る基底面をよぎる様に設計すればよいことになる。図2の上面図において、上面に現れる基底面12の端部を直線で摸式的に表示しているが、n+ソースコンタクト5に挟まれた部分にチャネル領域があり、転位線は両側のn+ソースコンタクト5に引き寄せられ、チャネル領域には存在しなくなる。
【0025】
図2はn+ソースコンタクト5を四角形で稠密充填で配列した例であるが、n+ソースコンタクト5の配列はこれに限らず、図5のように六角形の稠密充填としてもよい。六角形の場合は、素子断面方向と基底面の素子表面端部の線を平行とすることができる。六角形のいずれの辺においても、基底面の素子表面端部におけるチャネルをn+ソースコンタクト5で挟むことができるからである。なお、図5においては、ゲート電極8を表示している。
【0026】
次に第1の実施形態のSiCMOSFETの製造方法を説明する。先ず、図6に示すようにn+ 型4H−SiC(例えば不純物濃度5×1018〜1×1019/cm3 )からなり8度オフしたSiC基板1に、n型不純物として窒素(N)が7×1016/cm3の濃度でドーピングされたSiCエピタキシャル膜2を10μm成長させる。この場合のエピタキシャル膜の厚さと濃度はデバイスの設計耐圧によって定められる。第1の実施形態では1200Vの耐圧に相当する。なお基底面転位11がエピタキシャル成長の際この基板に生じており、チャネル領域近傍に先端があるとする。図示している転位線11は基底面転位を素子断面図に投影したものであり、断面に存在しているものではない。
【0027】
次に図7に示すようにイオン注入マスクPR1を形成し、SiC基板1を600℃に加熱して、p型ボディ領域3を形成するためのイオン注入を行う。イオン種はアルミニウム(Al)であり、エネルギーとドーズ量はMOSFETのデバイス設計によって異なる。例えば400keVで4×1013/cm2のドーズ量でイオン注入を行う。
【0028】
次に図8に示すように、イオン注入マスクPR2を形成し、SiC基板1を600℃に加熱してn型ソース領域4を形成するためのイオン注入を行う。イオン種は窒素(N)であり、不純物量がp型ボディ領域3と同程度となるように調整される。例えば200keV以下のエネルギーで、不純物プロファイルがボックス型になるように調整した多段エネルギー注入で総ドーズ量4×1013/cm2のイオン注入を行う。
【0029】
次に図9に示すように、イオン注入マスクPR3を形成し、SiC基板1を600℃に加熱してn+ 型コンタクト領域5を形成するためのイオン注入を行う。イオン種はリン(P)でありエネルギーとドーズ量はMOSFETのデバイス設計により異なる。例えば200keV以下のエネルギーで、不純物プロファイルがボックス型になるように調整した多段エネルギー注入で総ドーズ量7×1015/cm2のイオン注入を行う。
【0030】
次に図10に示すように、イオン注入マスクPR4を形成し、SiC基板1を600℃に加熱してp+ 型コンタクト領域6を形成するためのイオン注入を行う。イオン種はアルミニウム(Al)であり、エネルギーとドーズ量はMOSFETのデバイス設計により異なる。例えば200keV以下のエネルギーで不純物プロファイルがボックス型になるように調整した多段エネルギー注入で総ドーズ量1×1016/cm2のイオン注入を行う。
【0031】
次に、図11に示すようにマスクを除去した後、イオン注入したイオンを活性化させるために高温アニール装置により、アルゴン雰囲気で1650℃、5分のアニールを行う。このアニールにより、注入された不純物はSiCの格子の原子を置換して活性化する。特にリンはSi原子を置換してドナーとなる。このとき、多量のリン原子がソースコンタクト領域5に導入されるため、ソースコンタクト領域5の原子密度が比較的大きくなり、ソースコンタクト領域5とn型ソース領域4の界面には応力が生じる。その応力を緩和させるため、比較的低エネルギーで基底面を運動できる基底面転位が引力により界面に引き寄せられる。
【0032】
次に図12に示すように、公知のプロセスにより、ゲート酸化膜7、素子分離膜13、ゲート電極8を形成する。次に図13に示すように、公知のプロセスにより、層間絶縁膜14を形成後、ソース領域4の上部を選択的開口し、底面にニッケル(Ni)などのコンタクト形成用のメタルをリフトオフにより形成し、公知のプロセスによりアニールして低抵抗のソースオーミックコンタクト9を形成する。
【0033】
図13以降で形成される部分は、図1では図示を省略したが、図13に示すように、アルミニウム電極15をSiC基板1上の上部全面にスパッタで形成してパターニングを行い、ソース電極とする。また裏面にドレイン電極10をニッケル(Ni)などで形成することによりSiCMOSFETが完成する。
【0034】
なお、第1の実施形態では、SiC基板1をn型としたが、これをp型に変えてIGBTに適用することも可能である。IGBTの場合は、図15(図の簡略化のために1素子分のみ図示する)に示すように、SiC基板1´の導電型をp+ 型にし、n型層21 を介してn- 型層22 をエピタキシャル成長させると良い。別の製造方法としては、n- 型基板1の裏面からn型不純物、p型不純物を順次イオン注入して形成することもできる。さらに別の製造方法としては、n+ 基板にn- エピタキシャル層を成長させたのち、n+ 基板を研磨工程により除去した後、n+ 層、p+ 層を順次エピタキシャル成長させて形成することもできる。
【0035】
IGBTの場合、図15のように、n型SiC層23 をp型ボディ層3の下に介在させると格別な効果を奏させることができる。即ち、IGBTの場合は、電子に加えて正孔も伝導に寄与する。正孔はドリフト層23 をからp型ボディ層3、p型コンタクト6を通過してエミッタ電極9に排出される。n型領域23 があるとドリフト層22 にある正孔がp型ボディ層3に入る際に、エネルギー障壁を感じる。そのため、正孔のエミッタ電極への排出量が低減して、ドリフト層22 上部に正孔を蓄積させるようになる。これによりオン電圧を低減させることができる。
【0036】
以上、第1の実施形態によれば、n+ 領域であるソースコンタクト5若しくはエミッタコンタクト5が、チャネルを通る基底面をよぎる様に設計しているので、基底面転位をチャネル部分から排除することができる。このため、ゲート酸化膜7の信頼性を大幅に向上させることができる。
【0037】
(第2の実施形態)
図16は、第2の実施形態に係る横型MOSFETの1素子分の構成を示す断面図である。基本的には、第1の実施形態のSiCMOSFETを横型にしたものと考えてよい。図16において、窒素が添加されたn+ 型SiC基板1の右上には、第1の実施形態と同様に、p型ボディ領域3とその中に形成されたn型ソース領域4が選択的に形成されている。このp型ボディ層3に隣接して、SiC基板1上の左側には、窒素が添加された低濃度のドリフト領域2が形成されている。
【0038】
p型ボディ領域3の中に形成されたp+ 型コンタクト6と、n型ソース領域4中に形成されたn+ 型ソースコンタクト5上にはソース電極9が形成されている。ドリフト領域2の左上には、p型ボディ領域3と離隔して、リンが添加されたn型ドレイン領域21が形成され、その上にはドレイン電極10が形成されている。
【0039】
ソース領域4、p型ボディ領域3、ドリフト領域2の上面にはゲート絶縁膜7が形成され、この上にゲート電極8が形成されている。ドリフト領域2、ドレイン領域21の電極で覆われない表面は、絶縁膜22で覆われている。
【0040】
第2の実施形態においても、n+ 領域であるソースコンタクト6が、チャネルを通る基底面をよぎる様に設計すれば、基底面転位をチャネル部分から排除することができる。このため、第1の実施形態と同様に、ゲート酸化膜の信頼性を大幅に向上させることができる。
【0041】
次に、上記SiCMOSFETの製造方法について、図17〜22を用いて説明する。なお、図17〜22においては、図を簡略化するために、概略1素子分のみを図示する。先ず図17に示すように、n型不純物として窒素を不純物濃度1×1019/cm3で含み、厚さ300μmであり、かつ六方晶の結晶格子を有する低抵抗のSiC基板1上に、エピタキシャル成長法によりp型不純物としてアルミニウムを含むSiC層を形成する。
【0042】
次に第1の実施形態と同様に、SiC層3の右側をp型ボディ(ベ−ス)領域とし、左側に窒素をイオン注入してn型高抵抗の低濃度SiC領域2形成する(図18)。p型ボディ領域3の上面には、第1の実施形態と同様に、不純物量がp型ボディ領域3と同程度となるようにソース領域4を形成する。このとき、SiC層2若しくは3の基底面の基板表面端部の方向と図17、18の断面線の方向が図2に示すように、交差する方向に定める。ソースコンタクト5、p型コンタクト6を形成後、1600℃程度の熱処理により注入した不純物を活性化する。n型高抵抗の低濃度SiC領域2には、選択的にリン(P)をイオン注入してドレイン領域21を形成する(図19)。
【0043】
次に、図20に示すように、SiC層2、ボディ領域3、ソース領域4に跨るように熱酸化法またはCVD法等によりゲート絶縁膜7を選択的に形成する。n- 型領域2及びドレイン領域の1部の上に絶縁膜22を形成する。次いで、図21に示すように、ゲート絶縁膜7上にCVD法によりポリシリコン層を形成し、リソグラフィ、RIE法によりポリシリコン層をパターニングすることによりゲート電極8を形成する。その後、ゲート電極8の露出面を絶縁膜23で被覆する。
【0044】
次に図21に示すように、ソースコンタクト5、p型コンタクト6上にソース電極9を形成し、ドレイン領域21上にはドレイン電極10を形成すると、図16に示す横型SiCMOSFETが完成する。
【0045】
第2の実施形態の横型SiCMOSFETにおいても、n+ 領域であるソースコンタクト5が、チャネルを通る基底面をよぎる様に設計しているので、基底面転位をチャネル部分から排除することができる。このため、ゲート酸化膜7の信頼性を大幅に向上させることができる。
【0046】
(第3の実施形態)
図23は、第3の実施形態に係るSiCMOSFETの摸式的断面図である。第1の実施形態と同一部分には同一番号を付して、詳細な説明を省略する。第3の実施形態が第1の実施形態と異なるところは、高抵抗ドリフト層2を2層に分け、下層のドリフト層21 の
所定の領域にn+ 型埋込み層31を選択的に形成したことである。下層のドリフト層21 を形成した段階で、転位線11が形成されていたとする。
【0047】
n+ 型埋込み層31を形成すると、基底面はn+ 型埋込み層31の周辺に集められる。上記のn+ 型埋込み層31を形成後、上層ドリフト層22 をエピタキシャル成長させると、基底面転位はその後のエピタキシャル成長の方向に真っ直ぐ伸びていくため、基底面転位の位置の制御が可能になる。
【0048】
図23は、MOSFETを例にとっているため、ドリフト層上部にn+ 型ソースコンタクト領域が存在するが、n+ 型埋込み層31を設けた場合は、上部にn+ 型領域を特別に必要とせず、MOSFET以外の半導体装置に対しても適用が可能になる。基底面転位線をそのデバイスの所望の領域の上面に集中するように制御すればよい。
【0049】
次に、第3の実施形態のSiCMOSFETの製造方法を説明する。先ず、図25に示すようにn+ 型4H−SiC(例えば不純物濃度5×1018〜1×1019/cm3 )からなり8度オフしたSiC基板1に、n型不純物として窒素(N)が7×1016/cm3の濃度でドーピングされたSiCエピタキシャル膜21を、例えば5μm成長させる。なお基底面転位11がエピタキシャル成長の際SiCエピタキシャル膜21に生じている。図示している転位線11は基底面転位を素子断面図に投影したものであり、断面に存在しているものではない。
【0050】
次に図26に示すように、SiCエピタキシャル膜21の表面に、n型不純物としてリン(P)を1×1020/cm3の高濃度で選択的にドーピングし、n+ 型埋込み層31を形成する。続いて、図27に示すように、n型不純物として窒素(N)が7×1016/cm3の濃度でドーピングされたSiCエピタキシャル膜22を、例えば5μm成長させる。この場合のエピタキシャル膜の厚さと濃度はデバイスの設計耐圧によって定められる。本実施形態の場合1200Vである。このとき、埋込み層31により、基底面は埋込み層31の周辺に集められ、エピタキシャル成長に伴って、基底面転位線11はエピタキシャル成長の方向に真っ直ぐ伸びてゆく。
【0051】
次に図28に示すようにイオン注入マスクPR1を形成し、SiC基板1を600℃に加熱して、p型ボディ領域3を形成するためのイオン注入を行う。イオン種はアルミニウム(Al)であり、エネルギーとドーズ量はMOSFETのデバイス設計によって異なる。例えば400keVで4×1013/cm2のドーズ量でイオン注入を行う。
【0052】
次に図29に示すように、イオン注入マスクPR2を形成し、SiC基板1を600℃に加熱してn型ソース領域4を形成するためのイオン注入を行う。イオン種は窒素(N)であり、不純物量がp型ボディ領域3と同程度となるように調整される。例えば200keV以下のエネルギーで、不純物プロファイルがボックス型になるように調整した多段エネルギー注入で総ドーズ量4×1013/cm2のイオン注入を行う。
【0053】
次に図30に示すように、イオン注入マスクPR3を形成し、SiC基板1を600℃に加熱してn+ 型コンタクト領域5を形成するためのイオン注入を行う。イオン種はリン(P)でありエネルギーとドーズ量はMOSFETのデバイス設計により異なる。例えば200keV以下のエネルギーで、不純物プロファイルがボックス型になるように調整した多段エネルギー注入で総ドーズ量7×1015/cm2のイオン注入を行う。
【0054】
次に図31に示すように、イオン注入マスクPR4を形成し、SiC基板1を600℃に加熱してp+ 型コンタクト領域6を形成するためのイオン注入を行う。イオン種はアルミニウム(Al)であり、エネルギーとドーズ量はMOSFETのデバイス設計により異なる。例えば200keV以下のエネルギーで不純物プロファイルがボックス型になるように調整した多段エネルギー注入で総ドーズ量1×1016/cm2のイオン注入を行う。
【0055】
次に、図32に示すようにマスクを除去した後、イオン注入したイオンを活性化させるために高温アニール装置により、アルゴン雰囲気で1650℃、5分のアニールを行う。次に図33に示すように、公知のプロセスにより、ゲート酸化膜8、素子分離膜13、ゲート電極9を形成する。次に図34に示すように、公知のプロセスにより、層間絶縁膜15を形成後、ソース領域4の上部を選択的開口し、底面にニッケル(Ni)などのコンタクト形成用のメタルをリフトオフにより形成し、公知のプロセスによりアニールして低抵抗のソースオーミックコンタクト9を形成する。
【0056】
図34以降で形成される部分は、図23では図示を省略したが、図35に示すように、アルミニウム電極15をSiC基板1上の上部全面にスパッタで形成してパターニングを行い、ソース電極とする。また裏面にドレイン電極10をニッケル(Ni)などで形成することによりSiCMOSFETが完成する。
【0057】
なお、第3の実施形態では、SiC基板1をn型としたが、これをp型に変えてIGBTに適用することも可能である。
【0058】
第3の実施形態においては、基底面転位線11がチャネル領域を避けるようにn+ 型埋め込み領域31を設けているので、ゲート酸化膜7の信頼性を大幅に向上させることができる。この形態は、MOSFETに限らず、他の電子デバイスに適用することができる。
【0059】
以上、本発明を実施形態を通じて説明したが、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々な発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態に亘る構成要素を適宜組み合わせても良い。
【図面の簡単な説明】
【0060】
【図1】第1の実施形態に係るSiCMOSFETの断面図。
【図2】第1の実施形態に係るSiCMOSFETのソースコンタクトの配列を示す電極形成前上面図。
【図3】第1の実施形態の作用効果を説明する為の摸式的断面図。
【図4】第1の実施形態の作用効果を説明する為の摸式的斜視図。
【図5】第1の実施形態に係るSiCMOSFETの、他のソースコンタクト配列例を示す摸式的上面図。
【図6】第1の実施形態に係るSiCMOSFETの製造法を説明する為の断面図。
【図7】図6に続く工程を示す断面図。
【図8】図7に続く工程を示す断面図。
【図9】図8に続く工程を示す断面図。
【図10】図9に続く工程を示す断面図。
【図11】図10に続く工程を示す断面図。
【図12】図11に続く工程を示す断面図。
【図13】図12に続く工程を示す断面図。
【図14】図13に続く工程を示す断面図。
【図15】第1の実施形態の変形例としてのIGBTの断面図。
【図16】第2の実施形態に係る横型SiCMOSFETの断面図。
【図17】第2の実施形態に係るSiCMOSFETの製造法を説明する為の断面図。
【図18】図17に続く工程を示す断面図。
【図19】図18に続く工程を示す断面図。
【図20】図19に続く工程を示す断面図。
【図21】図20に続く工程を示す断面図。
【図22】図21に続く工程を示す断面図。
【図23】第3の実施形態に係るSiCMOSFETの断面図。
【図24】第3の実施形態の作用効果を説明するための摸式的斜視図。
【図25】第3の実施形態に係るSiCMOSFETの製造法を説明する為の断面図。
【図26】図25に続く工程を示す断面図。
【図27】図26に続く工程を示す断面図。
【図28】図27に続く工程を示す断面図。
【図29】図28に続く工程を示す断面図。
【図30】図29に続く工程を示す断面図。
【図31】図30に続く工程を示す断面図。
【図32】図31に続く工程を示す断面図。
【図33】図32に続く工程を示す断面図。
【図34】図33に続く工程を示す断面図。
【図35】図34に続く工程を示す断面図。
【図36】従来の問題点を説明する為のSiCMOSFETの摸式的断面図。
【図37】従来の問題点を説明する為のSiCMOSFETの摸式的斜視図。
【符号の説明】
【0061】
1、1´…SiC基板
2、21 ,22 ,23 …ドリフト層
3…ボディ領域(ベース領域)
4…ソース領域(エミッタ領域)
5…ソースコンタクト(エミッタコンタクト)
6…ボディコンタクト(ベースコンタクト)
7…ゲート絶縁膜
8…ゲート電極
9、15…ソース電極(エミッタ電極)
10…ドレイン電極
11,11´…転位線
12…基底面
13,14、22,23…絶縁膜
31…埋め込み高濃度領域
PR1〜PR4…フォトレジスト
【技術分野】
【0001】
本発明は、炭化珪素(SiC)を用いた高耐圧半導体装置に関する。
【背景技術】
【0002】
最近、シリコンを材料としたパワーデバイスの性能を飛躍的に凌駕する、炭化珪素を材料としたパワーデバイスが開発されている。炭化珪素はワイドバンドギャップ半導体であり、破壊電界強度がシリコンの10倍近い大きさなので、パワー半導体の耐圧とオン抵抗のトレードオフを改善できる(例えば、非特許文献1参照)。炭化珪素の中でも、六方晶形の炭化珪素(特に、4H−SiC)が優れた物理的、電気的特性を有し、高耐圧や高電子移動度を実現できるとして期待されている。
【0003】
炭化珪素基板の製造には、SiC結晶の品質の点から、SiCのエピタキシャル成長が必要である。4H−SiCのエピタキシャル成長膜は、結晶角度をC軸と呼ばれる<0001>方向から僅かに傾けたSiC面上に成長される(特許文献1参照)。
【0004】
炭化珪素を材料とする高耐圧半導体デバイスにおいても、シリコンと同様に基板表面にMOS構造を形成するSiCMOSFETが開発されてきた。この素子はMOS構造によりチャネルを形成するため、安定性に優れたノーマリーオフの特性を容易に実現できるという特長がある。
【0005】
しかしながら、SiCMOSFETのMOS構造においては、酸化膜信頼性が低く製品の長期保証が困難であるという問題があった。SiCMOS構造における酸化膜長期信頼性の劣化は、SiCウェハの欠陥、特に基底面転位と呼ばれる欠陥が影響していることが分かってきた。現在のSiCウェハの製造方法では基底面転位の密度はSiCMOSFETの面積と比べて大きく、基底面転位を完全に排除するウェハーを作ることは困難である。
【非特許文献1】SiC素子の基礎と応用、荒井和雄、吉田貞史共編、オーム社(2003年)、165〜168頁
【特許文献1】米国特許4,912,064号公報
【発明の開示】
【発明が解決しようとする課題】
【0006】
本発明は上記の如き事情に鑑みてなされたものであり、その目的はSiC結晶欠陥による酸化膜信頼性の劣化を防止し得る高耐圧半導体装置を提供することにある。
【課題を解決するための手段】
【0007】
上記課題を解決するために、本発明の高耐圧装置の第1は、炭化珪素よりなり、基板表面の法線ベクトルが<0001>方向もしくは<000−1>方向に対して8度以下のオフ角度を有する半導体基板と、前記半導体基板上に形成された第1導電型の第1の炭化珪素領域と、前記第1の炭化珪素領域の表面に形成された第2導電型の第2の炭化珪素領域と、前記第2の炭化珪素領域の表面に選択的に形成され、不純物濃度が前記第2の炭化珪素領域と同程度に調整された第1導電型の第3の炭化珪素領域と、前記第3の炭化珪素領域の表面に選択的に形成され、不純物濃度が前記第3の炭化珪素領域より高い第1導電型の第4の炭化珪素領域と、前記第2の炭化珪素領域の表面に選択的に形成され、不純物濃度が前記第2の炭化珪素領域より高い第2導電型の第5の炭化珪素領域と、前記第1の炭化珪素領域から、前記第2の炭化珪素領域を介して、前記第3の炭化珪素領域の少なくとも端部までを覆うように形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記第4及び第5の炭化珪素領域上に形成された第1の主電極と、前記半導体基板の裏面に形成された第2の主電極とを具備し、前記第3の炭化珪素領域の表面における、前記第3の炭化珪素領域と前記第4の炭化珪素領域との境界面は、前記オフ角度方向と90°以外の角度で交差するように形成されていることを特徴とする。
【0008】
また、本発明の半導体装置の第2は、炭化珪素よりなり、基板表面の法線ベクトルが<0001>方向もしくは<000−1>方向に対して8度以下のオフ角度を有する半導体基板と、前記半導体基板上に形成された第1導電型の第1の炭化珪素領域と、前記第1の炭化珪素領域に隣接して、前記半導体基板上に形成された第2導電型の第2の炭化珪素領域と、前記第2の炭化珪素領域の表面に選択的に形成され、不純物濃度が前記第2の炭化珪素領域と同程度に調整された第1導電型の第3の炭化珪素領域と、前記第3の炭化珪素領域の表面に選択的に形成され、不純物濃度が前記第3の炭化珪素領域より高い第1導電型の第4の炭化珪素領域と、前記第2の炭化珪素領域の表面に選択的に形成され、不純物濃度が前記第2の炭化珪素領域より高い第2導電型の第5の炭化珪素領域と、前記第1の炭化珪素領域の上面に、前記第2の炭化珪素領域と離隔して形成され、不純物濃度が前記第1の炭化珪素領域よりも高い第1導電型の第6の炭化珪素領域と、前記第1の炭化珪素領域から、前記第2の炭化珪素領域を介して、前記第3の炭化珪素領域の少なくとも端部までを覆うように形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記第4及び第5の炭化珪素領域上に形成された第1の主電極と、前記第6の炭化珪素領域上に形成された第2の主電極とを具備し、前記第3の炭化珪素領域の表面における、前記第3の炭化珪素領域と前記第4の炭化珪素領域との境界面は、前記オフ角度方向と90°以外の角度で交差するように形成されていることを特徴とする。
【0009】
また、本発明の半導体装置の第3は、炭化珪素よりなり、基板表面の法線ベクトルが<0001>方向もしくは<000−1>方向に対して8度以下のオフ角度を有する半導体基板と、前記半導体基板上に形成された第1導電型の第1の炭化珪素層と、前記第1の炭化珪素層の表面に、前記第1の炭化珪素層よりも高不純物濃度で埋め込まれた第1導電型の第1の炭化珪素領域と、前記第1の炭化珪素領域を埋め込むように前記第1の炭化珪素層上に形成された第1導電型の第2の炭化珪素層と、前記第2の炭化珪素層の上面に選択的に形成されたゲート絶縁膜と、前記第1の炭化珪素領域を端部とする前記第2の炭化珪素層の基底面が、前記第2の炭化珪素層の上面に露出する領域に対し、この領域を外れた部分の前記ゲート絶縁膜上に形成されたゲート電極とを具備することを特徴とする。
【発明の効果】
【0010】
本発明によれば、ゲート酸化膜の信頼性を向上させることができるので、基底面転位欠陥が存在するSiC半導体装置において生じる、基底面転位上に形成された酸化膜経時破壊特性の局所的劣化による素子寿命の低下を防止することができる。これによりSiC半導体本来の性能を引き出すことができ、高耐圧半導体装置を高信頼化・大容量化することが可能になる。
【発明を実施するための最良の形態】
【0011】
実施形態の説明の前に、SiCMOSFETにおいて、ゲート酸化膜の劣化が生じるメカニズムについて説明する。図36は、一般的な縦型SiCMOSFETの断面図である。SiCMOSFETはMOSFET素子の複数ユニットを並列接続して形成されるが、図36はゲート電極8を共有する概略2素子分を示している。
【0012】
より詳細には、例えばn+ 型のSiC基板1上に、ドリフト層となるn-型のSiC層2が形成されている。SiC層2の上部にはp型ボディ層(p型ウェル)3が形成されている。
【0013】
p型ボディ層3の上部には、n型ソース領域4とp+ 型コンタクト6とが略同一深さに形成されている。n型ソース領域4の表面でp+ 型コンタクト6に隣接する位置にn+ 型ソースコンタクト5が形成され、n+ 型ソースコンタクト5とp+ 型コンタクト6に跨るようにソース電極9が形成されている。
【0014】
n-型SiC層2の上面から、p型ボディ層3、n型ソース領域4の上面にはこれに跨るようにゲート絶縁膜7が形成され、その上にゲート電極8が形成されている。p型ボディ層3の上面で、n-型SiC層2とn型ソース領域4に挟まれた部分がチャネル領域となる。SiC基板1の下面にはドレイン電極10が形成されている。
【0015】
一方、結晶層には種々な結晶欠陥が存在するが、結晶構造の乱れが1方向に伸びた線欠陥が知られている。代表的な線欠陥に転位がある。転位は結晶の塑性変形により発生し、刃状転位、螺旋転位などがある。刃状転位は転位線がすべり方向に対し垂直な転位であり、螺旋転位はすべり方向に対して平行な転位である。これら刃状転位、螺旋転位の中で基底面と呼ばれる結晶面内に局在するものを、特に基底面転位と総称している。なお、基底面とはc軸に垂直な面である。
【0016】
基底面転位の特徴は、比較的低エネルギーで基底面内を動くことが可能であることである。SiC基板では、エピタキシャル成長を容易にするため、前述のように結晶軸を基板面の法線に対し若干傾けて使用する。図36において参照番号11は、ある基底面における基底面転位を垂直断面図上に投影した図である。基底面転位は基底面内に存在し、SiC層2あるいはボディ層3の上面に達して、ゲート酸化膜8を劣化させる。
【0017】
図37は、上記の基底面転位をより理解しやすいように、立体化した摸式的な斜視図である。ボディ領域3とn+ コンタクト領域6のみが描かれていると見ると分かりやすい。基底面12はボディ領域3の上面の法線Nに対し傾いており、転位線11はこの基底面12上を移動してボディ領域3の上面に達する。ボディ領域3の上面に達した転位は、ゲート酸化膜の品質を劣化させることになる。
【0018】
本発明は、上記の問題の解決策を提供するものであり、以下実施形態を通じて詳細に説明する。
【0019】
(第1の実施形態)
図1は第1の実施形態に係るSiCMOSFETの概略2素子分の断面図で、図2の素子上面図に素子断面と記した部分の断面図に相当する。なお、図2においては、ゲート電極8、ソース電極9は図示されていない。SiCMOSFETは、図2に示すように複数のMOSFET素子が並列に形成されたものである。また、図2における参照番号13はリサーフ領域などの素子終端領域、14はn+ 型チャネルストッパである。
【0020】
n+ 型SiC基板1の主面は、<0001>方向若しくは<000−1>方向に対して、所定のオフ角度、通常は4°あるいは8°、傾いた(オフした)法線Nを備えている。この法線Nを面方位と称し、オフする方向をオフ方向と称するが、第1の実施形態の場合、オフ方向は<11−20>方向である。図2の上部に示した矢視の方向が<11−20>方向になる。なお、<000−1>、<11−20>中の符号「−」は、結晶学上において数字の上につける「−」(バー)を意味している。
【0021】
図1に示した第1の実施形態のSiCMOSFETの概念的な断面構成は図36に示したものと同一なので、同一箇所には同一番号を付して、重複する説明は省略する。図36との相異は、断面図上には表示されない基底面位置の制御にある。
【0022】
前述の図36,37の説明に続くが、ここでボディ領域3の上面にn+ 領域(この場合コンタクト領域5)が存在すると、n+ 領域と他の領域との格子定数の違いにより、界面に歪が生じる。この歪を緩和させるため、比較的低エネルギーで基底面を運動できる基底面転位が引力により界面に引き寄せられる。その結果基底面転位はn+ 領域の周辺に集積する様になる。
【0023】
従って、n+ 領域形成後高温アニールを行えば、例えば図3,4に示すように、基板面転位11´をn+ 領域5に集中させることができる。この結果、ゲート酸化膜の信頼性劣化を引き起こす基底面転位をチャネル部分から排除することができ、高信頼化が達成可能となる。なお、図3の転位線11´は、図4の転位線11´を図2に素子断面と表示された面に投影したものである。
【0024】
基底面転位は基底面内のみを運動できるので、基底面転位をチャネル部分から排除するためには、n+ 領域はチャネルを通る基底面をよぎる様に設計すればよいことになる。図2の上面図において、上面に現れる基底面12の端部を直線で摸式的に表示しているが、n+ソースコンタクト5に挟まれた部分にチャネル領域があり、転位線は両側のn+ソースコンタクト5に引き寄せられ、チャネル領域には存在しなくなる。
【0025】
図2はn+ソースコンタクト5を四角形で稠密充填で配列した例であるが、n+ソースコンタクト5の配列はこれに限らず、図5のように六角形の稠密充填としてもよい。六角形の場合は、素子断面方向と基底面の素子表面端部の線を平行とすることができる。六角形のいずれの辺においても、基底面の素子表面端部におけるチャネルをn+ソースコンタクト5で挟むことができるからである。なお、図5においては、ゲート電極8を表示している。
【0026】
次に第1の実施形態のSiCMOSFETの製造方法を説明する。先ず、図6に示すようにn+ 型4H−SiC(例えば不純物濃度5×1018〜1×1019/cm3 )からなり8度オフしたSiC基板1に、n型不純物として窒素(N)が7×1016/cm3の濃度でドーピングされたSiCエピタキシャル膜2を10μm成長させる。この場合のエピタキシャル膜の厚さと濃度はデバイスの設計耐圧によって定められる。第1の実施形態では1200Vの耐圧に相当する。なお基底面転位11がエピタキシャル成長の際この基板に生じており、チャネル領域近傍に先端があるとする。図示している転位線11は基底面転位を素子断面図に投影したものであり、断面に存在しているものではない。
【0027】
次に図7に示すようにイオン注入マスクPR1を形成し、SiC基板1を600℃に加熱して、p型ボディ領域3を形成するためのイオン注入を行う。イオン種はアルミニウム(Al)であり、エネルギーとドーズ量はMOSFETのデバイス設計によって異なる。例えば400keVで4×1013/cm2のドーズ量でイオン注入を行う。
【0028】
次に図8に示すように、イオン注入マスクPR2を形成し、SiC基板1を600℃に加熱してn型ソース領域4を形成するためのイオン注入を行う。イオン種は窒素(N)であり、不純物量がp型ボディ領域3と同程度となるように調整される。例えば200keV以下のエネルギーで、不純物プロファイルがボックス型になるように調整した多段エネルギー注入で総ドーズ量4×1013/cm2のイオン注入を行う。
【0029】
次に図9に示すように、イオン注入マスクPR3を形成し、SiC基板1を600℃に加熱してn+ 型コンタクト領域5を形成するためのイオン注入を行う。イオン種はリン(P)でありエネルギーとドーズ量はMOSFETのデバイス設計により異なる。例えば200keV以下のエネルギーで、不純物プロファイルがボックス型になるように調整した多段エネルギー注入で総ドーズ量7×1015/cm2のイオン注入を行う。
【0030】
次に図10に示すように、イオン注入マスクPR4を形成し、SiC基板1を600℃に加熱してp+ 型コンタクト領域6を形成するためのイオン注入を行う。イオン種はアルミニウム(Al)であり、エネルギーとドーズ量はMOSFETのデバイス設計により異なる。例えば200keV以下のエネルギーで不純物プロファイルがボックス型になるように調整した多段エネルギー注入で総ドーズ量1×1016/cm2のイオン注入を行う。
【0031】
次に、図11に示すようにマスクを除去した後、イオン注入したイオンを活性化させるために高温アニール装置により、アルゴン雰囲気で1650℃、5分のアニールを行う。このアニールにより、注入された不純物はSiCの格子の原子を置換して活性化する。特にリンはSi原子を置換してドナーとなる。このとき、多量のリン原子がソースコンタクト領域5に導入されるため、ソースコンタクト領域5の原子密度が比較的大きくなり、ソースコンタクト領域5とn型ソース領域4の界面には応力が生じる。その応力を緩和させるため、比較的低エネルギーで基底面を運動できる基底面転位が引力により界面に引き寄せられる。
【0032】
次に図12に示すように、公知のプロセスにより、ゲート酸化膜7、素子分離膜13、ゲート電極8を形成する。次に図13に示すように、公知のプロセスにより、層間絶縁膜14を形成後、ソース領域4の上部を選択的開口し、底面にニッケル(Ni)などのコンタクト形成用のメタルをリフトオフにより形成し、公知のプロセスによりアニールして低抵抗のソースオーミックコンタクト9を形成する。
【0033】
図13以降で形成される部分は、図1では図示を省略したが、図13に示すように、アルミニウム電極15をSiC基板1上の上部全面にスパッタで形成してパターニングを行い、ソース電極とする。また裏面にドレイン電極10をニッケル(Ni)などで形成することによりSiCMOSFETが完成する。
【0034】
なお、第1の実施形態では、SiC基板1をn型としたが、これをp型に変えてIGBTに適用することも可能である。IGBTの場合は、図15(図の簡略化のために1素子分のみ図示する)に示すように、SiC基板1´の導電型をp+ 型にし、n型層21 を介してn- 型層22 をエピタキシャル成長させると良い。別の製造方法としては、n- 型基板1の裏面からn型不純物、p型不純物を順次イオン注入して形成することもできる。さらに別の製造方法としては、n+ 基板にn- エピタキシャル層を成長させたのち、n+ 基板を研磨工程により除去した後、n+ 層、p+ 層を順次エピタキシャル成長させて形成することもできる。
【0035】
IGBTの場合、図15のように、n型SiC層23 をp型ボディ層3の下に介在させると格別な効果を奏させることができる。即ち、IGBTの場合は、電子に加えて正孔も伝導に寄与する。正孔はドリフト層23 をからp型ボディ層3、p型コンタクト6を通過してエミッタ電極9に排出される。n型領域23 があるとドリフト層22 にある正孔がp型ボディ層3に入る際に、エネルギー障壁を感じる。そのため、正孔のエミッタ電極への排出量が低減して、ドリフト層22 上部に正孔を蓄積させるようになる。これによりオン電圧を低減させることができる。
【0036】
以上、第1の実施形態によれば、n+ 領域であるソースコンタクト5若しくはエミッタコンタクト5が、チャネルを通る基底面をよぎる様に設計しているので、基底面転位をチャネル部分から排除することができる。このため、ゲート酸化膜7の信頼性を大幅に向上させることができる。
【0037】
(第2の実施形態)
図16は、第2の実施形態に係る横型MOSFETの1素子分の構成を示す断面図である。基本的には、第1の実施形態のSiCMOSFETを横型にしたものと考えてよい。図16において、窒素が添加されたn+ 型SiC基板1の右上には、第1の実施形態と同様に、p型ボディ領域3とその中に形成されたn型ソース領域4が選択的に形成されている。このp型ボディ層3に隣接して、SiC基板1上の左側には、窒素が添加された低濃度のドリフト領域2が形成されている。
【0038】
p型ボディ領域3の中に形成されたp+ 型コンタクト6と、n型ソース領域4中に形成されたn+ 型ソースコンタクト5上にはソース電極9が形成されている。ドリフト領域2の左上には、p型ボディ領域3と離隔して、リンが添加されたn型ドレイン領域21が形成され、その上にはドレイン電極10が形成されている。
【0039】
ソース領域4、p型ボディ領域3、ドリフト領域2の上面にはゲート絶縁膜7が形成され、この上にゲート電極8が形成されている。ドリフト領域2、ドレイン領域21の電極で覆われない表面は、絶縁膜22で覆われている。
【0040】
第2の実施形態においても、n+ 領域であるソースコンタクト6が、チャネルを通る基底面をよぎる様に設計すれば、基底面転位をチャネル部分から排除することができる。このため、第1の実施形態と同様に、ゲート酸化膜の信頼性を大幅に向上させることができる。
【0041】
次に、上記SiCMOSFETの製造方法について、図17〜22を用いて説明する。なお、図17〜22においては、図を簡略化するために、概略1素子分のみを図示する。先ず図17に示すように、n型不純物として窒素を不純物濃度1×1019/cm3で含み、厚さ300μmであり、かつ六方晶の結晶格子を有する低抵抗のSiC基板1上に、エピタキシャル成長法によりp型不純物としてアルミニウムを含むSiC層を形成する。
【0042】
次に第1の実施形態と同様に、SiC層3の右側をp型ボディ(ベ−ス)領域とし、左側に窒素をイオン注入してn型高抵抗の低濃度SiC領域2形成する(図18)。p型ボディ領域3の上面には、第1の実施形態と同様に、不純物量がp型ボディ領域3と同程度となるようにソース領域4を形成する。このとき、SiC層2若しくは3の基底面の基板表面端部の方向と図17、18の断面線の方向が図2に示すように、交差する方向に定める。ソースコンタクト5、p型コンタクト6を形成後、1600℃程度の熱処理により注入した不純物を活性化する。n型高抵抗の低濃度SiC領域2には、選択的にリン(P)をイオン注入してドレイン領域21を形成する(図19)。
【0043】
次に、図20に示すように、SiC層2、ボディ領域3、ソース領域4に跨るように熱酸化法またはCVD法等によりゲート絶縁膜7を選択的に形成する。n- 型領域2及びドレイン領域の1部の上に絶縁膜22を形成する。次いで、図21に示すように、ゲート絶縁膜7上にCVD法によりポリシリコン層を形成し、リソグラフィ、RIE法によりポリシリコン層をパターニングすることによりゲート電極8を形成する。その後、ゲート電極8の露出面を絶縁膜23で被覆する。
【0044】
次に図21に示すように、ソースコンタクト5、p型コンタクト6上にソース電極9を形成し、ドレイン領域21上にはドレイン電極10を形成すると、図16に示す横型SiCMOSFETが完成する。
【0045】
第2の実施形態の横型SiCMOSFETにおいても、n+ 領域であるソースコンタクト5が、チャネルを通る基底面をよぎる様に設計しているので、基底面転位をチャネル部分から排除することができる。このため、ゲート酸化膜7の信頼性を大幅に向上させることができる。
【0046】
(第3の実施形態)
図23は、第3の実施形態に係るSiCMOSFETの摸式的断面図である。第1の実施形態と同一部分には同一番号を付して、詳細な説明を省略する。第3の実施形態が第1の実施形態と異なるところは、高抵抗ドリフト層2を2層に分け、下層のドリフト層21 の
所定の領域にn+ 型埋込み層31を選択的に形成したことである。下層のドリフト層21 を形成した段階で、転位線11が形成されていたとする。
【0047】
n+ 型埋込み層31を形成すると、基底面はn+ 型埋込み層31の周辺に集められる。上記のn+ 型埋込み層31を形成後、上層ドリフト層22 をエピタキシャル成長させると、基底面転位はその後のエピタキシャル成長の方向に真っ直ぐ伸びていくため、基底面転位の位置の制御が可能になる。
【0048】
図23は、MOSFETを例にとっているため、ドリフト層上部にn+ 型ソースコンタクト領域が存在するが、n+ 型埋込み層31を設けた場合は、上部にn+ 型領域を特別に必要とせず、MOSFET以外の半導体装置に対しても適用が可能になる。基底面転位線をそのデバイスの所望の領域の上面に集中するように制御すればよい。
【0049】
次に、第3の実施形態のSiCMOSFETの製造方法を説明する。先ず、図25に示すようにn+ 型4H−SiC(例えば不純物濃度5×1018〜1×1019/cm3 )からなり8度オフしたSiC基板1に、n型不純物として窒素(N)が7×1016/cm3の濃度でドーピングされたSiCエピタキシャル膜21を、例えば5μm成長させる。なお基底面転位11がエピタキシャル成長の際SiCエピタキシャル膜21に生じている。図示している転位線11は基底面転位を素子断面図に投影したものであり、断面に存在しているものではない。
【0050】
次に図26に示すように、SiCエピタキシャル膜21の表面に、n型不純物としてリン(P)を1×1020/cm3の高濃度で選択的にドーピングし、n+ 型埋込み層31を形成する。続いて、図27に示すように、n型不純物として窒素(N)が7×1016/cm3の濃度でドーピングされたSiCエピタキシャル膜22を、例えば5μm成長させる。この場合のエピタキシャル膜の厚さと濃度はデバイスの設計耐圧によって定められる。本実施形態の場合1200Vである。このとき、埋込み層31により、基底面は埋込み層31の周辺に集められ、エピタキシャル成長に伴って、基底面転位線11はエピタキシャル成長の方向に真っ直ぐ伸びてゆく。
【0051】
次に図28に示すようにイオン注入マスクPR1を形成し、SiC基板1を600℃に加熱して、p型ボディ領域3を形成するためのイオン注入を行う。イオン種はアルミニウム(Al)であり、エネルギーとドーズ量はMOSFETのデバイス設計によって異なる。例えば400keVで4×1013/cm2のドーズ量でイオン注入を行う。
【0052】
次に図29に示すように、イオン注入マスクPR2を形成し、SiC基板1を600℃に加熱してn型ソース領域4を形成するためのイオン注入を行う。イオン種は窒素(N)であり、不純物量がp型ボディ領域3と同程度となるように調整される。例えば200keV以下のエネルギーで、不純物プロファイルがボックス型になるように調整した多段エネルギー注入で総ドーズ量4×1013/cm2のイオン注入を行う。
【0053】
次に図30に示すように、イオン注入マスクPR3を形成し、SiC基板1を600℃に加熱してn+ 型コンタクト領域5を形成するためのイオン注入を行う。イオン種はリン(P)でありエネルギーとドーズ量はMOSFETのデバイス設計により異なる。例えば200keV以下のエネルギーで、不純物プロファイルがボックス型になるように調整した多段エネルギー注入で総ドーズ量7×1015/cm2のイオン注入を行う。
【0054】
次に図31に示すように、イオン注入マスクPR4を形成し、SiC基板1を600℃に加熱してp+ 型コンタクト領域6を形成するためのイオン注入を行う。イオン種はアルミニウム(Al)であり、エネルギーとドーズ量はMOSFETのデバイス設計により異なる。例えば200keV以下のエネルギーで不純物プロファイルがボックス型になるように調整した多段エネルギー注入で総ドーズ量1×1016/cm2のイオン注入を行う。
【0055】
次に、図32に示すようにマスクを除去した後、イオン注入したイオンを活性化させるために高温アニール装置により、アルゴン雰囲気で1650℃、5分のアニールを行う。次に図33に示すように、公知のプロセスにより、ゲート酸化膜8、素子分離膜13、ゲート電極9を形成する。次に図34に示すように、公知のプロセスにより、層間絶縁膜15を形成後、ソース領域4の上部を選択的開口し、底面にニッケル(Ni)などのコンタクト形成用のメタルをリフトオフにより形成し、公知のプロセスによりアニールして低抵抗のソースオーミックコンタクト9を形成する。
【0056】
図34以降で形成される部分は、図23では図示を省略したが、図35に示すように、アルミニウム電極15をSiC基板1上の上部全面にスパッタで形成してパターニングを行い、ソース電極とする。また裏面にドレイン電極10をニッケル(Ni)などで形成することによりSiCMOSFETが完成する。
【0057】
なお、第3の実施形態では、SiC基板1をn型としたが、これをp型に変えてIGBTに適用することも可能である。
【0058】
第3の実施形態においては、基底面転位線11がチャネル領域を避けるようにn+ 型埋め込み領域31を設けているので、ゲート酸化膜7の信頼性を大幅に向上させることができる。この形態は、MOSFETに限らず、他の電子デバイスに適用することができる。
【0059】
以上、本発明を実施形態を通じて説明したが、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々な発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態に亘る構成要素を適宜組み合わせても良い。
【図面の簡単な説明】
【0060】
【図1】第1の実施形態に係るSiCMOSFETの断面図。
【図2】第1の実施形態に係るSiCMOSFETのソースコンタクトの配列を示す電極形成前上面図。
【図3】第1の実施形態の作用効果を説明する為の摸式的断面図。
【図4】第1の実施形態の作用効果を説明する為の摸式的斜視図。
【図5】第1の実施形態に係るSiCMOSFETの、他のソースコンタクト配列例を示す摸式的上面図。
【図6】第1の実施形態に係るSiCMOSFETの製造法を説明する為の断面図。
【図7】図6に続く工程を示す断面図。
【図8】図7に続く工程を示す断面図。
【図9】図8に続く工程を示す断面図。
【図10】図9に続く工程を示す断面図。
【図11】図10に続く工程を示す断面図。
【図12】図11に続く工程を示す断面図。
【図13】図12に続く工程を示す断面図。
【図14】図13に続く工程を示す断面図。
【図15】第1の実施形態の変形例としてのIGBTの断面図。
【図16】第2の実施形態に係る横型SiCMOSFETの断面図。
【図17】第2の実施形態に係るSiCMOSFETの製造法を説明する為の断面図。
【図18】図17に続く工程を示す断面図。
【図19】図18に続く工程を示す断面図。
【図20】図19に続く工程を示す断面図。
【図21】図20に続く工程を示す断面図。
【図22】図21に続く工程を示す断面図。
【図23】第3の実施形態に係るSiCMOSFETの断面図。
【図24】第3の実施形態の作用効果を説明するための摸式的斜視図。
【図25】第3の実施形態に係るSiCMOSFETの製造法を説明する為の断面図。
【図26】図25に続く工程を示す断面図。
【図27】図26に続く工程を示す断面図。
【図28】図27に続く工程を示す断面図。
【図29】図28に続く工程を示す断面図。
【図30】図29に続く工程を示す断面図。
【図31】図30に続く工程を示す断面図。
【図32】図31に続く工程を示す断面図。
【図33】図32に続く工程を示す断面図。
【図34】図33に続く工程を示す断面図。
【図35】図34に続く工程を示す断面図。
【図36】従来の問題点を説明する為のSiCMOSFETの摸式的断面図。
【図37】従来の問題点を説明する為のSiCMOSFETの摸式的斜視図。
【符号の説明】
【0061】
1、1´…SiC基板
2、21 ,22 ,23 …ドリフト層
3…ボディ領域(ベース領域)
4…ソース領域(エミッタ領域)
5…ソースコンタクト(エミッタコンタクト)
6…ボディコンタクト(ベースコンタクト)
7…ゲート絶縁膜
8…ゲート電極
9、15…ソース電極(エミッタ電極)
10…ドレイン電極
11,11´…転位線
12…基底面
13,14、22,23…絶縁膜
31…埋め込み高濃度領域
PR1〜PR4…フォトレジスト
【特許請求の範囲】
【請求項1】
炭化珪素よりなり、基板表面の法線ベクトルが<0001>方向もしくは<000−1>方向に対して8度以下のオフ角度を有する半導体基板と、
前記半導体基板上に形成された第1導電型の第1の炭化珪素領域と、
前記第1の炭化珪素領域の表面に形成された第2導電型の第2の炭化珪素領域と、
前記第2の炭化珪素領域の表面に選択的に形成され、不純物濃度が前記第2の炭化珪素領域と同程度に調整された第1導電型の第3の炭化珪素領域と、
前記第3の炭化珪素領域の表面に選択的に形成され、不純物濃度が前記第3の炭化珪素領域より高い第1導電型の第4の炭化珪素領域と、
前記第2の炭化珪素領域の表面に選択的に形成され、不純物濃度が前記第2の炭化珪素領域より高い第2導電型の第5の炭化珪素領域と、
前記第1の炭化珪素領域から、前記第2の炭化珪素領域を介して、前記第3の炭化珪素領域の少なくとも端部までを覆うように形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記第4及び第5の炭化珪素領域上に形成された第1の主電極と、
前記半導体基板の裏面に形成された第2の主電極と、
を具備し、
前記第3の炭化珪素領域の表面における、前記第3の炭化珪素領域と前記第4の炭化珪素領域との境界面は、前記オフ角度方向と90°以外の角度で交差するように形成されていることを特徴とする半導体装置。
【請求項2】
炭化珪素よりなり、基板表面の法線ベクトルが<0001>方向もしくは<000−1>方向に対して8度以下のオフ角度を有する半導体基板と、
前記半導体基板上に形成された第1導電型の第1の炭化珪素領域と、
前記第1の炭化珪素領域に隣接して、前記半導体基板上に形成された第2導電型の第2の炭化珪素領域と、
前記第2の炭化珪素領域の表面に選択的に形成され、不純物濃度が前記第2の炭化珪素領域と同程度に調整された第1導電型の第3の炭化珪素領域と、
前記第3の炭化珪素領域の表面に選択的に形成され、不純物濃度が前記第3の炭化珪素領域より高い第1導電型の第4の炭化珪素領域と、
前記第2の炭化珪素領域の表面に選択的に形成され、不純物濃度が前記第2の炭化珪素領域より高い第2導電型の第5の炭化珪素領域と、
前記第1の炭化珪素領域の上面に、前記第2の炭化珪素領域と離隔して形成され、不純物濃度が前記第1の炭化珪素領域よりも高い第1導電型の第6の炭化珪素領域と、
前記第1の炭化珪素領域から、前記第2の炭化珪素領域を介して、前記第3の炭化珪素領域の少なくとも端部までを覆うように形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記第4及び第5の炭化珪素領域上に形成された第1の主電極と、
前記第6の炭化珪素領域上に形成された第2の主電極と、
を具備し、
前記第3の炭化珪素領域の表面における、前記第3の炭化珪素領域と前記第4の炭化珪素領域との境界面は、前記オフ角度方向と90°以外の角度で交差するように形成されていることを特徴とする半導体装置。
【請求項3】
炭化珪素よりなり、基板表面の法線ベクトルが<0001>方向もしくは<000−1>方向に対して8度以下のオフ角度を有する半導体基板と、
前記半導体基板上に形成された第1導電型の第1の炭化珪素層と、
前記第1の炭化珪素層の表面に、前記第1の炭化珪素層よりも高不純物濃度で埋め込まれた第1導電型の第1の炭化珪素領域と、
前記第1の炭化珪素領域を埋め込むように前記第1の炭化珪素層上に形成された第1導電型の第2の炭化珪素層と、
前記第2の炭化珪素層の上面に選択的に形成されたゲート絶縁膜と、
前記第1の炭化珪素領域を端部とする前記第2の炭化珪素層の基底面が、前記第2の炭化珪素層の上面に露出する領域に対し、この領域を外れた部分の前記ゲート絶縁膜上に形成されたゲート電極と、
を具備することを特徴とする半導体装置。
【請求項4】
前記第2の炭化珪素層上に形成された第2導電型の第2の炭化珪素領域と、
前記第2の炭化珪素領域内の表面に形成された第1導電型の第3の炭化珪素領域と、
前記第2の炭化珪素領域上に形成された第1の主電極と、
前記半導体基板の裏面に形成された第2の主電極と、
をさらに具備し、前記ゲート絶縁膜は前記第2の炭化珪素層の一部から前記第2の炭化珪素領域を介し、前記第3の炭化珪素領域の少なくとも端部にかけて、連続的に形成されていることを特徴とする請求項3に記載の半導体装置。
【請求項5】
前記半導体基板が第1導電型で、MOSFETを形成することを特徴とする請求項1または請求項4に記載の半導体装置。
【請求項6】
前記半導体基板が第2導電型で、IGBTを形成することを特徴とする請求項1または請求項4に記載の半導体装置。
【請求項1】
炭化珪素よりなり、基板表面の法線ベクトルが<0001>方向もしくは<000−1>方向に対して8度以下のオフ角度を有する半導体基板と、
前記半導体基板上に形成された第1導電型の第1の炭化珪素領域と、
前記第1の炭化珪素領域の表面に形成された第2導電型の第2の炭化珪素領域と、
前記第2の炭化珪素領域の表面に選択的に形成され、不純物濃度が前記第2の炭化珪素領域と同程度に調整された第1導電型の第3の炭化珪素領域と、
前記第3の炭化珪素領域の表面に選択的に形成され、不純物濃度が前記第3の炭化珪素領域より高い第1導電型の第4の炭化珪素領域と、
前記第2の炭化珪素領域の表面に選択的に形成され、不純物濃度が前記第2の炭化珪素領域より高い第2導電型の第5の炭化珪素領域と、
前記第1の炭化珪素領域から、前記第2の炭化珪素領域を介して、前記第3の炭化珪素領域の少なくとも端部までを覆うように形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記第4及び第5の炭化珪素領域上に形成された第1の主電極と、
前記半導体基板の裏面に形成された第2の主電極と、
を具備し、
前記第3の炭化珪素領域の表面における、前記第3の炭化珪素領域と前記第4の炭化珪素領域との境界面は、前記オフ角度方向と90°以外の角度で交差するように形成されていることを特徴とする半導体装置。
【請求項2】
炭化珪素よりなり、基板表面の法線ベクトルが<0001>方向もしくは<000−1>方向に対して8度以下のオフ角度を有する半導体基板と、
前記半導体基板上に形成された第1導電型の第1の炭化珪素領域と、
前記第1の炭化珪素領域に隣接して、前記半導体基板上に形成された第2導電型の第2の炭化珪素領域と、
前記第2の炭化珪素領域の表面に選択的に形成され、不純物濃度が前記第2の炭化珪素領域と同程度に調整された第1導電型の第3の炭化珪素領域と、
前記第3の炭化珪素領域の表面に選択的に形成され、不純物濃度が前記第3の炭化珪素領域より高い第1導電型の第4の炭化珪素領域と、
前記第2の炭化珪素領域の表面に選択的に形成され、不純物濃度が前記第2の炭化珪素領域より高い第2導電型の第5の炭化珪素領域と、
前記第1の炭化珪素領域の上面に、前記第2の炭化珪素領域と離隔して形成され、不純物濃度が前記第1の炭化珪素領域よりも高い第1導電型の第6の炭化珪素領域と、
前記第1の炭化珪素領域から、前記第2の炭化珪素領域を介して、前記第3の炭化珪素領域の少なくとも端部までを覆うように形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記第4及び第5の炭化珪素領域上に形成された第1の主電極と、
前記第6の炭化珪素領域上に形成された第2の主電極と、
を具備し、
前記第3の炭化珪素領域の表面における、前記第3の炭化珪素領域と前記第4の炭化珪素領域との境界面は、前記オフ角度方向と90°以外の角度で交差するように形成されていることを特徴とする半導体装置。
【請求項3】
炭化珪素よりなり、基板表面の法線ベクトルが<0001>方向もしくは<000−1>方向に対して8度以下のオフ角度を有する半導体基板と、
前記半導体基板上に形成された第1導電型の第1の炭化珪素層と、
前記第1の炭化珪素層の表面に、前記第1の炭化珪素層よりも高不純物濃度で埋め込まれた第1導電型の第1の炭化珪素領域と、
前記第1の炭化珪素領域を埋め込むように前記第1の炭化珪素層上に形成された第1導電型の第2の炭化珪素層と、
前記第2の炭化珪素層の上面に選択的に形成されたゲート絶縁膜と、
前記第1の炭化珪素領域を端部とする前記第2の炭化珪素層の基底面が、前記第2の炭化珪素層の上面に露出する領域に対し、この領域を外れた部分の前記ゲート絶縁膜上に形成されたゲート電極と、
を具備することを特徴とする半導体装置。
【請求項4】
前記第2の炭化珪素層上に形成された第2導電型の第2の炭化珪素領域と、
前記第2の炭化珪素領域内の表面に形成された第1導電型の第3の炭化珪素領域と、
前記第2の炭化珪素領域上に形成された第1の主電極と、
前記半導体基板の裏面に形成された第2の主電極と、
をさらに具備し、前記ゲート絶縁膜は前記第2の炭化珪素層の一部から前記第2の炭化珪素領域を介し、前記第3の炭化珪素領域の少なくとも端部にかけて、連続的に形成されていることを特徴とする請求項3に記載の半導体装置。
【請求項5】
前記半導体基板が第1導電型で、MOSFETを形成することを特徴とする請求項1または請求項4に記載の半導体装置。
【請求項6】
前記半導体基板が第2導電型で、IGBTを形成することを特徴とする請求項1または請求項4に記載の半導体装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【公開番号】特開2012−142585(P2012−142585A)
【公開日】平成24年7月26日(2012.7.26)
【国際特許分類】
【出願番号】特願2012−31660(P2012−31660)
【出願日】平成24年2月16日(2012.2.16)
【分割の表示】特願2007−231740(P2007−231740)の分割
【原出願日】平成19年9月6日(2007.9.6)
【国等の委託研究の成果に係る記載事項】(出願人による申告)平成19年度独立行政法人新エネルギー・産業技術総合開発機構「パワーエレクトロニクスインバータ基盤技術開発」委託事業、産業技術力強化法第19条の適用を受ける特許出願
【出願人】(000003078)株式会社東芝 (54,554)
【出願人】(000173809)一般財団法人電力中央研究所 (1,040)
【出願人】(301021533)独立行政法人産業技術総合研究所 (6,529)
【Fターム(参考)】
【公開日】平成24年7月26日(2012.7.26)
【国際特許分類】
【出願日】平成24年2月16日(2012.2.16)
【分割の表示】特願2007−231740(P2007−231740)の分割
【原出願日】平成19年9月6日(2007.9.6)
【国等の委託研究の成果に係る記載事項】(出願人による申告)平成19年度独立行政法人新エネルギー・産業技術総合開発機構「パワーエレクトロニクスインバータ基盤技術開発」委託事業、産業技術力強化法第19条の適用を受ける特許出願
【出願人】(000003078)株式会社東芝 (54,554)
【出願人】(000173809)一般財団法人電力中央研究所 (1,040)
【出願人】(301021533)独立行政法人産業技術総合研究所 (6,529)
【Fターム(参考)】
[ Back to top ]