半導体装置の製造方法
【課題】半導体チップと配線基板との間にＮＣＰを配した態様の半導体装置に関して、ＮＣＰと配線基板の密着力を向上させる。
【解決手段】まず、片面に、半導体チップの搭載領域に対応させた開口部を有する絶縁膜１０が形成され、該開口部が、該半導体チップの主面の電極パッドが接続される接続パッド７とこれに繋がる配線パターン８とを露出させた配線基板１−１を用意する。次に、上記開口部内の接続パッド７を除いた場所にある、配線パターン８の表面および配線基板１の基材表面にコート材１２を吹き付ける。コート材１２は、ＮＣＰ１１との密着力が該ＮＣＰ１１と配線パターン８の表面との密着力より優れている。次に上記の開口部の、半導体チップを搭載する領域全体にＮＣＰ１１を塗布する。次にフリップチップ実装方式で半導体チップ２の電極パッド５と配線基板１の接続パッド７とを電気接続しながら、半導体チップ２を配線基板１にＮＣＰ１１を介して接合する。
【解決手段】まず、片面に、半導体チップの搭載領域に対応させた開口部を有する絶縁膜１０が形成され、該開口部が、該半導体チップの主面の電極パッドが接続される接続パッド７とこれに繋がる配線パターン８とを露出させた配線基板１−１を用意する。次に、上記開口部内の接続パッド７を除いた場所にある、配線パターン８の表面および配線基板１の基材表面にコート材１２を吹き付ける。コート材１２は、ＮＣＰ１１との密着力が該ＮＣＰ１１と配線パターン８の表面との密着力より優れている。次に上記の開口部の、半導体チップを搭載する領域全体にＮＣＰ１１を塗布する。次にフリップチップ実装方式で半導体チップ２の電極パッド５と配線基板１の接続パッド７とを電気接続しながら、半導体チップ２を配線基板１にＮＣＰ１１を介して接合する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線が形成された配線基板の主面に非導電性接着材を介して半導体チップをフリップチップ実装方式で搭載してなる半導体装置の製造方法に関する。
【背景技術】
【０００２】
主面に、半導体チップの電極パッドが接続される接続パッドを含む配線パターンが形成された配線基板を用意し、該配線基板の主面に半導体チップをフリップチップ実装方式で搭載する半導体装置の製造方法が知られている。この半導体装置の製造方法に関して、特許文献１には、半導体チップが搭載される側の面に該半導体チップが搭載される領域を取り囲むようにソルダーレジストが形成されている配線基板を用いて、フリップチップ実装を行う技術が開示されている。
【０００３】
このような配線基板のチップ搭載領域には接続パッドの他に配線が露出されているため、配線基板のチップ搭載領域と半導体チップとの間にＮＣＰ（Non Conductive Paste）を配することがよくある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平０９−８２７６０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記の配線基板に搭載される半導体チップが、メモリチップのように、該半導体チップの主面の中央領域に複数の電極パッドが配列されたものである場合には、該半導体チップの中央領域の電極パッドに対応して、配線基板上の接続パッドも中央領域に列状に配置される。このため、配線基板のチップ搭載領域の配線パターンは配線基板中央領域の接続パッドに向かって延びることとなり、チップ搭載領域内で配線が密集する領域が出来るという問題がある。
【０００６】
また、配線パターンは一般に、Ｃｕ層にＮｉ/Ａｕのメッキ層が形成されている。このため、配線基板のチップ搭載領域と半導体チップとの間に配されたＮＣＰに接触する面がＡｕとなる。ＮＣＰとＡｕの密着力はＮＣＰと配線基板材料の密着力に比べて劣っている。なお、「密着力」とは、接着した２つの部材間の密着状態を維持するのに必要な力をいい、密着力が小さいほど２つの部材間が剥がれやすくなる。
【０００７】
以上の事から、配線基板におけるＮＣＰの塗布面積に対してＡｕメッキ配線の占有率が高くなればなるほど、半導体装置の信頼性試験などでの高温付加時に、配線が密集する領域のＮＣＰとＡｕの界面で剥離が発生するおそれがある。
【０００８】
このようなＮＣＰの剥離は半導体装置の信頼性を低下させる。
【課題を解決するための手段】
【０００９】
本発明による半導体装置の製造方法の一つの態様は、以下の工程を含む。
【００１０】
まず、半導体チップを搭載するための配線基板であり、少なくとも片面に、該半導体チップを搭載する領域に対応させた開口部を有する絶縁膜が形成され、該開口部が、該半導体チップの主面の電極パッドが接続される接続パッドと該接続パッドに繋がる配線パターンとを露出させている、配線基板を用意する。
【００１１】
続いて、上記の開口部内の接続パッドを除いた場所にある、配線パターンの表面にコート材層を形成する。このコート材は、非導電性ペースト（ＮＣＰ）に対する密着力が該非導電性ペーストと前記配線パターンの表面との密着力よりも優れたものである。
【００１２】
さらに、上記の開口部の、半導体チップを搭載する領域全体に、前記非導電性ペーストを塗布する。
【００１３】
その後、フリップチップ実装方式で半導体チップの電極パッドと配線基板の接続パッドとを電気接続しながら、半導体チップを配線基板に非導電性ペーストを介して接合する。
【００１４】
このような製造方法によれば、フリップチップ実装前に、配線基板におけるチップ搭載領域の配線パターンの表面に上記のコート材層（例えばソルダーレジスト）を設けたことにより、配線基板とＮＣＰとの密着力が従来技術よりも向上する。結果、完成した半導体装置への加熱付加時において配線基板とＮＣＰとの剥離を抑制することができる。
【００１５】
さらに詳述すると、例えばガラスエポキシ配線基板におけるチップ搭載領域の配線パターンの表面が、Ａｕのメッキ層で形成されている場合がある。この表面の材質は、ＮＣＰとガラスエポキシ配線基板との密着力に比べてＮＣＰとの密着力が劣る。また、回路面の中央領域に電極パッドが列状に配設されているＤＲＡＭチップ等の半導体チップが搭載される配線基板では、該電極パッドに対応する接続パッドが列状に並び、これらの接続パッドに向かって配線パターンが延びるので、Ａｕメッキ配線の密集箇所が出来やすい。このＡｕ密集箇所はチップ搭載領域内でＮＣＰとの密着性が相対的に低い所となる。以上の事を踏まえて、フリップチップ実装前に、チップ搭載領域の配線パターン上にソルダーレジストのコート材を付与しておくと、Ａｕ密集箇所とＮＣＰとの密着力を増すことができる。
【発明の効果】
【００１６】
したがって、本発明によれば、フリップチップ実装方式で配線基板上に電気接続された半導体チップとその配線基板との間に非導電性ペースト（ＮＣＰ）を配した態様の半導体装置に関して、ＮＣＰと配線基板の密着力が従来よりも高いものを提供することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の第一実施例による半導体装置の組立工程の様子を示した断面図。
【図２】図１の（ａ）の段階における半導体基板の製品形成部の平面図。
【図３】本発明の第一実施例による半導体装置の組立工程の様子を示した断面図。
【図４】本発明の第一実施例による半導体装置の組立工程の様子を示した断面図。
【図５】本発明の第二実施例による半導体装置の組立工程の様子を示した断面図。
【図６】本発明の第二実施例による半導体装置の組立工程の様子を示した断面図。
【図７】本発明の第二実施例による半導体装置の組立工程の様子を示した断面図。
【図８】本発明の第三実施例による半導体装置の製造方法を示す平面図。
【図９】本発明の第三実施例による半導体装置の製造方法を示す平面図。
【発明を実施するための形態】
【００１８】
（実施例１）
図１、図３及び図４は、本発明の第一実施例による半導体装置の組立工程の様子を断面図で示している。図２は図１の（ａ）の段階における半導体基板の製品形成部の平面図を示している。
【００１９】
まず、本実施例で製造される半導体装置について説明する。完成した半導体装置は、図４（ｃ）に示されているとおり、配線基板１と、配線基板１の第一面に搭載された半導体チップ２と、配線基板１の第一面側において半導体チップ２を封止する封止樹脂３と、配線基板１の第一面とは反対側の第二面に搭載された外部端子である半田ボール４と、を有する。
【００２０】
配線基板１は、基板面内にマトリックス状に区画された複数の製品形成部を有する略矩形の配線基板（以下、配線母基板と呼ぶ。）を製品形成部毎に分割して個片化したものである。
【００２１】
半導体チップ２の主面には回路（不図示）が形成され、該回路は該主面の中央領域に複数の電極パッド５を配置している。配線基板１の第一面には、半導体チップ２の電極パッド５がスタッドバンプ６を介して電気接続される接続パッド７を含む配線パターン８が形成されている。一方、配線基板１の第二面には、半田ボール４を搭載するランド９が形成されている。接続パッド７とこれに対応するランド９とは、配線基板１の内部に形成された配線を介して電気的に接続されている。
【００２２】
配線基板１の第一面は、半導体チップ２を搭載する領域を取り囲むようにソルダーレジストなどの絶縁膜１０で被覆され、配線基板１の第二面のランド９を除いた領域も絶縁膜１０で被覆されている。
【００２３】
半導体チップ２は、いわゆるフリップチップ実装方式で配線基板１の第一面に電気接続されるとともに、接着部材１１を介して配線基板１の第一面に接着されている。
【００２４】
接着部材１１としては、ＮＣＰが用いられる。ＮＣＰには通常、エポキシ樹脂が使用される。また、配線基板１の配線パターン８と接着部材１１との界面には、ソルダーレジストからなるコート材１２が存在する。このコート材１２はＮＣＰとの密着力がＮＣＰと配線パターン８の表面との密着力よりも優れたものである。
【００２５】
このような態様の半導体装置を製造するため、本願は、以下に説明する材料を用いた作り方を提案する。この方法によれば、従来技術よりも加熱付加に耐えられる製品が得られる。
【００２６】
まず、図１（ａ）に示すような配線母基板１−１が準備される。
【００２７】
配線母基板１−１は、基板面内にマトリックス状に区画された複数の製品形成部１３（切断後に配線基板１となる部分）を有しており、それぞれの製品形成部１３間の境界には、製品形成部１３毎に分割する際のダイシングライン１４が設けられている。配線母基板１−１は、例えば０．１４ｍｍ厚のガラスエポキシ配線基板である。配線母基板１−１は、図１（ａ）に示すように、絶縁基材の上下面に所定の配線パターン８を形成し、配線パターン８を部分的に絶縁膜１０、例えばソルダーレジストで被覆してなる。
【００２８】
それぞれの製品形成部１３について言うと、図２に示すように、配線基板１の第一面側の絶縁膜（ソルダーレジスト）１０には、半導体チップが搭載される領域（以下、チップ搭載領域と称す）Ｘに対応して開口部１０ａが形成されている。開口部１０ａからは、複数の接続パッド７と、各接続パッド７に繋がった配線パターン８が露出されている。また、配線基板１の第二面側の絶縁膜（ソルダーレジスト）１０から露出された部位にはランド９が配置されている。ランド９は配線基板１の第二面側に格子状に配置されている。
【００２９】
接続パッド７とこれに対応するランド９とは、それぞれ配線パターン８および貫通ビア１５により電気的に接続されている。配線パターン８は、例えばＣｕの導体層から構成されており、この導体層の表面にはＮｉ/Ａｕのメッキ層が形成されている。
【００３０】
上記のような配線母基板１−１を用意した後、図３（ａ）に示すように、配線母基板１−１の、接続パッド７が形成されている側の面にマスク１６を配置する。マスク１６には、絶縁膜１０の開口部１０ａに対応して開口１６ａが形成されている。開口１６ａは、絶縁膜１０の開口部１０ａ内の配線パターン６を露出するように形成されているが、接続パッド７はマスク１６の一部によって覆われている。
【００３１】
そして、図３（ｂ）に示すように、マスク１６の開口１６ａと絶縁膜１０の開口部１０ａの両方から露出された領域に、例えばスプレーディスペンサのような噴射機構１７によって、フィラーを含むソルダーレジストからなるコート材１２をまばらに吹き付ける。いわゆるスプレーコート法が採用される。コート材１２の層の厚さは絶縁膜（ソルダーレジスト）１０の厚さより薄くされている。
【００３２】
このコート材１２としては、所定の大きさ、例えば１０μｍ以上の粒径のフィラーが除去されたソルダーレジストが使用される。ソルダーレジストに含まれているフィラーの粒径が所定の大きさ以下になるように、例えばメッシュ材料で該ソルダーレジストを漉すことで、所定の大きさ以上のフィラーを除去する。
【００３３】
これにより、所定の大きさ以上のフィラーはソルダーレジスト内に混在しなくなるとともに、ソルダーレジスト内のフィラー粒径のばらつきも低減できる。コート材１２に含まれるフィラーの粒径を、フリップチップ実装時の配線基板と半導体チップとの間隔より小さいものに制限できるため、フリップチップ実装時にコート材１２が半導体チップと接触するリスクを低減できる。なお、上記の「粒径」とは、ふるい分け法によって測定したふるいの目開きで表したものをいう。
【００３４】
その後、図３（ｃ）に示すように、マスク１６を配線母基板１−１から除去し、コート材１２が塗布された配線母基板１−１を所定温度、例えば１２０〜１５０℃程度でベークし、コート材１２の層を硬化させる。このコート材１２のベークは、フリップチップ実装前の配線母基板１−１のプリベークを兼ねるように実施されても良い。
【００３５】
これにより、図１（ｂ）に示すように、配線母基板１−１の接続パッド７が形成されている側の面において、接続パッド７を除いて配線パターン８の表面にコート材１２が付与されたものが出来る。
【００３６】
次に、図１（ｃ）に示すように、ディスペンサ１８で配線母基板１−１の各々の製品形成部１３に、絶縁性の接着部材１１、例えばエポキシ樹脂からなるＮＣＰを供給する。これにより、各製品形成部１３のチップ搭載領域ＸにＮＣＰが塗布される。
【００３７】
次に、図１（ｄ）に示すように、第一面に所定の回路、例えばメモリ回路が形成されて、その第一面の電極パッド５にスタッドバンプ６が形成された半導体チップ２が準備される。そして、例えば３００℃程度の高温に加熱されたボンディングツール１９により、半導体チップ２の第一面とは反対側の第二面を保持し、半導体チップ２を配線母基板１−１に向けて押し付けることで、製品形成部１３に半導体チップ２を搭載する。このようなフリップチップ実装により、半導体チップ２に配設された複数のスタッドバンプ（バンプ電極）６は、配線母基板１−１の複数の接続パッド７にそれぞれ接続される。
【００３８】
ここで、コート材１２の効果について説明しておく。
【００３９】
上述したとおり、配線母基板１−１におけるチップ搭載領域Ｘの配線パターン８の表面が、例えばＮｉ/Ａｕ、またはＡｕのメッキ層で形成されている場合がある。この表面の材質は、ＮＣＰとガラスエポキシ配線基板との密着力に比べてＮＣＰとの密着力が劣る。そこで本発明では、フリップチップ実装前に、そのチップ搭載領域Ｘの配線パターン８上にコート材１２が設けられた。コート材１２にはソルダーレジストが使用された。これにより。配線基板１とＮＣＰとの密着性が従来技術よりも向上した。結果、完成した半導体装置への加熱付加時において配線基板１とＮＣＰとの剥離を抑制することができる。
【００４０】
例えば、回路面の中央領域に電極パッドが列状に配設されているＤＲＡＭチップ等の半導体チップが搭載される配線基板では、該電極パッドに対応する接続パッドが列状に並び、これらの接続パッドに向かって配線パターンが延びるので、Ａｕメッキ配線の密集箇所が出来やすい。このＡｕ密集箇所はチップ搭載領域内でＮＣＰとの密着性が相対的に低い所となる。しかし本願発明では、チップ搭載領域Ｘの配線パターン８上にソルダーレジストコートを行ったことで、Ａｕ密集箇所とＮＣＰとの密着力を増すことができる。
【００４１】
さらに本願では、コート材１２をチップ搭載領域の配線パターン８上に設ける前に、コート材１２に含まれるフィラーの粒径を、メッシュ材を用いて、フリップチップ実装時の配線基板と半導体チップとの間隔より小さいものに制限している。このため、フリップチップ実装の際に半導体チップ２とコート材１２とが接触するおそれが無くなる。
【００４２】
詳述すると、配線基板１とこの主面に搭載される半導体チップ２との距離は、配線基板主面の接続パッド７に接続する半導体チップ２の電極パッド５上のスタッドバンプ６の高さによって決まる。半導体装置の小型化に伴ってスタッドバンプ６の微細化が進むと、配線基板主面と半導体チップとの距離が狭くなる。こうした傾向では、チップ搭載領域Ｘの配線パターン８の表面へ塗布するソルダーレジストの厚みを管理しないと、該ソルダーレジストが、フリップチップ実装時に半導体チップ２の回路面と接触してしまう可能性がある。半導体チップの回路面へのソルダーレジストの接触は完成した半導体装置の電気特性に影響を及ぼすおそれがある。このため、コート材１２に含まれるフィラー粒径が制限されている。
【００４３】
再び、上記半導体装置の製造工程について説明する。
【００４４】
前述のように半導体チップ２が実装された配線母基板１−１は、モールド工程に移行される。
【００４５】
モールド工程では、図４（ａ）に示すように、半導体チップ２が搭載された第一面側の複数の製品形成部１３を一括的に覆う封止樹脂３が形成される。具体的には、上型と下型からなる成形金型（不図示）を有するトランスファモールド装置などの成型装置を用いてモールド工程が実行される。上型には複数の製品形成部１３を一括して覆う大きさのキャビティが形成されており、下型には配線母基板１−１を配置するための凹部が形成されている。半導体チップ２が実装された配線母基板１−１は、下型の凹部にセットされる。そして上型と下型で配線母基板２−１の周縁部をクランプすることで、配線母基板２−１の上方に、上記の大きさのキャビティが形成される。その後、熱硬化性の封止樹脂（例えばエポキシ樹脂）を該キャビティの中へ充填し、所定の温度（例えば１８０℃）でキュアすることで、封止樹脂が硬化する。その後、封止樹脂３が形成された配線母基板１−１は所定の温度でベークされることで、封止樹脂３が完全に硬化される。
【００４６】
次に、封止樹脂３が形成された配線母基板１−１はボールマウント工程に移される。具体的には図４（ｂ）に示すように、配線母基板１−１の第二面の製品形成部１３毎に格子状に配置された複数のランド９の上に、導電性の半田ボール４が接合される。ボールマウント工程では、配線母基板１−１上のランド９の配置に合わせて複数の吸着孔が形成されたボールマウンターのマウントツール２０が用いられる。具体的には、半田ボール４が前記吸着孔に保持され、フラックスを介して、複数のランド９に一括的に接合される。すべての製品形成部１３に半田ボール４が搭載された後、配線母基板１−１のリフローが行われる。
【００４７】
その後、配線母基板１−１はダイシング工程に移される。具体的には、図４（ｃ）に示すように、配線母基板１−１の封止樹脂４側にダイシングテープ２１が接着される。そして、ダイシング装置のダイシングブレード２２により配線母基板１−１を縦横にダイシングライン１４に沿って切断することで、各製品形成部１３の間が分離される。その後、ダイシングテープ２１から各製品形成部１３をピックアップすることで、ＢＧＡ型の半導体装置が得られる。
【００４８】
(実施例２)
図５、図６及び図７は、本発明の第二実施例による半導体装置の組立工程の様子を断面図で示している。尚、これらの図において、第一実施例と同じ構成要素には同じ符号を用いている。
【００４９】
まず、本実施例で製造される半導体装置について説明する。完成した半導体装置は、図７（ｃ）に示されているとおり、貫通電極２６を有する複数の半導体チップ２４が積載されたチップ積層体３１を有し、チップ積層体３１が配線基板１に接続固定された構成である。チップ積層体３１は、例えばメモリ回路が形成された４つの半導体チップ２４を積載した構成である。
【００５０】
半導体チップ２４は、回路が形成された一方の面及び回路が形成されない他方の面にそれぞれ複数のバンプ電極２５を備え、一方の面のバンプ電極２５と他方の面のバンプ電極２５とがそれぞれ貫通電極２６によって接続されている。各半導体チップ２４はバンプ電極２５を介して各々の貫通電極２６により互いに接続される。
【００５１】
上記チップ積層体３１は、各半導体チップ２４間の隙間を埋めると共に、側面から見た断面が略台形状となる第一の封止樹脂２７Ａを備えている。第１の封止樹脂２７Ａは、例えば周知のアンダーフィル材を用いて形成される。
【００５２】
上記チップ積層体３１の最上段の半導体チップ２４上には、第一実施例で説明した構成からなる配線基板１が接続されている。配線基板１は、基板面内にマトリックス状に区画された複数の製品形成部を有する略矩形の配線母基板を製品形成部毎に分割して個片化したものである。配線基板１の詳細な構成については第一実施例で述べたとおりなので割愛する。
【００５３】
配線基板１の、チップ積層体３１が搭載される面の接続パッド７には、例えばＡｕやＣｕ等から成るスタッドバンプ６が形成されている。スタッドバンプ６は、最上段の半導体チップ２４のバンプ電極２５と接続されている。
【００５４】
また、上記チップ積層体３１と配線基板１とは、ＮＣＰ等の接着部材１１によって接着固定され、接着部材１１により、スタッドバンプ６と配線基板１の接続パッド７とを接合した部位が保護されている。
【００５５】
配線基板１上のチップ積層体３１は第２の封止樹脂２７Ｂによって封止されている。配線基板１の、該チップ積層体３１が搭載されない側の面の複数のランド９には、半導体装置１の外部端子となる半田ボール４がそれぞれ接続されている。
【００５６】
次に、第二実施例の半導体装置の製造方法について説明する。ここでは、上記チップ積層体の形成工程と、該チップ積層体の配線基板への実装工程およびそれ以降の工程を順番に述べる。
【００５７】
図５は、上記チップ積層体の形成工程を示す断面図である。
【００５８】
まず、貫通電極２６を有する複数の半導体チップ２４を準備する。半導体チップ２４は、略四角形のＳｉ等からなる板状の半導体基板の一方の面にメモリ回路等の所定の回路が形成された構成である。
【００５９】
半導体チップ１０は、図５（ａ）に示す吸着ステージ２８上に、所定の回路が形成された一方の面を上方に向けて載置される。そして、半導体チップ１０は、吸着ステージ２８に設けられた吸着孔２８ａを介して不図示の真空装置により真空吸引されることで、吸着ステージ２８上に固定される
吸着ステージ２８上に保持された１段目の半導体チップ２４上に、ボンディングツール１９を用いて２段目の半導体チップ２４を積層する。このとき、例えば３００℃程度の高温に加熱されたボンディングツール１９により、２段目の半導体チップ２４を吸着孔１９ａを介して保持しながら、１段目の半導体チップ２４に向けて押し付ける。このような熱圧着により、上記１段目の半導体チップ２４の上面のバンプ電極２５と、これに対応する上記２段目の半導体チップ２４の下面のバンプ電極２５とが電気的に接続される
２段目の半導体チップ１０上には、上記と同様の手順で３段目の半導体チップ２４を接続固定し、３段目の半導体チップ２４上には、上記と同様の手順で４段目の半導体チップ１０を接続固定する。このようにそれぞれの半導体チップ２４をバンプ電極２５で接続することで、半導体チップ２４間に隙間が形成される。
【００６０】
以上の手順で積層された複数の半導体チップ２４は、図５（ｂ）に示すように塗布ステージ２９に貼付された塗布用シート３０上に載置される。塗布用シート３０には、フッ素系シートやシリコーン系接着材が塗布されたシート等のように、第１の封止樹脂２７Ａ（例えばアンダーフィル材）に対する濡れ性が悪い材料が用いられる。なお、塗布用シート３０は、塗布ステージ２９上に直接貼る必要はなく、平坦な面上であればどこでもよく、例えば塗布ステージ２９上に載置した所定の治具等に貼ってもよい。
【００６１】
塗布用シート３０に載置された複数の半導体チップ２４からなるチップ積層体３１に対し、図５（ｂ）に示すように、チップ積層体３１の端部近傍からディスペンサ１８により第１の封止樹脂２７を供給する。供給されたアンダーフィル材２７は、積載された複数の半導体チップ２４の周囲にフィレットを形成しつつ、半導体チップ２４どうしの隙間へ毛細管現象によって進入し、半導体チップ２４間の隙間を埋める。
【００６２】
そして、チップ積層体３１への第１の封止樹脂２７Ａの充填が完了した後、塗布用シート３０と共にチップ積層体３１を所定の温度、例えば１５０℃程度でキュアすることで、第１の封止樹脂２７Ａが硬化される。この結果、図５（ｃ）に示すように、チップ積層体３１の周囲を覆うと共に半導体チップ２４間の隙間を埋めるアンダーフィル材から成る第１の封止樹脂２７Ａが形成される。このとき、第１の封止樹脂２７Ａは、チップ積層体３１の側面から見た断面が略台形状となる。また本実施例では、第１の封止樹脂２７Ａに対する濡れ性が悪い材料からなる塗布用シート３０を用いるため、熱硬化時における塗布用シート３０へのアンダーフィル材２７の付着が防止される。
【００６３】
第１の封止樹脂２７Ａの熱硬化後、該第１の封止樹脂２７Ａを含むチップ積層体３１は、塗布用シート３０からピックアップされる。本実施例では、第１の封止樹脂２７Ａに対する濡れ性が悪い材料からなる塗布用シート３０を用いるため、チップ積層体３１を塗布用シート３０から容易にピックアップできる。
【００６４】
さらに、上記チップ積層体３１の配線基板１への実装工程、ならびに、それ以降の工程を説明していく。
【００６５】
図６は上記チップ積層体３１の配線基板１への実装工程を示す断面図であり、図７は、該実装工程以降の工程を示す断面図である。
【００６６】
まず、図６（ａ）に示すような配線母基板１−１が準備される。この配線母基板１−１の構成は、上述した第一実施例において図１（ａ）に基づいて説明したとおりである。
【００６７】
次いで、第一実施例と同様、図６（ｂ）に示すように、配線母基板１−１の接続パッド７が形成されている側の面におけるチップ搭載領域であって、接続パッド７を除いた領域に、例えばスプレーディスペンサによりソルダーレジストからなるコート材１２をまばらに噴射する（図３（ａ）〜（ｃ）参照）。これにより、該チップ搭載領域に接続パッド７を除いてコート材１２を吹き付けた配線母基板１−１が出来る。コート材１２の態様および効果は第一実施例と同じである。
【００６８】
次に、図６（ｃ）に示すように、配線母基板１−１のそれぞれの製品形成部１３の接続パッド７上に、スタッドバンプ６を形成する。
【００６９】
スタッドバンプ６は、図示しないワイヤボンディング装置を用いて、溶融して先端がボール状となったＡｕやＣｕ等のワイヤを配線母基板１−１の接続パッド７上に、例えば超音波熱圧着法で接続し、その後、該ワイヤの後端を引き切ることで形成される。
【００７０】
尚、スタッドバンプ６は接続パッド７に凸状に形成されるため、該スタッドバンプを介して配線母基板１−１に接続されるチップ積層体３１のバンプ電極２５及び貫通電極１６を小径化することができる。さらに、貫通電極１６の小径化により、半導体チップ２４に関する、貫通電極１６を基点としたクラックの発生を抑制できる。
【００７１】
次に、図６（ｄ）に示すように、ディスペンサ１８で配線母基板１−１の各々の製品形成部１３に、絶縁性の接着部材１１、例えばエポキシ樹脂のＮＣＰを供給する。これにより、各製品形成部１３のチップ搭載領域にＮＣＰが塗布される。
【００７２】
その後、接着部材１１が塗布された配線母基板１−１のそれぞれの製品形成部１３に、チップ積層体３１が実装される。このとき、図６（ｅ）に示すように、チップ積層体３１はボンディングツール１９によって吸着保持され、ボンディングツール１９の加熱機構により、チップ積層体３１が所定の温度（例えば３００℃）まで加熱される。そして、ボンディングツール１９が下降して、チップ積層体３１の、ボンディングツール１９とは反対側に位置する最下段の半導体チップ２４が、配線母基板１−１に対して押し付けられることで、製品形成部１３にチップ積層体３１が実装される。この実装時に、配線母基板１の接続パッド７上に設けられたスタッドバンプ（バンプ電極）６が、チップ積層体３１の最端の半導体チップ２４上のバンプ電極２５と接続される。
【００７３】
このようなチップ積層体３１と配線母基板１−１との接合により、接着部材１１が広がり、チップ積層体３１と配線母基板１−１との間に充填される。なお、前述したようにチップ積層体３１は第一の封止樹脂２７Ａのために側面から見た断面が略台形状となっており、このチップ積層体３１を配線母基板１−１に接合するとき、台形状の側断面を持ったチップ積層体３１の側断面が狭くなっていく側の端部が、配線母基板１−１の絶縁膜１０の開口部内に配置される。そのため、チップ積層体３１の第一の封止樹脂２７Ａと配線母基板１−１の絶縁膜１０とが干渉することなく、チップ積層体３１と配線母基板１−１とを良好に接続することができる。
【００７４】
また第一実施例と同様、チップ積層体３１を配線母基板１−１に接合する前に、そのチップ積層体３１が搭載される領域の配線パターン８上にコート材１２が設けられた。これにより。配線基板１とＮＣＰとの密着性が従来技術よりも向上した。結果、完成した半導体装置への加熱付加時において配線基板１とＮＣＰとの剥離を抑制することができる。
【００７５】
さらに第一実施例と同様、コート材１２を配線パターン８上に設ける前に、コート材１２に含まれるフィラーの粒径を、メッシュ材を用いて、接合後の配線基板１とチップ積層体３１との間隔より小さいものに制限している。このため、チップ積層体３１を配線基板１に接合した際に、チップ積層体３１の最下段の半導体チップ２４とコート材１２とが接触するおそれが無くなる。
【００７６】
次に、チップ積層体３１が実装された配線母基板１−１は、モールド工程に移行される。
【００７７】
モールド工程では、図７（ａ）に示すように、チップ積層体３１が実装された第一面側の複数の製品形成部１３を一括的に覆う第二の封止樹脂２７Ｂが形成される。具体的には、第一実施例と同様、上型と下型からなる成形金型（不図示）を有するトランスファモールド装置などの成型装置を用いてモールド工程が実行される。上型には、チップ積層体３１が実装された複数の製品形成部１３を一括して覆う大きさのキャビティが形成されており、下型には配線母基板１−１を配置するための凹部が形成されている。チップ積層体３１が実装された配線母基板１−１は、下型の凹部にセットされる。そして上型と下型で配線母基板２−１の周縁部をクランプすることで、配線母基板２−１の上方に、上記の大きさのキャビティが形成される。その後、熱硬化性の封止樹脂（例えばエポキシ樹脂）を該キャビティの中へ充填し、所定の温度（例えば１８０℃）でキュアすることで、封止樹脂が硬化する。その後、封止樹脂２７Ｂが形成された配線母基板１−１は所定の温度でベークされることで、封止樹脂２７Ｂが完全に硬化される。
【００７８】
次に、第二の封止樹脂２７Ｂが形成された配線母基板１−１はボールマウント工程に移される。具体的には図７（ｂ）に示すように、配線母基板１−１の第二面の製品形成部１３毎に格子状に配置された複数のランド９の上に、導電性の半田ボール４が接合される。ボールマウント工程では、第一実施例と同様、配線母基板１−１上のランド９の配置に合わせて複数の吸着孔が形成されたボールマウンターのマウントツール２０が用いられる。
【００７９】
その後、半田ボール４が搭載された配線母基板１−１はダイシング工程に移される。具体的には、図７（ｃ）に示すように、配線母基板１−１の封止樹脂２７Ｂ側にダイシングテープ２１が接着される。そして、ダイシング装置のダイシングブレード２２により配線母基板１−１を縦横にダイシングライン１４に沿って切断することで、各製品形成部１３の間が分離される。以上により、ＣｏＣ（Chip on Chip）型の半導体装置が得られる。
【００８０】
（実施例３）
図８及び図９は、第三実施例による半導体装置の製造方法を示す平面図である。これらの図では上述した実施例と同じ構成要素には同一の符号を用いている。
【００８１】
上記第一及び第二実施例では、図２に示したように、半導体チップ２又はチップ積層体３１が搭載される領域、すなわち絶縁膜１０の開口部１０ａの内側領域に、貫通ビア１５、接続パッド７および配線パターン８だけが設けられた配線基板が使用されていた。
【００８２】
本実施例では、配線基板１の基板材料、配線材料、絶縁膜材料等は同じであるが、図８に示すように、絶縁膜１０の開口部１０ａの内側領域の基板面に形成された配線パターン８の間の領域に、ダミーパターン３２が形成されている。このダミーパターン３２は、配線基板１の基材表面において配線パターン８の有る領域と無い領域とのバランスを取り、配線基板１の反りの発生を抑制するために設けられる。このようなダミーパターン３２を有する配線基板１を本願発明の製造方法に適用する場合は次のような手法を採ることが好ましい。
【００８３】
すなわち、本実施例においては、図９（ａ）に示すように、絶縁膜（ソルダーレジスト）１０の開口部１０ａの内側領域の基板面を所定の単位エリア３３、例えば１ｍｍ2毎に区切って、単位エリア３３に対する配線の比率［％/ｍｍ2］がそれぞれ測定される。言い換えれば、１ｍｍ2当りのＡｕ導体の割合が測定される。
【００８４】
そして、それぞれの単位エリア３３を測定した後、例えば、図９（ｂ）に示すような配線の比率が、７０％/ｍｍ2以上の単位エリア（図では、配線パターン及びダミーパターンがグレー色で塗り潰された単位エリア３４）に対して、スプレーディスペンサによりソルダーレジストのコート材１２を供給する。
【００８５】
本実施例は、第一実施例と同様なコート材の効果が得られると共に、配線基板１における導体パターン密度の高い単位エリアに選択的にコート材１２を供給することで、半導体チップ２と配線基板１とが接触するリスクを確実にかつ効率よく低減することができる。
【００８６】
以上、本発明者によってなされた発明を実施例に基づき説明したが、本発明は前述した各実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。例えば、第二実施例では４つのメモリチップを積層したチップ積層体について説明したが、フリップチップ実装方式で半導体チップを配線基板に接続する態様の半導体装置であれば、本願発明はどのような構造体のチップに適用されても良い。また半導体チップの積層数も４段に限らず、３段以下又は６段以上でも良い。
【００８７】
また各実施例では、半導体チップの中央領域にバンプ電極を形成した場合について説明したが、半導体チップのパンプ電極がどのような位置に形成されていても本発明を適用可能である。
【符号の説明】
【００８８】
１ 配線基板
１−１ 配線母基板
２ 半導体チップ
３ 封止樹脂
４ 半田ボール
５ 電極パッド
６ スタッドバンプ
７ 接続パッド
８ 配線パターン
９ ランド
１０ 絶縁膜
１０ａ 開口部
１１ ＮＣＰ（非導電ペースト）
１２ コート材
１３ 製品形成部
１４ ダイシングライン
１５ 貫通ビア
１６ マスク
１６ａ マスクの開口
１７ 噴射機構
１８ ディスペンサ
１９ ボンディングツール
２０ マウントツール
２１ ダイシングテープ
２２ ダイシングブレード
２４ 半導体チップ
２５ バンプ
２６ 貫通電極
２７Ａ 第１の封止樹脂
２７Ｂ 第２の封止樹脂
２８ 吸着ステージ
２８ａ 吸着穴
２９ 塗布ステージ
３０ 塗布用シート
３１ チップ積層体
３２ ダミーパターン
３３ 単位エリア
３４ 導体パターン密度の高い単位エリア
【技術分野】
【０００１】
本発明は、配線が形成された配線基板の主面に非導電性接着材を介して半導体チップをフリップチップ実装方式で搭載してなる半導体装置の製造方法に関する。
【背景技術】
【０００２】
主面に、半導体チップの電極パッドが接続される接続パッドを含む配線パターンが形成された配線基板を用意し、該配線基板の主面に半導体チップをフリップチップ実装方式で搭載する半導体装置の製造方法が知られている。この半導体装置の製造方法に関して、特許文献１には、半導体チップが搭載される側の面に該半導体チップが搭載される領域を取り囲むようにソルダーレジストが形成されている配線基板を用いて、フリップチップ実装を行う技術が開示されている。
【０００３】
このような配線基板のチップ搭載領域には接続パッドの他に配線が露出されているため、配線基板のチップ搭載領域と半導体チップとの間にＮＣＰ（Non Conductive Paste）を配することがよくある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平０９−８２７６０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記の配線基板に搭載される半導体チップが、メモリチップのように、該半導体チップの主面の中央領域に複数の電極パッドが配列されたものである場合には、該半導体チップの中央領域の電極パッドに対応して、配線基板上の接続パッドも中央領域に列状に配置される。このため、配線基板のチップ搭載領域の配線パターンは配線基板中央領域の接続パッドに向かって延びることとなり、チップ搭載領域内で配線が密集する領域が出来るという問題がある。
【０００６】
また、配線パターンは一般に、Ｃｕ層にＮｉ/Ａｕのメッキ層が形成されている。このため、配線基板のチップ搭載領域と半導体チップとの間に配されたＮＣＰに接触する面がＡｕとなる。ＮＣＰとＡｕの密着力はＮＣＰと配線基板材料の密着力に比べて劣っている。なお、「密着力」とは、接着した２つの部材間の密着状態を維持するのに必要な力をいい、密着力が小さいほど２つの部材間が剥がれやすくなる。
【０００７】
以上の事から、配線基板におけるＮＣＰの塗布面積に対してＡｕメッキ配線の占有率が高くなればなるほど、半導体装置の信頼性試験などでの高温付加時に、配線が密集する領域のＮＣＰとＡｕの界面で剥離が発生するおそれがある。
【０００８】
このようなＮＣＰの剥離は半導体装置の信頼性を低下させる。
【課題を解決するための手段】
【０００９】
本発明による半導体装置の製造方法の一つの態様は、以下の工程を含む。
【００１０】
まず、半導体チップを搭載するための配線基板であり、少なくとも片面に、該半導体チップを搭載する領域に対応させた開口部を有する絶縁膜が形成され、該開口部が、該半導体チップの主面の電極パッドが接続される接続パッドと該接続パッドに繋がる配線パターンとを露出させている、配線基板を用意する。
【００１１】
続いて、上記の開口部内の接続パッドを除いた場所にある、配線パターンの表面にコート材層を形成する。このコート材は、非導電性ペースト（ＮＣＰ）に対する密着力が該非導電性ペーストと前記配線パターンの表面との密着力よりも優れたものである。
【００１２】
さらに、上記の開口部の、半導体チップを搭載する領域全体に、前記非導電性ペーストを塗布する。
【００１３】
その後、フリップチップ実装方式で半導体チップの電極パッドと配線基板の接続パッドとを電気接続しながら、半導体チップを配線基板に非導電性ペーストを介して接合する。
【００１４】
このような製造方法によれば、フリップチップ実装前に、配線基板におけるチップ搭載領域の配線パターンの表面に上記のコート材層（例えばソルダーレジスト）を設けたことにより、配線基板とＮＣＰとの密着力が従来技術よりも向上する。結果、完成した半導体装置への加熱付加時において配線基板とＮＣＰとの剥離を抑制することができる。
【００１５】
さらに詳述すると、例えばガラスエポキシ配線基板におけるチップ搭載領域の配線パターンの表面が、Ａｕのメッキ層で形成されている場合がある。この表面の材質は、ＮＣＰとガラスエポキシ配線基板との密着力に比べてＮＣＰとの密着力が劣る。また、回路面の中央領域に電極パッドが列状に配設されているＤＲＡＭチップ等の半導体チップが搭載される配線基板では、該電極パッドに対応する接続パッドが列状に並び、これらの接続パッドに向かって配線パターンが延びるので、Ａｕメッキ配線の密集箇所が出来やすい。このＡｕ密集箇所はチップ搭載領域内でＮＣＰとの密着性が相対的に低い所となる。以上の事を踏まえて、フリップチップ実装前に、チップ搭載領域の配線パターン上にソルダーレジストのコート材を付与しておくと、Ａｕ密集箇所とＮＣＰとの密着力を増すことができる。
【発明の効果】
【００１６】
したがって、本発明によれば、フリップチップ実装方式で配線基板上に電気接続された半導体チップとその配線基板との間に非導電性ペースト（ＮＣＰ）を配した態様の半導体装置に関して、ＮＣＰと配線基板の密着力が従来よりも高いものを提供することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の第一実施例による半導体装置の組立工程の様子を示した断面図。
【図２】図１の（ａ）の段階における半導体基板の製品形成部の平面図。
【図３】本発明の第一実施例による半導体装置の組立工程の様子を示した断面図。
【図４】本発明の第一実施例による半導体装置の組立工程の様子を示した断面図。
【図５】本発明の第二実施例による半導体装置の組立工程の様子を示した断面図。
【図６】本発明の第二実施例による半導体装置の組立工程の様子を示した断面図。
【図７】本発明の第二実施例による半導体装置の組立工程の様子を示した断面図。
【図８】本発明の第三実施例による半導体装置の製造方法を示す平面図。
【図９】本発明の第三実施例による半導体装置の製造方法を示す平面図。
【発明を実施するための形態】
【００１８】
（実施例１）
図１、図３及び図４は、本発明の第一実施例による半導体装置の組立工程の様子を断面図で示している。図２は図１の（ａ）の段階における半導体基板の製品形成部の平面図を示している。
【００１９】
まず、本実施例で製造される半導体装置について説明する。完成した半導体装置は、図４（ｃ）に示されているとおり、配線基板１と、配線基板１の第一面に搭載された半導体チップ２と、配線基板１の第一面側において半導体チップ２を封止する封止樹脂３と、配線基板１の第一面とは反対側の第二面に搭載された外部端子である半田ボール４と、を有する。
【００２０】
配線基板１は、基板面内にマトリックス状に区画された複数の製品形成部を有する略矩形の配線基板（以下、配線母基板と呼ぶ。）を製品形成部毎に分割して個片化したものである。
【００２１】
半導体チップ２の主面には回路（不図示）が形成され、該回路は該主面の中央領域に複数の電極パッド５を配置している。配線基板１の第一面には、半導体チップ２の電極パッド５がスタッドバンプ６を介して電気接続される接続パッド７を含む配線パターン８が形成されている。一方、配線基板１の第二面には、半田ボール４を搭載するランド９が形成されている。接続パッド７とこれに対応するランド９とは、配線基板１の内部に形成された配線を介して電気的に接続されている。
【００２２】
配線基板１の第一面は、半導体チップ２を搭載する領域を取り囲むようにソルダーレジストなどの絶縁膜１０で被覆され、配線基板１の第二面のランド９を除いた領域も絶縁膜１０で被覆されている。
【００２３】
半導体チップ２は、いわゆるフリップチップ実装方式で配線基板１の第一面に電気接続されるとともに、接着部材１１を介して配線基板１の第一面に接着されている。
【００２４】
接着部材１１としては、ＮＣＰが用いられる。ＮＣＰには通常、エポキシ樹脂が使用される。また、配線基板１の配線パターン８と接着部材１１との界面には、ソルダーレジストからなるコート材１２が存在する。このコート材１２はＮＣＰとの密着力がＮＣＰと配線パターン８の表面との密着力よりも優れたものである。
【００２５】
このような態様の半導体装置を製造するため、本願は、以下に説明する材料を用いた作り方を提案する。この方法によれば、従来技術よりも加熱付加に耐えられる製品が得られる。
【００２６】
まず、図１（ａ）に示すような配線母基板１−１が準備される。
【００２７】
配線母基板１−１は、基板面内にマトリックス状に区画された複数の製品形成部１３（切断後に配線基板１となる部分）を有しており、それぞれの製品形成部１３間の境界には、製品形成部１３毎に分割する際のダイシングライン１４が設けられている。配線母基板１−１は、例えば０．１４ｍｍ厚のガラスエポキシ配線基板である。配線母基板１−１は、図１（ａ）に示すように、絶縁基材の上下面に所定の配線パターン８を形成し、配線パターン８を部分的に絶縁膜１０、例えばソルダーレジストで被覆してなる。
【００２８】
それぞれの製品形成部１３について言うと、図２に示すように、配線基板１の第一面側の絶縁膜（ソルダーレジスト）１０には、半導体チップが搭載される領域（以下、チップ搭載領域と称す）Ｘに対応して開口部１０ａが形成されている。開口部１０ａからは、複数の接続パッド７と、各接続パッド７に繋がった配線パターン８が露出されている。また、配線基板１の第二面側の絶縁膜（ソルダーレジスト）１０から露出された部位にはランド９が配置されている。ランド９は配線基板１の第二面側に格子状に配置されている。
【００２９】
接続パッド７とこれに対応するランド９とは、それぞれ配線パターン８および貫通ビア１５により電気的に接続されている。配線パターン８は、例えばＣｕの導体層から構成されており、この導体層の表面にはＮｉ/Ａｕのメッキ層が形成されている。
【００３０】
上記のような配線母基板１−１を用意した後、図３（ａ）に示すように、配線母基板１−１の、接続パッド７が形成されている側の面にマスク１６を配置する。マスク１６には、絶縁膜１０の開口部１０ａに対応して開口１６ａが形成されている。開口１６ａは、絶縁膜１０の開口部１０ａ内の配線パターン６を露出するように形成されているが、接続パッド７はマスク１６の一部によって覆われている。
【００３１】
そして、図３（ｂ）に示すように、マスク１６の開口１６ａと絶縁膜１０の開口部１０ａの両方から露出された領域に、例えばスプレーディスペンサのような噴射機構１７によって、フィラーを含むソルダーレジストからなるコート材１２をまばらに吹き付ける。いわゆるスプレーコート法が採用される。コート材１２の層の厚さは絶縁膜（ソルダーレジスト）１０の厚さより薄くされている。
【００３２】
このコート材１２としては、所定の大きさ、例えば１０μｍ以上の粒径のフィラーが除去されたソルダーレジストが使用される。ソルダーレジストに含まれているフィラーの粒径が所定の大きさ以下になるように、例えばメッシュ材料で該ソルダーレジストを漉すことで、所定の大きさ以上のフィラーを除去する。
【００３３】
これにより、所定の大きさ以上のフィラーはソルダーレジスト内に混在しなくなるとともに、ソルダーレジスト内のフィラー粒径のばらつきも低減できる。コート材１２に含まれるフィラーの粒径を、フリップチップ実装時の配線基板と半導体チップとの間隔より小さいものに制限できるため、フリップチップ実装時にコート材１２が半導体チップと接触するリスクを低減できる。なお、上記の「粒径」とは、ふるい分け法によって測定したふるいの目開きで表したものをいう。
【００３４】
その後、図３（ｃ）に示すように、マスク１６を配線母基板１−１から除去し、コート材１２が塗布された配線母基板１−１を所定温度、例えば１２０〜１５０℃程度でベークし、コート材１２の層を硬化させる。このコート材１２のベークは、フリップチップ実装前の配線母基板１−１のプリベークを兼ねるように実施されても良い。
【００３５】
これにより、図１（ｂ）に示すように、配線母基板１−１の接続パッド７が形成されている側の面において、接続パッド７を除いて配線パターン８の表面にコート材１２が付与されたものが出来る。
【００３６】
次に、図１（ｃ）に示すように、ディスペンサ１８で配線母基板１−１の各々の製品形成部１３に、絶縁性の接着部材１１、例えばエポキシ樹脂からなるＮＣＰを供給する。これにより、各製品形成部１３のチップ搭載領域ＸにＮＣＰが塗布される。
【００３７】
次に、図１（ｄ）に示すように、第一面に所定の回路、例えばメモリ回路が形成されて、その第一面の電極パッド５にスタッドバンプ６が形成された半導体チップ２が準備される。そして、例えば３００℃程度の高温に加熱されたボンディングツール１９により、半導体チップ２の第一面とは反対側の第二面を保持し、半導体チップ２を配線母基板１−１に向けて押し付けることで、製品形成部１３に半導体チップ２を搭載する。このようなフリップチップ実装により、半導体チップ２に配設された複数のスタッドバンプ（バンプ電極）６は、配線母基板１−１の複数の接続パッド７にそれぞれ接続される。
【００３８】
ここで、コート材１２の効果について説明しておく。
【００３９】
上述したとおり、配線母基板１−１におけるチップ搭載領域Ｘの配線パターン８の表面が、例えばＮｉ/Ａｕ、またはＡｕのメッキ層で形成されている場合がある。この表面の材質は、ＮＣＰとガラスエポキシ配線基板との密着力に比べてＮＣＰとの密着力が劣る。そこで本発明では、フリップチップ実装前に、そのチップ搭載領域Ｘの配線パターン８上にコート材１２が設けられた。コート材１２にはソルダーレジストが使用された。これにより。配線基板１とＮＣＰとの密着性が従来技術よりも向上した。結果、完成した半導体装置への加熱付加時において配線基板１とＮＣＰとの剥離を抑制することができる。
【００４０】
例えば、回路面の中央領域に電極パッドが列状に配設されているＤＲＡＭチップ等の半導体チップが搭載される配線基板では、該電極パッドに対応する接続パッドが列状に並び、これらの接続パッドに向かって配線パターンが延びるので、Ａｕメッキ配線の密集箇所が出来やすい。このＡｕ密集箇所はチップ搭載領域内でＮＣＰとの密着性が相対的に低い所となる。しかし本願発明では、チップ搭載領域Ｘの配線パターン８上にソルダーレジストコートを行ったことで、Ａｕ密集箇所とＮＣＰとの密着力を増すことができる。
【００４１】
さらに本願では、コート材１２をチップ搭載領域の配線パターン８上に設ける前に、コート材１２に含まれるフィラーの粒径を、メッシュ材を用いて、フリップチップ実装時の配線基板と半導体チップとの間隔より小さいものに制限している。このため、フリップチップ実装の際に半導体チップ２とコート材１２とが接触するおそれが無くなる。
【００４２】
詳述すると、配線基板１とこの主面に搭載される半導体チップ２との距離は、配線基板主面の接続パッド７に接続する半導体チップ２の電極パッド５上のスタッドバンプ６の高さによって決まる。半導体装置の小型化に伴ってスタッドバンプ６の微細化が進むと、配線基板主面と半導体チップとの距離が狭くなる。こうした傾向では、チップ搭載領域Ｘの配線パターン８の表面へ塗布するソルダーレジストの厚みを管理しないと、該ソルダーレジストが、フリップチップ実装時に半導体チップ２の回路面と接触してしまう可能性がある。半導体チップの回路面へのソルダーレジストの接触は完成した半導体装置の電気特性に影響を及ぼすおそれがある。このため、コート材１２に含まれるフィラー粒径が制限されている。
【００４３】
再び、上記半導体装置の製造工程について説明する。
【００４４】
前述のように半導体チップ２が実装された配線母基板１−１は、モールド工程に移行される。
【００４５】
モールド工程では、図４（ａ）に示すように、半導体チップ２が搭載された第一面側の複数の製品形成部１３を一括的に覆う封止樹脂３が形成される。具体的には、上型と下型からなる成形金型（不図示）を有するトランスファモールド装置などの成型装置を用いてモールド工程が実行される。上型には複数の製品形成部１３を一括して覆う大きさのキャビティが形成されており、下型には配線母基板１−１を配置するための凹部が形成されている。半導体チップ２が実装された配線母基板１−１は、下型の凹部にセットされる。そして上型と下型で配線母基板２−１の周縁部をクランプすることで、配線母基板２−１の上方に、上記の大きさのキャビティが形成される。その後、熱硬化性の封止樹脂（例えばエポキシ樹脂）を該キャビティの中へ充填し、所定の温度（例えば１８０℃）でキュアすることで、封止樹脂が硬化する。その後、封止樹脂３が形成された配線母基板１−１は所定の温度でベークされることで、封止樹脂３が完全に硬化される。
【００４６】
次に、封止樹脂３が形成された配線母基板１−１はボールマウント工程に移される。具体的には図４（ｂ）に示すように、配線母基板１−１の第二面の製品形成部１３毎に格子状に配置された複数のランド９の上に、導電性の半田ボール４が接合される。ボールマウント工程では、配線母基板１−１上のランド９の配置に合わせて複数の吸着孔が形成されたボールマウンターのマウントツール２０が用いられる。具体的には、半田ボール４が前記吸着孔に保持され、フラックスを介して、複数のランド９に一括的に接合される。すべての製品形成部１３に半田ボール４が搭載された後、配線母基板１−１のリフローが行われる。
【００４７】
その後、配線母基板１−１はダイシング工程に移される。具体的には、図４（ｃ）に示すように、配線母基板１−１の封止樹脂４側にダイシングテープ２１が接着される。そして、ダイシング装置のダイシングブレード２２により配線母基板１−１を縦横にダイシングライン１４に沿って切断することで、各製品形成部１３の間が分離される。その後、ダイシングテープ２１から各製品形成部１３をピックアップすることで、ＢＧＡ型の半導体装置が得られる。
【００４８】
(実施例２)
図５、図６及び図７は、本発明の第二実施例による半導体装置の組立工程の様子を断面図で示している。尚、これらの図において、第一実施例と同じ構成要素には同じ符号を用いている。
【００４９】
まず、本実施例で製造される半導体装置について説明する。完成した半導体装置は、図７（ｃ）に示されているとおり、貫通電極２６を有する複数の半導体チップ２４が積載されたチップ積層体３１を有し、チップ積層体３１が配線基板１に接続固定された構成である。チップ積層体３１は、例えばメモリ回路が形成された４つの半導体チップ２４を積載した構成である。
【００５０】
半導体チップ２４は、回路が形成された一方の面及び回路が形成されない他方の面にそれぞれ複数のバンプ電極２５を備え、一方の面のバンプ電極２５と他方の面のバンプ電極２５とがそれぞれ貫通電極２６によって接続されている。各半導体チップ２４はバンプ電極２５を介して各々の貫通電極２６により互いに接続される。
【００５１】
上記チップ積層体３１は、各半導体チップ２４間の隙間を埋めると共に、側面から見た断面が略台形状となる第一の封止樹脂２７Ａを備えている。第１の封止樹脂２７Ａは、例えば周知のアンダーフィル材を用いて形成される。
【００５２】
上記チップ積層体３１の最上段の半導体チップ２４上には、第一実施例で説明した構成からなる配線基板１が接続されている。配線基板１は、基板面内にマトリックス状に区画された複数の製品形成部を有する略矩形の配線母基板を製品形成部毎に分割して個片化したものである。配線基板１の詳細な構成については第一実施例で述べたとおりなので割愛する。
【００５３】
配線基板１の、チップ積層体３１が搭載される面の接続パッド７には、例えばＡｕやＣｕ等から成るスタッドバンプ６が形成されている。スタッドバンプ６は、最上段の半導体チップ２４のバンプ電極２５と接続されている。
【００５４】
また、上記チップ積層体３１と配線基板１とは、ＮＣＰ等の接着部材１１によって接着固定され、接着部材１１により、スタッドバンプ６と配線基板１の接続パッド７とを接合した部位が保護されている。
【００５５】
配線基板１上のチップ積層体３１は第２の封止樹脂２７Ｂによって封止されている。配線基板１の、該チップ積層体３１が搭載されない側の面の複数のランド９には、半導体装置１の外部端子となる半田ボール４がそれぞれ接続されている。
【００５６】
次に、第二実施例の半導体装置の製造方法について説明する。ここでは、上記チップ積層体の形成工程と、該チップ積層体の配線基板への実装工程およびそれ以降の工程を順番に述べる。
【００５７】
図５は、上記チップ積層体の形成工程を示す断面図である。
【００５８】
まず、貫通電極２６を有する複数の半導体チップ２４を準備する。半導体チップ２４は、略四角形のＳｉ等からなる板状の半導体基板の一方の面にメモリ回路等の所定の回路が形成された構成である。
【００５９】
半導体チップ１０は、図５（ａ）に示す吸着ステージ２８上に、所定の回路が形成された一方の面を上方に向けて載置される。そして、半導体チップ１０は、吸着ステージ２８に設けられた吸着孔２８ａを介して不図示の真空装置により真空吸引されることで、吸着ステージ２８上に固定される
吸着ステージ２８上に保持された１段目の半導体チップ２４上に、ボンディングツール１９を用いて２段目の半導体チップ２４を積層する。このとき、例えば３００℃程度の高温に加熱されたボンディングツール１９により、２段目の半導体チップ２４を吸着孔１９ａを介して保持しながら、１段目の半導体チップ２４に向けて押し付ける。このような熱圧着により、上記１段目の半導体チップ２４の上面のバンプ電極２５と、これに対応する上記２段目の半導体チップ２４の下面のバンプ電極２５とが電気的に接続される
２段目の半導体チップ１０上には、上記と同様の手順で３段目の半導体チップ２４を接続固定し、３段目の半導体チップ２４上には、上記と同様の手順で４段目の半導体チップ１０を接続固定する。このようにそれぞれの半導体チップ２４をバンプ電極２５で接続することで、半導体チップ２４間に隙間が形成される。
【００６０】
以上の手順で積層された複数の半導体チップ２４は、図５（ｂ）に示すように塗布ステージ２９に貼付された塗布用シート３０上に載置される。塗布用シート３０には、フッ素系シートやシリコーン系接着材が塗布されたシート等のように、第１の封止樹脂２７Ａ（例えばアンダーフィル材）に対する濡れ性が悪い材料が用いられる。なお、塗布用シート３０は、塗布ステージ２９上に直接貼る必要はなく、平坦な面上であればどこでもよく、例えば塗布ステージ２９上に載置した所定の治具等に貼ってもよい。
【００６１】
塗布用シート３０に載置された複数の半導体チップ２４からなるチップ積層体３１に対し、図５（ｂ）に示すように、チップ積層体３１の端部近傍からディスペンサ１８により第１の封止樹脂２７を供給する。供給されたアンダーフィル材２７は、積載された複数の半導体チップ２４の周囲にフィレットを形成しつつ、半導体チップ２４どうしの隙間へ毛細管現象によって進入し、半導体チップ２４間の隙間を埋める。
【００６２】
そして、チップ積層体３１への第１の封止樹脂２７Ａの充填が完了した後、塗布用シート３０と共にチップ積層体３１を所定の温度、例えば１５０℃程度でキュアすることで、第１の封止樹脂２７Ａが硬化される。この結果、図５（ｃ）に示すように、チップ積層体３１の周囲を覆うと共に半導体チップ２４間の隙間を埋めるアンダーフィル材から成る第１の封止樹脂２７Ａが形成される。このとき、第１の封止樹脂２７Ａは、チップ積層体３１の側面から見た断面が略台形状となる。また本実施例では、第１の封止樹脂２７Ａに対する濡れ性が悪い材料からなる塗布用シート３０を用いるため、熱硬化時における塗布用シート３０へのアンダーフィル材２７の付着が防止される。
【００６３】
第１の封止樹脂２７Ａの熱硬化後、該第１の封止樹脂２７Ａを含むチップ積層体３１は、塗布用シート３０からピックアップされる。本実施例では、第１の封止樹脂２７Ａに対する濡れ性が悪い材料からなる塗布用シート３０を用いるため、チップ積層体３１を塗布用シート３０から容易にピックアップできる。
【００６４】
さらに、上記チップ積層体３１の配線基板１への実装工程、ならびに、それ以降の工程を説明していく。
【００６５】
図６は上記チップ積層体３１の配線基板１への実装工程を示す断面図であり、図７は、該実装工程以降の工程を示す断面図である。
【００６６】
まず、図６（ａ）に示すような配線母基板１−１が準備される。この配線母基板１−１の構成は、上述した第一実施例において図１（ａ）に基づいて説明したとおりである。
【００６７】
次いで、第一実施例と同様、図６（ｂ）に示すように、配線母基板１−１の接続パッド７が形成されている側の面におけるチップ搭載領域であって、接続パッド７を除いた領域に、例えばスプレーディスペンサによりソルダーレジストからなるコート材１２をまばらに噴射する（図３（ａ）〜（ｃ）参照）。これにより、該チップ搭載領域に接続パッド７を除いてコート材１２を吹き付けた配線母基板１−１が出来る。コート材１２の態様および効果は第一実施例と同じである。
【００６８】
次に、図６（ｃ）に示すように、配線母基板１−１のそれぞれの製品形成部１３の接続パッド７上に、スタッドバンプ６を形成する。
【００６９】
スタッドバンプ６は、図示しないワイヤボンディング装置を用いて、溶融して先端がボール状となったＡｕやＣｕ等のワイヤを配線母基板１−１の接続パッド７上に、例えば超音波熱圧着法で接続し、その後、該ワイヤの後端を引き切ることで形成される。
【００７０】
尚、スタッドバンプ６は接続パッド７に凸状に形成されるため、該スタッドバンプを介して配線母基板１−１に接続されるチップ積層体３１のバンプ電極２５及び貫通電極１６を小径化することができる。さらに、貫通電極１６の小径化により、半導体チップ２４に関する、貫通電極１６を基点としたクラックの発生を抑制できる。
【００７１】
次に、図６（ｄ）に示すように、ディスペンサ１８で配線母基板１−１の各々の製品形成部１３に、絶縁性の接着部材１１、例えばエポキシ樹脂のＮＣＰを供給する。これにより、各製品形成部１３のチップ搭載領域にＮＣＰが塗布される。
【００７２】
その後、接着部材１１が塗布された配線母基板１−１のそれぞれの製品形成部１３に、チップ積層体３１が実装される。このとき、図６（ｅ）に示すように、チップ積層体３１はボンディングツール１９によって吸着保持され、ボンディングツール１９の加熱機構により、チップ積層体３１が所定の温度（例えば３００℃）まで加熱される。そして、ボンディングツール１９が下降して、チップ積層体３１の、ボンディングツール１９とは反対側に位置する最下段の半導体チップ２４が、配線母基板１−１に対して押し付けられることで、製品形成部１３にチップ積層体３１が実装される。この実装時に、配線母基板１の接続パッド７上に設けられたスタッドバンプ（バンプ電極）６が、チップ積層体３１の最端の半導体チップ２４上のバンプ電極２５と接続される。
【００７３】
このようなチップ積層体３１と配線母基板１−１との接合により、接着部材１１が広がり、チップ積層体３１と配線母基板１−１との間に充填される。なお、前述したようにチップ積層体３１は第一の封止樹脂２７Ａのために側面から見た断面が略台形状となっており、このチップ積層体３１を配線母基板１−１に接合するとき、台形状の側断面を持ったチップ積層体３１の側断面が狭くなっていく側の端部が、配線母基板１−１の絶縁膜１０の開口部内に配置される。そのため、チップ積層体３１の第一の封止樹脂２７Ａと配線母基板１−１の絶縁膜１０とが干渉することなく、チップ積層体３１と配線母基板１−１とを良好に接続することができる。
【００７４】
また第一実施例と同様、チップ積層体３１を配線母基板１−１に接合する前に、そのチップ積層体３１が搭載される領域の配線パターン８上にコート材１２が設けられた。これにより。配線基板１とＮＣＰとの密着性が従来技術よりも向上した。結果、完成した半導体装置への加熱付加時において配線基板１とＮＣＰとの剥離を抑制することができる。
【００７５】
さらに第一実施例と同様、コート材１２を配線パターン８上に設ける前に、コート材１２に含まれるフィラーの粒径を、メッシュ材を用いて、接合後の配線基板１とチップ積層体３１との間隔より小さいものに制限している。このため、チップ積層体３１を配線基板１に接合した際に、チップ積層体３１の最下段の半導体チップ２４とコート材１２とが接触するおそれが無くなる。
【００７６】
次に、チップ積層体３１が実装された配線母基板１−１は、モールド工程に移行される。
【００７７】
モールド工程では、図７（ａ）に示すように、チップ積層体３１が実装された第一面側の複数の製品形成部１３を一括的に覆う第二の封止樹脂２７Ｂが形成される。具体的には、第一実施例と同様、上型と下型からなる成形金型（不図示）を有するトランスファモールド装置などの成型装置を用いてモールド工程が実行される。上型には、チップ積層体３１が実装された複数の製品形成部１３を一括して覆う大きさのキャビティが形成されており、下型には配線母基板１−１を配置するための凹部が形成されている。チップ積層体３１が実装された配線母基板１−１は、下型の凹部にセットされる。そして上型と下型で配線母基板２−１の周縁部をクランプすることで、配線母基板２−１の上方に、上記の大きさのキャビティが形成される。その後、熱硬化性の封止樹脂（例えばエポキシ樹脂）を該キャビティの中へ充填し、所定の温度（例えば１８０℃）でキュアすることで、封止樹脂が硬化する。その後、封止樹脂２７Ｂが形成された配線母基板１−１は所定の温度でベークされることで、封止樹脂２７Ｂが完全に硬化される。
【００７８】
次に、第二の封止樹脂２７Ｂが形成された配線母基板１−１はボールマウント工程に移される。具体的には図７（ｂ）に示すように、配線母基板１−１の第二面の製品形成部１３毎に格子状に配置された複数のランド９の上に、導電性の半田ボール４が接合される。ボールマウント工程では、第一実施例と同様、配線母基板１−１上のランド９の配置に合わせて複数の吸着孔が形成されたボールマウンターのマウントツール２０が用いられる。
【００７９】
その後、半田ボール４が搭載された配線母基板１−１はダイシング工程に移される。具体的には、図７（ｃ）に示すように、配線母基板１−１の封止樹脂２７Ｂ側にダイシングテープ２１が接着される。そして、ダイシング装置のダイシングブレード２２により配線母基板１−１を縦横にダイシングライン１４に沿って切断することで、各製品形成部１３の間が分離される。以上により、ＣｏＣ（Chip on Chip）型の半導体装置が得られる。
【００８０】
（実施例３）
図８及び図９は、第三実施例による半導体装置の製造方法を示す平面図である。これらの図では上述した実施例と同じ構成要素には同一の符号を用いている。
【００８１】
上記第一及び第二実施例では、図２に示したように、半導体チップ２又はチップ積層体３１が搭載される領域、すなわち絶縁膜１０の開口部１０ａの内側領域に、貫通ビア１５、接続パッド７および配線パターン８だけが設けられた配線基板が使用されていた。
【００８２】
本実施例では、配線基板１の基板材料、配線材料、絶縁膜材料等は同じであるが、図８に示すように、絶縁膜１０の開口部１０ａの内側領域の基板面に形成された配線パターン８の間の領域に、ダミーパターン３２が形成されている。このダミーパターン３２は、配線基板１の基材表面において配線パターン８の有る領域と無い領域とのバランスを取り、配線基板１の反りの発生を抑制するために設けられる。このようなダミーパターン３２を有する配線基板１を本願発明の製造方法に適用する場合は次のような手法を採ることが好ましい。
【００８３】
すなわち、本実施例においては、図９（ａ）に示すように、絶縁膜（ソルダーレジスト）１０の開口部１０ａの内側領域の基板面を所定の単位エリア３３、例えば１ｍｍ2毎に区切って、単位エリア３３に対する配線の比率［％/ｍｍ2］がそれぞれ測定される。言い換えれば、１ｍｍ2当りのＡｕ導体の割合が測定される。
【００８４】
そして、それぞれの単位エリア３３を測定した後、例えば、図９（ｂ）に示すような配線の比率が、７０％/ｍｍ2以上の単位エリア（図では、配線パターン及びダミーパターンがグレー色で塗り潰された単位エリア３４）に対して、スプレーディスペンサによりソルダーレジストのコート材１２を供給する。
【００８５】
本実施例は、第一実施例と同様なコート材の効果が得られると共に、配線基板１における導体パターン密度の高い単位エリアに選択的にコート材１２を供給することで、半導体チップ２と配線基板１とが接触するリスクを確実にかつ効率よく低減することができる。
【００８６】
以上、本発明者によってなされた発明を実施例に基づき説明したが、本発明は前述した各実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。例えば、第二実施例では４つのメモリチップを積層したチップ積層体について説明したが、フリップチップ実装方式で半導体チップを配線基板に接続する態様の半導体装置であれば、本願発明はどのような構造体のチップに適用されても良い。また半導体チップの積層数も４段に限らず、３段以下又は６段以上でも良い。
【００８７】
また各実施例では、半導体チップの中央領域にバンプ電極を形成した場合について説明したが、半導体チップのパンプ電極がどのような位置に形成されていても本発明を適用可能である。
【符号の説明】
【００８８】
１ 配線基板
１−１ 配線母基板
２ 半導体チップ
３ 封止樹脂
４ 半田ボール
５ 電極パッド
６ スタッドバンプ
７ 接続パッド
８ 配線パターン
９ ランド
１０ 絶縁膜
１０ａ 開口部
１１ ＮＣＰ（非導電ペースト）
１２ コート材
１３ 製品形成部
１４ ダイシングライン
１５ 貫通ビア
１６ マスク
１６ａ マスクの開口
１７ 噴射機構
１８ ディスペンサ
１９ ボンディングツール
２０ マウントツール
２１ ダイシングテープ
２２ ダイシングブレード
２４ 半導体チップ
２５ バンプ
２６ 貫通電極
２７Ａ 第１の封止樹脂
２７Ｂ 第２の封止樹脂
２８ 吸着ステージ
２８ａ 吸着穴
２９ 塗布ステージ
３０ 塗布用シート
３１ チップ積層体
３２ ダミーパターン
３３ 単位エリア
３４ 導体パターン密度の高い単位エリア
【特許請求の範囲】
【請求項１】
半導体装置の製造方法であって、
半導体チップを搭載するための配線基板であり、少なくとも片面に、該半導体チップを搭載する領域に対応させた開口部を有する絶縁膜が形成され、該開口部が、該半導体チップの主面の電極パッドが接続される接続パッドと該接続パッドに繋がる配線パターンとを露出させている、配線基板を用意し、
前記開口部内の前記接続パッドを除いた場所にある、前記配線パターンの表面に、非導電性ペーストに対する密着力が該非導電性ペーストと前記配線パターンの表面との密着力よりも優れたコート材層を形成し、
前記開口部の前記半導体チップを搭載する領域全体に前記非導電性ペーストを塗布し、
フリップチップ実装方式で前記半導体チップの前記電極パッドと前記配線基板の前記接続パッドとを電気接続しながら、前記半導体チップを前記配線基板に前記非導電性ペーストを介して接合する、半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法であって、
前記コート材層には、フィラーを含むソルダーレジストが用いられており、
該ソルダーレジストに含まれるフィラーの粒径は、前記フリップチップ実装方式で前記半導体チップの前記電極パッドと前記配線基板の前記接続パッドとを電気接続したときの前記半導体チップと前記配線基板の間の距離よりも小さく制限されている、半導体装置の製造方法。
【請求項３】
請求項２に記載の半導体装置の製造方法であって、
前記コート材層に用いる前記ソルダーレジストを前記コート材層の形成工程前にメッシュで漉して、前記ソルダーレジストに含まれるフィラーの粒径を制限する、半導体装置の製造方法。
【請求項４】
請求項１から３のいずれか１項に記載の半導体装置の製造方法であって、
前記コート材層の形成後であって前記非導電性ペーストの塗布前に、前記配線基板を所定の温度でベークして前記コート材層を硬化させる、半導体装置の製造方法。
【請求項５】
請求項１から４のいずれか１項に記載の半導体装置の製造方法であって、
前記コート材層の形成工程では、前記開口部内を所定の単位エリアに区切って、該単位エリアに対する配線の比率をそれぞれ測定した後、該配線の比率が所定の値以上の単位エリアに対し前記コート材層を形成する、半導体装置の製造方法。
【請求項６】
請求項１から５のいずれか１項に記載の半導体装置の製造方法であって、
前記配線基板に接合される前記半導体チップは、複数の半導体チップを積層し且つ互いに電気接続してなるチップ積層体の最も端に配置された半導体チップである、半導体装置の製造方法。
【請求項７】
請求項１から６のいずれか１項に記載の半導体装置の製造方法であって、
前記配線基板は、基板面内にマトリックス状に区画された複数の製品形成部にそれぞれ前記半導体チップを搭載するものであり、それぞれの前記製品形成部の間の境界には、各前記製品形成部を分割するための切断ラインが設けられている、半導体装置の製造方法。
【請求項８】
請求項１から７のいずれか１項に記載の半導体装置の製造方法であって、
前記配線基板はガラスエポキシ基板で構成され、前記配線パターンは表面がＡｕメッキされたものであり、前記非導電性ペーストはエポキシ樹脂からなる、半導体装置の製造方法。
【請求項９】
請求項１に記載の半導体装置の製造方法であって、
前記コート材層は、フィラーを含むソルダーレジストを吹き付けることで形成される、半導体装置の製造方法。
【請求項１０】
請求項１に記載の半導体装置の製造方法であって、
前記コート材層の厚さは前記絶縁膜の厚さより薄い、半導体装置の製造方法。
【請求項１】
半導体装置の製造方法であって、
半導体チップを搭載するための配線基板であり、少なくとも片面に、該半導体チップを搭載する領域に対応させた開口部を有する絶縁膜が形成され、該開口部が、該半導体チップの主面の電極パッドが接続される接続パッドと該接続パッドに繋がる配線パターンとを露出させている、配線基板を用意し、
前記開口部内の前記接続パッドを除いた場所にある、前記配線パターンの表面に、非導電性ペーストに対する密着力が該非導電性ペーストと前記配線パターンの表面との密着力よりも優れたコート材層を形成し、
前記開口部の前記半導体チップを搭載する領域全体に前記非導電性ペーストを塗布し、
フリップチップ実装方式で前記半導体チップの前記電極パッドと前記配線基板の前記接続パッドとを電気接続しながら、前記半導体チップを前記配線基板に前記非導電性ペーストを介して接合する、半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法であって、
前記コート材層には、フィラーを含むソルダーレジストが用いられており、
該ソルダーレジストに含まれるフィラーの粒径は、前記フリップチップ実装方式で前記半導体チップの前記電極パッドと前記配線基板の前記接続パッドとを電気接続したときの前記半導体チップと前記配線基板の間の距離よりも小さく制限されている、半導体装置の製造方法。
【請求項３】
請求項２に記載の半導体装置の製造方法であって、
前記コート材層に用いる前記ソルダーレジストを前記コート材層の形成工程前にメッシュで漉して、前記ソルダーレジストに含まれるフィラーの粒径を制限する、半導体装置の製造方法。
【請求項４】
請求項１から３のいずれか１項に記載の半導体装置の製造方法であって、
前記コート材層の形成後であって前記非導電性ペーストの塗布前に、前記配線基板を所定の温度でベークして前記コート材層を硬化させる、半導体装置の製造方法。
【請求項５】
請求項１から４のいずれか１項に記載の半導体装置の製造方法であって、
前記コート材層の形成工程では、前記開口部内を所定の単位エリアに区切って、該単位エリアに対する配線の比率をそれぞれ測定した後、該配線の比率が所定の値以上の単位エリアに対し前記コート材層を形成する、半導体装置の製造方法。
【請求項６】
請求項１から５のいずれか１項に記載の半導体装置の製造方法であって、
前記配線基板に接合される前記半導体チップは、複数の半導体チップを積層し且つ互いに電気接続してなるチップ積層体の最も端に配置された半導体チップである、半導体装置の製造方法。
【請求項７】
請求項１から６のいずれか１項に記載の半導体装置の製造方法であって、
前記配線基板は、基板面内にマトリックス状に区画された複数の製品形成部にそれぞれ前記半導体チップを搭載するものであり、それぞれの前記製品形成部の間の境界には、各前記製品形成部を分割するための切断ラインが設けられている、半導体装置の製造方法。
【請求項８】
請求項１から７のいずれか１項に記載の半導体装置の製造方法であって、
前記配線基板はガラスエポキシ基板で構成され、前記配線パターンは表面がＡｕメッキされたものであり、前記非導電性ペーストはエポキシ樹脂からなる、半導体装置の製造方法。
【請求項９】
請求項１に記載の半導体装置の製造方法であって、
前記コート材層は、フィラーを含むソルダーレジストを吹き付けることで形成される、半導体装置の製造方法。
【請求項１０】
請求項１に記載の半導体装置の製造方法であって、
前記コート材層の厚さは前記絶縁膜の厚さより薄い、半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１２−１７４９００（Ｐ２０１２−１７４９００Ａ）
【公開日】平成２４年９月１０日（２０１２．９．１０）
【国際特許分類】
【出願番号】特願２０１１−３５８３０（Ｐ２０１１−３５８３０）
【出願日】平成２３年２月２２日（２０１１．２．２２）
【出願人】（５００１７４２４７）エルピーダメモリ株式会社 (2,599)
【Ｆターム（参考）】
【公開日】平成２４年９月１０日（２０１２．９．１０）
【国際特許分類】
【出願日】平成２３年２月２２日（２０１１．２．２２）
【出願人】（５００１７４２４７）エルピーダメモリ株式会社 (2,599)
【Ｆターム（参考）】
[ Back to top ]